lib/Target/XCore/XCoreRegisterInfo.cpp

   1 //===- XCoreRegisterInfo.cpp - XCore Register Information -------*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the XCore implementation of the MRegisterInfo class.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #include "XCoreRegisterInfo.h"
  15 #include "XCoreMachineFunctionInfo.h"
  16 #include "XCore.h"
  17 #include "llvm/CodeGen/MachineInstrBuilder.h"
  18 #include "llvm/CodeGen/MachineFunction.h"
  19 #include "llvm/CodeGen/MachineFrameInfo.h"
  20 #include "llvm/CodeGen/MachineLocation.h"
  21 #include "llvm/CodeGen/MachineModuleInfo.h"
  22 #include "llvm/CodeGen/MachineRegisterInfo.h"
  23 #include "llvm/CodeGen/RegisterScavenging.h"
  24 #include "llvm/Target/TargetFrameInfo.h"
  25 #include "llvm/Target/TargetMachine.h"
  26 #include "llvm/Target/TargetOptions.h"
  27 #include "llvm/Target/TargetInstrInfo.h"
  28 #include "llvm/Type.h"
  29 #include "llvm/Function.h"
  30 #include "llvm/ADT/BitVector.h"
  31 #include "llvm/ADT/STLExtras.h"
  32 #include "llvm/Support/Debug.h"
  33
  34 using namespace llvm;
  35
  36 XCoreRegisterInfo::XCoreRegisterInfo(const TargetInstrInfo &tii)
  37   : XCoreGenRegisterInfo(XCore::ADJCALLSTACKDOWN, XCore::ADJCALLSTACKUP),
  38     TII(tii) {
  39 }
  40
  41 // helper functions
  42 static inline bool isImmUs(unsigned val) {
  43   return val <= 11;
  44 }
  45
  46 static inline bool isImmU6(unsigned val) {
  47   return val < (1 << 6);
  48 }
  49
  50 static inline bool isImmU16(unsigned val) {
  51   return val < (1 << 16);
  52 }
  53
  54 static const unsigned XCore_ArgRegs[] = {
  55   XCore::R0, XCore::R1, XCore::R2, XCore::R3
  56 };
  57
  58 const unsigned * XCoreRegisterInfo::getArgRegs(const MachineFunction *MF)
  59 {
  60   return XCore_ArgRegs;
  61 }
  62
  63 unsigned XCoreRegisterInfo::getNumArgRegs(const MachineFunction *MF)
  64 {
  65   return array_lengthof(XCore_ArgRegs);
  66 }
  67
  68 bool XCoreRegisterInfo::needsFrameMoves(const MachineFunction &MF)
  69 {
  70   const MachineFrameInfo *MFI = MF.getFrameInfo();
  71   MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
  72   return (MMI && MMI->hasDebugInfo()) ||
  73           !MF.getFunction()->doesNotThrow() ||
  74           UnwindTablesMandatory;
  75 }
  76
  77 const unsigned* XCoreRegisterInfo::getCalleeSavedRegs(const MachineFunction *MF)
  78                                                                          const {
  79   static const unsigned CalleeSavedRegs[] = {
  80     XCore::R4, XCore::R5, XCore::R6, XCore::R7,
  81     XCore::R8, XCore::R9, XCore::R10, XCore::LR,
  82     0
  83   };
  84   return CalleeSavedRegs;
  85 }
  86
  87 const TargetRegisterClass* const*
  88 XCoreRegisterInfo::getCalleeSavedRegClasses(const MachineFunction *MF) const {
  89   static const TargetRegisterClass * const CalleeSavedRegClasses[] = {
  90     XCore::GRRegsRegisterClass, XCore::GRRegsRegisterClass,
  91     XCore::GRRegsRegisterClass, XCore::GRRegsRegisterClass,
  92     XCore::GRRegsRegisterClass, XCore::GRRegsRegisterClass,
  93     XCore::GRRegsRegisterClass, XCore::RRegsRegisterClass,
  94     0
  95   };
  96   return CalleeSavedRegClasses;
  97 }
  98
  99 BitVector XCoreRegisterInfo::getReservedRegs(const MachineFunction &MF) const {
 100   BitVector Reserved(getNumRegs());
 101   Reserved.set(XCore::CP);
 102   Reserved.set(XCore::DP);
 103   Reserved.set(XCore::SP);
 104   Reserved.set(XCore::LR);
 105   if (hasFP(MF)) {
 106     Reserved.set(XCore::R10);
 107   }
 108   return Reserved;
 109 }
 110
 111 bool
 112 XCoreRegisterInfo::requiresRegisterScavenging(const MachineFunction &MF) const {
 113   // TODO can we estimate stack size?
 114   return hasFP(MF);
 115 }
 116
 117 bool XCoreRegisterInfo::hasFP(const MachineFunction &MF) const {
 118   return NoFramePointerElim || MF.getFrameInfo()->hasVarSizedObjects();
 119 }
 120
 121 // This function eliminates ADJCALLSTACKDOWN,
 122 // ADJCALLSTACKUP pseudo instructions
 123 void XCoreRegisterInfo::
 124 eliminateCallFramePseudoInstr(MachineFunction &MF, MachineBasicBlock &MBB,
 125                               MachineBasicBlock::iterator I) const {
 126   if (!hasReservedCallFrame(MF)) {
 127     // Turn the adjcallstackdown instruction into 'extsp <amt>' and the
 128     // adjcallstackup instruction into 'ldaw sp, sp[<amt>]'
 129     MachineInstr *Old = I;
 130     uint64_t Amount = Old->getOperand(0).getImm();
 131     if (Amount != 0) {
 132       // We need to keep the stack aligned properly.  To do this, we round the
 133       // amount of space needed for the outgoing arguments up to the next
 134       // alignment boundary.
 135       unsigned Align = MF.getTarget().getFrameInfo()->getStackAlignment();
 136       Amount = (Amount+Align-1)/Align*Align;
 137
 138       assert(Amount%4 == 0);
 139       Amount /= 4;
 140
 141       bool isU6 = isImmU6(Amount);
 142
 143       if (!isU6 && !isImmU16(Amount)) {
 144         // FIX could emit multiple instructions in this case.
 145         cerr << "eliminateCallFramePseudoInstr size too big: "
 146              << Amount << "\n";
 147         abort();
 148       }
 149
 150       MachineInstr *New;
 151       if (Old->getOpcode() == XCore::ADJCALLSTACKDOWN) {
 152         int Opcode = isU6 ? XCore::EXTSP_u6 : XCore::EXTSP_lu6;
 153         New=BuildMI(MF, TII.get(Opcode))
 154           .addImm(Amount);
 155       } else {
 156         assert(Old->getOpcode() == XCore::ADJCALLSTACKUP);
 157         int Opcode = isU6 ? XCore::LDAWSP_ru6_RRegs : XCore::LDAWSP_lru6_RRegs;
 158         New=BuildMI(MF, TII.get(Opcode), XCore::SP)
 159           .addImm(Amount);
 160       }
 161
 162       // Replace the pseudo instruction with a new instruction...
 163       MBB.insert(I, New);
 164     }
 165   }
 166
 167   MBB.erase(I);
 168 }
 169
 170 void XCoreRegisterInfo::eliminateFrameIndex(MachineBasicBlock::iterator II,
 171                                             int SPAdj, RegScavenger *RS) const {
 172   assert(SPAdj == 0 && "Unexpected");
 173   MachineInstr &MI = *II;
 174   unsigned i = 0;
 175
 176   while (!MI.getOperand(i).isFI()) {
 177     ++i;
 178     assert(i < MI.getNumOperands() && "Instr doesn't have FrameIndex operand!");
 179   }
 180
 181   MachineOperand &FrameOp = MI.getOperand(i);
 182   int FrameIndex = FrameOp.getIndex();
 183
 184   MachineFunction &MF = *MI.getParent()->getParent();
 185   int Offset = MF.getFrameInfo()->getObjectOffset(FrameIndex);
 186   int StackSize = MF.getFrameInfo()->getStackSize();
 187
 188   #ifndef NDEBUG
 189   DOUT << "\nFunction         : " << MF.getFunction()->getName() << "\n";
 190   DOUT << "<--------->\n";
 191   MI.print(DOUT);
 192   DOUT << "FrameIndex         : " << FrameIndex << "\n";
 193   DOUT << "FrameOffset        : " << Offset << "\n";
 194   DOUT << "StackSize          : " << StackSize << "\n";
 195   #endif
 196
 197   Offset += StackSize;
 198
 199   // fold constant into offset.
 200   Offset += MI.getOperand(i + 1).getImm();
 201   MI.getOperand(i + 1).ChangeToImmediate(0);
 202
 203   assert(Offset%4 == 0 && "Misaligned stack offset");
 204
 205   #ifndef NDEBUG
 206   DOUT << "Offset             : " << Offset << "\n";
 207   DOUT << "<--------->\n";
 208   #endif
 209
 210   Offset/=4;
 211
 212   bool FP = hasFP(MF);
 213
 214   unsigned Reg = MI.getOperand(0).getReg();
 215   bool isKill = MI.getOpcode() == XCore::STWFI && MI.getOperand(0).isKill();
 216
 217   assert(XCore::GRRegsRegisterClass->contains(Reg) &&
 218          "Unexpected register operand");
 219
 220   MachineBasicBlock &MBB = *MI.getParent();
 221
 222   if (FP) {
 223     bool isUs = isImmUs(Offset);
 224     unsigned FramePtr = XCore::R10;
 225
 226     MachineInstr *New = 0;
 227     if (!isUs) {
 228       if (!RS) {
 229         cerr << "eliminateFrameIndex Frame size too big: " << Offset << "\n";
 230         abort();
 231       }
 232       unsigned ScratchReg = RS->scavengeRegister(XCore::GRRegsRegisterClass, II,
 233                                                  SPAdj);
 234       loadConstant(MBB, II, ScratchReg, Offset);
 235       switch (MI.getOpcode()) {
 236       case XCore::LDWFI:
 237         New = BuildMI(MBB, II, TII.get(XCore::LDW_3r), Reg)
 238               .addReg(FramePtr)
 239               .addReg(ScratchReg, false, false, true);
 240         break;
 241       case XCore::STWFI:
 242         New = BuildMI(MBB, II, TII.get(XCore::STW_3r))
 243               .addReg(Reg, false, false, isKill)
 244               .addReg(FramePtr)
 245               .addReg(ScratchReg, false, false, true);
 246         break;
 247       case XCore::LDAWFI:
 248         New = BuildMI(MBB, II, TII.get(XCore::LDAWF_l3r), Reg)
 249               .addReg(FramePtr)
 250               .addReg(ScratchReg, false, false, true);
 251         break;
 252       default:
 253         assert(0 && "Unexpected Opcode\n");
 254       }
 255     } else {
 256       switch (MI.getOpcode()) {
 257       case XCore::LDWFI:
 258         New = BuildMI(MBB, II, TII.get(XCore::LDW_2rus), Reg)
 259               .addReg(FramePtr)
 260               .addImm(Offset);
 261         break;
 262       case XCore::STWFI:
 263         New = BuildMI(MBB, II, TII.get(XCore::STW_2rus))
 264               .addReg(Reg, false, false, isKill)
 265               .addReg(FramePtr)
 266               .addImm(Offset);
 267         break;
 268       case XCore::LDAWFI:
 269         New = BuildMI(MBB, II, TII.get(XCore::LDAWF_l2rus), Reg)
 270               .addReg(FramePtr)
 271               .addImm(Offset);
 272         break;
 273       default:
 274         assert(0 && "Unexpected Opcode\n");
 275       }
 276     }
 277   } else {
 278     bool isU6 = isImmU6(Offset);
 279     if (!isU6 && !isImmU16(Offset)) {
 280       // FIXME could make this work for LDWSP, LDAWSP.
 281       cerr << "eliminateFrameIndex Frame size too big: " << Offset << "\n";
 282       abort();
 283     }
 284
 285     switch (MI.getOpcode()) {
 286     int NewOpcode;
 287     case XCore::LDWFI:
 288       NewOpcode = (isU6) ? XCore::LDWSP_ru6 : XCore::LDWSP_lru6;
 289       BuildMI(MBB, II, TII.get(NewOpcode), Reg)
 290             .addImm(Offset);
 291       break;
 292     case XCore::STWFI:
 293       NewOpcode = (isU6) ? XCore::STWSP_ru6 : XCore::STWSP_lru6;
 294       BuildMI(MBB, II, TII.get(NewOpcode))
 295             .addReg(Reg, false, false, isKill)
 296             .addImm(Offset);
 297       break;
 298     case XCore::LDAWFI:
 299       NewOpcode = (isU6) ? XCore::LDAWSP_ru6 : XCore::LDAWSP_lru6;
 300       BuildMI(MBB, II, TII.get(NewOpcode), Reg)
 301             .addImm(Offset);
 302       break;
 303     default:
 304       assert(0 && "Unexpected Opcode\n");
 305     }
 306   }
 307   // Erase old instruction.
 308   MBB.erase(II);
 309 }
 310
 311 void
 312 XCoreRegisterInfo::processFunctionBeforeCalleeSavedScan(MachineFunction &MF,
 313                                                       RegScavenger *RS) const {
 314   MachineFrameInfo *MFI = MF.getFrameInfo();
 315   bool LRUsed = MF.getRegInfo().isPhysRegUsed(XCore::LR);
 316   const TargetRegisterClass *RC = XCore::GRRegsRegisterClass;
 317   XCoreFunctionInfo *XFI = MF.getInfo<XCoreFunctionInfo>();
 318   if (LRUsed) {
 319     MF.getRegInfo().setPhysRegUnused(XCore::LR);
 320
 321     bool isVarArg = MF.getFunction()->isVarArg();
 322     int FrameIdx;
 323     if (! isVarArg) {
 324       // A fixed offset of 0 allows us to save / restore LR using entsp / retsp.
 325       FrameIdx = MFI->CreateFixedObject(RC->getSize(), 0);
 326     } else {
 327       FrameIdx = MFI->CreateStackObject(RC->getSize(), RC->getAlignment());
 328     }
 329     XFI->setUsesLR(FrameIdx);
 330     XFI->setLRSpillSlot(FrameIdx);
 331   }
 332   if (requiresRegisterScavenging(MF)) {
 333     // Reserve a slot close to SP or frame pointer.
 334     RS->setScavengingFrameIndex(MFI->CreateStackObject(RC->getSize(),
 335                                                 RC->getAlignment()));
 336   }
 337   if (hasFP(MF)) {
 338     // A callee save register is used to hold the FP.
 339     // This needs saving / restoring in the epilogue / prologue.
 340     XFI->setFPSpillSlot(MFI->CreateStackObject(RC->getSize(),
 341                         RC->getAlignment()));
 342   }
 343 }
 344
 345 void XCoreRegisterInfo::
 346 processFunctionBeforeFrameFinalized(MachineFunction &MF) const {
 347
 348 }
 349
 350 void XCoreRegisterInfo::
 351 loadConstant(MachineBasicBlock &MBB, MachineBasicBlock::iterator I,
 352             unsigned DstReg, int64_t Value) const {
 353   // TODO use mkmsk if possible.
 354   if (!isImmU16(Value)) {
 355     // TODO use constant pool.
 356     cerr << "loadConstant value too big " << Value << "\n";
 357     abort();
 358   }
 359   int Opcode = isImmU6(Value) ? XCore::LDC_ru6 : XCore::LDC_lru6;
 360   BuildMI(MBB, I, TII.get(Opcode), DstReg).addImm(Value);
 361 }
 362
 363 void XCoreRegisterInfo::
 364 storeToStack(MachineBasicBlock &MBB, MachineBasicBlock::iterator I,
 365                   unsigned SrcReg, int Offset) const {
 366   assert(Offset%4 == 0 && "Misaligned stack offset");
 367   Offset/=4;
 368   bool isU6 = isImmU6(Offset);
 369   if (!isU6 && !isImmU16(Offset)) {
 370     cerr << "storeToStack offset too big " << Offset << "\n";
 371     abort();
 372   }
 373   int Opcode = isU6 ? XCore::STWSP_ru6 : XCore::STWSP_lru6;
 374   BuildMI(MBB, I, TII.get(Opcode))
 375     .addReg(SrcReg)
 376     .addImm(Offset);
 377 }
 378
 379 void XCoreRegisterInfo::
 380 loadFromStack(MachineBasicBlock &MBB, MachineBasicBlock::iterator I,
 381                   unsigned DstReg, int Offset) const {
 382   assert(Offset%4 == 0 && "Misaligned stack offset");
 383   Offset/=4;
 384   bool isU6 = isImmU6(Offset);
 385   if (!isU6 && !isImmU16(Offset)) {
 386     cerr << "storeToStack offset too big " << Offset << "\n";
 387     abort();
 388   }
 389   int Opcode = isU6 ? XCore::LDWSP_ru6 : XCore::LDWSP_lru6;
 390   BuildMI(MBB, I, TII.get(Opcode), DstReg)
 391     .addImm(Offset);
 392 }
 393
 394 void XCoreRegisterInfo::emitPrologue(MachineFunction &MF) const {
 395   MachineBasicBlock &MBB = MF.front();   // Prolog goes in entry BB
 396   MachineBasicBlock::iterator MBBI = MBB.begin();
 397   MachineFrameInfo *MFI = MF.getFrameInfo();
 398   MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 399   XCoreFunctionInfo *XFI = MF.getInfo<XCoreFunctionInfo>();
 400
 401   bool FP = hasFP(MF);
 402
 403   // Work out frame sizes.
 404   int FrameSize = MFI->getStackSize();
 405
 406   assert(FrameSize%4 == 0 && "Misaligned frame size");
 407
 408   FrameSize/=4;
 409
 410   bool isU6 = isImmU6(FrameSize);
 411
 412   if (!isU6 && !isImmU16(FrameSize)) {
 413     // FIXME could emit multiple instructions.
 414     cerr << "emitPrologue Frame size too big: " << FrameSize << "\n";
 415     abort();
 416   }
 417   bool emitFrameMoves = needsFrameMoves(MF);
 418
 419   // Do we need to allocate space on the stack?
 420   if (FrameSize) {
 421     bool saveLR = XFI->getUsesLR();
 422     bool LRSavedOnEntry = false;
 423     int Opcode;
 424     if (saveLR && (MFI->getObjectOffset(XFI->getLRSpillSlot()) == 0)) {
 425       Opcode = (isU6) ? XCore::ENTSP_u6 : XCore::ENTSP_lu6;
 426       MBB.addLiveIn(XCore::LR);
 427       saveLR = false;
 428       LRSavedOnEntry = true;
 429     } else {
 430       Opcode = (isU6) ? XCore::EXTSP_u6 : XCore::EXTSP_lu6;
 431     }
 432     BuildMI(MBB, MBBI, TII.get(Opcode)).addImm(FrameSize);
 433
 434     if (emitFrameMoves) {
 435       std::vector<MachineMove> &Moves = MMI->getFrameMoves();
 436
 437       // Show update of SP.
 438       unsigned FrameLabelId = MMI->NextLabelID();
 439       BuildMI(MBB, MBBI, TII.get(XCore::DBG_LABEL)).addImm(FrameLabelId);
 440
 441       MachineLocation SPDst(MachineLocation::VirtualFP);
 442       MachineLocation SPSrc(MachineLocation::VirtualFP, -FrameSize * 4);
 443       Moves.push_back(MachineMove(FrameLabelId, SPDst, SPSrc));
 444
 445       if (LRSavedOnEntry) {
 446         MachineLocation CSDst(MachineLocation::VirtualFP, 0);
 447         MachineLocation CSSrc(XCore::LR);
 448         Moves.push_back(MachineMove(FrameLabelId, CSDst, CSSrc));
 449       }
 450     }
 451     if (saveLR) {
 452       int LRSpillOffset = MFI->getObjectOffset(XFI->getLRSpillSlot());
 453       storeToStack(MBB, MBBI, XCore::LR, LRSpillOffset + FrameSize*4);
 454       MBB.addLiveIn(XCore::LR);
 455
 456       if (emitFrameMoves) {
 457         unsigned SaveLRLabelId = MMI->NextLabelID();
 458         BuildMI(MBB, MBBI, TII.get(XCore::DBG_LABEL)).addImm(SaveLRLabelId);
 459         MachineLocation CSDst(MachineLocation::VirtualFP, LRSpillOffset);
 460         MachineLocation CSSrc(XCore::LR);
 461         MMI->getFrameMoves().push_back(MachineMove(SaveLRLabelId,
 462                                                    CSDst, CSSrc));
 463       }
 464     }
 465   }
 466
 467   if (FP) {
 468     // Save R10 to the stack.
 469     int FPSpillOffset = MFI->getObjectOffset(XFI->getFPSpillSlot());
 470     storeToStack(MBB, MBBI, XCore::R10, FPSpillOffset + FrameSize*4);
 471     // R10 is live-in. It is killed at the spill.
 472     MBB.addLiveIn(XCore::R10);
 473     if (emitFrameMoves) {
 474       unsigned SaveR10LabelId = MMI->NextLabelID();
 475       BuildMI(MBB, MBBI, TII.get(XCore::DBG_LABEL)).addImm(SaveR10LabelId);
 476       MachineLocation CSDst(MachineLocation::VirtualFP, FPSpillOffset);
 477       MachineLocation CSSrc(XCore::R10);
 478       MMI->getFrameMoves().push_back(MachineMove(SaveR10LabelId,
 479                                                  CSDst, CSSrc));
 480     }
 481     // Set the FP from the SP.
 482     unsigned FramePtr = XCore::R10;
 483     BuildMI(MBB, MBBI, TII.get(XCore::LDAWSP_ru6), FramePtr)
 484       .addImm(0)
 485       .addImm(0);
 486     if (emitFrameMoves) {
 487       // Show FP is now valid.
 488       unsigned FrameLabelId = MMI->NextLabelID();
 489       BuildMI(MBB, MBBI, TII.get(XCore::DBG_LABEL)).addImm(FrameLabelId);
 490       MachineLocation SPDst(FramePtr);
 491       MachineLocation SPSrc(MachineLocation::VirtualFP);
 492       MMI->getFrameMoves().push_back(MachineMove(FrameLabelId, SPDst, SPSrc));
 493     }
 494   }
 495
 496   if (emitFrameMoves) {
 497     // Frame moves for callee saved.
 498     std::vector<MachineMove> &Moves = MMI->getFrameMoves();
 499     std::vector<std::pair<unsigned, CalleeSavedInfo> >&SpillLabels =
 500         XFI->getSpillLabels();
 501     for (unsigned I = 0, E = SpillLabels.size(); I != E; ++I) {
 502       unsigned SpillLabel = SpillLabels[I].first;
 503       CalleeSavedInfo &CSI = SpillLabels[I].second;
 504       int Offset = MFI->getObjectOffset(CSI.getFrameIdx());
 505       unsigned Reg = CSI.getReg();
 506       MachineLocation CSDst(MachineLocation::VirtualFP, Offset);
 507       MachineLocation CSSrc(Reg);
 508       Moves.push_back(MachineMove(SpillLabel, CSDst, CSSrc));
 509     }
 510   }
 511 }
 512
 513 void XCoreRegisterInfo::emitEpilogue(MachineFunction &MF,
 514                                      MachineBasicBlock &MBB) const {
 515   MachineFrameInfo *MFI            = MF.getFrameInfo();
 516   MachineBasicBlock::iterator MBBI = prior(MBB.end());
 517
 518   bool FP = hasFP(MF);
 519
 520   if (FP) {
 521     // Restore the stack pointer.
 522     unsigned FramePtr = XCore::R10;
 523     BuildMI(MBB, MBBI, TII.get(XCore::SETSP_1r))
 524       .addReg(FramePtr);
 525   }
 526
 527   // Work out frame sizes.
 528   int FrameSize = MFI->getStackSize();
 529
 530   assert(FrameSize%4 == 0 && "Misaligned frame size");
 531
 532   FrameSize/=4;
 533
 534   bool isU6 = isImmU6(FrameSize);
 535
 536   if (!isU6 && !isImmU16(FrameSize)) {
 537     // FIXME could emit multiple instructions.
 538     cerr << "emitEpilogue Frame size too big: " << FrameSize << "\n";
 539     abort();
 540   }
 541
 542   if (FrameSize) {
 543     XCoreFunctionInfo *XFI = MF.getInfo<XCoreFunctionInfo>();
 544
 545     if (FP) {
 546       // Restore R10
 547       int FPSpillOffset = MFI->getObjectOffset(XFI->getFPSpillSlot());
 548       FPSpillOffset += FrameSize*4;
 549       loadFromStack(MBB, MBBI, XCore::R10, FPSpillOffset);
 550     }
 551     bool restoreLR = XFI->getUsesLR();
 552     if (restoreLR && MFI->getObjectOffset(XFI->getLRSpillSlot()) != 0) {
 553       int LRSpillOffset = MFI->getObjectOffset(XFI->getLRSpillSlot());
 554       LRSpillOffset += FrameSize*4;
 555       loadFromStack(MBB, MBBI, XCore::LR, LRSpillOffset);
 556       restoreLR = false;
 557     }
 558     if (restoreLR) {
 559       // Fold prologue into return instruction
 560       assert(MBBI->getOpcode() == XCore::RETSP_u6
 561         || MBBI->getOpcode() == XCore::RETSP_lu6);
 562       int Opcode = (isU6) ? XCore::RETSP_u6 : XCore::RETSP_lu6;
 563       BuildMI(MBB, MBBI, TII.get(Opcode)).addImm(FrameSize);
 564       MBB.erase(MBBI);
 565     } else {
 566       int Opcode = (isU6) ? XCore::LDAWSP_ru6_RRegs : XCore::LDAWSP_lru6_RRegs;
 567       BuildMI(MBB, MBBI, TII.get(Opcode), XCore::SP).addImm(FrameSize);
 568     }
 569   }
 570 }
 571
 572 int XCoreRegisterInfo::getDwarfRegNum(unsigned RegNum, bool isEH) const {
 573   return XCoreGenRegisterInfo::getDwarfRegNumFull(RegNum, 0);
 574 }
 575
 576 unsigned XCoreRegisterInfo::getFrameRegister(MachineFunction &MF) const {
 577   bool FP = hasFP(MF);
 578
 579   return FP ? XCore::R10 : XCore::SP;
 580 }
 581
 582 unsigned XCoreRegisterInfo::getRARegister() const {
 583   return XCore::LR;
 584 }
 585
 586 void XCoreRegisterInfo::getInitialFrameState(std::vector<MachineMove> &Moves)
 587                                                                          const {
 588   // Initial state of the frame pointer is SP.
 589   MachineLocation Dst(MachineLocation::VirtualFP);
 590   MachineLocation Src(XCore::SP, 0);
 591   Moves.push_back(MachineMove(0, Dst, Src));
 592 }
 593
 594 #include "XCoreGenRegisterInfo.inc"
 595