lib/Target/X86/X86RegisterInfo.h

   1 //===- X86RegisterInfo.h - X86 Register Information Impl --------*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the X86 implementation of the TargetRegisterInfo class.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #ifndef X86REGISTERINFO_H
  15 #define X86REGISTERINFO_H
  16
  17 #include "llvm/Target/TargetRegisterInfo.h"
  18 #include "X86GenRegisterInfo.h.inc"
  19
  20 namespace llvm {
  21   class Type;
  22   class TargetInstrInfo;
  23   class X86TargetMachine;
  24
  25 /// N86 namespace - Native X86 register numbers
  26 ///
  27 namespace N86 {
  28   enum {
  29     EAX = 0, ECX = 1, EDX = 2, EBX = 3, ESP = 4, EBP = 5, ESI = 6, EDI = 7
  30   };
  31 }
  32
  33 /// DWARFFlavour - Flavour of dwarf regnumbers
  34 ///
  35 namespace DWARFFlavour {
  36   enum {
  37     X86_64 = 0, X86_32_DarwinEH = 1, X86_32_Generic = 2
  38   };
  39 }
  40
  41 class X86RegisterInfo : public X86GenRegisterInfo {
  42 public:
  43   X86TargetMachine &TM;
  44   const TargetInstrInfo &TII;
  45
  46 private:
  47   /// Is64Bit - Is the target 64-bits.
  48   ///
  49   bool Is64Bit;
  50
  51   /// IsWin64 - Is the target on of win64 flavours
  52   ///
  53   bool IsWin64;
  54
  55   /// SlotSize - Stack slot size in bytes.
  56   ///
  57   unsigned SlotSize;
  58
  59   /// StackPtr - X86 physical register used as stack ptr.
  60   ///
  61   unsigned StackPtr;
  62
  63   /// FramePtr - X86 physical register used as frame ptr.
  64   ///
  65   unsigned FramePtr;
  66
  67 public:
  68   X86RegisterInfo(X86TargetMachine &tm, const TargetInstrInfo &tii);
  69
  70   /// getX86RegNum - Returns the native X86 register number for the given LLVM
  71   /// register identifier.
  72   static unsigned getX86RegNum(unsigned RegNo);
  73
  74   /// getDwarfRegNum - allows modification of X86GenRegisterInfo::getDwarfRegNum
  75   /// (created by TableGen) for target dependencies.
  76   int getDwarfRegNum(unsigned RegNum, bool isEH) const;
  77   int getLLVMRegNum(unsigned RegNum, bool isEH) const;
  78
  79   // FIXME: This should be tablegen'd like getDwarfRegNum is
  80   int getSEHRegNum(unsigned i) const;
  81
  82   /// Code Generation virtual methods...
  83   ///
  84
  85   /// getMatchingSuperRegClass - Return a subclass of the specified register
  86   /// class A so that each register in it has a sub-register of the
  87   /// specified sub-register index which is in the specified register class B.
  88   virtual const TargetRegisterClass *
  89   getMatchingSuperRegClass(const TargetRegisterClass *A,
  90                            const TargetRegisterClass *B, unsigned Idx) const;
  91
  92   const TargetRegisterClass*
  93   getLargestLegalSuperClass(const TargetRegisterClass *RC) const;
  94
  95   /// getPointerRegClass - Returns a TargetRegisterClass used for pointer
  96   /// values.
  97   const TargetRegisterClass *getPointerRegClass(unsigned Kind = 0) const;
  98
  99   /// getCrossCopyRegClass - Returns a legal register class to copy a register
 100   /// in the specified class to or from. Returns NULL if it is possible to copy
 101   /// between a two registers of the specified class.
 102   const TargetRegisterClass *
 103   getCrossCopyRegClass(const TargetRegisterClass *RC) const;
 104
 105   unsigned getRegPressureLimit(const TargetRegisterClass *RC,
 106                                MachineFunction &MF) const;
 107
 108   /// getCalleeSavedRegs - Return a null-terminated list of all of the
 109   /// callee-save registers on this target.
 110   const unsigned *getCalleeSavedRegs(const MachineFunction* MF = 0) const;
 111
 112   /// getReservedRegs - Returns a bitset indexed by physical register number
 113   /// indicating if a register is a special register that has particular uses and
 114   /// should be considered unavailable at all times, e.g. SP, RA. This is used by
 115   /// register scavenger to determine what registers are free.
 116   BitVector getReservedRegs(const MachineFunction &MF) const;
 117
 118   bool canRealignStack(const MachineFunction &MF) const;
 119
 120   bool needsStackRealignment(const MachineFunction &MF) const;
 121
 122   bool hasReservedSpillSlot(const MachineFunction &MF, unsigned Reg,
 123                             int &FrameIdx) const;
 124
 125   void eliminateCallFramePseudoInstr(MachineFunction &MF,
 126                                      MachineBasicBlock &MBB,
 127                                      MachineBasicBlock::iterator MI) const;
 128
 129   void eliminateFrameIndex(MachineBasicBlock::iterator MI,
 130                            int SPAdj, RegScavenger *RS = NULL) const;
 131
 132   // Debug information queries.
 133   unsigned getRARegister() const;
 134   unsigned getFrameRegister(const MachineFunction &MF) const;
 135   unsigned getStackRegister() const { return StackPtr; }
 136   // FIXME: Move to FrameInfok
 137   unsigned getSlotSize() const { return SlotSize; }
 138
 139   // Exception handling queries.
 140   unsigned getEHExceptionRegister() const;
 141   unsigned getEHHandlerRegister() const;
 142 };
 143
 144 // getX86SubSuperRegister - X86 utility function. It returns the sub or super
 145 // register of a specific X86 register.
 146 // e.g. getX86SubSuperRegister(X86::EAX, EVT::i16) return X86:AX
 147 unsigned getX86SubSuperRegister(unsigned, EVT, bool High=false);
 148
 149 } // End llvm namespace
 150
 151 #endif