lib/Target/X86/X86RegisterInfo.h

   1 //===- X86RegisterInfo.h - X86 Register Information Impl --------*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the X86 implementation of the TargetRegisterInfo class.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #ifndef X86REGISTERINFO_H
  15 #define X86REGISTERINFO_H
  16
  17 #include "llvm/ADT/DenseMap.h"
  18 #include "llvm/ADT/SmallVector.h"
  19 #include "llvm/Target/TargetRegisterInfo.h"
  20 #include "X86GenRegisterInfo.h.inc"
  21
  22 namespace llvm {
  23   class Type;
  24   class TargetInstrInfo;
  25   class X86TargetMachine;
  26
  27 /// N86 namespace - Native X86 register numbers
  28 ///
  29 namespace N86 {
  30   enum {
  31     EAX = 0, ECX = 1, EDX = 2, EBX = 3, ESP = 4, EBP = 5, ESI = 6, EDI = 7
  32   };
  33 }
  34
  35 namespace X86 {
  36   /// SubregIndex - The index of various sized subregister classes. Note that
  37   /// these indices must be kept in sync with the class indices in the
  38   /// X86RegisterInfo.td file.
  39   enum SubregIndex {
  40     SUBREG_8BIT = 1, SUBREG_16BIT = 2, SUBREG_32BIT = 3
  41   };
  42 }
  43
  44 /// DWARFFlavour - Flavour of dwarf regnumbers
  45 ///
  46 namespace DWARFFlavour {
  47   enum {
  48     X86_64 = 0, X86_32_DarwinEH = 1, X86_32_Generic = 2
  49   };
  50 }
  51
  52 class X86RegisterInfo : public X86GenRegisterInfo {
  53 public:
  54   X86TargetMachine &TM;
  55   const TargetInstrInfo &TII;
  56
  57 private:
  58   /// Is64Bit - Is the target 64-bits.
  59   ///
  60   bool Is64Bit;
  61
  62   /// SlotSize - Stack slot size in bytes.
  63   ///
  64   unsigned SlotSize;
  65
  66   /// StackAlign - Default stack alignment.
  67   ///
  68   unsigned StackAlign;
  69
  70   /// StackPtr - X86 physical register used as stack ptr.
  71   ///
  72   unsigned StackPtr;
  73
  74   /// FramePtr - X86 physical register used as frame ptr.
  75   ///
  76   unsigned FramePtr;
  77
  78 public:
  79   X86RegisterInfo(X86TargetMachine &tm, const TargetInstrInfo &tii);
  80
  81   /// getX86RegNum - Returns the native X86 register number for the given LLVM
  82   /// register identifier.
  83   unsigned getX86RegNum(unsigned RegNo) const;
  84
  85   unsigned getStackAlignment() const { return StackAlign; }
  86
  87   /// getDwarfRegNum - allows modification of X86GenRegisterInfo::getDwarfRegNum
  88   /// (created by TableGen) for target dependencies.
  89   int getDwarfRegNum(unsigned RegNum, bool isEH) const;
  90
  91   /// Code Generation virtual methods...
  92   ///
  93   const TargetRegisterClass *
  94   getCrossCopyRegClass(const TargetRegisterClass *RC) const;
  95
  96   void reMaterialize(MachineBasicBlock &MBB, MachineBasicBlock::iterator MI,
  97                      unsigned DestReg, const MachineInstr *Orig) const;
  98
  99   /// getCalleeSavedRegs - Return a null-terminated list of all of the
 100   /// callee-save registers on this target.
 101   const unsigned *getCalleeSavedRegs(const MachineFunction* MF = 0) const;
 102
 103   /// getCalleeSavedRegClasses - Return a null-terminated list of the preferred
 104   /// register classes to spill each callee-saved register with.  The order and
 105   /// length of this list match the getCalleeSavedRegs() list.
 106   const TargetRegisterClass* const*
 107   getCalleeSavedRegClasses(const MachineFunction *MF = 0) const;
 108
 109   /// getReservedRegs - Returns a bitset indexed by physical register number
 110   /// indicating if a register is a special register that has particular uses and
 111   /// should be considered unavailable at all times, e.g. SP, RA. This is used by
 112   /// register scavenger to determine what registers are free.
 113   BitVector getReservedRegs(const MachineFunction &MF) const;
 114
 115   bool hasFP(const MachineFunction &MF) const;
 116
 117   bool hasReservedCallFrame(MachineFunction &MF) const;
 118
 119   void eliminateCallFramePseudoInstr(MachineFunction &MF,
 120                                      MachineBasicBlock &MBB,
 121                                      MachineBasicBlock::iterator MI) const;
 122
 123   void eliminateFrameIndex(MachineBasicBlock::iterator MI,
 124                            int SPAdj, RegScavenger *RS = NULL) const;
 125
 126   void processFunctionBeforeFrameFinalized(MachineFunction &MF) const;
 127
 128   void emitPrologue(MachineFunction &MF) const;
 129   void emitEpilogue(MachineFunction &MF, MachineBasicBlock &MBB) const;
 130
 131   // Debug information queries.
 132   unsigned getRARegister() const;
 133   unsigned getFrameRegister(MachineFunction &MF) const;
 134   int getFrameIndexOffset(MachineFunction &MF, int FI) const;
 135   void getInitialFrameState(std::vector<MachineMove> &Moves) const;
 136
 137   // Exception handling queries.
 138   unsigned getEHExceptionRegister() const;
 139   unsigned getEHHandlerRegister() const;
 140 };
 141
 142 // getX86SubSuperRegister - X86 utility function. It returns the sub or super
 143 // register of a specific X86 register.
 144 // e.g. getX86SubSuperRegister(X86::EAX, MVT::i16) return X86:AX
 145 unsigned getX86SubSuperRegister(unsigned, MVT::ValueType, bool High=false);
 146
 147 } // End llvm namespace
 148
 149 #endif