lib/Target/X86/X86RegisterInfo.cpp

   1 //===- X86RegisterInfo.cpp - X86 Register Information -----------*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the X86 implementation of the TargetRegisterInfo class.
  11 // This file is responsible for the frame pointer elimination optimization
  12 // on X86.
  13 //
  14 //===----------------------------------------------------------------------===//
  15
  16 #include "X86.h"
  17 #include "X86RegisterInfo.h"
  18 #include "X86InstrBuilder.h"
  19 #include "X86MachineFunctionInfo.h"
  20 #include "X86Subtarget.h"
  21 #include "X86TargetMachine.h"
  22 #include "llvm/Constants.h"
  23 #include "llvm/Function.h"
  24 #include "llvm/Type.h"
  25 #include "llvm/CodeGen/ValueTypes.h"
  26 #include "llvm/CodeGen/MachineInstrBuilder.h"
  27 #include "llvm/CodeGen/MachineFunction.h"
  28 #include "llvm/CodeGen/MachineFunctionPass.h"
  29 #include "llvm/CodeGen/MachineFrameInfo.h"
  30 #include "llvm/CodeGen/MachineLocation.h"
  31 #include "llvm/CodeGen/MachineModuleInfo.h"
  32 #include "llvm/CodeGen/MachineRegisterInfo.h"
  33 #include "llvm/Target/TargetAsmInfo.h"
  34 #include "llvm/Target/TargetFrameInfo.h"
  35 #include "llvm/Target/TargetInstrInfo.h"
  36 #include "llvm/Target/TargetMachine.h"
  37 #include "llvm/Target/TargetOptions.h"
  38 #include "llvm/ADT/BitVector.h"
  39 #include "llvm/ADT/STLExtras.h"
  40 #include "llvm/Support/Compiler.h"
  41 using namespace llvm;
  42
  43 X86RegisterInfo::X86RegisterInfo(X86TargetMachine &tm,
  44                                  const TargetInstrInfo &tii)
  45   : X86GenRegisterInfo(X86::ADJCALLSTACKDOWN, X86::ADJCALLSTACKUP),
  46     TM(tm), TII(tii) {
  47   // Cache some information.
  48   const X86Subtarget *Subtarget = &TM.getSubtarget<X86Subtarget>();
  49   Is64Bit = Subtarget->is64Bit();
  50   IsWin64 = Subtarget->isTargetWin64();
  51   StackAlign = TM.getFrameInfo()->getStackAlignment();
  52   if (Is64Bit) {
  53     SlotSize = 8;
  54     StackPtr = X86::RSP;
  55     FramePtr = X86::RBP;
  56   } else {
  57     SlotSize = 4;
  58     StackPtr = X86::ESP;
  59     FramePtr = X86::EBP;
  60   }
  61 }
  62
  63 // getDwarfRegNum - This function maps LLVM register identifiers to the
  64 // Dwarf specific numbering, used in debug info and exception tables.
  65
  66 int X86RegisterInfo::getDwarfRegNum(unsigned RegNo, bool isEH) const {
  67   const X86Subtarget *Subtarget = &TM.getSubtarget<X86Subtarget>();
  68   unsigned Flavour = DWARFFlavour::X86_64;
  69   if (!Subtarget->is64Bit()) {
  70     if (Subtarget->isTargetDarwin()) {
  71       if (isEH)
  72         Flavour = DWARFFlavour::X86_32_DarwinEH;
  73       else
  74         Flavour = DWARFFlavour::X86_32_Generic;
  75     } else if (Subtarget->isTargetCygMing()) {
  76       // Unsupported by now, just quick fallback
  77       Flavour = DWARFFlavour::X86_32_Generic;
  78     } else {
  79       Flavour = DWARFFlavour::X86_32_Generic;
  80     }
  81   }
  82
  83   return X86GenRegisterInfo::getDwarfRegNumFull(RegNo, Flavour);
  84 }
  85
  86 // getX86RegNum - This function maps LLVM register identifiers to their X86
  87 // specific numbering, which is used in various places encoding instructions.
  88 //
  89 unsigned X86RegisterInfo::getX86RegNum(unsigned RegNo) {
  90   switch(RegNo) {
  91   case X86::RAX: case X86::EAX: case X86::AX: case X86::AL: return N86::EAX;
  92   case X86::RCX: case X86::ECX: case X86::CX: case X86::CL: return N86::ECX;
  93   case X86::RDX: case X86::EDX: case X86::DX: case X86::DL: return N86::EDX;
  94   case X86::RBX: case X86::EBX: case X86::BX: case X86::BL: return N86::EBX;
  95   case X86::RSP: case X86::ESP: case X86::SP: case X86::SPL: case X86::AH:
  96     return N86::ESP;
  97   case X86::RBP: case X86::EBP: case X86::BP: case X86::BPL: case X86::CH:
  98     return N86::EBP;
  99   case X86::RSI: case X86::ESI: case X86::SI: case X86::SIL: case X86::DH:
 100     return N86::ESI;
 101   case X86::RDI: case X86::EDI: case X86::DI: case X86::DIL: case X86::BH:
 102     return N86::EDI;
 103
 104   case X86::R8:  case X86::R8D:  case X86::R8W:  case X86::R8B:
 105     return N86::EAX;
 106   case X86::R9:  case X86::R9D:  case X86::R9W:  case X86::R9B:
 107     return N86::ECX;
 108   case X86::R10: case X86::R10D: case X86::R10W: case X86::R10B:
 109     return N86::EDX;
 110   case X86::R11: case X86::R11D: case X86::R11W: case X86::R11B:
 111     return N86::EBX;
 112   case X86::R12: case X86::R12D: case X86::R12W: case X86::R12B:
 113     return N86::ESP;
 114   case X86::R13: case X86::R13D: case X86::R13W: case X86::R13B:
 115     return N86::EBP;
 116   case X86::R14: case X86::R14D: case X86::R14W: case X86::R14B:
 117     return N86::ESI;
 118   case X86::R15: case X86::R15D: case X86::R15W: case X86::R15B:
 119     return N86::EDI;
 120
 121   case X86::ST0: case X86::ST1: case X86::ST2: case X86::ST3:
 122   case X86::ST4: case X86::ST5: case X86::ST6: case X86::ST7:
 123     return RegNo-X86::ST0;
 124
 125   case X86::XMM0: case X86::XMM8: case X86::MM0:
 126     return 0;
 127   case X86::XMM1: case X86::XMM9: case X86::MM1:
 128     return 1;
 129   case X86::XMM2: case X86::XMM10: case X86::MM2:
 130     return 2;
 131   case X86::XMM3: case X86::XMM11: case X86::MM3:
 132     return 3;
 133   case X86::XMM4: case X86::XMM12: case X86::MM4:
 134     return 4;
 135   case X86::XMM5: case X86::XMM13: case X86::MM5:
 136     return 5;
 137   case X86::XMM6: case X86::XMM14: case X86::MM6:
 138     return 6;
 139   case X86::XMM7: case X86::XMM15: case X86::MM7:
 140     return 7;
 141
 142   default:
 143     assert(isVirtualRegister(RegNo) && "Unknown physical register!");
 144     assert(0 && "Register allocator hasn't allocated reg correctly yet!");
 145     return 0;
 146   }
 147 }
 148
 149 const TargetRegisterClass *
 150 X86RegisterInfo::getCrossCopyRegClass(const TargetRegisterClass *RC) const {
 151   if (RC == &X86::CCRRegClass) {
 152     if (Is64Bit)
 153       return &X86::GR64RegClass;
 154     else
 155       return &X86::GR32RegClass;
 156   }
 157   return NULL;
 158 }
 159
 160 const unsigned *
 161 X86RegisterInfo::getCalleeSavedRegs(const MachineFunction *MF) const {
 162   bool callsEHReturn = false;
 163
 164   if (MF) {
 165     const MachineFrameInfo *MFI = MF->getFrameInfo();
 166     const MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 167     callsEHReturn = (MMI ? MMI->callsEHReturn() : false);
 168   }
 169
 170   static const unsigned CalleeSavedRegs32Bit[] = {
 171     X86::ESI, X86::EDI, X86::EBX, X86::EBP,  0
 172   };
 173
 174   static const unsigned CalleeSavedRegs32EHRet[] = {
 175     X86::EAX, X86::EDX, X86::ESI, X86::EDI, X86::EBX, X86::EBP,  0
 176   };
 177
 178   static const unsigned CalleeSavedRegs64Bit[] = {
 179     X86::RBX, X86::R12, X86::R13, X86::R14, X86::R15, X86::RBP, 0
 180   };
 181
 182   static const unsigned CalleeSavedRegs64EHRet[] = {
 183     X86::RAX, X86::RDX, X86::RBX, X86::R12,
 184     X86::R13, X86::R14, X86::R15, X86::RBP, 0
 185   };
 186
 187   static const unsigned CalleeSavedRegsWin64[] = {
 188     X86::RBX,   X86::RBP,   X86::RDI,   X86::RSI,
 189     X86::R12,   X86::R13,   X86::R14,   X86::R15,
 190     X86::XMM6,  X86::XMM7,  X86::XMM8,  X86::XMM9,
 191     X86::XMM10, X86::XMM11, X86::XMM12, X86::XMM13,
 192     X86::XMM14, X86::XMM15, 0
 193   };
 194
 195   if (Is64Bit) {
 196     if (IsWin64)
 197       return CalleeSavedRegsWin64;
 198     else
 199       return (callsEHReturn ? CalleeSavedRegs64EHRet : CalleeSavedRegs64Bit);
 200   } else {
 201     return (callsEHReturn ? CalleeSavedRegs32EHRet : CalleeSavedRegs32Bit);
 202   }
 203 }
 204
 205 const TargetRegisterClass* const*
 206 X86RegisterInfo::getCalleeSavedRegClasses(const MachineFunction *MF) const {
 207   bool callsEHReturn = false;
 208
 209   if (MF) {
 210     const MachineFrameInfo *MFI = MF->getFrameInfo();
 211     const MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 212     callsEHReturn = (MMI ? MMI->callsEHReturn() : false);
 213   }
 214
 215   static const TargetRegisterClass * const CalleeSavedRegClasses32Bit[] = {
 216     &X86::GR32RegClass, &X86::GR32RegClass,
 217     &X86::GR32RegClass, &X86::GR32RegClass,  0
 218   };
 219   static const TargetRegisterClass * const CalleeSavedRegClasses32EHRet[] = {
 220     &X86::GR32RegClass, &X86::GR32RegClass,
 221     &X86::GR32RegClass, &X86::GR32RegClass,
 222     &X86::GR32RegClass, &X86::GR32RegClass,  0
 223   };
 224   static const TargetRegisterClass * const CalleeSavedRegClasses64Bit[] = {
 225     &X86::GR64RegClass, &X86::GR64RegClass,
 226     &X86::GR64RegClass, &X86::GR64RegClass,
 227     &X86::GR64RegClass, &X86::GR64RegClass, 0
 228   };
 229   static const TargetRegisterClass * const CalleeSavedRegClasses64EHRet[] = {
 230     &X86::GR64RegClass, &X86::GR64RegClass,
 231     &X86::GR64RegClass, &X86::GR64RegClass,
 232     &X86::GR64RegClass, &X86::GR64RegClass,
 233     &X86::GR64RegClass, &X86::GR64RegClass, 0
 234   };
 235   static const TargetRegisterClass * const CalleeSavedRegClassesWin64[] = {
 236     &X86::GR64RegClass,  &X86::GR64RegClass,
 237     &X86::GR64RegClass,  &X86::GR64RegClass,
 238     &X86::GR64RegClass,  &X86::GR64RegClass,
 239     &X86::GR64RegClass,  &X86::GR64RegClass,
 240     &X86::VR128RegClass, &X86::VR128RegClass,
 241     &X86::VR128RegClass, &X86::VR128RegClass,
 242     &X86::VR128RegClass, &X86::VR128RegClass,
 243     &X86::VR128RegClass, &X86::VR128RegClass,
 244     &X86::VR128RegClass, &X86::VR128RegClass, 0
 245   };
 246
 247   if (Is64Bit) {
 248     if (IsWin64)
 249       return CalleeSavedRegClassesWin64;
 250     else
 251       return (callsEHReturn ?
 252               CalleeSavedRegClasses64EHRet : CalleeSavedRegClasses64Bit);
 253   } else {
 254     return (callsEHReturn ?
 255             CalleeSavedRegClasses32EHRet : CalleeSavedRegClasses32Bit);
 256   }
 257 }
 258
 259 BitVector X86RegisterInfo::getReservedRegs(const MachineFunction &MF) const {
 260   BitVector Reserved(getNumRegs());
 261   Reserved.set(X86::RSP);
 262   Reserved.set(X86::ESP);
 263   Reserved.set(X86::SP);
 264   Reserved.set(X86::SPL);
 265   if (hasFP(MF)) {
 266     Reserved.set(X86::RBP);
 267     Reserved.set(X86::EBP);
 268     Reserved.set(X86::BP);
 269     Reserved.set(X86::BPL);
 270   }
 271   return Reserved;
 272 }
 273
 274 //===----------------------------------------------------------------------===//
 275 // Stack Frame Processing methods
 276 //===----------------------------------------------------------------------===//
 277
 278 static unsigned calculateMaxStackAlignment(const MachineFrameInfo *FFI) {
 279   unsigned MaxAlign = 0;
 280   for (int i = FFI->getObjectIndexBegin(),
 281          e = FFI->getObjectIndexEnd(); i != e; ++i) {
 282     if (FFI->isDeadObjectIndex(i))
 283       continue;
 284     unsigned Align = FFI->getObjectAlignment(i);
 285     MaxAlign = std::max(MaxAlign, Align);
 286   }
 287
 288   return MaxAlign;
 289 }
 290
 291 // hasFP - Return true if the specified function should have a dedicated frame
 292 // pointer register.  This is true if the function has variable sized allocas or
 293 // if frame pointer elimination is disabled.
 294 //
 295 bool X86RegisterInfo::hasFP(const MachineFunction &MF) const {
 296   const MachineFrameInfo *MFI = MF.getFrameInfo();
 297   const MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 298
 299   return (NoFramePointerElim ||
 300           needsStackRealignment(MF) ||
 301           MFI->hasVarSizedObjects() ||
 302           MF.getInfo<X86MachineFunctionInfo>()->getForceFramePointer() ||
 303           (MMI && MMI->callsUnwindInit()));
 304 }
 305
 306 bool X86RegisterInfo::needsStackRealignment(const MachineFunction &MF) const {
 307   const MachineFrameInfo *MFI = MF.getFrameInfo();;
 308
 309   // FIXME: Currently we don't support stack realignment for functions with
 310   // variable-sized allocas
 311   return (RealignStack &&
 312           (MFI->getMaxAlignment() > StackAlign &&
 313            !MFI->hasVarSizedObjects()));
 314 }
 315
 316 bool X86RegisterInfo::hasReservedCallFrame(MachineFunction &MF) const {
 317   return !MF.getFrameInfo()->hasVarSizedObjects();
 318 }
 319
 320 int
 321 X86RegisterInfo::getFrameIndexOffset(MachineFunction &MF, int FI) const {
 322   int Offset = MF.getFrameInfo()->getObjectOffset(FI) + SlotSize;
 323   uint64_t StackSize = MF.getFrameInfo()->getStackSize();
 324
 325   if (needsStackRealignment(MF)) {
 326     if (FI < 0)
 327       // Skip the saved EBP
 328       Offset += SlotSize;
 329     else {
 330       unsigned Align = MF.getFrameInfo()->getObjectAlignment(FI);
 331       assert( (-(Offset + StackSize)) % Align == 0);
 332       return Offset + StackSize;
 333     }
 334
 335     // FIXME: Support tail calls
 336   } else {
 337     if (!hasFP(MF))
 338       return Offset + StackSize;
 339
 340     // Skip the saved EBP
 341     Offset += SlotSize;
 342
 343     // Skip the RETADDR move area
 344     X86MachineFunctionInfo *X86FI = MF.getInfo<X86MachineFunctionInfo>();
 345     int TailCallReturnAddrDelta = X86FI->getTCReturnAddrDelta();
 346     if (TailCallReturnAddrDelta < 0) Offset -= TailCallReturnAddrDelta;
 347   }
 348
 349   return Offset;
 350 }
 351
 352 void X86RegisterInfo::
 353 eliminateCallFramePseudoInstr(MachineFunction &MF, MachineBasicBlock &MBB,
 354                               MachineBasicBlock::iterator I) const {
 355   if (!hasReservedCallFrame(MF)) {
 356     // If the stack pointer can be changed after prologue, turn the
 357     // adjcallstackup instruction into a 'sub ESP, <amt>' and the
 358     // adjcallstackdown instruction into 'add ESP, <amt>'
 359     // TODO: consider using push / pop instead of sub + store / add
 360     MachineInstr *Old = I;
 361     uint64_t Amount = Old->getOperand(0).getImm();
 362     if (Amount != 0) {
 363       // We need to keep the stack aligned properly.  To do this, we round the
 364       // amount of space needed for the outgoing arguments up to the next
 365       // alignment boundary.
 366       Amount = (Amount+StackAlign-1)/StackAlign*StackAlign;
 367
 368       MachineInstr *New = 0;
 369       if (Old->getOpcode() == X86::ADJCALLSTACKDOWN) {
 370         New = BuildMI(MF, TII.get(Is64Bit ? X86::SUB64ri32 : X86::SUB32ri),
 371                       StackPtr).addReg(StackPtr).addImm(Amount);
 372       } else {
 373         assert(Old->getOpcode() == X86::ADJCALLSTACKUP);
 374         // factor out the amount the callee already popped.
 375         uint64_t CalleeAmt = Old->getOperand(1).getImm();
 376         Amount -= CalleeAmt;
 377         if (Amount) {
 378           unsigned Opc = (Amount < 128) ?
 379             (Is64Bit ? X86::ADD64ri8 : X86::ADD32ri8) :
 380             (Is64Bit ? X86::ADD64ri32 : X86::ADD32ri);
 381           New = BuildMI(MF, TII.get(Opc), StackPtr)
 382             .addReg(StackPtr).addImm(Amount);
 383         }
 384       }
 385
 386       // Replace the pseudo instruction with a new instruction...
 387       if (New) MBB.insert(I, New);
 388     }
 389   } else if (I->getOpcode() == X86::ADJCALLSTACKUP) {
 390     // If we are performing frame pointer elimination and if the callee pops
 391     // something off the stack pointer, add it back.  We do this until we have
 392     // more advanced stack pointer tracking ability.
 393     if (uint64_t CalleeAmt = I->getOperand(1).getImm()) {
 394       unsigned Opc = (CalleeAmt < 128) ?
 395         (Is64Bit ? X86::SUB64ri8 : X86::SUB32ri8) :
 396         (Is64Bit ? X86::SUB64ri32 : X86::SUB32ri);
 397       MachineInstr *New =
 398         BuildMI(MF, TII.get(Opc), StackPtr).addReg(StackPtr).addImm(CalleeAmt);
 399       MBB.insert(I, New);
 400     }
 401   }
 402
 403   MBB.erase(I);
 404 }
 405
 406 void X86RegisterInfo::eliminateFrameIndex(MachineBasicBlock::iterator II,
 407                                           int SPAdj, RegScavenger *RS) const{
 408   assert(SPAdj == 0 && "Unexpected");
 409
 410   unsigned i = 0;
 411   MachineInstr &MI = *II;
 412   MachineFunction &MF = *MI.getParent()->getParent();
 413   while (!MI.getOperand(i).isFrameIndex()) {
 414     ++i;
 415     assert(i < MI.getNumOperands() && "Instr doesn't have FrameIndex operand!");
 416   }
 417
 418   int FrameIndex = MI.getOperand(i).getIndex();
 419
 420   unsigned BasePtr;
 421   if (needsStackRealignment(MF))
 422     BasePtr = (FrameIndex < 0 ? FramePtr : StackPtr);
 423   else
 424     BasePtr = (hasFP(MF) ? FramePtr : StackPtr);
 425
 426   // This must be part of a four operand memory reference.  Replace the
 427   // FrameIndex with base register with EBP.  Add an offset to the offset.
 428   MI.getOperand(i).ChangeToRegister(BasePtr, false);
 429
 430   // Now add the frame object offset to the offset from EBP.
 431   int64_t Offset = getFrameIndexOffset(MF, FrameIndex) +
 432                    MI.getOperand(i+3).getImm();
 433
 434   MI.getOperand(i+3).ChangeToImmediate(Offset);
 435 }
 436
 437 void
 438 X86RegisterInfo::processFunctionBeforeCalleeSavedScan(MachineFunction &MF,
 439                                                       RegScavenger *RS) const {
 440   MachineFrameInfo *FFI = MF.getFrameInfo();
 441
 442   // Calculate and set max stack object alignment early, so we can decide
 443   // whether we will need stack realignment (and thus FP).
 444   unsigned MaxAlign = std::max(FFI->getMaxAlignment(),
 445                                calculateMaxStackAlignment(FFI));
 446
 447   FFI->setMaxAlignment(MaxAlign);
 448 }
 449
 450 void
 451 X86RegisterInfo::processFunctionBeforeFrameFinalized(MachineFunction &MF) const{
 452   X86MachineFunctionInfo *X86FI = MF.getInfo<X86MachineFunctionInfo>();
 453   int32_t TailCallReturnAddrDelta = X86FI->getTCReturnAddrDelta();
 454   if (TailCallReturnAddrDelta < 0) {
 455     // create RETURNADDR area
 456     //   arg
 457     //   arg
 458     //   RETADDR
 459     //   { ...
 460     //     RETADDR area
 461     //     ...
 462     //   }
 463     //   [EBP]
 464     MF.getFrameInfo()->
 465       CreateFixedObject(-TailCallReturnAddrDelta,
 466                         (-1*SlotSize)+TailCallReturnAddrDelta);
 467   }
 468   if (hasFP(MF)) {
 469     assert((TailCallReturnAddrDelta <= 0) &&
 470            "The Delta should always be zero or negative");
 471     // Create a frame entry for the EBP register that must be saved.
 472     int FrameIdx = MF.getFrameInfo()->CreateFixedObject(SlotSize,
 473                                                         (int)SlotSize * -2+
 474                                                        TailCallReturnAddrDelta);
 475     assert(FrameIdx == MF.getFrameInfo()->getObjectIndexBegin() &&
 476            "Slot for EBP register must be last in order to be found!");
 477   }
 478 }
 479
 480 /// emitSPUpdate - Emit a series of instructions to increment / decrement the
 481 /// stack pointer by a constant value.
 482 static
 483 void emitSPUpdate(MachineBasicBlock &MBB, MachineBasicBlock::iterator &MBBI,
 484                   unsigned StackPtr, int64_t NumBytes, bool Is64Bit,
 485                   const TargetInstrInfo &TII) {
 486   bool isSub = NumBytes < 0;
 487   uint64_t Offset = isSub ? -NumBytes : NumBytes;
 488   unsigned Opc = isSub
 489     ? ((Offset < 128) ?
 490        (Is64Bit ? X86::SUB64ri8 : X86::SUB32ri8) :
 491        (Is64Bit ? X86::SUB64ri32 : X86::SUB32ri))
 492     : ((Offset < 128) ?
 493        (Is64Bit ? X86::ADD64ri8 : X86::ADD32ri8) :
 494        (Is64Bit ? X86::ADD64ri32 : X86::ADD32ri));
 495   uint64_t Chunk = (1LL << 31) - 1;
 496
 497   while (Offset) {
 498     uint64_t ThisVal = (Offset > Chunk) ? Chunk : Offset;
 499     BuildMI(MBB, MBBI, TII.get(Opc), StackPtr).addReg(StackPtr).addImm(ThisVal);
 500     Offset -= ThisVal;
 501   }
 502 }
 503
 504 // mergeSPUpdatesUp - Merge two stack-manipulating instructions upper iterator.
 505 static
 506 void mergeSPUpdatesUp(MachineBasicBlock &MBB, MachineBasicBlock::iterator &MBBI,
 507                       unsigned StackPtr, uint64_t *NumBytes = NULL) {
 508   if (MBBI == MBB.begin()) return;
 509
 510   MachineBasicBlock::iterator PI = prior(MBBI);
 511   unsigned Opc = PI->getOpcode();
 512   if ((Opc == X86::ADD64ri32 || Opc == X86::ADD64ri8 ||
 513        Opc == X86::ADD32ri || Opc == X86::ADD32ri8) &&
 514       PI->getOperand(0).getReg() == StackPtr) {
 515     if (NumBytes)
 516       *NumBytes += PI->getOperand(2).getImm();
 517     MBB.erase(PI);
 518   } else if ((Opc == X86::SUB64ri32 || Opc == X86::SUB64ri8 ||
 519               Opc == X86::SUB32ri || Opc == X86::SUB32ri8) &&
 520              PI->getOperand(0).getReg() == StackPtr) {
 521     if (NumBytes)
 522       *NumBytes -= PI->getOperand(2).getImm();
 523     MBB.erase(PI);
 524   }
 525 }
 526
 527 // mergeSPUpdatesUp - Merge two stack-manipulating instructions lower iterator.
 528 static
 529 void mergeSPUpdatesDown(MachineBasicBlock &MBB,
 530                         MachineBasicBlock::iterator &MBBI,
 531                         unsigned StackPtr, uint64_t *NumBytes = NULL) {
 532   return;
 533
 534   if (MBBI == MBB.end()) return;
 535
 536   MachineBasicBlock::iterator NI = next(MBBI);
 537   if (NI == MBB.end()) return;
 538
 539   unsigned Opc = NI->getOpcode();
 540   if ((Opc == X86::ADD64ri32 || Opc == X86::ADD64ri8 ||
 541        Opc == X86::ADD32ri || Opc == X86::ADD32ri8) &&
 542       NI->getOperand(0).getReg() == StackPtr) {
 543     if (NumBytes)
 544       *NumBytes -= NI->getOperand(2).getImm();
 545     MBB.erase(NI);
 546     MBBI = NI;
 547   } else if ((Opc == X86::SUB64ri32 || Opc == X86::SUB64ri8 ||
 548               Opc == X86::SUB32ri || Opc == X86::SUB32ri8) &&
 549              NI->getOperand(0).getReg() == StackPtr) {
 550     if (NumBytes)
 551       *NumBytes += NI->getOperand(2).getImm();
 552     MBB.erase(NI);
 553     MBBI = NI;
 554   }
 555 }
 556
 557 /// mergeSPUpdates - Checks the instruction before/after the passed
 558 /// instruction. If it is an ADD/SUB instruction it is deleted
 559 /// argument and the stack adjustment is returned as a positive value for ADD
 560 /// and a negative for SUB.
 561 static int mergeSPUpdates(MachineBasicBlock &MBB,
 562                            MachineBasicBlock::iterator &MBBI,
 563                            unsigned StackPtr,
 564                            bool doMergeWithPrevious) {
 565
 566   if ((doMergeWithPrevious && MBBI == MBB.begin()) ||
 567       (!doMergeWithPrevious && MBBI == MBB.end()))
 568     return 0;
 569
 570   int Offset = 0;
 571
 572   MachineBasicBlock::iterator PI = doMergeWithPrevious ? prior(MBBI) : MBBI;
 573   MachineBasicBlock::iterator NI = doMergeWithPrevious ? 0 : next(MBBI);
 574   unsigned Opc = PI->getOpcode();
 575   if ((Opc == X86::ADD64ri32 || Opc == X86::ADD64ri8 ||
 576        Opc == X86::ADD32ri || Opc == X86::ADD32ri8) &&
 577       PI->getOperand(0).getReg() == StackPtr){
 578     Offset += PI->getOperand(2).getImm();
 579     MBB.erase(PI);
 580     if (!doMergeWithPrevious) MBBI = NI;
 581   } else if ((Opc == X86::SUB64ri32 || Opc == X86::SUB64ri8 ||
 582               Opc == X86::SUB32ri || Opc == X86::SUB32ri8) &&
 583              PI->getOperand(0).getReg() == StackPtr) {
 584     Offset -= PI->getOperand(2).getImm();
 585     MBB.erase(PI);
 586     if (!doMergeWithPrevious) MBBI = NI;
 587   }
 588
 589   return Offset;
 590 }
 591
 592 void X86RegisterInfo::emitFrameMoves(MachineFunction &MF,
 593                                      unsigned FrameLabelId,
 594                                      unsigned ReadyLabelId) const {
 595   MachineFrameInfo *MFI = MF.getFrameInfo();
 596   MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 597   if (!MMI)
 598     return;
 599
 600   uint64_t StackSize = MFI->getStackSize();
 601   std::vector<MachineMove> &Moves = MMI->getFrameMoves();
 602   const TargetData *TD = MF.getTarget().getTargetData();
 603
 604   // Calculate amount of bytes used for return address storing
 605   int stackGrowth =
 606     (MF.getTarget().getFrameInfo()->getStackGrowthDirection() ==
 607      TargetFrameInfo::StackGrowsUp ?
 608      TD->getPointerSize() : -TD->getPointerSize());
 609
 610   if (StackSize) {
 611     // Show update of SP.
 612     if (hasFP(MF)) {
 613       // Adjust SP
 614       MachineLocation SPDst(MachineLocation::VirtualFP);
 615       MachineLocation SPSrc(MachineLocation::VirtualFP, 2*stackGrowth);
 616       Moves.push_back(MachineMove(FrameLabelId, SPDst, SPSrc));
 617     } else {
 618       MachineLocation SPDst(MachineLocation::VirtualFP);
 619       MachineLocation SPSrc(MachineLocation::VirtualFP,
 620                             -StackSize+stackGrowth);
 621       Moves.push_back(MachineMove(FrameLabelId, SPDst, SPSrc));
 622     }
 623   } else {
 624     //FIXME: Verify & implement for FP
 625     MachineLocation SPDst(StackPtr);
 626     MachineLocation SPSrc(StackPtr, stackGrowth);
 627     Moves.push_back(MachineMove(FrameLabelId, SPDst, SPSrc));
 628   }
 629
 630   // Add callee saved registers to move list.
 631   const std::vector<CalleeSavedInfo> &CSI = MFI->getCalleeSavedInfo();
 632
 633   // FIXME: This is dirty hack. The code itself is pretty mess right now.
 634   // It should be rewritten from scratch and generalized sometimes.
 635
 636   // Determine maximum offset (minumum due to stack growth)
 637   int64_t MaxOffset = 0;
 638   for (unsigned I = 0, E = CSI.size(); I!=E; ++I)
 639     MaxOffset = std::min(MaxOffset,
 640                          MFI->getObjectOffset(CSI[I].getFrameIdx()));
 641
 642   // Calculate offsets
 643   int64_t saveAreaOffset = (hasFP(MF) ? 3 : 2)*stackGrowth;
 644   for (unsigned I = 0, E = CSI.size(); I!=E; ++I) {
 645     int64_t Offset = MFI->getObjectOffset(CSI[I].getFrameIdx());
 646     unsigned Reg = CSI[I].getReg();
 647     Offset = (MaxOffset-Offset+saveAreaOffset);
 648     MachineLocation CSDst(MachineLocation::VirtualFP, Offset);
 649     MachineLocation CSSrc(Reg);
 650     Moves.push_back(MachineMove(FrameLabelId, CSDst, CSSrc));
 651   }
 652
 653   if (hasFP(MF)) {
 654     // Save FP
 655     MachineLocation FPDst(MachineLocation::VirtualFP, 2*stackGrowth);
 656     MachineLocation FPSrc(FramePtr);
 657     Moves.push_back(MachineMove(ReadyLabelId, FPDst, FPSrc));
 658   }
 659
 660   MachineLocation FPDst(hasFP(MF) ? FramePtr : StackPtr);
 661   MachineLocation FPSrc(MachineLocation::VirtualFP);
 662   Moves.push_back(MachineMove(ReadyLabelId, FPDst, FPSrc));
 663 }
 664
 665
 666 void X86RegisterInfo::emitPrologue(MachineFunction &MF) const {
 667   MachineBasicBlock &MBB = MF.front();   // Prolog goes in entry BB
 668   MachineFrameInfo *MFI = MF.getFrameInfo();
 669   const Function* Fn = MF.getFunction();
 670   const X86Subtarget* Subtarget = &MF.getTarget().getSubtarget<X86Subtarget>();
 671   MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 672   X86MachineFunctionInfo *X86FI = MF.getInfo<X86MachineFunctionInfo>();
 673   MachineBasicBlock::iterator MBBI = MBB.begin();
 674   bool needsFrameMoves = (MMI && MMI->hasDebugInfo()) ||
 675                           !Fn->doesNotThrow() ||
 676                           UnwindTablesMandatory;
 677   // Prepare for frame info.
 678   unsigned FrameLabelId = 0;
 679
 680   // Get the number of bytes to allocate from the FrameInfo.
 681   uint64_t StackSize = MFI->getStackSize();
 682   // Get desired stack alignment
 683   uint64_t MaxAlign  = MFI->getMaxAlignment();
 684
 685   // Add RETADDR move area to callee saved frame size.
 686   int TailCallReturnAddrDelta = X86FI->getTCReturnAddrDelta();
 687   if (TailCallReturnAddrDelta < 0)
 688     X86FI->setCalleeSavedFrameSize(
 689           X86FI->getCalleeSavedFrameSize() +(-TailCallReturnAddrDelta));
 690
 691   // Insert stack pointer adjustment for later moving of return addr.  Only
 692   // applies to tail call optimized functions where the callee argument stack
 693   // size is bigger than the callers.
 694   if (TailCallReturnAddrDelta < 0) {
 695     BuildMI(MBB, MBBI, TII.get(Is64Bit? X86::SUB64ri32 : X86::SUB32ri),
 696             StackPtr).addReg(StackPtr).addImm(-TailCallReturnAddrDelta);
 697   }
 698
 699   uint64_t NumBytes = 0;
 700   if (hasFP(MF)) {
 701     // Calculate required stack adjustment
 702     uint64_t FrameSize = StackSize - SlotSize;
 703     if (needsStackRealignment(MF))
 704       FrameSize = (FrameSize + MaxAlign - 1)/MaxAlign*MaxAlign;
 705
 706     NumBytes = FrameSize - X86FI->getCalleeSavedFrameSize();
 707
 708     // Get the offset of the stack slot for the EBP register... which is
 709     // guaranteed to be the last slot by processFunctionBeforeFrameFinalized.
 710     // Update the frame offset adjustment.
 711     MFI->setOffsetAdjustment(-NumBytes);
 712
 713     // Save EBP into the appropriate stack slot...
 714     BuildMI(MBB, MBBI, TII.get(Is64Bit ? X86::PUSH64r : X86::PUSH32r))
 715       .addReg(FramePtr);
 716
 717     if (needsFrameMoves) {
 718       // Mark effective beginning of when frame pointer becomes valid.
 719       FrameLabelId = MMI->NextLabelID();
 720       BuildMI(MBB, MBBI, TII.get(X86::DBG_LABEL)).addImm(FrameLabelId);
 721     }
 722
 723     // Update EBP with the new base value...
 724     BuildMI(MBB, MBBI, TII.get(Is64Bit ? X86::MOV64rr : X86::MOV32rr), FramePtr)
 725       .addReg(StackPtr);
 726
 727     // Realign stack
 728     if (needsStackRealignment(MF))
 729       BuildMI(MBB, MBBI,
 730               TII.get(Is64Bit ? X86::AND64ri32 : X86::AND32ri),
 731               StackPtr).addReg(StackPtr).addImm(-MaxAlign);
 732   } else
 733     NumBytes = StackSize - X86FI->getCalleeSavedFrameSize();
 734
 735   unsigned ReadyLabelId = 0;
 736   if (needsFrameMoves) {
 737     // Mark effective beginning of when frame pointer is ready.
 738     ReadyLabelId = MMI->NextLabelID();
 739     BuildMI(MBB, MBBI, TII.get(X86::DBG_LABEL)).addImm(ReadyLabelId);
 740   }
 741
 742   // Skip the callee-saved push instructions.
 743   while (MBBI != MBB.end() &&
 744          (MBBI->getOpcode() == X86::PUSH32r ||
 745           MBBI->getOpcode() == X86::PUSH64r))
 746     ++MBBI;
 747
 748   if (NumBytes) {   // adjust stack pointer: ESP -= numbytes
 749     if (NumBytes >= 4096 && Subtarget->isTargetCygMing()) {
 750       // Check, whether EAX is livein for this function
 751       bool isEAXAlive = false;
 752       for (MachineRegisterInfo::livein_iterator
 753            II = MF.getRegInfo().livein_begin(),
 754            EE = MF.getRegInfo().livein_end(); (II != EE) && !isEAXAlive; ++II) {
 755         unsigned Reg = II->first;
 756         isEAXAlive = (Reg == X86::EAX || Reg == X86::AX ||
 757                       Reg == X86::AH || Reg == X86::AL);
 758       }
 759
 760       // Function prologue calls _alloca to probe the stack when allocating
 761       // more than 4k bytes in one go. Touching the stack at 4K increments is
 762       // necessary to ensure that the guard pages used by the OS virtual memory
 763       // manager are allocated in correct sequence.
 764       if (!isEAXAlive) {
 765         BuildMI(MBB, MBBI, TII.get(X86::MOV32ri), X86::EAX).addImm(NumBytes);
 766         BuildMI(MBB, MBBI, TII.get(X86::CALLpcrel32))
 767           .addExternalSymbol("_alloca");
 768       } else {
 769         // Save EAX
 770         BuildMI(MBB, MBBI, TII.get(X86::PUSH32r), X86::EAX);
 771         // Allocate NumBytes-4 bytes on stack. We'll also use 4 already
 772         // allocated bytes for EAX.
 773         BuildMI(MBB, MBBI, TII.get(X86::MOV32ri), X86::EAX).addImm(NumBytes-4);
 774         BuildMI(MBB, MBBI, TII.get(X86::CALLpcrel32))
 775           .addExternalSymbol("_alloca");
 776         // Restore EAX
 777         MachineInstr *MI = addRegOffset(BuildMI(MF, TII.get(X86::MOV32rm),X86::EAX),
 778                                         StackPtr, false, NumBytes-4);
 779         MBB.insert(MBBI, MI);
 780       }
 781     } else {
 782       // If there is an SUB32ri of ESP immediately before this instruction,
 783       // merge the two. This can be the case when tail call elimination is
 784       // enabled and the callee has more arguments then the caller.
 785       NumBytes -= mergeSPUpdates(MBB, MBBI, StackPtr, true);
 786       // If there is an ADD32ri or SUB32ri of ESP immediately after this
 787       // instruction, merge the two instructions.
 788       mergeSPUpdatesDown(MBB, MBBI, StackPtr, &NumBytes);
 789
 790       if (NumBytes)
 791         emitSPUpdate(MBB, MBBI, StackPtr, -(int64_t)NumBytes, Is64Bit, TII);
 792     }
 793   }
 794
 795   if (needsFrameMoves)
 796     emitFrameMoves(MF, FrameLabelId, ReadyLabelId);
 797 }
 798
 799 void X86RegisterInfo::emitEpilogue(MachineFunction &MF,
 800                                    MachineBasicBlock &MBB) const {
 801   const MachineFrameInfo *MFI = MF.getFrameInfo();
 802   X86MachineFunctionInfo *X86FI = MF.getInfo<X86MachineFunctionInfo>();
 803   MachineBasicBlock::iterator MBBI = prior(MBB.end());
 804   unsigned RetOpcode = MBBI->getOpcode();
 805
 806   switch (RetOpcode) {
 807   case X86::RET:
 808   case X86::RETI:
 809   case X86::TCRETURNdi:
 810   case X86::TCRETURNri:
 811   case X86::TCRETURNri64:
 812   case X86::TCRETURNdi64:
 813   case X86::EH_RETURN:
 814   case X86::EH_RETURN64:
 815   case X86::TAILJMPd:
 816   case X86::TAILJMPr:
 817   case X86::TAILJMPm: break;  // These are ok
 818   default:
 819     assert(0 && "Can only insert epilog into returning blocks");
 820   }
 821
 822   // Get the number of bytes to allocate from the FrameInfo
 823   uint64_t StackSize = MFI->getStackSize();
 824   uint64_t MaxAlign  = MFI->getMaxAlignment();
 825   unsigned CSSize = X86FI->getCalleeSavedFrameSize();
 826   uint64_t NumBytes = 0;
 827
 828   if (hasFP(MF)) {
 829     // Calculate required stack adjustment
 830     uint64_t FrameSize = StackSize - SlotSize;
 831     if (needsStackRealignment(MF))
 832       FrameSize = (FrameSize + MaxAlign - 1)/MaxAlign*MaxAlign;
 833
 834     NumBytes = FrameSize - CSSize;
 835
 836     // pop EBP.
 837     BuildMI(MBB, MBBI, TII.get(Is64Bit ? X86::POP64r : X86::POP32r), FramePtr);
 838   } else
 839     NumBytes = StackSize - CSSize;
 840
 841   // Skip the callee-saved pop instructions.
 842   MachineBasicBlock::iterator LastCSPop = MBBI;
 843   while (MBBI != MBB.begin()) {
 844     MachineBasicBlock::iterator PI = prior(MBBI);
 845     unsigned Opc = PI->getOpcode();
 846     if (Opc != X86::POP32r && Opc != X86::POP64r &&
 847         !PI->getDesc().isTerminator())
 848       break;
 849     --MBBI;
 850   }
 851
 852   // If there is an ADD32ri or SUB32ri of ESP immediately before this
 853   // instruction, merge the two instructions.
 854   if (NumBytes || MFI->hasVarSizedObjects())
 855     mergeSPUpdatesUp(MBB, MBBI, StackPtr, &NumBytes);
 856
 857   // If dynamic alloca is used, then reset esp to point to the last callee-saved
 858   // slot before popping them off! Same applies for the case, when stack was
 859   // realigned
 860   if (needsStackRealignment(MF)) {
 861     // We cannot use LEA here, because stack pointer was realigned. We need to
 862     // deallocate local frame back
 863     if (CSSize) {
 864       emitSPUpdate(MBB, MBBI, StackPtr, NumBytes, Is64Bit, TII);
 865       MBBI = prior(LastCSPop);
 866     }
 867
 868     BuildMI(MBB, MBBI,
 869             TII.get(Is64Bit ? X86::MOV64rr : X86::MOV32rr),
 870             StackPtr).addReg(FramePtr);
 871   } else if (MFI->hasVarSizedObjects()) {
 872     if (CSSize) {
 873       unsigned Opc = Is64Bit ? X86::LEA64r : X86::LEA32r;
 874       MachineInstr *MI = addRegOffset(BuildMI(MF, TII.get(Opc), StackPtr),
 875                                       FramePtr, false, -CSSize);
 876       MBB.insert(MBBI, MI);
 877     } else
 878       BuildMI(MBB, MBBI, TII.get(Is64Bit ? X86::MOV64rr : X86::MOV32rr),
 879               StackPtr).addReg(FramePtr);
 880
 881   } else {
 882     // adjust stack pointer back: ESP += numbytes
 883     if (NumBytes)
 884       emitSPUpdate(MBB, MBBI, StackPtr, NumBytes, Is64Bit, TII);
 885   }
 886
 887   // We're returning from function via eh_return.
 888   if (RetOpcode == X86::EH_RETURN || RetOpcode == X86::EH_RETURN64) {
 889     MBBI = prior(MBB.end());
 890     MachineOperand &DestAddr  = MBBI->getOperand(0);
 891     assert(DestAddr.isRegister() && "Offset should be in register!");
 892     BuildMI(MBB, MBBI,
 893             TII.get(Is64Bit ? X86::MOV64rr : X86::MOV32rr),
 894             StackPtr).addReg(DestAddr.getReg());
 895   // Tail call return: adjust the stack pointer and jump to callee
 896   } else if (RetOpcode == X86::TCRETURNri || RetOpcode == X86::TCRETURNdi ||
 897              RetOpcode== X86::TCRETURNri64 || RetOpcode == X86::TCRETURNdi64) {
 898     MBBI = prior(MBB.end());
 899     MachineOperand &JumpTarget = MBBI->getOperand(0);
 900     MachineOperand &StackAdjust = MBBI->getOperand(1);
 901     assert( StackAdjust.isImmediate() && "Expecting immediate value.");
 902
 903     // Adjust stack pointer.
 904     int StackAdj = StackAdjust.getImm();
 905     int MaxTCDelta = X86FI->getTCReturnAddrDelta();
 906     int Offset = 0;
 907     assert(MaxTCDelta <= 0 && "MaxTCDelta should never be positive");
 908     // Incoporate the retaddr area.
 909     Offset = StackAdj-MaxTCDelta;
 910     assert(Offset >= 0 && "Offset should never be negative");
 911     if (Offset) {
 912       // Check for possible merge with preceeding ADD instruction.
 913       Offset += mergeSPUpdates(MBB, MBBI, StackPtr, true);
 914       emitSPUpdate(MBB, MBBI, StackPtr, Offset, Is64Bit, TII);
 915     }
 916     // Jump to label or value in register.
 917     if (RetOpcode == X86::TCRETURNdi|| RetOpcode == X86::TCRETURNdi64)
 918       BuildMI(MBB, MBBI, TII.get(X86::TAILJMPd)).
 919         addGlobalAddress(JumpTarget.getGlobal(), JumpTarget.getOffset());
 920     else if (RetOpcode== X86::TCRETURNri64) {
 921       BuildMI(MBB, MBBI, TII.get(X86::TAILJMPr64), JumpTarget.getReg());
 922     } else
 923        BuildMI(MBB, MBBI, TII.get(X86::TAILJMPr), JumpTarget.getReg());
 924     // Delete the pseudo instruction TCRETURN.
 925     MBB.erase(MBBI);
 926   } else if ((RetOpcode == X86::RET || RetOpcode == X86::RETI) &&
 927              (X86FI->getTCReturnAddrDelta() < 0)) {
 928     // Add the return addr area delta back since we are not tail calling.
 929     int delta = -1*X86FI->getTCReturnAddrDelta();
 930     MBBI = prior(MBB.end());
 931     // Check for possible merge with preceeding ADD instruction.
 932     delta += mergeSPUpdates(MBB, MBBI, StackPtr, true);
 933     emitSPUpdate(MBB, MBBI, StackPtr, delta, Is64Bit, TII);
 934   }
 935 }
 936
 937 unsigned X86RegisterInfo::getRARegister() const {
 938   if (Is64Bit)
 939     return X86::RIP;  // Should have dwarf #16
 940   else
 941     return X86::EIP;  // Should have dwarf #8
 942 }
 943
 944 unsigned X86RegisterInfo::getFrameRegister(MachineFunction &MF) const {
 945   return hasFP(MF) ? FramePtr : StackPtr;
 946 }
 947
 948 void X86RegisterInfo::getInitialFrameState(std::vector<MachineMove> &Moves)
 949                                                                          const {
 950   // Calculate amount of bytes used for return address storing
 951   int stackGrowth = (Is64Bit ? -8 : -4);
 952
 953   // Initial state of the frame pointer is esp+4.
 954   MachineLocation Dst(MachineLocation::VirtualFP);
 955   MachineLocation Src(StackPtr, stackGrowth);
 956   Moves.push_back(MachineMove(0, Dst, Src));
 957
 958   // Add return address to move list
 959   MachineLocation CSDst(StackPtr, stackGrowth);
 960   MachineLocation CSSrc(getRARegister());
 961   Moves.push_back(MachineMove(0, CSDst, CSSrc));
 962 }
 963
 964 unsigned X86RegisterInfo::getEHExceptionRegister() const {
 965   assert(0 && "What is the exception register");
 966   return 0;
 967 }
 968
 969 unsigned X86RegisterInfo::getEHHandlerRegister() const {
 970   assert(0 && "What is the exception handler register");
 971   return 0;
 972 }
 973
 974 namespace llvm {
 975 unsigned getX86SubSuperRegister(unsigned Reg, MVT VT, bool High) {
 976   switch (VT.getSimpleVT()) {
 977   default: return Reg;
 978   case MVT::i8:
 979     if (High) {
 980       switch (Reg) {
 981       default: return 0;
 982       case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
 983         return X86::AH;
 984       case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
 985         return X86::DH;
 986       case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
 987         return X86::CH;
 988       case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
 989         return X86::BH;
 990       }
 991     } else {
 992       switch (Reg) {
 993       default: return 0;
 994       case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
 995         return X86::AL;
 996       case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
 997         return X86::DL;
 998       case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
 999         return X86::CL;
1000       case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
1001         return X86::BL;
1002       case X86::SIL: case X86::SI: case X86::ESI: case X86::RSI:
1003         return X86::SIL;
1004       case X86::DIL: case X86::DI: case X86::EDI: case X86::RDI:
1005         return X86::DIL;
1006       case X86::BPL: case X86::BP: case X86::EBP: case X86::RBP:
1007         return X86::BPL;
1008       case X86::SPL: case X86::SP: case X86::ESP: case X86::RSP:
1009         return X86::SPL;
1010       case X86::R8B: case X86::R8W: case X86::R8D: case X86::R8:
1011         return X86::R8B;
1012       case X86::R9B: case X86::R9W: case X86::R9D: case X86::R9:
1013         return X86::R9B;
1014       case X86::R10B: case X86::R10W: case X86::R10D: case X86::R10:
1015         return X86::R10B;
1016       case X86::R11B: case X86::R11W: case X86::R11D: case X86::R11:
1017         return X86::R11B;
1018       case X86::R12B: case X86::R12W: case X86::R12D: case X86::R12:
1019         return X86::R12B;
1020       case X86::R13B: case X86::R13W: case X86::R13D: case X86::R13:
1021         return X86::R13B;
1022       case X86::R14B: case X86::R14W: case X86::R14D: case X86::R14:
1023         return X86::R14B;
1024       case X86::R15B: case X86::R15W: case X86::R15D: case X86::R15:
1025         return X86::R15B;
1026       }
1027     }
1028   case MVT::i16:
1029     switch (Reg) {
1030     default: return Reg;
1031     case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
1032       return X86::AX;
1033     case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
1034       return X86::DX;
1035     case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
1036       return X86::CX;
1037     case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
1038       return X86::BX;
1039     case X86::SIL: case X86::SI: case X86::ESI: case X86::RSI:
1040       return X86::SI;
1041     case X86::DIL: case X86::DI: case X86::EDI: case X86::RDI:
1042       return X86::DI;
1043     case X86::BPL: case X86::BP: case X86::EBP: case X86::RBP:
1044       return X86::BP;
1045     case X86::SPL: case X86::SP: case X86::ESP: case X86::RSP:
1046       return X86::SP;
1047     case X86::R8B: case X86::R8W: case X86::R8D: case X86::R8:
1048       return X86::R8W;
1049     case X86::R9B: case X86::R9W: case X86::R9D: case X86::R9:
1050       return X86::R9W;
1051     case X86::R10B: case X86::R10W: case X86::R10D: case X86::R10:
1052       return X86::R10W;
1053     case X86::R11B: case X86::R11W: case X86::R11D: case X86::R11:
1054       return X86::R11W;
1055     case X86::R12B: case X86::R12W: case X86::R12D: case X86::R12:
1056       return X86::R12W;
1057     case X86::R13B: case X86::R13W: case X86::R13D: case X86::R13:
1058       return X86::R13W;
1059     case X86::R14B: case X86::R14W: case X86::R14D: case X86::R14:
1060       return X86::R14W;
1061     case X86::R15B: case X86::R15W: case X86::R15D: case X86::R15:
1062       return X86::R15W;
1063     }
1064   case MVT::i32:
1065     switch (Reg) {
1066     default: return Reg;
1067     case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
1068       return X86::EAX;
1069     case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
1070       return X86::EDX;
1071     case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
1072       return X86::ECX;
1073     case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
1074       return X86::EBX;
1075     case X86::SIL: case X86::SI: case X86::ESI: case X86::RSI:
1076       return X86::ESI;
1077     case X86::DIL: case X86::DI: case X86::EDI: case X86::RDI:
1078       return X86::EDI;
1079     case X86::BPL: case X86::BP: case X86::EBP: case X86::RBP:
1080       return X86::EBP;
1081     case X86::SPL: case X86::SP: case X86::ESP: case X86::RSP:
1082       return X86::ESP;
1083     case X86::R8B: case X86::R8W: case X86::R8D: case X86::R8:
1084       return X86::R8D;
1085     case X86::R9B: case X86::R9W: case X86::R9D: case X86::R9:
1086       return X86::R9D;
1087     case X86::R10B: case X86::R10W: case X86::R10D: case X86::R10:
1088       return X86::R10D;
1089     case X86::R11B: case X86::R11W: case X86::R11D: case X86::R11:
1090       return X86::R11D;
1091     case X86::R12B: case X86::R12W: case X86::R12D: case X86::R12:
1092       return X86::R12D;
1093     case X86::R13B: case X86::R13W: case X86::R13D: case X86::R13:
1094       return X86::R13D;
1095     case X86::R14B: case X86::R14W: case X86::R14D: case X86::R14:
1096       return X86::R14D;
1097     case X86::R15B: case X86::R15W: case X86::R15D: case X86::R15:
1098       return X86::R15D;
1099     }
1100   case MVT::i64:
1101     switch (Reg) {
1102     default: return Reg;
1103     case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
1104       return X86::RAX;
1105     case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
1106       return X86::RDX;
1107     case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
1108       return X86::RCX;
1109     case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
1110       return X86::RBX;
1111     case X86::SIL: case X86::SI: case X86::ESI: case X86::RSI:
1112       return X86::RSI;
1113     case X86::DIL: case X86::DI: case X86::EDI: case X86::RDI:
1114       return X86::RDI;
1115     case X86::BPL: case X86::BP: case X86::EBP: case X86::RBP:
1116       return X86::RBP;
1117     case X86::SPL: case X86::SP: case X86::ESP: case X86::RSP:
1118       return X86::RSP;
1119     case X86::R8B: case X86::R8W: case X86::R8D: case X86::R8:
1120       return X86::R8;
1121     case X86::R9B: case X86::R9W: case X86::R9D: case X86::R9:
1122       return X86::R9;
1123     case X86::R10B: case X86::R10W: case X86::R10D: case X86::R10:
1124       return X86::R10;
1125     case X86::R11B: case X86::R11W: case X86::R11D: case X86::R11:
1126       return X86::R11;
1127     case X86::R12B: case X86::R12W: case X86::R12D: case X86::R12:
1128       return X86::R12;
1129     case X86::R13B: case X86::R13W: case X86::R13D: case X86::R13:
1130       return X86::R13;
1131     case X86::R14B: case X86::R14W: case X86::R14D: case X86::R14:
1132       return X86::R14;
1133     case X86::R15B: case X86::R15W: case X86::R15D: case X86::R15:
1134       return X86::R15;
1135     }
1136   }
1137
1138   return Reg;
1139 }
1140 }
1141
1142 #include "X86GenRegisterInfo.inc"
1143
1144 namespace {
1145   struct VISIBILITY_HIDDEN MSAC : public MachineFunctionPass {
1146     static char ID;
1147     MSAC() : MachineFunctionPass(&ID) {}
1148
1149     virtual bool runOnMachineFunction(MachineFunction &MF) {
1150       MachineFrameInfo *FFI = MF.getFrameInfo();
1151       MachineRegisterInfo &RI = MF.getRegInfo();
1152
1153       // Calculate max stack alignment of all already allocated stack objects.
1154       unsigned MaxAlign = calculateMaxStackAlignment(FFI);
1155
1156       // Be over-conservative: scan over all vreg defs and find, whether vector
1157       // registers are used. If yes - there is probability, that vector register
1158       // will be spilled and thus stack needs to be aligned properly.
1159       for (unsigned RegNum = TargetRegisterInfo::FirstVirtualRegister;
1160            RegNum < RI.getLastVirtReg(); ++RegNum)
1161         MaxAlign = std::max(MaxAlign, RI.getRegClass(RegNum)->getAlignment());
1162
1163       FFI->setMaxAlignment(MaxAlign);
1164
1165       return false;
1166     }
1167
1168     virtual const char *getPassName() const {
1169       return "X86 Maximal Stack Alignment Calculator";
1170     }
1171   };
1172
1173   char MSAC::ID = 0;
1174 }
1175
1176 FunctionPass*
1177 llvm::createX86MaxStackAlignmentCalculatorPass() { return new MSAC(); }