lib/Target/X86/X86RegisterInfo.cpp

   1 //===- X86RegisterInfo.cpp - X86 Register Information -----------*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the X86 implementation of the TargetRegisterInfo class.
  11 // This file is responsible for the frame pointer elimination optimization
  12 // on X86.
  13 //
  14 //===----------------------------------------------------------------------===//
  15
  16 #include "X86.h"
  17 #include "X86RegisterInfo.h"
  18 #include "X86InstrBuilder.h"
  19 #include "X86MachineFunctionInfo.h"
  20 #include "X86Subtarget.h"
  21 #include "X86TargetMachine.h"
  22 #include "llvm/Constants.h"
  23 #include "llvm/Function.h"
  24 #include "llvm/Type.h"
  25 #include "llvm/CodeGen/ValueTypes.h"
  26 #include "llvm/CodeGen/MachineInstrBuilder.h"
  27 #include "llvm/CodeGen/MachineFunction.h"
  28 #include "llvm/CodeGen/MachineFunctionPass.h"
  29 #include "llvm/CodeGen/MachineFrameInfo.h"
  30 #include "llvm/CodeGen/MachineLocation.h"
  31 #include "llvm/CodeGen/MachineModuleInfo.h"
  32 #include "llvm/CodeGen/MachineRegisterInfo.h"
  33 #include "llvm/Target/TargetAsmInfo.h"
  34 #include "llvm/Target/TargetFrameInfo.h"
  35 #include "llvm/Target/TargetInstrInfo.h"
  36 #include "llvm/Target/TargetMachine.h"
  37 #include "llvm/Target/TargetOptions.h"
  38 #include "llvm/ADT/BitVector.h"
  39 #include "llvm/ADT/STLExtras.h"
  40 #include "llvm/Support/Compiler.h"
  41 using namespace llvm;
  42
  43 X86RegisterInfo::X86RegisterInfo(X86TargetMachine &tm,
  44                                  const TargetInstrInfo &tii)
  45   : X86GenRegisterInfo(X86::ADJCALLSTACKDOWN, X86::ADJCALLSTACKUP),
  46     TM(tm), TII(tii) {
  47   // Cache some information.
  48   const X86Subtarget *Subtarget = &TM.getSubtarget<X86Subtarget>();
  49   Is64Bit = Subtarget->is64Bit();
  50   IsWin64 = Subtarget->isTargetWin64();
  51   StackAlign = TM.getFrameInfo()->getStackAlignment();
  52   if (Is64Bit) {
  53     SlotSize = 8;
  54     StackPtr = X86::RSP;
  55     FramePtr = X86::RBP;
  56   } else {
  57     SlotSize = 4;
  58     StackPtr = X86::ESP;
  59     FramePtr = X86::EBP;
  60   }
  61 }
  62
  63 // getDwarfRegNum - This function maps LLVM register identifiers to the
  64 // Dwarf specific numbering, used in debug info and exception tables.
  65
  66 int X86RegisterInfo::getDwarfRegNum(unsigned RegNo, bool isEH) const {
  67   const X86Subtarget *Subtarget = &TM.getSubtarget<X86Subtarget>();
  68   unsigned Flavour = DWARFFlavour::X86_64;
  69   if (!Subtarget->is64Bit()) {
  70     if (Subtarget->isTargetDarwin()) {
  71       if (isEH)
  72         Flavour = DWARFFlavour::X86_32_DarwinEH;
  73       else
  74         Flavour = DWARFFlavour::X86_32_Generic;
  75     } else if (Subtarget->isTargetCygMing()) {
  76       // Unsupported by now, just quick fallback
  77       Flavour = DWARFFlavour::X86_32_Generic;
  78     } else {
  79       Flavour = DWARFFlavour::X86_32_Generic;
  80     }
  81   }
  82
  83   return X86GenRegisterInfo::getDwarfRegNumFull(RegNo, Flavour);
  84 }
  85
  86 // getX86RegNum - This function maps LLVM register identifiers to their X86
  87 // specific numbering, which is used in various places encoding instructions.
  88 //
  89 unsigned X86RegisterInfo::getX86RegNum(unsigned RegNo) {
  90   switch(RegNo) {
  91   case X86::RAX: case X86::EAX: case X86::AX: case X86::AL: return N86::EAX;
  92   case X86::RCX: case X86::ECX: case X86::CX: case X86::CL: return N86::ECX;
  93   case X86::RDX: case X86::EDX: case X86::DX: case X86::DL: return N86::EDX;
  94   case X86::RBX: case X86::EBX: case X86::BX: case X86::BL: return N86::EBX;
  95   case X86::RSP: case X86::ESP: case X86::SP: case X86::SPL: case X86::AH:
  96     return N86::ESP;
  97   case X86::RBP: case X86::EBP: case X86::BP: case X86::BPL: case X86::CH:
  98     return N86::EBP;
  99   case X86::RSI: case X86::ESI: case X86::SI: case X86::SIL: case X86::DH:
 100     return N86::ESI;
 101   case X86::RDI: case X86::EDI: case X86::DI: case X86::DIL: case X86::BH:
 102     return N86::EDI;
 103
 104   case X86::R8:  case X86::R8D:  case X86::R8W:  case X86::R8B:
 105     return N86::EAX;
 106   case X86::R9:  case X86::R9D:  case X86::R9W:  case X86::R9B:
 107     return N86::ECX;
 108   case X86::R10: case X86::R10D: case X86::R10W: case X86::R10B:
 109     return N86::EDX;
 110   case X86::R11: case X86::R11D: case X86::R11W: case X86::R11B:
 111     return N86::EBX;
 112   case X86::R12: case X86::R12D: case X86::R12W: case X86::R12B:
 113     return N86::ESP;
 114   case X86::R13: case X86::R13D: case X86::R13W: case X86::R13B:
 115     return N86::EBP;
 116   case X86::R14: case X86::R14D: case X86::R14W: case X86::R14B:
 117     return N86::ESI;
 118   case X86::R15: case X86::R15D: case X86::R15W: case X86::R15B:
 119     return N86::EDI;
 120
 121   case X86::ST0: case X86::ST1: case X86::ST2: case X86::ST3:
 122   case X86::ST4: case X86::ST5: case X86::ST6: case X86::ST7:
 123     return RegNo-X86::ST0;
 124
 125   case X86::XMM0: case X86::XMM8: case X86::MM0:
 126     return 0;
 127   case X86::XMM1: case X86::XMM9: case X86::MM1:
 128     return 1;
 129   case X86::XMM2: case X86::XMM10: case X86::MM2:
 130     return 2;
 131   case X86::XMM3: case X86::XMM11: case X86::MM3:
 132     return 3;
 133   case X86::XMM4: case X86::XMM12: case X86::MM4:
 134     return 4;
 135   case X86::XMM5: case X86::XMM13: case X86::MM5:
 136     return 5;
 137   case X86::XMM6: case X86::XMM14: case X86::MM6:
 138     return 6;
 139   case X86::XMM7: case X86::XMM15: case X86::MM7:
 140     return 7;
 141
 142   default:
 143     assert(isVirtualRegister(RegNo) && "Unknown physical register!");
 144     assert(0 && "Register allocator hasn't allocated reg correctly yet!");
 145     return 0;
 146   }
 147 }
 148
 149 const TargetRegisterClass *
 150 X86RegisterInfo::getCrossCopyRegClass(const TargetRegisterClass *RC) const {
 151   if (RC == &X86::CCRRegClass) {
 152     if (Is64Bit)
 153       return &X86::GR64RegClass;
 154     else
 155       return &X86::GR32RegClass;
 156   }
 157   return NULL;
 158 }
 159
 160 const unsigned *
 161 X86RegisterInfo::getCalleeSavedRegs(const MachineFunction *MF) const {
 162   bool callsEHReturn = false;
 163
 164   if (MF) {
 165     const MachineFrameInfo *MFI = MF->getFrameInfo();
 166     const MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 167     callsEHReturn = (MMI ? MMI->callsEHReturn() : false);
 168   }
 169
 170   static const unsigned CalleeSavedRegs32Bit[] = {
 171     X86::ESI, X86::EDI, X86::EBX, X86::EBP,  0
 172   };
 173
 174   static const unsigned CalleeSavedRegs32EHRet[] = {
 175     X86::EAX, X86::EDX, X86::ESI, X86::EDI, X86::EBX, X86::EBP,  0
 176   };
 177
 178   static const unsigned CalleeSavedRegs64Bit[] = {
 179     X86::RBX, X86::R12, X86::R13, X86::R14, X86::R15, X86::RBP, 0
 180   };
 181
 182   static const unsigned CalleeSavedRegs64EHRet[] = {
 183     X86::RAX, X86::RDX, X86::RBX, X86::R12,
 184     X86::R13, X86::R14, X86::R15, X86::RBP, 0
 185   };
 186
 187   static const unsigned CalleeSavedRegsWin64[] = {
 188     X86::RBX,   X86::RBP,   X86::RDI,   X86::RSI,
 189     X86::R12,   X86::R13,   X86::R14,   X86::R15,
 190     X86::XMM6,  X86::XMM7,  X86::XMM8,  X86::XMM9,
 191     X86::XMM10, X86::XMM11, X86::XMM12, X86::XMM13,
 192     X86::XMM14, X86::XMM15, 0
 193   };
 194
 195   if (Is64Bit) {
 196     if (IsWin64)
 197       return CalleeSavedRegsWin64;
 198     else
 199       return (callsEHReturn ? CalleeSavedRegs64EHRet : CalleeSavedRegs64Bit);
 200   } else {
 201     return (callsEHReturn ? CalleeSavedRegs32EHRet : CalleeSavedRegs32Bit);
 202   }
 203 }
 204
 205 const TargetRegisterClass* const*
 206 X86RegisterInfo::getCalleeSavedRegClasses(const MachineFunction *MF) const {
 207   bool callsEHReturn = false;
 208
 209   if (MF) {
 210     const MachineFrameInfo *MFI = MF->getFrameInfo();
 211     const MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 212     callsEHReturn = (MMI ? MMI->callsEHReturn() : false);
 213   }
 214
 215   static const TargetRegisterClass * const CalleeSavedRegClasses32Bit[] = {
 216     &X86::GR32RegClass, &X86::GR32RegClass,
 217     &X86::GR32RegClass, &X86::GR32RegClass,  0
 218   };
 219   static const TargetRegisterClass * const CalleeSavedRegClasses32EHRet[] = {
 220     &X86::GR32RegClass, &X86::GR32RegClass,
 221     &X86::GR32RegClass, &X86::GR32RegClass,
 222     &X86::GR32RegClass, &X86::GR32RegClass,  0
 223   };
 224   static const TargetRegisterClass * const CalleeSavedRegClasses64Bit[] = {
 225     &X86::GR64RegClass, &X86::GR64RegClass,
 226     &X86::GR64RegClass, &X86::GR64RegClass,
 227     &X86::GR64RegClass, &X86::GR64RegClass, 0
 228   };
 229   static const TargetRegisterClass * const CalleeSavedRegClasses64EHRet[] = {
 230     &X86::GR64RegClass, &X86::GR64RegClass,
 231     &X86::GR64RegClass, &X86::GR64RegClass,
 232     &X86::GR64RegClass, &X86::GR64RegClass,
 233     &X86::GR64RegClass, &X86::GR64RegClass, 0
 234   };
 235   static const TargetRegisterClass * const CalleeSavedRegClassesWin64[] = {
 236     &X86::GR64RegClass,  &X86::GR64RegClass,
 237     &X86::GR64RegClass,  &X86::GR64RegClass,
 238     &X86::GR64RegClass,  &X86::GR64RegClass,
 239     &X86::GR64RegClass,  &X86::GR64RegClass,
 240     &X86::VR128RegClass, &X86::VR128RegClass,
 241     &X86::VR128RegClass, &X86::VR128RegClass,
 242     &X86::VR128RegClass, &X86::VR128RegClass,
 243     &X86::VR128RegClass, &X86::VR128RegClass,
 244     &X86::VR128RegClass, &X86::VR128RegClass, 0
 245   };
 246
 247   if (Is64Bit) {
 248     if (IsWin64)
 249       return CalleeSavedRegClassesWin64;
 250     else
 251       return (callsEHReturn ?
 252               CalleeSavedRegClasses64EHRet : CalleeSavedRegClasses64Bit);
 253   } else {
 254     return (callsEHReturn ?
 255             CalleeSavedRegClasses32EHRet : CalleeSavedRegClasses32Bit);
 256   }
 257 }
 258
 259 BitVector X86RegisterInfo::getReservedRegs(const MachineFunction &MF) const {
 260   BitVector Reserved(getNumRegs());
 261   Reserved.set(X86::RSP);
 262   Reserved.set(X86::ESP);
 263   Reserved.set(X86::SP);
 264   Reserved.set(X86::SPL);
 265   if (hasFP(MF)) {
 266     Reserved.set(X86::RBP);
 267     Reserved.set(X86::EBP);
 268     Reserved.set(X86::BP);
 269     Reserved.set(X86::BPL);
 270   }
 271   return Reserved;
 272 }
 273
 274 //===----------------------------------------------------------------------===//
 275 // Stack Frame Processing methods
 276 //===----------------------------------------------------------------------===//
 277
 278 static unsigned calculateMaxStackAlignment(const MachineFrameInfo *FFI) {
 279   unsigned MaxAlign = 0;
 280   for (int i = FFI->getObjectIndexBegin(),
 281          e = FFI->getObjectIndexEnd(); i != e; ++i) {
 282     if (FFI->isDeadObjectIndex(i))
 283       continue;
 284     unsigned Align = FFI->getObjectAlignment(i);
 285     MaxAlign = std::max(MaxAlign, Align);
 286   }
 287
 288   return MaxAlign;
 289 }
 290
 291 // hasFP - Return true if the specified function should have a dedicated frame
 292 // pointer register.  This is true if the function has variable sized allocas or
 293 // if frame pointer elimination is disabled.
 294 //
 295 bool X86RegisterInfo::hasFP(const MachineFunction &MF) const {
 296   const MachineFrameInfo *MFI = MF.getFrameInfo();
 297   const MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 298
 299   return (NoFramePointerElim ||
 300           needsStackRealignment(MF) ||
 301           MFI->hasVarSizedObjects() ||
 302           MFI->isFrameAddressTaken() ||
 303           MF.getInfo<X86MachineFunctionInfo>()->getForceFramePointer() ||
 304           (MMI && MMI->callsUnwindInit()));
 305 }
 306
 307 bool X86RegisterInfo::needsStackRealignment(const MachineFunction &MF) const {
 308   const MachineFrameInfo *MFI = MF.getFrameInfo();;
 309
 310   // FIXME: Currently we don't support stack realignment for functions with
 311   // variable-sized allocas
 312   return (RealignStack &&
 313           (MFI->getMaxAlignment() > StackAlign &&
 314            !MFI->hasVarSizedObjects()));
 315 }
 316
 317 bool X86RegisterInfo::hasReservedCallFrame(MachineFunction &MF) const {
 318   return !MF.getFrameInfo()->hasVarSizedObjects();
 319 }
 320
 321 int
 322 X86RegisterInfo::getFrameIndexOffset(MachineFunction &MF, int FI) const {
 323   int Offset = MF.getFrameInfo()->getObjectOffset(FI) + SlotSize;
 324   uint64_t StackSize = MF.getFrameInfo()->getStackSize();
 325
 326   if (needsStackRealignment(MF)) {
 327     if (FI < 0)
 328       // Skip the saved EBP
 329       Offset += SlotSize;
 330     else {
 331       unsigned Align = MF.getFrameInfo()->getObjectAlignment(FI);
 332       assert( (-(Offset + StackSize)) % Align == 0);
 333       return Offset + StackSize;
 334     }
 335
 336     // FIXME: Support tail calls
 337   } else {
 338     if (!hasFP(MF))
 339       return Offset + StackSize;
 340
 341     // Skip the saved EBP
 342     Offset += SlotSize;
 343
 344     // Skip the RETADDR move area
 345     X86MachineFunctionInfo *X86FI = MF.getInfo<X86MachineFunctionInfo>();
 346     int TailCallReturnAddrDelta = X86FI->getTCReturnAddrDelta();
 347     if (TailCallReturnAddrDelta < 0) Offset -= TailCallReturnAddrDelta;
 348   }
 349
 350   return Offset;
 351 }
 352
 353 void X86RegisterInfo::
 354 eliminateCallFramePseudoInstr(MachineFunction &MF, MachineBasicBlock &MBB,
 355                               MachineBasicBlock::iterator I) const {
 356   if (!hasReservedCallFrame(MF)) {
 357     // If the stack pointer can be changed after prologue, turn the
 358     // adjcallstackup instruction into a 'sub ESP, <amt>' and the
 359     // adjcallstackdown instruction into 'add ESP, <amt>'
 360     // TODO: consider using push / pop instead of sub + store / add
 361     MachineInstr *Old = I;
 362     uint64_t Amount = Old->getOperand(0).getImm();
 363     if (Amount != 0) {
 364       // We need to keep the stack aligned properly.  To do this, we round the
 365       // amount of space needed for the outgoing arguments up to the next
 366       // alignment boundary.
 367       Amount = (Amount+StackAlign-1)/StackAlign*StackAlign;
 368
 369       MachineInstr *New = 0;
 370       if (Old->getOpcode() == X86::ADJCALLSTACKDOWN) {
 371         New = BuildMI(MF, TII.get(Is64Bit ? X86::SUB64ri32 : X86::SUB32ri),
 372                       StackPtr).addReg(StackPtr).addImm(Amount);
 373       } else {
 374         assert(Old->getOpcode() == X86::ADJCALLSTACKUP);
 375         // factor out the amount the callee already popped.
 376         uint64_t CalleeAmt = Old->getOperand(1).getImm();
 377         Amount -= CalleeAmt;
 378         if (Amount) {
 379           unsigned Opc = (Amount < 128) ?
 380             (Is64Bit ? X86::ADD64ri8 : X86::ADD32ri8) :
 381             (Is64Bit ? X86::ADD64ri32 : X86::ADD32ri);
 382           New = BuildMI(MF, TII.get(Opc), StackPtr)
 383             .addReg(StackPtr).addImm(Amount);
 384         }
 385       }
 386
 387       // Replace the pseudo instruction with a new instruction...
 388       if (New) MBB.insert(I, New);
 389     }
 390   } else if (I->getOpcode() == X86::ADJCALLSTACKUP) {
 391     // If we are performing frame pointer elimination and if the callee pops
 392     // something off the stack pointer, add it back.  We do this until we have
 393     // more advanced stack pointer tracking ability.
 394     if (uint64_t CalleeAmt = I->getOperand(1).getImm()) {
 395       unsigned Opc = (CalleeAmt < 128) ?
 396         (Is64Bit ? X86::SUB64ri8 : X86::SUB32ri8) :
 397         (Is64Bit ? X86::SUB64ri32 : X86::SUB32ri);
 398       MachineInstr *New =
 399         BuildMI(MF, TII.get(Opc), StackPtr).addReg(StackPtr).addImm(CalleeAmt);
 400       MBB.insert(I, New);
 401     }
 402   }
 403
 404   MBB.erase(I);
 405 }
 406
 407 void X86RegisterInfo::eliminateFrameIndex(MachineBasicBlock::iterator II,
 408                                           int SPAdj, RegScavenger *RS) const{
 409   assert(SPAdj == 0 && "Unexpected");
 410
 411   unsigned i = 0;
 412   MachineInstr &MI = *II;
 413   MachineFunction &MF = *MI.getParent()->getParent();
 414   while (!MI.getOperand(i).isFrameIndex()) {
 415     ++i;
 416     assert(i < MI.getNumOperands() && "Instr doesn't have FrameIndex operand!");
 417   }
 418
 419   int FrameIndex = MI.getOperand(i).getIndex();
 420
 421   unsigned BasePtr;
 422   if (needsStackRealignment(MF))
 423     BasePtr = (FrameIndex < 0 ? FramePtr : StackPtr);
 424   else
 425     BasePtr = (hasFP(MF) ? FramePtr : StackPtr);
 426
 427   // This must be part of a four operand memory reference.  Replace the
 428   // FrameIndex with base register with EBP.  Add an offset to the offset.
 429   MI.getOperand(i).ChangeToRegister(BasePtr, false);
 430
 431   // Now add the frame object offset to the offset from EBP. Offset is a
 432   // 32-bit integer.
 433   int Offset = getFrameIndexOffset(MF, FrameIndex) +
 434     (int)(MI.getOperand(i+3).getImm());
 435
 436   MI.getOperand(i+3).ChangeToImmediate(Offset);
 437 }
 438
 439 void
 440 X86RegisterInfo::processFunctionBeforeCalleeSavedScan(MachineFunction &MF,
 441                                                       RegScavenger *RS) const {
 442   MachineFrameInfo *FFI = MF.getFrameInfo();
 443
 444   // Calculate and set max stack object alignment early, so we can decide
 445   // whether we will need stack realignment (and thus FP).
 446   unsigned MaxAlign = std::max(FFI->getMaxAlignment(),
 447                                calculateMaxStackAlignment(FFI));
 448
 449   FFI->setMaxAlignment(MaxAlign);
 450 }
 451
 452 void
 453 X86RegisterInfo::processFunctionBeforeFrameFinalized(MachineFunction &MF) const{
 454   X86MachineFunctionInfo *X86FI = MF.getInfo<X86MachineFunctionInfo>();
 455   int32_t TailCallReturnAddrDelta = X86FI->getTCReturnAddrDelta();
 456   if (TailCallReturnAddrDelta < 0) {
 457     // create RETURNADDR area
 458     //   arg
 459     //   arg
 460     //   RETADDR
 461     //   { ...
 462     //     RETADDR area
 463     //     ...
 464     //   }
 465     //   [EBP]
 466     MF.getFrameInfo()->
 467       CreateFixedObject(-TailCallReturnAddrDelta,
 468                         (-1*SlotSize)+TailCallReturnAddrDelta);
 469   }
 470   if (hasFP(MF)) {
 471     assert((TailCallReturnAddrDelta <= 0) &&
 472            "The Delta should always be zero or negative");
 473     // Create a frame entry for the EBP register that must be saved.
 474     int FrameIdx = MF.getFrameInfo()->CreateFixedObject(SlotSize,
 475                                                         (int)SlotSize * -2+
 476                                                        TailCallReturnAddrDelta);
 477     assert(FrameIdx == MF.getFrameInfo()->getObjectIndexBegin() &&
 478            "Slot for EBP register must be last in order to be found!");
 479   }
 480 }
 481
 482 /// emitSPUpdate - Emit a series of instructions to increment / decrement the
 483 /// stack pointer by a constant value.
 484 static
 485 void emitSPUpdate(MachineBasicBlock &MBB, MachineBasicBlock::iterator &MBBI,
 486                   unsigned StackPtr, int64_t NumBytes, bool Is64Bit,
 487                   const TargetInstrInfo &TII) {
 488   bool isSub = NumBytes < 0;
 489   uint64_t Offset = isSub ? -NumBytes : NumBytes;
 490   unsigned Opc = isSub
 491     ? ((Offset < 128) ?
 492        (Is64Bit ? X86::SUB64ri8 : X86::SUB32ri8) :
 493        (Is64Bit ? X86::SUB64ri32 : X86::SUB32ri))
 494     : ((Offset < 128) ?
 495        (Is64Bit ? X86::ADD64ri8 : X86::ADD32ri8) :
 496        (Is64Bit ? X86::ADD64ri32 : X86::ADD32ri));
 497   uint64_t Chunk = (1LL << 31) - 1;
 498
 499   while (Offset) {
 500     uint64_t ThisVal = (Offset > Chunk) ? Chunk : Offset;
 501     BuildMI(MBB, MBBI, TII.get(Opc), StackPtr).addReg(StackPtr).addImm(ThisVal);
 502     Offset -= ThisVal;
 503   }
 504 }
 505
 506 // mergeSPUpdatesUp - Merge two stack-manipulating instructions upper iterator.
 507 static
 508 void mergeSPUpdatesUp(MachineBasicBlock &MBB, MachineBasicBlock::iterator &MBBI,
 509                       unsigned StackPtr, uint64_t *NumBytes = NULL) {
 510   if (MBBI == MBB.begin()) return;
 511
 512   MachineBasicBlock::iterator PI = prior(MBBI);
 513   unsigned Opc = PI->getOpcode();
 514   if ((Opc == X86::ADD64ri32 || Opc == X86::ADD64ri8 ||
 515        Opc == X86::ADD32ri || Opc == X86::ADD32ri8) &&
 516       PI->getOperand(0).getReg() == StackPtr) {
 517     if (NumBytes)
 518       *NumBytes += PI->getOperand(2).getImm();
 519     MBB.erase(PI);
 520   } else if ((Opc == X86::SUB64ri32 || Opc == X86::SUB64ri8 ||
 521               Opc == X86::SUB32ri || Opc == X86::SUB32ri8) &&
 522              PI->getOperand(0).getReg() == StackPtr) {
 523     if (NumBytes)
 524       *NumBytes -= PI->getOperand(2).getImm();
 525     MBB.erase(PI);
 526   }
 527 }
 528
 529 // mergeSPUpdatesUp - Merge two stack-manipulating instructions lower iterator.
 530 static
 531 void mergeSPUpdatesDown(MachineBasicBlock &MBB,
 532                         MachineBasicBlock::iterator &MBBI,
 533                         unsigned StackPtr, uint64_t *NumBytes = NULL) {
 534   return;
 535
 536   if (MBBI == MBB.end()) return;
 537
 538   MachineBasicBlock::iterator NI = next(MBBI);
 539   if (NI == MBB.end()) return;
 540
 541   unsigned Opc = NI->getOpcode();
 542   if ((Opc == X86::ADD64ri32 || Opc == X86::ADD64ri8 ||
 543        Opc == X86::ADD32ri || Opc == X86::ADD32ri8) &&
 544       NI->getOperand(0).getReg() == StackPtr) {
 545     if (NumBytes)
 546       *NumBytes -= NI->getOperand(2).getImm();
 547     MBB.erase(NI);
 548     MBBI = NI;
 549   } else if ((Opc == X86::SUB64ri32 || Opc == X86::SUB64ri8 ||
 550               Opc == X86::SUB32ri || Opc == X86::SUB32ri8) &&
 551              NI->getOperand(0).getReg() == StackPtr) {
 552     if (NumBytes)
 553       *NumBytes += NI->getOperand(2).getImm();
 554     MBB.erase(NI);
 555     MBBI = NI;
 556   }
 557 }
 558
 559 /// mergeSPUpdates - Checks the instruction before/after the passed
 560 /// instruction. If it is an ADD/SUB instruction it is deleted
 561 /// argument and the stack adjustment is returned as a positive value for ADD
 562 /// and a negative for SUB.
 563 static int mergeSPUpdates(MachineBasicBlock &MBB,
 564                            MachineBasicBlock::iterator &MBBI,
 565                            unsigned StackPtr,
 566                            bool doMergeWithPrevious) {
 567
 568   if ((doMergeWithPrevious && MBBI == MBB.begin()) ||
 569       (!doMergeWithPrevious && MBBI == MBB.end()))
 570     return 0;
 571
 572   int Offset = 0;
 573
 574   MachineBasicBlock::iterator PI = doMergeWithPrevious ? prior(MBBI) : MBBI;
 575   MachineBasicBlock::iterator NI = doMergeWithPrevious ? 0 : next(MBBI);
 576   unsigned Opc = PI->getOpcode();
 577   if ((Opc == X86::ADD64ri32 || Opc == X86::ADD64ri8 ||
 578        Opc == X86::ADD32ri || Opc == X86::ADD32ri8) &&
 579       PI->getOperand(0).getReg() == StackPtr){
 580     Offset += PI->getOperand(2).getImm();
 581     MBB.erase(PI);
 582     if (!doMergeWithPrevious) MBBI = NI;
 583   } else if ((Opc == X86::SUB64ri32 || Opc == X86::SUB64ri8 ||
 584               Opc == X86::SUB32ri || Opc == X86::SUB32ri8) &&
 585              PI->getOperand(0).getReg() == StackPtr) {
 586     Offset -= PI->getOperand(2).getImm();
 587     MBB.erase(PI);
 588     if (!doMergeWithPrevious) MBBI = NI;
 589   }
 590
 591   return Offset;
 592 }
 593
 594 void X86RegisterInfo::emitFrameMoves(MachineFunction &MF,
 595                                      unsigned FrameLabelId,
 596                                      unsigned ReadyLabelId) const {
 597   MachineFrameInfo *MFI = MF.getFrameInfo();
 598   MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 599   if (!MMI)
 600     return;
 601
 602   uint64_t StackSize = MFI->getStackSize();
 603   std::vector<MachineMove> &Moves = MMI->getFrameMoves();
 604   const TargetData *TD = MF.getTarget().getTargetData();
 605
 606   // Calculate amount of bytes used for return address storing
 607   int stackGrowth =
 608     (MF.getTarget().getFrameInfo()->getStackGrowthDirection() ==
 609      TargetFrameInfo::StackGrowsUp ?
 610      TD->getPointerSize() : -TD->getPointerSize());
 611
 612   if (StackSize) {
 613     // Show update of SP.
 614     if (hasFP(MF)) {
 615       // Adjust SP
 616       MachineLocation SPDst(MachineLocation::VirtualFP);
 617       MachineLocation SPSrc(MachineLocation::VirtualFP, 2*stackGrowth);
 618       Moves.push_back(MachineMove(FrameLabelId, SPDst, SPSrc));
 619     } else {
 620       MachineLocation SPDst(MachineLocation::VirtualFP);
 621       MachineLocation SPSrc(MachineLocation::VirtualFP,
 622                             -StackSize+stackGrowth);
 623       Moves.push_back(MachineMove(FrameLabelId, SPDst, SPSrc));
 624     }
 625   } else {
 626     //FIXME: Verify & implement for FP
 627     MachineLocation SPDst(StackPtr);
 628     MachineLocation SPSrc(StackPtr, stackGrowth);
 629     Moves.push_back(MachineMove(FrameLabelId, SPDst, SPSrc));
 630   }
 631
 632   // Add callee saved registers to move list.
 633   const std::vector<CalleeSavedInfo> &CSI = MFI->getCalleeSavedInfo();
 634
 635   // FIXME: This is dirty hack. The code itself is pretty mess right now.
 636   // It should be rewritten from scratch and generalized sometimes.
 637
 638   // Determine maximum offset (minumum due to stack growth)
 639   int64_t MaxOffset = 0;
 640   for (unsigned I = 0, E = CSI.size(); I!=E; ++I)
 641     MaxOffset = std::min(MaxOffset,
 642                          MFI->getObjectOffset(CSI[I].getFrameIdx()));
 643
 644   // Calculate offsets
 645   int64_t saveAreaOffset = (hasFP(MF) ? 3 : 2)*stackGrowth;
 646   for (unsigned I = 0, E = CSI.size(); I!=E; ++I) {
 647     int64_t Offset = MFI->getObjectOffset(CSI[I].getFrameIdx());
 648     unsigned Reg = CSI[I].getReg();
 649     Offset = (MaxOffset-Offset+saveAreaOffset);
 650     MachineLocation CSDst(MachineLocation::VirtualFP, Offset);
 651     MachineLocation CSSrc(Reg);
 652     Moves.push_back(MachineMove(FrameLabelId, CSDst, CSSrc));
 653   }
 654
 655   if (hasFP(MF)) {
 656     // Save FP
 657     MachineLocation FPDst(MachineLocation::VirtualFP, 2*stackGrowth);
 658     MachineLocation FPSrc(FramePtr);
 659     Moves.push_back(MachineMove(ReadyLabelId, FPDst, FPSrc));
 660   }
 661
 662   MachineLocation FPDst(hasFP(MF) ? FramePtr : StackPtr);
 663   MachineLocation FPSrc(MachineLocation::VirtualFP);
 664   Moves.push_back(MachineMove(ReadyLabelId, FPDst, FPSrc));
 665 }
 666
 667
 668 void X86RegisterInfo::emitPrologue(MachineFunction &MF) const {
 669   MachineBasicBlock &MBB = MF.front();   // Prolog goes in entry BB
 670   MachineFrameInfo *MFI = MF.getFrameInfo();
 671   const Function* Fn = MF.getFunction();
 672   const X86Subtarget* Subtarget = &MF.getTarget().getSubtarget<X86Subtarget>();
 673   MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 674   X86MachineFunctionInfo *X86FI = MF.getInfo<X86MachineFunctionInfo>();
 675   MachineBasicBlock::iterator MBBI = MBB.begin();
 676   bool needsFrameMoves = (MMI && MMI->hasDebugInfo()) ||
 677                           !Fn->doesNotThrow() ||
 678                           UnwindTablesMandatory;
 679   // Prepare for frame info.
 680   unsigned FrameLabelId = 0;
 681
 682   // Get the number of bytes to allocate from the FrameInfo.
 683   uint64_t StackSize = MFI->getStackSize();
 684   // Get desired stack alignment
 685   uint64_t MaxAlign  = MFI->getMaxAlignment();
 686
 687   // Add RETADDR move area to callee saved frame size.
 688   int TailCallReturnAddrDelta = X86FI->getTCReturnAddrDelta();
 689   if (TailCallReturnAddrDelta < 0)
 690     X86FI->setCalleeSavedFrameSize(
 691           X86FI->getCalleeSavedFrameSize() +(-TailCallReturnAddrDelta));
 692
 693   // Insert stack pointer adjustment for later moving of return addr.  Only
 694   // applies to tail call optimized functions where the callee argument stack
 695   // size is bigger than the callers.
 696   if (TailCallReturnAddrDelta < 0) {
 697     BuildMI(MBB, MBBI, TII.get(Is64Bit? X86::SUB64ri32 : X86::SUB32ri),
 698             StackPtr).addReg(StackPtr).addImm(-TailCallReturnAddrDelta);
 699   }
 700
 701   uint64_t NumBytes = 0;
 702   if (hasFP(MF)) {
 703     // Calculate required stack adjustment
 704     uint64_t FrameSize = StackSize - SlotSize;
 705     if (needsStackRealignment(MF))
 706       FrameSize = (FrameSize + MaxAlign - 1)/MaxAlign*MaxAlign;
 707
 708     NumBytes = FrameSize - X86FI->getCalleeSavedFrameSize();
 709
 710     // Get the offset of the stack slot for the EBP register... which is
 711     // guaranteed to be the last slot by processFunctionBeforeFrameFinalized.
 712     // Update the frame offset adjustment.
 713     MFI->setOffsetAdjustment(-NumBytes);
 714
 715     // Save EBP into the appropriate stack slot...
 716     BuildMI(MBB, MBBI, TII.get(Is64Bit ? X86::PUSH64r : X86::PUSH32r))
 717       .addReg(FramePtr);
 718
 719     if (needsFrameMoves) {
 720       // Mark effective beginning of when frame pointer becomes valid.
 721       FrameLabelId = MMI->NextLabelID();
 722       BuildMI(MBB, MBBI, TII.get(X86::DBG_LABEL)).addImm(FrameLabelId);
 723     }
 724
 725     // Update EBP with the new base value...
 726     BuildMI(MBB, MBBI, TII.get(Is64Bit ? X86::MOV64rr : X86::MOV32rr), FramePtr)
 727       .addReg(StackPtr);
 728
 729     // Realign stack
 730     if (needsStackRealignment(MF))
 731       BuildMI(MBB, MBBI,
 732               TII.get(Is64Bit ? X86::AND64ri32 : X86::AND32ri),
 733               StackPtr).addReg(StackPtr).addImm(-MaxAlign);
 734   } else
 735     NumBytes = StackSize - X86FI->getCalleeSavedFrameSize();
 736
 737   unsigned ReadyLabelId = 0;
 738   if (needsFrameMoves) {
 739     // Mark effective beginning of when frame pointer is ready.
 740     ReadyLabelId = MMI->NextLabelID();
 741     BuildMI(MBB, MBBI, TII.get(X86::DBG_LABEL)).addImm(ReadyLabelId);
 742   }
 743
 744   // Skip the callee-saved push instructions.
 745   while (MBBI != MBB.end() &&
 746          (MBBI->getOpcode() == X86::PUSH32r ||
 747           MBBI->getOpcode() == X86::PUSH64r))
 748     ++MBBI;
 749
 750   if (NumBytes) {   // adjust stack pointer: ESP -= numbytes
 751     if (NumBytes >= 4096 && Subtarget->isTargetCygMing()) {
 752       // Check, whether EAX is livein for this function
 753       bool isEAXAlive = false;
 754       for (MachineRegisterInfo::livein_iterator
 755            II = MF.getRegInfo().livein_begin(),
 756            EE = MF.getRegInfo().livein_end(); (II != EE) && !isEAXAlive; ++II) {
 757         unsigned Reg = II->first;
 758         isEAXAlive = (Reg == X86::EAX || Reg == X86::AX ||
 759                       Reg == X86::AH || Reg == X86::AL);
 760       }
 761
 762       // Function prologue calls _alloca to probe the stack when allocating
 763       // more than 4k bytes in one go. Touching the stack at 4K increments is
 764       // necessary to ensure that the guard pages used by the OS virtual memory
 765       // manager are allocated in correct sequence.
 766       if (!isEAXAlive) {
 767         BuildMI(MBB, MBBI, TII.get(X86::MOV32ri), X86::EAX).addImm(NumBytes);
 768         BuildMI(MBB, MBBI, TII.get(X86::CALLpcrel32))
 769           .addExternalSymbol("_alloca");
 770       } else {
 771         // Save EAX
 772         BuildMI(MBB, MBBI, TII.get(X86::PUSH32r), X86::EAX);
 773         // Allocate NumBytes-4 bytes on stack. We'll also use 4 already
 774         // allocated bytes for EAX.
 775         BuildMI(MBB, MBBI, TII.get(X86::MOV32ri), X86::EAX).addImm(NumBytes-4);
 776         BuildMI(MBB, MBBI, TII.get(X86::CALLpcrel32))
 777           .addExternalSymbol("_alloca");
 778         // Restore EAX
 779         MachineInstr *MI = addRegOffset(BuildMI(MF, TII.get(X86::MOV32rm),X86::EAX),
 780                                         StackPtr, false, NumBytes-4);
 781         MBB.insert(MBBI, MI);
 782       }
 783     } else {
 784       // If there is an SUB32ri of ESP immediately before this instruction,
 785       // merge the two. This can be the case when tail call elimination is
 786       // enabled and the callee has more arguments then the caller.
 787       NumBytes -= mergeSPUpdates(MBB, MBBI, StackPtr, true);
 788       // If there is an ADD32ri or SUB32ri of ESP immediately after this
 789       // instruction, merge the two instructions.
 790       mergeSPUpdatesDown(MBB, MBBI, StackPtr, &NumBytes);
 791
 792       if (NumBytes)
 793         emitSPUpdate(MBB, MBBI, StackPtr, -(int64_t)NumBytes, Is64Bit, TII);
 794     }
 795   }
 796
 797   if (needsFrameMoves)
 798     emitFrameMoves(MF, FrameLabelId, ReadyLabelId);
 799 }
 800
 801 void X86RegisterInfo::emitEpilogue(MachineFunction &MF,
 802                                    MachineBasicBlock &MBB) const {
 803   const MachineFrameInfo *MFI = MF.getFrameInfo();
 804   X86MachineFunctionInfo *X86FI = MF.getInfo<X86MachineFunctionInfo>();
 805   MachineBasicBlock::iterator MBBI = prior(MBB.end());
 806   unsigned RetOpcode = MBBI->getOpcode();
 807
 808   switch (RetOpcode) {
 809   case X86::RET:
 810   case X86::RETI:
 811   case X86::TCRETURNdi:
 812   case X86::TCRETURNri:
 813   case X86::TCRETURNri64:
 814   case X86::TCRETURNdi64:
 815   case X86::EH_RETURN:
 816   case X86::EH_RETURN64:
 817   case X86::TAILJMPd:
 818   case X86::TAILJMPr:
 819   case X86::TAILJMPm: break;  // These are ok
 820   default:
 821     assert(0 && "Can only insert epilog into returning blocks");
 822   }
 823
 824   // Get the number of bytes to allocate from the FrameInfo
 825   uint64_t StackSize = MFI->getStackSize();
 826   uint64_t MaxAlign  = MFI->getMaxAlignment();
 827   unsigned CSSize = X86FI->getCalleeSavedFrameSize();
 828   uint64_t NumBytes = 0;
 829
 830   if (hasFP(MF)) {
 831     // Calculate required stack adjustment
 832     uint64_t FrameSize = StackSize - SlotSize;
 833     if (needsStackRealignment(MF))
 834       FrameSize = (FrameSize + MaxAlign - 1)/MaxAlign*MaxAlign;
 835
 836     NumBytes = FrameSize - CSSize;
 837
 838     // pop EBP.
 839     BuildMI(MBB, MBBI, TII.get(Is64Bit ? X86::POP64r : X86::POP32r), FramePtr);
 840   } else
 841     NumBytes = StackSize - CSSize;
 842
 843   // Skip the callee-saved pop instructions.
 844   MachineBasicBlock::iterator LastCSPop = MBBI;
 845   while (MBBI != MBB.begin()) {
 846     MachineBasicBlock::iterator PI = prior(MBBI);
 847     unsigned Opc = PI->getOpcode();
 848     if (Opc != X86::POP32r && Opc != X86::POP64r &&
 849         !PI->getDesc().isTerminator())
 850       break;
 851     --MBBI;
 852   }
 853
 854   // If there is an ADD32ri or SUB32ri of ESP immediately before this
 855   // instruction, merge the two instructions.
 856   if (NumBytes || MFI->hasVarSizedObjects())
 857     mergeSPUpdatesUp(MBB, MBBI, StackPtr, &NumBytes);
 858
 859   // If dynamic alloca is used, then reset esp to point to the last callee-saved
 860   // slot before popping them off! Same applies for the case, when stack was
 861   // realigned
 862   if (needsStackRealignment(MF)) {
 863     // We cannot use LEA here, because stack pointer was realigned. We need to
 864     // deallocate local frame back
 865     if (CSSize) {
 866       emitSPUpdate(MBB, MBBI, StackPtr, NumBytes, Is64Bit, TII);
 867       MBBI = prior(LastCSPop);
 868     }
 869
 870     BuildMI(MBB, MBBI,
 871             TII.get(Is64Bit ? X86::MOV64rr : X86::MOV32rr),
 872             StackPtr).addReg(FramePtr);
 873   } else if (MFI->hasVarSizedObjects()) {
 874     if (CSSize) {
 875       unsigned Opc = Is64Bit ? X86::LEA64r : X86::LEA32r;
 876       MachineInstr *MI = addRegOffset(BuildMI(MF, TII.get(Opc), StackPtr),
 877                                       FramePtr, false, -CSSize);
 878       MBB.insert(MBBI, MI);
 879     } else
 880       BuildMI(MBB, MBBI, TII.get(Is64Bit ? X86::MOV64rr : X86::MOV32rr),
 881               StackPtr).addReg(FramePtr);
 882
 883   } else {
 884     // adjust stack pointer back: ESP += numbytes
 885     if (NumBytes)
 886       emitSPUpdate(MBB, MBBI, StackPtr, NumBytes, Is64Bit, TII);
 887   }
 888
 889   // We're returning from function via eh_return.
 890   if (RetOpcode == X86::EH_RETURN || RetOpcode == X86::EH_RETURN64) {
 891     MBBI = prior(MBB.end());
 892     MachineOperand &DestAddr  = MBBI->getOperand(0);
 893     assert(DestAddr.isRegister() && "Offset should be in register!");
 894     BuildMI(MBB, MBBI,
 895             TII.get(Is64Bit ? X86::MOV64rr : X86::MOV32rr),
 896             StackPtr).addReg(DestAddr.getReg());
 897   // Tail call return: adjust the stack pointer and jump to callee
 898   } else if (RetOpcode == X86::TCRETURNri || RetOpcode == X86::TCRETURNdi ||
 899              RetOpcode== X86::TCRETURNri64 || RetOpcode == X86::TCRETURNdi64) {
 900     MBBI = prior(MBB.end());
 901     MachineOperand &JumpTarget = MBBI->getOperand(0);
 902     MachineOperand &StackAdjust = MBBI->getOperand(1);
 903     assert( StackAdjust.isImmediate() && "Expecting immediate value.");
 904
 905     // Adjust stack pointer.
 906     int StackAdj = StackAdjust.getImm();
 907     int MaxTCDelta = X86FI->getTCReturnAddrDelta();
 908     int Offset = 0;
 909     assert(MaxTCDelta <= 0 && "MaxTCDelta should never be positive");
 910     // Incoporate the retaddr area.
 911     Offset = StackAdj-MaxTCDelta;
 912     assert(Offset >= 0 && "Offset should never be negative");
 913     if (Offset) {
 914       // Check for possible merge with preceeding ADD instruction.
 915       Offset += mergeSPUpdates(MBB, MBBI, StackPtr, true);
 916       emitSPUpdate(MBB, MBBI, StackPtr, Offset, Is64Bit, TII);
 917     }
 918     // Jump to label or value in register.
 919     if (RetOpcode == X86::TCRETURNdi|| RetOpcode == X86::TCRETURNdi64)
 920       BuildMI(MBB, MBBI, TII.get(X86::TAILJMPd)).
 921         addGlobalAddress(JumpTarget.getGlobal(), JumpTarget.getOffset());
 922     else if (RetOpcode== X86::TCRETURNri64) {
 923       BuildMI(MBB, MBBI, TII.get(X86::TAILJMPr64), JumpTarget.getReg());
 924     } else
 925        BuildMI(MBB, MBBI, TII.get(X86::TAILJMPr), JumpTarget.getReg());
 926     // Delete the pseudo instruction TCRETURN.
 927     MBB.erase(MBBI);
 928   } else if ((RetOpcode == X86::RET || RetOpcode == X86::RETI) &&
 929              (X86FI->getTCReturnAddrDelta() < 0)) {
 930     // Add the return addr area delta back since we are not tail calling.
 931     int delta = -1*X86FI->getTCReturnAddrDelta();
 932     MBBI = prior(MBB.end());
 933     // Check for possible merge with preceeding ADD instruction.
 934     delta += mergeSPUpdates(MBB, MBBI, StackPtr, true);
 935     emitSPUpdate(MBB, MBBI, StackPtr, delta, Is64Bit, TII);
 936   }
 937 }
 938
 939 unsigned X86RegisterInfo::getRARegister() const {
 940   if (Is64Bit)
 941     return X86::RIP;  // Should have dwarf #16
 942   else
 943     return X86::EIP;  // Should have dwarf #8
 944 }
 945
 946 unsigned X86RegisterInfo::getFrameRegister(MachineFunction &MF) const {
 947   return hasFP(MF) ? FramePtr : StackPtr;
 948 }
 949
 950 void X86RegisterInfo::getInitialFrameState(std::vector<MachineMove> &Moves)
 951                                                                          const {
 952   // Calculate amount of bytes used for return address storing
 953   int stackGrowth = (Is64Bit ? -8 : -4);
 954
 955   // Initial state of the frame pointer is esp+4.
 956   MachineLocation Dst(MachineLocation::VirtualFP);
 957   MachineLocation Src(StackPtr, stackGrowth);
 958   Moves.push_back(MachineMove(0, Dst, Src));
 959
 960   // Add return address to move list
 961   MachineLocation CSDst(StackPtr, stackGrowth);
 962   MachineLocation CSSrc(getRARegister());
 963   Moves.push_back(MachineMove(0, CSDst, CSSrc));
 964 }
 965
 966 unsigned X86RegisterInfo::getEHExceptionRegister() const {
 967   assert(0 && "What is the exception register");
 968   return 0;
 969 }
 970
 971 unsigned X86RegisterInfo::getEHHandlerRegister() const {
 972   assert(0 && "What is the exception handler register");
 973   return 0;
 974 }
 975
 976 namespace llvm {
 977 unsigned getX86SubSuperRegister(unsigned Reg, MVT VT, bool High) {
 978   switch (VT.getSimpleVT()) {
 979   default: return Reg;
 980   case MVT::i8:
 981     if (High) {
 982       switch (Reg) {
 983       default: return 0;
 984       case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
 985         return X86::AH;
 986       case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
 987         return X86::DH;
 988       case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
 989         return X86::CH;
 990       case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
 991         return X86::BH;
 992       }
 993     } else {
 994       switch (Reg) {
 995       default: return 0;
 996       case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
 997         return X86::AL;
 998       case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
 999         return X86::DL;
1000       case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
1001         return X86::CL;
1002       case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
1003         return X86::BL;
1004       case X86::SIL: case X86::SI: case X86::ESI: case X86::RSI:
1005         return X86::SIL;
1006       case X86::DIL: case X86::DI: case X86::EDI: case X86::RDI:
1007         return X86::DIL;
1008       case X86::BPL: case X86::BP: case X86::EBP: case X86::RBP:
1009         return X86::BPL;
1010       case X86::SPL: case X86::SP: case X86::ESP: case X86::RSP:
1011         return X86::SPL;
1012       case X86::R8B: case X86::R8W: case X86::R8D: case X86::R8:
1013         return X86::R8B;
1014       case X86::R9B: case X86::R9W: case X86::R9D: case X86::R9:
1015         return X86::R9B;
1016       case X86::R10B: case X86::R10W: case X86::R10D: case X86::R10:
1017         return X86::R10B;
1018       case X86::R11B: case X86::R11W: case X86::R11D: case X86::R11:
1019         return X86::R11B;
1020       case X86::R12B: case X86::R12W: case X86::R12D: case X86::R12:
1021         return X86::R12B;
1022       case X86::R13B: case X86::R13W: case X86::R13D: case X86::R13:
1023         return X86::R13B;
1024       case X86::R14B: case X86::R14W: case X86::R14D: case X86::R14:
1025         return X86::R14B;
1026       case X86::R15B: case X86::R15W: case X86::R15D: case X86::R15:
1027         return X86::R15B;
1028       }
1029     }
1030   case MVT::i16:
1031     switch (Reg) {
1032     default: return Reg;
1033     case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
1034       return X86::AX;
1035     case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
1036       return X86::DX;
1037     case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
1038       return X86::CX;
1039     case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
1040       return X86::BX;
1041     case X86::SIL: case X86::SI: case X86::ESI: case X86::RSI:
1042       return X86::SI;
1043     case X86::DIL: case X86::DI: case X86::EDI: case X86::RDI:
1044       return X86::DI;
1045     case X86::BPL: case X86::BP: case X86::EBP: case X86::RBP:
1046       return X86::BP;
1047     case X86::SPL: case X86::SP: case X86::ESP: case X86::RSP:
1048       return X86::SP;
1049     case X86::R8B: case X86::R8W: case X86::R8D: case X86::R8:
1050       return X86::R8W;
1051     case X86::R9B: case X86::R9W: case X86::R9D: case X86::R9:
1052       return X86::R9W;
1053     case X86::R10B: case X86::R10W: case X86::R10D: case X86::R10:
1054       return X86::R10W;
1055     case X86::R11B: case X86::R11W: case X86::R11D: case X86::R11:
1056       return X86::R11W;
1057     case X86::R12B: case X86::R12W: case X86::R12D: case X86::R12:
1058       return X86::R12W;
1059     case X86::R13B: case X86::R13W: case X86::R13D: case X86::R13:
1060       return X86::R13W;
1061     case X86::R14B: case X86::R14W: case X86::R14D: case X86::R14:
1062       return X86::R14W;
1063     case X86::R15B: case X86::R15W: case X86::R15D: case X86::R15:
1064       return X86::R15W;
1065     }
1066   case MVT::i32:
1067     switch (Reg) {
1068     default: return Reg;
1069     case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
1070       return X86::EAX;
1071     case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
1072       return X86::EDX;
1073     case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
1074       return X86::ECX;
1075     case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
1076       return X86::EBX;
1077     case X86::SIL: case X86::SI: case X86::ESI: case X86::RSI:
1078       return X86::ESI;
1079     case X86::DIL: case X86::DI: case X86::EDI: case X86::RDI:
1080       return X86::EDI;
1081     case X86::BPL: case X86::BP: case X86::EBP: case X86::RBP:
1082       return X86::EBP;
1083     case X86::SPL: case X86::SP: case X86::ESP: case X86::RSP:
1084       return X86::ESP;
1085     case X86::R8B: case X86::R8W: case X86::R8D: case X86::R8:
1086       return X86::R8D;
1087     case X86::R9B: case X86::R9W: case X86::R9D: case X86::R9:
1088       return X86::R9D;
1089     case X86::R10B: case X86::R10W: case X86::R10D: case X86::R10:
1090       return X86::R10D;
1091     case X86::R11B: case X86::R11W: case X86::R11D: case X86::R11:
1092       return X86::R11D;
1093     case X86::R12B: case X86::R12W: case X86::R12D: case X86::R12:
1094       return X86::R12D;
1095     case X86::R13B: case X86::R13W: case X86::R13D: case X86::R13:
1096       return X86::R13D;
1097     case X86::R14B: case X86::R14W: case X86::R14D: case X86::R14:
1098       return X86::R14D;
1099     case X86::R15B: case X86::R15W: case X86::R15D: case X86::R15:
1100       return X86::R15D;
1101     }
1102   case MVT::i64:
1103     switch (Reg) {
1104     default: return Reg;
1105     case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
1106       return X86::RAX;
1107     case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
1108       return X86::RDX;
1109     case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
1110       return X86::RCX;
1111     case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
1112       return X86::RBX;
1113     case X86::SIL: case X86::SI: case X86::ESI: case X86::RSI:
1114       return X86::RSI;
1115     case X86::DIL: case X86::DI: case X86::EDI: case X86::RDI:
1116       return X86::RDI;
1117     case X86::BPL: case X86::BP: case X86::EBP: case X86::RBP:
1118       return X86::RBP;
1119     case X86::SPL: case X86::SP: case X86::ESP: case X86::RSP:
1120       return X86::RSP;
1121     case X86::R8B: case X86::R8W: case X86::R8D: case X86::R8:
1122       return X86::R8;
1123     case X86::R9B: case X86::R9W: case X86::R9D: case X86::R9:
1124       return X86::R9;
1125     case X86::R10B: case X86::R10W: case X86::R10D: case X86::R10:
1126       return X86::R10;
1127     case X86::R11B: case X86::R11W: case X86::R11D: case X86::R11:
1128       return X86::R11;
1129     case X86::R12B: case X86::R12W: case X86::R12D: case X86::R12:
1130       return X86::R12;
1131     case X86::R13B: case X86::R13W: case X86::R13D: case X86::R13:
1132       return X86::R13;
1133     case X86::R14B: case X86::R14W: case X86::R14D: case X86::R14:
1134       return X86::R14;
1135     case X86::R15B: case X86::R15W: case X86::R15D: case X86::R15:
1136       return X86::R15;
1137     }
1138   }
1139
1140   return Reg;
1141 }
1142 }
1143
1144 #include "X86GenRegisterInfo.inc"
1145
1146 namespace {
1147   struct VISIBILITY_HIDDEN MSAC : public MachineFunctionPass {
1148     static char ID;
1149     MSAC() : MachineFunctionPass(&ID) {}
1150
1151     virtual bool runOnMachineFunction(MachineFunction &MF) {
1152       MachineFrameInfo *FFI = MF.getFrameInfo();
1153       MachineRegisterInfo &RI = MF.getRegInfo();
1154
1155       // Calculate max stack alignment of all already allocated stack objects.
1156       unsigned MaxAlign = calculateMaxStackAlignment(FFI);
1157
1158       // Be over-conservative: scan over all vreg defs and find, whether vector
1159       // registers are used. If yes - there is probability, that vector register
1160       // will be spilled and thus stack needs to be aligned properly.
1161       for (unsigned RegNum = TargetRegisterInfo::FirstVirtualRegister;
1162            RegNum < RI.getLastVirtReg(); ++RegNum)
1163         MaxAlign = std::max(MaxAlign, RI.getRegClass(RegNum)->getAlignment());
1164
1165       FFI->setMaxAlignment(MaxAlign);
1166
1167       return false;
1168     }
1169
1170     virtual const char *getPassName() const {
1171       return "X86 Maximal Stack Alignment Calculator";
1172     }
1173   };
1174
1175   char MSAC::ID = 0;
1176 }
1177
1178 FunctionPass*
1179 llvm::createX86MaxStackAlignmentCalculatorPass() { return new MSAC(); }