lib/Target/X86/X86RegisterInfo.cpp

   1 //===- X86RegisterInfo.cpp - X86 Register Information -----------*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the X86 implementation of the TargetRegisterInfo class.
  11 // This file is responsible for the frame pointer elimination optimization
  12 // on X86.
  13 //
  14 //===----------------------------------------------------------------------===//
  15
  16 #include "X86.h"
  17 #include "X86RegisterInfo.h"
  18 #include "X86InstrBuilder.h"
  19 #include "X86MachineFunctionInfo.h"
  20 #include "X86Subtarget.h"
  21 #include "X86TargetMachine.h"
  22 #include "llvm/Constants.h"
  23 #include "llvm/Function.h"
  24 #include "llvm/Type.h"
  25 #include "llvm/CodeGen/ValueTypes.h"
  26 #include "llvm/CodeGen/MachineInstrBuilder.h"
  27 #include "llvm/CodeGen/MachineFunction.h"
  28 #include "llvm/CodeGen/MachineFunctionPass.h"
  29 #include "llvm/CodeGen/MachineFrameInfo.h"
  30 #include "llvm/CodeGen/MachineLocation.h"
  31 #include "llvm/CodeGen/MachineModuleInfo.h"
  32 #include "llvm/CodeGen/MachineRegisterInfo.h"
  33 #include "llvm/MC/MCAsmInfo.h"
  34 #include "llvm/Target/TargetFrameInfo.h"
  35 #include "llvm/Target/TargetInstrInfo.h"
  36 #include "llvm/Target/TargetMachine.h"
  37 #include "llvm/Target/TargetOptions.h"
  38 #include "llvm/ADT/BitVector.h"
  39 #include "llvm/ADT/STLExtras.h"
  40 #include "llvm/Support/CommandLine.h"
  41 #include "llvm/Support/ErrorHandling.h"
  42 using namespace llvm;
  43
  44 X86RegisterInfo::X86RegisterInfo(X86TargetMachine &tm,
  45                                  const TargetInstrInfo &tii)
  46   : X86GenRegisterInfo(tm.getSubtarget<X86Subtarget>().is64Bit() ?
  47                          X86::ADJCALLSTACKDOWN64 :
  48                          X86::ADJCALLSTACKDOWN32,
  49                        tm.getSubtarget<X86Subtarget>().is64Bit() ?
  50                          X86::ADJCALLSTACKUP64 :
  51                          X86::ADJCALLSTACKUP32),
  52     TM(tm), TII(tii) {
  53   // Cache some information.
  54   const X86Subtarget *Subtarget = &TM.getSubtarget<X86Subtarget>();
  55   Is64Bit = Subtarget->is64Bit();
  56   IsWin64 = Subtarget->isTargetWin64();
  57   StackAlign = TM.getFrameInfo()->getStackAlignment();
  58
  59   if (Is64Bit) {
  60     SlotSize = 8;
  61     StackPtr = X86::RSP;
  62     FramePtr = X86::RBP;
  63   } else {
  64     SlotSize = 4;
  65     StackPtr = X86::ESP;
  66     FramePtr = X86::EBP;
  67   }
  68 }
  69
  70 /// getDwarfRegNum - This function maps LLVM register identifiers to the DWARF
  71 /// specific numbering, used in debug info and exception tables.
  72 int X86RegisterInfo::getDwarfRegNum(unsigned RegNo, bool isEH) const {
  73   const X86Subtarget *Subtarget = &TM.getSubtarget<X86Subtarget>();
  74   unsigned Flavour = DWARFFlavour::X86_64;
  75
  76   if (!Subtarget->is64Bit()) {
  77     if (Subtarget->isTargetDarwin()) {
  78       if (isEH)
  79         Flavour = DWARFFlavour::X86_32_DarwinEH;
  80       else
  81         Flavour = DWARFFlavour::X86_32_Generic;
  82     } else if (Subtarget->isTargetCygMing()) {
  83       // Unsupported by now, just quick fallback
  84       Flavour = DWARFFlavour::X86_32_Generic;
  85     } else {
  86       Flavour = DWARFFlavour::X86_32_Generic;
  87     }
  88   }
  89
  90   return X86GenRegisterInfo::getDwarfRegNumFull(RegNo, Flavour);
  91 }
  92
  93 /// getX86RegNum - This function maps LLVM register identifiers to their X86
  94 /// specific numbering, which is used in various places encoding instructions.
  95 unsigned X86RegisterInfo::getX86RegNum(unsigned RegNo) {
  96   switch(RegNo) {
  97   case X86::RAX: case X86::EAX: case X86::AX: case X86::AL: return N86::EAX;
  98   case X86::RCX: case X86::ECX: case X86::CX: case X86::CL: return N86::ECX;
  99   case X86::RDX: case X86::EDX: case X86::DX: case X86::DL: return N86::EDX;
 100   case X86::RBX: case X86::EBX: case X86::BX: case X86::BL: return N86::EBX;
 101   case X86::RSP: case X86::ESP: case X86::SP: case X86::SPL: case X86::AH:
 102     return N86::ESP;
 103   case X86::RBP: case X86::EBP: case X86::BP: case X86::BPL: case X86::CH:
 104     return N86::EBP;
 105   case X86::RSI: case X86::ESI: case X86::SI: case X86::SIL: case X86::DH:
 106     return N86::ESI;
 107   case X86::RDI: case X86::EDI: case X86::DI: case X86::DIL: case X86::BH:
 108     return N86::EDI;
 109
 110   case X86::R8:  case X86::R8D:  case X86::R8W:  case X86::R8B:
 111     return N86::EAX;
 112   case X86::R9:  case X86::R9D:  case X86::R9W:  case X86::R9B:
 113     return N86::ECX;
 114   case X86::R10: case X86::R10D: case X86::R10W: case X86::R10B:
 115     return N86::EDX;
 116   case X86::R11: case X86::R11D: case X86::R11W: case X86::R11B:
 117     return N86::EBX;
 118   case X86::R12: case X86::R12D: case X86::R12W: case X86::R12B:
 119     return N86::ESP;
 120   case X86::R13: case X86::R13D: case X86::R13W: case X86::R13B:
 121     return N86::EBP;
 122   case X86::R14: case X86::R14D: case X86::R14W: case X86::R14B:
 123     return N86::ESI;
 124   case X86::R15: case X86::R15D: case X86::R15W: case X86::R15B:
 125     return N86::EDI;
 126
 127   case X86::ST0: case X86::ST1: case X86::ST2: case X86::ST3:
 128   case X86::ST4: case X86::ST5: case X86::ST6: case X86::ST7:
 129     return RegNo-X86::ST0;
 130
 131   case X86::XMM0: case X86::XMM8: case X86::MM0:
 132     return 0;
 133   case X86::XMM1: case X86::XMM9: case X86::MM1:
 134     return 1;
 135   case X86::XMM2: case X86::XMM10: case X86::MM2:
 136     return 2;
 137   case X86::XMM3: case X86::XMM11: case X86::MM3:
 138     return 3;
 139   case X86::XMM4: case X86::XMM12: case X86::MM4:
 140     return 4;
 141   case X86::XMM5: case X86::XMM13: case X86::MM5:
 142     return 5;
 143   case X86::XMM6: case X86::XMM14: case X86::MM6:
 144     return 6;
 145   case X86::XMM7: case X86::XMM15: case X86::MM7:
 146     return 7;
 147
 148   default:
 149     assert(isVirtualRegister(RegNo) && "Unknown physical register!");
 150     llvm_unreachable("Register allocator hasn't allocated reg correctly yet!");
 151     return 0;
 152   }
 153 }
 154
 155 const TargetRegisterClass *
 156 X86RegisterInfo::getMatchingSuperRegClass(const TargetRegisterClass *A,
 157                                           const TargetRegisterClass *B,
 158                                           unsigned SubIdx) const {
 159   switch (SubIdx) {
 160   default: return 0;
 161   case 1:
 162     // 8-bit
 163     if (B == &X86::GR8RegClass) {
 164       if (A->getSize() == 2 || A->getSize() == 4 || A->getSize() == 8)
 165         return A;
 166     } else if (B == &X86::GR8_ABCD_LRegClass || B == &X86::GR8_ABCD_HRegClass) {
 167       if (A == &X86::GR64RegClass || A == &X86::GR64_ABCDRegClass ||
 168           A == &X86::GR64_NOREXRegClass ||
 169           A == &X86::GR64_NOSPRegClass ||
 170           A == &X86::GR64_NOREX_NOSPRegClass)
 171         return &X86::GR64_ABCDRegClass;
 172       else if (A == &X86::GR32RegClass || A == &X86::GR32_ABCDRegClass ||
 173                A == &X86::GR32_NOREXRegClass ||
 174                A == &X86::GR32_NOSPRegClass)
 175         return &X86::GR32_ABCDRegClass;
 176       else if (A == &X86::GR16RegClass || A == &X86::GR16_ABCDRegClass ||
 177                A == &X86::GR16_NOREXRegClass)
 178         return &X86::GR16_ABCDRegClass;
 179     } else if (B == &X86::GR8_NOREXRegClass) {
 180       if (A == &X86::GR64RegClass || A == &X86::GR64_NOREXRegClass ||
 181           A == &X86::GR64_NOSPRegClass || A == &X86::GR64_NOREX_NOSPRegClass)
 182         return &X86::GR64_NOREXRegClass;
 183       else if (A == &X86::GR64_ABCDRegClass)
 184         return &X86::GR64_ABCDRegClass;
 185       else if (A == &X86::GR32RegClass || A == &X86::GR32_NOREXRegClass ||
 186                A == &X86::GR32_NOSPRegClass)
 187         return &X86::GR32_NOREXRegClass;
 188       else if (A == &X86::GR32_ABCDRegClass)
 189         return &X86::GR32_ABCDRegClass;
 190       else if (A == &X86::GR16RegClass || A == &X86::GR16_NOREXRegClass)
 191         return &X86::GR16_NOREXRegClass;
 192       else if (A == &X86::GR16_ABCDRegClass)
 193         return &X86::GR16_ABCDRegClass;
 194     } else if (B == &X86::FR32RegClass) {
 195       return A;
 196     }
 197     break;
 198   case 2:
 199     // 8-bit hi
 200     if (B == &X86::GR8_ABCD_HRegClass) {
 201       if (A == &X86::GR64RegClass || A == &X86::GR64_ABCDRegClass ||
 202           A == &X86::GR64_NOREXRegClass ||
 203           A == &X86::GR64_NOSPRegClass ||
 204           A == &X86::GR64_NOREX_NOSPRegClass)
 205         return &X86::GR64_ABCDRegClass;
 206       else if (A == &X86::GR32RegClass || A == &X86::GR32_ABCDRegClass ||
 207                A == &X86::GR32_NOREXRegClass || A == &X86::GR32_NOSPRegClass)
 208         return &X86::GR32_ABCDRegClass;
 209       else if (A == &X86::GR16RegClass || A == &X86::GR16_ABCDRegClass ||
 210                A == &X86::GR16_NOREXRegClass)
 211         return &X86::GR16_ABCDRegClass;
 212     } else if (B == &X86::FR64RegClass) {
 213       return A;
 214     }
 215     break;
 216   case 3:
 217     // 16-bit
 218     if (B == &X86::GR16RegClass) {
 219       if (A->getSize() == 4 || A->getSize() == 8)
 220         return A;
 221     } else if (B == &X86::GR16_ABCDRegClass) {
 222       if (A == &X86::GR64RegClass || A == &X86::GR64_ABCDRegClass ||
 223           A == &X86::GR64_NOREXRegClass ||
 224           A == &X86::GR64_NOSPRegClass ||
 225           A == &X86::GR64_NOREX_NOSPRegClass)
 226         return &X86::GR64_ABCDRegClass;
 227       else if (A == &X86::GR32RegClass || A == &X86::GR32_ABCDRegClass ||
 228                A == &X86::GR32_NOREXRegClass || A == &X86::GR32_NOSPRegClass)
 229         return &X86::GR32_ABCDRegClass;
 230     } else if (B == &X86::GR16_NOREXRegClass) {
 231       if (A == &X86::GR64RegClass || A == &X86::GR64_NOREXRegClass ||
 232           A == &X86::GR64_NOSPRegClass || A == &X86::GR64_NOREX_NOSPRegClass)
 233         return &X86::GR64_NOREXRegClass;
 234       else if (A == &X86::GR64_ABCDRegClass)
 235         return &X86::GR64_ABCDRegClass;
 236       else if (A == &X86::GR32RegClass || A == &X86::GR32_NOREXRegClass ||
 237                A == &X86::GR32_NOSPRegClass)
 238         return &X86::GR32_NOREXRegClass;
 239       else if (A == &X86::GR32_ABCDRegClass)
 240         return &X86::GR64_ABCDRegClass;
 241     } else if (B == &X86::VR128RegClass) {
 242       return A;
 243     }
 244     break;
 245   case 4:
 246     // 32-bit
 247     if (B == &X86::GR32RegClass || B == &X86::GR32_NOSPRegClass) {
 248       if (A->getSize() == 8)
 249         return A;
 250     } else if (B == &X86::GR32_ABCDRegClass) {
 251       if (A == &X86::GR64RegClass || A == &X86::GR64_ABCDRegClass ||
 252           A == &X86::GR64_NOREXRegClass ||
 253           A == &X86::GR64_NOSPRegClass ||
 254           A == &X86::GR64_NOREX_NOSPRegClass)
 255         return &X86::GR64_ABCDRegClass;
 256     } else if (B == &X86::GR32_NOREXRegClass) {
 257       if (A == &X86::GR64RegClass || A == &X86::GR64_NOREXRegClass ||
 258           A == &X86::GR64_NOSPRegClass || A == &X86::GR64_NOREX_NOSPRegClass)
 259         return &X86::GR64_NOREXRegClass;
 260       else if (A == &X86::GR64_ABCDRegClass)
 261         return &X86::GR64_ABCDRegClass;
 262     }
 263     break;
 264   }
 265   return 0;
 266 }
 267
 268 const TargetRegisterClass *
 269 X86RegisterInfo::getPointerRegClass(unsigned Kind) const {
 270   switch (Kind) {
 271   default: llvm_unreachable("Unexpected Kind in getPointerRegClass!");
 272   case 0: // Normal GPRs.
 273     if (TM.getSubtarget<X86Subtarget>().is64Bit())
 274       return &X86::GR64RegClass;
 275     return &X86::GR32RegClass;
 276   case 1: // Normal GRPs except the stack pointer (for encoding reasons).
 277     if (TM.getSubtarget<X86Subtarget>().is64Bit())
 278       return &X86::GR64_NOSPRegClass;
 279     return &X86::GR32_NOSPRegClass;
 280   }
 281 }
 282
 283 const TargetRegisterClass *
 284 X86RegisterInfo::getCrossCopyRegClass(const TargetRegisterClass *RC) const {
 285   if (RC == &X86::CCRRegClass) {
 286     if (Is64Bit)
 287       return &X86::GR64RegClass;
 288     else
 289       return &X86::GR32RegClass;
 290   }
 291   return NULL;
 292 }
 293
 294 const unsigned *
 295 X86RegisterInfo::getCalleeSavedRegs(const MachineFunction *MF) const {
 296   bool callsEHReturn = false;
 297
 298   if (MF) {
 299     const MachineFrameInfo *MFI = MF->getFrameInfo();
 300     const MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 301     callsEHReturn = (MMI ? MMI->callsEHReturn() : false);
 302   }
 303
 304   static const unsigned CalleeSavedRegs32Bit[] = {
 305     X86::ESI, X86::EDI, X86::EBX, X86::EBP,  0
 306   };
 307
 308   static const unsigned CalleeSavedRegs32EHRet[] = {
 309     X86::EAX, X86::EDX, X86::ESI, X86::EDI, X86::EBX, X86::EBP,  0
 310   };
 311
 312   static const unsigned CalleeSavedRegs64Bit[] = {
 313     X86::RBX, X86::R12, X86::R13, X86::R14, X86::R15, X86::RBP, 0
 314   };
 315
 316   static const unsigned CalleeSavedRegs64EHRet[] = {
 317     X86::RAX, X86::RDX, X86::RBX, X86::R12,
 318     X86::R13, X86::R14, X86::R15, X86::RBP, 0
 319   };
 320
 321   static const unsigned CalleeSavedRegsWin64[] = {
 322     X86::RBX,   X86::RBP,   X86::RDI,   X86::RSI,
 323     X86::R12,   X86::R13,   X86::R14,   X86::R15,
 324     X86::XMM6,  X86::XMM7,  X86::XMM8,  X86::XMM9,
 325     X86::XMM10, X86::XMM11, X86::XMM12, X86::XMM13,
 326     X86::XMM14, X86::XMM15, 0
 327   };
 328
 329   if (Is64Bit) {
 330     if (IsWin64)
 331       return CalleeSavedRegsWin64;
 332     else
 333       return (callsEHReturn ? CalleeSavedRegs64EHRet : CalleeSavedRegs64Bit);
 334   } else {
 335     return (callsEHReturn ? CalleeSavedRegs32EHRet : CalleeSavedRegs32Bit);
 336   }
 337 }
 338
 339 const TargetRegisterClass* const*
 340 X86RegisterInfo::getCalleeSavedRegClasses(const MachineFunction *MF) const {
 341   bool callsEHReturn = false;
 342
 343   if (MF) {
 344     const MachineFrameInfo *MFI = MF->getFrameInfo();
 345     const MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 346     callsEHReturn = (MMI ? MMI->callsEHReturn() : false);
 347   }
 348
 349   static const TargetRegisterClass * const CalleeSavedRegClasses32Bit[] = {
 350     &X86::GR32RegClass, &X86::GR32RegClass,
 351     &X86::GR32RegClass, &X86::GR32RegClass,  0
 352   };
 353   static const TargetRegisterClass * const CalleeSavedRegClasses32EHRet[] = {
 354     &X86::GR32RegClass, &X86::GR32RegClass,
 355     &X86::GR32RegClass, &X86::GR32RegClass,
 356     &X86::GR32RegClass, &X86::GR32RegClass,  0
 357   };
 358   static const TargetRegisterClass * const CalleeSavedRegClasses64Bit[] = {
 359     &X86::GR64RegClass, &X86::GR64RegClass,
 360     &X86::GR64RegClass, &X86::GR64RegClass,
 361     &X86::GR64RegClass, &X86::GR64RegClass, 0
 362   };
 363   static const TargetRegisterClass * const CalleeSavedRegClasses64EHRet[] = {
 364     &X86::GR64RegClass, &X86::GR64RegClass,
 365     &X86::GR64RegClass, &X86::GR64RegClass,
 366     &X86::GR64RegClass, &X86::GR64RegClass,
 367     &X86::GR64RegClass, &X86::GR64RegClass, 0
 368   };
 369   static const TargetRegisterClass * const CalleeSavedRegClassesWin64[] = {
 370     &X86::GR64RegClass,  &X86::GR64RegClass,
 371     &X86::GR64RegClass,  &X86::GR64RegClass,
 372     &X86::GR64RegClass,  &X86::GR64RegClass,
 373     &X86::GR64RegClass,  &X86::GR64RegClass,
 374     &X86::VR128RegClass, &X86::VR128RegClass,
 375     &X86::VR128RegClass, &X86::VR128RegClass,
 376     &X86::VR128RegClass, &X86::VR128RegClass,
 377     &X86::VR128RegClass, &X86::VR128RegClass,
 378     &X86::VR128RegClass, &X86::VR128RegClass, 0
 379   };
 380
 381   if (Is64Bit) {
 382     if (IsWin64)
 383       return CalleeSavedRegClassesWin64;
 384     else
 385       return (callsEHReturn ?
 386               CalleeSavedRegClasses64EHRet : CalleeSavedRegClasses64Bit);
 387   } else {
 388     return (callsEHReturn ?
 389             CalleeSavedRegClasses32EHRet : CalleeSavedRegClasses32Bit);
 390   }
 391 }
 392
 393 BitVector X86RegisterInfo::getReservedRegs(const MachineFunction &MF) const {
 394   BitVector Reserved(getNumRegs());
 395   // Set the stack-pointer register and its aliases as reserved.
 396   Reserved.set(X86::RSP);
 397   Reserved.set(X86::ESP);
 398   Reserved.set(X86::SP);
 399   Reserved.set(X86::SPL);
 400
 401   // Set the instruction pointer register and its aliases as reserved.
 402   Reserved.set(X86::RIP);
 403   Reserved.set(X86::EIP);
 404   Reserved.set(X86::IP);
 405
 406   // Set the frame-pointer register and its aliases as reserved if needed.
 407   if (hasFP(MF)) {
 408     Reserved.set(X86::RBP);
 409     Reserved.set(X86::EBP);
 410     Reserved.set(X86::BP);
 411     Reserved.set(X86::BPL);
 412   }
 413
 414   // Mark the x87 stack registers as reserved, since they don't behave normally
 415   // with respect to liveness. We don't fully model the effects of x87 stack
 416   // pushes and pops after stackification.
 417   Reserved.set(X86::ST0);
 418   Reserved.set(X86::ST1);
 419   Reserved.set(X86::ST2);
 420   Reserved.set(X86::ST3);
 421   Reserved.set(X86::ST4);
 422   Reserved.set(X86::ST5);
 423   Reserved.set(X86::ST6);
 424   Reserved.set(X86::ST7);
 425   return Reserved;
 426 }
 427
 428 //===----------------------------------------------------------------------===//
 429 // Stack Frame Processing methods
 430 //===----------------------------------------------------------------------===//
 431
 432 /// hasFP - Return true if the specified function should have a dedicated frame
 433 /// pointer register.  This is true if the function has variable sized allocas
 434 /// or if frame pointer elimination is disabled.
 435 bool X86RegisterInfo::hasFP(const MachineFunction &MF) const {
 436   const MachineFrameInfo *MFI = MF.getFrameInfo();
 437   const MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 438
 439   return (NoFramePointerElim ||
 440           needsStackRealignment(MF) ||
 441           MFI->hasVarSizedObjects() ||
 442           MFI->isFrameAddressTaken() ||
 443           MF.getInfo<X86MachineFunctionInfo>()->getForceFramePointer() ||
 444           (MMI && MMI->callsUnwindInit()));
 445 }
 446
 447 bool X86RegisterInfo::canRealignStack(const MachineFunction &MF) const {
 448   const MachineFrameInfo *MFI = MF.getFrameInfo();
 449   return (RealignStack &&
 450           !MFI->hasVarSizedObjects());
 451 }
 452
 453 bool X86RegisterInfo::needsStackRealignment(const MachineFunction &MF) const {
 454   const MachineFrameInfo *MFI = MF.getFrameInfo();
 455   const Function *F = MF.getFunction();
 456   bool requiresRealignment =
 457     RealignStack && ((MFI->getMaxAlignment() > StackAlign) ||
 458                      F->hasFnAttr(Attribute::StackAlignment));
 459
 460   // FIXME: Currently we don't support stack realignment for functions with
 461   //        variable-sized allocas.
 462   // FIXME: Temporary disable the error - it seems to be too conservative.
 463   if (0 && requiresRealignment && MFI->hasVarSizedObjects())
 464     llvm_report_error(
 465       "Stack realignment in presense of dynamic allocas is not supported");
 466
 467   return (requiresRealignment && !MFI->hasVarSizedObjects());
 468 }
 469
 470 bool X86RegisterInfo::hasReservedCallFrame(MachineFunction &MF) const {
 471   return !MF.getFrameInfo()->hasVarSizedObjects();
 472 }
 473
 474 bool X86RegisterInfo::hasReservedSpillSlot(MachineFunction &MF, unsigned Reg,
 475                                            int &FrameIdx) const {
 476   if (Reg == FramePtr && hasFP(MF)) {
 477     FrameIdx = MF.getFrameInfo()->getObjectIndexBegin();
 478     return true;
 479   }
 480   return false;
 481 }
 482
 483 int
 484 X86RegisterInfo::getFrameIndexOffset(const MachineFunction &MF, int FI) const {
 485   const TargetFrameInfo &TFI = *MF.getTarget().getFrameInfo();
 486   const MachineFrameInfo *MFI = MF.getFrameInfo();
 487   int Offset = MFI->getObjectOffset(FI) - TFI.getOffsetOfLocalArea();
 488   uint64_t StackSize = MFI->getStackSize();
 489
 490   if (needsStackRealignment(MF)) {
 491     if (FI < 0) {
 492       // Skip the saved EBP.
 493       Offset += SlotSize;
 494     } else {
 495       unsigned Align = MFI->getObjectAlignment(FI);
 496       assert((-(Offset + StackSize)) % Align == 0);
 497       Align = 0;
 498       return Offset + StackSize;
 499     }
 500     // FIXME: Support tail calls
 501   } else {
 502     if (!hasFP(MF))
 503       return Offset + StackSize;
 504
 505     // Skip the saved EBP.
 506     Offset += SlotSize;
 507
 508     // Skip the RETADDR move area
 509     const X86MachineFunctionInfo *X86FI = MF.getInfo<X86MachineFunctionInfo>();
 510     int TailCallReturnAddrDelta = X86FI->getTCReturnAddrDelta();
 511     if (TailCallReturnAddrDelta < 0)
 512       Offset -= TailCallReturnAddrDelta;
 513   }
 514
 515   return Offset;
 516 }
 517
 518 void X86RegisterInfo::
 519 eliminateCallFramePseudoInstr(MachineFunction &MF, MachineBasicBlock &MBB,
 520                               MachineBasicBlock::iterator I) const {
 521   if (!hasReservedCallFrame(MF)) {
 522     // If the stack pointer can be changed after prologue, turn the
 523     // adjcallstackup instruction into a 'sub ESP, <amt>' and the
 524     // adjcallstackdown instruction into 'add ESP, <amt>'
 525     // TODO: consider using push / pop instead of sub + store / add
 526     MachineInstr *Old = I;
 527     uint64_t Amount = Old->getOperand(0).getImm();
 528     if (Amount != 0) {
 529       // We need to keep the stack aligned properly.  To do this, we round the
 530       // amount of space needed for the outgoing arguments up to the next
 531       // alignment boundary.
 532       Amount = (Amount + StackAlign - 1) / StackAlign * StackAlign;
 533
 534       MachineInstr *New = 0;
 535       if (Old->getOpcode() == getCallFrameSetupOpcode()) {
 536         New = BuildMI(MF, Old->getDebugLoc(),
 537                       TII.get(Is64Bit ? X86::SUB64ri32 : X86::SUB32ri),
 538                       StackPtr)
 539           .addReg(StackPtr)
 540           .addImm(Amount);
 541       } else {
 542         assert(Old->getOpcode() == getCallFrameDestroyOpcode());
 543
 544         // Factor out the amount the callee already popped.
 545         uint64_t CalleeAmt = Old->getOperand(1).getImm();
 546         Amount -= CalleeAmt;
 547
 548       if (Amount) {
 549           unsigned Opc = (Amount < 128) ?
 550             (Is64Bit ? X86::ADD64ri8 : X86::ADD32ri8) :
 551             (Is64Bit ? X86::ADD64ri32 : X86::ADD32ri);
 552           New = BuildMI(MF, Old->getDebugLoc(), TII.get(Opc), StackPtr)
 553             .addReg(StackPtr)
 554             .addImm(Amount);
 555         }
 556       }
 557
 558       if (New) {
 559         // The EFLAGS implicit def is dead.
 560         New->getOperand(3).setIsDead();
 561
 562         // Replace the pseudo instruction with a new instruction.
 563         MBB.insert(I, New);
 564       }
 565     }
 566   } else if (I->getOpcode() == getCallFrameDestroyOpcode()) {
 567     // If we are performing frame pointer elimination and if the callee pops
 568     // something off the stack pointer, add it back.  We do this until we have
 569     // more advanced stack pointer tracking ability.
 570     if (uint64_t CalleeAmt = I->getOperand(1).getImm()) {
 571       unsigned Opc = (CalleeAmt < 128) ?
 572         (Is64Bit ? X86::SUB64ri8 : X86::SUB32ri8) :
 573         (Is64Bit ? X86::SUB64ri32 : X86::SUB32ri);
 574       MachineInstr *Old = I;
 575       MachineInstr *New =
 576         BuildMI(MF, Old->getDebugLoc(), TII.get(Opc),
 577                 StackPtr)
 578           .addReg(StackPtr)
 579           .addImm(CalleeAmt);
 580
 581       // The EFLAGS implicit def is dead.
 582       New->getOperand(3).setIsDead();
 583       MBB.insert(I, New);
 584     }
 585   }
 586
 587   MBB.erase(I);
 588 }
 589
 590 unsigned
 591 X86RegisterInfo::eliminateFrameIndex(MachineBasicBlock::iterator II,
 592                                      int SPAdj, int *Value,
 593                                      RegScavenger *RS) const{
 594   assert(SPAdj == 0 && "Unexpected");
 595
 596   unsigned i = 0;
 597   MachineInstr &MI = *II;
 598   MachineFunction &MF = *MI.getParent()->getParent();
 599
 600   while (!MI.getOperand(i).isFI()) {
 601     ++i;
 602     assert(i < MI.getNumOperands() && "Instr doesn't have FrameIndex operand!");
 603   }
 604
 605   int FrameIndex = MI.getOperand(i).getIndex();
 606   unsigned BasePtr;
 607
 608   if (needsStackRealignment(MF))
 609     BasePtr = (FrameIndex < 0 ? FramePtr : StackPtr);
 610   else
 611     BasePtr = (hasFP(MF) ? FramePtr : StackPtr);
 612
 613   // This must be part of a four operand memory reference.  Replace the
 614   // FrameIndex with base register with EBP.  Add an offset to the offset.
 615   MI.getOperand(i).ChangeToRegister(BasePtr, false);
 616
 617   // Now add the frame object offset to the offset from EBP.
 618   if (MI.getOperand(i+3).isImm()) {
 619     // Offset is a 32-bit integer.
 620     int Offset = getFrameIndexOffset(MF, FrameIndex) +
 621       (int)(MI.getOperand(i + 3).getImm());
 622
 623     MI.getOperand(i + 3).ChangeToImmediate(Offset);
 624   } else {
 625     // Offset is symbolic. This is extremely rare.
 626     uint64_t Offset = getFrameIndexOffset(MF, FrameIndex) +
 627                       (uint64_t)MI.getOperand(i+3).getOffset();
 628     MI.getOperand(i+3).setOffset(Offset);
 629   }
 630   return 0;
 631 }
 632
 633 void
 634 X86RegisterInfo::processFunctionBeforeCalleeSavedScan(MachineFunction &MF,
 635                                                       RegScavenger *RS) const {
 636   MachineFrameInfo *MFI = MF.getFrameInfo();
 637
 638   X86MachineFunctionInfo *X86FI = MF.getInfo<X86MachineFunctionInfo>();
 639   int32_t TailCallReturnAddrDelta = X86FI->getTCReturnAddrDelta();
 640
 641   if (TailCallReturnAddrDelta < 0) {
 642     // create RETURNADDR area
 643     //   arg
 644     //   arg
 645     //   RETADDR
 646     //   { ...
 647     //     RETADDR area
 648     //     ...
 649     //   }
 650     //   [EBP]
 651     MFI->CreateFixedObject(-TailCallReturnAddrDelta,
 652                            (-1U*SlotSize)+TailCallReturnAddrDelta,
 653                            true, false);
 654   }
 655
 656   if (hasFP(MF)) {
 657     assert((TailCallReturnAddrDelta <= 0) &&
 658            "The Delta should always be zero or negative");
 659     const TargetFrameInfo &TFI = *MF.getTarget().getFrameInfo();
 660
 661     // Create a frame entry for the EBP register that must be saved.
 662     int FrameIdx = MFI->CreateFixedObject(SlotSize,
 663                                           -(int)SlotSize +
 664                                           TFI.getOffsetOfLocalArea() +
 665                                           TailCallReturnAddrDelta,
 666                                           true, false);
 667     assert(FrameIdx == MFI->getObjectIndexBegin() &&
 668            "Slot for EBP register must be last in order to be found!");
 669     FrameIdx = 0;
 670   }
 671 }
 672
 673 /// emitSPUpdate - Emit a series of instructions to increment / decrement the
 674 /// stack pointer by a constant value.
 675 static
 676 void emitSPUpdate(MachineBasicBlock &MBB, MachineBasicBlock::iterator &MBBI,
 677                   unsigned StackPtr, int64_t NumBytes, bool Is64Bit,
 678                   const TargetInstrInfo &TII) {
 679   bool isSub = NumBytes < 0;
 680   uint64_t Offset = isSub ? -NumBytes : NumBytes;
 681   unsigned Opc = isSub
 682     ? ((Offset < 128) ?
 683        (Is64Bit ? X86::SUB64ri8 : X86::SUB32ri8) :
 684        (Is64Bit ? X86::SUB64ri32 : X86::SUB32ri))
 685     : ((Offset < 128) ?
 686        (Is64Bit ? X86::ADD64ri8 : X86::ADD32ri8) :
 687        (Is64Bit ? X86::ADD64ri32 : X86::ADD32ri));
 688   uint64_t Chunk = (1LL << 31) - 1;
 689   DebugLoc DL = MBB.findDebugLoc(MBBI);
 690
 691   while (Offset) {
 692     uint64_t ThisVal = (Offset > Chunk) ? Chunk : Offset;
 693     MachineInstr *MI =
 694       BuildMI(MBB, MBBI, DL, TII.get(Opc), StackPtr)
 695         .addReg(StackPtr)
 696         .addImm(ThisVal);
 697     MI->getOperand(3).setIsDead(); // The EFLAGS implicit def is dead.
 698     Offset -= ThisVal;
 699   }
 700 }
 701
 702 /// mergeSPUpdatesUp - Merge two stack-manipulating instructions upper iterator.
 703 static
 704 void mergeSPUpdatesUp(MachineBasicBlock &MBB, MachineBasicBlock::iterator &MBBI,
 705                       unsigned StackPtr, uint64_t *NumBytes = NULL) {
 706   if (MBBI == MBB.begin()) return;
 707
 708   MachineBasicBlock::iterator PI = prior(MBBI);
 709   unsigned Opc = PI->getOpcode();
 710   if ((Opc == X86::ADD64ri32 || Opc == X86::ADD64ri8 ||
 711        Opc == X86::ADD32ri || Opc == X86::ADD32ri8) &&
 712       PI->getOperand(0).getReg() == StackPtr) {
 713     if (NumBytes)
 714       *NumBytes += PI->getOperand(2).getImm();
 715     MBB.erase(PI);
 716   } else if ((Opc == X86::SUB64ri32 || Opc == X86::SUB64ri8 ||
 717               Opc == X86::SUB32ri || Opc == X86::SUB32ri8) &&
 718              PI->getOperand(0).getReg() == StackPtr) {
 719     if (NumBytes)
 720       *NumBytes -= PI->getOperand(2).getImm();
 721     MBB.erase(PI);
 722   }
 723 }
 724
 725 /// mergeSPUpdatesUp - Merge two stack-manipulating instructions lower iterator.
 726 static
 727 void mergeSPUpdatesDown(MachineBasicBlock &MBB,
 728                         MachineBasicBlock::iterator &MBBI,
 729                         unsigned StackPtr, uint64_t *NumBytes = NULL) {
 730   // FIXME: THIS ISN'T RUN!!!
 731   return;
 732
 733   if (MBBI == MBB.end()) return;
 734
 735   MachineBasicBlock::iterator NI = llvm::next(MBBI);
 736   if (NI == MBB.end()) return;
 737
 738   unsigned Opc = NI->getOpcode();
 739   if ((Opc == X86::ADD64ri32 || Opc == X86::ADD64ri8 ||
 740        Opc == X86::ADD32ri || Opc == X86::ADD32ri8) &&
 741       NI->getOperand(0).getReg() == StackPtr) {
 742     if (NumBytes)
 743       *NumBytes -= NI->getOperand(2).getImm();
 744     MBB.erase(NI);
 745     MBBI = NI;
 746   } else if ((Opc == X86::SUB64ri32 || Opc == X86::SUB64ri8 ||
 747               Opc == X86::SUB32ri || Opc == X86::SUB32ri8) &&
 748              NI->getOperand(0).getReg() == StackPtr) {
 749     if (NumBytes)
 750       *NumBytes += NI->getOperand(2).getImm();
 751     MBB.erase(NI);
 752     MBBI = NI;
 753   }
 754 }
 755
 756 /// mergeSPUpdates - Checks the instruction before/after the passed
 757 /// instruction. If it is an ADD/SUB instruction it is deleted argument and the
 758 /// stack adjustment is returned as a positive value for ADD and a negative for
 759 /// SUB.
 760 static int mergeSPUpdates(MachineBasicBlock &MBB,
 761                            MachineBasicBlock::iterator &MBBI,
 762                            unsigned StackPtr,
 763                            bool doMergeWithPrevious) {
 764   if ((doMergeWithPrevious && MBBI == MBB.begin()) ||
 765       (!doMergeWithPrevious && MBBI == MBB.end()))
 766     return 0;
 767
 768   MachineBasicBlock::iterator PI = doMergeWithPrevious ? prior(MBBI) : MBBI;
 769   MachineBasicBlock::iterator NI = doMergeWithPrevious ? 0 : llvm::next(MBBI);
 770   unsigned Opc = PI->getOpcode();
 771   int Offset = 0;
 772
 773   if ((Opc == X86::ADD64ri32 || Opc == X86::ADD64ri8 ||
 774        Opc == X86::ADD32ri || Opc == X86::ADD32ri8) &&
 775       PI->getOperand(0).getReg() == StackPtr){
 776     Offset += PI->getOperand(2).getImm();
 777     MBB.erase(PI);
 778     if (!doMergeWithPrevious) MBBI = NI;
 779   } else if ((Opc == X86::SUB64ri32 || Opc == X86::SUB64ri8 ||
 780               Opc == X86::SUB32ri || Opc == X86::SUB32ri8) &&
 781              PI->getOperand(0).getReg() == StackPtr) {
 782     Offset -= PI->getOperand(2).getImm();
 783     MBB.erase(PI);
 784     if (!doMergeWithPrevious) MBBI = NI;
 785   }
 786
 787   return Offset;
 788 }
 789
 790 void X86RegisterInfo::emitCalleeSavedFrameMoves(MachineFunction &MF,
 791                                                 unsigned LabelId,
 792                                                 unsigned FramePtr) const {
 793   MachineFrameInfo *MFI = MF.getFrameInfo();
 794   MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 795   if (!MMI) return;
 796
 797   // Add callee saved registers to move list.
 798   const std::vector<CalleeSavedInfo> &CSI = MFI->getCalleeSavedInfo();
 799   if (CSI.empty()) return;
 800
 801   std::vector<MachineMove> &Moves = MMI->getFrameMoves();
 802   const TargetData *TD = MF.getTarget().getTargetData();
 803   bool HasFP = hasFP(MF);
 804
 805   // Calculate amount of bytes used for return address storing.
 806   int stackGrowth =
 807     (MF.getTarget().getFrameInfo()->getStackGrowthDirection() ==
 808      TargetFrameInfo::StackGrowsUp ?
 809      TD->getPointerSize() : -TD->getPointerSize());
 810
 811   // FIXME: This is dirty hack. The code itself is pretty mess right now.
 812   // It should be rewritten from scratch and generalized sometimes.
 813
 814   // Determine maximum offset (minumum due to stack growth).
 815   int64_t MaxOffset = 0;
 816   for (std::vector<CalleeSavedInfo>::const_iterator
 817          I = CSI.begin(), E = CSI.end(); I != E; ++I)
 818     MaxOffset = std::min(MaxOffset,
 819                          MFI->getObjectOffset(I->getFrameIdx()));
 820
 821   // Calculate offsets.
 822   int64_t saveAreaOffset = (HasFP ? 3 : 2) * stackGrowth;
 823   for (std::vector<CalleeSavedInfo>::const_iterator
 824          I = CSI.begin(), E = CSI.end(); I != E; ++I) {
 825     int64_t Offset = MFI->getObjectOffset(I->getFrameIdx());
 826     unsigned Reg = I->getReg();
 827     Offset = MaxOffset - Offset + saveAreaOffset;
 828
 829     // Don't output a new machine move if we're re-saving the frame
 830     // pointer. This happens when the PrologEpilogInserter has inserted an extra
 831     // "PUSH" of the frame pointer -- the "emitPrologue" method automatically
 832     // generates one when frame pointers are used. If we generate a "machine
 833     // move" for this extra "PUSH", the linker will lose track of the fact that
 834     // the frame pointer should have the value of the first "PUSH" when it's
 835     // trying to unwind.
 836     //
 837     // FIXME: This looks inelegant. It's possibly correct, but it's covering up
 838     //        another bug. I.e., one where we generate a prolog like this:
 839     //
 840     //          pushl  %ebp
 841     //          movl   %esp, %ebp
 842     //          pushl  %ebp
 843     //          pushl  %esi
 844     //           ...
 845     //
 846     //        The immediate re-push of EBP is unnecessary. At the least, it's an
 847     //        optimization bug. EBP can be used as a scratch register in certain
 848     //        cases, but probably not when we have a frame pointer.
 849     if (HasFP && FramePtr == Reg)
 850       continue;
 851
 852     MachineLocation CSDst(MachineLocation::VirtualFP, Offset);
 853     MachineLocation CSSrc(Reg);
 854     Moves.push_back(MachineMove(LabelId, CSDst, CSSrc));
 855   }
 856 }
 857
 858 /// emitPrologue - Push callee-saved registers onto the stack, which
 859 /// automatically adjust the stack pointer. Adjust the stack pointer to allocate
 860 /// space for local variables. Also emit labels used by the exception handler to
 861 /// generate the exception handling frames.
 862 void X86RegisterInfo::emitPrologue(MachineFunction &MF) const {
 863   MachineBasicBlock &MBB = MF.front(); // Prologue goes in entry BB.
 864   MachineBasicBlock::iterator MBBI = MBB.begin();
 865   MachineFrameInfo *MFI = MF.getFrameInfo();
 866   const Function *Fn = MF.getFunction();
 867   const X86Subtarget *Subtarget = &MF.getTarget().getSubtarget<X86Subtarget>();
 868   MachineModuleInfo *MMI = MFI->getMachineModuleInfo();
 869   X86MachineFunctionInfo *X86FI = MF.getInfo<X86MachineFunctionInfo>();
 870   bool needsFrameMoves = (MMI && MMI->hasDebugInfo()) ||
 871                           !Fn->doesNotThrow() || UnwindTablesMandatory;
 872   uint64_t MaxAlign  = MFI->getMaxAlignment(); // Desired stack alignment.
 873   uint64_t StackSize = MFI->getStackSize();    // Number of bytes to allocate.
 874   bool HasFP = hasFP(MF);
 875   DebugLoc DL;
 876
 877   // Add RETADDR move area to callee saved frame size.
 878   int TailCallReturnAddrDelta = X86FI->getTCReturnAddrDelta();
 879   if (TailCallReturnAddrDelta < 0)
 880     X86FI->setCalleeSavedFrameSize(
 881       X86FI->getCalleeSavedFrameSize() - TailCallReturnAddrDelta);
 882
 883   // If this is x86-64 and the Red Zone is not disabled, if we are a leaf
 884   // function, and use up to 128 bytes of stack space, don't have a frame
 885   // pointer, calls, or dynamic alloca then we do not need to adjust the
 886   // stack pointer (we fit in the Red Zone).
 887   if (Is64Bit && !Fn->hasFnAttr(Attribute::NoRedZone) &&
 888       !needsStackRealignment(MF) &&
 889       !MFI->hasVarSizedObjects() &&                // No dynamic alloca.
 890       !MFI->hasCalls() &&                          // No calls.
 891       !Subtarget->isTargetWin64()) {               // Win64 has no Red Zone
 892     uint64_t MinSize = X86FI->getCalleeSavedFrameSize();
 893     if (HasFP) MinSize += SlotSize;
 894     StackSize = std::max(MinSize, StackSize > 128 ? StackSize - 128 : 0);
 895     MFI->setStackSize(StackSize);
 896   } else if (Subtarget->isTargetWin64()) {
 897     // We need to always allocate 32 bytes as register spill area.
 898     // FIXME: We might reuse these 32 bytes for leaf functions.
 899     StackSize += 32;
 900     MFI->setStackSize(StackSize);
 901   }
 902
 903   // Insert stack pointer adjustment for later moving of return addr.  Only
 904   // applies to tail call optimized functions where the callee argument stack
 905   // size is bigger than the callers.
 906   if (TailCallReturnAddrDelta < 0) {
 907     MachineInstr *MI =
 908       BuildMI(MBB, MBBI, DL, TII.get(Is64Bit? X86::SUB64ri32 : X86::SUB32ri),
 909               StackPtr)
 910         .addReg(StackPtr)
 911         .addImm(-TailCallReturnAddrDelta);
 912     MI->getOperand(3).setIsDead(); // The EFLAGS implicit def is dead.
 913   }
 914
 915   // Mapping for machine moves:
 916   //
 917   //   DST: VirtualFP AND
 918   //        SRC: VirtualFP              => DW_CFA_def_cfa_offset
 919   //        ELSE                        => DW_CFA_def_cfa
 920   //
 921   //   SRC: VirtualFP AND
 922   //        DST: Register               => DW_CFA_def_cfa_register
 923   //
 924   //   ELSE
 925   //        OFFSET < 0                  => DW_CFA_offset_extended_sf
 926   //        REG < 64                    => DW_CFA_offset + Reg
 927   //        ELSE                        => DW_CFA_offset_extended
 928
 929   std::vector<MachineMove> &Moves = MMI->getFrameMoves();
 930   const TargetData *TD = MF.getTarget().getTargetData();
 931   uint64_t NumBytes = 0;
 932   int stackGrowth =
 933     (MF.getTarget().getFrameInfo()->getStackGrowthDirection() ==
 934      TargetFrameInfo::StackGrowsUp ?
 935        TD->getPointerSize() : -TD->getPointerSize());
 936
 937   if (HasFP) {
 938     // Calculate required stack adjustment.
 939     uint64_t FrameSize = StackSize - SlotSize;
 940     if (needsStackRealignment(MF))
 941       FrameSize = (FrameSize + MaxAlign - 1) / MaxAlign * MaxAlign;
 942
 943     NumBytes = FrameSize - X86FI->getCalleeSavedFrameSize();
 944
 945     // Get the offset of the stack slot for the EBP register, which is
 946     // guaranteed to be the last slot by processFunctionBeforeFrameFinalized.
 947     // Update the frame offset adjustment.
 948     MFI->setOffsetAdjustment(-NumBytes);
 949
 950     // Save EBP/RBP into the appropriate stack slot.
 951     BuildMI(MBB, MBBI, DL, TII.get(Is64Bit ? X86::PUSH64r : X86::PUSH32r))
 952       .addReg(FramePtr, RegState::Kill);
 953
 954     if (needsFrameMoves) {
 955       // Mark the place where EBP/RBP was saved.
 956       unsigned FrameLabelId = MMI->NextLabelID();
 957       BuildMI(MBB, MBBI, DL, TII.get(X86::DBG_LABEL)).addImm(FrameLabelId);
 958
 959       // Define the current CFA rule to use the provided offset.
 960       if (StackSize) {
 961         MachineLocation SPDst(MachineLocation::VirtualFP);
 962         MachineLocation SPSrc(MachineLocation::VirtualFP, 2 * stackGrowth);
 963         Moves.push_back(MachineMove(FrameLabelId, SPDst, SPSrc));
 964       } else {
 965         // FIXME: Verify & implement for FP
 966         MachineLocation SPDst(StackPtr);
 967         MachineLocation SPSrc(StackPtr, stackGrowth);
 968         Moves.push_back(MachineMove(FrameLabelId, SPDst, SPSrc));
 969       }
 970
 971       // Change the rule for the FramePtr to be an "offset" rule.
 972       MachineLocation FPDst(MachineLocation::VirtualFP,
 973                             2 * stackGrowth);
 974       MachineLocation FPSrc(FramePtr);
 975       Moves.push_back(MachineMove(FrameLabelId, FPDst, FPSrc));
 976     }
 977
 978     // Update EBP with the new base value...
 979     BuildMI(MBB, MBBI, DL,
 980             TII.get(Is64Bit ? X86::MOV64rr : X86::MOV32rr), FramePtr)
 981         .addReg(StackPtr);
 982
 983     if (needsFrameMoves) {
 984       // Mark effective beginning of when frame pointer becomes valid.
 985       unsigned FrameLabelId = MMI->NextLabelID();
 986       BuildMI(MBB, MBBI, DL, TII.get(X86::DBG_LABEL)).addImm(FrameLabelId);
 987
 988       // Define the current CFA to use the EBP/RBP register.
 989       MachineLocation FPDst(FramePtr);
 990       MachineLocation FPSrc(MachineLocation::VirtualFP);
 991       Moves.push_back(MachineMove(FrameLabelId, FPDst, FPSrc));
 992     }
 993
 994     // Mark the FramePtr as live-in in every block except the entry.
 995     for (MachineFunction::iterator I = llvm::next(MF.begin()), E = MF.end();
 996          I != E; ++I)
 997       I->addLiveIn(FramePtr);
 998
 999     // Realign stack
1000     if (needsStackRealignment(MF)) {
1001       MachineInstr *MI =
1002         BuildMI(MBB, MBBI, DL,
1003                 TII.get(Is64Bit ? X86::AND64ri32 : X86::AND32ri),
1004                 StackPtr).addReg(StackPtr).addImm(-MaxAlign);
1005
1006       // The EFLAGS implicit def is dead.
1007       MI->getOperand(3).setIsDead();
1008     }
1009   } else {
1010     NumBytes = StackSize - X86FI->getCalleeSavedFrameSize();
1011   }
1012
1013   // Skip the callee-saved push instructions.
1014   bool PushedRegs = false;
1015   int StackOffset = 2 * stackGrowth;
1016
1017   while (MBBI != MBB.end() &&
1018          (MBBI->getOpcode() == X86::PUSH32r ||
1019           MBBI->getOpcode() == X86::PUSH64r)) {
1020     PushedRegs = true;
1021     ++MBBI;
1022
1023     if (!HasFP && needsFrameMoves) {
1024       // Mark callee-saved push instruction.
1025       unsigned LabelId = MMI->NextLabelID();
1026       BuildMI(MBB, MBBI, DL, TII.get(X86::DBG_LABEL)).addImm(LabelId);
1027
1028       // Define the current CFA rule to use the provided offset.
1029       unsigned Ptr = StackSize ?
1030         MachineLocation::VirtualFP : StackPtr;
1031       MachineLocation SPDst(Ptr);
1032       MachineLocation SPSrc(Ptr, StackOffset);
1033       Moves.push_back(MachineMove(LabelId, SPDst, SPSrc));
1034       StackOffset += stackGrowth;
1035     }
1036   }
1037
1038   DL = MBB.findDebugLoc(MBBI);
1039
1040   // Adjust stack pointer: ESP -= numbytes.
1041   if (NumBytes >= 4096 && Subtarget->isTargetCygMing()) {
1042     // Check, whether EAX is livein for this function.
1043     bool isEAXAlive = false;
1044     for (MachineRegisterInfo::livein_iterator
1045            II = MF.getRegInfo().livein_begin(),
1046            EE = MF.getRegInfo().livein_end(); (II != EE) && !isEAXAlive; ++II) {
1047       unsigned Reg = II->first;
1048       isEAXAlive = (Reg == X86::EAX || Reg == X86::AX ||
1049                     Reg == X86::AH || Reg == X86::AL);
1050     }
1051
1052     // Function prologue calls _alloca to probe the stack when allocating more
1053     // than 4k bytes in one go. Touching the stack at 4K increments is necessary
1054     // to ensure that the guard pages used by the OS virtual memory manager are
1055     // allocated in correct sequence.
1056     if (!isEAXAlive) {
1057       BuildMI(MBB, MBBI, DL, TII.get(X86::MOV32ri), X86::EAX)
1058         .addImm(NumBytes);
1059       BuildMI(MBB, MBBI, DL, TII.get(X86::CALLpcrel32))
1060         .addExternalSymbol("_alloca");
1061     } else {
1062       // Save EAX
1063       BuildMI(MBB, MBBI, DL, TII.get(X86::PUSH32r))
1064         .addReg(X86::EAX, RegState::Kill);
1065
1066       // Allocate NumBytes-4 bytes on stack. We'll also use 4 already
1067       // allocated bytes for EAX.
1068       BuildMI(MBB, MBBI, DL, TII.get(X86::MOV32ri), X86::EAX)
1069         .addImm(NumBytes - 4);
1070       BuildMI(MBB, MBBI, DL, TII.get(X86::CALLpcrel32))
1071         .addExternalSymbol("_alloca");
1072
1073       // Restore EAX
1074       MachineInstr *MI = addRegOffset(BuildMI(MF, DL, TII.get(X86::MOV32rm),
1075                                               X86::EAX),
1076                                       StackPtr, false, NumBytes - 4);
1077       MBB.insert(MBBI, MI);
1078     }
1079   } else if (NumBytes) {
1080     // If there is an SUB32ri of ESP immediately before this instruction, merge
1081     // the two. This can be the case when tail call elimination is enabled and
1082     // the callee has more arguments then the caller.
1083     NumBytes -= mergeSPUpdates(MBB, MBBI, StackPtr, true);
1084
1085     // If there is an ADD32ri or SUB32ri of ESP immediately after this
1086     // instruction, merge the two instructions.
1087     mergeSPUpdatesDown(MBB, MBBI, StackPtr, &NumBytes);
1088
1089     if (NumBytes)
1090       emitSPUpdate(MBB, MBBI, StackPtr, -(int64_t)NumBytes, Is64Bit, TII);
1091   }
1092
1093   if ((NumBytes || PushedRegs) && needsFrameMoves) {
1094     // Mark end of stack pointer adjustment.
1095     unsigned LabelId = MMI->NextLabelID();
1096     BuildMI(MBB, MBBI, DL, TII.get(X86::DBG_LABEL)).addImm(LabelId);
1097
1098     if (!HasFP && NumBytes) {
1099       // Define the current CFA rule to use the provided offset.
1100       if (StackSize) {
1101         MachineLocation SPDst(MachineLocation::VirtualFP);
1102         MachineLocation SPSrc(MachineLocation::VirtualFP,
1103                               -StackSize + stackGrowth);
1104         Moves.push_back(MachineMove(LabelId, SPDst, SPSrc));
1105       } else {
1106         // FIXME: Verify & implement for FP
1107         MachineLocation SPDst(StackPtr);
1108         MachineLocation SPSrc(StackPtr, stackGrowth);
1109         Moves.push_back(MachineMove(LabelId, SPDst, SPSrc));
1110       }
1111     }
1112
1113     // Emit DWARF info specifying the offsets of the callee-saved registers.
1114     if (PushedRegs)
1115       emitCalleeSavedFrameMoves(MF, LabelId, HasFP ? FramePtr : StackPtr);
1116   }
1117 }
1118
1119 void X86RegisterInfo::emitEpilogue(MachineFunction &MF,
1120                                    MachineBasicBlock &MBB) const {
1121   const MachineFrameInfo *MFI = MF.getFrameInfo();
1122   X86MachineFunctionInfo *X86FI = MF.getInfo<X86MachineFunctionInfo>();
1123   MachineBasicBlock::iterator MBBI = prior(MBB.end());
1124   unsigned RetOpcode = MBBI->getOpcode();
1125   DebugLoc DL = MBBI->getDebugLoc();
1126
1127   switch (RetOpcode) {
1128   default:
1129     llvm_unreachable("Can only insert epilog into returning blocks");
1130   case X86::RET:
1131   case X86::RETI:
1132   case X86::TCRETURNdi:
1133   case X86::TCRETURNri:
1134   case X86::TCRETURNri64:
1135   case X86::TCRETURNdi64:
1136   case X86::EH_RETURN:
1137   case X86::EH_RETURN64:
1138   case X86::TAILJMPd:
1139   case X86::TAILJMPr:
1140   case X86::TAILJMPm:
1141     break;  // These are ok
1142   }
1143
1144   // Get the number of bytes to allocate from the FrameInfo.
1145   uint64_t StackSize = MFI->getStackSize();
1146   uint64_t MaxAlign  = MFI->getMaxAlignment();
1147   unsigned CSSize = X86FI->getCalleeSavedFrameSize();
1148   uint64_t NumBytes = 0;
1149
1150   if (hasFP(MF)) {
1151     // Calculate required stack adjustment.
1152     uint64_t FrameSize = StackSize - SlotSize;
1153     if (needsStackRealignment(MF))
1154       FrameSize = (FrameSize + MaxAlign - 1)/MaxAlign*MaxAlign;
1155
1156     NumBytes = FrameSize - CSSize;
1157
1158     // Pop EBP.
1159     BuildMI(MBB, MBBI, DL,
1160             TII.get(Is64Bit ? X86::POP64r : X86::POP32r), FramePtr);
1161   } else {
1162     NumBytes = StackSize - CSSize;
1163   }
1164
1165   // Skip the callee-saved pop instructions.
1166   MachineBasicBlock::iterator LastCSPop = MBBI;
1167   while (MBBI != MBB.begin()) {
1168     MachineBasicBlock::iterator PI = prior(MBBI);
1169     unsigned Opc = PI->getOpcode();
1170
1171     if (Opc != X86::POP32r && Opc != X86::POP64r &&
1172         !PI->getDesc().isTerminator())
1173       break;
1174
1175     --MBBI;
1176   }
1177
1178   DL = MBBI->getDebugLoc();
1179
1180   // If there is an ADD32ri or SUB32ri of ESP immediately before this
1181   // instruction, merge the two instructions.
1182   if (NumBytes || MFI->hasVarSizedObjects())
1183     mergeSPUpdatesUp(MBB, MBBI, StackPtr, &NumBytes);
1184
1185   // If dynamic alloca is used, then reset esp to point to the last callee-saved
1186   // slot before popping them off! Same applies for the case, when stack was
1187   // realigned.
1188   if (needsStackRealignment(MF)) {
1189     // We cannot use LEA here, because stack pointer was realigned. We need to
1190     // deallocate local frame back.
1191     if (CSSize) {
1192       emitSPUpdate(MBB, MBBI, StackPtr, NumBytes, Is64Bit, TII);
1193       MBBI = prior(LastCSPop);
1194     }
1195
1196     BuildMI(MBB, MBBI, DL,
1197             TII.get(Is64Bit ? X86::MOV64rr : X86::MOV32rr),
1198             StackPtr).addReg(FramePtr);
1199   } else if (MFI->hasVarSizedObjects()) {
1200     if (CSSize) {
1201       unsigned Opc = Is64Bit ? X86::LEA64r : X86::LEA32r;
1202       MachineInstr *MI =
1203         addLeaRegOffset(BuildMI(MF, DL, TII.get(Opc), StackPtr),
1204                         FramePtr, false, -CSSize);
1205       MBB.insert(MBBI, MI);
1206     } else {
1207       BuildMI(MBB, MBBI, DL,
1208               TII.get(Is64Bit ? X86::MOV64rr : X86::MOV32rr), StackPtr)
1209         .addReg(FramePtr);
1210     }
1211   } else if (NumBytes) {
1212     // Adjust stack pointer back: ESP += numbytes.
1213     emitSPUpdate(MBB, MBBI, StackPtr, NumBytes, Is64Bit, TII);
1214   }
1215
1216   // We're returning from function via eh_return.
1217   if (RetOpcode == X86::EH_RETURN || RetOpcode == X86::EH_RETURN64) {
1218     MBBI = prior(MBB.end());
1219     MachineOperand &DestAddr  = MBBI->getOperand(0);
1220     assert(DestAddr.isReg() && "Offset should be in register!");
1221     BuildMI(MBB, MBBI, DL,
1222             TII.get(Is64Bit ? X86::MOV64rr : X86::MOV32rr),
1223             StackPtr).addReg(DestAddr.getReg());
1224   } else if (RetOpcode == X86::TCRETURNri || RetOpcode == X86::TCRETURNdi ||
1225              RetOpcode== X86::TCRETURNri64 || RetOpcode == X86::TCRETURNdi64) {
1226     // Tail call return: adjust the stack pointer and jump to callee.
1227     MBBI = prior(MBB.end());
1228     MachineOperand &JumpTarget = MBBI->getOperand(0);
1229     MachineOperand &StackAdjust = MBBI->getOperand(1);
1230     assert(StackAdjust.isImm() && "Expecting immediate value.");
1231
1232     // Adjust stack pointer.
1233     int StackAdj = StackAdjust.getImm();
1234     int MaxTCDelta = X86FI->getTCReturnAddrDelta();
1235     int Offset = 0;
1236     assert(MaxTCDelta <= 0 && "MaxTCDelta should never be positive");
1237
1238     // Incoporate the retaddr area.
1239     Offset = StackAdj-MaxTCDelta;
1240     assert(Offset >= 0 && "Offset should never be negative");
1241
1242     if (Offset) {
1243       // Check for possible merge with preceeding ADD instruction.
1244       Offset += mergeSPUpdates(MBB, MBBI, StackPtr, true);
1245       emitSPUpdate(MBB, MBBI, StackPtr, Offset, Is64Bit, TII);
1246     }
1247
1248     // Jump to label or value in register.
1249     if (RetOpcode == X86::TCRETURNdi|| RetOpcode == X86::TCRETURNdi64) {
1250       BuildMI(MBB, MBBI, DL, TII.get(X86::TAILJMPd)).
1251         addGlobalAddress(JumpTarget.getGlobal(), JumpTarget.getOffset(),
1252                          JumpTarget.getTargetFlags());
1253     } else if (RetOpcode == X86::TCRETURNri64) {
1254       BuildMI(MBB, MBBI, DL, TII.get(X86::TAILJMPr64), JumpTarget.getReg());
1255     } else {
1256       BuildMI(MBB, MBBI, DL, TII.get(X86::TAILJMPr), JumpTarget.getReg());
1257     }
1258
1259     MachineInstr *NewMI = prior(MBBI);
1260     for (unsigned i = 2, e = MBBI->getNumOperands(); i != e; ++i)
1261       NewMI->addOperand(MBBI->getOperand(i));
1262
1263     // Delete the pseudo instruction TCRETURN.
1264     MBB.erase(MBBI);
1265   } else if ((RetOpcode == X86::RET || RetOpcode == X86::RETI) &&
1266              (X86FI->getTCReturnAddrDelta() < 0)) {
1267     // Add the return addr area delta back since we are not tail calling.
1268     int delta = -1*X86FI->getTCReturnAddrDelta();
1269     MBBI = prior(MBB.end());
1270
1271     // Check for possible merge with preceeding ADD instruction.
1272     delta += mergeSPUpdates(MBB, MBBI, StackPtr, true);
1273     emitSPUpdate(MBB, MBBI, StackPtr, delta, Is64Bit, TII);
1274   }
1275 }
1276
1277 unsigned X86RegisterInfo::getRARegister() const {
1278   return Is64Bit ? X86::RIP     // Should have dwarf #16.
1279                  : X86::EIP;    // Should have dwarf #8.
1280 }
1281
1282 unsigned X86RegisterInfo::getFrameRegister(const MachineFunction &MF) const {
1283   return hasFP(MF) ? FramePtr : StackPtr;
1284 }
1285
1286 void
1287 X86RegisterInfo::getInitialFrameState(std::vector<MachineMove> &Moves) const {
1288   // Calculate amount of bytes used for return address storing
1289   int stackGrowth = (Is64Bit ? -8 : -4);
1290
1291   // Initial state of the frame pointer is esp+4.
1292   MachineLocation Dst(MachineLocation::VirtualFP);
1293   MachineLocation Src(StackPtr, stackGrowth);
1294   Moves.push_back(MachineMove(0, Dst, Src));
1295
1296   // Add return address to move list
1297   MachineLocation CSDst(StackPtr, stackGrowth);
1298   MachineLocation CSSrc(getRARegister());
1299   Moves.push_back(MachineMove(0, CSDst, CSSrc));
1300 }
1301
1302 unsigned X86RegisterInfo::getEHExceptionRegister() const {
1303   llvm_unreachable("What is the exception register");
1304   return 0;
1305 }
1306
1307 unsigned X86RegisterInfo::getEHHandlerRegister() const {
1308   llvm_unreachable("What is the exception handler register");
1309   return 0;
1310 }
1311
1312 namespace llvm {
1313 unsigned getX86SubSuperRegister(unsigned Reg, EVT VT, bool High) {
1314   switch (VT.getSimpleVT().SimpleTy) {
1315   default: return Reg;
1316   case MVT::i8:
1317     if (High) {
1318       switch (Reg) {
1319       default: return 0;
1320       case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
1321         return X86::AH;
1322       case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
1323         return X86::DH;
1324       case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
1325         return X86::CH;
1326       case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
1327         return X86::BH;
1328       }
1329     } else {
1330       switch (Reg) {
1331       default: return 0;
1332       case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
1333         return X86::AL;
1334       case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
1335         return X86::DL;
1336       case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
1337         return X86::CL;
1338       case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
1339         return X86::BL;
1340       case X86::SIL: case X86::SI: case X86::ESI: case X86::RSI:
1341         return X86::SIL;
1342       case X86::DIL: case X86::DI: case X86::EDI: case X86::RDI:
1343         return X86::DIL;
1344       case X86::BPL: case X86::BP: case X86::EBP: case X86::RBP:
1345         return X86::BPL;
1346       case X86::SPL: case X86::SP: case X86::ESP: case X86::RSP:
1347         return X86::SPL;
1348       case X86::R8B: case X86::R8W: case X86::R8D: case X86::R8:
1349         return X86::R8B;
1350       case X86::R9B: case X86::R9W: case X86::R9D: case X86::R9:
1351         return X86::R9B;
1352       case X86::R10B: case X86::R10W: case X86::R10D: case X86::R10:
1353         return X86::R10B;
1354       case X86::R11B: case X86::R11W: case X86::R11D: case X86::R11:
1355         return X86::R11B;
1356       case X86::R12B: case X86::R12W: case X86::R12D: case X86::R12:
1357         return X86::R12B;
1358       case X86::R13B: case X86::R13W: case X86::R13D: case X86::R13:
1359         return X86::R13B;
1360       case X86::R14B: case X86::R14W: case X86::R14D: case X86::R14:
1361         return X86::R14B;
1362       case X86::R15B: case X86::R15W: case X86::R15D: case X86::R15:
1363         return X86::R15B;
1364       }
1365     }
1366   case MVT::i16:
1367     switch (Reg) {
1368     default: return Reg;
1369     case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
1370       return X86::AX;
1371     case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
1372       return X86::DX;
1373     case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
1374       return X86::CX;
1375     case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
1376       return X86::BX;
1377     case X86::SIL: case X86::SI: case X86::ESI: case X86::RSI:
1378       return X86::SI;
1379     case X86::DIL: case X86::DI: case X86::EDI: case X86::RDI:
1380       return X86::DI;
1381     case X86::BPL: case X86::BP: case X86::EBP: case X86::RBP:
1382       return X86::BP;
1383     case X86::SPL: case X86::SP: case X86::ESP: case X86::RSP:
1384       return X86::SP;
1385     case X86::R8B: case X86::R8W: case X86::R8D: case X86::R8:
1386       return X86::R8W;
1387     case X86::R9B: case X86::R9W: case X86::R9D: case X86::R9:
1388       return X86::R9W;
1389     case X86::R10B: case X86::R10W: case X86::R10D: case X86::R10:
1390       return X86::R10W;
1391     case X86::R11B: case X86::R11W: case X86::R11D: case X86::R11:
1392       return X86::R11W;
1393     case X86::R12B: case X86::R12W: case X86::R12D: case X86::R12:
1394       return X86::R12W;
1395     case X86::R13B: case X86::R13W: case X86::R13D: case X86::R13:
1396       return X86::R13W;
1397     case X86::R14B: case X86::R14W: case X86::R14D: case X86::R14:
1398       return X86::R14W;
1399     case X86::R15B: case X86::R15W: case X86::R15D: case X86::R15:
1400       return X86::R15W;
1401     }
1402   case MVT::i32:
1403     switch (Reg) {
1404     default: return Reg;
1405     case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
1406       return X86::EAX;
1407     case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
1408       return X86::EDX;
1409     case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
1410       return X86::ECX;
1411     case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
1412       return X86::EBX;
1413     case X86::SIL: case X86::SI: case X86::ESI: case X86::RSI:
1414       return X86::ESI;
1415     case X86::DIL: case X86::DI: case X86::EDI: case X86::RDI:
1416       return X86::EDI;
1417     case X86::BPL: case X86::BP: case X86::EBP: case X86::RBP:
1418       return X86::EBP;
1419     case X86::SPL: case X86::SP: case X86::ESP: case X86::RSP:
1420       return X86::ESP;
1421     case X86::R8B: case X86::R8W: case X86::R8D: case X86::R8:
1422       return X86::R8D;
1423     case X86::R9B: case X86::R9W: case X86::R9D: case X86::R9:
1424       return X86::R9D;
1425     case X86::R10B: case X86::R10W: case X86::R10D: case X86::R10:
1426       return X86::R10D;
1427     case X86::R11B: case X86::R11W: case X86::R11D: case X86::R11:
1428       return X86::R11D;
1429     case X86::R12B: case X86::R12W: case X86::R12D: case X86::R12:
1430       return X86::R12D;
1431     case X86::R13B: case X86::R13W: case X86::R13D: case X86::R13:
1432       return X86::R13D;
1433     case X86::R14B: case X86::R14W: case X86::R14D: case X86::R14:
1434       return X86::R14D;
1435     case X86::R15B: case X86::R15W: case X86::R15D: case X86::R15:
1436       return X86::R15D;
1437     }
1438   case MVT::i64:
1439     switch (Reg) {
1440     default: return Reg;
1441     case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
1442       return X86::RAX;
1443     case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
1444       return X86::RDX;
1445     case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
1446       return X86::RCX;
1447     case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
1448       return X86::RBX;
1449     case X86::SIL: case X86::SI: case X86::ESI: case X86::RSI:
1450       return X86::RSI;
1451     case X86::DIL: case X86::DI: case X86::EDI: case X86::RDI:
1452       return X86::RDI;
1453     case X86::BPL: case X86::BP: case X86::EBP: case X86::RBP:
1454       return X86::RBP;
1455     case X86::SPL: case X86::SP: case X86::ESP: case X86::RSP:
1456       return X86::RSP;
1457     case X86::R8B: case X86::R8W: case X86::R8D: case X86::R8:
1458       return X86::R8;
1459     case X86::R9B: case X86::R9W: case X86::R9D: case X86::R9:
1460       return X86::R9;
1461     case X86::R10B: case X86::R10W: case X86::R10D: case X86::R10:
1462       return X86::R10;
1463     case X86::R11B: case X86::R11W: case X86::R11D: case X86::R11:
1464       return X86::R11;
1465     case X86::R12B: case X86::R12W: case X86::R12D: case X86::R12:
1466       return X86::R12;
1467     case X86::R13B: case X86::R13W: case X86::R13D: case X86::R13:
1468       return X86::R13;
1469     case X86::R14B: case X86::R14W: case X86::R14D: case X86::R14:
1470       return X86::R14;
1471     case X86::R15B: case X86::R15W: case X86::R15D: case X86::R15:
1472       return X86::R15;
1473     }
1474   }
1475
1476   return Reg;
1477 }
1478 }
1479
1480 #include "X86GenRegisterInfo.inc"