lib/Target/X86/X86MCInstLower.cpp

   1 //===-- X86MCInstLower.cpp - Convert X86 MachineInstr to an MCInst --------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains code to lower X86 MachineInstrs to their corresponding
  11 // MCInst records.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #include "X86AsmPrinter.h"
  16 #include "InstPrinter/X86ATTInstPrinter.h"
  17 #include "X86COFFMachineModuleInfo.h"
  18 #include "llvm/ADT/SmallString.h"
  19 #include "llvm/CodeGen/MachineModuleInfoImpls.h"
  20 #include "llvm/CodeGen/StackMaps.h"
  21 #include "llvm/IR/Type.h"
  22 #include "llvm/MC/MCAsmInfo.h"
  23 #include "llvm/MC/MCContext.h"
  24 #include "llvm/MC/MCExpr.h"
  25 #include "llvm/MC/MCInst.h"
  26 #include "llvm/MC/MCInstBuilder.h"
  27 #include "llvm/MC/MCStreamer.h"
  28 #include "llvm/MC/MCSymbol.h"
  29 #include "llvm/Support/FormattedStream.h"
  30 #include "llvm/Target/Mangler.h"
  31 using namespace llvm;
  32
  33 namespace {
  34
  35 /// X86MCInstLower - This class is used to lower an MachineInstr into an MCInst.
  36 class X86MCInstLower {
  37   MCContext &Ctx;
  38   const MachineFunction &MF;
  39   const TargetMachine &TM;
  40   const MCAsmInfo &MAI;
  41   X86AsmPrinter &AsmPrinter;
  42 public:
  43   X86MCInstLower(const MachineFunction &MF, X86AsmPrinter &asmprinter);
  44
  45   void Lower(const MachineInstr *MI, MCInst &OutMI) const;
  46
  47   MCSymbol *GetSymbolFromOperand(const MachineOperand &MO) const;
  48   MCOperand LowerSymbolOperand(const MachineOperand &MO, MCSymbol *Sym) const;
  49
  50 private:
  51   MachineModuleInfoMachO &getMachOMMI() const;
  52   Mangler *getMang() const {
  53     return AsmPrinter.Mang;
  54   }
  55 };
  56
  57 } // end anonymous namespace
  58
  59 X86MCInstLower::X86MCInstLower(const MachineFunction &mf,
  60                                X86AsmPrinter &asmprinter)
  61 : Ctx(mf.getContext()), MF(mf), TM(mf.getTarget()),
  62   MAI(*TM.getMCAsmInfo()), AsmPrinter(asmprinter) {}
  63
  64 MachineModuleInfoMachO &X86MCInstLower::getMachOMMI() const {
  65   return MF.getMMI().getObjFileInfo<MachineModuleInfoMachO>();
  66 }
  67
  68
  69 /// GetSymbolFromOperand - Lower an MO_GlobalAddress or MO_ExternalSymbol
  70 /// operand to an MCSymbol.
  71 MCSymbol *X86MCInstLower::
  72 GetSymbolFromOperand(const MachineOperand &MO) const {
  73   assert((MO.isGlobal() || MO.isSymbol() || MO.isMBB()) && "Isn't a symbol reference");
  74
  75   SmallString<128> Name;
  76   StringRef Suffix;
  77
  78   switch (MO.getTargetFlags()) {
  79   case X86II::MO_DLLIMPORT:
  80     // Handle dllimport linkage.
  81     Name += "__imp_";
  82     break;
  83   case X86II::MO_DARWIN_STUB:
  84     Suffix = "$stub";
  85     break;
  86   case X86II::MO_DARWIN_NONLAZY:
  87   case X86II::MO_DARWIN_NONLAZY_PIC_BASE:
  88   case X86II::MO_DARWIN_HIDDEN_NONLAZY_PIC_BASE:
  89     Suffix = "$non_lazy_ptr";
  90     break;
  91   }
  92
  93   if (!Suffix.empty())
  94     Name += MAI.getPrivateGlobalPrefix();
  95
  96   unsigned PrefixLen = Name.size();
  97
  98   if (MO.isGlobal()) {
  99     const GlobalValue *GV = MO.getGlobal();
 100     getMang()->getNameWithPrefix(Name, GV);
 101   } else if (MO.isSymbol()) {
 102     getMang()->getNameWithPrefix(Name, MO.getSymbolName());
 103   } else if (MO.isMBB()) {
 104     Name += MO.getMBB()->getSymbol()->getName();
 105   }
 106   unsigned OrigLen = Name.size() - PrefixLen;
 107
 108   Name += Suffix;
 109   MCSymbol *Sym = Ctx.GetOrCreateSymbol(Name);
 110
 111   StringRef OrigName = StringRef(Name).substr(PrefixLen, OrigLen);
 112
 113   // If the target flags on the operand changes the name of the symbol, do that
 114   // before we return the symbol.
 115   switch (MO.getTargetFlags()) {
 116   default: break;
 117   case X86II::MO_DARWIN_NONLAZY:
 118   case X86II::MO_DARWIN_NONLAZY_PIC_BASE: {
 119     MachineModuleInfoImpl::StubValueTy &StubSym =
 120       getMachOMMI().getGVStubEntry(Sym);
 121     if (StubSym.getPointer() == 0) {
 122       assert(MO.isGlobal() && "Extern symbol not handled yet");
 123       StubSym =
 124         MachineModuleInfoImpl::
 125         StubValueTy(AsmPrinter.getSymbol(MO.getGlobal()),
 126                     !MO.getGlobal()->hasInternalLinkage());
 127     }
 128     break;
 129   }
 130   case X86II::MO_DARWIN_HIDDEN_NONLAZY_PIC_BASE: {
 131     MachineModuleInfoImpl::StubValueTy &StubSym =
 132       getMachOMMI().getHiddenGVStubEntry(Sym);
 133     if (StubSym.getPointer() == 0) {
 134       assert(MO.isGlobal() && "Extern symbol not handled yet");
 135       StubSym =
 136         MachineModuleInfoImpl::
 137         StubValueTy(AsmPrinter.getSymbol(MO.getGlobal()),
 138                     !MO.getGlobal()->hasInternalLinkage());
 139     }
 140     break;
 141   }
 142   case X86II::MO_DARWIN_STUB: {
 143     MachineModuleInfoImpl::StubValueTy &StubSym =
 144       getMachOMMI().getFnStubEntry(Sym);
 145     if (StubSym.getPointer())
 146       return Sym;
 147
 148     if (MO.isGlobal()) {
 149       StubSym =
 150         MachineModuleInfoImpl::
 151         StubValueTy(AsmPrinter.getSymbol(MO.getGlobal()),
 152                     !MO.getGlobal()->hasInternalLinkage());
 153     } else {
 154       StubSym =
 155         MachineModuleInfoImpl::
 156         StubValueTy(Ctx.GetOrCreateSymbol(OrigName), false);
 157     }
 158     break;
 159   }
 160   }
 161
 162   return Sym;
 163 }
 164
 165 MCOperand X86MCInstLower::LowerSymbolOperand(const MachineOperand &MO,
 166                                              MCSymbol *Sym) const {
 167   // FIXME: We would like an efficient form for this, so we don't have to do a
 168   // lot of extra uniquing.
 169   const MCExpr *Expr = 0;
 170   MCSymbolRefExpr::VariantKind RefKind = MCSymbolRefExpr::VK_None;
 171
 172   switch (MO.getTargetFlags()) {
 173   default: llvm_unreachable("Unknown target flag on GV operand");
 174   case X86II::MO_NO_FLAG:    // No flag.
 175   // These affect the name of the symbol, not any suffix.
 176   case X86II::MO_DARWIN_NONLAZY:
 177   case X86II::MO_DLLIMPORT:
 178   case X86II::MO_DARWIN_STUB:
 179     break;
 180
 181   case X86II::MO_TLVP:      RefKind = MCSymbolRefExpr::VK_TLVP; break;
 182   case X86II::MO_TLVP_PIC_BASE:
 183     Expr = MCSymbolRefExpr::Create(Sym, MCSymbolRefExpr::VK_TLVP, Ctx);
 184     // Subtract the pic base.
 185     Expr = MCBinaryExpr::CreateSub(Expr,
 186                                   MCSymbolRefExpr::Create(MF.getPICBaseSymbol(),
 187                                                            Ctx),
 188                                    Ctx);
 189     break;
 190   case X86II::MO_SECREL:    RefKind = MCSymbolRefExpr::VK_SECREL; break;
 191   case X86II::MO_TLSGD:     RefKind = MCSymbolRefExpr::VK_TLSGD; break;
 192   case X86II::MO_TLSLD:     RefKind = MCSymbolRefExpr::VK_TLSLD; break;
 193   case X86II::MO_TLSLDM:    RefKind = MCSymbolRefExpr::VK_TLSLDM; break;
 194   case X86II::MO_GOTTPOFF:  RefKind = MCSymbolRefExpr::VK_GOTTPOFF; break;
 195   case X86II::MO_INDNTPOFF: RefKind = MCSymbolRefExpr::VK_INDNTPOFF; break;
 196   case X86II::MO_TPOFF:     RefKind = MCSymbolRefExpr::VK_TPOFF; break;
 197   case X86II::MO_DTPOFF:    RefKind = MCSymbolRefExpr::VK_DTPOFF; break;
 198   case X86II::MO_NTPOFF:    RefKind = MCSymbolRefExpr::VK_NTPOFF; break;
 199   case X86II::MO_GOTNTPOFF: RefKind = MCSymbolRefExpr::VK_GOTNTPOFF; break;
 200   case X86II::MO_GOTPCREL:  RefKind = MCSymbolRefExpr::VK_GOTPCREL; break;
 201   case X86II::MO_GOT:       RefKind = MCSymbolRefExpr::VK_GOT; break;
 202   case X86II::MO_GOTOFF:    RefKind = MCSymbolRefExpr::VK_GOTOFF; break;
 203   case X86II::MO_PLT:       RefKind = MCSymbolRefExpr::VK_PLT; break;
 204   case X86II::MO_PIC_BASE_OFFSET:
 205   case X86II::MO_DARWIN_NONLAZY_PIC_BASE:
 206   case X86II::MO_DARWIN_HIDDEN_NONLAZY_PIC_BASE:
 207     Expr = MCSymbolRefExpr::Create(Sym, Ctx);
 208     // Subtract the pic base.
 209     Expr = MCBinaryExpr::CreateSub(Expr,
 210                             MCSymbolRefExpr::Create(MF.getPICBaseSymbol(), Ctx),
 211                                    Ctx);
 212     if (MO.isJTI() && MAI.hasSetDirective()) {
 213       // If .set directive is supported, use it to reduce the number of
 214       // relocations the assembler will generate for differences between
 215       // local labels. This is only safe when the symbols are in the same
 216       // section so we are restricting it to jumptable references.
 217       MCSymbol *Label = Ctx.CreateTempSymbol();
 218       AsmPrinter.OutStreamer.EmitAssignment(Label, Expr);
 219       Expr = MCSymbolRefExpr::Create(Label, Ctx);
 220     }
 221     break;
 222   }
 223
 224   if (Expr == 0)
 225     Expr = MCSymbolRefExpr::Create(Sym, RefKind, Ctx);
 226
 227   if (!MO.isJTI() && !MO.isMBB() && MO.getOffset())
 228     Expr = MCBinaryExpr::CreateAdd(Expr,
 229                                    MCConstantExpr::Create(MO.getOffset(), Ctx),
 230                                    Ctx);
 231   return MCOperand::CreateExpr(Expr);
 232 }
 233
 234
 235 /// \brief Simplify FOO $imm, %{al,ax,eax,rax} to FOO $imm, for instruction with
 236 /// a short fixed-register form.
 237 static void SimplifyShortImmForm(MCInst &Inst, unsigned Opcode) {
 238   unsigned ImmOp = Inst.getNumOperands() - 1;
 239   assert(Inst.getOperand(0).isReg() &&
 240          (Inst.getOperand(ImmOp).isImm() || Inst.getOperand(ImmOp).isExpr()) &&
 241          ((Inst.getNumOperands() == 3 && Inst.getOperand(1).isReg() &&
 242            Inst.getOperand(0).getReg() == Inst.getOperand(1).getReg()) ||
 243           Inst.getNumOperands() == 2) && "Unexpected instruction!");
 244
 245   // Check whether the destination register can be fixed.
 246   unsigned Reg = Inst.getOperand(0).getReg();
 247   if (Reg != X86::AL && Reg != X86::AX && Reg != X86::EAX && Reg != X86::RAX)
 248     return;
 249
 250   // If so, rewrite the instruction.
 251   MCOperand Saved = Inst.getOperand(ImmOp);
 252   Inst = MCInst();
 253   Inst.setOpcode(Opcode);
 254   Inst.addOperand(Saved);
 255 }
 256
 257 /// \brief If a movsx instruction has a shorter encoding for the used register
 258 /// simplify the instruction to use it instead.
 259 static void SimplifyMOVSX(MCInst &Inst) {
 260   unsigned NewOpcode = 0;
 261   unsigned Op0 = Inst.getOperand(0).getReg(), Op1 = Inst.getOperand(1).getReg();
 262   switch (Inst.getOpcode()) {
 263   default:
 264     llvm_unreachable("Unexpected instruction!");
 265   case X86::MOVSX16rr8:  // movsbw %al, %ax   --> cbtw
 266     if (Op0 == X86::AX && Op1 == X86::AL)
 267       NewOpcode = X86::CBW;
 268     break;
 269   case X86::MOVSX32rr16: // movswl %ax, %eax  --> cwtl
 270     if (Op0 == X86::EAX && Op1 == X86::AX)
 271       NewOpcode = X86::CWDE;
 272     break;
 273   case X86::MOVSX64rr32: // movslq %eax, %rax --> cltq
 274     if (Op0 == X86::RAX && Op1 == X86::EAX)
 275       NewOpcode = X86::CDQE;
 276     break;
 277   }
 278
 279   if (NewOpcode != 0) {
 280     Inst = MCInst();
 281     Inst.setOpcode(NewOpcode);
 282   }
 283 }
 284
 285 /// \brief Simplify things like MOV32rm to MOV32o32a.
 286 static void SimplifyShortMoveForm(X86AsmPrinter &Printer, MCInst &Inst,
 287                                   unsigned Opcode) {
 288   // Don't make these simplifications in 64-bit mode; other assemblers don't
 289   // perform them because they make the code larger.
 290   if (Printer.getSubtarget().is64Bit())
 291     return;
 292
 293   bool IsStore = Inst.getOperand(0).isReg() && Inst.getOperand(1).isReg();
 294   unsigned AddrBase = IsStore;
 295   unsigned RegOp = IsStore ? 0 : 5;
 296   unsigned AddrOp = AddrBase + 3;
 297   assert(Inst.getNumOperands() == 6 && Inst.getOperand(RegOp).isReg() &&
 298          Inst.getOperand(AddrBase + 0).isReg() && // base
 299          Inst.getOperand(AddrBase + 1).isImm() && // scale
 300          Inst.getOperand(AddrBase + 2).isReg() && // index register
 301          (Inst.getOperand(AddrOp).isExpr() ||     // address
 302           Inst.getOperand(AddrOp).isImm())&&
 303          Inst.getOperand(AddrBase + 4).isReg() && // segment
 304          "Unexpected instruction!");
 305
 306   // Check whether the destination register can be fixed.
 307   unsigned Reg = Inst.getOperand(RegOp).getReg();
 308   if (Reg != X86::AL && Reg != X86::AX && Reg != X86::EAX && Reg != X86::RAX)
 309     return;
 310
 311   // Check whether this is an absolute address.
 312   // FIXME: We know TLVP symbol refs aren't, but there should be a better way
 313   // to do this here.
 314   bool Absolute = true;
 315   if (Inst.getOperand(AddrOp).isExpr()) {
 316     const MCExpr *MCE = Inst.getOperand(AddrOp).getExpr();
 317     if (const MCSymbolRefExpr *SRE = dyn_cast<MCSymbolRefExpr>(MCE))
 318       if (SRE->getKind() == MCSymbolRefExpr::VK_TLVP)
 319         Absolute = false;
 320   }
 321
 322   if (Absolute &&
 323       (Inst.getOperand(AddrBase + 0).getReg() != 0 ||
 324        Inst.getOperand(AddrBase + 2).getReg() != 0 ||
 325        Inst.getOperand(AddrBase + 4).getReg() != 0 ||
 326        Inst.getOperand(AddrBase + 1).getImm() != 1))
 327     return;
 328
 329   // If so, rewrite the instruction.
 330   MCOperand Saved = Inst.getOperand(AddrOp);
 331   Inst = MCInst();
 332   Inst.setOpcode(Opcode);
 333   Inst.addOperand(Saved);
 334 }
 335
 336 void X86MCInstLower::Lower(const MachineInstr *MI, MCInst &OutMI) const {
 337   OutMI.setOpcode(MI->getOpcode());
 338
 339   for (unsigned i = 0, e = MI->getNumOperands(); i != e; ++i) {
 340     const MachineOperand &MO = MI->getOperand(i);
 341
 342     MCOperand MCOp;
 343     switch (MO.getType()) {
 344     default:
 345       MI->dump();
 346       llvm_unreachable("unknown operand type");
 347     case MachineOperand::MO_Register:
 348       // Ignore all implicit register operands.
 349       if (MO.isImplicit()) continue;
 350       MCOp = MCOperand::CreateReg(MO.getReg());
 351       break;
 352     case MachineOperand::MO_Immediate:
 353       MCOp = MCOperand::CreateImm(MO.getImm());
 354       break;
 355     case MachineOperand::MO_MachineBasicBlock:
 356     case MachineOperand::MO_GlobalAddress:
 357     case MachineOperand::MO_ExternalSymbol:
 358       MCOp = LowerSymbolOperand(MO, GetSymbolFromOperand(MO));
 359       break;
 360     case MachineOperand::MO_JumpTableIndex:
 361       MCOp = LowerSymbolOperand(MO, AsmPrinter.GetJTISymbol(MO.getIndex()));
 362       break;
 363     case MachineOperand::MO_ConstantPoolIndex:
 364       MCOp = LowerSymbolOperand(MO, AsmPrinter.GetCPISymbol(MO.getIndex()));
 365       break;
 366     case MachineOperand::MO_BlockAddress:
 367       MCOp = LowerSymbolOperand(MO,
 368                      AsmPrinter.GetBlockAddressSymbol(MO.getBlockAddress()));
 369       break;
 370     case MachineOperand::MO_RegisterMask:
 371       // Ignore call clobbers.
 372       continue;
 373     }
 374
 375     OutMI.addOperand(MCOp);
 376   }
 377
 378   // Handle a few special cases to eliminate operand modifiers.
 379 ReSimplify:
 380   switch (OutMI.getOpcode()) {
 381   case X86::LEA64_32r:
 382   case X86::LEA64r:
 383   case X86::LEA16r:
 384   case X86::LEA32r:
 385     // LEA should have a segment register, but it must be empty.
 386     assert(OutMI.getNumOperands() == 1+X86::AddrNumOperands &&
 387            "Unexpected # of LEA operands");
 388     assert(OutMI.getOperand(1+X86::AddrSegmentReg).getReg() == 0 &&
 389            "LEA has segment specified!");
 390     break;
 391
 392   case X86::MOV32ri64:
 393     OutMI.setOpcode(X86::MOV32ri);
 394     break;
 395
 396   // Commute operands to get a smaller encoding by using VEX.R instead of VEX.B
 397   // if one of the registers is extended, but other isn't.
 398   case X86::VMOVAPDrr:
 399   case X86::VMOVAPDYrr:
 400   case X86::VMOVAPSrr:
 401   case X86::VMOVAPSYrr:
 402   case X86::VMOVDQArr:
 403   case X86::VMOVDQAYrr:
 404   case X86::VMOVDQUrr:
 405   case X86::VMOVDQUYrr:
 406   case X86::VMOVUPDrr:
 407   case X86::VMOVUPDYrr:
 408   case X86::VMOVUPSrr:
 409   case X86::VMOVUPSYrr: {
 410     if (!X86II::isX86_64ExtendedReg(OutMI.getOperand(0).getReg()) &&
 411         X86II::isX86_64ExtendedReg(OutMI.getOperand(1).getReg())) {
 412       unsigned NewOpc;
 413       switch (OutMI.getOpcode()) {
 414       default: llvm_unreachable("Invalid opcode");
 415       case X86::VMOVAPDrr:  NewOpc = X86::VMOVAPDrr_REV;  break;
 416       case X86::VMOVAPDYrr: NewOpc = X86::VMOVAPDYrr_REV; break;
 417       case X86::VMOVAPSrr:  NewOpc = X86::VMOVAPSrr_REV;  break;
 418       case X86::VMOVAPSYrr: NewOpc = X86::VMOVAPSYrr_REV; break;
 419       case X86::VMOVDQArr:  NewOpc = X86::VMOVDQArr_REV;  break;
 420       case X86::VMOVDQAYrr: NewOpc = X86::VMOVDQAYrr_REV; break;
 421       case X86::VMOVDQUrr:  NewOpc = X86::VMOVDQUrr_REV;  break;
 422       case X86::VMOVDQUYrr: NewOpc = X86::VMOVDQUYrr_REV; break;
 423       case X86::VMOVUPDrr:  NewOpc = X86::VMOVUPDrr_REV;  break;
 424       case X86::VMOVUPDYrr: NewOpc = X86::VMOVUPDYrr_REV; break;
 425       case X86::VMOVUPSrr:  NewOpc = X86::VMOVUPSrr_REV;  break;
 426       case X86::VMOVUPSYrr: NewOpc = X86::VMOVUPSYrr_REV; break;
 427       }
 428       OutMI.setOpcode(NewOpc);
 429     }
 430     break;
 431   }
 432   case X86::VMOVSDrr:
 433   case X86::VMOVSSrr: {
 434     if (!X86II::isX86_64ExtendedReg(OutMI.getOperand(0).getReg()) &&
 435         X86II::isX86_64ExtendedReg(OutMI.getOperand(2).getReg())) {
 436       unsigned NewOpc;
 437       switch (OutMI.getOpcode()) {
 438       default: llvm_unreachable("Invalid opcode");
 439       case X86::VMOVSDrr:   NewOpc = X86::VMOVSDrr_REV;   break;
 440       case X86::VMOVSSrr:   NewOpc = X86::VMOVSSrr_REV;   break;
 441       }
 442       OutMI.setOpcode(NewOpc);
 443     }
 444     break;
 445   }
 446
 447   // TAILJMPr64, CALL64r, CALL64pcrel32 - These instructions have register
 448   // inputs modeled as normal uses instead of implicit uses.  As such, truncate
 449   // off all but the first operand (the callee).  FIXME: Change isel.
 450   case X86::TAILJMPr64:
 451   case X86::CALL64r:
 452   case X86::CALL64pcrel32: {
 453     unsigned Opcode = OutMI.getOpcode();
 454     MCOperand Saved = OutMI.getOperand(0);
 455     OutMI = MCInst();
 456     OutMI.setOpcode(Opcode);
 457     OutMI.addOperand(Saved);
 458     break;
 459   }
 460
 461   case X86::EH_RETURN:
 462   case X86::EH_RETURN64: {
 463     OutMI = MCInst();
 464     OutMI.setOpcode(X86::RET);
 465     break;
 466   }
 467
 468   // TAILJMPd, TAILJMPd64 - Lower to the correct jump instructions.
 469   case X86::TAILJMPr:
 470   case X86::TAILJMPd:
 471   case X86::TAILJMPd64: {
 472     unsigned Opcode;
 473     switch (OutMI.getOpcode()) {
 474     default: llvm_unreachable("Invalid opcode");
 475     case X86::TAILJMPr: Opcode = X86::JMP32r; break;
 476     case X86::TAILJMPd:
 477     case X86::TAILJMPd64: Opcode = X86::JMP_1; break;
 478     }
 479
 480     MCOperand Saved = OutMI.getOperand(0);
 481     OutMI = MCInst();
 482     OutMI.setOpcode(Opcode);
 483     OutMI.addOperand(Saved);
 484     break;
 485   }
 486
 487   // These are pseudo-ops for OR to help with the OR->ADD transformation.  We do
 488   // this with an ugly goto in case the resultant OR uses EAX and needs the
 489   // short form.
 490   case X86::ADD16rr_DB:   OutMI.setOpcode(X86::OR16rr); goto ReSimplify;
 491   case X86::ADD32rr_DB:   OutMI.setOpcode(X86::OR32rr); goto ReSimplify;
 492   case X86::ADD64rr_DB:   OutMI.setOpcode(X86::OR64rr); goto ReSimplify;
 493   case X86::ADD16ri_DB:   OutMI.setOpcode(X86::OR16ri); goto ReSimplify;
 494   case X86::ADD32ri_DB:   OutMI.setOpcode(X86::OR32ri); goto ReSimplify;
 495   case X86::ADD64ri32_DB: OutMI.setOpcode(X86::OR64ri32); goto ReSimplify;
 496   case X86::ADD16ri8_DB:  OutMI.setOpcode(X86::OR16ri8); goto ReSimplify;
 497   case X86::ADD32ri8_DB:  OutMI.setOpcode(X86::OR32ri8); goto ReSimplify;
 498   case X86::ADD64ri8_DB:  OutMI.setOpcode(X86::OR64ri8); goto ReSimplify;
 499
 500   // The assembler backend wants to see branches in their small form and relax
 501   // them to their large form.  The JIT can only handle the large form because
 502   // it does not do relaxation.  For now, translate the large form to the
 503   // small one here.
 504   case X86::JMP_4: OutMI.setOpcode(X86::JMP_1); break;
 505   case X86::JO_4:  OutMI.setOpcode(X86::JO_1); break;
 506   case X86::JNO_4: OutMI.setOpcode(X86::JNO_1); break;
 507   case X86::JB_4:  OutMI.setOpcode(X86::JB_1); break;
 508   case X86::JAE_4: OutMI.setOpcode(X86::JAE_1); break;
 509   case X86::JE_4:  OutMI.setOpcode(X86::JE_1); break;
 510   case X86::JNE_4: OutMI.setOpcode(X86::JNE_1); break;
 511   case X86::JBE_4: OutMI.setOpcode(X86::JBE_1); break;
 512   case X86::JA_4:  OutMI.setOpcode(X86::JA_1); break;
 513   case X86::JS_4:  OutMI.setOpcode(X86::JS_1); break;
 514   case X86::JNS_4: OutMI.setOpcode(X86::JNS_1); break;
 515   case X86::JP_4:  OutMI.setOpcode(X86::JP_1); break;
 516   case X86::JNP_4: OutMI.setOpcode(X86::JNP_1); break;
 517   case X86::JL_4:  OutMI.setOpcode(X86::JL_1); break;
 518   case X86::JGE_4: OutMI.setOpcode(X86::JGE_1); break;
 519   case X86::JLE_4: OutMI.setOpcode(X86::JLE_1); break;
 520   case X86::JG_4:  OutMI.setOpcode(X86::JG_1); break;
 521
 522   // Atomic load and store require a separate pseudo-inst because Acquire
 523   // implies mayStore and Release implies mayLoad; fix these to regular MOV
 524   // instructions here
 525   case X86::ACQUIRE_MOV8rm:  OutMI.setOpcode(X86::MOV8rm); goto ReSimplify;
 526   case X86::ACQUIRE_MOV16rm: OutMI.setOpcode(X86::MOV16rm); goto ReSimplify;
 527   case X86::ACQUIRE_MOV32rm: OutMI.setOpcode(X86::MOV32rm); goto ReSimplify;
 528   case X86::ACQUIRE_MOV64rm: OutMI.setOpcode(X86::MOV64rm); goto ReSimplify;
 529   case X86::RELEASE_MOV8mr:  OutMI.setOpcode(X86::MOV8mr); goto ReSimplify;
 530   case X86::RELEASE_MOV16mr: OutMI.setOpcode(X86::MOV16mr); goto ReSimplify;
 531   case X86::RELEASE_MOV32mr: OutMI.setOpcode(X86::MOV32mr); goto ReSimplify;
 532   case X86::RELEASE_MOV64mr: OutMI.setOpcode(X86::MOV64mr); goto ReSimplify;
 533
 534   // We don't currently select the correct instruction form for instructions
 535   // which have a short %eax, etc. form. Handle this by custom lowering, for
 536   // now.
 537   //
 538   // Note, we are currently not handling the following instructions:
 539   // MOV64ao8, MOV64o8a
 540   // XCHG16ar, XCHG32ar, XCHG64ar
 541   case X86::MOV8mr_NOREX:
 542   case X86::MOV8mr:     SimplifyShortMoveForm(AsmPrinter, OutMI, X86::MOV8ao8); break;
 543   case X86::MOV8rm_NOREX:
 544   case X86::MOV8rm:     SimplifyShortMoveForm(AsmPrinter, OutMI, X86::MOV8o8a); break;
 545   case X86::MOV16mr:    SimplifyShortMoveForm(AsmPrinter, OutMI, X86::MOV16ao16); break;
 546   case X86::MOV16rm:    SimplifyShortMoveForm(AsmPrinter, OutMI, X86::MOV16o16a); break;
 547   case X86::MOV32mr:    SimplifyShortMoveForm(AsmPrinter, OutMI, X86::MOV32ao32); break;
 548   case X86::MOV32rm:    SimplifyShortMoveForm(AsmPrinter, OutMI, X86::MOV32o32a); break;
 549
 550   case X86::ADC8ri:     SimplifyShortImmForm(OutMI, X86::ADC8i8);    break;
 551   case X86::ADC16ri:    SimplifyShortImmForm(OutMI, X86::ADC16i16);  break;
 552   case X86::ADC32ri:    SimplifyShortImmForm(OutMI, X86::ADC32i32);  break;
 553   case X86::ADC64ri32:  SimplifyShortImmForm(OutMI, X86::ADC64i32);  break;
 554   case X86::ADD8ri:     SimplifyShortImmForm(OutMI, X86::ADD8i8);    break;
 555   case X86::ADD16ri:    SimplifyShortImmForm(OutMI, X86::ADD16i16);  break;
 556   case X86::ADD32ri:    SimplifyShortImmForm(OutMI, X86::ADD32i32);  break;
 557   case X86::ADD64ri32:  SimplifyShortImmForm(OutMI, X86::ADD64i32);  break;
 558   case X86::AND8ri:     SimplifyShortImmForm(OutMI, X86::AND8i8);    break;
 559   case X86::AND16ri:    SimplifyShortImmForm(OutMI, X86::AND16i16);  break;
 560   case X86::AND32ri:    SimplifyShortImmForm(OutMI, X86::AND32i32);  break;
 561   case X86::AND64ri32:  SimplifyShortImmForm(OutMI, X86::AND64i32);  break;
 562   case X86::CMP8ri:     SimplifyShortImmForm(OutMI, X86::CMP8i8);    break;
 563   case X86::CMP16ri:    SimplifyShortImmForm(OutMI, X86::CMP16i16);  break;
 564   case X86::CMP32ri:    SimplifyShortImmForm(OutMI, X86::CMP32i32);  break;
 565   case X86::CMP64ri32:  SimplifyShortImmForm(OutMI, X86::CMP64i32);  break;
 566   case X86::OR8ri:      SimplifyShortImmForm(OutMI, X86::OR8i8);     break;
 567   case X86::OR16ri:     SimplifyShortImmForm(OutMI, X86::OR16i16);   break;
 568   case X86::OR32ri:     SimplifyShortImmForm(OutMI, X86::OR32i32);   break;
 569   case X86::OR64ri32:   SimplifyShortImmForm(OutMI, X86::OR64i32);   break;
 570   case X86::SBB8ri:     SimplifyShortImmForm(OutMI, X86::SBB8i8);    break;
 571   case X86::SBB16ri:    SimplifyShortImmForm(OutMI, X86::SBB16i16);  break;
 572   case X86::SBB32ri:    SimplifyShortImmForm(OutMI, X86::SBB32i32);  break;
 573   case X86::SBB64ri32:  SimplifyShortImmForm(OutMI, X86::SBB64i32);  break;
 574   case X86::SUB8ri:     SimplifyShortImmForm(OutMI, X86::SUB8i8);    break;
 575   case X86::SUB16ri:    SimplifyShortImmForm(OutMI, X86::SUB16i16);  break;
 576   case X86::SUB32ri:    SimplifyShortImmForm(OutMI, X86::SUB32i32);  break;
 577   case X86::SUB64ri32:  SimplifyShortImmForm(OutMI, X86::SUB64i32);  break;
 578   case X86::TEST8ri:    SimplifyShortImmForm(OutMI, X86::TEST8i8);   break;
 579   case X86::TEST16ri:   SimplifyShortImmForm(OutMI, X86::TEST16i16); break;
 580   case X86::TEST32ri:   SimplifyShortImmForm(OutMI, X86::TEST32i32); break;
 581   case X86::TEST64ri32: SimplifyShortImmForm(OutMI, X86::TEST64i32); break;
 582   case X86::XOR8ri:     SimplifyShortImmForm(OutMI, X86::XOR8i8);    break;
 583   case X86::XOR16ri:    SimplifyShortImmForm(OutMI, X86::XOR16i16);  break;
 584   case X86::XOR32ri:    SimplifyShortImmForm(OutMI, X86::XOR32i32);  break;
 585   case X86::XOR64ri32:  SimplifyShortImmForm(OutMI, X86::XOR64i32);  break;
 586
 587   // Try to shrink some forms of movsx.
 588   case X86::MOVSX16rr8:
 589   case X86::MOVSX32rr16:
 590   case X86::MOVSX64rr32:
 591     SimplifyMOVSX(OutMI);
 592     break;
 593   }
 594 }
 595
 596 static void LowerTlsAddr(MCStreamer &OutStreamer,
 597                          X86MCInstLower &MCInstLowering,
 598                          const MachineInstr &MI) {
 599
 600   bool is64Bits = MI.getOpcode() == X86::TLS_addr64 ||
 601                   MI.getOpcode() == X86::TLS_base_addr64;
 602
 603   bool needsPadding = MI.getOpcode() == X86::TLS_addr64;
 604
 605   MCContext &context = OutStreamer.getContext();
 606
 607   if (needsPadding)
 608     OutStreamer.EmitInstruction(MCInstBuilder(X86::DATA16_PREFIX));
 609
 610   MCSymbolRefExpr::VariantKind SRVK;
 611   switch (MI.getOpcode()) {
 612     case X86::TLS_addr32:
 613     case X86::TLS_addr64:
 614       SRVK = MCSymbolRefExpr::VK_TLSGD;
 615       break;
 616     case X86::TLS_base_addr32:
 617       SRVK = MCSymbolRefExpr::VK_TLSLDM;
 618       break;
 619     case X86::TLS_base_addr64:
 620       SRVK = MCSymbolRefExpr::VK_TLSLD;
 621       break;
 622     default:
 623       llvm_unreachable("unexpected opcode");
 624   }
 625
 626   MCSymbol *sym = MCInstLowering.GetSymbolFromOperand(MI.getOperand(3));
 627   const MCSymbolRefExpr *symRef = MCSymbolRefExpr::Create(sym, SRVK, context);
 628
 629   MCInst LEA;
 630   if (is64Bits) {
 631     LEA.setOpcode(X86::LEA64r);
 632     LEA.addOperand(MCOperand::CreateReg(X86::RDI)); // dest
 633     LEA.addOperand(MCOperand::CreateReg(X86::RIP)); // base
 634     LEA.addOperand(MCOperand::CreateImm(1));        // scale
 635     LEA.addOperand(MCOperand::CreateReg(0));        // index
 636     LEA.addOperand(MCOperand::CreateExpr(symRef));  // disp
 637     LEA.addOperand(MCOperand::CreateReg(0));        // seg
 638   } else if (SRVK == MCSymbolRefExpr::VK_TLSLDM) {
 639     LEA.setOpcode(X86::LEA32r);
 640     LEA.addOperand(MCOperand::CreateReg(X86::EAX)); // dest
 641     LEA.addOperand(MCOperand::CreateReg(X86::EBX)); // base
 642     LEA.addOperand(MCOperand::CreateImm(1));        // scale
 643     LEA.addOperand(MCOperand::CreateReg(0));        // index
 644     LEA.addOperand(MCOperand::CreateExpr(symRef));  // disp
 645     LEA.addOperand(MCOperand::CreateReg(0));        // seg
 646   } else {
 647     LEA.setOpcode(X86::LEA32r);
 648     LEA.addOperand(MCOperand::CreateReg(X86::EAX)); // dest
 649     LEA.addOperand(MCOperand::CreateReg(0));        // base
 650     LEA.addOperand(MCOperand::CreateImm(1));        // scale
 651     LEA.addOperand(MCOperand::CreateReg(X86::EBX)); // index
 652     LEA.addOperand(MCOperand::CreateExpr(symRef));  // disp
 653     LEA.addOperand(MCOperand::CreateReg(0));        // seg
 654   }
 655   OutStreamer.EmitInstruction(LEA);
 656
 657   if (needsPadding) {
 658     OutStreamer.EmitInstruction(MCInstBuilder(X86::DATA16_PREFIX));
 659     OutStreamer.EmitInstruction(MCInstBuilder(X86::DATA16_PREFIX));
 660     OutStreamer.EmitInstruction(MCInstBuilder(X86::REX64_PREFIX));
 661   }
 662
 663   StringRef name = is64Bits ? "__tls_get_addr" : "___tls_get_addr";
 664   MCSymbol *tlsGetAddr = context.GetOrCreateSymbol(name);
 665   const MCSymbolRefExpr *tlsRef =
 666     MCSymbolRefExpr::Create(tlsGetAddr,
 667                             MCSymbolRefExpr::VK_PLT,
 668                             context);
 669
 670   OutStreamer.EmitInstruction(MCInstBuilder(is64Bits ? X86::CALL64pcrel32
 671                                                      : X86::CALLpcrel32)
 672     .addExpr(tlsRef));
 673 }
 674
 675 /// \brief Emit the optimal amount of multi-byte nops on X86.
 676 static void EmitNops(MCStreamer &OS, unsigned NumBytes, bool Is64Bit) {
 677   // This works only for 64bit. For 32bit we have to do additional checking if
 678   // the CPU supports multi-byte nops.
 679   assert(Is64Bit && "EmitNops only supports X86-64");
 680   while (NumBytes) {
 681     unsigned Opc, BaseReg, ScaleVal, IndexReg, Displacement, SegmentReg;
 682     Opc = IndexReg = Displacement = SegmentReg = 0;
 683     BaseReg = X86::RAX; ScaleVal = 1;
 684     switch (NumBytes) {
 685     case  0: llvm_unreachable("Zero nops?"); break;
 686     case  1: NumBytes -=  1; Opc = X86::NOOP; break;
 687     case  2: NumBytes -=  2; Opc = X86::XCHG16ar; break;
 688     case  3: NumBytes -=  3; Opc = X86::NOOPL; break;
 689     case  4: NumBytes -=  4; Opc = X86::NOOPL; Displacement = 8; break;
 690     case  5: NumBytes -=  5; Opc = X86::NOOPL; Displacement = 8;
 691              IndexReg = X86::RAX; break;
 692     case  6: NumBytes -=  6; Opc = X86::NOOPW; Displacement = 8;
 693              IndexReg = X86::RAX; break;
 694     case  7: NumBytes -=  7; Opc = X86::NOOPL; Displacement = 512; break;
 695     case  8: NumBytes -=  8; Opc = X86::NOOPL; Displacement = 512;
 696              IndexReg = X86::RAX; break;
 697     case  9: NumBytes -=  9; Opc = X86::NOOPW; Displacement = 512;
 698              IndexReg = X86::RAX; break;
 699     default: NumBytes -= 10; Opc = X86::NOOPW; Displacement = 512;
 700              IndexReg = X86::RAX; SegmentReg = X86::CS; break;
 701     }
 702
 703     unsigned NumPrefixes = std::min(NumBytes, 5U);
 704     NumBytes -= NumPrefixes;
 705     for (unsigned i = 0; i != NumPrefixes; ++i)
 706       OS.EmitBytes("\x66");
 707
 708     switch (Opc) {
 709     default: llvm_unreachable("Unexpected opcode"); break;
 710     case X86::NOOP:
 711       OS.EmitInstruction(MCInstBuilder(Opc));
 712       break;
 713     case X86::XCHG16ar:
 714       OS.EmitInstruction(MCInstBuilder(Opc).addReg(X86::AX));
 715       break;
 716     case X86::NOOPL:
 717     case X86::NOOPW:
 718       OS.EmitInstruction(MCInstBuilder(Opc).addReg(BaseReg).addImm(ScaleVal)
 719                                            .addReg(IndexReg)
 720                                            .addImm(Displacement)
 721                                            .addReg(SegmentReg));
 722       break;
 723     }
 724   } // while (NumBytes)
 725 }
 726
 727 // Lower a stackmap of the form:
 728 // <id>, <shadowBytes>, ...
 729 static void LowerSTACKMAP(MCStreamer &OS, StackMaps &SM,
 730                           const MachineInstr &MI, bool Is64Bit) {
 731   unsigned NumBytes = MI.getOperand(1).getImm();
 732   SM.recordStackMap(MI);
 733   // Emit padding.
 734   // FIXME: These nops ensure that the stackmap's shadow is covered by
 735   // instructions from the same basic block, but the nops should not be
 736   // necessary if instructions from the same block follow the stackmap.
 737   EmitNops(OS, NumBytes, Is64Bit);
 738 }
 739
 740 // Lower a patchpoint of the form:
 741 // [<def>], <id>, <numBytes>, <target>, <numArgs>, <cc>, ...
 742 static void LowerPATCHPOINT(MCStreamer &OS, StackMaps &SM,
 743                             const MachineInstr &MI, bool Is64Bit) {
 744   assert(Is64Bit && "Patchpoint currently only supports X86-64");
 745   SM.recordPatchPoint(MI);
 746
 747   PatchPointOpers opers(&MI);
 748   unsigned ScratchIdx = opers.getNextScratchIdx();
 749   unsigned EncodedBytes = 0;
 750   int64_t CallTarget = opers.getMetaOper(PatchPointOpers::TargetPos).getImm();
 751   if (CallTarget) {
 752     // Emit MOV to materialize the target address and the CALL to target.
 753     // This is encoded with 12-13 bytes, depending on which register is used.
 754     unsigned ScratchReg = MI.getOperand(ScratchIdx).getReg();
 755     if (X86II::isX86_64ExtendedReg(ScratchReg))
 756       EncodedBytes = 13;
 757     else
 758       EncodedBytes = 12;
 759     OS.EmitInstruction(MCInstBuilder(X86::MOV64ri).addReg(ScratchReg)
 760                                                   .addImm(CallTarget));
 761     OS.EmitInstruction(MCInstBuilder(X86::CALL64r).addReg(ScratchReg));
 762   }
 763   // Emit padding.
 764   unsigned NumBytes = opers.getMetaOper(PatchPointOpers::NBytesPos).getImm();
 765   assert(NumBytes >= EncodedBytes &&
 766          "Patchpoint can't request size less than the length of a call.");
 767
 768   EmitNops(OS, NumBytes - EncodedBytes, Is64Bit);
 769 }
 770
 771 void X86AsmPrinter::EmitInstruction(const MachineInstr *MI) {
 772   X86MCInstLower MCInstLowering(*MF, *this);
 773   switch (MI->getOpcode()) {
 774   case TargetOpcode::DBG_VALUE:
 775     llvm_unreachable("Should be handled target independently");
 776
 777   // Emit nothing here but a comment if we can.
 778   case X86::Int_MemBarrier:
 779     if (OutStreamer.hasRawTextSupport())
 780       OutStreamer.EmitRawText(StringRef("\t#MEMBARRIER"));
 781     return;
 782
 783
 784   case X86::EH_RETURN:
 785   case X86::EH_RETURN64: {
 786     // Lower these as normal, but add some comments.
 787     unsigned Reg = MI->getOperand(0).getReg();
 788     OutStreamer.AddComment(StringRef("eh_return, addr: %") +
 789                            X86ATTInstPrinter::getRegisterName(Reg));
 790     break;
 791   }
 792   case X86::TAILJMPr:
 793   case X86::TAILJMPd:
 794   case X86::TAILJMPd64:
 795     // Lower these as normal, but add some comments.
 796     OutStreamer.AddComment("TAILCALL");
 797     break;
 798
 799   case X86::TLS_addr32:
 800   case X86::TLS_addr64:
 801   case X86::TLS_base_addr32:
 802   case X86::TLS_base_addr64:
 803     return LowerTlsAddr(OutStreamer, MCInstLowering, *MI);
 804
 805   case X86::MOVPC32r: {
 806     // This is a pseudo op for a two instruction sequence with a label, which
 807     // looks like:
 808     //     call "L1$pb"
 809     // "L1$pb":
 810     //     popl %esi
 811
 812     // Emit the call.
 813     MCSymbol *PICBase = MF->getPICBaseSymbol();
 814     // FIXME: We would like an efficient form for this, so we don't have to do a
 815     // lot of extra uniquing.
 816     OutStreamer.EmitInstruction(MCInstBuilder(X86::CALLpcrel32)
 817       .addExpr(MCSymbolRefExpr::Create(PICBase, OutContext)));
 818
 819     // Emit the label.
 820     OutStreamer.EmitLabel(PICBase);
 821
 822     // popl $reg
 823     OutStreamer.EmitInstruction(MCInstBuilder(X86::POP32r)
 824       .addReg(MI->getOperand(0).getReg()));
 825     return;
 826   }
 827
 828   case X86::ADD32ri: {
 829     // Lower the MO_GOT_ABSOLUTE_ADDRESS form of ADD32ri.
 830     if (MI->getOperand(2).getTargetFlags() != X86II::MO_GOT_ABSOLUTE_ADDRESS)
 831       break;
 832
 833     // Okay, we have something like:
 834     //  EAX = ADD32ri EAX, MO_GOT_ABSOLUTE_ADDRESS(@MYGLOBAL)
 835
 836     // For this, we want to print something like:
 837     //   MYGLOBAL + (. - PICBASE)
 838     // However, we can't generate a ".", so just emit a new label here and refer
 839     // to it.
 840     MCSymbol *DotSym = OutContext.CreateTempSymbol();
 841     OutStreamer.EmitLabel(DotSym);
 842
 843     // Now that we have emitted the label, lower the complex operand expression.
 844     MCSymbol *OpSym = MCInstLowering.GetSymbolFromOperand(MI->getOperand(2));
 845
 846     const MCExpr *DotExpr = MCSymbolRefExpr::Create(DotSym, OutContext);
 847     const MCExpr *PICBase =
 848       MCSymbolRefExpr::Create(MF->getPICBaseSymbol(), OutContext);
 849     DotExpr = MCBinaryExpr::CreateSub(DotExpr, PICBase, OutContext);
 850
 851     DotExpr = MCBinaryExpr::CreateAdd(MCSymbolRefExpr::Create(OpSym,OutContext),
 852                                       DotExpr, OutContext);
 853
 854     OutStreamer.EmitInstruction(MCInstBuilder(X86::ADD32ri)
 855       .addReg(MI->getOperand(0).getReg())
 856       .addReg(MI->getOperand(1).getReg())
 857       .addExpr(DotExpr));
 858     return;
 859   }
 860
 861   case TargetOpcode::STACKMAP:
 862     return LowerSTACKMAP(OutStreamer, SM, *MI, Subtarget->is64Bit());
 863
 864   case TargetOpcode::PATCHPOINT:
 865     return LowerPATCHPOINT(OutStreamer, SM, *MI, Subtarget->is64Bit());
 866
 867   case X86::MORESTACK_RET:
 868     OutStreamer.EmitInstruction(MCInstBuilder(X86::RET));
 869     return;
 870
 871   case X86::MORESTACK_RET_RESTORE_R10:
 872     // Return, then restore R10.
 873     OutStreamer.EmitInstruction(MCInstBuilder(X86::RET));
 874     OutStreamer.EmitInstruction(MCInstBuilder(X86::MOV64rr)
 875       .addReg(X86::R10)
 876       .addReg(X86::RAX));
 877     return;
 878   }
 879
 880   MCInst TmpInst;
 881   MCInstLowering.Lower(MI, TmpInst);
 882   OutStreamer.EmitInstruction(TmpInst);
 883 }