lib/Target/X86/X86MCInstLower.cpp

   1 //===-- X86MCInstLower.cpp - Convert X86 MachineInstr to an MCInst --------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains code to lower X86 MachineInstrs to their corresponding
  11 // MCInst records.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #include "X86AsmPrinter.h"
  16 #include "InstPrinter/X86ATTInstPrinter.h"
  17 #include "X86COFFMachineModuleInfo.h"
  18 #include "llvm/ADT/SmallString.h"
  19 #include "llvm/CodeGen/MachineModuleInfoImpls.h"
  20 #include "llvm/CodeGen/StackMaps.h"
  21 #include "llvm/IR/Type.h"
  22 #include "llvm/MC/MCAsmInfo.h"
  23 #include "llvm/MC/MCContext.h"
  24 #include "llvm/MC/MCExpr.h"
  25 #include "llvm/MC/MCInst.h"
  26 #include "llvm/MC/MCInstBuilder.h"
  27 #include "llvm/MC/MCStreamer.h"
  28 #include "llvm/MC/MCSymbol.h"
  29 #include "llvm/Support/FormattedStream.h"
  30 #include "llvm/Target/Mangler.h"
  31 using namespace llvm;
  32
  33 namespace {
  34
  35 /// X86MCInstLower - This class is used to lower an MachineInstr into an MCInst.
  36 class X86MCInstLower {
  37   MCContext &Ctx;
  38   const MachineFunction &MF;
  39   const TargetMachine &TM;
  40   const MCAsmInfo &MAI;
  41   X86AsmPrinter &AsmPrinter;
  42 public:
  43   X86MCInstLower(const MachineFunction &MF, X86AsmPrinter &asmprinter);
  44
  45   void Lower(const MachineInstr *MI, MCInst &OutMI) const;
  46
  47   MCSymbol *GetSymbolFromOperand(const MachineOperand &MO) const;
  48   MCOperand LowerSymbolOperand(const MachineOperand &MO, MCSymbol *Sym) const;
  49
  50 private:
  51   MachineModuleInfoMachO &getMachOMMI() const;
  52   Mangler *getMang() const {
  53     return AsmPrinter.Mang;
  54   }
  55 };
  56
  57 } // end anonymous namespace
  58
  59 X86MCInstLower::X86MCInstLower(const MachineFunction &mf,
  60                                X86AsmPrinter &asmprinter)
  61 : Ctx(mf.getContext()), MF(mf), TM(mf.getTarget()),
  62   MAI(*TM.getMCAsmInfo()), AsmPrinter(asmprinter) {}
  63
  64 MachineModuleInfoMachO &X86MCInstLower::getMachOMMI() const {
  65   return MF.getMMI().getObjFileInfo<MachineModuleInfoMachO>();
  66 }
  67
  68
  69 /// GetSymbolFromOperand - Lower an MO_GlobalAddress or MO_ExternalSymbol
  70 /// operand to an MCSymbol.
  71 MCSymbol *X86MCInstLower::
  72 GetSymbolFromOperand(const MachineOperand &MO) const {
  73   assert((MO.isGlobal() || MO.isSymbol() || MO.isMBB()) && "Isn't a symbol reference");
  74
  75   SmallString<128> Name;
  76   StringRef Suffix;
  77
  78   switch (MO.getTargetFlags()) {
  79   case X86II::MO_DLLIMPORT:
  80     // Handle dllimport linkage.
  81     Name += "__imp_";
  82     break;
  83   case X86II::MO_DARWIN_STUB:
  84     Suffix = "$stub";
  85     break;
  86   case X86II::MO_DARWIN_NONLAZY:
  87   case X86II::MO_DARWIN_NONLAZY_PIC_BASE:
  88   case X86II::MO_DARWIN_HIDDEN_NONLAZY_PIC_BASE:
  89     Suffix = "$non_lazy_ptr";
  90     break;
  91   }
  92
  93   if (MO.isGlobal()) {
  94     const GlobalValue *GV = MO.getGlobal();
  95     bool isImplicitlyPrivate = !Suffix.empty();
  96     getMang()->getNameWithPrefix(Name, GV, isImplicitlyPrivate);
  97   } else if (MO.isSymbol()) {
  98     getMang()->getNameWithPrefix(Name, MO.getSymbolName());
  99   } else if (MO.isMBB()) {
 100     Name += MO.getMBB()->getSymbol()->getName();
 101   }
 102
 103   Name += Suffix;
 104   MCSymbol *Sym = Ctx.GetOrCreateSymbol(Name.str());
 105
 106   // If the target flags on the operand changes the name of the symbol, do that
 107   // before we return the symbol.
 108   switch (MO.getTargetFlags()) {
 109   default: break;
 110   case X86II::MO_DARWIN_NONLAZY:
 111   case X86II::MO_DARWIN_NONLAZY_PIC_BASE: {
 112     MachineModuleInfoImpl::StubValueTy &StubSym =
 113       getMachOMMI().getGVStubEntry(Sym);
 114     if (StubSym.getPointer() == 0) {
 115       assert(MO.isGlobal() && "Extern symbol not handled yet");
 116       StubSym =
 117         MachineModuleInfoImpl::
 118         StubValueTy(AsmPrinter.getSymbol(MO.getGlobal()),
 119                     !MO.getGlobal()->hasInternalLinkage());
 120     }
 121     break;
 122   }
 123   case X86II::MO_DARWIN_HIDDEN_NONLAZY_PIC_BASE: {
 124     MachineModuleInfoImpl::StubValueTy &StubSym =
 125       getMachOMMI().getHiddenGVStubEntry(Sym);
 126     if (StubSym.getPointer() == 0) {
 127       assert(MO.isGlobal() && "Extern symbol not handled yet");
 128       StubSym =
 129         MachineModuleInfoImpl::
 130         StubValueTy(AsmPrinter.getSymbol(MO.getGlobal()),
 131                     !MO.getGlobal()->hasInternalLinkage());
 132     }
 133     break;
 134   }
 135   case X86II::MO_DARWIN_STUB: {
 136     MachineModuleInfoImpl::StubValueTy &StubSym =
 137       getMachOMMI().getFnStubEntry(Sym);
 138     if (StubSym.getPointer())
 139       return Sym;
 140
 141     if (MO.isGlobal()) {
 142       StubSym =
 143         MachineModuleInfoImpl::
 144         StubValueTy(AsmPrinter.getSymbol(MO.getGlobal()),
 145                     !MO.getGlobal()->hasInternalLinkage());
 146     } else {
 147       Name.erase(Name.end()-5, Name.end());
 148       StubSym =
 149         MachineModuleInfoImpl::
 150         StubValueTy(Ctx.GetOrCreateSymbol(Name.str()), false);
 151     }
 152     break;
 153   }
 154   }
 155
 156   return Sym;
 157 }
 158
 159 MCOperand X86MCInstLower::LowerSymbolOperand(const MachineOperand &MO,
 160                                              MCSymbol *Sym) const {
 161   // FIXME: We would like an efficient form for this, so we don't have to do a
 162   // lot of extra uniquing.
 163   const MCExpr *Expr = 0;
 164   MCSymbolRefExpr::VariantKind RefKind = MCSymbolRefExpr::VK_None;
 165
 166   switch (MO.getTargetFlags()) {
 167   default: llvm_unreachable("Unknown target flag on GV operand");
 168   case X86II::MO_NO_FLAG:    // No flag.
 169   // These affect the name of the symbol, not any suffix.
 170   case X86II::MO_DARWIN_NONLAZY:
 171   case X86II::MO_DLLIMPORT:
 172   case X86II::MO_DARWIN_STUB:
 173     break;
 174
 175   case X86II::MO_TLVP:      RefKind = MCSymbolRefExpr::VK_TLVP; break;
 176   case X86II::MO_TLVP_PIC_BASE:
 177     Expr = MCSymbolRefExpr::Create(Sym, MCSymbolRefExpr::VK_TLVP, Ctx);
 178     // Subtract the pic base.
 179     Expr = MCBinaryExpr::CreateSub(Expr,
 180                                   MCSymbolRefExpr::Create(MF.getPICBaseSymbol(),
 181                                                            Ctx),
 182                                    Ctx);
 183     break;
 184   case X86II::MO_SECREL:    RefKind = MCSymbolRefExpr::VK_SECREL; break;
 185   case X86II::MO_TLSGD:     RefKind = MCSymbolRefExpr::VK_TLSGD; break;
 186   case X86II::MO_TLSLD:     RefKind = MCSymbolRefExpr::VK_TLSLD; break;
 187   case X86II::MO_TLSLDM:    RefKind = MCSymbolRefExpr::VK_TLSLDM; break;
 188   case X86II::MO_GOTTPOFF:  RefKind = MCSymbolRefExpr::VK_GOTTPOFF; break;
 189   case X86II::MO_INDNTPOFF: RefKind = MCSymbolRefExpr::VK_INDNTPOFF; break;
 190   case X86II::MO_TPOFF:     RefKind = MCSymbolRefExpr::VK_TPOFF; break;
 191   case X86II::MO_DTPOFF:    RefKind = MCSymbolRefExpr::VK_DTPOFF; break;
 192   case X86II::MO_NTPOFF:    RefKind = MCSymbolRefExpr::VK_NTPOFF; break;
 193   case X86II::MO_GOTNTPOFF: RefKind = MCSymbolRefExpr::VK_GOTNTPOFF; break;
 194   case X86II::MO_GOTPCREL:  RefKind = MCSymbolRefExpr::VK_GOTPCREL; break;
 195   case X86II::MO_GOT:       RefKind = MCSymbolRefExpr::VK_GOT; break;
 196   case X86II::MO_GOTOFF:    RefKind = MCSymbolRefExpr::VK_GOTOFF; break;
 197   case X86II::MO_PLT:       RefKind = MCSymbolRefExpr::VK_PLT; break;
 198   case X86II::MO_PIC_BASE_OFFSET:
 199   case X86II::MO_DARWIN_NONLAZY_PIC_BASE:
 200   case X86II::MO_DARWIN_HIDDEN_NONLAZY_PIC_BASE:
 201     Expr = MCSymbolRefExpr::Create(Sym, Ctx);
 202     // Subtract the pic base.
 203     Expr = MCBinaryExpr::CreateSub(Expr,
 204                             MCSymbolRefExpr::Create(MF.getPICBaseSymbol(), Ctx),
 205                                    Ctx);
 206     if (MO.isJTI() && MAI.hasSetDirective()) {
 207       // If .set directive is supported, use it to reduce the number of
 208       // relocations the assembler will generate for differences between
 209       // local labels. This is only safe when the symbols are in the same
 210       // section so we are restricting it to jumptable references.
 211       MCSymbol *Label = Ctx.CreateTempSymbol();
 212       AsmPrinter.OutStreamer.EmitAssignment(Label, Expr);
 213       Expr = MCSymbolRefExpr::Create(Label, Ctx);
 214     }
 215     break;
 216   }
 217
 218   if (Expr == 0)
 219     Expr = MCSymbolRefExpr::Create(Sym, RefKind, Ctx);
 220
 221   if (!MO.isJTI() && !MO.isMBB() && MO.getOffset())
 222     Expr = MCBinaryExpr::CreateAdd(Expr,
 223                                    MCConstantExpr::Create(MO.getOffset(), Ctx),
 224                                    Ctx);
 225   return MCOperand::CreateExpr(Expr);
 226 }
 227
 228
 229 /// LowerUnaryToTwoAddr - R = setb   -> R = sbb R, R
 230 static void LowerUnaryToTwoAddr(MCInst &OutMI, unsigned NewOpc) {
 231   OutMI.setOpcode(NewOpc);
 232   OutMI.addOperand(OutMI.getOperand(0));
 233   OutMI.addOperand(OutMI.getOperand(0));
 234 }
 235
 236 /// \brief Simplify FOO $imm, %{al,ax,eax,rax} to FOO $imm, for instruction with
 237 /// a short fixed-register form.
 238 static void SimplifyShortImmForm(MCInst &Inst, unsigned Opcode) {
 239   unsigned ImmOp = Inst.getNumOperands() - 1;
 240   assert(Inst.getOperand(0).isReg() &&
 241          (Inst.getOperand(ImmOp).isImm() || Inst.getOperand(ImmOp).isExpr()) &&
 242          ((Inst.getNumOperands() == 3 && Inst.getOperand(1).isReg() &&
 243            Inst.getOperand(0).getReg() == Inst.getOperand(1).getReg()) ||
 244           Inst.getNumOperands() == 2) && "Unexpected instruction!");
 245
 246   // Check whether the destination register can be fixed.
 247   unsigned Reg = Inst.getOperand(0).getReg();
 248   if (Reg != X86::AL && Reg != X86::AX && Reg != X86::EAX && Reg != X86::RAX)
 249     return;
 250
 251   // If so, rewrite the instruction.
 252   MCOperand Saved = Inst.getOperand(ImmOp);
 253   Inst = MCInst();
 254   Inst.setOpcode(Opcode);
 255   Inst.addOperand(Saved);
 256 }
 257
 258 /// \brief If a movsx instruction has a shorter encoding for the used register
 259 /// simplify the instruction to use it instead.
 260 static void SimplifyMOVSX(MCInst &Inst) {
 261   unsigned NewOpcode = 0;
 262   unsigned Op0 = Inst.getOperand(0).getReg(), Op1 = Inst.getOperand(1).getReg();
 263   switch (Inst.getOpcode()) {
 264   default:
 265     llvm_unreachable("Unexpected instruction!");
 266   case X86::MOVSX16rr8:  // movsbw %al, %ax   --> cbtw
 267     if (Op0 == X86::AX && Op1 == X86::AL)
 268       NewOpcode = X86::CBW;
 269     break;
 270   case X86::MOVSX32rr16: // movswl %ax, %eax  --> cwtl
 271     if (Op0 == X86::EAX && Op1 == X86::AX)
 272       NewOpcode = X86::CWDE;
 273     break;
 274   case X86::MOVSX64rr32: // movslq %eax, %rax --> cltq
 275     if (Op0 == X86::RAX && Op1 == X86::EAX)
 276       NewOpcode = X86::CDQE;
 277     break;
 278   }
 279
 280   if (NewOpcode != 0) {
 281     Inst = MCInst();
 282     Inst.setOpcode(NewOpcode);
 283   }
 284 }
 285
 286 /// \brief Simplify things like MOV32rm to MOV32o32a.
 287 static void SimplifyShortMoveForm(X86AsmPrinter &Printer, MCInst &Inst,
 288                                   unsigned Opcode) {
 289   // Don't make these simplifications in 64-bit mode; other assemblers don't
 290   // perform them because they make the code larger.
 291   if (Printer.getSubtarget().is64Bit())
 292     return;
 293
 294   bool IsStore = Inst.getOperand(0).isReg() && Inst.getOperand(1).isReg();
 295   unsigned AddrBase = IsStore;
 296   unsigned RegOp = IsStore ? 0 : 5;
 297   unsigned AddrOp = AddrBase + 3;
 298   assert(Inst.getNumOperands() == 6 && Inst.getOperand(RegOp).isReg() &&
 299          Inst.getOperand(AddrBase + 0).isReg() && // base
 300          Inst.getOperand(AddrBase + 1).isImm() && // scale
 301          Inst.getOperand(AddrBase + 2).isReg() && // index register
 302          (Inst.getOperand(AddrOp).isExpr() ||     // address
 303           Inst.getOperand(AddrOp).isImm())&&
 304          Inst.getOperand(AddrBase + 4).isReg() && // segment
 305          "Unexpected instruction!");
 306
 307   // Check whether the destination register can be fixed.
 308   unsigned Reg = Inst.getOperand(RegOp).getReg();
 309   if (Reg != X86::AL && Reg != X86::AX && Reg != X86::EAX && Reg != X86::RAX)
 310     return;
 311
 312   // Check whether this is an absolute address.
 313   // FIXME: We know TLVP symbol refs aren't, but there should be a better way
 314   // to do this here.
 315   bool Absolute = true;
 316   if (Inst.getOperand(AddrOp).isExpr()) {
 317     const MCExpr *MCE = Inst.getOperand(AddrOp).getExpr();
 318     if (const MCSymbolRefExpr *SRE = dyn_cast<MCSymbolRefExpr>(MCE))
 319       if (SRE->getKind() == MCSymbolRefExpr::VK_TLVP)
 320         Absolute = false;
 321   }
 322
 323   if (Absolute &&
 324       (Inst.getOperand(AddrBase + 0).getReg() != 0 ||
 325        Inst.getOperand(AddrBase + 2).getReg() != 0 ||
 326        Inst.getOperand(AddrBase + 4).getReg() != 0 ||
 327        Inst.getOperand(AddrBase + 1).getImm() != 1))
 328     return;
 329
 330   // If so, rewrite the instruction.
 331   MCOperand Saved = Inst.getOperand(AddrOp);
 332   Inst = MCInst();
 333   Inst.setOpcode(Opcode);
 334   Inst.addOperand(Saved);
 335 }
 336
 337 void X86MCInstLower::Lower(const MachineInstr *MI, MCInst &OutMI) const {
 338   OutMI.setOpcode(MI->getOpcode());
 339
 340   for (unsigned i = 0, e = MI->getNumOperands(); i != e; ++i) {
 341     const MachineOperand &MO = MI->getOperand(i);
 342
 343     MCOperand MCOp;
 344     switch (MO.getType()) {
 345     default:
 346       MI->dump();
 347       llvm_unreachable("unknown operand type");
 348     case MachineOperand::MO_Register:
 349       // Ignore all implicit register operands.
 350       if (MO.isImplicit()) continue;
 351       MCOp = MCOperand::CreateReg(MO.getReg());
 352       break;
 353     case MachineOperand::MO_Immediate:
 354       MCOp = MCOperand::CreateImm(MO.getImm());
 355       break;
 356     case MachineOperand::MO_MachineBasicBlock:
 357     case MachineOperand::MO_GlobalAddress:
 358     case MachineOperand::MO_ExternalSymbol:
 359       MCOp = LowerSymbolOperand(MO, GetSymbolFromOperand(MO));
 360       break;
 361     case MachineOperand::MO_JumpTableIndex:
 362       MCOp = LowerSymbolOperand(MO, AsmPrinter.GetJTISymbol(MO.getIndex()));
 363       break;
 364     case MachineOperand::MO_ConstantPoolIndex:
 365       MCOp = LowerSymbolOperand(MO, AsmPrinter.GetCPISymbol(MO.getIndex()));
 366       break;
 367     case MachineOperand::MO_BlockAddress:
 368       MCOp = LowerSymbolOperand(MO,
 369                      AsmPrinter.GetBlockAddressSymbol(MO.getBlockAddress()));
 370       break;
 371     case MachineOperand::MO_RegisterMask:
 372       // Ignore call clobbers.
 373       continue;
 374     }
 375
 376     OutMI.addOperand(MCOp);
 377   }
 378
 379   // Handle a few special cases to eliminate operand modifiers.
 380 ReSimplify:
 381   switch (OutMI.getOpcode()) {
 382   case X86::LEA64_32r:
 383   case X86::LEA64r:
 384   case X86::LEA16r:
 385   case X86::LEA32r:
 386     // LEA should have a segment register, but it must be empty.
 387     assert(OutMI.getNumOperands() == 1+X86::AddrNumOperands &&
 388            "Unexpected # of LEA operands");
 389     assert(OutMI.getOperand(1+X86::AddrSegmentReg).getReg() == 0 &&
 390            "LEA has segment specified!");
 391     break;
 392   case X86::MOV32r0:      LowerUnaryToTwoAddr(OutMI, X86::XOR32rr); break;
 393
 394   case X86::MOV32ri64:
 395     OutMI.setOpcode(X86::MOV32ri);
 396     break;
 397
 398   // Commute operands to get a smaller encoding by using VEX.R instead of VEX.B
 399   // if one of the registers is extended, but other isn't.
 400   case X86::VMOVAPDrr:
 401   case X86::VMOVAPDYrr:
 402   case X86::VMOVAPSrr:
 403   case X86::VMOVAPSYrr:
 404   case X86::VMOVDQArr:
 405   case X86::VMOVDQAYrr:
 406   case X86::VMOVDQUrr:
 407   case X86::VMOVDQUYrr:
 408   case X86::VMOVUPDrr:
 409   case X86::VMOVUPDYrr:
 410   case X86::VMOVUPSrr:
 411   case X86::VMOVUPSYrr: {
 412     if (!X86II::isX86_64ExtendedReg(OutMI.getOperand(0).getReg()) &&
 413         X86II::isX86_64ExtendedReg(OutMI.getOperand(1).getReg())) {
 414       unsigned NewOpc;
 415       switch (OutMI.getOpcode()) {
 416       default: llvm_unreachable("Invalid opcode");
 417       case X86::VMOVAPDrr:  NewOpc = X86::VMOVAPDrr_REV;  break;
 418       case X86::VMOVAPDYrr: NewOpc = X86::VMOVAPDYrr_REV; break;
 419       case X86::VMOVAPSrr:  NewOpc = X86::VMOVAPSrr_REV;  break;
 420       case X86::VMOVAPSYrr: NewOpc = X86::VMOVAPSYrr_REV; break;
 421       case X86::VMOVDQArr:  NewOpc = X86::VMOVDQArr_REV;  break;
 422       case X86::VMOVDQAYrr: NewOpc = X86::VMOVDQAYrr_REV; break;
 423       case X86::VMOVDQUrr:  NewOpc = X86::VMOVDQUrr_REV;  break;
 424       case X86::VMOVDQUYrr: NewOpc = X86::VMOVDQUYrr_REV; break;
 425       case X86::VMOVUPDrr:  NewOpc = X86::VMOVUPDrr_REV;  break;
 426       case X86::VMOVUPDYrr: NewOpc = X86::VMOVUPDYrr_REV; break;
 427       case X86::VMOVUPSrr:  NewOpc = X86::VMOVUPSrr_REV;  break;
 428       case X86::VMOVUPSYrr: NewOpc = X86::VMOVUPSYrr_REV; break;
 429       }
 430       OutMI.setOpcode(NewOpc);
 431     }
 432     break;
 433   }
 434   case X86::VMOVSDrr:
 435   case X86::VMOVSSrr: {
 436     if (!X86II::isX86_64ExtendedReg(OutMI.getOperand(0).getReg()) &&
 437         X86II::isX86_64ExtendedReg(OutMI.getOperand(2).getReg())) {
 438       unsigned NewOpc;
 439       switch (OutMI.getOpcode()) {
 440       default: llvm_unreachable("Invalid opcode");
 441       case X86::VMOVSDrr:   NewOpc = X86::VMOVSDrr_REV;   break;
 442       case X86::VMOVSSrr:   NewOpc = X86::VMOVSSrr_REV;   break;
 443       }
 444       OutMI.setOpcode(NewOpc);
 445     }
 446     break;
 447   }
 448
 449   // TAILJMPr64, CALL64r, CALL64pcrel32 - These instructions have register
 450   // inputs modeled as normal uses instead of implicit uses.  As such, truncate
 451   // off all but the first operand (the callee).  FIXME: Change isel.
 452   case X86::TAILJMPr64:
 453   case X86::CALL64r:
 454   case X86::CALL64pcrel32: {
 455     unsigned Opcode = OutMI.getOpcode();
 456     MCOperand Saved = OutMI.getOperand(0);
 457     OutMI = MCInst();
 458     OutMI.setOpcode(Opcode);
 459     OutMI.addOperand(Saved);
 460     break;
 461   }
 462
 463   case X86::EH_RETURN:
 464   case X86::EH_RETURN64: {
 465     OutMI = MCInst();
 466     OutMI.setOpcode(X86::RET);
 467     break;
 468   }
 469
 470   // TAILJMPd, TAILJMPd64 - Lower to the correct jump instructions.
 471   case X86::TAILJMPr:
 472   case X86::TAILJMPd:
 473   case X86::TAILJMPd64: {
 474     unsigned Opcode;
 475     switch (OutMI.getOpcode()) {
 476     default: llvm_unreachable("Invalid opcode");
 477     case X86::TAILJMPr: Opcode = X86::JMP32r; break;
 478     case X86::TAILJMPd:
 479     case X86::TAILJMPd64: Opcode = X86::JMP_1; break;
 480     }
 481
 482     MCOperand Saved = OutMI.getOperand(0);
 483     OutMI = MCInst();
 484     OutMI.setOpcode(Opcode);
 485     OutMI.addOperand(Saved);
 486     break;
 487   }
 488
 489   // These are pseudo-ops for OR to help with the OR->ADD transformation.  We do
 490   // this with an ugly goto in case the resultant OR uses EAX and needs the
 491   // short form.
 492   case X86::ADD16rr_DB:   OutMI.setOpcode(X86::OR16rr); goto ReSimplify;
 493   case X86::ADD32rr_DB:   OutMI.setOpcode(X86::OR32rr); goto ReSimplify;
 494   case X86::ADD64rr_DB:   OutMI.setOpcode(X86::OR64rr); goto ReSimplify;
 495   case X86::ADD16ri_DB:   OutMI.setOpcode(X86::OR16ri); goto ReSimplify;
 496   case X86::ADD32ri_DB:   OutMI.setOpcode(X86::OR32ri); goto ReSimplify;
 497   case X86::ADD64ri32_DB: OutMI.setOpcode(X86::OR64ri32); goto ReSimplify;
 498   case X86::ADD16ri8_DB:  OutMI.setOpcode(X86::OR16ri8); goto ReSimplify;
 499   case X86::ADD32ri8_DB:  OutMI.setOpcode(X86::OR32ri8); goto ReSimplify;
 500   case X86::ADD64ri8_DB:  OutMI.setOpcode(X86::OR64ri8); goto ReSimplify;
 501
 502   // The assembler backend wants to see branches in their small form and relax
 503   // them to their large form.  The JIT can only handle the large form because
 504   // it does not do relaxation.  For now, translate the large form to the
 505   // small one here.
 506   case X86::JMP_4: OutMI.setOpcode(X86::JMP_1); break;
 507   case X86::JO_4:  OutMI.setOpcode(X86::JO_1); break;
 508   case X86::JNO_4: OutMI.setOpcode(X86::JNO_1); break;
 509   case X86::JB_4:  OutMI.setOpcode(X86::JB_1); break;
 510   case X86::JAE_4: OutMI.setOpcode(X86::JAE_1); break;
 511   case X86::JE_4:  OutMI.setOpcode(X86::JE_1); break;
 512   case X86::JNE_4: OutMI.setOpcode(X86::JNE_1); break;
 513   case X86::JBE_4: OutMI.setOpcode(X86::JBE_1); break;
 514   case X86::JA_4:  OutMI.setOpcode(X86::JA_1); break;
 515   case X86::JS_4:  OutMI.setOpcode(X86::JS_1); break;
 516   case X86::JNS_4: OutMI.setOpcode(X86::JNS_1); break;
 517   case X86::JP_4:  OutMI.setOpcode(X86::JP_1); break;
 518   case X86::JNP_4: OutMI.setOpcode(X86::JNP_1); break;
 519   case X86::JL_4:  OutMI.setOpcode(X86::JL_1); break;
 520   case X86::JGE_4: OutMI.setOpcode(X86::JGE_1); break;
 521   case X86::JLE_4: OutMI.setOpcode(X86::JLE_1); break;
 522   case X86::JG_4:  OutMI.setOpcode(X86::JG_1); break;
 523
 524   // Atomic load and store require a separate pseudo-inst because Acquire
 525   // implies mayStore and Release implies mayLoad; fix these to regular MOV
 526   // instructions here
 527   case X86::ACQUIRE_MOV8rm:  OutMI.setOpcode(X86::MOV8rm); goto ReSimplify;
 528   case X86::ACQUIRE_MOV16rm: OutMI.setOpcode(X86::MOV16rm); goto ReSimplify;
 529   case X86::ACQUIRE_MOV32rm: OutMI.setOpcode(X86::MOV32rm); goto ReSimplify;
 530   case X86::ACQUIRE_MOV64rm: OutMI.setOpcode(X86::MOV64rm); goto ReSimplify;
 531   case X86::RELEASE_MOV8mr:  OutMI.setOpcode(X86::MOV8mr); goto ReSimplify;
 532   case X86::RELEASE_MOV16mr: OutMI.setOpcode(X86::MOV16mr); goto ReSimplify;
 533   case X86::RELEASE_MOV32mr: OutMI.setOpcode(X86::MOV32mr); goto ReSimplify;
 534   case X86::RELEASE_MOV64mr: OutMI.setOpcode(X86::MOV64mr); goto ReSimplify;
 535
 536   // We don't currently select the correct instruction form for instructions
 537   // which have a short %eax, etc. form. Handle this by custom lowering, for
 538   // now.
 539   //
 540   // Note, we are currently not handling the following instructions:
 541   // MOV64ao8, MOV64o8a
 542   // XCHG16ar, XCHG32ar, XCHG64ar
 543   case X86::MOV8mr_NOREX:
 544   case X86::MOV8mr:     SimplifyShortMoveForm(AsmPrinter, OutMI, X86::MOV8ao8); break;
 545   case X86::MOV8rm_NOREX:
 546   case X86::MOV8rm:     SimplifyShortMoveForm(AsmPrinter, OutMI, X86::MOV8o8a); break;
 547   case X86::MOV16mr:    SimplifyShortMoveForm(AsmPrinter, OutMI, X86::MOV16ao16); break;
 548   case X86::MOV16rm:    SimplifyShortMoveForm(AsmPrinter, OutMI, X86::MOV16o16a); break;
 549   case X86::MOV32mr:    SimplifyShortMoveForm(AsmPrinter, OutMI, X86::MOV32ao32); break;
 550   case X86::MOV32rm:    SimplifyShortMoveForm(AsmPrinter, OutMI, X86::MOV32o32a); break;
 551
 552   case X86::ADC8ri:     SimplifyShortImmForm(OutMI, X86::ADC8i8);    break;
 553   case X86::ADC16ri:    SimplifyShortImmForm(OutMI, X86::ADC16i16);  break;
 554   case X86::ADC32ri:    SimplifyShortImmForm(OutMI, X86::ADC32i32);  break;
 555   case X86::ADC64ri32:  SimplifyShortImmForm(OutMI, X86::ADC64i32);  break;
 556   case X86::ADD8ri:     SimplifyShortImmForm(OutMI, X86::ADD8i8);    break;
 557   case X86::ADD16ri:    SimplifyShortImmForm(OutMI, X86::ADD16i16);  break;
 558   case X86::ADD32ri:    SimplifyShortImmForm(OutMI, X86::ADD32i32);  break;
 559   case X86::ADD64ri32:  SimplifyShortImmForm(OutMI, X86::ADD64i32);  break;
 560   case X86::AND8ri:     SimplifyShortImmForm(OutMI, X86::AND8i8);    break;
 561   case X86::AND16ri:    SimplifyShortImmForm(OutMI, X86::AND16i16);  break;
 562   case X86::AND32ri:    SimplifyShortImmForm(OutMI, X86::AND32i32);  break;
 563   case X86::AND64ri32:  SimplifyShortImmForm(OutMI, X86::AND64i32);  break;
 564   case X86::CMP8ri:     SimplifyShortImmForm(OutMI, X86::CMP8i8);    break;
 565   case X86::CMP16ri:    SimplifyShortImmForm(OutMI, X86::CMP16i16);  break;
 566   case X86::CMP32ri:    SimplifyShortImmForm(OutMI, X86::CMP32i32);  break;
 567   case X86::CMP64ri32:  SimplifyShortImmForm(OutMI, X86::CMP64i32);  break;
 568   case X86::OR8ri:      SimplifyShortImmForm(OutMI, X86::OR8i8);     break;
 569   case X86::OR16ri:     SimplifyShortImmForm(OutMI, X86::OR16i16);   break;
 570   case X86::OR32ri:     SimplifyShortImmForm(OutMI, X86::OR32i32);   break;
 571   case X86::OR64ri32:   SimplifyShortImmForm(OutMI, X86::OR64i32);   break;
 572   case X86::SBB8ri:     SimplifyShortImmForm(OutMI, X86::SBB8i8);    break;
 573   case X86::SBB16ri:    SimplifyShortImmForm(OutMI, X86::SBB16i16);  break;
 574   case X86::SBB32ri:    SimplifyShortImmForm(OutMI, X86::SBB32i32);  break;
 575   case X86::SBB64ri32:  SimplifyShortImmForm(OutMI, X86::SBB64i32);  break;
 576   case X86::SUB8ri:     SimplifyShortImmForm(OutMI, X86::SUB8i8);    break;
 577   case X86::SUB16ri:    SimplifyShortImmForm(OutMI, X86::SUB16i16);  break;
 578   case X86::SUB32ri:    SimplifyShortImmForm(OutMI, X86::SUB32i32);  break;
 579   case X86::SUB64ri32:  SimplifyShortImmForm(OutMI, X86::SUB64i32);  break;
 580   case X86::TEST8ri:    SimplifyShortImmForm(OutMI, X86::TEST8i8);   break;
 581   case X86::TEST16ri:   SimplifyShortImmForm(OutMI, X86::TEST16i16); break;
 582   case X86::TEST32ri:   SimplifyShortImmForm(OutMI, X86::TEST32i32); break;
 583   case X86::TEST64ri32: SimplifyShortImmForm(OutMI, X86::TEST64i32); break;
 584   case X86::XOR8ri:     SimplifyShortImmForm(OutMI, X86::XOR8i8);    break;
 585   case X86::XOR16ri:    SimplifyShortImmForm(OutMI, X86::XOR16i16);  break;
 586   case X86::XOR32ri:    SimplifyShortImmForm(OutMI, X86::XOR32i32);  break;
 587   case X86::XOR64ri32:  SimplifyShortImmForm(OutMI, X86::XOR64i32);  break;
 588
 589   // Try to shrink some forms of movsx.
 590   case X86::MOVSX16rr8:
 591   case X86::MOVSX32rr16:
 592   case X86::MOVSX64rr32:
 593     SimplifyMOVSX(OutMI);
 594     break;
 595   }
 596 }
 597
 598 static void LowerTlsAddr(MCStreamer &OutStreamer,
 599                          X86MCInstLower &MCInstLowering,
 600                          const MachineInstr &MI) {
 601
 602   bool is64Bits = MI.getOpcode() == X86::TLS_addr64 ||
 603                   MI.getOpcode() == X86::TLS_base_addr64;
 604
 605   bool needsPadding = MI.getOpcode() == X86::TLS_addr64;
 606
 607   MCContext &context = OutStreamer.getContext();
 608
 609   if (needsPadding)
 610     OutStreamer.EmitInstruction(MCInstBuilder(X86::DATA16_PREFIX));
 611
 612   MCSymbolRefExpr::VariantKind SRVK;
 613   switch (MI.getOpcode()) {
 614     case X86::TLS_addr32:
 615     case X86::TLS_addr64:
 616       SRVK = MCSymbolRefExpr::VK_TLSGD;
 617       break;
 618     case X86::TLS_base_addr32:
 619       SRVK = MCSymbolRefExpr::VK_TLSLDM;
 620       break;
 621     case X86::TLS_base_addr64:
 622       SRVK = MCSymbolRefExpr::VK_TLSLD;
 623       break;
 624     default:
 625       llvm_unreachable("unexpected opcode");
 626   }
 627
 628   MCSymbol *sym = MCInstLowering.GetSymbolFromOperand(MI.getOperand(3));
 629   const MCSymbolRefExpr *symRef = MCSymbolRefExpr::Create(sym, SRVK, context);
 630
 631   MCInst LEA;
 632   if (is64Bits) {
 633     LEA.setOpcode(X86::LEA64r);
 634     LEA.addOperand(MCOperand::CreateReg(X86::RDI)); // dest
 635     LEA.addOperand(MCOperand::CreateReg(X86::RIP)); // base
 636     LEA.addOperand(MCOperand::CreateImm(1));        // scale
 637     LEA.addOperand(MCOperand::CreateReg(0));        // index
 638     LEA.addOperand(MCOperand::CreateExpr(symRef));  // disp
 639     LEA.addOperand(MCOperand::CreateReg(0));        // seg
 640   } else if (SRVK == MCSymbolRefExpr::VK_TLSLDM) {
 641     LEA.setOpcode(X86::LEA32r);
 642     LEA.addOperand(MCOperand::CreateReg(X86::EAX)); // dest
 643     LEA.addOperand(MCOperand::CreateReg(X86::EBX)); // base
 644     LEA.addOperand(MCOperand::CreateImm(1));        // scale
 645     LEA.addOperand(MCOperand::CreateReg(0));        // index
 646     LEA.addOperand(MCOperand::CreateExpr(symRef));  // disp
 647     LEA.addOperand(MCOperand::CreateReg(0));        // seg
 648   } else {
 649     LEA.setOpcode(X86::LEA32r);
 650     LEA.addOperand(MCOperand::CreateReg(X86::EAX)); // dest
 651     LEA.addOperand(MCOperand::CreateReg(0));        // base
 652     LEA.addOperand(MCOperand::CreateImm(1));        // scale
 653     LEA.addOperand(MCOperand::CreateReg(X86::EBX)); // index
 654     LEA.addOperand(MCOperand::CreateExpr(symRef));  // disp
 655     LEA.addOperand(MCOperand::CreateReg(0));        // seg
 656   }
 657   OutStreamer.EmitInstruction(LEA);
 658
 659   if (needsPadding) {
 660     OutStreamer.EmitInstruction(MCInstBuilder(X86::DATA16_PREFIX));
 661     OutStreamer.EmitInstruction(MCInstBuilder(X86::DATA16_PREFIX));
 662     OutStreamer.EmitInstruction(MCInstBuilder(X86::REX64_PREFIX));
 663   }
 664
 665   StringRef name = is64Bits ? "__tls_get_addr" : "___tls_get_addr";
 666   MCSymbol *tlsGetAddr = context.GetOrCreateSymbol(name);
 667   const MCSymbolRefExpr *tlsRef =
 668     MCSymbolRefExpr::Create(tlsGetAddr,
 669                             MCSymbolRefExpr::VK_PLT,
 670                             context);
 671
 672   OutStreamer.EmitInstruction(MCInstBuilder(is64Bits ? X86::CALL64pcrel32
 673                                                      : X86::CALLpcrel32)
 674     .addExpr(tlsRef));
 675 }
 676
 677 static std::pair<StackMaps::Location, MachineInstr::const_mop_iterator>
 678 parseMemoryOperand(StackMaps::Location::LocationType LocTy, unsigned Size,
 679                    MachineInstr::const_mop_iterator MOI,
 680                    MachineInstr::const_mop_iterator MOE) {
 681
 682   typedef StackMaps::Location Location;
 683
 684   assert(std::distance(MOI, MOE) >= 5 && "Too few operands to encode mem op.");
 685
 686   const MachineOperand &Base = *MOI;
 687   const MachineOperand &Scale = *(++MOI);
 688   const MachineOperand &Index = *(++MOI);
 689   const MachineOperand &Disp = *(++MOI);
 690   const MachineOperand &ZeroReg = *(++MOI);
 691
 692   // Sanity check for supported operand format.
 693   assert(Base.isReg() &&
 694          Scale.isImm() && Scale.getImm() == 1 &&
 695          Index.isReg() && Index.getReg() == 0 &&
 696          Disp.isImm() && ZeroReg.isReg() && (ZeroReg.getReg() == 0) &&
 697          "Unsupported x86 memory operand sequence.");
 698   (void)Scale;
 699   (void)Index;
 700   (void)ZeroReg;
 701
 702   return std::make_pair(
 703     Location(LocTy, Size, Base.getReg(), Disp.getImm()), ++MOI);
 704 }
 705
 706 std::pair<StackMaps::Location, MachineInstr::const_mop_iterator>
 707 X86AsmPrinter::stackmapOperandParser(MachineInstr::const_mop_iterator MOI,
 708                                      MachineInstr::const_mop_iterator MOE,
 709                                      const TargetMachine &TM) {
 710
 711   typedef StackMaps::Location Location;
 712
 713   const MachineOperand &MOP = *MOI;
 714   assert(!MOP.isRegMask() && (!MOP.isReg() || !MOP.isImplicit()) &&
 715          "Register mask and implicit operands should not be processed.");
 716
 717   if (MOP.isImm()) {
 718     // Verify anyregcc
 719     // [<def>], <id>, <numBytes>, <target>, <numArgs>, <cc>, ...
 720
 721     switch (MOP.getImm()) {
 722     default: llvm_unreachable("Unrecognized operand type.");
 723     case StackMaps::DirectMemRefOp: {
 724       unsigned Size = TM.getDataLayout()->getPointerSizeInBits();
 725       assert((Size % 8) == 0 && "Need pointer size in bytes.");
 726       Size /= 8;
 727       return parseMemoryOperand(StackMaps::Location::Direct, Size,
 728                                 llvm::next(MOI), MOE);
 729     }
 730     case StackMaps::IndirectMemRefOp: {
 731       ++MOI;
 732       int64_t Size = MOI->getImm();
 733       assert(Size > 0 && "Need a valid size for indirect memory locations.");
 734       return parseMemoryOperand(StackMaps::Location::Indirect, Size,
 735                                 llvm::next(MOI), MOE);
 736     }
 737     case StackMaps::ConstantOp: {
 738       ++MOI;
 739       assert(MOI->isImm() && "Expected constant operand.");
 740       int64_t Imm = MOI->getImm();
 741       return std::make_pair(
 742         Location(Location::Constant, sizeof(int64_t), 0, Imm), ++MOI);
 743     }
 744     }
 745   }
 746
 747   // Otherwise this is a reg operand. The physical register number will
 748   // ultimately be encoded as a DWARF regno. The stack map also records the size
 749   // of a spill slot that can hold the register content. (The runtime can
 750   // track the actual size of the data type if it needs to.)
 751   assert(MOP.isReg() && "Expected register operand here.");
 752   assert(TargetRegisterInfo::isPhysicalRegister(MOP.getReg()) &&
 753          "Virtreg operands should have been rewritten before now.");
 754   const TargetRegisterClass *RC =
 755     TM.getRegisterInfo()->getMinimalPhysRegClass(MOP.getReg());
 756   assert(!MOP.getSubReg() && "Physical subreg still around.");
 757   return std::make_pair(
 758     Location(Location::Register, RC->getSize(), MOP.getReg(), 0), ++MOI);
 759 }
 760
 761 // Lower a stackmap of the form:
 762 // <id>, <shadowBytes>, ...
 763 static void LowerSTACKMAP(MCStreamer &OutStreamer,
 764                           StackMaps &SM,
 765                           const MachineInstr &MI)
 766 {
 767   unsigned NumNOPBytes = MI.getOperand(1).getImm();
 768   SM.recordStackMap(MI);
 769   // Emit padding.
 770   // FIXME: These nops ensure that the stackmap's shadow is covered by
 771   // instructions from the same basic block, but the nops should not be
 772   // necessary if instructions from the same block follow the stackmap.
 773   for (unsigned i = 0; i < NumNOPBytes; ++i)
 774     OutStreamer.EmitInstruction(MCInstBuilder(X86::NOOP));
 775 }
 776
 777 // Lower a patchpoint of the form:
 778 // [<def>], <id>, <numBytes>, <target>, <numArgs>, <cc>, ...
 779 static void LowerPATCHPOINT(MCStreamer &OutStreamer,
 780                             StackMaps &SM,
 781                             const MachineInstr &MI) {
 782   SM.recordPatchPoint(MI);
 783
 784   PatchPointOpers opers(&MI);
 785   unsigned ScratchIdx = opers.getNextScratchIdx();
 786   unsigned EncodedBytes = 0;
 787   int64_t CallTarget = opers.getMetaOper(PatchPointOpers::TargetPos).getImm();
 788   if (CallTarget) {
 789     // Emit MOV to materialize the target address and the CALL to target.
 790     // This is encoded with 12-13 bytes, depending on which register is used.
 791     // We conservatively assume that it is 12 bytes and emit in worst case one
 792     // extra NOP byte.
 793     EncodedBytes = 12;
 794     OutStreamer.EmitInstruction(MCInstBuilder(X86::MOV64ri)
 795                                 .addReg(MI.getOperand(ScratchIdx).getReg())
 796                                 .addImm(CallTarget));
 797     OutStreamer.EmitInstruction(MCInstBuilder(X86::CALL64r)
 798                                 .addReg(MI.getOperand(ScratchIdx).getReg()));
 799   }
 800   // Emit padding.
 801   unsigned NumBytes = opers.getMetaOper(PatchPointOpers::NBytesPos).getImm();
 802   assert(NumBytes >= EncodedBytes &&
 803          "Patchpoint can't request size less than the length of a call.");
 804
 805   for (unsigned i = EncodedBytes; i < NumBytes; ++i)
 806     OutStreamer.EmitInstruction(MCInstBuilder(X86::NOOP));
 807 }
 808
 809 void X86AsmPrinter::EmitInstruction(const MachineInstr *MI) {
 810   X86MCInstLower MCInstLowering(*MF, *this);
 811   switch (MI->getOpcode()) {
 812   case TargetOpcode::DBG_VALUE:
 813     llvm_unreachable("Should be handled target independently");
 814
 815   // Emit nothing here but a comment if we can.
 816   case X86::Int_MemBarrier:
 817     if (OutStreamer.hasRawTextSupport())
 818       OutStreamer.EmitRawText(StringRef("\t#MEMBARRIER"));
 819     return;
 820
 821
 822   case X86::EH_RETURN:
 823   case X86::EH_RETURN64: {
 824     // Lower these as normal, but add some comments.
 825     unsigned Reg = MI->getOperand(0).getReg();
 826     OutStreamer.AddComment(StringRef("eh_return, addr: %") +
 827                            X86ATTInstPrinter::getRegisterName(Reg));
 828     break;
 829   }
 830   case X86::TAILJMPr:
 831   case X86::TAILJMPd:
 832   case X86::TAILJMPd64:
 833     // Lower these as normal, but add some comments.
 834     OutStreamer.AddComment("TAILCALL");
 835     break;
 836
 837   case X86::TLS_addr32:
 838   case X86::TLS_addr64:
 839   case X86::TLS_base_addr32:
 840   case X86::TLS_base_addr64:
 841     return LowerTlsAddr(OutStreamer, MCInstLowering, *MI);
 842
 843   case X86::MOVPC32r: {
 844     // This is a pseudo op for a two instruction sequence with a label, which
 845     // looks like:
 846     //     call "L1$pb"
 847     // "L1$pb":
 848     //     popl %esi
 849
 850     // Emit the call.
 851     MCSymbol *PICBase = MF->getPICBaseSymbol();
 852     // FIXME: We would like an efficient form for this, so we don't have to do a
 853     // lot of extra uniquing.
 854     OutStreamer.EmitInstruction(MCInstBuilder(X86::CALLpcrel32)
 855       .addExpr(MCSymbolRefExpr::Create(PICBase, OutContext)));
 856
 857     // Emit the label.
 858     OutStreamer.EmitLabel(PICBase);
 859
 860     // popl $reg
 861     OutStreamer.EmitInstruction(MCInstBuilder(X86::POP32r)
 862       .addReg(MI->getOperand(0).getReg()));
 863     return;
 864   }
 865
 866   case X86::ADD32ri: {
 867     // Lower the MO_GOT_ABSOLUTE_ADDRESS form of ADD32ri.
 868     if (MI->getOperand(2).getTargetFlags() != X86II::MO_GOT_ABSOLUTE_ADDRESS)
 869       break;
 870
 871     // Okay, we have something like:
 872     //  EAX = ADD32ri EAX, MO_GOT_ABSOLUTE_ADDRESS(@MYGLOBAL)
 873
 874     // For this, we want to print something like:
 875     //   MYGLOBAL + (. - PICBASE)
 876     // However, we can't generate a ".", so just emit a new label here and refer
 877     // to it.
 878     MCSymbol *DotSym = OutContext.CreateTempSymbol();
 879     OutStreamer.EmitLabel(DotSym);
 880
 881     // Now that we have emitted the label, lower the complex operand expression.
 882     MCSymbol *OpSym = MCInstLowering.GetSymbolFromOperand(MI->getOperand(2));
 883
 884     const MCExpr *DotExpr = MCSymbolRefExpr::Create(DotSym, OutContext);
 885     const MCExpr *PICBase =
 886       MCSymbolRefExpr::Create(MF->getPICBaseSymbol(), OutContext);
 887     DotExpr = MCBinaryExpr::CreateSub(DotExpr, PICBase, OutContext);
 888
 889     DotExpr = MCBinaryExpr::CreateAdd(MCSymbolRefExpr::Create(OpSym,OutContext),
 890                                       DotExpr, OutContext);
 891
 892     OutStreamer.EmitInstruction(MCInstBuilder(X86::ADD32ri)
 893       .addReg(MI->getOperand(0).getReg())
 894       .addReg(MI->getOperand(1).getReg())
 895       .addExpr(DotExpr));
 896     return;
 897   }
 898
 899   case TargetOpcode::STACKMAP:
 900     return LowerSTACKMAP(OutStreamer, SM, *MI);
 901
 902   case TargetOpcode::PATCHPOINT:
 903     return LowerPATCHPOINT(OutStreamer, SM, *MI);
 904
 905   case X86::MORESTACK_RET:
 906     OutStreamer.EmitInstruction(MCInstBuilder(X86::RET));
 907     return;
 908
 909   case X86::MORESTACK_RET_RESTORE_R10:
 910     // Return, then restore R10.
 911     OutStreamer.EmitInstruction(MCInstBuilder(X86::RET));
 912     OutStreamer.EmitInstruction(MCInstBuilder(X86::MOV64rr)
 913       .addReg(X86::R10)
 914       .addReg(X86::RAX));
 915     return;
 916   }
 917
 918   MCInst TmpInst;
 919   MCInstLowering.Lower(MI, TmpInst);
 920   OutStreamer.EmitInstruction(TmpInst);
 921 }