lib/Target/X86/X86MCInstLower.cpp

   1 //===-- X86MCInstLower.cpp - Convert X86 MachineInstr to an MCInst --------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains code to lower X86 MachineInstrs to their corresponding
  11 // MCInst records.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #include "X86AsmPrinter.h"
  16 #include "X86RegisterInfo.h"
  17 #include "InstPrinter/X86ATTInstPrinter.h"
  18 #include "MCTargetDesc/X86BaseInfo.h"
  19 #include "llvm/ADT/SmallString.h"
  20 #include "llvm/CodeGen/MachineFunction.h"
  21 #include "llvm/CodeGen/MachineModuleInfoImpls.h"
  22 #include "llvm/CodeGen/StackMaps.h"
  23 #include "llvm/IR/DataLayout.h"
  24 #include "llvm/IR/GlobalValue.h"
  25 #include "llvm/IR/Mangler.h"
  26 #include "llvm/MC/MCAsmInfo.h"
  27 #include "llvm/MC/MCCodeEmitter.h"
  28 #include "llvm/MC/MCContext.h"
  29 #include "llvm/MC/MCExpr.h"
  30 #include "llvm/MC/MCInst.h"
  31 #include "llvm/MC/MCInstBuilder.h"
  32 #include "llvm/MC/MCStreamer.h"
  33 #include "llvm/MC/MCSymbol.h"
  34 #include "llvm/Support/TargetRegistry.h"
  35 using namespace llvm;
  36
  37 namespace {
  38
  39 /// X86MCInstLower - This class is used to lower an MachineInstr into an MCInst.
  40 class X86MCInstLower {
  41   MCContext &Ctx;
  42   const MachineFunction &MF;
  43   const TargetMachine &TM;
  44   const MCAsmInfo &MAI;
  45   X86AsmPrinter &AsmPrinter;
  46 public:
  47   X86MCInstLower(const MachineFunction &MF, X86AsmPrinter &asmprinter);
  48
  49   void Lower(const MachineInstr *MI, MCInst &OutMI) const;
  50
  51   MCSymbol *GetSymbolFromOperand(const MachineOperand &MO) const;
  52   MCOperand LowerSymbolOperand(const MachineOperand &MO, MCSymbol *Sym) const;
  53
  54 private:
  55   MachineModuleInfoMachO &getMachOMMI() const;
  56   Mangler *getMang() const {
  57     return AsmPrinter.Mang;
  58   }
  59 };
  60
  61 } // end anonymous namespace
  62
  63 // Emit a minimal sequence of nops spanning NumBytes bytes.
  64 static void EmitNops(MCStreamer &OS, unsigned NumBytes, bool Is64Bit,
  65                      const MCSubtargetInfo &STI);
  66
  67 namespace llvm {
  68    X86AsmPrinter::StackMapShadowTracker::StackMapShadowTracker(TargetMachine &TM)
  69      : TM(TM), InShadow(false), RequiredShadowSize(0), CurrentShadowSize(0) {}
  70
  71   X86AsmPrinter::StackMapShadowTracker::~StackMapShadowTracker() {}
  72
  73   void
  74   X86AsmPrinter::StackMapShadowTracker::startFunction(MachineFunction &MF) {
  75     CodeEmitter.reset(TM.getTarget().createMCCodeEmitter(*TM.getInstrInfo(),
  76                                                          *TM.getRegisterInfo(),
  77                                                          *TM.getSubtargetImpl(),
  78                                                          MF.getContext()));
  79   }
  80
  81   void X86AsmPrinter::StackMapShadowTracker::count(MCInst &Inst,
  82                                                    const MCSubtargetInfo &STI) {
  83     if (InShadow) {
  84       SmallString<256> Code;
  85       SmallVector<MCFixup, 4> Fixups;
  86       raw_svector_ostream VecOS(Code);
  87       CodeEmitter->EncodeInstruction(Inst, VecOS, Fixups, STI);
  88       VecOS.flush();
  89       CurrentShadowSize += Code.size();
  90       if (CurrentShadowSize >= RequiredShadowSize)
  91         InShadow = false; // The shadow is big enough. Stop counting.
  92     }
  93   }
  94
  95   void X86AsmPrinter::StackMapShadowTracker::emitShadowPadding(
  96     MCStreamer &OutStreamer, const MCSubtargetInfo &STI) {
  97     if (InShadow && CurrentShadowSize < RequiredShadowSize) {
  98       InShadow = false;
  99       EmitNops(OutStreamer, RequiredShadowSize - CurrentShadowSize,
 100                TM.getSubtarget<X86Subtarget>().is64Bit(), STI);
 101     }
 102   }
 103
 104   void X86AsmPrinter::EmitAndCountInstruction(MCInst &Inst) {
 105     OutStreamer.EmitInstruction(Inst, getSubtargetInfo());
 106     SMShadowTracker.count(Inst, getSubtargetInfo());
 107   }
 108 } // end llvm namespace
 109
 110 X86MCInstLower::X86MCInstLower(const MachineFunction &mf,
 111                                X86AsmPrinter &asmprinter)
 112 : Ctx(mf.getContext()), MF(mf), TM(mf.getTarget()),
 113   MAI(*TM.getMCAsmInfo()), AsmPrinter(asmprinter) {}
 114
 115 MachineModuleInfoMachO &X86MCInstLower::getMachOMMI() const {
 116   return MF.getMMI().getObjFileInfo<MachineModuleInfoMachO>();
 117 }
 118
 119
 120 /// GetSymbolFromOperand - Lower an MO_GlobalAddress or MO_ExternalSymbol
 121 /// operand to an MCSymbol.
 122 MCSymbol *X86MCInstLower::
 123 GetSymbolFromOperand(const MachineOperand &MO) const {
 124   const DataLayout *DL = TM.getDataLayout();
 125   assert((MO.isGlobal() || MO.isSymbol() || MO.isMBB()) && "Isn't a symbol reference");
 126
 127   SmallString<128> Name;
 128   StringRef Suffix;
 129
 130   switch (MO.getTargetFlags()) {
 131   case X86II::MO_DLLIMPORT:
 132     // Handle dllimport linkage.
 133     Name += "__imp_";
 134     break;
 135   case X86II::MO_DARWIN_STUB:
 136     Suffix = "$stub";
 137     break;
 138   case X86II::MO_DARWIN_NONLAZY:
 139   case X86II::MO_DARWIN_NONLAZY_PIC_BASE:
 140   case X86II::MO_DARWIN_HIDDEN_NONLAZY_PIC_BASE:
 141     Suffix = "$non_lazy_ptr";
 142     break;
 143   }
 144
 145   if (!Suffix.empty())
 146     Name += DL->getPrivateGlobalPrefix();
 147
 148   unsigned PrefixLen = Name.size();
 149
 150   if (MO.isGlobal()) {
 151     const GlobalValue *GV = MO.getGlobal();
 152     AsmPrinter.getNameWithPrefix(Name, GV);
 153   } else if (MO.isSymbol()) {
 154     getMang()->getNameWithPrefix(Name, MO.getSymbolName());
 155   } else if (MO.isMBB()) {
 156     Name += MO.getMBB()->getSymbol()->getName();
 157   }
 158   unsigned OrigLen = Name.size() - PrefixLen;
 159
 160   Name += Suffix;
 161   MCSymbol *Sym = Ctx.GetOrCreateSymbol(Name);
 162
 163   StringRef OrigName = StringRef(Name).substr(PrefixLen, OrigLen);
 164
 165   // If the target flags on the operand changes the name of the symbol, do that
 166   // before we return the symbol.
 167   switch (MO.getTargetFlags()) {
 168   default: break;
 169   case X86II::MO_DARWIN_NONLAZY:
 170   case X86II::MO_DARWIN_NONLAZY_PIC_BASE: {
 171     MachineModuleInfoImpl::StubValueTy &StubSym =
 172       getMachOMMI().getGVStubEntry(Sym);
 173     if (!StubSym.getPointer()) {
 174       assert(MO.isGlobal() && "Extern symbol not handled yet");
 175       StubSym =
 176         MachineModuleInfoImpl::
 177         StubValueTy(AsmPrinter.getSymbol(MO.getGlobal()),
 178                     !MO.getGlobal()->hasInternalLinkage());
 179     }
 180     break;
 181   }
 182   case X86II::MO_DARWIN_HIDDEN_NONLAZY_PIC_BASE: {
 183     MachineModuleInfoImpl::StubValueTy &StubSym =
 184       getMachOMMI().getHiddenGVStubEntry(Sym);
 185     if (!StubSym.getPointer()) {
 186       assert(MO.isGlobal() && "Extern symbol not handled yet");
 187       StubSym =
 188         MachineModuleInfoImpl::
 189         StubValueTy(AsmPrinter.getSymbol(MO.getGlobal()),
 190                     !MO.getGlobal()->hasInternalLinkage());
 191     }
 192     break;
 193   }
 194   case X86II::MO_DARWIN_STUB: {
 195     MachineModuleInfoImpl::StubValueTy &StubSym =
 196       getMachOMMI().getFnStubEntry(Sym);
 197     if (StubSym.getPointer())
 198       return Sym;
 199
 200     if (MO.isGlobal()) {
 201       StubSym =
 202         MachineModuleInfoImpl::
 203         StubValueTy(AsmPrinter.getSymbol(MO.getGlobal()),
 204                     !MO.getGlobal()->hasInternalLinkage());
 205     } else {
 206       StubSym =
 207         MachineModuleInfoImpl::
 208         StubValueTy(Ctx.GetOrCreateSymbol(OrigName), false);
 209     }
 210     break;
 211   }
 212   }
 213
 214   return Sym;
 215 }
 216
 217 MCOperand X86MCInstLower::LowerSymbolOperand(const MachineOperand &MO,
 218                                              MCSymbol *Sym) const {
 219   // FIXME: We would like an efficient form for this, so we don't have to do a
 220   // lot of extra uniquing.
 221   const MCExpr *Expr = nullptr;
 222   MCSymbolRefExpr::VariantKind RefKind = MCSymbolRefExpr::VK_None;
 223
 224   switch (MO.getTargetFlags()) {
 225   default: llvm_unreachable("Unknown target flag on GV operand");
 226   case X86II::MO_NO_FLAG:    // No flag.
 227   // These affect the name of the symbol, not any suffix.
 228   case X86II::MO_DARWIN_NONLAZY:
 229   case X86II::MO_DLLIMPORT:
 230   case X86II::MO_DARWIN_STUB:
 231     break;
 232
 233   case X86II::MO_TLVP:      RefKind = MCSymbolRefExpr::VK_TLVP; break;
 234   case X86II::MO_TLVP_PIC_BASE:
 235     Expr = MCSymbolRefExpr::Create(Sym, MCSymbolRefExpr::VK_TLVP, Ctx);
 236     // Subtract the pic base.
 237     Expr = MCBinaryExpr::CreateSub(Expr,
 238                                   MCSymbolRefExpr::Create(MF.getPICBaseSymbol(),
 239                                                            Ctx),
 240                                    Ctx);
 241     break;
 242   case X86II::MO_SECREL:    RefKind = MCSymbolRefExpr::VK_SECREL; break;
 243   case X86II::MO_TLSGD:     RefKind = MCSymbolRefExpr::VK_TLSGD; break;
 244   case X86II::MO_TLSLD:     RefKind = MCSymbolRefExpr::VK_TLSLD; break;
 245   case X86II::MO_TLSLDM:    RefKind = MCSymbolRefExpr::VK_TLSLDM; break;
 246   case X86II::MO_GOTTPOFF:  RefKind = MCSymbolRefExpr::VK_GOTTPOFF; break;
 247   case X86II::MO_INDNTPOFF: RefKind = MCSymbolRefExpr::VK_INDNTPOFF; break;
 248   case X86II::MO_TPOFF:     RefKind = MCSymbolRefExpr::VK_TPOFF; break;
 249   case X86II::MO_DTPOFF:    RefKind = MCSymbolRefExpr::VK_DTPOFF; break;
 250   case X86II::MO_NTPOFF:    RefKind = MCSymbolRefExpr::VK_NTPOFF; break;
 251   case X86II::MO_GOTNTPOFF: RefKind = MCSymbolRefExpr::VK_GOTNTPOFF; break;
 252   case X86II::MO_GOTPCREL:  RefKind = MCSymbolRefExpr::VK_GOTPCREL; break;
 253   case X86II::MO_GOT:       RefKind = MCSymbolRefExpr::VK_GOT; break;
 254   case X86II::MO_GOTOFF:    RefKind = MCSymbolRefExpr::VK_GOTOFF; break;
 255   case X86II::MO_PLT:       RefKind = MCSymbolRefExpr::VK_PLT; break;
 256   case X86II::MO_PIC_BASE_OFFSET:
 257   case X86II::MO_DARWIN_NONLAZY_PIC_BASE:
 258   case X86II::MO_DARWIN_HIDDEN_NONLAZY_PIC_BASE:
 259     Expr = MCSymbolRefExpr::Create(Sym, Ctx);
 260     // Subtract the pic base.
 261     Expr = MCBinaryExpr::CreateSub(Expr,
 262                             MCSymbolRefExpr::Create(MF.getPICBaseSymbol(), Ctx),
 263                                    Ctx);
 264     if (MO.isJTI() && MAI.hasSetDirective()) {
 265       // If .set directive is supported, use it to reduce the number of
 266       // relocations the assembler will generate for differences between
 267       // local labels. This is only safe when the symbols are in the same
 268       // section so we are restricting it to jumptable references.
 269       MCSymbol *Label = Ctx.CreateTempSymbol();
 270       AsmPrinter.OutStreamer.EmitAssignment(Label, Expr);
 271       Expr = MCSymbolRefExpr::Create(Label, Ctx);
 272     }
 273     break;
 274   }
 275
 276   if (!Expr)
 277     Expr = MCSymbolRefExpr::Create(Sym, RefKind, Ctx);
 278
 279   if (!MO.isJTI() && !MO.isMBB() && MO.getOffset())
 280     Expr = MCBinaryExpr::CreateAdd(Expr,
 281                                    MCConstantExpr::Create(MO.getOffset(), Ctx),
 282                                    Ctx);
 283   return MCOperand::CreateExpr(Expr);
 284 }
 285
 286
 287 /// \brief Simplify FOO $imm, %{al,ax,eax,rax} to FOO $imm, for instruction with
 288 /// a short fixed-register form.
 289 static void SimplifyShortImmForm(MCInst &Inst, unsigned Opcode) {
 290   unsigned ImmOp = Inst.getNumOperands() - 1;
 291   assert(Inst.getOperand(0).isReg() &&
 292          (Inst.getOperand(ImmOp).isImm() || Inst.getOperand(ImmOp).isExpr()) &&
 293          ((Inst.getNumOperands() == 3 && Inst.getOperand(1).isReg() &&
 294            Inst.getOperand(0).getReg() == Inst.getOperand(1).getReg()) ||
 295           Inst.getNumOperands() == 2) && "Unexpected instruction!");
 296
 297   // Check whether the destination register can be fixed.
 298   unsigned Reg = Inst.getOperand(0).getReg();
 299   if (Reg != X86::AL && Reg != X86::AX && Reg != X86::EAX && Reg != X86::RAX)
 300     return;
 301
 302   // If so, rewrite the instruction.
 303   MCOperand Saved = Inst.getOperand(ImmOp);
 304   Inst = MCInst();
 305   Inst.setOpcode(Opcode);
 306   Inst.addOperand(Saved);
 307 }
 308
 309 /// \brief If a movsx instruction has a shorter encoding for the used register
 310 /// simplify the instruction to use it instead.
 311 static void SimplifyMOVSX(MCInst &Inst) {
 312   unsigned NewOpcode = 0;
 313   unsigned Op0 = Inst.getOperand(0).getReg(), Op1 = Inst.getOperand(1).getReg();
 314   switch (Inst.getOpcode()) {
 315   default:
 316     llvm_unreachable("Unexpected instruction!");
 317   case X86::MOVSX16rr8:  // movsbw %al, %ax   --> cbtw
 318     if (Op0 == X86::AX && Op1 == X86::AL)
 319       NewOpcode = X86::CBW;
 320     break;
 321   case X86::MOVSX32rr16: // movswl %ax, %eax  --> cwtl
 322     if (Op0 == X86::EAX && Op1 == X86::AX)
 323       NewOpcode = X86::CWDE;
 324     break;
 325   case X86::MOVSX64rr32: // movslq %eax, %rax --> cltq
 326     if (Op0 == X86::RAX && Op1 == X86::EAX)
 327       NewOpcode = X86::CDQE;
 328     break;
 329   }
 330
 331   if (NewOpcode != 0) {
 332     Inst = MCInst();
 333     Inst.setOpcode(NewOpcode);
 334   }
 335 }
 336
 337 /// \brief Simplify things like MOV32rm to MOV32o32a.
 338 static void SimplifyShortMoveForm(X86AsmPrinter &Printer, MCInst &Inst,
 339                                   unsigned Opcode) {
 340   // Don't make these simplifications in 64-bit mode; other assemblers don't
 341   // perform them because they make the code larger.
 342   if (Printer.getSubtarget().is64Bit())
 343     return;
 344
 345   bool IsStore = Inst.getOperand(0).isReg() && Inst.getOperand(1).isReg();
 346   unsigned AddrBase = IsStore;
 347   unsigned RegOp = IsStore ? 0 : 5;
 348   unsigned AddrOp = AddrBase + 3;
 349   assert(Inst.getNumOperands() == 6 && Inst.getOperand(RegOp).isReg() &&
 350          Inst.getOperand(AddrBase + X86::AddrBaseReg).isReg() &&
 351          Inst.getOperand(AddrBase + X86::AddrScaleAmt).isImm() &&
 352          Inst.getOperand(AddrBase + X86::AddrIndexReg).isReg() &&
 353          Inst.getOperand(AddrBase + X86::AddrSegmentReg).isReg() &&
 354          (Inst.getOperand(AddrOp).isExpr() ||
 355           Inst.getOperand(AddrOp).isImm()) &&
 356          "Unexpected instruction!");
 357
 358   // Check whether the destination register can be fixed.
 359   unsigned Reg = Inst.getOperand(RegOp).getReg();
 360   if (Reg != X86::AL && Reg != X86::AX && Reg != X86::EAX && Reg != X86::RAX)
 361     return;
 362
 363   // Check whether this is an absolute address.
 364   // FIXME: We know TLVP symbol refs aren't, but there should be a better way
 365   // to do this here.
 366   bool Absolute = true;
 367   if (Inst.getOperand(AddrOp).isExpr()) {
 368     const MCExpr *MCE = Inst.getOperand(AddrOp).getExpr();
 369     if (const MCSymbolRefExpr *SRE = dyn_cast<MCSymbolRefExpr>(MCE))
 370       if (SRE->getKind() == MCSymbolRefExpr::VK_TLVP)
 371         Absolute = false;
 372   }
 373
 374   if (Absolute &&
 375       (Inst.getOperand(AddrBase + X86::AddrBaseReg).getReg() != 0 ||
 376        Inst.getOperand(AddrBase + X86::AddrScaleAmt).getImm() != 1 ||
 377        Inst.getOperand(AddrBase + X86::AddrIndexReg).getReg() != 0))
 378     return;
 379
 380   // If so, rewrite the instruction.
 381   MCOperand Saved = Inst.getOperand(AddrOp);
 382   MCOperand Seg = Inst.getOperand(AddrBase + X86::AddrSegmentReg);
 383   Inst = MCInst();
 384   Inst.setOpcode(Opcode);
 385   Inst.addOperand(Saved);
 386   Inst.addOperand(Seg);
 387 }
 388
 389 static unsigned getRetOpcode(const X86Subtarget &Subtarget)
 390 {
 391         return Subtarget.is64Bit() ? X86::RETQ : X86::RETL;
 392 }
 393
 394 void X86MCInstLower::Lower(const MachineInstr *MI, MCInst &OutMI) const {
 395   OutMI.setOpcode(MI->getOpcode());
 396
 397   for (unsigned i = 0, e = MI->getNumOperands(); i != e; ++i) {
 398     const MachineOperand &MO = MI->getOperand(i);
 399
 400     MCOperand MCOp;
 401     switch (MO.getType()) {
 402     default:
 403       MI->dump();
 404       llvm_unreachable("unknown operand type");
 405     case MachineOperand::MO_Register:
 406       // Ignore all implicit register operands.
 407       if (MO.isImplicit()) continue;
 408       MCOp = MCOperand::CreateReg(MO.getReg());
 409       break;
 410     case MachineOperand::MO_Immediate:
 411       MCOp = MCOperand::CreateImm(MO.getImm());
 412       break;
 413     case MachineOperand::MO_MachineBasicBlock:
 414     case MachineOperand::MO_GlobalAddress:
 415     case MachineOperand::MO_ExternalSymbol:
 416       MCOp = LowerSymbolOperand(MO, GetSymbolFromOperand(MO));
 417       break;
 418     case MachineOperand::MO_JumpTableIndex:
 419       MCOp = LowerSymbolOperand(MO, AsmPrinter.GetJTISymbol(MO.getIndex()));
 420       break;
 421     case MachineOperand::MO_ConstantPoolIndex:
 422       MCOp = LowerSymbolOperand(MO, AsmPrinter.GetCPISymbol(MO.getIndex()));
 423       break;
 424     case MachineOperand::MO_BlockAddress:
 425       MCOp = LowerSymbolOperand(MO,
 426                      AsmPrinter.GetBlockAddressSymbol(MO.getBlockAddress()));
 427       break;
 428     case MachineOperand::MO_RegisterMask:
 429       // Ignore call clobbers.
 430       continue;
 431     }
 432
 433     OutMI.addOperand(MCOp);
 434   }
 435
 436   // Handle a few special cases to eliminate operand modifiers.
 437 ReSimplify:
 438   switch (OutMI.getOpcode()) {
 439   case X86::LEA64_32r:
 440   case X86::LEA64r:
 441   case X86::LEA16r:
 442   case X86::LEA32r:
 443     // LEA should have a segment register, but it must be empty.
 444     assert(OutMI.getNumOperands() == 1+X86::AddrNumOperands &&
 445            "Unexpected # of LEA operands");
 446     assert(OutMI.getOperand(1+X86::AddrSegmentReg).getReg() == 0 &&
 447            "LEA has segment specified!");
 448     break;
 449
 450   case X86::MOV32ri64:
 451     OutMI.setOpcode(X86::MOV32ri);
 452     break;
 453
 454   // Commute operands to get a smaller encoding by using VEX.R instead of VEX.B
 455   // if one of the registers is extended, but other isn't.
 456   case X86::VMOVAPDrr:
 457   case X86::VMOVAPDYrr:
 458   case X86::VMOVAPSrr:
 459   case X86::VMOVAPSYrr:
 460   case X86::VMOVDQArr:
 461   case X86::VMOVDQAYrr:
 462   case X86::VMOVDQUrr:
 463   case X86::VMOVDQUYrr:
 464   case X86::VMOVUPDrr:
 465   case X86::VMOVUPDYrr:
 466   case X86::VMOVUPSrr:
 467   case X86::VMOVUPSYrr: {
 468     if (!X86II::isX86_64ExtendedReg(OutMI.getOperand(0).getReg()) &&
 469         X86II::isX86_64ExtendedReg(OutMI.getOperand(1).getReg())) {
 470       unsigned NewOpc;
 471       switch (OutMI.getOpcode()) {
 472       default: llvm_unreachable("Invalid opcode");
 473       case X86::VMOVAPDrr:  NewOpc = X86::VMOVAPDrr_REV;  break;
 474       case X86::VMOVAPDYrr: NewOpc = X86::VMOVAPDYrr_REV; break;
 475       case X86::VMOVAPSrr:  NewOpc = X86::VMOVAPSrr_REV;  break;
 476       case X86::VMOVAPSYrr: NewOpc = X86::VMOVAPSYrr_REV; break;
 477       case X86::VMOVDQArr:  NewOpc = X86::VMOVDQArr_REV;  break;
 478       case X86::VMOVDQAYrr: NewOpc = X86::VMOVDQAYrr_REV; break;
 479       case X86::VMOVDQUrr:  NewOpc = X86::VMOVDQUrr_REV;  break;
 480       case X86::VMOVDQUYrr: NewOpc = X86::VMOVDQUYrr_REV; break;
 481       case X86::VMOVUPDrr:  NewOpc = X86::VMOVUPDrr_REV;  break;
 482       case X86::VMOVUPDYrr: NewOpc = X86::VMOVUPDYrr_REV; break;
 483       case X86::VMOVUPSrr:  NewOpc = X86::VMOVUPSrr_REV;  break;
 484       case X86::VMOVUPSYrr: NewOpc = X86::VMOVUPSYrr_REV; break;
 485       }
 486       OutMI.setOpcode(NewOpc);
 487     }
 488     break;
 489   }
 490   case X86::VMOVSDrr:
 491   case X86::VMOVSSrr: {
 492     if (!X86II::isX86_64ExtendedReg(OutMI.getOperand(0).getReg()) &&
 493         X86II::isX86_64ExtendedReg(OutMI.getOperand(2).getReg())) {
 494       unsigned NewOpc;
 495       switch (OutMI.getOpcode()) {
 496       default: llvm_unreachable("Invalid opcode");
 497       case X86::VMOVSDrr:   NewOpc = X86::VMOVSDrr_REV;   break;
 498       case X86::VMOVSSrr:   NewOpc = X86::VMOVSSrr_REV;   break;
 499       }
 500       OutMI.setOpcode(NewOpc);
 501     }
 502     break;
 503   }
 504
 505   // TAILJMPr64, CALL64r, CALL64pcrel32 - These instructions have register
 506   // inputs modeled as normal uses instead of implicit uses.  As such, truncate
 507   // off all but the first operand (the callee).  FIXME: Change isel.
 508   case X86::TAILJMPr64:
 509   case X86::CALL64r:
 510   case X86::CALL64pcrel32: {
 511     unsigned Opcode = OutMI.getOpcode();
 512     MCOperand Saved = OutMI.getOperand(0);
 513     OutMI = MCInst();
 514     OutMI.setOpcode(Opcode);
 515     OutMI.addOperand(Saved);
 516     break;
 517   }
 518
 519   case X86::EH_RETURN:
 520   case X86::EH_RETURN64: {
 521     OutMI = MCInst();
 522     OutMI.setOpcode(getRetOpcode(AsmPrinter.getSubtarget()));
 523     break;
 524   }
 525
 526   // TAILJMPd, TAILJMPd64 - Lower to the correct jump instructions.
 527   case X86::TAILJMPr:
 528   case X86::TAILJMPd:
 529   case X86::TAILJMPd64: {
 530     unsigned Opcode;
 531     switch (OutMI.getOpcode()) {
 532     default: llvm_unreachable("Invalid opcode");
 533     case X86::TAILJMPr: Opcode = X86::JMP32r; break;
 534     case X86::TAILJMPd:
 535     case X86::TAILJMPd64: Opcode = X86::JMP_1; break;
 536     }
 537
 538     MCOperand Saved = OutMI.getOperand(0);
 539     OutMI = MCInst();
 540     OutMI.setOpcode(Opcode);
 541     OutMI.addOperand(Saved);
 542     break;
 543   }
 544
 545   // These are pseudo-ops for OR to help with the OR->ADD transformation.  We do
 546   // this with an ugly goto in case the resultant OR uses EAX and needs the
 547   // short form.
 548   case X86::ADD16rr_DB:   OutMI.setOpcode(X86::OR16rr); goto ReSimplify;
 549   case X86::ADD32rr_DB:   OutMI.setOpcode(X86::OR32rr); goto ReSimplify;
 550   case X86::ADD64rr_DB:   OutMI.setOpcode(X86::OR64rr); goto ReSimplify;
 551   case X86::ADD16ri_DB:   OutMI.setOpcode(X86::OR16ri); goto ReSimplify;
 552   case X86::ADD32ri_DB:   OutMI.setOpcode(X86::OR32ri); goto ReSimplify;
 553   case X86::ADD64ri32_DB: OutMI.setOpcode(X86::OR64ri32); goto ReSimplify;
 554   case X86::ADD16ri8_DB:  OutMI.setOpcode(X86::OR16ri8); goto ReSimplify;
 555   case X86::ADD32ri8_DB:  OutMI.setOpcode(X86::OR32ri8); goto ReSimplify;
 556   case X86::ADD64ri8_DB:  OutMI.setOpcode(X86::OR64ri8); goto ReSimplify;
 557
 558   // The assembler backend wants to see branches in their small form and relax
 559   // them to their large form.  The JIT can only handle the large form because
 560   // it does not do relaxation.  For now, translate the large form to the
 561   // small one here.
 562   case X86::JMP_4: OutMI.setOpcode(X86::JMP_1); break;
 563   case X86::JO_4:  OutMI.setOpcode(X86::JO_1); break;
 564   case X86::JNO_4: OutMI.setOpcode(X86::JNO_1); break;
 565   case X86::JB_4:  OutMI.setOpcode(X86::JB_1); break;
 566   case X86::JAE_4: OutMI.setOpcode(X86::JAE_1); break;
 567   case X86::JE_4:  OutMI.setOpcode(X86::JE_1); break;
 568   case X86::JNE_4: OutMI.setOpcode(X86::JNE_1); break;
 569   case X86::JBE_4: OutMI.setOpcode(X86::JBE_1); break;
 570   case X86::JA_4:  OutMI.setOpcode(X86::JA_1); break;
 571   case X86::JS_4:  OutMI.setOpcode(X86::JS_1); break;
 572   case X86::JNS_4: OutMI.setOpcode(X86::JNS_1); break;
 573   case X86::JP_4:  OutMI.setOpcode(X86::JP_1); break;
 574   case X86::JNP_4: OutMI.setOpcode(X86::JNP_1); break;
 575   case X86::JL_4:  OutMI.setOpcode(X86::JL_1); break;
 576   case X86::JGE_4: OutMI.setOpcode(X86::JGE_1); break;
 577   case X86::JLE_4: OutMI.setOpcode(X86::JLE_1); break;
 578   case X86::JG_4:  OutMI.setOpcode(X86::JG_1); break;
 579
 580   // Atomic load and store require a separate pseudo-inst because Acquire
 581   // implies mayStore and Release implies mayLoad; fix these to regular MOV
 582   // instructions here
 583   case X86::ACQUIRE_MOV8rm:  OutMI.setOpcode(X86::MOV8rm); goto ReSimplify;
 584   case X86::ACQUIRE_MOV16rm: OutMI.setOpcode(X86::MOV16rm); goto ReSimplify;
 585   case X86::ACQUIRE_MOV32rm: OutMI.setOpcode(X86::MOV32rm); goto ReSimplify;
 586   case X86::ACQUIRE_MOV64rm: OutMI.setOpcode(X86::MOV64rm); goto ReSimplify;
 587   case X86::RELEASE_MOV8mr:  OutMI.setOpcode(X86::MOV8mr); goto ReSimplify;
 588   case X86::RELEASE_MOV16mr: OutMI.setOpcode(X86::MOV16mr); goto ReSimplify;
 589   case X86::RELEASE_MOV32mr: OutMI.setOpcode(X86::MOV32mr); goto ReSimplify;
 590   case X86::RELEASE_MOV64mr: OutMI.setOpcode(X86::MOV64mr); goto ReSimplify;
 591
 592   // We don't currently select the correct instruction form for instructions
 593   // which have a short %eax, etc. form. Handle this by custom lowering, for
 594   // now.
 595   //
 596   // Note, we are currently not handling the following instructions:
 597   // MOV64ao8, MOV64o8a
 598   // XCHG16ar, XCHG32ar, XCHG64ar
 599   case X86::MOV8mr_NOREX:
 600   case X86::MOV8mr:     SimplifyShortMoveForm(AsmPrinter, OutMI, X86::MOV8ao8); break;
 601   case X86::MOV8rm_NOREX:
 602   case X86::MOV8rm:     SimplifyShortMoveForm(AsmPrinter, OutMI, X86::MOV8o8a); break;
 603   case X86::MOV16mr:    SimplifyShortMoveForm(AsmPrinter, OutMI, X86::MOV16ao16); break;
 604   case X86::MOV16rm:    SimplifyShortMoveForm(AsmPrinter, OutMI, X86::MOV16o16a); break;
 605   case X86::MOV32mr:    SimplifyShortMoveForm(AsmPrinter, OutMI, X86::MOV32ao32); break;
 606   case X86::MOV32rm:    SimplifyShortMoveForm(AsmPrinter, OutMI, X86::MOV32o32a); break;
 607
 608   case X86::ADC8ri:     SimplifyShortImmForm(OutMI, X86::ADC8i8);    break;
 609   case X86::ADC16ri:    SimplifyShortImmForm(OutMI, X86::ADC16i16);  break;
 610   case X86::ADC32ri:    SimplifyShortImmForm(OutMI, X86::ADC32i32);  break;
 611   case X86::ADC64ri32:  SimplifyShortImmForm(OutMI, X86::ADC64i32);  break;
 612   case X86::ADD8ri:     SimplifyShortImmForm(OutMI, X86::ADD8i8);    break;
 613   case X86::ADD16ri:    SimplifyShortImmForm(OutMI, X86::ADD16i16);  break;
 614   case X86::ADD32ri:    SimplifyShortImmForm(OutMI, X86::ADD32i32);  break;
 615   case X86::ADD64ri32:  SimplifyShortImmForm(OutMI, X86::ADD64i32);  break;
 616   case X86::AND8ri:     SimplifyShortImmForm(OutMI, X86::AND8i8);    break;
 617   case X86::AND16ri:    SimplifyShortImmForm(OutMI, X86::AND16i16);  break;
 618   case X86::AND32ri:    SimplifyShortImmForm(OutMI, X86::AND32i32);  break;
 619   case X86::AND64ri32:  SimplifyShortImmForm(OutMI, X86::AND64i32);  break;
 620   case X86::CMP8ri:     SimplifyShortImmForm(OutMI, X86::CMP8i8);    break;
 621   case X86::CMP16ri:    SimplifyShortImmForm(OutMI, X86::CMP16i16);  break;
 622   case X86::CMP32ri:    SimplifyShortImmForm(OutMI, X86::CMP32i32);  break;
 623   case X86::CMP64ri32:  SimplifyShortImmForm(OutMI, X86::CMP64i32);  break;
 624   case X86::OR8ri:      SimplifyShortImmForm(OutMI, X86::OR8i8);     break;
 625   case X86::OR16ri:     SimplifyShortImmForm(OutMI, X86::OR16i16);   break;
 626   case X86::OR32ri:     SimplifyShortImmForm(OutMI, X86::OR32i32);   break;
 627   case X86::OR64ri32:   SimplifyShortImmForm(OutMI, X86::OR64i32);   break;
 628   case X86::SBB8ri:     SimplifyShortImmForm(OutMI, X86::SBB8i8);    break;
 629   case X86::SBB16ri:    SimplifyShortImmForm(OutMI, X86::SBB16i16);  break;
 630   case X86::SBB32ri:    SimplifyShortImmForm(OutMI, X86::SBB32i32);  break;
 631   case X86::SBB64ri32:  SimplifyShortImmForm(OutMI, X86::SBB64i32);  break;
 632   case X86::SUB8ri:     SimplifyShortImmForm(OutMI, X86::SUB8i8);    break;
 633   case X86::SUB16ri:    SimplifyShortImmForm(OutMI, X86::SUB16i16);  break;
 634   case X86::SUB32ri:    SimplifyShortImmForm(OutMI, X86::SUB32i32);  break;
 635   case X86::SUB64ri32:  SimplifyShortImmForm(OutMI, X86::SUB64i32);  break;
 636   case X86::TEST8ri:    SimplifyShortImmForm(OutMI, X86::TEST8i8);   break;
 637   case X86::TEST16ri:   SimplifyShortImmForm(OutMI, X86::TEST16i16); break;
 638   case X86::TEST32ri:   SimplifyShortImmForm(OutMI, X86::TEST32i32); break;
 639   case X86::TEST64ri32: SimplifyShortImmForm(OutMI, X86::TEST64i32); break;
 640   case X86::XOR8ri:     SimplifyShortImmForm(OutMI, X86::XOR8i8);    break;
 641   case X86::XOR16ri:    SimplifyShortImmForm(OutMI, X86::XOR16i16);  break;
 642   case X86::XOR32ri:    SimplifyShortImmForm(OutMI, X86::XOR32i32);  break;
 643   case X86::XOR64ri32:  SimplifyShortImmForm(OutMI, X86::XOR64i32);  break;
 644
 645   // Try to shrink some forms of movsx.
 646   case X86::MOVSX16rr8:
 647   case X86::MOVSX32rr16:
 648   case X86::MOVSX64rr32:
 649     SimplifyMOVSX(OutMI);
 650     break;
 651   }
 652 }
 653
 654 void X86AsmPrinter::LowerTlsAddr(X86MCInstLower &MCInstLowering,
 655                                  const MachineInstr &MI) {
 656
 657   bool is64Bits = MI.getOpcode() == X86::TLS_addr64 ||
 658                   MI.getOpcode() == X86::TLS_base_addr64;
 659
 660   bool needsPadding = MI.getOpcode() == X86::TLS_addr64;
 661
 662   MCContext &context = OutStreamer.getContext();
 663
 664   if (needsPadding)
 665     EmitAndCountInstruction(MCInstBuilder(X86::DATA16_PREFIX));
 666
 667   MCSymbolRefExpr::VariantKind SRVK;
 668   switch (MI.getOpcode()) {
 669     case X86::TLS_addr32:
 670     case X86::TLS_addr64:
 671       SRVK = MCSymbolRefExpr::VK_TLSGD;
 672       break;
 673     case X86::TLS_base_addr32:
 674       SRVK = MCSymbolRefExpr::VK_TLSLDM;
 675       break;
 676     case X86::TLS_base_addr64:
 677       SRVK = MCSymbolRefExpr::VK_TLSLD;
 678       break;
 679     default:
 680       llvm_unreachable("unexpected opcode");
 681   }
 682
 683   MCSymbol *sym = MCInstLowering.GetSymbolFromOperand(MI.getOperand(3));
 684   const MCSymbolRefExpr *symRef = MCSymbolRefExpr::Create(sym, SRVK, context);
 685
 686   MCInst LEA;
 687   if (is64Bits) {
 688     LEA.setOpcode(X86::LEA64r);
 689     LEA.addOperand(MCOperand::CreateReg(X86::RDI)); // dest
 690     LEA.addOperand(MCOperand::CreateReg(X86::RIP)); // base
 691     LEA.addOperand(MCOperand::CreateImm(1));        // scale
 692     LEA.addOperand(MCOperand::CreateReg(0));        // index
 693     LEA.addOperand(MCOperand::CreateExpr(symRef));  // disp
 694     LEA.addOperand(MCOperand::CreateReg(0));        // seg
 695   } else if (SRVK == MCSymbolRefExpr::VK_TLSLDM) {
 696     LEA.setOpcode(X86::LEA32r);
 697     LEA.addOperand(MCOperand::CreateReg(X86::EAX)); // dest
 698     LEA.addOperand(MCOperand::CreateReg(X86::EBX)); // base
 699     LEA.addOperand(MCOperand::CreateImm(1));        // scale
 700     LEA.addOperand(MCOperand::CreateReg(0));        // index
 701     LEA.addOperand(MCOperand::CreateExpr(symRef));  // disp
 702     LEA.addOperand(MCOperand::CreateReg(0));        // seg
 703   } else {
 704     LEA.setOpcode(X86::LEA32r);
 705     LEA.addOperand(MCOperand::CreateReg(X86::EAX)); // dest
 706     LEA.addOperand(MCOperand::CreateReg(0));        // base
 707     LEA.addOperand(MCOperand::CreateImm(1));        // scale
 708     LEA.addOperand(MCOperand::CreateReg(X86::EBX)); // index
 709     LEA.addOperand(MCOperand::CreateExpr(symRef));  // disp
 710     LEA.addOperand(MCOperand::CreateReg(0));        // seg
 711   }
 712   EmitAndCountInstruction(LEA);
 713
 714   if (needsPadding) {
 715     EmitAndCountInstruction(MCInstBuilder(X86::DATA16_PREFIX));
 716     EmitAndCountInstruction(MCInstBuilder(X86::DATA16_PREFIX));
 717     EmitAndCountInstruction(MCInstBuilder(X86::REX64_PREFIX));
 718   }
 719
 720   StringRef name = is64Bits ? "__tls_get_addr" : "___tls_get_addr";
 721   MCSymbol *tlsGetAddr = context.GetOrCreateSymbol(name);
 722   const MCSymbolRefExpr *tlsRef =
 723     MCSymbolRefExpr::Create(tlsGetAddr,
 724                             MCSymbolRefExpr::VK_PLT,
 725                             context);
 726
 727   EmitAndCountInstruction(MCInstBuilder(is64Bits ? X86::CALL64pcrel32
 728                                                  : X86::CALLpcrel32)
 729                             .addExpr(tlsRef));
 730 }
 731
 732 /// \brief Emit the optimal amount of multi-byte nops on X86.
 733 static void EmitNops(MCStreamer &OS, unsigned NumBytes, bool Is64Bit, const MCSubtargetInfo &STI) {
 734   // This works only for 64bit. For 32bit we have to do additional checking if
 735   // the CPU supports multi-byte nops.
 736   assert(Is64Bit && "EmitNops only supports X86-64");
 737   while (NumBytes) {
 738     unsigned Opc, BaseReg, ScaleVal, IndexReg, Displacement, SegmentReg;
 739     Opc = IndexReg = Displacement = SegmentReg = 0;
 740     BaseReg = X86::RAX; ScaleVal = 1;
 741     switch (NumBytes) {
 742     case  0: llvm_unreachable("Zero nops?"); break;
 743     case  1: NumBytes -=  1; Opc = X86::NOOP; break;
 744     case  2: NumBytes -=  2; Opc = X86::XCHG16ar; break;
 745     case  3: NumBytes -=  3; Opc = X86::NOOPL; break;
 746     case  4: NumBytes -=  4; Opc = X86::NOOPL; Displacement = 8; break;
 747     case  5: NumBytes -=  5; Opc = X86::NOOPL; Displacement = 8;
 748              IndexReg = X86::RAX; break;
 749     case  6: NumBytes -=  6; Opc = X86::NOOPW; Displacement = 8;
 750              IndexReg = X86::RAX; break;
 751     case  7: NumBytes -=  7; Opc = X86::NOOPL; Displacement = 512; break;
 752     case  8: NumBytes -=  8; Opc = X86::NOOPL; Displacement = 512;
 753              IndexReg = X86::RAX; break;
 754     case  9: NumBytes -=  9; Opc = X86::NOOPW; Displacement = 512;
 755              IndexReg = X86::RAX; break;
 756     default: NumBytes -= 10; Opc = X86::NOOPW; Displacement = 512;
 757              IndexReg = X86::RAX; SegmentReg = X86::CS; break;
 758     }
 759
 760     unsigned NumPrefixes = std::min(NumBytes, 5U);
 761     NumBytes -= NumPrefixes;
 762     for (unsigned i = 0; i != NumPrefixes; ++i)
 763       OS.EmitBytes("\x66");
 764
 765     switch (Opc) {
 766     default: llvm_unreachable("Unexpected opcode"); break;
 767     case X86::NOOP:
 768       OS.EmitInstruction(MCInstBuilder(Opc), STI);
 769       break;
 770     case X86::XCHG16ar:
 771       OS.EmitInstruction(MCInstBuilder(Opc).addReg(X86::AX), STI);
 772       break;
 773     case X86::NOOPL:
 774     case X86::NOOPW:
 775       OS.EmitInstruction(MCInstBuilder(Opc).addReg(BaseReg)
 776                          .addImm(ScaleVal).addReg(IndexReg)
 777                          .addImm(Displacement).addReg(SegmentReg), STI);
 778       break;
 779     }
 780   } // while (NumBytes)
 781 }
 782
 783 // Lower a stackmap of the form:
 784 // <id>, <shadowBytes>, ...
 785 void X86AsmPrinter::LowerSTACKMAP(const MachineInstr &MI) {
 786   SMShadowTracker.emitShadowPadding(OutStreamer, getSubtargetInfo());
 787   SM.recordStackMap(MI);
 788   unsigned NumShadowBytes = MI.getOperand(1).getImm();
 789   SMShadowTracker.reset(NumShadowBytes);
 790 }
 791
 792 // Lower a patchpoint of the form:
 793 // [<def>], <id>, <numBytes>, <target>, <numArgs>, <cc>, ...
 794 void X86AsmPrinter::LowerPATCHPOINT(const MachineInstr &MI) {
 795   assert(Subtarget->is64Bit() && "Patchpoint currently only supports X86-64");
 796
 797   SMShadowTracker.emitShadowPadding(OutStreamer, getSubtargetInfo());
 798
 799   SM.recordPatchPoint(MI);
 800
 801   PatchPointOpers opers(&MI);
 802   unsigned ScratchIdx = opers.getNextScratchIdx();
 803   unsigned EncodedBytes = 0;
 804   int64_t CallTarget = opers.getMetaOper(PatchPointOpers::TargetPos).getImm();
 805   if (CallTarget) {
 806     // Emit MOV to materialize the target address and the CALL to target.
 807     // This is encoded with 12-13 bytes, depending on which register is used.
 808     unsigned ScratchReg = MI.getOperand(ScratchIdx).getReg();
 809     if (X86II::isX86_64ExtendedReg(ScratchReg))
 810       EncodedBytes = 13;
 811     else
 812       EncodedBytes = 12;
 813     EmitAndCountInstruction(MCInstBuilder(X86::MOV64ri).addReg(ScratchReg)
 814                                                        .addImm(CallTarget));
 815     EmitAndCountInstruction(MCInstBuilder(X86::CALL64r).addReg(ScratchReg));
 816   }
 817   // Emit padding.
 818   unsigned NumBytes = opers.getMetaOper(PatchPointOpers::NBytesPos).getImm();
 819   assert(NumBytes >= EncodedBytes &&
 820          "Patchpoint can't request size less than the length of a call.");
 821
 822   EmitNops(OutStreamer, NumBytes - EncodedBytes, Subtarget->is64Bit(),
 823            getSubtargetInfo());
 824 }
 825
 826 void X86AsmPrinter::EmitInstruction(const MachineInstr *MI) {
 827   X86MCInstLower MCInstLowering(*MF, *this);
 828   const X86RegisterInfo *RI =
 829       static_cast<const X86RegisterInfo *>(TM.getRegisterInfo());
 830
 831   switch (MI->getOpcode()) {
 832   case TargetOpcode::DBG_VALUE:
 833     llvm_unreachable("Should be handled target independently");
 834
 835   // Emit nothing here but a comment if we can.
 836   case X86::Int_MemBarrier:
 837     OutStreamer.emitRawComment("MEMBARRIER");
 838     return;
 839
 840
 841   case X86::EH_RETURN:
 842   case X86::EH_RETURN64: {
 843     // Lower these as normal, but add some comments.
 844     unsigned Reg = MI->getOperand(0).getReg();
 845     OutStreamer.AddComment(StringRef("eh_return, addr: %") +
 846                            X86ATTInstPrinter::getRegisterName(Reg));
 847     break;
 848   }
 849   case X86::TAILJMPr:
 850   case X86::TAILJMPd:
 851   case X86::TAILJMPd64:
 852     // Lower these as normal, but add some comments.
 853     OutStreamer.AddComment("TAILCALL");
 854     break;
 855
 856   case X86::TLS_addr32:
 857   case X86::TLS_addr64:
 858   case X86::TLS_base_addr32:
 859   case X86::TLS_base_addr64:
 860     return LowerTlsAddr(MCInstLowering, *MI);
 861
 862   case X86::MOVPC32r: {
 863     // This is a pseudo op for a two instruction sequence with a label, which
 864     // looks like:
 865     //     call "L1$pb"
 866     // "L1$pb":
 867     //     popl %esi
 868
 869     // Emit the call.
 870     MCSymbol *PICBase = MF->getPICBaseSymbol();
 871     // FIXME: We would like an efficient form for this, so we don't have to do a
 872     // lot of extra uniquing.
 873     EmitAndCountInstruction(MCInstBuilder(X86::CALLpcrel32)
 874       .addExpr(MCSymbolRefExpr::Create(PICBase, OutContext)));
 875
 876     // Emit the label.
 877     OutStreamer.EmitLabel(PICBase);
 878
 879     // popl $reg
 880     EmitAndCountInstruction(MCInstBuilder(X86::POP32r)
 881                             .addReg(MI->getOperand(0).getReg()));
 882     return;
 883   }
 884
 885   case X86::ADD32ri: {
 886     // Lower the MO_GOT_ABSOLUTE_ADDRESS form of ADD32ri.
 887     if (MI->getOperand(2).getTargetFlags() != X86II::MO_GOT_ABSOLUTE_ADDRESS)
 888       break;
 889
 890     // Okay, we have something like:
 891     //  EAX = ADD32ri EAX, MO_GOT_ABSOLUTE_ADDRESS(@MYGLOBAL)
 892
 893     // For this, we want to print something like:
 894     //   MYGLOBAL + (. - PICBASE)
 895     // However, we can't generate a ".", so just emit a new label here and refer
 896     // to it.
 897     MCSymbol *DotSym = OutContext.CreateTempSymbol();
 898     OutStreamer.EmitLabel(DotSym);
 899
 900     // Now that we have emitted the label, lower the complex operand expression.
 901     MCSymbol *OpSym = MCInstLowering.GetSymbolFromOperand(MI->getOperand(2));
 902
 903     const MCExpr *DotExpr = MCSymbolRefExpr::Create(DotSym, OutContext);
 904     const MCExpr *PICBase =
 905       MCSymbolRefExpr::Create(MF->getPICBaseSymbol(), OutContext);
 906     DotExpr = MCBinaryExpr::CreateSub(DotExpr, PICBase, OutContext);
 907
 908     DotExpr = MCBinaryExpr::CreateAdd(MCSymbolRefExpr::Create(OpSym,OutContext),
 909                                       DotExpr, OutContext);
 910
 911     EmitAndCountInstruction(MCInstBuilder(X86::ADD32ri)
 912       .addReg(MI->getOperand(0).getReg())
 913       .addReg(MI->getOperand(1).getReg())
 914       .addExpr(DotExpr));
 915     return;
 916   }
 917
 918   case TargetOpcode::STACKMAP:
 919     return LowerSTACKMAP(*MI);
 920
 921   case TargetOpcode::PATCHPOINT:
 922     return LowerPATCHPOINT(*MI);
 923
 924   case X86::MORESTACK_RET:
 925     EmitAndCountInstruction(MCInstBuilder(getRetOpcode(*Subtarget)));
 926     return;
 927
 928   case X86::MORESTACK_RET_RESTORE_R10:
 929     // Return, then restore R10.
 930     EmitAndCountInstruction(MCInstBuilder(getRetOpcode(*Subtarget)));
 931     EmitAndCountInstruction(MCInstBuilder(X86::MOV64rr)
 932                             .addReg(X86::R10)
 933                             .addReg(X86::RAX));
 934     return;
 935
 936   case X86::SEH_PushReg:
 937     OutStreamer.EmitWinCFIPushReg(RI->getSEHRegNum(MI->getOperand(0).getImm()));
 938     return;
 939
 940   case X86::SEH_SaveReg:
 941     OutStreamer.EmitWinCFISaveReg(RI->getSEHRegNum(MI->getOperand(0).getImm()),
 942                                   MI->getOperand(1).getImm());
 943     return;
 944
 945   case X86::SEH_SaveXMM:
 946     OutStreamer.EmitWinCFISaveXMM(RI->getSEHRegNum(MI->getOperand(0).getImm()),
 947                                   MI->getOperand(1).getImm());
 948     return;
 949
 950   case X86::SEH_StackAlloc:
 951     OutStreamer.EmitWinCFIAllocStack(MI->getOperand(0).getImm());
 952     return;
 953
 954   case X86::SEH_SetFrame:
 955     OutStreamer.EmitWinCFISetFrame(RI->getSEHRegNum(MI->getOperand(0).getImm()),
 956                                    MI->getOperand(1).getImm());
 957     return;
 958
 959   case X86::SEH_PushFrame:
 960     OutStreamer.EmitWinCFIPushFrame(MI->getOperand(0).getImm());
 961     return;
 962
 963   case X86::SEH_EndPrologue:
 964     OutStreamer.EmitWinCFIEndProlog();
 965     return;
 966   }
 967
 968   MCInst TmpInst;
 969   MCInstLowering.Lower(MI, TmpInst);
 970   EmitAndCountInstruction(TmpInst);
 971 }