lib/Target/X86/X86InstrFragmentsSIMD.td

   1 //======- X86InstrFragmentsSIMD.td - x86 ISA -------------*- tablegen -*-=====//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file provides pattern fragments useful for SIMD instructions.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 //===----------------------------------------------------------------------===//
  15 // MMX Pattern Fragments
  16 //===----------------------------------------------------------------------===//
  17
  18 def load_mmx : PatFrag<(ops node:$ptr), (x86mmx (load node:$ptr))>;
  19 def bc_mmx  : PatFrag<(ops node:$in), (x86mmx  (bitconvert node:$in))>;
  20
  21 //===----------------------------------------------------------------------===//
  22 // SSE specific DAG Nodes.
  23 //===----------------------------------------------------------------------===//
  24
  25 def SDTX86FPShiftOp : SDTypeProfile<1, 2, [ SDTCisSameAs<0, 1>,
  26                                             SDTCisFP<0>, SDTCisInt<2> ]>;
  27 def SDTX86VFCMP : SDTypeProfile<1, 3, [SDTCisInt<0>, SDTCisSameAs<1, 2>,
  28                                        SDTCisFP<1>, SDTCisVT<3, i8>]>;
  29
  30 def X86fmin    : SDNode<"X86ISD::FMIN",      SDTFPBinOp>;
  31 def X86fmax    : SDNode<"X86ISD::FMAX",      SDTFPBinOp>;
  32 def X86fand    : SDNode<"X86ISD::FAND",      SDTFPBinOp,
  33                         [SDNPCommutative, SDNPAssociative]>;
  34 def X86for     : SDNode<"X86ISD::FOR",       SDTFPBinOp,
  35                         [SDNPCommutative, SDNPAssociative]>;
  36 def X86fxor    : SDNode<"X86ISD::FXOR",      SDTFPBinOp,
  37                         [SDNPCommutative, SDNPAssociative]>;
  38 def X86frsqrt  : SDNode<"X86ISD::FRSQRT",    SDTFPUnaryOp>;
  39 def X86frcp    : SDNode<"X86ISD::FRCP",      SDTFPUnaryOp>;
  40 def X86fsrl    : SDNode<"X86ISD::FSRL",      SDTX86FPShiftOp>;
  41 def X86comi    : SDNode<"X86ISD::COMI",      SDTX86CmpTest>;
  42 def X86ucomi   : SDNode<"X86ISD::UCOMI",     SDTX86CmpTest>;
  43 def X86pshufb  : SDNode<"X86ISD::PSHUFB",
  44                  SDTypeProfile<1, 2, [SDTCisVT<0, v16i8>, SDTCisSameAs<0,1>,
  45                                       SDTCisSameAs<0,2>]>>;
  46 def X86pandn   : SDNode<"X86ISD::PANDN",
  47                  SDTypeProfile<1, 2, [SDTCisVT<0, v2i64>, SDTCisSameAs<0,1>,
  48                                       SDTCisSameAs<0,2>]>>;
  49 def X86psignb  : SDNode<"X86ISD::PSIGNB",
  50                  SDTypeProfile<1, 2, [SDTCisVT<0, v16i8>, SDTCisSameAs<0,1>,
  51                                       SDTCisSameAs<0,2>]>>;
  52 def X86psignw  : SDNode<"X86ISD::PSIGNW",
  53                  SDTypeProfile<1, 2, [SDTCisVT<0, v8i16>, SDTCisSameAs<0,1>,
  54                                       SDTCisSameAs<0,2>]>>;
  55 def X86psignd  : SDNode<"X86ISD::PSIGND",
  56                  SDTypeProfile<1, 2, [SDTCisVT<0, v4i32>, SDTCisSameAs<0,1>,
  57                                       SDTCisSameAs<0,2>]>>;
  58 def X86pblendv : SDNode<"X86ISD::PBLENDVB",
  59                  SDTypeProfile<1, 3, [SDTCisVT<0, v16i8>, SDTCisSameAs<0,1>,
  60                                       SDTCisSameAs<0,2>, SDTCisSameAs<0,3>]>>;
  61 def X86pextrb  : SDNode<"X86ISD::PEXTRB",
  62                  SDTypeProfile<1, 2, [SDTCisVT<0, i32>, SDTCisPtrTy<2>]>>;
  63 def X86pextrw  : SDNode<"X86ISD::PEXTRW",
  64                  SDTypeProfile<1, 2, [SDTCisVT<0, i32>, SDTCisPtrTy<2>]>>;
  65 def X86pinsrb  : SDNode<"X86ISD::PINSRB",
  66                  SDTypeProfile<1, 3, [SDTCisVT<0, v16i8>, SDTCisSameAs<0,1>,
  67                                       SDTCisVT<2, i32>, SDTCisPtrTy<3>]>>;
  68 def X86pinsrw  : SDNode<"X86ISD::PINSRW",
  69                  SDTypeProfile<1, 3, [SDTCisVT<0, v8i16>, SDTCisSameAs<0,1>,
  70                                       SDTCisVT<2, i32>, SDTCisPtrTy<3>]>>;
  71 def X86insrtps : SDNode<"X86ISD::INSERTPS",
  72                  SDTypeProfile<1, 3, [SDTCisVT<0, v4f32>, SDTCisSameAs<0,1>,
  73                                       SDTCisVT<2, v4f32>, SDTCisPtrTy<3>]>>;
  74 def X86vzmovl  : SDNode<"X86ISD::VZEXT_MOVL",
  75                  SDTypeProfile<1, 1, [SDTCisSameAs<0,1>]>>;
  76 def X86vzload  : SDNode<"X86ISD::VZEXT_LOAD", SDTLoad,
  77                         [SDNPHasChain, SDNPMayLoad, SDNPMemOperand]>;
  78 def X86vshl    : SDNode<"X86ISD::VSHL",      SDTIntShiftOp>;
  79 def X86vshr    : SDNode<"X86ISD::VSRL",      SDTIntShiftOp>;
  80 def X86cmpps   : SDNode<"X86ISD::CMPPS",     SDTX86VFCMP>;
  81 def X86cmppd   : SDNode<"X86ISD::CMPPD",     SDTX86VFCMP>;
  82 def X86pcmpeqb : SDNode<"X86ISD::PCMPEQB", SDTIntBinOp, [SDNPCommutative]>;
  83 def X86pcmpeqw : SDNode<"X86ISD::PCMPEQW", SDTIntBinOp, [SDNPCommutative]>;
  84 def X86pcmpeqd : SDNode<"X86ISD::PCMPEQD", SDTIntBinOp, [SDNPCommutative]>;
  85 def X86pcmpeqq : SDNode<"X86ISD::PCMPEQQ", SDTIntBinOp, [SDNPCommutative]>;
  86 def X86pcmpgtb : SDNode<"X86ISD::PCMPGTB", SDTIntBinOp>;
  87 def X86pcmpgtw : SDNode<"X86ISD::PCMPGTW", SDTIntBinOp>;
  88 def X86pcmpgtd : SDNode<"X86ISD::PCMPGTD", SDTIntBinOp>;
  89 def X86pcmpgtq : SDNode<"X86ISD::PCMPGTQ", SDTIntBinOp>;
  90
  91 def SDTX86CmpPTest : SDTypeProfile<1, 2, [SDTCisVT<0, i32>,
  92                                           SDTCisVec<1>,
  93                                           SDTCisSameAs<2, 1>]>;
  94 def X86ptest   : SDNode<"X86ISD::PTEST", SDTX86CmpPTest>;
  95 def X86testp   : SDNode<"X86ISD::TESTP", SDTX86CmpPTest>;
  96
  97 // Specific shuffle nodes - At some point ISD::VECTOR_SHUFFLE will always get
  98 // translated into one of the target nodes below during lowering.
  99 // Note: this is a work in progress...
 100 def SDTShuff1Op : SDTypeProfile<1, 1, [SDTCisVec<0>, SDTCisSameAs<0,1>]>;
 101 def SDTShuff2Op : SDTypeProfile<1, 2, [SDTCisVec<0>, SDTCisSameAs<0,1>,
 102                                 SDTCisSameAs<0,2>]>;
 103
 104 def SDTShuff2OpI : SDTypeProfile<1, 2, [SDTCisVec<0>,
 105                                  SDTCisSameAs<0,1>, SDTCisInt<2>]>;
 106 def SDTShuff3OpI : SDTypeProfile<1, 3, [SDTCisVec<0>, SDTCisSameAs<0,1>,
 107                                  SDTCisSameAs<0,2>, SDTCisInt<3>]>;
 108
 109 def X86PAlign : SDNode<"X86ISD::PALIGN", SDTShuff3OpI>;
 110
 111 def X86PShufd  : SDNode<"X86ISD::PSHUFD", SDTShuff2OpI>;
 112 def X86PShufhw : SDNode<"X86ISD::PSHUFHW", SDTShuff2OpI>;
 113 def X86PShuflw : SDNode<"X86ISD::PSHUFLW", SDTShuff2OpI>;
 114
 115 def X86Shufpd : SDNode<"X86ISD::SHUFPD", SDTShuff3OpI>;
 116 def X86Shufps : SDNode<"X86ISD::SHUFPS", SDTShuff3OpI>;
 117
 118 def X86Movddup  : SDNode<"X86ISD::MOVDDUP", SDTShuff1Op>;
 119 def X86Movshdup : SDNode<"X86ISD::MOVSHDUP", SDTShuff1Op>;
 120 def X86Movsldup : SDNode<"X86ISD::MOVSLDUP", SDTShuff1Op>;
 121
 122 def X86Movsd : SDNode<"X86ISD::MOVSD", SDTShuff2Op>;
 123 def X86Movss : SDNode<"X86ISD::MOVSS", SDTShuff2Op>;
 124
 125 def X86Movlhps : SDNode<"X86ISD::MOVLHPS", SDTShuff2Op>;
 126 def X86Movlhpd : SDNode<"X86ISD::MOVLHPD", SDTShuff2Op>;
 127 def X86Movhlps : SDNode<"X86ISD::MOVHLPS", SDTShuff2Op>;
 128 def X86Movhlpd : SDNode<"X86ISD::MOVHLPD", SDTShuff2Op>;
 129
 130 def X86Movlps : SDNode<"X86ISD::MOVLPS", SDTShuff2Op>;
 131 def X86Movlpd : SDNode<"X86ISD::MOVLPD", SDTShuff2Op>;
 132
 133 def X86Unpcklps : SDNode<"X86ISD::UNPCKLPS", SDTShuff2Op>;
 134 def X86Unpcklpd : SDNode<"X86ISD::UNPCKLPD", SDTShuff2Op>;
 135 def X86Unpckhps : SDNode<"X86ISD::UNPCKHPS", SDTShuff2Op>;
 136 def X86Unpckhpd : SDNode<"X86ISD::UNPCKHPD", SDTShuff2Op>;
 137
 138 def X86Punpcklbw  : SDNode<"X86ISD::PUNPCKLBW", SDTShuff2Op>;
 139 def X86Punpcklwd  : SDNode<"X86ISD::PUNPCKLWD", SDTShuff2Op>;
 140 def X86Punpckldq  : SDNode<"X86ISD::PUNPCKLDQ", SDTShuff2Op>;
 141 def X86Punpcklqdq : SDNode<"X86ISD::PUNPCKLQDQ", SDTShuff2Op>;
 142
 143 def X86Punpckhbw  : SDNode<"X86ISD::PUNPCKHBW", SDTShuff2Op>;
 144 def X86Punpckhwd  : SDNode<"X86ISD::PUNPCKHWD", SDTShuff2Op>;
 145 def X86Punpckhdq  : SDNode<"X86ISD::PUNPCKHDQ", SDTShuff2Op>;
 146 def X86Punpckhqdq : SDNode<"X86ISD::PUNPCKHQDQ", SDTShuff2Op>;
 147
 148 //===----------------------------------------------------------------------===//
 149 // SSE Complex Patterns
 150 //===----------------------------------------------------------------------===//
 151
 152 // These are 'extloads' from a scalar to the low element of a vector, zeroing
 153 // the top elements.  These are used for the SSE 'ss' and 'sd' instruction
 154 // forms.
 155 def sse_load_f32 : ComplexPattern<v4f32, 5, "SelectScalarSSELoad", [],
 156                                   [SDNPHasChain, SDNPMayLoad, SDNPMemOperand,
 157                                    SDNPWantRoot]>;
 158 def sse_load_f64 : ComplexPattern<v2f64, 5, "SelectScalarSSELoad", [],
 159                                   [SDNPHasChain, SDNPMayLoad, SDNPMemOperand,
 160                                    SDNPWantRoot]>;
 161
 162 def ssmem : Operand<v4f32> {
 163   let PrintMethod = "printf32mem";
 164   let MIOperandInfo = (ops ptr_rc, i8imm, ptr_rc_nosp, i32imm, i8imm);
 165   let ParserMatchClass = X86MemAsmOperand;
 166 }
 167 def sdmem : Operand<v2f64> {
 168   let PrintMethod = "printf64mem";
 169   let MIOperandInfo = (ops ptr_rc, i8imm, ptr_rc_nosp, i32imm, i8imm);
 170   let ParserMatchClass = X86MemAsmOperand;
 171 }
 172
 173 //===----------------------------------------------------------------------===//
 174 // SSE pattern fragments
 175 //===----------------------------------------------------------------------===//
 176
 177 // 128-bit load pattern fragments
 178 def loadv4f32    : PatFrag<(ops node:$ptr), (v4f32 (load node:$ptr))>;
 179 def loadv2f64    : PatFrag<(ops node:$ptr), (v2f64 (load node:$ptr))>;
 180 def loadv4i32    : PatFrag<(ops node:$ptr), (v4i32 (load node:$ptr))>;
 181 def loadv2i64    : PatFrag<(ops node:$ptr), (v2i64 (load node:$ptr))>;
 182
 183 // 256-bit load pattern fragments
 184 def loadv8f32    : PatFrag<(ops node:$ptr), (v8f32 (load node:$ptr))>;
 185 def loadv4f64    : PatFrag<(ops node:$ptr), (v4f64 (load node:$ptr))>;
 186 def loadv8i32    : PatFrag<(ops node:$ptr), (v8i32 (load node:$ptr))>;
 187 def loadv4i64    : PatFrag<(ops node:$ptr), (v4i64 (load node:$ptr))>;
 188
 189 // Like 'store', but always requires vector alignment.
 190 def alignedstore : PatFrag<(ops node:$val, node:$ptr),
 191                            (store node:$val, node:$ptr), [{
 192   return cast<StoreSDNode>(N)->getAlignment() >= 16;
 193 }]>;
 194
 195 // Like 'load', but always requires vector alignment.
 196 def alignedload : PatFrag<(ops node:$ptr), (load node:$ptr), [{
 197   return cast<LoadSDNode>(N)->getAlignment() >= 16;
 198 }]>;
 199
 200 def alignedloadfsf32 : PatFrag<(ops node:$ptr),
 201                                (f32 (alignedload node:$ptr))>;
 202 def alignedloadfsf64 : PatFrag<(ops node:$ptr),
 203                                (f64 (alignedload node:$ptr))>;
 204
 205 // 128-bit aligned load pattern fragments
 206 def alignedloadv4f32 : PatFrag<(ops node:$ptr),
 207                                (v4f32 (alignedload node:$ptr))>;
 208 def alignedloadv2f64 : PatFrag<(ops node:$ptr),
 209                                (v2f64 (alignedload node:$ptr))>;
 210 def alignedloadv4i32 : PatFrag<(ops node:$ptr),
 211                                (v4i32 (alignedload node:$ptr))>;
 212 def alignedloadv2i64 : PatFrag<(ops node:$ptr),
 213                                (v2i64 (alignedload node:$ptr))>;
 214
 215 // 256-bit aligned load pattern fragments
 216 def alignedloadv8f32 : PatFrag<(ops node:$ptr),
 217                                (v8f32 (alignedload node:$ptr))>;
 218 def alignedloadv4f64 : PatFrag<(ops node:$ptr),
 219                                (v4f64 (alignedload node:$ptr))>;
 220 def alignedloadv8i32 : PatFrag<(ops node:$ptr),
 221                                (v8i32 (alignedload node:$ptr))>;
 222 def alignedloadv4i64 : PatFrag<(ops node:$ptr),
 223                                (v4i64 (alignedload node:$ptr))>;
 224
 225 // Like 'load', but uses special alignment checks suitable for use in
 226 // memory operands in most SSE instructions, which are required to
 227 // be naturally aligned on some targets but not on others.  If the subtarget
 228 // allows unaligned accesses, match any load, though this may require
 229 // setting a feature bit in the processor (on startup, for example).
 230 // Opteron 10h and later implement such a feature.
 231 def memop : PatFrag<(ops node:$ptr), (load node:$ptr), [{
 232   return    Subtarget->hasVectorUAMem()
 233          || cast<LoadSDNode>(N)->getAlignment() >= 16;
 234 }]>;
 235
 236 def memopfsf32 : PatFrag<(ops node:$ptr), (f32   (memop node:$ptr))>;
 237 def memopfsf64 : PatFrag<(ops node:$ptr), (f64   (memop node:$ptr))>;
 238
 239 // 128-bit memop pattern fragments
 240 def memopv4f32 : PatFrag<(ops node:$ptr), (v4f32 (memop node:$ptr))>;
 241 def memopv2f64 : PatFrag<(ops node:$ptr), (v2f64 (memop node:$ptr))>;
 242 def memopv4i32 : PatFrag<(ops node:$ptr), (v4i32 (memop node:$ptr))>;
 243 def memopv2i64 : PatFrag<(ops node:$ptr), (v2i64 (memop node:$ptr))>;
 244 def memopv8i16 : PatFrag<(ops node:$ptr), (v8i16 (memop node:$ptr))>;
 245 def memopv16i8 : PatFrag<(ops node:$ptr), (v16i8 (memop node:$ptr))>;
 246
 247 // 256-bit memop pattern fragments
 248 def memopv32i8 : PatFrag<(ops node:$ptr), (v32i8 (memop node:$ptr))>;
 249 def memopv8f32 : PatFrag<(ops node:$ptr), (v8f32 (memop node:$ptr))>;
 250 def memopv4f64 : PatFrag<(ops node:$ptr), (v4f64 (memop node:$ptr))>;
 251 def memopv4i64 : PatFrag<(ops node:$ptr), (v4i64 (memop node:$ptr))>;
 252 def memopv8i32 : PatFrag<(ops node:$ptr), (v8i32 (memop node:$ptr))>;
 253
 254 // SSSE3 uses MMX registers for some instructions. They aren't aligned on a
 255 // 16-byte boundary.
 256 // FIXME: 8 byte alignment for mmx reads is not required
 257 def memop64 : PatFrag<(ops node:$ptr), (load node:$ptr), [{
 258   return cast<LoadSDNode>(N)->getAlignment() >= 8;
 259 }]>;
 260
 261 def memopmmx  : PatFrag<(ops node:$ptr), (x86mmx  (memop64 node:$ptr))>;
 262
 263 // MOVNT Support
 264 // Like 'store', but requires the non-temporal bit to be set
 265 def nontemporalstore : PatFrag<(ops node:$val, node:$ptr),
 266                            (st node:$val, node:$ptr), [{
 267   if (StoreSDNode *ST = dyn_cast<StoreSDNode>(N))
 268     return ST->isNonTemporal();
 269   return false;
 270 }]>;
 271
 272 def alignednontemporalstore : PatFrag<(ops node:$val, node:$ptr),
 273                                    (st node:$val, node:$ptr), [{
 274   if (StoreSDNode *ST = dyn_cast<StoreSDNode>(N))
 275     return ST->isNonTemporal() && !ST->isTruncatingStore() &&
 276            ST->getAddressingMode() == ISD::UNINDEXED &&
 277            ST->getAlignment() >= 16;
 278   return false;
 279 }]>;
 280
 281 def unalignednontemporalstore : PatFrag<(ops node:$val, node:$ptr),
 282                                    (st node:$val, node:$ptr), [{
 283   if (StoreSDNode *ST = dyn_cast<StoreSDNode>(N))
 284     return ST->isNonTemporal() &&
 285            ST->getAlignment() < 16;
 286   return false;
 287 }]>;
 288
 289 // 128-bit bitconvert pattern fragments
 290 def bc_v4f32 : PatFrag<(ops node:$in), (v4f32 (bitconvert node:$in))>;
 291 def bc_v2f64 : PatFrag<(ops node:$in), (v2f64 (bitconvert node:$in))>;
 292 def bc_v16i8 : PatFrag<(ops node:$in), (v16i8 (bitconvert node:$in))>;
 293 def bc_v8i16 : PatFrag<(ops node:$in), (v8i16 (bitconvert node:$in))>;
 294 def bc_v4i32 : PatFrag<(ops node:$in), (v4i32 (bitconvert node:$in))>;
 295 def bc_v2i64 : PatFrag<(ops node:$in), (v2i64 (bitconvert node:$in))>;
 296
 297 // 256-bit bitconvert pattern fragments
 298 def bc_v8i32 : PatFrag<(ops node:$in), (v8i32 (bitconvert node:$in))>;
 299
 300 def vzmovl_v2i64 : PatFrag<(ops node:$src),
 301                            (bitconvert (v2i64 (X86vzmovl
 302                              (v2i64 (scalar_to_vector (loadi64 node:$src))))))>;
 303 def vzmovl_v4i32 : PatFrag<(ops node:$src),
 304                            (bitconvert (v4i32 (X86vzmovl
 305                              (v4i32 (scalar_to_vector (loadi32 node:$src))))))>;
 306
 307 def vzload_v2i64 : PatFrag<(ops node:$src),
 308                            (bitconvert (v2i64 (X86vzload node:$src)))>;
 309
 310
 311 def fp32imm0 : PatLeaf<(f32 fpimm), [{
 312   return N->isExactlyValue(+0.0);
 313 }]>;
 314
 315 // BYTE_imm - Transform bit immediates into byte immediates.
 316 def BYTE_imm  : SDNodeXForm<imm, [{
 317   // Transformation function: imm >> 3
 318   return getI32Imm(N->getZExtValue() >> 3);
 319 }]>;
 320
 321 // SHUFFLE_get_shuf_imm xform function: convert vector_shuffle mask to PSHUF*,
 322 // SHUFP* etc. imm.
 323 def SHUFFLE_get_shuf_imm : SDNodeXForm<vector_shuffle, [{
 324   return getI8Imm(X86::getShuffleSHUFImmediate(N));
 325 }]>;
 326
 327 // SHUFFLE_get_pshufhw_imm xform function: convert vector_shuffle mask to
 328 // PSHUFHW imm.
 329 def SHUFFLE_get_pshufhw_imm : SDNodeXForm<vector_shuffle, [{
 330   return getI8Imm(X86::getShufflePSHUFHWImmediate(N));
 331 }]>;
 332
 333 // SHUFFLE_get_pshuflw_imm xform function: convert vector_shuffle mask to
 334 // PSHUFLW imm.
 335 def SHUFFLE_get_pshuflw_imm : SDNodeXForm<vector_shuffle, [{
 336   return getI8Imm(X86::getShufflePSHUFLWImmediate(N));
 337 }]>;
 338
 339 // SHUFFLE_get_palign_imm xform function: convert vector_shuffle mask to
 340 // a PALIGNR imm.
 341 def SHUFFLE_get_palign_imm : SDNodeXForm<vector_shuffle, [{
 342   return getI8Imm(X86::getShufflePALIGNRImmediate(N));
 343 }]>;
 344
 345 // EXTRACT_get_vextractf128_imm xform function: convert extract_subvector index
 346 // to VEXTRACTF128 imm.
 347 def EXTRACT_get_vextractf128_imm : SDNodeXForm<extract_subvector, [{
 348   return getI8Imm(X86::getExtractVEXTRACTF128Immediate(N));
 349 }]>;
 350
 351 def splat_lo : PatFrag<(ops node:$lhs, node:$rhs),
 352                        (vector_shuffle node:$lhs, node:$rhs), [{
 353   ShuffleVectorSDNode *SVOp = cast<ShuffleVectorSDNode>(N);
 354   return SVOp->isSplat() && SVOp->getSplatIndex() == 0;
 355 }]>;
 356
 357 def movddup : PatFrag<(ops node:$lhs, node:$rhs),
 358                       (vector_shuffle node:$lhs, node:$rhs), [{
 359   return X86::isMOVDDUPMask(cast<ShuffleVectorSDNode>(N));
 360 }]>;
 361
 362 def movhlps : PatFrag<(ops node:$lhs, node:$rhs),
 363                       (vector_shuffle node:$lhs, node:$rhs), [{
 364   return X86::isMOVHLPSMask(cast<ShuffleVectorSDNode>(N));
 365 }]>;
 366
 367 def movhlps_undef : PatFrag<(ops node:$lhs, node:$rhs),
 368                             (vector_shuffle node:$lhs, node:$rhs), [{
 369   return X86::isMOVHLPS_v_undef_Mask(cast<ShuffleVectorSDNode>(N));
 370 }]>;
 371
 372 def movlhps : PatFrag<(ops node:$lhs, node:$rhs),
 373                       (vector_shuffle node:$lhs, node:$rhs), [{
 374   return X86::isMOVLHPSMask(cast<ShuffleVectorSDNode>(N));
 375 }]>;
 376
 377 def movlp : PatFrag<(ops node:$lhs, node:$rhs),
 378                     (vector_shuffle node:$lhs, node:$rhs), [{
 379   return X86::isMOVLPMask(cast<ShuffleVectorSDNode>(N));
 380 }]>;
 381
 382 def movl : PatFrag<(ops node:$lhs, node:$rhs),
 383                    (vector_shuffle node:$lhs, node:$rhs), [{
 384   return X86::isMOVLMask(cast<ShuffleVectorSDNode>(N));
 385 }]>;
 386
 387 def movshdup : PatFrag<(ops node:$lhs, node:$rhs),
 388                        (vector_shuffle node:$lhs, node:$rhs), [{
 389   return X86::isMOVSHDUPMask(cast<ShuffleVectorSDNode>(N));
 390 }]>;
 391
 392 def movsldup : PatFrag<(ops node:$lhs, node:$rhs),
 393                        (vector_shuffle node:$lhs, node:$rhs), [{
 394   return X86::isMOVSLDUPMask(cast<ShuffleVectorSDNode>(N));
 395 }]>;
 396
 397 def unpckl : PatFrag<(ops node:$lhs, node:$rhs),
 398                      (vector_shuffle node:$lhs, node:$rhs), [{
 399   return X86::isUNPCKLMask(cast<ShuffleVectorSDNode>(N));
 400 }]>;
 401
 402 def unpckh : PatFrag<(ops node:$lhs, node:$rhs),
 403                      (vector_shuffle node:$lhs, node:$rhs), [{
 404   return X86::isUNPCKHMask(cast<ShuffleVectorSDNode>(N));
 405 }]>;
 406
 407 def unpckl_undef : PatFrag<(ops node:$lhs, node:$rhs),
 408                            (vector_shuffle node:$lhs, node:$rhs), [{
 409   return X86::isUNPCKL_v_undef_Mask(cast<ShuffleVectorSDNode>(N));
 410 }]>;
 411
 412 def unpckh_undef : PatFrag<(ops node:$lhs, node:$rhs),
 413                            (vector_shuffle node:$lhs, node:$rhs), [{
 414   return X86::isUNPCKH_v_undef_Mask(cast<ShuffleVectorSDNode>(N));
 415 }]>;
 416
 417 def pshufd : PatFrag<(ops node:$lhs, node:$rhs),
 418                      (vector_shuffle node:$lhs, node:$rhs), [{
 419   return X86::isPSHUFDMask(cast<ShuffleVectorSDNode>(N));
 420 }], SHUFFLE_get_shuf_imm>;
 421
 422 def shufp : PatFrag<(ops node:$lhs, node:$rhs),
 423                     (vector_shuffle node:$lhs, node:$rhs), [{
 424   return X86::isSHUFPMask(cast<ShuffleVectorSDNode>(N));
 425 }], SHUFFLE_get_shuf_imm>;
 426
 427 def pshufhw : PatFrag<(ops node:$lhs, node:$rhs),
 428                       (vector_shuffle node:$lhs, node:$rhs), [{
 429   return X86::isPSHUFHWMask(cast<ShuffleVectorSDNode>(N));
 430 }], SHUFFLE_get_pshufhw_imm>;
 431
 432 def pshuflw : PatFrag<(ops node:$lhs, node:$rhs),
 433                       (vector_shuffle node:$lhs, node:$rhs), [{
 434   return X86::isPSHUFLWMask(cast<ShuffleVectorSDNode>(N));
 435 }], SHUFFLE_get_pshuflw_imm>;
 436
 437 def palign : PatFrag<(ops node:$lhs, node:$rhs),
 438                      (vector_shuffle node:$lhs, node:$rhs), [{
 439   return X86::isPALIGNRMask(cast<ShuffleVectorSDNode>(N));
 440 }], SHUFFLE_get_palign_imm>;
 441
 442 def vextractf128_extract : PatFrag<(ops node:$bigvec, node:$index),
 443                                    (extract_subvector node:$bigvec,
 444                                                       node:$index), [{
 445   return X86::isVEXTRACTF128Index(N);
 446 }], EXTRACT_get_vextractf128_imm>;