lib/Target/X86/X86InstrFragmentsSIMD.td

   1 //===-- X86InstrFragmentsSIMD.td - x86 SIMD ISA ------------*- tablegen -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file provides pattern fragments useful for SIMD instructions.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 //===----------------------------------------------------------------------===//
  15 // MMX Pattern Fragments
  16 //===----------------------------------------------------------------------===//
  17
  18 def load_mmx : PatFrag<(ops node:$ptr), (x86mmx (load node:$ptr))>;
  19 def bc_mmx  : PatFrag<(ops node:$in), (x86mmx  (bitconvert node:$in))>;
  20
  21 //===----------------------------------------------------------------------===//
  22 // SSE specific DAG Nodes.
  23 //===----------------------------------------------------------------------===//
  24
  25 def SDTX86FPShiftOp : SDTypeProfile<1, 2, [ SDTCisSameAs<0, 1>,
  26                                             SDTCisFP<0>, SDTCisInt<2> ]>;
  27 def SDTX86VFCMP : SDTypeProfile<1, 3, [SDTCisInt<0>, SDTCisSameAs<1, 2>,
  28                                        SDTCisFP<1>, SDTCisVT<3, i8>]>;
  29
  30 def X86fmin    : SDNode<"X86ISD::FMIN",      SDTFPBinOp>;
  31 def X86fmax    : SDNode<"X86ISD::FMAX",      SDTFPBinOp>;
  32 def X86fand    : SDNode<"X86ISD::FAND",      SDTFPBinOp,
  33                         [SDNPCommutative, SDNPAssociative]>;
  34 def X86for     : SDNode<"X86ISD::FOR",       SDTFPBinOp,
  35                         [SDNPCommutative, SDNPAssociative]>;
  36 def X86fxor    : SDNode<"X86ISD::FXOR",      SDTFPBinOp,
  37                         [SDNPCommutative, SDNPAssociative]>;
  38 def X86frsqrt  : SDNode<"X86ISD::FRSQRT",    SDTFPUnaryOp>;
  39 def X86frcp    : SDNode<"X86ISD::FRCP",      SDTFPUnaryOp>;
  40 def X86fsrl    : SDNode<"X86ISD::FSRL",      SDTX86FPShiftOp>;
  41 def X86fgetsign: SDNode<"X86ISD::FGETSIGNx86",SDTFPToIntOp>;
  42 def X86fhadd   : SDNode<"X86ISD::FHADD",     SDTFPBinOp>;
  43 def X86fhsub   : SDNode<"X86ISD::FHSUB",     SDTFPBinOp>;
  44 def X86hadd    : SDNode<"X86ISD::HADD",      SDTIntBinOp>;
  45 def X86hsub    : SDNode<"X86ISD::HSUB",      SDTIntBinOp>;
  46 def X86comi    : SDNode<"X86ISD::COMI",      SDTX86CmpTest>;
  47 def X86ucomi   : SDNode<"X86ISD::UCOMI",     SDTX86CmpTest>;
  48 def X86cmpss   : SDNode<"X86ISD::FSETCCss",    SDTX86Cmpss>;
  49 def X86cmpsd   : SDNode<"X86ISD::FSETCCsd",    SDTX86Cmpsd>;
  50 def X86pshufb  : SDNode<"X86ISD::PSHUFB",
  51                  SDTypeProfile<1, 2, [SDTCisVec<0>, SDTCisSameAs<0,1>,
  52                                       SDTCisSameAs<0,2>]>>;
  53 def X86andnp   : SDNode<"X86ISD::ANDNP",
  54                  SDTypeProfile<1, 2, [SDTCisVec<0>, SDTCisSameAs<0,1>,
  55                                       SDTCisSameAs<0,2>]>>;
  56 def X86psign   : SDNode<"X86ISD::PSIGN",
  57                  SDTypeProfile<1, 2, [SDTCisVec<0>, SDTCisSameAs<0,1>,
  58                                       SDTCisSameAs<0,2>]>>;
  59 def X86pextrb  : SDNode<"X86ISD::PEXTRB",
  60                  SDTypeProfile<1, 2, [SDTCisVT<0, i32>, SDTCisPtrTy<2>]>>;
  61 def X86pextrw  : SDNode<"X86ISD::PEXTRW",
  62                  SDTypeProfile<1, 2, [SDTCisVT<0, i32>, SDTCisPtrTy<2>]>>;
  63 def X86pinsrb  : SDNode<"X86ISD::PINSRB",
  64                  SDTypeProfile<1, 3, [SDTCisVT<0, v16i8>, SDTCisSameAs<0,1>,
  65                                       SDTCisVT<2, i32>, SDTCisPtrTy<3>]>>;
  66 def X86pinsrw  : SDNode<"X86ISD::PINSRW",
  67                  SDTypeProfile<1, 3, [SDTCisVT<0, v8i16>, SDTCisSameAs<0,1>,
  68                                       SDTCisVT<2, i32>, SDTCisPtrTy<3>]>>;
  69 def X86insrtps : SDNode<"X86ISD::INSERTPS",
  70                  SDTypeProfile<1, 3, [SDTCisVT<0, v4f32>, SDTCisSameAs<0,1>,
  71                                       SDTCisVT<2, v4f32>, SDTCisPtrTy<3>]>>;
  72 def X86vzmovl  : SDNode<"X86ISD::VZEXT_MOVL",
  73                  SDTypeProfile<1, 1, [SDTCisSameAs<0,1>]>>;
  74
  75 def X86vzmovly  : SDNode<"X86ISD::VZEXT_MOVL",
  76                  SDTypeProfile<1, 1, [SDTCisVec<0>, SDTCisVec<1>,
  77                                       SDTCisOpSmallerThanOp<1, 0> ]>>;
  78
  79 def X86vsmovl  : SDNode<"X86ISD::VSEXT_MOVL",
  80                  SDTypeProfile<1, 1, [SDTCisVec<0>, SDTCisInt<1>, SDTCisInt<0>]>>;
  81
  82 def X86vzload  : SDNode<"X86ISD::VZEXT_LOAD", SDTLoad,
  83                         [SDNPHasChain, SDNPMayLoad, SDNPMemOperand]>;
  84 def X86vshldq  : SDNode<"X86ISD::VSHLDQ",    SDTIntShiftOp>;
  85 def X86vshrdq  : SDNode<"X86ISD::VSRLDQ",    SDTIntShiftOp>;
  86 def X86cmpp    : SDNode<"X86ISD::CMPP",      SDTX86VFCMP>;
  87 def X86pcmpeq  : SDNode<"X86ISD::PCMPEQ", SDTIntBinOp, [SDNPCommutative]>;
  88 def X86pcmpgt  : SDNode<"X86ISD::PCMPGT", SDTIntBinOp>;
  89
  90 def X86vshl    : SDNode<"X86ISD::VSHL",
  91                         SDTypeProfile<1, 2, [SDTCisVec<0>, SDTCisSameAs<0,1>,
  92                                       SDTCisVec<2>]>>;
  93 def X86vsrl    : SDNode<"X86ISD::VSRL",
  94                         SDTypeProfile<1, 2, [SDTCisVec<0>, SDTCisSameAs<0,1>,
  95                                       SDTCisVec<2>]>>;
  96 def X86vsra    : SDNode<"X86ISD::VSRA",
  97                         SDTypeProfile<1, 2, [SDTCisVec<0>, SDTCisSameAs<0,1>,
  98                                       SDTCisVec<2>]>>;
  99
 100 def X86vshli   : SDNode<"X86ISD::VSHLI", SDTIntShiftOp>;
 101 def X86vsrli   : SDNode<"X86ISD::VSRLI", SDTIntShiftOp>;
 102 def X86vsrai   : SDNode<"X86ISD::VSRAI", SDTIntShiftOp>;
 103
 104 def SDTX86CmpPTest : SDTypeProfile<1, 2, [SDTCisVT<0, i32>,
 105                                           SDTCisVec<1>,
 106                                           SDTCisSameAs<2, 1>]>;
 107 def X86ptest   : SDNode<"X86ISD::PTEST", SDTX86CmpPTest>;
 108 def X86testp   : SDNode<"X86ISD::TESTP", SDTX86CmpPTest>;
 109
 110 def X86pmuludq : SDNode<"X86ISD::PMULUDQ",
 111                         SDTypeProfile<1, 2, [SDTCisVec<0>, SDTCisVec<1>,
 112                                       SDTCisSameAs<1,2>]>>;
 113
 114 // Specific shuffle nodes - At some point ISD::VECTOR_SHUFFLE will always get
 115 // translated into one of the target nodes below during lowering.
 116 // Note: this is a work in progress...
 117 def SDTShuff1Op : SDTypeProfile<1, 1, [SDTCisVec<0>, SDTCisSameAs<0,1>]>;
 118 def SDTShuff2Op : SDTypeProfile<1, 2, [SDTCisVec<0>, SDTCisSameAs<0,1>,
 119                                 SDTCisSameAs<0,2>]>;
 120
 121 def SDTShuff2OpI : SDTypeProfile<1, 2, [SDTCisVec<0>,
 122                                  SDTCisSameAs<0,1>, SDTCisInt<2>]>;
 123 def SDTShuff3OpI : SDTypeProfile<1, 3, [SDTCisVec<0>, SDTCisSameAs<0,1>,
 124                                  SDTCisSameAs<0,2>, SDTCisInt<3>]>;
 125
 126 def SDTVBroadcast : SDTypeProfile<1, 1, [SDTCisVec<0>]>;
 127 def SDTBlend : SDTypeProfile<1, 3, [SDTCisVec<0>, SDTCisSameAs<0,1>,
 128                              SDTCisSameAs<1,2>, SDTCisVT<3, i32>]>;
 129
 130 def SDTFma : SDTypeProfile<1, 3, [SDTCisSameAs<0,1>,
 131                            SDTCisSameAs<1,2>, SDTCisSameAs<1,3>]>;
 132
 133 def X86PAlign : SDNode<"X86ISD::PALIGN", SDTShuff3OpI>;
 134
 135 def X86PShufd  : SDNode<"X86ISD::PSHUFD", SDTShuff2OpI>;
 136 def X86PShufhw : SDNode<"X86ISD::PSHUFHW", SDTShuff2OpI>;
 137 def X86PShuflw : SDNode<"X86ISD::PSHUFLW", SDTShuff2OpI>;
 138
 139 def X86Shufp : SDNode<"X86ISD::SHUFP", SDTShuff3OpI>;
 140
 141 def X86Movddup  : SDNode<"X86ISD::MOVDDUP", SDTShuff1Op>;
 142 def X86Movshdup : SDNode<"X86ISD::MOVSHDUP", SDTShuff1Op>;
 143 def X86Movsldup : SDNode<"X86ISD::MOVSLDUP", SDTShuff1Op>;
 144
 145 def X86Movsd : SDNode<"X86ISD::MOVSD", SDTShuff2Op>;
 146 def X86Movss : SDNode<"X86ISD::MOVSS", SDTShuff2Op>;
 147
 148 def X86Movlhps : SDNode<"X86ISD::MOVLHPS", SDTShuff2Op>;
 149 def X86Movlhpd : SDNode<"X86ISD::MOVLHPD", SDTShuff2Op>;
 150 def X86Movhlps : SDNode<"X86ISD::MOVHLPS", SDTShuff2Op>;
 151
 152 def X86Movlps : SDNode<"X86ISD::MOVLPS", SDTShuff2Op>;
 153 def X86Movlpd : SDNode<"X86ISD::MOVLPD", SDTShuff2Op>;
 154
 155 def X86Unpckl : SDNode<"X86ISD::UNPCKL", SDTShuff2Op>;
 156 def X86Unpckh : SDNode<"X86ISD::UNPCKH", SDTShuff2Op>;
 157
 158 def X86VPermilp  : SDNode<"X86ISD::VPERMILP", SDTShuff2OpI>;
 159 def X86VPermv    : SDNode<"X86ISD::VPERMV",   SDTShuff2Op>;
 160 def X86VPermi    : SDNode<"X86ISD::VPERMI",   SDTShuff2OpI>;
 161
 162 def X86VPerm2x128 : SDNode<"X86ISD::VPERM2X128", SDTShuff3OpI>;
 163
 164 def X86VBroadcast : SDNode<"X86ISD::VBROADCAST", SDTVBroadcast>;
 165
 166 def X86Blendpw   : SDNode<"X86ISD::BLENDPW",   SDTBlend>;
 167 def X86Blendps   : SDNode<"X86ISD::BLENDPS",   SDTBlend>;
 168 def X86Blendpd   : SDNode<"X86ISD::BLENDPD",   SDTBlend>;
 169 def X86Fmadd     : SDNode<"X86ISD::FMADD",     SDTFma>;
 170 def X86Fnmadd    : SDNode<"X86ISD::FNMADD",    SDTFma>;
 171 def X86Fmsub     : SDNode<"X86ISD::FMSUB",     SDTFma>;
 172 def X86Fnmsub    : SDNode<"X86ISD::FNMSUB",    SDTFma>;
 173 def X86Fmaddsub  : SDNode<"X86ISD::FMSUBADD",  SDTFma>;
 174 def X86Fmsubadd  : SDNode<"X86ISD::FMADDSUB",  SDTFma>;
 175
 176 def SDT_PCMPISTRI : SDTypeProfile<2, 3, [SDTCisVT<0, i32>, SDTCisVT<1, i32>,
 177                                          SDTCisVT<2, v16i8>, SDTCisVT<3, v16i8>,
 178                                          SDTCisVT<4, i8>]>;
 179 def SDT_PCMPESTRI : SDTypeProfile<2, 5, [SDTCisVT<0, i32>, SDTCisVT<1, i32>,
 180                                          SDTCisVT<2, v16i8>, SDTCisVT<3, i32>,
 181                                          SDTCisVT<4, v16i8>, SDTCisVT<5, i32>,
 182                                          SDTCisVT<6, i8>]>;
 183
 184 def X86pcmpistri : SDNode<"X86ISD::PCMPISTRI", SDT_PCMPISTRI>;
 185 def X86pcmpestri : SDNode<"X86ISD::PCMPESTRI", SDT_PCMPESTRI>;
 186
 187 //===----------------------------------------------------------------------===//
 188 // SSE Complex Patterns
 189 //===----------------------------------------------------------------------===//
 190
 191 // These are 'extloads' from a scalar to the low element of a vector, zeroing
 192 // the top elements.  These are used for the SSE 'ss' and 'sd' instruction
 193 // forms.
 194 def sse_load_f32 : ComplexPattern<v4f32, 5, "SelectScalarSSELoad", [],
 195                                   [SDNPHasChain, SDNPMayLoad, SDNPMemOperand,
 196                                    SDNPWantRoot]>;
 197 def sse_load_f64 : ComplexPattern<v2f64, 5, "SelectScalarSSELoad", [],
 198                                   [SDNPHasChain, SDNPMayLoad, SDNPMemOperand,
 199                                    SDNPWantRoot]>;
 200
 201 def ssmem : Operand<v4f32> {
 202   let PrintMethod = "printf32mem";
 203   let MIOperandInfo = (ops ptr_rc, i8imm, ptr_rc_nosp, i32imm, i8imm);
 204   let ParserMatchClass = X86MemAsmOperand;
 205   let OperandType = "OPERAND_MEMORY";
 206 }
 207 def sdmem : Operand<v2f64> {
 208   let PrintMethod = "printf64mem";
 209   let MIOperandInfo = (ops ptr_rc, i8imm, ptr_rc_nosp, i32imm, i8imm);
 210   let ParserMatchClass = X86MemAsmOperand;
 211   let OperandType = "OPERAND_MEMORY";
 212 }
 213
 214 //===----------------------------------------------------------------------===//
 215 // SSE pattern fragments
 216 //===----------------------------------------------------------------------===//
 217
 218 // 128-bit load pattern fragments
 219 // NOTE: all 128-bit integer vector loads are promoted to v2i64
 220 def loadv4f32    : PatFrag<(ops node:$ptr), (v4f32 (load node:$ptr))>;
 221 def loadv2f64    : PatFrag<(ops node:$ptr), (v2f64 (load node:$ptr))>;
 222 def loadv2i64    : PatFrag<(ops node:$ptr), (v2i64 (load node:$ptr))>;
 223
 224 // 256-bit load pattern fragments
 225 // NOTE: all 256-bit integer vector loads are promoted to v4i64
 226 def loadv8f32    : PatFrag<(ops node:$ptr), (v8f32 (load node:$ptr))>;
 227 def loadv4f64    : PatFrag<(ops node:$ptr), (v4f64 (load node:$ptr))>;
 228 def loadv4i64    : PatFrag<(ops node:$ptr), (v4i64 (load node:$ptr))>;
 229
 230 // Like 'store', but always requires 128-bit vector alignment.
 231 def alignedstore : PatFrag<(ops node:$val, node:$ptr),
 232                            (store node:$val, node:$ptr), [{
 233   return cast<StoreSDNode>(N)->getAlignment() >= 16;
 234 }]>;
 235
 236 // Like 'store', but always requires 256-bit vector alignment.
 237 def alignedstore256 : PatFrag<(ops node:$val, node:$ptr),
 238                               (store node:$val, node:$ptr), [{
 239   return cast<StoreSDNode>(N)->getAlignment() >= 32;
 240 }]>;
 241
 242 // Like 'load', but always requires 128-bit vector alignment.
 243 def alignedload : PatFrag<(ops node:$ptr), (load node:$ptr), [{
 244   return cast<LoadSDNode>(N)->getAlignment() >= 16;
 245 }]>;
 246
 247 // Like 'X86vzload', but always requires 128-bit vector alignment.
 248 def alignedX86vzload : PatFrag<(ops node:$ptr), (X86vzload node:$ptr), [{
 249   return cast<MemSDNode>(N)->getAlignment() >= 16;
 250 }]>;
 251
 252 // Like 'load', but always requires 256-bit vector alignment.
 253 def alignedload256 : PatFrag<(ops node:$ptr), (load node:$ptr), [{
 254   return cast<LoadSDNode>(N)->getAlignment() >= 32;
 255 }]>;
 256
 257 def alignedloadfsf32 : PatFrag<(ops node:$ptr),
 258                                (f32 (alignedload node:$ptr))>;
 259 def alignedloadfsf64 : PatFrag<(ops node:$ptr),
 260                                (f64 (alignedload node:$ptr))>;
 261
 262 // 128-bit aligned load pattern fragments
 263 // NOTE: all 128-bit integer vector loads are promoted to v2i64
 264 def alignedloadv4f32 : PatFrag<(ops node:$ptr),
 265                                (v4f32 (alignedload node:$ptr))>;
 266 def alignedloadv2f64 : PatFrag<(ops node:$ptr),
 267                                (v2f64 (alignedload node:$ptr))>;
 268 def alignedloadv2i64 : PatFrag<(ops node:$ptr),
 269                                (v2i64 (alignedload node:$ptr))>;
 270
 271 // 256-bit aligned load pattern fragments
 272 // NOTE: all 256-bit integer vector loads are promoted to v4i64
 273 def alignedloadv8f32 : PatFrag<(ops node:$ptr),
 274                                (v8f32 (alignedload256 node:$ptr))>;
 275 def alignedloadv4f64 : PatFrag<(ops node:$ptr),
 276                                (v4f64 (alignedload256 node:$ptr))>;
 277 def alignedloadv4i64 : PatFrag<(ops node:$ptr),
 278                                (v4i64 (alignedload256 node:$ptr))>;
 279
 280 // Like 'load', but uses special alignment checks suitable for use in
 281 // memory operands in most SSE instructions, which are required to
 282 // be naturally aligned on some targets but not on others.  If the subtarget
 283 // allows unaligned accesses, match any load, though this may require
 284 // setting a feature bit in the processor (on startup, for example).
 285 // Opteron 10h and later implement such a feature.
 286 def memop : PatFrag<(ops node:$ptr), (load node:$ptr), [{
 287   return    Subtarget->hasVectorUAMem()
 288          || cast<LoadSDNode>(N)->getAlignment() >= 16;
 289 }]>;
 290
 291 def memopfsf32 : PatFrag<(ops node:$ptr), (f32   (memop node:$ptr))>;
 292 def memopfsf64 : PatFrag<(ops node:$ptr), (f64   (memop node:$ptr))>;
 293
 294 // 128-bit memop pattern fragments
 295 // NOTE: all 128-bit integer vector loads are promoted to v2i64
 296 def memopv4f32 : PatFrag<(ops node:$ptr), (v4f32 (memop node:$ptr))>;
 297 def memopv2f64 : PatFrag<(ops node:$ptr), (v2f64 (memop node:$ptr))>;
 298 def memopv2i64 : PatFrag<(ops node:$ptr), (v2i64 (memop node:$ptr))>;
 299
 300 // 256-bit memop pattern fragments
 301 // NOTE: all 256-bit integer vector loads are promoted to v4i64
 302 def memopv8f32 : PatFrag<(ops node:$ptr), (v8f32 (memop node:$ptr))>;
 303 def memopv4f64 : PatFrag<(ops node:$ptr), (v4f64 (memop node:$ptr))>;
 304 def memopv4i64 : PatFrag<(ops node:$ptr), (v4i64 (memop node:$ptr))>;
 305
 306 // SSSE3 uses MMX registers for some instructions. They aren't aligned on a
 307 // 16-byte boundary.
 308 // FIXME: 8 byte alignment for mmx reads is not required
 309 def memop64 : PatFrag<(ops node:$ptr), (load node:$ptr), [{
 310   return cast<LoadSDNode>(N)->getAlignment() >= 8;
 311 }]>;
 312
 313 def memopmmx  : PatFrag<(ops node:$ptr), (x86mmx  (memop64 node:$ptr))>;
 314
 315 // MOVNT Support
 316 // Like 'store', but requires the non-temporal bit to be set
 317 def nontemporalstore : PatFrag<(ops node:$val, node:$ptr),
 318                            (st node:$val, node:$ptr), [{
 319   if (StoreSDNode *ST = dyn_cast<StoreSDNode>(N))
 320     return ST->isNonTemporal();
 321   return false;
 322 }]>;
 323
 324 def alignednontemporalstore : PatFrag<(ops node:$val, node:$ptr),
 325                                     (st node:$val, node:$ptr), [{
 326   if (StoreSDNode *ST = dyn_cast<StoreSDNode>(N))
 327     return ST->isNonTemporal() && !ST->isTruncatingStore() &&
 328            ST->getAddressingMode() == ISD::UNINDEXED &&
 329            ST->getAlignment() >= 16;
 330   return false;
 331 }]>;
 332
 333 def unalignednontemporalstore : PatFrag<(ops node:$val, node:$ptr),
 334                                       (st node:$val, node:$ptr), [{
 335   if (StoreSDNode *ST = dyn_cast<StoreSDNode>(N))
 336     return ST->isNonTemporal() &&
 337            ST->getAlignment() < 16;
 338   return false;
 339 }]>;
 340
 341 // 128-bit bitconvert pattern fragments
 342 def bc_v4f32 : PatFrag<(ops node:$in), (v4f32 (bitconvert node:$in))>;
 343 def bc_v2f64 : PatFrag<(ops node:$in), (v2f64 (bitconvert node:$in))>;
 344 def bc_v16i8 : PatFrag<(ops node:$in), (v16i8 (bitconvert node:$in))>;
 345 def bc_v8i16 : PatFrag<(ops node:$in), (v8i16 (bitconvert node:$in))>;
 346 def bc_v4i32 : PatFrag<(ops node:$in), (v4i32 (bitconvert node:$in))>;
 347 def bc_v2i64 : PatFrag<(ops node:$in), (v2i64 (bitconvert node:$in))>;
 348
 349 // 256-bit bitconvert pattern fragments
 350 def bc_v32i8 : PatFrag<(ops node:$in), (v32i8 (bitconvert node:$in))>;
 351 def bc_v16i16 : PatFrag<(ops node:$in), (v16i16 (bitconvert node:$in))>;
 352 def bc_v8i32 : PatFrag<(ops node:$in), (v8i32 (bitconvert node:$in))>;
 353 def bc_v4i64 : PatFrag<(ops node:$in), (v4i64 (bitconvert node:$in))>;
 354
 355 def vzmovl_v2i64 : PatFrag<(ops node:$src),
 356                            (bitconvert (v2i64 (X86vzmovl
 357                              (v2i64 (scalar_to_vector (loadi64 node:$src))))))>;
 358 def vzmovl_v4i32 : PatFrag<(ops node:$src),
 359                            (bitconvert (v4i32 (X86vzmovl
 360                              (v4i32 (scalar_to_vector (loadi32 node:$src))))))>;
 361
 362 def vzload_v2i64 : PatFrag<(ops node:$src),
 363                            (bitconvert (v2i64 (X86vzload node:$src)))>;
 364
 365
 366 def fp32imm0 : PatLeaf<(f32 fpimm), [{
 367   return N->isExactlyValue(+0.0);
 368 }]>;
 369
 370 // BYTE_imm - Transform bit immediates into byte immediates.
 371 def BYTE_imm  : SDNodeXForm<imm, [{
 372   // Transformation function: imm >> 3
 373   return getI32Imm(N->getZExtValue() >> 3);
 374 }]>;
 375
 376 // EXTRACT_get_vextractf128_imm xform function: convert extract_subvector index
 377 // to VEXTRACTF128 imm.
 378 def EXTRACT_get_vextractf128_imm : SDNodeXForm<extract_subvector, [{
 379   return getI8Imm(X86::getExtractVEXTRACTF128Immediate(N));
 380 }]>;
 381
 382 // INSERT_get_vinsertf128_imm xform function: convert insert_subvector index to
 383 // VINSERTF128 imm.
 384 def INSERT_get_vinsertf128_imm : SDNodeXForm<insert_subvector, [{
 385   return getI8Imm(X86::getInsertVINSERTF128Immediate(N));
 386 }]>;
 387
 388 def vextractf128_extract : PatFrag<(ops node:$bigvec, node:$index),
 389                                    (extract_subvector node:$bigvec,
 390                                                       node:$index), [{
 391   return X86::isVEXTRACTF128Index(N);
 392 }], EXTRACT_get_vextractf128_imm>;
 393
 394 def vinsertf128_insert : PatFrag<(ops node:$bigvec, node:$smallvec,
 395                                       node:$index),
 396                                  (insert_subvector node:$bigvec, node:$smallvec,
 397                                                    node:$index), [{
 398   return X86::isVINSERTF128Index(N);
 399 }], INSERT_get_vinsertf128_imm>;
 400