lib/Target/X86/X86InstrFragmentsSIMD.td

   1 //===-- X86InstrFragmentsSIMD.td - x86 SIMD ISA ------------*- tablegen -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file provides pattern fragments useful for SIMD instructions.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 //===----------------------------------------------------------------------===//
  15 // MMX Pattern Fragments
  16 //===----------------------------------------------------------------------===//
  17
  18 def load_mmx : PatFrag<(ops node:$ptr), (x86mmx (load node:$ptr))>;
  19 def bc_mmx  : PatFrag<(ops node:$in), (x86mmx  (bitconvert node:$in))>;
  20
  21 //===----------------------------------------------------------------------===//
  22 // SSE specific DAG Nodes.
  23 //===----------------------------------------------------------------------===//
  24
  25 def SDTX86FPShiftOp : SDTypeProfile<1, 2, [ SDTCisSameAs<0, 1>,
  26                                             SDTCisFP<0>, SDTCisInt<2> ]>;
  27 def SDTX86VFCMP : SDTypeProfile<1, 3, [SDTCisInt<0>, SDTCisSameAs<1, 2>,
  28                                        SDTCisFP<1>, SDTCisVT<3, i8>,
  29                                        SDTCisVec<1>]>;
  30
  31 def X86umin    : SDNode<"X86ISD::UMIN",      SDTIntBinOp>;
  32 def X86umax    : SDNode<"X86ISD::UMAX",      SDTIntBinOp>;
  33 def X86smin    : SDNode<"X86ISD::SMIN",      SDTIntBinOp>;
  34 def X86smax    : SDNode<"X86ISD::SMAX",      SDTIntBinOp>;
  35
  36 def X86fmin    : SDNode<"X86ISD::FMIN",      SDTFPBinOp>;
  37 def X86fmax    : SDNode<"X86ISD::FMAX",      SDTFPBinOp>;
  38
  39 // Commutative and Associative FMIN and FMAX.
  40 def X86fminc    : SDNode<"X86ISD::FMINC", SDTFPBinOp,
  41     [SDNPCommutative, SDNPAssociative]>;
  42 def X86fmaxc    : SDNode<"X86ISD::FMAXC", SDTFPBinOp,
  43     [SDNPCommutative, SDNPAssociative]>;
  44
  45 def X86fand    : SDNode<"X86ISD::FAND",      SDTFPBinOp,
  46                         [SDNPCommutative, SDNPAssociative]>;
  47 def X86for     : SDNode<"X86ISD::FOR",       SDTFPBinOp,
  48                         [SDNPCommutative, SDNPAssociative]>;
  49 def X86fxor    : SDNode<"X86ISD::FXOR",      SDTFPBinOp,
  50                         [SDNPCommutative, SDNPAssociative]>;
  51 def X86fandn   : SDNode<"X86ISD::FANDN",     SDTFPBinOp,
  52                         [SDNPCommutative, SDNPAssociative]>;
  53 def X86frsqrt  : SDNode<"X86ISD::FRSQRT",    SDTFPUnaryOp>;
  54 def X86frcp    : SDNode<"X86ISD::FRCP",      SDTFPUnaryOp>;
  55 def X86fsrl    : SDNode<"X86ISD::FSRL",      SDTX86FPShiftOp>;
  56 def X86fgetsign: SDNode<"X86ISD::FGETSIGNx86",SDTFPToIntOp>;
  57 def X86fhadd   : SDNode<"X86ISD::FHADD",     SDTFPBinOp>;
  58 def X86fhsub   : SDNode<"X86ISD::FHSUB",     SDTFPBinOp>;
  59 def X86hadd    : SDNode<"X86ISD::HADD",      SDTIntBinOp>;
  60 def X86hsub    : SDNode<"X86ISD::HSUB",      SDTIntBinOp>;
  61 def X86comi    : SDNode<"X86ISD::COMI",      SDTX86CmpTest>;
  62 def X86ucomi   : SDNode<"X86ISD::UCOMI",     SDTX86CmpTest>;
  63 def X86cmps    : SDNode<"X86ISD::FSETCC",     SDTX86Cmps>;
  64 //def X86cmpsd   : SDNode<"X86ISD::FSETCCsd",    SDTX86Cmpsd>;
  65 def X86pshufb  : SDNode<"X86ISD::PSHUFB",
  66                  SDTypeProfile<1, 2, [SDTCisVec<0>, SDTCisSameAs<0,1>,
  67                                       SDTCisSameAs<0,2>]>>;
  68 def X86andnp   : SDNode<"X86ISD::ANDNP",
  69                  SDTypeProfile<1, 2, [SDTCisVec<0>, SDTCisSameAs<0,1>,
  70                                       SDTCisSameAs<0,2>]>>;
  71 def X86psign   : SDNode<"X86ISD::PSIGN",
  72                  SDTypeProfile<1, 2, [SDTCisVec<0>, SDTCisSameAs<0,1>,
  73                                       SDTCisSameAs<0,2>]>>;
  74 def X86pextrb  : SDNode<"X86ISD::PEXTRB",
  75                  SDTypeProfile<1, 2, [SDTCisVT<0, i32>, SDTCisPtrTy<2>]>>;
  76 def X86pextrw  : SDNode<"X86ISD::PEXTRW",
  77                  SDTypeProfile<1, 2, [SDTCisVT<0, i32>, SDTCisPtrTy<2>]>>;
  78 def X86pinsrb  : SDNode<"X86ISD::PINSRB",
  79                  SDTypeProfile<1, 3, [SDTCisVT<0, v16i8>, SDTCisSameAs<0,1>,
  80                                       SDTCisVT<2, i32>, SDTCisPtrTy<3>]>>;
  81 def X86pinsrw  : SDNode<"X86ISD::PINSRW",
  82                  SDTypeProfile<1, 3, [SDTCisVT<0, v8i16>, SDTCisSameAs<0,1>,
  83                                       SDTCisVT<2, i32>, SDTCisPtrTy<3>]>>;
  84 def X86insertps : SDNode<"X86ISD::INSERTPS",
  85                  SDTypeProfile<1, 3, [SDTCisVT<0, v4f32>, SDTCisSameAs<0,1>,
  86                                       SDTCisVT<2, v4f32>, SDTCisVT<3, i8>]>>;
  87 def X86vzmovl  : SDNode<"X86ISD::VZEXT_MOVL",
  88                  SDTypeProfile<1, 1, [SDTCisSameAs<0,1>]>>;
  89
  90 def X86vzload  : SDNode<"X86ISD::VZEXT_LOAD", SDTLoad,
  91                         [SDNPHasChain, SDNPMayLoad, SDNPMemOperand]>;
  92
  93 def X86vzext   : SDNode<"X86ISD::VZEXT",
  94                          SDTypeProfile<1, 1, [SDTCisVec<0>, SDTCisVec<1>,
  95                                               SDTCisInt<0>, SDTCisInt<1>,
  96                                               SDTCisOpSmallerThanOp<1, 0>]>>;
  97
  98 def X86vsext   : SDNode<"X86ISD::VSEXT",
  99                          SDTypeProfile<1, 1, [SDTCisVec<0>, SDTCisVec<1>,
 100                                               SDTCisInt<0>, SDTCisInt<1>,
 101                                               SDTCisOpSmallerThanOp<1, 0>]>>;
 102
 103 def X86vtrunc   : SDNode<"X86ISD::VTRUNC",
 104                          SDTypeProfile<1, 1, [SDTCisVec<0>, SDTCisVec<1>,
 105                                               SDTCisInt<0>, SDTCisInt<1>,
 106                                               SDTCisOpSmallerThanOp<0, 1>]>>;
 107 def X86trunc    : SDNode<"X86ISD::TRUNC",
 108                          SDTypeProfile<1, 1, [SDTCisInt<0>, SDTCisInt<1>,
 109                                               SDTCisOpSmallerThanOp<0, 1>]>>;
 110
 111 def X86vtruncm   : SDNode<"X86ISD::VTRUNCM",
 112                          SDTypeProfile<1, 2, [SDTCisVec<0>, SDTCisVec<1>,
 113                                               SDTCisInt<0>, SDTCisInt<1>,
 114                                               SDTCisVec<2>, SDTCisInt<2>,
 115                                               SDTCisOpSmallerThanOp<0, 2>]>>;
 116 def X86vfpext  : SDNode<"X86ISD::VFPEXT",
 117                         SDTypeProfile<1, 1, [SDTCisVec<0>, SDTCisVec<1>,
 118                                              SDTCisFP<0>, SDTCisFP<1>,
 119                                              SDTCisOpSmallerThanOp<1, 0>]>>;
 120 def X86vfpround: SDNode<"X86ISD::VFPROUND",
 121                         SDTypeProfile<1, 1, [SDTCisVec<0>, SDTCisVec<1>,
 122                                              SDTCisFP<0>, SDTCisFP<1>,
 123                                              SDTCisOpSmallerThanOp<0, 1>]>>;
 124
 125 def X86vshldq  : SDNode<"X86ISD::VSHLDQ",    SDTIntShiftOp>;
 126 def X86vshrdq  : SDNode<"X86ISD::VSRLDQ",    SDTIntShiftOp>;
 127 def X86cmpp    : SDNode<"X86ISD::CMPP",      SDTX86VFCMP>;
 128 def X86pcmpeq  : SDNode<"X86ISD::PCMPEQ", SDTIntBinOp, [SDNPCommutative]>;
 129 def X86pcmpgt  : SDNode<"X86ISD::PCMPGT", SDTIntBinOp>;
 130
 131 def X86IntCmpMask : SDTypeProfile<1, 2,
 132     [SDTCisVec<0>, SDTCisSameAs<1, 2>, SDTCisInt<1>]>;
 133 def X86pcmpeqm  : SDNode<"X86ISD::PCMPEQM", X86IntCmpMask, [SDNPCommutative]>;
 134 def X86pcmpgtm  : SDNode<"X86ISD::PCMPGTM", X86IntCmpMask>;
 135
 136 def X86CmpMaskCC :
 137       SDTypeProfile<1, 3, [SDTCisVec<0>, SDTCisInt<0>, SDTCisVec<1>,
 138                            SDTCisSameAs<1, 2>, SDTCisVT<3, i8>]>;
 139 def X86CmpMaskCCScalar :
 140       SDTypeProfile<1, 3, [SDTCisInt<0>, SDTCisSameAs<1, 2>, SDTCisVT<3, i8>]>;
 141
 142 def X86cmpm   : SDNode<"X86ISD::CMPM",    X86CmpMaskCC>;
 143 def X86cmpmu  : SDNode<"X86ISD::CMPMU",   X86CmpMaskCC>;
 144 def X86cmpms  : SDNode<"X86ISD::FSETCC",  X86CmpMaskCCScalar>;
 145
 146 def X86vshl    : SDNode<"X86ISD::VSHL",
 147                         SDTypeProfile<1, 2, [SDTCisVec<0>, SDTCisSameAs<0,1>,
 148                                       SDTCisVec<2>]>>;
 149 def X86vsrl    : SDNode<"X86ISD::VSRL",
 150                         SDTypeProfile<1, 2, [SDTCisVec<0>, SDTCisSameAs<0,1>,
 151                                       SDTCisVec<2>]>>;
 152 def X86vsra    : SDNode<"X86ISD::VSRA",
 153                         SDTypeProfile<1, 2, [SDTCisVec<0>, SDTCisSameAs<0,1>,
 154                                       SDTCisVec<2>]>>;
 155
 156 def X86vshli   : SDNode<"X86ISD::VSHLI", SDTIntShiftOp>;
 157 def X86vsrli   : SDNode<"X86ISD::VSRLI", SDTIntShiftOp>;
 158 def X86vsrai   : SDNode<"X86ISD::VSRAI", SDTIntShiftOp>;
 159
 160 def SDTX86CmpPTest : SDTypeProfile<1, 2, [SDTCisVT<0, i32>,
 161                                           SDTCisVec<1>,
 162                                           SDTCisSameAs<2, 1>]>;
 163 def X86subus   : SDNode<"X86ISD::SUBUS", SDTIntBinOp>;
 164 def X86ptest   : SDNode<"X86ISD::PTEST", SDTX86CmpPTest>;
 165 def X86testp   : SDNode<"X86ISD::TESTP", SDTX86CmpPTest>;
 166 def X86kortest : SDNode<"X86ISD::KORTEST", SDTX86CmpPTest>;
 167 def X86testm   : SDNode<"X86ISD::TESTM", SDTypeProfile<1, 2, [SDTCisVec<0>,
 168                                           SDTCisVec<1>,
 169                                           SDTCisSameAs<2, 1>]>>;
 170 def X86testnm  : SDNode<"X86ISD::TESTNM", SDTypeProfile<1, 2, [SDTCisVec<0>,
 171                                           SDTCisVec<1>,
 172                                           SDTCisSameAs<2, 1>]>>;
 173 def X86select  : SDNode<"X86ISD::SELECT"     , SDTSelect>;
 174
 175 def X86pmuludq : SDNode<"X86ISD::PMULUDQ",
 176                         SDTypeProfile<1, 2, [SDTCisVec<0>, SDTCisVec<1>,
 177                                       SDTCisSameAs<1,2>]>>;
 178 def X86pmuldq  : SDNode<"X86ISD::PMULDQ",
 179                          SDTypeProfile<1, 2, [SDTCisVec<0>, SDTCisVec<1>,
 180                                        SDTCisSameAs<1,2>]>>;
 181
 182 // Specific shuffle nodes - At some point ISD::VECTOR_SHUFFLE will always get
 183 // translated into one of the target nodes below during lowering.
 184 // Note: this is a work in progress...
 185 def SDTShuff1Op : SDTypeProfile<1, 1, [SDTCisVec<0>, SDTCisSameAs<0,1>]>;
 186 def SDTShuff2Op : SDTypeProfile<1, 2, [SDTCisVec<0>, SDTCisSameAs<0,1>,
 187                                 SDTCisSameAs<0,2>]>;
 188 def SDTShuff3Op : SDTypeProfile<1, 3, [SDTCisVec<0>, SDTCisSameAs<0,1>,
 189                                 SDTCisSameAs<0,2>, SDTCisSameAs<0,3>]>;
 190
 191 def SDTShuff2OpI : SDTypeProfile<1, 2, [SDTCisVec<0>,
 192                                  SDTCisSameAs<0,1>, SDTCisInt<2>]>;
 193 def SDTShuff3OpI : SDTypeProfile<1, 3, [SDTCisVec<0>, SDTCisSameAs<0,1>,
 194                                  SDTCisSameAs<0,2>, SDTCisInt<3>]>;
 195
 196 def SDTVBroadcast  : SDTypeProfile<1, 1, [SDTCisVec<0>]>;
 197 def SDTVBroadcastm : SDTypeProfile<1, 2, [SDTCisVec<0>, SDTCisVec<1>]>;
 198
 199 def SDTBlend : SDTypeProfile<1, 3, [SDTCisVec<0>, SDTCisSameAs<0,1>,
 200                              SDTCisSameAs<1,2>, SDTCisVT<3, i8>]>;
 201
 202 def SDTFma : SDTypeProfile<1, 3, [SDTCisSameAs<0,1>,
 203                            SDTCisSameAs<1,2>, SDTCisSameAs<1,3>]>;
 204
 205 def X86PAlignr : SDNode<"X86ISD::PALIGNR", SDTShuff3OpI>;
 206 def X86VAlign  : SDNode<"X86ISD::VALIGN", SDTShuff3OpI>;
 207
 208 def X86PShufd  : SDNode<"X86ISD::PSHUFD", SDTShuff2OpI>;
 209 def X86PShufhw : SDNode<"X86ISD::PSHUFHW", SDTShuff2OpI>;
 210 def X86PShuflw : SDNode<"X86ISD::PSHUFLW", SDTShuff2OpI>;
 211
 212 def X86Shufp : SDNode<"X86ISD::SHUFP", SDTShuff3OpI>;
 213
 214 def X86Movddup  : SDNode<"X86ISD::MOVDDUP", SDTShuff1Op>;
 215 def X86Movshdup : SDNode<"X86ISD::MOVSHDUP", SDTShuff1Op>;
 216 def X86Movsldup : SDNode<"X86ISD::MOVSLDUP", SDTShuff1Op>;
 217
 218 def X86Movsd : SDNode<"X86ISD::MOVSD", SDTShuff2Op>;
 219 def X86Movss : SDNode<"X86ISD::MOVSS", SDTShuff2Op>;
 220
 221 def X86Movlhps : SDNode<"X86ISD::MOVLHPS", SDTShuff2Op>;
 222 def X86Movlhpd : SDNode<"X86ISD::MOVLHPD", SDTShuff2Op>;
 223 def X86Movhlps : SDNode<"X86ISD::MOVHLPS", SDTShuff2Op>;
 224
 225 def X86Movlps : SDNode<"X86ISD::MOVLPS", SDTShuff2Op>;
 226 def X86Movlpd : SDNode<"X86ISD::MOVLPD", SDTShuff2Op>;
 227
 228 def SDTPack : SDTypeProfile<1, 2, [SDTCisVec<0>, SDTCisVec<1>, SDTCisSameAs<2, 1>]>;
 229 def X86Packss : SDNode<"X86ISD::PACKSS", SDTPack>;
 230 def X86Packus : SDNode<"X86ISD::PACKUS", SDTPack>;
 231
 232 def X86Unpckl : SDNode<"X86ISD::UNPCKL", SDTShuff2Op>;
 233 def X86Unpckh : SDNode<"X86ISD::UNPCKH", SDTShuff2Op>;
 234
 235 def X86VPermilpi  : SDNode<"X86ISD::VPERMILPI", SDTShuff2OpI>;
 236 def X86VPermv     : SDNode<"X86ISD::VPERMV",    SDTShuff2Op>;
 237 def X86VPermi     : SDNode<"X86ISD::VPERMI",    SDTShuff2OpI>;
 238 def X86VPermv3    : SDNode<"X86ISD::VPERMV3",   SDTShuff3Op>;
 239 def X86VPermiv3   : SDNode<"X86ISD::VPERMIV3",  SDTShuff3Op>;
 240
 241 def X86VPerm2x128 : SDNode<"X86ISD::VPERM2X128", SDTShuff3OpI>;
 242
 243 def X86VBroadcast : SDNode<"X86ISD::VBROADCAST", SDTVBroadcast>;
 244 def X86VBroadcastm : SDNode<"X86ISD::VBROADCASTM", SDTVBroadcastm>;
 245 def X86Vinsert   : SDNode<"X86ISD::VINSERT",  SDTypeProfile<1, 3,
 246                               [SDTCisSameAs<0, 1>, SDTCisPtrTy<3>]>, []>;
 247 def X86Vextract   : SDNode<"X86ISD::VEXTRACT",  SDTypeProfile<1, 2,
 248                               [SDTCisVec<1>, SDTCisPtrTy<2>]>, []>;
 249
 250 def X86Blendi    : SDNode<"X86ISD::BLENDI",   SDTBlend>;
 251
 252 def X86Addsub    : SDNode<"X86ISD::ADDSUB", SDTFPBinOp>;
 253
 254 def X86Fmadd     : SDNode<"X86ISD::FMADD",     SDTFma>;
 255 def X86Fnmadd    : SDNode<"X86ISD::FNMADD",    SDTFma>;
 256 def X86Fmsub     : SDNode<"X86ISD::FMSUB",     SDTFma>;
 257 def X86Fnmsub    : SDNode<"X86ISD::FNMSUB",    SDTFma>;
 258 def X86Fmaddsub  : SDNode<"X86ISD::FMADDSUB",  SDTFma>;
 259 def X86Fmsubadd  : SDNode<"X86ISD::FMSUBADD",  SDTFma>;
 260
 261 def SDT_PCMPISTRI : SDTypeProfile<2, 3, [SDTCisVT<0, i32>, SDTCisVT<1, i32>,
 262                                          SDTCisVT<2, v16i8>, SDTCisVT<3, v16i8>,
 263                                          SDTCisVT<4, i8>]>;
 264 def SDT_PCMPESTRI : SDTypeProfile<2, 5, [SDTCisVT<0, i32>, SDTCisVT<1, i32>,
 265                                          SDTCisVT<2, v16i8>, SDTCisVT<3, i32>,
 266                                          SDTCisVT<4, v16i8>, SDTCisVT<5, i32>,
 267                                          SDTCisVT<6, i8>]>;
 268
 269 def X86pcmpistri : SDNode<"X86ISD::PCMPISTRI", SDT_PCMPISTRI>;
 270 def X86pcmpestri : SDNode<"X86ISD::PCMPESTRI", SDT_PCMPESTRI>;
 271
 272 //===----------------------------------------------------------------------===//
 273 // SSE Complex Patterns
 274 //===----------------------------------------------------------------------===//
 275
 276 // These are 'extloads' from a scalar to the low element of a vector, zeroing
 277 // the top elements.  These are used for the SSE 'ss' and 'sd' instruction
 278 // forms.
 279 def sse_load_f32 : ComplexPattern<v4f32, 5, "SelectScalarSSELoad", [],
 280                                   [SDNPHasChain, SDNPMayLoad, SDNPMemOperand,
 281                                    SDNPWantRoot]>;
 282 def sse_load_f64 : ComplexPattern<v2f64, 5, "SelectScalarSSELoad", [],
 283                                   [SDNPHasChain, SDNPMayLoad, SDNPMemOperand,
 284                                    SDNPWantRoot]>;
 285
 286 def ssmem : Operand<v4f32> {
 287   let PrintMethod = "printf32mem";
 288   let MIOperandInfo = (ops ptr_rc, i8imm, ptr_rc_nosp, i32imm, i8imm);
 289   let ParserMatchClass = X86Mem32AsmOperand;
 290   let OperandType = "OPERAND_MEMORY";
 291 }
 292 def sdmem : Operand<v2f64> {
 293   let PrintMethod = "printf64mem";
 294   let MIOperandInfo = (ops ptr_rc, i8imm, ptr_rc_nosp, i32imm, i8imm);
 295   let ParserMatchClass = X86Mem64AsmOperand;
 296   let OperandType = "OPERAND_MEMORY";
 297 }
 298
 299 //===----------------------------------------------------------------------===//
 300 // SSE pattern fragments
 301 //===----------------------------------------------------------------------===//
 302
 303 // 128-bit load pattern fragments
 304 // NOTE: all 128-bit integer vector loads are promoted to v2i64
 305 def loadv4f32    : PatFrag<(ops node:$ptr), (v4f32 (load node:$ptr))>;
 306 def loadv2f64    : PatFrag<(ops node:$ptr), (v2f64 (load node:$ptr))>;
 307 def loadv2i64    : PatFrag<(ops node:$ptr), (v2i64 (load node:$ptr))>;
 308
 309 // 256-bit load pattern fragments
 310 // NOTE: all 256-bit integer vector loads are promoted to v4i64
 311 def loadv8f32    : PatFrag<(ops node:$ptr), (v8f32 (load node:$ptr))>;
 312 def loadv4f64    : PatFrag<(ops node:$ptr), (v4f64 (load node:$ptr))>;
 313 def loadv4i64    : PatFrag<(ops node:$ptr), (v4i64 (load node:$ptr))>;
 314
 315 // 512-bit load pattern fragments
 316 def loadv16f32   : PatFrag<(ops node:$ptr), (v16f32 (load node:$ptr))>;
 317 def loadv8f64    : PatFrag<(ops node:$ptr), (v8f64 (load node:$ptr))>;
 318 def loadv64i8    : PatFrag<(ops node:$ptr), (v64i8 (load node:$ptr))>;
 319 def loadv32i16   : PatFrag<(ops node:$ptr), (v32i16 (load node:$ptr))>;
 320 def loadv16i32   : PatFrag<(ops node:$ptr), (v16i32 (load node:$ptr))>;
 321 def loadv8i64    : PatFrag<(ops node:$ptr), (v8i64 (load node:$ptr))>;
 322
 323 // 128-/256-/512-bit extload pattern fragments
 324 def extloadv2f32 : PatFrag<(ops node:$ptr), (v2f64 (extloadvf32 node:$ptr))>;
 325 def extloadv4f32 : PatFrag<(ops node:$ptr), (v4f64 (extloadvf32 node:$ptr))>;
 326 def extloadv8f32 : PatFrag<(ops node:$ptr), (v8f64 (extloadvf32 node:$ptr))>;
 327
 328 // Like 'store', but always requires 128-bit vector alignment.
 329 def alignedstore : PatFrag<(ops node:$val, node:$ptr),
 330                            (store node:$val, node:$ptr), [{
 331   return cast<StoreSDNode>(N)->getAlignment() >= 16;
 332 }]>;
 333
 334 // Like 'store', but always requires 256-bit vector alignment.
 335 def alignedstore256 : PatFrag<(ops node:$val, node:$ptr),
 336                               (store node:$val, node:$ptr), [{
 337   return cast<StoreSDNode>(N)->getAlignment() >= 32;
 338 }]>;
 339
 340 // Like 'store', but always requires 512-bit vector alignment.
 341 def alignedstore512 : PatFrag<(ops node:$val, node:$ptr),
 342                               (store node:$val, node:$ptr), [{
 343   return cast<StoreSDNode>(N)->getAlignment() >= 64;
 344 }]>;
 345
 346 // Like 'load', but always requires 128-bit vector alignment.
 347 def alignedload : PatFrag<(ops node:$ptr), (load node:$ptr), [{
 348   return cast<LoadSDNode>(N)->getAlignment() >= 16;
 349 }]>;
 350
 351 // Like 'X86vzload', but always requires 128-bit vector alignment.
 352 def alignedX86vzload : PatFrag<(ops node:$ptr), (X86vzload node:$ptr), [{
 353   return cast<MemSDNode>(N)->getAlignment() >= 16;
 354 }]>;
 355
 356 // Like 'load', but always requires 256-bit vector alignment.
 357 def alignedload256 : PatFrag<(ops node:$ptr), (load node:$ptr), [{
 358   return cast<LoadSDNode>(N)->getAlignment() >= 32;
 359 }]>;
 360
 361 // Like 'load', but always requires 512-bit vector alignment.
 362 def alignedload512 : PatFrag<(ops node:$ptr), (load node:$ptr), [{
 363   return cast<LoadSDNode>(N)->getAlignment() >= 64;
 364 }]>;
 365
 366 def alignedloadfsf32 : PatFrag<(ops node:$ptr),
 367                                (f32 (alignedload node:$ptr))>;
 368 def alignedloadfsf64 : PatFrag<(ops node:$ptr),
 369                                (f64 (alignedload node:$ptr))>;
 370
 371 // 128-bit aligned load pattern fragments
 372 // NOTE: all 128-bit integer vector loads are promoted to v2i64
 373 def alignedloadv4f32 : PatFrag<(ops node:$ptr),
 374                                (v4f32 (alignedload node:$ptr))>;
 375 def alignedloadv2f64 : PatFrag<(ops node:$ptr),
 376                                (v2f64 (alignedload node:$ptr))>;
 377 def alignedloadv2i64 : PatFrag<(ops node:$ptr),
 378                                (v2i64 (alignedload node:$ptr))>;
 379
 380 // 256-bit aligned load pattern fragments
 381 // NOTE: all 256-bit integer vector loads are promoted to v4i64
 382 def alignedloadv8f32 : PatFrag<(ops node:$ptr),
 383                                (v8f32 (alignedload256 node:$ptr))>;
 384 def alignedloadv4f64 : PatFrag<(ops node:$ptr),
 385                                (v4f64 (alignedload256 node:$ptr))>;
 386 def alignedloadv4i64 : PatFrag<(ops node:$ptr),
 387                                (v4i64 (alignedload256 node:$ptr))>;
 388
 389 // 512-bit aligned load pattern fragments
 390 def alignedloadv16f32 : PatFrag<(ops node:$ptr),
 391                                 (v16f32 (alignedload512 node:$ptr))>;
 392 def alignedloadv16i32 : PatFrag<(ops node:$ptr),
 393                                 (v16i32 (alignedload512 node:$ptr))>;
 394 def alignedloadv8f64  : PatFrag<(ops node:$ptr),
 395                                 (v8f64  (alignedload512 node:$ptr))>;
 396 def alignedloadv8i64  : PatFrag<(ops node:$ptr),
 397                                 (v8i64  (alignedload512 node:$ptr))>;
 398
 399 // Like 'load', but uses special alignment checks suitable for use in
 400 // memory operands in most SSE instructions, which are required to
 401 // be naturally aligned on some targets but not on others.  If the subtarget
 402 // allows unaligned accesses, match any load, though this may require
 403 // setting a feature bit in the processor (on startup, for example).
 404 // Opteron 10h and later implement such a feature.
 405 def memop : PatFrag<(ops node:$ptr), (load node:$ptr), [{
 406   return    Subtarget->hasVectorUAMem()
 407          || cast<LoadSDNode>(N)->getAlignment() >= 16;
 408 }]>;
 409
 410 def memop4 : PatFrag<(ops node:$ptr), (load node:$ptr), [{
 411   return    Subtarget->hasVectorUAMem()
 412          || cast<LoadSDNode>(N)->getAlignment() >= 4;
 413 }]>;
 414
 415 def memop8 : PatFrag<(ops node:$ptr), (load node:$ptr), [{
 416   return    Subtarget->hasVectorUAMem()
 417          || cast<LoadSDNode>(N)->getAlignment() >= 8;
 418 }]>;
 419
 420 def memopfsf32 : PatFrag<(ops node:$ptr), (f32   (memop node:$ptr))>;
 421 def memopfsf64 : PatFrag<(ops node:$ptr), (f64   (memop node:$ptr))>;
 422
 423 // 128-bit memop pattern fragments
 424 // NOTE: all 128-bit integer vector loads are promoted to v2i64
 425 def memopv4f32 : PatFrag<(ops node:$ptr), (v4f32 (memop node:$ptr))>;
 426 def memopv2f64 : PatFrag<(ops node:$ptr), (v2f64 (memop node:$ptr))>;
 427 def memopv2i64 : PatFrag<(ops node:$ptr), (v2i64 (memop node:$ptr))>;
 428
 429 // 256-bit memop pattern fragments
 430 // NOTE: all 256-bit integer vector loads are promoted to v4i64
 431 def memopv8f32 : PatFrag<(ops node:$ptr), (v8f32 (memop node:$ptr))>;
 432 def memopv4f64 : PatFrag<(ops node:$ptr), (v4f64 (memop node:$ptr))>;
 433 def memopv4i64 : PatFrag<(ops node:$ptr), (v4i64 (memop node:$ptr))>;
 434
 435 // 512-bit memop pattern fragments
 436 def memopv16f32 : PatFrag<(ops node:$ptr), (v16f32 (memop4 node:$ptr))>;
 437 def memopv8f64  : PatFrag<(ops node:$ptr), (v8f64  (memop8 node:$ptr))>;
 438 def memopv16i32 : PatFrag<(ops node:$ptr), (v16i32 (memop4 node:$ptr))>;
 439 def memopv8i64  : PatFrag<(ops node:$ptr), (v8i64  (memop8 node:$ptr))>;
 440
 441 // SSSE3 uses MMX registers for some instructions. They aren't aligned on a
 442 // 16-byte boundary.
 443 // FIXME: 8 byte alignment for mmx reads is not required
 444 def memop64 : PatFrag<(ops node:$ptr), (load node:$ptr), [{
 445   return cast<LoadSDNode>(N)->getAlignment() >= 8;
 446 }]>;
 447
 448 def memopmmx  : PatFrag<(ops node:$ptr), (x86mmx  (memop64 node:$ptr))>;
 449
 450 // MOVNT Support
 451 // Like 'store', but requires the non-temporal bit to be set
 452 def nontemporalstore : PatFrag<(ops node:$val, node:$ptr),
 453                            (st node:$val, node:$ptr), [{
 454   if (StoreSDNode *ST = dyn_cast<StoreSDNode>(N))
 455     return ST->isNonTemporal();
 456   return false;
 457 }]>;
 458
 459 def alignednontemporalstore : PatFrag<(ops node:$val, node:$ptr),
 460                                     (st node:$val, node:$ptr), [{
 461   if (StoreSDNode *ST = dyn_cast<StoreSDNode>(N))
 462     return ST->isNonTemporal() && !ST->isTruncatingStore() &&
 463            ST->getAddressingMode() == ISD::UNINDEXED &&
 464            ST->getAlignment() >= 16;
 465   return false;
 466 }]>;
 467
 468 def unalignednontemporalstore : PatFrag<(ops node:$val, node:$ptr),
 469                                       (st node:$val, node:$ptr), [{
 470   if (StoreSDNode *ST = dyn_cast<StoreSDNode>(N))
 471     return ST->isNonTemporal() &&
 472            ST->getAlignment() < 16;
 473   return false;
 474 }]>;
 475
 476 // 128-bit bitconvert pattern fragments
 477 def bc_v4f32 : PatFrag<(ops node:$in), (v4f32 (bitconvert node:$in))>;
 478 def bc_v2f64 : PatFrag<(ops node:$in), (v2f64 (bitconvert node:$in))>;
 479 def bc_v16i8 : PatFrag<(ops node:$in), (v16i8 (bitconvert node:$in))>;
 480 def bc_v8i16 : PatFrag<(ops node:$in), (v8i16 (bitconvert node:$in))>;
 481 def bc_v4i32 : PatFrag<(ops node:$in), (v4i32 (bitconvert node:$in))>;
 482 def bc_v2i64 : PatFrag<(ops node:$in), (v2i64 (bitconvert node:$in))>;
 483
 484 // 256-bit bitconvert pattern fragments
 485 def bc_v32i8 : PatFrag<(ops node:$in), (v32i8 (bitconvert node:$in))>;
 486 def bc_v16i16 : PatFrag<(ops node:$in), (v16i16 (bitconvert node:$in))>;
 487 def bc_v8i32 : PatFrag<(ops node:$in), (v8i32 (bitconvert node:$in))>;
 488 def bc_v4i64 : PatFrag<(ops node:$in), (v4i64 (bitconvert node:$in))>;
 489 def bc_v8f32 : PatFrag<(ops node:$in), (v8f32 (bitconvert node:$in))>;
 490
 491 // 512-bit bitconvert pattern fragments
 492 def bc_v16i32 : PatFrag<(ops node:$in), (v16i32 (bitconvert node:$in))>;
 493 def bc_v8i64 : PatFrag<(ops node:$in), (v8i64 (bitconvert node:$in))>;
 494 def bc_v8f64 : PatFrag<(ops node:$in), (v8f64 (bitconvert node:$in))>;
 495 def bc_v16f32 : PatFrag<(ops node:$in), (v16f32 (bitconvert node:$in))>;
 496
 497 def vzmovl_v2i64 : PatFrag<(ops node:$src),
 498                            (bitconvert (v2i64 (X86vzmovl
 499                              (v2i64 (scalar_to_vector (loadi64 node:$src))))))>;
 500 def vzmovl_v4i32 : PatFrag<(ops node:$src),
 501                            (bitconvert (v4i32 (X86vzmovl
 502                              (v4i32 (scalar_to_vector (loadi32 node:$src))))))>;
 503
 504 def vzload_v2i64 : PatFrag<(ops node:$src),
 505                            (bitconvert (v2i64 (X86vzload node:$src)))>;
 506
 507
 508 def fp32imm0 : PatLeaf<(f32 fpimm), [{
 509   return N->isExactlyValue(+0.0);
 510 }]>;
 511
 512 def I8Imm : SDNodeXForm<imm, [{
 513   // Transformation function: get the low 8 bits.
 514   return getI8Imm((uint8_t)N->getZExtValue());
 515 }]>;
 516
 517 def FROUND_NO_EXC : ImmLeaf<i32, [{ return Imm == 8; }]>;
 518 def FROUND_CURRENT : ImmLeaf<i32, [{
 519   return Imm == X86::STATIC_ROUNDING::CUR_DIRECTION;
 520 }]>;
 521
 522 // BYTE_imm - Transform bit immediates into byte immediates.
 523 def BYTE_imm  : SDNodeXForm<imm, [{
 524   // Transformation function: imm >> 3
 525   return getI32Imm(N->getZExtValue() >> 3);
 526 }]>;
 527
 528 // EXTRACT_get_vextract128_imm xform function: convert extract_subvector index
 529 // to VEXTRACTF128/VEXTRACTI128 imm.
 530 def EXTRACT_get_vextract128_imm : SDNodeXForm<extract_subvector, [{
 531   return getI8Imm(X86::getExtractVEXTRACT128Immediate(N));
 532 }]>;
 533
 534 // INSERT_get_vinsert128_imm xform function: convert insert_subvector index to
 535 // VINSERTF128/VINSERTI128 imm.
 536 def INSERT_get_vinsert128_imm : SDNodeXForm<insert_subvector, [{
 537   return getI8Imm(X86::getInsertVINSERT128Immediate(N));
 538 }]>;
 539
 540 // EXTRACT_get_vextract256_imm xform function: convert extract_subvector index
 541 // to VEXTRACTF64x4 imm.
 542 def EXTRACT_get_vextract256_imm : SDNodeXForm<extract_subvector, [{
 543   return getI8Imm(X86::getExtractVEXTRACT256Immediate(N));
 544 }]>;
 545
 546 // INSERT_get_vinsert256_imm xform function: convert insert_subvector index to
 547 // VINSERTF64x4 imm.
 548 def INSERT_get_vinsert256_imm : SDNodeXForm<insert_subvector, [{
 549   return getI8Imm(X86::getInsertVINSERT256Immediate(N));
 550 }]>;
 551
 552 def vextract128_extract : PatFrag<(ops node:$bigvec, node:$index),
 553                                    (extract_subvector node:$bigvec,
 554                                                       node:$index), [{
 555   return X86::isVEXTRACT128Index(N);
 556 }], EXTRACT_get_vextract128_imm>;
 557
 558 def vinsert128_insert : PatFrag<(ops node:$bigvec, node:$smallvec,
 559                                       node:$index),
 560                                  (insert_subvector node:$bigvec, node:$smallvec,
 561                                                    node:$index), [{
 562   return X86::isVINSERT128Index(N);
 563 }], INSERT_get_vinsert128_imm>;
 564
 565
 566 def vextract256_extract : PatFrag<(ops node:$bigvec, node:$index),
 567                                    (extract_subvector node:$bigvec,
 568                                                       node:$index), [{
 569   return X86::isVEXTRACT256Index(N);
 570 }], EXTRACT_get_vextract256_imm>;
 571
 572 def vinsert256_insert : PatFrag<(ops node:$bigvec, node:$smallvec,
 573                                       node:$index),
 574                                  (insert_subvector node:$bigvec, node:$smallvec,
 575                                                    node:$index), [{
 576   return X86::isVINSERT256Index(N);
 577 }], INSERT_get_vinsert256_imm>;
 578