lib/Target/X86/X86InstrFragmentsSIMD.td

   1 //===-- X86InstrFragmentsSIMD.td - x86 SIMD ISA ------------*- tablegen -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file provides pattern fragments useful for SIMD instructions.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 //===----------------------------------------------------------------------===//
  15 // MMX Pattern Fragments
  16 //===----------------------------------------------------------------------===//
  17
  18 def load_mmx : PatFrag<(ops node:$ptr), (x86mmx (load node:$ptr))>;
  19 def bc_mmx  : PatFrag<(ops node:$in), (x86mmx  (bitconvert node:$in))>;
  20
  21 //===----------------------------------------------------------------------===//
  22 // SSE specific DAG Nodes.
  23 //===----------------------------------------------------------------------===//
  24
  25 def SDTX86FPShiftOp : SDTypeProfile<1, 2, [ SDTCisSameAs<0, 1>,
  26                                             SDTCisFP<0>, SDTCisInt<2> ]>;
  27 def SDTX86VFCMP : SDTypeProfile<1, 3, [SDTCisInt<0>, SDTCisSameAs<1, 2>,
  28                                        SDTCisFP<1>, SDTCisVT<3, i8>]>;
  29
  30 def X86umin    : SDNode<"X86ISD::UMIN",      SDTIntBinOp>;
  31 def X86umax    : SDNode<"X86ISD::UMAX",      SDTIntBinOp>;
  32 def X86smin    : SDNode<"X86ISD::SMIN",      SDTIntBinOp>;
  33 def X86smax    : SDNode<"X86ISD::SMAX",      SDTIntBinOp>;
  34
  35 def X86fmin    : SDNode<"X86ISD::FMIN",      SDTFPBinOp>;
  36 def X86fmax    : SDNode<"X86ISD::FMAX",      SDTFPBinOp>;
  37
  38 // Commutative and Associative FMIN and FMAX.
  39 def X86fminc    : SDNode<"X86ISD::FMINC", SDTFPBinOp,
  40     [SDNPCommutative, SDNPAssociative]>;
  41 def X86fmaxc    : SDNode<"X86ISD::FMAXC", SDTFPBinOp,
  42     [SDNPCommutative, SDNPAssociative]>;
  43
  44 def X86fand    : SDNode<"X86ISD::FAND",      SDTFPBinOp,
  45                         [SDNPCommutative, SDNPAssociative]>;
  46 def X86for     : SDNode<"X86ISD::FOR",       SDTFPBinOp,
  47                         [SDNPCommutative, SDNPAssociative]>;
  48 def X86fxor    : SDNode<"X86ISD::FXOR",      SDTFPBinOp,
  49                         [SDNPCommutative, SDNPAssociative]>;
  50 def X86fandn   : SDNode<"X86ISD::FANDN",     SDTFPBinOp,
  51                         [SDNPCommutative, SDNPAssociative]>;
  52 def X86frsqrt  : SDNode<"X86ISD::FRSQRT",    SDTFPUnaryOp>;
  53 def X86frcp    : SDNode<"X86ISD::FRCP",      SDTFPUnaryOp>;
  54 def X86fsrl    : SDNode<"X86ISD::FSRL",      SDTX86FPShiftOp>;
  55 def X86fgetsign: SDNode<"X86ISD::FGETSIGNx86",SDTFPToIntOp>;
  56 def X86fhadd   : SDNode<"X86ISD::FHADD",     SDTFPBinOp>;
  57 def X86fhsub   : SDNode<"X86ISD::FHSUB",     SDTFPBinOp>;
  58 def X86hadd    : SDNode<"X86ISD::HADD",      SDTIntBinOp>;
  59 def X86hsub    : SDNode<"X86ISD::HSUB",      SDTIntBinOp>;
  60 def X86comi    : SDNode<"X86ISD::COMI",      SDTX86CmpTest>;
  61 def X86ucomi   : SDNode<"X86ISD::UCOMI",     SDTX86CmpTest>;
  62 def X86cmps    : SDNode<"X86ISD::FSETCC",     SDTX86Cmps>;
  63 //def X86cmpsd   : SDNode<"X86ISD::FSETCCsd",    SDTX86Cmpsd>;
  64 def X86pshufb  : SDNode<"X86ISD::PSHUFB",
  65                  SDTypeProfile<1, 2, [SDTCisVec<0>, SDTCisSameAs<0,1>,
  66                                       SDTCisSameAs<0,2>]>>;
  67 def X86andnp   : SDNode<"X86ISD::ANDNP",
  68                  SDTypeProfile<1, 2, [SDTCisVec<0>, SDTCisSameAs<0,1>,
  69                                       SDTCisSameAs<0,2>]>>;
  70 def X86psign   : SDNode<"X86ISD::PSIGN",
  71                  SDTypeProfile<1, 2, [SDTCisVec<0>, SDTCisSameAs<0,1>,
  72                                       SDTCisSameAs<0,2>]>>;
  73 def X86pextrb  : SDNode<"X86ISD::PEXTRB",
  74                  SDTypeProfile<1, 2, [SDTCisVT<0, i32>, SDTCisPtrTy<2>]>>;
  75 def X86pextrw  : SDNode<"X86ISD::PEXTRW",
  76                  SDTypeProfile<1, 2, [SDTCisVT<0, i32>, SDTCisPtrTy<2>]>>;
  77 def X86pinsrb  : SDNode<"X86ISD::PINSRB",
  78                  SDTypeProfile<1, 3, [SDTCisVT<0, v16i8>, SDTCisSameAs<0,1>,
  79                                       SDTCisVT<2, i32>, SDTCisPtrTy<3>]>>;
  80 def X86pinsrw  : SDNode<"X86ISD::PINSRW",
  81                  SDTypeProfile<1, 3, [SDTCisVT<0, v8i16>, SDTCisSameAs<0,1>,
  82                                       SDTCisVT<2, i32>, SDTCisPtrTy<3>]>>;
  83 def X86insrtps : SDNode<"X86ISD::INSERTPS",
  84                  SDTypeProfile<1, 3, [SDTCisVT<0, v4f32>, SDTCisSameAs<0,1>,
  85                                       SDTCisVT<2, v4f32>, SDTCisPtrTy<3>]>>;
  86 def X86vzmovl  : SDNode<"X86ISD::VZEXT_MOVL",
  87                  SDTypeProfile<1, 1, [SDTCisSameAs<0,1>]>>;
  88
  89 def X86vzmovly  : SDNode<"X86ISD::VZEXT_MOVL",
  90                  SDTypeProfile<1, 1, [SDTCisVec<0>, SDTCisVec<1>,
  91                                       SDTCisOpSmallerThanOp<1, 0> ]>>;
  92
  93 def X86vsmovl  : SDNode<"X86ISD::VSEXT_MOVL",
  94                  SDTypeProfile<1, 1,
  95                  [SDTCisVec<0>, SDTCisInt<1>, SDTCisInt<0>]>>;
  96
  97 def X86vzload  : SDNode<"X86ISD::VZEXT_LOAD", SDTLoad,
  98                         [SDNPHasChain, SDNPMayLoad, SDNPMemOperand]>;
  99
 100 def X86vzext   : SDNode<"X86ISD::VZEXT",
 101                          SDTypeProfile<1, 1, [SDTCisVec<0>, SDTCisVec<1>,
 102                                               SDTCisInt<0>, SDTCisInt<1>]>>;
 103
 104 def X86vsext   : SDNode<"X86ISD::VSEXT",
 105                          SDTypeProfile<1, 1, [SDTCisVec<0>, SDTCisVec<1>,
 106                                               SDTCisInt<0>, SDTCisInt<1>]>>;
 107
 108 def X86vtrunc   : SDNode<"X86ISD::VTRUNC",
 109                          SDTypeProfile<1, 1, [SDTCisVec<0>, SDTCisVec<1>,
 110                                               SDTCisInt<0>, SDTCisInt<1>]>>;
 111 def X86vtruncm   : SDNode<"X86ISD::VTRUNCM",
 112                          SDTypeProfile<1, 2, [SDTCisVec<0>, SDTCisVec<1>,
 113                                               SDTCisInt<0>, SDTCisInt<1>,
 114                                               SDTCisVec<2>, SDTCisInt<2>]>>;
 115 def X86vfpext  : SDNode<"X86ISD::VFPEXT",
 116                         SDTypeProfile<1, 1, [SDTCisVec<0>, SDTCisVec<1>,
 117                                              SDTCisFP<0>, SDTCisFP<1>]>>;
 118 def X86vfpround: SDNode<"X86ISD::VFPROUND",
 119                         SDTypeProfile<1, 1, [SDTCisVec<0>, SDTCisVec<1>,
 120                                              SDTCisFP<0>, SDTCisFP<1>]>>;
 121
 122 def X86vshldq  : SDNode<"X86ISD::VSHLDQ",    SDTIntShiftOp>;
 123 def X86vshrdq  : SDNode<"X86ISD::VSRLDQ",    SDTIntShiftOp>;
 124 def X86cmpp    : SDNode<"X86ISD::CMPP",      SDTX86VFCMP>;
 125 def X86pcmpeq  : SDNode<"X86ISD::PCMPEQ", SDTIntBinOp, [SDNPCommutative]>;
 126 def X86pcmpgt  : SDNode<"X86ISD::PCMPGT", SDTIntBinOp>;
 127
 128 def X86IntCmpMask : SDTypeProfile<1, 2,
 129     [SDTCisVec<0>, SDTCisSameAs<1, 2>, SDTCisInt<1>]>;
 130 def X86pcmpeqm  : SDNode<"X86ISD::PCMPEQM", X86IntCmpMask, [SDNPCommutative]>;
 131 def X86pcmpgtm  : SDNode<"X86ISD::PCMPGTM", X86IntCmpMask>;
 132
 133 def X86CmpMaskCC :
 134       SDTypeProfile<1, 3, [SDTCisVec<0>, SDTCisSameAs<1, 2>, SDTCisVT<3, i8>]>;
 135 def X86CmpMaskCCScalar :
 136       SDTypeProfile<1, 3, [SDTCisInt<0>, SDTCisSameAs<1, 2>, SDTCisVT<3, i8>]>;
 137
 138 def X86cmpm   : SDNode<"X86ISD::CMPM",    X86CmpMaskCC>;
 139 def X86cmpmu  : SDNode<"X86ISD::CMPMU",   X86CmpMaskCC>;
 140 def X86cmpms  : SDNode<"X86ISD::FSETCC",  X86CmpMaskCCScalar>;
 141
 142 def X86vshl    : SDNode<"X86ISD::VSHL",
 143                         SDTypeProfile<1, 2, [SDTCisVec<0>, SDTCisSameAs<0,1>,
 144                                       SDTCisVec<2>]>>;
 145 def X86vsrl    : SDNode<"X86ISD::VSRL",
 146                         SDTypeProfile<1, 2, [SDTCisVec<0>, SDTCisSameAs<0,1>,
 147                                       SDTCisVec<2>]>>;
 148 def X86vsra    : SDNode<"X86ISD::VSRA",
 149                         SDTypeProfile<1, 2, [SDTCisVec<0>, SDTCisSameAs<0,1>,
 150                                       SDTCisVec<2>]>>;
 151
 152 def X86vshli   : SDNode<"X86ISD::VSHLI", SDTIntShiftOp>;
 153 def X86vsrli   : SDNode<"X86ISD::VSRLI", SDTIntShiftOp>;
 154 def X86vsrai   : SDNode<"X86ISD::VSRAI", SDTIntShiftOp>;
 155
 156 def SDTX86CmpPTest : SDTypeProfile<1, 2, [SDTCisVT<0, i32>,
 157                                           SDTCisVec<1>,
 158                                           SDTCisSameAs<2, 1>]>;
 159 def X86subus   : SDNode<"X86ISD::SUBUS", SDTIntBinOp>;
 160 def X86ptest   : SDNode<"X86ISD::PTEST", SDTX86CmpPTest>;
 161 def X86testp   : SDNode<"X86ISD::TESTP", SDTX86CmpPTest>;
 162 def X86kortest : SDNode<"X86ISD::KORTEST", SDTX86CmpPTest>;
 163 def X86testm   : SDNode<"X86ISD::TESTM", SDTypeProfile<1, 2, [SDTCisVec<0>,
 164                                           SDTCisVec<1>,
 165                                           SDTCisSameAs<2, 1>]>>;
 166 def X86select  : SDNode<"X86ISD::SELECT"     , SDTSelect>;
 167
 168 def X86pmuludq : SDNode<"X86ISD::PMULUDQ",
 169                         SDTypeProfile<1, 2, [SDTCisVec<0>, SDTCisVec<1>,
 170                                       SDTCisSameAs<1,2>]>>;
 171
 172 // Specific shuffle nodes - At some point ISD::VECTOR_SHUFFLE will always get
 173 // translated into one of the target nodes below during lowering.
 174 // Note: this is a work in progress...
 175 def SDTShuff1Op : SDTypeProfile<1, 1, [SDTCisVec<0>, SDTCisSameAs<0,1>]>;
 176 def SDTShuff2Op : SDTypeProfile<1, 2, [SDTCisVec<0>, SDTCisSameAs<0,1>,
 177                                 SDTCisSameAs<0,2>]>;
 178 def SDTShuff3Op : SDTypeProfile<1, 3, [SDTCisVec<0>, SDTCisSameAs<0,1>,
 179                                 SDTCisSameAs<0,2>, SDTCisSameAs<0,3>]>;
 180
 181 def SDTShuff2OpI : SDTypeProfile<1, 2, [SDTCisVec<0>,
 182                                  SDTCisSameAs<0,1>, SDTCisInt<2>]>;
 183 def SDTShuff3OpI : SDTypeProfile<1, 3, [SDTCisVec<0>, SDTCisSameAs<0,1>,
 184                                  SDTCisSameAs<0,2>, SDTCisInt<3>]>;
 185
 186 def SDTVBroadcast  : SDTypeProfile<1, 1, [SDTCisVec<0>]>;
 187 def SDTVBroadcastm : SDTypeProfile<1, 2, [SDTCisVec<0>, SDTCisVec<1>]>;
 188
 189 def SDTBlend : SDTypeProfile<1, 3, [SDTCisVec<0>, SDTCisSameAs<0,1>,
 190                              SDTCisSameAs<1,2>, SDTCisVT<3, i32>]>;
 191
 192 def SDTFma : SDTypeProfile<1, 3, [SDTCisSameAs<0,1>,
 193                            SDTCisSameAs<1,2>, SDTCisSameAs<1,3>]>;
 194
 195 def X86PAlignr : SDNode<"X86ISD::PALIGNR", SDTShuff3OpI>;
 196
 197 def X86PShufd  : SDNode<"X86ISD::PSHUFD", SDTShuff2OpI>;
 198 def X86PShufhw : SDNode<"X86ISD::PSHUFHW", SDTShuff2OpI>;
 199 def X86PShuflw : SDNode<"X86ISD::PSHUFLW", SDTShuff2OpI>;
 200
 201 def X86Shufp : SDNode<"X86ISD::SHUFP", SDTShuff3OpI>;
 202
 203 def X86Movddup  : SDNode<"X86ISD::MOVDDUP", SDTShuff1Op>;
 204 def X86Movshdup : SDNode<"X86ISD::MOVSHDUP", SDTShuff1Op>;
 205 def X86Movsldup : SDNode<"X86ISD::MOVSLDUP", SDTShuff1Op>;
 206
 207 def X86Movsd : SDNode<"X86ISD::MOVSD", SDTShuff2Op>;
 208 def X86Movss : SDNode<"X86ISD::MOVSS", SDTShuff2Op>;
 209
 210 def X86Movlhps : SDNode<"X86ISD::MOVLHPS", SDTShuff2Op>;
 211 def X86Movlhpd : SDNode<"X86ISD::MOVLHPD", SDTShuff2Op>;
 212 def X86Movhlps : SDNode<"X86ISD::MOVHLPS", SDTShuff2Op>;
 213
 214 def X86Movlps : SDNode<"X86ISD::MOVLPS", SDTShuff2Op>;
 215 def X86Movlpd : SDNode<"X86ISD::MOVLPD", SDTShuff2Op>;
 216
 217 def X86Unpckl : SDNode<"X86ISD::UNPCKL", SDTShuff2Op>;
 218 def X86Unpckh : SDNode<"X86ISD::UNPCKH", SDTShuff2Op>;
 219
 220 def X86VPermilp  : SDNode<"X86ISD::VPERMILP", SDTShuff2OpI>;
 221 def X86VPermv    : SDNode<"X86ISD::VPERMV",   SDTShuff2Op>;
 222 def X86VPermi    : SDNode<"X86ISD::VPERMI",   SDTShuff2OpI>;
 223 def X86VPermv3   : SDNode<"X86ISD::VPERMV3",  SDTShuff3Op>;
 224
 225 def X86VPerm2x128 : SDNode<"X86ISD::VPERM2X128", SDTShuff3OpI>;
 226
 227 def X86VBroadcast : SDNode<"X86ISD::VBROADCAST", SDTVBroadcast>;
 228 def X86VBroadcastm : SDNode<"X86ISD::VBROADCASTM", SDTVBroadcastm>;
 229 def X86Vinsert   : SDNode<"X86ISD::VINSERT",  SDTypeProfile<1, 3,
 230                               [SDTCisSameAs<0, 1>, SDTCisPtrTy<3>]>, []>;
 231
 232 def X86Blendi    : SDNode<"X86ISD::BLENDI",   SDTBlend>;
 233 def X86Fmadd     : SDNode<"X86ISD::FMADD",     SDTFma>;
 234 def X86Fnmadd    : SDNode<"X86ISD::FNMADD",    SDTFma>;
 235 def X86Fmsub     : SDNode<"X86ISD::FMSUB",     SDTFma>;
 236 def X86Fnmsub    : SDNode<"X86ISD::FNMSUB",    SDTFma>;
 237 def X86Fmaddsub  : SDNode<"X86ISD::FMADDSUB",  SDTFma>;
 238 def X86Fmsubadd  : SDNode<"X86ISD::FMSUBADD",  SDTFma>;
 239
 240 def SDT_PCMPISTRI : SDTypeProfile<2, 3, [SDTCisVT<0, i32>, SDTCisVT<1, i32>,
 241                                          SDTCisVT<2, v16i8>, SDTCisVT<3, v16i8>,
 242                                          SDTCisVT<4, i8>]>;
 243 def SDT_PCMPESTRI : SDTypeProfile<2, 5, [SDTCisVT<0, i32>, SDTCisVT<1, i32>,
 244                                          SDTCisVT<2, v16i8>, SDTCisVT<3, i32>,
 245                                          SDTCisVT<4, v16i8>, SDTCisVT<5, i32>,
 246                                          SDTCisVT<6, i8>]>;
 247
 248 def X86pcmpistri : SDNode<"X86ISD::PCMPISTRI", SDT_PCMPISTRI>;
 249 def X86pcmpestri : SDNode<"X86ISD::PCMPESTRI", SDT_PCMPESTRI>;
 250
 251 //===----------------------------------------------------------------------===//
 252 // SSE Complex Patterns
 253 //===----------------------------------------------------------------------===//
 254
 255 // These are 'extloads' from a scalar to the low element of a vector, zeroing
 256 // the top elements.  These are used for the SSE 'ss' and 'sd' instruction
 257 // forms.
 258 def sse_load_f32 : ComplexPattern<v4f32, 5, "SelectScalarSSELoad", [],
 259                                   [SDNPHasChain, SDNPMayLoad, SDNPMemOperand,
 260                                    SDNPWantRoot]>;
 261 def sse_load_f64 : ComplexPattern<v2f64, 5, "SelectScalarSSELoad", [],
 262                                   [SDNPHasChain, SDNPMayLoad, SDNPMemOperand,
 263                                    SDNPWantRoot]>;
 264
 265 def ssmem : Operand<v4f32> {
 266   let PrintMethod = "printf32mem";
 267   let MIOperandInfo = (ops ptr_rc, i8imm, ptr_rc_nosp, i32imm, i8imm);
 268   let ParserMatchClass = X86Mem32AsmOperand;
 269   let OperandType = "OPERAND_MEMORY";
 270 }
 271 def sdmem : Operand<v2f64> {
 272   let PrintMethod = "printf64mem";
 273   let MIOperandInfo = (ops ptr_rc, i8imm, ptr_rc_nosp, i32imm, i8imm);
 274   let ParserMatchClass = X86Mem64AsmOperand;
 275   let OperandType = "OPERAND_MEMORY";
 276 }
 277
 278 //===----------------------------------------------------------------------===//
 279 // SSE pattern fragments
 280 //===----------------------------------------------------------------------===//
 281
 282 // 128-bit load pattern fragments
 283 // NOTE: all 128-bit integer vector loads are promoted to v2i64
 284 def loadv4f32    : PatFrag<(ops node:$ptr), (v4f32 (load node:$ptr))>;
 285 def loadv2f64    : PatFrag<(ops node:$ptr), (v2f64 (load node:$ptr))>;
 286 def loadv2i64    : PatFrag<(ops node:$ptr), (v2i64 (load node:$ptr))>;
 287
 288 // 256-bit load pattern fragments
 289 // NOTE: all 256-bit integer vector loads are promoted to v4i64
 290 def loadv8f32    : PatFrag<(ops node:$ptr), (v8f32 (load node:$ptr))>;
 291 def loadv4f64    : PatFrag<(ops node:$ptr), (v4f64 (load node:$ptr))>;
 292 def loadv4i64    : PatFrag<(ops node:$ptr), (v4i64 (load node:$ptr))>;
 293
 294 // 512-bit load pattern fragments
 295 def loadv16f32   : PatFrag<(ops node:$ptr), (v16f32 (load node:$ptr))>;
 296 def loadv8f64    : PatFrag<(ops node:$ptr), (v8f64 (load node:$ptr))>;
 297 def loadv16i32   : PatFrag<(ops node:$ptr), (v16i32 (load node:$ptr))>;
 298 def loadv8i64    : PatFrag<(ops node:$ptr), (v8i64 (load node:$ptr))>;
 299
 300 // 128-/256-/512-bit extload pattern fragments
 301 def extloadv2f32 : PatFrag<(ops node:$ptr), (v2f64 (extloadvf32 node:$ptr))>;
 302 def extloadv4f32 : PatFrag<(ops node:$ptr), (v4f64 (extloadvf32 node:$ptr))>;
 303 def extloadv8f32 : PatFrag<(ops node:$ptr), (v8f64 (extloadvf32 node:$ptr))>;
 304
 305 // Like 'store', but always requires 128-bit vector alignment.
 306 def alignedstore : PatFrag<(ops node:$val, node:$ptr),
 307                            (store node:$val, node:$ptr), [{
 308   return cast<StoreSDNode>(N)->getAlignment() >= 16;
 309 }]>;
 310
 311 // Like 'store', but always requires 256-bit vector alignment.
 312 def alignedstore256 : PatFrag<(ops node:$val, node:$ptr),
 313                               (store node:$val, node:$ptr), [{
 314   return cast<StoreSDNode>(N)->getAlignment() >= 32;
 315 }]>;
 316
 317 // Like 'store', but always requires 512-bit vector alignment.
 318 def alignedstore512 : PatFrag<(ops node:$val, node:$ptr),
 319                               (store node:$val, node:$ptr), [{
 320   return cast<StoreSDNode>(N)->getAlignment() >= 64;
 321 }]>;
 322
 323 // Like 'load', but always requires 128-bit vector alignment.
 324 def alignedload : PatFrag<(ops node:$ptr), (load node:$ptr), [{
 325   return cast<LoadSDNode>(N)->getAlignment() >= 16;
 326 }]>;
 327
 328 // Like 'X86vzload', but always requires 128-bit vector alignment.
 329 def alignedX86vzload : PatFrag<(ops node:$ptr), (X86vzload node:$ptr), [{
 330   return cast<MemSDNode>(N)->getAlignment() >= 16;
 331 }]>;
 332
 333 // Like 'load', but always requires 256-bit vector alignment.
 334 def alignedload256 : PatFrag<(ops node:$ptr), (load node:$ptr), [{
 335   return cast<LoadSDNode>(N)->getAlignment() >= 32;
 336 }]>;
 337
 338 // Like 'load', but always requires 512-bit vector alignment.
 339 def alignedload512 : PatFrag<(ops node:$ptr), (load node:$ptr), [{
 340   return cast<LoadSDNode>(N)->getAlignment() >= 64;
 341 }]>;
 342
 343 def alignedloadfsf32 : PatFrag<(ops node:$ptr),
 344                                (f32 (alignedload node:$ptr))>;
 345 def alignedloadfsf64 : PatFrag<(ops node:$ptr),
 346                                (f64 (alignedload node:$ptr))>;
 347
 348 // 128-bit aligned load pattern fragments
 349 // NOTE: all 128-bit integer vector loads are promoted to v2i64
 350 def alignedloadv4f32 : PatFrag<(ops node:$ptr),
 351                                (v4f32 (alignedload node:$ptr))>;
 352 def alignedloadv2f64 : PatFrag<(ops node:$ptr),
 353                                (v2f64 (alignedload node:$ptr))>;
 354 def alignedloadv2i64 : PatFrag<(ops node:$ptr),
 355                                (v2i64 (alignedload node:$ptr))>;
 356
 357 // 256-bit aligned load pattern fragments
 358 // NOTE: all 256-bit integer vector loads are promoted to v4i64
 359 def alignedloadv8f32 : PatFrag<(ops node:$ptr),
 360                                (v8f32 (alignedload256 node:$ptr))>;
 361 def alignedloadv4f64 : PatFrag<(ops node:$ptr),
 362                                (v4f64 (alignedload256 node:$ptr))>;
 363 def alignedloadv4i64 : PatFrag<(ops node:$ptr),
 364                                (v4i64 (alignedload256 node:$ptr))>;
 365
 366 // 512-bit aligned load pattern fragments
 367 def alignedloadv16f32 : PatFrag<(ops node:$ptr),
 368                                 (v16f32 (alignedload512 node:$ptr))>;
 369 def alignedloadv16i32 : PatFrag<(ops node:$ptr),
 370                                 (v16i32 (alignedload512 node:$ptr))>;
 371 def alignedloadv8f64  : PatFrag<(ops node:$ptr),
 372                                 (v8f64  (alignedload512 node:$ptr))>;
 373 def alignedloadv8i64  : PatFrag<(ops node:$ptr),
 374                                 (v8i64  (alignedload512 node:$ptr))>;
 375
 376 // Like 'load', but uses special alignment checks suitable for use in
 377 // memory operands in most SSE instructions, which are required to
 378 // be naturally aligned on some targets but not on others.  If the subtarget
 379 // allows unaligned accesses, match any load, though this may require
 380 // setting a feature bit in the processor (on startup, for example).
 381 // Opteron 10h and later implement such a feature.
 382 def memop : PatFrag<(ops node:$ptr), (load node:$ptr), [{
 383   return    Subtarget->hasVectorUAMem()
 384          || cast<LoadSDNode>(N)->getAlignment() >= 16;
 385 }]>;
 386
 387 def memop4 : PatFrag<(ops node:$ptr), (load node:$ptr), [{
 388   return    Subtarget->hasVectorUAMem()
 389          || cast<LoadSDNode>(N)->getAlignment() >= 4;
 390 }]>;
 391
 392 def memop8 : PatFrag<(ops node:$ptr), (load node:$ptr), [{
 393   return    Subtarget->hasVectorUAMem()
 394          || cast<LoadSDNode>(N)->getAlignment() >= 8;
 395 }]>;
 396
 397 def memopfsf32 : PatFrag<(ops node:$ptr), (f32   (memop node:$ptr))>;
 398 def memopfsf64 : PatFrag<(ops node:$ptr), (f64   (memop node:$ptr))>;
 399
 400 // 128-bit memop pattern fragments
 401 // NOTE: all 128-bit integer vector loads are promoted to v2i64
 402 def memopv4f32 : PatFrag<(ops node:$ptr), (v4f32 (memop node:$ptr))>;
 403 def memopv2f64 : PatFrag<(ops node:$ptr), (v2f64 (memop node:$ptr))>;
 404 def memopv2i64 : PatFrag<(ops node:$ptr), (v2i64 (memop node:$ptr))>;
 405
 406 // 256-bit memop pattern fragments
 407 // NOTE: all 256-bit integer vector loads are promoted to v4i64
 408 def memopv8f32 : PatFrag<(ops node:$ptr), (v8f32 (memop node:$ptr))>;
 409 def memopv4f64 : PatFrag<(ops node:$ptr), (v4f64 (memop node:$ptr))>;
 410 def memopv4i64 : PatFrag<(ops node:$ptr), (v4i64 (memop node:$ptr))>;
 411
 412 // 512-bit memop pattern fragments
 413 def memopv16f32 : PatFrag<(ops node:$ptr), (v16f32 (memop4 node:$ptr))>;
 414 def memopv8f64  : PatFrag<(ops node:$ptr), (v8f64  (memop8 node:$ptr))>;
 415 def memopv16i32 : PatFrag<(ops node:$ptr), (v16i32 (memop4 node:$ptr))>;
 416 def memopv8i64  : PatFrag<(ops node:$ptr), (v8i64  (memop8 node:$ptr))>;
 417
 418 // SSSE3 uses MMX registers for some instructions. They aren't aligned on a
 419 // 16-byte boundary.
 420 // FIXME: 8 byte alignment for mmx reads is not required
 421 def memop64 : PatFrag<(ops node:$ptr), (load node:$ptr), [{
 422   return cast<LoadSDNode>(N)->getAlignment() >= 8;
 423 }]>;
 424
 425 def memopmmx  : PatFrag<(ops node:$ptr), (x86mmx  (memop64 node:$ptr))>;
 426
 427 // MOVNT Support
 428 // Like 'store', but requires the non-temporal bit to be set
 429 def nontemporalstore : PatFrag<(ops node:$val, node:$ptr),
 430                            (st node:$val, node:$ptr), [{
 431   if (StoreSDNode *ST = dyn_cast<StoreSDNode>(N))
 432     return ST->isNonTemporal();
 433   return false;
 434 }]>;
 435
 436 def alignednontemporalstore : PatFrag<(ops node:$val, node:$ptr),
 437                                     (st node:$val, node:$ptr), [{
 438   if (StoreSDNode *ST = dyn_cast<StoreSDNode>(N))
 439     return ST->isNonTemporal() && !ST->isTruncatingStore() &&
 440            ST->getAddressingMode() == ISD::UNINDEXED &&
 441            ST->getAlignment() >= 16;
 442   return false;
 443 }]>;
 444
 445 def unalignednontemporalstore : PatFrag<(ops node:$val, node:$ptr),
 446                                       (st node:$val, node:$ptr), [{
 447   if (StoreSDNode *ST = dyn_cast<StoreSDNode>(N))
 448     return ST->isNonTemporal() &&
 449            ST->getAlignment() < 16;
 450   return false;
 451 }]>;
 452
 453 // 128-bit bitconvert pattern fragments
 454 def bc_v4f32 : PatFrag<(ops node:$in), (v4f32 (bitconvert node:$in))>;
 455 def bc_v2f64 : PatFrag<(ops node:$in), (v2f64 (bitconvert node:$in))>;
 456 def bc_v16i8 : PatFrag<(ops node:$in), (v16i8 (bitconvert node:$in))>;
 457 def bc_v8i16 : PatFrag<(ops node:$in), (v8i16 (bitconvert node:$in))>;
 458 def bc_v4i32 : PatFrag<(ops node:$in), (v4i32 (bitconvert node:$in))>;
 459 def bc_v2i64 : PatFrag<(ops node:$in), (v2i64 (bitconvert node:$in))>;
 460
 461 // 256-bit bitconvert pattern fragments
 462 def bc_v32i8 : PatFrag<(ops node:$in), (v32i8 (bitconvert node:$in))>;
 463 def bc_v16i16 : PatFrag<(ops node:$in), (v16i16 (bitconvert node:$in))>;
 464 def bc_v8i32 : PatFrag<(ops node:$in), (v8i32 (bitconvert node:$in))>;
 465 def bc_v4i64 : PatFrag<(ops node:$in), (v4i64 (bitconvert node:$in))>;
 466
 467 // 512-bit bitconvert pattern fragments
 468 def bc_v16i32 : PatFrag<(ops node:$in), (v16i32 (bitconvert node:$in))>;
 469 def bc_v8i64 : PatFrag<(ops node:$in), (v8i64 (bitconvert node:$in))>;
 470
 471 def vzmovl_v2i64 : PatFrag<(ops node:$src),
 472                            (bitconvert (v2i64 (X86vzmovl
 473                              (v2i64 (scalar_to_vector (loadi64 node:$src))))))>;
 474 def vzmovl_v4i32 : PatFrag<(ops node:$src),
 475                            (bitconvert (v4i32 (X86vzmovl
 476                              (v4i32 (scalar_to_vector (loadi32 node:$src))))))>;
 477
 478 def vzload_v2i64 : PatFrag<(ops node:$src),
 479                            (bitconvert (v2i64 (X86vzload node:$src)))>;
 480
 481
 482 def fp32imm0 : PatLeaf<(f32 fpimm), [{
 483   return N->isExactlyValue(+0.0);
 484 }]>;
 485
 486 // BYTE_imm - Transform bit immediates into byte immediates.
 487 def BYTE_imm  : SDNodeXForm<imm, [{
 488   // Transformation function: imm >> 3
 489   return getI32Imm(N->getZExtValue() >> 3);
 490 }]>;
 491
 492 // EXTRACT_get_vextract128_imm xform function: convert extract_subvector index
 493 // to VEXTRACTF128/VEXTRACTI128 imm.
 494 def EXTRACT_get_vextract128_imm : SDNodeXForm<extract_subvector, [{
 495   return getI8Imm(X86::getExtractVEXTRACT128Immediate(N));
 496 }]>;
 497
 498 // INSERT_get_vinsert128_imm xform function: convert insert_subvector index to
 499 // VINSERTF128/VINSERTI128 imm.
 500 def INSERT_get_vinsert128_imm : SDNodeXForm<insert_subvector, [{
 501   return getI8Imm(X86::getInsertVINSERT128Immediate(N));
 502 }]>;
 503
 504 // EXTRACT_get_vextract256_imm xform function: convert extract_subvector index
 505 // to VEXTRACTF64x4 imm.
 506 def EXTRACT_get_vextract256_imm : SDNodeXForm<extract_subvector, [{
 507   return getI8Imm(X86::getExtractVEXTRACT256Immediate(N));
 508 }]>;
 509
 510 // INSERT_get_vinsert256_imm xform function: convert insert_subvector index to
 511 // VINSERTF64x4 imm.
 512 def INSERT_get_vinsert256_imm : SDNodeXForm<insert_subvector, [{
 513   return getI8Imm(X86::getInsertVINSERT256Immediate(N));
 514 }]>;
 515
 516 def vextract128_extract : PatFrag<(ops node:$bigvec, node:$index),
 517                                    (extract_subvector node:$bigvec,
 518                                                       node:$index), [{
 519   return X86::isVEXTRACT128Index(N);
 520 }], EXTRACT_get_vextract128_imm>;
 521
 522 def vinsert128_insert : PatFrag<(ops node:$bigvec, node:$smallvec,
 523                                       node:$index),
 524                                  (insert_subvector node:$bigvec, node:$smallvec,
 525                                                    node:$index), [{
 526   return X86::isVINSERT128Index(N);
 527 }], INSERT_get_vinsert128_imm>;
 528
 529
 530 def vextract256_extract : PatFrag<(ops node:$bigvec, node:$index),
 531                                    (extract_subvector node:$bigvec,
 532                                                       node:$index), [{
 533   return X86::isVEXTRACT256Index(N);
 534 }], EXTRACT_get_vextract256_imm>;
 535
 536 def vinsert256_insert : PatFrag<(ops node:$bigvec, node:$smallvec,
 537                                       node:$index),
 538                                  (insert_subvector node:$bigvec, node:$smallvec,
 539                                                    node:$index), [{
 540   return X86::isVINSERT256Index(N);
 541 }], INSERT_get_vinsert256_imm>;
 542