lib/Target/X86/X86InstrAVX512.td

   1 // Group template arguments that can be derived from the vector type (EltNum x
   2 // EltVT).  These are things like the register class for the writemask, etc.
   3 // The idea is to pass one of these as the template argument rather than the
   4 // individual arguments.
   5 // The template is also used for scalar types, in this case numelts is 1.
   6 class X86VectorVTInfo<int numelts, ValueType eltvt, RegisterClass rc,
   7                       string suffix = ""> {
   8   RegisterClass RC = rc;
   9   ValueType EltVT = eltvt;
  10   int NumElts = numelts;
  11
  12   // Corresponding mask register class.
  13   RegisterClass KRC = !cast<RegisterClass>("VK" # NumElts);
  14
  15   // Corresponding write-mask register class.
  16   RegisterClass KRCWM = !cast<RegisterClass>("VK" # NumElts # "WM");
  17
  18   // The GPR register class that can hold the write mask.  Use GR8 for fewer
  19   // than 8 elements.  Use shift-right and equal to work around the lack of
  20   // !lt in tablegen.
  21   RegisterClass MRC =
  22     !cast<RegisterClass>("GR" #
  23                          !if (!eq (!srl(NumElts, 3), 0), 8, NumElts));
  24
  25   // Suffix used in the instruction mnemonic.
  26   string Suffix = suffix;
  27
  28   // VTName is a string name for vector VT. For vector types it will be
  29   // v # NumElts # EltVT, so for vector of 8 elements of i32 it will be v8i32
  30   // It is a little bit complex for scalar types, where NumElts = 1.
  31   // In this case we build v4f32 or v2f64
  32   string VTName = "v" # !if (!eq (NumElts, 1),
  33                         !if (!eq (EltVT.Size, 32), 4,
  34                         !if (!eq (EltVT.Size, 64), 2, NumElts)), NumElts) # EltVT;
  35
  36   // The vector VT.
  37   ValueType VT = !cast<ValueType>(VTName);
  38
  39   string EltTypeName = !cast<string>(EltVT);
  40   // Size of the element type in bits, e.g. 32 for v16i32.
  41   string EltSizeName = !subst("i", "", !subst("f", "", EltTypeName));
  42   int EltSize = EltVT.Size;
  43
  44   // "i" for integer types and "f" for floating-point types
  45   string TypeVariantName = !subst(EltSizeName, "", EltTypeName);
  46
  47   // Size of RC in bits, e.g. 512 for VR512.
  48   int Size = VT.Size;
  49
  50   // The corresponding memory operand, e.g. i512mem for VR512.
  51   X86MemOperand MemOp = !cast<X86MemOperand>(TypeVariantName # Size # "mem");
  52   X86MemOperand ScalarMemOp = !cast<X86MemOperand>(EltVT # "mem");
  53
  54   // Load patterns
  55   // Note: For 128/256-bit integer VT we choose loadv2i64/loadv4i64
  56   //       due to load promotion during legalization
  57   PatFrag LdFrag = !cast<PatFrag>("load" #
  58                                   !if (!eq (TypeVariantName, "i"),
  59                                        !if (!eq (Size, 128), "v2i64",
  60                                        !if (!eq (Size, 256), "v4i64",
  61                                             VTName)), VTName));
  62   PatFrag ScalarLdFrag = !cast<PatFrag>("load" # EltVT);
  63
  64   // The corresponding float type, e.g. v16f32 for v16i32
  65   // Note: For EltSize < 32, FloatVT is illegal and TableGen
  66   //       fails to compile, so we choose FloatVT = VT
  67   ValueType FloatVT = !cast<ValueType>(
  68                         !if (!eq (!srl(EltSize,5),0),
  69                              VTName,
  70                              !if (!eq(TypeVariantName, "i"),
  71                                   "v" # NumElts # "f" # EltSize,
  72                                   VTName)));
  73
  74   // The string to specify embedded broadcast in assembly.
  75   string BroadcastStr = "{1to" # NumElts # "}";
  76
  77   // 8-bit compressed displacement tuple/subvector format.  This is only
  78   // defined for NumElts <= 8.
  79   CD8VForm CD8TupleForm = !if (!eq (!srl(NumElts, 4), 0),
  80                                !cast<CD8VForm>("CD8VT" # NumElts), ?);
  81
  82   SubRegIndex SubRegIdx = !if (!eq (Size, 128), sub_xmm,
  83                           !if (!eq (Size, 256), sub_ymm, ?));
  84
  85   Domain ExeDomain = !if (!eq (EltTypeName, "f32"), SSEPackedSingle,
  86                      !if (!eq (EltTypeName, "f64"), SSEPackedDouble,
  87                      SSEPackedInt));
  88
  89   // A vector type of the same width with element type i32.  This is used to
  90   // create the canonical constant zero node ImmAllZerosV.
  91   ValueType i32VT = !cast<ValueType>("v" # !srl(Size, 5) # "i32");
  92   dag ImmAllZerosV = (VT (bitconvert (i32VT immAllZerosV)));
  93 }
  94
  95 def v64i8_info  : X86VectorVTInfo<64,  i8, VR512, "b">;
  96 def v32i16_info : X86VectorVTInfo<32, i16, VR512, "w">;
  97 def v16i32_info : X86VectorVTInfo<16, i32, VR512, "d">;
  98 def v8i64_info  : X86VectorVTInfo<8,  i64, VR512, "q">;
  99 def v16f32_info : X86VectorVTInfo<16, f32, VR512, "ps">;
 100 def v8f64_info  : X86VectorVTInfo<8,  f64, VR512, "pd">;
 101
 102 // "x" in v32i8x_info means RC = VR256X
 103 def v32i8x_info  : X86VectorVTInfo<32,  i8, VR256X, "b">;
 104 def v16i16x_info : X86VectorVTInfo<16, i16, VR256X, "w">;
 105 def v8i32x_info  : X86VectorVTInfo<8,  i32, VR256X, "d">;
 106 def v4i64x_info  : X86VectorVTInfo<4,  i64, VR256X, "q">;
 107 def v8f32x_info  : X86VectorVTInfo<8,  f32, VR256X, "ps">;
 108 def v4f64x_info  : X86VectorVTInfo<4,  f64, VR256X, "pd">;
 109
 110 def v16i8x_info  : X86VectorVTInfo<16,  i8, VR128X, "b">;
 111 def v8i16x_info  : X86VectorVTInfo<8,  i16, VR128X, "w">;
 112 def v4i32x_info  : X86VectorVTInfo<4,  i32, VR128X, "d">;
 113 def v2i64x_info  : X86VectorVTInfo<2,  i64, VR128X, "q">;
 114 def v4f32x_info  : X86VectorVTInfo<4,  f32, VR128X, "ps">;
 115 def v2f64x_info  : X86VectorVTInfo<2,  f64, VR128X, "pd">;
 116
 117 // We map scalar types to the smallest (128-bit) vector type
 118 // with the appropriate element type. This allows to use the same masking logic.
 119 def f32x_info    : X86VectorVTInfo<1,  f32, VR128X, "ss">;
 120 def f64x_info    : X86VectorVTInfo<1,  f64, VR128X, "sd">;
 121
 122 class AVX512VLVectorVTInfo<X86VectorVTInfo i512, X86VectorVTInfo i256,
 123                            X86VectorVTInfo i128> {
 124   X86VectorVTInfo info512 = i512;
 125   X86VectorVTInfo info256 = i256;
 126   X86VectorVTInfo info128 = i128;
 127 }
 128
 129 def avx512vl_i8_info  : AVX512VLVectorVTInfo<v64i8_info, v32i8x_info,
 130                                              v16i8x_info>;
 131 def avx512vl_i16_info : AVX512VLVectorVTInfo<v32i16_info, v16i16x_info,
 132                                              v8i16x_info>;
 133 def avx512vl_i32_info : AVX512VLVectorVTInfo<v16i32_info, v8i32x_info,
 134                                              v4i32x_info>;
 135 def avx512vl_i64_info : AVX512VLVectorVTInfo<v8i64_info, v4i64x_info,
 136                                              v2i64x_info>;
 137 def avx512vl_f32_info : AVX512VLVectorVTInfo<v16f32_info, v8f32x_info,
 138                                              v4f32x_info>;
 139 def avx512vl_f64_info : AVX512VLVectorVTInfo<v8f64_info, v4f64x_info,
 140                                              v2f64x_info>;
 141
 142 // This multiclass generates the masking variants from the non-masking
 143 // variant.  It only provides the assembly pieces for the masking variants.
 144 // It assumes custom ISel patterns for masking which can be provided as
 145 // template arguments.
 146 multiclass AVX512_maskable_custom<bits<8> O, Format F,
 147                                   dag Outs,
 148                                   dag Ins, dag MaskingIns, dag ZeroMaskingIns,
 149                                   string OpcodeStr,
 150                                   string AttSrcAsm, string IntelSrcAsm,
 151                                   list<dag> Pattern,
 152                                   list<dag> MaskingPattern,
 153                                   list<dag> ZeroMaskingPattern,
 154                                   string Round = "",
 155                                   string MaskingConstraint = "",
 156                                   InstrItinClass itin = NoItinerary,
 157                                   bit IsCommutable = 0> {
 158   let isCommutable = IsCommutable in
 159     def NAME: AVX512<O, F, Outs, Ins,
 160                        OpcodeStr#"\t{"#AttSrcAsm#", $dst "#Round#"|"#
 161                                      "$dst "#Round#", "#IntelSrcAsm#"}",
 162                        Pattern, itin>;
 163
 164   // Prefer over VMOV*rrk Pat<>
 165   let AddedComplexity = 20 in
 166     def NAME#k: AVX512<O, F, Outs, MaskingIns,
 167                        OpcodeStr#"\t{"#AttSrcAsm#", $dst {${mask}}"#Round#"|"#
 168                                      "$dst {${mask}}"#Round#", "#IntelSrcAsm#"}",
 169                        MaskingPattern, itin>,
 170               EVEX_K {
 171       // In case of the 3src subclass this is overridden with a let.
 172       string Constraints = MaskingConstraint;
 173   }
 174   let AddedComplexity = 30 in // Prefer over VMOV*rrkz Pat<>
 175     def NAME#kz: AVX512<O, F, Outs, ZeroMaskingIns,
 176                        OpcodeStr#"\t{"#AttSrcAsm#", $dst {${mask}} {z}"#Round#"|"#
 177                                      "$dst {${mask}} {z}"#Round#", "#IntelSrcAsm#"}",
 178                        ZeroMaskingPattern,
 179                        itin>,
 180               EVEX_KZ;
 181 }
 182
 183
 184 // Common base class of AVX512_maskable and AVX512_maskable_3src.
 185 multiclass AVX512_maskable_common<bits<8> O, Format F, X86VectorVTInfo _,
 186                                   dag Outs,
 187                                   dag Ins, dag MaskingIns, dag ZeroMaskingIns,
 188                                   string OpcodeStr,
 189                                   string AttSrcAsm, string IntelSrcAsm,
 190                                   dag RHS, dag MaskingRHS,
 191                                   SDNode Select = vselect, string Round = "",
 192                                   string MaskingConstraint = "",
 193                                   InstrItinClass itin = NoItinerary,
 194                                   bit IsCommutable = 0> :
 195   AVX512_maskable_custom<O, F, Outs, Ins, MaskingIns, ZeroMaskingIns, OpcodeStr,
 196                          AttSrcAsm, IntelSrcAsm,
 197                          [(set _.RC:$dst, RHS)],
 198                          [(set _.RC:$dst, MaskingRHS)],
 199                          [(set _.RC:$dst,
 200                                (Select _.KRCWM:$mask, RHS, _.ImmAllZerosV))],
 201                          Round, MaskingConstraint, NoItinerary, IsCommutable>;
 202
 203 // This multiclass generates the unconditional/non-masking, the masking and
 204 // the zero-masking variant of the vector instruction.  In the masking case, the
 205 // perserved vector elements come from a new dummy input operand tied to $dst.
 206 multiclass AVX512_maskable<bits<8> O, Format F, X86VectorVTInfo _,
 207                            dag Outs, dag Ins, string OpcodeStr,
 208                            string AttSrcAsm, string IntelSrcAsm,
 209                            dag RHS, string Round = "",
 210                            InstrItinClass itin = NoItinerary,
 211                            bit IsCommutable = 0> :
 212    AVX512_maskable_common<O, F, _, Outs, Ins,
 213                           !con((ins _.RC:$src0, _.KRCWM:$mask), Ins),
 214                           !con((ins _.KRCWM:$mask), Ins),
 215                           OpcodeStr, AttSrcAsm, IntelSrcAsm, RHS,
 216                           (vselect _.KRCWM:$mask, RHS, _.RC:$src0), vselect,
 217                           Round, "$src0 = $dst", itin, IsCommutable>;
 218
 219 // This multiclass generates the unconditional/non-masking, the masking and
 220 // the zero-masking variant of the scalar instruction.
 221 multiclass AVX512_maskable_scalar<bits<8> O, Format F, X86VectorVTInfo _,
 222                            dag Outs, dag Ins, string OpcodeStr,
 223                            string AttSrcAsm, string IntelSrcAsm,
 224                            dag RHS, string Round = "",
 225                            InstrItinClass itin = NoItinerary,
 226                            bit IsCommutable = 0> :
 227    AVX512_maskable_common<O, F, _, Outs, Ins,
 228                           !con((ins _.RC:$src0, _.KRCWM:$mask), Ins),
 229                           !con((ins _.KRCWM:$mask), Ins),
 230                           OpcodeStr, AttSrcAsm, IntelSrcAsm, RHS,
 231                           (X86select _.KRCWM:$mask, RHS, _.RC:$src0), X86select,
 232                           Round, "$src0 = $dst", itin, IsCommutable>;
 233
 234 // Similar to AVX512_maskable but in this case one of the source operands
 235 // ($src1) is already tied to $dst so we just use that for the preserved
 236 // vector elements.  NOTE that the NonTiedIns (the ins dag) should exclude
 237 // $src1.
 238 multiclass AVX512_maskable_3src<bits<8> O, Format F, X86VectorVTInfo _,
 239                                 dag Outs, dag NonTiedIns, string OpcodeStr,
 240                                 string AttSrcAsm, string IntelSrcAsm,
 241                                 dag RHS> :
 242    AVX512_maskable_common<O, F, _, Outs,
 243                           !con((ins _.RC:$src1), NonTiedIns),
 244                           !con((ins _.RC:$src1, _.KRCWM:$mask), NonTiedIns),
 245                           !con((ins _.RC:$src1, _.KRCWM:$mask), NonTiedIns),
 246                           OpcodeStr, AttSrcAsm, IntelSrcAsm, RHS,
 247                           (vselect _.KRCWM:$mask, RHS, _.RC:$src1)>;
 248
 249
 250 multiclass AVX512_maskable_in_asm<bits<8> O, Format F, X86VectorVTInfo _,
 251                                   dag Outs, dag Ins,
 252                                   string OpcodeStr,
 253                                   string AttSrcAsm, string IntelSrcAsm,
 254                                   list<dag> Pattern> :
 255    AVX512_maskable_custom<O, F, Outs, Ins,
 256                           !con((ins _.RC:$src0, _.KRCWM:$mask), Ins),
 257                           !con((ins _.KRCWM:$mask), Ins),
 258                           OpcodeStr, AttSrcAsm, IntelSrcAsm, Pattern, [], [], "",
 259                           "$src0 = $dst">;
 260
 261 // Bitcasts between 512-bit vector types. Return the original type since
 262 // no instruction is needed for the conversion
 263 let Predicates = [HasAVX512] in {
 264   def : Pat<(v8f64  (bitconvert (v8i64 VR512:$src))),  (v8f64 VR512:$src)>;
 265   def : Pat<(v8f64  (bitconvert (v16i32 VR512:$src))), (v8f64 VR512:$src)>;
 266   def : Pat<(v8f64  (bitconvert (v32i16 VR512:$src))),  (v8f64 VR512:$src)>;
 267   def : Pat<(v8f64  (bitconvert (v64i8 VR512:$src))), (v8f64 VR512:$src)>;
 268   def : Pat<(v8f64  (bitconvert (v16f32 VR512:$src))), (v8f64 VR512:$src)>;
 269   def : Pat<(v16f32 (bitconvert (v8i64 VR512:$src))),  (v16f32 VR512:$src)>;
 270   def : Pat<(v16f32 (bitconvert (v16i32 VR512:$src))), (v16f32 VR512:$src)>;
 271   def : Pat<(v16f32 (bitconvert (v32i16 VR512:$src))), (v16f32 VR512:$src)>;
 272   def : Pat<(v16f32 (bitconvert (v64i8 VR512:$src))), (v16f32 VR512:$src)>;
 273   def : Pat<(v16f32 (bitconvert (v8f64 VR512:$src))),  (v16f32 VR512:$src)>;
 274   def : Pat<(v8i64  (bitconvert (v16i32 VR512:$src))), (v8i64 VR512:$src)>;
 275   def : Pat<(v8i64  (bitconvert (v32i16 VR512:$src))), (v8i64 VR512:$src)>;
 276   def : Pat<(v8i64  (bitconvert (v64i8 VR512:$src))), (v8i64 VR512:$src)>;
 277   def : Pat<(v8i64  (bitconvert (v8f64 VR512:$src))),  (v8i64 VR512:$src)>;
 278   def : Pat<(v8i64  (bitconvert (v16f32 VR512:$src))), (v8i64 VR512:$src)>;
 279   def : Pat<(v16i32 (bitconvert (v8i64 VR512:$src))), (v16i32 VR512:$src)>;
 280   def : Pat<(v16i32 (bitconvert (v16f32 VR512:$src))), (v16i32 VR512:$src)>;
 281   def : Pat<(v16i32 (bitconvert (v32i16 VR512:$src))),  (v16i32 VR512:$src)>;
 282   def : Pat<(v16i32 (bitconvert (v64i8 VR512:$src))),  (v16i32 VR512:$src)>;
 283   def : Pat<(v16i32 (bitconvert (v8f64 VR512:$src))),  (v16i32 VR512:$src)>;
 284   def : Pat<(v32i16 (bitconvert (v8i64 VR512:$src))), (v32i16 VR512:$src)>;
 285   def : Pat<(v32i16 (bitconvert (v16i32 VR512:$src))),  (v32i16 VR512:$src)>;
 286   def : Pat<(v32i16 (bitconvert (v64i8 VR512:$src))),  (v32i16 VR512:$src)>;
 287   def : Pat<(v32i16 (bitconvert (v8f64 VR512:$src))),  (v32i16 VR512:$src)>;
 288   def : Pat<(v32i16 (bitconvert (v16f32 VR512:$src))), (v32i16 VR512:$src)>;
 289   def : Pat<(v32i16 (bitconvert (v16f32 VR512:$src))), (v32i16 VR512:$src)>;
 290   def : Pat<(v64i8  (bitconvert (v8i64 VR512:$src))), (v64i8 VR512:$src)>;
 291   def : Pat<(v64i8  (bitconvert (v16i32 VR512:$src))), (v64i8 VR512:$src)>;
 292   def : Pat<(v64i8  (bitconvert (v32i16 VR512:$src))), (v64i8 VR512:$src)>;
 293   def : Pat<(v64i8  (bitconvert (v8f64 VR512:$src))),  (v64i8 VR512:$src)>;
 294   def : Pat<(v64i8  (bitconvert (v16f32 VR512:$src))), (v64i8 VR512:$src)>;
 295
 296   def : Pat<(v2i64 (bitconvert (v4i32 VR128X:$src))), (v2i64 VR128X:$src)>;
 297   def : Pat<(v2i64 (bitconvert (v8i16 VR128X:$src))), (v2i64 VR128X:$src)>;
 298   def : Pat<(v2i64 (bitconvert (v16i8 VR128X:$src))), (v2i64 VR128X:$src)>;
 299   def : Pat<(v2i64 (bitconvert (v2f64 VR128X:$src))), (v2i64 VR128X:$src)>;
 300   def : Pat<(v2i64 (bitconvert (v4f32 VR128X:$src))), (v2i64 VR128X:$src)>;
 301   def : Pat<(v4i32 (bitconvert (v2i64 VR128X:$src))), (v4i32 VR128X:$src)>;
 302   def : Pat<(v4i32 (bitconvert (v8i16 VR128X:$src))), (v4i32 VR128X:$src)>;
 303   def : Pat<(v4i32 (bitconvert (v16i8 VR128X:$src))), (v4i32 VR128X:$src)>;
 304   def : Pat<(v4i32 (bitconvert (v2f64 VR128X:$src))), (v4i32 VR128X:$src)>;
 305   def : Pat<(v4i32 (bitconvert (v4f32 VR128X:$src))), (v4i32 VR128X:$src)>;
 306   def : Pat<(v8i16 (bitconvert (v2i64 VR128X:$src))), (v8i16 VR128X:$src)>;
 307   def : Pat<(v8i16 (bitconvert (v4i32 VR128X:$src))), (v8i16 VR128X:$src)>;
 308   def : Pat<(v8i16 (bitconvert (v16i8 VR128X:$src))), (v8i16 VR128X:$src)>;
 309   def : Pat<(v8i16 (bitconvert (v2f64 VR128X:$src))), (v8i16 VR128X:$src)>;
 310   def : Pat<(v8i16 (bitconvert (v4f32 VR128X:$src))), (v8i16 VR128X:$src)>;
 311   def : Pat<(v16i8 (bitconvert (v2i64 VR128X:$src))), (v16i8 VR128X:$src)>;
 312   def : Pat<(v16i8 (bitconvert (v4i32 VR128X:$src))), (v16i8 VR128X:$src)>;
 313   def : Pat<(v16i8 (bitconvert (v8i16 VR128X:$src))), (v16i8 VR128X:$src)>;
 314   def : Pat<(v16i8 (bitconvert (v2f64 VR128X:$src))), (v16i8 VR128X:$src)>;
 315   def : Pat<(v16i8 (bitconvert (v4f32 VR128X:$src))), (v16i8 VR128X:$src)>;
 316   def : Pat<(v4f32 (bitconvert (v2i64 VR128X:$src))), (v4f32 VR128X:$src)>;
 317   def : Pat<(v4f32 (bitconvert (v4i32 VR128X:$src))), (v4f32 VR128X:$src)>;
 318   def : Pat<(v4f32 (bitconvert (v8i16 VR128X:$src))), (v4f32 VR128X:$src)>;
 319   def : Pat<(v4f32 (bitconvert (v16i8 VR128X:$src))), (v4f32 VR128X:$src)>;
 320   def : Pat<(v4f32 (bitconvert (v2f64 VR128X:$src))), (v4f32 VR128X:$src)>;
 321   def : Pat<(v2f64 (bitconvert (v2i64 VR128X:$src))), (v2f64 VR128X:$src)>;
 322   def : Pat<(v2f64 (bitconvert (v4i32 VR128X:$src))), (v2f64 VR128X:$src)>;
 323   def : Pat<(v2f64 (bitconvert (v8i16 VR128X:$src))), (v2f64 VR128X:$src)>;
 324   def : Pat<(v2f64 (bitconvert (v16i8 VR128X:$src))), (v2f64 VR128X:$src)>;
 325   def : Pat<(v2f64 (bitconvert (v4f32 VR128X:$src))), (v2f64 VR128X:$src)>;
 326
 327 // Bitcasts between 256-bit vector types. Return the original type since
 328 // no instruction is needed for the conversion
 329   def : Pat<(v4f64  (bitconvert (v8f32 VR256X:$src))),  (v4f64 VR256X:$src)>;
 330   def : Pat<(v4f64  (bitconvert (v8i32 VR256X:$src))),  (v4f64 VR256X:$src)>;
 331   def : Pat<(v4f64  (bitconvert (v4i64 VR256X:$src))),  (v4f64 VR256X:$src)>;
 332   def : Pat<(v4f64  (bitconvert (v16i16 VR256X:$src))), (v4f64 VR256X:$src)>;
 333   def : Pat<(v4f64  (bitconvert (v32i8 VR256X:$src))),  (v4f64 VR256X:$src)>;
 334   def : Pat<(v8f32  (bitconvert (v8i32 VR256X:$src))),  (v8f32 VR256X:$src)>;
 335   def : Pat<(v8f32  (bitconvert (v4i64 VR256X:$src))),  (v8f32 VR256X:$src)>;
 336   def : Pat<(v8f32  (bitconvert (v4f64 VR256X:$src))),  (v8f32 VR256X:$src)>;
 337   def : Pat<(v8f32  (bitconvert (v32i8 VR256X:$src))),  (v8f32 VR256X:$src)>;
 338   def : Pat<(v8f32  (bitconvert (v16i16 VR256X:$src))), (v8f32 VR256X:$src)>;
 339   def : Pat<(v4i64  (bitconvert (v8f32 VR256X:$src))),  (v4i64 VR256X:$src)>;
 340   def : Pat<(v4i64  (bitconvert (v8i32 VR256X:$src))),  (v4i64 VR256X:$src)>;
 341   def : Pat<(v4i64  (bitconvert (v4f64 VR256X:$src))),  (v4i64 VR256X:$src)>;
 342   def : Pat<(v4i64  (bitconvert (v32i8 VR256X:$src))),  (v4i64 VR256X:$src)>;
 343   def : Pat<(v4i64  (bitconvert (v16i16 VR256X:$src))), (v4i64 VR256X:$src)>;
 344   def : Pat<(v32i8  (bitconvert (v4f64 VR256X:$src))),  (v32i8 VR256X:$src)>;
 345   def : Pat<(v32i8  (bitconvert (v4i64 VR256X:$src))),  (v32i8 VR256X:$src)>;
 346   def : Pat<(v32i8  (bitconvert (v8f32 VR256X:$src))),  (v32i8 VR256X:$src)>;
 347   def : Pat<(v32i8  (bitconvert (v8i32 VR256X:$src))),  (v32i8 VR256X:$src)>;
 348   def : Pat<(v32i8  (bitconvert (v16i16 VR256X:$src))), (v32i8 VR256X:$src)>;
 349   def : Pat<(v8i32  (bitconvert (v32i8 VR256X:$src))),  (v8i32 VR256X:$src)>;
 350   def : Pat<(v8i32  (bitconvert (v16i16 VR256X:$src))), (v8i32 VR256X:$src)>;
 351   def : Pat<(v8i32  (bitconvert (v8f32 VR256X:$src))),  (v8i32 VR256X:$src)>;
 352   def : Pat<(v8i32  (bitconvert (v4i64 VR256X:$src))),  (v8i32 VR256X:$src)>;
 353   def : Pat<(v8i32  (bitconvert (v4f64 VR256X:$src))),  (v8i32 VR256X:$src)>;
 354   def : Pat<(v16i16 (bitconvert (v8f32 VR256X:$src))),  (v16i16 VR256X:$src)>;
 355   def : Pat<(v16i16 (bitconvert (v8i32 VR256X:$src))),  (v16i16 VR256X:$src)>;
 356   def : Pat<(v16i16 (bitconvert (v4i64 VR256X:$src))),  (v16i16 VR256X:$src)>;
 357   def : Pat<(v16i16 (bitconvert (v4f64 VR256X:$src))),  (v16i16 VR256X:$src)>;
 358   def : Pat<(v16i16 (bitconvert (v32i8 VR256X:$src))),  (v16i16 VR256X:$src)>;
 359 }
 360
 361 //
 362 // AVX-512: VPXOR instruction writes zero to its upper part, it's safe build zeros.
 363 //
 364
 365 let isReMaterializable = 1, isAsCheapAsAMove = 1, canFoldAsLoad = 1,
 366     isPseudo = 1, Predicates = [HasAVX512] in {
 367 def AVX512_512_SET0 : I<0, Pseudo, (outs VR512:$dst), (ins), "",
 368                [(set VR512:$dst, (v16f32 immAllZerosV))]>;
 369 }
 370
 371 let Predicates = [HasAVX512] in {
 372 def : Pat<(v8i64 immAllZerosV), (AVX512_512_SET0)>;
 373 def : Pat<(v16i32 immAllZerosV), (AVX512_512_SET0)>;
 374 def : Pat<(v8f64 immAllZerosV), (AVX512_512_SET0)>;
 375 }
 376
 377 //===----------------------------------------------------------------------===//
 378 // AVX-512 - VECTOR INSERT
 379 //
 380
 381 multiclass vinsert_for_size_no_alt<int Opcode,
 382                                    X86VectorVTInfo From, X86VectorVTInfo To,
 383                                    PatFrag vinsert_insert,
 384                                    SDNodeXForm INSERT_get_vinsert_imm> {
 385   let hasSideEffects = 0, ExeDomain = To.ExeDomain in {
 386     def rr : AVX512AIi8<Opcode, MRMSrcReg, (outs VR512:$dst),
 387                (ins VR512:$src1, From.RC:$src2, u8imm:$src3),
 388                "vinsert" # From.EltTypeName # "x" # From.NumElts #
 389                                                 "\t{$src3, $src2, $src1, $dst|"
 390                                                    "$dst, $src1, $src2, $src3}",
 391                [(set To.RC:$dst, (vinsert_insert:$src3 (To.VT VR512:$src1),
 392                                                        (From.VT From.RC:$src2),
 393                                                        (iPTR imm)))]>,
 394              EVEX_4V, EVEX_V512;
 395
 396     let mayLoad = 1 in
 397     def rm : AVX512AIi8<Opcode, MRMSrcMem, (outs VR512:$dst),
 398                (ins VR512:$src1, From.MemOp:$src2, u8imm:$src3),
 399                "vinsert" # From.EltTypeName # "x" # From.NumElts #
 400                                                 "\t{$src3, $src2, $src1, $dst|"
 401                                                    "$dst, $src1, $src2, $src3}",
 402                []>,
 403              EVEX_4V, EVEX_V512, EVEX_CD8<From.EltSize, From.CD8TupleForm>;
 404   }
 405 }
 406
 407 multiclass vinsert_for_size<int Opcode,
 408                             X86VectorVTInfo From, X86VectorVTInfo To,
 409                             X86VectorVTInfo AltFrom, X86VectorVTInfo AltTo,
 410                             PatFrag vinsert_insert,
 411                             SDNodeXForm INSERT_get_vinsert_imm> :
 412   vinsert_for_size_no_alt<Opcode, From, To,
 413                           vinsert_insert, INSERT_get_vinsert_imm> {
 414   // Codegen pattern with the alternative types, e.g. v2i64 -> v8i64 for
 415   // vinserti32x4.  Only add this if 64x2 and friends are not supported
 416   // natively via AVX512DQ.
 417   let Predicates = [NoDQI] in
 418     def : Pat<(vinsert_insert:$ins
 419                  (AltTo.VT VR512:$src1), (AltFrom.VT From.RC:$src2), (iPTR imm)),
 420               (AltTo.VT (!cast<Instruction>(NAME # From.EltSize # "x4rr")
 421                             VR512:$src1, From.RC:$src2,
 422                             (INSERT_get_vinsert_imm VR512:$ins)))>;
 423 }
 424
 425 multiclass vinsert_for_type<ValueType EltVT32, int Opcode128,
 426                             ValueType EltVT64, int Opcode256> {
 427   defm NAME # "32x4" : vinsert_for_size<Opcode128,
 428                                  X86VectorVTInfo< 4, EltVT32, VR128X>,
 429                                  X86VectorVTInfo<16, EltVT32, VR512>,
 430                                  X86VectorVTInfo< 2, EltVT64, VR128X>,
 431                                  X86VectorVTInfo< 8, EltVT64, VR512>,
 432                                  vinsert128_insert,
 433                                  INSERT_get_vinsert128_imm>;
 434   let Predicates = [HasDQI] in
 435     defm NAME # "64x2" : vinsert_for_size_no_alt<Opcode128,
 436                                  X86VectorVTInfo< 2, EltVT64, VR128X>,
 437                                  X86VectorVTInfo< 8, EltVT64, VR512>,
 438                                  vinsert128_insert,
 439                                  INSERT_get_vinsert128_imm>, VEX_W;
 440   defm NAME # "64x4" : vinsert_for_size<Opcode256,
 441                                  X86VectorVTInfo< 4, EltVT64, VR256X>,
 442                                  X86VectorVTInfo< 8, EltVT64, VR512>,
 443                                  X86VectorVTInfo< 8, EltVT32, VR256>,
 444                                  X86VectorVTInfo<16, EltVT32, VR512>,
 445                                  vinsert256_insert,
 446                                  INSERT_get_vinsert256_imm>, VEX_W;
 447   let Predicates = [HasDQI] in
 448     defm NAME # "32x8" : vinsert_for_size_no_alt<Opcode256,
 449                                  X86VectorVTInfo< 8, EltVT32, VR256X>,
 450                                  X86VectorVTInfo<16, EltVT32, VR512>,
 451                                  vinsert256_insert,
 452                                  INSERT_get_vinsert256_imm>;
 453 }
 454
 455 defm VINSERTF : vinsert_for_type<f32, 0x18, f64, 0x1a>;
 456 defm VINSERTI : vinsert_for_type<i32, 0x38, i64, 0x3a>;
 457
 458 // vinsertps - insert f32 to XMM
 459 def VINSERTPSzrr : AVX512AIi8<0x21, MRMSrcReg, (outs VR128X:$dst),
 460       (ins VR128X:$src1, VR128X:$src2, u8imm:$src3),
 461       "vinsertps\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 462       [(set VR128X:$dst, (X86insertps VR128X:$src1, VR128X:$src2, imm:$src3))]>,
 463       EVEX_4V;
 464 def VINSERTPSzrm: AVX512AIi8<0x21, MRMSrcMem, (outs VR128X:$dst),
 465       (ins VR128X:$src1, f32mem:$src2, u8imm:$src3),
 466       "vinsertps\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 467       [(set VR128X:$dst, (X86insertps VR128X:$src1,
 468                           (v4f32 (scalar_to_vector (loadf32 addr:$src2))),
 469                           imm:$src3))]>, EVEX_4V, EVEX_CD8<32, CD8VT1>;
 470
 471 //===----------------------------------------------------------------------===//
 472 // AVX-512 VECTOR EXTRACT
 473 //---
 474
 475 multiclass vextract_for_size<int Opcode,
 476                              X86VectorVTInfo From, X86VectorVTInfo To,
 477                              X86VectorVTInfo AltFrom, X86VectorVTInfo AltTo,
 478                              PatFrag vextract_extract,
 479                              SDNodeXForm EXTRACT_get_vextract_imm> {
 480   let hasSideEffects = 0, ExeDomain = To.ExeDomain in {
 481     defm rr : AVX512_maskable_in_asm<Opcode, MRMDestReg, To, (outs To.RC:$dst),
 482                 (ins VR512:$src1, u8imm:$idx),
 483                 "vextract" # To.EltTypeName # "x4",
 484                 "$idx, $src1", "$src1, $idx",
 485                 [(set To.RC:$dst, (vextract_extract:$idx (From.VT VR512:$src1),
 486                                                          (iPTR imm)))]>,
 487               AVX512AIi8Base, EVEX, EVEX_V512;
 488     let mayStore = 1 in
 489     def rm : AVX512AIi8<Opcode, MRMDestMem, (outs),
 490             (ins To.MemOp:$dst, VR512:$src1, u8imm:$src2),
 491             "vextract" # To.EltTypeName # "x4\t{$src2, $src1, $dst|"
 492                                                "$dst, $src1, $src2}",
 493             []>, EVEX, EVEX_V512, EVEX_CD8<To.EltSize, CD8VT4>;
 494   }
 495
 496   // Codegen pattern with the alternative types, e.g. v8i64 -> v2i64 for
 497   // vextracti32x4
 498   def : Pat<(vextract_extract:$ext (AltFrom.VT VR512:$src1), (iPTR imm)),
 499             (AltTo.VT (!cast<Instruction>(NAME # To.EltSize # "x4rr")
 500                           VR512:$src1,
 501                           (EXTRACT_get_vextract_imm To.RC:$ext)))>;
 502
 503   // A 128/256-bit subvector extract from the first 512-bit vector position is
 504   // a subregister copy that needs no instruction.
 505   def : Pat<(To.VT (extract_subvector (From.VT VR512:$src), (iPTR 0))),
 506             (To.VT
 507                (EXTRACT_SUBREG (From.VT VR512:$src), To.SubRegIdx))>;
 508
 509   // And for the alternative types.
 510   def : Pat<(AltTo.VT (extract_subvector (AltFrom.VT VR512:$src), (iPTR 0))),
 511             (AltTo.VT
 512                (EXTRACT_SUBREG (AltFrom.VT VR512:$src), AltTo.SubRegIdx))>;
 513
 514   // Intrinsic call with masking.
 515   def : Pat<(!cast<Intrinsic>("int_x86_avx512_mask_vextract" # To.EltTypeName #
 516                               "x4_512")
 517                 VR512:$src1, (iPTR imm:$idx), To.RC:$src0, GR8:$mask),
 518             (!cast<Instruction>(NAME # To.EltSize # "x4rrk") To.RC:$src0,
 519                 (v4i1 (COPY_TO_REGCLASS GR8:$mask, VK4WM)),
 520                 VR512:$src1, imm:$idx)>;
 521
 522   // Intrinsic call with zero-masking.
 523   def : Pat<(!cast<Intrinsic>("int_x86_avx512_mask_vextract" # To.EltTypeName #
 524                               "x4_512")
 525                 VR512:$src1, (iPTR imm:$idx), To.ImmAllZerosV, GR8:$mask),
 526             (!cast<Instruction>(NAME # To.EltSize # "x4rrkz")
 527                 (v4i1 (COPY_TO_REGCLASS GR8:$mask, VK4WM)),
 528                 VR512:$src1, imm:$idx)>;
 529
 530   // Intrinsic call without masking.
 531   def : Pat<(!cast<Intrinsic>("int_x86_avx512_mask_vextract" # To.EltTypeName #
 532                               "x4_512")
 533                 VR512:$src1, (iPTR imm:$idx), To.ImmAllZerosV, (i8 -1)),
 534             (!cast<Instruction>(NAME # To.EltSize # "x4rr")
 535                 VR512:$src1, imm:$idx)>;
 536 }
 537
 538 multiclass vextract_for_type<ValueType EltVT32, int Opcode32,
 539                              ValueType EltVT64, int Opcode64> {
 540   defm NAME # "32x4" : vextract_for_size<Opcode32,
 541                                  X86VectorVTInfo<16, EltVT32, VR512>,
 542                                  X86VectorVTInfo< 4, EltVT32, VR128X>,
 543                                  X86VectorVTInfo< 8, EltVT64, VR512>,
 544                                  X86VectorVTInfo< 2, EltVT64, VR128X>,
 545                                  vextract128_extract,
 546                                  EXTRACT_get_vextract128_imm>;
 547   defm NAME # "64x4" : vextract_for_size<Opcode64,
 548                                  X86VectorVTInfo< 8, EltVT64, VR512>,
 549                                  X86VectorVTInfo< 4, EltVT64, VR256X>,
 550                                  X86VectorVTInfo<16, EltVT32, VR512>,
 551                                  X86VectorVTInfo< 8, EltVT32, VR256>,
 552                                  vextract256_extract,
 553                                  EXTRACT_get_vextract256_imm>, VEX_W;
 554 }
 555
 556 defm VEXTRACTF : vextract_for_type<f32, 0x19, f64, 0x1b>;
 557 defm VEXTRACTI : vextract_for_type<i32, 0x39, i64, 0x3b>;
 558
 559 // A 128-bit subvector insert to the first 512-bit vector position
 560 // is a subregister copy that needs no instruction.
 561 def : Pat<(insert_subvector undef, (v2i64 VR128X:$src), (iPTR 0)),
 562           (INSERT_SUBREG (v8i64 (IMPLICIT_DEF)),
 563           (INSERT_SUBREG (v4i64 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
 564           sub_ymm)>;
 565 def : Pat<(insert_subvector undef, (v2f64 VR128X:$src), (iPTR 0)),
 566           (INSERT_SUBREG (v8f64 (IMPLICIT_DEF)),
 567           (INSERT_SUBREG (v4f64 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
 568           sub_ymm)>;
 569 def : Pat<(insert_subvector undef, (v4i32 VR128X:$src), (iPTR 0)),
 570           (INSERT_SUBREG (v16i32 (IMPLICIT_DEF)),
 571           (INSERT_SUBREG (v8i32 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
 572           sub_ymm)>;
 573 def : Pat<(insert_subvector undef, (v4f32 VR128X:$src), (iPTR 0)),
 574           (INSERT_SUBREG (v16f32 (IMPLICIT_DEF)),
 575           (INSERT_SUBREG (v8f32 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
 576           sub_ymm)>;
 577
 578 def : Pat<(insert_subvector undef, (v4i64 VR256X:$src), (iPTR 0)),
 579           (INSERT_SUBREG (v8i64 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
 580 def : Pat<(insert_subvector undef, (v4f64 VR256X:$src), (iPTR 0)),
 581           (INSERT_SUBREG (v8f64 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
 582 def : Pat<(insert_subvector undef, (v8i32 VR256X:$src), (iPTR 0)),
 583           (INSERT_SUBREG (v16i32 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
 584 def : Pat<(insert_subvector undef, (v8f32 VR256X:$src), (iPTR 0)),
 585           (INSERT_SUBREG (v16f32 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
 586
 587 // vextractps - extract 32 bits from XMM
 588 def VEXTRACTPSzrr : AVX512AIi8<0x17, MRMDestReg, (outs GR32:$dst),
 589       (ins VR128X:$src1, u8imm:$src2),
 590       "vextractps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 591       [(set GR32:$dst, (extractelt (bc_v4i32 (v4f32 VR128X:$src1)), imm:$src2))]>,
 592       EVEX;
 593
 594 def VEXTRACTPSzmr : AVX512AIi8<0x17, MRMDestMem, (outs),
 595       (ins f32mem:$dst, VR128X:$src1, u8imm:$src2),
 596       "vextractps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 597       [(store (extractelt (bc_v4i32 (v4f32 VR128X:$src1)), imm:$src2),
 598                           addr:$dst)]>, EVEX, EVEX_CD8<32, CD8VT1>;
 599
 600 //===---------------------------------------------------------------------===//
 601 // AVX-512 BROADCAST
 602 //---
 603 multiclass avx512_fp_broadcast<bits<8> opc, SDNode OpNode, RegisterClass SrcRC,
 604                               ValueType svt, X86VectorVTInfo _> {
 605   defm r : AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
 606                    (ins SrcRC:$src), "vbroadcast"## !subst("p", "s", _.Suffix),
 607                    "$src", "$src", (_.VT (OpNode (svt SrcRC:$src)))>,
 608                    T8PD, EVEX;
 609
 610   let mayLoad = 1 in {
 611     defm m : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
 612                      (ins _.ScalarMemOp:$src),
 613                      "vbroadcast"##!subst("p", "s", _.Suffix), "$src", "$src",
 614                      (_.VT (OpNode (_.ScalarLdFrag addr:$src)))>,
 615                      T8PD, EVEX;
 616   }
 617 }
 618
 619 multiclass avx512_fp_broadcast_vl<bits<8> opc, SDNode OpNode,
 620                                   AVX512VLVectorVTInfo _> {
 621   defm Z  : avx512_fp_broadcast<opc, OpNode, VR128X, _.info128.VT, _.info512>,
 622                              EVEX_V512;
 623
 624   let Predicates = [HasVLX] in {
 625     defm Z256  : avx512_fp_broadcast<opc, OpNode, VR128X, _.info128.VT, _.info256>,
 626                                   EVEX_V256;
 627   }
 628 }
 629
 630 let ExeDomain = SSEPackedSingle in {
 631   defm VBROADCASTSS  : avx512_fp_broadcast_vl<0x18, X86VBroadcast,
 632                               avx512vl_f32_info>, EVEX_CD8<32, CD8VT1>;
 633    let Predicates = [HasVLX] in {
 634      defm VBROADCASTSSZ128  : avx512_fp_broadcast<0x18, X86VBroadcast, VR128X,
 635                                      v4f32, v4f32x_info>, EVEX_V128,
 636                                      EVEX_CD8<32, CD8VT1>;
 637    }
 638 }
 639
 640 let ExeDomain = SSEPackedDouble in {
 641   defm VBROADCASTSD  : avx512_fp_broadcast_vl<0x19, X86VBroadcast,
 642                               avx512vl_f64_info>, VEX_W, EVEX_CD8<64, CD8VT1>;
 643 }
 644
 645 // avx512_broadcast_pat introduces patterns for broadcast with a scalar argument.
 646 // Later, we can canonize broadcast instructions before ISel phase and
 647 // eliminate additional patterns on ISel.
 648 // SrcRC_v and SrcRC_s are RegisterClasses for vector and scalar
 649 // representations of source
 650 multiclass avx512_broadcast_pat<string InstName, SDNode OpNode,
 651                                 X86VectorVTInfo _, RegisterClass SrcRC_v,
 652                                 RegisterClass SrcRC_s> {
 653   def : Pat<(_.VT (OpNode  (_.EltVT SrcRC_s:$src))),
 654             (!cast<Instruction>(InstName##"r")
 655               (COPY_TO_REGCLASS SrcRC_s:$src, SrcRC_v))>;
 656
 657   let AddedComplexity = 30 in {
 658     def : Pat<(_.VT (vselect _.KRCWM:$mask,
 659                 (OpNode (_.EltVT SrcRC_s:$src)), _.RC:$src0)),
 660               (!cast<Instruction>(InstName##"rk") _.RC:$src0, _.KRCWM:$mask,
 661                 (COPY_TO_REGCLASS SrcRC_s:$src, SrcRC_v))>;
 662
 663     def : Pat<(_.VT(vselect _.KRCWM:$mask,
 664                 (OpNode (_.EltVT SrcRC_s:$src)), _.ImmAllZerosV)),
 665               (!cast<Instruction>(InstName##"rkz") _.KRCWM:$mask,
 666                 (COPY_TO_REGCLASS SrcRC_s:$src, SrcRC_v))>;
 667   }
 668 }
 669
 670 defm : avx512_broadcast_pat<"VBROADCASTSSZ", X86VBroadcast, v16f32_info,
 671                             VR128X, FR32X>;
 672 defm : avx512_broadcast_pat<"VBROADCASTSDZ", X86VBroadcast, v8f64_info,
 673                             VR128X, FR64X>;
 674
 675 let Predicates = [HasVLX] in {
 676   defm : avx512_broadcast_pat<"VBROADCASTSSZ256", X86VBroadcast,
 677                               v8f32x_info, VR128X, FR32X>;
 678   defm : avx512_broadcast_pat<"VBROADCASTSSZ128", X86VBroadcast,
 679                               v4f32x_info, VR128X, FR32X>;
 680   defm : avx512_broadcast_pat<"VBROADCASTSDZ256", X86VBroadcast,
 681                               v4f64x_info, VR128X, FR64X>;
 682 }
 683
 684 def : Pat<(v16f32 (X86VBroadcast (loadf32 addr:$src))),
 685           (VBROADCASTSSZm addr:$src)>;
 686 def : Pat<(v8f64 (X86VBroadcast (loadf64 addr:$src))),
 687           (VBROADCASTSDZm addr:$src)>;
 688
 689 def : Pat<(int_x86_avx512_vbroadcast_ss_512 addr:$src),
 690           (VBROADCASTSSZm addr:$src)>;
 691 def : Pat<(int_x86_avx512_vbroadcast_sd_512 addr:$src),
 692           (VBROADCASTSDZm addr:$src)>;
 693
 694 multiclass avx512_int_broadcast_reg<bits<8> opc, X86VectorVTInfo _,
 695                                     RegisterClass SrcRC> {
 696   defm r : AVX512_maskable_in_asm<opc, MRMSrcReg, _, (outs _.RC:$dst),
 697                            (ins SrcRC:$src),  "vpbroadcast"##_.Suffix,
 698                            "$src", "$src", []>, T8PD, EVEX;
 699 }
 700
 701 multiclass avx512_int_broadcast_reg_vl<bits<8> opc, AVX512VLVectorVTInfo _,
 702                                        RegisterClass SrcRC, Predicate prd> {
 703   let Predicates = [prd] in
 704     defm Z : avx512_int_broadcast_reg<opc, _.info512, SrcRC>, EVEX_V512;
 705   let Predicates = [prd, HasVLX] in {
 706     defm Z256 : avx512_int_broadcast_reg<opc, _.info256, SrcRC>, EVEX_V256;
 707     defm Z128 : avx512_int_broadcast_reg<opc, _.info128, SrcRC>, EVEX_V128;
 708   }
 709 }
 710
 711 defm VPBROADCASTBr : avx512_int_broadcast_reg_vl<0x7A, avx512vl_i8_info, GR32,
 712                                                  HasBWI>;
 713 defm VPBROADCASTWr : avx512_int_broadcast_reg_vl<0x7B, avx512vl_i16_info, GR32,
 714                                                  HasBWI>;
 715 defm VPBROADCASTDr : avx512_int_broadcast_reg_vl<0x7C, avx512vl_i32_info, GR32,
 716                                                  HasAVX512>;
 717 defm VPBROADCASTQr : avx512_int_broadcast_reg_vl<0x7C, avx512vl_i64_info, GR64,
 718                                                  HasAVX512>, VEX_W;
 719
 720 def : Pat <(v16i32 (X86vzext VK16WM:$mask)),
 721            (VPBROADCASTDrZrkz VK16WM:$mask, (i32 (MOV32ri 0x1)))>;
 722
 723 def : Pat <(v8i64 (X86vzext VK8WM:$mask)),
 724            (VPBROADCASTQrZrkz VK8WM:$mask, (i64 (MOV64ri 0x1)))>;
 725
 726 def : Pat<(v16i32 (X86VBroadcast (i32 GR32:$src))),
 727         (VPBROADCASTDrZr GR32:$src)>;
 728 def : Pat<(v16i32 (X86VBroadcastm VK16WM:$mask, (i32 GR32:$src))),
 729         (VPBROADCASTDrZrkz VK16WM:$mask, GR32:$src)>;
 730 def : Pat<(v8i64 (X86VBroadcast (i64 GR64:$src))),
 731         (VPBROADCASTQrZr GR64:$src)>;
 732 def : Pat<(v8i64 (X86VBroadcastm VK8WM:$mask, (i64 GR64:$src))),
 733         (VPBROADCASTQrZrkz VK8WM:$mask, GR64:$src)>;
 734
 735 def : Pat<(v16i32 (int_x86_avx512_pbroadcastd_i32_512 (i32 GR32:$src))),
 736         (VPBROADCASTDrZr GR32:$src)>;
 737 def : Pat<(v8i64 (int_x86_avx512_pbroadcastq_i64_512 (i64 GR64:$src))),
 738         (VPBROADCASTQrZr GR64:$src)>;
 739
 740 def : Pat<(v16i32 (int_x86_avx512_mask_pbroadcast_d_gpr_512 (i32 GR32:$src),
 741                    (v16i32 immAllZerosV), (i16 GR16:$mask))),
 742           (VPBROADCASTDrZrkz (COPY_TO_REGCLASS GR16:$mask, VK16WM), GR32:$src)>;
 743 def : Pat<(v8i64 (int_x86_avx512_mask_pbroadcast_q_gpr_512 (i64 GR64:$src),
 744                    (bc_v8i64 (v16i32 immAllZerosV)), (i8 GR8:$mask))),
 745           (VPBROADCASTQrZrkz (COPY_TO_REGCLASS GR8:$mask, VK8WM), GR64:$src)>;
 746
 747 multiclass avx512_int_broadcast_rm<bits<8> opc, string OpcodeStr,
 748                           X86MemOperand x86memop, PatFrag ld_frag,
 749                           RegisterClass DstRC, ValueType OpVT, ValueType SrcVT,
 750                           RegisterClass KRC> {
 751   def rr : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst), (ins VR128X:$src),
 752                   !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
 753                   [(set DstRC:$dst,
 754                     (OpVT (X86VBroadcast (SrcVT VR128X:$src))))]>, EVEX;
 755   def krr : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst), (ins KRC:$mask,
 756                                                          VR128X:$src),
 757                     !strconcat(OpcodeStr,
 758                     "\t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
 759                     [(set DstRC:$dst,
 760                       (OpVT (X86VBroadcastm KRC:$mask, (SrcVT VR128X:$src))))]>,
 761                     EVEX, EVEX_KZ;
 762   let mayLoad = 1 in {
 763   def rm : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
 764                   !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
 765                   [(set DstRC:$dst,
 766                     (OpVT (X86VBroadcast (ld_frag addr:$src))))]>, EVEX;
 767   def krm : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst), (ins KRC:$mask,
 768                                                          x86memop:$src),
 769                   !strconcat(OpcodeStr,
 770                       "\t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
 771                   [(set DstRC:$dst, (OpVT (X86VBroadcastm KRC:$mask,
 772                                      (ld_frag addr:$src))))]>, EVEX, EVEX_KZ;
 773   }
 774 }
 775
 776 defm VPBROADCASTDZ  : avx512_int_broadcast_rm<0x58, "vpbroadcastd", i32mem,
 777                       loadi32, VR512, v16i32, v4i32, VK16WM>,
 778                       EVEX_V512, EVEX_CD8<32, CD8VT1>;
 779 defm VPBROADCASTQZ  : avx512_int_broadcast_rm<0x59, "vpbroadcastq", i64mem,
 780                       loadi64, VR512, v8i64, v2i64, VK8WM>,  EVEX_V512, VEX_W,
 781                       EVEX_CD8<64, CD8VT1>;
 782
 783 multiclass avx512_int_subvec_broadcast_rm<bits<8> opc, string OpcodeStr,
 784                           X86MemOperand x86memop, PatFrag ld_frag,
 785                           RegisterClass KRC> {
 786   let mayLoad = 1 in {
 787   def rm : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst), (ins x86memop:$src),
 788                   !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
 789                   []>, EVEX;
 790   def krm : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst), (ins KRC:$mask,
 791                                                          x86memop:$src),
 792                   !strconcat(OpcodeStr,
 793                       "\t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
 794                   []>, EVEX, EVEX_KZ;
 795   }
 796 }
 797
 798 defm VBROADCASTI32X4 : avx512_int_subvec_broadcast_rm<0x5a, "vbroadcasti32x4",
 799                        i128mem, loadv2i64, VK16WM>,
 800                        EVEX_V512, EVEX_CD8<32, CD8VT4>;
 801 defm VBROADCASTI64X4 : avx512_int_subvec_broadcast_rm<0x5b, "vbroadcasti64x4",
 802                        i256mem, loadv4i64, VK16WM>, VEX_W,
 803                        EVEX_V512, EVEX_CD8<64, CD8VT4>;
 804
 805 def : Pat<(v16i32 (int_x86_avx512_pbroadcastd_512 (v4i32 VR128X:$src))),
 806           (VPBROADCASTDZrr VR128X:$src)>;
 807 def : Pat<(v8i64 (int_x86_avx512_pbroadcastq_512 (v2i64 VR128X:$src))),
 808           (VPBROADCASTQZrr VR128X:$src)>;
 809
 810 def : Pat<(v16f32 (X86VBroadcast (v16f32 VR512:$src))),
 811           (VBROADCASTSSZr (EXTRACT_SUBREG (v16f32 VR512:$src), sub_xmm))>;
 812 def : Pat<(v8f64 (X86VBroadcast (v8f64 VR512:$src))),
 813           (VBROADCASTSDZr (EXTRACT_SUBREG (v8f64 VR512:$src), sub_xmm))>;
 814
 815 def : Pat<(v16i32 (X86VBroadcast (v16i32 VR512:$src))),
 816           (VPBROADCASTDZrr (EXTRACT_SUBREG (v16i32 VR512:$src), sub_xmm))>;
 817 def : Pat<(v8i64 (X86VBroadcast (v8i64 VR512:$src))),
 818           (VPBROADCASTQZrr (EXTRACT_SUBREG (v8i64 VR512:$src), sub_xmm))>;
 819
 820 def : Pat<(v16f32 (int_x86_avx512_vbroadcast_ss_ps_512 (v4f32 VR128X:$src))),
 821           (VBROADCASTSSZr VR128X:$src)>;
 822 def : Pat<(v8f64 (int_x86_avx512_vbroadcast_sd_pd_512 (v2f64 VR128X:$src))),
 823           (VBROADCASTSDZr VR128X:$src)>;
 824
 825 // Provide fallback in case the load node that is used in the patterns above
 826 // is used by additional users, which prevents the pattern selection.
 827 def : Pat<(v16f32 (X86VBroadcast FR32X:$src)),
 828           (VBROADCASTSSZr (COPY_TO_REGCLASS FR32X:$src, VR128X))>;
 829 def : Pat<(v8f64 (X86VBroadcast FR64X:$src)),
 830           (VBROADCASTSDZr (COPY_TO_REGCLASS FR64X:$src, VR128X))>;
 831
 832
 833 let Predicates = [HasAVX512] in {
 834 def : Pat<(v8i32 (X86VBroadcastm (v8i1 VK8WM:$mask), (loadi32 addr:$src))),
 835            (EXTRACT_SUBREG
 836               (v16i32 (VPBROADCASTDZkrm (COPY_TO_REGCLASS VK8WM:$mask, VK16WM),
 837                        addr:$src)), sub_ymm)>;
 838 }
 839 //===----------------------------------------------------------------------===//
 840 // AVX-512 BROADCAST MASK TO VECTOR REGISTER
 841 //---
 842
 843 multiclass avx512_mask_broadcast<bits<8> opc, string OpcodeStr,
 844                        RegisterClass KRC> {
 845 let Predicates = [HasCDI] in
 846 def Zrr : AVX512XS8I<opc, MRMSrcReg, (outs VR512:$dst), (ins KRC:$src),
 847                   !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
 848                   []>, EVEX, EVEX_V512;
 849
 850 let Predicates = [HasCDI, HasVLX] in {
 851 def Z128rr : AVX512XS8I<opc, MRMSrcReg, (outs VR128:$dst), (ins KRC:$src),
 852                   !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
 853                   []>, EVEX, EVEX_V128;
 854 def Z256rr : AVX512XS8I<opc, MRMSrcReg, (outs VR256:$dst), (ins KRC:$src),
 855                   !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
 856                   []>, EVEX, EVEX_V256;
 857 }
 858 }
 859
 860 let Predicates = [HasCDI] in {
 861 defm VPBROADCASTMW2D : avx512_mask_broadcast<0x3A, "vpbroadcastmw2d",
 862                                              VK16>;
 863 defm VPBROADCASTMB2Q : avx512_mask_broadcast<0x2A, "vpbroadcastmb2q",
 864                                              VK8>, VEX_W;
 865 }
 866
 867 //===----------------------------------------------------------------------===//
 868 // AVX-512 - VPERM
 869 //
 870 // -- immediate form --
 871 multiclass avx512_perm_imm<bits<8> opc, string OpcodeStr, SDNode OpNode,
 872                            X86VectorVTInfo _> {
 873   let ExeDomain = _.ExeDomain in {
 874   def ri : AVX512AIi8<opc, MRMSrcReg, (outs _.RC:$dst),
 875                      (ins _.RC:$src1, u8imm:$src2),
 876                      !strconcat(OpcodeStr,
 877                          "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 878                      [(set _.RC:$dst,
 879                        (_.VT (OpNode _.RC:$src1, (i8 imm:$src2))))]>,
 880                      EVEX;
 881   def mi : AVX512AIi8<opc, MRMSrcMem, (outs _.RC:$dst),
 882                      (ins _.MemOp:$src1, u8imm:$src2),
 883                      !strconcat(OpcodeStr,
 884                          "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 885                      [(set _.RC:$dst,
 886                        (_.VT (OpNode (_.LdFrag addr:$src1),
 887                               (i8 imm:$src2))))]>,
 888            EVEX, EVEX_CD8<_.EltSize, CD8VF>;
 889 }
 890 }
 891
 892 multiclass avx512_permil<bits<8> OpcImm, bits<8> OpcVar, X86VectorVTInfo _,
 893                          X86VectorVTInfo Ctrl> :
 894      avx512_perm_imm<OpcImm, "vpermil" # _.Suffix, X86VPermilpi, _> {
 895   let ExeDomain = _.ExeDomain in {
 896     def rr : AVX5128I<OpcVar, MRMSrcReg, (outs _.RC:$dst),
 897                      (ins _.RC:$src1, _.RC:$src2),
 898                      !strconcat("vpermil" # _.Suffix,
 899                          "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 900                      [(set _.RC:$dst,
 901                          (_.VT (X86VPermilpv _.RC:$src1,
 902                                   (Ctrl.VT Ctrl.RC:$src2))))]>,
 903              EVEX_4V;
 904     def rm : AVX5128I<OpcVar, MRMSrcMem, (outs _.RC:$dst),
 905                      (ins _.RC:$src1, Ctrl.MemOp:$src2),
 906                      !strconcat("vpermil" # _.Suffix,
 907                          "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 908                      [(set _.RC:$dst,
 909                          (_.VT (X86VPermilpv _.RC:$src1,
 910                                   (Ctrl.VT (Ctrl.LdFrag addr:$src2)))))]>,
 911              EVEX_4V;
 912   }
 913 }
 914
 915 defm VPERMQZ :    avx512_perm_imm<0x00, "vpermq", X86VPermi, v8i64_info>,
 916                   EVEX_V512, VEX_W;
 917 defm VPERMPDZ :   avx512_perm_imm<0x01, "vpermpd", X86VPermi, v8f64_info>,
 918                   EVEX_V512, VEX_W;
 919
 920 defm VPERMILPSZ : avx512_permil<0x04, 0x0C, v16f32_info, v16i32_info>,
 921                   EVEX_V512;
 922 defm VPERMILPDZ : avx512_permil<0x05, 0x0D, v8f64_info, v8i64_info>,
 923                   EVEX_V512, VEX_W;
 924
 925 def : Pat<(v16i32 (X86VPermilpi VR512:$src1, (i8 imm:$imm))),
 926           (VPERMILPSZri VR512:$src1, imm:$imm)>;
 927 def : Pat<(v8i64 (X86VPermilpi VR512:$src1, (i8 imm:$imm))),
 928           (VPERMILPDZri VR512:$src1, imm:$imm)>;
 929
 930 // -- VPERM - register form --
 931 multiclass avx512_perm<bits<8> opc, string OpcodeStr, RegisterClass RC,
 932                      PatFrag mem_frag, X86MemOperand x86memop, ValueType OpVT> {
 933
 934   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
 935                    (ins RC:$src1, RC:$src2),
 936                    !strconcat(OpcodeStr,
 937                        "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 938                    [(set RC:$dst,
 939                      (OpVT (X86VPermv RC:$src1, RC:$src2)))]>, EVEX_4V;
 940
 941   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
 942                    (ins RC:$src1, x86memop:$src2),
 943                    !strconcat(OpcodeStr,
 944                        "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 945                    [(set RC:$dst,
 946                      (OpVT (X86VPermv RC:$src1, (mem_frag addr:$src2))))]>,
 947                      EVEX_4V;
 948 }
 949
 950 defm VPERMDZ   : avx512_perm<0x36, "vpermd",  VR512,  loadv16i32, i512mem,
 951                            v16i32>, EVEX_V512, EVEX_CD8<32, CD8VF>;
 952 defm VPERMQZ   : avx512_perm<0x36, "vpermq",  VR512,  loadv8i64,  i512mem,
 953                            v8i64>,  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 954 let ExeDomain = SSEPackedSingle in
 955 defm VPERMPSZ  : avx512_perm<0x16, "vpermps", VR512,  loadv16f32, f512mem,
 956                            v16f32>, EVEX_V512, EVEX_CD8<32, CD8VF>;
 957 let ExeDomain = SSEPackedDouble in
 958 defm VPERMPDZ  : avx512_perm<0x16, "vpermpd", VR512,  loadv8f64, f512mem,
 959                            v8f64>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 960
 961 // -- VPERM2I - 3 source operands form --
 962 multiclass avx512_perm_3src<bits<8> opc, string OpcodeStr, RegisterClass RC,
 963                           PatFrag mem_frag, X86MemOperand x86memop,
 964                           SDNode OpNode, ValueType OpVT, RegisterClass KRC> {
 965 let Constraints = "$src1 = $dst" in {
 966   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
 967                    (ins RC:$src1, RC:$src2, RC:$src3),
 968                    !strconcat(OpcodeStr,
 969                        "\t{$src3, $src2, $dst|$dst, $src2, $src3}"),
 970                    [(set RC:$dst,
 971                      (OpVT (OpNode RC:$src1, RC:$src2, RC:$src3)))]>,
 972                     EVEX_4V;
 973
 974   def rrk : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
 975                    (ins RC:$src1, KRC:$mask, RC:$src2, RC:$src3),
 976                    !strconcat(OpcodeStr,
 977                        "\t{$src3, $src2, $dst {${mask}}|"
 978                        "$dst {${mask}}, $src2, $src3}"),
 979                    [(set RC:$dst, (OpVT (vselect KRC:$mask,
 980                                            (OpNode RC:$src1, RC:$src2,
 981                                               RC:$src3),
 982                                            RC:$src1)))]>,
 983                     EVEX_4V, EVEX_K;
 984
 985   let AddedComplexity = 30 in // Prefer over VMOV*rrkz Pat<>
 986     def rrkz : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
 987                    (ins RC:$src1, KRC:$mask, RC:$src2, RC:$src3),
 988                    !strconcat(OpcodeStr,
 989                        "\t{$src3, $src2, $dst {${mask}} {z} |",
 990                        "$dst {${mask}} {z}, $src2, $src3}"),
 991                    [(set RC:$dst, (OpVT (vselect KRC:$mask,
 992                                            (OpNode RC:$src1, RC:$src2,
 993                                               RC:$src3),
 994                                            (OpVT (bitconvert
 995                                               (v16i32 immAllZerosV))))))]>,
 996                     EVEX_4V, EVEX_KZ;
 997
 998   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
 999                    (ins RC:$src1, RC:$src2, x86memop:$src3),
1000                    !strconcat(OpcodeStr,
1001                     "\t{$src3, $src2, $dst|$dst, $src2, $src3}"),
1002                    [(set RC:$dst,
1003                      (OpVT (OpNode RC:$src1, RC:$src2,
1004                       (mem_frag addr:$src3))))]>, EVEX_4V;
1005
1006   def rmk : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
1007                    (ins RC:$src1, KRC:$mask, RC:$src2, x86memop:$src3),
1008                    !strconcat(OpcodeStr,
1009                     "\t{$src3, $src2, $dst {${mask}}|"
1010                     "$dst {${mask}}, $src2, $src3}"),
1011                    [(set RC:$dst,
1012                        (OpVT (vselect KRC:$mask,
1013                                       (OpNode RC:$src1, RC:$src2,
1014                                          (mem_frag addr:$src3)),
1015                                       RC:$src1)))]>,
1016                     EVEX_4V, EVEX_K;
1017
1018   let AddedComplexity = 10 in // Prefer over the rrkz variant
1019     def rmkz : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
1020                    (ins RC:$src1, KRC:$mask, RC:$src2, x86memop:$src3),
1021                    !strconcat(OpcodeStr,
1022                     "\t{$src3, $src2, $dst {${mask}} {z}|"
1023                     "$dst {${mask}} {z}, $src2, $src3}"),
1024                    [(set RC:$dst,
1025                      (OpVT (vselect KRC:$mask,
1026                                     (OpNode RC:$src1, RC:$src2,
1027                                             (mem_frag addr:$src3)),
1028                                     (OpVT (bitconvert
1029                                        (v16i32 immAllZerosV))))))]>,
1030                     EVEX_4V, EVEX_KZ;
1031   }
1032 }
1033 defm VPERMI2D  : avx512_perm_3src<0x76, "vpermi2d",  VR512, loadv16i32,
1034                                   i512mem, X86VPermiv3, v16i32, VK16WM>,
1035                  EVEX_V512, EVEX_CD8<32, CD8VF>;
1036 defm VPERMI2Q  : avx512_perm_3src<0x76, "vpermi2q",  VR512, loadv8i64,
1037                                   i512mem, X86VPermiv3, v8i64, VK8WM>,
1038                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
1039 defm VPERMI2PS : avx512_perm_3src<0x77, "vpermi2ps",  VR512, loadv16f32,
1040                                   i512mem, X86VPermiv3, v16f32, VK16WM>,
1041                  EVEX_V512, EVEX_CD8<32, CD8VF>;
1042 defm VPERMI2PD : avx512_perm_3src<0x77, "vpermi2pd",  VR512, loadv8f64,
1043                                   i512mem, X86VPermiv3, v8f64, VK8WM>,
1044                   EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
1045
1046 multiclass avx512_perm_table_3src<bits<8> opc, string Suffix, RegisterClass RC,
1047                           PatFrag mem_frag, X86MemOperand x86memop,
1048                           SDNode OpNode, ValueType OpVT, RegisterClass KRC,
1049                           ValueType MaskVT, RegisterClass MRC> :
1050         avx512_perm_3src<opc, "vpermt2"##Suffix, RC, mem_frag, x86memop, OpNode,
1051                          OpVT, KRC> {
1052   def : Pat<(OpVT (!cast<Intrinsic>("int_x86_avx512_mask_vpermt_"##Suffix##"_512")
1053                      VR512:$idx, VR512:$src1, VR512:$src2, -1)),
1054             (!cast<Instruction>(NAME#rr) VR512:$src1, VR512:$idx, VR512:$src2)>;
1055
1056   def : Pat<(OpVT (!cast<Intrinsic>("int_x86_avx512_mask_vpermt_"##Suffix##"_512")
1057                      VR512:$idx, VR512:$src1, VR512:$src2, MRC:$mask)),
1058             (!cast<Instruction>(NAME#rrk) VR512:$src1,
1059               (MaskVT (COPY_TO_REGCLASS MRC:$mask, KRC)), VR512:$idx, VR512:$src2)>;
1060 }
1061
1062 defm VPERMT2D  : avx512_perm_table_3src<0x7E, "d",  VR512, loadv16i32, i512mem,
1063                                X86VPermv3, v16i32, VK16WM, v16i1, GR16>,
1064                  EVEX_V512, EVEX_CD8<32, CD8VF>;
1065 defm VPERMT2Q  : avx512_perm_table_3src<0x7E, "q",  VR512, loadv8i64, i512mem,
1066                                X86VPermv3, v8i64, VK8WM, v8i1, GR8>,
1067                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
1068 defm VPERMT2PS : avx512_perm_table_3src<0x7F, "ps",  VR512, loadv16f32, i512mem,
1069                                X86VPermv3, v16f32, VK16WM, v16i1, GR16>,
1070                  EVEX_V512, EVEX_CD8<32, CD8VF>;
1071 defm VPERMT2PD : avx512_perm_table_3src<0x7F, "pd",  VR512, loadv8f64, i512mem,
1072                                X86VPermv3, v8f64, VK8WM, v8i1, GR8>,
1073                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
1074
1075 //===----------------------------------------------------------------------===//
1076 // AVX-512 - BLEND using mask
1077 //
1078 multiclass avx512_blendmask<bits<8> opc, string OpcodeStr, X86VectorVTInfo _> {
1079   let ExeDomain = _.ExeDomain in {
1080   def rr : AVX5128I<opc, MRMSrcReg, (outs _.RC:$dst),
1081              (ins _.RC:$src1, _.RC:$src2),
1082              !strconcat(OpcodeStr,
1083              "\t{$src2, $src1, ${dst} |${dst}, $src1, $src2}"),
1084              []>, EVEX_4V;
1085   def rrk : AVX5128I<opc, MRMSrcReg, (outs _.RC:$dst),
1086              (ins _.KRCWM:$mask, _.RC:$src1, _.RC:$src2),
1087              !strconcat(OpcodeStr,
1088              "\t{$src2, $src1, ${dst} {${mask}}|${dst} {${mask}}, $src1, $src2}"),
1089              [(set _.RC:$dst, (X86select _.KRCWM:$mask, (_.VT _.RC:$src1),
1090                  (_.VT _.RC:$src2)))]>, EVEX_4V, EVEX_K;
1091   def rrkz : AVX5128I<opc, MRMSrcReg, (outs _.RC:$dst),
1092              (ins _.KRCWM:$mask, _.RC:$src1, _.RC:$src2),
1093              !strconcat(OpcodeStr,
1094              "\t{$src2, $src1, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src1, $src2}"),
1095              []>, EVEX_4V, EVEX_KZ;
1096   let mayLoad = 1 in {
1097   def rm  : AVX5128I<opc, MRMSrcMem, (outs _.RC:$dst),
1098              (ins _.RC:$src1, _.MemOp:$src2),
1099              !strconcat(OpcodeStr,
1100              "\t{$src2, $src1, ${dst} |${dst},  $src1, $src2}"),
1101              []>, EVEX_4V, EVEX_CD8<_.EltSize, CD8VF>;
1102   def rmk : AVX5128I<opc, MRMSrcMem, (outs _.RC:$dst),
1103              (ins _.KRCWM:$mask, _.RC:$src1, _.MemOp:$src2),
1104              !strconcat(OpcodeStr,
1105              "\t{$src2, $src1, ${dst} {${mask}}|${dst} {${mask}}, $src1, $src2}"),
1106              [(set _.RC:$dst, (X86select _.KRCWM:$mask, (_.VT _.RC:$src1),
1107               (_.VT (bitconvert (_.LdFrag addr:$src2)))))]>,
1108               EVEX_4V, EVEX_K, EVEX_CD8<_.EltSize, CD8VF>;
1109   def rmkz : AVX5128I<opc, MRMSrcMem, (outs _.RC:$dst),
1110              (ins _.KRCWM:$mask, _.RC:$src1, _.MemOp:$src2),
1111              !strconcat(OpcodeStr,
1112              "\t{$src2, $src1, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src1, $src2}"),
1113              []>, EVEX_4V, EVEX_KZ, EVEX_CD8<_.EltSize, CD8VF>;
1114   }
1115   }
1116 }
1117 multiclass avx512_blendmask_rmb<bits<8> opc, string OpcodeStr, X86VectorVTInfo _> {
1118
1119   def rmbk : AVX5128I<opc, MRMSrcMem, (outs _.RC:$dst),
1120       (ins _.KRCWM:$mask, _.RC:$src1, _.ScalarMemOp:$src2),
1121        !strconcat(OpcodeStr,
1122             "\t{${src2}", _.BroadcastStr, ", $src1, $dst {${mask}}|",
1123             "$dst {${mask}}, $src1, ${src2}", _.BroadcastStr, "}"),
1124       [(set _.RC:$dst,(X86select _.KRCWM:$mask, (_.VT _.RC:$src1),
1125                        (X86VBroadcast (_.ScalarLdFrag addr:$src2))))]>,
1126       EVEX_4V, EVEX_K, EVEX_B, EVEX_CD8<_.EltSize, CD8VF>;
1127
1128   def rmb : AVX5128I<opc, MRMSrcMem, (outs _.RC:$dst),
1129       (ins _.RC:$src1, _.ScalarMemOp:$src2),
1130        !strconcat(OpcodeStr,
1131             "\t{${src2}", _.BroadcastStr, ", $src1, $dst|",
1132             "$dst, $src1, ${src2}", _.BroadcastStr, "}"),
1133       []>,  EVEX_4V, EVEX_B, EVEX_CD8<_.EltSize, CD8VF>;
1134
1135 }
1136
1137 multiclass blendmask_dq <bits<8> opc, string OpcodeStr,
1138                                  AVX512VLVectorVTInfo VTInfo> {
1139   defm Z : avx512_blendmask      <opc, OpcodeStr, VTInfo.info512>,
1140            avx512_blendmask_rmb  <opc, OpcodeStr, VTInfo.info512>, EVEX_V512;
1141
1142   let Predicates = [HasVLX] in {
1143     defm Z256 : avx512_blendmask<opc, OpcodeStr, VTInfo.info256>,
1144                 avx512_blendmask_rmb  <opc, OpcodeStr, VTInfo.info256>, EVEX_V256;
1145     defm Z128 : avx512_blendmask<opc, OpcodeStr, VTInfo.info128>,
1146                 avx512_blendmask_rmb  <opc, OpcodeStr, VTInfo.info128>, EVEX_V128;
1147   }
1148 }
1149
1150 multiclass blendmask_bw <bits<8> opc, string OpcodeStr,
1151                          AVX512VLVectorVTInfo VTInfo> {
1152   let Predicates = [HasBWI] in
1153     defm Z : avx512_blendmask    <opc, OpcodeStr, VTInfo.info512>, EVEX_V512;
1154
1155   let Predicates = [HasBWI, HasVLX] in {
1156     defm Z256 : avx512_blendmask <opc, OpcodeStr, VTInfo.info256>, EVEX_V256;
1157     defm Z128 : avx512_blendmask <opc, OpcodeStr, VTInfo.info128>, EVEX_V128;
1158   }
1159 }
1160
1161
1162 defm VBLENDMPS : blendmask_dq <0x65, "vblendmps", avx512vl_f32_info>;
1163 defm VBLENDMPD : blendmask_dq <0x65, "vblendmpd", avx512vl_f64_info>, VEX_W;
1164 defm VPBLENDMD : blendmask_dq <0x64, "vpblendmd", avx512vl_i32_info>;
1165 defm VPBLENDMQ : blendmask_dq <0x64, "vpblendmq", avx512vl_i64_info>, VEX_W;
1166 defm VPBLENDMB : blendmask_bw <0x66, "vpblendmb", avx512vl_i8_info>;
1167 defm VPBLENDMW : blendmask_bw <0x66, "vpblendmw", avx512vl_i16_info>, VEX_W;
1168
1169
1170 let Predicates = [HasAVX512] in {
1171 def : Pat<(v8f32 (vselect (v8i1 VK8WM:$mask), (v8f32 VR256X:$src1),
1172                             (v8f32 VR256X:$src2))),
1173             (EXTRACT_SUBREG
1174               (v16f32 (VBLENDMPSZrrk (COPY_TO_REGCLASS VK8WM:$mask, VK16WM),
1175             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1176             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)))), sub_ymm)>;
1177
1178 def : Pat<(v8i32 (vselect (v8i1 VK8WM:$mask), (v8i32 VR256X:$src1),
1179                             (v8i32 VR256X:$src2))),
1180             (EXTRACT_SUBREG
1181                 (v16i32 (VPBLENDMDZrrk (COPY_TO_REGCLASS VK8WM:$mask, VK16WM),
1182             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1183             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)))), sub_ymm)>;
1184 }
1185 //===----------------------------------------------------------------------===//
1186 // Compare Instructions
1187 //===----------------------------------------------------------------------===//
1188
1189 // avx512_cmp_scalar - AVX512 CMPSS and CMPSD
1190 multiclass avx512_cmp_scalar<RegisterClass RC, X86MemOperand x86memop,
1191                             SDNode OpNode, ValueType VT,
1192                             PatFrag ld_frag, string Suffix> {
1193   def rr : AVX512Ii8<0xC2, MRMSrcReg,
1194                 (outs VK1:$dst), (ins RC:$src1, RC:$src2, AVXCC:$cc),
1195                 !strconcat("vcmp${cc}", Suffix,
1196                            "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1197                 [(set VK1:$dst, (OpNode (VT RC:$src1), RC:$src2, imm:$cc))],
1198                 IIC_SSE_ALU_F32S_RR>, EVEX_4V;
1199   def rm : AVX512Ii8<0xC2, MRMSrcMem,
1200                 (outs VK1:$dst), (ins RC:$src1, x86memop:$src2, AVXCC:$cc),
1201                 !strconcat("vcmp${cc}", Suffix,
1202                            "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1203                 [(set VK1:$dst, (OpNode (VT RC:$src1),
1204                 (ld_frag addr:$src2), imm:$cc))], IIC_SSE_ALU_F32P_RM>, EVEX_4V;
1205   let isAsmParserOnly = 1, hasSideEffects = 0 in {
1206     def rri_alt : AVX512Ii8<0xC2, MRMSrcReg,
1207                (outs VK1:$dst), (ins RC:$src1, RC:$src2, u8imm:$cc),
1208                !strconcat("vcmp", Suffix,
1209                           "\t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}"),
1210                [], IIC_SSE_ALU_F32S_RR>, EVEX_4V;
1211     let mayLoad = 1 in
1212     def rmi_alt : AVX512Ii8<0xC2, MRMSrcMem,
1213                (outs VK1:$dst), (ins RC:$src1, x86memop:$src2, u8imm:$cc),
1214                !strconcat("vcmp", Suffix,
1215                           "\t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}"),
1216                [], IIC_SSE_ALU_F32P_RM>, EVEX_4V;
1217   }
1218 }
1219
1220 let Predicates = [HasAVX512] in {
1221 defm VCMPSSZ : avx512_cmp_scalar<FR32X, f32mem, X86cmpms, f32, loadf32, "ss">,
1222                                  XS;
1223 defm VCMPSDZ : avx512_cmp_scalar<FR64X, f64mem, X86cmpms, f64, loadf64, "sd">,
1224                                  XD, VEX_W;
1225 }
1226
1227 multiclass avx512_icmp_packed<bits<8> opc, string OpcodeStr, SDNode OpNode,
1228               X86VectorVTInfo _> {
1229   def rr : AVX512BI<opc, MRMSrcReg,
1230              (outs _.KRC:$dst), (ins _.RC:$src1, _.RC:$src2),
1231              !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1232              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2)))],
1233              IIC_SSE_ALU_F32P_RR>, EVEX_4V;
1234   let mayLoad = 1 in
1235   def rm : AVX512BI<opc, MRMSrcMem,
1236              (outs _.KRC:$dst), (ins _.RC:$src1, _.MemOp:$src2),
1237              !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1238              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1),
1239                                      (_.VT (bitconvert (_.LdFrag addr:$src2)))))],
1240              IIC_SSE_ALU_F32P_RM>, EVEX_4V;
1241   def rrk : AVX512BI<opc, MRMSrcReg,
1242               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.RC:$src2),
1243               !strconcat(OpcodeStr, "\t{$src2, $src1, $dst {${mask}}|",
1244                           "$dst {${mask}}, $src1, $src2}"),
1245               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1246                                    (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2))))],
1247               IIC_SSE_ALU_F32P_RR>, EVEX_4V, EVEX_K;
1248   let mayLoad = 1 in
1249   def rmk : AVX512BI<opc, MRMSrcMem,
1250               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.MemOp:$src2),
1251               !strconcat(OpcodeStr, "\t{$src2, $src1, $dst {${mask}}|",
1252                           "$dst {${mask}}, $src1, $src2}"),
1253               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1254                                    (OpNode (_.VT _.RC:$src1),
1255                                        (_.VT (bitconvert
1256                                               (_.LdFrag addr:$src2))))))],
1257               IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K;
1258 }
1259
1260 multiclass avx512_icmp_packed_rmb<bits<8> opc, string OpcodeStr, SDNode OpNode,
1261               X86VectorVTInfo _> :
1262            avx512_icmp_packed<opc, OpcodeStr, OpNode, _> {
1263   let mayLoad = 1 in {
1264   def rmb : AVX512BI<opc, MRMSrcMem,
1265               (outs _.KRC:$dst), (ins _.RC:$src1, _.ScalarMemOp:$src2),
1266               !strconcat(OpcodeStr, "\t{${src2}", _.BroadcastStr, ", $src1, $dst",
1267                                     "|$dst, $src1, ${src2}", _.BroadcastStr, "}"),
1268               [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1),
1269                               (X86VBroadcast (_.ScalarLdFrag addr:$src2))))],
1270               IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_B;
1271   def rmbk : AVX512BI<opc, MRMSrcMem,
1272                (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1,
1273                                        _.ScalarMemOp:$src2),
1274                !strconcat(OpcodeStr,
1275                           "\t{${src2}", _.BroadcastStr, ", $src1, $dst {${mask}}|",
1276                           "$dst {${mask}}, $src1, ${src2}", _.BroadcastStr, "}"),
1277                [(set _.KRC:$dst, (and _.KRCWM:$mask,
1278                                       (OpNode (_.VT _.RC:$src1),
1279                                         (X86VBroadcast
1280                                           (_.ScalarLdFrag addr:$src2)))))],
1281                IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K, EVEX_B;
1282   }
1283 }
1284
1285 multiclass avx512_icmp_packed_vl<bits<8> opc, string OpcodeStr, SDNode OpNode,
1286                                  AVX512VLVectorVTInfo VTInfo, Predicate prd> {
1287   let Predicates = [prd] in
1288   defm Z : avx512_icmp_packed<opc, OpcodeStr, OpNode, VTInfo.info512>,
1289            EVEX_V512;
1290
1291   let Predicates = [prd, HasVLX] in {
1292     defm Z256 : avx512_icmp_packed<opc, OpcodeStr, OpNode, VTInfo.info256>,
1293                 EVEX_V256;
1294     defm Z128 : avx512_icmp_packed<opc, OpcodeStr, OpNode, VTInfo.info128>,
1295                 EVEX_V128;
1296   }
1297 }
1298
1299 multiclass avx512_icmp_packed_rmb_vl<bits<8> opc, string OpcodeStr,
1300                                   SDNode OpNode, AVX512VLVectorVTInfo VTInfo,
1301                                   Predicate prd> {
1302   let Predicates = [prd] in
1303   defm Z : avx512_icmp_packed_rmb<opc, OpcodeStr, OpNode, VTInfo.info512>,
1304            EVEX_V512;
1305
1306   let Predicates = [prd, HasVLX] in {
1307     defm Z256 : avx512_icmp_packed_rmb<opc, OpcodeStr, OpNode, VTInfo.info256>,
1308                 EVEX_V256;
1309     defm Z128 : avx512_icmp_packed_rmb<opc, OpcodeStr, OpNode, VTInfo.info128>,
1310                 EVEX_V128;
1311   }
1312 }
1313
1314 defm VPCMPEQB : avx512_icmp_packed_vl<0x74, "vpcmpeqb", X86pcmpeqm,
1315                       avx512vl_i8_info, HasBWI>,
1316                 EVEX_CD8<8, CD8VF>;
1317
1318 defm VPCMPEQW : avx512_icmp_packed_vl<0x75, "vpcmpeqw", X86pcmpeqm,
1319                       avx512vl_i16_info, HasBWI>,
1320                 EVEX_CD8<16, CD8VF>;
1321
1322 defm VPCMPEQD : avx512_icmp_packed_rmb_vl<0x76, "vpcmpeqd", X86pcmpeqm,
1323                       avx512vl_i32_info, HasAVX512>,
1324                 EVEX_CD8<32, CD8VF>;
1325
1326 defm VPCMPEQQ : avx512_icmp_packed_rmb_vl<0x29, "vpcmpeqq", X86pcmpeqm,
1327                       avx512vl_i64_info, HasAVX512>,
1328                 T8PD, VEX_W, EVEX_CD8<64, CD8VF>;
1329
1330 defm VPCMPGTB : avx512_icmp_packed_vl<0x64, "vpcmpgtb", X86pcmpgtm,
1331                       avx512vl_i8_info, HasBWI>,
1332                 EVEX_CD8<8, CD8VF>;
1333
1334 defm VPCMPGTW : avx512_icmp_packed_vl<0x65, "vpcmpgtw", X86pcmpgtm,
1335                       avx512vl_i16_info, HasBWI>,
1336                 EVEX_CD8<16, CD8VF>;
1337
1338 defm VPCMPGTD : avx512_icmp_packed_rmb_vl<0x66, "vpcmpgtd", X86pcmpgtm,
1339                       avx512vl_i32_info, HasAVX512>,
1340                 EVEX_CD8<32, CD8VF>;
1341
1342 defm VPCMPGTQ : avx512_icmp_packed_rmb_vl<0x37, "vpcmpgtq", X86pcmpgtm,
1343                       avx512vl_i64_info, HasAVX512>,
1344                 T8PD, VEX_W, EVEX_CD8<64, CD8VF>;
1345
1346 def : Pat<(v8i1 (X86pcmpgtm (v8i32 VR256X:$src1), (v8i32 VR256X:$src2))),
1347             (COPY_TO_REGCLASS (VPCMPGTDZrr
1348             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1349             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm))), VK8)>;
1350
1351 def : Pat<(v8i1 (X86pcmpeqm (v8i32 VR256X:$src1), (v8i32 VR256X:$src2))),
1352             (COPY_TO_REGCLASS (VPCMPEQDZrr
1353             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1354             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm))), VK8)>;
1355
1356 multiclass avx512_icmp_cc<bits<8> opc, string Suffix, SDNode OpNode,
1357                           X86VectorVTInfo _> {
1358   def rri : AVX512AIi8<opc, MRMSrcReg,
1359              (outs _.KRC:$dst), (ins _.RC:$src1, _.RC:$src2, AVX512ICC:$cc),
1360              !strconcat("vpcmp${cc}", Suffix,
1361                         "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1362              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2),
1363                                        imm:$cc))],
1364              IIC_SSE_ALU_F32P_RR>, EVEX_4V;
1365   let mayLoad = 1 in
1366   def rmi : AVX512AIi8<opc, MRMSrcMem,
1367              (outs _.KRC:$dst), (ins _.RC:$src1, _.MemOp:$src2, AVX512ICC:$cc),
1368              !strconcat("vpcmp${cc}", Suffix,
1369                         "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1370              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1),
1371                               (_.VT (bitconvert (_.LdFrag addr:$src2))),
1372                               imm:$cc))],
1373              IIC_SSE_ALU_F32P_RM>, EVEX_4V;
1374   def rrik : AVX512AIi8<opc, MRMSrcReg,
1375               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.RC:$src2,
1376                                       AVX512ICC:$cc),
1377               !strconcat("vpcmp${cc}", Suffix,
1378                          "\t{$src2, $src1, $dst {${mask}}|",
1379                          "$dst {${mask}}, $src1, $src2}"),
1380               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1381                                   (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2),
1382                                           imm:$cc)))],
1383               IIC_SSE_ALU_F32P_RR>, EVEX_4V, EVEX_K;
1384   let mayLoad = 1 in
1385   def rmik : AVX512AIi8<opc, MRMSrcMem,
1386               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.MemOp:$src2,
1387                                     AVX512ICC:$cc),
1388               !strconcat("vpcmp${cc}", Suffix,
1389                          "\t{$src2, $src1, $dst {${mask}}|",
1390                          "$dst {${mask}}, $src1, $src2}"),
1391               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1392                                    (OpNode (_.VT _.RC:$src1),
1393                                       (_.VT (bitconvert (_.LdFrag addr:$src2))),
1394                                       imm:$cc)))],
1395               IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K;
1396
1397   // Accept explicit immediate argument form instead of comparison code.
1398   let isAsmParserOnly = 1, hasSideEffects = 0 in {
1399     def rri_alt : AVX512AIi8<opc, MRMSrcReg,
1400                (outs _.KRC:$dst), (ins _.RC:$src1, _.RC:$src2, u8imm:$cc),
1401                !strconcat("vpcmp", Suffix, "\t{$cc, $src2, $src1, $dst|",
1402                           "$dst, $src1, $src2, $cc}"),
1403                [], IIC_SSE_ALU_F32P_RR>, EVEX_4V;
1404     let mayLoad = 1 in
1405     def rmi_alt : AVX512AIi8<opc, MRMSrcMem,
1406                (outs _.KRC:$dst), (ins _.RC:$src1, _.MemOp:$src2, u8imm:$cc),
1407                !strconcat("vpcmp", Suffix, "\t{$cc, $src2, $src1, $dst|",
1408                           "$dst, $src1, $src2, $cc}"),
1409                [], IIC_SSE_ALU_F32P_RM>, EVEX_4V;
1410     def rrik_alt : AVX512AIi8<opc, MRMSrcReg,
1411                (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.RC:$src2,
1412                                        u8imm:$cc),
1413                !strconcat("vpcmp", Suffix,
1414                           "\t{$cc, $src2, $src1, $dst {${mask}}|",
1415                           "$dst {${mask}}, $src1, $src2, $cc}"),
1416                [], IIC_SSE_ALU_F32P_RR>, EVEX_4V, EVEX_K;
1417     let mayLoad = 1 in
1418     def rmik_alt : AVX512AIi8<opc, MRMSrcMem,
1419                (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.MemOp:$src2,
1420                                        u8imm:$cc),
1421                !strconcat("vpcmp", Suffix,
1422                           "\t{$cc, $src2, $src1, $dst {${mask}}|",
1423                           "$dst {${mask}}, $src1, $src2, $cc}"),
1424                [], IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K;
1425   }
1426 }
1427
1428 multiclass avx512_icmp_cc_rmb<bits<8> opc, string Suffix, SDNode OpNode,
1429                               X86VectorVTInfo _> :
1430            avx512_icmp_cc<opc, Suffix, OpNode, _> {
1431   def rmib : AVX512AIi8<opc, MRMSrcMem,
1432              (outs _.KRC:$dst), (ins _.RC:$src1, _.ScalarMemOp:$src2,
1433                                      AVX512ICC:$cc),
1434              !strconcat("vpcmp${cc}", Suffix,
1435                         "\t{${src2}", _.BroadcastStr, ", $src1, $dst|",
1436                         "$dst, $src1, ${src2}", _.BroadcastStr, "}"),
1437              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1),
1438                                (X86VBroadcast (_.ScalarLdFrag addr:$src2)),
1439                                imm:$cc))],
1440              IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_B;
1441   def rmibk : AVX512AIi8<opc, MRMSrcMem,
1442               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1,
1443                                        _.ScalarMemOp:$src2, AVX512ICC:$cc),
1444               !strconcat("vpcmp${cc}", Suffix,
1445                        "\t{${src2}", _.BroadcastStr, ", $src1, $dst {${mask}}|",
1446                        "$dst {${mask}}, $src1, ${src2}", _.BroadcastStr, "}"),
1447               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1448                                   (OpNode (_.VT _.RC:$src1),
1449                                     (X86VBroadcast (_.ScalarLdFrag addr:$src2)),
1450                                     imm:$cc)))],
1451               IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K, EVEX_B;
1452
1453   // Accept explicit immediate argument form instead of comparison code.
1454   let isAsmParserOnly = 1, hasSideEffects = 0, mayLoad = 1 in {
1455     def rmib_alt : AVX512AIi8<opc, MRMSrcMem,
1456                (outs _.KRC:$dst), (ins _.RC:$src1, _.ScalarMemOp:$src2,
1457                                        u8imm:$cc),
1458                !strconcat("vpcmp", Suffix,
1459                    "\t{$cc, ${src2}", _.BroadcastStr, ", $src1, $dst|",
1460                    "$dst, $src1, ${src2}", _.BroadcastStr, ", $cc}"),
1461                [], IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_B;
1462     def rmibk_alt : AVX512AIi8<opc, MRMSrcMem,
1463                (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1,
1464                                        _.ScalarMemOp:$src2, u8imm:$cc),
1465                !strconcat("vpcmp", Suffix,
1466                   "\t{$cc, ${src2}", _.BroadcastStr, ", $src1, $dst {${mask}}|",
1467                   "$dst {${mask}}, $src1, ${src2}", _.BroadcastStr, ", $cc}"),
1468                [], IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K, EVEX_B;
1469   }
1470 }
1471
1472 multiclass avx512_icmp_cc_vl<bits<8> opc, string Suffix, SDNode OpNode,
1473                              AVX512VLVectorVTInfo VTInfo, Predicate prd> {
1474   let Predicates = [prd] in
1475   defm Z : avx512_icmp_cc<opc, Suffix, OpNode, VTInfo.info512>, EVEX_V512;
1476
1477   let Predicates = [prd, HasVLX] in {
1478     defm Z256 : avx512_icmp_cc<opc, Suffix, OpNode, VTInfo.info256>, EVEX_V256;
1479     defm Z128 : avx512_icmp_cc<opc, Suffix, OpNode, VTInfo.info128>, EVEX_V128;
1480   }
1481 }
1482
1483 multiclass avx512_icmp_cc_rmb_vl<bits<8> opc, string Suffix, SDNode OpNode,
1484                                 AVX512VLVectorVTInfo VTInfo, Predicate prd> {
1485   let Predicates = [prd] in
1486   defm Z : avx512_icmp_cc_rmb<opc, Suffix, OpNode, VTInfo.info512>,
1487            EVEX_V512;
1488
1489   let Predicates = [prd, HasVLX] in {
1490     defm Z256 : avx512_icmp_cc_rmb<opc, Suffix, OpNode, VTInfo.info256>,
1491                 EVEX_V256;
1492     defm Z128 : avx512_icmp_cc_rmb<opc, Suffix, OpNode, VTInfo.info128>,
1493                 EVEX_V128;
1494   }
1495 }
1496
1497 defm VPCMPB : avx512_icmp_cc_vl<0x3F, "b", X86cmpm, avx512vl_i8_info,
1498                                 HasBWI>, EVEX_CD8<8, CD8VF>;
1499 defm VPCMPUB : avx512_icmp_cc_vl<0x3E, "ub", X86cmpmu, avx512vl_i8_info,
1500                                  HasBWI>, EVEX_CD8<8, CD8VF>;
1501
1502 defm VPCMPW : avx512_icmp_cc_vl<0x3F, "w", X86cmpm, avx512vl_i16_info,
1503                                 HasBWI>, VEX_W, EVEX_CD8<16, CD8VF>;
1504 defm VPCMPUW : avx512_icmp_cc_vl<0x3E, "uw", X86cmpmu, avx512vl_i16_info,
1505                                  HasBWI>, VEX_W, EVEX_CD8<16, CD8VF>;
1506
1507 defm VPCMPD : avx512_icmp_cc_rmb_vl<0x1F, "d", X86cmpm, avx512vl_i32_info,
1508                                     HasAVX512>, EVEX_CD8<32, CD8VF>;
1509 defm VPCMPUD : avx512_icmp_cc_rmb_vl<0x1E, "ud", X86cmpmu, avx512vl_i32_info,
1510                                      HasAVX512>, EVEX_CD8<32, CD8VF>;
1511
1512 defm VPCMPQ : avx512_icmp_cc_rmb_vl<0x1F, "q", X86cmpm, avx512vl_i64_info,
1513                                     HasAVX512>, VEX_W, EVEX_CD8<64, CD8VF>;
1514 defm VPCMPUQ : avx512_icmp_cc_rmb_vl<0x1E, "uq", X86cmpmu, avx512vl_i64_info,
1515                                      HasAVX512>, VEX_W, EVEX_CD8<64, CD8VF>;
1516
1517 // avx512_cmp_packed - compare packed instructions
1518 multiclass avx512_cmp_packed<RegisterClass KRC, RegisterClass RC,
1519                            X86MemOperand x86memop, ValueType vt,
1520                            string suffix, Domain d> {
1521   def rri : AVX512PIi8<0xC2, MRMSrcReg,
1522              (outs KRC:$dst), (ins RC:$src1, RC:$src2, AVXCC:$cc),
1523              !strconcat("vcmp${cc}", suffix,
1524                         "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1525              [(set KRC:$dst, (X86cmpm (vt RC:$src1), (vt RC:$src2), imm:$cc))], d>;
1526   let hasSideEffects = 0 in
1527   def rrib: AVX512PIi8<0xC2, MRMSrcReg,
1528              (outs KRC:$dst), (ins RC:$src1, RC:$src2, AVXCC:$cc),
1529      !strconcat("vcmp${cc}", suffix,
1530                 "\t{{sae}, $src2, $src1, $dst|$dst, $src1, $src2, {sae}}"),
1531                 [], d>, EVEX_B;
1532   def rmi : AVX512PIi8<0xC2, MRMSrcMem,
1533              (outs KRC:$dst), (ins RC:$src1, x86memop:$src2, AVXCC:$cc),
1534               !strconcat("vcmp${cc}", suffix,
1535                          "\t{$src2, $src1, $dst|$dst, $src1, $src2, $cc}"),
1536              [(set KRC:$dst,
1537               (X86cmpm (vt RC:$src1), (load addr:$src2), imm:$cc))], d>;
1538
1539   // Accept explicit immediate argument form instead of comparison code.
1540   let isAsmParserOnly = 1, hasSideEffects = 0 in {
1541     def rri_alt : AVX512PIi8<0xC2, MRMSrcReg,
1542                (outs KRC:$dst), (ins RC:$src1, RC:$src2, u8imm:$cc),
1543               !strconcat("vcmp", suffix,
1544                         "\t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}"), [], d>;
1545     let mayLoad = 1 in
1546     def rmi_alt : AVX512PIi8<0xC2, MRMSrcMem,
1547                (outs KRC:$dst), (ins RC:$src1, x86memop:$src2, u8imm:$cc),
1548               !strconcat("vcmp", suffix,
1549                         "\t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}"), [], d>;
1550   }
1551 }
1552
1553 defm VCMPPSZ : avx512_cmp_packed<VK16, VR512, f512mem, v16f32,
1554                "ps", SSEPackedSingle>, PS, EVEX_4V, EVEX_V512,
1555                EVEX_CD8<32, CD8VF>;
1556 defm VCMPPDZ : avx512_cmp_packed<VK8, VR512, f512mem, v8f64,
1557                "pd", SSEPackedDouble>, PD, EVEX_4V, VEX_W, EVEX_V512,
1558                EVEX_CD8<64, CD8VF>;
1559
1560 def : Pat<(v8i1 (X86cmpm (v8f32 VR256X:$src1), (v8f32 VR256X:$src2), imm:$cc)),
1561           (COPY_TO_REGCLASS (VCMPPSZrri
1562             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1563             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1564             imm:$cc), VK8)>;
1565 def : Pat<(v8i1 (X86cmpm (v8i32 VR256X:$src1), (v8i32 VR256X:$src2), imm:$cc)),
1566           (COPY_TO_REGCLASS (VPCMPDZrri
1567             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1568             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1569             imm:$cc), VK8)>;
1570 def : Pat<(v8i1 (X86cmpmu (v8i32 VR256X:$src1), (v8i32 VR256X:$src2), imm:$cc)),
1571           (COPY_TO_REGCLASS (VPCMPUDZrri
1572             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1573             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1574             imm:$cc), VK8)>;
1575
1576 def : Pat<(i16 (int_x86_avx512_mask_cmp_ps_512 (v16f32 VR512:$src1),
1577                 (v16f32 VR512:$src2), i8immZExt5:$cc, (i16 -1),
1578                  FROUND_NO_EXC)),
1579           (COPY_TO_REGCLASS (VCMPPSZrrib VR512:$src1, VR512:$src2,
1580                              (I8Imm imm:$cc)), GR16)>;
1581
1582 def : Pat<(i8 (int_x86_avx512_mask_cmp_pd_512 (v8f64 VR512:$src1),
1583                 (v8f64 VR512:$src2), i8immZExt5:$cc, (i8 -1),
1584                  FROUND_NO_EXC)),
1585           (COPY_TO_REGCLASS (VCMPPDZrrib VR512:$src1, VR512:$src2,
1586                              (I8Imm imm:$cc)), GR8)>;
1587
1588 def : Pat<(i16 (int_x86_avx512_mask_cmp_ps_512 (v16f32 VR512:$src1),
1589                 (v16f32 VR512:$src2), i8immZExt5:$cc, (i16 -1),
1590                 FROUND_CURRENT)),
1591           (COPY_TO_REGCLASS (VCMPPSZrri VR512:$src1, VR512:$src2,
1592                              (I8Imm imm:$cc)), GR16)>;
1593
1594 def : Pat<(i8 (int_x86_avx512_mask_cmp_pd_512 (v8f64 VR512:$src1),
1595                 (v8f64 VR512:$src2), i8immZExt5:$cc, (i8 -1),
1596                  FROUND_CURRENT)),
1597           (COPY_TO_REGCLASS (VCMPPDZrri VR512:$src1, VR512:$src2,
1598                              (I8Imm imm:$cc)), GR8)>;
1599
1600 // Mask register copy, including
1601 // - copy between mask registers
1602 // - load/store mask registers
1603 // - copy from GPR to mask register and vice versa
1604 //
1605 multiclass avx512_mask_mov<bits<8> opc_kk, bits<8> opc_km, bits<8> opc_mk,
1606                          string OpcodeStr, RegisterClass KRC,
1607                          ValueType vvt, ValueType ivt, X86MemOperand x86memop> {
1608   let hasSideEffects = 0 in {
1609     def kk : I<opc_kk, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src),
1610                !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"), []>;
1611     let mayLoad = 1 in
1612     def km : I<opc_km, MRMSrcMem, (outs KRC:$dst), (ins x86memop:$src),
1613                !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
1614                [(set KRC:$dst, (vvt (bitconvert (ivt (load addr:$src)))))]>;
1615     let mayStore = 1 in
1616     def mk : I<opc_mk, MRMDestMem, (outs), (ins x86memop:$dst, KRC:$src),
1617                !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
1618                [(store KRC:$src, addr:$dst)]>;
1619   }
1620 }
1621
1622 multiclass avx512_mask_mov_gpr<bits<8> opc_kr, bits<8> opc_rk,
1623                              string OpcodeStr,
1624                              RegisterClass KRC, RegisterClass GRC> {
1625   let hasSideEffects = 0 in {
1626     def kr : I<opc_kr, MRMSrcReg, (outs KRC:$dst), (ins GRC:$src),
1627                !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"), []>;
1628     def rk : I<opc_rk, MRMSrcReg, (outs GRC:$dst), (ins KRC:$src),
1629                !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"), []>;
1630   }
1631 }
1632
1633 let Predicates = [HasDQI] in
1634   defm KMOVB : avx512_mask_mov<0x90, 0x90, 0x91, "kmovb", VK8, v8i1, i8,
1635                                i8mem>,
1636                avx512_mask_mov_gpr<0x92, 0x93, "kmovb", VK8, GR32>,
1637                VEX, PD;
1638
1639 let Predicates = [HasAVX512] in
1640   defm KMOVW : avx512_mask_mov<0x90, 0x90, 0x91, "kmovw", VK16, v16i1, i16,
1641                                i16mem>,
1642                avx512_mask_mov_gpr<0x92, 0x93, "kmovw", VK16, GR32>,
1643                VEX, PS;
1644
1645 let Predicates = [HasBWI] in {
1646   defm KMOVD : avx512_mask_mov<0x90, 0x90, 0x91, "kmovd", VK32, v32i1, i32,
1647                                i32mem>, VEX, PD, VEX_W;
1648   defm KMOVD : avx512_mask_mov_gpr<0x92, 0x93, "kmovd", VK32, GR32>,
1649                VEX, XD;
1650 }
1651
1652 let Predicates = [HasBWI] in {
1653   defm KMOVQ : avx512_mask_mov<0x90, 0x90, 0x91, "kmovq", VK64, v64i1, i64,
1654                                i64mem>, VEX, PS, VEX_W;
1655   defm KMOVQ : avx512_mask_mov_gpr<0x92, 0x93, "kmovq", VK64, GR64>,
1656                VEX, XD, VEX_W;
1657 }
1658
1659 // GR from/to mask register
1660 let Predicates = [HasDQI] in {
1661   def : Pat<(v8i1 (bitconvert (i8 GR8:$src))),
1662             (KMOVBkr (SUBREG_TO_REG (i32 0), GR8:$src, sub_8bit))>;
1663   def : Pat<(i8 (bitconvert (v8i1 VK8:$src))),
1664             (EXTRACT_SUBREG (KMOVBrk VK8:$src), sub_8bit)>;
1665 }
1666 let Predicates = [HasAVX512] in {
1667   def : Pat<(v16i1 (bitconvert (i16 GR16:$src))),
1668             (KMOVWkr (SUBREG_TO_REG (i32 0), GR16:$src, sub_16bit))>;
1669   def : Pat<(i16 (bitconvert (v16i1 VK16:$src))),
1670             (EXTRACT_SUBREG (KMOVWrk VK16:$src), sub_16bit)>;
1671 }
1672 let Predicates = [HasBWI] in {
1673   def : Pat<(v32i1 (bitconvert (i32 GR32:$src))), (KMOVDkr GR32:$src)>;
1674   def : Pat<(i32 (bitconvert (v32i1 VK32:$src))), (KMOVDrk VK32:$src)>;
1675 }
1676 let Predicates = [HasBWI] in {
1677   def : Pat<(v64i1 (bitconvert (i64 GR64:$src))), (KMOVQkr GR64:$src)>;
1678   def : Pat<(i64 (bitconvert (v64i1 VK64:$src))), (KMOVQrk VK64:$src)>;
1679 }
1680
1681 // Load/store kreg
1682 let Predicates = [HasDQI] in {
1683   def : Pat<(store (i8 (bitconvert (v8i1 VK8:$src))), addr:$dst),
1684             (KMOVBmk addr:$dst, VK8:$src)>;
1685 }
1686 let Predicates = [HasAVX512] in {
1687   def : Pat<(store (i16 (bitconvert (v16i1 VK16:$src))), addr:$dst),
1688             (KMOVWmk addr:$dst, VK16:$src)>;
1689   def : Pat<(store (i8 (bitconvert (v8i1 VK8:$src))), addr:$dst),
1690             (KMOVWmk addr:$dst, (COPY_TO_REGCLASS VK8:$src, VK16))>;
1691   def : Pat<(i1 (load addr:$src)),
1692             (COPY_TO_REGCLASS (KMOVWkm addr:$src), VK1)>;
1693   def : Pat<(v8i1 (bitconvert (i8 (load addr:$src)))),
1694             (COPY_TO_REGCLASS (KMOVWkm addr:$src), VK8)>;
1695 }
1696 let Predicates = [HasBWI] in {
1697   def : Pat<(store (i32 (bitconvert (v32i1 VK32:$src))), addr:$dst),
1698             (KMOVDmk addr:$dst, VK32:$src)>;
1699 }
1700 let Predicates = [HasBWI] in {
1701   def : Pat<(store (i64 (bitconvert (v64i1 VK64:$src))), addr:$dst),
1702             (KMOVQmk addr:$dst, VK64:$src)>;
1703 }
1704
1705 let Predicates = [HasAVX512] in {
1706   def : Pat<(i1 (trunc (i64 GR64:$src))),
1707             (COPY_TO_REGCLASS (KMOVWkr (AND32ri (EXTRACT_SUBREG $src, sub_32bit),
1708                                         (i32 1))), VK1)>;
1709
1710   def : Pat<(i1 (trunc (i32 GR32:$src))),
1711             (COPY_TO_REGCLASS (KMOVWkr (AND32ri $src, (i32 1))), VK1)>;
1712
1713   def : Pat<(i1 (trunc (i8 GR8:$src))),
1714        (COPY_TO_REGCLASS
1715         (KMOVWkr (AND32ri (SUBREG_TO_REG (i32 0), GR8:$src, sub_8bit), (i32 1))),
1716        VK1)>;
1717   def : Pat<(i1 (trunc (i16 GR16:$src))),
1718        (COPY_TO_REGCLASS
1719         (KMOVWkr (AND32ri (SUBREG_TO_REG (i32 0), $src, sub_16bit), (i32 1))),
1720        VK1)>;
1721
1722   def : Pat<(i32 (zext VK1:$src)),
1723             (AND32ri (KMOVWrk (COPY_TO_REGCLASS VK1:$src, VK16)), (i32 1))>;
1724   def : Pat<(i8 (zext VK1:$src)),
1725             (EXTRACT_SUBREG
1726              (AND32ri (KMOVWrk
1727                        (COPY_TO_REGCLASS VK1:$src, VK16)), (i32 1)), sub_8bit)>;
1728   def : Pat<(i64 (zext VK1:$src)),
1729             (AND64ri8 (SUBREG_TO_REG (i64 0),
1730              (KMOVWrk (COPY_TO_REGCLASS VK1:$src, VK16)), sub_32bit), (i64 1))>;
1731   def : Pat<(i16 (zext VK1:$src)),
1732             (EXTRACT_SUBREG
1733              (AND32ri (KMOVWrk (COPY_TO_REGCLASS VK1:$src, VK16)), (i32 1)),
1734               sub_16bit)>;
1735   def : Pat<(v16i1 (scalar_to_vector VK1:$src)),
1736             (COPY_TO_REGCLASS VK1:$src, VK16)>;
1737   def : Pat<(v8i1 (scalar_to_vector VK1:$src)),
1738             (COPY_TO_REGCLASS VK1:$src, VK8)>;
1739 }
1740 let Predicates = [HasBWI] in {
1741   def : Pat<(v32i1 (scalar_to_vector VK1:$src)),
1742             (COPY_TO_REGCLASS VK1:$src, VK32)>;
1743   def : Pat<(v64i1 (scalar_to_vector VK1:$src)),
1744             (COPY_TO_REGCLASS VK1:$src, VK64)>;
1745 }
1746
1747
1748 // With AVX-512 only, 8-bit mask is promoted to 16-bit mask.
1749 let Predicates = [HasAVX512] in {
1750   // GR from/to 8-bit mask without native support
1751   def : Pat<(v8i1 (bitconvert (i8 GR8:$src))),
1752             (COPY_TO_REGCLASS
1753               (KMOVWkr (SUBREG_TO_REG (i32 0), GR8:$src, sub_8bit)),
1754               VK8)>;
1755   def : Pat<(i8 (bitconvert (v8i1 VK8:$src))),
1756             (EXTRACT_SUBREG
1757               (KMOVWrk (COPY_TO_REGCLASS VK8:$src, VK16)),
1758               sub_8bit)>;
1759
1760   def : Pat<(i1 (X86Vextract VK16:$src, (iPTR 0))),
1761             (COPY_TO_REGCLASS VK16:$src, VK1)>;
1762   def : Pat<(i1 (X86Vextract VK8:$src, (iPTR 0))),
1763             (COPY_TO_REGCLASS VK8:$src, VK1)>;
1764 }
1765 let Predicates = [HasBWI] in {
1766   def : Pat<(i1 (X86Vextract VK32:$src, (iPTR 0))),
1767             (COPY_TO_REGCLASS VK32:$src, VK1)>;
1768   def : Pat<(i1 (X86Vextract VK64:$src, (iPTR 0))),
1769             (COPY_TO_REGCLASS VK64:$src, VK1)>;
1770 }
1771
1772 // Mask unary operation
1773 // - KNOT
1774 multiclass avx512_mask_unop<bits<8> opc, string OpcodeStr,
1775                             RegisterClass KRC, SDPatternOperator OpNode,
1776                             Predicate prd> {
1777   let Predicates = [prd] in
1778     def rr : I<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src),
1779                !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
1780                [(set KRC:$dst, (OpNode KRC:$src))]>;
1781 }
1782
1783 multiclass avx512_mask_unop_all<bits<8> opc, string OpcodeStr,
1784                                 SDPatternOperator OpNode> {
1785   defm B : avx512_mask_unop<opc, !strconcat(OpcodeStr, "b"), VK8, OpNode,
1786                             HasDQI>, VEX, PD;
1787   defm W : avx512_mask_unop<opc, !strconcat(OpcodeStr, "w"), VK16, OpNode,
1788                             HasAVX512>, VEX, PS;
1789   defm D : avx512_mask_unop<opc, !strconcat(OpcodeStr, "d"), VK32, OpNode,
1790                             HasBWI>, VEX, PD, VEX_W;
1791   defm Q : avx512_mask_unop<opc, !strconcat(OpcodeStr, "q"), VK64, OpNode,
1792                             HasBWI>, VEX, PS, VEX_W;
1793 }
1794
1795 defm KNOT : avx512_mask_unop_all<0x44, "knot", not>;
1796
1797 multiclass avx512_mask_unop_int<string IntName, string InstName> {
1798   let Predicates = [HasAVX512] in
1799     def : Pat<(!cast<Intrinsic>("int_x86_avx512_"##IntName##"_w")
1800                 (i16 GR16:$src)),
1801               (COPY_TO_REGCLASS (!cast<Instruction>(InstName##"Wrr")
1802               (v16i1 (COPY_TO_REGCLASS GR16:$src, VK16))), GR16)>;
1803 }
1804 defm : avx512_mask_unop_int<"knot", "KNOT">;
1805
1806 let Predicates = [HasDQI] in
1807 def : Pat<(xor VK8:$src1, (v8i1 immAllOnesV)), (KNOTBrr VK8:$src1)>;
1808 let Predicates = [HasAVX512] in
1809 def : Pat<(xor VK16:$src1, (v16i1 immAllOnesV)), (KNOTWrr VK16:$src1)>;
1810 let Predicates = [HasBWI] in
1811 def : Pat<(xor VK32:$src1, (v32i1 immAllOnesV)), (KNOTDrr VK32:$src1)>;
1812 let Predicates = [HasBWI] in
1813 def : Pat<(xor VK64:$src1, (v64i1 immAllOnesV)), (KNOTQrr VK64:$src1)>;
1814
1815 // KNL does not support KMOVB, 8-bit mask is promoted to 16-bit
1816 let Predicates = [HasAVX512, NoDQI] in {
1817 def : Pat<(xor VK8:$src1,  (v8i1 immAllOnesV)),
1818           (COPY_TO_REGCLASS (KNOTWrr (COPY_TO_REGCLASS VK8:$src1, VK16)), VK8)>;
1819
1820 def : Pat<(not VK8:$src),
1821           (COPY_TO_REGCLASS
1822             (KNOTWrr (COPY_TO_REGCLASS VK8:$src, VK16)), VK8)>;
1823 }
1824
1825 // Mask binary operation
1826 // - KAND, KANDN, KOR, KXNOR, KXOR
1827 multiclass avx512_mask_binop<bits<8> opc, string OpcodeStr,
1828                            RegisterClass KRC, SDPatternOperator OpNode,
1829                            Predicate prd> {
1830   let Predicates = [prd] in
1831     def rr : I<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src1, KRC:$src2),
1832                !strconcat(OpcodeStr,
1833                           "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1834                [(set KRC:$dst, (OpNode KRC:$src1, KRC:$src2))]>;
1835 }
1836
1837 multiclass avx512_mask_binop_all<bits<8> opc, string OpcodeStr,
1838                                SDPatternOperator OpNode> {
1839   defm B : avx512_mask_binop<opc, !strconcat(OpcodeStr, "b"), VK8, OpNode,
1840                              HasDQI>, VEX_4V, VEX_L, PD;
1841   defm W : avx512_mask_binop<opc, !strconcat(OpcodeStr, "w"), VK16, OpNode,
1842                              HasAVX512>, VEX_4V, VEX_L, PS;
1843   defm D : avx512_mask_binop<opc, !strconcat(OpcodeStr, "d"), VK32, OpNode,
1844                              HasBWI>, VEX_4V, VEX_L, VEX_W, PD;
1845   defm Q : avx512_mask_binop<opc, !strconcat(OpcodeStr, "q"), VK64, OpNode,
1846                              HasBWI>, VEX_4V, VEX_L, VEX_W, PS;
1847 }
1848
1849 def andn : PatFrag<(ops node:$i0, node:$i1), (and (not node:$i0), node:$i1)>;
1850 def xnor : PatFrag<(ops node:$i0, node:$i1), (not (xor node:$i0, node:$i1))>;
1851
1852 let isCommutable = 1 in {
1853   defm KAND  : avx512_mask_binop_all<0x41, "kand",  and>;
1854   defm KOR   : avx512_mask_binop_all<0x45, "kor",   or>;
1855   defm KXNOR : avx512_mask_binop_all<0x46, "kxnor", xnor>;
1856   defm KXOR  : avx512_mask_binop_all<0x47, "kxor",  xor>;
1857 }
1858 let isCommutable = 0 in
1859   defm KANDN : avx512_mask_binop_all<0x42, "kandn", andn>;
1860
1861 def : Pat<(xor VK1:$src1, VK1:$src2),
1862      (COPY_TO_REGCLASS (KXORWrr (COPY_TO_REGCLASS VK1:$src1, VK16),
1863                                 (COPY_TO_REGCLASS VK1:$src2, VK16)), VK1)>;
1864
1865 def : Pat<(or VK1:$src1, VK1:$src2),
1866      (COPY_TO_REGCLASS (KORWrr (COPY_TO_REGCLASS VK1:$src1, VK16),
1867                                (COPY_TO_REGCLASS VK1:$src2, VK16)), VK1)>;
1868
1869 def : Pat<(and VK1:$src1, VK1:$src2),
1870      (COPY_TO_REGCLASS (KANDWrr (COPY_TO_REGCLASS VK1:$src1, VK16),
1871                                 (COPY_TO_REGCLASS VK1:$src2, VK16)), VK1)>;
1872
1873 multiclass avx512_mask_binop_int<string IntName, string InstName> {
1874   let Predicates = [HasAVX512] in
1875     def : Pat<(!cast<Intrinsic>("int_x86_avx512_"##IntName##"_w")
1876                 (i16 GR16:$src1), (i16 GR16:$src2)),
1877               (COPY_TO_REGCLASS (!cast<Instruction>(InstName##"Wrr")
1878               (v16i1 (COPY_TO_REGCLASS GR16:$src1, VK16)),
1879               (v16i1 (COPY_TO_REGCLASS GR16:$src2, VK16))), GR16)>;
1880 }
1881
1882 defm : avx512_mask_binop_int<"kand",  "KAND">;
1883 defm : avx512_mask_binop_int<"kandn", "KANDN">;
1884 defm : avx512_mask_binop_int<"kor",   "KOR">;
1885 defm : avx512_mask_binop_int<"kxnor", "KXNOR">;
1886 defm : avx512_mask_binop_int<"kxor",  "KXOR">;
1887
1888 // With AVX-512, 8-bit mask is promoted to 16-bit mask.
1889 multiclass avx512_binop_pat<SDPatternOperator OpNode, Instruction Inst> {
1890   let Predicates = [HasAVX512] in
1891     def : Pat<(OpNode VK8:$src1, VK8:$src2),
1892               (COPY_TO_REGCLASS
1893                 (Inst (COPY_TO_REGCLASS VK8:$src1, VK16),
1894                       (COPY_TO_REGCLASS VK8:$src2, VK16)), VK8)>;
1895 }
1896
1897 defm : avx512_binop_pat<and,  KANDWrr>;
1898 defm : avx512_binop_pat<andn, KANDNWrr>;
1899 defm : avx512_binop_pat<or,   KORWrr>;
1900 defm : avx512_binop_pat<xnor, KXNORWrr>;
1901 defm : avx512_binop_pat<xor,  KXORWrr>;
1902
1903 // Mask unpacking
1904 multiclass avx512_mask_unpck<bits<8> opc, string OpcodeStr,
1905                            RegisterClass KRC> {
1906   let Predicates = [HasAVX512] in
1907     def rr : I<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src1, KRC:$src2),
1908                !strconcat(OpcodeStr,
1909                           "\t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>;
1910 }
1911
1912 multiclass avx512_mask_unpck_bw<bits<8> opc, string OpcodeStr> {
1913   defm BW : avx512_mask_unpck<opc, !strconcat(OpcodeStr, "bw"), VK16>,
1914                             VEX_4V, VEX_L, PD;
1915 }
1916
1917 defm KUNPCK : avx512_mask_unpck_bw<0x4b, "kunpck">;
1918 def : Pat<(v16i1 (concat_vectors (v8i1 VK8:$src1), (v8i1 VK8:$src2))),
1919           (KUNPCKBWrr (COPY_TO_REGCLASS VK8:$src2, VK16),
1920                   (COPY_TO_REGCLASS VK8:$src1, VK16))>;
1921
1922
1923 multiclass avx512_mask_unpck_int<string IntName, string InstName> {
1924   let Predicates = [HasAVX512] in
1925     def : Pat<(!cast<Intrinsic>("int_x86_avx512_"##IntName##"_bw")
1926                 (i16 GR16:$src1), (i16 GR16:$src2)),
1927               (COPY_TO_REGCLASS (!cast<Instruction>(InstName##"BWrr")
1928               (v16i1 (COPY_TO_REGCLASS GR16:$src1, VK16)),
1929               (v16i1 (COPY_TO_REGCLASS GR16:$src2, VK16))), GR16)>;
1930 }
1931 defm : avx512_mask_unpck_int<"kunpck",  "KUNPCK">;
1932
1933 // Mask bit testing
1934 multiclass avx512_mask_testop<bits<8> opc, string OpcodeStr, RegisterClass KRC,
1935                             SDNode OpNode> {
1936   let Predicates = [HasAVX512], Defs = [EFLAGS] in
1937     def rr : I<opc, MRMSrcReg, (outs), (ins KRC:$src1, KRC:$src2),
1938                !strconcat(OpcodeStr, "\t{$src2, $src1|$src1, $src2}"),
1939                [(set EFLAGS, (OpNode KRC:$src1, KRC:$src2))]>;
1940 }
1941
1942 multiclass avx512_mask_testop_w<bits<8> opc, string OpcodeStr, SDNode OpNode> {
1943   defm W : avx512_mask_testop<opc, !strconcat(OpcodeStr, "w"), VK16, OpNode>,
1944                             VEX, PS;
1945   let Predicates = [HasDQI] in
1946   defm B : avx512_mask_testop<opc, !strconcat(OpcodeStr, "b"), VK8, OpNode>,
1947                             VEX, PD;
1948   let Predicates = [HasBWI] in {
1949   defm Q : avx512_mask_testop<opc, !strconcat(OpcodeStr, "q"), VK64, OpNode>,
1950                             VEX, PS, VEX_W;
1951   defm D : avx512_mask_testop<opc, !strconcat(OpcodeStr, "d"), VK32, OpNode>,
1952                             VEX, PD, VEX_W;
1953   }
1954 }
1955
1956 defm KORTEST : avx512_mask_testop_w<0x98, "kortest", X86kortest>;
1957
1958 // Mask shift
1959 multiclass avx512_mask_shiftop<bits<8> opc, string OpcodeStr, RegisterClass KRC,
1960                              SDNode OpNode> {
1961   let Predicates = [HasAVX512] in
1962     def ri : Ii8<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src, u8imm:$imm),
1963                  !strconcat(OpcodeStr,
1964                             "\t{$imm, $src, $dst|$dst, $src, $imm}"),
1965                             [(set KRC:$dst, (OpNode KRC:$src, (i8 imm:$imm)))]>;
1966 }
1967
1968 multiclass avx512_mask_shiftop_w<bits<8> opc1, bits<8> opc2, string OpcodeStr,
1969                                SDNode OpNode> {
1970   defm W : avx512_mask_shiftop<opc1, !strconcat(OpcodeStr, "w"), VK16, OpNode>,
1971                                VEX, TAPD, VEX_W;
1972   let Predicates = [HasDQI] in
1973   defm B : avx512_mask_shiftop<opc1, !strconcat(OpcodeStr, "b"), VK8, OpNode>,
1974                                VEX, TAPD;
1975   let Predicates = [HasBWI] in {
1976   defm Q : avx512_mask_shiftop<opc2, !strconcat(OpcodeStr, "q"), VK64, OpNode>,
1977                                VEX, TAPD, VEX_W;
1978   let Predicates = [HasDQI] in
1979   defm D : avx512_mask_shiftop<opc2, !strconcat(OpcodeStr, "d"), VK32, OpNode>,
1980                                VEX, TAPD;
1981   }
1982 }
1983
1984 defm KSHIFTL : avx512_mask_shiftop_w<0x32, 0x33, "kshiftl", X86vshli>;
1985 defm KSHIFTR : avx512_mask_shiftop_w<0x30, 0x31, "kshiftr", X86vsrli>;
1986
1987 // Mask setting all 0s or 1s
1988 multiclass avx512_mask_setop<RegisterClass KRC, ValueType VT, PatFrag Val> {
1989   let Predicates = [HasAVX512] in
1990     let isReMaterializable = 1, isAsCheapAsAMove = 1, isPseudo = 1 in
1991       def #NAME# : I<0, Pseudo, (outs KRC:$dst), (ins), "",
1992                      [(set KRC:$dst, (VT Val))]>;
1993 }
1994
1995 multiclass avx512_mask_setop_w<PatFrag Val> {
1996   defm B : avx512_mask_setop<VK8,   v8i1, Val>;
1997   defm W : avx512_mask_setop<VK16, v16i1, Val>;
1998 }
1999
2000 defm KSET0 : avx512_mask_setop_w<immAllZerosV>;
2001 defm KSET1 : avx512_mask_setop_w<immAllOnesV>;
2002
2003 // With AVX-512 only, 8-bit mask is promoted to 16-bit mask.
2004 let Predicates = [HasAVX512] in {
2005   def : Pat<(v8i1 immAllZerosV), (COPY_TO_REGCLASS (KSET0W), VK8)>;
2006   def : Pat<(v8i1 immAllOnesV),  (COPY_TO_REGCLASS (KSET1W), VK8)>;
2007   def : Pat<(i1 0), (COPY_TO_REGCLASS (KSET0W), VK1)>;
2008   def : Pat<(i1 1), (COPY_TO_REGCLASS (KSET1W), VK1)>;
2009   def : Pat<(i1 -1), (COPY_TO_REGCLASS (KSET1W), VK1)>;
2010 }
2011 def : Pat<(v8i1 (extract_subvector (v16i1 VK16:$src), (iPTR 0))),
2012           (v8i1 (COPY_TO_REGCLASS VK16:$src, VK8))>;
2013
2014 def : Pat<(v16i1 (insert_subvector undef, (v8i1 VK8:$src), (iPTR 0))),
2015           (v16i1 (COPY_TO_REGCLASS VK8:$src, VK16))>;
2016
2017 def : Pat<(v8i1 (extract_subvector (v16i1 VK16:$src), (iPTR 8))),
2018           (v8i1 (COPY_TO_REGCLASS (KSHIFTRWri VK16:$src, (i8 8)), VK8))>;
2019
2020 let Predicates = [HasVLX] in {
2021   def : Pat<(v8i1 (insert_subvector undef, (v4i1 VK4:$src), (iPTR 0))),
2022             (v8i1 (COPY_TO_REGCLASS VK4:$src, VK8))>;
2023   def : Pat<(v8i1 (insert_subvector undef, (v2i1 VK2:$src), (iPTR 0))),
2024             (v8i1 (COPY_TO_REGCLASS VK2:$src, VK8))>;
2025   def : Pat<(v4i1 (extract_subvector (v8i1 VK8:$src), (iPTR 0))),
2026             (v4i1 (COPY_TO_REGCLASS VK8:$src, VK4))>;
2027   def : Pat<(v2i1 (extract_subvector (v8i1 VK8:$src), (iPTR 0))),
2028             (v2i1 (COPY_TO_REGCLASS VK8:$src, VK2))>;
2029 }
2030
2031 def : Pat<(v8i1 (X86vshli VK8:$src, (i8 imm:$imm))),
2032           (v8i1 (COPY_TO_REGCLASS
2033                  (KSHIFTLWri (COPY_TO_REGCLASS VK8:$src, VK16),
2034                   (I8Imm $imm)), VK8))>, Requires<[HasAVX512, NoDQI]>;
2035
2036 def : Pat<(v8i1 (X86vsrli VK8:$src, (i8 imm:$imm))),
2037           (v8i1 (COPY_TO_REGCLASS
2038                  (KSHIFTRWri (COPY_TO_REGCLASS VK8:$src, VK16),
2039                   (I8Imm $imm)), VK8))>, Requires<[HasAVX512, NoDQI]>;
2040 //===----------------------------------------------------------------------===//
2041 // AVX-512 - Aligned and unaligned load and store
2042 //
2043
2044 multiclass avx512_load<bits<8> opc, string OpcodeStr, PatFrag ld_frag,
2045                        RegisterClass KRC, RegisterClass RC,
2046                        ValueType vt, ValueType zvt, X86MemOperand memop,
2047                        Domain d, bit IsReMaterializable = 1> {
2048 let hasSideEffects = 0 in {
2049   def rr : AVX512PI<opc, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
2050                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"), [],
2051                     d>, EVEX;
2052   def rrkz : AVX512PI<opc, MRMSrcReg, (outs RC:$dst), (ins KRC:$mask, RC:$src),
2053                       !strconcat(OpcodeStr, "\t{$src, ${dst} {${mask}} {z}|",
2054                        "${dst} {${mask}} {z}, $src}"), [], d>, EVEX, EVEX_KZ;
2055   }
2056   let canFoldAsLoad = 1, isReMaterializable = IsReMaterializable,
2057       SchedRW = [WriteLoad] in
2058   def rm : AVX512PI<opc, MRMSrcMem, (outs RC:$dst), (ins memop:$src),
2059                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
2060                     [(set RC:$dst, (vt (bitconvert (ld_frag addr:$src))))],
2061                     d>, EVEX;
2062
2063   let AddedComplexity = 20 in {
2064   let Constraints = "$src0 = $dst",  hasSideEffects = 0 in {
2065   let hasSideEffects = 0 in
2066     def rrk : AVX512PI<opc, MRMSrcReg, (outs RC:$dst),
2067                      (ins RC:$src0, KRC:$mask, RC:$src1),
2068                      !strconcat(OpcodeStr, "\t{$src1, ${dst} {${mask}}|",
2069                       "${dst} {${mask}}, $src1}"),
2070                      [(set RC:$dst, (vt (vselect KRC:$mask,
2071                                           (vt RC:$src1),
2072                                           (vt RC:$src0))))],
2073                      d>, EVEX, EVEX_K;
2074   let mayLoad = 1, SchedRW = [WriteLoad] in
2075     def rmk : AVX512PI<opc, MRMSrcMem, (outs RC:$dst),
2076                      (ins RC:$src0, KRC:$mask, memop:$src1),
2077                      !strconcat(OpcodeStr, "\t{$src1, ${dst} {${mask}}|",
2078                       "${dst} {${mask}}, $src1}"),
2079                      [(set RC:$dst, (vt
2080                          (vselect KRC:$mask,
2081                                  (vt (bitconvert (ld_frag addr:$src1))),
2082                                  (vt RC:$src0))))],
2083                      d>, EVEX, EVEX_K;
2084   }
2085   let mayLoad = 1, SchedRW = [WriteLoad] in
2086     def rmkz : AVX512PI<opc, MRMSrcMem, (outs RC:$dst),
2087                       (ins KRC:$mask, memop:$src),
2088                       !strconcat(OpcodeStr, "\t{$src, ${dst} {${mask}} {z}|",
2089                        "${dst} {${mask}} {z}, $src}"),
2090                       [(set RC:$dst, (vt
2091                            (vselect KRC:$mask,
2092                                      (vt (bitconvert (ld_frag addr:$src))),
2093                                      (vt (bitconvert (zvt immAllZerosV))))))],
2094                       d>, EVEX, EVEX_KZ;
2095   }
2096 }
2097
2098 multiclass avx512_load_vl<bits<8> opc, string OpcodeStr, string ld_pat,
2099                           string elty, string elsz, string vsz512,
2100                           string vsz256, string vsz128, Domain d,
2101                           Predicate prd, bit IsReMaterializable = 1> {
2102   let Predicates = [prd] in
2103   defm Z : avx512_load<opc, OpcodeStr,
2104                        !cast<PatFrag>(ld_pat##"v"##vsz512##elty##elsz),
2105                        !cast<RegisterClass>("VK"##vsz512##"WM"), VR512,
2106                        !cast<ValueType>("v"##vsz512##elty##elsz), v16i32,
2107                        !cast<X86MemOperand>(elty##"512mem"), d,
2108                        IsReMaterializable>, EVEX_V512;
2109
2110   let Predicates = [prd, HasVLX] in {
2111     defm Z256 : avx512_load<opc, OpcodeStr,
2112                        !cast<PatFrag>(ld_pat##!if(!eq(elty,"f"),
2113                              "v"##vsz256##elty##elsz, "v4i64")),
2114                        !cast<RegisterClass>("VK"##vsz256##"WM"), VR256X,
2115                        !cast<ValueType>("v"##vsz256##elty##elsz), v8i32,
2116                        !cast<X86MemOperand>(elty##"256mem"), d,
2117                        IsReMaterializable>, EVEX_V256;
2118
2119     defm Z128 : avx512_load<opc, OpcodeStr,
2120                        !cast<PatFrag>(ld_pat##!if(!eq(elty,"f"),
2121                              "v"##vsz128##elty##elsz, "v2i64")),
2122                        !cast<RegisterClass>("VK"##vsz128##"WM"), VR128X,
2123                        !cast<ValueType>("v"##vsz128##elty##elsz), v4i32,
2124                        !cast<X86MemOperand>(elty##"128mem"), d,
2125                        IsReMaterializable>, EVEX_V128;
2126   }
2127 }
2128
2129
2130 multiclass avx512_store<bits<8> opc, string OpcodeStr, PatFrag st_frag,
2131                         ValueType OpVT, RegisterClass KRC, RegisterClass RC,
2132                         X86MemOperand memop, Domain d> {
2133   let isCodeGenOnly = 1, ForceDisassemble = 1, hasSideEffects = 0 in {
2134   def rr_alt : AVX512PI<opc, MRMDestReg, (outs RC:$dst), (ins RC:$src),
2135               !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"), [], d>,
2136               EVEX;
2137   let Constraints = "$src1 = $dst" in
2138   def rrk_alt : AVX512PI<opc, MRMDestReg, (outs  RC:$dst),
2139                                           (ins RC:$src1, KRC:$mask, RC:$src2),
2140               !strconcat(OpcodeStr,
2141               "\t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"), [], d>,
2142               EVEX, EVEX_K;
2143   def rrkz_alt : AVX512PI<opc, MRMDestReg, (outs  RC:$dst),
2144                                            (ins KRC:$mask, RC:$src),
2145               !strconcat(OpcodeStr,
2146               "\t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
2147               [], d>, EVEX, EVEX_KZ;
2148   }
2149   let mayStore = 1 in {
2150   def mr : AVX512PI<opc, MRMDestMem, (outs), (ins memop:$dst, RC:$src),
2151                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
2152                     [(st_frag (OpVT RC:$src), addr:$dst)], d>, EVEX;
2153   def mrk : AVX512PI<opc, MRMDestMem, (outs),
2154                                       (ins memop:$dst, KRC:$mask, RC:$src),
2155               !strconcat(OpcodeStr,
2156               "\t{$src, ${dst} {${mask}}|${dst} {${mask}}, $src}"),
2157                [], d>, EVEX, EVEX_K;
2158   }
2159 }
2160
2161
2162 multiclass avx512_store_vl<bits<8> opc, string OpcodeStr, string st_pat,
2163                            string st_suff_512, string st_suff_256,
2164                            string st_suff_128, string elty, string elsz,
2165                            string vsz512, string vsz256, string vsz128,
2166                            Domain d, Predicate prd> {
2167   let Predicates = [prd] in
2168   defm Z : avx512_store<opc, OpcodeStr, !cast<PatFrag>(st_pat##st_suff_512),
2169                         !cast<ValueType>("v"##vsz512##elty##elsz),
2170                         !cast<RegisterClass>("VK"##vsz512##"WM"), VR512,
2171                         !cast<X86MemOperand>(elty##"512mem"), d>, EVEX_V512;
2172
2173   let Predicates = [prd, HasVLX] in {
2174     defm Z256 : avx512_store<opc, OpcodeStr, !cast<PatFrag>(st_pat##st_suff_256),
2175                              !cast<ValueType>("v"##vsz256##elty##elsz),
2176                              !cast<RegisterClass>("VK"##vsz256##"WM"), VR256X,
2177                              !cast<X86MemOperand>(elty##"256mem"), d>, EVEX_V256;
2178
2179     defm Z128 : avx512_store<opc, OpcodeStr, !cast<PatFrag>(st_pat##st_suff_128),
2180                              !cast<ValueType>("v"##vsz128##elty##elsz),
2181                              !cast<RegisterClass>("VK"##vsz128##"WM"), VR128X,
2182                              !cast<X86MemOperand>(elty##"128mem"), d>, EVEX_V128;
2183   }
2184 }
2185
2186 defm VMOVAPS : avx512_load_vl<0x28, "vmovaps", "alignedload", "f", "32",
2187                               "16", "8", "4", SSEPackedSingle, HasAVX512>,
2188                avx512_store_vl<0x29, "vmovaps", "alignedstore",
2189                                "512", "256", "", "f", "32", "16", "8", "4",
2190                                SSEPackedSingle, HasAVX512>,
2191                               PS, EVEX_CD8<32, CD8VF>;
2192
2193 defm VMOVAPD : avx512_load_vl<0x28, "vmovapd", "alignedload", "f", "64",
2194                               "8", "4", "2", SSEPackedDouble, HasAVX512>,
2195                avx512_store_vl<0x29, "vmovapd", "alignedstore",
2196                                "512", "256", "", "f", "64", "8", "4", "2",
2197                                SSEPackedDouble, HasAVX512>,
2198                               PD, VEX_W, EVEX_CD8<64, CD8VF>;
2199
2200 defm VMOVUPS : avx512_load_vl<0x10, "vmovups", "load", "f", "32",
2201                               "16", "8", "4", SSEPackedSingle, HasAVX512>,
2202                avx512_store_vl<0x11, "vmovups", "store", "", "", "", "f", "32",
2203                               "16", "8", "4", SSEPackedSingle, HasAVX512>,
2204                               PS, EVEX_CD8<32, CD8VF>;
2205
2206 defm VMOVUPD : avx512_load_vl<0x10, "vmovupd", "load", "f", "64",
2207                               "8", "4", "2", SSEPackedDouble, HasAVX512, 0>,
2208                avx512_store_vl<0x11, "vmovupd", "store", "", "", "", "f", "64",
2209                               "8", "4", "2", SSEPackedDouble, HasAVX512>,
2210                              PD, VEX_W, EVEX_CD8<64, CD8VF>;
2211
2212 def: Pat<(v8f64 (int_x86_avx512_mask_loadu_pd_512 addr:$ptr,
2213                 (bc_v8f64 (v16i32 immAllZerosV)), GR8:$mask)),
2214        (VMOVUPDZrmkz (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)), addr:$ptr)>;
2215
2216 def: Pat<(v16f32 (int_x86_avx512_mask_loadu_ps_512 addr:$ptr,
2217                  (bc_v16f32 (v16i32 immAllZerosV)), GR16:$mask)),
2218        (VMOVUPSZrmkz (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)), addr:$ptr)>;
2219
2220 def: Pat<(v8f64 (int_x86_avx512_mask_load_pd_512 addr:$ptr,
2221                 (bc_v8f64 (v16i32 immAllZerosV)), GR8:$mask)),
2222        (VMOVAPDZrmkz (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)), addr:$ptr)>;
2223
2224 def: Pat<(v16f32 (int_x86_avx512_mask_load_ps_512 addr:$ptr,
2225                  (bc_v16f32 (v16i32 immAllZerosV)), GR16:$mask)),
2226        (VMOVAPSZrmkz (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)), addr:$ptr)>;
2227
2228 def: Pat<(v8f64 (int_x86_avx512_mask_load_pd_512 addr:$ptr,
2229                 (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1))),
2230        (VMOVAPDZrm addr:$ptr)>;
2231
2232 def: Pat<(v16f32 (int_x86_avx512_mask_load_ps_512 addr:$ptr,
2233                  (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1))),
2234        (VMOVAPSZrm addr:$ptr)>;
2235
2236 def: Pat<(int_x86_avx512_mask_storeu_ps_512 addr:$ptr, (v16f32 VR512:$src),
2237           GR16:$mask),
2238          (VMOVUPSZmrk addr:$ptr, (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)),
2239             VR512:$src)>;
2240 def: Pat<(int_x86_avx512_mask_storeu_pd_512 addr:$ptr, (v8f64 VR512:$src),
2241           GR8:$mask),
2242          (VMOVUPDZmrk addr:$ptr, (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)),
2243             VR512:$src)>;
2244
2245 def: Pat<(int_x86_avx512_mask_store_ps_512 addr:$ptr, (v16f32 VR512:$src),
2246           GR16:$mask),
2247          (VMOVAPSZmrk addr:$ptr, (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)),
2248             VR512:$src)>;
2249 def: Pat<(int_x86_avx512_mask_store_pd_512 addr:$ptr, (v8f64 VR512:$src),
2250           GR8:$mask),
2251          (VMOVAPDZmrk addr:$ptr, (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)),
2252             VR512:$src)>;
2253
2254 def: Pat<(masked_store addr:$ptr, VK8WM:$mask, (v8f32 VR256:$src)),
2255          (VMOVUPSZmrk addr:$ptr,
2256          (v16i1 (COPY_TO_REGCLASS VK8WM:$mask, VK16WM)),
2257          (INSERT_SUBREG (v16f32 (IMPLICIT_DEF)), VR256:$src, sub_ymm))>;
2258
2259 def: Pat<(v8f32 (masked_load addr:$ptr, VK8WM:$mask, undef)),
2260          (v8f32 (EXTRACT_SUBREG (v16f32 (VMOVUPSZrmkz
2261           (v16i1 (COPY_TO_REGCLASS VK8WM:$mask, VK16WM)), addr:$ptr)), sub_ymm))>;
2262
2263 def: Pat<(masked_store addr:$ptr, VK16WM:$mask, (v16f32 VR512:$src)),
2264          (VMOVUPSZmrk addr:$ptr, VK16WM:$mask, VR512:$src)>;
2265
2266 def: Pat<(masked_store addr:$ptr, VK8WM:$mask, (v8f64 VR512:$src)),
2267          (VMOVUPDZmrk addr:$ptr, VK8WM:$mask, VR512:$src)>;
2268
2269 def: Pat<(v16f32 (masked_load addr:$ptr, VK16WM:$mask, undef)),
2270          (VMOVUPSZrmkz VK16WM:$mask, addr:$ptr)>;
2271
2272 def: Pat<(v16f32 (masked_load addr:$ptr, VK16WM:$mask,
2273                               (bc_v16f32 (v16i32 immAllZerosV)))),
2274          (VMOVUPSZrmkz VK16WM:$mask, addr:$ptr)>;
2275
2276 def: Pat<(v16f32 (masked_load addr:$ptr, VK16WM:$mask, (v16f32 VR512:$src0))),
2277          (VMOVUPSZrmk VR512:$src0, VK16WM:$mask, addr:$ptr)>;
2278
2279 def: Pat<(v8f64 (masked_load addr:$ptr, VK8WM:$mask, undef)),
2280          (VMOVUPDZrmkz VK8WM:$mask, addr:$ptr)>;
2281
2282 def: Pat<(v8f64 (masked_load addr:$ptr, VK8WM:$mask,
2283                              (bc_v8f64 (v16i32 immAllZerosV)))),
2284          (VMOVUPDZrmkz VK8WM:$mask, addr:$ptr)>;
2285
2286 def: Pat<(v8f64 (masked_load addr:$ptr, VK8WM:$mask, (v8f64 VR512:$src0))),
2287          (VMOVUPDZrmk VR512:$src0, VK8WM:$mask, addr:$ptr)>;
2288
2289 def: Pat<(v8f32 (masked_load addr:$ptr, VK8WM:$mask, (v8f32 VR256:$src0))),
2290          (v8f32 (EXTRACT_SUBREG (v16f32 (VMOVUPSZrmk
2291          (INSERT_SUBREG (v16f32 (IMPLICIT_DEF)), VR256:$src0, sub_ymm),
2292           (v16i1 (COPY_TO_REGCLASS VK8WM:$mask, VK16WM)), addr:$ptr)), sub_ymm))>;
2293
2294 defm VMOVDQA32 : avx512_load_vl<0x6F, "vmovdqa32", "alignedload", "i", "32",
2295                                 "16", "8", "4", SSEPackedInt, HasAVX512>,
2296                  avx512_store_vl<0x7F, "vmovdqa32", "alignedstore",
2297                                  "512", "256", "", "i", "32", "16", "8", "4",
2298                                  SSEPackedInt, HasAVX512>,
2299                                 PD, EVEX_CD8<32, CD8VF>;
2300
2301 defm VMOVDQA64 : avx512_load_vl<0x6F, "vmovdqa64", "alignedload", "i", "64",
2302                                 "8", "4", "2", SSEPackedInt, HasAVX512>,
2303                  avx512_store_vl<0x7F, "vmovdqa64", "alignedstore",
2304                                  "512", "256", "", "i", "64", "8", "4", "2",
2305                                  SSEPackedInt, HasAVX512>,
2306                                 PD, VEX_W, EVEX_CD8<64, CD8VF>;
2307
2308 defm VMOVDQU8 : avx512_load_vl<0x6F, "vmovdqu8", "load", "i", "8",
2309                                "64", "32", "16", SSEPackedInt, HasBWI>,
2310                  avx512_store_vl<0x7F, "vmovdqu8", "store", "", "", "",
2311                                  "i", "8", "64", "32", "16", SSEPackedInt,
2312                                  HasBWI>, XD, EVEX_CD8<8, CD8VF>;
2313
2314 defm VMOVDQU16 : avx512_load_vl<0x6F, "vmovdqu16", "load", "i", "16",
2315                                 "32", "16", "8", SSEPackedInt, HasBWI>,
2316                  avx512_store_vl<0x7F, "vmovdqu16", "store", "", "", "",
2317                                  "i", "16", "32", "16", "8", SSEPackedInt,
2318                                  HasBWI>, XD, VEX_W, EVEX_CD8<16, CD8VF>;
2319
2320 defm VMOVDQU32 : avx512_load_vl<0x6F, "vmovdqu32", "load", "i", "32",
2321                                 "16", "8", "4", SSEPackedInt, HasAVX512>,
2322                  avx512_store_vl<0x7F, "vmovdqu32", "store", "", "", "",
2323                                  "i", "32", "16", "8", "4", SSEPackedInt,
2324                                  HasAVX512>, XS, EVEX_CD8<32, CD8VF>;
2325
2326 defm VMOVDQU64 : avx512_load_vl<0x6F, "vmovdqu64", "load", "i", "64",
2327                                 "8", "4", "2", SSEPackedInt, HasAVX512>,
2328                  avx512_store_vl<0x7F, "vmovdqu64", "store", "", "", "",
2329                                  "i", "64", "8", "4", "2", SSEPackedInt,
2330                                  HasAVX512>, XS, VEX_W, EVEX_CD8<64, CD8VF>;
2331
2332 def: Pat<(v16i32 (int_x86_avx512_mask_loadu_d_512 addr:$ptr,
2333                  (v16i32 immAllZerosV), GR16:$mask)),
2334        (VMOVDQU32Zrmkz (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)), addr:$ptr)>;
2335
2336 def: Pat<(v8i64 (int_x86_avx512_mask_loadu_q_512 addr:$ptr,
2337                 (bc_v8i64 (v16i32 immAllZerosV)), GR8:$mask)),
2338        (VMOVDQU64Zrmkz (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)), addr:$ptr)>;
2339
2340 def: Pat<(int_x86_avx512_mask_storeu_d_512 addr:$ptr, (v16i32 VR512:$src),
2341             GR16:$mask),
2342          (VMOVDQU32Zmrk addr:$ptr, (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)),
2343             VR512:$src)>;
2344 def: Pat<(int_x86_avx512_mask_storeu_q_512 addr:$ptr, (v8i64 VR512:$src),
2345             GR8:$mask),
2346          (VMOVDQU64Zmrk addr:$ptr, (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)),
2347             VR512:$src)>;
2348
2349 let AddedComplexity = 20 in {
2350 def : Pat<(v8i64 (vselect VK8WM:$mask, (v8i64 VR512:$src),
2351                           (bc_v8i64 (v16i32 immAllZerosV)))),
2352                   (VMOVDQU64Zrrkz VK8WM:$mask, VR512:$src)>;
2353
2354 def : Pat<(v8i64 (vselect VK8WM:$mask, (bc_v8i64 (v16i32 immAllZerosV)),
2355                           (v8i64 VR512:$src))),
2356    (VMOVDQU64Zrrkz (COPY_TO_REGCLASS (KNOTWrr (COPY_TO_REGCLASS VK8:$mask, VK16)),
2357                                               VK8), VR512:$src)>;
2358
2359 def : Pat<(v16i32 (vselect VK16WM:$mask, (v16i32 VR512:$src),
2360                            (v16i32 immAllZerosV))),
2361                   (VMOVDQU32Zrrkz VK16WM:$mask, VR512:$src)>;
2362
2363 def : Pat<(v16i32 (vselect VK16WM:$mask, (v16i32 immAllZerosV),
2364                            (v16i32 VR512:$src))),
2365                   (VMOVDQU32Zrrkz (KNOTWrr VK16WM:$mask), VR512:$src)>;
2366 }
2367
2368 def: Pat<(v16i32 (masked_load addr:$ptr, VK16WM:$mask, (v16i32 immAllZerosV))),
2369          (VMOVDQU32Zrmkz VK16WM:$mask, addr:$ptr)>;
2370
2371 def: Pat<(v16i32 (masked_load addr:$ptr, VK16WM:$mask, undef)),
2372          (VMOVDQU32Zrmkz VK16WM:$mask, addr:$ptr)>;
2373
2374 def: Pat<(v16i32 (masked_load addr:$ptr, VK16WM:$mask, (v16i32 VR512:$src0))),
2375          (VMOVDQU32Zrmk VR512:$src0, VK16WM:$mask, addr:$ptr)>;
2376
2377 def: Pat<(v8i64 (masked_load addr:$ptr, VK8WM:$mask,
2378                              (bc_v8i64 (v16i32 immAllZerosV)))),
2379          (VMOVDQU64Zrmkz VK8WM:$mask, addr:$ptr)>;
2380
2381 def: Pat<(v8i64 (masked_load addr:$ptr, VK8WM:$mask, undef)),
2382          (VMOVDQU64Zrmkz VK8WM:$mask, addr:$ptr)>;
2383
2384 def: Pat<(v8i64 (masked_load addr:$ptr, VK8WM:$mask, (v8i64 VR512:$src0))),
2385          (VMOVDQU64Zrmk VR512:$src0, VK8WM:$mask, addr:$ptr)>;
2386
2387 def: Pat<(masked_store addr:$ptr, VK16WM:$mask, (v16i32 VR512:$src)),
2388          (VMOVDQU32Zmrk addr:$ptr, VK16WM:$mask, VR512:$src)>;
2389
2390 def: Pat<(masked_store addr:$ptr, VK8WM:$mask, (v8i64 VR512:$src)),
2391          (VMOVDQU64Zmrk addr:$ptr, VK8WM:$mask, VR512:$src)>;
2392
2393 // SKX replacement
2394 def: Pat<(masked_store addr:$ptr, VK8WM:$mask, (v8i32 VR256:$src)),
2395          (VMOVDQU32Z256mrk addr:$ptr, VK8WM:$mask, VR256:$src)>;
2396
2397 // KNL replacement
2398 def: Pat<(masked_store addr:$ptr, VK8WM:$mask, (v8i32 VR256:$src)),
2399          (VMOVDQU32Zmrk addr:$ptr,
2400          (v16i1 (COPY_TO_REGCLASS VK8WM:$mask, VK16WM)),
2401          (INSERT_SUBREG (v16i32 (IMPLICIT_DEF)), VR256:$src, sub_ymm))>;
2402
2403 def: Pat<(v8i32 (masked_load addr:$ptr, VK8WM:$mask, undef)),
2404          (v8i32 (EXTRACT_SUBREG (v16i32 (VMOVDQU32Zrmkz
2405           (v16i1 (COPY_TO_REGCLASS VK8WM:$mask, VK16WM)), addr:$ptr)), sub_ymm))>;
2406
2407
2408 // Move Int Doubleword to Packed Double Int
2409 //
2410 def VMOVDI2PDIZrr : AVX512BI<0x6E, MRMSrcReg, (outs VR128X:$dst), (ins GR32:$src),
2411                       "vmovd\t{$src, $dst|$dst, $src}",
2412                       [(set VR128X:$dst,
2413                         (v4i32 (scalar_to_vector GR32:$src)))], IIC_SSE_MOVDQ>,
2414                         EVEX, VEX_LIG;
2415 def VMOVDI2PDIZrm : AVX512BI<0x6E, MRMSrcMem, (outs VR128X:$dst), (ins i32mem:$src),
2416                       "vmovd\t{$src, $dst|$dst, $src}",
2417                       [(set VR128X:$dst,
2418                         (v4i32 (scalar_to_vector (loadi32 addr:$src))))],
2419                         IIC_SSE_MOVDQ>, EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2420 def VMOV64toPQIZrr : AVX512BI<0x6E, MRMSrcReg, (outs VR128X:$dst), (ins GR64:$src),
2421                       "vmovq\t{$src, $dst|$dst, $src}",
2422                         [(set VR128X:$dst,
2423                           (v2i64 (scalar_to_vector GR64:$src)))],
2424                           IIC_SSE_MOVDQ>, EVEX, VEX_W, VEX_LIG;
2425 let isCodeGenOnly = 1 in {
2426 def VMOV64toSDZrr : AVX512BI<0x6E, MRMSrcReg, (outs FR64:$dst), (ins GR64:$src),
2427                        "vmovq\t{$src, $dst|$dst, $src}",
2428                        [(set FR64:$dst, (bitconvert GR64:$src))],
2429                        IIC_SSE_MOVDQ>, EVEX, VEX_W, Sched<[WriteMove]>;
2430 def VMOVSDto64Zrr : AVX512BI<0x7E, MRMDestReg, (outs GR64:$dst), (ins FR64:$src),
2431                          "vmovq\t{$src, $dst|$dst, $src}",
2432                          [(set GR64:$dst, (bitconvert FR64:$src))],
2433                          IIC_SSE_MOVDQ>, EVEX, VEX_W, Sched<[WriteMove]>;
2434 }
2435 def VMOVSDto64Zmr : AVX512BI<0x7E, MRMDestMem, (outs), (ins i64mem:$dst, FR64:$src),
2436                          "vmovq\t{$src, $dst|$dst, $src}",
2437                          [(store (i64 (bitconvert FR64:$src)), addr:$dst)],
2438                          IIC_SSE_MOVDQ>, EVEX, VEX_W, Sched<[WriteStore]>,
2439                          EVEX_CD8<64, CD8VT1>;
2440
2441 // Move Int Doubleword to Single Scalar
2442 //
2443 let isCodeGenOnly = 1 in {
2444 def VMOVDI2SSZrr  : AVX512BI<0x6E, MRMSrcReg, (outs FR32X:$dst), (ins GR32:$src),
2445                       "vmovd\t{$src, $dst|$dst, $src}",
2446                       [(set FR32X:$dst, (bitconvert GR32:$src))],
2447                       IIC_SSE_MOVDQ>, EVEX, VEX_LIG;
2448
2449 def VMOVDI2SSZrm  : AVX512BI<0x6E, MRMSrcMem, (outs FR32X:$dst), (ins i32mem:$src),
2450                       "vmovd\t{$src, $dst|$dst, $src}",
2451                       [(set FR32X:$dst, (bitconvert (loadi32 addr:$src)))],
2452                       IIC_SSE_MOVDQ>, EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2453 }
2454
2455 // Move doubleword from xmm register to r/m32
2456 //
2457 def VMOVPDI2DIZrr  : AVX512BI<0x7E, MRMDestReg, (outs GR32:$dst), (ins VR128X:$src),
2458                        "vmovd\t{$src, $dst|$dst, $src}",
2459                        [(set GR32:$dst, (vector_extract (v4i32 VR128X:$src),
2460                                         (iPTR 0)))], IIC_SSE_MOVD_ToGP>,
2461                        EVEX, VEX_LIG;
2462 def VMOVPDI2DIZmr  : AVX512BI<0x7E, MRMDestMem, (outs),
2463                        (ins i32mem:$dst, VR128X:$src),
2464                        "vmovd\t{$src, $dst|$dst, $src}",
2465                        [(store (i32 (vector_extract (v4i32 VR128X:$src),
2466                                      (iPTR 0))), addr:$dst)], IIC_SSE_MOVDQ>,
2467                        EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2468
2469 // Move quadword from xmm1 register to r/m64
2470 //
2471 def VMOVPQIto64Zrr : I<0x7E, MRMDestReg, (outs GR64:$dst), (ins VR128X:$src),
2472                       "vmovq\t{$src, $dst|$dst, $src}",
2473                       [(set GR64:$dst, (extractelt (v2i64 VR128X:$src),
2474                                                    (iPTR 0)))],
2475                       IIC_SSE_MOVD_ToGP>, PD, EVEX, VEX_LIG, VEX_W,
2476                       Requires<[HasAVX512, In64BitMode]>;
2477
2478 def VMOVPQIto64Zmr : I<0xD6, MRMDestMem, (outs),
2479                        (ins i64mem:$dst, VR128X:$src),
2480                        "vmovq\t{$src, $dst|$dst, $src}",
2481                        [(store (extractelt (v2i64 VR128X:$src), (iPTR 0)),
2482                                addr:$dst)], IIC_SSE_MOVDQ>,
2483                        EVEX, PD, VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>,
2484                        Sched<[WriteStore]>, Requires<[HasAVX512, In64BitMode]>;
2485
2486 // Move Scalar Single to Double Int
2487 //
2488 let isCodeGenOnly = 1 in {
2489 def VMOVSS2DIZrr  : AVX512BI<0x7E, MRMDestReg, (outs GR32:$dst),
2490                       (ins FR32X:$src),
2491                       "vmovd\t{$src, $dst|$dst, $src}",
2492                       [(set GR32:$dst, (bitconvert FR32X:$src))],
2493                       IIC_SSE_MOVD_ToGP>, EVEX, VEX_LIG;
2494 def VMOVSS2DIZmr  : AVX512BI<0x7E, MRMDestMem, (outs),
2495                       (ins i32mem:$dst, FR32X:$src),
2496                       "vmovd\t{$src, $dst|$dst, $src}",
2497                       [(store (i32 (bitconvert FR32X:$src)), addr:$dst)],
2498                       IIC_SSE_MOVDQ>, EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2499 }
2500
2501 // Move Quadword Int to Packed Quadword Int
2502 //
2503 def VMOVQI2PQIZrm : AVX512BI<0x6E, MRMSrcMem, (outs VR128X:$dst),
2504                       (ins i64mem:$src),
2505                       "vmovq\t{$src, $dst|$dst, $src}",
2506                       [(set VR128X:$dst,
2507                         (v2i64 (scalar_to_vector (loadi64 addr:$src))))]>,
2508                       EVEX, VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
2509
2510 //===----------------------------------------------------------------------===//
2511 // AVX-512  MOVSS, MOVSD
2512 //===----------------------------------------------------------------------===//
2513
2514 multiclass avx512_move_scalar <string asm, RegisterClass RC,
2515                               SDNode OpNode, ValueType vt,
2516                               X86MemOperand x86memop, PatFrag mem_pat> {
2517   let hasSideEffects = 0 in {
2518   def rr : SI<0x10, MRMSrcReg, (outs VR128X:$dst), (ins VR128X:$src1, RC:$src2),
2519               !strconcat(asm, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2520               [(set VR128X:$dst, (vt (OpNode VR128X:$src1,
2521                                       (scalar_to_vector RC:$src2))))],
2522               IIC_SSE_MOV_S_RR>, EVEX_4V, VEX_LIG;
2523   let Constraints = "$src1 = $dst" in
2524   def rrk : SI<0x10, MRMSrcReg, (outs VR128X:$dst),
2525               (ins VR128X:$src1, VK1WM:$mask, RC:$src2, RC:$src3),
2526               !strconcat(asm,
2527                 "\t{$src3, $src2, $dst {${mask}}|$dst {${mask}}, $src2, $src3}"),
2528               [], IIC_SSE_MOV_S_RR>, EVEX_4V, VEX_LIG, EVEX_K;
2529   def rm : SI<0x10, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
2530               !strconcat(asm, "\t{$src, $dst|$dst, $src}"),
2531               [(set RC:$dst, (mem_pat addr:$src))], IIC_SSE_MOV_S_RM>,
2532               EVEX, VEX_LIG;
2533   let mayStore = 1 in {
2534   def mr: SI<0x11, MRMDestMem, (outs), (ins x86memop:$dst, RC:$src),
2535              !strconcat(asm, "\t{$src, $dst|$dst, $src}"),
2536              [(store RC:$src, addr:$dst)], IIC_SSE_MOV_S_MR>,
2537              EVEX, VEX_LIG;
2538   def mrk: SI<0x11, MRMDestMem, (outs), (ins x86memop:$dst, VK1WM:$mask, RC:$src),
2539              !strconcat(asm, "\t{$src, $dst {${mask}}|$dst {${mask}}, $src}"),
2540              [], IIC_SSE_MOV_S_MR>,
2541              EVEX, VEX_LIG, EVEX_K;
2542   } // mayStore
2543   } //hasSideEffects = 0
2544 }
2545
2546 let ExeDomain = SSEPackedSingle in
2547 defm VMOVSSZ : avx512_move_scalar<"movss", FR32X, X86Movss, v4f32, f32mem,
2548                                  loadf32>, XS, EVEX_CD8<32, CD8VT1>;
2549
2550 let ExeDomain = SSEPackedDouble in
2551 defm VMOVSDZ : avx512_move_scalar<"movsd", FR64X, X86Movsd, v2f64, f64mem,
2552                                  loadf64>, XD, VEX_W, EVEX_CD8<64, CD8VT1>;
2553
2554 def : Pat<(f32 (X86select VK1WM:$mask, (f32 FR32X:$src1), (f32 FR32X:$src2))),
2555           (COPY_TO_REGCLASS (VMOVSSZrrk (COPY_TO_REGCLASS FR32X:$src2, VR128X),
2556            VK1WM:$mask, (f32 (IMPLICIT_DEF)), FR32X:$src1), FR32X)>;
2557
2558 def : Pat<(f64 (X86select VK1WM:$mask, (f64 FR64X:$src1), (f64 FR64X:$src2))),
2559           (COPY_TO_REGCLASS (VMOVSDZrrk (COPY_TO_REGCLASS FR64X:$src2, VR128X),
2560            VK1WM:$mask, (f64 (IMPLICIT_DEF)), FR64X:$src1), FR64X)>;
2561
2562 def : Pat<(int_x86_avx512_mask_store_ss addr:$dst, VR128X:$src, GR8:$mask),
2563           (VMOVSSZmrk addr:$dst, (i1 (COPY_TO_REGCLASS GR8:$mask, VK1WM)),
2564            (COPY_TO_REGCLASS VR128X:$src, FR32X))>;
2565
2566 // For the disassembler
2567 let isCodeGenOnly = 1, ForceDisassemble = 1, hasSideEffects = 0 in {
2568   def VMOVSSZrr_REV : SI<0x11, MRMDestReg, (outs VR128X:$dst),
2569                         (ins VR128X:$src1, FR32X:$src2),
2570                         "movss\t{$src2, $src1, $dst|$dst, $src1, $src2}", [],
2571                         IIC_SSE_MOV_S_RR>,
2572                         XS, EVEX_4V, VEX_LIG;
2573   def VMOVSDZrr_REV : SI<0x11, MRMDestReg, (outs VR128X:$dst),
2574                         (ins VR128X:$src1, FR64X:$src2),
2575                         "movsd\t{$src2, $src1, $dst|$dst, $src1, $src2}", [],
2576                         IIC_SSE_MOV_S_RR>,
2577                         XD, EVEX_4V, VEX_LIG, VEX_W;
2578 }
2579
2580 let Predicates = [HasAVX512] in {
2581   let AddedComplexity = 15 in {
2582   // Move scalar to XMM zero-extended, zeroing a VR128X then do a
2583   // MOVS{S,D} to the lower bits.
2584   def : Pat<(v4f32 (X86vzmovl (v4f32 (scalar_to_vector FR32X:$src)))),
2585             (VMOVSSZrr (v4f32 (V_SET0)), FR32X:$src)>;
2586   def : Pat<(v4f32 (X86vzmovl (v4f32 VR128X:$src))),
2587             (VMOVSSZrr (v4f32 (V_SET0)), (COPY_TO_REGCLASS VR128X:$src, FR32X))>;
2588   def : Pat<(v4i32 (X86vzmovl (v4i32 VR128X:$src))),
2589             (VMOVSSZrr (v4i32 (V_SET0)), (COPY_TO_REGCLASS VR128X:$src, FR32X))>;
2590   def : Pat<(v2f64 (X86vzmovl (v2f64 (scalar_to_vector FR64X:$src)))),
2591             (VMOVSDZrr (v2f64 (V_SET0)), FR64X:$src)>;
2592
2593   // Move low f32 and clear high bits.
2594   def : Pat<(v8f32 (X86vzmovl (v8f32 VR256X:$src))),
2595             (SUBREG_TO_REG (i32 0),
2596              (VMOVSSZrr (v4f32 (V_SET0)),
2597               (EXTRACT_SUBREG (v8f32 VR256X:$src), sub_xmm)), sub_xmm)>;
2598   def : Pat<(v8i32 (X86vzmovl (v8i32 VR256X:$src))),
2599             (SUBREG_TO_REG (i32 0),
2600              (VMOVSSZrr (v4i32 (V_SET0)),
2601                        (EXTRACT_SUBREG (v8i32 VR256X:$src), sub_xmm)), sub_xmm)>;
2602   }
2603
2604   let AddedComplexity = 20 in {
2605   // MOVSSrm zeros the high parts of the register; represent this
2606   // with SUBREG_TO_REG. The AVX versions also write: DST[255:128] <- 0
2607   def : Pat<(v4f32 (X86vzmovl (v4f32 (scalar_to_vector (loadf32 addr:$src))))),
2608             (COPY_TO_REGCLASS (VMOVSSZrm addr:$src), VR128X)>;
2609   def : Pat<(v4f32 (scalar_to_vector (loadf32 addr:$src))),
2610             (COPY_TO_REGCLASS (VMOVSSZrm addr:$src), VR128X)>;
2611   def : Pat<(v4f32 (X86vzmovl (loadv4f32 addr:$src))),
2612             (COPY_TO_REGCLASS (VMOVSSZrm addr:$src), VR128X)>;
2613
2614   // MOVSDrm zeros the high parts of the register; represent this
2615   // with SUBREG_TO_REG. The AVX versions also write: DST[255:128] <- 0
2616   def : Pat<(v2f64 (X86vzmovl (v2f64 (scalar_to_vector (loadf64 addr:$src))))),
2617             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
2618   def : Pat<(v2f64 (scalar_to_vector (loadf64 addr:$src))),
2619             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
2620   def : Pat<(v2f64 (X86vzmovl (loadv2f64 addr:$src))),
2621             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
2622   def : Pat<(v2f64 (X86vzmovl (bc_v2f64 (loadv4f32 addr:$src)))),
2623             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
2624   def : Pat<(v2f64 (X86vzload addr:$src)),
2625             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
2626
2627   // Represent the same patterns above but in the form they appear for
2628   // 256-bit types
2629   def : Pat<(v8i32 (X86vzmovl (insert_subvector undef,
2630                    (v4i32 (scalar_to_vector (loadi32 addr:$src))), (iPTR 0)))),
2631             (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrm addr:$src), sub_xmm)>;
2632   def : Pat<(v8f32 (X86vzmovl (insert_subvector undef,
2633                    (v4f32 (scalar_to_vector (loadf32 addr:$src))), (iPTR 0)))),
2634             (SUBREG_TO_REG (i32 0), (VMOVSSZrm addr:$src), sub_xmm)>;
2635   def : Pat<(v4f64 (X86vzmovl (insert_subvector undef,
2636                    (v2f64 (scalar_to_vector (loadf64 addr:$src))), (iPTR 0)))),
2637             (SUBREG_TO_REG (i32 0), (VMOVSDZrm addr:$src), sub_xmm)>;
2638   }
2639   def : Pat<(v8f32 (X86vzmovl (insert_subvector undef,
2640                    (v4f32 (scalar_to_vector FR32X:$src)), (iPTR 0)))),
2641             (SUBREG_TO_REG (i32 0), (v4f32 (VMOVSSZrr (v4f32 (V_SET0)),
2642                                             FR32X:$src)), sub_xmm)>;
2643   def : Pat<(v4f64 (X86vzmovl (insert_subvector undef,
2644                    (v2f64 (scalar_to_vector FR64X:$src)), (iPTR 0)))),
2645             (SUBREG_TO_REG (i64 0), (v2f64 (VMOVSDZrr (v2f64 (V_SET0)),
2646                                      FR64X:$src)), sub_xmm)>;
2647   def : Pat<(v4i64 (X86vzmovl (insert_subvector undef,
2648                    (v2i64 (scalar_to_vector (loadi64 addr:$src))), (iPTR 0)))),
2649             (SUBREG_TO_REG (i64 0), (VMOVQI2PQIZrm addr:$src), sub_xmm)>;
2650
2651   // Move low f64 and clear high bits.
2652   def : Pat<(v4f64 (X86vzmovl (v4f64 VR256X:$src))),
2653             (SUBREG_TO_REG (i32 0),
2654              (VMOVSDZrr (v2f64 (V_SET0)),
2655                        (EXTRACT_SUBREG (v4f64 VR256X:$src), sub_xmm)), sub_xmm)>;
2656
2657   def : Pat<(v4i64 (X86vzmovl (v4i64 VR256X:$src))),
2658             (SUBREG_TO_REG (i32 0), (VMOVSDZrr (v2i64 (V_SET0)),
2659                        (EXTRACT_SUBREG (v4i64 VR256X:$src), sub_xmm)), sub_xmm)>;
2660
2661   // Extract and store.
2662   def : Pat<(store (f32 (vector_extract (v4f32 VR128X:$src), (iPTR 0))),
2663                    addr:$dst),
2664             (VMOVSSZmr addr:$dst, (COPY_TO_REGCLASS (v4f32 VR128X:$src), FR32X))>;
2665   def : Pat<(store (f64 (vector_extract (v2f64 VR128X:$src), (iPTR 0))),
2666                    addr:$dst),
2667             (VMOVSDZmr addr:$dst, (COPY_TO_REGCLASS (v2f64 VR128X:$src), FR64X))>;
2668
2669   // Shuffle with VMOVSS
2670   def : Pat<(v4i32 (X86Movss VR128X:$src1, VR128X:$src2)),
2671             (VMOVSSZrr (v4i32 VR128X:$src1),
2672                       (COPY_TO_REGCLASS (v4i32 VR128X:$src2), FR32X))>;
2673   def : Pat<(v4f32 (X86Movss VR128X:$src1, VR128X:$src2)),
2674             (VMOVSSZrr (v4f32 VR128X:$src1),
2675                       (COPY_TO_REGCLASS (v4f32 VR128X:$src2), FR32X))>;
2676
2677   // 256-bit variants
2678   def : Pat<(v8i32 (X86Movss VR256X:$src1, VR256X:$src2)),
2679             (SUBREG_TO_REG (i32 0),
2680               (VMOVSSZrr (EXTRACT_SUBREG (v8i32 VR256X:$src1), sub_xmm),
2681                         (EXTRACT_SUBREG (v8i32 VR256X:$src2), sub_xmm)),
2682               sub_xmm)>;
2683   def : Pat<(v8f32 (X86Movss VR256X:$src1, VR256X:$src2)),
2684             (SUBREG_TO_REG (i32 0),
2685               (VMOVSSZrr (EXTRACT_SUBREG (v8f32 VR256X:$src1), sub_xmm),
2686                         (EXTRACT_SUBREG (v8f32 VR256X:$src2), sub_xmm)),
2687               sub_xmm)>;
2688
2689   // Shuffle with VMOVSD
2690   def : Pat<(v2i64 (X86Movsd VR128X:$src1, VR128X:$src2)),
2691             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2692   def : Pat<(v2f64 (X86Movsd VR128X:$src1, VR128X:$src2)),
2693             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2694   def : Pat<(v4f32 (X86Movsd VR128X:$src1, VR128X:$src2)),
2695             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2696   def : Pat<(v4i32 (X86Movsd VR128X:$src1, VR128X:$src2)),
2697             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2698
2699   // 256-bit variants
2700   def : Pat<(v4i64 (X86Movsd VR256X:$src1, VR256X:$src2)),
2701             (SUBREG_TO_REG (i32 0),
2702               (VMOVSDZrr (EXTRACT_SUBREG (v4i64 VR256X:$src1), sub_xmm),
2703                         (EXTRACT_SUBREG (v4i64 VR256X:$src2), sub_xmm)),
2704               sub_xmm)>;
2705   def : Pat<(v4f64 (X86Movsd VR256X:$src1, VR256X:$src2)),
2706             (SUBREG_TO_REG (i32 0),
2707               (VMOVSDZrr (EXTRACT_SUBREG (v4f64 VR256X:$src1), sub_xmm),
2708                         (EXTRACT_SUBREG (v4f64 VR256X:$src2), sub_xmm)),
2709               sub_xmm)>;
2710
2711   def : Pat<(v2f64 (X86Movlpd VR128X:$src1, VR128X:$src2)),
2712             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2713   def : Pat<(v2i64 (X86Movlpd VR128X:$src1, VR128X:$src2)),
2714             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2715   def : Pat<(v4f32 (X86Movlps VR128X:$src1, VR128X:$src2)),
2716             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2717   def : Pat<(v4i32 (X86Movlps VR128X:$src1, VR128X:$src2)),
2718             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2719 }
2720
2721 let AddedComplexity = 15 in
2722 def VMOVZPQILo2PQIZrr : AVX512XSI<0x7E, MRMSrcReg, (outs VR128X:$dst),
2723                                 (ins VR128X:$src),
2724                                 "vmovq\t{$src, $dst|$dst, $src}",
2725                                 [(set VR128X:$dst, (v2i64 (X86vzmovl
2726                                                    (v2i64 VR128X:$src))))],
2727                                 IIC_SSE_MOVQ_RR>, EVEX, VEX_W;
2728
2729 let AddedComplexity = 20 in
2730 def VMOVZPQILo2PQIZrm : AVX512XSI<0x7E, MRMSrcMem, (outs VR128X:$dst),
2731                                  (ins i128mem:$src),
2732                                  "vmovq\t{$src, $dst|$dst, $src}",
2733                                  [(set VR128X:$dst, (v2i64 (X86vzmovl
2734                                                      (loadv2i64 addr:$src))))],
2735                                  IIC_SSE_MOVDQ>, EVEX, VEX_W,
2736                                  EVEX_CD8<8, CD8VT8>;
2737
2738 let Predicates = [HasAVX512] in {
2739   // AVX 128-bit movd/movq instruction write zeros in the high 128-bit part.
2740   let AddedComplexity = 20 in {
2741     def : Pat<(v4i32 (X86vzmovl (v4i32 (scalar_to_vector (loadi32 addr:$src))))),
2742               (VMOVDI2PDIZrm addr:$src)>;
2743     def : Pat<(v2i64 (X86vzmovl (v2i64 (scalar_to_vector GR64:$src)))),
2744               (VMOV64toPQIZrr GR64:$src)>;
2745     def : Pat<(v4i32 (X86vzmovl (v4i32 (scalar_to_vector GR32:$src)))),
2746               (VMOVDI2PDIZrr GR32:$src)>;
2747
2748     def : Pat<(v4i32 (X86vzmovl (bc_v4i32 (loadv4f32 addr:$src)))),
2749               (VMOVDI2PDIZrm addr:$src)>;
2750     def : Pat<(v4i32 (X86vzmovl (bc_v4i32 (loadv2i64 addr:$src)))),
2751               (VMOVDI2PDIZrm addr:$src)>;
2752     def : Pat<(v2i64 (X86vzmovl (loadv2i64 addr:$src))),
2753             (VMOVZPQILo2PQIZrm addr:$src)>;
2754     def : Pat<(v2f64 (X86vzmovl (v2f64 VR128X:$src))),
2755             (VMOVZPQILo2PQIZrr VR128X:$src)>;
2756     def : Pat<(v2i64 (X86vzload addr:$src)),
2757             (VMOVZPQILo2PQIZrm addr:$src)>;
2758   }
2759
2760   // Use regular 128-bit instructions to match 256-bit scalar_to_vec+zext.
2761   def : Pat<(v8i32 (X86vzmovl (insert_subvector undef,
2762                                (v4i32 (scalar_to_vector GR32:$src)),(iPTR 0)))),
2763             (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrr GR32:$src), sub_xmm)>;
2764   def : Pat<(v4i64 (X86vzmovl (insert_subvector undef,
2765                                (v2i64 (scalar_to_vector GR64:$src)),(iPTR 0)))),
2766             (SUBREG_TO_REG (i64 0), (VMOV64toPQIZrr GR64:$src), sub_xmm)>;
2767 }
2768
2769 def : Pat<(v16i32 (X86Vinsert (v16i32 immAllZerosV), GR32:$src2, (iPTR 0))),
2770         (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrr GR32:$src2), sub_xmm)>;
2771
2772 def : Pat<(v8i64 (X86Vinsert (bc_v8i64 (v16i32 immAllZerosV)), GR64:$src2, (iPTR 0))),
2773         (SUBREG_TO_REG (i32 0), (VMOV64toPQIZrr GR64:$src2), sub_xmm)>;
2774
2775 def : Pat<(v16i32 (X86Vinsert undef, GR32:$src2, (iPTR 0))),
2776         (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrr GR32:$src2), sub_xmm)>;
2777
2778 def : Pat<(v8i64 (X86Vinsert undef, GR64:$src2, (iPTR 0))),
2779         (SUBREG_TO_REG (i32 0), (VMOV64toPQIZrr GR64:$src2), sub_xmm)>;
2780
2781 //===----------------------------------------------------------------------===//
2782 // AVX-512 - Non-temporals
2783 //===----------------------------------------------------------------------===//
2784 let SchedRW = [WriteLoad] in {
2785   def VMOVNTDQAZrm : AVX512PI<0x2A, MRMSrcMem, (outs VR512:$dst),
2786                         (ins i512mem:$src), "vmovntdqa\t{$src, $dst|$dst, $src}",
2787                         [(set VR512:$dst, (int_x86_avx512_movntdqa addr:$src))],
2788                         SSEPackedInt>, EVEX, T8PD, EVEX_V512,
2789                         EVEX_CD8<64, CD8VF>;
2790
2791   let Predicates = [HasAVX512, HasVLX] in {
2792     def VMOVNTDQAZ256rm : AVX512PI<0x2A, MRMSrcMem, (outs VR256X:$dst),
2793                              (ins i256mem:$src),
2794                              "vmovntdqa\t{$src, $dst|$dst, $src}", [],
2795                              SSEPackedInt>, EVEX, T8PD, EVEX_V256,
2796                              EVEX_CD8<64, CD8VF>;
2797
2798     def VMOVNTDQAZ128rm : AVX512PI<0x2A, MRMSrcMem, (outs VR128X:$dst),
2799                              (ins i128mem:$src),
2800                              "vmovntdqa\t{$src, $dst|$dst, $src}", [],
2801                              SSEPackedInt>, EVEX, T8PD, EVEX_V128,
2802                              EVEX_CD8<64, CD8VF>;
2803   }
2804 }
2805
2806 multiclass avx512_movnt<bits<8> opc, string OpcodeStr, PatFrag st_frag,
2807                         ValueType OpVT, RegisterClass RC, X86MemOperand memop,
2808                         Domain d, InstrItinClass itin = IIC_SSE_MOVNT> {
2809   let SchedRW = [WriteStore], mayStore = 1,
2810       AddedComplexity = 400 in
2811   def mr : AVX512PI<opc, MRMDestMem, (outs), (ins memop:$dst, RC:$src),
2812                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
2813                     [(st_frag (OpVT RC:$src), addr:$dst)], d, itin>, EVEX;
2814 }
2815
2816 multiclass avx512_movnt_vl<bits<8> opc, string OpcodeStr, PatFrag st_frag,
2817                            string elty, string elsz, string vsz512,
2818                            string vsz256, string vsz128, Domain d,
2819                            Predicate prd, InstrItinClass itin = IIC_SSE_MOVNT> {
2820   let Predicates = [prd] in
2821   defm Z : avx512_movnt<opc, OpcodeStr, st_frag,
2822                         !cast<ValueType>("v"##vsz512##elty##elsz), VR512,
2823                         !cast<X86MemOperand>(elty##"512mem"), d, itin>,
2824                         EVEX_V512;
2825
2826   let Predicates = [prd, HasVLX] in {
2827     defm Z256 : avx512_movnt<opc, OpcodeStr, st_frag,
2828                              !cast<ValueType>("v"##vsz256##elty##elsz), VR256X,
2829                              !cast<X86MemOperand>(elty##"256mem"), d, itin>,
2830                              EVEX_V256;
2831
2832     defm Z128 : avx512_movnt<opc, OpcodeStr, st_frag,
2833                              !cast<ValueType>("v"##vsz128##elty##elsz), VR128X,
2834                              !cast<X86MemOperand>(elty##"128mem"), d, itin>,
2835                              EVEX_V128;
2836   }
2837 }
2838
2839 defm VMOVNTDQ : avx512_movnt_vl<0xE7, "vmovntdq", alignednontemporalstore,
2840                                 "i", "64", "8", "4", "2", SSEPackedInt,
2841                                 HasAVX512>, PD, EVEX_CD8<64, CD8VF>;
2842
2843 defm VMOVNTPD : avx512_movnt_vl<0x2B, "vmovntpd", alignednontemporalstore,
2844                                 "f", "64", "8", "4", "2", SSEPackedDouble,
2845                                 HasAVX512>, PD, VEX_W, EVEX_CD8<64, CD8VF>;
2846
2847 defm VMOVNTPS : avx512_movnt_vl<0x2B, "vmovntps", alignednontemporalstore,
2848                                 "f", "32", "16", "8", "4", SSEPackedSingle,
2849                                 HasAVX512>, PS, EVEX_CD8<32, CD8VF>;
2850
2851 //===----------------------------------------------------------------------===//
2852 // AVX-512 - Integer arithmetic
2853 //
2854 multiclass avx512_binop_rm<bits<8> opc, string OpcodeStr, SDNode OpNode,
2855                            X86VectorVTInfo _, OpndItins itins,
2856                            bit IsCommutable = 0> {
2857   defm rr : AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
2858                     (ins _.RC:$src1, _.RC:$src2), OpcodeStr##_.Suffix,
2859                     "$src2, $src1", "$src1, $src2",
2860                     (_.VT (OpNode _.RC:$src1, _.RC:$src2)),
2861                     "", itins.rr, IsCommutable>,
2862             AVX512BIBase, EVEX_4V;
2863
2864   let mayLoad = 1 in
2865     defm rm : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
2866                     (ins _.RC:$src1, _.MemOp:$src2), OpcodeStr##_.Suffix,
2867                     "$src2, $src1", "$src1, $src2",
2868                     (_.VT (OpNode _.RC:$src1,
2869                                   (bitconvert (_.LdFrag addr:$src2)))),
2870                     "", itins.rm>,
2871               AVX512BIBase, EVEX_4V;
2872 }
2873
2874 multiclass avx512_binop_rmb<bits<8> opc, string OpcodeStr, SDNode OpNode,
2875                             X86VectorVTInfo _, OpndItins itins,
2876                             bit IsCommutable = 0> :
2877            avx512_binop_rm<opc, OpcodeStr, OpNode, _, itins, IsCommutable> {
2878   let mayLoad = 1 in
2879     defm rmb : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
2880                     (ins _.RC:$src1, _.ScalarMemOp:$src2), OpcodeStr##_.Suffix,
2881                     "${src2}"##_.BroadcastStr##", $src1",
2882                     "$src1, ${src2}"##_.BroadcastStr,
2883                     (_.VT (OpNode _.RC:$src1,
2884                                   (X86VBroadcast
2885                                       (_.ScalarLdFrag addr:$src2)))),
2886                     "", itins.rm>,
2887                AVX512BIBase, EVEX_4V, EVEX_B;
2888 }
2889
2890 multiclass avx512_binop_rm_vl<bits<8> opc, string OpcodeStr, SDNode OpNode,
2891                               AVX512VLVectorVTInfo VTInfo, OpndItins itins,
2892                               Predicate prd, bit IsCommutable = 0> {
2893   let Predicates = [prd] in
2894     defm Z : avx512_binop_rm<opc, OpcodeStr, OpNode, VTInfo.info512, itins,
2895                              IsCommutable>, EVEX_V512;
2896
2897   let Predicates = [prd, HasVLX] in {
2898     defm Z256 : avx512_binop_rm<opc, OpcodeStr, OpNode, VTInfo.info256, itins,
2899                              IsCommutable>, EVEX_V256;
2900     defm Z128 : avx512_binop_rm<opc, OpcodeStr, OpNode, VTInfo.info128, itins,
2901                              IsCommutable>, EVEX_V128;
2902   }
2903 }
2904
2905 multiclass avx512_binop_rmb_vl<bits<8> opc, string OpcodeStr, SDNode OpNode,
2906                                AVX512VLVectorVTInfo VTInfo, OpndItins itins,
2907                                Predicate prd, bit IsCommutable = 0> {
2908   let Predicates = [prd] in
2909     defm Z : avx512_binop_rmb<opc, OpcodeStr, OpNode, VTInfo.info512, itins,
2910                              IsCommutable>, EVEX_V512;
2911
2912   let Predicates = [prd, HasVLX] in {
2913     defm Z256 : avx512_binop_rmb<opc, OpcodeStr, OpNode, VTInfo.info256, itins,
2914                              IsCommutable>, EVEX_V256;
2915     defm Z128 : avx512_binop_rmb<opc, OpcodeStr, OpNode, VTInfo.info128, itins,
2916                              IsCommutable>, EVEX_V128;
2917   }
2918 }
2919
2920 multiclass avx512_binop_rm_vl_q<bits<8> opc, string OpcodeStr, SDNode OpNode,
2921                                 OpndItins itins, Predicate prd,
2922                                 bit IsCommutable = 0> {
2923   defm NAME : avx512_binop_rmb_vl<opc, OpcodeStr, OpNode, avx512vl_i64_info,
2924                                itins, prd, IsCommutable>,
2925                                VEX_W, EVEX_CD8<64, CD8VF>;
2926 }
2927
2928 multiclass avx512_binop_rm_vl_d<bits<8> opc, string OpcodeStr, SDNode OpNode,
2929                                 OpndItins itins, Predicate prd,
2930                                 bit IsCommutable = 0> {
2931   defm NAME : avx512_binop_rmb_vl<opc, OpcodeStr, OpNode, avx512vl_i32_info,
2932                                itins, prd, IsCommutable>, EVEX_CD8<32, CD8VF>;
2933 }
2934
2935 multiclass avx512_binop_rm_vl_w<bits<8> opc, string OpcodeStr, SDNode OpNode,
2936                                 OpndItins itins, Predicate prd,
2937                                 bit IsCommutable = 0> {
2938   defm NAME : avx512_binop_rm_vl<opc, OpcodeStr, OpNode, avx512vl_i16_info,
2939                               itins, prd, IsCommutable>, EVEX_CD8<16, CD8VF>;
2940 }
2941
2942 multiclass avx512_binop_rm_vl_b<bits<8> opc, string OpcodeStr, SDNode OpNode,
2943                                 OpndItins itins, Predicate prd,
2944                                 bit IsCommutable = 0> {
2945   defm NAME : avx512_binop_rm_vl<opc, OpcodeStr, OpNode, avx512vl_i8_info,
2946                               itins, prd, IsCommutable>, EVEX_CD8<8, CD8VF>;
2947 }
2948
2949 multiclass avx512_binop_rm_vl_dq<bits<8> opc_d, bits<8> opc_q, string OpcodeStr,
2950                                  SDNode OpNode, OpndItins itins, Predicate prd,
2951                                  bit IsCommutable = 0> {
2952   defm Q : avx512_binop_rm_vl_q<opc_q, OpcodeStr, OpNode, itins, prd,
2953                                    IsCommutable>;
2954
2955   defm D : avx512_binop_rm_vl_d<opc_d, OpcodeStr, OpNode, itins, prd,
2956                                    IsCommutable>;
2957 }
2958
2959 multiclass avx512_binop_rm_vl_bw<bits<8> opc_b, bits<8> opc_w, string OpcodeStr,
2960                                  SDNode OpNode, OpndItins itins, Predicate prd,
2961                                  bit IsCommutable = 0> {
2962   defm W : avx512_binop_rm_vl_w<opc_w, OpcodeStr, OpNode, itins, prd,
2963                                    IsCommutable>;
2964
2965   defm B : avx512_binop_rm_vl_b<opc_b, OpcodeStr, OpNode, itins, prd,
2966                                    IsCommutable>;
2967 }
2968
2969 multiclass avx512_binop_rm_vl_all<bits<8> opc_b, bits<8> opc_w,
2970                                   bits<8> opc_d, bits<8> opc_q,
2971                                   string OpcodeStr, SDNode OpNode,
2972                                   OpndItins itins, bit IsCommutable = 0> {
2973   defm NAME : avx512_binop_rm_vl_dq<opc_d, opc_q, OpcodeStr, OpNode,
2974                                     itins, HasAVX512, IsCommutable>,
2975               avx512_binop_rm_vl_bw<opc_b, opc_w, OpcodeStr, OpNode,
2976                                     itins, HasBWI, IsCommutable>;
2977 }
2978
2979 multiclass avx512_binop_rm2<bits<8> opc, string OpcodeStr, ValueType DstVT,
2980                             ValueType SrcVT, RegisterClass KRC, RegisterClass RC,
2981                             PatFrag memop_frag, X86MemOperand x86memop,
2982                             PatFrag scalar_mfrag, X86MemOperand x86scalar_mop,
2983                             string BrdcstStr, OpndItins itins, bit IsCommutable = 0> {
2984   let isCommutable = IsCommutable in
2985   {
2986     def rr : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
2987        (ins RC:$src1, RC:$src2),
2988        !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2989        []>, EVEX_4V;
2990     def rrk : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
2991                (ins KRC:$mask, RC:$src1, RC:$src2),
2992                !strconcat(OpcodeStr,
2993                   "\t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
2994                [], itins.rr>, EVEX_4V, EVEX_K;
2995     def rrkz : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
2996                 (ins KRC:$mask, RC:$src1, RC:$src2),
2997                 !strconcat(OpcodeStr, "\t{$src2, $src1, $dst {${mask}} {z}" ,
2998                     "|$dst {${mask}} {z}, $src1, $src2}"),
2999                 [], itins.rr>, EVEX_4V, EVEX_KZ;
3000   }
3001   let mayLoad = 1 in {
3002     def rm : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
3003               (ins RC:$src1, x86memop:$src2),
3004               !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3005               []>, EVEX_4V;
3006     def rmk : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
3007                (ins KRC:$mask, RC:$src1, x86memop:$src2),
3008                !strconcat(OpcodeStr,
3009                    "\t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
3010                [], itins.rm>, EVEX_4V, EVEX_K;
3011     def rmkz : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
3012                 (ins KRC:$mask, RC:$src1, x86memop:$src2),
3013                 !strconcat(OpcodeStr,
3014                     "\t{$src2, $src1, $dst {${mask}} {z}|$dst {${mask}} {z}, $src1, $src2}"),
3015                 [], itins.rm>, EVEX_4V, EVEX_KZ;
3016     def rmb : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
3017                (ins RC:$src1, x86scalar_mop:$src2),
3018                !strconcat(OpcodeStr, "\t{${src2}", BrdcstStr,
3019                           ", $src1, $dst|$dst, $src1, ${src2}", BrdcstStr, "}"),
3020                [], itins.rm>, EVEX_4V, EVEX_B;
3021     def rmbk : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
3022                 (ins KRC:$mask, RC:$src1, x86scalar_mop:$src2),
3023                 !strconcat(OpcodeStr, "\t{${src2}", BrdcstStr,
3024                            ", $src1, $dst {${mask}}|$dst {${mask}}, $src1, ${src2}",
3025                            BrdcstStr, "}"),
3026                 [], itins.rm>, EVEX_4V, EVEX_B, EVEX_K;
3027     def rmbkz : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
3028                  (ins KRC:$mask, RC:$src1, x86scalar_mop:$src2),
3029                  !strconcat(OpcodeStr, "\t{${src2}", BrdcstStr,
3030                             ", $src1, $dst {${mask}} {z}|$dst {${mask}} {z}, $src1, ${src2}",
3031                             BrdcstStr, "}"),
3032                  [], itins.rm>, EVEX_4V, EVEX_B, EVEX_KZ;
3033   }
3034 }
3035
3036 defm VPADD : avx512_binop_rm_vl_all<0xFC, 0xFD, 0xFE, 0xD4, "vpadd", add,
3037                                     SSE_INTALU_ITINS_P, 1>;
3038 defm VPSUB : avx512_binop_rm_vl_all<0xF8, 0xF9, 0xFA, 0xFB, "vpsub", sub,
3039                                     SSE_INTALU_ITINS_P, 0>;
3040 defm VPMULLD : avx512_binop_rm_vl_d<0x40, "vpmull", mul,
3041                                    SSE_INTALU_ITINS_P, HasAVX512, 1>, T8PD;
3042 defm VPMULLW : avx512_binop_rm_vl_w<0xD5, "vpmull", mul,
3043                                    SSE_INTALU_ITINS_P, HasBWI, 1>;
3044 defm VPMULLQ : avx512_binop_rm_vl_q<0x40, "vpmull", mul,
3045                                    SSE_INTALU_ITINS_P, HasDQI, 1>, T8PD;
3046
3047 defm VPMULDQZ : avx512_binop_rm2<0x28, "vpmuldq", v8i64, v16i32, VK8WM, VR512,
3048                    loadv8i64, i512mem, loadi64, i64mem, "{1to8}",
3049                    SSE_INTALU_ITINS_P, 1>, T8PD, EVEX_V512,
3050                    EVEX_CD8<64, CD8VF>, VEX_W;
3051
3052 defm VPMULUDQZ : avx512_binop_rm2<0xF4, "vpmuludq", v8i64, v16i32, VK8WM, VR512,
3053                    loadv8i64, i512mem, loadi64, i64mem, "{1to8}",
3054                    SSE_INTMUL_ITINS_P, 1>, EVEX_V512, EVEX_CD8<64, CD8VF>, VEX_W;
3055
3056 def : Pat<(v8i64 (X86pmuludq (v16i32 VR512:$src1), (v16i32 VR512:$src2))),
3057           (VPMULUDQZrr VR512:$src1, VR512:$src2)>;
3058
3059 def : Pat<(v8i64 (int_x86_avx512_mask_pmulu_dq_512 (v16i32 VR512:$src1),
3060            (v16i32 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
3061           (VPMULUDQZrr VR512:$src1, VR512:$src2)>;
3062 def : Pat<(v8i64 (int_x86_avx512_mask_pmul_dq_512 (v16i32 VR512:$src1),
3063            (v16i32 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
3064           (VPMULDQZrr VR512:$src1, VR512:$src2)>;
3065
3066 defm VPMAXSB : avx512_binop_rm_vl_b<0x3C, "vpmaxs", X86smax,
3067                                      SSE_INTALU_ITINS_P, HasBWI, 1>, T8PD;
3068 defm VPMAXSW : avx512_binop_rm_vl_w<0xEE, "vpmaxs", X86smax,
3069                                      SSE_INTALU_ITINS_P, HasBWI, 1>;
3070 defm VPMAXS : avx512_binop_rm_vl_dq<0x3D, 0x3D, "vpmaxs", X86smax,
3071                                      SSE_INTALU_ITINS_P, HasAVX512, 1>, T8PD;
3072
3073 defm VPMAXUB : avx512_binop_rm_vl_b<0xDE, "vpmaxu", X86umax,
3074                                      SSE_INTALU_ITINS_P, HasBWI, 1>;
3075 defm VPMAXUW : avx512_binop_rm_vl_w<0x3E, "vpmaxu", X86umax,
3076                                      SSE_INTALU_ITINS_P, HasBWI, 1>, T8PD;
3077 defm VPMAXU : avx512_binop_rm_vl_dq<0x3F, 0x3F, "vpmaxu", X86umax,
3078                                      SSE_INTALU_ITINS_P, HasAVX512, 1>, T8PD;
3079
3080 defm VPMINSB : avx512_binop_rm_vl_b<0x38, "vpmins", X86smin,
3081                                      SSE_INTALU_ITINS_P, HasBWI, 1>, T8PD;
3082 defm VPMINSW : avx512_binop_rm_vl_w<0xEA, "vpmins", X86smin,
3083                                      SSE_INTALU_ITINS_P, HasBWI, 1>;
3084 defm VPMINS : avx512_binop_rm_vl_dq<0x39, 0x39, "vpmins", X86smin,
3085                                      SSE_INTALU_ITINS_P, HasAVX512, 1>, T8PD;
3086
3087 defm VPMINUB : avx512_binop_rm_vl_b<0xDA, "vpminu", X86umin,
3088                                      SSE_INTALU_ITINS_P, HasBWI, 1>;
3089 defm VPMINUW : avx512_binop_rm_vl_w<0x3A, "vpminu", X86umin,
3090                                      SSE_INTALU_ITINS_P, HasBWI, 1>, T8PD;
3091 defm VPMINU : avx512_binop_rm_vl_dq<0x3B, 0x3B, "vpminu", X86umin,
3092                                      SSE_INTALU_ITINS_P, HasAVX512, 1>, T8PD;
3093
3094 def : Pat <(v16i32 (int_x86_avx512_mask_pmaxs_d_512 (v16i32 VR512:$src1),
3095                     (v16i32 VR512:$src2), (v16i32 immAllZerosV), (i16 -1))),
3096            (VPMAXSDZrr VR512:$src1, VR512:$src2)>;
3097 def : Pat <(v16i32 (int_x86_avx512_mask_pmaxu_d_512 (v16i32 VR512:$src1),
3098                     (v16i32 VR512:$src2), (v16i32 immAllZerosV), (i16 -1))),
3099            (VPMAXUDZrr VR512:$src1, VR512:$src2)>;
3100 def : Pat <(v8i64 (int_x86_avx512_mask_pmaxs_q_512 (v8i64 VR512:$src1),
3101                 (v8i64 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
3102            (VPMAXSQZrr VR512:$src1, VR512:$src2)>;
3103 def : Pat <(v8i64 (int_x86_avx512_mask_pmaxu_q_512 (v8i64 VR512:$src1),
3104                 (v8i64 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
3105            (VPMAXUQZrr VR512:$src1, VR512:$src2)>;
3106 def : Pat <(v16i32 (int_x86_avx512_mask_pmins_d_512 (v16i32 VR512:$src1),
3107                     (v16i32 VR512:$src2), (v16i32 immAllZerosV), (i16 -1))),
3108            (VPMINSDZrr VR512:$src1, VR512:$src2)>;
3109 def : Pat <(v16i32 (int_x86_avx512_mask_pminu_d_512 (v16i32 VR512:$src1),
3110                     (v16i32 VR512:$src2), (v16i32 immAllZerosV), (i16 -1))),
3111            (VPMINUDZrr VR512:$src1, VR512:$src2)>;
3112 def : Pat <(v8i64 (int_x86_avx512_mask_pmins_q_512 (v8i64 VR512:$src1),
3113                 (v8i64 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
3114            (VPMINSQZrr VR512:$src1, VR512:$src2)>;
3115 def : Pat <(v8i64 (int_x86_avx512_mask_pminu_q_512 (v8i64 VR512:$src1),
3116                 (v8i64 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
3117            (VPMINUQZrr VR512:$src1, VR512:$src2)>;
3118 //===----------------------------------------------------------------------===//
3119 // AVX-512 - Unpack Instructions
3120 //===----------------------------------------------------------------------===//
3121
3122 multiclass avx512_unpack_fp<bits<8> opc, SDNode OpNode, ValueType vt,
3123                                    PatFrag mem_frag, RegisterClass RC,
3124                                    X86MemOperand x86memop, string asm,
3125                                    Domain d> {
3126     def rr : AVX512PI<opc, MRMSrcReg,
3127                 (outs RC:$dst), (ins RC:$src1, RC:$src2),
3128                 asm, [(set RC:$dst,
3129                            (vt (OpNode RC:$src1, RC:$src2)))],
3130                            d>, EVEX_4V;
3131     def rm : AVX512PI<opc, MRMSrcMem,
3132                 (outs RC:$dst), (ins RC:$src1, x86memop:$src2),
3133                 asm, [(set RC:$dst,
3134                        (vt (OpNode RC:$src1,
3135                             (bitconvert (mem_frag addr:$src2)))))],
3136                         d>, EVEX_4V;
3137 }
3138
3139 defm VUNPCKHPSZ: avx512_unpack_fp<0x15, X86Unpckh, v16f32, loadv8f64,
3140       VR512, f512mem, "vunpckhps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3141       SSEPackedSingle>, PS, EVEX_V512, EVEX_CD8<32, CD8VF>;
3142 defm VUNPCKHPDZ: avx512_unpack_fp<0x15, X86Unpckh, v8f64, loadv8f64,
3143       VR512, f512mem, "vunpckhpd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3144       SSEPackedDouble>, PD, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
3145 defm VUNPCKLPSZ: avx512_unpack_fp<0x14, X86Unpckl, v16f32, loadv8f64,
3146       VR512, f512mem, "vunpcklps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3147       SSEPackedSingle>, PS, EVEX_V512, EVEX_CD8<32, CD8VF>;
3148 defm VUNPCKLPDZ: avx512_unpack_fp<0x14, X86Unpckl, v8f64, loadv8f64,
3149       VR512, f512mem, "vunpcklpd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3150       SSEPackedDouble>, PD, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
3151
3152 multiclass avx512_unpack_int<bits<8> opc, string OpcodeStr, SDNode OpNode,
3153                         ValueType OpVT, RegisterClass RC, PatFrag memop_frag,
3154                         X86MemOperand x86memop> {
3155   def rr : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
3156        (ins RC:$src1, RC:$src2),
3157        !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3158        [(set RC:$dst, (OpVT (OpNode (OpVT RC:$src1), (OpVT RC:$src2))))],
3159        IIC_SSE_UNPCK>, EVEX_4V;
3160   def rm : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
3161        (ins RC:$src1, x86memop:$src2),
3162        !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3163        [(set RC:$dst, (OpVT (OpNode (OpVT RC:$src1),
3164                                      (bitconvert (memop_frag addr:$src2)))))],
3165                                      IIC_SSE_UNPCK>, EVEX_4V;
3166 }
3167 defm VPUNPCKLDQZ  : avx512_unpack_int<0x62, "vpunpckldq", X86Unpckl, v16i32,
3168                                 VR512, loadv16i32, i512mem>, EVEX_V512,
3169                                 EVEX_CD8<32, CD8VF>;
3170 defm VPUNPCKLQDQZ : avx512_unpack_int<0x6C, "vpunpcklqdq", X86Unpckl, v8i64,
3171                                 VR512, loadv8i64, i512mem>, EVEX_V512,
3172                                 VEX_W, EVEX_CD8<64, CD8VF>;
3173 defm VPUNPCKHDQZ  : avx512_unpack_int<0x6A, "vpunpckhdq", X86Unpckh, v16i32,
3174                                 VR512, loadv16i32, i512mem>, EVEX_V512,
3175                                 EVEX_CD8<32, CD8VF>;
3176 defm VPUNPCKHQDQZ : avx512_unpack_int<0x6D, "vpunpckhqdq", X86Unpckh, v8i64,
3177                                 VR512, loadv8i64, i512mem>, EVEX_V512,
3178                                 VEX_W, EVEX_CD8<64, CD8VF>;
3179 //===----------------------------------------------------------------------===//
3180 // AVX-512 - PSHUFD
3181 //
3182
3183 multiclass avx512_pshuf_imm<bits<8> opc, string OpcodeStr, RegisterClass RC,
3184                          SDNode OpNode, PatFrag mem_frag,
3185                          X86MemOperand x86memop, ValueType OpVT> {
3186   def ri : AVX512Ii8<opc, MRMSrcReg, (outs RC:$dst),
3187                      (ins RC:$src1, u8imm:$src2),
3188                      !strconcat(OpcodeStr,
3189                          "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3190                      [(set RC:$dst,
3191                        (OpVT (OpNode RC:$src1, (i8 imm:$src2))))]>,
3192                      EVEX;
3193   def mi : AVX512Ii8<opc, MRMSrcMem, (outs RC:$dst),
3194                      (ins x86memop:$src1, u8imm:$src2),
3195                      !strconcat(OpcodeStr,
3196                          "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3197                      [(set RC:$dst,
3198                        (OpVT (OpNode (mem_frag addr:$src1),
3199                               (i8 imm:$src2))))]>, EVEX;
3200 }
3201
3202 defm VPSHUFDZ : avx512_pshuf_imm<0x70, "vpshufd", VR512, X86PShufd, loadv16i32,
3203                       i512mem, v16i32>, PD, EVEX_V512, EVEX_CD8<32, CD8VF>;
3204
3205 //===----------------------------------------------------------------------===//
3206 // AVX-512  Logical Instructions
3207 //===----------------------------------------------------------------------===//
3208
3209 defm VPAND : avx512_binop_rm_vl_dq<0xDB, 0xDB, "vpand", and,
3210                                   SSE_INTALU_ITINS_P, HasAVX512, 1>;
3211 defm VPOR : avx512_binop_rm_vl_dq<0xEB, 0xEB, "vpor", or,
3212                                   SSE_INTALU_ITINS_P, HasAVX512, 1>;
3213 defm VPXOR : avx512_binop_rm_vl_dq<0xEF, 0xEF, "vpxor", xor,
3214                                   SSE_INTALU_ITINS_P, HasAVX512, 1>;
3215 defm VPANDN : avx512_binop_rm_vl_dq<0xDF, 0xDF, "vpandn", X86andnp,
3216                                   SSE_INTALU_ITINS_P, HasAVX512, 1>;
3217
3218 //===----------------------------------------------------------------------===//
3219 // AVX-512  FP arithmetic
3220 //===----------------------------------------------------------------------===//
3221
3222 multiclass avx512_binop_s<bits<8> opc, string OpcodeStr, SDNode OpNode,
3223                                   SizeItins itins> {
3224   defm SSZ : sse12_fp_scalar<opc, !strconcat(OpcodeStr, "ss"), OpNode, FR32X,
3225                              f32mem, itins.s, 0>, XS, EVEX_4V, VEX_LIG,
3226                              EVEX_CD8<32, CD8VT1>;
3227   defm SDZ : sse12_fp_scalar<opc, !strconcat(OpcodeStr, "sd"), OpNode, FR64X,
3228                              f64mem, itins.d, 0>, XD, VEX_W, EVEX_4V, VEX_LIG,
3229                              EVEX_CD8<64, CD8VT1>;
3230 }
3231
3232 let isCommutable = 1 in {
3233 defm VADD : avx512_binop_s<0x58, "add", fadd, SSE_ALU_ITINS_S>;
3234 defm VMUL : avx512_binop_s<0x59, "mul", fmul, SSE_ALU_ITINS_S>;
3235 defm VMIN : avx512_binop_s<0x5D, "min", X86fmin, SSE_ALU_ITINS_S>;
3236 defm VMAX : avx512_binop_s<0x5F, "max", X86fmax, SSE_ALU_ITINS_S>;
3237 }
3238 let isCommutable = 0 in {
3239 defm VSUB : avx512_binop_s<0x5C, "sub", fsub, SSE_ALU_ITINS_S>;
3240 defm VDIV : avx512_binop_s<0x5E, "div", fdiv, SSE_ALU_ITINS_S>;
3241 }
3242
3243 multiclass avx512_fp_packed<bits<8> opc, string OpcodeStr, SDNode OpNode,
3244                             X86VectorVTInfo _, bit IsCommutable> {
3245   defm rr: AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
3246                   (ins _.RC:$src1, _.RC:$src2), OpcodeStr##_.Suffix,
3247                   "$src2, $src1", "$src1, $src2",
3248                   (_.VT (OpNode _.RC:$src1, _.RC:$src2))>, EVEX_4V;
3249   let mayLoad = 1 in {
3250     defm rm: AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
3251                     (ins _.RC:$src1, _.MemOp:$src2), OpcodeStr##_.Suffix,
3252                     "$src2, $src1", "$src1, $src2",
3253                     (OpNode _.RC:$src1, (_.LdFrag addr:$src2))>, EVEX_4V;
3254     defm rmb: AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
3255                      (ins _.RC:$src1, _.ScalarMemOp:$src2), OpcodeStr##_.Suffix,
3256                      "${src2}"##_.BroadcastStr##", $src1",
3257                      "$src1, ${src2}"##_.BroadcastStr,
3258                      (OpNode  _.RC:$src1, (_.VT (X86VBroadcast
3259                                                 (_.ScalarLdFrag addr:$src2))))>,
3260                      EVEX_4V, EVEX_B;
3261   }//let mayLoad = 1
3262 }
3263
3264 multiclass avx512_fp_binop_p<bits<8> opc, string OpcodeStr, SDNode OpNode,
3265                              bit IsCommutable = 0> {
3266   defm PSZ : avx512_fp_packed<opc, OpcodeStr, OpNode, v16f32_info,
3267                               IsCommutable>, EVEX_V512, PS,
3268                               EVEX_CD8<32, CD8VF>;
3269   defm PDZ : avx512_fp_packed<opc, OpcodeStr, OpNode, v8f64_info,
3270                               IsCommutable>, EVEX_V512, PD, VEX_W,
3271                               EVEX_CD8<64, CD8VF>;
3272
3273     // Define only if AVX512VL feature is present.
3274   let Predicates = [HasVLX] in {
3275     defm PSZ128 : avx512_fp_packed<opc, OpcodeStr, OpNode, v4f32x_info,
3276                                    IsCommutable>, EVEX_V128, PS,
3277                                    EVEX_CD8<32, CD8VF>;
3278     defm PSZ256 : avx512_fp_packed<opc, OpcodeStr, OpNode, v8f32x_info,
3279                                    IsCommutable>, EVEX_V256, PS,
3280                                    EVEX_CD8<32, CD8VF>;
3281     defm PDZ128 : avx512_fp_packed<opc, OpcodeStr, OpNode, v2f64x_info,
3282                                    IsCommutable>, EVEX_V128, PD, VEX_W,
3283                                    EVEX_CD8<64, CD8VF>;
3284     defm PDZ256 : avx512_fp_packed<opc, OpcodeStr, OpNode, v4f64x_info,
3285                                    IsCommutable>, EVEX_V256, PD, VEX_W,
3286                                    EVEX_CD8<64, CD8VF>;
3287   }
3288 }
3289
3290 defm VADD : avx512_fp_binop_p<0x58, "vadd", fadd, 1>;
3291 defm VMUL : avx512_fp_binop_p<0x59, "vmul", fmul, 1>;
3292 defm VMIN : avx512_fp_binop_p<0x5D, "vmin", X86fmin, 1>;
3293 defm VMAX : avx512_fp_binop_p<0x5F, "vmax", X86fmax, 1>;
3294 defm VSUB : avx512_fp_binop_p<0x5C, "vsub", fsub>;
3295 defm VDIV : avx512_fp_binop_p<0x5E, "vdiv", fdiv>;
3296
3297 def : Pat<(v16f32 (int_x86_avx512_mask_max_ps_512 (v16f32 VR512:$src1),
3298                    (v16f32 VR512:$src2), (bc_v16f32 (v16i32 immAllZerosV)),
3299                    (i16 -1), FROUND_CURRENT)),
3300           (VMAXPSZrr VR512:$src1, VR512:$src2)>;
3301
3302 def : Pat<(v8f64 (int_x86_avx512_mask_max_pd_512 (v8f64 VR512:$src1),
3303                    (v8f64 VR512:$src2), (bc_v8f64 (v16i32 immAllZerosV)),
3304                    (i8 -1), FROUND_CURRENT)),
3305           (VMAXPDZrr VR512:$src1, VR512:$src2)>;
3306
3307 def : Pat<(v16f32 (int_x86_avx512_mask_min_ps_512 (v16f32 VR512:$src1),
3308                    (v16f32 VR512:$src2), (bc_v16f32 (v16i32 immAllZerosV)),
3309                    (i16 -1), FROUND_CURRENT)),
3310           (VMINPSZrr VR512:$src1, VR512:$src2)>;
3311
3312 def : Pat<(v8f64 (int_x86_avx512_mask_min_pd_512 (v8f64 VR512:$src1),
3313                    (v8f64 VR512:$src2), (bc_v8f64 (v16i32 immAllZerosV)),
3314                    (i8 -1), FROUND_CURRENT)),
3315           (VMINPDZrr VR512:$src1, VR512:$src2)>;
3316 //===----------------------------------------------------------------------===//
3317 // AVX-512  VPTESTM instructions
3318 //===----------------------------------------------------------------------===//
3319
3320 multiclass avx512_vptest<bits<8> opc, string OpcodeStr, RegisterClass KRC,
3321               RegisterClass RC, X86MemOperand x86memop, PatFrag memop_frag,
3322               SDNode OpNode, ValueType vt> {
3323   def rr : AVX512PI<opc, MRMSrcReg,
3324              (outs KRC:$dst), (ins RC:$src1, RC:$src2),
3325              !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3326              [(set KRC:$dst, (OpNode (vt RC:$src1), (vt RC:$src2)))],
3327              SSEPackedInt>, EVEX_4V;
3328   def rm : AVX512PI<opc, MRMSrcMem,
3329              (outs KRC:$dst), (ins RC:$src1, x86memop:$src2),
3330              !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3331              [(set KRC:$dst, (OpNode (vt RC:$src1),
3332               (bitconvert (memop_frag addr:$src2))))], SSEPackedInt>, EVEX_4V;
3333 }
3334
3335 defm VPTESTMDZ  : avx512_vptest<0x27, "vptestmd", VK16, VR512,  f512mem,
3336                               loadv16i32, X86testm, v16i32>, T8PD, EVEX_V512,
3337                               EVEX_CD8<32, CD8VF>;
3338 defm VPTESTMQZ  : avx512_vptest<0x27, "vptestmq", VK8, VR512,  f512mem,
3339                               loadv8i64, X86testm, v8i64>, T8PD, EVEX_V512, VEX_W,
3340                               EVEX_CD8<64, CD8VF>;
3341
3342 let Predicates = [HasCDI] in {
3343 defm VPTESTNMDZ  : avx512_vptest<0x27, "vptestnmd", VK16, VR512,  f512mem,
3344                               loadv16i32, X86testnm, v16i32>, T8XS, EVEX_V512,
3345                               EVEX_CD8<32, CD8VF>;
3346 defm VPTESTNMQZ  : avx512_vptest<0x27, "vptestnmq", VK8, VR512,  f512mem,
3347                               loadv8i64, X86testnm, v8i64>, T8XS, EVEX_V512, VEX_W,
3348                               EVEX_CD8<64, CD8VF>;
3349 }
3350
3351 def : Pat <(i16 (int_x86_avx512_mask_ptestm_d_512 (v16i32 VR512:$src1),
3352                  (v16i32 VR512:$src2), (i16 -1))),
3353                  (COPY_TO_REGCLASS (VPTESTMDZrr VR512:$src1, VR512:$src2), GR16)>;
3354
3355 def : Pat <(i8 (int_x86_avx512_mask_ptestm_q_512 (v8i64 VR512:$src1),
3356                  (v8i64 VR512:$src2), (i8 -1))),
3357                  (COPY_TO_REGCLASS (VPTESTMQZrr VR512:$src1, VR512:$src2), GR8)>;
3358
3359 //===----------------------------------------------------------------------===//
3360 // AVX-512  Shift instructions
3361 //===----------------------------------------------------------------------===//
3362 multiclass avx512_shift_rmi<bits<8> opc, Format ImmFormR, Format ImmFormM,
3363                          string OpcodeStr, SDNode OpNode, X86VectorVTInfo _> {
3364   defm ri : AVX512_maskable<opc, ImmFormR, _, (outs _.RC:$dst),
3365                    (ins _.RC:$src1, u8imm:$src2), OpcodeStr,
3366                       "$src2, $src1", "$src1, $src2",
3367                    (_.VT (OpNode _.RC:$src1, (i8 imm:$src2))),
3368                    " ",  SSE_INTSHIFT_ITINS_P.rr>, AVX512BIi8Base, EVEX_4V;
3369   defm mi : AVX512_maskable<opc, ImmFormM, _, (outs _.RC:$dst),
3370                    (ins _.MemOp:$src1, u8imm:$src2), OpcodeStr,
3371                        "$src2, $src1", "$src1, $src2",
3372                    (_.VT (OpNode (_.LdFrag addr:$src1), (i8 imm:$src2))),
3373                    " ",  SSE_INTSHIFT_ITINS_P.rm>, AVX512BIi8Base, EVEX_4V;
3374 }
3375
3376 multiclass avx512_shift_rrm<bits<8> opc, string OpcodeStr, SDNode OpNode,
3377                             ValueType SrcVT, PatFrag bc_frag, X86VectorVTInfo _> {
3378    // src2 is always 128-bit
3379   defm rr : AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
3380                    (ins _.RC:$src1, VR128X:$src2), OpcodeStr,
3381                       "$src2, $src1", "$src1, $src2",
3382                    (_.VT (OpNode _.RC:$src1, (SrcVT VR128X:$src2))),
3383                    " ",  SSE_INTSHIFT_ITINS_P.rr>, AVX512BIBase, EVEX_4V;
3384   defm rm : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
3385                    (ins _.RC:$src1, i128mem:$src2), OpcodeStr,
3386                        "$src2, $src1", "$src1, $src2",
3387                    (_.VT (OpNode _.RC:$src1, (bc_frag (loadv2i64 addr:$src2)))),
3388                    " ",  SSE_INTSHIFT_ITINS_P.rm>, AVX512BIBase, EVEX_4V;
3389 }
3390
3391 multiclass avx512_shift_sizes<bits<8> opc, string OpcodeStr, SDNode OpNode,
3392                                   ValueType SrcVT, PatFrag bc_frag, X86VectorVTInfo _> {
3393   defm Z : avx512_shift_rrm<opc, OpcodeStr, OpNode, SrcVT, bc_frag, _>, EVEX_V512;
3394 }
3395
3396 multiclass avx512_shift_types<bits<8> opcd, bits<8> opcq, string OpcodeStr,
3397                                  SDNode OpNode> {
3398   defm D : avx512_shift_sizes<opcd, OpcodeStr#"d", OpNode, v4i32, bc_v4i32,
3399                                  v16i32_info>, EVEX_CD8<32, CD8VQ>;
3400   defm Q : avx512_shift_sizes<opcq, OpcodeStr#"q", OpNode, v2i64, bc_v2i64,
3401                                  v8i64_info>, EVEX_CD8<64, CD8VQ>, VEX_W;
3402 }
3403
3404 defm VPSRLDZ : avx512_shift_rmi<0x72, MRM2r, MRM2m, "vpsrld", X86vsrli,
3405                            v16i32_info>,
3406                            EVEX_V512, EVEX_CD8<32, CD8VF>;
3407 defm VPSRLQZ : avx512_shift_rmi<0x73, MRM2r, MRM2m, "vpsrlq", X86vsrli,
3408                            v8i64_info>, EVEX_V512,
3409                            EVEX_CD8<64, CD8VF>, VEX_W;
3410
3411 defm VPSLLDZ : avx512_shift_rmi<0x72, MRM6r, MRM6m, "vpslld", X86vshli,
3412                            v16i32_info>, EVEX_V512,
3413                            EVEX_CD8<32, CD8VF>;
3414 defm VPSLLQZ : avx512_shift_rmi<0x73, MRM6r, MRM6m, "vpsllq", X86vshli,
3415                            v8i64_info>, EVEX_V512,
3416                            EVEX_CD8<64, CD8VF>, VEX_W;
3417
3418 defm VPSRADZ : avx512_shift_rmi<0x72, MRM4r, MRM4m, "vpsrad", X86vsrai,
3419                            v16i32_info>,
3420                            EVEX_V512, EVEX_CD8<32, CD8VF>;
3421 defm VPSRAQZ : avx512_shift_rmi<0x72, MRM4r, MRM4m, "vpsraq", X86vsrai,
3422                            v8i64_info>, EVEX_V512,
3423                            EVEX_CD8<64, CD8VF>, VEX_W;
3424
3425 defm VPSLL : avx512_shift_types<0xF2, 0xF3, "vpsll", X86vshl>;
3426 defm VPSRA : avx512_shift_types<0xE2, 0xE2, "vpsra", X86vsra>;
3427 defm VPSRL : avx512_shift_types<0xD2, 0xD3, "vpsrl", X86vsrl>;
3428
3429 //===-------------------------------------------------------------------===//
3430 // Variable Bit Shifts
3431 //===-------------------------------------------------------------------===//
3432 multiclass avx512_var_shift<bits<8> opc, string OpcodeStr, SDNode OpNode,
3433                             X86VectorVTInfo _> {
3434   defm rr : AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
3435                    (ins _.RC:$src1, _.RC:$src2), OpcodeStr,
3436                       "$src2, $src1", "$src1, $src2",
3437                    (_.VT (OpNode _.RC:$src1, (_.VT _.RC:$src2))),
3438                    " ",  SSE_INTSHIFT_ITINS_P.rr>, AVX5128IBase, EVEX_4V;
3439   defm rm : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
3440                    (ins _.RC:$src1, _.MemOp:$src2), OpcodeStr,
3441                        "$src2, $src1", "$src1, $src2",
3442                    (_.VT (OpNode _.RC:$src1, (_.LdFrag addr:$src2))),
3443                    " ",  SSE_INTSHIFT_ITINS_P.rm>, AVX5128IBase, EVEX_4V;
3444 }
3445
3446 multiclass avx512_var_shift_sizes<bits<8> opc, string OpcodeStr, SDNode OpNode,
3447                                   AVX512VLVectorVTInfo _> {
3448   defm Z : avx512_var_shift<opc, OpcodeStr, OpNode, _.info512>, EVEX_V512;
3449 }
3450
3451 multiclass avx512_var_shift_types<bits<8> opc, string OpcodeStr,
3452                                  SDNode OpNode> {
3453   defm D : avx512_var_shift_sizes<opc, OpcodeStr#"d", OpNode,
3454                                  avx512vl_i32_info>, EVEX_CD8<32, CD8VQ>;
3455   defm Q : avx512_var_shift_sizes<opc, OpcodeStr#"q", OpNode,
3456                                  avx512vl_i64_info>, EVEX_CD8<64, CD8VQ>, VEX_W;
3457 }
3458
3459 defm VPSLLV : avx512_var_shift_types<0x47, "vpsllv", shl>;
3460 defm VPSRAV : avx512_var_shift_types<0x46, "vpsrav", sra>;
3461 defm VPSRLV : avx512_var_shift_types<0x45, "vpsrlv", srl>;
3462
3463 //===----------------------------------------------------------------------===//
3464 // AVX-512 - MOVDDUP
3465 //===----------------------------------------------------------------------===//
3466
3467 multiclass avx512_movddup<string OpcodeStr, RegisterClass RC, ValueType VT,
3468                         X86MemOperand x86memop, PatFrag memop_frag> {
3469 def rr  : AVX512PDI<0x12, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
3470                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
3471                     [(set RC:$dst, (VT (X86Movddup RC:$src)))]>, EVEX;
3472 def rm  : AVX512PDI<0x12, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
3473                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
3474                     [(set RC:$dst,
3475                       (VT (X86Movddup (memop_frag addr:$src))))]>, EVEX;
3476 }
3477
3478 defm VMOVDDUPZ : avx512_movddup<"vmovddup", VR512, v8f64, f512mem, loadv8f64>,
3479                  VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
3480 def : Pat<(X86Movddup (v8f64 (scalar_to_vector (loadf64 addr:$src)))),
3481           (VMOVDDUPZrm addr:$src)>;
3482
3483 //===---------------------------------------------------------------------===//
3484 // Replicate Single FP - MOVSHDUP and MOVSLDUP
3485 //===---------------------------------------------------------------------===//
3486 multiclass avx512_replicate_sfp<bits<8> op, SDNode OpNode, string OpcodeStr,
3487                               ValueType vt, RegisterClass RC, PatFrag mem_frag,
3488                               X86MemOperand x86memop> {
3489   def rr : AVX512XSI<op, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
3490                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
3491                       [(set RC:$dst, (vt (OpNode RC:$src)))]>, EVEX;
3492   let mayLoad = 1 in
3493   def rm : AVX512XSI<op, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
3494                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
3495                       [(set RC:$dst, (OpNode (mem_frag addr:$src)))]>, EVEX;
3496 }
3497
3498 defm VMOVSHDUPZ  : avx512_replicate_sfp<0x16, X86Movshdup, "vmovshdup",
3499                        v16f32, VR512, loadv16f32, f512mem>, EVEX_V512,
3500                        EVEX_CD8<32, CD8VF>;
3501 defm VMOVSLDUPZ  : avx512_replicate_sfp<0x12, X86Movsldup, "vmovsldup",
3502                        v16f32, VR512, loadv16f32, f512mem>, EVEX_V512,
3503                        EVEX_CD8<32, CD8VF>;
3504
3505 def : Pat<(v16i32 (X86Movshdup VR512:$src)), (VMOVSHDUPZrr VR512:$src)>;
3506 def : Pat<(v16i32 (X86Movshdup (loadv16i32 addr:$src))),
3507            (VMOVSHDUPZrm addr:$src)>;
3508 def : Pat<(v16i32 (X86Movsldup VR512:$src)), (VMOVSLDUPZrr VR512:$src)>;
3509 def : Pat<(v16i32 (X86Movsldup (loadv16i32 addr:$src))),
3510            (VMOVSLDUPZrm addr:$src)>;
3511
3512 //===----------------------------------------------------------------------===//
3513 // Move Low to High and High to Low packed FP Instructions
3514 //===----------------------------------------------------------------------===//
3515 def VMOVLHPSZrr : AVX512PSI<0x16, MRMSrcReg, (outs VR128X:$dst),
3516           (ins VR128X:$src1, VR128X:$src2),
3517           "vmovlhps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3518           [(set VR128X:$dst, (v4f32 (X86Movlhps VR128X:$src1, VR128X:$src2)))],
3519            IIC_SSE_MOV_LH>, EVEX_4V;
3520 def VMOVHLPSZrr : AVX512PSI<0x12, MRMSrcReg, (outs VR128X:$dst),
3521           (ins VR128X:$src1, VR128X:$src2),
3522           "vmovhlps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3523           [(set VR128X:$dst, (v4f32 (X86Movhlps VR128X:$src1, VR128X:$src2)))],
3524           IIC_SSE_MOV_LH>, EVEX_4V;
3525
3526 let Predicates = [HasAVX512] in {
3527   // MOVLHPS patterns
3528   def : Pat<(v4i32 (X86Movlhps VR128X:$src1, VR128X:$src2)),
3529             (VMOVLHPSZrr VR128X:$src1, VR128X:$src2)>;
3530   def : Pat<(v2i64 (X86Movlhps VR128X:$src1, VR128X:$src2)),
3531             (VMOVLHPSZrr (v2i64 VR128X:$src1), VR128X:$src2)>;
3532
3533   // MOVHLPS patterns
3534   def : Pat<(v4i32 (X86Movhlps VR128X:$src1, VR128X:$src2)),
3535             (VMOVHLPSZrr VR128X:$src1, VR128X:$src2)>;
3536 }
3537
3538 //===----------------------------------------------------------------------===//
3539 // FMA - Fused Multiply Operations
3540 //
3541
3542 let Constraints = "$src1 = $dst" in {
3543 // Omitting the parameter OpNode (= null_frag) disables ISel pattern matching.
3544 multiclass avx512_fma3p_rm<bits<8> opc, string OpcodeStr, X86VectorVTInfo _,
3545                            SDPatternOperator OpNode = null_frag> {
3546   defm r: AVX512_maskable_3src<opc, MRMSrcReg, _, (outs _.RC:$dst),
3547           (ins _.RC:$src2, _.RC:$src3),
3548           OpcodeStr, "$src3, $src2", "$src2, $src3",
3549           (_.VT (OpNode _.RC:$src1, _.RC:$src2, _.RC:$src3))>,
3550          AVX512FMA3Base;
3551
3552   let mayLoad = 1 in
3553   defm m: AVX512_maskable_3src<opc, MRMSrcMem, _, (outs _.RC:$dst),
3554             (ins _.RC:$src2, _.MemOp:$src3),
3555             OpcodeStr, "$src3, $src2", "$src2, $src3",
3556             (_.VT (OpNode _.RC:$src1, _.RC:$src2, (_.LdFrag addr:$src3)))>,
3557             AVX512FMA3Base;
3558
3559   defm mb: AVX512_maskable_3src<opc, MRMSrcMem, _, (outs _.RC:$dst),
3560               (ins _.RC:$src2, _.ScalarMemOp:$src3),
3561               OpcodeStr,   !strconcat("${src3}", _.BroadcastStr,", $src2"), !strconcat("$src2, ${src3}", _.BroadcastStr ),
3562               (OpNode _.RC:$src1, _.RC:$src2,(_.VT (X86VBroadcast (_.ScalarLdFrag addr:$src3))))>,
3563               AVX512FMA3Base, EVEX_B;
3564  }
3565 } // Constraints = "$src1 = $dst"
3566
3567 let Constraints = "$src1 = $dst" in {
3568 // Omitting the parameter OpNode (= null_frag) disables ISel pattern matching.
3569 multiclass avx512_fma3_round_rrb<bits<8> opc, string OpcodeStr, X86VectorVTInfo _,
3570                            SDPatternOperator OpNode> {
3571    defm rb: AVX512_maskable_3src<opc, MRMSrcReg, _, (outs _.RC:$dst),
3572           (ins _.RC:$src2, _.RC:$src3, AVX512RC:$rc),
3573           OpcodeStr, "$rc, $src3, $src2", "$src2, $src3, $rc",
3574           (_.VT ( OpNode _.RC:$src1, _.RC:$src2, _.RC:$src3, (i32 imm:$rc)))>,
3575           AVX512FMA3Base, EVEX_B, EVEX_RC;
3576  }
3577 } // Constraints = "$src1 = $dst"
3578
3579 multiclass avx512_fma3_round_forms<bits<8> opc213, string OpcodeStr,
3580                               X86VectorVTInfo VTI, SDPatternOperator OpNode> {
3581   defm v213r : avx512_fma3_round_rrb<opc213, !strconcat(OpcodeStr, "213", VTI.Suffix),
3582                               VTI, OpNode>, EVEX_CD8<VTI.EltSize, CD8VF>;
3583 }
3584
3585 multiclass avx512_fma3p_forms<bits<8> opc213, bits<8> opc231,
3586                               string OpcodeStr, X86VectorVTInfo VTI,
3587                               SDPatternOperator OpNode> {
3588   defm v213r : avx512_fma3p_rm<opc213, !strconcat(OpcodeStr, "213", VTI.Suffix),
3589                               VTI, OpNode>, EVEX_CD8<VTI.EltSize, CD8VF>;
3590
3591   defm v231r : avx512_fma3p_rm<opc231, !strconcat(OpcodeStr, "231", VTI.Suffix),
3592                               VTI>, EVEX_CD8<VTI.EltSize, CD8VF>;
3593 }
3594
3595 multiclass avx512_fma3p<bits<8> opc213, bits<8> opc231,
3596                               string OpcodeStr,
3597                               SDPatternOperator OpNode,
3598                               SDPatternOperator OpNodeRnd> {
3599 let ExeDomain = SSEPackedSingle in {
3600     defm NAME##PSZ      : avx512_fma3p_forms<opc213, opc231, OpcodeStr,
3601                                              v16f32_info, OpNode>,
3602                           avx512_fma3_round_forms<opc213, OpcodeStr,
3603                                              v16f32_info, OpNodeRnd>, EVEX_V512;
3604     defm NAME##PSZ256   : avx512_fma3p_forms<opc213, opc231, OpcodeStr,
3605                                              v8f32x_info, OpNode>, EVEX_V256;
3606     defm NAME##PSZ128   : avx512_fma3p_forms<opc213, opc231, OpcodeStr,
3607                                              v4f32x_info, OpNode>, EVEX_V128;
3608   }
3609 let ExeDomain = SSEPackedDouble in {
3610     defm  NAME##PDZ     : avx512_fma3p_forms<opc213, opc231, OpcodeStr,
3611                                              v8f64_info, OpNode>,
3612                           avx512_fma3_round_forms<opc213, OpcodeStr,
3613                                              v8f64_info, OpNodeRnd>, EVEX_V512, VEX_W;
3614     defm  NAME##PDZ256  : avx512_fma3p_forms<opc213, opc231, OpcodeStr,
3615                                              v4f64x_info, OpNode>, EVEX_V256, VEX_W;
3616     defm  NAME##PDZ128  : avx512_fma3p_forms<opc213, opc231, OpcodeStr,
3617                                              v2f64x_info, OpNode>, EVEX_V128, VEX_W;
3618   }
3619 }
3620
3621 defm VFMADD    : avx512_fma3p<0xA8, 0xB8, "vfmadd", X86Fmadd, X86FmaddRnd>;
3622 defm VFMSUB    : avx512_fma3p<0xAA, 0xBA, "vfmsub", X86Fmsub, X86FmsubRnd>;
3623 defm VFMADDSUB : avx512_fma3p<0xA6, 0xB6, "vfmaddsub", X86Fmaddsub, X86FmaddsubRnd>;
3624 defm VFMSUBADD : avx512_fma3p<0xA7, 0xB7, "vfmsubadd", X86Fmsubadd, X86FmsubaddRnd>;
3625 defm VFNMADD   : avx512_fma3p<0xAC, 0xBC, "vfnmadd", X86Fnmadd, X86FnmaddRnd>;
3626 defm VFNMSUB   : avx512_fma3p<0xAE, 0xBE, "vfnmsub", X86Fnmsub, X86FnmsubRnd>;
3627
3628 let Constraints = "$src1 = $dst" in {
3629 multiclass avx512_fma3p_m132<bits<8> opc, string OpcodeStr, SDNode OpNode,
3630                              X86VectorVTInfo _> {
3631   let mayLoad = 1 in
3632   def m: AVX512FMA3<opc, MRMSrcMem, (outs _.RC:$dst),
3633           (ins _.RC:$src1, _.RC:$src3, _.MemOp:$src2),
3634           !strconcat(OpcodeStr, "\t{$src2, $src3, $dst|$dst, $src3, $src2}"),
3635           [(set _.RC:$dst, (_.VT (OpNode _.RC:$src1, (_.LdFrag addr:$src2),
3636                                                     _.RC:$src3)))]>;
3637    def mb: AVX512FMA3<opc, MRMSrcMem, (outs _.RC:$dst),
3638            (ins _.RC:$src1, _.RC:$src3, _.ScalarMemOp:$src2),
3639            !strconcat(OpcodeStr, "\t{${src2}", _.BroadcastStr,
3640             ", $src3, $dst|$dst, $src3, ${src2}", _.BroadcastStr, "}"),
3641            [(set _.RC:$dst,
3642                (OpNode _.RC:$src1, (_.VT (X86VBroadcast
3643                                             (_.ScalarLdFrag addr:$src2))),
3644                                    _.RC:$src3))]>, EVEX_B;
3645 }
3646 } // Constraints = "$src1 = $dst"
3647
3648
3649 multiclass avx512_fma3p_m132_f<bits<8> opc,
3650                               string OpcodeStr,
3651                               SDNode OpNode> {
3652
3653 let ExeDomain = SSEPackedSingle in {
3654     defm NAME##PSZ      : avx512_fma3p_m132<opc, OpcodeStr##ps,
3655                                              OpNode,v16f32_info>, EVEX_V512, EVEX_CD8<32, CD8VF>;
3656     defm NAME##PSZ256   : avx512_fma3p_m132<opc, OpcodeStr##ps,
3657                                              OpNode, v8f32x_info>, EVEX_V256, EVEX_CD8<32, CD8VF>;
3658     defm NAME##PSZ128   : avx512_fma3p_m132<opc, OpcodeStr##ps,
3659                                              OpNode, v4f32x_info>, EVEX_V128, EVEX_CD8<32, CD8VF>;
3660   }
3661 let ExeDomain = SSEPackedDouble in {
3662     defm  NAME##PDZ       : avx512_fma3p_m132<opc, OpcodeStr##pd,
3663                                            OpNode, v8f64_info>, EVEX_V512, VEX_W, EVEX_CD8<32, CD8VF>;
3664     defm  NAME##PDZ256    : avx512_fma3p_m132<opc, OpcodeStr##pd,
3665                                            OpNode, v4f64x_info>, EVEX_V256, VEX_W, EVEX_CD8<32, CD8VF>;
3666     defm  NAME##PDZ128    : avx512_fma3p_m132<opc, OpcodeStr##pd,
3667                                            OpNode, v2f64x_info>, EVEX_V128, VEX_W, EVEX_CD8<32, CD8VF>;
3668   }
3669 }
3670
3671 defm VFMADD132    : avx512_fma3p_m132_f<0x98, "vfmadd132", X86Fmadd>;
3672 defm VFMSUB132    : avx512_fma3p_m132_f<0x9A, "vfmsub132", X86Fmsub>;
3673 defm VFMADDSUB132 : avx512_fma3p_m132_f<0x96, "vfmaddsub132", X86Fmaddsub>;
3674 defm VFMSUBADD132 : avx512_fma3p_m132_f<0x97, "vfmsubadd132", X86Fmsubadd>;
3675 defm VFNMADD132   : avx512_fma3p_m132_f<0x9C, "vfnmadd132", X86Fnmadd>;
3676 defm VFNMSUB132   : avx512_fma3p_m132_f<0x9E, "vfnmsub132", X86Fnmsub>;
3677
3678
3679 // Scalar FMA
3680 let Constraints = "$src1 = $dst" in {
3681 multiclass avx512_fma3s_rm<bits<8> opc, string OpcodeStr, SDNode OpNode,
3682                  RegisterClass RC, ValueType OpVT,
3683                  X86MemOperand x86memop, Operand memop,
3684                  PatFrag mem_frag> {
3685   let isCommutable = 1 in
3686   def r     : AVX512FMA3<opc, MRMSrcReg, (outs RC:$dst),
3687                    (ins RC:$src1, RC:$src2, RC:$src3),
3688                    !strconcat(OpcodeStr,
3689                               "\t{$src3, $src2, $dst|$dst, $src2, $src3}"),
3690                    [(set RC:$dst,
3691                      (OpVT (OpNode RC:$src2, RC:$src1, RC:$src3)))]>;
3692   let mayLoad = 1 in
3693   def m     : AVX512FMA3<opc, MRMSrcMem, (outs RC:$dst),
3694                    (ins RC:$src1, RC:$src2, f128mem:$src3),
3695                    !strconcat(OpcodeStr,
3696                               "\t{$src3, $src2, $dst|$dst, $src2, $src3}"),
3697                    [(set RC:$dst,
3698                      (OpVT (OpNode RC:$src2, RC:$src1,
3699                             (mem_frag addr:$src3))))]>;
3700 }
3701
3702 } // Constraints = "$src1 = $dst"
3703
3704 defm VFMADDSSZ  : avx512_fma3s_rm<0xA9, "vfmadd213ss", X86Fmadd, FR32X,
3705                       f32, f32mem, ssmem, loadf32>, EVEX_CD8<32, CD8VT1>;
3706 defm VFMADDSDZ  : avx512_fma3s_rm<0xA9, "vfmadd213sd", X86Fmadd, FR64X,
3707                       f64, f64mem, sdmem, loadf64>, VEX_W, EVEX_CD8<64, CD8VT1>;
3708 defm VFMSUBSSZ  : avx512_fma3s_rm<0xAB, "vfmsub213ss", X86Fmsub, FR32X,
3709                       f32, f32mem, ssmem, loadf32>, EVEX_CD8<32, CD8VT1>;
3710 defm VFMSUBSDZ  : avx512_fma3s_rm<0xAB, "vfmsub213sd", X86Fmsub, FR64X,
3711                       f64, f64mem, sdmem, loadf64>, VEX_W, EVEX_CD8<64, CD8VT1>;
3712 defm VFNMADDSSZ  : avx512_fma3s_rm<0xAD, "vfnmadd213ss", X86Fnmadd, FR32X,
3713                       f32, f32mem, ssmem, loadf32>, EVEX_CD8<32, CD8VT1>;
3714 defm VFNMADDSDZ  : avx512_fma3s_rm<0xAD, "vfnmadd213sd", X86Fnmadd, FR64X,
3715                       f64, f64mem, sdmem, loadf64>, VEX_W, EVEX_CD8<64, CD8VT1>;
3716 defm VFNMSUBSSZ  : avx512_fma3s_rm<0xAF, "vfnmsub213ss", X86Fnmsub, FR32X,
3717                       f32, f32mem, ssmem, loadf32>, EVEX_CD8<32, CD8VT1>;
3718 defm VFNMSUBSDZ  : avx512_fma3s_rm<0xAF, "vfnmsub213sd", X86Fnmsub, FR64X,
3719                       f64, f64mem, sdmem, loadf64>, VEX_W, EVEX_CD8<64, CD8VT1>;
3720
3721 //===----------------------------------------------------------------------===//
3722 // AVX-512  Scalar convert from sign integer to float/double
3723 //===----------------------------------------------------------------------===//
3724
3725 multiclass avx512_vcvtsi<bits<8> opc, RegisterClass SrcRC, RegisterClass DstRC,
3726                           X86MemOperand x86memop, string asm> {
3727 let hasSideEffects = 0 in {
3728   def rr : SI<opc, MRMSrcReg, (outs DstRC:$dst), (ins DstRC:$src1, SrcRC:$src),
3729               !strconcat(asm,"\t{$src, $src1, $dst|$dst, $src1, $src}"), []>,
3730               EVEX_4V;
3731   let mayLoad = 1 in
3732   def rm : SI<opc, MRMSrcMem, (outs DstRC:$dst),
3733               (ins DstRC:$src1, x86memop:$src),
3734               !strconcat(asm,"\t{$src, $src1, $dst|$dst, $src1, $src}"), []>,
3735               EVEX_4V;
3736 } // hasSideEffects = 0
3737 }
3738 let Predicates = [HasAVX512] in {
3739 defm VCVTSI2SSZ   : avx512_vcvtsi<0x2A, GR32, FR32X, i32mem, "cvtsi2ss{l}">,
3740                                   XS, VEX_LIG, EVEX_CD8<32, CD8VT1>;
3741 defm VCVTSI642SSZ : avx512_vcvtsi<0x2A, GR64, FR32X, i64mem, "cvtsi2ss{q}">,
3742                                   XS, VEX_W, VEX_LIG, EVEX_CD8<64, CD8VT1>;
3743 defm VCVTSI2SDZ   : avx512_vcvtsi<0x2A, GR32, FR64X, i32mem, "cvtsi2sd{l}">,
3744                                   XD, VEX_LIG, EVEX_CD8<32, CD8VT1>;
3745 defm VCVTSI642SDZ : avx512_vcvtsi<0x2A, GR64, FR64X, i64mem, "cvtsi2sd{q}">,
3746                                   XD, VEX_W, VEX_LIG, EVEX_CD8<64, CD8VT1>;
3747
3748 def : Pat<(f32 (sint_to_fp (loadi32 addr:$src))),
3749           (VCVTSI2SSZrm (f32 (IMPLICIT_DEF)), addr:$src)>;
3750 def : Pat<(f32 (sint_to_fp (loadi64 addr:$src))),
3751           (VCVTSI642SSZrm (f32 (IMPLICIT_DEF)), addr:$src)>;
3752 def : Pat<(f64 (sint_to_fp (loadi32 addr:$src))),
3753           (VCVTSI2SDZrm (f64 (IMPLICIT_DEF)), addr:$src)>;
3754 def : Pat<(f64 (sint_to_fp (loadi64 addr:$src))),
3755           (VCVTSI642SDZrm (f64 (IMPLICIT_DEF)), addr:$src)>;
3756
3757 def : Pat<(f32 (sint_to_fp GR32:$src)),
3758           (VCVTSI2SSZrr (f32 (IMPLICIT_DEF)), GR32:$src)>;
3759 def : Pat<(f32 (sint_to_fp GR64:$src)),
3760           (VCVTSI642SSZrr (f32 (IMPLICIT_DEF)), GR64:$src)>;
3761 def : Pat<(f64 (sint_to_fp GR32:$src)),
3762           (VCVTSI2SDZrr (f64 (IMPLICIT_DEF)), GR32:$src)>;
3763 def : Pat<(f64 (sint_to_fp GR64:$src)),
3764           (VCVTSI642SDZrr (f64 (IMPLICIT_DEF)), GR64:$src)>;
3765
3766 defm VCVTUSI2SSZ   : avx512_vcvtsi<0x7B, GR32, FR32X, i32mem, "cvtusi2ss{l}">,
3767                                   XS, VEX_LIG, EVEX_CD8<32, CD8VT1>;
3768 defm VCVTUSI642SSZ : avx512_vcvtsi<0x7B, GR64, FR32X, i64mem, "cvtusi2ss{q}">,
3769                                   XS, VEX_W, VEX_LIG, EVEX_CD8<64, CD8VT1>;
3770 defm VCVTUSI2SDZ   : avx512_vcvtsi<0x7B, GR32, FR64X, i32mem, "cvtusi2sd{l}">,
3771                                   XD, VEX_LIG, EVEX_CD8<32, CD8VT1>;
3772 defm VCVTUSI642SDZ : avx512_vcvtsi<0x7B, GR64, FR64X, i64mem, "cvtusi2sd{q}">,
3773                                   XD, VEX_W, VEX_LIG, EVEX_CD8<64, CD8VT1>;
3774
3775 def : Pat<(f32 (uint_to_fp (loadi32 addr:$src))),
3776           (VCVTUSI2SSZrm (f32 (IMPLICIT_DEF)), addr:$src)>;
3777 def : Pat<(f32 (uint_to_fp (loadi64 addr:$src))),
3778           (VCVTUSI642SSZrm (f32 (IMPLICIT_DEF)), addr:$src)>;
3779 def : Pat<(f64 (uint_to_fp (loadi32 addr:$src))),
3780           (VCVTUSI2SDZrm (f64 (IMPLICIT_DEF)), addr:$src)>;
3781 def : Pat<(f64 (uint_to_fp (loadi64 addr:$src))),
3782           (VCVTUSI642SDZrm (f64 (IMPLICIT_DEF)), addr:$src)>;
3783
3784 def : Pat<(f32 (uint_to_fp GR32:$src)),
3785           (VCVTUSI2SSZrr (f32 (IMPLICIT_DEF)), GR32:$src)>;
3786 def : Pat<(f32 (uint_to_fp GR64:$src)),
3787           (VCVTUSI642SSZrr (f32 (IMPLICIT_DEF)), GR64:$src)>;
3788 def : Pat<(f64 (uint_to_fp GR32:$src)),
3789           (VCVTUSI2SDZrr (f64 (IMPLICIT_DEF)), GR32:$src)>;
3790 def : Pat<(f64 (uint_to_fp GR64:$src)),
3791           (VCVTUSI642SDZrr (f64 (IMPLICIT_DEF)), GR64:$src)>;
3792 }
3793
3794 //===----------------------------------------------------------------------===//
3795 // AVX-512  Scalar convert from float/double to integer
3796 //===----------------------------------------------------------------------===//
3797 multiclass avx512_cvt_s_int<bits<8> opc, RegisterClass SrcRC, RegisterClass DstRC,
3798                           Intrinsic Int, Operand memop, ComplexPattern mem_cpat,
3799                           string asm> {
3800 let hasSideEffects = 0 in {
3801   def rr : SI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
3802               !strconcat(asm,"\t{$src, $dst|$dst, $src}"),
3803               [(set DstRC:$dst, (Int SrcRC:$src))]>, EVEX, VEX_LIG,
3804               Requires<[HasAVX512]>;
3805   let mayLoad = 1 in
3806   def rm : SI<opc, MRMSrcMem, (outs DstRC:$dst), (ins memop:$src),
3807               !strconcat(asm,"\t{$src, $dst|$dst, $src}"), []>, EVEX, VEX_LIG,
3808               Requires<[HasAVX512]>;
3809 } // hasSideEffects = 0
3810 }
3811 let Predicates = [HasAVX512] in {
3812 // Convert float/double to signed/unsigned int 32/64
3813 defm VCVTSS2SIZ:    avx512_cvt_s_int<0x2D, VR128X, GR32, int_x86_sse_cvtss2si,
3814                                    ssmem, sse_load_f32, "cvtss2si">,
3815                                    XS, EVEX_CD8<32, CD8VT1>;
3816 defm VCVTSS2SI64Z:  avx512_cvt_s_int<0x2D, VR128X, GR64, int_x86_sse_cvtss2si64,
3817                                    ssmem, sse_load_f32, "cvtss2si">,
3818                                    XS, VEX_W, EVEX_CD8<32, CD8VT1>;
3819 defm VCVTSS2USIZ:   avx512_cvt_s_int<0x79, VR128X, GR32, int_x86_avx512_cvtss2usi,
3820                                    ssmem, sse_load_f32, "cvtss2usi">,
3821                                    XS, EVEX_CD8<32, CD8VT1>;
3822 defm VCVTSS2USI64Z: avx512_cvt_s_int<0x79, VR128X, GR64,
3823                                    int_x86_avx512_cvtss2usi64, ssmem,
3824                                    sse_load_f32, "cvtss2usi">, XS, VEX_W,
3825                                    EVEX_CD8<32, CD8VT1>;
3826 defm VCVTSD2SIZ:    avx512_cvt_s_int<0x2D, VR128X, GR32, int_x86_sse2_cvtsd2si,
3827                                    sdmem, sse_load_f64, "cvtsd2si">,
3828                                    XD, EVEX_CD8<64, CD8VT1>;
3829 defm VCVTSD2SI64Z:  avx512_cvt_s_int<0x2D, VR128X, GR64, int_x86_sse2_cvtsd2si64,
3830                                    sdmem, sse_load_f64, "cvtsd2si">,
3831                                    XD, VEX_W, EVEX_CD8<64, CD8VT1>;
3832 defm VCVTSD2USIZ:   avx512_cvt_s_int<0x79, VR128X, GR32, int_x86_avx512_cvtsd2usi,
3833                                    sdmem, sse_load_f64, "cvtsd2usi">,
3834                                    XD, EVEX_CD8<64, CD8VT1>;
3835 defm VCVTSD2USI64Z: avx512_cvt_s_int<0x79, VR128X, GR64,
3836                                    int_x86_avx512_cvtsd2usi64, sdmem,
3837                                    sse_load_f64, "cvtsd2usi">, XD, VEX_W,
3838                                    EVEX_CD8<64, CD8VT1>;
3839
3840 let isCodeGenOnly = 1 in {
3841   defm Int_VCVTSI2SSZ : sse12_cvt_sint_3addr<0x2A, GR32, VR128X,
3842             int_x86_sse_cvtsi2ss, i32mem, loadi32, "cvtsi2ss{l}",
3843             SSE_CVT_Scalar, 0>, XS, EVEX_4V;
3844   defm Int_VCVTSI2SS64Z : sse12_cvt_sint_3addr<0x2A, GR64, VR128X,
3845             int_x86_sse_cvtsi642ss, i64mem, loadi64, "cvtsi2ss{q}",
3846             SSE_CVT_Scalar, 0>, XS, EVEX_4V, VEX_W;
3847   defm Int_VCVTSI2SDZ : sse12_cvt_sint_3addr<0x2A, GR32, VR128X,
3848             int_x86_sse2_cvtsi2sd, i32mem, loadi32, "cvtsi2sd{l}",
3849             SSE_CVT_Scalar, 0>, XD, EVEX_4V;
3850   defm Int_VCVTSI2SD64Z : sse12_cvt_sint_3addr<0x2A, GR64, VR128X,
3851             int_x86_sse2_cvtsi642sd, i64mem, loadi64, "cvtsi2sd{q}",
3852             SSE_CVT_Scalar, 0>, XD, EVEX_4V, VEX_W;
3853
3854   defm Int_VCVTUSI2SSZ : sse12_cvt_sint_3addr<0x2A, GR32, VR128X,
3855             int_x86_avx512_cvtusi2ss, i32mem, loadi32, "cvtusi2ss{l}",
3856             SSE_CVT_Scalar, 0>, XS, EVEX_4V;
3857   defm Int_VCVTUSI2SS64Z : sse12_cvt_sint_3addr<0x2A, GR64, VR128X,
3858             int_x86_avx512_cvtusi642ss, i64mem, loadi64, "cvtusi2ss{q}",
3859             SSE_CVT_Scalar, 0>, XS, EVEX_4V, VEX_W;
3860   defm Int_VCVTUSI2SDZ : sse12_cvt_sint_3addr<0x2A, GR32, VR128X,
3861             int_x86_avx512_cvtusi2sd, i32mem, loadi32, "cvtusi2sd{l}",
3862             SSE_CVT_Scalar, 0>, XD, EVEX_4V;
3863   defm Int_VCVTUSI2SD64Z : sse12_cvt_sint_3addr<0x2A, GR64, VR128X,
3864             int_x86_avx512_cvtusi642sd, i64mem, loadi64, "cvtusi2sd{q}",
3865             SSE_CVT_Scalar, 0>, XD, EVEX_4V, VEX_W;
3866 } // isCodeGenOnly = 1
3867
3868 // Convert float/double to signed/unsigned int 32/64 with truncation
3869 let isCodeGenOnly = 1 in {
3870   defm Int_VCVTTSS2SIZ : avx512_cvt_s_int<0x2C, VR128X, GR32, int_x86_sse_cvttss2si,
3871                                      ssmem, sse_load_f32, "cvttss2si">,
3872                                      XS, EVEX_CD8<32, CD8VT1>;
3873   defm Int_VCVTTSS2SI64Z : avx512_cvt_s_int<0x2C, VR128X, GR64,
3874                                      int_x86_sse_cvttss2si64, ssmem, sse_load_f32,
3875                                      "cvttss2si">, XS, VEX_W,
3876                                      EVEX_CD8<32, CD8VT1>;
3877   defm Int_VCVTTSD2SIZ : avx512_cvt_s_int<0x2C, VR128X, GR32, int_x86_sse2_cvttsd2si,
3878                                      sdmem, sse_load_f64, "cvttsd2si">, XD,
3879                                      EVEX_CD8<64, CD8VT1>;
3880   defm Int_VCVTTSD2SI64Z : avx512_cvt_s_int<0x2C, VR128X, GR64,
3881                                      int_x86_sse2_cvttsd2si64, sdmem, sse_load_f64,
3882                                      "cvttsd2si">, XD, VEX_W,
3883                                      EVEX_CD8<64, CD8VT1>;
3884   defm Int_VCVTTSS2USIZ : avx512_cvt_s_int<0x78, VR128X, GR32,
3885                                      int_x86_avx512_cvttss2usi, ssmem, sse_load_f32,
3886                                      "cvttss2usi">, XS, EVEX_CD8<32, CD8VT1>;
3887   defm Int_VCVTTSS2USI64Z : avx512_cvt_s_int<0x78, VR128X, GR64,
3888                                      int_x86_avx512_cvttss2usi64, ssmem,
3889                                      sse_load_f32, "cvttss2usi">, XS, VEX_W,
3890                                      EVEX_CD8<32, CD8VT1>;
3891   defm Int_VCVTTSD2USIZ : avx512_cvt_s_int<0x78, VR128X, GR32,
3892                                      int_x86_avx512_cvttsd2usi,
3893                                      sdmem, sse_load_f64, "cvttsd2usi">, XD,
3894                                      EVEX_CD8<64, CD8VT1>;
3895   defm Int_VCVTTSD2USI64Z : avx512_cvt_s_int<0x78, VR128X, GR64,
3896                                      int_x86_avx512_cvttsd2usi64, sdmem,
3897                                      sse_load_f64, "cvttsd2usi">, XD, VEX_W,
3898                                      EVEX_CD8<64, CD8VT1>;
3899 } // isCodeGenOnly = 1
3900
3901 multiclass avx512_cvt_s<bits<8> opc, RegisterClass SrcRC, RegisterClass DstRC,
3902                          SDNode OpNode, X86MemOperand x86memop, PatFrag ld_frag,
3903                          string asm> {
3904   def rr : SI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
3905               !strconcat(asm,"\t{$src, $dst|$dst, $src}"),
3906               [(set DstRC:$dst, (OpNode SrcRC:$src))]>, EVEX;
3907   def rm : SI<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
3908               !strconcat(asm,"\t{$src, $dst|$dst, $src}"),
3909               [(set DstRC:$dst, (OpNode (ld_frag addr:$src)))]>, EVEX;
3910 }
3911
3912 defm VCVTTSS2SIZ    : avx512_cvt_s<0x2C, FR32X, GR32, fp_to_sint, f32mem,
3913                                   loadf32, "cvttss2si">, XS,
3914                                   EVEX_CD8<32, CD8VT1>;
3915 defm VCVTTSS2USIZ   : avx512_cvt_s<0x78, FR32X, GR32, fp_to_uint, f32mem,
3916                                   loadf32, "cvttss2usi">, XS,
3917                                   EVEX_CD8<32, CD8VT1>;
3918 defm VCVTTSS2SI64Z  : avx512_cvt_s<0x2C, FR32X, GR64, fp_to_sint, f32mem,
3919                                   loadf32, "cvttss2si">, XS, VEX_W,
3920                                   EVEX_CD8<32, CD8VT1>;
3921 defm VCVTTSS2USI64Z : avx512_cvt_s<0x78, FR32X, GR64, fp_to_uint, f32mem,
3922                                   loadf32, "cvttss2usi">, XS, VEX_W,
3923                                   EVEX_CD8<32, CD8VT1>;
3924 defm VCVTTSD2SIZ    : avx512_cvt_s<0x2C, FR64X, GR32, fp_to_sint, f64mem,
3925                                   loadf64, "cvttsd2si">, XD,
3926                                   EVEX_CD8<64, CD8VT1>;
3927 defm VCVTTSD2USIZ   : avx512_cvt_s<0x78, FR64X, GR32, fp_to_uint, f64mem,
3928                                   loadf64, "cvttsd2usi">, XD,
3929                                   EVEX_CD8<64, CD8VT1>;
3930 defm VCVTTSD2SI64Z  : avx512_cvt_s<0x2C, FR64X, GR64, fp_to_sint, f64mem,
3931                                   loadf64, "cvttsd2si">, XD, VEX_W,
3932                                   EVEX_CD8<64, CD8VT1>;
3933 defm VCVTTSD2USI64Z : avx512_cvt_s<0x78, FR64X, GR64, fp_to_uint, f64mem,
3934                                   loadf64, "cvttsd2usi">, XD, VEX_W,
3935                                   EVEX_CD8<64, CD8VT1>;
3936 } // HasAVX512
3937 //===----------------------------------------------------------------------===//
3938 // AVX-512  Convert form float to double and back
3939 //===----------------------------------------------------------------------===//
3940 let hasSideEffects = 0 in {
3941 def VCVTSS2SDZrr : AVX512XSI<0x5A, MRMSrcReg, (outs FR64X:$dst),
3942                     (ins FR32X:$src1, FR32X:$src2),
3943                     "vcvtss2sd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3944                     []>, EVEX_4V, VEX_LIG, Sched<[WriteCvtF2F]>;
3945 let mayLoad = 1 in
3946 def VCVTSS2SDZrm : AVX512XSI<0x5A, MRMSrcMem, (outs FR64X:$dst),
3947                     (ins FR32X:$src1, f32mem:$src2),
3948                     "vcvtss2sd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3949                     []>, EVEX_4V, VEX_LIG, Sched<[WriteCvtF2FLd, ReadAfterLd]>,
3950                     EVEX_CD8<32, CD8VT1>;
3951
3952 // Convert scalar double to scalar single
3953 def VCVTSD2SSZrr  : AVX512XDI<0x5A, MRMSrcReg, (outs FR32X:$dst),
3954                       (ins FR64X:$src1, FR64X:$src2),
3955                       "vcvtsd2ss\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3956                       []>, EVEX_4V, VEX_LIG, VEX_W, Sched<[WriteCvtF2F]>;
3957 let mayLoad = 1 in
3958 def VCVTSD2SSZrm  : AVX512XDI<0x5A, MRMSrcMem, (outs FR32X:$dst),
3959                       (ins FR64X:$src1, f64mem:$src2),
3960                       "vcvtsd2ss\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3961                       []>, EVEX_4V, VEX_LIG, VEX_W,
3962                       Sched<[WriteCvtF2FLd, ReadAfterLd]>, EVEX_CD8<64, CD8VT1>;
3963 }
3964
3965 def : Pat<(f64 (fextend FR32X:$src)), (VCVTSS2SDZrr FR32X:$src, FR32X:$src)>,
3966       Requires<[HasAVX512]>;
3967 def : Pat<(fextend (loadf32 addr:$src)),
3968     (VCVTSS2SDZrm (f32 (IMPLICIT_DEF)), addr:$src)>, Requires<[HasAVX512]>;
3969
3970 def : Pat<(extloadf32 addr:$src),
3971     (VCVTSS2SDZrm (f32 (IMPLICIT_DEF)), addr:$src)>,
3972       Requires<[HasAVX512, OptForSize]>;
3973
3974 def : Pat<(extloadf32 addr:$src),
3975     (VCVTSS2SDZrr (f32 (IMPLICIT_DEF)), (VMOVSSZrm addr:$src))>,
3976     Requires<[HasAVX512, OptForSpeed]>;
3977
3978 def : Pat<(f32 (fround FR64X:$src)), (VCVTSD2SSZrr FR64X:$src, FR64X:$src)>,
3979            Requires<[HasAVX512]>;
3980
3981 multiclass avx512_vcvt_fp_with_rc<bits<8> opc, string asm, RegisterClass SrcRC,
3982                RegisterClass DstRC, SDNode OpNode, PatFrag mem_frag,
3983                X86MemOperand x86memop, ValueType OpVT, ValueType InVT,
3984                Domain d> {
3985 let hasSideEffects = 0 in {
3986   def rr : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
3987               !strconcat(asm,"\t{$src, $dst|$dst, $src}"),
3988               [(set DstRC:$dst,
3989                 (OpVT (OpNode (InVT SrcRC:$src))))], d>, EVEX;
3990   def rrb : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src, AVX512RC:$rc),
3991               !strconcat(asm,"\t{$rc, $src, $dst|$dst, $src, $rc}"),
3992               [], d>, EVEX, EVEX_B, EVEX_RC;
3993   let mayLoad = 1 in
3994   def rm : AVX512PI<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
3995               !strconcat(asm,"\t{$src, $dst|$dst, $src}"),
3996               [(set DstRC:$dst,
3997                 (OpVT (OpNode (InVT (bitconvert (mem_frag addr:$src))))))], d>, EVEX;
3998 } // hasSideEffects = 0
3999 }
4000
4001 multiclass avx512_vcvt_fp<bits<8> opc, string asm, RegisterClass SrcRC,
4002                RegisterClass DstRC, SDNode OpNode, PatFrag mem_frag,
4003                X86MemOperand x86memop, ValueType OpVT, ValueType InVT,
4004                Domain d> {
4005 let hasSideEffects = 0 in {
4006   def rr : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
4007               !strconcat(asm,"\t{$src, $dst|$dst, $src}"),
4008               [(set DstRC:$dst,
4009                 (OpVT (OpNode (InVT SrcRC:$src))))], d>, EVEX;
4010   let mayLoad = 1 in
4011   def rm : AVX512PI<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
4012               !strconcat(asm,"\t{$src, $dst|$dst, $src}"),
4013               [(set DstRC:$dst,
4014                 (OpVT (OpNode (InVT (bitconvert (mem_frag addr:$src))))))], d>, EVEX;
4015 } // hasSideEffects = 0
4016 }
4017
4018 defm VCVTPD2PSZ : avx512_vcvt_fp_with_rc<0x5A, "vcvtpd2ps", VR512, VR256X, fround,
4019                                 loadv8f64, f512mem, v8f32, v8f64,
4020                                 SSEPackedSingle>, EVEX_V512, VEX_W, PD,
4021                                 EVEX_CD8<64, CD8VF>;
4022
4023 defm VCVTPS2PDZ : avx512_vcvt_fp<0x5A, "vcvtps2pd", VR256X, VR512, fextend,
4024                                 loadv4f64, f256mem, v8f64, v8f32,
4025                                 SSEPackedDouble>, EVEX_V512, PS,
4026                                 EVEX_CD8<32, CD8VH>;
4027 def : Pat<(v8f64 (extloadv8f32 addr:$src)),
4028             (VCVTPS2PDZrm addr:$src)>;
4029
4030 def : Pat<(v8f32 (int_x86_avx512_mask_cvtpd2ps_512 (v8f64 VR512:$src),
4031                    (bc_v8f32(v8i32 immAllZerosV)), (i8 -1), (i32 FROUND_CURRENT))),
4032           (VCVTPD2PSZrr VR512:$src)>;
4033
4034 def : Pat<(v8f32 (int_x86_avx512_mask_cvtpd2ps_512 (v8f64 VR512:$src),
4035                    (bc_v8f32(v8i32 immAllZerosV)), (i8 -1), imm:$rc)),
4036           (VCVTPD2PSZrrb VR512:$src, imm:$rc)>;
4037
4038 //===----------------------------------------------------------------------===//
4039 // AVX-512  Vector convert from sign integer to float/double
4040 //===----------------------------------------------------------------------===//
4041
4042 defm VCVTDQ2PSZ : avx512_vcvt_fp_with_rc<0x5B, "vcvtdq2ps", VR512, VR512, sint_to_fp,
4043                                 loadv8i64, i512mem, v16f32, v16i32,
4044                                 SSEPackedSingle>, EVEX_V512, PS,
4045                                 EVEX_CD8<32, CD8VF>;
4046
4047 defm VCVTDQ2PDZ : avx512_vcvt_fp<0xE6, "vcvtdq2pd", VR256X, VR512, sint_to_fp,
4048                                 loadv4i64, i256mem, v8f64, v8i32,
4049                                 SSEPackedDouble>, EVEX_V512, XS,
4050                                 EVEX_CD8<32, CD8VH>;
4051
4052 defm VCVTTPS2DQZ : avx512_vcvt_fp<0x5B, "vcvttps2dq", VR512, VR512, fp_to_sint,
4053                                  loadv16f32, f512mem, v16i32, v16f32,
4054                                  SSEPackedSingle>, EVEX_V512, XS,
4055                                  EVEX_CD8<32, CD8VF>;
4056
4057 defm VCVTTPD2DQZ : avx512_vcvt_fp<0xE6, "vcvttpd2dq", VR512, VR256X, fp_to_sint,
4058                                  loadv8f64, f512mem, v8i32, v8f64,
4059                                  SSEPackedDouble>, EVEX_V512, PD, VEX_W,
4060                                  EVEX_CD8<64, CD8VF>;
4061
4062 defm VCVTTPS2UDQZ : avx512_vcvt_fp<0x78, "vcvttps2udq", VR512, VR512, fp_to_uint,
4063                                  loadv16f32, f512mem, v16i32, v16f32,
4064                                  SSEPackedSingle>, EVEX_V512, PS,
4065                                  EVEX_CD8<32, CD8VF>;
4066
4067 // cvttps2udq (src, 0, mask-all-ones, sae-current)
4068 def : Pat<(v16i32 (int_x86_avx512_mask_cvttps2udq_512 (v16f32 VR512:$src),
4069                    (v16i32 immAllZerosV), (i16 -1), FROUND_CURRENT)),
4070           (VCVTTPS2UDQZrr VR512:$src)>;
4071
4072 defm VCVTTPD2UDQZ : avx512_vcvt_fp<0x78, "vcvttpd2udq", VR512, VR256X, fp_to_uint,
4073                                  loadv8f64, f512mem, v8i32, v8f64,
4074                                  SSEPackedDouble>, EVEX_V512, PS, VEX_W,
4075                                  EVEX_CD8<64, CD8VF>;
4076
4077 // cvttpd2udq (src, 0, mask-all-ones, sae-current)
4078 def : Pat<(v8i32 (int_x86_avx512_mask_cvttpd2udq_512 (v8f64 VR512:$src),
4079                    (v8i32 immAllZerosV), (i8 -1), FROUND_CURRENT)),
4080           (VCVTTPD2UDQZrr VR512:$src)>;
4081
4082 defm VCVTUDQ2PDZ : avx512_vcvt_fp<0x7A, "vcvtudq2pd", VR256X, VR512, uint_to_fp,
4083                                  loadv4i64, f256mem, v8f64, v8i32,
4084                                  SSEPackedDouble>, EVEX_V512, XS,
4085                                  EVEX_CD8<32, CD8VH>;
4086
4087 defm VCVTUDQ2PSZ : avx512_vcvt_fp_with_rc<0x7A, "vcvtudq2ps", VR512, VR512, uint_to_fp,
4088                                  loadv16i32, f512mem, v16f32, v16i32,
4089                                  SSEPackedSingle>, EVEX_V512, XD,
4090                                  EVEX_CD8<32, CD8VF>;
4091
4092 def : Pat<(v8i32 (fp_to_uint (v8f32 VR256X:$src1))),
4093           (EXTRACT_SUBREG (v16i32 (VCVTTPS2UDQZrr
4094            (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)))), sub_ymm)>;
4095
4096 def : Pat<(v4i32 (fp_to_uint (v4f32 VR128X:$src1))),
4097           (EXTRACT_SUBREG (v16i32 (VCVTTPS2UDQZrr
4098            (v16f32 (SUBREG_TO_REG (i32 0), VR128X:$src1, sub_xmm)))), sub_xmm)>;
4099
4100 def : Pat<(v8f32 (uint_to_fp (v8i32 VR256X:$src1))),
4101           (EXTRACT_SUBREG (v16f32 (VCVTUDQ2PSZrr
4102            (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)))), sub_ymm)>;
4103
4104 def : Pat<(v4f32 (uint_to_fp (v4i32 VR128X:$src1))),
4105           (EXTRACT_SUBREG (v16f32 (VCVTUDQ2PSZrr
4106            (v16i32 (SUBREG_TO_REG (i32 0), VR128X:$src1, sub_xmm)))), sub_xmm)>;
4107
4108 def : Pat<(v4f64 (uint_to_fp (v4i32 VR128X:$src1))),
4109           (EXTRACT_SUBREG (v8f64 (VCVTUDQ2PDZrr
4110            (v8i32 (SUBREG_TO_REG (i32 0), VR128X:$src1, sub_xmm)))), sub_ymm)>;
4111
4112 def : Pat<(v16f32 (int_x86_avx512_mask_cvtdq2ps_512 (v16i32 VR512:$src),
4113                    (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1), imm:$rc)),
4114           (VCVTDQ2PSZrrb VR512:$src, imm:$rc)>;
4115 def : Pat<(v8f64 (int_x86_avx512_mask_cvtdq2pd_512 (v8i32 VR256X:$src),
4116                    (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1))),
4117           (VCVTDQ2PDZrr VR256X:$src)>;
4118 def : Pat<(v16f32 (int_x86_avx512_mask_cvtudq2ps_512 (v16i32 VR512:$src),
4119                    (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1), imm:$rc)),
4120           (VCVTUDQ2PSZrrb VR512:$src, imm:$rc)>;
4121 def : Pat<(v8f64 (int_x86_avx512_mask_cvtudq2pd_512 (v8i32 VR256X:$src),
4122                    (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1))),
4123           (VCVTUDQ2PDZrr VR256X:$src)>;
4124
4125 multiclass avx512_vcvt_fp2int<bits<8> opc, string asm, RegisterClass SrcRC,
4126                RegisterClass DstRC, PatFrag mem_frag,
4127                X86MemOperand x86memop, Domain d> {
4128 let hasSideEffects = 0 in {
4129   def rr : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
4130               !strconcat(asm,"\t{$src, $dst|$dst, $src}"),
4131               [], d>, EVEX;
4132   def rrb : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src, AVX512RC:$rc),
4133               !strconcat(asm,"\t{$rc, $src, $dst|$dst, $src, $rc}"),
4134               [], d>, EVEX, EVEX_B, EVEX_RC;
4135   let mayLoad = 1 in
4136   def rm : AVX512PI<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
4137               !strconcat(asm,"\t{$src, $dst|$dst, $src}"),
4138               [], d>, EVEX;
4139 } // hasSideEffects = 0
4140 }
4141
4142 defm VCVTPS2DQZ : avx512_vcvt_fp2int<0x5B, "vcvtps2dq", VR512, VR512,
4143                                  loadv16f32, f512mem, SSEPackedSingle>, PD,
4144                                  EVEX_V512, EVEX_CD8<32, CD8VF>;
4145 defm VCVTPD2DQZ : avx512_vcvt_fp2int<0xE6, "vcvtpd2dq", VR512, VR256X,
4146                                  loadv8f64, f512mem, SSEPackedDouble>, XD, VEX_W,
4147                                  EVEX_V512, EVEX_CD8<64, CD8VF>;
4148
4149 def : Pat <(v16i32 (int_x86_avx512_mask_cvtps2dq_512 (v16f32 VR512:$src),
4150                     (v16i32 immAllZerosV), (i16 -1), imm:$rc)),
4151            (VCVTPS2DQZrrb VR512:$src, imm:$rc)>;
4152
4153 def : Pat <(v8i32 (int_x86_avx512_mask_cvtpd2dq_512 (v8f64 VR512:$src),
4154                     (v8i32 immAllZerosV), (i8 -1), imm:$rc)),
4155            (VCVTPD2DQZrrb VR512:$src, imm:$rc)>;
4156
4157 defm VCVTPS2UDQZ : avx512_vcvt_fp2int<0x79, "vcvtps2udq", VR512, VR512,
4158                                  loadv16f32, f512mem, SSEPackedSingle>,
4159                                  PS, EVEX_V512, EVEX_CD8<32, CD8VF>;
4160 defm VCVTPD2UDQZ : avx512_vcvt_fp2int<0x79, "vcvtpd2udq", VR512, VR256X,
4161                                  loadv8f64, f512mem, SSEPackedDouble>, VEX_W,
4162                                  PS, EVEX_V512, EVEX_CD8<64, CD8VF>;
4163
4164 def : Pat <(v16i32 (int_x86_avx512_mask_cvtps2udq_512 (v16f32 VR512:$src),
4165                     (v16i32 immAllZerosV), (i16 -1), imm:$rc)),
4166            (VCVTPS2UDQZrrb VR512:$src, imm:$rc)>;
4167
4168 def : Pat <(v8i32 (int_x86_avx512_mask_cvtpd2udq_512 (v8f64 VR512:$src),
4169                     (v8i32 immAllZerosV), (i8 -1), imm:$rc)),
4170            (VCVTPD2UDQZrrb VR512:$src, imm:$rc)>;
4171
4172 let Predicates = [HasAVX512] in {
4173   def : Pat<(v8f32 (fround (loadv8f64 addr:$src))),
4174             (VCVTPD2PSZrm addr:$src)>;
4175   def : Pat<(v8f64 (extloadv8f32 addr:$src)),
4176             (VCVTPS2PDZrm addr:$src)>;
4177 }
4178
4179 //===----------------------------------------------------------------------===//
4180 // Half precision conversion instructions
4181 //===----------------------------------------------------------------------===//
4182 multiclass avx512_cvtph2ps<RegisterClass destRC, RegisterClass srcRC,
4183                              X86MemOperand x86memop> {
4184   def rr : AVX5128I<0x13, MRMSrcReg, (outs destRC:$dst), (ins srcRC:$src),
4185              "vcvtph2ps\t{$src, $dst|$dst, $src}",
4186              []>, EVEX;
4187   let hasSideEffects = 0, mayLoad = 1 in
4188   def rm : AVX5128I<0x13, MRMSrcMem, (outs destRC:$dst), (ins x86memop:$src),
4189              "vcvtph2ps\t{$src, $dst|$dst, $src}", []>, EVEX;
4190 }
4191
4192 multiclass avx512_cvtps2ph<RegisterClass destRC, RegisterClass srcRC,
4193                              X86MemOperand x86memop> {
4194   def rr : AVX512AIi8<0x1D, MRMDestReg, (outs destRC:$dst),
4195                (ins srcRC:$src1, i32u8imm:$src2),
4196                "vcvtps2ph\t{$src2, $src1, $dst|$dst, $src1, $src2}",
4197                []>, EVEX;
4198   let hasSideEffects = 0, mayStore = 1 in
4199   def mr : AVX512AIi8<0x1D, MRMDestMem, (outs),
4200                (ins x86memop:$dst, srcRC:$src1, i32u8imm:$src2),
4201                "vcvtps2ph\t{$src2, $src1, $dst|$dst, $src1, $src2}", []>, EVEX;
4202 }
4203
4204 defm VCVTPH2PSZ : avx512_cvtph2ps<VR512, VR256X, f256mem>, EVEX_V512,
4205                                     EVEX_CD8<32, CD8VH>;
4206 defm VCVTPS2PHZ : avx512_cvtps2ph<VR256X, VR512, f256mem>, EVEX_V512,
4207                                     EVEX_CD8<32, CD8VH>;
4208
4209 def : Pat<(v16i16 (int_x86_avx512_mask_vcvtps2ph_512 (v16f32 VR512:$src),
4210            imm:$rc, (bc_v16i16(v8i32 immAllZerosV)), (i16 -1))),
4211            (VCVTPS2PHZrr VR512:$src, imm:$rc)>;
4212
4213 def : Pat<(v16f32 (int_x86_avx512_mask_vcvtph2ps_512 (v16i16 VR256X:$src),
4214            (bc_v16f32(v16i32 immAllZerosV)), (i16 -1), (i32 FROUND_CURRENT))),
4215            (VCVTPH2PSZrr VR256X:$src)>;
4216
4217 let Defs = [EFLAGS], Predicates = [HasAVX512] in {
4218   defm VUCOMISSZ : sse12_ord_cmp<0x2E, FR32X, X86cmp, f32, f32mem, loadf32,
4219                                  "ucomiss">, PS, EVEX, VEX_LIG,
4220                                  EVEX_CD8<32, CD8VT1>;
4221   defm VUCOMISDZ : sse12_ord_cmp<0x2E, FR64X, X86cmp, f64, f64mem, loadf64,
4222                                   "ucomisd">, PD, EVEX,
4223                                   VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
4224   let Pattern = []<dag> in {
4225     defm VCOMISSZ  : sse12_ord_cmp<0x2F, VR128X, undef, v4f32, f128mem, load,
4226                                    "comiss">, PS, EVEX, VEX_LIG,
4227                                    EVEX_CD8<32, CD8VT1>;
4228     defm VCOMISDZ  : sse12_ord_cmp<0x2F, VR128X, undef, v2f64, f128mem, load,
4229                                    "comisd">, PD, EVEX,
4230                                     VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
4231   }
4232   let isCodeGenOnly = 1 in {
4233     defm Int_VUCOMISSZ  : sse12_ord_cmp<0x2E, VR128X, X86ucomi, v4f32, f128mem,
4234                               load, "ucomiss">, PS, EVEX, VEX_LIG,
4235                               EVEX_CD8<32, CD8VT1>;
4236     defm Int_VUCOMISDZ  : sse12_ord_cmp<0x2E, VR128X, X86ucomi, v2f64, f128mem,
4237                               load, "ucomisd">, PD, EVEX,
4238                               VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
4239
4240     defm Int_VCOMISSZ  : sse12_ord_cmp<0x2F, VR128X, X86comi, v4f32, f128mem,
4241                               load, "comiss">, PS, EVEX, VEX_LIG,
4242                               EVEX_CD8<32, CD8VT1>;
4243     defm Int_VCOMISDZ  : sse12_ord_cmp<0x2F, VR128X, X86comi, v2f64, f128mem,
4244                               load, "comisd">, PD, EVEX,
4245                               VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
4246   }
4247 }
4248
4249 /// avx512_fp14_s rcp14ss, rcp14sd, rsqrt14ss, rsqrt14sd
4250 multiclass avx512_fp14_s<bits<8> opc, string OpcodeStr, RegisterClass RC,
4251                             X86MemOperand x86memop> {
4252   let hasSideEffects = 0 in {
4253   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
4254                (ins RC:$src1, RC:$src2),
4255                !strconcat(OpcodeStr,
4256                "\t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>, EVEX_4V;
4257   let mayLoad = 1 in {
4258   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
4259                (ins RC:$src1, x86memop:$src2),
4260                !strconcat(OpcodeStr,
4261                "\t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>, EVEX_4V;
4262   }
4263 }
4264 }
4265
4266 defm VRCP14SS   : avx512_fp14_s<0x4D, "vrcp14ss", FR32X, f32mem>,
4267                   EVEX_CD8<32, CD8VT1>;
4268 defm VRCP14SD   : avx512_fp14_s<0x4D, "vrcp14sd", FR64X, f64mem>,
4269                   VEX_W, EVEX_CD8<64, CD8VT1>;
4270 defm VRSQRT14SS   : avx512_fp14_s<0x4F, "vrsqrt14ss", FR32X, f32mem>,
4271                   EVEX_CD8<32, CD8VT1>;
4272 defm VRSQRT14SD   : avx512_fp14_s<0x4F, "vrsqrt14sd", FR64X, f64mem>,
4273                   VEX_W, EVEX_CD8<64, CD8VT1>;
4274
4275 def : Pat <(v4f32 (int_x86_avx512_rcp14_ss (v4f32 VR128X:$src1),
4276               (v4f32 VR128X:$src2), (bc_v4f32 (v4i32 immAllZerosV)), (i8 -1))),
4277            (COPY_TO_REGCLASS (VRCP14SSrr (COPY_TO_REGCLASS VR128X:$src1, FR32X),
4278                        (COPY_TO_REGCLASS VR128X:$src2, FR32X)), VR128X)>;
4279
4280 def : Pat <(v2f64 (int_x86_avx512_rcp14_sd (v2f64 VR128X:$src1),
4281               (v2f64 VR128X:$src2), (bc_v2f64 (v4i32 immAllZerosV)), (i8 -1))),
4282            (COPY_TO_REGCLASS (VRCP14SDrr (COPY_TO_REGCLASS VR128X:$src1, FR64X),
4283                        (COPY_TO_REGCLASS VR128X:$src2, FR64X)), VR128X)>;
4284
4285 def : Pat <(v4f32 (int_x86_avx512_rsqrt14_ss (v4f32 VR128X:$src1),
4286               (v4f32 VR128X:$src2), (bc_v4f32 (v4i32 immAllZerosV)), (i8 -1))),
4287            (COPY_TO_REGCLASS (VRSQRT14SSrr (COPY_TO_REGCLASS VR128X:$src1, FR32X),
4288                        (COPY_TO_REGCLASS VR128X:$src2, FR32X)), VR128X)>;
4289
4290 def : Pat <(v2f64 (int_x86_avx512_rsqrt14_sd (v2f64 VR128X:$src1),
4291               (v2f64 VR128X:$src2), (bc_v2f64 (v4i32 immAllZerosV)), (i8 -1))),
4292            (COPY_TO_REGCLASS (VRSQRT14SDrr (COPY_TO_REGCLASS VR128X:$src1, FR64X),
4293                        (COPY_TO_REGCLASS VR128X:$src2, FR64X)), VR128X)>;
4294
4295 /// avx512_fp14_p rcp14ps, rcp14pd, rsqrt14ps, rsqrt14pd
4296 multiclass avx512_fp14_p<bits<8> opc, string OpcodeStr, SDNode OpNode,
4297                          X86VectorVTInfo _> {
4298   defm r: AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
4299                          (ins _.RC:$src), OpcodeStr, "$src", "$src",
4300                          (_.FloatVT (OpNode _.RC:$src))>, EVEX, T8PD;
4301   let mayLoad = 1 in {
4302     defm m: AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
4303                            (ins _.MemOp:$src), OpcodeStr, "$src", "$src",
4304                            (OpNode (_.FloatVT
4305                              (bitconvert (_.LdFrag addr:$src))))>, EVEX, T8PD;
4306     defm mb: AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
4307                             (ins _.ScalarMemOp:$src), OpcodeStr,
4308                             "${src}"##_.BroadcastStr, "${src}"##_.BroadcastStr,
4309                             (OpNode (_.FloatVT
4310                               (X86VBroadcast (_.ScalarLdFrag addr:$src))))>,
4311                             EVEX, T8PD, EVEX_B;
4312   }
4313 }
4314
4315 multiclass avx512_fp14_p_vl_all<bits<8> opc, string OpcodeStr, SDNode OpNode> {
4316   defm PSZ : avx512_fp14_p<opc, !strconcat(OpcodeStr, "ps"), OpNode, v16f32_info>,
4317                           EVEX_V512, EVEX_CD8<32, CD8VF>;
4318   defm PDZ : avx512_fp14_p<opc, !strconcat(OpcodeStr, "pd"), OpNode, v8f64_info>,
4319                           EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
4320
4321   // Define only if AVX512VL feature is present.
4322   let Predicates = [HasVLX] in {
4323     defm PSZ128 : avx512_fp14_p<opc, !strconcat(OpcodeStr, "ps"),
4324                                 OpNode, v4f32x_info>,
4325                                EVEX_V128, EVEX_CD8<32, CD8VF>;
4326     defm PSZ256 : avx512_fp14_p<opc, !strconcat(OpcodeStr, "ps"),
4327                                 OpNode, v8f32x_info>,
4328                                EVEX_V256, EVEX_CD8<32, CD8VF>;
4329     defm PDZ128 : avx512_fp14_p<opc, !strconcat(OpcodeStr, "pd"),
4330                                 OpNode, v2f64x_info>,
4331                                EVEX_V128, VEX_W, EVEX_CD8<64, CD8VF>;
4332     defm PDZ256 : avx512_fp14_p<opc, !strconcat(OpcodeStr, "pd"),
4333                                 OpNode, v4f64x_info>,
4334                                EVEX_V256, VEX_W, EVEX_CD8<64, CD8VF>;
4335   }
4336 }
4337
4338 defm VRSQRT14 : avx512_fp14_p_vl_all<0x4E, "vrsqrt14", X86frsqrt>;
4339 defm VRCP14 : avx512_fp14_p_vl_all<0x4C, "vrcp14", X86frcp>;
4340
4341 def : Pat <(v16f32 (int_x86_avx512_rsqrt14_ps_512 (v16f32 VR512:$src),
4342               (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1))),
4343            (VRSQRT14PSZr VR512:$src)>;
4344 def : Pat <(v8f64 (int_x86_avx512_rsqrt14_pd_512 (v8f64 VR512:$src),
4345               (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1))),
4346            (VRSQRT14PDZr VR512:$src)>;
4347
4348 def : Pat <(v16f32 (int_x86_avx512_rcp14_ps_512 (v16f32 VR512:$src),
4349               (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1))),
4350            (VRCP14PSZr VR512:$src)>;
4351 def : Pat <(v8f64 (int_x86_avx512_rcp14_pd_512 (v8f64 VR512:$src),
4352               (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1))),
4353            (VRCP14PDZr VR512:$src)>;
4354
4355 /// avx512_fp28_s rcp28ss, rcp28sd, rsqrt28ss, rsqrt28sd
4356 multiclass avx512_fp28_s<bits<8> opc, string OpcodeStr,X86VectorVTInfo _,
4357                          SDNode OpNode> {
4358
4359   defm r : AVX512_maskable_scalar<opc, MRMSrcReg, _, (outs _.RC:$dst),
4360                            (ins _.RC:$src1, _.RC:$src2), OpcodeStr,
4361                            "$src2, $src1", "$src1, $src2",
4362                            (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2),
4363                            (i32 FROUND_CURRENT))>;
4364
4365   defm rb : AVX512_maskable_scalar<opc, MRMSrcReg, _, (outs _.RC:$dst),
4366                             (ins _.RC:$src1, _.RC:$src2), OpcodeStr,
4367                             "$src2, $src1", "$src1, $src2",
4368                             (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2),
4369                             (i32 FROUND_NO_EXC)), "{sae}">, EVEX_B;
4370
4371   defm m : AVX512_maskable_scalar<opc, MRMSrcMem, _, (outs _.RC:$dst),
4372                          (ins _.RC:$src1, _.MemOp:$src2), OpcodeStr,
4373                          "$src2, $src1", "$src1, $src2",
4374                          (OpNode (_.VT _.RC:$src1),
4375                           (_.VT (scalar_to_vector (_.ScalarLdFrag addr:$src2))),
4376                          (i32 FROUND_CURRENT))>;
4377 }
4378
4379 multiclass avx512_eri_s<bits<8> opc, string OpcodeStr, SDNode OpNode> {
4380   defm SS : avx512_fp28_s<opc, OpcodeStr#"ss", f32x_info, OpNode>,
4381               EVEX_CD8<32, CD8VT1>;
4382   defm SD : avx512_fp28_s<opc, OpcodeStr#"sd", f64x_info, OpNode>,
4383               EVEX_CD8<64, CD8VT1>, VEX_W;
4384 }
4385
4386 let hasSideEffects = 0, Predicates = [HasERI] in {
4387   defm VRCP28   : avx512_eri_s<0xCB, "vrcp28",   X86rcp28s>,   T8PD, EVEX_4V;
4388   defm VRSQRT28 : avx512_eri_s<0xCD, "vrsqrt28", X86rsqrt28s>, T8PD, EVEX_4V;
4389 }
4390 /// avx512_fp28_p rcp28ps, rcp28pd, rsqrt28ps, rsqrt28pd
4391
4392 multiclass avx512_fp28_p<bits<8> opc, string OpcodeStr, X86VectorVTInfo _,
4393                          SDNode OpNode> {
4394
4395   defm r : AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
4396                          (ins _.RC:$src), OpcodeStr, "$src", "$src",
4397                          (OpNode (_.VT _.RC:$src), (i32 FROUND_CURRENT))>;
4398
4399   defm rb : AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
4400                         (ins _.RC:$src), OpcodeStr,
4401                         "$src", "$src",
4402                         (OpNode (_.VT _.RC:$src), (i32 FROUND_NO_EXC)),
4403                         "{sae}">, EVEX_B;
4404
4405   defm m : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
4406                          (ins _.MemOp:$src), OpcodeStr, "$src", "$src",
4407                          (OpNode (_.FloatVT
4408                              (bitconvert (_.LdFrag addr:$src))),
4409                           (i32 FROUND_CURRENT))>;
4410
4411   defm mb : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
4412                          (ins _.MemOp:$src), OpcodeStr, "$src", "$src",
4413                          (OpNode (_.FloatVT
4414                                   (X86VBroadcast (_.ScalarLdFrag addr:$src))),
4415                                  (i32 FROUND_CURRENT))>, EVEX_B;
4416 }
4417
4418 multiclass  avx512_eri<bits<8> opc, string OpcodeStr, SDNode OpNode> {
4419    defm PS : avx512_fp28_p<opc, OpcodeStr#"ps", v16f32_info, OpNode>,
4420                      EVEX_CD8<32, CD8VF>;
4421    defm PD : avx512_fp28_p<opc, OpcodeStr#"pd", v8f64_info, OpNode>,
4422                      VEX_W, EVEX_CD8<32, CD8VF>;
4423 }
4424
4425 let Predicates = [HasERI], hasSideEffects = 0 in {
4426
4427  defm VRSQRT28 : avx512_eri<0xCC, "vrsqrt28", X86rsqrt28>, EVEX, EVEX_V512, T8PD;
4428  defm VRCP28   : avx512_eri<0xCA, "vrcp28",   X86rcp28>,   EVEX, EVEX_V512, T8PD;
4429  defm VEXP2    : avx512_eri<0xC8, "vexp2",    X86exp2>,    EVEX, EVEX_V512, T8PD;
4430 }
4431
4432 multiclass avx512_sqrt_packed<bits<8> opc, string OpcodeStr,
4433                               SDNode OpNode, X86VectorVTInfo _>{
4434   defm r: AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
4435                          (ins _.RC:$src), OpcodeStr, "$src", "$src",
4436                          (_.FloatVT (OpNode _.RC:$src))>, EVEX;
4437   let mayLoad = 1 in {
4438     defm m: AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
4439                            (ins _.MemOp:$src), OpcodeStr, "$src", "$src",
4440                            (OpNode (_.FloatVT
4441                              (bitconvert (_.LdFrag addr:$src))))>, EVEX;
4442
4443     defm mb: AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
4444                             (ins _.ScalarMemOp:$src), OpcodeStr,
4445                             "${src}"##_.BroadcastStr, "${src}"##_.BroadcastStr,
4446                             (OpNode (_.FloatVT
4447                               (X86VBroadcast (_.ScalarLdFrag addr:$src))))>,
4448                             EVEX, EVEX_B;
4449   }
4450 }
4451
4452 multiclass avx512_sqrt_scalar<bits<8> opc, string OpcodeStr,
4453                           Intrinsic F32Int, Intrinsic F64Int,
4454                           OpndItins itins_s, OpndItins itins_d> {
4455   def SSZr : SI<opc, MRMSrcReg, (outs FR32X:$dst),
4456                (ins FR32X:$src1, FR32X:$src2),
4457                !strconcat(OpcodeStr,
4458                           "ss\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4459                       [], itins_s.rr>, XS, EVEX_4V;
4460   let isCodeGenOnly = 1 in
4461   def SSZr_Int : SIi8<opc, MRMSrcReg, (outs VR128X:$dst),
4462                (ins VR128X:$src1, VR128X:$src2),
4463                !strconcat(OpcodeStr,
4464                 "ss\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4465                [(set VR128X:$dst,
4466                  (F32Int VR128X:$src1, VR128X:$src2))],
4467                itins_s.rr>, XS, EVEX_4V;
4468   let mayLoad = 1 in {
4469   def SSZm : SI<opc, MRMSrcMem, (outs FR32X:$dst),
4470                (ins FR32X:$src1, f32mem:$src2),
4471                !strconcat(OpcodeStr,
4472                           "ss\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4473                       [], itins_s.rm>, XS, EVEX_4V, EVEX_CD8<32, CD8VT1>;
4474   let isCodeGenOnly = 1 in
4475   def SSZm_Int : SIi8<opc, MRMSrcMem, (outs VR128X:$dst),
4476                    (ins VR128X:$src1, ssmem:$src2),
4477                    !strconcat(OpcodeStr,
4478                  "ss\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4479                    [(set VR128X:$dst,
4480                      (F32Int VR128X:$src1, sse_load_f32:$src2))],
4481                    itins_s.rm>, XS, EVEX_4V, EVEX_CD8<32, CD8VT1>;
4482   }
4483   def SDZr : SI<opc, MRMSrcReg, (outs FR64X:$dst),
4484                (ins FR64X:$src1, FR64X:$src2),
4485                !strconcat(OpcodeStr,
4486                           "sd\t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>,
4487                       XD, EVEX_4V, VEX_W;
4488   let isCodeGenOnly = 1 in
4489   def SDZr_Int : SIi8<opc, MRMSrcReg, (outs VR128X:$dst),
4490                (ins VR128X:$src1, VR128X:$src2),
4491                !strconcat(OpcodeStr,
4492                 "sd\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4493                [(set VR128X:$dst,
4494                  (F64Int VR128X:$src1, VR128X:$src2))],
4495                itins_s.rr>, XD, EVEX_4V, VEX_W;
4496   let mayLoad = 1 in {
4497   def SDZm : SI<opc, MRMSrcMem, (outs FR64X:$dst),
4498                (ins FR64X:$src1, f64mem:$src2),
4499                !strconcat(OpcodeStr,
4500                   "sd\t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>,
4501                XD, EVEX_4V, VEX_W, EVEX_CD8<64, CD8VT1>;
4502   let isCodeGenOnly = 1 in
4503   def SDZm_Int : SIi8<opc, MRMSrcMem, (outs VR128X:$dst),
4504                   (ins VR128X:$src1, sdmem:$src2),
4505                    !strconcat(OpcodeStr,
4506                   "sd\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4507                   [(set VR128X:$dst,
4508                     (F64Int VR128X:$src1, sse_load_f64:$src2))]>,
4509                   XD, EVEX_4V, VEX_W, EVEX_CD8<64, CD8VT1>;
4510   }
4511 }
4512
4513 multiclass avx512_sqrt_packed_all<bits<8> opc, string OpcodeStr,
4514                                   SDNode OpNode> {
4515   defm PSZ : avx512_sqrt_packed<opc, !strconcat(OpcodeStr, "ps"), OpNode,
4516                                 v16f32_info>,
4517                                 EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
4518   defm PDZ : avx512_sqrt_packed<opc, !strconcat(OpcodeStr, "pd"), OpNode,
4519                                 v8f64_info>,
4520                                 EVEX_V512, VEX_W, PD, EVEX_CD8<64, CD8VF>;
4521   // Define only if AVX512VL feature is present.
4522   let Predicates = [HasVLX] in {
4523     defm PSZ128 : avx512_sqrt_packed<opc, !strconcat(OpcodeStr, "ps"),
4524                                      OpNode, v4f32x_info>,
4525                                      EVEX_V128, PS, EVEX_CD8<32, CD8VF>;
4526     defm PSZ256 : avx512_sqrt_packed<opc, !strconcat(OpcodeStr, "ps"),
4527                                      OpNode, v8f32x_info>,
4528                                      EVEX_V256, PS, EVEX_CD8<32, CD8VF>;
4529     defm PDZ128 : avx512_sqrt_packed<opc, !strconcat(OpcodeStr, "pd"),
4530                                      OpNode, v2f64x_info>,
4531                                      EVEX_V128, VEX_W, PD, EVEX_CD8<64, CD8VF>;
4532     defm PDZ256 : avx512_sqrt_packed<opc, !strconcat(OpcodeStr, "pd"),
4533                                      OpNode, v4f64x_info>,
4534                                      EVEX_V256, VEX_W, PD, EVEX_CD8<64, CD8VF>;
4535   }
4536 }
4537
4538 defm VSQRT : avx512_sqrt_packed_all<0x51, "vsqrt", fsqrt>;
4539
4540 defm VSQRT  : avx512_sqrt_scalar<0x51, "sqrt",
4541                 int_x86_avx512_sqrt_ss, int_x86_avx512_sqrt_sd,
4542                 SSE_SQRTSS, SSE_SQRTSD>;
4543
4544 let Predicates = [HasAVX512] in {
4545   def : Pat<(v16f32 (int_x86_avx512_sqrt_ps_512 (v16f32 VR512:$src1),
4546                     (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1), FROUND_CURRENT)),
4547                    (VSQRTPSZr VR512:$src1)>;
4548   def : Pat<(v8f64 (int_x86_avx512_sqrt_pd_512 (v8f64 VR512:$src1),
4549                     (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1), FROUND_CURRENT)),
4550                    (VSQRTPDZr VR512:$src1)>;
4551
4552   def : Pat<(f32 (fsqrt FR32X:$src)),
4553             (VSQRTSSZr (f32 (IMPLICIT_DEF)), FR32X:$src)>;
4554   def : Pat<(f32 (fsqrt (load addr:$src))),
4555             (VSQRTSSZm (f32 (IMPLICIT_DEF)), addr:$src)>,
4556             Requires<[OptForSize]>;
4557   def : Pat<(f64 (fsqrt FR64X:$src)),
4558             (VSQRTSDZr (f64 (IMPLICIT_DEF)), FR64X:$src)>;
4559   def : Pat<(f64 (fsqrt (load addr:$src))),
4560             (VSQRTSDZm (f64 (IMPLICIT_DEF)), addr:$src)>,
4561             Requires<[OptForSize]>;
4562
4563   def : Pat<(f32 (X86frsqrt FR32X:$src)),
4564             (VRSQRT14SSrr (f32 (IMPLICIT_DEF)), FR32X:$src)>;
4565   def : Pat<(f32 (X86frsqrt (load addr:$src))),
4566             (VRSQRT14SSrm (f32 (IMPLICIT_DEF)), addr:$src)>,
4567             Requires<[OptForSize]>;
4568
4569   def : Pat<(f32 (X86frcp FR32X:$src)),
4570             (VRCP14SSrr (f32 (IMPLICIT_DEF)), FR32X:$src)>;
4571   def : Pat<(f32 (X86frcp (load addr:$src))),
4572             (VRCP14SSrm (f32 (IMPLICIT_DEF)), addr:$src)>,
4573             Requires<[OptForSize]>;
4574
4575   def : Pat<(int_x86_sse_sqrt_ss VR128X:$src),
4576             (COPY_TO_REGCLASS (VSQRTSSZr (f32 (IMPLICIT_DEF)),
4577                                         (COPY_TO_REGCLASS VR128X:$src, FR32)),
4578                               VR128X)>;
4579   def : Pat<(int_x86_sse_sqrt_ss sse_load_f32:$src),
4580             (VSQRTSSZm_Int (v4f32 (IMPLICIT_DEF)), sse_load_f32:$src)>;
4581
4582   def : Pat<(int_x86_sse2_sqrt_sd VR128X:$src),
4583             (COPY_TO_REGCLASS (VSQRTSDZr (f64 (IMPLICIT_DEF)),
4584                                         (COPY_TO_REGCLASS VR128X:$src, FR64)),
4585                               VR128X)>;
4586   def : Pat<(int_x86_sse2_sqrt_sd sse_load_f64:$src),
4587             (VSQRTSDZm_Int (v2f64 (IMPLICIT_DEF)), sse_load_f64:$src)>;
4588 }
4589
4590
4591 multiclass avx512_rndscale<bits<8> opc, string OpcodeStr,
4592                             X86MemOperand x86memop, RegisterClass RC,
4593                             PatFrag mem_frag, Domain d> {
4594 let ExeDomain = d in {
4595   // Intrinsic operation, reg.
4596   // Vector intrinsic operation, reg
4597   def r : AVX512AIi8<opc, MRMSrcReg,
4598                     (outs RC:$dst), (ins RC:$src1, i32u8imm:$src2),
4599                     !strconcat(OpcodeStr,
4600                     "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4601                     []>, EVEX;
4602
4603   // Vector intrinsic operation, mem
4604   def m : AVX512AIi8<opc, MRMSrcMem,
4605                     (outs RC:$dst), (ins x86memop:$src1, i32u8imm:$src2),
4606                     !strconcat(OpcodeStr,
4607                     "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4608                     []>, EVEX;
4609 } // ExeDomain
4610 }
4611
4612
4613 defm VRNDSCALEPSZ : avx512_rndscale<0x08, "vrndscaleps", f512mem, VR512,
4614                                 loadv16f32, SSEPackedSingle>, EVEX_V512,
4615                                 EVEX_CD8<32, CD8VF>;
4616
4617 def : Pat<(v16f32 (int_x86_avx512_mask_rndscale_ps_512 (v16f32 VR512:$src1),
4618                    imm:$src2, (v16f32 VR512:$src1), (i16 -1),
4619                    FROUND_CURRENT)),
4620                    (VRNDSCALEPSZr VR512:$src1, imm:$src2)>;
4621
4622
4623 defm VRNDSCALEPDZ : avx512_rndscale<0x09, "vrndscalepd", f512mem, VR512,
4624                                 loadv8f64, SSEPackedDouble>, EVEX_V512,
4625                                 VEX_W, EVEX_CD8<64, CD8VF>;
4626
4627 def : Pat<(v8f64 (int_x86_avx512_mask_rndscale_pd_512 (v8f64 VR512:$src1),
4628                   imm:$src2, (v8f64 VR512:$src1), (i8 -1),
4629                   FROUND_CURRENT)),
4630                    (VRNDSCALEPDZr VR512:$src1, imm:$src2)>;
4631
4632 multiclass avx512_rndscale_scalar<bits<8> opc, string OpcodeStr,
4633                      Operand x86memop, RegisterClass RC, Domain d> {
4634 let ExeDomain = d in {
4635   def r : AVX512AIi8<opc, MRMSrcReg,
4636                     (outs RC:$dst), (ins RC:$src1, RC:$src2, i32u8imm:$src3),
4637                     !strconcat(OpcodeStr,
4638                     "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4639                     []>, EVEX_4V;
4640
4641   def m : AVX512AIi8<opc, MRMSrcMem,
4642                     (outs RC:$dst), (ins RC:$src1, x86memop:$src2,  i32u8imm:$src3),
4643                     !strconcat(OpcodeStr,
4644                     "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4645                     []>, EVEX_4V;
4646 } // ExeDomain
4647 }
4648
4649 defm VRNDSCALESS : avx512_rndscale_scalar<0x0A, "vrndscaless", ssmem, FR32X,
4650                                 SSEPackedSingle>, EVEX_CD8<32, CD8VT1>;
4651
4652 defm VRNDSCALESD : avx512_rndscale_scalar<0x0B, "vrndscalesd", sdmem, FR64X,
4653                                 SSEPackedDouble>, EVEX_CD8<64, CD8VT1>;
4654
4655 let Predicates = [HasAVX512] in {
4656   def : Pat<(ffloor FR32X:$src),
4657             (VRNDSCALESSr (f32 (IMPLICIT_DEF)), FR32X:$src, (i32 0x1))>;
4658   def : Pat<(f64 (ffloor FR64X:$src)),
4659             (VRNDSCALESDr (f64 (IMPLICIT_DEF)), FR64X:$src, (i32 0x1))>;
4660   def : Pat<(f32 (fnearbyint FR32X:$src)),
4661             (VRNDSCALESSr (f32 (IMPLICIT_DEF)), FR32X:$src, (i32 0xC))>;
4662   def : Pat<(f64 (fnearbyint FR64X:$src)),
4663             (VRNDSCALESDr (f64 (IMPLICIT_DEF)), FR64X:$src, (i32 0xC))>;
4664   def : Pat<(f32 (fceil FR32X:$src)),
4665             (VRNDSCALESSr (f32 (IMPLICIT_DEF)), FR32X:$src, (i32 0x2))>;
4666   def : Pat<(f64 (fceil FR64X:$src)),
4667             (VRNDSCALESDr (f64 (IMPLICIT_DEF)), FR64X:$src, (i32 0x2))>;
4668   def : Pat<(f32 (frint FR32X:$src)),
4669             (VRNDSCALESSr (f32 (IMPLICIT_DEF)), FR32X:$src, (i32 0x4))>;
4670   def : Pat<(f64 (frint FR64X:$src)),
4671             (VRNDSCALESDr (f64 (IMPLICIT_DEF)), FR64X:$src, (i32 0x4))>;
4672   def : Pat<(f32 (ftrunc FR32X:$src)),
4673             (VRNDSCALESSr (f32 (IMPLICIT_DEF)), FR32X:$src, (i32 0x3))>;
4674   def : Pat<(f64 (ftrunc FR64X:$src)),
4675             (VRNDSCALESDr (f64 (IMPLICIT_DEF)), FR64X:$src, (i32 0x3))>;
4676 }
4677
4678 def : Pat<(v16f32 (ffloor VR512:$src)),
4679           (VRNDSCALEPSZr VR512:$src, (i32 0x1))>;
4680 def : Pat<(v16f32 (fnearbyint VR512:$src)),
4681           (VRNDSCALEPSZr VR512:$src, (i32 0xC))>;
4682 def : Pat<(v16f32 (fceil VR512:$src)),
4683           (VRNDSCALEPSZr VR512:$src, (i32 0x2))>;
4684 def : Pat<(v16f32 (frint VR512:$src)),
4685           (VRNDSCALEPSZr VR512:$src, (i32 0x4))>;
4686 def : Pat<(v16f32 (ftrunc VR512:$src)),
4687           (VRNDSCALEPSZr VR512:$src, (i32 0x3))>;
4688
4689 def : Pat<(v8f64 (ffloor VR512:$src)),
4690           (VRNDSCALEPDZr VR512:$src, (i32 0x1))>;
4691 def : Pat<(v8f64 (fnearbyint VR512:$src)),
4692           (VRNDSCALEPDZr VR512:$src, (i32 0xC))>;
4693 def : Pat<(v8f64 (fceil VR512:$src)),
4694           (VRNDSCALEPDZr VR512:$src, (i32 0x2))>;
4695 def : Pat<(v8f64 (frint VR512:$src)),
4696           (VRNDSCALEPDZr VR512:$src, (i32 0x4))>;
4697 def : Pat<(v8f64 (ftrunc VR512:$src)),
4698           (VRNDSCALEPDZr VR512:$src, (i32 0x3))>;
4699
4700 //-------------------------------------------------
4701 // Integer truncate and extend operations
4702 //-------------------------------------------------
4703
4704 multiclass avx512_trunc_sat<bits<8> opc, string OpcodeStr,
4705                           RegisterClass dstRC, RegisterClass srcRC,
4706                           RegisterClass KRC, X86MemOperand x86memop> {
4707   def rr : AVX512XS8I<opc, MRMDestReg, (outs dstRC:$dst),
4708                (ins srcRC:$src),
4709                !strconcat(OpcodeStr,"\t{$src, $dst|$dst, $src}"),
4710                []>, EVEX;
4711
4712   def rrk : AVX512XS8I<opc, MRMDestReg, (outs dstRC:$dst),
4713                (ins KRC:$mask, srcRC:$src),
4714                !strconcat(OpcodeStr,
4715                  "\t{$src, ${dst} {${mask}}|${dst} {${mask}}, $src}"),
4716                []>, EVEX, EVEX_K;
4717
4718   def rrkz : AVX512XS8I<opc, MRMDestReg, (outs dstRC:$dst),
4719                (ins KRC:$mask, srcRC:$src),
4720                !strconcat(OpcodeStr,
4721                  "\t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
4722                []>, EVEX, EVEX_KZ;
4723
4724   def mr : AVX512XS8I<opc, MRMDestMem, (outs), (ins x86memop:$dst, srcRC:$src),
4725                !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
4726                []>, EVEX;
4727
4728   def mrk : AVX512XS8I<opc, MRMDestMem, (outs),
4729                (ins x86memop:$dst, KRC:$mask, srcRC:$src),
4730                !strconcat(OpcodeStr, "\t{$src, $dst {${mask}}|${dst} {${mask}}, $src}"),
4731                []>, EVEX, EVEX_K;
4732
4733 }
4734 defm VPMOVQB    : avx512_trunc_sat<0x32, "vpmovqb",   VR128X, VR512, VK8WM,
4735                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VO>;
4736 defm VPMOVSQB   : avx512_trunc_sat<0x22, "vpmovsqb",  VR128X, VR512, VK8WM,
4737                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VO>;
4738 defm VPMOVUSQB  : avx512_trunc_sat<0x12, "vpmovusqb", VR128X, VR512, VK8WM,
4739                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VO>;
4740 defm VPMOVQW    : avx512_trunc_sat<0x34, "vpmovqw",   VR128X, VR512, VK8WM,
4741                                  i128mem>, EVEX_V512, EVEX_CD8<16, CD8VQ>;
4742 defm VPMOVSQW   : avx512_trunc_sat<0x24, "vpmovsqw",  VR128X, VR512, VK8WM,
4743                                  i128mem>, EVEX_V512, EVEX_CD8<16, CD8VQ>;
4744 defm VPMOVUSQW  : avx512_trunc_sat<0x14, "vpmovusqw", VR128X, VR512, VK8WM,
4745                                  i128mem>, EVEX_V512, EVEX_CD8<16, CD8VQ>;
4746 defm VPMOVQD    : avx512_trunc_sat<0x35, "vpmovqd",   VR256X, VR512, VK8WM,
4747                                  i256mem>, EVEX_V512, EVEX_CD8<32, CD8VH>;
4748 defm VPMOVSQD   : avx512_trunc_sat<0x25, "vpmovsqd",  VR256X, VR512, VK8WM,
4749                                  i256mem>, EVEX_V512, EVEX_CD8<32, CD8VH>;
4750 defm VPMOVUSQD  : avx512_trunc_sat<0x15, "vpmovusqd", VR256X, VR512, VK8WM,
4751                                  i256mem>, EVEX_V512, EVEX_CD8<32, CD8VH>;
4752 defm VPMOVDW    : avx512_trunc_sat<0x33, "vpmovdw",   VR256X, VR512, VK16WM,
4753                                  i256mem>, EVEX_V512, EVEX_CD8<16, CD8VH>;
4754 defm VPMOVSDW   : avx512_trunc_sat<0x23, "vpmovsdw",  VR256X, VR512, VK16WM,
4755                                  i256mem>, EVEX_V512, EVEX_CD8<16, CD8VH>;
4756 defm VPMOVUSDW  : avx512_trunc_sat<0x13, "vpmovusdw", VR256X, VR512, VK16WM,
4757                                  i256mem>, EVEX_V512, EVEX_CD8<16, CD8VH>;
4758 defm VPMOVDB    : avx512_trunc_sat<0x31, "vpmovdb",   VR128X, VR512, VK16WM,
4759                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VQ>;
4760 defm VPMOVSDB   : avx512_trunc_sat<0x21, "vpmovsdb",  VR128X, VR512, VK16WM,
4761                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VQ>;
4762 defm VPMOVUSDB  : avx512_trunc_sat<0x11, "vpmovusdb", VR128X, VR512, VK16WM,
4763                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VQ>;
4764
4765 def : Pat<(v16i8  (X86vtrunc (v8i64  VR512:$src))), (VPMOVQBrr  VR512:$src)>;
4766 def : Pat<(v8i16  (X86vtrunc (v8i64  VR512:$src))), (VPMOVQWrr  VR512:$src)>;
4767 def : Pat<(v16i16 (X86vtrunc (v16i32 VR512:$src))), (VPMOVDWrr  VR512:$src)>;
4768 def : Pat<(v16i8  (X86vtrunc (v16i32 VR512:$src))), (VPMOVDBrr  VR512:$src)>;
4769 def : Pat<(v8i32  (X86vtrunc (v8i64  VR512:$src))), (VPMOVQDrr  VR512:$src)>;
4770
4771 def : Pat<(v16i8  (X86vtruncm VK16WM:$mask, (v16i32 VR512:$src))),
4772                   (VPMOVDBrrkz VK16WM:$mask, VR512:$src)>;
4773 def : Pat<(v16i16 (X86vtruncm VK16WM:$mask, (v16i32 VR512:$src))),
4774                   (VPMOVDWrrkz VK16WM:$mask, VR512:$src)>;
4775 def : Pat<(v8i16  (X86vtruncm VK8WM:$mask,  (v8i64 VR512:$src))),
4776                   (VPMOVQWrrkz  VK8WM:$mask, VR512:$src)>;
4777 def : Pat<(v8i32  (X86vtruncm VK8WM:$mask,  (v8i64 VR512:$src))),
4778                   (VPMOVQDrrkz  VK8WM:$mask, VR512:$src)>;
4779
4780
4781 multiclass avx512_extend<bits<8> opc, string OpcodeStr, RegisterClass KRC,
4782                       RegisterClass DstRC, RegisterClass SrcRC, SDNode OpNode,
4783                       PatFrag mem_frag, X86MemOperand x86memop,
4784                       ValueType OpVT, ValueType InVT> {
4785
4786   def rr : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst),
4787               (ins SrcRC:$src),
4788               !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
4789               [(set DstRC:$dst, (OpVT (OpNode (InVT SrcRC:$src))))]>, EVEX;
4790
4791   def rrk : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst),
4792               (ins KRC:$mask, SrcRC:$src),
4793               !strconcat(OpcodeStr, "\t{$src, $dst {${mask}} |$dst {${mask}}, $src}"),
4794               []>, EVEX, EVEX_K;
4795
4796   def rrkz : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst),
4797               (ins KRC:$mask, SrcRC:$src),
4798               !strconcat(OpcodeStr, "\t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}"),
4799               []>, EVEX, EVEX_KZ;
4800
4801   let mayLoad = 1 in {
4802     def rm : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst),
4803               (ins x86memop:$src),
4804               !strconcat(OpcodeStr,"\t{$src, $dst|$dst, $src}"),
4805               [(set DstRC:$dst,
4806                 (OpVT (OpNode (InVT (bitconvert (mem_frag addr:$src))))))]>,
4807               EVEX;
4808
4809     def rmk : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst),
4810               (ins KRC:$mask, x86memop:$src),
4811               !strconcat(OpcodeStr,"\t{$src, $dst {${mask}} |$dst {${mask}}, $src}"),
4812               []>,
4813               EVEX, EVEX_K;
4814
4815     def rmkz : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst),
4816               (ins KRC:$mask, x86memop:$src),
4817               !strconcat(OpcodeStr,"\t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}"),
4818               []>,
4819               EVEX, EVEX_KZ;
4820   }
4821 }
4822
4823 defm VPMOVZXBDZ: avx512_extend<0x31, "vpmovzxbd", VK16WM, VR512, VR128X, X86vzext,
4824                              loadv2i64, i128mem, v16i32, v16i8>, EVEX_V512,
4825                              EVEX_CD8<8, CD8VQ>;
4826 defm VPMOVZXBQZ: avx512_extend<0x32, "vpmovzxbq", VK8WM, VR512, VR128X, X86vzext,
4827                              loadv2i64, i128mem, v8i64, v16i8>, EVEX_V512,
4828                              EVEX_CD8<8, CD8VO>;
4829 defm VPMOVZXWDZ: avx512_extend<0x33, "vpmovzxwd", VK16WM, VR512, VR256X, X86vzext,
4830                              loadv4i64, i256mem, v16i32, v16i16>, EVEX_V512,
4831                              EVEX_CD8<16, CD8VH>;
4832 defm VPMOVZXWQZ: avx512_extend<0x34, "vpmovzxwq", VK8WM, VR512, VR128X, X86vzext,
4833                              loadv2i64, i128mem, v8i64, v8i16>, EVEX_V512,
4834                              EVEX_CD8<16, CD8VQ>;
4835 defm VPMOVZXDQZ: avx512_extend<0x35, "vpmovzxdq", VK8WM, VR512, VR256X, X86vzext,
4836                              loadv4i64, i256mem, v8i64, v8i32>, EVEX_V512,
4837                              EVEX_CD8<32, CD8VH>;
4838
4839 defm VPMOVSXBDZ: avx512_extend<0x21, "vpmovsxbd", VK16WM, VR512, VR128X, X86vsext,
4840                              loadv2i64, i128mem, v16i32, v16i8>, EVEX_V512,
4841                              EVEX_CD8<8, CD8VQ>;
4842 defm VPMOVSXBQZ: avx512_extend<0x22, "vpmovsxbq", VK8WM, VR512, VR128X, X86vsext,
4843                              loadv2i64, i128mem, v8i64, v16i8>, EVEX_V512,
4844                              EVEX_CD8<8, CD8VO>;
4845 defm VPMOVSXWDZ: avx512_extend<0x23, "vpmovsxwd", VK16WM, VR512, VR256X, X86vsext,
4846                              loadv4i64, i256mem, v16i32, v16i16>, EVEX_V512,
4847                              EVEX_CD8<16, CD8VH>;
4848 defm VPMOVSXWQZ: avx512_extend<0x24, "vpmovsxwq", VK8WM, VR512, VR128X, X86vsext,
4849                              loadv2i64, i128mem, v8i64, v8i16>, EVEX_V512,
4850                              EVEX_CD8<16, CD8VQ>;
4851 defm VPMOVSXDQZ: avx512_extend<0x25, "vpmovsxdq", VK8WM, VR512, VR256X, X86vsext,
4852                              loadv4i64, i256mem, v8i64, v8i32>, EVEX_V512,
4853                              EVEX_CD8<32, CD8VH>;
4854
4855 //===----------------------------------------------------------------------===//
4856 // GATHER - SCATTER Operations
4857
4858 multiclass avx512_gather<bits<8> opc, string OpcodeStr, RegisterClass KRC,
4859                        RegisterClass RC, X86MemOperand memop> {
4860 let mayLoad = 1,
4861   Constraints = "@earlyclobber $dst, $src1 = $dst, $mask = $mask_wb" in
4862   def rm  : AVX5128I<opc, MRMSrcMem, (outs RC:$dst, KRC:$mask_wb),
4863             (ins RC:$src1, KRC:$mask, memop:$src2),
4864             !strconcat(OpcodeStr,
4865             "\t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"),
4866             []>, EVEX, EVEX_K;
4867 }
4868
4869 let ExeDomain = SSEPackedDouble in {
4870 defm VGATHERDPDZ : avx512_gather<0x92, "vgatherdpd", VK8WM, VR512, vy64xmem>,
4871                                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4872 defm VGATHERQPDZ : avx512_gather<0x93, "vgatherqpd", VK8WM, VR512, vz64mem>,
4873                                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4874 }
4875
4876 let ExeDomain = SSEPackedSingle in {
4877 defm VGATHERDPSZ : avx512_gather<0x92, "vgatherdps", VK16WM, VR512, vz32mem>,
4878                                  EVEX_V512, EVEX_CD8<32, CD8VT1>;
4879 defm VGATHERQPSZ : avx512_gather<0x93, "vgatherqps", VK8WM, VR256X, vz64mem>,
4880                                  EVEX_V512, EVEX_CD8<32, CD8VT1>;
4881 }
4882
4883 defm VPGATHERDQZ : avx512_gather<0x90, "vpgatherdq", VK8WM, VR512,  vy64xmem>,
4884                                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4885 defm VPGATHERDDZ : avx512_gather<0x90, "vpgatherdd", VK16WM, VR512, vz32mem>,
4886                                  EVEX_V512, EVEX_CD8<32, CD8VT1>;
4887
4888 defm VPGATHERQQZ : avx512_gather<0x91, "vpgatherqq", VK8WM, VR512,  vz64mem>,
4889                                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4890 defm VPGATHERQDZ : avx512_gather<0x91, "vpgatherqd", VK8WM, VR256X,  vz64mem>,
4891                                  EVEX_V512, EVEX_CD8<32, CD8VT1>;
4892
4893 multiclass avx512_scatter<bits<8> opc, string OpcodeStr, RegisterClass KRC,
4894                        RegisterClass RC, X86MemOperand memop> {
4895 let mayStore = 1, Constraints = "$mask = $mask_wb" in
4896   def mr  : AVX5128I<opc, MRMDestMem, (outs KRC:$mask_wb),
4897             (ins memop:$dst, KRC:$mask, RC:$src2),
4898             !strconcat(OpcodeStr,
4899             "\t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"),
4900             []>, EVEX, EVEX_K;
4901 }
4902
4903 let ExeDomain = SSEPackedDouble in {
4904 defm VSCATTERDPDZ : avx512_scatter<0xA2, "vscatterdpd", VK8WM, VR512, vy64xmem>,
4905                                    EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4906 defm VSCATTERQPDZ : avx512_scatter<0xA3, "vscatterqpd", VK8WM, VR512, vz64mem>,
4907                                    EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4908 }
4909
4910 let ExeDomain = SSEPackedSingle in {
4911 defm VSCATTERDPSZ : avx512_scatter<0xA2, "vscatterdps", VK16WM, VR512, vz32mem>,
4912                                    EVEX_V512, EVEX_CD8<32, CD8VT1>;
4913 defm VSCATTERQPSZ : avx512_scatter<0xA3, "vscatterqps", VK8WM, VR256X, vz64mem>,
4914                                    EVEX_V512, EVEX_CD8<32, CD8VT1>;
4915 }
4916
4917 defm VPSCATTERDQZ : avx512_scatter<0xA0, "vpscatterdq", VK8WM, VR512, vy64xmem>,
4918                                    EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4919 defm VPSCATTERDDZ : avx512_scatter<0xA0, "vpscatterdd", VK16WM, VR512, vz32mem>,
4920                                    EVEX_V512, EVEX_CD8<32, CD8VT1>;
4921
4922 defm VPSCATTERQQZ : avx512_scatter<0xA1, "vpscatterqq", VK8WM, VR512, vz64mem>,
4923                                   EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4924 defm VPSCATTERQDZ : avx512_scatter<0xA1, "vpscatterqd", VK8WM, VR256X, vz64mem>,
4925                                   EVEX_V512, EVEX_CD8<32, CD8VT1>;
4926
4927 // prefetch
4928 multiclass avx512_gather_scatter_prefetch<bits<8> opc, Format F, string OpcodeStr,
4929                        RegisterClass KRC, X86MemOperand memop> {
4930   let Predicates = [HasPFI], hasSideEffects = 1 in
4931   def m  : AVX5128I<opc, F, (outs), (ins KRC:$mask, memop:$src),
4932             !strconcat(OpcodeStr, "\t{$src {${mask}}|{${mask}}, $src}"),
4933             []>, EVEX, EVEX_K;
4934 }
4935
4936 defm VGATHERPF0DPS: avx512_gather_scatter_prefetch<0xC6, MRM1m, "vgatherpf0dps",
4937                      VK16WM, vz32mem>, EVEX_V512, EVEX_CD8<32, CD8VT1>;
4938
4939 defm VGATHERPF0QPS: avx512_gather_scatter_prefetch<0xC7, MRM1m, "vgatherpf0qps",
4940                      VK8WM, vz64mem>, EVEX_V512, EVEX_CD8<64, CD8VT1>;
4941
4942 defm VGATHERPF0DPD: avx512_gather_scatter_prefetch<0xC6, MRM1m, "vgatherpf0dpd",
4943                      VK8WM, vy32mem>, EVEX_V512, VEX_W, EVEX_CD8<32, CD8VT1>;
4944
4945 defm VGATHERPF0QPD: avx512_gather_scatter_prefetch<0xC7, MRM1m, "vgatherpf0qpd",
4946                      VK8WM, vz64mem>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4947
4948 defm VGATHERPF1DPS: avx512_gather_scatter_prefetch<0xC6, MRM2m, "vgatherpf1dps",
4949                      VK16WM, vz32mem>, EVEX_V512, EVEX_CD8<32, CD8VT1>;
4950
4951 defm VGATHERPF1QPS: avx512_gather_scatter_prefetch<0xC7, MRM2m, "vgatherpf1qps",
4952                      VK8WM, vz64mem>, EVEX_V512, EVEX_CD8<64, CD8VT1>;
4953
4954 defm VGATHERPF1DPD: avx512_gather_scatter_prefetch<0xC6, MRM2m, "vgatherpf1dpd",
4955                      VK8WM, vy32mem>, EVEX_V512, VEX_W, EVEX_CD8<32, CD8VT1>;
4956
4957 defm VGATHERPF1QPD: avx512_gather_scatter_prefetch<0xC7, MRM2m, "vgatherpf1qpd",
4958                      VK8WM, vz64mem>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4959
4960 defm VSCATTERPF0DPS: avx512_gather_scatter_prefetch<0xC6, MRM5m, "vscatterpf0dps",
4961                      VK16WM, vz32mem>, EVEX_V512, EVEX_CD8<32, CD8VT1>;
4962
4963 defm VSCATTERPF0QPS: avx512_gather_scatter_prefetch<0xC7, MRM5m, "vscatterpf0qps",
4964                      VK8WM, vz64mem>, EVEX_V512, EVEX_CD8<64, CD8VT1>;
4965
4966 defm VSCATTERPF0DPD: avx512_gather_scatter_prefetch<0xC6, MRM5m, "vscatterpf0dpd",
4967                      VK8WM, vy32mem>, EVEX_V512, VEX_W, EVEX_CD8<32, CD8VT1>;
4968
4969 defm VSCATTERPF0QPD: avx512_gather_scatter_prefetch<0xC7, MRM5m, "vscatterpf0qpd",
4970                      VK8WM, vz64mem>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4971
4972 defm VSCATTERPF1DPS: avx512_gather_scatter_prefetch<0xC6, MRM6m, "vscatterpf1dps",
4973                      VK16WM, vz32mem>, EVEX_V512, EVEX_CD8<32, CD8VT1>;
4974
4975 defm VSCATTERPF1QPS: avx512_gather_scatter_prefetch<0xC7, MRM6m, "vscatterpf1qps",
4976                      VK8WM, vz64mem>, EVEX_V512, EVEX_CD8<64, CD8VT1>;
4977
4978 defm VSCATTERPF1DPD: avx512_gather_scatter_prefetch<0xC6, MRM6m, "vscatterpf1dpd",
4979                      VK8WM, vy32mem>, EVEX_V512, VEX_W, EVEX_CD8<32, CD8VT1>;
4980
4981 defm VSCATTERPF1QPD: avx512_gather_scatter_prefetch<0xC7, MRM6m, "vscatterpf1qpd",
4982                      VK8WM, vz64mem>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4983 //===----------------------------------------------------------------------===//
4984 // VSHUFPS - VSHUFPD Operations
4985
4986 multiclass avx512_shufp<RegisterClass RC, X86MemOperand x86memop,
4987                       ValueType vt, string OpcodeStr, PatFrag mem_frag,
4988                       Domain d> {
4989   def rmi : AVX512PIi8<0xC6, MRMSrcMem, (outs RC:$dst),
4990                    (ins RC:$src1, x86memop:$src2, u8imm:$src3),
4991                    !strconcat(OpcodeStr,
4992                    "\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
4993                    [(set RC:$dst, (vt (X86Shufp RC:$src1, (mem_frag addr:$src2),
4994                                        (i8 imm:$src3))))], d, IIC_SSE_SHUFP>,
4995                    EVEX_4V, Sched<[WriteShuffleLd, ReadAfterLd]>;
4996   def rri : AVX512PIi8<0xC6, MRMSrcReg, (outs RC:$dst),
4997                    (ins RC:$src1, RC:$src2, u8imm:$src3),
4998                    !strconcat(OpcodeStr,
4999                    "\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
5000                    [(set RC:$dst, (vt (X86Shufp RC:$src1, RC:$src2,
5001                                        (i8 imm:$src3))))], d, IIC_SSE_SHUFP>,
5002                    EVEX_4V, Sched<[WriteShuffle]>;
5003 }
5004
5005 defm VSHUFPSZ  : avx512_shufp<VR512, f512mem, v16f32, "vshufps", loadv16f32,
5006                   SSEPackedSingle>, PS, EVEX_V512, EVEX_CD8<32, CD8VF>;
5007 defm VSHUFPDZ  : avx512_shufp<VR512, f512mem, v8f64, "vshufpd", loadv8f64,
5008                   SSEPackedDouble>, PD, VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
5009
5010 def : Pat<(v16i32 (X86Shufp VR512:$src1, VR512:$src2, (i8 imm:$imm))),
5011           (VSHUFPSZrri VR512:$src1, VR512:$src2, imm:$imm)>;
5012 def : Pat<(v16i32 (X86Shufp VR512:$src1,
5013                     (loadv16i32 addr:$src2), (i8 imm:$imm))),
5014           (VSHUFPSZrmi VR512:$src1, addr:$src2, imm:$imm)>;
5015
5016 def : Pat<(v8i64 (X86Shufp VR512:$src1, VR512:$src2, (i8 imm:$imm))),
5017           (VSHUFPDZrri VR512:$src1, VR512:$src2, imm:$imm)>;
5018 def : Pat<(v8i64 (X86Shufp VR512:$src1,
5019                             (loadv8i64 addr:$src2), (i8 imm:$imm))),
5020           (VSHUFPDZrmi VR512:$src1, addr:$src2, imm:$imm)>;
5021
5022 multiclass avx512_valign<X86VectorVTInfo _> {
5023   defm rri : AVX512_maskable<0x03, MRMSrcReg, _, (outs _.RC:$dst),
5024                      (ins _.RC:$src1, _.RC:$src2, u8imm:$src3),
5025                      "valign"##_.Suffix,
5026                      "$src3, $src2, $src1", "$src1, $src2, $src3",
5027                      (_.VT (X86VAlign _.RC:$src2, _.RC:$src1,
5028                                       (i8 imm:$src3)))>,
5029              AVX512AIi8Base, EVEX_4V;
5030
5031   // Also match valign of packed floats.
5032   def : Pat<(_.FloatVT (X86VAlign _.RC:$src1, _.RC:$src2, (i8 imm:$imm))),
5033             (!cast<Instruction>(NAME##rri) _.RC:$src2, _.RC:$src1, imm:$imm)>;
5034
5035   let mayLoad = 1 in
5036   def rmi : AVX512AIi8<0x03, MRMSrcMem, (outs _.RC:$dst),
5037                      (ins _.RC:$src1, _.MemOp:$src2, u8imm:$src3),
5038                      !strconcat("valign"##_.Suffix,
5039                      "\t{$src3, $src2, $src1, $dst|"
5040                          "$dst, $src1, $src2, $src3}"),
5041                      []>, EVEX_4V;
5042 }
5043 defm VALIGND : avx512_valign<v16i32_info>, EVEX_V512, EVEX_CD8<32, CD8VF>;
5044 defm VALIGNQ : avx512_valign<v8i64_info>, VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
5045
5046 // Helper fragments to match sext vXi1 to vXiY.
5047 def v16i1sextv16i32  : PatLeaf<(v16i32 (X86vsrai VR512:$src, (i8 31)))>;
5048 def v8i1sextv8i64  : PatLeaf<(v8i64 (X86vsrai VR512:$src, (i8 63)))>;
5049
5050 multiclass avx512_vpabs<bits<8> opc, string OpcodeStr, ValueType OpVT,
5051                         RegisterClass KRC, RegisterClass RC,
5052                         X86MemOperand x86memop, X86MemOperand x86scalar_mop,
5053                         string BrdcstStr> {
5054   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
5055             !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
5056             []>, EVEX;
5057   def rrk : AVX5128I<opc, MRMSrcReg, (outs RC:$dst), (ins KRC:$mask, RC:$src),
5058              !strconcat(OpcodeStr, "\t{$src, $dst {${mask}}|$dst {${mask}}, $src}"),
5059              []>, EVEX, EVEX_K;
5060   def rrkz : AVX5128I<opc, MRMSrcReg, (outs RC:$dst), (ins KRC:$mask, RC:$src),
5061               !strconcat(OpcodeStr,
5062                          "\t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}"),
5063               []>, EVEX, EVEX_KZ;
5064   let mayLoad = 1 in {
5065     def rm : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
5066               (ins x86memop:$src),
5067               !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
5068               []>, EVEX;
5069     def rmk : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
5070                (ins KRC:$mask, x86memop:$src),
5071                !strconcat(OpcodeStr,
5072                           "\t{$src, $dst {${mask}}|$dst {${mask}}, $src}"),
5073                []>, EVEX, EVEX_K;
5074     def rmkz : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
5075                 (ins KRC:$mask, x86memop:$src),
5076                 !strconcat(OpcodeStr,
5077                            "\t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}"),
5078                 []>, EVEX, EVEX_KZ;
5079     def rmb : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
5080                (ins x86scalar_mop:$src),
5081                !strconcat(OpcodeStr, "\t{${src}", BrdcstStr,
5082                           ", $dst|$dst, ${src}", BrdcstStr, "}"),
5083                []>, EVEX, EVEX_B;
5084     def rmbk : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
5085                 (ins KRC:$mask, x86scalar_mop:$src),
5086                 !strconcat(OpcodeStr, "\t{${src}", BrdcstStr,
5087                            ", $dst {${mask}}|$dst {${mask}}, ${src}", BrdcstStr, "}"),
5088                 []>, EVEX, EVEX_B, EVEX_K;
5089     def rmbkz : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
5090                  (ins KRC:$mask, x86scalar_mop:$src),
5091                  !strconcat(OpcodeStr, "\t{${src}", BrdcstStr,
5092                             ", $dst {${mask}} {z}|$dst {${mask}} {z}, ${src}",
5093                             BrdcstStr, "}"),
5094                  []>, EVEX, EVEX_B, EVEX_KZ;
5095   }
5096 }
5097
5098 defm VPABSDZ : avx512_vpabs<0x1E, "vpabsd", v16i32, VK16WM, VR512,
5099                            i512mem, i32mem, "{1to16}">, EVEX_V512,
5100                            EVEX_CD8<32, CD8VF>;
5101 defm VPABSQZ : avx512_vpabs<0x1F, "vpabsq", v8i64, VK8WM, VR512,
5102                            i512mem, i64mem, "{1to8}">, EVEX_V512, VEX_W,
5103                            EVEX_CD8<64, CD8VF>;
5104
5105 def : Pat<(xor
5106           (bc_v16i32 (v16i1sextv16i32)),
5107           (bc_v16i32 (add (v16i32 VR512:$src), (v16i1sextv16i32)))),
5108           (VPABSDZrr VR512:$src)>;
5109 def : Pat<(xor
5110           (bc_v8i64 (v8i1sextv8i64)),
5111           (bc_v8i64 (add (v8i64 VR512:$src), (v8i1sextv8i64)))),
5112           (VPABSQZrr VR512:$src)>;
5113
5114 def : Pat<(v16i32 (int_x86_avx512_mask_pabs_d_512 (v16i32 VR512:$src),
5115                    (v16i32 immAllZerosV), (i16 -1))),
5116           (VPABSDZrr VR512:$src)>;
5117 def : Pat<(v8i64 (int_x86_avx512_mask_pabs_q_512 (v8i64 VR512:$src),
5118                    (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
5119           (VPABSQZrr VR512:$src)>;
5120
5121 multiclass avx512_conflict<bits<8> opc, string OpcodeStr,
5122                         RegisterClass RC, RegisterClass KRC,
5123                         X86MemOperand x86memop,
5124                         X86MemOperand x86scalar_mop, string BrdcstStr> {
5125   let hasSideEffects = 0 in {
5126   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
5127        (ins RC:$src),
5128        !strconcat(OpcodeStr, "\t{$src, ${dst} |${dst}, $src}"),
5129        []>, EVEX;
5130   let mayLoad = 1 in
5131   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
5132        (ins x86memop:$src),
5133        !strconcat(OpcodeStr, "\t{$src, ${dst}|${dst}, $src}"),
5134        []>, EVEX;
5135   let mayLoad = 1 in
5136   def rmb : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
5137        (ins x86scalar_mop:$src),
5138        !strconcat(OpcodeStr, "\t{${src}", BrdcstStr,
5139                   ", ${dst}|${dst}, ${src}", BrdcstStr, "}"),
5140        []>, EVEX, EVEX_B;
5141   def rrkz : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
5142        (ins KRC:$mask, RC:$src),
5143        !strconcat(OpcodeStr,
5144                   "\t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
5145        []>, EVEX, EVEX_KZ;
5146   let mayLoad = 1 in
5147   def rmkz : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
5148        (ins KRC:$mask, x86memop:$src),
5149        !strconcat(OpcodeStr,
5150                   "\t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
5151        []>, EVEX, EVEX_KZ;
5152   let mayLoad = 1 in
5153   def rmbkz : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
5154        (ins KRC:$mask, x86scalar_mop:$src),
5155        !strconcat(OpcodeStr, "\t{${src}", BrdcstStr,
5156                   ", ${dst} {${mask}} {z}|${dst} {${mask}} {z}, ${src}",
5157                   BrdcstStr, "}"),
5158        []>, EVEX, EVEX_KZ, EVEX_B;
5159
5160   let Constraints = "$src1 = $dst" in {
5161   def rrk : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
5162        (ins RC:$src1, KRC:$mask, RC:$src2),
5163        !strconcat(OpcodeStr,
5164                   "\t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"),
5165        []>, EVEX, EVEX_K;
5166   let mayLoad = 1 in
5167   def rmk : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
5168        (ins RC:$src1, KRC:$mask, x86memop:$src2),
5169        !strconcat(OpcodeStr,
5170                   "\t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"),
5171        []>, EVEX, EVEX_K;
5172   let mayLoad = 1 in
5173   def rmbk : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
5174        (ins RC:$src1, KRC:$mask, x86scalar_mop:$src2),
5175        !strconcat(OpcodeStr, "\t{${src2}", BrdcstStr,
5176                   ", ${dst} {${mask}}|${dst} {${mask}}, ${src2}", BrdcstStr, "}"),
5177        []>, EVEX, EVEX_K, EVEX_B;
5178   }
5179   }
5180 }
5181
5182 let Predicates = [HasCDI] in {
5183 defm VPCONFLICTD : avx512_conflict<0xC4, "vpconflictd", VR512, VK16WM,
5184                     i512mem, i32mem, "{1to16}">,
5185                     EVEX_V512, EVEX_CD8<32, CD8VF>;
5186
5187
5188 defm VPCONFLICTQ : avx512_conflict<0xC4, "vpconflictq", VR512, VK8WM,
5189                     i512mem, i64mem, "{1to8}">,
5190                     EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
5191
5192 }
5193
5194 def : Pat<(int_x86_avx512_mask_conflict_d_512 VR512:$src2, VR512:$src1,
5195                                               GR16:$mask),
5196           (VPCONFLICTDrrk VR512:$src1,
5197            (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)), VR512:$src2)>;
5198
5199 def : Pat<(int_x86_avx512_mask_conflict_q_512 VR512:$src2, VR512:$src1,
5200                                               GR8:$mask),
5201           (VPCONFLICTQrrk VR512:$src1,
5202            (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)), VR512:$src2)>;
5203
5204 let Predicates = [HasCDI] in {
5205 defm VPLZCNTD : avx512_conflict<0x44, "vplzcntd", VR512, VK16WM,
5206                     i512mem, i32mem, "{1to16}">,
5207                     EVEX_V512, EVEX_CD8<32, CD8VF>;
5208
5209
5210 defm VPLZCNTQ : avx512_conflict<0x44, "vplzcntq", VR512, VK8WM,
5211                     i512mem, i64mem, "{1to8}">,
5212                     EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
5213
5214 }
5215
5216 def : Pat<(int_x86_avx512_mask_lzcnt_d_512 VR512:$src2, VR512:$src1,
5217                                               GR16:$mask),
5218           (VPLZCNTDrrk VR512:$src1,
5219            (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)), VR512:$src2)>;
5220
5221 def : Pat<(int_x86_avx512_mask_lzcnt_q_512 VR512:$src2, VR512:$src1,
5222                                               GR8:$mask),
5223           (VPLZCNTQrrk VR512:$src1,
5224            (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)), VR512:$src2)>;
5225
5226 def : Pat<(v16i32 (ctlz (loadv16i32 addr:$src))),
5227           (VPLZCNTDrm addr:$src)>;
5228 def : Pat<(v16i32 (ctlz (v16i32 VR512:$src))),
5229           (VPLZCNTDrr VR512:$src)>;
5230 def : Pat<(v8i64 (ctlz (loadv8i64 addr:$src))),
5231           (VPLZCNTQrm addr:$src)>;
5232 def : Pat<(v8i64 (ctlz (v8i64 VR512:$src))),
5233           (VPLZCNTQrr VR512:$src)>;
5234
5235 def : Pat<(store (i1 -1), addr:$dst), (MOV8mi addr:$dst, (i8 1))>;
5236 def : Pat<(store (i1  1), addr:$dst), (MOV8mi addr:$dst, (i8 1))>;
5237 def : Pat<(store (i1  0), addr:$dst), (MOV8mi addr:$dst, (i8 0))>;
5238
5239 def : Pat<(store VK1:$src, addr:$dst),
5240           (MOV8mr addr:$dst,
5241            (EXTRACT_SUBREG (KMOVWrk (COPY_TO_REGCLASS VK1:$src, VK16)),
5242             sub_8bit))>, Requires<[HasAVX512, NoDQI]>;
5243
5244 def : Pat<(store VK8:$src, addr:$dst),
5245           (MOV8mr addr:$dst,
5246            (EXTRACT_SUBREG (KMOVWrk (COPY_TO_REGCLASS VK8:$src, VK16)),
5247             sub_8bit))>, Requires<[HasAVX512, NoDQI]>;
5248
5249 def truncstorei1 : PatFrag<(ops node:$val, node:$ptr),
5250                            (truncstore node:$val, node:$ptr), [{
5251   return cast<StoreSDNode>(N)->getMemoryVT() == MVT::i1;
5252 }]>;
5253
5254 def : Pat<(truncstorei1 GR8:$src, addr:$dst),
5255           (MOV8mr addr:$dst, GR8:$src)>;
5256
5257 multiclass cvt_by_vec_width<bits<8> opc, X86VectorVTInfo Vec, string OpcodeStr > {
5258 def rr : AVX512XS8I<opc, MRMDestReg, (outs Vec.RC:$dst), (ins Vec.KRC:$src),
5259                   !strconcat(OpcodeStr##Vec.Suffix, "\t{$src, $dst|$dst, $src}"),
5260                   [(set Vec.RC:$dst, (Vec.VT (X86vsext Vec.KRC:$src)))]>, EVEX;
5261 }
5262
5263 multiclass cvt_mask_by_elt_width<bits<8> opc, AVX512VLVectorVTInfo VTInfo,
5264                                  string OpcodeStr, Predicate prd> {
5265 let Predicates = [prd] in
5266   defm Z : cvt_by_vec_width<opc, VTInfo.info512, OpcodeStr>, EVEX_V512;
5267
5268   let Predicates = [prd, HasVLX] in {
5269     defm Z256 : cvt_by_vec_width<opc, VTInfo.info256, OpcodeStr>, EVEX_V256;
5270     defm Z128 : cvt_by_vec_width<opc, VTInfo.info128, OpcodeStr>, EVEX_V128;
5271   }
5272 }
5273
5274 multiclass avx512_convert_mask_to_vector<string OpcodeStr> {
5275   defm NAME##B : cvt_mask_by_elt_width<0x28, avx512vl_i8_info,  OpcodeStr,
5276                                        HasBWI>;
5277   defm NAME##W : cvt_mask_by_elt_width<0x28, avx512vl_i16_info, OpcodeStr,
5278                                        HasBWI>, VEX_W;
5279   defm NAME##D : cvt_mask_by_elt_width<0x38, avx512vl_i32_info, OpcodeStr,
5280                                        HasDQI>;
5281   defm NAME##Q : cvt_mask_by_elt_width<0x38, avx512vl_i64_info, OpcodeStr,
5282                                        HasDQI>, VEX_W;
5283 }
5284
5285 defm VPMOVM2 : avx512_convert_mask_to_vector<"vpmovm2">;
5286
5287 //===----------------------------------------------------------------------===//
5288 // AVX-512 - COMPRESS and EXPAND
5289 //
5290 multiclass compress_by_vec_width<bits<8> opc, X86VectorVTInfo _,
5291                                  string OpcodeStr> {
5292   def rrkz : AVX5128I<opc, MRMDestReg, (outs _.RC:$dst),
5293               (ins _.KRCWM:$mask, _.RC:$src),
5294               OpcodeStr # "\t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}",
5295               [(set _.RC:$dst, (_.VT (X86compress _.KRCWM:$mask, _.RC:$src,
5296                                       _.ImmAllZerosV)))]>, EVEX_KZ;
5297
5298   let Constraints = "$src0 = $dst" in
5299   def rrk : AVX5128I<opc, MRMDestReg, (outs _.RC:$dst),
5300                     (ins _.RC:$src0, _.KRCWM:$mask, _.RC:$src),
5301                     OpcodeStr # "\t{$src, $dst {${mask}} |$dst {${mask}}, $src}",
5302                     [(set _.RC:$dst, (_.VT (X86compress _.KRCWM:$mask, _.RC:$src,
5303                                             _.RC:$src0)))]>, EVEX_K;
5304
5305   let mayStore = 1 in {
5306   def mrk : AVX5128I<opc, MRMDestMem, (outs),
5307               (ins _.MemOp:$dst, _.KRCWM:$mask, _.RC:$src),
5308               OpcodeStr # "\t{$src, $dst {${mask}} |$dst {${mask}}, $src}",
5309               [(store (_.VT (X86compress _.KRCWM:$mask, _.RC:$src, undef)),
5310                 addr:$dst)]>,
5311               EVEX_K, EVEX_CD8<_.EltSize, CD8VT1>;
5312   }
5313 }
5314
5315 multiclass compress_by_elt_width<bits<8> opc, string OpcodeStr,
5316                                  AVX512VLVectorVTInfo VTInfo> {
5317   defm Z : compress_by_vec_width<opc, VTInfo.info512, OpcodeStr>, EVEX_V512;
5318
5319   let Predicates = [HasVLX] in {
5320     defm Z256 : compress_by_vec_width<opc, VTInfo.info256, OpcodeStr>, EVEX_V256;
5321     defm Z128 : compress_by_vec_width<opc, VTInfo.info128, OpcodeStr>, EVEX_V128;
5322   }
5323 }
5324
5325 defm VPCOMPRESSD : compress_by_elt_width <0x8B, "vpcompressd", avx512vl_i32_info>,
5326                                          EVEX;
5327 defm VPCOMPRESSQ : compress_by_elt_width <0x8B, "vpcompressq", avx512vl_i64_info>,
5328                                          EVEX, VEX_W;
5329 defm VCOMPRESSPS : compress_by_elt_width <0x8A, "vcompressps", avx512vl_f32_info>,
5330                                          EVEX;
5331 defm VCOMPRESSPD : compress_by_elt_width <0x8A, "vcompresspd", avx512vl_f64_info>,
5332                                          EVEX, VEX_W;
5333
5334 // expand
5335 multiclass expand_by_vec_width<bits<8> opc, X86VectorVTInfo _,
5336                                  string OpcodeStr> {
5337   def rrkz : AVX5128I<opc, MRMSrcReg, (outs _.RC:$dst),
5338               (ins _.KRCWM:$mask, _.RC:$src),
5339               OpcodeStr # "\t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}",
5340               [(set _.RC:$dst, (_.VT (X86expand _.KRCWM:$mask, (_.VT _.RC:$src),
5341                                       _.ImmAllZerosV)))]>, EVEX_KZ;
5342
5343   let Constraints = "$src0 = $dst" in
5344   def rrk : AVX5128I<opc, MRMSrcReg, (outs _.RC:$dst),
5345                     (ins _.RC:$src0, _.KRCWM:$mask, _.RC:$src),
5346                     OpcodeStr # "\t{$src, $dst {${mask}} |$dst {${mask}}, $src}",
5347                     [(set _.RC:$dst, (_.VT (X86expand _.KRCWM:$mask,
5348                                       (_.VT _.RC:$src), _.RC:$src0)))]>, EVEX_K;
5349
5350   let mayLoad = 1, Constraints = "$src0 = $dst" in
5351   def rmk : AVX5128I<opc, MRMSrcMem, (outs _.RC:$dst),
5352               (ins _.RC:$src0, _.KRCWM:$mask, _.MemOp:$src),
5353               OpcodeStr # "\t{$src, $dst {${mask}} |$dst {${mask}}, $src}",
5354               [(set _.RC:$dst, (_.VT (X86expand _.KRCWM:$mask,
5355                                       (_.VT (bitconvert
5356                                               (_.LdFrag addr:$src))),
5357                                       _.RC:$src0)))]>,
5358               EVEX_K, EVEX_CD8<_.EltSize, CD8VT1>;
5359
5360   let mayLoad = 1 in
5361   def rmkz : AVX5128I<opc, MRMSrcMem, (outs _.RC:$dst),
5362               (ins _.KRCWM:$mask, _.MemOp:$src),
5363               OpcodeStr # "\t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}",
5364               [(set _.RC:$dst, (_.VT (X86expand _.KRCWM:$mask,
5365                                       (_.VT (bitconvert (_.LdFrag addr:$src))),
5366                                      _.ImmAllZerosV)))]>,
5367               EVEX_KZ, EVEX_CD8<_.EltSize, CD8VT1>;
5368
5369 }
5370
5371 multiclass expand_by_elt_width<bits<8> opc, string OpcodeStr,
5372                                  AVX512VLVectorVTInfo VTInfo> {
5373   defm Z : expand_by_vec_width<opc, VTInfo.info512, OpcodeStr>, EVEX_V512;
5374
5375   let Predicates = [HasVLX] in {
5376     defm Z256 : expand_by_vec_width<opc, VTInfo.info256, OpcodeStr>, EVEX_V256;
5377     defm Z128 : expand_by_vec_width<opc, VTInfo.info128, OpcodeStr>, EVEX_V128;
5378   }
5379 }
5380
5381 defm VPEXPANDD : expand_by_elt_width <0x89, "vpexpandd", avx512vl_i32_info>,
5382                                          EVEX;
5383 defm VPEXPANDQ : expand_by_elt_width <0x89, "vpexpandq", avx512vl_i64_info>,
5384                                          EVEX, VEX_W;
5385 defm VEXPANDPS : expand_by_elt_width <0x88, "vexpandps", avx512vl_f32_info>,
5386                                          EVEX;
5387 defm VEXPANDPD : expand_by_elt_width <0x88, "vexpandpd", avx512vl_f64_info>,
5388                                          EVEX, VEX_W;