lib/Target/X86/X86InstrAVX512.td

   1 // Group template arguments that can be derived from the vector type (EltNum x
   2 // EltVT).  These are things like the register class for the writemask, etc.
   3 // The idea is to pass one of these as the template argument rather than the
   4 // individual arguments.
   5 // The template is also used for scalar types, in this case numelts is 1.
   6 class X86VectorVTInfo<int numelts, ValueType eltvt, RegisterClass rc,
   7                       string suffix = ""> {
   8   RegisterClass RC = rc;
   9   ValueType EltVT = eltvt;
  10   int NumElts = numelts;
  11
  12   // Corresponding mask register class.
  13   RegisterClass KRC = !cast<RegisterClass>("VK" # NumElts);
  14
  15   // Corresponding write-mask register class.
  16   RegisterClass KRCWM = !cast<RegisterClass>("VK" # NumElts # "WM");
  17
  18   // The GPR register class that can hold the write mask.  Use GR8 for fewer
  19   // than 8 elements.  Use shift-right and equal to work around the lack of
  20   // !lt in tablegen.
  21   RegisterClass MRC =
  22     !cast<RegisterClass>("GR" #
  23                          !if (!eq (!srl(NumElts, 3), 0), 8, NumElts));
  24
  25   // Suffix used in the instruction mnemonic.
  26   string Suffix = suffix;
  27
  28   // VTName is a string name for vector VT. For vector types it will be
  29   // v # NumElts # EltVT, so for vector of 8 elements of i32 it will be v8i32
  30   // It is a little bit complex for scalar types, where NumElts = 1.
  31   // In this case we build v4f32 or v2f64
  32   string VTName = "v" # !if (!eq (NumElts, 1),
  33                         !if (!eq (EltVT.Size, 32), 4,
  34                         !if (!eq (EltVT.Size, 64), 2, NumElts)), NumElts) # EltVT;
  35
  36   // The vector VT.
  37   ValueType VT = !cast<ValueType>(VTName);
  38
  39   string EltTypeName = !cast<string>(EltVT);
  40   // Size of the element type in bits, e.g. 32 for v16i32.
  41   string EltSizeName = !subst("i", "", !subst("f", "", EltTypeName));
  42   int EltSize = EltVT.Size;
  43
  44   // "i" for integer types and "f" for floating-point types
  45   string TypeVariantName = !subst(EltSizeName, "", EltTypeName);
  46
  47   // Size of RC in bits, e.g. 512 for VR512.
  48   int Size = VT.Size;
  49
  50   // The corresponding memory operand, e.g. i512mem for VR512.
  51   X86MemOperand MemOp = !cast<X86MemOperand>(TypeVariantName # Size # "mem");
  52   X86MemOperand ScalarMemOp = !cast<X86MemOperand>(EltVT # "mem");
  53
  54   // Load patterns
  55   // Note: For 128/256-bit integer VT we choose loadv2i64/loadv4i64
  56   //       due to load promotion during legalization
  57   PatFrag LdFrag = !cast<PatFrag>("load" #
  58                                   !if (!eq (TypeVariantName, "i"),
  59                                        !if (!eq (Size, 128), "v2i64",
  60                                        !if (!eq (Size, 256), "v4i64",
  61                                             VTName)), VTName));
  62   PatFrag ScalarLdFrag = !cast<PatFrag>("load" # EltVT);
  63
  64   // Load patterns used for memory operands.  We only have this defined in
  65   // case of i64 element types for sub-512 integer vectors.  For now, keep
  66   // MemOpFrag undefined in these cases.
  67   PatFrag MemOpFrag =
  68     !if (!eq (NumElts#EltTypeName, "1f32"), !cast<PatFrag>("memopfsf32"),
  69     !if (!eq (NumElts#EltTypeName, "1f64"), !cast<PatFrag>("memopfsf64"),
  70     !if (!eq (TypeVariantName, "f"), !cast<PatFrag>("memop" # VTName),
  71     !if (!eq (EltTypeName, "i64"),   !cast<PatFrag>("memop" # VTName),
  72     !if (!eq (VTName, "v16i32"),     !cast<PatFrag>("memop" # VTName), ?)))));
  73
  74   // The corresponding float type, e.g. v16f32 for v16i32
  75   // Note: For EltSize < 32, FloatVT is illegal and TableGen
  76   //       fails to compile, so we choose FloatVT = VT
  77   ValueType FloatVT = !cast<ValueType>(
  78                         !if (!eq (!srl(EltSize,5),0),
  79                              VTName,
  80                              !if (!eq(TypeVariantName, "i"),
  81                                   "v" # NumElts # "f" # EltSize,
  82                                   VTName)));
  83
  84   // The string to specify embedded broadcast in assembly.
  85   string BroadcastStr = "{1to" # NumElts # "}";
  86
  87   // 8-bit compressed displacement tuple/subvector format.  This is only
  88   // defined for NumElts <= 8.
  89   CD8VForm CD8TupleForm = !if (!eq (!srl(NumElts, 4), 0),
  90                                !cast<CD8VForm>("CD8VT" # NumElts), ?);
  91
  92   SubRegIndex SubRegIdx = !if (!eq (Size, 128), sub_xmm,
  93                           !if (!eq (Size, 256), sub_ymm, ?));
  94
  95   Domain ExeDomain = !if (!eq (EltTypeName, "f32"), SSEPackedSingle,
  96                      !if (!eq (EltTypeName, "f64"), SSEPackedDouble,
  97                      SSEPackedInt));
  98
  99   // A vector type of the same width with element type i32.  This is used to
 100   // create the canonical constant zero node ImmAllZerosV.
 101   ValueType i32VT = !cast<ValueType>("v" # !srl(Size, 5) # "i32");
 102   dag ImmAllZerosV = (VT (bitconvert (i32VT immAllZerosV)));
 103 }
 104
 105 def v64i8_info  : X86VectorVTInfo<64,  i8, VR512, "b">;
 106 def v32i16_info : X86VectorVTInfo<32, i16, VR512, "w">;
 107 def v16i32_info : X86VectorVTInfo<16, i32, VR512, "d">;
 108 def v8i64_info  : X86VectorVTInfo<8,  i64, VR512, "q">;
 109 def v16f32_info : X86VectorVTInfo<16, f32, VR512, "ps">;
 110 def v8f64_info  : X86VectorVTInfo<8,  f64, VR512, "pd">;
 111
 112 // "x" in v32i8x_info means RC = VR256X
 113 def v32i8x_info  : X86VectorVTInfo<32,  i8, VR256X, "b">;
 114 def v16i16x_info : X86VectorVTInfo<16, i16, VR256X, "w">;
 115 def v8i32x_info  : X86VectorVTInfo<8,  i32, VR256X, "d">;
 116 def v4i64x_info  : X86VectorVTInfo<4,  i64, VR256X, "q">;
 117 def v8f32x_info  : X86VectorVTInfo<8,  f32, VR256X, "ps">;
 118 def v4f64x_info  : X86VectorVTInfo<4,  f64, VR256X, "pd">;
 119
 120 def v16i8x_info  : X86VectorVTInfo<16,  i8, VR128X, "b">;
 121 def v8i16x_info  : X86VectorVTInfo<8,  i16, VR128X, "w">;
 122 def v4i32x_info  : X86VectorVTInfo<4,  i32, VR128X, "d">;
 123 def v2i64x_info  : X86VectorVTInfo<2,  i64, VR128X, "q">;
 124 def v4f32x_info  : X86VectorVTInfo<4,  f32, VR128X, "ps">;
 125 def v2f64x_info  : X86VectorVTInfo<2,  f64, VR128X, "pd">;
 126
 127 // We map scalar types to the smallest (128-bit) vector type
 128 // with the appropriate element type. This allows to use the same masking logic.
 129 def f32x_info    : X86VectorVTInfo<1,  f32, VR128X, "ss">;
 130 def f64x_info    : X86VectorVTInfo<1,  f64, VR128X, "sd">;
 131
 132 class AVX512VLVectorVTInfo<X86VectorVTInfo i512, X86VectorVTInfo i256,
 133                            X86VectorVTInfo i128> {
 134   X86VectorVTInfo info512 = i512;
 135   X86VectorVTInfo info256 = i256;
 136   X86VectorVTInfo info128 = i128;
 137 }
 138
 139 def avx512vl_i8_info  : AVX512VLVectorVTInfo<v64i8_info, v32i8x_info,
 140                                              v16i8x_info>;
 141 def avx512vl_i16_info : AVX512VLVectorVTInfo<v32i16_info, v16i16x_info,
 142                                              v8i16x_info>;
 143 def avx512vl_i32_info : AVX512VLVectorVTInfo<v16i32_info, v8i32x_info,
 144                                              v4i32x_info>;
 145 def avx512vl_i64_info : AVX512VLVectorVTInfo<v8i64_info, v4i64x_info,
 146                                              v2i64x_info>;
 147 def avx512vl_f32_info : AVX512VLVectorVTInfo<v16f32_info, v8f32x_info,
 148                                              v4f32x_info>;
 149 def avx512vl_f64_info : AVX512VLVectorVTInfo<v8f64_info, v4f64x_info,
 150                                              v2f64x_info>;
 151
 152 // This multiclass generates the masking variants from the non-masking
 153 // variant.  It only provides the assembly pieces for the masking variants.
 154 // It assumes custom ISel patterns for masking which can be provided as
 155 // template arguments.
 156 multiclass AVX512_maskable_custom<bits<8> O, Format F,
 157                                   dag Outs,
 158                                   dag Ins, dag MaskingIns, dag ZeroMaskingIns,
 159                                   string OpcodeStr,
 160                                   string AttSrcAsm, string IntelSrcAsm,
 161                                   list<dag> Pattern,
 162                                   list<dag> MaskingPattern,
 163                                   list<dag> ZeroMaskingPattern,
 164                                   string Round = "",
 165                                   string MaskingConstraint = "",
 166                                   InstrItinClass itin = NoItinerary,
 167                                   bit IsCommutable = 0> {
 168   let isCommutable = IsCommutable in
 169     def NAME: AVX512<O, F, Outs, Ins,
 170                        OpcodeStr#"\t{"#AttSrcAsm#", $dst "#Round#"|"#
 171                                      "$dst "#Round#", "#IntelSrcAsm#"}",
 172                        Pattern, itin>;
 173
 174   // Prefer over VMOV*rrk Pat<>
 175   let AddedComplexity = 20 in
 176     def NAME#k: AVX512<O, F, Outs, MaskingIns,
 177                        OpcodeStr#"\t{"#AttSrcAsm#", $dst {${mask}}"#Round#"|"#
 178                                      "$dst {${mask}}"#Round#", "#IntelSrcAsm#"}",
 179                        MaskingPattern, itin>,
 180               EVEX_K {
 181       // In case of the 3src subclass this is overridden with a let.
 182       string Constraints = MaskingConstraint;
 183   }
 184   let AddedComplexity = 30 in // Prefer over VMOV*rrkz Pat<>
 185     def NAME#kz: AVX512<O, F, Outs, ZeroMaskingIns,
 186                        OpcodeStr#"\t{"#AttSrcAsm#", $dst {${mask}} {z}"#Round#"|"#
 187                                      "$dst {${mask}} {z}"#Round#", "#IntelSrcAsm#"}",
 188                        ZeroMaskingPattern,
 189                        itin>,
 190               EVEX_KZ;
 191 }
 192
 193
 194 // Common base class of AVX512_maskable and AVX512_maskable_3src.
 195 multiclass AVX512_maskable_common<bits<8> O, Format F, X86VectorVTInfo _,
 196                                   dag Outs,
 197                                   dag Ins, dag MaskingIns, dag ZeroMaskingIns,
 198                                   string OpcodeStr,
 199                                   string AttSrcAsm, string IntelSrcAsm,
 200                                   dag RHS, dag MaskingRHS,
 201                                   SDNode Select = vselect, string Round = "",
 202                                   string MaskingConstraint = "",
 203                                   InstrItinClass itin = NoItinerary,
 204                                   bit IsCommutable = 0> :
 205   AVX512_maskable_custom<O, F, Outs, Ins, MaskingIns, ZeroMaskingIns, OpcodeStr,
 206                          AttSrcAsm, IntelSrcAsm,
 207                          [(set _.RC:$dst, RHS)],
 208                          [(set _.RC:$dst, MaskingRHS)],
 209                          [(set _.RC:$dst,
 210                                (Select _.KRCWM:$mask, RHS, _.ImmAllZerosV))],
 211                          Round, MaskingConstraint, NoItinerary, IsCommutable>;
 212
 213 // This multiclass generates the unconditional/non-masking, the masking and
 214 // the zero-masking variant of the vector instruction.  In the masking case, the
 215 // perserved vector elements come from a new dummy input operand tied to $dst.
 216 multiclass AVX512_maskable<bits<8> O, Format F, X86VectorVTInfo _,
 217                            dag Outs, dag Ins, string OpcodeStr,
 218                            string AttSrcAsm, string IntelSrcAsm,
 219                            dag RHS, string Round = "",
 220                            InstrItinClass itin = NoItinerary,
 221                            bit IsCommutable = 0> :
 222    AVX512_maskable_common<O, F, _, Outs, Ins,
 223                           !con((ins _.RC:$src0, _.KRCWM:$mask), Ins),
 224                           !con((ins _.KRCWM:$mask), Ins),
 225                           OpcodeStr, AttSrcAsm, IntelSrcAsm, RHS,
 226                           (vselect _.KRCWM:$mask, RHS, _.RC:$src0), vselect,
 227                           Round, "$src0 = $dst", itin, IsCommutable>;
 228
 229 // This multiclass generates the unconditional/non-masking, the masking and
 230 // the zero-masking variant of the scalar instruction.
 231 multiclass AVX512_maskable_scalar<bits<8> O, Format F, X86VectorVTInfo _,
 232                            dag Outs, dag Ins, string OpcodeStr,
 233                            string AttSrcAsm, string IntelSrcAsm,
 234                            dag RHS, string Round = "",
 235                            InstrItinClass itin = NoItinerary,
 236                            bit IsCommutable = 0> :
 237    AVX512_maskable_common<O, F, _, Outs, Ins,
 238                           !con((ins _.RC:$src0, _.KRCWM:$mask), Ins),
 239                           !con((ins _.KRCWM:$mask), Ins),
 240                           OpcodeStr, AttSrcAsm, IntelSrcAsm, RHS,
 241                           (X86select _.KRCWM:$mask, RHS, _.RC:$src0), X86select,
 242                           Round, "$src0 = $dst", itin, IsCommutable>;
 243
 244 // Similar to AVX512_maskable but in this case one of the source operands
 245 // ($src1) is already tied to $dst so we just use that for the preserved
 246 // vector elements.  NOTE that the NonTiedIns (the ins dag) should exclude
 247 // $src1.
 248 multiclass AVX512_maskable_3src<bits<8> O, Format F, X86VectorVTInfo _,
 249                                 dag Outs, dag NonTiedIns, string OpcodeStr,
 250                                 string AttSrcAsm, string IntelSrcAsm,
 251                                 dag RHS> :
 252    AVX512_maskable_common<O, F, _, Outs,
 253                           !con((ins _.RC:$src1), NonTiedIns),
 254                           !con((ins _.RC:$src1, _.KRCWM:$mask), NonTiedIns),
 255                           !con((ins _.RC:$src1, _.KRCWM:$mask), NonTiedIns),
 256                           OpcodeStr, AttSrcAsm, IntelSrcAsm, RHS,
 257                           (vselect _.KRCWM:$mask, RHS, _.RC:$src1)>;
 258
 259
 260 multiclass AVX512_maskable_in_asm<bits<8> O, Format F, X86VectorVTInfo _,
 261                                   dag Outs, dag Ins,
 262                                   string OpcodeStr,
 263                                   string AttSrcAsm, string IntelSrcAsm,
 264                                   list<dag> Pattern> :
 265    AVX512_maskable_custom<O, F, Outs, Ins,
 266                           !con((ins _.RC:$src0, _.KRCWM:$mask), Ins),
 267                           !con((ins _.KRCWM:$mask), Ins),
 268                           OpcodeStr, AttSrcAsm, IntelSrcAsm, Pattern, [], [], "",
 269                           "$src0 = $dst">;
 270
 271 // Bitcasts between 512-bit vector types. Return the original type since
 272 // no instruction is needed for the conversion
 273 let Predicates = [HasAVX512] in {
 274   def : Pat<(v8f64  (bitconvert (v8i64 VR512:$src))),  (v8f64 VR512:$src)>;
 275   def : Pat<(v8f64  (bitconvert (v16i32 VR512:$src))), (v8f64 VR512:$src)>;
 276   def : Pat<(v8f64  (bitconvert (v32i16 VR512:$src))),  (v8f64 VR512:$src)>;
 277   def : Pat<(v8f64  (bitconvert (v64i8 VR512:$src))), (v8f64 VR512:$src)>;
 278   def : Pat<(v8f64  (bitconvert (v16f32 VR512:$src))), (v8f64 VR512:$src)>;
 279   def : Pat<(v16f32 (bitconvert (v8i64 VR512:$src))),  (v16f32 VR512:$src)>;
 280   def : Pat<(v16f32 (bitconvert (v16i32 VR512:$src))), (v16f32 VR512:$src)>;
 281   def : Pat<(v16f32 (bitconvert (v32i16 VR512:$src))), (v16f32 VR512:$src)>;
 282   def : Pat<(v16f32 (bitconvert (v64i8 VR512:$src))), (v16f32 VR512:$src)>;
 283   def : Pat<(v16f32 (bitconvert (v8f64 VR512:$src))),  (v16f32 VR512:$src)>;
 284   def : Pat<(v8i64  (bitconvert (v16i32 VR512:$src))), (v8i64 VR512:$src)>;
 285   def : Pat<(v8i64  (bitconvert (v32i16 VR512:$src))), (v8i64 VR512:$src)>;
 286   def : Pat<(v8i64  (bitconvert (v64i8 VR512:$src))), (v8i64 VR512:$src)>;
 287   def : Pat<(v8i64  (bitconvert (v8f64 VR512:$src))),  (v8i64 VR512:$src)>;
 288   def : Pat<(v8i64  (bitconvert (v16f32 VR512:$src))), (v8i64 VR512:$src)>;
 289   def : Pat<(v16i32 (bitconvert (v8i64 VR512:$src))), (v16i32 VR512:$src)>;
 290   def : Pat<(v16i32 (bitconvert (v16f32 VR512:$src))), (v16i32 VR512:$src)>;
 291   def : Pat<(v16i32 (bitconvert (v32i16 VR512:$src))),  (v16i32 VR512:$src)>;
 292   def : Pat<(v16i32 (bitconvert (v64i8 VR512:$src))),  (v16i32 VR512:$src)>;
 293   def : Pat<(v16i32 (bitconvert (v8f64 VR512:$src))),  (v16i32 VR512:$src)>;
 294   def : Pat<(v32i16 (bitconvert (v8i64 VR512:$src))), (v32i16 VR512:$src)>;
 295   def : Pat<(v32i16 (bitconvert (v16i32 VR512:$src))),  (v32i16 VR512:$src)>;
 296   def : Pat<(v32i16 (bitconvert (v64i8 VR512:$src))),  (v32i16 VR512:$src)>;
 297   def : Pat<(v32i16 (bitconvert (v8f64 VR512:$src))),  (v32i16 VR512:$src)>;
 298   def : Pat<(v32i16 (bitconvert (v16f32 VR512:$src))), (v32i16 VR512:$src)>;
 299   def : Pat<(v32i16 (bitconvert (v16f32 VR512:$src))), (v32i16 VR512:$src)>;
 300   def : Pat<(v64i8  (bitconvert (v8i64 VR512:$src))), (v64i8 VR512:$src)>;
 301   def : Pat<(v64i8  (bitconvert (v16i32 VR512:$src))), (v64i8 VR512:$src)>;
 302   def : Pat<(v64i8  (bitconvert (v32i16 VR512:$src))), (v64i8 VR512:$src)>;
 303   def : Pat<(v64i8  (bitconvert (v8f64 VR512:$src))),  (v64i8 VR512:$src)>;
 304   def : Pat<(v64i8  (bitconvert (v16f32 VR512:$src))), (v64i8 VR512:$src)>;
 305
 306   def : Pat<(v2i64 (bitconvert (v4i32 VR128X:$src))), (v2i64 VR128X:$src)>;
 307   def : Pat<(v2i64 (bitconvert (v8i16 VR128X:$src))), (v2i64 VR128X:$src)>;
 308   def : Pat<(v2i64 (bitconvert (v16i8 VR128X:$src))), (v2i64 VR128X:$src)>;
 309   def : Pat<(v2i64 (bitconvert (v2f64 VR128X:$src))), (v2i64 VR128X:$src)>;
 310   def : Pat<(v2i64 (bitconvert (v4f32 VR128X:$src))), (v2i64 VR128X:$src)>;
 311   def : Pat<(v4i32 (bitconvert (v2i64 VR128X:$src))), (v4i32 VR128X:$src)>;
 312   def : Pat<(v4i32 (bitconvert (v8i16 VR128X:$src))), (v4i32 VR128X:$src)>;
 313   def : Pat<(v4i32 (bitconvert (v16i8 VR128X:$src))), (v4i32 VR128X:$src)>;
 314   def : Pat<(v4i32 (bitconvert (v2f64 VR128X:$src))), (v4i32 VR128X:$src)>;
 315   def : Pat<(v4i32 (bitconvert (v4f32 VR128X:$src))), (v4i32 VR128X:$src)>;
 316   def : Pat<(v8i16 (bitconvert (v2i64 VR128X:$src))), (v8i16 VR128X:$src)>;
 317   def : Pat<(v8i16 (bitconvert (v4i32 VR128X:$src))), (v8i16 VR128X:$src)>;
 318   def : Pat<(v8i16 (bitconvert (v16i8 VR128X:$src))), (v8i16 VR128X:$src)>;
 319   def : Pat<(v8i16 (bitconvert (v2f64 VR128X:$src))), (v8i16 VR128X:$src)>;
 320   def : Pat<(v8i16 (bitconvert (v4f32 VR128X:$src))), (v8i16 VR128X:$src)>;
 321   def : Pat<(v16i8 (bitconvert (v2i64 VR128X:$src))), (v16i8 VR128X:$src)>;
 322   def : Pat<(v16i8 (bitconvert (v4i32 VR128X:$src))), (v16i8 VR128X:$src)>;
 323   def : Pat<(v16i8 (bitconvert (v8i16 VR128X:$src))), (v16i8 VR128X:$src)>;
 324   def : Pat<(v16i8 (bitconvert (v2f64 VR128X:$src))), (v16i8 VR128X:$src)>;
 325   def : Pat<(v16i8 (bitconvert (v4f32 VR128X:$src))), (v16i8 VR128X:$src)>;
 326   def : Pat<(v4f32 (bitconvert (v2i64 VR128X:$src))), (v4f32 VR128X:$src)>;
 327   def : Pat<(v4f32 (bitconvert (v4i32 VR128X:$src))), (v4f32 VR128X:$src)>;
 328   def : Pat<(v4f32 (bitconvert (v8i16 VR128X:$src))), (v4f32 VR128X:$src)>;
 329   def : Pat<(v4f32 (bitconvert (v16i8 VR128X:$src))), (v4f32 VR128X:$src)>;
 330   def : Pat<(v4f32 (bitconvert (v2f64 VR128X:$src))), (v4f32 VR128X:$src)>;
 331   def : Pat<(v2f64 (bitconvert (v2i64 VR128X:$src))), (v2f64 VR128X:$src)>;
 332   def : Pat<(v2f64 (bitconvert (v4i32 VR128X:$src))), (v2f64 VR128X:$src)>;
 333   def : Pat<(v2f64 (bitconvert (v8i16 VR128X:$src))), (v2f64 VR128X:$src)>;
 334   def : Pat<(v2f64 (bitconvert (v16i8 VR128X:$src))), (v2f64 VR128X:$src)>;
 335   def : Pat<(v2f64 (bitconvert (v4f32 VR128X:$src))), (v2f64 VR128X:$src)>;
 336
 337 // Bitcasts between 256-bit vector types. Return the original type since
 338 // no instruction is needed for the conversion
 339   def : Pat<(v4f64  (bitconvert (v8f32 VR256X:$src))),  (v4f64 VR256X:$src)>;
 340   def : Pat<(v4f64  (bitconvert (v8i32 VR256X:$src))),  (v4f64 VR256X:$src)>;
 341   def : Pat<(v4f64  (bitconvert (v4i64 VR256X:$src))),  (v4f64 VR256X:$src)>;
 342   def : Pat<(v4f64  (bitconvert (v16i16 VR256X:$src))), (v4f64 VR256X:$src)>;
 343   def : Pat<(v4f64  (bitconvert (v32i8 VR256X:$src))),  (v4f64 VR256X:$src)>;
 344   def : Pat<(v8f32  (bitconvert (v8i32 VR256X:$src))),  (v8f32 VR256X:$src)>;
 345   def : Pat<(v8f32  (bitconvert (v4i64 VR256X:$src))),  (v8f32 VR256X:$src)>;
 346   def : Pat<(v8f32  (bitconvert (v4f64 VR256X:$src))),  (v8f32 VR256X:$src)>;
 347   def : Pat<(v8f32  (bitconvert (v32i8 VR256X:$src))),  (v8f32 VR256X:$src)>;
 348   def : Pat<(v8f32  (bitconvert (v16i16 VR256X:$src))), (v8f32 VR256X:$src)>;
 349   def : Pat<(v4i64  (bitconvert (v8f32 VR256X:$src))),  (v4i64 VR256X:$src)>;
 350   def : Pat<(v4i64  (bitconvert (v8i32 VR256X:$src))),  (v4i64 VR256X:$src)>;
 351   def : Pat<(v4i64  (bitconvert (v4f64 VR256X:$src))),  (v4i64 VR256X:$src)>;
 352   def : Pat<(v4i64  (bitconvert (v32i8 VR256X:$src))),  (v4i64 VR256X:$src)>;
 353   def : Pat<(v4i64  (bitconvert (v16i16 VR256X:$src))), (v4i64 VR256X:$src)>;
 354   def : Pat<(v32i8  (bitconvert (v4f64 VR256X:$src))),  (v32i8 VR256X:$src)>;
 355   def : Pat<(v32i8  (bitconvert (v4i64 VR256X:$src))),  (v32i8 VR256X:$src)>;
 356   def : Pat<(v32i8  (bitconvert (v8f32 VR256X:$src))),  (v32i8 VR256X:$src)>;
 357   def : Pat<(v32i8  (bitconvert (v8i32 VR256X:$src))),  (v32i8 VR256X:$src)>;
 358   def : Pat<(v32i8  (bitconvert (v16i16 VR256X:$src))), (v32i8 VR256X:$src)>;
 359   def : Pat<(v8i32  (bitconvert (v32i8 VR256X:$src))),  (v8i32 VR256X:$src)>;
 360   def : Pat<(v8i32  (bitconvert (v16i16 VR256X:$src))), (v8i32 VR256X:$src)>;
 361   def : Pat<(v8i32  (bitconvert (v8f32 VR256X:$src))),  (v8i32 VR256X:$src)>;
 362   def : Pat<(v8i32  (bitconvert (v4i64 VR256X:$src))),  (v8i32 VR256X:$src)>;
 363   def : Pat<(v8i32  (bitconvert (v4f64 VR256X:$src))),  (v8i32 VR256X:$src)>;
 364   def : Pat<(v16i16 (bitconvert (v8f32 VR256X:$src))),  (v16i16 VR256X:$src)>;
 365   def : Pat<(v16i16 (bitconvert (v8i32 VR256X:$src))),  (v16i16 VR256X:$src)>;
 366   def : Pat<(v16i16 (bitconvert (v4i64 VR256X:$src))),  (v16i16 VR256X:$src)>;
 367   def : Pat<(v16i16 (bitconvert (v4f64 VR256X:$src))),  (v16i16 VR256X:$src)>;
 368   def : Pat<(v16i16 (bitconvert (v32i8 VR256X:$src))),  (v16i16 VR256X:$src)>;
 369 }
 370
 371 //
 372 // AVX-512: VPXOR instruction writes zero to its upper part, it's safe build zeros.
 373 //
 374
 375 let isReMaterializable = 1, isAsCheapAsAMove = 1, canFoldAsLoad = 1,
 376     isPseudo = 1, Predicates = [HasAVX512] in {
 377 def AVX512_512_SET0 : I<0, Pseudo, (outs VR512:$dst), (ins), "",
 378                [(set VR512:$dst, (v16f32 immAllZerosV))]>;
 379 }
 380
 381 let Predicates = [HasAVX512] in {
 382 def : Pat<(v8i64 immAllZerosV), (AVX512_512_SET0)>;
 383 def : Pat<(v16i32 immAllZerosV), (AVX512_512_SET0)>;
 384 def : Pat<(v8f64 immAllZerosV), (AVX512_512_SET0)>;
 385 }
 386
 387 //===----------------------------------------------------------------------===//
 388 // AVX-512 - VECTOR INSERT
 389 //
 390
 391 multiclass vinsert_for_size_no_alt<int Opcode,
 392                                    X86VectorVTInfo From, X86VectorVTInfo To,
 393                                    PatFrag vinsert_insert,
 394                                    SDNodeXForm INSERT_get_vinsert_imm> {
 395   let hasSideEffects = 0, ExeDomain = To.ExeDomain in {
 396     def rr : AVX512AIi8<Opcode, MRMSrcReg, (outs VR512:$dst),
 397                (ins VR512:$src1, From.RC:$src2, u8imm:$src3),
 398                "vinsert" # From.EltTypeName # "x" # From.NumElts #
 399                                                 "\t{$src3, $src2, $src1, $dst|"
 400                                                    "$dst, $src1, $src2, $src3}",
 401                [(set To.RC:$dst, (vinsert_insert:$src3 (To.VT VR512:$src1),
 402                                                        (From.VT From.RC:$src2),
 403                                                        (iPTR imm)))]>,
 404              EVEX_4V, EVEX_V512;
 405
 406     let mayLoad = 1 in
 407     def rm : AVX512AIi8<Opcode, MRMSrcMem, (outs VR512:$dst),
 408                (ins VR512:$src1, From.MemOp:$src2, u8imm:$src3),
 409                "vinsert" # From.EltTypeName # "x" # From.NumElts #
 410                                                 "\t{$src3, $src2, $src1, $dst|"
 411                                                    "$dst, $src1, $src2, $src3}",
 412                []>,
 413              EVEX_4V, EVEX_V512, EVEX_CD8<From.EltSize, From.CD8TupleForm>;
 414   }
 415 }
 416
 417 multiclass vinsert_for_size<int Opcode,
 418                             X86VectorVTInfo From, X86VectorVTInfo To,
 419                             X86VectorVTInfo AltFrom, X86VectorVTInfo AltTo,
 420                             PatFrag vinsert_insert,
 421                             SDNodeXForm INSERT_get_vinsert_imm> :
 422   vinsert_for_size_no_alt<Opcode, From, To,
 423                           vinsert_insert, INSERT_get_vinsert_imm> {
 424   // Codegen pattern with the alternative types, e.g. v2i64 -> v8i64 for
 425   // vinserti32x4.  Only add this if 64x2 and friends are not supported
 426   // natively via AVX512DQ.
 427   let Predicates = [NoDQI] in
 428     def : Pat<(vinsert_insert:$ins
 429                  (AltTo.VT VR512:$src1), (AltFrom.VT From.RC:$src2), (iPTR imm)),
 430               (AltTo.VT (!cast<Instruction>(NAME # From.EltSize # "x4rr")
 431                             VR512:$src1, From.RC:$src2,
 432                             (INSERT_get_vinsert_imm VR512:$ins)))>;
 433 }
 434
 435 multiclass vinsert_for_type<ValueType EltVT32, int Opcode128,
 436                             ValueType EltVT64, int Opcode256> {
 437   defm NAME # "32x4" : vinsert_for_size<Opcode128,
 438                                  X86VectorVTInfo< 4, EltVT32, VR128X>,
 439                                  X86VectorVTInfo<16, EltVT32, VR512>,
 440                                  X86VectorVTInfo< 2, EltVT64, VR128X>,
 441                                  X86VectorVTInfo< 8, EltVT64, VR512>,
 442                                  vinsert128_insert,
 443                                  INSERT_get_vinsert128_imm>;
 444   let Predicates = [HasDQI] in
 445     defm NAME # "64x2" : vinsert_for_size_no_alt<Opcode128,
 446                                  X86VectorVTInfo< 2, EltVT64, VR128X>,
 447                                  X86VectorVTInfo< 8, EltVT64, VR512>,
 448                                  vinsert128_insert,
 449                                  INSERT_get_vinsert128_imm>, VEX_W;
 450   defm NAME # "64x4" : vinsert_for_size<Opcode256,
 451                                  X86VectorVTInfo< 4, EltVT64, VR256X>,
 452                                  X86VectorVTInfo< 8, EltVT64, VR512>,
 453                                  X86VectorVTInfo< 8, EltVT32, VR256>,
 454                                  X86VectorVTInfo<16, EltVT32, VR512>,
 455                                  vinsert256_insert,
 456                                  INSERT_get_vinsert256_imm>, VEX_W;
 457   let Predicates = [HasDQI] in
 458     defm NAME # "32x8" : vinsert_for_size_no_alt<Opcode256,
 459                                  X86VectorVTInfo< 8, EltVT32, VR256X>,
 460                                  X86VectorVTInfo<16, EltVT32, VR512>,
 461                                  vinsert256_insert,
 462                                  INSERT_get_vinsert256_imm>;
 463 }
 464
 465 defm VINSERTF : vinsert_for_type<f32, 0x18, f64, 0x1a>;
 466 defm VINSERTI : vinsert_for_type<i32, 0x38, i64, 0x3a>;
 467
 468 // vinsertps - insert f32 to XMM
 469 def VINSERTPSzrr : AVX512AIi8<0x21, MRMSrcReg, (outs VR128X:$dst),
 470       (ins VR128X:$src1, VR128X:$src2, u8imm:$src3),
 471       "vinsertps\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 472       [(set VR128X:$dst, (X86insertps VR128X:$src1, VR128X:$src2, imm:$src3))]>,
 473       EVEX_4V;
 474 def VINSERTPSzrm: AVX512AIi8<0x21, MRMSrcMem, (outs VR128X:$dst),
 475       (ins VR128X:$src1, f32mem:$src2, u8imm:$src3),
 476       "vinsertps\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 477       [(set VR128X:$dst, (X86insertps VR128X:$src1,
 478                           (v4f32 (scalar_to_vector (loadf32 addr:$src2))),
 479                           imm:$src3))]>, EVEX_4V, EVEX_CD8<32, CD8VT1>;
 480
 481 //===----------------------------------------------------------------------===//
 482 // AVX-512 VECTOR EXTRACT
 483 //---
 484
 485 multiclass vextract_for_size<int Opcode,
 486                              X86VectorVTInfo From, X86VectorVTInfo To,
 487                              X86VectorVTInfo AltFrom, X86VectorVTInfo AltTo,
 488                              PatFrag vextract_extract,
 489                              SDNodeXForm EXTRACT_get_vextract_imm> {
 490   let hasSideEffects = 0, ExeDomain = To.ExeDomain in {
 491     defm rr : AVX512_maskable_in_asm<Opcode, MRMDestReg, To, (outs To.RC:$dst),
 492                 (ins VR512:$src1, u8imm:$idx),
 493                 "vextract" # To.EltTypeName # "x4",
 494                 "$idx, $src1", "$src1, $idx",
 495                 [(set To.RC:$dst, (vextract_extract:$idx (From.VT VR512:$src1),
 496                                                          (iPTR imm)))]>,
 497               AVX512AIi8Base, EVEX, EVEX_V512;
 498     let mayStore = 1 in
 499     def rm : AVX512AIi8<Opcode, MRMDestMem, (outs),
 500             (ins To.MemOp:$dst, VR512:$src1, u8imm:$src2),
 501             "vextract" # To.EltTypeName # "x4\t{$src2, $src1, $dst|"
 502                                                "$dst, $src1, $src2}",
 503             []>, EVEX, EVEX_V512, EVEX_CD8<To.EltSize, CD8VT4>;
 504   }
 505
 506   // Codegen pattern with the alternative types, e.g. v8i64 -> v2i64 for
 507   // vextracti32x4
 508   def : Pat<(vextract_extract:$ext (AltFrom.VT VR512:$src1), (iPTR imm)),
 509             (AltTo.VT (!cast<Instruction>(NAME # To.EltSize # "x4rr")
 510                           VR512:$src1,
 511                           (EXTRACT_get_vextract_imm To.RC:$ext)))>;
 512
 513   // A 128/256-bit subvector extract from the first 512-bit vector position is
 514   // a subregister copy that needs no instruction.
 515   def : Pat<(To.VT (extract_subvector (From.VT VR512:$src), (iPTR 0))),
 516             (To.VT
 517                (EXTRACT_SUBREG (From.VT VR512:$src), To.SubRegIdx))>;
 518
 519   // And for the alternative types.
 520   def : Pat<(AltTo.VT (extract_subvector (AltFrom.VT VR512:$src), (iPTR 0))),
 521             (AltTo.VT
 522                (EXTRACT_SUBREG (AltFrom.VT VR512:$src), AltTo.SubRegIdx))>;
 523
 524   // Intrinsic call with masking.
 525   def : Pat<(!cast<Intrinsic>("int_x86_avx512_mask_vextract" # To.EltTypeName #
 526                               "x4_512")
 527                 VR512:$src1, (iPTR imm:$idx), To.RC:$src0, GR8:$mask),
 528             (!cast<Instruction>(NAME # To.EltSize # "x4rrk") To.RC:$src0,
 529                 (v4i1 (COPY_TO_REGCLASS GR8:$mask, VK4WM)),
 530                 VR512:$src1, imm:$idx)>;
 531
 532   // Intrinsic call with zero-masking.
 533   def : Pat<(!cast<Intrinsic>("int_x86_avx512_mask_vextract" # To.EltTypeName #
 534                               "x4_512")
 535                 VR512:$src1, (iPTR imm:$idx), To.ImmAllZerosV, GR8:$mask),
 536             (!cast<Instruction>(NAME # To.EltSize # "x4rrkz")
 537                 (v4i1 (COPY_TO_REGCLASS GR8:$mask, VK4WM)),
 538                 VR512:$src1, imm:$idx)>;
 539
 540   // Intrinsic call without masking.
 541   def : Pat<(!cast<Intrinsic>("int_x86_avx512_mask_vextract" # To.EltTypeName #
 542                               "x4_512")
 543                 VR512:$src1, (iPTR imm:$idx), To.ImmAllZerosV, (i8 -1)),
 544             (!cast<Instruction>(NAME # To.EltSize # "x4rr")
 545                 VR512:$src1, imm:$idx)>;
 546 }
 547
 548 multiclass vextract_for_type<ValueType EltVT32, int Opcode32,
 549                              ValueType EltVT64, int Opcode64> {
 550   defm NAME # "32x4" : vextract_for_size<Opcode32,
 551                                  X86VectorVTInfo<16, EltVT32, VR512>,
 552                                  X86VectorVTInfo< 4, EltVT32, VR128X>,
 553                                  X86VectorVTInfo< 8, EltVT64, VR512>,
 554                                  X86VectorVTInfo< 2, EltVT64, VR128X>,
 555                                  vextract128_extract,
 556                                  EXTRACT_get_vextract128_imm>;
 557   defm NAME # "64x4" : vextract_for_size<Opcode64,
 558                                  X86VectorVTInfo< 8, EltVT64, VR512>,
 559                                  X86VectorVTInfo< 4, EltVT64, VR256X>,
 560                                  X86VectorVTInfo<16, EltVT32, VR512>,
 561                                  X86VectorVTInfo< 8, EltVT32, VR256>,
 562                                  vextract256_extract,
 563                                  EXTRACT_get_vextract256_imm>, VEX_W;
 564 }
 565
 566 defm VEXTRACTF : vextract_for_type<f32, 0x19, f64, 0x1b>;
 567 defm VEXTRACTI : vextract_for_type<i32, 0x39, i64, 0x3b>;
 568
 569 // A 128-bit subvector insert to the first 512-bit vector position
 570 // is a subregister copy that needs no instruction.
 571 def : Pat<(insert_subvector undef, (v2i64 VR128X:$src), (iPTR 0)),
 572           (INSERT_SUBREG (v8i64 (IMPLICIT_DEF)),
 573           (INSERT_SUBREG (v4i64 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
 574           sub_ymm)>;
 575 def : Pat<(insert_subvector undef, (v2f64 VR128X:$src), (iPTR 0)),
 576           (INSERT_SUBREG (v8f64 (IMPLICIT_DEF)),
 577           (INSERT_SUBREG (v4f64 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
 578           sub_ymm)>;
 579 def : Pat<(insert_subvector undef, (v4i32 VR128X:$src), (iPTR 0)),
 580           (INSERT_SUBREG (v16i32 (IMPLICIT_DEF)),
 581           (INSERT_SUBREG (v8i32 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
 582           sub_ymm)>;
 583 def : Pat<(insert_subvector undef, (v4f32 VR128X:$src), (iPTR 0)),
 584           (INSERT_SUBREG (v16f32 (IMPLICIT_DEF)),
 585           (INSERT_SUBREG (v8f32 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
 586           sub_ymm)>;
 587
 588 def : Pat<(insert_subvector undef, (v4i64 VR256X:$src), (iPTR 0)),
 589           (INSERT_SUBREG (v8i64 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
 590 def : Pat<(insert_subvector undef, (v4f64 VR256X:$src), (iPTR 0)),
 591           (INSERT_SUBREG (v8f64 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
 592 def : Pat<(insert_subvector undef, (v8i32 VR256X:$src), (iPTR 0)),
 593           (INSERT_SUBREG (v16i32 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
 594 def : Pat<(insert_subvector undef, (v8f32 VR256X:$src), (iPTR 0)),
 595           (INSERT_SUBREG (v16f32 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
 596
 597 // vextractps - extract 32 bits from XMM
 598 def VEXTRACTPSzrr : AVX512AIi8<0x17, MRMDestReg, (outs GR32:$dst),
 599       (ins VR128X:$src1, i32i8imm:$src2),
 600       "vextractps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 601       [(set GR32:$dst, (extractelt (bc_v4i32 (v4f32 VR128X:$src1)), imm:$src2))]>,
 602       EVEX;
 603
 604 def VEXTRACTPSzmr : AVX512AIi8<0x17, MRMDestMem, (outs),
 605       (ins f32mem:$dst, VR128X:$src1, i32i8imm:$src2),
 606       "vextractps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 607       [(store (extractelt (bc_v4i32 (v4f32 VR128X:$src1)), imm:$src2),
 608                           addr:$dst)]>, EVEX, EVEX_CD8<32, CD8VT1>;
 609
 610 //===---------------------------------------------------------------------===//
 611 // AVX-512 BROADCAST
 612 //---
 613 multiclass avx512_fp_broadcast<bits<8> opc, SDNode OpNode, RegisterClass SrcRC,
 614                               ValueType svt, X86VectorVTInfo _> {
 615   defm r : AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
 616                    (ins SrcRC:$src), "vbroadcast"## !subst("p", "s", _.Suffix),
 617                    "$src", "$src", (_.VT (OpNode (svt SrcRC:$src)))>,
 618                    T8PD, EVEX;
 619
 620   let mayLoad = 1 in {
 621     defm m : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
 622                      (ins _.ScalarMemOp:$src),
 623                      "vbroadcast"##!subst("p", "s", _.Suffix), "$src", "$src",
 624                      (_.VT (OpNode (_.ScalarLdFrag addr:$src)))>,
 625                      T8PD, EVEX;
 626   }
 627 }
 628
 629 multiclass avx512_fp_broadcast_vl<bits<8> opc, SDNode OpNode,
 630                                   AVX512VLVectorVTInfo _> {
 631   defm Z  : avx512_fp_broadcast<opc, OpNode, VR128X, _.info128.VT, _.info512>,
 632                              EVEX_V512;
 633
 634   let Predicates = [HasVLX] in {
 635     defm Z256  : avx512_fp_broadcast<opc, OpNode, VR128X, _.info128.VT, _.info256>,
 636                                   EVEX_V256;
 637   }
 638 }
 639
 640 let ExeDomain = SSEPackedSingle in {
 641   defm VBROADCASTSS  : avx512_fp_broadcast_vl<0x18, X86VBroadcast,
 642                               avx512vl_f32_info>, EVEX_CD8<32, CD8VT1>;
 643    let Predicates = [HasVLX] in {
 644      defm VBROADCASTSSZ128  : avx512_fp_broadcast<0x18, X86VBroadcast, VR128X,
 645                                      v4f32, v4f32x_info>, EVEX_V128,
 646                                      EVEX_CD8<32, CD8VT1>;
 647    }
 648 }
 649
 650 let ExeDomain = SSEPackedDouble in {
 651   defm VBROADCASTSD  : avx512_fp_broadcast_vl<0x19, X86VBroadcast,
 652                               avx512vl_f64_info>, VEX_W, EVEX_CD8<64, CD8VT1>;
 653 }
 654
 655 // avx512_broadcast_pat introduces patterns for broadcast with a scalar argument.
 656 // Later, we can canonize broadcast instructions before ISel phase and
 657 // eliminate additional patterns on ISel.
 658 // SrcRC_v and SrcRC_s are RegisterClasses for vector and scalar
 659 // representations of source
 660 multiclass avx512_broadcast_pat<string InstName, SDNode OpNode,
 661                                 X86VectorVTInfo _, RegisterClass SrcRC_v,
 662                                 RegisterClass SrcRC_s> {
 663   def : Pat<(_.VT (OpNode  (_.EltVT SrcRC_s:$src))),
 664             (!cast<Instruction>(InstName##"r")
 665               (COPY_TO_REGCLASS SrcRC_s:$src, SrcRC_v))>;
 666
 667   let AddedComplexity = 30 in {
 668     def : Pat<(_.VT (vselect _.KRCWM:$mask,
 669                 (OpNode (_.EltVT SrcRC_s:$src)), _.RC:$src0)),
 670               (!cast<Instruction>(InstName##"rk") _.RC:$src0, _.KRCWM:$mask,
 671                 (COPY_TO_REGCLASS SrcRC_s:$src, SrcRC_v))>;
 672
 673     def : Pat<(_.VT(vselect _.KRCWM:$mask,
 674                 (OpNode (_.EltVT SrcRC_s:$src)), _.ImmAllZerosV)),
 675               (!cast<Instruction>(InstName##"rkz") _.KRCWM:$mask,
 676                 (COPY_TO_REGCLASS SrcRC_s:$src, SrcRC_v))>;
 677   }
 678 }
 679
 680 defm : avx512_broadcast_pat<"VBROADCASTSSZ", X86VBroadcast, v16f32_info,
 681                             VR128X, FR32X>;
 682 defm : avx512_broadcast_pat<"VBROADCASTSDZ", X86VBroadcast, v8f64_info,
 683                             VR128X, FR64X>;
 684
 685 let Predicates = [HasVLX] in {
 686   defm : avx512_broadcast_pat<"VBROADCASTSSZ256", X86VBroadcast,
 687                               v8f32x_info, VR128X, FR32X>;
 688   defm : avx512_broadcast_pat<"VBROADCASTSSZ128", X86VBroadcast,
 689                               v4f32x_info, VR128X, FR32X>;
 690   defm : avx512_broadcast_pat<"VBROADCASTSDZ256", X86VBroadcast,
 691                               v4f64x_info, VR128X, FR64X>;
 692 }
 693
 694 def : Pat<(v16f32 (X86VBroadcast (loadf32 addr:$src))),
 695           (VBROADCASTSSZm addr:$src)>;
 696 def : Pat<(v8f64 (X86VBroadcast (loadf64 addr:$src))),
 697           (VBROADCASTSDZm addr:$src)>;
 698
 699 def : Pat<(int_x86_avx512_vbroadcast_ss_512 addr:$src),
 700           (VBROADCASTSSZm addr:$src)>;
 701 def : Pat<(int_x86_avx512_vbroadcast_sd_512 addr:$src),
 702           (VBROADCASTSDZm addr:$src)>;
 703
 704 multiclass avx512_int_broadcast_reg<bits<8> opc, X86VectorVTInfo _,
 705                                     RegisterClass SrcRC> {
 706   defm r : AVX512_maskable_in_asm<opc, MRMSrcReg, _, (outs _.RC:$dst),
 707                            (ins SrcRC:$src),  "vpbroadcast"##_.Suffix,
 708                            "$src", "$src", []>, T8PD, EVEX;
 709 }
 710
 711 multiclass avx512_int_broadcast_reg_vl<bits<8> opc, AVX512VLVectorVTInfo _,
 712                                        RegisterClass SrcRC, Predicate prd> {
 713   let Predicates = [prd] in
 714     defm Z : avx512_int_broadcast_reg<opc, _.info512, SrcRC>, EVEX_V512;
 715   let Predicates = [prd, HasVLX] in {
 716     defm Z256 : avx512_int_broadcast_reg<opc, _.info256, SrcRC>, EVEX_V256;
 717     defm Z128 : avx512_int_broadcast_reg<opc, _.info128, SrcRC>, EVEX_V128;
 718   }
 719 }
 720
 721 defm VPBROADCASTBr : avx512_int_broadcast_reg_vl<0x7A, avx512vl_i8_info, GR32,
 722                                                  HasBWI>;
 723 defm VPBROADCASTWr : avx512_int_broadcast_reg_vl<0x7B, avx512vl_i16_info, GR32,
 724                                                  HasBWI>;
 725 defm VPBROADCASTDr : avx512_int_broadcast_reg_vl<0x7C, avx512vl_i32_info, GR32,
 726                                                  HasAVX512>;
 727 defm VPBROADCASTQr : avx512_int_broadcast_reg_vl<0x7C, avx512vl_i64_info, GR64,
 728                                                  HasAVX512>, VEX_W;
 729
 730 def : Pat <(v16i32 (X86vzext VK16WM:$mask)),
 731            (VPBROADCASTDrZrkz VK16WM:$mask, (i32 (MOV32ri 0x1)))>;
 732
 733 def : Pat <(v8i64 (X86vzext VK8WM:$mask)),
 734            (VPBROADCASTQrZrkz VK8WM:$mask, (i64 (MOV64ri 0x1)))>;
 735
 736 def : Pat<(v16i32 (X86VBroadcast (i32 GR32:$src))),
 737         (VPBROADCASTDrZr GR32:$src)>;
 738 def : Pat<(v16i32 (X86VBroadcastm VK16WM:$mask, (i32 GR32:$src))),
 739         (VPBROADCASTDrZrkz VK16WM:$mask, GR32:$src)>;
 740 def : Pat<(v8i64 (X86VBroadcast (i64 GR64:$src))),
 741         (VPBROADCASTQrZr GR64:$src)>;
 742 def : Pat<(v8i64 (X86VBroadcastm VK8WM:$mask, (i64 GR64:$src))),
 743         (VPBROADCASTQrZrkz VK8WM:$mask, GR64:$src)>;
 744
 745 def : Pat<(v16i32 (int_x86_avx512_pbroadcastd_i32_512 (i32 GR32:$src))),
 746         (VPBROADCASTDrZr GR32:$src)>;
 747 def : Pat<(v8i64 (int_x86_avx512_pbroadcastq_i64_512 (i64 GR64:$src))),
 748         (VPBROADCASTQrZr GR64:$src)>;
 749
 750 def : Pat<(v16i32 (int_x86_avx512_mask_pbroadcast_d_gpr_512 (i32 GR32:$src),
 751                    (v16i32 immAllZerosV), (i16 GR16:$mask))),
 752           (VPBROADCASTDrZrkz (COPY_TO_REGCLASS GR16:$mask, VK16WM), GR32:$src)>;
 753 def : Pat<(v8i64 (int_x86_avx512_mask_pbroadcast_q_gpr_512 (i64 GR64:$src),
 754                    (bc_v8i64 (v16i32 immAllZerosV)), (i8 GR8:$mask))),
 755           (VPBROADCASTQrZrkz (COPY_TO_REGCLASS GR8:$mask, VK8WM), GR64:$src)>;
 756
 757 multiclass avx512_int_broadcast_rm<bits<8> opc, string OpcodeStr,
 758                           X86MemOperand x86memop, PatFrag ld_frag,
 759                           RegisterClass DstRC, ValueType OpVT, ValueType SrcVT,
 760                           RegisterClass KRC> {
 761   def rr : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst), (ins VR128X:$src),
 762                   !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
 763                   [(set DstRC:$dst,
 764                     (OpVT (X86VBroadcast (SrcVT VR128X:$src))))]>, EVEX;
 765   def krr : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst), (ins KRC:$mask,
 766                                                          VR128X:$src),
 767                     !strconcat(OpcodeStr,
 768                     "\t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
 769                     [(set DstRC:$dst,
 770                       (OpVT (X86VBroadcastm KRC:$mask, (SrcVT VR128X:$src))))]>,
 771                     EVEX, EVEX_KZ;
 772   let mayLoad = 1 in {
 773   def rm : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
 774                   !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
 775                   [(set DstRC:$dst,
 776                     (OpVT (X86VBroadcast (ld_frag addr:$src))))]>, EVEX;
 777   def krm : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst), (ins KRC:$mask,
 778                                                          x86memop:$src),
 779                   !strconcat(OpcodeStr,
 780                       "\t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
 781                   [(set DstRC:$dst, (OpVT (X86VBroadcastm KRC:$mask,
 782                                      (ld_frag addr:$src))))]>, EVEX, EVEX_KZ;
 783   }
 784 }
 785
 786 defm VPBROADCASTDZ  : avx512_int_broadcast_rm<0x58, "vpbroadcastd", i32mem,
 787                       loadi32, VR512, v16i32, v4i32, VK16WM>,
 788                       EVEX_V512, EVEX_CD8<32, CD8VT1>;
 789 defm VPBROADCASTQZ  : avx512_int_broadcast_rm<0x59, "vpbroadcastq", i64mem,
 790                       loadi64, VR512, v8i64, v2i64, VK8WM>,  EVEX_V512, VEX_W,
 791                       EVEX_CD8<64, CD8VT1>;
 792
 793 multiclass avx512_int_subvec_broadcast_rm<bits<8> opc, string OpcodeStr,
 794                           X86MemOperand x86memop, PatFrag ld_frag,
 795                           RegisterClass KRC> {
 796   let mayLoad = 1 in {
 797   def rm : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst), (ins x86memop:$src),
 798                   !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
 799                   []>, EVEX;
 800   def krm : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst), (ins KRC:$mask,
 801                                                          x86memop:$src),
 802                   !strconcat(OpcodeStr,
 803                       "\t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
 804                   []>, EVEX, EVEX_KZ;
 805   }
 806 }
 807
 808 defm VBROADCASTI32X4 : avx512_int_subvec_broadcast_rm<0x5a, "vbroadcasti32x4",
 809                        i128mem, loadv2i64, VK16WM>,
 810                        EVEX_V512, EVEX_CD8<32, CD8VT4>;
 811 defm VBROADCASTI64X4 : avx512_int_subvec_broadcast_rm<0x5b, "vbroadcasti64x4",
 812                        i256mem, loadv4i64, VK16WM>, VEX_W,
 813                        EVEX_V512, EVEX_CD8<64, CD8VT4>;
 814
 815 def : Pat<(v16i32 (int_x86_avx512_pbroadcastd_512 (v4i32 VR128X:$src))),
 816           (VPBROADCASTDZrr VR128X:$src)>;
 817 def : Pat<(v8i64 (int_x86_avx512_pbroadcastq_512 (v2i64 VR128X:$src))),
 818           (VPBROADCASTQZrr VR128X:$src)>;
 819
 820 def : Pat<(v16f32 (X86VBroadcast (v16f32 VR512:$src))),
 821           (VBROADCASTSSZr (EXTRACT_SUBREG (v16f32 VR512:$src), sub_xmm))>;
 822 def : Pat<(v8f64 (X86VBroadcast (v8f64 VR512:$src))),
 823           (VBROADCASTSDZr (EXTRACT_SUBREG (v8f64 VR512:$src), sub_xmm))>;
 824
 825 def : Pat<(v16i32 (X86VBroadcast (v16i32 VR512:$src))),
 826           (VPBROADCASTDZrr (EXTRACT_SUBREG (v16i32 VR512:$src), sub_xmm))>;
 827 def : Pat<(v8i64 (X86VBroadcast (v8i64 VR512:$src))),
 828           (VPBROADCASTQZrr (EXTRACT_SUBREG (v8i64 VR512:$src), sub_xmm))>;
 829
 830 def : Pat<(v16f32 (int_x86_avx512_vbroadcast_ss_ps_512 (v4f32 VR128X:$src))),
 831           (VBROADCASTSSZr VR128X:$src)>;
 832 def : Pat<(v8f64 (int_x86_avx512_vbroadcast_sd_pd_512 (v2f64 VR128X:$src))),
 833           (VBROADCASTSDZr VR128X:$src)>;
 834
 835 // Provide fallback in case the load node that is used in the patterns above
 836 // is used by additional users, which prevents the pattern selection.
 837 def : Pat<(v16f32 (X86VBroadcast FR32X:$src)),
 838           (VBROADCASTSSZr (COPY_TO_REGCLASS FR32X:$src, VR128X))>;
 839 def : Pat<(v8f64 (X86VBroadcast FR64X:$src)),
 840           (VBROADCASTSDZr (COPY_TO_REGCLASS FR64X:$src, VR128X))>;
 841
 842
 843 let Predicates = [HasAVX512] in {
 844 def : Pat<(v8i32 (X86VBroadcastm (v8i1 VK8WM:$mask), (loadi32 addr:$src))),
 845            (EXTRACT_SUBREG
 846               (v16i32 (VPBROADCASTDZkrm (COPY_TO_REGCLASS VK8WM:$mask, VK16WM),
 847                        addr:$src)), sub_ymm)>;
 848 }
 849 //===----------------------------------------------------------------------===//
 850 // AVX-512 BROADCAST MASK TO VECTOR REGISTER
 851 //---
 852
 853 multiclass avx512_mask_broadcast<bits<8> opc, string OpcodeStr,
 854                        RegisterClass KRC> {
 855 let Predicates = [HasCDI] in
 856 def Zrr : AVX512XS8I<opc, MRMSrcReg, (outs VR512:$dst), (ins KRC:$src),
 857                   !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
 858                   []>, EVEX, EVEX_V512;
 859
 860 let Predicates = [HasCDI, HasVLX] in {
 861 def Z128rr : AVX512XS8I<opc, MRMSrcReg, (outs VR128:$dst), (ins KRC:$src),
 862                   !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
 863                   []>, EVEX, EVEX_V128;
 864 def Z256rr : AVX512XS8I<opc, MRMSrcReg, (outs VR256:$dst), (ins KRC:$src),
 865                   !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
 866                   []>, EVEX, EVEX_V256;
 867 }
 868 }
 869
 870 let Predicates = [HasCDI] in {
 871 defm VPBROADCASTMW2D : avx512_mask_broadcast<0x3A, "vpbroadcastmw2d",
 872                                              VK16>;
 873 defm VPBROADCASTMB2Q : avx512_mask_broadcast<0x2A, "vpbroadcastmb2q",
 874                                              VK8>, VEX_W;
 875 }
 876
 877 //===----------------------------------------------------------------------===//
 878 // AVX-512 - VPERM
 879 //
 880 // -- immediate form --
 881 multiclass avx512_perm_imm<bits<8> opc, string OpcodeStr, SDNode OpNode,
 882                            X86VectorVTInfo _> {
 883   let ExeDomain = _.ExeDomain in {
 884   def ri : AVX512AIi8<opc, MRMSrcReg, (outs _.RC:$dst),
 885                      (ins _.RC:$src1, u8imm:$src2),
 886                      !strconcat(OpcodeStr,
 887                          "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 888                      [(set _.RC:$dst,
 889                        (_.VT (OpNode _.RC:$src1, (i8 imm:$src2))))]>,
 890                      EVEX;
 891   def mi : AVX512AIi8<opc, MRMSrcMem, (outs _.RC:$dst),
 892                      (ins _.MemOp:$src1, u8imm:$src2),
 893                      !strconcat(OpcodeStr,
 894                          "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 895                      [(set _.RC:$dst,
 896                        (_.VT (OpNode (_.MemOpFrag addr:$src1),
 897                               (i8 imm:$src2))))]>,
 898            EVEX, EVEX_CD8<_.EltSize, CD8VF>;
 899 }
 900 }
 901
 902 multiclass avx512_permil<bits<8> OpcImm, bits<8> OpcVar, X86VectorVTInfo _,
 903                          X86VectorVTInfo Ctrl> :
 904      avx512_perm_imm<OpcImm, "vpermil" # _.Suffix, X86VPermilpi, _> {
 905   let ExeDomain = _.ExeDomain in {
 906     def rr : AVX5128I<OpcVar, MRMSrcReg, (outs _.RC:$dst),
 907                      (ins _.RC:$src1, _.RC:$src2),
 908                      !strconcat("vpermil" # _.Suffix,
 909                          "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 910                      [(set _.RC:$dst,
 911                          (_.VT (X86VPermilpv _.RC:$src1,
 912                                   (Ctrl.VT Ctrl.RC:$src2))))]>,
 913              EVEX_4V;
 914     def rm : AVX5128I<OpcVar, MRMSrcMem, (outs _.RC:$dst),
 915                      (ins _.RC:$src1, Ctrl.MemOp:$src2),
 916                      !strconcat("vpermil" # _.Suffix,
 917                          "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 918                      [(set _.RC:$dst,
 919                          (_.VT (X86VPermilpv _.RC:$src1,
 920                                   (Ctrl.VT (Ctrl.MemOpFrag addr:$src2)))))]>,
 921              EVEX_4V;
 922   }
 923 }
 924
 925 defm VPERMQZ :    avx512_perm_imm<0x00, "vpermq", X86VPermi, v8i64_info>,
 926                   EVEX_V512, VEX_W;
 927 defm VPERMPDZ :   avx512_perm_imm<0x01, "vpermpd", X86VPermi, v8f64_info>,
 928                   EVEX_V512, VEX_W;
 929
 930 defm VPERMILPSZ : avx512_permil<0x04, 0x0C, v16f32_info, v16i32_info>,
 931                   EVEX_V512;
 932 defm VPERMILPDZ : avx512_permil<0x05, 0x0D, v8f64_info, v8i64_info>,
 933                   EVEX_V512, VEX_W;
 934
 935 def : Pat<(v16i32 (X86VPermilpi VR512:$src1, (i8 imm:$imm))),
 936           (VPERMILPSZri VR512:$src1, imm:$imm)>;
 937 def : Pat<(v8i64 (X86VPermilpi VR512:$src1, (i8 imm:$imm))),
 938           (VPERMILPDZri VR512:$src1, imm:$imm)>;
 939
 940 // -- VPERM - register form --
 941 multiclass avx512_perm<bits<8> opc, string OpcodeStr, RegisterClass RC,
 942                      PatFrag mem_frag, X86MemOperand x86memop, ValueType OpVT> {
 943
 944   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
 945                    (ins RC:$src1, RC:$src2),
 946                    !strconcat(OpcodeStr,
 947                        "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 948                    [(set RC:$dst,
 949                      (OpVT (X86VPermv RC:$src1, RC:$src2)))]>, EVEX_4V;
 950
 951   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
 952                    (ins RC:$src1, x86memop:$src2),
 953                    !strconcat(OpcodeStr,
 954                        "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 955                    [(set RC:$dst,
 956                      (OpVT (X86VPermv RC:$src1, (mem_frag addr:$src2))))]>,
 957                      EVEX_4V;
 958 }
 959
 960 defm VPERMDZ   : avx512_perm<0x36, "vpermd",  VR512,  memopv16i32, i512mem,
 961                            v16i32>, EVEX_V512, EVEX_CD8<32, CD8VF>;
 962 defm VPERMQZ   : avx512_perm<0x36, "vpermq",  VR512,  memopv8i64,  i512mem,
 963                            v8i64>,  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 964 let ExeDomain = SSEPackedSingle in
 965 defm VPERMPSZ  : avx512_perm<0x16, "vpermps", VR512,  memopv16f32, f512mem,
 966                            v16f32>, EVEX_V512, EVEX_CD8<32, CD8VF>;
 967 let ExeDomain = SSEPackedDouble in
 968 defm VPERMPDZ  : avx512_perm<0x16, "vpermpd", VR512,  memopv8f64, f512mem,
 969                            v8f64>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 970
 971 // -- VPERM2I - 3 source operands form --
 972 multiclass avx512_perm_3src<bits<8> opc, string OpcodeStr, RegisterClass RC,
 973                           PatFrag mem_frag, X86MemOperand x86memop,
 974                           SDNode OpNode, ValueType OpVT, RegisterClass KRC> {
 975 let Constraints = "$src1 = $dst" in {
 976   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
 977                    (ins RC:$src1, RC:$src2, RC:$src3),
 978                    !strconcat(OpcodeStr,
 979                        "\t{$src3, $src2, $dst|$dst, $src2, $src3}"),
 980                    [(set RC:$dst,
 981                      (OpVT (OpNode RC:$src1, RC:$src2, RC:$src3)))]>,
 982                     EVEX_4V;
 983
 984   def rrk : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
 985                    (ins RC:$src1, KRC:$mask, RC:$src2, RC:$src3),
 986                    !strconcat(OpcodeStr,
 987                        "\t{$src3, $src2, $dst {${mask}}|"
 988                        "$dst {${mask}}, $src2, $src3}"),
 989                    [(set RC:$dst, (OpVT (vselect KRC:$mask,
 990                                            (OpNode RC:$src1, RC:$src2,
 991                                               RC:$src3),
 992                                            RC:$src1)))]>,
 993                     EVEX_4V, EVEX_K;
 994
 995   let AddedComplexity = 30 in // Prefer over VMOV*rrkz Pat<>
 996     def rrkz : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
 997                    (ins RC:$src1, KRC:$mask, RC:$src2, RC:$src3),
 998                    !strconcat(OpcodeStr,
 999                        "\t{$src3, $src2, $dst {${mask}} {z} |",
1000                        "$dst {${mask}} {z}, $src2, $src3}"),
1001                    [(set RC:$dst, (OpVT (vselect KRC:$mask,
1002                                            (OpNode RC:$src1, RC:$src2,
1003                                               RC:$src3),
1004                                            (OpVT (bitconvert
1005                                               (v16i32 immAllZerosV))))))]>,
1006                     EVEX_4V, EVEX_KZ;
1007
1008   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
1009                    (ins RC:$src1, RC:$src2, x86memop:$src3),
1010                    !strconcat(OpcodeStr,
1011                     "\t{$src3, $src2, $dst|$dst, $src2, $src3}"),
1012                    [(set RC:$dst,
1013                      (OpVT (OpNode RC:$src1, RC:$src2,
1014                       (mem_frag addr:$src3))))]>, EVEX_4V;
1015
1016   def rmk : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
1017                    (ins RC:$src1, KRC:$mask, RC:$src2, x86memop:$src3),
1018                    !strconcat(OpcodeStr,
1019                     "\t{$src3, $src2, $dst {${mask}}|"
1020                     "$dst {${mask}}, $src2, $src3}"),
1021                    [(set RC:$dst,
1022                        (OpVT (vselect KRC:$mask,
1023                                       (OpNode RC:$src1, RC:$src2,
1024                                          (mem_frag addr:$src3)),
1025                                       RC:$src1)))]>,
1026                     EVEX_4V, EVEX_K;
1027
1028   let AddedComplexity = 10 in // Prefer over the rrkz variant
1029     def rmkz : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
1030                    (ins RC:$src1, KRC:$mask, RC:$src2, x86memop:$src3),
1031                    !strconcat(OpcodeStr,
1032                     "\t{$src3, $src2, $dst {${mask}} {z}|"
1033                     "$dst {${mask}} {z}, $src2, $src3}"),
1034                    [(set RC:$dst,
1035                      (OpVT (vselect KRC:$mask,
1036                                     (OpNode RC:$src1, RC:$src2,
1037                                             (mem_frag addr:$src3)),
1038                                     (OpVT (bitconvert
1039                                        (v16i32 immAllZerosV))))))]>,
1040                     EVEX_4V, EVEX_KZ;
1041   }
1042 }
1043 defm VPERMI2D  : avx512_perm_3src<0x76, "vpermi2d",  VR512, memopv16i32,
1044                                   i512mem, X86VPermiv3, v16i32, VK16WM>,
1045                  EVEX_V512, EVEX_CD8<32, CD8VF>;
1046 defm VPERMI2Q  : avx512_perm_3src<0x76, "vpermi2q",  VR512, memopv8i64,
1047                                   i512mem, X86VPermiv3, v8i64, VK8WM>,
1048                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
1049 defm VPERMI2PS : avx512_perm_3src<0x77, "vpermi2ps",  VR512, memopv16f32,
1050                                   i512mem, X86VPermiv3, v16f32, VK16WM>,
1051                  EVEX_V512, EVEX_CD8<32, CD8VF>;
1052 defm VPERMI2PD : avx512_perm_3src<0x77, "vpermi2pd",  VR512, memopv8f64,
1053                                   i512mem, X86VPermiv3, v8f64, VK8WM>,
1054                   EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
1055
1056 multiclass avx512_perm_table_3src<bits<8> opc, string Suffix, RegisterClass RC,
1057                           PatFrag mem_frag, X86MemOperand x86memop,
1058                           SDNode OpNode, ValueType OpVT, RegisterClass KRC,
1059                           ValueType MaskVT, RegisterClass MRC> :
1060         avx512_perm_3src<opc, "vpermt2"##Suffix, RC, mem_frag, x86memop, OpNode,
1061                          OpVT, KRC> {
1062   def : Pat<(OpVT (!cast<Intrinsic>("int_x86_avx512_mask_vpermt_"##Suffix##"_512")
1063                      VR512:$idx, VR512:$src1, VR512:$src2, -1)),
1064             (!cast<Instruction>(NAME#rr) VR512:$src1, VR512:$idx, VR512:$src2)>;
1065
1066   def : Pat<(OpVT (!cast<Intrinsic>("int_x86_avx512_mask_vpermt_"##Suffix##"_512")
1067                      VR512:$idx, VR512:$src1, VR512:$src2, MRC:$mask)),
1068             (!cast<Instruction>(NAME#rrk) VR512:$src1,
1069               (MaskVT (COPY_TO_REGCLASS MRC:$mask, KRC)), VR512:$idx, VR512:$src2)>;
1070 }
1071
1072 defm VPERMT2D  : avx512_perm_table_3src<0x7E, "d",  VR512, memopv16i32, i512mem,
1073                                X86VPermv3, v16i32, VK16WM, v16i1, GR16>,
1074                  EVEX_V512, EVEX_CD8<32, CD8VF>;
1075 defm VPERMT2Q  : avx512_perm_table_3src<0x7E, "q",  VR512, memopv8i64, i512mem,
1076                                X86VPermv3, v8i64, VK8WM, v8i1, GR8>,
1077                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
1078 defm VPERMT2PS : avx512_perm_table_3src<0x7F, "ps",  VR512, memopv16f32, i512mem,
1079                                X86VPermv3, v16f32, VK16WM, v16i1, GR16>,
1080                  EVEX_V512, EVEX_CD8<32, CD8VF>;
1081 defm VPERMT2PD : avx512_perm_table_3src<0x7F, "pd",  VR512, memopv8f64, i512mem,
1082                                X86VPermv3, v8f64, VK8WM, v8i1, GR8>,
1083                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
1084
1085 //===----------------------------------------------------------------------===//
1086 // AVX-512 - BLEND using mask
1087 //
1088 multiclass avx512_blendmask<bits<8> opc, string OpcodeStr, X86VectorVTInfo _> {
1089   let ExeDomain = _.ExeDomain in {
1090   def rr : AVX5128I<opc, MRMSrcReg, (outs _.RC:$dst),
1091              (ins _.RC:$src1, _.RC:$src2),
1092              !strconcat(OpcodeStr,
1093              "\t{$src2, $src1, ${dst} |${dst}, $src1, $src2}"),
1094              []>, EVEX_4V;
1095   def rrk : AVX5128I<opc, MRMSrcReg, (outs _.RC:$dst),
1096              (ins _.KRCWM:$mask, _.RC:$src1, _.RC:$src2),
1097              !strconcat(OpcodeStr,
1098              "\t{$src2, $src1, ${dst} {${mask}}|${dst} {${mask}}, $src1, $src2}"),
1099              [(set _.RC:$dst, (X86select _.KRCWM:$mask, (_.VT _.RC:$src1),
1100                  (_.VT _.RC:$src2)))]>, EVEX_4V, EVEX_K;
1101   def rrkz : AVX5128I<opc, MRMSrcReg, (outs _.RC:$dst),
1102              (ins _.KRCWM:$mask, _.RC:$src1, _.RC:$src2),
1103              !strconcat(OpcodeStr,
1104              "\t{$src2, $src1, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src1, $src2}"),
1105              []>, EVEX_4V, EVEX_KZ;
1106   let mayLoad = 1 in {
1107   def rm  : AVX5128I<opc, MRMSrcMem, (outs _.RC:$dst),
1108              (ins _.RC:$src1, _.MemOp:$src2),
1109              !strconcat(OpcodeStr,
1110              "\t{$src2, $src1, ${dst} |${dst},  $src1, $src2}"),
1111              []>, EVEX_4V, EVEX_CD8<_.EltSize, CD8VF>;
1112   def rmk : AVX5128I<opc, MRMSrcMem, (outs _.RC:$dst),
1113              (ins _.KRCWM:$mask, _.RC:$src1, _.MemOp:$src2),
1114              !strconcat(OpcodeStr,
1115              "\t{$src2, $src1, ${dst} {${mask}}|${dst} {${mask}}, $src1, $src2}"),
1116              [(set _.RC:$dst, (X86select _.KRCWM:$mask, (_.VT _.RC:$src1),
1117               (_.VT (bitconvert (_.LdFrag addr:$src2)))))]>,
1118               EVEX_4V, EVEX_K, EVEX_CD8<_.EltSize, CD8VF>;
1119   def rmkz : AVX5128I<opc, MRMSrcMem, (outs _.RC:$dst),
1120              (ins _.KRCWM:$mask, _.RC:$src1, _.MemOp:$src2),
1121              !strconcat(OpcodeStr,
1122              "\t{$src2, $src1, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src1, $src2}"),
1123              []>, EVEX_4V, EVEX_KZ, EVEX_CD8<_.EltSize, CD8VF>;
1124   }
1125   }
1126 }
1127 multiclass avx512_blendmask_rmb<bits<8> opc, string OpcodeStr, X86VectorVTInfo _> {
1128
1129   def rmbk : AVX5128I<opc, MRMSrcMem, (outs _.RC:$dst),
1130       (ins _.KRCWM:$mask, _.RC:$src1, _.ScalarMemOp:$src2),
1131        !strconcat(OpcodeStr,
1132             "\t{${src2}", _.BroadcastStr, ", $src1, $dst {${mask}}|",
1133             "$dst {${mask}}, $src1, ${src2}", _.BroadcastStr, "}"),
1134       [(set _.RC:$dst,(X86select _.KRCWM:$mask, (_.VT _.RC:$src1),
1135                        (X86VBroadcast (_.ScalarLdFrag addr:$src2))))]>,
1136       EVEX_4V, EVEX_K, EVEX_B, EVEX_CD8<_.EltSize, CD8VF>;
1137
1138   def rmb : AVX5128I<opc, MRMSrcMem, (outs _.RC:$dst),
1139       (ins _.RC:$src1, _.ScalarMemOp:$src2),
1140        !strconcat(OpcodeStr,
1141             "\t{${src2}", _.BroadcastStr, ", $src1, $dst|",
1142             "$dst, $src1, ${src2}", _.BroadcastStr, "}"),
1143       []>,  EVEX_4V, EVEX_B, EVEX_CD8<_.EltSize, CD8VF>;
1144
1145 }
1146
1147 multiclass blendmask_dq <bits<8> opc, string OpcodeStr,
1148                                  AVX512VLVectorVTInfo VTInfo> {
1149   defm Z : avx512_blendmask      <opc, OpcodeStr, VTInfo.info512>,
1150            avx512_blendmask_rmb  <opc, OpcodeStr, VTInfo.info512>, EVEX_V512;
1151
1152   let Predicates = [HasVLX] in {
1153     defm Z256 : avx512_blendmask<opc, OpcodeStr, VTInfo.info256>,
1154                 avx512_blendmask_rmb  <opc, OpcodeStr, VTInfo.info256>, EVEX_V256;
1155     defm Z128 : avx512_blendmask<opc, OpcodeStr, VTInfo.info128>,
1156                 avx512_blendmask_rmb  <opc, OpcodeStr, VTInfo.info128>, EVEX_V128;
1157   }
1158 }
1159
1160 multiclass blendmask_bw <bits<8> opc, string OpcodeStr,
1161                          AVX512VLVectorVTInfo VTInfo> {
1162   let Predicates = [HasBWI] in
1163     defm Z : avx512_blendmask    <opc, OpcodeStr, VTInfo.info512>, EVEX_V512;
1164
1165   let Predicates = [HasBWI, HasVLX] in {
1166     defm Z256 : avx512_blendmask <opc, OpcodeStr, VTInfo.info256>, EVEX_V256;
1167     defm Z128 : avx512_blendmask <opc, OpcodeStr, VTInfo.info128>, EVEX_V128;
1168   }
1169 }
1170
1171
1172 defm VBLENDMPS : blendmask_dq <0x65, "vblendmps", avx512vl_f32_info>;
1173 defm VBLENDMPD : blendmask_dq <0x65, "vblendmpd", avx512vl_f64_info>, VEX_W;
1174 defm VPBLENDMD : blendmask_dq <0x64, "vpblendmd", avx512vl_i32_info>;
1175 defm VPBLENDMQ : blendmask_dq <0x64, "vpblendmq", avx512vl_i64_info>, VEX_W;
1176 defm VPBLENDMB : blendmask_bw <0x66, "vpblendmb", avx512vl_i8_info>;
1177 defm VPBLENDMW : blendmask_bw <0x66, "vpblendmw", avx512vl_i16_info>, VEX_W;
1178
1179
1180 let Predicates = [HasAVX512] in {
1181 def : Pat<(v8f32 (vselect (v8i1 VK8WM:$mask), (v8f32 VR256X:$src1),
1182                             (v8f32 VR256X:$src2))),
1183             (EXTRACT_SUBREG
1184               (v16f32 (VBLENDMPSZrrk (COPY_TO_REGCLASS VK8WM:$mask, VK16WM),
1185             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1186             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)))), sub_ymm)>;
1187
1188 def : Pat<(v8i32 (vselect (v8i1 VK8WM:$mask), (v8i32 VR256X:$src1),
1189                             (v8i32 VR256X:$src2))),
1190             (EXTRACT_SUBREG
1191                 (v16i32 (VPBLENDMDZrrk (COPY_TO_REGCLASS VK8WM:$mask, VK16WM),
1192             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1193             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)))), sub_ymm)>;
1194 }
1195 //===----------------------------------------------------------------------===//
1196 // Compare Instructions
1197 //===----------------------------------------------------------------------===//
1198
1199 // avx512_cmp_scalar - AVX512 CMPSS and CMPSD
1200 multiclass avx512_cmp_scalar<RegisterClass RC, X86MemOperand x86memop,
1201                             Operand CC, SDNode OpNode, ValueType VT,
1202                             PatFrag ld_frag, string asm, string asm_alt> {
1203   def rr : AVX512Ii8<0xC2, MRMSrcReg,
1204                 (outs VK1:$dst), (ins RC:$src1, RC:$src2, CC:$cc), asm,
1205                 [(set VK1:$dst, (OpNode (VT RC:$src1), RC:$src2, imm:$cc))],
1206                 IIC_SSE_ALU_F32S_RR>, EVEX_4V;
1207   def rm : AVX512Ii8<0xC2, MRMSrcMem,
1208                 (outs VK1:$dst), (ins RC:$src1, x86memop:$src2, CC:$cc), asm,
1209                 [(set VK1:$dst, (OpNode (VT RC:$src1),
1210                 (ld_frag addr:$src2), imm:$cc))], IIC_SSE_ALU_F32P_RM>, EVEX_4V;
1211   let isAsmParserOnly = 1, hasSideEffects = 0 in {
1212     def rri_alt : AVX512Ii8<0xC2, MRMSrcReg,
1213                (outs VK1:$dst), (ins RC:$src1, RC:$src2, u8imm:$cc),
1214                asm_alt, [], IIC_SSE_ALU_F32S_RR>, EVEX_4V;
1215     let mayLoad = 1 in
1216     def rmi_alt : AVX512Ii8<0xC2, MRMSrcMem,
1217                (outs VK1:$dst), (ins RC:$src1, x86memop:$src2, u8imm:$cc),
1218                asm_alt, [], IIC_SSE_ALU_F32P_RM>, EVEX_4V;
1219   }
1220 }
1221
1222 let Predicates = [HasAVX512] in {
1223 defm VCMPSSZ : avx512_cmp_scalar<FR32X, f32mem, AVXCC, X86cmpms, f32, loadf32,
1224                  "vcmp${cc}ss\t{$src2, $src1, $dst|$dst, $src1, $src2}",
1225                  "vcmpss\t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}">,
1226                  XS;
1227 defm VCMPSDZ : avx512_cmp_scalar<FR64X, f64mem, AVXCC, X86cmpms, f64, loadf64,
1228                  "vcmp${cc}sd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
1229                  "vcmpsd\t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}">,
1230                  XD, VEX_W;
1231 }
1232
1233 multiclass avx512_icmp_packed<bits<8> opc, string OpcodeStr, SDNode OpNode,
1234               X86VectorVTInfo _> {
1235   def rr : AVX512BI<opc, MRMSrcReg,
1236              (outs _.KRC:$dst), (ins _.RC:$src1, _.RC:$src2),
1237              !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1238              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2)))],
1239              IIC_SSE_ALU_F32P_RR>, EVEX_4V;
1240   let mayLoad = 1 in
1241   def rm : AVX512BI<opc, MRMSrcMem,
1242              (outs _.KRC:$dst), (ins _.RC:$src1, _.MemOp:$src2),
1243              !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1244              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1),
1245                                      (_.VT (bitconvert (_.LdFrag addr:$src2)))))],
1246              IIC_SSE_ALU_F32P_RM>, EVEX_4V;
1247   def rrk : AVX512BI<opc, MRMSrcReg,
1248               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.RC:$src2),
1249               !strconcat(OpcodeStr, "\t{$src2, $src1, $dst {${mask}}|",
1250                           "$dst {${mask}}, $src1, $src2}"),
1251               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1252                                    (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2))))],
1253               IIC_SSE_ALU_F32P_RR>, EVEX_4V, EVEX_K;
1254   let mayLoad = 1 in
1255   def rmk : AVX512BI<opc, MRMSrcMem,
1256               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.MemOp:$src2),
1257               !strconcat(OpcodeStr, "\t{$src2, $src1, $dst {${mask}}|",
1258                           "$dst {${mask}}, $src1, $src2}"),
1259               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1260                                    (OpNode (_.VT _.RC:$src1),
1261                                        (_.VT (bitconvert
1262                                               (_.LdFrag addr:$src2))))))],
1263               IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K;
1264 }
1265
1266 multiclass avx512_icmp_packed_rmb<bits<8> opc, string OpcodeStr, SDNode OpNode,
1267               X86VectorVTInfo _> :
1268            avx512_icmp_packed<opc, OpcodeStr, OpNode, _> {
1269   let mayLoad = 1 in {
1270   def rmb : AVX512BI<opc, MRMSrcMem,
1271               (outs _.KRC:$dst), (ins _.RC:$src1, _.ScalarMemOp:$src2),
1272               !strconcat(OpcodeStr, "\t{${src2}", _.BroadcastStr, ", $src1, $dst",
1273                                     "|$dst, $src1, ${src2}", _.BroadcastStr, "}"),
1274               [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1),
1275                               (X86VBroadcast (_.ScalarLdFrag addr:$src2))))],
1276               IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_B;
1277   def rmbk : AVX512BI<opc, MRMSrcMem,
1278                (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1,
1279                                        _.ScalarMemOp:$src2),
1280                !strconcat(OpcodeStr,
1281                           "\t{${src2}", _.BroadcastStr, ", $src1, $dst {${mask}}|",
1282                           "$dst {${mask}}, $src1, ${src2}", _.BroadcastStr, "}"),
1283                [(set _.KRC:$dst, (and _.KRCWM:$mask,
1284                                       (OpNode (_.VT _.RC:$src1),
1285                                         (X86VBroadcast
1286                                           (_.ScalarLdFrag addr:$src2)))))],
1287                IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K, EVEX_B;
1288   }
1289 }
1290
1291 multiclass avx512_icmp_packed_vl<bits<8> opc, string OpcodeStr, SDNode OpNode,
1292                                  AVX512VLVectorVTInfo VTInfo, Predicate prd> {
1293   let Predicates = [prd] in
1294   defm Z : avx512_icmp_packed<opc, OpcodeStr, OpNode, VTInfo.info512>,
1295            EVEX_V512;
1296
1297   let Predicates = [prd, HasVLX] in {
1298     defm Z256 : avx512_icmp_packed<opc, OpcodeStr, OpNode, VTInfo.info256>,
1299                 EVEX_V256;
1300     defm Z128 : avx512_icmp_packed<opc, OpcodeStr, OpNode, VTInfo.info128>,
1301                 EVEX_V128;
1302   }
1303 }
1304
1305 multiclass avx512_icmp_packed_rmb_vl<bits<8> opc, string OpcodeStr,
1306                                   SDNode OpNode, AVX512VLVectorVTInfo VTInfo,
1307                                   Predicate prd> {
1308   let Predicates = [prd] in
1309   defm Z : avx512_icmp_packed_rmb<opc, OpcodeStr, OpNode, VTInfo.info512>,
1310            EVEX_V512;
1311
1312   let Predicates = [prd, HasVLX] in {
1313     defm Z256 : avx512_icmp_packed_rmb<opc, OpcodeStr, OpNode, VTInfo.info256>,
1314                 EVEX_V256;
1315     defm Z128 : avx512_icmp_packed_rmb<opc, OpcodeStr, OpNode, VTInfo.info128>,
1316                 EVEX_V128;
1317   }
1318 }
1319
1320 defm VPCMPEQB : avx512_icmp_packed_vl<0x74, "vpcmpeqb", X86pcmpeqm,
1321                       avx512vl_i8_info, HasBWI>,
1322                 EVEX_CD8<8, CD8VF>;
1323
1324 defm VPCMPEQW : avx512_icmp_packed_vl<0x75, "vpcmpeqw", X86pcmpeqm,
1325                       avx512vl_i16_info, HasBWI>,
1326                 EVEX_CD8<16, CD8VF>;
1327
1328 defm VPCMPEQD : avx512_icmp_packed_rmb_vl<0x76, "vpcmpeqd", X86pcmpeqm,
1329                       avx512vl_i32_info, HasAVX512>,
1330                 EVEX_CD8<32, CD8VF>;
1331
1332 defm VPCMPEQQ : avx512_icmp_packed_rmb_vl<0x29, "vpcmpeqq", X86pcmpeqm,
1333                       avx512vl_i64_info, HasAVX512>,
1334                 T8PD, VEX_W, EVEX_CD8<64, CD8VF>;
1335
1336 defm VPCMPGTB : avx512_icmp_packed_vl<0x64, "vpcmpgtb", X86pcmpgtm,
1337                       avx512vl_i8_info, HasBWI>,
1338                 EVEX_CD8<8, CD8VF>;
1339
1340 defm VPCMPGTW : avx512_icmp_packed_vl<0x65, "vpcmpgtw", X86pcmpgtm,
1341                       avx512vl_i16_info, HasBWI>,
1342                 EVEX_CD8<16, CD8VF>;
1343
1344 defm VPCMPGTD : avx512_icmp_packed_rmb_vl<0x66, "vpcmpgtd", X86pcmpgtm,
1345                       avx512vl_i32_info, HasAVX512>,
1346                 EVEX_CD8<32, CD8VF>;
1347
1348 defm VPCMPGTQ : avx512_icmp_packed_rmb_vl<0x37, "vpcmpgtq", X86pcmpgtm,
1349                       avx512vl_i64_info, HasAVX512>,
1350                 T8PD, VEX_W, EVEX_CD8<64, CD8VF>;
1351
1352 def : Pat<(v8i1 (X86pcmpgtm (v8i32 VR256X:$src1), (v8i32 VR256X:$src2))),
1353             (COPY_TO_REGCLASS (VPCMPGTDZrr
1354             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1355             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm))), VK8)>;
1356
1357 def : Pat<(v8i1 (X86pcmpeqm (v8i32 VR256X:$src1), (v8i32 VR256X:$src2))),
1358             (COPY_TO_REGCLASS (VPCMPEQDZrr
1359             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1360             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm))), VK8)>;
1361
1362 multiclass avx512_icmp_cc<bits<8> opc, string Suffix, SDNode OpNode,
1363                           X86VectorVTInfo _> {
1364   def rri : AVX512AIi8<opc, MRMSrcReg,
1365              (outs _.KRC:$dst), (ins _.RC:$src1, _.RC:$src2, AVXCC:$cc),
1366              !strconcat("vpcmp${cc}", Suffix,
1367                         "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1368              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2),
1369                                        imm:$cc))],
1370              IIC_SSE_ALU_F32P_RR>, EVEX_4V;
1371   let mayLoad = 1 in
1372   def rmi : AVX512AIi8<opc, MRMSrcMem,
1373              (outs _.KRC:$dst), (ins _.RC:$src1, _.MemOp:$src2, AVXCC:$cc),
1374              !strconcat("vpcmp${cc}", Suffix,
1375                         "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1376              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1),
1377                               (_.VT (bitconvert (_.LdFrag addr:$src2))),
1378                               imm:$cc))],
1379              IIC_SSE_ALU_F32P_RM>, EVEX_4V;
1380   def rrik : AVX512AIi8<opc, MRMSrcReg,
1381               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.RC:$src2,
1382                                       AVXCC:$cc),
1383               !strconcat("vpcmp${cc}", Suffix,
1384                          "\t{$src2, $src1, $dst {${mask}}|",
1385                          "$dst {${mask}}, $src1, $src2}"),
1386               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1387                                   (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2),
1388                                           imm:$cc)))],
1389               IIC_SSE_ALU_F32P_RR>, EVEX_4V, EVEX_K;
1390   let mayLoad = 1 in
1391   def rmik : AVX512AIi8<opc, MRMSrcMem,
1392               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.MemOp:$src2,
1393                                     AVXCC:$cc),
1394               !strconcat("vpcmp${cc}", Suffix,
1395                          "\t{$src2, $src1, $dst {${mask}}|",
1396                          "$dst {${mask}}, $src1, $src2}"),
1397               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1398                                    (OpNode (_.VT _.RC:$src1),
1399                                       (_.VT (bitconvert (_.LdFrag addr:$src2))),
1400                                       imm:$cc)))],
1401               IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K;
1402
1403   // Accept explicit immediate argument form instead of comparison code.
1404   let isAsmParserOnly = 1, hasSideEffects = 0 in {
1405     def rri_alt : AVX512AIi8<opc, MRMSrcReg,
1406                (outs _.KRC:$dst), (ins _.RC:$src1, _.RC:$src2, u8imm:$cc),
1407                !strconcat("vpcmp", Suffix, "\t{$cc, $src2, $src1, $dst|",
1408                           "$dst, $src1, $src2, $cc}"),
1409                [], IIC_SSE_ALU_F32P_RR>, EVEX_4V;
1410     let mayLoad = 1 in
1411     def rmi_alt : AVX512AIi8<opc, MRMSrcMem,
1412                (outs _.KRC:$dst), (ins _.RC:$src1, _.MemOp:$src2, u8imm:$cc),
1413                !strconcat("vpcmp", Suffix, "\t{$cc, $src2, $src1, $dst|",
1414                           "$dst, $src1, $src2, $cc}"),
1415                [], IIC_SSE_ALU_F32P_RM>, EVEX_4V;
1416     def rrik_alt : AVX512AIi8<opc, MRMSrcReg,
1417                (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.RC:$src2,
1418                                        u8imm:$cc),
1419                !strconcat("vpcmp", Suffix,
1420                           "\t{$cc, $src2, $src1, $dst {${mask}}|",
1421                           "$dst {${mask}}, $src1, $src2, $cc}"),
1422                [], IIC_SSE_ALU_F32P_RR>, EVEX_4V, EVEX_K;
1423     let mayLoad = 1 in
1424     def rmik_alt : AVX512AIi8<opc, MRMSrcMem,
1425                (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.MemOp:$src2,
1426                                        u8imm:$cc),
1427                !strconcat("vpcmp", Suffix,
1428                           "\t{$cc, $src2, $src1, $dst {${mask}}|",
1429                           "$dst {${mask}}, $src1, $src2, $cc}"),
1430                [], IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K;
1431   }
1432 }
1433
1434 multiclass avx512_icmp_cc_rmb<bits<8> opc, string Suffix, SDNode OpNode,
1435                               X86VectorVTInfo _> :
1436            avx512_icmp_cc<opc, Suffix, OpNode, _> {
1437   def rmib : AVX512AIi8<opc, MRMSrcMem,
1438              (outs _.KRC:$dst), (ins _.RC:$src1, _.ScalarMemOp:$src2,
1439                                      AVXCC:$cc),
1440              !strconcat("vpcmp${cc}", Suffix,
1441                         "\t{${src2}", _.BroadcastStr, ", $src1, $dst|",
1442                         "$dst, $src1, ${src2}", _.BroadcastStr, "}"),
1443              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1),
1444                                (X86VBroadcast (_.ScalarLdFrag addr:$src2)),
1445                                imm:$cc))],
1446              IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_B;
1447   def rmibk : AVX512AIi8<opc, MRMSrcMem,
1448               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1,
1449                                        _.ScalarMemOp:$src2, AVXCC:$cc),
1450               !strconcat("vpcmp${cc}", Suffix,
1451                        "\t{${src2}", _.BroadcastStr, ", $src1, $dst {${mask}}|",
1452                        "$dst {${mask}}, $src1, ${src2}", _.BroadcastStr, "}"),
1453               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1454                                   (OpNode (_.VT _.RC:$src1),
1455                                     (X86VBroadcast (_.ScalarLdFrag addr:$src2)),
1456                                     imm:$cc)))],
1457               IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K, EVEX_B;
1458
1459   // Accept explicit immediate argument form instead of comparison code.
1460   let isAsmParserOnly = 1, hasSideEffects = 0, mayLoad = 1 in {
1461     def rmib_alt : AVX512AIi8<opc, MRMSrcMem,
1462                (outs _.KRC:$dst), (ins _.RC:$src1, _.ScalarMemOp:$src2,
1463                                        u8imm:$cc),
1464                !strconcat("vpcmp", Suffix,
1465                    "\t{$cc, ${src2}", _.BroadcastStr, ", $src1, $dst|",
1466                    "$dst, $src1, ${src2}", _.BroadcastStr, ", $cc}"),
1467                [], IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_B;
1468     def rmibk_alt : AVX512AIi8<opc, MRMSrcMem,
1469                (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1,
1470                                        _.ScalarMemOp:$src2, u8imm:$cc),
1471                !strconcat("vpcmp", Suffix,
1472                   "\t{$cc, ${src2}", _.BroadcastStr, ", $src1, $dst {${mask}}|",
1473                   "$dst {${mask}}, $src1, ${src2}", _.BroadcastStr, ", $cc}"),
1474                [], IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K, EVEX_B;
1475   }
1476 }
1477
1478 multiclass avx512_icmp_cc_vl<bits<8> opc, string Suffix, SDNode OpNode,
1479                              AVX512VLVectorVTInfo VTInfo, Predicate prd> {
1480   let Predicates = [prd] in
1481   defm Z : avx512_icmp_cc<opc, Suffix, OpNode, VTInfo.info512>, EVEX_V512;
1482
1483   let Predicates = [prd, HasVLX] in {
1484     defm Z256 : avx512_icmp_cc<opc, Suffix, OpNode, VTInfo.info256>, EVEX_V256;
1485     defm Z128 : avx512_icmp_cc<opc, Suffix, OpNode, VTInfo.info128>, EVEX_V128;
1486   }
1487 }
1488
1489 multiclass avx512_icmp_cc_rmb_vl<bits<8> opc, string Suffix, SDNode OpNode,
1490                                 AVX512VLVectorVTInfo VTInfo, Predicate prd> {
1491   let Predicates = [prd] in
1492   defm Z : avx512_icmp_cc_rmb<opc, Suffix, OpNode, VTInfo.info512>,
1493            EVEX_V512;
1494
1495   let Predicates = [prd, HasVLX] in {
1496     defm Z256 : avx512_icmp_cc_rmb<opc, Suffix, OpNode, VTInfo.info256>,
1497                 EVEX_V256;
1498     defm Z128 : avx512_icmp_cc_rmb<opc, Suffix, OpNode, VTInfo.info128>,
1499                 EVEX_V128;
1500   }
1501 }
1502
1503 defm VPCMPB : avx512_icmp_cc_vl<0x3F, "b", X86cmpm, avx512vl_i8_info,
1504                                 HasBWI>, EVEX_CD8<8, CD8VF>;
1505 defm VPCMPUB : avx512_icmp_cc_vl<0x3E, "ub", X86cmpmu, avx512vl_i8_info,
1506                                  HasBWI>, EVEX_CD8<8, CD8VF>;
1507
1508 defm VPCMPW : avx512_icmp_cc_vl<0x3F, "w", X86cmpm, avx512vl_i16_info,
1509                                 HasBWI>, VEX_W, EVEX_CD8<16, CD8VF>;
1510 defm VPCMPUW : avx512_icmp_cc_vl<0x3E, "uw", X86cmpmu, avx512vl_i16_info,
1511                                  HasBWI>, VEX_W, EVEX_CD8<16, CD8VF>;
1512
1513 defm VPCMPD : avx512_icmp_cc_rmb_vl<0x1F, "d", X86cmpm, avx512vl_i32_info,
1514                                     HasAVX512>, EVEX_CD8<32, CD8VF>;
1515 defm VPCMPUD : avx512_icmp_cc_rmb_vl<0x1E, "ud", X86cmpmu, avx512vl_i32_info,
1516                                      HasAVX512>, EVEX_CD8<32, CD8VF>;
1517
1518 defm VPCMPQ : avx512_icmp_cc_rmb_vl<0x1F, "q", X86cmpm, avx512vl_i64_info,
1519                                     HasAVX512>, VEX_W, EVEX_CD8<64, CD8VF>;
1520 defm VPCMPUQ : avx512_icmp_cc_rmb_vl<0x1E, "uq", X86cmpmu, avx512vl_i64_info,
1521                                      HasAVX512>, VEX_W, EVEX_CD8<64, CD8VF>;
1522
1523 // avx512_cmp_packed - compare packed instructions
1524 multiclass avx512_cmp_packed<RegisterClass KRC, RegisterClass RC,
1525                            X86MemOperand x86memop, ValueType vt,
1526                            string suffix, Domain d> {
1527   def rri : AVX512PIi8<0xC2, MRMSrcReg,
1528              (outs KRC:$dst), (ins RC:$src1, RC:$src2, AVXCC:$cc),
1529              !strconcat("vcmp${cc}", suffix,
1530                         "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1531              [(set KRC:$dst, (X86cmpm (vt RC:$src1), (vt RC:$src2), imm:$cc))], d>;
1532   let hasSideEffects = 0 in
1533   def rrib: AVX512PIi8<0xC2, MRMSrcReg,
1534              (outs KRC:$dst), (ins RC:$src1, RC:$src2, AVXCC:$cc),
1535      !strconcat("vcmp${cc}", suffix,
1536                 "\t{{sae}, $src2, $src1, $dst|$dst, $src1, $src2, {sae}}"),
1537                 [], d>, EVEX_B;
1538   def rmi : AVX512PIi8<0xC2, MRMSrcMem,
1539              (outs KRC:$dst), (ins RC:$src1, x86memop:$src2, AVXCC:$cc),
1540               !strconcat("vcmp${cc}", suffix,
1541                          "\t{$src2, $src1, $dst|$dst, $src1, $src2, $cc}"),
1542              [(set KRC:$dst,
1543               (X86cmpm (vt RC:$src1), (memop addr:$src2), imm:$cc))], d>;
1544
1545   // Accept explicit immediate argument form instead of comparison code.
1546   let isAsmParserOnly = 1, hasSideEffects = 0 in {
1547     def rri_alt : AVX512PIi8<0xC2, MRMSrcReg,
1548                (outs KRC:$dst), (ins RC:$src1, RC:$src2, u8imm:$cc),
1549               !strconcat("vcmp", suffix,
1550                         "\t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}"), [], d>;
1551     let mayLoad = 1 in
1552     def rmi_alt : AVX512PIi8<0xC2, MRMSrcMem,
1553                (outs KRC:$dst), (ins RC:$src1, x86memop:$src2, u8imm:$cc),
1554               !strconcat("vcmp", suffix,
1555                         "\t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}"), [], d>;
1556   }
1557 }
1558
1559 defm VCMPPSZ : avx512_cmp_packed<VK16, VR512, f512mem, v16f32,
1560                "ps", SSEPackedSingle>, PS, EVEX_4V, EVEX_V512,
1561                EVEX_CD8<32, CD8VF>;
1562 defm VCMPPDZ : avx512_cmp_packed<VK8, VR512, f512mem, v8f64,
1563                "pd", SSEPackedDouble>, PD, EVEX_4V, VEX_W, EVEX_V512,
1564                EVEX_CD8<64, CD8VF>;
1565
1566 def : Pat<(v8i1 (X86cmpm (v8f32 VR256X:$src1), (v8f32 VR256X:$src2), imm:$cc)),
1567           (COPY_TO_REGCLASS (VCMPPSZrri
1568             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1569             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1570             imm:$cc), VK8)>;
1571 def : Pat<(v8i1 (X86cmpm (v8i32 VR256X:$src1), (v8i32 VR256X:$src2), imm:$cc)),
1572           (COPY_TO_REGCLASS (VPCMPDZrri
1573             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1574             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1575             imm:$cc), VK8)>;
1576 def : Pat<(v8i1 (X86cmpmu (v8i32 VR256X:$src1), (v8i32 VR256X:$src2), imm:$cc)),
1577           (COPY_TO_REGCLASS (VPCMPUDZrri
1578             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1579             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1580             imm:$cc), VK8)>;
1581
1582 def : Pat<(i16 (int_x86_avx512_mask_cmp_ps_512 (v16f32 VR512:$src1),
1583                 (v16f32 VR512:$src2), i8immZExt5:$cc, (i16 -1),
1584                  FROUND_NO_EXC)),
1585           (COPY_TO_REGCLASS (VCMPPSZrrib VR512:$src1, VR512:$src2,
1586                              (I8Imm imm:$cc)), GR16)>;
1587
1588 def : Pat<(i8 (int_x86_avx512_mask_cmp_pd_512 (v8f64 VR512:$src1),
1589                 (v8f64 VR512:$src2), i8immZExt5:$cc, (i8 -1),
1590                  FROUND_NO_EXC)),
1591           (COPY_TO_REGCLASS (VCMPPDZrrib VR512:$src1, VR512:$src2,
1592                              (I8Imm imm:$cc)), GR8)>;
1593
1594 def : Pat<(i16 (int_x86_avx512_mask_cmp_ps_512 (v16f32 VR512:$src1),
1595                 (v16f32 VR512:$src2), i8immZExt5:$cc, (i16 -1),
1596                 FROUND_CURRENT)),
1597           (COPY_TO_REGCLASS (VCMPPSZrri VR512:$src1, VR512:$src2,
1598                              (I8Imm imm:$cc)), GR16)>;
1599
1600 def : Pat<(i8 (int_x86_avx512_mask_cmp_pd_512 (v8f64 VR512:$src1),
1601                 (v8f64 VR512:$src2), i8immZExt5:$cc, (i8 -1),
1602                  FROUND_CURRENT)),
1603           (COPY_TO_REGCLASS (VCMPPDZrri VR512:$src1, VR512:$src2,
1604                              (I8Imm imm:$cc)), GR8)>;
1605
1606 // Mask register copy, including
1607 // - copy between mask registers
1608 // - load/store mask registers
1609 // - copy from GPR to mask register and vice versa
1610 //
1611 multiclass avx512_mask_mov<bits<8> opc_kk, bits<8> opc_km, bits<8> opc_mk,
1612                          string OpcodeStr, RegisterClass KRC,
1613                          ValueType vvt, ValueType ivt, X86MemOperand x86memop> {
1614   let hasSideEffects = 0 in {
1615     def kk : I<opc_kk, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src),
1616                !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"), []>;
1617     let mayLoad = 1 in
1618     def km : I<opc_km, MRMSrcMem, (outs KRC:$dst), (ins x86memop:$src),
1619                !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
1620                [(set KRC:$dst, (vvt (bitconvert (ivt (load addr:$src)))))]>;
1621     let mayStore = 1 in
1622     def mk : I<opc_mk, MRMDestMem, (outs), (ins x86memop:$dst, KRC:$src),
1623                !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"), []>;
1624   }
1625 }
1626
1627 multiclass avx512_mask_mov_gpr<bits<8> opc_kr, bits<8> opc_rk,
1628                              string OpcodeStr,
1629                              RegisterClass KRC, RegisterClass GRC> {
1630   let hasSideEffects = 0 in {
1631     def kr : I<opc_kr, MRMSrcReg, (outs KRC:$dst), (ins GRC:$src),
1632                !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"), []>;
1633     def rk : I<opc_rk, MRMSrcReg, (outs GRC:$dst), (ins KRC:$src),
1634                !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"), []>;
1635   }
1636 }
1637
1638 let Predicates = [HasDQI] in
1639   defm KMOVB : avx512_mask_mov<0x90, 0x90, 0x91, "kmovb", VK8, v8i1, i8,
1640                                i8mem>,
1641                avx512_mask_mov_gpr<0x92, 0x93, "kmovb", VK8, GR32>,
1642                VEX, PD;
1643
1644 let Predicates = [HasAVX512] in
1645   defm KMOVW : avx512_mask_mov<0x90, 0x90, 0x91, "kmovw", VK16, v16i1, i16,
1646                                i16mem>,
1647                avx512_mask_mov_gpr<0x92, 0x93, "kmovw", VK16, GR32>,
1648                VEX, PS;
1649
1650 let Predicates = [HasBWI] in {
1651   defm KMOVD : avx512_mask_mov<0x90, 0x90, 0x91, "kmovd", VK32, v32i1, i32,
1652                                i32mem>, VEX, PD, VEX_W;
1653   defm KMOVD : avx512_mask_mov_gpr<0x92, 0x93, "kmovd", VK32, GR32>,
1654                VEX, XD;
1655 }
1656
1657 let Predicates = [HasBWI] in {
1658   defm KMOVQ : avx512_mask_mov<0x90, 0x90, 0x91, "kmovq", VK64, v64i1, i64,
1659                                i64mem>, VEX, PS, VEX_W;
1660   defm KMOVQ : avx512_mask_mov_gpr<0x92, 0x93, "kmovq", VK64, GR64>,
1661                VEX, XD, VEX_W;
1662 }
1663
1664 // GR from/to mask register
1665 let Predicates = [HasDQI] in {
1666   def : Pat<(v8i1 (bitconvert (i8 GR8:$src))),
1667             (KMOVBkr (SUBREG_TO_REG (i32 0), GR8:$src, sub_8bit))>;
1668   def : Pat<(i8 (bitconvert (v8i1 VK8:$src))),
1669             (EXTRACT_SUBREG (KMOVBrk VK8:$src), sub_8bit)>;
1670 }
1671 let Predicates = [HasAVX512] in {
1672   def : Pat<(v16i1 (bitconvert (i16 GR16:$src))),
1673             (KMOVWkr (SUBREG_TO_REG (i32 0), GR16:$src, sub_16bit))>;
1674   def : Pat<(i16 (bitconvert (v16i1 VK16:$src))),
1675             (EXTRACT_SUBREG (KMOVWrk VK16:$src), sub_16bit)>;
1676 }
1677 let Predicates = [HasBWI] in {
1678   def : Pat<(v32i1 (bitconvert (i32 GR32:$src))), (KMOVDkr GR32:$src)>;
1679   def : Pat<(i32 (bitconvert (v32i1 VK32:$src))), (KMOVDrk VK32:$src)>;
1680 }
1681 let Predicates = [HasBWI] in {
1682   def : Pat<(v64i1 (bitconvert (i64 GR64:$src))), (KMOVQkr GR64:$src)>;
1683   def : Pat<(i64 (bitconvert (v64i1 VK64:$src))), (KMOVQrk VK64:$src)>;
1684 }
1685
1686 // Load/store kreg
1687 let Predicates = [HasDQI] in {
1688   def : Pat<(store (i8 (bitconvert (v8i1 VK8:$src))), addr:$dst),
1689             (KMOVBmk addr:$dst, VK8:$src)>;
1690 }
1691 let Predicates = [HasAVX512] in {
1692   def : Pat<(store (i16 (bitconvert (v16i1 VK16:$src))), addr:$dst),
1693             (KMOVWmk addr:$dst, VK16:$src)>;
1694   def : Pat<(store (i8 (bitconvert (v8i1 VK8:$src))), addr:$dst),
1695             (KMOVWmk addr:$dst, (COPY_TO_REGCLASS VK8:$src, VK16))>;
1696   def : Pat<(i1 (load addr:$src)),
1697             (COPY_TO_REGCLASS (KMOVWkm addr:$src), VK1)>;
1698   def : Pat<(v8i1 (bitconvert (i8 (load addr:$src)))),
1699             (COPY_TO_REGCLASS (KMOVWkm addr:$src), VK8)>;
1700 }
1701 let Predicates = [HasBWI] in {
1702   def : Pat<(store (i32 (bitconvert (v32i1 VK32:$src))), addr:$dst),
1703             (KMOVDmk addr:$dst, VK32:$src)>;
1704 }
1705 let Predicates = [HasBWI] in {
1706   def : Pat<(store (i64 (bitconvert (v64i1 VK64:$src))), addr:$dst),
1707             (KMOVQmk addr:$dst, VK64:$src)>;
1708 }
1709
1710 let Predicates = [HasAVX512] in {
1711   def : Pat<(i1 (trunc (i64 GR64:$src))),
1712             (COPY_TO_REGCLASS (KMOVWkr (AND32ri (EXTRACT_SUBREG $src, sub_32bit),
1713                                         (i32 1))), VK1)>;
1714
1715   def : Pat<(i1 (trunc (i32 GR32:$src))),
1716             (COPY_TO_REGCLASS (KMOVWkr (AND32ri $src, (i32 1))), VK1)>;
1717
1718   def : Pat<(i1 (trunc (i8 GR8:$src))),
1719        (COPY_TO_REGCLASS
1720         (KMOVWkr (AND32ri (SUBREG_TO_REG (i32 0), GR8:$src, sub_8bit), (i32 1))),
1721        VK1)>;
1722   def : Pat<(i1 (trunc (i16 GR16:$src))),
1723        (COPY_TO_REGCLASS
1724         (KMOVWkr (AND32ri (SUBREG_TO_REG (i32 0), $src, sub_16bit), (i32 1))),
1725        VK1)>;
1726
1727   def : Pat<(i32 (zext VK1:$src)),
1728             (AND32ri (KMOVWrk (COPY_TO_REGCLASS VK1:$src, VK16)), (i32 1))>;
1729   def : Pat<(i8 (zext VK1:$src)),
1730             (EXTRACT_SUBREG
1731              (AND32ri (KMOVWrk
1732                        (COPY_TO_REGCLASS VK1:$src, VK16)), (i32 1)), sub_8bit)>;
1733   def : Pat<(i64 (zext VK1:$src)),
1734             (AND64ri8 (SUBREG_TO_REG (i64 0),
1735              (KMOVWrk (COPY_TO_REGCLASS VK1:$src, VK16)), sub_32bit), (i64 1))>;
1736   def : Pat<(i16 (zext VK1:$src)),
1737             (EXTRACT_SUBREG
1738              (AND32ri (KMOVWrk (COPY_TO_REGCLASS VK1:$src, VK16)), (i32 1)),
1739               sub_16bit)>;
1740   def : Pat<(v16i1 (scalar_to_vector VK1:$src)),
1741             (COPY_TO_REGCLASS VK1:$src, VK16)>;
1742   def : Pat<(v8i1 (scalar_to_vector VK1:$src)),
1743             (COPY_TO_REGCLASS VK1:$src, VK8)>;
1744 }
1745 let Predicates = [HasBWI] in {
1746   def : Pat<(v32i1 (scalar_to_vector VK1:$src)),
1747             (COPY_TO_REGCLASS VK1:$src, VK32)>;
1748   def : Pat<(v64i1 (scalar_to_vector VK1:$src)),
1749             (COPY_TO_REGCLASS VK1:$src, VK64)>;
1750 }
1751
1752
1753 // With AVX-512 only, 8-bit mask is promoted to 16-bit mask.
1754 let Predicates = [HasAVX512] in {
1755   // GR from/to 8-bit mask without native support
1756   def : Pat<(v8i1 (bitconvert (i8 GR8:$src))),
1757             (COPY_TO_REGCLASS
1758               (KMOVWkr (SUBREG_TO_REG (i32 0), GR8:$src, sub_8bit)),
1759               VK8)>;
1760   def : Pat<(i8 (bitconvert (v8i1 VK8:$src))),
1761             (EXTRACT_SUBREG
1762               (KMOVWrk (COPY_TO_REGCLASS VK8:$src, VK16)),
1763               sub_8bit)>;
1764
1765   def : Pat<(i1 (X86Vextract VK16:$src, (iPTR 0))),
1766             (COPY_TO_REGCLASS VK16:$src, VK1)>;
1767   def : Pat<(i1 (X86Vextract VK8:$src, (iPTR 0))),
1768             (COPY_TO_REGCLASS VK8:$src, VK1)>;
1769 }
1770 let Predicates = [HasBWI] in {
1771   def : Pat<(i1 (X86Vextract VK32:$src, (iPTR 0))),
1772             (COPY_TO_REGCLASS VK32:$src, VK1)>;
1773   def : Pat<(i1 (X86Vextract VK64:$src, (iPTR 0))),
1774             (COPY_TO_REGCLASS VK64:$src, VK1)>;
1775 }
1776
1777 // Mask unary operation
1778 // - KNOT
1779 multiclass avx512_mask_unop<bits<8> opc, string OpcodeStr,
1780                             RegisterClass KRC, SDPatternOperator OpNode,
1781                             Predicate prd> {
1782   let Predicates = [prd] in
1783     def rr : I<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src),
1784                !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
1785                [(set KRC:$dst, (OpNode KRC:$src))]>;
1786 }
1787
1788 multiclass avx512_mask_unop_all<bits<8> opc, string OpcodeStr,
1789                                 SDPatternOperator OpNode> {
1790   defm B : avx512_mask_unop<opc, !strconcat(OpcodeStr, "b"), VK8, OpNode,
1791                             HasDQI>, VEX, PD;
1792   defm W : avx512_mask_unop<opc, !strconcat(OpcodeStr, "w"), VK16, OpNode,
1793                             HasAVX512>, VEX, PS;
1794   defm D : avx512_mask_unop<opc, !strconcat(OpcodeStr, "d"), VK32, OpNode,
1795                             HasBWI>, VEX, PD, VEX_W;
1796   defm Q : avx512_mask_unop<opc, !strconcat(OpcodeStr, "q"), VK64, OpNode,
1797                             HasBWI>, VEX, PS, VEX_W;
1798 }
1799
1800 defm KNOT : avx512_mask_unop_all<0x44, "knot", not>;
1801
1802 multiclass avx512_mask_unop_int<string IntName, string InstName> {
1803   let Predicates = [HasAVX512] in
1804     def : Pat<(!cast<Intrinsic>("int_x86_avx512_"##IntName##"_w")
1805                 (i16 GR16:$src)),
1806               (COPY_TO_REGCLASS (!cast<Instruction>(InstName##"Wrr")
1807               (v16i1 (COPY_TO_REGCLASS GR16:$src, VK16))), GR16)>;
1808 }
1809 defm : avx512_mask_unop_int<"knot", "KNOT">;
1810
1811 let Predicates = [HasDQI] in
1812 def : Pat<(xor VK8:$src1, (v8i1 immAllOnesV)), (KNOTBrr VK8:$src1)>;
1813 let Predicates = [HasAVX512] in
1814 def : Pat<(xor VK16:$src1, (v16i1 immAllOnesV)), (KNOTWrr VK16:$src1)>;
1815 let Predicates = [HasBWI] in
1816 def : Pat<(xor VK32:$src1, (v32i1 immAllOnesV)), (KNOTDrr VK32:$src1)>;
1817 let Predicates = [HasBWI] in
1818 def : Pat<(xor VK64:$src1, (v64i1 immAllOnesV)), (KNOTQrr VK64:$src1)>;
1819
1820 // KNL does not support KMOVB, 8-bit mask is promoted to 16-bit
1821 let Predicates = [HasAVX512] in {
1822 def : Pat<(xor VK8:$src1,  (v8i1 immAllOnesV)),
1823           (COPY_TO_REGCLASS (KNOTWrr (COPY_TO_REGCLASS VK8:$src1, VK16)), VK8)>;
1824
1825 def : Pat<(not VK8:$src),
1826           (COPY_TO_REGCLASS
1827             (KNOTWrr (COPY_TO_REGCLASS VK8:$src, VK16)), VK8)>;
1828 }
1829
1830 // Mask binary operation
1831 // - KAND, KANDN, KOR, KXNOR, KXOR
1832 multiclass avx512_mask_binop<bits<8> opc, string OpcodeStr,
1833                            RegisterClass KRC, SDPatternOperator OpNode,
1834                            Predicate prd> {
1835   let Predicates = [prd] in
1836     def rr : I<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src1, KRC:$src2),
1837                !strconcat(OpcodeStr,
1838                           "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1839                [(set KRC:$dst, (OpNode KRC:$src1, KRC:$src2))]>;
1840 }
1841
1842 multiclass avx512_mask_binop_all<bits<8> opc, string OpcodeStr,
1843                                SDPatternOperator OpNode> {
1844   defm B : avx512_mask_binop<opc, !strconcat(OpcodeStr, "b"), VK8, OpNode,
1845                              HasDQI>, VEX_4V, VEX_L, PD;
1846   defm W : avx512_mask_binop<opc, !strconcat(OpcodeStr, "w"), VK16, OpNode,
1847                              HasAVX512>, VEX_4V, VEX_L, PS;
1848   defm D : avx512_mask_binop<opc, !strconcat(OpcodeStr, "d"), VK32, OpNode,
1849                              HasBWI>, VEX_4V, VEX_L, VEX_W, PD;
1850   defm Q : avx512_mask_binop<opc, !strconcat(OpcodeStr, "q"), VK64, OpNode,
1851                              HasBWI>, VEX_4V, VEX_L, VEX_W, PS;
1852 }
1853
1854 def andn : PatFrag<(ops node:$i0, node:$i1), (and (not node:$i0), node:$i1)>;
1855 def xnor : PatFrag<(ops node:$i0, node:$i1), (not (xor node:$i0, node:$i1))>;
1856
1857 let isCommutable = 1 in {
1858   defm KAND  : avx512_mask_binop_all<0x41, "kand",  and>;
1859   defm KOR   : avx512_mask_binop_all<0x45, "kor",   or>;
1860   defm KXNOR : avx512_mask_binop_all<0x46, "kxnor", xnor>;
1861   defm KXOR  : avx512_mask_binop_all<0x47, "kxor",  xor>;
1862 }
1863 let isCommutable = 0 in
1864   defm KANDN : avx512_mask_binop_all<0x42, "kandn", andn>;
1865
1866 def : Pat<(xor VK1:$src1, VK1:$src2),
1867      (COPY_TO_REGCLASS (KXORWrr (COPY_TO_REGCLASS VK1:$src1, VK16),
1868                                 (COPY_TO_REGCLASS VK1:$src2, VK16)), VK1)>;
1869
1870 def : Pat<(or VK1:$src1, VK1:$src2),
1871      (COPY_TO_REGCLASS (KORWrr (COPY_TO_REGCLASS VK1:$src1, VK16),
1872                                (COPY_TO_REGCLASS VK1:$src2, VK16)), VK1)>;
1873
1874 def : Pat<(and VK1:$src1, VK1:$src2),
1875      (COPY_TO_REGCLASS (KANDWrr (COPY_TO_REGCLASS VK1:$src1, VK16),
1876                                 (COPY_TO_REGCLASS VK1:$src2, VK16)), VK1)>;
1877
1878 multiclass avx512_mask_binop_int<string IntName, string InstName> {
1879   let Predicates = [HasAVX512] in
1880     def : Pat<(!cast<Intrinsic>("int_x86_avx512_"##IntName##"_w")
1881                 (i16 GR16:$src1), (i16 GR16:$src2)),
1882               (COPY_TO_REGCLASS (!cast<Instruction>(InstName##"Wrr")
1883               (v16i1 (COPY_TO_REGCLASS GR16:$src1, VK16)),
1884               (v16i1 (COPY_TO_REGCLASS GR16:$src2, VK16))), GR16)>;
1885 }
1886
1887 defm : avx512_mask_binop_int<"kand",  "KAND">;
1888 defm : avx512_mask_binop_int<"kandn", "KANDN">;
1889 defm : avx512_mask_binop_int<"kor",   "KOR">;
1890 defm : avx512_mask_binop_int<"kxnor", "KXNOR">;
1891 defm : avx512_mask_binop_int<"kxor",  "KXOR">;
1892
1893 // With AVX-512, 8-bit mask is promoted to 16-bit mask.
1894 multiclass avx512_binop_pat<SDPatternOperator OpNode, Instruction Inst> {
1895   let Predicates = [HasAVX512] in
1896     def : Pat<(OpNode VK8:$src1, VK8:$src2),
1897               (COPY_TO_REGCLASS
1898                 (Inst (COPY_TO_REGCLASS VK8:$src1, VK16),
1899                       (COPY_TO_REGCLASS VK8:$src2, VK16)), VK8)>;
1900 }
1901
1902 defm : avx512_binop_pat<and,  KANDWrr>;
1903 defm : avx512_binop_pat<andn, KANDNWrr>;
1904 defm : avx512_binop_pat<or,   KORWrr>;
1905 defm : avx512_binop_pat<xnor, KXNORWrr>;
1906 defm : avx512_binop_pat<xor,  KXORWrr>;
1907
1908 // Mask unpacking
1909 multiclass avx512_mask_unpck<bits<8> opc, string OpcodeStr,
1910                            RegisterClass KRC> {
1911   let Predicates = [HasAVX512] in
1912     def rr : I<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src1, KRC:$src2),
1913                !strconcat(OpcodeStr,
1914                           "\t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>;
1915 }
1916
1917 multiclass avx512_mask_unpck_bw<bits<8> opc, string OpcodeStr> {
1918   defm BW : avx512_mask_unpck<opc, !strconcat(OpcodeStr, "bw"), VK16>,
1919                             VEX_4V, VEX_L, PD;
1920 }
1921
1922 defm KUNPCK : avx512_mask_unpck_bw<0x4b, "kunpck">;
1923 def : Pat<(v16i1 (concat_vectors (v8i1 VK8:$src1), (v8i1 VK8:$src2))),
1924           (KUNPCKBWrr (COPY_TO_REGCLASS VK8:$src2, VK16),
1925                   (COPY_TO_REGCLASS VK8:$src1, VK16))>;
1926
1927
1928 multiclass avx512_mask_unpck_int<string IntName, string InstName> {
1929   let Predicates = [HasAVX512] in
1930     def : Pat<(!cast<Intrinsic>("int_x86_avx512_"##IntName##"_bw")
1931                 (i16 GR16:$src1), (i16 GR16:$src2)),
1932               (COPY_TO_REGCLASS (!cast<Instruction>(InstName##"BWrr")
1933               (v16i1 (COPY_TO_REGCLASS GR16:$src1, VK16)),
1934               (v16i1 (COPY_TO_REGCLASS GR16:$src2, VK16))), GR16)>;
1935 }
1936 defm : avx512_mask_unpck_int<"kunpck",  "KUNPCK">;
1937
1938 // Mask bit testing
1939 multiclass avx512_mask_testop<bits<8> opc, string OpcodeStr, RegisterClass KRC,
1940                             SDNode OpNode> {
1941   let Predicates = [HasAVX512], Defs = [EFLAGS] in
1942     def rr : I<opc, MRMSrcReg, (outs), (ins KRC:$src1, KRC:$src2),
1943                !strconcat(OpcodeStr, "\t{$src2, $src1|$src1, $src2}"),
1944                [(set EFLAGS, (OpNode KRC:$src1, KRC:$src2))]>;
1945 }
1946
1947 multiclass avx512_mask_testop_w<bits<8> opc, string OpcodeStr, SDNode OpNode> {
1948   defm W : avx512_mask_testop<opc, !strconcat(OpcodeStr, "w"), VK16, OpNode>,
1949                             VEX, PS;
1950 }
1951
1952 defm KORTEST : avx512_mask_testop_w<0x98, "kortest", X86kortest>;
1953
1954 def : Pat<(X86cmp VK1:$src1, (i1 0)),
1955           (KORTESTWrr (COPY_TO_REGCLASS VK1:$src1, VK16),
1956            (COPY_TO_REGCLASS VK1:$src1, VK16))>;
1957
1958 // Mask shift
1959 multiclass avx512_mask_shiftop<bits<8> opc, string OpcodeStr, RegisterClass KRC,
1960                              SDNode OpNode> {
1961   let Predicates = [HasAVX512] in
1962     def ri : Ii8<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src, u8imm:$imm),
1963                  !strconcat(OpcodeStr,
1964                             "\t{$imm, $src, $dst|$dst, $src, $imm}"),
1965                             [(set KRC:$dst, (OpNode KRC:$src, (i8 imm:$imm)))]>;
1966 }
1967
1968 multiclass avx512_mask_shiftop_w<bits<8> opc1, bits<8> opc2, string OpcodeStr,
1969                                SDNode OpNode> {
1970   defm W : avx512_mask_shiftop<opc1, !strconcat(OpcodeStr, "w"), VK16, OpNode>,
1971                              VEX, TAPD, VEX_W;
1972 }
1973
1974 defm KSHIFTL : avx512_mask_shiftop_w<0x32, 0x33, "kshiftl", X86vshli>;
1975 defm KSHIFTR : avx512_mask_shiftop_w<0x30, 0x31, "kshiftr", X86vsrli>;
1976
1977 // Mask setting all 0s or 1s
1978 multiclass avx512_mask_setop<RegisterClass KRC, ValueType VT, PatFrag Val> {
1979   let Predicates = [HasAVX512] in
1980     let isReMaterializable = 1, isAsCheapAsAMove = 1, isPseudo = 1 in
1981       def #NAME# : I<0, Pseudo, (outs KRC:$dst), (ins), "",
1982                      [(set KRC:$dst, (VT Val))]>;
1983 }
1984
1985 multiclass avx512_mask_setop_w<PatFrag Val> {
1986   defm B : avx512_mask_setop<VK8,   v8i1, Val>;
1987   defm W : avx512_mask_setop<VK16, v16i1, Val>;
1988 }
1989
1990 defm KSET0 : avx512_mask_setop_w<immAllZerosV>;
1991 defm KSET1 : avx512_mask_setop_w<immAllOnesV>;
1992
1993 // With AVX-512 only, 8-bit mask is promoted to 16-bit mask.
1994 let Predicates = [HasAVX512] in {
1995   def : Pat<(v8i1 immAllZerosV), (COPY_TO_REGCLASS (KSET0W), VK8)>;
1996   def : Pat<(v8i1 immAllOnesV),  (COPY_TO_REGCLASS (KSET1W), VK8)>;
1997   def : Pat<(i1 0), (COPY_TO_REGCLASS (KSET0W), VK1)>;
1998   def : Pat<(i1 1), (COPY_TO_REGCLASS (KSET1W), VK1)>;
1999   def : Pat<(i1 -1), (COPY_TO_REGCLASS (KSET1W), VK1)>;
2000 }
2001 def : Pat<(v8i1 (extract_subvector (v16i1 VK16:$src), (iPTR 0))),
2002           (v8i1 (COPY_TO_REGCLASS VK16:$src, VK8))>;
2003
2004 def : Pat<(v16i1 (insert_subvector undef, (v8i1 VK8:$src), (iPTR 0))),
2005           (v16i1 (COPY_TO_REGCLASS VK8:$src, VK16))>;
2006
2007 def : Pat<(v8i1 (extract_subvector (v16i1 VK16:$src), (iPTR 8))),
2008           (v8i1 (COPY_TO_REGCLASS (KSHIFTRWri VK16:$src, (i8 8)), VK8))>;
2009
2010 let Predicates = [HasVLX] in {
2011   def : Pat<(v8i1 (insert_subvector undef, (v4i1 VK4:$src), (iPTR 0))),
2012             (v8i1 (COPY_TO_REGCLASS VK4:$src, VK8))>;
2013   def : Pat<(v8i1 (insert_subvector undef, (v2i1 VK2:$src), (iPTR 0))),
2014             (v8i1 (COPY_TO_REGCLASS VK2:$src, VK8))>;
2015   def : Pat<(v4i1 (extract_subvector (v8i1 VK8:$src), (iPTR 0))),
2016             (v4i1 (COPY_TO_REGCLASS VK8:$src, VK4))>;
2017   def : Pat<(v2i1 (extract_subvector (v8i1 VK8:$src), (iPTR 0))),
2018             (v2i1 (COPY_TO_REGCLASS VK8:$src, VK2))>;
2019 }
2020
2021 def : Pat<(v8i1 (X86vshli VK8:$src, (i8 imm:$imm))),
2022           (v8i1 (COPY_TO_REGCLASS (KSHIFTLWri (COPY_TO_REGCLASS VK8:$src, VK16), (I8Imm $imm)), VK8))>;
2023
2024 def : Pat<(v8i1 (X86vsrli VK8:$src, (i8 imm:$imm))),
2025           (v8i1 (COPY_TO_REGCLASS (KSHIFTRWri (COPY_TO_REGCLASS VK8:$src, VK16), (I8Imm $imm)), VK8))>;
2026 //===----------------------------------------------------------------------===//
2027 // AVX-512 - Aligned and unaligned load and store
2028 //
2029
2030 multiclass avx512_load<bits<8> opc, string OpcodeStr, PatFrag ld_frag,
2031                        RegisterClass KRC, RegisterClass RC,
2032                        ValueType vt, ValueType zvt, X86MemOperand memop,
2033                        Domain d, bit IsReMaterializable = 1> {
2034 let hasSideEffects = 0 in {
2035   def rr : AVX512PI<opc, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
2036                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"), [],
2037                     d>, EVEX;
2038   def rrkz : AVX512PI<opc, MRMSrcReg, (outs RC:$dst), (ins KRC:$mask, RC:$src),
2039                       !strconcat(OpcodeStr, "\t{$src, ${dst} {${mask}} {z}|",
2040                        "${dst} {${mask}} {z}, $src}"), [], d>, EVEX, EVEX_KZ;
2041   }
2042   let canFoldAsLoad = 1, isReMaterializable = IsReMaterializable,
2043       SchedRW = [WriteLoad] in
2044   def rm : AVX512PI<opc, MRMSrcMem, (outs RC:$dst), (ins memop:$src),
2045                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
2046                     [(set RC:$dst, (vt (bitconvert (ld_frag addr:$src))))],
2047                     d>, EVEX;
2048
2049   let AddedComplexity = 20 in {
2050   let Constraints = "$src0 = $dst",  hasSideEffects = 0 in {
2051   let hasSideEffects = 0 in
2052     def rrk : AVX512PI<opc, MRMSrcReg, (outs RC:$dst),
2053                      (ins RC:$src0, KRC:$mask, RC:$src1),
2054                      !strconcat(OpcodeStr, "\t{$src1, ${dst} {${mask}}|",
2055                       "${dst} {${mask}}, $src1}"),
2056                      [(set RC:$dst, (vt (vselect KRC:$mask,
2057                                           (vt RC:$src1),
2058                                           (vt RC:$src0))))],
2059                      d>, EVEX, EVEX_K;
2060   let mayLoad = 1, SchedRW = [WriteLoad] in
2061     def rmk : AVX512PI<opc, MRMSrcMem, (outs RC:$dst),
2062                      (ins RC:$src0, KRC:$mask, memop:$src1),
2063                      !strconcat(OpcodeStr, "\t{$src1, ${dst} {${mask}}|",
2064                       "${dst} {${mask}}, $src1}"),
2065                      [(set RC:$dst, (vt
2066                          (vselect KRC:$mask,
2067                                  (vt (bitconvert (ld_frag addr:$src1))),
2068                                  (vt RC:$src0))))],
2069                      d>, EVEX, EVEX_K;
2070   }
2071   let mayLoad = 1, SchedRW = [WriteLoad] in
2072     def rmkz : AVX512PI<opc, MRMSrcMem, (outs RC:$dst),
2073                       (ins KRC:$mask, memop:$src),
2074                       !strconcat(OpcodeStr, "\t{$src, ${dst} {${mask}} {z}|",
2075                        "${dst} {${mask}} {z}, $src}"),
2076                       [(set RC:$dst, (vt
2077                            (vselect KRC:$mask,
2078                                      (vt (bitconvert (ld_frag addr:$src))),
2079                                      (vt (bitconvert (zvt immAllZerosV))))))],
2080                       d>, EVEX, EVEX_KZ;
2081   }
2082 }
2083
2084 multiclass avx512_load_vl<bits<8> opc, string OpcodeStr, string ld_pat,
2085                           string elty, string elsz, string vsz512,
2086                           string vsz256, string vsz128, Domain d,
2087                           Predicate prd, bit IsReMaterializable = 1> {
2088   let Predicates = [prd] in
2089   defm Z : avx512_load<opc, OpcodeStr,
2090                        !cast<PatFrag>(ld_pat##"v"##vsz512##elty##elsz),
2091                        !cast<RegisterClass>("VK"##vsz512##"WM"), VR512,
2092                        !cast<ValueType>("v"##vsz512##elty##elsz), v16i32,
2093                        !cast<X86MemOperand>(elty##"512mem"), d,
2094                        IsReMaterializable>, EVEX_V512;
2095
2096   let Predicates = [prd, HasVLX] in {
2097     defm Z256 : avx512_load<opc, OpcodeStr,
2098                        !cast<PatFrag>(ld_pat##!if(!eq(elty,"f"),
2099                              "v"##vsz256##elty##elsz, "v4i64")),
2100                        !cast<RegisterClass>("VK"##vsz256##"WM"), VR256X,
2101                        !cast<ValueType>("v"##vsz256##elty##elsz), v8i32,
2102                        !cast<X86MemOperand>(elty##"256mem"), d,
2103                        IsReMaterializable>, EVEX_V256;
2104
2105     defm Z128 : avx512_load<opc, OpcodeStr,
2106                        !cast<PatFrag>(ld_pat##!if(!eq(elty,"f"),
2107                              "v"##vsz128##elty##elsz, "v2i64")),
2108                        !cast<RegisterClass>("VK"##vsz128##"WM"), VR128X,
2109                        !cast<ValueType>("v"##vsz128##elty##elsz), v4i32,
2110                        !cast<X86MemOperand>(elty##"128mem"), d,
2111                        IsReMaterializable>, EVEX_V128;
2112   }
2113 }
2114
2115
2116 multiclass avx512_store<bits<8> opc, string OpcodeStr, PatFrag st_frag,
2117                         ValueType OpVT, RegisterClass KRC, RegisterClass RC,
2118                         X86MemOperand memop, Domain d> {
2119   let isCodeGenOnly = 1, ForceDisassemble = 1, hasSideEffects = 0 in {
2120   def rr_alt : AVX512PI<opc, MRMDestReg, (outs RC:$dst), (ins RC:$src),
2121               !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"), [], d>,
2122               EVEX;
2123   let Constraints = "$src1 = $dst" in
2124   def rrk_alt : AVX512PI<opc, MRMDestReg, (outs  RC:$dst),
2125                                           (ins RC:$src1, KRC:$mask, RC:$src2),
2126               !strconcat(OpcodeStr,
2127               "\t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"), [], d>,
2128               EVEX, EVEX_K;
2129   def rrkz_alt : AVX512PI<opc, MRMDestReg, (outs  RC:$dst),
2130                                            (ins KRC:$mask, RC:$src),
2131               !strconcat(OpcodeStr,
2132               "\t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
2133               [], d>, EVEX, EVEX_KZ;
2134   }
2135   let mayStore = 1 in {
2136   def mr : AVX512PI<opc, MRMDestMem, (outs), (ins memop:$dst, RC:$src),
2137                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
2138                     [(st_frag (OpVT RC:$src), addr:$dst)], d>, EVEX;
2139   def mrk : AVX512PI<opc, MRMDestMem, (outs),
2140                                       (ins memop:$dst, KRC:$mask, RC:$src),
2141               !strconcat(OpcodeStr,
2142               "\t{$src, ${dst} {${mask}}|${dst} {${mask}}, $src}"),
2143                [], d>, EVEX, EVEX_K;
2144   }
2145 }
2146
2147
2148 multiclass avx512_store_vl<bits<8> opc, string OpcodeStr, string st_pat,
2149                            string st_suff_512, string st_suff_256,
2150                            string st_suff_128, string elty, string elsz,
2151                            string vsz512, string vsz256, string vsz128,
2152                            Domain d, Predicate prd> {
2153   let Predicates = [prd] in
2154   defm Z : avx512_store<opc, OpcodeStr, !cast<PatFrag>(st_pat##st_suff_512),
2155                         !cast<ValueType>("v"##vsz512##elty##elsz),
2156                         !cast<RegisterClass>("VK"##vsz512##"WM"), VR512,
2157                         !cast<X86MemOperand>(elty##"512mem"), d>, EVEX_V512;
2158
2159   let Predicates = [prd, HasVLX] in {
2160     defm Z256 : avx512_store<opc, OpcodeStr, !cast<PatFrag>(st_pat##st_suff_256),
2161                              !cast<ValueType>("v"##vsz256##elty##elsz),
2162                              !cast<RegisterClass>("VK"##vsz256##"WM"), VR256X,
2163                              !cast<X86MemOperand>(elty##"256mem"), d>, EVEX_V256;
2164
2165     defm Z128 : avx512_store<opc, OpcodeStr, !cast<PatFrag>(st_pat##st_suff_128),
2166                              !cast<ValueType>("v"##vsz128##elty##elsz),
2167                              !cast<RegisterClass>("VK"##vsz128##"WM"), VR128X,
2168                              !cast<X86MemOperand>(elty##"128mem"), d>, EVEX_V128;
2169   }
2170 }
2171
2172 defm VMOVAPS : avx512_load_vl<0x28, "vmovaps", "alignedload", "f", "32",
2173                               "16", "8", "4", SSEPackedSingle, HasAVX512>,
2174                avx512_store_vl<0x29, "vmovaps", "alignedstore",
2175                                "512", "256", "", "f", "32", "16", "8", "4",
2176                                SSEPackedSingle, HasAVX512>,
2177                               PS, EVEX_CD8<32, CD8VF>;
2178
2179 defm VMOVAPD : avx512_load_vl<0x28, "vmovapd", "alignedload", "f", "64",
2180                               "8", "4", "2", SSEPackedDouble, HasAVX512>,
2181                avx512_store_vl<0x29, "vmovapd", "alignedstore",
2182                                "512", "256", "", "f", "64", "8", "4", "2",
2183                                SSEPackedDouble, HasAVX512>,
2184                               PD, VEX_W, EVEX_CD8<64, CD8VF>;
2185
2186 defm VMOVUPS : avx512_load_vl<0x10, "vmovups", "load", "f", "32",
2187                               "16", "8", "4", SSEPackedSingle, HasAVX512>,
2188                avx512_store_vl<0x11, "vmovups", "store", "", "", "", "f", "32",
2189                               "16", "8", "4", SSEPackedSingle, HasAVX512>,
2190                               PS, EVEX_CD8<32, CD8VF>;
2191
2192 defm VMOVUPD : avx512_load_vl<0x10, "vmovupd", "load", "f", "64",
2193                               "8", "4", "2", SSEPackedDouble, HasAVX512, 0>,
2194                avx512_store_vl<0x11, "vmovupd", "store", "", "", "", "f", "64",
2195                               "8", "4", "2", SSEPackedDouble, HasAVX512>,
2196                              PD, VEX_W, EVEX_CD8<64, CD8VF>;
2197
2198 def: Pat<(v8f64 (int_x86_avx512_mask_loadu_pd_512 addr:$ptr,
2199                 (bc_v8f64 (v16i32 immAllZerosV)), GR8:$mask)),
2200        (VMOVUPDZrmkz (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)), addr:$ptr)>;
2201
2202 def: Pat<(v16f32 (int_x86_avx512_mask_loadu_ps_512 addr:$ptr,
2203                  (bc_v16f32 (v16i32 immAllZerosV)), GR16:$mask)),
2204        (VMOVUPSZrmkz (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)), addr:$ptr)>;
2205
2206 def: Pat<(v8f64 (int_x86_avx512_mask_load_pd_512 addr:$ptr,
2207                 (bc_v8f64 (v16i32 immAllZerosV)), GR8:$mask)),
2208        (VMOVAPDZrmkz (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)), addr:$ptr)>;
2209
2210 def: Pat<(v16f32 (int_x86_avx512_mask_load_ps_512 addr:$ptr,
2211                  (bc_v16f32 (v16i32 immAllZerosV)), GR16:$mask)),
2212        (VMOVAPSZrmkz (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)), addr:$ptr)>;
2213
2214 def: Pat<(v8f64 (int_x86_avx512_mask_load_pd_512 addr:$ptr,
2215                 (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1))),
2216        (VMOVAPDZrm addr:$ptr)>;
2217
2218 def: Pat<(v16f32 (int_x86_avx512_mask_load_ps_512 addr:$ptr,
2219                  (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1))),
2220        (VMOVAPSZrm addr:$ptr)>;
2221
2222 def: Pat<(int_x86_avx512_mask_storeu_ps_512 addr:$ptr, (v16f32 VR512:$src),
2223           GR16:$mask),
2224          (VMOVUPSZmrk addr:$ptr, (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)),
2225             VR512:$src)>;
2226 def: Pat<(int_x86_avx512_mask_storeu_pd_512 addr:$ptr, (v8f64 VR512:$src),
2227           GR8:$mask),
2228          (VMOVUPDZmrk addr:$ptr, (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)),
2229             VR512:$src)>;
2230
2231 def: Pat<(int_x86_avx512_mask_store_ps_512 addr:$ptr, (v16f32 VR512:$src),
2232           GR16:$mask),
2233          (VMOVAPSZmrk addr:$ptr, (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)),
2234             VR512:$src)>;
2235 def: Pat<(int_x86_avx512_mask_store_pd_512 addr:$ptr, (v8f64 VR512:$src),
2236           GR8:$mask),
2237          (VMOVAPDZmrk addr:$ptr, (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)),
2238             VR512:$src)>;
2239
2240 def: Pat<(masked_store addr:$ptr, VK8WM:$mask, (v8f32 VR256:$src)),
2241          (VMOVUPSZmrk addr:$ptr,
2242          (v16i1 (COPY_TO_REGCLASS VK8WM:$mask, VK16WM)),
2243          (INSERT_SUBREG (v16f32 (IMPLICIT_DEF)), VR256:$src, sub_ymm))>;
2244
2245 def: Pat<(v8f32 (masked_load addr:$ptr, VK8WM:$mask, undef)),
2246          (v8f32 (EXTRACT_SUBREG (v16f32 (VMOVUPSZrmkz
2247           (v16i1 (COPY_TO_REGCLASS VK8WM:$mask, VK16WM)), addr:$ptr)), sub_ymm))>;
2248
2249 def: Pat<(masked_store addr:$ptr, VK16WM:$mask, (v16f32 VR512:$src)),
2250          (VMOVUPSZmrk addr:$ptr, VK16WM:$mask, VR512:$src)>;
2251
2252 def: Pat<(masked_store addr:$ptr, VK8WM:$mask, (v8f64 VR512:$src)),
2253          (VMOVUPDZmrk addr:$ptr, VK8WM:$mask, VR512:$src)>;
2254
2255 def: Pat<(v16f32 (masked_load addr:$ptr, VK16WM:$mask, undef)),
2256          (VMOVUPSZrmkz VK16WM:$mask, addr:$ptr)>;
2257
2258 def: Pat<(v16f32 (masked_load addr:$ptr, VK16WM:$mask,
2259                               (bc_v16f32 (v16i32 immAllZerosV)))),
2260          (VMOVUPSZrmkz VK16WM:$mask, addr:$ptr)>;
2261
2262 def: Pat<(v16f32 (masked_load addr:$ptr, VK16WM:$mask, (v16f32 VR512:$src0))),
2263          (VMOVUPSZrmk VR512:$src0, VK16WM:$mask, addr:$ptr)>;
2264
2265 def: Pat<(v8f64 (masked_load addr:$ptr, VK8WM:$mask, undef)),
2266          (VMOVUPDZrmkz VK8WM:$mask, addr:$ptr)>;
2267
2268 def: Pat<(v8f64 (masked_load addr:$ptr, VK8WM:$mask,
2269                              (bc_v8f64 (v16i32 immAllZerosV)))),
2270          (VMOVUPDZrmkz VK8WM:$mask, addr:$ptr)>;
2271
2272 def: Pat<(v8f64 (masked_load addr:$ptr, VK8WM:$mask, (v8f64 VR512:$src0))),
2273          (VMOVUPDZrmk VR512:$src0, VK8WM:$mask, addr:$ptr)>;
2274
2275 def: Pat<(v8f32 (masked_load addr:$ptr, VK8WM:$mask, (v8f32 VR256:$src0))),
2276          (v8f32 (EXTRACT_SUBREG (v16f32 (VMOVUPSZrmk
2277          (INSERT_SUBREG (v16f32 (IMPLICIT_DEF)), VR256:$src0, sub_ymm),
2278           (v16i1 (COPY_TO_REGCLASS VK8WM:$mask, VK16WM)), addr:$ptr)), sub_ymm))>;
2279
2280 defm VMOVDQA32 : avx512_load_vl<0x6F, "vmovdqa32", "alignedload", "i", "32",
2281                                 "16", "8", "4", SSEPackedInt, HasAVX512>,
2282                  avx512_store_vl<0x7F, "vmovdqa32", "alignedstore",
2283                                  "512", "256", "", "i", "32", "16", "8", "4",
2284                                  SSEPackedInt, HasAVX512>,
2285                                 PD, EVEX_CD8<32, CD8VF>;
2286
2287 defm VMOVDQA64 : avx512_load_vl<0x6F, "vmovdqa64", "alignedload", "i", "64",
2288                                 "8", "4", "2", SSEPackedInt, HasAVX512>,
2289                  avx512_store_vl<0x7F, "vmovdqa64", "alignedstore",
2290                                  "512", "256", "", "i", "64", "8", "4", "2",
2291                                  SSEPackedInt, HasAVX512>,
2292                                 PD, VEX_W, EVEX_CD8<64, CD8VF>;
2293
2294 defm VMOVDQU8 : avx512_load_vl<0x6F, "vmovdqu8", "load", "i", "8",
2295                                "64", "32", "16", SSEPackedInt, HasBWI>,
2296                  avx512_store_vl<0x7F, "vmovdqu8", "store", "", "", "",
2297                                  "i", "8", "64", "32", "16", SSEPackedInt,
2298                                  HasBWI>, XD, EVEX_CD8<8, CD8VF>;
2299
2300 defm VMOVDQU16 : avx512_load_vl<0x6F, "vmovdqu16", "load", "i", "16",
2301                                 "32", "16", "8", SSEPackedInt, HasBWI>,
2302                  avx512_store_vl<0x7F, "vmovdqu16", "store", "", "", "",
2303                                  "i", "16", "32", "16", "8", SSEPackedInt,
2304                                  HasBWI>, XD, VEX_W, EVEX_CD8<16, CD8VF>;
2305
2306 defm VMOVDQU32 : avx512_load_vl<0x6F, "vmovdqu32", "load", "i", "32",
2307                                 "16", "8", "4", SSEPackedInt, HasAVX512>,
2308                  avx512_store_vl<0x7F, "vmovdqu32", "store", "", "", "",
2309                                  "i", "32", "16", "8", "4", SSEPackedInt,
2310                                  HasAVX512>, XS, EVEX_CD8<32, CD8VF>;
2311
2312 defm VMOVDQU64 : avx512_load_vl<0x6F, "vmovdqu64", "load", "i", "64",
2313                                 "8", "4", "2", SSEPackedInt, HasAVX512>,
2314                  avx512_store_vl<0x7F, "vmovdqu64", "store", "", "", "",
2315                                  "i", "64", "8", "4", "2", SSEPackedInt,
2316                                  HasAVX512>, XS, VEX_W, EVEX_CD8<64, CD8VF>;
2317
2318 def: Pat<(v16i32 (int_x86_avx512_mask_loadu_d_512 addr:$ptr,
2319                  (v16i32 immAllZerosV), GR16:$mask)),
2320        (VMOVDQU32Zrmkz (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)), addr:$ptr)>;
2321
2322 def: Pat<(v8i64 (int_x86_avx512_mask_loadu_q_512 addr:$ptr,
2323                 (bc_v8i64 (v16i32 immAllZerosV)), GR8:$mask)),
2324        (VMOVDQU64Zrmkz (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)), addr:$ptr)>;
2325
2326 def: Pat<(int_x86_avx512_mask_storeu_d_512 addr:$ptr, (v16i32 VR512:$src),
2327             GR16:$mask),
2328          (VMOVDQU32Zmrk addr:$ptr, (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)),
2329             VR512:$src)>;
2330 def: Pat<(int_x86_avx512_mask_storeu_q_512 addr:$ptr, (v8i64 VR512:$src),
2331             GR8:$mask),
2332          (VMOVDQU64Zmrk addr:$ptr, (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)),
2333             VR512:$src)>;
2334
2335 let AddedComplexity = 20 in {
2336 def : Pat<(v8i64 (vselect VK8WM:$mask, (v8i64 VR512:$src),
2337                           (bc_v8i64 (v16i32 immAllZerosV)))),
2338                   (VMOVDQU64Zrrkz VK8WM:$mask, VR512:$src)>;
2339
2340 def : Pat<(v8i64 (vselect VK8WM:$mask, (bc_v8i64 (v16i32 immAllZerosV)),
2341                           (v8i64 VR512:$src))),
2342    (VMOVDQU64Zrrkz (COPY_TO_REGCLASS (KNOTWrr (COPY_TO_REGCLASS VK8:$mask, VK16)),
2343                                               VK8), VR512:$src)>;
2344
2345 def : Pat<(v16i32 (vselect VK16WM:$mask, (v16i32 VR512:$src),
2346                            (v16i32 immAllZerosV))),
2347                   (VMOVDQU32Zrrkz VK16WM:$mask, VR512:$src)>;
2348
2349 def : Pat<(v16i32 (vselect VK16WM:$mask, (v16i32 immAllZerosV),
2350                            (v16i32 VR512:$src))),
2351                   (VMOVDQU32Zrrkz (KNOTWrr VK16WM:$mask), VR512:$src)>;
2352 }
2353
2354 def: Pat<(v16i32 (masked_load addr:$ptr, VK16WM:$mask, (v16i32 immAllZerosV))),
2355          (VMOVDQU32Zrmkz VK16WM:$mask, addr:$ptr)>;
2356
2357 def: Pat<(v16i32 (masked_load addr:$ptr, VK16WM:$mask, undef)),
2358          (VMOVDQU32Zrmkz VK16WM:$mask, addr:$ptr)>;
2359
2360 def: Pat<(v16i32 (masked_load addr:$ptr, VK16WM:$mask, (v16i32 VR512:$src0))),
2361          (VMOVDQU32Zrmk VR512:$src0, VK16WM:$mask, addr:$ptr)>;
2362
2363 def: Pat<(v8i64 (masked_load addr:$ptr, VK8WM:$mask,
2364                              (bc_v8i64 (v16i32 immAllZerosV)))),
2365          (VMOVDQU64Zrmkz VK8WM:$mask, addr:$ptr)>;
2366
2367 def: Pat<(v8i64 (masked_load addr:$ptr, VK8WM:$mask, undef)),
2368          (VMOVDQU64Zrmkz VK8WM:$mask, addr:$ptr)>;
2369
2370 def: Pat<(v8i64 (masked_load addr:$ptr, VK8WM:$mask, (v8i64 VR512:$src0))),
2371          (VMOVDQU64Zrmk VR512:$src0, VK8WM:$mask, addr:$ptr)>;
2372
2373 def: Pat<(masked_store addr:$ptr, VK16WM:$mask, (v16i32 VR512:$src)),
2374          (VMOVDQU32Zmrk addr:$ptr, VK16WM:$mask, VR512:$src)>;
2375
2376 def: Pat<(masked_store addr:$ptr, VK8WM:$mask, (v8i64 VR512:$src)),
2377          (VMOVDQU64Zmrk addr:$ptr, VK8WM:$mask, VR512:$src)>;
2378
2379 // SKX replacement
2380 def: Pat<(masked_store addr:$ptr, VK8WM:$mask, (v8i32 VR256:$src)),
2381          (VMOVDQU32Z256mrk addr:$ptr, VK8WM:$mask, VR256:$src)>;
2382
2383 // KNL replacement
2384 def: Pat<(masked_store addr:$ptr, VK8WM:$mask, (v8i32 VR256:$src)),
2385          (VMOVDQU32Zmrk addr:$ptr,
2386          (v16i1 (COPY_TO_REGCLASS VK8WM:$mask, VK16WM)),
2387          (INSERT_SUBREG (v16i32 (IMPLICIT_DEF)), VR256:$src, sub_ymm))>;
2388
2389 def: Pat<(v8i32 (masked_load addr:$ptr, VK8WM:$mask, undef)),
2390          (v8i32 (EXTRACT_SUBREG (v16i32 (VMOVDQU32Zrmkz
2391           (v16i1 (COPY_TO_REGCLASS VK8WM:$mask, VK16WM)), addr:$ptr)), sub_ymm))>;
2392
2393
2394 // Move Int Doubleword to Packed Double Int
2395 //
2396 def VMOVDI2PDIZrr : AVX512BI<0x6E, MRMSrcReg, (outs VR128X:$dst), (ins GR32:$src),
2397                       "vmovd\t{$src, $dst|$dst, $src}",
2398                       [(set VR128X:$dst,
2399                         (v4i32 (scalar_to_vector GR32:$src)))], IIC_SSE_MOVDQ>,
2400                         EVEX, VEX_LIG;
2401 def VMOVDI2PDIZrm : AVX512BI<0x6E, MRMSrcMem, (outs VR128X:$dst), (ins i32mem:$src),
2402                       "vmovd\t{$src, $dst|$dst, $src}",
2403                       [(set VR128X:$dst,
2404                         (v4i32 (scalar_to_vector (loadi32 addr:$src))))],
2405                         IIC_SSE_MOVDQ>, EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2406 def VMOV64toPQIZrr : AVX512BI<0x6E, MRMSrcReg, (outs VR128X:$dst), (ins GR64:$src),
2407                       "vmovq\t{$src, $dst|$dst, $src}",
2408                         [(set VR128X:$dst,
2409                           (v2i64 (scalar_to_vector GR64:$src)))],
2410                           IIC_SSE_MOVDQ>, EVEX, VEX_W, VEX_LIG;
2411 let isCodeGenOnly = 1 in {
2412 def VMOV64toSDZrr : AVX512BI<0x6E, MRMSrcReg, (outs FR64:$dst), (ins GR64:$src),
2413                        "vmovq\t{$src, $dst|$dst, $src}",
2414                        [(set FR64:$dst, (bitconvert GR64:$src))],
2415                        IIC_SSE_MOVDQ>, EVEX, VEX_W, Sched<[WriteMove]>;
2416 def VMOVSDto64Zrr : AVX512BI<0x7E, MRMDestReg, (outs GR64:$dst), (ins FR64:$src),
2417                          "vmovq\t{$src, $dst|$dst, $src}",
2418                          [(set GR64:$dst, (bitconvert FR64:$src))],
2419                          IIC_SSE_MOVDQ>, EVEX, VEX_W, Sched<[WriteMove]>;
2420 }
2421 def VMOVSDto64Zmr : AVX512BI<0x7E, MRMDestMem, (outs), (ins i64mem:$dst, FR64:$src),
2422                          "vmovq\t{$src, $dst|$dst, $src}",
2423                          [(store (i64 (bitconvert FR64:$src)), addr:$dst)],
2424                          IIC_SSE_MOVDQ>, EVEX, VEX_W, Sched<[WriteStore]>,
2425                          EVEX_CD8<64, CD8VT1>;
2426
2427 // Move Int Doubleword to Single Scalar
2428 //
2429 let isCodeGenOnly = 1 in {
2430 def VMOVDI2SSZrr  : AVX512BI<0x6E, MRMSrcReg, (outs FR32X:$dst), (ins GR32:$src),
2431                       "vmovd\t{$src, $dst|$dst, $src}",
2432                       [(set FR32X:$dst, (bitconvert GR32:$src))],
2433                       IIC_SSE_MOVDQ>, EVEX, VEX_LIG;
2434
2435 def VMOVDI2SSZrm  : AVX512BI<0x6E, MRMSrcMem, (outs FR32X:$dst), (ins i32mem:$src),
2436                       "vmovd\t{$src, $dst|$dst, $src}",
2437                       [(set FR32X:$dst, (bitconvert (loadi32 addr:$src)))],
2438                       IIC_SSE_MOVDQ>, EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2439 }
2440
2441 // Move doubleword from xmm register to r/m32
2442 //
2443 def VMOVPDI2DIZrr  : AVX512BI<0x7E, MRMDestReg, (outs GR32:$dst), (ins VR128X:$src),
2444                        "vmovd\t{$src, $dst|$dst, $src}",
2445                        [(set GR32:$dst, (vector_extract (v4i32 VR128X:$src),
2446                                         (iPTR 0)))], IIC_SSE_MOVD_ToGP>,
2447                        EVEX, VEX_LIG;
2448 def VMOVPDI2DIZmr  : AVX512BI<0x7E, MRMDestMem, (outs),
2449                        (ins i32mem:$dst, VR128X:$src),
2450                        "vmovd\t{$src, $dst|$dst, $src}",
2451                        [(store (i32 (vector_extract (v4i32 VR128X:$src),
2452                                      (iPTR 0))), addr:$dst)], IIC_SSE_MOVDQ>,
2453                        EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2454
2455 // Move quadword from xmm1 register to r/m64
2456 //
2457 def VMOVPQIto64Zrr : I<0x7E, MRMDestReg, (outs GR64:$dst), (ins VR128X:$src),
2458                       "vmovq\t{$src, $dst|$dst, $src}",
2459                       [(set GR64:$dst, (extractelt (v2i64 VR128X:$src),
2460                                                    (iPTR 0)))],
2461                       IIC_SSE_MOVD_ToGP>, PD, EVEX, VEX_LIG, VEX_W,
2462                       Requires<[HasAVX512, In64BitMode]>;
2463
2464 def VMOVPQIto64Zmr : I<0xD6, MRMDestMem, (outs),
2465                        (ins i64mem:$dst, VR128X:$src),
2466                        "vmovq\t{$src, $dst|$dst, $src}",
2467                        [(store (extractelt (v2i64 VR128X:$src), (iPTR 0)),
2468                                addr:$dst)], IIC_SSE_MOVDQ>,
2469                        EVEX, PD, VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>,
2470                        Sched<[WriteStore]>, Requires<[HasAVX512, In64BitMode]>;
2471
2472 // Move Scalar Single to Double Int
2473 //
2474 let isCodeGenOnly = 1 in {
2475 def VMOVSS2DIZrr  : AVX512BI<0x7E, MRMDestReg, (outs GR32:$dst),
2476                       (ins FR32X:$src),
2477                       "vmovd\t{$src, $dst|$dst, $src}",
2478                       [(set GR32:$dst, (bitconvert FR32X:$src))],
2479                       IIC_SSE_MOVD_ToGP>, EVEX, VEX_LIG;
2480 def VMOVSS2DIZmr  : AVX512BI<0x7E, MRMDestMem, (outs),
2481                       (ins i32mem:$dst, FR32X:$src),
2482                       "vmovd\t{$src, $dst|$dst, $src}",
2483                       [(store (i32 (bitconvert FR32X:$src)), addr:$dst)],
2484                       IIC_SSE_MOVDQ>, EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2485 }
2486
2487 // Move Quadword Int to Packed Quadword Int
2488 //
2489 def VMOVQI2PQIZrm : AVX512BI<0x6E, MRMSrcMem, (outs VR128X:$dst),
2490                       (ins i64mem:$src),
2491                       "vmovq\t{$src, $dst|$dst, $src}",
2492                       [(set VR128X:$dst,
2493                         (v2i64 (scalar_to_vector (loadi64 addr:$src))))]>,
2494                       EVEX, VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
2495
2496 //===----------------------------------------------------------------------===//
2497 // AVX-512  MOVSS, MOVSD
2498 //===----------------------------------------------------------------------===//
2499
2500 multiclass avx512_move_scalar <string asm, RegisterClass RC,
2501                               SDNode OpNode, ValueType vt,
2502                               X86MemOperand x86memop, PatFrag mem_pat> {
2503   let hasSideEffects = 0 in {
2504   def rr : SI<0x10, MRMSrcReg, (outs VR128X:$dst), (ins VR128X:$src1, RC:$src2),
2505               !strconcat(asm, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2506               [(set VR128X:$dst, (vt (OpNode VR128X:$src1,
2507                                       (scalar_to_vector RC:$src2))))],
2508               IIC_SSE_MOV_S_RR>, EVEX_4V, VEX_LIG;
2509   let Constraints = "$src1 = $dst" in
2510   def rrk : SI<0x10, MRMSrcReg, (outs VR128X:$dst),
2511               (ins VR128X:$src1, VK1WM:$mask, RC:$src2, RC:$src3),
2512               !strconcat(asm,
2513                 "\t{$src3, $src2, $dst {${mask}}|$dst {${mask}}, $src2, $src3}"),
2514               [], IIC_SSE_MOV_S_RR>, EVEX_4V, VEX_LIG, EVEX_K;
2515   def rm : SI<0x10, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
2516               !strconcat(asm, "\t{$src, $dst|$dst, $src}"),
2517               [(set RC:$dst, (mem_pat addr:$src))], IIC_SSE_MOV_S_RM>,
2518               EVEX, VEX_LIG;
2519   let mayStore = 1 in {
2520   def mr: SI<0x11, MRMDestMem, (outs), (ins x86memop:$dst, RC:$src),
2521              !strconcat(asm, "\t{$src, $dst|$dst, $src}"),
2522              [(store RC:$src, addr:$dst)], IIC_SSE_MOV_S_MR>,
2523              EVEX, VEX_LIG;
2524   def mrk: SI<0x11, MRMDestMem, (outs), (ins x86memop:$dst, VK1WM:$mask, RC:$src),
2525              !strconcat(asm, "\t{$src, $dst {${mask}}|$dst {${mask}}, $src}"),
2526              [], IIC_SSE_MOV_S_MR>,
2527              EVEX, VEX_LIG, EVEX_K;
2528   } // mayStore
2529   } //hasSideEffects = 0
2530 }
2531
2532 let ExeDomain = SSEPackedSingle in
2533 defm VMOVSSZ : avx512_move_scalar<"movss", FR32X, X86Movss, v4f32, f32mem,
2534                                  loadf32>, XS, EVEX_CD8<32, CD8VT1>;
2535
2536 let ExeDomain = SSEPackedDouble in
2537 defm VMOVSDZ : avx512_move_scalar<"movsd", FR64X, X86Movsd, v2f64, f64mem,
2538                                  loadf64>, XD, VEX_W, EVEX_CD8<64, CD8VT1>;
2539
2540 def : Pat<(f32 (X86select VK1WM:$mask, (f32 FR32X:$src1), (f32 FR32X:$src2))),
2541           (COPY_TO_REGCLASS (VMOVSSZrrk (COPY_TO_REGCLASS FR32X:$src2, VR128X),
2542            VK1WM:$mask, (f32 (IMPLICIT_DEF)), FR32X:$src1), FR32X)>;
2543
2544 def : Pat<(f64 (X86select VK1WM:$mask, (f64 FR64X:$src1), (f64 FR64X:$src2))),
2545           (COPY_TO_REGCLASS (VMOVSDZrrk (COPY_TO_REGCLASS FR64X:$src2, VR128X),
2546            VK1WM:$mask, (f64 (IMPLICIT_DEF)), FR64X:$src1), FR64X)>;
2547
2548 def : Pat<(int_x86_avx512_mask_store_ss addr:$dst, VR128X:$src, GR8:$mask),
2549           (VMOVSSZmrk addr:$dst, (i1 (COPY_TO_REGCLASS GR8:$mask, VK1WM)),
2550            (COPY_TO_REGCLASS VR128X:$src, FR32X))>;
2551
2552 // For the disassembler
2553 let isCodeGenOnly = 1, ForceDisassemble = 1, hasSideEffects = 0 in {
2554   def VMOVSSZrr_REV : SI<0x11, MRMDestReg, (outs VR128X:$dst),
2555                         (ins VR128X:$src1, FR32X:$src2),
2556                         "movss\t{$src2, $src1, $dst|$dst, $src1, $src2}", [],
2557                         IIC_SSE_MOV_S_RR>,
2558                         XS, EVEX_4V, VEX_LIG;
2559   def VMOVSDZrr_REV : SI<0x11, MRMDestReg, (outs VR128X:$dst),
2560                         (ins VR128X:$src1, FR64X:$src2),
2561                         "movsd\t{$src2, $src1, $dst|$dst, $src1, $src2}", [],
2562                         IIC_SSE_MOV_S_RR>,
2563                         XD, EVEX_4V, VEX_LIG, VEX_W;
2564 }
2565
2566 let Predicates = [HasAVX512] in {
2567   let AddedComplexity = 15 in {
2568   // Move scalar to XMM zero-extended, zeroing a VR128X then do a
2569   // MOVS{S,D} to the lower bits.
2570   def : Pat<(v4f32 (X86vzmovl (v4f32 (scalar_to_vector FR32X:$src)))),
2571             (VMOVSSZrr (v4f32 (V_SET0)), FR32X:$src)>;
2572   def : Pat<(v4f32 (X86vzmovl (v4f32 VR128X:$src))),
2573             (VMOVSSZrr (v4f32 (V_SET0)), (COPY_TO_REGCLASS VR128X:$src, FR32X))>;
2574   def : Pat<(v4i32 (X86vzmovl (v4i32 VR128X:$src))),
2575             (VMOVSSZrr (v4i32 (V_SET0)), (COPY_TO_REGCLASS VR128X:$src, FR32X))>;
2576   def : Pat<(v2f64 (X86vzmovl (v2f64 (scalar_to_vector FR64X:$src)))),
2577             (VMOVSDZrr (v2f64 (V_SET0)), FR64X:$src)>;
2578
2579   // Move low f32 and clear high bits.
2580   def : Pat<(v8f32 (X86vzmovl (v8f32 VR256X:$src))),
2581             (SUBREG_TO_REG (i32 0),
2582              (VMOVSSZrr (v4f32 (V_SET0)),
2583               (EXTRACT_SUBREG (v8f32 VR256X:$src), sub_xmm)), sub_xmm)>;
2584   def : Pat<(v8i32 (X86vzmovl (v8i32 VR256X:$src))),
2585             (SUBREG_TO_REG (i32 0),
2586              (VMOVSSZrr (v4i32 (V_SET0)),
2587                        (EXTRACT_SUBREG (v8i32 VR256X:$src), sub_xmm)), sub_xmm)>;
2588   }
2589
2590   let AddedComplexity = 20 in {
2591   // MOVSSrm zeros the high parts of the register; represent this
2592   // with SUBREG_TO_REG. The AVX versions also write: DST[255:128] <- 0
2593   def : Pat<(v4f32 (X86vzmovl (v4f32 (scalar_to_vector (loadf32 addr:$src))))),
2594             (COPY_TO_REGCLASS (VMOVSSZrm addr:$src), VR128X)>;
2595   def : Pat<(v4f32 (scalar_to_vector (loadf32 addr:$src))),
2596             (COPY_TO_REGCLASS (VMOVSSZrm addr:$src), VR128X)>;
2597   def : Pat<(v4f32 (X86vzmovl (loadv4f32 addr:$src))),
2598             (COPY_TO_REGCLASS (VMOVSSZrm addr:$src), VR128X)>;
2599
2600   // MOVSDrm zeros the high parts of the register; represent this
2601   // with SUBREG_TO_REG. The AVX versions also write: DST[255:128] <- 0
2602   def : Pat<(v2f64 (X86vzmovl (v2f64 (scalar_to_vector (loadf64 addr:$src))))),
2603             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
2604   def : Pat<(v2f64 (scalar_to_vector (loadf64 addr:$src))),
2605             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
2606   def : Pat<(v2f64 (X86vzmovl (loadv2f64 addr:$src))),
2607             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
2608   def : Pat<(v2f64 (X86vzmovl (bc_v2f64 (loadv4f32 addr:$src)))),
2609             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
2610   def : Pat<(v2f64 (X86vzload addr:$src)),
2611             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
2612
2613   // Represent the same patterns above but in the form they appear for
2614   // 256-bit types
2615   def : Pat<(v8i32 (X86vzmovl (insert_subvector undef,
2616                    (v4i32 (scalar_to_vector (loadi32 addr:$src))), (iPTR 0)))),
2617             (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrm addr:$src), sub_xmm)>;
2618   def : Pat<(v8f32 (X86vzmovl (insert_subvector undef,
2619                    (v4f32 (scalar_to_vector (loadf32 addr:$src))), (iPTR 0)))),
2620             (SUBREG_TO_REG (i32 0), (VMOVSSZrm addr:$src), sub_xmm)>;
2621   def : Pat<(v4f64 (X86vzmovl (insert_subvector undef,
2622                    (v2f64 (scalar_to_vector (loadf64 addr:$src))), (iPTR 0)))),
2623             (SUBREG_TO_REG (i32 0), (VMOVSDZrm addr:$src), sub_xmm)>;
2624   }
2625   def : Pat<(v8f32 (X86vzmovl (insert_subvector undef,
2626                    (v4f32 (scalar_to_vector FR32X:$src)), (iPTR 0)))),
2627             (SUBREG_TO_REG (i32 0), (v4f32 (VMOVSSZrr (v4f32 (V_SET0)),
2628                                             FR32X:$src)), sub_xmm)>;
2629   def : Pat<(v4f64 (X86vzmovl (insert_subvector undef,
2630                    (v2f64 (scalar_to_vector FR64X:$src)), (iPTR 0)))),
2631             (SUBREG_TO_REG (i64 0), (v2f64 (VMOVSDZrr (v2f64 (V_SET0)),
2632                                      FR64X:$src)), sub_xmm)>;
2633   def : Pat<(v4i64 (X86vzmovl (insert_subvector undef,
2634                    (v2i64 (scalar_to_vector (loadi64 addr:$src))), (iPTR 0)))),
2635             (SUBREG_TO_REG (i64 0), (VMOVQI2PQIZrm addr:$src), sub_xmm)>;
2636
2637   // Move low f64 and clear high bits.
2638   def : Pat<(v4f64 (X86vzmovl (v4f64 VR256X:$src))),
2639             (SUBREG_TO_REG (i32 0),
2640              (VMOVSDZrr (v2f64 (V_SET0)),
2641                        (EXTRACT_SUBREG (v4f64 VR256X:$src), sub_xmm)), sub_xmm)>;
2642
2643   def : Pat<(v4i64 (X86vzmovl (v4i64 VR256X:$src))),
2644             (SUBREG_TO_REG (i32 0), (VMOVSDZrr (v2i64 (V_SET0)),
2645                        (EXTRACT_SUBREG (v4i64 VR256X:$src), sub_xmm)), sub_xmm)>;
2646
2647   // Extract and store.
2648   def : Pat<(store (f32 (vector_extract (v4f32 VR128X:$src), (iPTR 0))),
2649                    addr:$dst),
2650             (VMOVSSZmr addr:$dst, (COPY_TO_REGCLASS (v4f32 VR128X:$src), FR32X))>;
2651   def : Pat<(store (f64 (vector_extract (v2f64 VR128X:$src), (iPTR 0))),
2652                    addr:$dst),
2653             (VMOVSDZmr addr:$dst, (COPY_TO_REGCLASS (v2f64 VR128X:$src), FR64X))>;
2654
2655   // Shuffle with VMOVSS
2656   def : Pat<(v4i32 (X86Movss VR128X:$src1, VR128X:$src2)),
2657             (VMOVSSZrr (v4i32 VR128X:$src1),
2658                       (COPY_TO_REGCLASS (v4i32 VR128X:$src2), FR32X))>;
2659   def : Pat<(v4f32 (X86Movss VR128X:$src1, VR128X:$src2)),
2660             (VMOVSSZrr (v4f32 VR128X:$src1),
2661                       (COPY_TO_REGCLASS (v4f32 VR128X:$src2), FR32X))>;
2662
2663   // 256-bit variants
2664   def : Pat<(v8i32 (X86Movss VR256X:$src1, VR256X:$src2)),
2665             (SUBREG_TO_REG (i32 0),
2666               (VMOVSSZrr (EXTRACT_SUBREG (v8i32 VR256X:$src1), sub_xmm),
2667                         (EXTRACT_SUBREG (v8i32 VR256X:$src2), sub_xmm)),
2668               sub_xmm)>;
2669   def : Pat<(v8f32 (X86Movss VR256X:$src1, VR256X:$src2)),
2670             (SUBREG_TO_REG (i32 0),
2671               (VMOVSSZrr (EXTRACT_SUBREG (v8f32 VR256X:$src1), sub_xmm),
2672                         (EXTRACT_SUBREG (v8f32 VR256X:$src2), sub_xmm)),
2673               sub_xmm)>;
2674
2675   // Shuffle with VMOVSD
2676   def : Pat<(v2i64 (X86Movsd VR128X:$src1, VR128X:$src2)),
2677             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2678   def : Pat<(v2f64 (X86Movsd VR128X:$src1, VR128X:$src2)),
2679             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2680   def : Pat<(v4f32 (X86Movsd VR128X:$src1, VR128X:$src2)),
2681             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2682   def : Pat<(v4i32 (X86Movsd VR128X:$src1, VR128X:$src2)),
2683             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2684
2685   // 256-bit variants
2686   def : Pat<(v4i64 (X86Movsd VR256X:$src1, VR256X:$src2)),
2687             (SUBREG_TO_REG (i32 0),
2688               (VMOVSDZrr (EXTRACT_SUBREG (v4i64 VR256X:$src1), sub_xmm),
2689                         (EXTRACT_SUBREG (v4i64 VR256X:$src2), sub_xmm)),
2690               sub_xmm)>;
2691   def : Pat<(v4f64 (X86Movsd VR256X:$src1, VR256X:$src2)),
2692             (SUBREG_TO_REG (i32 0),
2693               (VMOVSDZrr (EXTRACT_SUBREG (v4f64 VR256X:$src1), sub_xmm),
2694                         (EXTRACT_SUBREG (v4f64 VR256X:$src2), sub_xmm)),
2695               sub_xmm)>;
2696
2697   def : Pat<(v2f64 (X86Movlpd VR128X:$src1, VR128X:$src2)),
2698             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2699   def : Pat<(v2i64 (X86Movlpd VR128X:$src1, VR128X:$src2)),
2700             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2701   def : Pat<(v4f32 (X86Movlps VR128X:$src1, VR128X:$src2)),
2702             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2703   def : Pat<(v4i32 (X86Movlps VR128X:$src1, VR128X:$src2)),
2704             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2705 }
2706
2707 let AddedComplexity = 15 in
2708 def VMOVZPQILo2PQIZrr : AVX512XSI<0x7E, MRMSrcReg, (outs VR128X:$dst),
2709                                 (ins VR128X:$src),
2710                                 "vmovq\t{$src, $dst|$dst, $src}",
2711                                 [(set VR128X:$dst, (v2i64 (X86vzmovl
2712                                                    (v2i64 VR128X:$src))))],
2713                                 IIC_SSE_MOVQ_RR>, EVEX, VEX_W;
2714
2715 let AddedComplexity = 20 in
2716 def VMOVZPQILo2PQIZrm : AVX512XSI<0x7E, MRMSrcMem, (outs VR128X:$dst),
2717                                  (ins i128mem:$src),
2718                                  "vmovq\t{$src, $dst|$dst, $src}",
2719                                  [(set VR128X:$dst, (v2i64 (X86vzmovl
2720                                                      (loadv2i64 addr:$src))))],
2721                                  IIC_SSE_MOVDQ>, EVEX, VEX_W,
2722                                  EVEX_CD8<8, CD8VT8>;
2723
2724 let Predicates = [HasAVX512] in {
2725   // AVX 128-bit movd/movq instruction write zeros in the high 128-bit part.
2726   let AddedComplexity = 20 in {
2727     def : Pat<(v4i32 (X86vzmovl (v4i32 (scalar_to_vector (loadi32 addr:$src))))),
2728               (VMOVDI2PDIZrm addr:$src)>;
2729     def : Pat<(v2i64 (X86vzmovl (v2i64 (scalar_to_vector GR64:$src)))),
2730               (VMOV64toPQIZrr GR64:$src)>;
2731     def : Pat<(v4i32 (X86vzmovl (v4i32 (scalar_to_vector GR32:$src)))),
2732               (VMOVDI2PDIZrr GR32:$src)>;
2733
2734     def : Pat<(v4i32 (X86vzmovl (bc_v4i32 (loadv4f32 addr:$src)))),
2735               (VMOVDI2PDIZrm addr:$src)>;
2736     def : Pat<(v4i32 (X86vzmovl (bc_v4i32 (loadv2i64 addr:$src)))),
2737               (VMOVDI2PDIZrm addr:$src)>;
2738     def : Pat<(v2i64 (X86vzmovl (loadv2i64 addr:$src))),
2739             (VMOVZPQILo2PQIZrm addr:$src)>;
2740     def : Pat<(v2f64 (X86vzmovl (v2f64 VR128X:$src))),
2741             (VMOVZPQILo2PQIZrr VR128X:$src)>;
2742     def : Pat<(v2i64 (X86vzload addr:$src)),
2743             (VMOVZPQILo2PQIZrm addr:$src)>;
2744   }
2745
2746   // Use regular 128-bit instructions to match 256-bit scalar_to_vec+zext.
2747   def : Pat<(v8i32 (X86vzmovl (insert_subvector undef,
2748                                (v4i32 (scalar_to_vector GR32:$src)),(iPTR 0)))),
2749             (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrr GR32:$src), sub_xmm)>;
2750   def : Pat<(v4i64 (X86vzmovl (insert_subvector undef,
2751                                (v2i64 (scalar_to_vector GR64:$src)),(iPTR 0)))),
2752             (SUBREG_TO_REG (i64 0), (VMOV64toPQIZrr GR64:$src), sub_xmm)>;
2753 }
2754
2755 def : Pat<(v16i32 (X86Vinsert (v16i32 immAllZerosV), GR32:$src2, (iPTR 0))),
2756         (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrr GR32:$src2), sub_xmm)>;
2757
2758 def : Pat<(v8i64 (X86Vinsert (bc_v8i64 (v16i32 immAllZerosV)), GR64:$src2, (iPTR 0))),
2759         (SUBREG_TO_REG (i32 0), (VMOV64toPQIZrr GR64:$src2), sub_xmm)>;
2760
2761 def : Pat<(v16i32 (X86Vinsert undef, GR32:$src2, (iPTR 0))),
2762         (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrr GR32:$src2), sub_xmm)>;
2763
2764 def : Pat<(v8i64 (X86Vinsert undef, GR64:$src2, (iPTR 0))),
2765         (SUBREG_TO_REG (i32 0), (VMOV64toPQIZrr GR64:$src2), sub_xmm)>;
2766
2767 //===----------------------------------------------------------------------===//
2768 // AVX-512 - Non-temporals
2769 //===----------------------------------------------------------------------===//
2770 let SchedRW = [WriteLoad] in {
2771   def VMOVNTDQAZrm : AVX512PI<0x2A, MRMSrcMem, (outs VR512:$dst),
2772                         (ins i512mem:$src), "vmovntdqa\t{$src, $dst|$dst, $src}",
2773                         [(set VR512:$dst, (int_x86_avx512_movntdqa addr:$src))],
2774                         SSEPackedInt>, EVEX, T8PD, EVEX_V512,
2775                         EVEX_CD8<64, CD8VF>;
2776
2777   let Predicates = [HasAVX512, HasVLX] in {
2778     def VMOVNTDQAZ256rm : AVX512PI<0x2A, MRMSrcMem, (outs VR256X:$dst),
2779                              (ins i256mem:$src),
2780                              "vmovntdqa\t{$src, $dst|$dst, $src}", [],
2781                              SSEPackedInt>, EVEX, T8PD, EVEX_V256,
2782                              EVEX_CD8<64, CD8VF>;
2783
2784     def VMOVNTDQAZ128rm : AVX512PI<0x2A, MRMSrcMem, (outs VR128X:$dst),
2785                              (ins i128mem:$src),
2786                              "vmovntdqa\t{$src, $dst|$dst, $src}", [],
2787                              SSEPackedInt>, EVEX, T8PD, EVEX_V128,
2788                              EVEX_CD8<64, CD8VF>;
2789   }
2790 }
2791
2792 multiclass avx512_movnt<bits<8> opc, string OpcodeStr, PatFrag st_frag,
2793                         ValueType OpVT, RegisterClass RC, X86MemOperand memop,
2794                         Domain d, InstrItinClass itin = IIC_SSE_MOVNT> {
2795   let SchedRW = [WriteStore], mayStore = 1,
2796       AddedComplexity = 400 in
2797   def mr : AVX512PI<opc, MRMDestMem, (outs), (ins memop:$dst, RC:$src),
2798                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
2799                     [(st_frag (OpVT RC:$src), addr:$dst)], d, itin>, EVEX;
2800 }
2801
2802 multiclass avx512_movnt_vl<bits<8> opc, string OpcodeStr, PatFrag st_frag,
2803                            string elty, string elsz, string vsz512,
2804                            string vsz256, string vsz128, Domain d,
2805                            Predicate prd, InstrItinClass itin = IIC_SSE_MOVNT> {
2806   let Predicates = [prd] in
2807   defm Z : avx512_movnt<opc, OpcodeStr, st_frag,
2808                         !cast<ValueType>("v"##vsz512##elty##elsz), VR512,
2809                         !cast<X86MemOperand>(elty##"512mem"), d, itin>,
2810                         EVEX_V512;
2811
2812   let Predicates = [prd, HasVLX] in {
2813     defm Z256 : avx512_movnt<opc, OpcodeStr, st_frag,
2814                              !cast<ValueType>("v"##vsz256##elty##elsz), VR256X,
2815                              !cast<X86MemOperand>(elty##"256mem"), d, itin>,
2816                              EVEX_V256;
2817
2818     defm Z128 : avx512_movnt<opc, OpcodeStr, st_frag,
2819                              !cast<ValueType>("v"##vsz128##elty##elsz), VR128X,
2820                              !cast<X86MemOperand>(elty##"128mem"), d, itin>,
2821                              EVEX_V128;
2822   }
2823 }
2824
2825 defm VMOVNTDQ : avx512_movnt_vl<0xE7, "vmovntdq", alignednontemporalstore,
2826                                 "i", "64", "8", "4", "2", SSEPackedInt,
2827                                 HasAVX512>, PD, EVEX_CD8<64, CD8VF>;
2828
2829 defm VMOVNTPD : avx512_movnt_vl<0x2B, "vmovntpd", alignednontemporalstore,
2830                                 "f", "64", "8", "4", "2", SSEPackedDouble,
2831                                 HasAVX512>, PD, VEX_W, EVEX_CD8<64, CD8VF>;
2832
2833 defm VMOVNTPS : avx512_movnt_vl<0x2B, "vmovntps", alignednontemporalstore,
2834                                 "f", "32", "16", "8", "4", SSEPackedSingle,
2835                                 HasAVX512>, PS, EVEX_CD8<32, CD8VF>;
2836
2837 //===----------------------------------------------------------------------===//
2838 // AVX-512 - Integer arithmetic
2839 //
2840 multiclass avx512_binop_rm<bits<8> opc, string OpcodeStr, SDNode OpNode,
2841                            X86VectorVTInfo _, OpndItins itins,
2842                            bit IsCommutable = 0> {
2843   defm rr : AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
2844                     (ins _.RC:$src1, _.RC:$src2), OpcodeStr##_.Suffix,
2845                     "$src2, $src1", "$src1, $src2",
2846                     (_.VT (OpNode _.RC:$src1, _.RC:$src2)),
2847                     "", itins.rr, IsCommutable>,
2848             AVX512BIBase, EVEX_4V;
2849
2850   let mayLoad = 1 in
2851     defm rm : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
2852                     (ins _.RC:$src1, _.MemOp:$src2), OpcodeStr##_.Suffix,
2853                     "$src2, $src1", "$src1, $src2",
2854                     (_.VT (OpNode _.RC:$src1,
2855                                   (bitconvert (_.LdFrag addr:$src2)))),
2856                     "", itins.rm>,
2857               AVX512BIBase, EVEX_4V;
2858 }
2859
2860 multiclass avx512_binop_rmb<bits<8> opc, string OpcodeStr, SDNode OpNode,
2861                             X86VectorVTInfo _, OpndItins itins,
2862                             bit IsCommutable = 0> :
2863            avx512_binop_rm<opc, OpcodeStr, OpNode, _, itins, IsCommutable> {
2864   let mayLoad = 1 in
2865     defm rmb : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
2866                     (ins _.RC:$src1, _.ScalarMemOp:$src2), OpcodeStr##_.Suffix,
2867                     "${src2}"##_.BroadcastStr##", $src1",
2868                     "$src1, ${src2}"##_.BroadcastStr,
2869                     (_.VT (OpNode _.RC:$src1,
2870                                   (X86VBroadcast
2871                                       (_.ScalarLdFrag addr:$src2)))),
2872                     "", itins.rm>,
2873                AVX512BIBase, EVEX_4V, EVEX_B;
2874 }
2875
2876 multiclass avx512_binop_rm_vl<bits<8> opc, string OpcodeStr, SDNode OpNode,
2877                               AVX512VLVectorVTInfo VTInfo, OpndItins itins,
2878                               Predicate prd, bit IsCommutable = 0> {
2879   let Predicates = [prd] in
2880     defm Z : avx512_binop_rm<opc, OpcodeStr, OpNode, VTInfo.info512, itins,
2881                              IsCommutable>, EVEX_V512;
2882
2883   let Predicates = [prd, HasVLX] in {
2884     defm Z256 : avx512_binop_rm<opc, OpcodeStr, OpNode, VTInfo.info256, itins,
2885                              IsCommutable>, EVEX_V256;
2886     defm Z128 : avx512_binop_rm<opc, OpcodeStr, OpNode, VTInfo.info128, itins,
2887                              IsCommutable>, EVEX_V128;
2888   }
2889 }
2890
2891 multiclass avx512_binop_rmb_vl<bits<8> opc, string OpcodeStr, SDNode OpNode,
2892                                AVX512VLVectorVTInfo VTInfo, OpndItins itins,
2893                                Predicate prd, bit IsCommutable = 0> {
2894   let Predicates = [prd] in
2895     defm Z : avx512_binop_rmb<opc, OpcodeStr, OpNode, VTInfo.info512, itins,
2896                              IsCommutable>, EVEX_V512;
2897
2898   let Predicates = [prd, HasVLX] in {
2899     defm Z256 : avx512_binop_rmb<opc, OpcodeStr, OpNode, VTInfo.info256, itins,
2900                              IsCommutable>, EVEX_V256;
2901     defm Z128 : avx512_binop_rmb<opc, OpcodeStr, OpNode, VTInfo.info128, itins,
2902                              IsCommutable>, EVEX_V128;
2903   }
2904 }
2905
2906 multiclass avx512_binop_rm_vl_q<bits<8> opc, string OpcodeStr, SDNode OpNode,
2907                                 OpndItins itins, Predicate prd,
2908                                 bit IsCommutable = 0> {
2909   defm NAME : avx512_binop_rmb_vl<opc, OpcodeStr, OpNode, avx512vl_i64_info,
2910                                itins, prd, IsCommutable>,
2911                                VEX_W, EVEX_CD8<64, CD8VF>;
2912 }
2913
2914 multiclass avx512_binop_rm_vl_d<bits<8> opc, string OpcodeStr, SDNode OpNode,
2915                                 OpndItins itins, Predicate prd,
2916                                 bit IsCommutable = 0> {
2917   defm NAME : avx512_binop_rmb_vl<opc, OpcodeStr, OpNode, avx512vl_i32_info,
2918                                itins, prd, IsCommutable>, EVEX_CD8<32, CD8VF>;
2919 }
2920
2921 multiclass avx512_binop_rm_vl_w<bits<8> opc, string OpcodeStr, SDNode OpNode,
2922                                 OpndItins itins, Predicate prd,
2923                                 bit IsCommutable = 0> {
2924   defm NAME : avx512_binop_rm_vl<opc, OpcodeStr, OpNode, avx512vl_i16_info,
2925                               itins, prd, IsCommutable>, EVEX_CD8<16, CD8VF>;
2926 }
2927
2928 multiclass avx512_binop_rm_vl_b<bits<8> opc, string OpcodeStr, SDNode OpNode,
2929                                 OpndItins itins, Predicate prd,
2930                                 bit IsCommutable = 0> {
2931   defm NAME : avx512_binop_rm_vl<opc, OpcodeStr, OpNode, avx512vl_i8_info,
2932                               itins, prd, IsCommutable>, EVEX_CD8<8, CD8VF>;
2933 }
2934
2935 multiclass avx512_binop_rm_vl_dq<bits<8> opc_d, bits<8> opc_q, string OpcodeStr,
2936                                  SDNode OpNode, OpndItins itins, Predicate prd,
2937                                  bit IsCommutable = 0> {
2938   defm Q : avx512_binop_rm_vl_q<opc_q, OpcodeStr, OpNode, itins, prd,
2939                                    IsCommutable>;
2940
2941   defm D : avx512_binop_rm_vl_d<opc_d, OpcodeStr, OpNode, itins, prd,
2942                                    IsCommutable>;
2943 }
2944
2945 multiclass avx512_binop_rm_vl_bw<bits<8> opc_b, bits<8> opc_w, string OpcodeStr,
2946                                  SDNode OpNode, OpndItins itins, Predicate prd,
2947                                  bit IsCommutable = 0> {
2948   defm W : avx512_binop_rm_vl_w<opc_w, OpcodeStr, OpNode, itins, prd,
2949                                    IsCommutable>;
2950
2951   defm B : avx512_binop_rm_vl_b<opc_b, OpcodeStr, OpNode, itins, prd,
2952                                    IsCommutable>;
2953 }
2954
2955 multiclass avx512_binop_rm_vl_all<bits<8> opc_b, bits<8> opc_w,
2956                                   bits<8> opc_d, bits<8> opc_q,
2957                                   string OpcodeStr, SDNode OpNode,
2958                                   OpndItins itins, bit IsCommutable = 0> {
2959   defm NAME : avx512_binop_rm_vl_dq<opc_d, opc_q, OpcodeStr, OpNode,
2960                                     itins, HasAVX512, IsCommutable>,
2961               avx512_binop_rm_vl_bw<opc_b, opc_w, OpcodeStr, OpNode,
2962                                     itins, HasBWI, IsCommutable>;
2963 }
2964
2965 multiclass avx512_binop_rm2<bits<8> opc, string OpcodeStr, ValueType DstVT,
2966                             ValueType SrcVT, RegisterClass KRC, RegisterClass RC,
2967                             PatFrag memop_frag, X86MemOperand x86memop,
2968                             PatFrag scalar_mfrag, X86MemOperand x86scalar_mop,
2969                             string BrdcstStr, OpndItins itins, bit IsCommutable = 0> {
2970   let isCommutable = IsCommutable in
2971   {
2972     def rr : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
2973        (ins RC:$src1, RC:$src2),
2974        !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2975        []>, EVEX_4V;
2976     def rrk : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
2977                (ins KRC:$mask, RC:$src1, RC:$src2),
2978                !strconcat(OpcodeStr,
2979                   "\t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
2980                [], itins.rr>, EVEX_4V, EVEX_K;
2981     def rrkz : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
2982                 (ins KRC:$mask, RC:$src1, RC:$src2),
2983                 !strconcat(OpcodeStr, "\t{$src2, $src1, $dst {${mask}} {z}" ,
2984                     "|$dst {${mask}} {z}, $src1, $src2}"),
2985                 [], itins.rr>, EVEX_4V, EVEX_KZ;
2986   }
2987   let mayLoad = 1 in {
2988     def rm : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2989               (ins RC:$src1, x86memop:$src2),
2990               !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2991               []>, EVEX_4V;
2992     def rmk : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2993                (ins KRC:$mask, RC:$src1, x86memop:$src2),
2994                !strconcat(OpcodeStr,
2995                    "\t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
2996                [], itins.rm>, EVEX_4V, EVEX_K;
2997     def rmkz : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2998                 (ins KRC:$mask, RC:$src1, x86memop:$src2),
2999                 !strconcat(OpcodeStr,
3000                     "\t{$src2, $src1, $dst {${mask}} {z}|$dst {${mask}} {z}, $src1, $src2}"),
3001                 [], itins.rm>, EVEX_4V, EVEX_KZ;
3002     def rmb : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
3003                (ins RC:$src1, x86scalar_mop:$src2),
3004                !strconcat(OpcodeStr, "\t{${src2}", BrdcstStr,
3005                           ", $src1, $dst|$dst, $src1, ${src2}", BrdcstStr, "}"),
3006                [], itins.rm>, EVEX_4V, EVEX_B;
3007     def rmbk : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
3008                 (ins KRC:$mask, RC:$src1, x86scalar_mop:$src2),
3009                 !strconcat(OpcodeStr, "\t{${src2}", BrdcstStr,
3010                            ", $src1, $dst {${mask}}|$dst {${mask}}, $src1, ${src2}",
3011                            BrdcstStr, "}"),
3012                 [], itins.rm>, EVEX_4V, EVEX_B, EVEX_K;
3013     def rmbkz : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
3014                  (ins KRC:$mask, RC:$src1, x86scalar_mop:$src2),
3015                  !strconcat(OpcodeStr, "\t{${src2}", BrdcstStr,
3016                             ", $src1, $dst {${mask}} {z}|$dst {${mask}} {z}, $src1, ${src2}",
3017                             BrdcstStr, "}"),
3018                  [], itins.rm>, EVEX_4V, EVEX_B, EVEX_KZ;
3019   }
3020 }
3021
3022 defm VPADD : avx512_binop_rm_vl_all<0xFC, 0xFD, 0xFE, 0xD4, "vpadd", add,
3023                                     SSE_INTALU_ITINS_P, 1>;
3024 defm VPSUB : avx512_binop_rm_vl_all<0xF8, 0xF9, 0xFA, 0xFB, "vpsub", sub,
3025                                     SSE_INTALU_ITINS_P, 0>;
3026 defm VPMULLD : avx512_binop_rm_vl_d<0x40, "vpmull", mul,
3027                                    SSE_INTALU_ITINS_P, HasAVX512, 1>, T8PD;
3028 defm VPMULLW : avx512_binop_rm_vl_w<0xD5, "vpmull", mul,
3029                                    SSE_INTALU_ITINS_P, HasBWI, 1>;
3030 defm VPMULLQ : avx512_binop_rm_vl_q<0x40, "vpmull", mul,
3031                                    SSE_INTALU_ITINS_P, HasDQI, 1>, T8PD;
3032
3033 defm VPMULDQZ : avx512_binop_rm2<0x28, "vpmuldq", v8i64, v16i32, VK8WM, VR512,
3034                    memopv8i64, i512mem, loadi64, i64mem, "{1to8}",
3035                    SSE_INTALU_ITINS_P, 1>, T8PD, EVEX_V512,
3036                    EVEX_CD8<64, CD8VF>, VEX_W;
3037
3038 defm VPMULUDQZ : avx512_binop_rm2<0xF4, "vpmuludq", v8i64, v16i32, VK8WM, VR512,
3039                    memopv8i64, i512mem, loadi64, i64mem, "{1to8}",
3040                    SSE_INTMUL_ITINS_P, 1>, EVEX_V512, EVEX_CD8<64, CD8VF>, VEX_W;
3041
3042 def : Pat<(v8i64 (X86pmuludq (v16i32 VR512:$src1), (v16i32 VR512:$src2))),
3043           (VPMULUDQZrr VR512:$src1, VR512:$src2)>;
3044
3045 def : Pat<(v8i64 (int_x86_avx512_mask_pmulu_dq_512 (v16i32 VR512:$src1),
3046            (v16i32 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
3047           (VPMULUDQZrr VR512:$src1, VR512:$src2)>;
3048 def : Pat<(v8i64 (int_x86_avx512_mask_pmul_dq_512 (v16i32 VR512:$src1),
3049            (v16i32 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
3050           (VPMULDQZrr VR512:$src1, VR512:$src2)>;
3051
3052 defm VPMAXSB : avx512_binop_rm_vl_b<0x3C, "vpmaxs", X86smax,
3053                                      SSE_INTALU_ITINS_P, HasBWI, 1>, T8PD;
3054 defm VPMAXSW : avx512_binop_rm_vl_w<0xEE, "vpmaxs", X86smax,
3055                                      SSE_INTALU_ITINS_P, HasBWI, 1>;
3056 defm VPMAXS : avx512_binop_rm_vl_dq<0x3D, 0x3D, "vpmaxs", X86smax,
3057                                      SSE_INTALU_ITINS_P, HasAVX512, 1>, T8PD;
3058
3059 defm VPMAXUB : avx512_binop_rm_vl_b<0xDE, "vpmaxu", X86umax,
3060                                      SSE_INTALU_ITINS_P, HasBWI, 1>;
3061 defm VPMAXUW : avx512_binop_rm_vl_w<0x3E, "vpmaxu", X86umax,
3062                                      SSE_INTALU_ITINS_P, HasBWI, 1>, T8PD;
3063 defm VPMAXU : avx512_binop_rm_vl_dq<0x3F, 0x3F, "vpmaxu", X86umax,
3064                                      SSE_INTALU_ITINS_P, HasAVX512, 1>, T8PD;
3065
3066 defm VPMINSB : avx512_binop_rm_vl_b<0x38, "vpmins", X86smin,
3067                                      SSE_INTALU_ITINS_P, HasBWI, 1>, T8PD;
3068 defm VPMINSW : avx512_binop_rm_vl_w<0xEA, "vpmins", X86smin,
3069                                      SSE_INTALU_ITINS_P, HasBWI, 1>;
3070 defm VPMINS : avx512_binop_rm_vl_dq<0x39, 0x39, "vpmins", X86smin,
3071                                      SSE_INTALU_ITINS_P, HasAVX512, 1>, T8PD;
3072
3073 defm VPMINUB : avx512_binop_rm_vl_b<0xDA, "vpminu", X86umin,
3074                                      SSE_INTALU_ITINS_P, HasBWI, 1>;
3075 defm VPMINUW : avx512_binop_rm_vl_w<0x3A, "vpminu", X86umin,
3076                                      SSE_INTALU_ITINS_P, HasBWI, 1>, T8PD;
3077 defm VPMINU : avx512_binop_rm_vl_dq<0x3B, 0x3B, "vpminu", X86umin,
3078                                      SSE_INTALU_ITINS_P, HasAVX512, 1>, T8PD;
3079
3080 def : Pat <(v16i32 (int_x86_avx512_mask_pmaxs_d_512 (v16i32 VR512:$src1),
3081                     (v16i32 VR512:$src2), (v16i32 immAllZerosV), (i16 -1))),
3082            (VPMAXSDZrr VR512:$src1, VR512:$src2)>;
3083 def : Pat <(v16i32 (int_x86_avx512_mask_pmaxu_d_512 (v16i32 VR512:$src1),
3084                     (v16i32 VR512:$src2), (v16i32 immAllZerosV), (i16 -1))),
3085            (VPMAXUDZrr VR512:$src1, VR512:$src2)>;
3086 def : Pat <(v8i64 (int_x86_avx512_mask_pmaxs_q_512 (v8i64 VR512:$src1),
3087                 (v8i64 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
3088            (VPMAXSQZrr VR512:$src1, VR512:$src2)>;
3089 def : Pat <(v8i64 (int_x86_avx512_mask_pmaxu_q_512 (v8i64 VR512:$src1),
3090                 (v8i64 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
3091            (VPMAXUQZrr VR512:$src1, VR512:$src2)>;
3092 def : Pat <(v16i32 (int_x86_avx512_mask_pmins_d_512 (v16i32 VR512:$src1),
3093                     (v16i32 VR512:$src2), (v16i32 immAllZerosV), (i16 -1))),
3094            (VPMINSDZrr VR512:$src1, VR512:$src2)>;
3095 def : Pat <(v16i32 (int_x86_avx512_mask_pminu_d_512 (v16i32 VR512:$src1),
3096                     (v16i32 VR512:$src2), (v16i32 immAllZerosV), (i16 -1))),
3097            (VPMINUDZrr VR512:$src1, VR512:$src2)>;
3098 def : Pat <(v8i64 (int_x86_avx512_mask_pmins_q_512 (v8i64 VR512:$src1),
3099                 (v8i64 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
3100            (VPMINSQZrr VR512:$src1, VR512:$src2)>;
3101 def : Pat <(v8i64 (int_x86_avx512_mask_pminu_q_512 (v8i64 VR512:$src1),
3102                 (v8i64 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
3103            (VPMINUQZrr VR512:$src1, VR512:$src2)>;
3104 //===----------------------------------------------------------------------===//
3105 // AVX-512 - Unpack Instructions
3106 //===----------------------------------------------------------------------===//
3107
3108 multiclass avx512_unpack_fp<bits<8> opc, SDNode OpNode, ValueType vt,
3109                                    PatFrag mem_frag, RegisterClass RC,
3110                                    X86MemOperand x86memop, string asm,
3111                                    Domain d> {
3112     def rr : AVX512PI<opc, MRMSrcReg,
3113                 (outs RC:$dst), (ins RC:$src1, RC:$src2),
3114                 asm, [(set RC:$dst,
3115                            (vt (OpNode RC:$src1, RC:$src2)))],
3116                            d>, EVEX_4V;
3117     def rm : AVX512PI<opc, MRMSrcMem,
3118                 (outs RC:$dst), (ins RC:$src1, x86memop:$src2),
3119                 asm, [(set RC:$dst,
3120                        (vt (OpNode RC:$src1,
3121                             (bitconvert (mem_frag addr:$src2)))))],
3122                         d>, EVEX_4V;
3123 }
3124
3125 defm VUNPCKHPSZ: avx512_unpack_fp<0x15, X86Unpckh, v16f32, memopv8f64,
3126       VR512, f512mem, "vunpckhps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3127       SSEPackedSingle>, PS, EVEX_V512, EVEX_CD8<32, CD8VF>;
3128 defm VUNPCKHPDZ: avx512_unpack_fp<0x15, X86Unpckh, v8f64, memopv8f64,
3129       VR512, f512mem, "vunpckhpd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3130       SSEPackedDouble>, PD, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
3131 defm VUNPCKLPSZ: avx512_unpack_fp<0x14, X86Unpckl, v16f32, memopv8f64,
3132       VR512, f512mem, "vunpcklps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3133       SSEPackedSingle>, PS, EVEX_V512, EVEX_CD8<32, CD8VF>;
3134 defm VUNPCKLPDZ: avx512_unpack_fp<0x14, X86Unpckl, v8f64, memopv8f64,
3135       VR512, f512mem, "vunpcklpd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3136       SSEPackedDouble>, PD, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
3137
3138 multiclass avx512_unpack_int<bits<8> opc, string OpcodeStr, SDNode OpNode,
3139                         ValueType OpVT, RegisterClass RC, PatFrag memop_frag,
3140                         X86MemOperand x86memop> {
3141   def rr : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
3142        (ins RC:$src1, RC:$src2),
3143        !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3144        [(set RC:$dst, (OpVT (OpNode (OpVT RC:$src1), (OpVT RC:$src2))))],
3145        IIC_SSE_UNPCK>, EVEX_4V;
3146   def rm : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
3147        (ins RC:$src1, x86memop:$src2),
3148        !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3149        [(set RC:$dst, (OpVT (OpNode (OpVT RC:$src1),
3150                                      (bitconvert (memop_frag addr:$src2)))))],
3151                                      IIC_SSE_UNPCK>, EVEX_4V;
3152 }
3153 defm VPUNPCKLDQZ  : avx512_unpack_int<0x62, "vpunpckldq", X86Unpckl, v16i32,
3154                                 VR512, memopv16i32, i512mem>, EVEX_V512,
3155                                 EVEX_CD8<32, CD8VF>;
3156 defm VPUNPCKLQDQZ : avx512_unpack_int<0x6C, "vpunpcklqdq", X86Unpckl, v8i64,
3157                                 VR512, memopv8i64, i512mem>, EVEX_V512,
3158                                 VEX_W, EVEX_CD8<64, CD8VF>;
3159 defm VPUNPCKHDQZ  : avx512_unpack_int<0x6A, "vpunpckhdq", X86Unpckh, v16i32,
3160                                 VR512, memopv16i32, i512mem>, EVEX_V512,
3161                                 EVEX_CD8<32, CD8VF>;
3162 defm VPUNPCKHQDQZ : avx512_unpack_int<0x6D, "vpunpckhqdq", X86Unpckh, v8i64,
3163                                 VR512, memopv8i64, i512mem>, EVEX_V512,
3164                                 VEX_W, EVEX_CD8<64, CD8VF>;
3165 //===----------------------------------------------------------------------===//
3166 // AVX-512 - PSHUFD
3167 //
3168
3169 multiclass avx512_pshuf_imm<bits<8> opc, string OpcodeStr, RegisterClass RC,
3170                          SDNode OpNode, PatFrag mem_frag,
3171                          X86MemOperand x86memop, ValueType OpVT> {
3172   def ri : AVX512Ii8<opc, MRMSrcReg, (outs RC:$dst),
3173                      (ins RC:$src1, u8imm:$src2),
3174                      !strconcat(OpcodeStr,
3175                          "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3176                      [(set RC:$dst,
3177                        (OpVT (OpNode RC:$src1, (i8 imm:$src2))))]>,
3178                      EVEX;
3179   def mi : AVX512Ii8<opc, MRMSrcMem, (outs RC:$dst),
3180                      (ins x86memop:$src1, u8imm:$src2),
3181                      !strconcat(OpcodeStr,
3182                          "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3183                      [(set RC:$dst,
3184                        (OpVT (OpNode (mem_frag addr:$src1),
3185                               (i8 imm:$src2))))]>, EVEX;
3186 }
3187
3188 defm VPSHUFDZ : avx512_pshuf_imm<0x70, "vpshufd", VR512, X86PShufd, memopv16i32,
3189                       i512mem, v16i32>, PD, EVEX_V512, EVEX_CD8<32, CD8VF>;
3190
3191 //===----------------------------------------------------------------------===//
3192 // AVX-512  Logical Instructions
3193 //===----------------------------------------------------------------------===//
3194
3195 defm VPAND : avx512_binop_rm_vl_dq<0xDB, 0xDB, "vpand", and,
3196                                   SSE_INTALU_ITINS_P, HasAVX512, 1>;
3197 defm VPOR : avx512_binop_rm_vl_dq<0xEB, 0xEB, "vpor", or,
3198                                   SSE_INTALU_ITINS_P, HasAVX512, 1>;
3199 defm VPXOR : avx512_binop_rm_vl_dq<0xEF, 0xEF, "vpxor", xor,
3200                                   SSE_INTALU_ITINS_P, HasAVX512, 1>;
3201 defm VPANDN : avx512_binop_rm_vl_dq<0xDF, 0xDF, "vpandn", X86andnp,
3202                                   SSE_INTALU_ITINS_P, HasAVX512, 1>;
3203
3204 //===----------------------------------------------------------------------===//
3205 // AVX-512  FP arithmetic
3206 //===----------------------------------------------------------------------===//
3207
3208 multiclass avx512_binop_s<bits<8> opc, string OpcodeStr, SDNode OpNode,
3209                                   SizeItins itins> {
3210   defm SSZ : sse12_fp_scalar<opc, !strconcat(OpcodeStr, "ss"), OpNode, FR32X,
3211                              f32mem, itins.s, 0>, XS, EVEX_4V, VEX_LIG,
3212                              EVEX_CD8<32, CD8VT1>;
3213   defm SDZ : sse12_fp_scalar<opc, !strconcat(OpcodeStr, "sd"), OpNode, FR64X,
3214                              f64mem, itins.d, 0>, XD, VEX_W, EVEX_4V, VEX_LIG,
3215                              EVEX_CD8<64, CD8VT1>;
3216 }
3217
3218 let isCommutable = 1 in {
3219 defm VADD : avx512_binop_s<0x58, "add", fadd, SSE_ALU_ITINS_S>;
3220 defm VMUL : avx512_binop_s<0x59, "mul", fmul, SSE_ALU_ITINS_S>;
3221 defm VMIN : avx512_binop_s<0x5D, "min", X86fmin, SSE_ALU_ITINS_S>;
3222 defm VMAX : avx512_binop_s<0x5F, "max", X86fmax, SSE_ALU_ITINS_S>;
3223 }
3224 let isCommutable = 0 in {
3225 defm VSUB : avx512_binop_s<0x5C, "sub", fsub, SSE_ALU_ITINS_S>;
3226 defm VDIV : avx512_binop_s<0x5E, "div", fdiv, SSE_ALU_ITINS_S>;
3227 }
3228
3229 multiclass avx512_fp_packed<bits<8> opc, string OpcodeStr, SDNode OpNode,
3230                             X86VectorVTInfo _, bit IsCommutable> {
3231   defm rr: AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
3232                   (ins _.RC:$src1, _.RC:$src2), OpcodeStr##_.Suffix,
3233                   "$src2, $src1", "$src1, $src2",
3234                   (_.VT (OpNode _.RC:$src1, _.RC:$src2))>, EVEX_4V;
3235   let mayLoad = 1 in {
3236     defm rm: AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
3237                     (ins _.RC:$src1, _.MemOp:$src2), OpcodeStr##_.Suffix,
3238                     "$src2, $src1", "$src1, $src2",
3239                     (OpNode _.RC:$src1, (_.LdFrag addr:$src2))>, EVEX_4V;
3240     defm rmb: AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
3241                      (ins _.RC:$src1, _.ScalarMemOp:$src2), OpcodeStr##_.Suffix,
3242                      "${src2}"##_.BroadcastStr##", $src1",
3243                      "$src1, ${src2}"##_.BroadcastStr,
3244                      (OpNode  _.RC:$src1, (_.VT (X86VBroadcast
3245                                                 (_.ScalarLdFrag addr:$src2))))>,
3246                      EVEX_4V, EVEX_B;
3247   }//let mayLoad = 1
3248 }
3249
3250 multiclass avx512_fp_binop_p<bits<8> opc, string OpcodeStr, SDNode OpNode,
3251                              bit IsCommutable = 0> {
3252   defm PSZ : avx512_fp_packed<opc, OpcodeStr, OpNode, v16f32_info,
3253                               IsCommutable>, EVEX_V512, PS,
3254                               EVEX_CD8<32, CD8VF>;
3255   defm PDZ : avx512_fp_packed<opc, OpcodeStr, OpNode, v8f64_info,
3256                               IsCommutable>, EVEX_V512, PD, VEX_W,
3257                               EVEX_CD8<64, CD8VF>;
3258
3259     // Define only if AVX512VL feature is present.
3260   let Predicates = [HasVLX] in {
3261     defm PSZ128 : avx512_fp_packed<opc, OpcodeStr, OpNode, v4f32x_info,
3262                                    IsCommutable>, EVEX_V128, PS,
3263                                    EVEX_CD8<32, CD8VF>;
3264     defm PSZ256 : avx512_fp_packed<opc, OpcodeStr, OpNode, v8f32x_info,
3265                                    IsCommutable>, EVEX_V256, PS,
3266                                    EVEX_CD8<32, CD8VF>;
3267     defm PDZ128 : avx512_fp_packed<opc, OpcodeStr, OpNode, v2f64x_info,
3268                                    IsCommutable>, EVEX_V128, PD, VEX_W,
3269                                    EVEX_CD8<64, CD8VF>;
3270     defm PDZ256 : avx512_fp_packed<opc, OpcodeStr, OpNode, v4f64x_info,
3271                                    IsCommutable>, EVEX_V256, PD, VEX_W,
3272                                    EVEX_CD8<64, CD8VF>;
3273   }
3274 }
3275
3276 defm VADD : avx512_fp_binop_p<0x58, "vadd", fadd, 1>;
3277 defm VMUL : avx512_fp_binop_p<0x59, "vmul", fmul, 1>;
3278 defm VMIN : avx512_fp_binop_p<0x5D, "vmin", X86fmin, 1>;
3279 defm VMAX : avx512_fp_binop_p<0x5F, "vmax", X86fmax, 1>;
3280 defm VSUB : avx512_fp_binop_p<0x5C, "vsub", fsub>;
3281 defm VDIV : avx512_fp_binop_p<0x5E, "vdiv", fdiv>;
3282
3283 def : Pat<(v16f32 (int_x86_avx512_mask_max_ps_512 (v16f32 VR512:$src1),
3284                    (v16f32 VR512:$src2), (bc_v16f32 (v16i32 immAllZerosV)),
3285                    (i16 -1), FROUND_CURRENT)),
3286           (VMAXPSZrr VR512:$src1, VR512:$src2)>;
3287
3288 def : Pat<(v8f64 (int_x86_avx512_mask_max_pd_512 (v8f64 VR512:$src1),
3289                    (v8f64 VR512:$src2), (bc_v8f64 (v16i32 immAllZerosV)),
3290                    (i8 -1), FROUND_CURRENT)),
3291           (VMAXPDZrr VR512:$src1, VR512:$src2)>;
3292
3293 def : Pat<(v16f32 (int_x86_avx512_mask_min_ps_512 (v16f32 VR512:$src1),
3294                    (v16f32 VR512:$src2), (bc_v16f32 (v16i32 immAllZerosV)),
3295                    (i16 -1), FROUND_CURRENT)),
3296           (VMINPSZrr VR512:$src1, VR512:$src2)>;
3297
3298 def : Pat<(v8f64 (int_x86_avx512_mask_min_pd_512 (v8f64 VR512:$src1),
3299                    (v8f64 VR512:$src2), (bc_v8f64 (v16i32 immAllZerosV)),
3300                    (i8 -1), FROUND_CURRENT)),
3301           (VMINPDZrr VR512:$src1, VR512:$src2)>;
3302 //===----------------------------------------------------------------------===//
3303 // AVX-512  VPTESTM instructions
3304 //===----------------------------------------------------------------------===//
3305
3306 multiclass avx512_vptest<bits<8> opc, string OpcodeStr, RegisterClass KRC,
3307               RegisterClass RC, X86MemOperand x86memop, PatFrag memop_frag,
3308               SDNode OpNode, ValueType vt> {
3309   def rr : AVX512PI<opc, MRMSrcReg,
3310              (outs KRC:$dst), (ins RC:$src1, RC:$src2),
3311              !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3312              [(set KRC:$dst, (OpNode (vt RC:$src1), (vt RC:$src2)))],
3313              SSEPackedInt>, EVEX_4V;
3314   def rm : AVX512PI<opc, MRMSrcMem,
3315              (outs KRC:$dst), (ins RC:$src1, x86memop:$src2),
3316              !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3317              [(set KRC:$dst, (OpNode (vt RC:$src1),
3318               (bitconvert (memop_frag addr:$src2))))], SSEPackedInt>, EVEX_4V;
3319 }
3320
3321 defm VPTESTMDZ  : avx512_vptest<0x27, "vptestmd", VK16, VR512,  f512mem,
3322                               memopv16i32, X86testm, v16i32>, T8PD, EVEX_V512,
3323                               EVEX_CD8<32, CD8VF>;
3324 defm VPTESTMQZ  : avx512_vptest<0x27, "vptestmq", VK8, VR512,  f512mem,
3325                               memopv8i64, X86testm, v8i64>, T8PD, EVEX_V512, VEX_W,
3326                               EVEX_CD8<64, CD8VF>;
3327
3328 let Predicates = [HasCDI] in {
3329 defm VPTESTNMDZ  : avx512_vptest<0x27, "vptestnmd", VK16, VR512,  f512mem,
3330                               memopv16i32, X86testnm, v16i32>, T8XS, EVEX_V512,
3331                               EVEX_CD8<32, CD8VF>;
3332 defm VPTESTNMQZ  : avx512_vptest<0x27, "vptestnmq", VK8, VR512,  f512mem,
3333                               memopv8i64, X86testnm, v8i64>, T8XS, EVEX_V512, VEX_W,
3334                               EVEX_CD8<64, CD8VF>;
3335 }
3336
3337 def : Pat <(i16 (int_x86_avx512_mask_ptestm_d_512 (v16i32 VR512:$src1),
3338                  (v16i32 VR512:$src2), (i16 -1))),
3339                  (COPY_TO_REGCLASS (VPTESTMDZrr VR512:$src1, VR512:$src2), GR16)>;
3340
3341 def : Pat <(i8 (int_x86_avx512_mask_ptestm_q_512 (v8i64 VR512:$src1),
3342                  (v8i64 VR512:$src2), (i8 -1))),
3343                  (COPY_TO_REGCLASS (VPTESTMQZrr VR512:$src1, VR512:$src2), GR8)>;
3344
3345 //===----------------------------------------------------------------------===//
3346 // AVX-512  Shift instructions
3347 //===----------------------------------------------------------------------===//
3348 multiclass avx512_shift_rmi<bits<8> opc, Format ImmFormR, Format ImmFormM,
3349                          string OpcodeStr, SDNode OpNode, X86VectorVTInfo _> {
3350   defm ri : AVX512_maskable<opc, ImmFormR, _, (outs _.RC:$dst),
3351                    (ins _.RC:$src1, u8imm:$src2), OpcodeStr,
3352                       "$src2, $src1", "$src1, $src2",
3353                    (_.VT (OpNode _.RC:$src1, (i8 imm:$src2))),
3354                    " ",  SSE_INTSHIFT_ITINS_P.rr>, AVX512BIi8Base, EVEX_4V;
3355   defm mi : AVX512_maskable<opc, ImmFormM, _, (outs _.RC:$dst),
3356                    (ins _.MemOp:$src1, u8imm:$src2), OpcodeStr,
3357                        "$src2, $src1", "$src1, $src2",
3358                    (_.VT (OpNode (_.MemOpFrag addr:$src1), (i8 imm:$src2))),
3359                    " ",  SSE_INTSHIFT_ITINS_P.rm>, AVX512BIi8Base, EVEX_4V;
3360 }
3361
3362 multiclass avx512_shift_rrm<bits<8> opc, string OpcodeStr, SDNode OpNode,
3363                             ValueType SrcVT, PatFrag bc_frag, X86VectorVTInfo _> {
3364    // src2 is always 128-bit
3365   defm rr : AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
3366                    (ins _.RC:$src1, VR128X:$src2), OpcodeStr,
3367                       "$src2, $src1", "$src1, $src2",
3368                    (_.VT (OpNode _.RC:$src1, (SrcVT VR128X:$src2))),
3369                    " ",  SSE_INTSHIFT_ITINS_P.rr>, AVX512BIBase, EVEX_4V;
3370   defm rm : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
3371                    (ins _.RC:$src1, i128mem:$src2), OpcodeStr,
3372                        "$src2, $src1", "$src1, $src2",
3373                    (_.VT (OpNode _.RC:$src1, (bc_frag (memopv2i64 addr:$src2)))),
3374                    " ",  SSE_INTSHIFT_ITINS_P.rm>, AVX512BIBase, EVEX_4V;
3375 }
3376
3377 multiclass avx512_shift_sizes<bits<8> opc, string OpcodeStr, SDNode OpNode,
3378                                   ValueType SrcVT, PatFrag bc_frag, X86VectorVTInfo _> {
3379   defm Z : avx512_shift_rrm<opc, OpcodeStr, OpNode, SrcVT, bc_frag, _>, EVEX_V512;
3380 }
3381
3382 multiclass avx512_shift_types<bits<8> opcd, bits<8> opcq, string OpcodeStr,
3383                                  SDNode OpNode> {
3384   defm D : avx512_shift_sizes<opcd, OpcodeStr#"d", OpNode, v4i32, bc_v4i32,
3385                                  v16i32_info>, EVEX_CD8<32, CD8VQ>;
3386   defm Q : avx512_shift_sizes<opcq, OpcodeStr#"q", OpNode, v2i64, bc_v2i64,
3387                                  v8i64_info>, EVEX_CD8<64, CD8VQ>, VEX_W;
3388 }
3389
3390 defm VPSRLDZ : avx512_shift_rmi<0x72, MRM2r, MRM2m, "vpsrld", X86vsrli,
3391                            v16i32_info>,
3392                            EVEX_V512, EVEX_CD8<32, CD8VF>;
3393 defm VPSRLQZ : avx512_shift_rmi<0x73, MRM2r, MRM2m, "vpsrlq", X86vsrli,
3394                            v8i64_info>, EVEX_V512,
3395                            EVEX_CD8<64, CD8VF>, VEX_W;
3396
3397 defm VPSLLDZ : avx512_shift_rmi<0x72, MRM6r, MRM6m, "vpslld", X86vshli,
3398                            v16i32_info>, EVEX_V512,
3399                            EVEX_CD8<32, CD8VF>;
3400 defm VPSLLQZ : avx512_shift_rmi<0x73, MRM6r, MRM6m, "vpsllq", X86vshli,
3401                            v8i64_info>, EVEX_V512,
3402                            EVEX_CD8<64, CD8VF>, VEX_W;
3403
3404 defm VPSRADZ : avx512_shift_rmi<0x72, MRM4r, MRM4m, "vpsrad", X86vsrai,
3405                            v16i32_info>,
3406                            EVEX_V512, EVEX_CD8<32, CD8VF>;
3407 defm VPSRAQZ : avx512_shift_rmi<0x72, MRM4r, MRM4m, "vpsraq", X86vsrai,
3408                            v8i64_info>, EVEX_V512,
3409                            EVEX_CD8<64, CD8VF>, VEX_W;
3410
3411 defm VPSLL : avx512_shift_types<0xF2, 0xF3, "vpsll", X86vshl>;
3412 defm VPSRA : avx512_shift_types<0xE2, 0xE2, "vpsra", X86vsra>;
3413 defm VPSRL : avx512_shift_types<0xD2, 0xD3, "vpsrl", X86vsrl>;
3414
3415 //===-------------------------------------------------------------------===//
3416 // Variable Bit Shifts
3417 //===-------------------------------------------------------------------===//
3418 multiclass avx512_var_shift<bits<8> opc, string OpcodeStr, SDNode OpNode,
3419                             X86VectorVTInfo _> {
3420   defm rr : AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
3421                    (ins _.RC:$src1, _.RC:$src2), OpcodeStr,
3422                       "$src2, $src1", "$src1, $src2",
3423                    (_.VT (OpNode _.RC:$src1, (_.VT _.RC:$src2))),
3424                    " ",  SSE_INTSHIFT_ITINS_P.rr>, AVX5128IBase, EVEX_4V;
3425   defm rm : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
3426                    (ins _.RC:$src1, _.MemOp:$src2), OpcodeStr,
3427                        "$src2, $src1", "$src1, $src2",
3428                    (_.VT (OpNode _.RC:$src1, (_.MemOpFrag addr:$src2))),
3429                    " ",  SSE_INTSHIFT_ITINS_P.rm>, AVX5128IBase, EVEX_4V;
3430 }
3431
3432 multiclass avx512_var_shift_sizes<bits<8> opc, string OpcodeStr, SDNode OpNode,
3433                                   AVX512VLVectorVTInfo _> {
3434   defm Z : avx512_var_shift<opc, OpcodeStr, OpNode, _.info512>, EVEX_V512;
3435 }
3436
3437 multiclass avx512_var_shift_types<bits<8> opc, string OpcodeStr,
3438                                  SDNode OpNode> {
3439   defm D : avx512_var_shift_sizes<opc, OpcodeStr#"d", OpNode,
3440                                  avx512vl_i32_info>, EVEX_CD8<32, CD8VQ>;
3441   defm Q : avx512_var_shift_sizes<opc, OpcodeStr#"q", OpNode,
3442                                  avx512vl_i64_info>, EVEX_CD8<64, CD8VQ>, VEX_W;
3443 }
3444
3445 defm VPSLLV : avx512_var_shift_types<0x47, "vpsllv", shl>;
3446 defm VPSRAV : avx512_var_shift_types<0x46, "vpsrav", sra>;
3447 defm VPSRLV : avx512_var_shift_types<0x45, "vpsrlv", srl>;
3448
3449 //===----------------------------------------------------------------------===//
3450 // AVX-512 - MOVDDUP
3451 //===----------------------------------------------------------------------===//
3452
3453 multiclass avx512_movddup<string OpcodeStr, RegisterClass RC, ValueType VT,
3454                         X86MemOperand x86memop, PatFrag memop_frag> {
3455 def rr  : AVX512PDI<0x12, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
3456                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
3457                     [(set RC:$dst, (VT (X86Movddup RC:$src)))]>, EVEX;
3458 def rm  : AVX512PDI<0x12, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
3459                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
3460                     [(set RC:$dst,
3461                       (VT (X86Movddup (memop_frag addr:$src))))]>, EVEX;
3462 }
3463
3464 defm VMOVDDUPZ : avx512_movddup<"vmovddup", VR512, v8f64, f512mem, memopv8f64>,
3465                  VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
3466 def : Pat<(X86Movddup (v8f64 (scalar_to_vector (loadf64 addr:$src)))),
3467           (VMOVDDUPZrm addr:$src)>;
3468
3469 //===---------------------------------------------------------------------===//
3470 // Replicate Single FP - MOVSHDUP and MOVSLDUP
3471 //===---------------------------------------------------------------------===//
3472 multiclass avx512_replicate_sfp<bits<8> op, SDNode OpNode, string OpcodeStr,
3473                               ValueType vt, RegisterClass RC, PatFrag mem_frag,
3474                               X86MemOperand x86memop> {
3475   def rr : AVX512XSI<op, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
3476                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
3477                       [(set RC:$dst, (vt (OpNode RC:$src)))]>, EVEX;
3478   let mayLoad = 1 in
3479   def rm : AVX512XSI<op, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
3480                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
3481                       [(set RC:$dst, (OpNode (mem_frag addr:$src)))]>, EVEX;
3482 }
3483
3484 defm VMOVSHDUPZ  : avx512_replicate_sfp<0x16, X86Movshdup, "vmovshdup",
3485                        v16f32, VR512, memopv16f32, f512mem>, EVEX_V512,
3486                        EVEX_CD8<32, CD8VF>;
3487 defm VMOVSLDUPZ  : avx512_replicate_sfp<0x12, X86Movsldup, "vmovsldup",
3488                        v16f32, VR512, memopv16f32, f512mem>, EVEX_V512,
3489                        EVEX_CD8<32, CD8VF>;
3490
3491 def : Pat<(v16i32 (X86Movshdup VR512:$src)), (VMOVSHDUPZrr VR512:$src)>;
3492 def : Pat<(v16i32 (X86Movshdup (memopv16i32 addr:$src))),
3493            (VMOVSHDUPZrm addr:$src)>;
3494 def : Pat<(v16i32 (X86Movsldup VR512:$src)), (VMOVSLDUPZrr VR512:$src)>;
3495 def : Pat<(v16i32 (X86Movsldup (memopv16i32 addr:$src))),
3496            (VMOVSLDUPZrm addr:$src)>;
3497
3498 //===----------------------------------------------------------------------===//
3499 // Move Low to High and High to Low packed FP Instructions
3500 //===----------------------------------------------------------------------===//
3501 def VMOVLHPSZrr : AVX512PSI<0x16, MRMSrcReg, (outs VR128X:$dst),
3502           (ins VR128X:$src1, VR128X:$src2),
3503           "vmovlhps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3504           [(set VR128X:$dst, (v4f32 (X86Movlhps VR128X:$src1, VR128X:$src2)))],
3505            IIC_SSE_MOV_LH>, EVEX_4V;
3506 def VMOVHLPSZrr : AVX512PSI<0x12, MRMSrcReg, (outs VR128X:$dst),
3507           (ins VR128X:$src1, VR128X:$src2),
3508           "vmovhlps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3509           [(set VR128X:$dst, (v4f32 (X86Movhlps VR128X:$src1, VR128X:$src2)))],
3510           IIC_SSE_MOV_LH>, EVEX_4V;
3511
3512 let Predicates = [HasAVX512] in {
3513   // MOVLHPS patterns
3514   def : Pat<(v4i32 (X86Movlhps VR128X:$src1, VR128X:$src2)),
3515             (VMOVLHPSZrr VR128X:$src1, VR128X:$src2)>;
3516   def : Pat<(v2i64 (X86Movlhps VR128X:$src1, VR128X:$src2)),
3517             (VMOVLHPSZrr (v2i64 VR128X:$src1), VR128X:$src2)>;
3518
3519   // MOVHLPS patterns
3520   def : Pat<(v4i32 (X86Movhlps VR128X:$src1, VR128X:$src2)),
3521             (VMOVHLPSZrr VR128X:$src1, VR128X:$src2)>;
3522 }
3523
3524 //===----------------------------------------------------------------------===//
3525 // FMA - Fused Multiply Operations
3526 //
3527
3528 let Constraints = "$src1 = $dst" in {
3529 // Omitting the parameter OpNode (= null_frag) disables ISel pattern matching.
3530 multiclass avx512_fma3p_rm<bits<8> opc, string OpcodeStr, X86VectorVTInfo _,
3531                            SDPatternOperator OpNode = null_frag> {
3532   defm r: AVX512_maskable_3src<opc, MRMSrcReg, _, (outs _.RC:$dst),
3533           (ins _.RC:$src2, _.RC:$src3),
3534           OpcodeStr, "$src3, $src2", "$src2, $src3",
3535           (_.VT (OpNode _.RC:$src1, _.RC:$src2, _.RC:$src3))>,
3536          AVX512FMA3Base;
3537
3538   let mayLoad = 1 in
3539   defm m: AVX512_maskable_3src<opc, MRMSrcMem, _, (outs _.RC:$dst),
3540             (ins _.RC:$src2, _.MemOp:$src3),
3541             OpcodeStr, "$src3, $src2", "$src2, $src3",
3542             (_.VT (OpNode _.RC:$src1, _.RC:$src2, (_.LdFrag addr:$src3)))>,
3543             AVX512FMA3Base;
3544
3545   defm mb: AVX512_maskable_3src<opc, MRMSrcMem, _, (outs _.RC:$dst),
3546               (ins _.RC:$src2, _.ScalarMemOp:$src3),
3547               OpcodeStr,   !strconcat("${src3}", _.BroadcastStr,", $src2"), !strconcat("$src2, ${src3}", _.BroadcastStr ),
3548               (OpNode _.RC:$src1, _.RC:$src2,(_.VT (X86VBroadcast (_.ScalarLdFrag addr:$src3))))>,
3549               AVX512FMA3Base, EVEX_B;
3550  }
3551 } // Constraints = "$src1 = $dst"
3552
3553 multiclass avx512_fma3p_forms<bits<8> opc213, bits<8> opc231,
3554                               string OpcodeStr, X86VectorVTInfo VTI,
3555                               SDPatternOperator OpNode> {
3556   defm v213r : avx512_fma3p_rm<opc213, !strconcat(OpcodeStr, "213", VTI.Suffix),
3557                               VTI, OpNode>, EVEX_CD8<VTI.EltSize, CD8VF>;
3558
3559   defm v231r : avx512_fma3p_rm<opc231, !strconcat(OpcodeStr, "231", VTI.Suffix),
3560                               VTI>, EVEX_CD8<VTI.EltSize, CD8VF>;
3561 }
3562
3563 multiclass avx512_fma3p<bits<8> opc213, bits<8> opc231,
3564                               string OpcodeStr,
3565                               SDPatternOperator OpNode> {
3566 let ExeDomain = SSEPackedSingle in {
3567     defm NAME##PSZ      : avx512_fma3p_forms<opc213, opc231, OpcodeStr,
3568                                              v16f32_info, OpNode>, EVEX_V512;
3569     defm NAME##PSZ256   : avx512_fma3p_forms<opc213, opc231, OpcodeStr,
3570                                              v8f32x_info, OpNode>, EVEX_V256;
3571     defm NAME##PSZ128   : avx512_fma3p_forms<opc213, opc231, OpcodeStr,
3572                                              v4f32x_info, OpNode>, EVEX_V128;
3573   }
3574 let ExeDomain = SSEPackedDouble in {
3575     defm  NAME##PDZ     : avx512_fma3p_forms<opc213, opc231, OpcodeStr,
3576                                              v8f64_info, OpNode>, EVEX_V512, VEX_W;
3577     defm  NAME##PDZ256  : avx512_fma3p_forms<opc213, opc231, OpcodeStr,
3578                                              v4f64x_info, OpNode>, EVEX_V256, VEX_W;
3579     defm  NAME##PDZ128  : avx512_fma3p_forms<opc213, opc231, OpcodeStr,
3580                                              v2f64x_info, OpNode>, EVEX_V128, VEX_W;
3581   }
3582 }
3583
3584 defm VFMADD    : avx512_fma3p<0xA8, 0xB8, "vfmadd", X86Fmadd>;
3585 defm VFMSUB    : avx512_fma3p<0xAA, 0xBA, "vfmsub", X86Fmsub>;
3586 defm VFMADDSUB : avx512_fma3p<0xA6, 0xB6, "vfmaddsub", X86Fmaddsub>;
3587 defm VFMSUBADD : avx512_fma3p<0xA7, 0xB7, "vfmsubadd", X86Fmsubadd>;
3588 defm VFNMADD   : avx512_fma3p<0xAC, 0xBC, "vfnmadd", X86Fnmadd>;
3589 defm VFNMSUB   : avx512_fma3p<0xAE, 0xBE, "vfnmsub", X86Fnmsub>;
3590
3591 let Constraints = "$src1 = $dst" in {
3592 multiclass avx512_fma3p_m132<bits<8> opc, string OpcodeStr, SDNode OpNode,
3593                              X86VectorVTInfo _> {
3594   let mayLoad = 1 in
3595   def m: AVX512FMA3<opc, MRMSrcMem, (outs _.RC:$dst),
3596           (ins _.RC:$src1, _.RC:$src3, _.MemOp:$src2),
3597           !strconcat(OpcodeStr, "\t{$src2, $src3, $dst|$dst, $src3, $src2}"),
3598           [(set _.RC:$dst, (_.VT (OpNode _.RC:$src1, (_.MemOpFrag addr:$src2),
3599                                                     _.RC:$src3)))]>;
3600    def mb: AVX512FMA3<opc, MRMSrcMem, (outs _.RC:$dst),
3601            (ins _.RC:$src1, _.RC:$src3, _.ScalarMemOp:$src2),
3602            !strconcat(OpcodeStr, "\t{${src2}", _.BroadcastStr,
3603             ", $src3, $dst|$dst, $src3, ${src2}", _.BroadcastStr, "}"),
3604            [(set _.RC:$dst,
3605                (OpNode _.RC:$src1, (_.VT (X86VBroadcast
3606                                             (_.ScalarLdFrag addr:$src2))),
3607                                    _.RC:$src3))]>, EVEX_B;
3608 }
3609 } // Constraints = "$src1 = $dst"
3610
3611
3612 multiclass avx512_fma3p_m132_f<bits<8> opc,
3613                               string OpcodeStr,
3614                               SDNode OpNode> {
3615
3616 let ExeDomain = SSEPackedSingle in {
3617     defm NAME##PSZ      : avx512_fma3p_m132<opc, OpcodeStr##ps,
3618                                              OpNode,v16f32_info>, EVEX_V512, EVEX_CD8<32, CD8VF>;
3619     defm NAME##PSZ256   : avx512_fma3p_m132<opc, OpcodeStr##ps,
3620                                              OpNode, v8f32x_info>, EVEX_V256, EVEX_CD8<32, CD8VF>;
3621     defm NAME##PSZ128   : avx512_fma3p_m132<opc, OpcodeStr##ps,
3622                                              OpNode, v4f32x_info>, EVEX_V128, EVEX_CD8<32, CD8VF>;
3623   }
3624 let ExeDomain = SSEPackedDouble in {
3625     defm  NAME##PDZ       : avx512_fma3p_m132<opc, OpcodeStr##pd,
3626                                            OpNode, v8f64_info>, EVEX_V512, VEX_W, EVEX_CD8<32, CD8VF>;
3627     defm  NAME##PDZ256    : avx512_fma3p_m132<opc, OpcodeStr##pd,
3628                                            OpNode, v4f64x_info>, EVEX_V256, VEX_W, EVEX_CD8<32, CD8VF>;
3629     defm  NAME##PDZ128    : avx512_fma3p_m132<opc, OpcodeStr##pd,
3630                                            OpNode, v2f64x_info>, EVEX_V128, VEX_W, EVEX_CD8<32, CD8VF>;
3631   }
3632 }
3633
3634 defm VFMADD132    : avx512_fma3p_m132_f<0x98, "vfmadd132", X86Fmadd>;
3635 defm VFMSUB132    : avx512_fma3p_m132_f<0x9A, "vfmsub132", X86Fmsub>;
3636 defm VFMADDSUB132 : avx512_fma3p_m132_f<0x96, "vfmaddsub132", X86Fmaddsub>;
3637 defm VFMSUBADD132 : avx512_fma3p_m132_f<0x97, "vfmsubadd132", X86Fmsubadd>;
3638 defm VFNMADD132   : avx512_fma3p_m132_f<0x9C, "vfnmadd132", X86Fnmadd>;
3639 defm VFNMSUB132   : avx512_fma3p_m132_f<0x9E, "vfnmsub132", X86Fnmsub>;
3640
3641
3642 // Scalar FMA
3643 let Constraints = "$src1 = $dst" in {
3644 multiclass avx512_fma3s_rm<bits<8> opc, string OpcodeStr, SDNode OpNode,
3645                  RegisterClass RC, ValueType OpVT,
3646                  X86MemOperand x86memop, Operand memop,
3647                  PatFrag mem_frag> {
3648   let isCommutable = 1 in
3649   def r     : AVX512FMA3<opc, MRMSrcReg, (outs RC:$dst),
3650                    (ins RC:$src1, RC:$src2, RC:$src3),
3651                    !strconcat(OpcodeStr,
3652                               "\t{$src3, $src2, $dst|$dst, $src2, $src3}"),
3653                    [(set RC:$dst,
3654                      (OpVT (OpNode RC:$src2, RC:$src1, RC:$src3)))]>;
3655   let mayLoad = 1 in
3656   def m     : AVX512FMA3<opc, MRMSrcMem, (outs RC:$dst),
3657                    (ins RC:$src1, RC:$src2, f128mem:$src3),
3658                    !strconcat(OpcodeStr,
3659                               "\t{$src3, $src2, $dst|$dst, $src2, $src3}"),
3660                    [(set RC:$dst,
3661                      (OpVT (OpNode RC:$src2, RC:$src1,
3662                             (mem_frag addr:$src3))))]>;
3663 }
3664
3665 } // Constraints = "$src1 = $dst"
3666
3667 defm VFMADDSSZ  : avx512_fma3s_rm<0xA9, "vfmadd213ss", X86Fmadd, FR32X,
3668                       f32, f32mem, ssmem, loadf32>, EVEX_CD8<32, CD8VT1>;
3669 defm VFMADDSDZ  : avx512_fma3s_rm<0xA9, "vfmadd213sd", X86Fmadd, FR64X,
3670                       f64, f64mem, sdmem, loadf64>, VEX_W, EVEX_CD8<64, CD8VT1>;
3671 defm VFMSUBSSZ  : avx512_fma3s_rm<0xAB, "vfmsub213ss", X86Fmsub, FR32X,
3672                       f32, f32mem, ssmem, loadf32>, EVEX_CD8<32, CD8VT1>;
3673 defm VFMSUBSDZ  : avx512_fma3s_rm<0xAB, "vfmsub213sd", X86Fmsub, FR64X,
3674                       f64, f64mem, sdmem, loadf64>, VEX_W, EVEX_CD8<64, CD8VT1>;
3675 defm VFNMADDSSZ  : avx512_fma3s_rm<0xAD, "vfnmadd213ss", X86Fnmadd, FR32X,
3676                       f32, f32mem, ssmem, loadf32>, EVEX_CD8<32, CD8VT1>;
3677 defm VFNMADDSDZ  : avx512_fma3s_rm<0xAD, "vfnmadd213sd", X86Fnmadd, FR64X,
3678                       f64, f64mem, sdmem, loadf64>, VEX_W, EVEX_CD8<64, CD8VT1>;
3679 defm VFNMSUBSSZ  : avx512_fma3s_rm<0xAF, "vfnmsub213ss", X86Fnmsub, FR32X,
3680                       f32, f32mem, ssmem, loadf32>, EVEX_CD8<32, CD8VT1>;
3681 defm VFNMSUBSDZ  : avx512_fma3s_rm<0xAF, "vfnmsub213sd", X86Fnmsub, FR64X,
3682                       f64, f64mem, sdmem, loadf64>, VEX_W, EVEX_CD8<64, CD8VT1>;
3683
3684 //===----------------------------------------------------------------------===//
3685 // AVX-512  Scalar convert from sign integer to float/double
3686 //===----------------------------------------------------------------------===//
3687
3688 multiclass avx512_vcvtsi<bits<8> opc, RegisterClass SrcRC, RegisterClass DstRC,
3689                           X86MemOperand x86memop, string asm> {
3690 let hasSideEffects = 0 in {
3691   def rr : SI<opc, MRMSrcReg, (outs DstRC:$dst), (ins DstRC:$src1, SrcRC:$src),
3692               !strconcat(asm,"\t{$src, $src1, $dst|$dst, $src1, $src}"), []>,
3693               EVEX_4V;
3694   let mayLoad = 1 in
3695   def rm : SI<opc, MRMSrcMem, (outs DstRC:$dst),
3696               (ins DstRC:$src1, x86memop:$src),
3697               !strconcat(asm,"\t{$src, $src1, $dst|$dst, $src1, $src}"), []>,
3698               EVEX_4V;
3699 } // hasSideEffects = 0
3700 }
3701 let Predicates = [HasAVX512] in {
3702 defm VCVTSI2SSZ   : avx512_vcvtsi<0x2A, GR32, FR32X, i32mem, "cvtsi2ss{l}">,
3703                                   XS, VEX_LIG, EVEX_CD8<32, CD8VT1>;
3704 defm VCVTSI642SSZ : avx512_vcvtsi<0x2A, GR64, FR32X, i64mem, "cvtsi2ss{q}">,
3705                                   XS, VEX_W, VEX_LIG, EVEX_CD8<64, CD8VT1>;
3706 defm VCVTSI2SDZ   : avx512_vcvtsi<0x2A, GR32, FR64X, i32mem, "cvtsi2sd{l}">,
3707                                   XD, VEX_LIG, EVEX_CD8<32, CD8VT1>;
3708 defm VCVTSI642SDZ : avx512_vcvtsi<0x2A, GR64, FR64X, i64mem, "cvtsi2sd{q}">,
3709                                   XD, VEX_W, VEX_LIG, EVEX_CD8<64, CD8VT1>;
3710
3711 def : Pat<(f32 (sint_to_fp (loadi32 addr:$src))),
3712           (VCVTSI2SSZrm (f32 (IMPLICIT_DEF)), addr:$src)>;
3713 def : Pat<(f32 (sint_to_fp (loadi64 addr:$src))),
3714           (VCVTSI642SSZrm (f32 (IMPLICIT_DEF)), addr:$src)>;
3715 def : Pat<(f64 (sint_to_fp (loadi32 addr:$src))),
3716           (VCVTSI2SDZrm (f64 (IMPLICIT_DEF)), addr:$src)>;
3717 def : Pat<(f64 (sint_to_fp (loadi64 addr:$src))),
3718           (VCVTSI642SDZrm (f64 (IMPLICIT_DEF)), addr:$src)>;
3719
3720 def : Pat<(f32 (sint_to_fp GR32:$src)),
3721           (VCVTSI2SSZrr (f32 (IMPLICIT_DEF)), GR32:$src)>;
3722 def : Pat<(f32 (sint_to_fp GR64:$src)),
3723           (VCVTSI642SSZrr (f32 (IMPLICIT_DEF)), GR64:$src)>;
3724 def : Pat<(f64 (sint_to_fp GR32:$src)),
3725           (VCVTSI2SDZrr (f64 (IMPLICIT_DEF)), GR32:$src)>;
3726 def : Pat<(f64 (sint_to_fp GR64:$src)),
3727           (VCVTSI642SDZrr (f64 (IMPLICIT_DEF)), GR64:$src)>;
3728
3729 defm VCVTUSI2SSZ   : avx512_vcvtsi<0x7B, GR32, FR32X, i32mem, "cvtusi2ss{l}">,
3730                                   XS, VEX_LIG, EVEX_CD8<32, CD8VT1>;
3731 defm VCVTUSI642SSZ : avx512_vcvtsi<0x7B, GR64, FR32X, i64mem, "cvtusi2ss{q}">,
3732                                   XS, VEX_W, VEX_LIG, EVEX_CD8<64, CD8VT1>;
3733 defm VCVTUSI2SDZ   : avx512_vcvtsi<0x7B, GR32, FR64X, i32mem, "cvtusi2sd{l}">,
3734                                   XD, VEX_LIG, EVEX_CD8<32, CD8VT1>;
3735 defm VCVTUSI642SDZ : avx512_vcvtsi<0x7B, GR64, FR64X, i64mem, "cvtusi2sd{q}">,
3736                                   XD, VEX_W, VEX_LIG, EVEX_CD8<64, CD8VT1>;
3737
3738 def : Pat<(f32 (uint_to_fp (loadi32 addr:$src))),
3739           (VCVTUSI2SSZrm (f32 (IMPLICIT_DEF)), addr:$src)>;
3740 def : Pat<(f32 (uint_to_fp (loadi64 addr:$src))),
3741           (VCVTUSI642SSZrm (f32 (IMPLICIT_DEF)), addr:$src)>;
3742 def : Pat<(f64 (uint_to_fp (loadi32 addr:$src))),
3743           (VCVTUSI2SDZrm (f64 (IMPLICIT_DEF)), addr:$src)>;
3744 def : Pat<(f64 (uint_to_fp (loadi64 addr:$src))),
3745           (VCVTUSI642SDZrm (f64 (IMPLICIT_DEF)), addr:$src)>;
3746
3747 def : Pat<(f32 (uint_to_fp GR32:$src)),
3748           (VCVTUSI2SSZrr (f32 (IMPLICIT_DEF)), GR32:$src)>;
3749 def : Pat<(f32 (uint_to_fp GR64:$src)),
3750           (VCVTUSI642SSZrr (f32 (IMPLICIT_DEF)), GR64:$src)>;
3751 def : Pat<(f64 (uint_to_fp GR32:$src)),
3752           (VCVTUSI2SDZrr (f64 (IMPLICIT_DEF)), GR32:$src)>;
3753 def : Pat<(f64 (uint_to_fp GR64:$src)),
3754           (VCVTUSI642SDZrr (f64 (IMPLICIT_DEF)), GR64:$src)>;
3755 }
3756
3757 //===----------------------------------------------------------------------===//
3758 // AVX-512  Scalar convert from float/double to integer
3759 //===----------------------------------------------------------------------===//
3760 multiclass avx512_cvt_s_int<bits<8> opc, RegisterClass SrcRC, RegisterClass DstRC,
3761                           Intrinsic Int, Operand memop, ComplexPattern mem_cpat,
3762                           string asm> {
3763 let hasSideEffects = 0 in {
3764   def rr : SI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
3765               !strconcat(asm,"\t{$src, $dst|$dst, $src}"),
3766               [(set DstRC:$dst, (Int SrcRC:$src))]>, EVEX, VEX_LIG,
3767               Requires<[HasAVX512]>;
3768   let mayLoad = 1 in
3769   def rm : SI<opc, MRMSrcMem, (outs DstRC:$dst), (ins memop:$src),
3770               !strconcat(asm,"\t{$src, $dst|$dst, $src}"), []>, EVEX, VEX_LIG,
3771               Requires<[HasAVX512]>;
3772 } // hasSideEffects = 0
3773 }
3774 let Predicates = [HasAVX512] in {
3775 // Convert float/double to signed/unsigned int 32/64
3776 defm VCVTSS2SIZ:    avx512_cvt_s_int<0x2D, VR128X, GR32, int_x86_sse_cvtss2si,
3777                                    ssmem, sse_load_f32, "cvtss2si">,
3778                                    XS, EVEX_CD8<32, CD8VT1>;
3779 defm VCVTSS2SI64Z:  avx512_cvt_s_int<0x2D, VR128X, GR64, int_x86_sse_cvtss2si64,
3780                                    ssmem, sse_load_f32, "cvtss2si">,
3781                                    XS, VEX_W, EVEX_CD8<32, CD8VT1>;
3782 defm VCVTSS2USIZ:   avx512_cvt_s_int<0x79, VR128X, GR32, int_x86_avx512_cvtss2usi,
3783                                    ssmem, sse_load_f32, "cvtss2usi">,
3784                                    XS, EVEX_CD8<32, CD8VT1>;
3785 defm VCVTSS2USI64Z: avx512_cvt_s_int<0x79, VR128X, GR64,
3786                                    int_x86_avx512_cvtss2usi64, ssmem,
3787                                    sse_load_f32, "cvtss2usi">, XS, VEX_W,
3788                                    EVEX_CD8<32, CD8VT1>;
3789 defm VCVTSD2SIZ:    avx512_cvt_s_int<0x2D, VR128X, GR32, int_x86_sse2_cvtsd2si,
3790                                    sdmem, sse_load_f64, "cvtsd2si">,
3791                                    XD, EVEX_CD8<64, CD8VT1>;
3792 defm VCVTSD2SI64Z:  avx512_cvt_s_int<0x2D, VR128X, GR64, int_x86_sse2_cvtsd2si64,
3793                                    sdmem, sse_load_f64, "cvtsd2si">,
3794                                    XD, VEX_W, EVEX_CD8<64, CD8VT1>;
3795 defm VCVTSD2USIZ:   avx512_cvt_s_int<0x79, VR128X, GR32, int_x86_avx512_cvtsd2usi,
3796                                    sdmem, sse_load_f64, "cvtsd2usi">,
3797                                    XD, EVEX_CD8<64, CD8VT1>;
3798 defm VCVTSD2USI64Z: avx512_cvt_s_int<0x79, VR128X, GR64,
3799                                    int_x86_avx512_cvtsd2usi64, sdmem,
3800                                    sse_load_f64, "cvtsd2usi">, XD, VEX_W,
3801                                    EVEX_CD8<64, CD8VT1>;
3802
3803 let isCodeGenOnly = 1 in {
3804   defm Int_VCVTSI2SSZ : sse12_cvt_sint_3addr<0x2A, GR32, VR128X,
3805             int_x86_sse_cvtsi2ss, i32mem, loadi32, "cvtsi2ss{l}",
3806             SSE_CVT_Scalar, 0>, XS, EVEX_4V;
3807   defm Int_VCVTSI2SS64Z : sse12_cvt_sint_3addr<0x2A, GR64, VR128X,
3808             int_x86_sse_cvtsi642ss, i64mem, loadi64, "cvtsi2ss{q}",
3809             SSE_CVT_Scalar, 0>, XS, EVEX_4V, VEX_W;
3810   defm Int_VCVTSI2SDZ : sse12_cvt_sint_3addr<0x2A, GR32, VR128X,
3811             int_x86_sse2_cvtsi2sd, i32mem, loadi32, "cvtsi2sd{l}",
3812             SSE_CVT_Scalar, 0>, XD, EVEX_4V;
3813   defm Int_VCVTSI2SD64Z : sse12_cvt_sint_3addr<0x2A, GR64, VR128X,
3814             int_x86_sse2_cvtsi642sd, i64mem, loadi64, "cvtsi2sd{q}",
3815             SSE_CVT_Scalar, 0>, XD, EVEX_4V, VEX_W;
3816
3817   defm Int_VCVTUSI2SSZ : sse12_cvt_sint_3addr<0x2A, GR32, VR128X,
3818             int_x86_avx512_cvtusi2ss, i32mem, loadi32, "cvtusi2ss{l}",
3819             SSE_CVT_Scalar, 0>, XS, EVEX_4V;
3820   defm Int_VCVTUSI2SS64Z : sse12_cvt_sint_3addr<0x2A, GR64, VR128X,
3821             int_x86_avx512_cvtusi642ss, i64mem, loadi64, "cvtusi2ss{q}",
3822             SSE_CVT_Scalar, 0>, XS, EVEX_4V, VEX_W;
3823   defm Int_VCVTUSI2SDZ : sse12_cvt_sint_3addr<0x2A, GR32, VR128X,
3824             int_x86_avx512_cvtusi2sd, i32mem, loadi32, "cvtusi2sd{l}",
3825             SSE_CVT_Scalar, 0>, XD, EVEX_4V;
3826   defm Int_VCVTUSI2SD64Z : sse12_cvt_sint_3addr<0x2A, GR64, VR128X,
3827             int_x86_avx512_cvtusi642sd, i64mem, loadi64, "cvtusi2sd{q}",
3828             SSE_CVT_Scalar, 0>, XD, EVEX_4V, VEX_W;
3829 } // isCodeGenOnly = 1
3830
3831 // Convert float/double to signed/unsigned int 32/64 with truncation
3832 let isCodeGenOnly = 1 in {
3833   defm Int_VCVTTSS2SIZ : avx512_cvt_s_int<0x2C, VR128X, GR32, int_x86_sse_cvttss2si,
3834                                      ssmem, sse_load_f32, "cvttss2si">,
3835                                      XS, EVEX_CD8<32, CD8VT1>;
3836   defm Int_VCVTTSS2SI64Z : avx512_cvt_s_int<0x2C, VR128X, GR64,
3837                                      int_x86_sse_cvttss2si64, ssmem, sse_load_f32,
3838                                      "cvttss2si">, XS, VEX_W,
3839                                      EVEX_CD8<32, CD8VT1>;
3840   defm Int_VCVTTSD2SIZ : avx512_cvt_s_int<0x2C, VR128X, GR32, int_x86_sse2_cvttsd2si,
3841                                      sdmem, sse_load_f64, "cvttsd2si">, XD,
3842                                      EVEX_CD8<64, CD8VT1>;
3843   defm Int_VCVTTSD2SI64Z : avx512_cvt_s_int<0x2C, VR128X, GR64,
3844                                      int_x86_sse2_cvttsd2si64, sdmem, sse_load_f64,
3845                                      "cvttsd2si">, XD, VEX_W,
3846                                      EVEX_CD8<64, CD8VT1>;
3847   defm Int_VCVTTSS2USIZ : avx512_cvt_s_int<0x78, VR128X, GR32,
3848                                      int_x86_avx512_cvttss2usi, ssmem, sse_load_f32,
3849                                      "cvttss2usi">, XS, EVEX_CD8<32, CD8VT1>;
3850   defm Int_VCVTTSS2USI64Z : avx512_cvt_s_int<0x78, VR128X, GR64,
3851                                      int_x86_avx512_cvttss2usi64, ssmem,
3852                                      sse_load_f32, "cvttss2usi">, XS, VEX_W,
3853                                      EVEX_CD8<32, CD8VT1>;
3854   defm Int_VCVTTSD2USIZ : avx512_cvt_s_int<0x78, VR128X, GR32,
3855                                      int_x86_avx512_cvttsd2usi,
3856                                      sdmem, sse_load_f64, "cvttsd2usi">, XD,
3857                                      EVEX_CD8<64, CD8VT1>;
3858   defm Int_VCVTTSD2USI64Z : avx512_cvt_s_int<0x78, VR128X, GR64,
3859                                      int_x86_avx512_cvttsd2usi64, sdmem,
3860                                      sse_load_f64, "cvttsd2usi">, XD, VEX_W,
3861                                      EVEX_CD8<64, CD8VT1>;
3862 } // isCodeGenOnly = 1
3863
3864 multiclass avx512_cvt_s<bits<8> opc, RegisterClass SrcRC, RegisterClass DstRC,
3865                          SDNode OpNode, X86MemOperand x86memop, PatFrag ld_frag,
3866                          string asm> {
3867   def rr : SI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
3868               !strconcat(asm,"\t{$src, $dst|$dst, $src}"),
3869               [(set DstRC:$dst, (OpNode SrcRC:$src))]>, EVEX;
3870   def rm : SI<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
3871               !strconcat(asm,"\t{$src, $dst|$dst, $src}"),
3872               [(set DstRC:$dst, (OpNode (ld_frag addr:$src)))]>, EVEX;
3873 }
3874
3875 defm VCVTTSS2SIZ    : avx512_cvt_s<0x2C, FR32X, GR32, fp_to_sint, f32mem,
3876                                   loadf32, "cvttss2si">, XS,
3877                                   EVEX_CD8<32, CD8VT1>;
3878 defm VCVTTSS2USIZ   : avx512_cvt_s<0x78, FR32X, GR32, fp_to_uint, f32mem,
3879                                   loadf32, "cvttss2usi">, XS,
3880                                   EVEX_CD8<32, CD8VT1>;
3881 defm VCVTTSS2SI64Z  : avx512_cvt_s<0x2C, FR32X, GR64, fp_to_sint, f32mem,
3882                                   loadf32, "cvttss2si">, XS, VEX_W,
3883                                   EVEX_CD8<32, CD8VT1>;
3884 defm VCVTTSS2USI64Z : avx512_cvt_s<0x78, FR32X, GR64, fp_to_uint, f32mem,
3885                                   loadf32, "cvttss2usi">, XS, VEX_W,
3886                                   EVEX_CD8<32, CD8VT1>;
3887 defm VCVTTSD2SIZ    : avx512_cvt_s<0x2C, FR64X, GR32, fp_to_sint, f64mem,
3888                                   loadf64, "cvttsd2si">, XD,
3889                                   EVEX_CD8<64, CD8VT1>;
3890 defm VCVTTSD2USIZ   : avx512_cvt_s<0x78, FR64X, GR32, fp_to_uint, f64mem,
3891                                   loadf64, "cvttsd2usi">, XD,
3892                                   EVEX_CD8<64, CD8VT1>;
3893 defm VCVTTSD2SI64Z  : avx512_cvt_s<0x2C, FR64X, GR64, fp_to_sint, f64mem,
3894                                   loadf64, "cvttsd2si">, XD, VEX_W,
3895                                   EVEX_CD8<64, CD8VT1>;
3896 defm VCVTTSD2USI64Z : avx512_cvt_s<0x78, FR64X, GR64, fp_to_uint, f64mem,
3897                                   loadf64, "cvttsd2usi">, XD, VEX_W,
3898                                   EVEX_CD8<64, CD8VT1>;
3899 } // HasAVX512
3900 //===----------------------------------------------------------------------===//
3901 // AVX-512  Convert form float to double and back
3902 //===----------------------------------------------------------------------===//
3903 let hasSideEffects = 0 in {
3904 def VCVTSS2SDZrr : AVX512XSI<0x5A, MRMSrcReg, (outs FR64X:$dst),
3905                     (ins FR32X:$src1, FR32X:$src2),
3906                     "vcvtss2sd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3907                     []>, EVEX_4V, VEX_LIG, Sched<[WriteCvtF2F]>;
3908 let mayLoad = 1 in
3909 def VCVTSS2SDZrm : AVX512XSI<0x5A, MRMSrcMem, (outs FR64X:$dst),
3910                     (ins FR32X:$src1, f32mem:$src2),
3911                     "vcvtss2sd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3912                     []>, EVEX_4V, VEX_LIG, Sched<[WriteCvtF2FLd, ReadAfterLd]>,
3913                     EVEX_CD8<32, CD8VT1>;
3914
3915 // Convert scalar double to scalar single
3916 def VCVTSD2SSZrr  : AVX512XDI<0x5A, MRMSrcReg, (outs FR32X:$dst),
3917                       (ins FR64X:$src1, FR64X:$src2),
3918                       "vcvtsd2ss\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3919                       []>, EVEX_4V, VEX_LIG, VEX_W, Sched<[WriteCvtF2F]>;
3920 let mayLoad = 1 in
3921 def VCVTSD2SSZrm  : AVX512XDI<0x5A, MRMSrcMem, (outs FR32X:$dst),
3922                       (ins FR64X:$src1, f64mem:$src2),
3923                       "vcvtsd2ss\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3924                       []>, EVEX_4V, VEX_LIG, VEX_W,
3925                       Sched<[WriteCvtF2FLd, ReadAfterLd]>, EVEX_CD8<64, CD8VT1>;
3926 }
3927
3928 def : Pat<(f64 (fextend FR32X:$src)), (VCVTSS2SDZrr FR32X:$src, FR32X:$src)>,
3929       Requires<[HasAVX512]>;
3930 def : Pat<(fextend (loadf32 addr:$src)),
3931     (VCVTSS2SDZrm (f32 (IMPLICIT_DEF)), addr:$src)>, Requires<[HasAVX512]>;
3932
3933 def : Pat<(extloadf32 addr:$src),
3934     (VCVTSS2SDZrm (f32 (IMPLICIT_DEF)), addr:$src)>,
3935       Requires<[HasAVX512, OptForSize]>;
3936
3937 def : Pat<(extloadf32 addr:$src),
3938     (VCVTSS2SDZrr (f32 (IMPLICIT_DEF)), (VMOVSSZrm addr:$src))>,
3939     Requires<[HasAVX512, OptForSpeed]>;
3940
3941 def : Pat<(f32 (fround FR64X:$src)), (VCVTSD2SSZrr FR64X:$src, FR64X:$src)>,
3942            Requires<[HasAVX512]>;
3943
3944 multiclass avx512_vcvt_fp_with_rc<bits<8> opc, string asm, RegisterClass SrcRC,
3945                RegisterClass DstRC, SDNode OpNode, PatFrag mem_frag,
3946                X86MemOperand x86memop, ValueType OpVT, ValueType InVT,
3947                Domain d> {
3948 let hasSideEffects = 0 in {
3949   def rr : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
3950               !strconcat(asm,"\t{$src, $dst|$dst, $src}"),
3951               [(set DstRC:$dst,
3952                 (OpVT (OpNode (InVT SrcRC:$src))))], d>, EVEX;
3953   def rrb : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src, AVX512RC:$rc),
3954               !strconcat(asm,"\t{$rc, $src, $dst|$dst, $src, $rc}"),
3955               [], d>, EVEX, EVEX_B, EVEX_RC;
3956   let mayLoad = 1 in
3957   def rm : AVX512PI<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
3958               !strconcat(asm,"\t{$src, $dst|$dst, $src}"),
3959               [(set DstRC:$dst,
3960                 (OpVT (OpNode (InVT (bitconvert (mem_frag addr:$src))))))], d>, EVEX;
3961 } // hasSideEffects = 0
3962 }
3963
3964 multiclass avx512_vcvt_fp<bits<8> opc, string asm, RegisterClass SrcRC,
3965                RegisterClass DstRC, SDNode OpNode, PatFrag mem_frag,
3966                X86MemOperand x86memop, ValueType OpVT, ValueType InVT,
3967                Domain d> {
3968 let hasSideEffects = 0 in {
3969   def rr : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
3970               !strconcat(asm,"\t{$src, $dst|$dst, $src}"),
3971               [(set DstRC:$dst,
3972                 (OpVT (OpNode (InVT SrcRC:$src))))], d>, EVEX;
3973   let mayLoad = 1 in
3974   def rm : AVX512PI<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
3975               !strconcat(asm,"\t{$src, $dst|$dst, $src}"),
3976               [(set DstRC:$dst,
3977                 (OpVT (OpNode (InVT (bitconvert (mem_frag addr:$src))))))], d>, EVEX;
3978 } // hasSideEffects = 0
3979 }
3980
3981 defm VCVTPD2PSZ : avx512_vcvt_fp_with_rc<0x5A, "vcvtpd2ps", VR512, VR256X, fround,
3982                                 memopv8f64, f512mem, v8f32, v8f64,
3983                                 SSEPackedSingle>, EVEX_V512, VEX_W, PD,
3984                                 EVEX_CD8<64, CD8VF>;
3985
3986 defm VCVTPS2PDZ : avx512_vcvt_fp<0x5A, "vcvtps2pd", VR256X, VR512, fextend,
3987                                 memopv4f64, f256mem, v8f64, v8f32,
3988                                 SSEPackedDouble>, EVEX_V512, PS,
3989                                 EVEX_CD8<32, CD8VH>;
3990 def : Pat<(v8f64 (extloadv8f32 addr:$src)),
3991             (VCVTPS2PDZrm addr:$src)>;
3992
3993 def : Pat<(v8f32 (int_x86_avx512_mask_cvtpd2ps_512 (v8f64 VR512:$src),
3994                    (bc_v8f32(v8i32 immAllZerosV)), (i8 -1), (i32 FROUND_CURRENT))),
3995           (VCVTPD2PSZrr VR512:$src)>;
3996
3997 def : Pat<(v8f32 (int_x86_avx512_mask_cvtpd2ps_512 (v8f64 VR512:$src),
3998                    (bc_v8f32(v8i32 immAllZerosV)), (i8 -1), imm:$rc)),
3999           (VCVTPD2PSZrrb VR512:$src, imm:$rc)>;
4000
4001 //===----------------------------------------------------------------------===//
4002 // AVX-512  Vector convert from sign integer to float/double
4003 //===----------------------------------------------------------------------===//
4004
4005 defm VCVTDQ2PSZ : avx512_vcvt_fp_with_rc<0x5B, "vcvtdq2ps", VR512, VR512, sint_to_fp,
4006                                 memopv8i64, i512mem, v16f32, v16i32,
4007                                 SSEPackedSingle>, EVEX_V512, PS,
4008                                 EVEX_CD8<32, CD8VF>;
4009
4010 defm VCVTDQ2PDZ : avx512_vcvt_fp<0xE6, "vcvtdq2pd", VR256X, VR512, sint_to_fp,
4011                                 memopv4i64, i256mem, v8f64, v8i32,
4012                                 SSEPackedDouble>, EVEX_V512, XS,
4013                                 EVEX_CD8<32, CD8VH>;
4014
4015 defm VCVTTPS2DQZ : avx512_vcvt_fp<0x5B, "vcvttps2dq", VR512, VR512, fp_to_sint,
4016                                  memopv16f32, f512mem, v16i32, v16f32,
4017                                  SSEPackedSingle>, EVEX_V512, XS,
4018                                  EVEX_CD8<32, CD8VF>;
4019
4020 defm VCVTTPD2DQZ : avx512_vcvt_fp<0xE6, "vcvttpd2dq", VR512, VR256X, fp_to_sint,
4021                                  memopv8f64, f512mem, v8i32, v8f64,
4022                                  SSEPackedDouble>, EVEX_V512, PD, VEX_W,
4023                                  EVEX_CD8<64, CD8VF>;
4024
4025 defm VCVTTPS2UDQZ : avx512_vcvt_fp<0x78, "vcvttps2udq", VR512, VR512, fp_to_uint,
4026                                  memopv16f32, f512mem, v16i32, v16f32,
4027                                  SSEPackedSingle>, EVEX_V512, PS,
4028                                  EVEX_CD8<32, CD8VF>;
4029
4030 // cvttps2udq (src, 0, mask-all-ones, sae-current)
4031 def : Pat<(v16i32 (int_x86_avx512_mask_cvttps2udq_512 (v16f32 VR512:$src),
4032                    (v16i32 immAllZerosV), (i16 -1), FROUND_CURRENT)),
4033           (VCVTTPS2UDQZrr VR512:$src)>;
4034
4035 defm VCVTTPD2UDQZ : avx512_vcvt_fp<0x78, "vcvttpd2udq", VR512, VR256X, fp_to_uint,
4036                                  memopv8f64, f512mem, v8i32, v8f64,
4037                                  SSEPackedDouble>, EVEX_V512, PS, VEX_W,
4038                                  EVEX_CD8<64, CD8VF>;
4039
4040 // cvttpd2udq (src, 0, mask-all-ones, sae-current)
4041 def : Pat<(v8i32 (int_x86_avx512_mask_cvttpd2udq_512 (v8f64 VR512:$src),
4042                    (v8i32 immAllZerosV), (i8 -1), FROUND_CURRENT)),
4043           (VCVTTPD2UDQZrr VR512:$src)>;
4044
4045 defm VCVTUDQ2PDZ : avx512_vcvt_fp<0x7A, "vcvtudq2pd", VR256X, VR512, uint_to_fp,
4046                                  memopv4i64, f256mem, v8f64, v8i32,
4047                                  SSEPackedDouble>, EVEX_V512, XS,
4048                                  EVEX_CD8<32, CD8VH>;
4049
4050 defm VCVTUDQ2PSZ : avx512_vcvt_fp_with_rc<0x7A, "vcvtudq2ps", VR512, VR512, uint_to_fp,
4051                                  memopv16i32, f512mem, v16f32, v16i32,
4052                                  SSEPackedSingle>, EVEX_V512, XD,
4053                                  EVEX_CD8<32, CD8VF>;
4054
4055 def : Pat<(v8i32 (fp_to_uint (v8f32 VR256X:$src1))),
4056           (EXTRACT_SUBREG (v16i32 (VCVTTPS2UDQZrr
4057            (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)))), sub_ymm)>;
4058
4059 def : Pat<(v4i32 (fp_to_uint (v4f32 VR128X:$src1))),
4060           (EXTRACT_SUBREG (v16i32 (VCVTTPS2UDQZrr
4061            (v16f32 (SUBREG_TO_REG (i32 0), VR128X:$src1, sub_xmm)))), sub_xmm)>;
4062
4063 def : Pat<(v8f32 (uint_to_fp (v8i32 VR256X:$src1))),
4064           (EXTRACT_SUBREG (v16f32 (VCVTUDQ2PSZrr
4065            (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)))), sub_ymm)>;
4066
4067 def : Pat<(v4f32 (uint_to_fp (v4i32 VR128X:$src1))),
4068           (EXTRACT_SUBREG (v16f32 (VCVTUDQ2PSZrr
4069            (v16i32 (SUBREG_TO_REG (i32 0), VR128X:$src1, sub_xmm)))), sub_xmm)>;
4070
4071 def : Pat<(v4f64 (uint_to_fp (v4i32 VR128X:$src1))),
4072           (EXTRACT_SUBREG (v8f64 (VCVTUDQ2PDZrr
4073            (v8i32 (SUBREG_TO_REG (i32 0), VR128X:$src1, sub_xmm)))), sub_ymm)>;
4074
4075 def : Pat<(v16f32 (int_x86_avx512_mask_cvtdq2ps_512 (v16i32 VR512:$src),
4076                    (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1), imm:$rc)),
4077           (VCVTDQ2PSZrrb VR512:$src, imm:$rc)>;
4078 def : Pat<(v8f64 (int_x86_avx512_mask_cvtdq2pd_512 (v8i32 VR256X:$src),
4079                    (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1))),
4080           (VCVTDQ2PDZrr VR256X:$src)>;
4081 def : Pat<(v16f32 (int_x86_avx512_mask_cvtudq2ps_512 (v16i32 VR512:$src),
4082                    (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1), imm:$rc)),
4083           (VCVTUDQ2PSZrrb VR512:$src, imm:$rc)>;
4084 def : Pat<(v8f64 (int_x86_avx512_mask_cvtudq2pd_512 (v8i32 VR256X:$src),
4085                    (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1))),
4086           (VCVTUDQ2PDZrr VR256X:$src)>;
4087
4088 multiclass avx512_vcvt_fp2int<bits<8> opc, string asm, RegisterClass SrcRC,
4089                RegisterClass DstRC, PatFrag mem_frag,
4090                X86MemOperand x86memop, Domain d> {
4091 let hasSideEffects = 0 in {
4092   def rr : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
4093               !strconcat(asm,"\t{$src, $dst|$dst, $src}"),
4094               [], d>, EVEX;
4095   def rrb : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src, AVX512RC:$rc),
4096               !strconcat(asm,"\t{$rc, $src, $dst|$dst, $src, $rc}"),
4097               [], d>, EVEX, EVEX_B, EVEX_RC;
4098   let mayLoad = 1 in
4099   def rm : AVX512PI<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
4100               !strconcat(asm,"\t{$src, $dst|$dst, $src}"),
4101               [], d>, EVEX;
4102 } // hasSideEffects = 0
4103 }
4104
4105 defm VCVTPS2DQZ : avx512_vcvt_fp2int<0x5B, "vcvtps2dq", VR512, VR512,
4106                                  memopv16f32, f512mem, SSEPackedSingle>, PD,
4107                                  EVEX_V512, EVEX_CD8<32, CD8VF>;
4108 defm VCVTPD2DQZ : avx512_vcvt_fp2int<0xE6, "vcvtpd2dq", VR512, VR256X,
4109                                  memopv8f64, f512mem, SSEPackedDouble>, XD, VEX_W,
4110                                  EVEX_V512, EVEX_CD8<64, CD8VF>;
4111
4112 def : Pat <(v16i32 (int_x86_avx512_mask_cvtps2dq_512 (v16f32 VR512:$src),
4113                     (v16i32 immAllZerosV), (i16 -1), imm:$rc)),
4114            (VCVTPS2DQZrrb VR512:$src, imm:$rc)>;
4115
4116 def : Pat <(v8i32 (int_x86_avx512_mask_cvtpd2dq_512 (v8f64 VR512:$src),
4117                     (v8i32 immAllZerosV), (i8 -1), imm:$rc)),
4118            (VCVTPD2DQZrrb VR512:$src, imm:$rc)>;
4119
4120 defm VCVTPS2UDQZ : avx512_vcvt_fp2int<0x79, "vcvtps2udq", VR512, VR512,
4121                                  memopv16f32, f512mem, SSEPackedSingle>,
4122                                  PS, EVEX_V512, EVEX_CD8<32, CD8VF>;
4123 defm VCVTPD2UDQZ : avx512_vcvt_fp2int<0x79, "vcvtpd2udq", VR512, VR256X,
4124                                  memopv8f64, f512mem, SSEPackedDouble>, VEX_W,
4125                                  PS, EVEX_V512, EVEX_CD8<64, CD8VF>;
4126
4127 def : Pat <(v16i32 (int_x86_avx512_mask_cvtps2udq_512 (v16f32 VR512:$src),
4128                     (v16i32 immAllZerosV), (i16 -1), imm:$rc)),
4129            (VCVTPS2UDQZrrb VR512:$src, imm:$rc)>;
4130
4131 def : Pat <(v8i32 (int_x86_avx512_mask_cvtpd2udq_512 (v8f64 VR512:$src),
4132                     (v8i32 immAllZerosV), (i8 -1), imm:$rc)),
4133            (VCVTPD2UDQZrrb VR512:$src, imm:$rc)>;
4134
4135 let Predicates = [HasAVX512] in {
4136   def : Pat<(v8f32 (fround (loadv8f64 addr:$src))),
4137             (VCVTPD2PSZrm addr:$src)>;
4138   def : Pat<(v8f64 (extloadv8f32 addr:$src)),
4139             (VCVTPS2PDZrm addr:$src)>;
4140 }
4141
4142 //===----------------------------------------------------------------------===//
4143 // Half precision conversion instructions
4144 //===----------------------------------------------------------------------===//
4145 multiclass avx512_cvtph2ps<RegisterClass destRC, RegisterClass srcRC,
4146                              X86MemOperand x86memop> {
4147   def rr : AVX5128I<0x13, MRMSrcReg, (outs destRC:$dst), (ins srcRC:$src),
4148              "vcvtph2ps\t{$src, $dst|$dst, $src}",
4149              []>, EVEX;
4150   let hasSideEffects = 0, mayLoad = 1 in
4151   def rm : AVX5128I<0x13, MRMSrcMem, (outs destRC:$dst), (ins x86memop:$src),
4152              "vcvtph2ps\t{$src, $dst|$dst, $src}", []>, EVEX;
4153 }
4154
4155 multiclass avx512_cvtps2ph<RegisterClass destRC, RegisterClass srcRC,
4156                              X86MemOperand x86memop> {
4157   def rr : AVX512AIi8<0x1D, MRMDestReg, (outs destRC:$dst),
4158                (ins srcRC:$src1, i32i8imm:$src2),
4159                "vcvtps2ph\t{$src2, $src1, $dst|$dst, $src1, $src2}",
4160                []>, EVEX;
4161   let hasSideEffects = 0, mayStore = 1 in
4162   def mr : AVX512AIi8<0x1D, MRMDestMem, (outs),
4163                (ins x86memop:$dst, srcRC:$src1, i32i8imm:$src2),
4164                "vcvtps2ph\t{$src2, $src1, $dst|$dst, $src1, $src2}", []>, EVEX;
4165 }
4166
4167 defm VCVTPH2PSZ : avx512_cvtph2ps<VR512, VR256X, f256mem>, EVEX_V512,
4168                                     EVEX_CD8<32, CD8VH>;
4169 defm VCVTPS2PHZ : avx512_cvtps2ph<VR256X, VR512, f256mem>, EVEX_V512,
4170                                     EVEX_CD8<32, CD8VH>;
4171
4172 def : Pat<(v16i16 (int_x86_avx512_mask_vcvtps2ph_512 (v16f32 VR512:$src),
4173            imm:$rc, (bc_v16i16(v8i32 immAllZerosV)), (i16 -1))),
4174            (VCVTPS2PHZrr VR512:$src, imm:$rc)>;
4175
4176 def : Pat<(v16f32 (int_x86_avx512_mask_vcvtph2ps_512 (v16i16 VR256X:$src),
4177            (bc_v16f32(v16i32 immAllZerosV)), (i16 -1), (i32 FROUND_CURRENT))),
4178            (VCVTPH2PSZrr VR256X:$src)>;
4179
4180 let Defs = [EFLAGS], Predicates = [HasAVX512] in {
4181   defm VUCOMISSZ : sse12_ord_cmp<0x2E, FR32X, X86cmp, f32, f32mem, loadf32,
4182                                  "ucomiss">, PS, EVEX, VEX_LIG,
4183                                  EVEX_CD8<32, CD8VT1>;
4184   defm VUCOMISDZ : sse12_ord_cmp<0x2E, FR64X, X86cmp, f64, f64mem, loadf64,
4185                                   "ucomisd">, PD, EVEX,
4186                                   VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
4187   let Pattern = []<dag> in {
4188     defm VCOMISSZ  : sse12_ord_cmp<0x2F, VR128X, undef, v4f32, f128mem, load,
4189                                    "comiss">, PS, EVEX, VEX_LIG,
4190                                    EVEX_CD8<32, CD8VT1>;
4191     defm VCOMISDZ  : sse12_ord_cmp<0x2F, VR128X, undef, v2f64, f128mem, load,
4192                                    "comisd">, PD, EVEX,
4193                                     VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
4194   }
4195   let isCodeGenOnly = 1 in {
4196     defm Int_VUCOMISSZ  : sse12_ord_cmp<0x2E, VR128X, X86ucomi, v4f32, f128mem,
4197                               load, "ucomiss">, PS, EVEX, VEX_LIG,
4198                               EVEX_CD8<32, CD8VT1>;
4199     defm Int_VUCOMISDZ  : sse12_ord_cmp<0x2E, VR128X, X86ucomi, v2f64, f128mem,
4200                               load, "ucomisd">, PD, EVEX,
4201                               VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
4202
4203     defm Int_VCOMISSZ  : sse12_ord_cmp<0x2F, VR128X, X86comi, v4f32, f128mem,
4204                               load, "comiss">, PS, EVEX, VEX_LIG,
4205                               EVEX_CD8<32, CD8VT1>;
4206     defm Int_VCOMISDZ  : sse12_ord_cmp<0x2F, VR128X, X86comi, v2f64, f128mem,
4207                               load, "comisd">, PD, EVEX,
4208                               VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
4209   }
4210 }
4211
4212 /// avx512_fp14_s rcp14ss, rcp14sd, rsqrt14ss, rsqrt14sd
4213 multiclass avx512_fp14_s<bits<8> opc, string OpcodeStr, RegisterClass RC,
4214                             X86MemOperand x86memop> {
4215   let hasSideEffects = 0 in {
4216   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
4217                (ins RC:$src1, RC:$src2),
4218                !strconcat(OpcodeStr,
4219                "\t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>, EVEX_4V;
4220   let mayLoad = 1 in {
4221   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
4222                (ins RC:$src1, x86memop:$src2),
4223                !strconcat(OpcodeStr,
4224                "\t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>, EVEX_4V;
4225   }
4226 }
4227 }
4228
4229 defm VRCP14SS   : avx512_fp14_s<0x4D, "vrcp14ss", FR32X, f32mem>,
4230                   EVEX_CD8<32, CD8VT1>;
4231 defm VRCP14SD   : avx512_fp14_s<0x4D, "vrcp14sd", FR64X, f64mem>,
4232                   VEX_W, EVEX_CD8<64, CD8VT1>;
4233 defm VRSQRT14SS   : avx512_fp14_s<0x4F, "vrsqrt14ss", FR32X, f32mem>,
4234                   EVEX_CD8<32, CD8VT1>;
4235 defm VRSQRT14SD   : avx512_fp14_s<0x4F, "vrsqrt14sd", FR64X, f64mem>,
4236                   VEX_W, EVEX_CD8<64, CD8VT1>;
4237
4238 def : Pat <(v4f32 (int_x86_avx512_rcp14_ss (v4f32 VR128X:$src1),
4239               (v4f32 VR128X:$src2), (bc_v4f32 (v4i32 immAllZerosV)), (i8 -1))),
4240            (COPY_TO_REGCLASS (VRCP14SSrr (COPY_TO_REGCLASS VR128X:$src1, FR32X),
4241                        (COPY_TO_REGCLASS VR128X:$src2, FR32X)), VR128X)>;
4242
4243 def : Pat <(v2f64 (int_x86_avx512_rcp14_sd (v2f64 VR128X:$src1),
4244               (v2f64 VR128X:$src2), (bc_v2f64 (v4i32 immAllZerosV)), (i8 -1))),
4245            (COPY_TO_REGCLASS (VRCP14SDrr (COPY_TO_REGCLASS VR128X:$src1, FR64X),
4246                        (COPY_TO_REGCLASS VR128X:$src2, FR64X)), VR128X)>;
4247
4248 def : Pat <(v4f32 (int_x86_avx512_rsqrt14_ss (v4f32 VR128X:$src1),
4249               (v4f32 VR128X:$src2), (bc_v4f32 (v4i32 immAllZerosV)), (i8 -1))),
4250            (COPY_TO_REGCLASS (VRSQRT14SSrr (COPY_TO_REGCLASS VR128X:$src1, FR32X),
4251                        (COPY_TO_REGCLASS VR128X:$src2, FR32X)), VR128X)>;
4252
4253 def : Pat <(v2f64 (int_x86_avx512_rsqrt14_sd (v2f64 VR128X:$src1),
4254               (v2f64 VR128X:$src2), (bc_v2f64 (v4i32 immAllZerosV)), (i8 -1))),
4255            (COPY_TO_REGCLASS (VRSQRT14SDrr (COPY_TO_REGCLASS VR128X:$src1, FR64X),
4256                        (COPY_TO_REGCLASS VR128X:$src2, FR64X)), VR128X)>;
4257
4258 /// avx512_fp14_p rcp14ps, rcp14pd, rsqrt14ps, rsqrt14pd
4259 multiclass avx512_fp14_p<bits<8> opc, string OpcodeStr, SDNode OpNode,
4260                          X86VectorVTInfo _> {
4261   defm r: AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
4262                          (ins _.RC:$src), OpcodeStr, "$src", "$src",
4263                          (_.FloatVT (OpNode _.RC:$src))>, EVEX, T8PD;
4264   let mayLoad = 1 in {
4265     defm m: AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
4266                            (ins _.MemOp:$src), OpcodeStr, "$src", "$src",
4267                            (OpNode (_.FloatVT
4268                              (bitconvert (_.LdFrag addr:$src))))>, EVEX, T8PD;
4269     defm mb: AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
4270                             (ins _.ScalarMemOp:$src), OpcodeStr,
4271                             "${src}"##_.BroadcastStr, "${src}"##_.BroadcastStr,
4272                             (OpNode (_.FloatVT
4273                               (X86VBroadcast (_.ScalarLdFrag addr:$src))))>,
4274                             EVEX, T8PD, EVEX_B;
4275   }
4276 }
4277
4278 multiclass avx512_fp14_p_vl_all<bits<8> opc, string OpcodeStr, SDNode OpNode> {
4279   defm PSZ : avx512_fp14_p<opc, !strconcat(OpcodeStr, "ps"), OpNode, v16f32_info>,
4280                           EVEX_V512, EVEX_CD8<32, CD8VF>;
4281   defm PDZ : avx512_fp14_p<opc, !strconcat(OpcodeStr, "pd"), OpNode, v8f64_info>,
4282                           EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
4283
4284   // Define only if AVX512VL feature is present.
4285   let Predicates = [HasVLX] in {
4286     defm PSZ128 : avx512_fp14_p<opc, !strconcat(OpcodeStr, "ps"),
4287                                 OpNode, v4f32x_info>,
4288                                EVEX_V128, EVEX_CD8<32, CD8VF>;
4289     defm PSZ256 : avx512_fp14_p<opc, !strconcat(OpcodeStr, "ps"),
4290                                 OpNode, v8f32x_info>,
4291                                EVEX_V256, EVEX_CD8<32, CD8VF>;
4292     defm PDZ128 : avx512_fp14_p<opc, !strconcat(OpcodeStr, "pd"),
4293                                 OpNode, v2f64x_info>,
4294                                EVEX_V128, VEX_W, EVEX_CD8<64, CD8VF>;
4295     defm PDZ256 : avx512_fp14_p<opc, !strconcat(OpcodeStr, "pd"),
4296                                 OpNode, v4f64x_info>,
4297                                EVEX_V256, VEX_W, EVEX_CD8<64, CD8VF>;
4298   }
4299 }
4300
4301 defm VRSQRT14 : avx512_fp14_p_vl_all<0x4E, "vrsqrt14", X86frsqrt>;
4302 defm VRCP14 : avx512_fp14_p_vl_all<0x4C, "vrcp14", X86frcp>;
4303
4304 def : Pat <(v16f32 (int_x86_avx512_rsqrt14_ps_512 (v16f32 VR512:$src),
4305               (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1))),
4306            (VRSQRT14PSZr VR512:$src)>;
4307 def : Pat <(v8f64 (int_x86_avx512_rsqrt14_pd_512 (v8f64 VR512:$src),
4308               (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1))),
4309            (VRSQRT14PDZr VR512:$src)>;
4310
4311 def : Pat <(v16f32 (int_x86_avx512_rcp14_ps_512 (v16f32 VR512:$src),
4312               (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1))),
4313            (VRCP14PSZr VR512:$src)>;
4314 def : Pat <(v8f64 (int_x86_avx512_rcp14_pd_512 (v8f64 VR512:$src),
4315               (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1))),
4316            (VRCP14PDZr VR512:$src)>;
4317
4318 /// avx512_fp28_s rcp28ss, rcp28sd, rsqrt28ss, rsqrt28sd
4319 multiclass avx512_fp28_s<bits<8> opc, string OpcodeStr,X86VectorVTInfo _,
4320                          SDNode OpNode> {
4321
4322   defm r : AVX512_maskable_scalar<opc, MRMSrcReg, _, (outs _.RC:$dst),
4323                            (ins _.RC:$src1, _.RC:$src2), OpcodeStr,
4324                            "$src2, $src1", "$src1, $src2",
4325                            (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2),
4326                            (i32 FROUND_CURRENT))>;
4327
4328   defm rb : AVX512_maskable_scalar<opc, MRMSrcReg, _, (outs _.RC:$dst),
4329                             (ins _.RC:$src1, _.RC:$src2), OpcodeStr,
4330                             "$src2, $src1", "$src1, $src2",
4331                             (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2),
4332                             (i32 FROUND_NO_EXC)), "{sae}">, EVEX_B;
4333
4334   defm m : AVX512_maskable_scalar<opc, MRMSrcMem, _, (outs _.RC:$dst),
4335                          (ins _.RC:$src1, _.MemOp:$src2), OpcodeStr,
4336                          "$src2, $src1", "$src1, $src2",
4337                          (OpNode (_.VT _.RC:$src1),
4338                           (_.VT (scalar_to_vector (_.ScalarLdFrag addr:$src2))),
4339                          (i32 FROUND_CURRENT))>;
4340 }
4341
4342 multiclass avx512_eri_s<bits<8> opc, string OpcodeStr, SDNode OpNode> {
4343   defm SS : avx512_fp28_s<opc, OpcodeStr#"ss", f32x_info, OpNode>,
4344               EVEX_CD8<32, CD8VT1>;
4345   defm SD : avx512_fp28_s<opc, OpcodeStr#"sd", f64x_info, OpNode>,
4346               EVEX_CD8<64, CD8VT1>, VEX_W;
4347 }
4348
4349 let hasSideEffects = 0, Predicates = [HasERI] in {
4350   defm VRCP28   : avx512_eri_s<0xCB, "vrcp28",   X86rcp28s>,   T8PD, EVEX_4V;
4351   defm VRSQRT28 : avx512_eri_s<0xCD, "vrsqrt28", X86rsqrt28s>, T8PD, EVEX_4V;
4352 }
4353 /// avx512_fp28_p rcp28ps, rcp28pd, rsqrt28ps, rsqrt28pd
4354
4355 multiclass avx512_fp28_p<bits<8> opc, string OpcodeStr, X86VectorVTInfo _,
4356                          SDNode OpNode> {
4357
4358   defm r : AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
4359                          (ins _.RC:$src), OpcodeStr, "$src", "$src",
4360                          (OpNode (_.VT _.RC:$src), (i32 FROUND_CURRENT))>;
4361
4362   defm rb : AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
4363                         (ins _.RC:$src), OpcodeStr,
4364                         "$src", "$src",
4365                         (OpNode (_.VT _.RC:$src), (i32 FROUND_NO_EXC)),
4366                         "{sae}">, EVEX_B;
4367
4368   defm m : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
4369                          (ins _.MemOp:$src), OpcodeStr, "$src", "$src",
4370                          (OpNode (_.FloatVT
4371                              (bitconvert (_.LdFrag addr:$src))),
4372                           (i32 FROUND_CURRENT))>;
4373
4374   defm mb : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
4375                          (ins _.MemOp:$src), OpcodeStr, "$src", "$src",
4376                          (OpNode (_.FloatVT
4377                                   (X86VBroadcast (_.ScalarLdFrag addr:$src))),
4378                                  (i32 FROUND_CURRENT))>, EVEX_B;
4379 }
4380
4381 multiclass  avx512_eri<bits<8> opc, string OpcodeStr, SDNode OpNode> {
4382    defm PS : avx512_fp28_p<opc, OpcodeStr#"ps", v16f32_info, OpNode>,
4383                      EVEX_CD8<32, CD8VF>;
4384    defm PD : avx512_fp28_p<opc, OpcodeStr#"pd", v8f64_info, OpNode>,
4385                      VEX_W, EVEX_CD8<32, CD8VF>;
4386 }
4387
4388 let Predicates = [HasERI], hasSideEffects = 0 in {
4389
4390  defm VRSQRT28 : avx512_eri<0xCC, "vrsqrt28", X86rsqrt28>, EVEX, EVEX_V512, T8PD;
4391  defm VRCP28   : avx512_eri<0xCA, "vrcp28",   X86rcp28>,   EVEX, EVEX_V512, T8PD;
4392  defm VEXP2    : avx512_eri<0xC8, "vexp2",    X86exp2>,    EVEX, EVEX_V512, T8PD;
4393 }
4394
4395 multiclass avx512_sqrt_packed<bits<8> opc, string OpcodeStr,
4396                               SDNode OpNode, X86VectorVTInfo _>{
4397   defm r: AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
4398                          (ins _.RC:$src), OpcodeStr, "$src", "$src",
4399                          (_.FloatVT (OpNode _.RC:$src))>, EVEX;
4400   let mayLoad = 1 in {
4401     defm m: AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
4402                            (ins _.MemOp:$src), OpcodeStr, "$src", "$src",
4403                            (OpNode (_.FloatVT
4404                              (bitconvert (_.LdFrag addr:$src))))>, EVEX;
4405
4406     defm mb: AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
4407                             (ins _.ScalarMemOp:$src), OpcodeStr,
4408                             "${src}"##_.BroadcastStr, "${src}"##_.BroadcastStr,
4409                             (OpNode (_.FloatVT
4410                               (X86VBroadcast (_.ScalarLdFrag addr:$src))))>,
4411                             EVEX, EVEX_B;
4412   }
4413 }
4414
4415 multiclass avx512_sqrt_scalar<bits<8> opc, string OpcodeStr,
4416                           Intrinsic F32Int, Intrinsic F64Int,
4417                           OpndItins itins_s, OpndItins itins_d> {
4418   def SSZr : SI<opc, MRMSrcReg, (outs FR32X:$dst),
4419                (ins FR32X:$src1, FR32X:$src2),
4420                !strconcat(OpcodeStr,
4421                           "ss\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4422                       [], itins_s.rr>, XS, EVEX_4V;
4423   let isCodeGenOnly = 1 in
4424   def SSZr_Int : SIi8<opc, MRMSrcReg, (outs VR128X:$dst),
4425                (ins VR128X:$src1, VR128X:$src2),
4426                !strconcat(OpcodeStr,
4427                 "ss\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4428                [(set VR128X:$dst,
4429                  (F32Int VR128X:$src1, VR128X:$src2))],
4430                itins_s.rr>, XS, EVEX_4V;
4431   let mayLoad = 1 in {
4432   def SSZm : SI<opc, MRMSrcMem, (outs FR32X:$dst),
4433                (ins FR32X:$src1, f32mem:$src2),
4434                !strconcat(OpcodeStr,
4435                           "ss\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4436                       [], itins_s.rm>, XS, EVEX_4V, EVEX_CD8<32, CD8VT1>;
4437   let isCodeGenOnly = 1 in
4438   def SSZm_Int : SIi8<opc, MRMSrcMem, (outs VR128X:$dst),
4439                    (ins VR128X:$src1, ssmem:$src2),
4440                    !strconcat(OpcodeStr,
4441                  "ss\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4442                    [(set VR128X:$dst,
4443                      (F32Int VR128X:$src1, sse_load_f32:$src2))],
4444                    itins_s.rm>, XS, EVEX_4V, EVEX_CD8<32, CD8VT1>;
4445   }
4446   def SDZr : SI<opc, MRMSrcReg, (outs FR64X:$dst),
4447                (ins FR64X:$src1, FR64X:$src2),
4448                !strconcat(OpcodeStr,
4449                           "sd\t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>,
4450                       XD, EVEX_4V, VEX_W;
4451   let isCodeGenOnly = 1 in
4452   def SDZr_Int : SIi8<opc, MRMSrcReg, (outs VR128X:$dst),
4453                (ins VR128X:$src1, VR128X:$src2),
4454                !strconcat(OpcodeStr,
4455                 "sd\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4456                [(set VR128X:$dst,
4457                  (F64Int VR128X:$src1, VR128X:$src2))],
4458                itins_s.rr>, XD, EVEX_4V, VEX_W;
4459   let mayLoad = 1 in {
4460   def SDZm : SI<opc, MRMSrcMem, (outs FR64X:$dst),
4461                (ins FR64X:$src1, f64mem:$src2),
4462                !strconcat(OpcodeStr,
4463                   "sd\t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>,
4464                XD, EVEX_4V, VEX_W, EVEX_CD8<64, CD8VT1>;
4465   let isCodeGenOnly = 1 in
4466   def SDZm_Int : SIi8<opc, MRMSrcMem, (outs VR128X:$dst),
4467                   (ins VR128X:$src1, sdmem:$src2),
4468                    !strconcat(OpcodeStr,
4469                   "sd\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4470                   [(set VR128X:$dst,
4471                     (F64Int VR128X:$src1, sse_load_f64:$src2))]>,
4472                   XD, EVEX_4V, VEX_W, EVEX_CD8<64, CD8VT1>;
4473   }
4474 }
4475
4476 multiclass avx512_sqrt_packed_all<bits<8> opc, string OpcodeStr,
4477                                   SDNode OpNode> {
4478   defm PSZ : avx512_sqrt_packed<opc, !strconcat(OpcodeStr, "ps"), OpNode,
4479                                 v16f32_info>,
4480                                 EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
4481   defm PDZ : avx512_sqrt_packed<opc, !strconcat(OpcodeStr, "pd"), OpNode,
4482                                 v8f64_info>,
4483                                 EVEX_V512, VEX_W, PD, EVEX_CD8<64, CD8VF>;
4484   // Define only if AVX512VL feature is present.
4485   let Predicates = [HasVLX] in {
4486     defm PSZ128 : avx512_sqrt_packed<opc, !strconcat(OpcodeStr, "ps"),
4487                                      OpNode, v4f32x_info>,
4488                                      EVEX_V128, PS, EVEX_CD8<32, CD8VF>;
4489     defm PSZ256 : avx512_sqrt_packed<opc, !strconcat(OpcodeStr, "ps"),
4490                                      OpNode, v8f32x_info>,
4491                                      EVEX_V256, PS, EVEX_CD8<32, CD8VF>;
4492     defm PDZ128 : avx512_sqrt_packed<opc, !strconcat(OpcodeStr, "pd"),
4493                                      OpNode, v2f64x_info>,
4494                                      EVEX_V128, VEX_W, PD, EVEX_CD8<64, CD8VF>;
4495     defm PDZ256 : avx512_sqrt_packed<opc, !strconcat(OpcodeStr, "pd"),
4496                                      OpNode, v4f64x_info>,
4497                                      EVEX_V256, VEX_W, PD, EVEX_CD8<64, CD8VF>;
4498   }
4499 }
4500
4501 defm VSQRT : avx512_sqrt_packed_all<0x51, "vsqrt", fsqrt>;
4502
4503 defm VSQRT  : avx512_sqrt_scalar<0x51, "sqrt",
4504                 int_x86_avx512_sqrt_ss, int_x86_avx512_sqrt_sd,
4505                 SSE_SQRTSS, SSE_SQRTSD>;
4506
4507 let Predicates = [HasAVX512] in {
4508   def : Pat<(v16f32 (int_x86_avx512_sqrt_ps_512 (v16f32 VR512:$src1),
4509                     (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1), FROUND_CURRENT)),
4510                    (VSQRTPSZr VR512:$src1)>;
4511   def : Pat<(v8f64 (int_x86_avx512_sqrt_pd_512 (v8f64 VR512:$src1),
4512                     (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1), FROUND_CURRENT)),
4513                    (VSQRTPDZr VR512:$src1)>;
4514
4515   def : Pat<(f32 (fsqrt FR32X:$src)),
4516             (VSQRTSSZr (f32 (IMPLICIT_DEF)), FR32X:$src)>;
4517   def : Pat<(f32 (fsqrt (load addr:$src))),
4518             (VSQRTSSZm (f32 (IMPLICIT_DEF)), addr:$src)>,
4519             Requires<[OptForSize]>;
4520   def : Pat<(f64 (fsqrt FR64X:$src)),
4521             (VSQRTSDZr (f64 (IMPLICIT_DEF)), FR64X:$src)>;
4522   def : Pat<(f64 (fsqrt (load addr:$src))),
4523             (VSQRTSDZm (f64 (IMPLICIT_DEF)), addr:$src)>,
4524             Requires<[OptForSize]>;
4525
4526   def : Pat<(f32 (X86frsqrt FR32X:$src)),
4527             (VRSQRT14SSrr (f32 (IMPLICIT_DEF)), FR32X:$src)>;
4528   def : Pat<(f32 (X86frsqrt (load addr:$src))),
4529             (VRSQRT14SSrm (f32 (IMPLICIT_DEF)), addr:$src)>,
4530             Requires<[OptForSize]>;
4531
4532   def : Pat<(f32 (X86frcp FR32X:$src)),
4533             (VRCP14SSrr (f32 (IMPLICIT_DEF)), FR32X:$src)>;
4534   def : Pat<(f32 (X86frcp (load addr:$src))),
4535             (VRCP14SSrm (f32 (IMPLICIT_DEF)), addr:$src)>,
4536             Requires<[OptForSize]>;
4537
4538   def : Pat<(int_x86_sse_sqrt_ss VR128X:$src),
4539             (COPY_TO_REGCLASS (VSQRTSSZr (f32 (IMPLICIT_DEF)),
4540                                         (COPY_TO_REGCLASS VR128X:$src, FR32)),
4541                               VR128X)>;
4542   def : Pat<(int_x86_sse_sqrt_ss sse_load_f32:$src),
4543             (VSQRTSSZm_Int (v4f32 (IMPLICIT_DEF)), sse_load_f32:$src)>;
4544
4545   def : Pat<(int_x86_sse2_sqrt_sd VR128X:$src),
4546             (COPY_TO_REGCLASS (VSQRTSDZr (f64 (IMPLICIT_DEF)),
4547                                         (COPY_TO_REGCLASS VR128X:$src, FR64)),
4548                               VR128X)>;
4549   def : Pat<(int_x86_sse2_sqrt_sd sse_load_f64:$src),
4550             (VSQRTSDZm_Int (v2f64 (IMPLICIT_DEF)), sse_load_f64:$src)>;
4551 }
4552
4553
4554 multiclass avx512_rndscale<bits<8> opc, string OpcodeStr,
4555                             X86MemOperand x86memop, RegisterClass RC,
4556                             PatFrag mem_frag, Domain d> {
4557 let ExeDomain = d in {
4558   // Intrinsic operation, reg.
4559   // Vector intrinsic operation, reg
4560   def r : AVX512AIi8<opc, MRMSrcReg,
4561                     (outs RC:$dst), (ins RC:$src1, i32i8imm:$src2),
4562                     !strconcat(OpcodeStr,
4563                     "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4564                     []>, EVEX;
4565
4566   // Vector intrinsic operation, mem
4567   def m : AVX512AIi8<opc, MRMSrcMem,
4568                     (outs RC:$dst), (ins x86memop:$src1, i32i8imm:$src2),
4569                     !strconcat(OpcodeStr,
4570                     "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4571                     []>, EVEX;
4572 } // ExeDomain
4573 }
4574
4575
4576 defm VRNDSCALEPSZ : avx512_rndscale<0x08, "vrndscaleps", f512mem, VR512,
4577                                 memopv16f32, SSEPackedSingle>, EVEX_V512,
4578                                 EVEX_CD8<32, CD8VF>;
4579
4580 def : Pat<(v16f32 (int_x86_avx512_mask_rndscale_ps_512 (v16f32 VR512:$src1),
4581                    imm:$src2, (v16f32 VR512:$src1), (i16 -1),
4582                    FROUND_CURRENT)),
4583                    (VRNDSCALEPSZr VR512:$src1, imm:$src2)>;
4584
4585
4586 defm VRNDSCALEPDZ : avx512_rndscale<0x09, "vrndscalepd", f512mem, VR512,
4587                                 memopv8f64, SSEPackedDouble>, EVEX_V512,
4588                                 VEX_W, EVEX_CD8<64, CD8VF>;
4589
4590 def : Pat<(v8f64 (int_x86_avx512_mask_rndscale_pd_512 (v8f64 VR512:$src1),
4591                   imm:$src2, (v8f64 VR512:$src1), (i8 -1),
4592                   FROUND_CURRENT)),
4593                    (VRNDSCALEPDZr VR512:$src1, imm:$src2)>;
4594
4595 multiclass avx512_rndscale_scalar<bits<8> opc, string OpcodeStr,
4596                      Operand x86memop, RegisterClass RC, Domain d> {
4597 let ExeDomain = d in {
4598   def r : AVX512AIi8<opc, MRMSrcReg,
4599                     (outs RC:$dst), (ins RC:$src1, RC:$src2, i32i8imm:$src3),
4600                     !strconcat(OpcodeStr,
4601                     "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4602                     []>, EVEX_4V;
4603
4604   def m : AVX512AIi8<opc, MRMSrcMem,
4605                     (outs RC:$dst), (ins RC:$src1, x86memop:$src2,  i32i8imm:$src3),
4606                     !strconcat(OpcodeStr,
4607                     "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4608                     []>, EVEX_4V;
4609 } // ExeDomain
4610 }
4611
4612 defm VRNDSCALESS : avx512_rndscale_scalar<0x0A, "vrndscaless", ssmem, FR32X,
4613                                 SSEPackedSingle>, EVEX_CD8<32, CD8VT1>;
4614
4615 defm VRNDSCALESD : avx512_rndscale_scalar<0x0B, "vrndscalesd", sdmem, FR64X,
4616                                 SSEPackedDouble>, EVEX_CD8<64, CD8VT1>;
4617
4618 def : Pat<(ffloor FR32X:$src),
4619           (VRNDSCALESSr (f32 (IMPLICIT_DEF)), FR32X:$src, (i32 0x1))>;
4620 def : Pat<(f64 (ffloor FR64X:$src)),
4621           (VRNDSCALESDr (f64 (IMPLICIT_DEF)), FR64X:$src, (i32 0x1))>;
4622 def : Pat<(f32 (fnearbyint FR32X:$src)),
4623           (VRNDSCALESSr (f32 (IMPLICIT_DEF)), FR32X:$src, (i32 0xC))>;
4624 def : Pat<(f64 (fnearbyint FR64X:$src)),
4625           (VRNDSCALESDr (f64 (IMPLICIT_DEF)), FR64X:$src, (i32 0xC))>;
4626 def : Pat<(f32 (fceil FR32X:$src)),
4627           (VRNDSCALESSr (f32 (IMPLICIT_DEF)), FR32X:$src, (i32 0x2))>;
4628 def : Pat<(f64 (fceil FR64X:$src)),
4629           (VRNDSCALESDr (f64 (IMPLICIT_DEF)), FR64X:$src, (i32 0x2))>;
4630 def : Pat<(f32 (frint FR32X:$src)),
4631           (VRNDSCALESSr (f32 (IMPLICIT_DEF)), FR32X:$src, (i32 0x4))>;
4632 def : Pat<(f64 (frint FR64X:$src)),
4633           (VRNDSCALESDr (f64 (IMPLICIT_DEF)), FR64X:$src, (i32 0x4))>;
4634 def : Pat<(f32 (ftrunc FR32X:$src)),
4635           (VRNDSCALESSr (f32 (IMPLICIT_DEF)), FR32X:$src, (i32 0x3))>;
4636 def : Pat<(f64 (ftrunc FR64X:$src)),
4637           (VRNDSCALESDr (f64 (IMPLICIT_DEF)), FR64X:$src, (i32 0x3))>;
4638
4639 def : Pat<(v16f32 (ffloor VR512:$src)),
4640           (VRNDSCALEPSZr VR512:$src, (i32 0x1))>;
4641 def : Pat<(v16f32 (fnearbyint VR512:$src)),
4642           (VRNDSCALEPSZr VR512:$src, (i32 0xC))>;
4643 def : Pat<(v16f32 (fceil VR512:$src)),
4644           (VRNDSCALEPSZr VR512:$src, (i32 0x2))>;
4645 def : Pat<(v16f32 (frint VR512:$src)),
4646           (VRNDSCALEPSZr VR512:$src, (i32 0x4))>;
4647 def : Pat<(v16f32 (ftrunc VR512:$src)),
4648           (VRNDSCALEPSZr VR512:$src, (i32 0x3))>;
4649
4650 def : Pat<(v8f64 (ffloor VR512:$src)),
4651           (VRNDSCALEPDZr VR512:$src, (i32 0x1))>;
4652 def : Pat<(v8f64 (fnearbyint VR512:$src)),
4653           (VRNDSCALEPDZr VR512:$src, (i32 0xC))>;
4654 def : Pat<(v8f64 (fceil VR512:$src)),
4655           (VRNDSCALEPDZr VR512:$src, (i32 0x2))>;
4656 def : Pat<(v8f64 (frint VR512:$src)),
4657           (VRNDSCALEPDZr VR512:$src, (i32 0x4))>;
4658 def : Pat<(v8f64 (ftrunc VR512:$src)),
4659           (VRNDSCALEPDZr VR512:$src, (i32 0x3))>;
4660
4661 //-------------------------------------------------
4662 // Integer truncate and extend operations
4663 //-------------------------------------------------
4664
4665 multiclass avx512_trunc_sat<bits<8> opc, string OpcodeStr,
4666                           RegisterClass dstRC, RegisterClass srcRC,
4667                           RegisterClass KRC, X86MemOperand x86memop> {
4668   def rr : AVX512XS8I<opc, MRMDestReg, (outs dstRC:$dst),
4669                (ins srcRC:$src),
4670                !strconcat(OpcodeStr,"\t{$src, $dst|$dst, $src}"),
4671                []>, EVEX;
4672
4673   def rrk : AVX512XS8I<opc, MRMDestReg, (outs dstRC:$dst),
4674                (ins KRC:$mask, srcRC:$src),
4675                !strconcat(OpcodeStr,
4676                  "\t{$src, ${dst} {${mask}}|${dst} {${mask}}, $src}"),
4677                []>, EVEX, EVEX_K;
4678
4679   def rrkz : AVX512XS8I<opc, MRMDestReg, (outs dstRC:$dst),
4680                (ins KRC:$mask, srcRC:$src),
4681                !strconcat(OpcodeStr,
4682                  "\t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
4683                []>, EVEX, EVEX_KZ;
4684
4685   def mr : AVX512XS8I<opc, MRMDestMem, (outs), (ins x86memop:$dst, srcRC:$src),
4686                !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
4687                []>, EVEX;
4688
4689   def mrk : AVX512XS8I<opc, MRMDestMem, (outs),
4690                (ins x86memop:$dst, KRC:$mask, srcRC:$src),
4691                !strconcat(OpcodeStr, "\t{$src, $dst {${mask}}|${dst} {${mask}}, $src}"),
4692                []>, EVEX, EVEX_K;
4693
4694 }
4695 defm VPMOVQB    : avx512_trunc_sat<0x32, "vpmovqb",   VR128X, VR512, VK8WM,
4696                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VO>;
4697 defm VPMOVSQB   : avx512_trunc_sat<0x22, "vpmovsqb",  VR128X, VR512, VK8WM,
4698                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VO>;
4699 defm VPMOVUSQB  : avx512_trunc_sat<0x12, "vpmovusqb", VR128X, VR512, VK8WM,
4700                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VO>;
4701 defm VPMOVQW    : avx512_trunc_sat<0x34, "vpmovqw",   VR128X, VR512, VK8WM,
4702                                  i128mem>, EVEX_V512, EVEX_CD8<16, CD8VQ>;
4703 defm VPMOVSQW   : avx512_trunc_sat<0x24, "vpmovsqw",  VR128X, VR512, VK8WM,
4704                                  i128mem>, EVEX_V512, EVEX_CD8<16, CD8VQ>;
4705 defm VPMOVUSQW  : avx512_trunc_sat<0x14, "vpmovusqw", VR128X, VR512, VK8WM,
4706                                  i128mem>, EVEX_V512, EVEX_CD8<16, CD8VQ>;
4707 defm VPMOVQD    : avx512_trunc_sat<0x35, "vpmovqd",   VR256X, VR512, VK8WM,
4708                                  i256mem>, EVEX_V512, EVEX_CD8<32, CD8VH>;
4709 defm VPMOVSQD   : avx512_trunc_sat<0x25, "vpmovsqd",  VR256X, VR512, VK8WM,
4710                                  i256mem>, EVEX_V512, EVEX_CD8<32, CD8VH>;
4711 defm VPMOVUSQD  : avx512_trunc_sat<0x15, "vpmovusqd", VR256X, VR512, VK8WM,
4712                                  i256mem>, EVEX_V512, EVEX_CD8<32, CD8VH>;
4713 defm VPMOVDW    : avx512_trunc_sat<0x33, "vpmovdw",   VR256X, VR512, VK16WM,
4714                                  i256mem>, EVEX_V512, EVEX_CD8<16, CD8VH>;
4715 defm VPMOVSDW   : avx512_trunc_sat<0x23, "vpmovsdw",  VR256X, VR512, VK16WM,
4716                                  i256mem>, EVEX_V512, EVEX_CD8<16, CD8VH>;
4717 defm VPMOVUSDW  : avx512_trunc_sat<0x13, "vpmovusdw", VR256X, VR512, VK16WM,
4718                                  i256mem>, EVEX_V512, EVEX_CD8<16, CD8VH>;
4719 defm VPMOVDB    : avx512_trunc_sat<0x31, "vpmovdb",   VR128X, VR512, VK16WM,
4720                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VQ>;
4721 defm VPMOVSDB   : avx512_trunc_sat<0x21, "vpmovsdb",  VR128X, VR512, VK16WM,
4722                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VQ>;
4723 defm VPMOVUSDB  : avx512_trunc_sat<0x11, "vpmovusdb", VR128X, VR512, VK16WM,
4724                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VQ>;
4725
4726 def : Pat<(v16i8  (X86vtrunc (v8i64  VR512:$src))), (VPMOVQBrr  VR512:$src)>;
4727 def : Pat<(v8i16  (X86vtrunc (v8i64  VR512:$src))), (VPMOVQWrr  VR512:$src)>;
4728 def : Pat<(v16i16 (X86vtrunc (v16i32 VR512:$src))), (VPMOVDWrr  VR512:$src)>;
4729 def : Pat<(v16i8  (X86vtrunc (v16i32 VR512:$src))), (VPMOVDBrr  VR512:$src)>;
4730 def : Pat<(v8i32  (X86vtrunc (v8i64  VR512:$src))), (VPMOVQDrr  VR512:$src)>;
4731
4732 def : Pat<(v16i8  (X86vtruncm VK16WM:$mask, (v16i32 VR512:$src))),
4733                   (VPMOVDBrrkz VK16WM:$mask, VR512:$src)>;
4734 def : Pat<(v16i16 (X86vtruncm VK16WM:$mask, (v16i32 VR512:$src))),
4735                   (VPMOVDWrrkz VK16WM:$mask, VR512:$src)>;
4736 def : Pat<(v8i16  (X86vtruncm VK8WM:$mask,  (v8i64 VR512:$src))),
4737                   (VPMOVQWrrkz  VK8WM:$mask, VR512:$src)>;
4738 def : Pat<(v8i32  (X86vtruncm VK8WM:$mask,  (v8i64 VR512:$src))),
4739                   (VPMOVQDrrkz  VK8WM:$mask, VR512:$src)>;
4740
4741
4742 multiclass avx512_extend<bits<8> opc, string OpcodeStr, RegisterClass KRC,
4743                       RegisterClass DstRC, RegisterClass SrcRC, SDNode OpNode,
4744                       PatFrag mem_frag, X86MemOperand x86memop,
4745                       ValueType OpVT, ValueType InVT> {
4746
4747   def rr : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst),
4748               (ins SrcRC:$src),
4749               !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
4750               [(set DstRC:$dst, (OpVT (OpNode (InVT SrcRC:$src))))]>, EVEX;
4751
4752   def rrk : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst),
4753               (ins KRC:$mask, SrcRC:$src),
4754               !strconcat(OpcodeStr, "\t{$src, $dst {${mask}} |$dst {${mask}}, $src}"),
4755               []>, EVEX, EVEX_K;
4756
4757   def rrkz : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst),
4758               (ins KRC:$mask, SrcRC:$src),
4759               !strconcat(OpcodeStr, "\t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}"),
4760               []>, EVEX, EVEX_KZ;
4761
4762   let mayLoad = 1 in {
4763     def rm : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst),
4764               (ins x86memop:$src),
4765               !strconcat(OpcodeStr,"\t{$src, $dst|$dst, $src}"),
4766               [(set DstRC:$dst,
4767                 (OpVT (OpNode (InVT (bitconvert (mem_frag addr:$src))))))]>,
4768               EVEX;
4769
4770     def rmk : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst),
4771               (ins KRC:$mask, x86memop:$src),
4772               !strconcat(OpcodeStr,"\t{$src, $dst {${mask}} |$dst {${mask}}, $src}"),
4773               []>,
4774               EVEX, EVEX_K;
4775
4776     def rmkz : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst),
4777               (ins KRC:$mask, x86memop:$src),
4778               !strconcat(OpcodeStr,"\t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}"),
4779               []>,
4780               EVEX, EVEX_KZ;
4781   }
4782 }
4783
4784 defm VPMOVZXBDZ: avx512_extend<0x31, "vpmovzxbd", VK16WM, VR512, VR128X, X86vzext,
4785                              memopv2i64, i128mem, v16i32, v16i8>, EVEX_V512,
4786                              EVEX_CD8<8, CD8VQ>;
4787 defm VPMOVZXBQZ: avx512_extend<0x32, "vpmovzxbq", VK8WM, VR512, VR128X, X86vzext,
4788                              memopv2i64, i128mem, v8i64, v16i8>, EVEX_V512,
4789                              EVEX_CD8<8, CD8VO>;
4790 defm VPMOVZXWDZ: avx512_extend<0x33, "vpmovzxwd", VK16WM, VR512, VR256X, X86vzext,
4791                              memopv4i64, i256mem, v16i32, v16i16>, EVEX_V512,
4792                              EVEX_CD8<16, CD8VH>;
4793 defm VPMOVZXWQZ: avx512_extend<0x34, "vpmovzxwq", VK8WM, VR512, VR128X, X86vzext,
4794                              memopv2i64, i128mem, v8i64, v8i16>, EVEX_V512,
4795                              EVEX_CD8<16, CD8VQ>;
4796 defm VPMOVZXDQZ: avx512_extend<0x35, "vpmovzxdq", VK8WM, VR512, VR256X, X86vzext,
4797                              memopv4i64, i256mem, v8i64, v8i32>, EVEX_V512,
4798                              EVEX_CD8<32, CD8VH>;
4799
4800 defm VPMOVSXBDZ: avx512_extend<0x21, "vpmovsxbd", VK16WM, VR512, VR128X, X86vsext,
4801                              memopv2i64, i128mem, v16i32, v16i8>, EVEX_V512,
4802                              EVEX_CD8<8, CD8VQ>;
4803 defm VPMOVSXBQZ: avx512_extend<0x22, "vpmovsxbq", VK8WM, VR512, VR128X, X86vsext,
4804                              memopv2i64, i128mem, v8i64, v16i8>, EVEX_V512,
4805                              EVEX_CD8<8, CD8VO>;
4806 defm VPMOVSXWDZ: avx512_extend<0x23, "vpmovsxwd", VK16WM, VR512, VR256X, X86vsext,
4807                              memopv4i64, i256mem, v16i32, v16i16>, EVEX_V512,
4808                              EVEX_CD8<16, CD8VH>;
4809 defm VPMOVSXWQZ: avx512_extend<0x24, "vpmovsxwq", VK8WM, VR512, VR128X, X86vsext,
4810                              memopv2i64, i128mem, v8i64, v8i16>, EVEX_V512,
4811                              EVEX_CD8<16, CD8VQ>;
4812 defm VPMOVSXDQZ: avx512_extend<0x25, "vpmovsxdq", VK8WM, VR512, VR256X, X86vsext,
4813                              memopv4i64, i256mem, v8i64, v8i32>, EVEX_V512,
4814                              EVEX_CD8<32, CD8VH>;
4815
4816 //===----------------------------------------------------------------------===//
4817 // GATHER - SCATTER Operations
4818
4819 multiclass avx512_gather<bits<8> opc, string OpcodeStr, RegisterClass KRC,
4820                        RegisterClass RC, X86MemOperand memop> {
4821 let mayLoad = 1,
4822   Constraints = "@earlyclobber $dst, $src1 = $dst, $mask = $mask_wb" in
4823   def rm  : AVX5128I<opc, MRMSrcMem, (outs RC:$dst, KRC:$mask_wb),
4824             (ins RC:$src1, KRC:$mask, memop:$src2),
4825             !strconcat(OpcodeStr,
4826             "\t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"),
4827             []>, EVEX, EVEX_K;
4828 }
4829
4830 let ExeDomain = SSEPackedDouble in {
4831 defm VGATHERDPDZ : avx512_gather<0x92, "vgatherdpd", VK8WM, VR512, vy64xmem>,
4832                                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4833 defm VGATHERQPDZ : avx512_gather<0x93, "vgatherqpd", VK8WM, VR512, vz64mem>,
4834                                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4835 }
4836
4837 let ExeDomain = SSEPackedSingle in {
4838 defm VGATHERDPSZ : avx512_gather<0x92, "vgatherdps", VK16WM, VR512, vz32mem>,
4839                                  EVEX_V512, EVEX_CD8<32, CD8VT1>;
4840 defm VGATHERQPSZ : avx512_gather<0x93, "vgatherqps", VK8WM, VR256X, vz64mem>,
4841                                  EVEX_V512, EVEX_CD8<32, CD8VT1>;
4842 }
4843
4844 defm VPGATHERDQZ : avx512_gather<0x90, "vpgatherdq", VK8WM, VR512,  vy64xmem>,
4845                                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4846 defm VPGATHERDDZ : avx512_gather<0x90, "vpgatherdd", VK16WM, VR512, vz32mem>,
4847                                  EVEX_V512, EVEX_CD8<32, CD8VT1>;
4848
4849 defm VPGATHERQQZ : avx512_gather<0x91, "vpgatherqq", VK8WM, VR512,  vz64mem>,
4850                                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4851 defm VPGATHERQDZ : avx512_gather<0x91, "vpgatherqd", VK8WM, VR256X,  vz64mem>,
4852                                  EVEX_V512, EVEX_CD8<32, CD8VT1>;
4853
4854 multiclass avx512_scatter<bits<8> opc, string OpcodeStr, RegisterClass KRC,
4855                        RegisterClass RC, X86MemOperand memop> {
4856 let mayStore = 1, Constraints = "$mask = $mask_wb" in
4857   def mr  : AVX5128I<opc, MRMDestMem, (outs KRC:$mask_wb),
4858             (ins memop:$dst, KRC:$mask, RC:$src2),
4859             !strconcat(OpcodeStr,
4860             "\t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"),
4861             []>, EVEX, EVEX_K;
4862 }
4863
4864 let ExeDomain = SSEPackedDouble in {
4865 defm VSCATTERDPDZ : avx512_scatter<0xA2, "vscatterdpd", VK8WM, VR512, vy64xmem>,
4866                                    EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4867 defm VSCATTERQPDZ : avx512_scatter<0xA3, "vscatterqpd", VK8WM, VR512, vz64mem>,
4868                                    EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4869 }
4870
4871 let ExeDomain = SSEPackedSingle in {
4872 defm VSCATTERDPSZ : avx512_scatter<0xA2, "vscatterdps", VK16WM, VR512, vz32mem>,
4873                                    EVEX_V512, EVEX_CD8<32, CD8VT1>;
4874 defm VSCATTERQPSZ : avx512_scatter<0xA3, "vscatterqps", VK8WM, VR256X, vz64mem>,
4875                                    EVEX_V512, EVEX_CD8<32, CD8VT1>;
4876 }
4877
4878 defm VPSCATTERDQZ : avx512_scatter<0xA0, "vpscatterdq", VK8WM, VR512, vy64xmem>,
4879                                    EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4880 defm VPSCATTERDDZ : avx512_scatter<0xA0, "vpscatterdd", VK16WM, VR512, vz32mem>,
4881                                    EVEX_V512, EVEX_CD8<32, CD8VT1>;
4882
4883 defm VPSCATTERQQZ : avx512_scatter<0xA1, "vpscatterqq", VK8WM, VR512, vz64mem>,
4884                                   EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4885 defm VPSCATTERQDZ : avx512_scatter<0xA1, "vpscatterqd", VK8WM, VR256X, vz64mem>,
4886                                   EVEX_V512, EVEX_CD8<32, CD8VT1>;
4887
4888 // prefetch
4889 multiclass avx512_gather_scatter_prefetch<bits<8> opc, Format F, string OpcodeStr,
4890                        RegisterClass KRC, X86MemOperand memop> {
4891   let Predicates = [HasPFI], hasSideEffects = 1 in
4892   def m  : AVX5128I<opc, F, (outs), (ins KRC:$mask, memop:$src),
4893             !strconcat(OpcodeStr, "\t{$src {${mask}}|{${mask}}, $src}"),
4894             []>, EVEX, EVEX_K;
4895 }
4896
4897 defm VGATHERPF0DPS: avx512_gather_scatter_prefetch<0xC6, MRM1m, "vgatherpf0dps",
4898                      VK16WM, vz32mem>, EVEX_V512, EVEX_CD8<32, CD8VT1>;
4899
4900 defm VGATHERPF0QPS: avx512_gather_scatter_prefetch<0xC7, MRM1m, "vgatherpf0qps",
4901                      VK8WM, vz64mem>, EVEX_V512, EVEX_CD8<64, CD8VT1>;
4902
4903 defm VGATHERPF0DPD: avx512_gather_scatter_prefetch<0xC6, MRM1m, "vgatherpf0dpd",
4904                      VK8WM, vy32mem>, EVEX_V512, VEX_W, EVEX_CD8<32, CD8VT1>;
4905
4906 defm VGATHERPF0QPD: avx512_gather_scatter_prefetch<0xC7, MRM1m, "vgatherpf0qpd",
4907                      VK8WM, vz64mem>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4908
4909 defm VGATHERPF1DPS: avx512_gather_scatter_prefetch<0xC6, MRM2m, "vgatherpf1dps",
4910                      VK16WM, vz32mem>, EVEX_V512, EVEX_CD8<32, CD8VT1>;
4911
4912 defm VGATHERPF1QPS: avx512_gather_scatter_prefetch<0xC7, MRM2m, "vgatherpf1qps",
4913                      VK8WM, vz64mem>, EVEX_V512, EVEX_CD8<64, CD8VT1>;
4914
4915 defm VGATHERPF1DPD: avx512_gather_scatter_prefetch<0xC6, MRM2m, "vgatherpf1dpd",
4916                      VK8WM, vy32mem>, EVEX_V512, VEX_W, EVEX_CD8<32, CD8VT1>;
4917
4918 defm VGATHERPF1QPD: avx512_gather_scatter_prefetch<0xC7, MRM2m, "vgatherpf1qpd",
4919                      VK8WM, vz64mem>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4920
4921 defm VSCATTERPF0DPS: avx512_gather_scatter_prefetch<0xC6, MRM5m, "vscatterpf0dps",
4922                      VK16WM, vz32mem>, EVEX_V512, EVEX_CD8<32, CD8VT1>;
4923
4924 defm VSCATTERPF0QPS: avx512_gather_scatter_prefetch<0xC7, MRM5m, "vscatterpf0qps",
4925                      VK8WM, vz64mem>, EVEX_V512, EVEX_CD8<64, CD8VT1>;
4926
4927 defm VSCATTERPF0DPD: avx512_gather_scatter_prefetch<0xC6, MRM5m, "vscatterpf0dpd",
4928                      VK8WM, vy32mem>, EVEX_V512, VEX_W, EVEX_CD8<32, CD8VT1>;
4929
4930 defm VSCATTERPF0QPD: avx512_gather_scatter_prefetch<0xC7, MRM5m, "vscatterpf0qpd",
4931                      VK8WM, vz64mem>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4932
4933 defm VSCATTERPF1DPS: avx512_gather_scatter_prefetch<0xC6, MRM6m, "vscatterpf1dps",
4934                      VK16WM, vz32mem>, EVEX_V512, EVEX_CD8<32, CD8VT1>;
4935
4936 defm VSCATTERPF1QPS: avx512_gather_scatter_prefetch<0xC7, MRM6m, "vscatterpf1qps",
4937                      VK8WM, vz64mem>, EVEX_V512, EVEX_CD8<64, CD8VT1>;
4938
4939 defm VSCATTERPF1DPD: avx512_gather_scatter_prefetch<0xC6, MRM6m, "vscatterpf1dpd",
4940                      VK8WM, vy32mem>, EVEX_V512, VEX_W, EVEX_CD8<32, CD8VT1>;
4941
4942 defm VSCATTERPF1QPD: avx512_gather_scatter_prefetch<0xC7, MRM6m, "vscatterpf1qpd",
4943                      VK8WM, vz64mem>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4944 //===----------------------------------------------------------------------===//
4945 // VSHUFPS - VSHUFPD Operations
4946
4947 multiclass avx512_shufp<RegisterClass RC, X86MemOperand x86memop,
4948                       ValueType vt, string OpcodeStr, PatFrag mem_frag,
4949                       Domain d> {
4950   def rmi : AVX512PIi8<0xC6, MRMSrcMem, (outs RC:$dst),
4951                    (ins RC:$src1, x86memop:$src2, u8imm:$src3),
4952                    !strconcat(OpcodeStr,
4953                    "\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
4954                    [(set RC:$dst, (vt (X86Shufp RC:$src1, (mem_frag addr:$src2),
4955                                        (i8 imm:$src3))))], d, IIC_SSE_SHUFP>,
4956                    EVEX_4V, Sched<[WriteShuffleLd, ReadAfterLd]>;
4957   def rri : AVX512PIi8<0xC6, MRMSrcReg, (outs RC:$dst),
4958                    (ins RC:$src1, RC:$src2, u8imm:$src3),
4959                    !strconcat(OpcodeStr,
4960                    "\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
4961                    [(set RC:$dst, (vt (X86Shufp RC:$src1, RC:$src2,
4962                                        (i8 imm:$src3))))], d, IIC_SSE_SHUFP>,
4963                    EVEX_4V, Sched<[WriteShuffle]>;
4964 }
4965
4966 defm VSHUFPSZ  : avx512_shufp<VR512, f512mem, v16f32, "vshufps", memopv16f32,
4967                   SSEPackedSingle>, PS, EVEX_V512, EVEX_CD8<32, CD8VF>;
4968 defm VSHUFPDZ  : avx512_shufp<VR512, f512mem, v8f64, "vshufpd", memopv8f64,
4969                   SSEPackedDouble>, PD, VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
4970
4971 def : Pat<(v16i32 (X86Shufp VR512:$src1, VR512:$src2, (i8 imm:$imm))),
4972           (VSHUFPSZrri VR512:$src1, VR512:$src2, imm:$imm)>;
4973 def : Pat<(v16i32 (X86Shufp VR512:$src1,
4974                     (memopv16i32 addr:$src2), (i8 imm:$imm))),
4975           (VSHUFPSZrmi VR512:$src1, addr:$src2, imm:$imm)>;
4976
4977 def : Pat<(v8i64 (X86Shufp VR512:$src1, VR512:$src2, (i8 imm:$imm))),
4978           (VSHUFPDZrri VR512:$src1, VR512:$src2, imm:$imm)>;
4979 def : Pat<(v8i64 (X86Shufp VR512:$src1,
4980                             (memopv8i64 addr:$src2), (i8 imm:$imm))),
4981           (VSHUFPDZrmi VR512:$src1, addr:$src2, imm:$imm)>;
4982
4983 multiclass avx512_valign<X86VectorVTInfo _> {
4984   defm rri : AVX512_maskable<0x03, MRMSrcReg, _, (outs _.RC:$dst),
4985                      (ins _.RC:$src1, _.RC:$src2, u8imm:$src3),
4986                      "valign"##_.Suffix,
4987                      "$src3, $src2, $src1", "$src1, $src2, $src3",
4988                      (_.VT (X86VAlign _.RC:$src2, _.RC:$src1,
4989                                       (i8 imm:$src3)))>,
4990              AVX512AIi8Base, EVEX_4V;
4991
4992   // Also match valign of packed floats.
4993   def : Pat<(_.FloatVT (X86VAlign _.RC:$src1, _.RC:$src2, (i8 imm:$imm))),
4994             (!cast<Instruction>(NAME##rri) _.RC:$src2, _.RC:$src1, imm:$imm)>;
4995
4996   let mayLoad = 1 in
4997   def rmi : AVX512AIi8<0x03, MRMSrcMem, (outs _.RC:$dst),
4998                      (ins _.RC:$src1, _.MemOp:$src2, u8imm:$src3),
4999                      !strconcat("valign"##_.Suffix,
5000                      "\t{$src3, $src2, $src1, $dst|"
5001                          "$dst, $src1, $src2, $src3}"),
5002                      []>, EVEX_4V;
5003 }
5004 defm VALIGND : avx512_valign<v16i32_info>, EVEX_V512, EVEX_CD8<32, CD8VF>;
5005 defm VALIGNQ : avx512_valign<v8i64_info>, VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
5006
5007 // Helper fragments to match sext vXi1 to vXiY.
5008 def v16i1sextv16i32  : PatLeaf<(v16i32 (X86vsrai VR512:$src, (i8 31)))>;
5009 def v8i1sextv8i64  : PatLeaf<(v8i64 (X86vsrai VR512:$src, (i8 63)))>;
5010
5011 multiclass avx512_vpabs<bits<8> opc, string OpcodeStr, ValueType OpVT,
5012                         RegisterClass KRC, RegisterClass RC,
5013                         X86MemOperand x86memop, X86MemOperand x86scalar_mop,
5014                         string BrdcstStr> {
5015   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
5016             !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
5017             []>, EVEX;
5018   def rrk : AVX5128I<opc, MRMSrcReg, (outs RC:$dst), (ins KRC:$mask, RC:$src),
5019              !strconcat(OpcodeStr, "\t{$src, $dst {${mask}}|$dst {${mask}}, $src}"),
5020              []>, EVEX, EVEX_K;
5021   def rrkz : AVX5128I<opc, MRMSrcReg, (outs RC:$dst), (ins KRC:$mask, RC:$src),
5022               !strconcat(OpcodeStr,
5023                          "\t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}"),
5024               []>, EVEX, EVEX_KZ;
5025   let mayLoad = 1 in {
5026     def rm : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
5027               (ins x86memop:$src),
5028               !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
5029               []>, EVEX;
5030     def rmk : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
5031                (ins KRC:$mask, x86memop:$src),
5032                !strconcat(OpcodeStr,
5033                           "\t{$src, $dst {${mask}}|$dst {${mask}}, $src}"),
5034                []>, EVEX, EVEX_K;
5035     def rmkz : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
5036                 (ins KRC:$mask, x86memop:$src),
5037                 !strconcat(OpcodeStr,
5038                            "\t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}"),
5039                 []>, EVEX, EVEX_KZ;
5040     def rmb : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
5041                (ins x86scalar_mop:$src),
5042                !strconcat(OpcodeStr, "\t{${src}", BrdcstStr,
5043                           ", $dst|$dst, ${src}", BrdcstStr, "}"),
5044                []>, EVEX, EVEX_B;
5045     def rmbk : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
5046                 (ins KRC:$mask, x86scalar_mop:$src),
5047                 !strconcat(OpcodeStr, "\t{${src}", BrdcstStr,
5048                            ", $dst {${mask}}|$dst {${mask}}, ${src}", BrdcstStr, "}"),
5049                 []>, EVEX, EVEX_B, EVEX_K;
5050     def rmbkz : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
5051                  (ins KRC:$mask, x86scalar_mop:$src),
5052                  !strconcat(OpcodeStr, "\t{${src}", BrdcstStr,
5053                             ", $dst {${mask}} {z}|$dst {${mask}} {z}, ${src}",
5054                             BrdcstStr, "}"),
5055                  []>, EVEX, EVEX_B, EVEX_KZ;
5056   }
5057 }
5058
5059 defm VPABSDZ : avx512_vpabs<0x1E, "vpabsd", v16i32, VK16WM, VR512,
5060                            i512mem, i32mem, "{1to16}">, EVEX_V512,
5061                            EVEX_CD8<32, CD8VF>;
5062 defm VPABSQZ : avx512_vpabs<0x1F, "vpabsq", v8i64, VK8WM, VR512,
5063                            i512mem, i64mem, "{1to8}">, EVEX_V512, VEX_W,
5064                            EVEX_CD8<64, CD8VF>;
5065
5066 def : Pat<(xor
5067           (bc_v16i32 (v16i1sextv16i32)),
5068           (bc_v16i32 (add (v16i32 VR512:$src), (v16i1sextv16i32)))),
5069           (VPABSDZrr VR512:$src)>;
5070 def : Pat<(xor
5071           (bc_v8i64 (v8i1sextv8i64)),
5072           (bc_v8i64 (add (v8i64 VR512:$src), (v8i1sextv8i64)))),
5073           (VPABSQZrr VR512:$src)>;
5074
5075 def : Pat<(v16i32 (int_x86_avx512_mask_pabs_d_512 (v16i32 VR512:$src),
5076                    (v16i32 immAllZerosV), (i16 -1))),
5077           (VPABSDZrr VR512:$src)>;
5078 def : Pat<(v8i64 (int_x86_avx512_mask_pabs_q_512 (v8i64 VR512:$src),
5079                    (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
5080           (VPABSQZrr VR512:$src)>;
5081
5082 multiclass avx512_conflict<bits<8> opc, string OpcodeStr,
5083                         RegisterClass RC, RegisterClass KRC,
5084                         X86MemOperand x86memop,
5085                         X86MemOperand x86scalar_mop, string BrdcstStr> {
5086   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
5087        (ins RC:$src),
5088        !strconcat(OpcodeStr, "\t{$src, ${dst} |${dst}, $src}"),
5089        []>, EVEX;
5090   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
5091        (ins x86memop:$src),
5092        !strconcat(OpcodeStr, "\t{$src, ${dst}|${dst}, $src}"),
5093        []>, EVEX;
5094   def rmb : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
5095        (ins x86scalar_mop:$src),
5096        !strconcat(OpcodeStr, "\t{${src}", BrdcstStr,
5097                   ", ${dst}|${dst}, ${src}", BrdcstStr, "}"),
5098        []>, EVEX, EVEX_B;
5099   def rrkz : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
5100        (ins KRC:$mask, RC:$src),
5101        !strconcat(OpcodeStr,
5102                   "\t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
5103        []>, EVEX, EVEX_KZ;
5104   def rmkz : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
5105        (ins KRC:$mask, x86memop:$src),
5106        !strconcat(OpcodeStr,
5107                   "\t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
5108        []>, EVEX, EVEX_KZ;
5109   def rmbkz : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
5110        (ins KRC:$mask, x86scalar_mop:$src),
5111        !strconcat(OpcodeStr, "\t{${src}", BrdcstStr,
5112                   ", ${dst} {${mask}} {z}|${dst} {${mask}} {z}, ${src}",
5113                   BrdcstStr, "}"),
5114        []>, EVEX, EVEX_KZ, EVEX_B;
5115
5116   let Constraints = "$src1 = $dst" in {
5117   def rrk : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
5118        (ins RC:$src1, KRC:$mask, RC:$src2),
5119        !strconcat(OpcodeStr,
5120                   "\t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"),
5121        []>, EVEX, EVEX_K;
5122   def rmk : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
5123        (ins RC:$src1, KRC:$mask, x86memop:$src2),
5124        !strconcat(OpcodeStr,
5125                   "\t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"),
5126        []>, EVEX, EVEX_K;
5127   def rmbk : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
5128        (ins RC:$src1, KRC:$mask, x86scalar_mop:$src2),
5129        !strconcat(OpcodeStr, "\t{${src2}", BrdcstStr,
5130                   ", ${dst} {${mask}}|${dst} {${mask}}, ${src2}", BrdcstStr, "}"),
5131        []>, EVEX, EVEX_K, EVEX_B;
5132    }
5133 }
5134
5135 let Predicates = [HasCDI] in {
5136 defm VPCONFLICTD : avx512_conflict<0xC4, "vpconflictd", VR512, VK16WM,
5137                     i512mem, i32mem, "{1to16}">,
5138                     EVEX_V512, EVEX_CD8<32, CD8VF>;
5139
5140
5141 defm VPCONFLICTQ : avx512_conflict<0xC4, "vpconflictq", VR512, VK8WM,
5142                     i512mem, i64mem, "{1to8}">,
5143                     EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
5144
5145 }
5146
5147 def : Pat<(int_x86_avx512_mask_conflict_d_512 VR512:$src2, VR512:$src1,
5148                                               GR16:$mask),
5149           (VPCONFLICTDrrk VR512:$src1,
5150            (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)), VR512:$src2)>;
5151
5152 def : Pat<(int_x86_avx512_mask_conflict_q_512 VR512:$src2, VR512:$src1,
5153                                               GR8:$mask),
5154           (VPCONFLICTQrrk VR512:$src1,
5155            (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)), VR512:$src2)>;
5156
5157 let Predicates = [HasCDI] in {
5158 defm VPLZCNTD : avx512_conflict<0x44, "vplzcntd", VR512, VK16WM,
5159                     i512mem, i32mem, "{1to16}">,
5160                     EVEX_V512, EVEX_CD8<32, CD8VF>;
5161
5162
5163 defm VPLZCNTQ : avx512_conflict<0x44, "vplzcntq", VR512, VK8WM,
5164                     i512mem, i64mem, "{1to8}">,
5165                     EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
5166
5167 }
5168
5169 def : Pat<(int_x86_avx512_mask_lzcnt_d_512 VR512:$src2, VR512:$src1,
5170                                               GR16:$mask),
5171           (VPLZCNTDrrk VR512:$src1,
5172            (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)), VR512:$src2)>;
5173
5174 def : Pat<(int_x86_avx512_mask_lzcnt_q_512 VR512:$src2, VR512:$src1,
5175                                               GR8:$mask),
5176           (VPLZCNTQrrk VR512:$src1,
5177            (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)), VR512:$src2)>;
5178
5179 def : Pat<(v16i32 (ctlz (memopv16i32 addr:$src))),
5180           (VPLZCNTDrm addr:$src)>;
5181 def : Pat<(v16i32 (ctlz (v16i32 VR512:$src))),
5182           (VPLZCNTDrr VR512:$src)>;
5183 def : Pat<(v8i64 (ctlz (memopv8i64 addr:$src))),
5184           (VPLZCNTQrm addr:$src)>;
5185 def : Pat<(v8i64 (ctlz (v8i64 VR512:$src))),
5186           (VPLZCNTQrr VR512:$src)>;
5187
5188 def : Pat<(store (i1 -1), addr:$dst), (MOV8mi addr:$dst, (i8 1))>;
5189 def : Pat<(store (i1  1), addr:$dst), (MOV8mi addr:$dst, (i8 1))>;
5190 def : Pat<(store (i1  0), addr:$dst), (MOV8mi addr:$dst, (i8 0))>;
5191
5192 def : Pat<(store VK1:$src, addr:$dst),
5193           (KMOVWmk addr:$dst, (COPY_TO_REGCLASS VK1:$src, VK16))>;
5194
5195 def truncstorei1 : PatFrag<(ops node:$val, node:$ptr),
5196                            (truncstore node:$val, node:$ptr), [{
5197   return cast<StoreSDNode>(N)->getMemoryVT() == MVT::i1;
5198 }]>;
5199
5200 def : Pat<(truncstorei1 GR8:$src, addr:$dst),
5201           (MOV8mr addr:$dst, GR8:$src)>;
5202
5203 multiclass cvt_by_vec_width<bits<8> opc, X86VectorVTInfo Vec, string OpcodeStr > {
5204 def rr : AVX512XS8I<opc, MRMDestReg, (outs Vec.RC:$dst), (ins Vec.KRC:$src),
5205                   !strconcat(OpcodeStr##Vec.Suffix, "\t{$src, $dst|$dst, $src}"),
5206                   [(set Vec.RC:$dst, (Vec.VT (X86vsext Vec.KRC:$src)))]>, EVEX;
5207 }
5208
5209 multiclass cvt_mask_by_elt_width<bits<8> opc, AVX512VLVectorVTInfo VTInfo,
5210                                  string OpcodeStr, Predicate prd> {
5211 let Predicates = [prd] in
5212   defm Z : cvt_by_vec_width<opc, VTInfo.info512, OpcodeStr>, EVEX_V512;
5213
5214   let Predicates = [prd, HasVLX] in {
5215     defm Z256 : cvt_by_vec_width<opc, VTInfo.info256, OpcodeStr>, EVEX_V256;
5216     defm Z128 : cvt_by_vec_width<opc, VTInfo.info128, OpcodeStr>, EVEX_V128;
5217   }
5218 }
5219
5220 multiclass avx512_convert_mask_to_vector<string OpcodeStr> {
5221   defm NAME##B : cvt_mask_by_elt_width<0x28, avx512vl_i8_info,  OpcodeStr,
5222                                        HasBWI>;
5223   defm NAME##W : cvt_mask_by_elt_width<0x28, avx512vl_i16_info, OpcodeStr,
5224                                        HasBWI>, VEX_W;
5225   defm NAME##D : cvt_mask_by_elt_width<0x38, avx512vl_i32_info, OpcodeStr,
5226                                        HasDQI>;
5227   defm NAME##Q : cvt_mask_by_elt_width<0x38, avx512vl_i64_info, OpcodeStr,
5228                                        HasDQI>, VEX_W;
5229 }
5230
5231 defm VPMOVM2 : avx512_convert_mask_to_vector<"vpmovm2">;
5232
5233 //===----------------------------------------------------------------------===//
5234 // AVX-512 - COMPRESS and EXPAND
5235 //
5236 multiclass compress_by_vec_width<bits<8> opc, X86VectorVTInfo _,
5237                                  string OpcodeStr> {
5238   def rrkz : AVX5128I<opc, MRMDestReg, (outs _.RC:$dst),
5239               (ins _.KRCWM:$mask, _.RC:$src),
5240               OpcodeStr # "\t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}",
5241               [(set _.RC:$dst, (_.VT (X86compress _.KRCWM:$mask, _.RC:$src,
5242                                       _.ImmAllZerosV)))]>, EVEX_KZ;
5243
5244   let Constraints = "$src0 = $dst" in
5245   def rrk : AVX5128I<opc, MRMDestReg, (outs _.RC:$dst),
5246                     (ins _.RC:$src0, _.KRCWM:$mask, _.RC:$src),
5247                     OpcodeStr # "\t{$src, $dst {${mask}} |$dst {${mask}}, $src}",
5248                     [(set _.RC:$dst, (_.VT (X86compress _.KRCWM:$mask, _.RC:$src,
5249                                             _.RC:$src0)))]>, EVEX_K;
5250
5251   let mayStore = 1 in {
5252   def mrk : AVX5128I<opc, MRMDestMem, (outs),
5253               (ins _.MemOp:$dst, _.KRCWM:$mask, _.RC:$src),
5254               OpcodeStr # "\t{$src, $dst {${mask}} |$dst {${mask}}, $src}",
5255               [(store (_.VT (X86compress _.KRCWM:$mask, _.RC:$src, undef)),
5256                 addr:$dst)]>,
5257               EVEX_K, EVEX_CD8<_.EltSize, CD8VT1>;
5258   }
5259 }
5260
5261 multiclass compress_by_elt_width<bits<8> opc, string OpcodeStr,
5262                                  AVX512VLVectorVTInfo VTInfo> {
5263   defm Z : compress_by_vec_width<opc, VTInfo.info512, OpcodeStr>, EVEX_V512;
5264
5265   let Predicates = [HasVLX] in {
5266     defm Z256 : compress_by_vec_width<opc, VTInfo.info256, OpcodeStr>, EVEX_V256;
5267     defm Z128 : compress_by_vec_width<opc, VTInfo.info128, OpcodeStr>, EVEX_V128;
5268   }
5269 }
5270
5271 defm VPCOMPRESSD : compress_by_elt_width <0x8B, "vpcompressd", avx512vl_i32_info>,
5272                                          EVEX;
5273 defm VPCOMPRESSQ : compress_by_elt_width <0x8B, "vpcompressq", avx512vl_i64_info>,
5274                                          EVEX, VEX_W;
5275 defm VCOMPRESSPS : compress_by_elt_width <0x8A, "vcompressps", avx512vl_f32_info>,
5276                                          EVEX;
5277 defm VCOMPRESSPD : compress_by_elt_width <0x8A, "vcompresspd", avx512vl_f64_info>,
5278                                          EVEX, VEX_W;
5279
5280 // expand
5281 multiclass expand_by_vec_width<bits<8> opc, X86VectorVTInfo _,
5282                                  string OpcodeStr> {
5283   def rrkz : AVX5128I<opc, MRMSrcReg, (outs _.RC:$dst),
5284               (ins _.KRCWM:$mask, _.RC:$src),
5285               OpcodeStr # "\t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}",
5286               [(set _.RC:$dst, (_.VT (X86expand _.KRCWM:$mask, (_.VT _.RC:$src),
5287                                       _.ImmAllZerosV)))]>, EVEX_KZ;
5288
5289   let Constraints = "$src0 = $dst" in
5290   def rrk : AVX5128I<opc, MRMSrcReg, (outs _.RC:$dst),
5291                     (ins _.RC:$src0, _.KRCWM:$mask, _.RC:$src),
5292                     OpcodeStr # "\t{$src, $dst {${mask}} |$dst {${mask}}, $src}",
5293                     [(set _.RC:$dst, (_.VT (X86expand _.KRCWM:$mask,
5294                                       (_.VT _.RC:$src), _.RC:$src0)))]>, EVEX_K;
5295
5296   let mayLoad = 1, Constraints = "$src0 = $dst" in
5297   def rmk : AVX5128I<opc, MRMSrcMem, (outs _.RC:$dst),
5298               (ins _.RC:$src0, _.KRCWM:$mask, _.MemOp:$src),
5299               OpcodeStr # "\t{$src, $dst {${mask}} |$dst {${mask}}, $src}",
5300               [(set _.RC:$dst, (_.VT (X86expand _.KRCWM:$mask,
5301                                       (_.VT (bitconvert
5302                                               (_.LdFrag addr:$src))),
5303                                       _.RC:$src0)))]>,
5304               EVEX_K, EVEX_CD8<_.EltSize, CD8VT1>;
5305
5306   let mayLoad = 1 in
5307   def rmkz : AVX5128I<opc, MRMSrcMem, (outs _.RC:$dst),
5308               (ins _.KRCWM:$mask, _.MemOp:$src),
5309               OpcodeStr # "\t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}",
5310               [(set _.RC:$dst, (_.VT (X86expand _.KRCWM:$mask,
5311                                       (_.VT (bitconvert (_.LdFrag addr:$src))),
5312                                      _.ImmAllZerosV)))]>,
5313               EVEX_KZ, EVEX_CD8<_.EltSize, CD8VT1>;
5314
5315 }
5316
5317 multiclass expand_by_elt_width<bits<8> opc, string OpcodeStr,
5318                                  AVX512VLVectorVTInfo VTInfo> {
5319   defm Z : expand_by_vec_width<opc, VTInfo.info512, OpcodeStr>, EVEX_V512;
5320
5321   let Predicates = [HasVLX] in {
5322     defm Z256 : expand_by_vec_width<opc, VTInfo.info256, OpcodeStr>, EVEX_V256;
5323     defm Z128 : expand_by_vec_width<opc, VTInfo.info128, OpcodeStr>, EVEX_V128;
5324   }
5325 }
5326
5327 defm VPEXPANDD : expand_by_elt_width <0x89, "vpexpandd", avx512vl_i32_info>,
5328                                          EVEX;
5329 defm VPEXPANDQ : expand_by_elt_width <0x89, "vpexpandq", avx512vl_i64_info>,
5330                                          EVEX, VEX_W;
5331 defm VEXPANDPS : expand_by_elt_width <0x88, "vexpandps", avx512vl_f32_info>,
5332                                          EVEX;
5333 defm VEXPANDPD : expand_by_elt_width <0x88, "vexpandpd", avx512vl_f64_info>,
5334                                          EVEX, VEX_W;