lib/Target/X86/X86InstrAVX512.td

   1 // Bitcasts between 512-bit vector types. Return the original type since
   2 // no instruction is needed for the conversion
   3 let Predicates = [HasAVX512] in {
   4   def : Pat<(v8f64  (bitconvert (v16f32 VR512:$src))), (v8f64 VR512:$src)>;
   5   def : Pat<(v8f64  (bitconvert (v16i32 VR512:$src))), (v8f64 VR512:$src)>;
   6   def : Pat<(v8f64  (bitconvert (v8i64 VR512:$src))),  (v8f64 VR512:$src)>;
   7   def : Pat<(v16f32 (bitconvert (v16i32 VR512:$src))), (v16f32 VR512:$src)>;
   8   def : Pat<(v16f32 (bitconvert (v8i64 VR512:$src))),  (v16f32 VR512:$src)>;
   9   def : Pat<(v16f32 (bitconvert (v8f64 VR512:$src))),  (v16f32 VR512:$src)>;
  10   def : Pat<(v8i64  (bitconvert (v16f32 VR512:$src))), (v8i64 VR512:$src)>;
  11   def : Pat<(v8i64  (bitconvert (v16i32 VR512:$src))), (v8i64 VR512:$src)>;
  12   def : Pat<(v8i64  (bitconvert (v8f64 VR512:$src))),  (v8i64 VR512:$src)>;
  13   def : Pat<(v16i32 (bitconvert (v16f32 VR512:$src))), (v16i32 VR512:$src)>;
  14   def : Pat<(v16i32 (bitconvert (v8i64 VR512:$src))),  (v16i32 VR512:$src)>;
  15   def : Pat<(v16i32 (bitconvert (v8f64 VR512:$src))),  (v16i32 VR512:$src)>;
  16   def : Pat<(v8f64  (bitconvert (v8i64 VR512:$src))),  (v8f64 VR512:$src)>;
  17
  18   def : Pat<(v2i64 (bitconvert (v4i32 VR128X:$src))), (v2i64 VR128X:$src)>;
  19   def : Pat<(v2i64 (bitconvert (v8i16 VR128X:$src))), (v2i64 VR128X:$src)>;
  20   def : Pat<(v2i64 (bitconvert (v16i8 VR128X:$src))), (v2i64 VR128X:$src)>;
  21   def : Pat<(v2i64 (bitconvert (v2f64 VR128X:$src))), (v2i64 VR128X:$src)>;
  22   def : Pat<(v2i64 (bitconvert (v4f32 VR128X:$src))), (v2i64 VR128X:$src)>;
  23   def : Pat<(v4i32 (bitconvert (v2i64 VR128X:$src))), (v4i32 VR128X:$src)>;
  24   def : Pat<(v4i32 (bitconvert (v8i16 VR128X:$src))), (v4i32 VR128X:$src)>;
  25   def : Pat<(v4i32 (bitconvert (v16i8 VR128X:$src))), (v4i32 VR128X:$src)>;
  26   def : Pat<(v4i32 (bitconvert (v2f64 VR128X:$src))), (v4i32 VR128X:$src)>;
  27   def : Pat<(v4i32 (bitconvert (v4f32 VR128X:$src))), (v4i32 VR128X:$src)>;
  28   def : Pat<(v8i16 (bitconvert (v2i64 VR128X:$src))), (v8i16 VR128X:$src)>;
  29   def : Pat<(v8i16 (bitconvert (v4i32 VR128X:$src))), (v8i16 VR128X:$src)>;
  30   def : Pat<(v8i16 (bitconvert (v16i8 VR128X:$src))), (v8i16 VR128X:$src)>;
  31   def : Pat<(v8i16 (bitconvert (v2f64 VR128X:$src))), (v8i16 VR128X:$src)>;
  32   def : Pat<(v8i16 (bitconvert (v4f32 VR128X:$src))), (v8i16 VR128X:$src)>;
  33   def : Pat<(v16i8 (bitconvert (v2i64 VR128X:$src))), (v16i8 VR128X:$src)>;
  34   def : Pat<(v16i8 (bitconvert (v4i32 VR128X:$src))), (v16i8 VR128X:$src)>;
  35   def : Pat<(v16i8 (bitconvert (v8i16 VR128X:$src))), (v16i8 VR128X:$src)>;
  36   def : Pat<(v16i8 (bitconvert (v2f64 VR128X:$src))), (v16i8 VR128X:$src)>;
  37   def : Pat<(v16i8 (bitconvert (v4f32 VR128X:$src))), (v16i8 VR128X:$src)>;
  38   def : Pat<(v4f32 (bitconvert (v2i64 VR128X:$src))), (v4f32 VR128X:$src)>;
  39   def : Pat<(v4f32 (bitconvert (v4i32 VR128X:$src))), (v4f32 VR128X:$src)>;
  40   def : Pat<(v4f32 (bitconvert (v8i16 VR128X:$src))), (v4f32 VR128X:$src)>;
  41   def : Pat<(v4f32 (bitconvert (v16i8 VR128X:$src))), (v4f32 VR128X:$src)>;
  42   def : Pat<(v4f32 (bitconvert (v2f64 VR128X:$src))), (v4f32 VR128X:$src)>;
  43   def : Pat<(v2f64 (bitconvert (v2i64 VR128X:$src))), (v2f64 VR128X:$src)>;
  44   def : Pat<(v2f64 (bitconvert (v4i32 VR128X:$src))), (v2f64 VR128X:$src)>;
  45   def : Pat<(v2f64 (bitconvert (v8i16 VR128X:$src))), (v2f64 VR128X:$src)>;
  46   def : Pat<(v2f64 (bitconvert (v16i8 VR128X:$src))), (v2f64 VR128X:$src)>;
  47   def : Pat<(v2f64 (bitconvert (v4f32 VR128X:$src))), (v2f64 VR128X:$src)>;
  48
  49 // Bitcasts between 256-bit vector types. Return the original type since
  50 // no instruction is needed for the conversion
  51   def : Pat<(v4f64  (bitconvert (v8f32 VR256X:$src))),  (v4f64 VR256X:$src)>;
  52   def : Pat<(v4f64  (bitconvert (v8i32 VR256X:$src))),  (v4f64 VR256X:$src)>;
  53   def : Pat<(v4f64  (bitconvert (v4i64 VR256X:$src))),  (v4f64 VR256X:$src)>;
  54   def : Pat<(v4f64  (bitconvert (v16i16 VR256X:$src))), (v4f64 VR256X:$src)>;
  55   def : Pat<(v4f64  (bitconvert (v32i8 VR256X:$src))),  (v4f64 VR256X:$src)>;
  56   def : Pat<(v8f32  (bitconvert (v8i32 VR256X:$src))),  (v8f32 VR256X:$src)>;
  57   def : Pat<(v8f32  (bitconvert (v4i64 VR256X:$src))),  (v8f32 VR256X:$src)>;
  58   def : Pat<(v8f32  (bitconvert (v4f64 VR256X:$src))),  (v8f32 VR256X:$src)>;
  59   def : Pat<(v8f32  (bitconvert (v32i8 VR256X:$src))),  (v8f32 VR256X:$src)>;
  60   def : Pat<(v8f32  (bitconvert (v16i16 VR256X:$src))), (v8f32 VR256X:$src)>;
  61   def : Pat<(v4i64  (bitconvert (v8f32 VR256X:$src))),  (v4i64 VR256X:$src)>;
  62   def : Pat<(v4i64  (bitconvert (v8i32 VR256X:$src))),  (v4i64 VR256X:$src)>;
  63   def : Pat<(v4i64  (bitconvert (v4f64 VR256X:$src))),  (v4i64 VR256X:$src)>;
  64   def : Pat<(v4i64  (bitconvert (v32i8 VR256X:$src))),  (v4i64 VR256X:$src)>;
  65   def : Pat<(v4i64  (bitconvert (v16i16 VR256X:$src))), (v4i64 VR256X:$src)>;
  66   def : Pat<(v32i8  (bitconvert (v4f64 VR256X:$src))),  (v32i8 VR256X:$src)>;
  67   def : Pat<(v32i8  (bitconvert (v4i64 VR256X:$src))),  (v32i8 VR256X:$src)>;
  68   def : Pat<(v32i8  (bitconvert (v8f32 VR256X:$src))),  (v32i8 VR256X:$src)>;
  69   def : Pat<(v32i8  (bitconvert (v8i32 VR256X:$src))),  (v32i8 VR256X:$src)>;
  70   def : Pat<(v32i8  (bitconvert (v16i16 VR256X:$src))), (v32i8 VR256X:$src)>;
  71   def : Pat<(v8i32  (bitconvert (v32i8 VR256X:$src))),  (v8i32 VR256X:$src)>;
  72   def : Pat<(v8i32  (bitconvert (v16i16 VR256X:$src))), (v8i32 VR256X:$src)>;
  73   def : Pat<(v8i32  (bitconvert (v8f32 VR256X:$src))),  (v8i32 VR256X:$src)>;
  74   def : Pat<(v8i32  (bitconvert (v4i64 VR256X:$src))),  (v8i32 VR256X:$src)>;
  75   def : Pat<(v8i32  (bitconvert (v4f64 VR256X:$src))),  (v8i32 VR256X:$src)>;
  76   def : Pat<(v16i16 (bitconvert (v8f32 VR256X:$src))),  (v16i16 VR256X:$src)>;
  77   def : Pat<(v16i16 (bitconvert (v8i32 VR256X:$src))),  (v16i16 VR256X:$src)>;
  78   def : Pat<(v16i16 (bitconvert (v4i64 VR256X:$src))),  (v16i16 VR256X:$src)>;
  79   def : Pat<(v16i16 (bitconvert (v4f64 VR256X:$src))),  (v16i16 VR256X:$src)>;
  80   def : Pat<(v16i16 (bitconvert (v32i8 VR256X:$src))),  (v16i16 VR256X:$src)>;
  81 }
  82
  83 //
  84 // AVX-512: VPXOR instruction writes zero to its upper part, it's safe build zeros.
  85 //
  86
  87 let isReMaterializable = 1, isAsCheapAsAMove = 1, canFoldAsLoad = 1,
  88     isPseudo = 1, Predicates = [HasAVX512] in {
  89 def AVX512_512_SET0 : I<0, Pseudo, (outs VR512:$dst), (ins), "",
  90                [(set VR512:$dst, (v16f32 immAllZerosV))]>;
  91 }
  92
  93 def : Pat<(v8i64 immAllZerosV), (AVX512_512_SET0)>;
  94 def : Pat<(v16i32 immAllZerosV), (AVX512_512_SET0)>;
  95 def : Pat<(v8f64 immAllZerosV), (AVX512_512_SET0)>;
  96 def : Pat<(v16f32 immAllZerosV), (AVX512_512_SET0)>;
  97
  98 //===----------------------------------------------------------------------===//
  99 // AVX-512 - VECTOR INSERT
 100 //
 101 // -- 32x8 form --
 102 let neverHasSideEffects = 1, ExeDomain = SSEPackedSingle in {
 103 def VINSERTF32x4rr : AVX512AIi8<0x18, MRMSrcReg, (outs VR512:$dst),
 104           (ins VR512:$src1, VR128X:$src2, i8imm:$src3),
 105           "vinsertf32x4\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 106           []>, EVEX_4V, EVEX_V512;
 107 let mayLoad = 1 in
 108 def VINSERTF32x4rm : AVX512AIi8<0x18, MRMSrcMem, (outs VR512:$dst),
 109           (ins VR512:$src1, f128mem:$src2, i8imm:$src3),
 110           "vinsertf32x4\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 111           []>, EVEX_4V, EVEX_V512, EVEX_CD8<32, CD8VT4>;
 112 }
 113
 114 // -- 64x4 fp form --
 115 let neverHasSideEffects = 1, ExeDomain = SSEPackedDouble in {
 116 def VINSERTF64x4rr : AVX512AIi8<0x1a, MRMSrcReg, (outs VR512:$dst),
 117           (ins VR512:$src1, VR256X:$src2, i8imm:$src3),
 118           "vinsertf64x4\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 119           []>, EVEX_4V, EVEX_V512, VEX_W;
 120 let mayLoad = 1 in
 121 def VINSERTF64x4rm : AVX512AIi8<0x1a, MRMSrcMem, (outs VR512:$dst),
 122           (ins VR512:$src1, i256mem:$src2, i8imm:$src3),
 123           "vinsertf64x4\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 124           []>, EVEX_4V, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT4>;
 125 }
 126 // -- 32x4 integer form --
 127 let neverHasSideEffects = 1 in {
 128 def VINSERTI32x4rr : AVX512AIi8<0x38, MRMSrcReg, (outs VR512:$dst),
 129           (ins VR512:$src1, VR128X:$src2, i8imm:$src3),
 130           "vinserti32x4\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 131           []>, EVEX_4V, EVEX_V512;
 132 let mayLoad = 1 in
 133 def VINSERTI32x4rm : AVX512AIi8<0x38, MRMSrcMem, (outs VR512:$dst),
 134           (ins VR512:$src1, i128mem:$src2, i8imm:$src3),
 135           "vinserti32x4\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 136           []>, EVEX_4V, EVEX_V512, EVEX_CD8<32, CD8VT4>;
 137
 138 }
 139
 140 let neverHasSideEffects = 1 in {
 141 // -- 64x4 form --
 142 def VINSERTI64x4rr : AVX512AIi8<0x3a, MRMSrcReg, (outs VR512:$dst),
 143           (ins VR512:$src1, VR256X:$src2, i8imm:$src3),
 144           "vinserti64x4\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 145           []>, EVEX_4V, EVEX_V512, VEX_W;
 146 let mayLoad = 1 in
 147 def VINSERTI64x4rm : AVX512AIi8<0x3a, MRMSrcMem, (outs VR512:$dst),
 148           (ins VR512:$src1, i256mem:$src2, i8imm:$src3),
 149           "vinserti64x4\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 150           []>, EVEX_4V, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT4>;
 151 }
 152
 153 def : Pat<(vinsert128_insert:$ins (v16f32 VR512:$src1), (v4f32 VR128X:$src2),
 154            (iPTR imm)), (VINSERTF32x4rr VR512:$src1, VR128X:$src2,
 155                         (INSERT_get_vinsert128_imm VR512:$ins))>;
 156 def : Pat<(vinsert128_insert:$ins (v8f64  VR512:$src1), (v2f64 VR128X:$src2),
 157            (iPTR imm)), (VINSERTF32x4rr VR512:$src1, VR128X:$src2,
 158                         (INSERT_get_vinsert128_imm VR512:$ins))>;
 159 def : Pat<(vinsert128_insert:$ins (v8i64  VR512:$src1), (v2i64 VR128X:$src2),
 160            (iPTR imm)), (VINSERTI32x4rr VR512:$src1, VR128X:$src2,
 161                         (INSERT_get_vinsert128_imm VR512:$ins))>;
 162 def : Pat<(vinsert128_insert:$ins (v16i32 VR512:$src1), (v4i32 VR128X:$src2),
 163            (iPTR imm)), (VINSERTI32x4rr VR512:$src1, VR128X:$src2,
 164                         (INSERT_get_vinsert128_imm VR512:$ins))>;
 165
 166 def : Pat<(vinsert128_insert:$ins (v16f32 VR512:$src1), (loadv4f32 addr:$src2),
 167            (iPTR imm)), (VINSERTF32x4rm VR512:$src1, addr:$src2,
 168                         (INSERT_get_vinsert128_imm VR512:$ins))>;
 169 def : Pat<(vinsert128_insert:$ins (v16i32 VR512:$src1),
 170                         (bc_v4i32 (loadv2i64 addr:$src2)),
 171            (iPTR imm)), (VINSERTI32x4rm VR512:$src1, addr:$src2,
 172                         (INSERT_get_vinsert128_imm VR512:$ins))>;
 173 def : Pat<(vinsert128_insert:$ins (v8f64  VR512:$src1), (loadv2f64 addr:$src2),
 174            (iPTR imm)), (VINSERTF32x4rm VR512:$src1, addr:$src2,
 175                         (INSERT_get_vinsert128_imm VR512:$ins))>;
 176 def : Pat<(vinsert128_insert:$ins (v8i64  VR512:$src1), (loadv2i64 addr:$src2),
 177            (iPTR imm)), (VINSERTI32x4rm VR512:$src1, addr:$src2,
 178                         (INSERT_get_vinsert128_imm VR512:$ins))>;
 179
 180 def : Pat<(vinsert256_insert:$ins (v16f32  VR512:$src1), (v8f32 VR256X:$src2),
 181            (iPTR imm)), (VINSERTF64x4rr VR512:$src1, VR256X:$src2,
 182                         (INSERT_get_vinsert256_imm VR512:$ins))>;
 183 def : Pat<(vinsert256_insert:$ins (v8f64  VR512:$src1), (v4f64 VR256X:$src2),
 184            (iPTR imm)), (VINSERTF64x4rr VR512:$src1, VR256X:$src2,
 185                         (INSERT_get_vinsert256_imm VR512:$ins))>;
 186 def : Pat<(vinsert128_insert:$ins (v8i64  VR512:$src1), (v4i64 VR256X:$src2),
 187            (iPTR imm)), (VINSERTI64x4rr VR512:$src1, VR256X:$src2,
 188                         (INSERT_get_vinsert256_imm VR512:$ins))>;
 189 def : Pat<(vinsert128_insert:$ins (v16i32 VR512:$src1), (v8i32 VR256X:$src2),
 190            (iPTR imm)), (VINSERTI64x4rr VR512:$src1, VR256X:$src2,
 191                         (INSERT_get_vinsert256_imm VR512:$ins))>;
 192
 193 def : Pat<(vinsert256_insert:$ins (v16f32  VR512:$src1), (loadv8f32 addr:$src2),
 194            (iPTR imm)), (VINSERTF64x4rm VR512:$src1, addr:$src2,
 195                         (INSERT_get_vinsert256_imm VR512:$ins))>;
 196 def : Pat<(vinsert256_insert:$ins (v8f64  VR512:$src1), (loadv4f64 addr:$src2),
 197            (iPTR imm)), (VINSERTF64x4rm VR512:$src1, addr:$src2,
 198                         (INSERT_get_vinsert256_imm VR512:$ins))>;
 199 def : Pat<(vinsert256_insert:$ins (v8i64  VR512:$src1), (loadv4i64 addr:$src2),
 200            (iPTR imm)), (VINSERTI64x4rm VR512:$src1, addr:$src2,
 201                         (INSERT_get_vinsert256_imm VR512:$ins))>;
 202 def : Pat<(vinsert256_insert:$ins (v16i32 VR512:$src1),
 203                         (bc_v8i32 (loadv4i64 addr:$src2)),
 204            (iPTR imm)), (VINSERTI64x4rm VR512:$src1, addr:$src2,
 205                         (INSERT_get_vinsert256_imm VR512:$ins))>;
 206
 207 // vinsertps - insert f32 to XMM
 208 def VINSERTPSzrr : AVX512AIi8<0x21, MRMSrcReg, (outs VR128X:$dst),
 209       (ins VR128X:$src1, VR128X:$src2, u32u8imm:$src3),
 210       "vinsertps{z}\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 211       [(set VR128X:$dst, (X86insrtps VR128X:$src1, VR128X:$src2, imm:$src3))]>,
 212       EVEX_4V;
 213 def VINSERTPSzrm: AVX512AIi8<0x21, MRMSrcMem, (outs VR128X:$dst),
 214       (ins VR128X:$src1, f32mem:$src2, u32u8imm:$src3),
 215       "vinsertps{z}\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 216       [(set VR128X:$dst, (X86insrtps VR128X:$src1,
 217                           (v4f32 (scalar_to_vector (loadf32 addr:$src2))),
 218                           imm:$src3))]>, EVEX_4V, EVEX_CD8<32, CD8VT1>;
 219
 220 //===----------------------------------------------------------------------===//
 221 // AVX-512 VECTOR EXTRACT
 222 //---
 223 let neverHasSideEffects = 1, ExeDomain = SSEPackedSingle in {
 224 // -- 32x4 form --
 225 def VEXTRACTF32x4rr : AVX512AIi8<0x19, MRMDestReg, (outs VR128X:$dst),
 226           (ins VR512:$src1, i8imm:$src2),
 227           "vextractf32x4\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 228           []>, EVEX, EVEX_V512;
 229 def VEXTRACTF32x4mr : AVX512AIi8<0x19, MRMDestMem, (outs),
 230           (ins f128mem:$dst, VR512:$src1, i8imm:$src2),
 231           "vextractf32x4\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 232           []>, EVEX, EVEX_V512, EVEX_CD8<32, CD8VT4>;
 233
 234 // -- 64x4 form --
 235 def VEXTRACTF64x4rr : AVX512AIi8<0x1b, MRMDestReg, (outs VR256X:$dst),
 236           (ins VR512:$src1, i8imm:$src2),
 237           "vextractf64x4\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 238           []>, EVEX, EVEX_V512, VEX_W;
 239 let mayStore = 1 in
 240 def VEXTRACTF64x4mr : AVX512AIi8<0x1b, MRMDestMem, (outs),
 241           (ins f256mem:$dst, VR512:$src1, i8imm:$src2),
 242           "vextractf64x4\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 243           []>, EVEX, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT4>;
 244 }
 245
 246 let neverHasSideEffects = 1 in {
 247 // -- 32x4 form --
 248 def VEXTRACTI32x4rr : AVX512AIi8<0x39, MRMDestReg, (outs VR128X:$dst),
 249           (ins VR512:$src1, i8imm:$src2),
 250           "vextracti32x4\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 251           []>, EVEX, EVEX_V512;
 252 def VEXTRACTI32x4mr : AVX512AIi8<0x39, MRMDestMem, (outs),
 253           (ins i128mem:$dst, VR512:$src1, i8imm:$src2),
 254           "vextracti32x4\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 255           []>, EVEX, EVEX_V512, EVEX_CD8<32, CD8VT4>;
 256
 257 // -- 64x4 form --
 258 def VEXTRACTI64x4rr : AVX512AIi8<0x3b, MRMDestReg, (outs VR256X:$dst),
 259           (ins VR512:$src1, i8imm:$src2),
 260           "vextracti64x4\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 261           []>, EVEX, EVEX_V512, VEX_W;
 262 let mayStore = 1 in
 263 def VEXTRACTI64x4mr : AVX512AIi8<0x3b, MRMDestMem, (outs),
 264           (ins i256mem:$dst, VR512:$src1, i8imm:$src2),
 265           "vextracti64x4\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 266           []>, EVEX, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT4>;
 267 }
 268
 269 def : Pat<(vextract128_extract:$ext (v16f32 VR512:$src1), (iPTR imm)),
 270           (v4f32 (VEXTRACTF32x4rr VR512:$src1,
 271                   (EXTRACT_get_vextract128_imm VR128X:$ext)))>;
 272
 273 def : Pat<(vextract128_extract:$ext VR512:$src1, (iPTR imm)),
 274           (v4i32 (VEXTRACTF32x4rr VR512:$src1,
 275                   (EXTRACT_get_vextract128_imm VR128X:$ext)))>;
 276
 277 def : Pat<(vextract128_extract:$ext (v8f64 VR512:$src1), (iPTR imm)),
 278           (v2f64 (VEXTRACTF32x4rr VR512:$src1,
 279                   (EXTRACT_get_vextract128_imm VR128X:$ext)))>;
 280
 281 def : Pat<(vextract128_extract:$ext (v8i64 VR512:$src1), (iPTR imm)),
 282           (v2i64 (VEXTRACTI32x4rr VR512:$src1,
 283                   (EXTRACT_get_vextract128_imm VR128X:$ext)))>;
 284
 285
 286 def : Pat<(vextract256_extract:$ext (v16f32 VR512:$src1), (iPTR imm)),
 287           (v8f32 (VEXTRACTF64x4rr VR512:$src1,
 288                   (EXTRACT_get_vextract256_imm VR256X:$ext)))>;
 289
 290 def : Pat<(vextract256_extract:$ext (v16i32 VR512:$src1), (iPTR imm)),
 291           (v8i32 (VEXTRACTI64x4rr VR512:$src1,
 292                     (EXTRACT_get_vextract256_imm VR256X:$ext)))>;
 293
 294 def : Pat<(vextract256_extract:$ext (v8f64 VR512:$src1), (iPTR imm)),
 295           (v4f64 (VEXTRACTF64x4rr VR512:$src1,
 296                   (EXTRACT_get_vextract256_imm VR256X:$ext)))>;
 297
 298 def : Pat<(vextract256_extract:$ext (v8i64 VR512:$src1), (iPTR imm)),
 299           (v4i64 (VEXTRACTI64x4rr VR512:$src1,
 300                   (EXTRACT_get_vextract256_imm VR256X:$ext)))>;
 301
 302 // A 256-bit subvector extract from the first 512-bit vector position
 303 // is a subregister copy that needs no instruction.
 304 def : Pat<(v8i32 (extract_subvector (v16i32 VR512:$src), (iPTR 0))),
 305           (v8i32 (EXTRACT_SUBREG (v16i32 VR512:$src), sub_ymm))>;
 306 def : Pat<(v8f32 (extract_subvector (v16f32 VR512:$src), (iPTR 0))),
 307           (v8f32 (EXTRACT_SUBREG (v16f32 VR512:$src), sub_ymm))>;
 308 def : Pat<(v4i64 (extract_subvector (v8i64 VR512:$src), (iPTR 0))),
 309           (v4i64 (EXTRACT_SUBREG (v8i64 VR512:$src), sub_ymm))>;
 310 def : Pat<(v4f64 (extract_subvector (v8f64 VR512:$src), (iPTR 0))),
 311           (v4f64 (EXTRACT_SUBREG (v8f64 VR512:$src), sub_ymm))>;
 312
 313 // zmm -> xmm
 314 def : Pat<(v4i32 (extract_subvector (v16i32 VR512:$src), (iPTR 0))),
 315           (v4i32 (EXTRACT_SUBREG (v16i32 VR512:$src), sub_xmm))>;
 316 def : Pat<(v2i64 (extract_subvector (v8i64 VR512:$src), (iPTR 0))),
 317           (v2i64 (EXTRACT_SUBREG (v8i64 VR512:$src), sub_xmm))>;
 318 def : Pat<(v2f64 (extract_subvector (v8f64 VR512:$src), (iPTR 0))),
 319           (v2f64 (EXTRACT_SUBREG (v8f64 VR512:$src), sub_xmm))>;
 320 def : Pat<(v4f32 (extract_subvector (v16f32 VR512:$src), (iPTR 0))),
 321           (v4f32 (EXTRACT_SUBREG (v16f32 VR512:$src), sub_xmm))>;
 322
 323
 324 // A 128-bit subvector insert to the first 512-bit vector position
 325 // is a subregister copy that needs no instruction.
 326 def : Pat<(insert_subvector undef, (v2i64 VR128X:$src), (iPTR 0)),
 327           (INSERT_SUBREG (v8i64 (IMPLICIT_DEF)),
 328           (INSERT_SUBREG (v4i64 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
 329           sub_ymm)>;
 330 def : Pat<(insert_subvector undef, (v2f64 VR128X:$src), (iPTR 0)),
 331           (INSERT_SUBREG (v8f64 (IMPLICIT_DEF)),
 332           (INSERT_SUBREG (v4f64 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
 333           sub_ymm)>;
 334 def : Pat<(insert_subvector undef, (v4i32 VR128X:$src), (iPTR 0)),
 335           (INSERT_SUBREG (v16i32 (IMPLICIT_DEF)),
 336           (INSERT_SUBREG (v8i32 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
 337           sub_ymm)>;
 338 def : Pat<(insert_subvector undef, (v4f32 VR128X:$src), (iPTR 0)),
 339           (INSERT_SUBREG (v16f32 (IMPLICIT_DEF)),
 340           (INSERT_SUBREG (v8f32 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
 341           sub_ymm)>;
 342
 343 def : Pat<(insert_subvector undef, (v4i64 VR256X:$src), (iPTR 0)),
 344           (INSERT_SUBREG (v8i64 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
 345 def : Pat<(insert_subvector undef, (v4f64 VR256X:$src), (iPTR 0)),
 346           (INSERT_SUBREG (v8f64 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
 347 def : Pat<(insert_subvector undef, (v8i32 VR256X:$src), (iPTR 0)),
 348           (INSERT_SUBREG (v16i32 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
 349 def : Pat<(insert_subvector undef, (v8f32 VR256X:$src), (iPTR 0)),
 350           (INSERT_SUBREG (v16f32 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
 351
 352 // vextractps - extract 32 bits from XMM
 353 def VEXTRACTPSzrr : AVX512AIi8<0x17, MRMDestReg, (outs GR32:$dst),
 354       (ins VR128X:$src1, u32u8imm:$src2),
 355       "vextractps{z}\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 356       [(set GR32:$dst, (extractelt (bc_v4i32 (v4f32 VR128X:$src1)), imm:$src2))]>,
 357       EVEX;
 358
 359 def VEXTRACTPSzmr : AVX512AIi8<0x17, MRMDestMem, (outs),
 360       (ins f32mem:$dst, VR128X:$src1, u32u8imm:$src2),
 361       "vextractps{z}\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 362       [(store (extractelt (bc_v4i32 (v4f32 VR128X:$src1)), imm:$src2),
 363                           addr:$dst)]>, EVEX;
 364
 365 //===---------------------------------------------------------------------===//
 366 // AVX-512 BROADCAST
 367 //---
 368 multiclass avx512_fp_broadcast<bits<8> opc, string OpcodeStr,
 369                          RegisterClass DestRC,
 370                          RegisterClass SrcRC, X86MemOperand x86memop> {
 371   def rr : AVX5128I<opc, MRMSrcReg, (outs DestRC:$dst), (ins SrcRC:$src),
 372          !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
 373          []>, EVEX;
 374   def rm : AVX5128I<opc, MRMSrcMem, (outs DestRC:$dst), (ins x86memop:$src),
 375         !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),[]>, EVEX;
 376 }
 377 let ExeDomain = SSEPackedSingle in {
 378   defm VBROADCASTSSZ  : avx512_fp_broadcast<0x18, "vbroadcastss{z}", VR512,
 379                                        VR128X, f32mem>,
 380                                        EVEX_V512, EVEX_CD8<32, CD8VT1>;
 381 }
 382
 383 let ExeDomain = SSEPackedDouble in {
 384   defm VBROADCASTSDZ  : avx512_fp_broadcast<0x19, "vbroadcastsd{z}", VR512,
 385                                        VR128X, f64mem>,
 386                                        EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
 387 }
 388
 389 def : Pat<(v16f32 (X86VBroadcast (loadf32 addr:$src))),
 390           (VBROADCASTSSZrm addr:$src)>;
 391 def : Pat<(v8f64 (X86VBroadcast (loadf64 addr:$src))),
 392           (VBROADCASTSDZrm addr:$src)>;
 393
 394 multiclass avx512_int_broadcast_reg<bits<8> opc, string OpcodeStr,
 395                           RegisterClass SrcRC, RegisterClass KRC> {
 396   def Zrr : AVX5128I<opc, MRMSrcReg, (outs VR512:$dst), (ins SrcRC:$src),
 397                    !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
 398                    []>, EVEX, EVEX_V512;
 399   def Zkrr : AVX5128I<opc, MRMSrcReg, (outs VR512:$dst),
 400                    (ins KRC:$mask, SrcRC:$src),
 401                    !strconcat(OpcodeStr,
 402                         "\t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}"),
 403                    []>, EVEX, EVEX_V512, EVEX_KZ;
 404 }
 405
 406 defm VPBROADCASTDr  : avx512_int_broadcast_reg<0x7C, "vpbroadcastd", GR32, VK16WM>;
 407 defm VPBROADCASTQr  : avx512_int_broadcast_reg<0x7C, "vpbroadcastq", GR64, VK8WM>,
 408                                             VEX_W;
 409
 410 def : Pat <(v16i32 (X86vzext VK16WM:$mask)),
 411            (VPBROADCASTDrZkrr VK16WM:$mask, (i32 (MOV32ri 0x1)))>;
 412
 413 def : Pat <(v8i64 (X86vzext VK8WM:$mask)),
 414            (VPBROADCASTQrZkrr VK8WM:$mask, (i64 (MOV64ri 0x1)))>;
 415
 416 def : Pat<(v16i32 (X86VBroadcast (i32 GR32:$src))),
 417         (VPBROADCASTDrZrr GR32:$src)>;
 418 def : Pat<(v8i64 (X86VBroadcast (i64 GR64:$src))),
 419         (VPBROADCASTQrZrr GR64:$src)>;
 420
 421 multiclass avx512_int_broadcast_rm<bits<8> opc, string OpcodeStr,
 422                           X86MemOperand x86memop, PatFrag ld_frag,
 423                           RegisterClass DstRC, ValueType OpVT, ValueType SrcVT,
 424                           RegisterClass KRC> {
 425   def rr : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst), (ins VR128X:$src),
 426                   !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
 427                   [(set DstRC:$dst,
 428                     (OpVT (X86VBroadcast (SrcVT VR128X:$src))))]>, EVEX;
 429   def krr : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst), (ins KRC:$mask,
 430                                                          VR128X:$src),
 431                     !strconcat(OpcodeStr,
 432                     "\t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
 433                     [(set DstRC:$dst,
 434                       (OpVT (X86VBroadcastm KRC:$mask, (SrcVT VR128X:$src))))]>,
 435                     EVEX, EVEX_KZ;
 436   def rm : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
 437                   !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
 438                   [(set DstRC:$dst,
 439                     (OpVT (X86VBroadcast (ld_frag addr:$src))))]>, EVEX;
 440   def krm : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst), (ins KRC:$mask,
 441                                                          x86memop:$src),
 442                   !strconcat(OpcodeStr,
 443                       "\t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
 444                   [(set DstRC:$dst, (OpVT (X86VBroadcastm KRC:$mask,
 445                                      (ld_frag addr:$src))))]>, EVEX, EVEX_KZ;
 446 }
 447
 448 defm VPBROADCASTDZ  : avx512_int_broadcast_rm<0x58, "vpbroadcastd", i32mem,
 449                       loadi32, VR512, v16i32, v4i32, VK16WM>,
 450                       EVEX_V512, EVEX_CD8<32, CD8VT1>;
 451 defm VPBROADCASTQZ  : avx512_int_broadcast_rm<0x59, "vpbroadcastq", i64mem,
 452                       loadi64, VR512, v8i64, v2i64, VK8WM>,  EVEX_V512, VEX_W,
 453                       EVEX_CD8<64, CD8VT1>;
 454
 455 def : Pat<(v16f32 (X86VBroadcast (v4f32 VR128X:$src))),
 456           (VBROADCASTSSZrr VR128X:$src)>;
 457 def : Pat<(v8f64 (X86VBroadcast (v2f64 VR128X:$src))),
 458           (VBROADCASTSDZrr VR128X:$src)>;
 459
 460 // Provide fallback in case the load node that is used in the patterns above
 461 // is used by additional users, which prevents the pattern selection.
 462 def : Pat<(v16f32 (X86VBroadcast FR32X:$src)),
 463           (VBROADCASTSSZrr (COPY_TO_REGCLASS FR32X:$src, VR128X))>;
 464 def : Pat<(v8f64 (X86VBroadcast FR64X:$src)),
 465           (VBROADCASTSDZrr (COPY_TO_REGCLASS FR64X:$src, VR128X))>;
 466
 467
 468 let Predicates = [HasAVX512] in {
 469 def : Pat<(v8i32 (X86VBroadcastm (v8i1 VK8WM:$mask), (loadi32 addr:$src))),
 470            (EXTRACT_SUBREG
 471               (v16i32 (VPBROADCASTDZkrm (COPY_TO_REGCLASS VK8WM:$mask, VK16WM),
 472                        addr:$src)), sub_ymm)>;
 473 }
 474 //===----------------------------------------------------------------------===//
 475 // AVX-512 BROADCAST MASK TO VECTOR REGISTER
 476 //---
 477
 478 multiclass avx512_mask_broadcast<bits<8> opc, string OpcodeStr,
 479                        RegisterClass DstRC, RegisterClass KRC,
 480                        ValueType OpVT, ValueType SrcVT> {
 481 def rr : AVX512XS8I<opc, MRMDestReg, (outs DstRC:$dst), (ins KRC:$src),
 482                   !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
 483                   []>, EVEX;
 484 }
 485
 486 defm VPBROADCASTMW2D : avx512_mask_broadcast<0x3A, "vpbroadcastmw2d", VR512,
 487                                              VK16, v16i32, v16i1>, EVEX_V512;
 488 defm VPBROADCASTMB2Q : avx512_mask_broadcast<0x2A, "vpbroadcastmb2q", VR512,
 489                                             VK8, v8i64, v8i1>, EVEX_V512, VEX_W;
 490
 491 //===----------------------------------------------------------------------===//
 492 // AVX-512 - VPERM
 493 //
 494 // -- immediate form --
 495 multiclass avx512_perm_imm<bits<8> opc, string OpcodeStr, RegisterClass RC,
 496                          SDNode OpNode, PatFrag mem_frag,
 497                          X86MemOperand x86memop, ValueType OpVT> {
 498   def ri : AVX512AIi8<opc, MRMSrcReg, (outs RC:$dst),
 499                      (ins RC:$src1, i8imm:$src2),
 500                      !strconcat(OpcodeStr,
 501                          "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 502                      [(set RC:$dst,
 503                        (OpVT (OpNode RC:$src1, (i8 imm:$src2))))]>,
 504                      EVEX;
 505   def mi : AVX512AIi8<opc, MRMSrcMem, (outs RC:$dst),
 506                      (ins x86memop:$src1, i8imm:$src2),
 507                      !strconcat(OpcodeStr,
 508                          "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 509                      [(set RC:$dst,
 510                        (OpVT (OpNode (mem_frag addr:$src1),
 511                               (i8 imm:$src2))))]>, EVEX;
 512 }
 513
 514 defm VPERMQZ  : avx512_perm_imm<0x00, "vpermq", VR512, X86VPermi, memopv8i64,
 515                         i512mem, v8i64>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 516 let ExeDomain = SSEPackedDouble in
 517 defm VPERMPDZ  : avx512_perm_imm<0x01, "vpermpd", VR512, X86VPermi, memopv8f64,
 518                         f512mem, v8f64>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 519
 520 // -- VPERM - register form --
 521 multiclass avx512_perm<bits<8> opc, string OpcodeStr, RegisterClass RC,
 522                      PatFrag mem_frag, X86MemOperand x86memop, ValueType OpVT> {
 523
 524   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
 525                    (ins RC:$src1, RC:$src2),
 526                    !strconcat(OpcodeStr,
 527                        "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 528                    [(set RC:$dst,
 529                      (OpVT (X86VPermv RC:$src1, RC:$src2)))]>, EVEX_4V;
 530
 531   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
 532                    (ins RC:$src1, x86memop:$src2),
 533                    !strconcat(OpcodeStr,
 534                        "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 535                    [(set RC:$dst,
 536                      (OpVT (X86VPermv RC:$src1, (mem_frag addr:$src2))))]>,
 537                      EVEX_4V;
 538 }
 539
 540 defm VPERMDZ   : avx512_perm<0x36, "vpermd",  VR512,  memopv16i32, i512mem,
 541                            v16i32>, EVEX_V512, EVEX_CD8<32, CD8VF>;
 542 defm VPERMQZ   : avx512_perm<0x36, "vpermq",  VR512,  memopv8i64,  i512mem,
 543                            v8i64>,  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 544 let ExeDomain = SSEPackedSingle in
 545 defm VPERMPSZ  : avx512_perm<0x16, "vpermps", VR512,  memopv16f32, f512mem,
 546                            v16f32>, EVEX_V512, EVEX_CD8<32, CD8VF>;
 547 let ExeDomain = SSEPackedDouble in
 548 defm VPERMPDZ  : avx512_perm<0x16, "vpermpd", VR512,  memopv8f64, f512mem,
 549                            v8f64>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 550
 551 // -- VPERM2I - 3 source operands form --
 552 multiclass avx512_perm_3src<bits<8> opc, string OpcodeStr, RegisterClass RC,
 553                           PatFrag mem_frag, X86MemOperand x86memop,
 554                           ValueType OpVT> {
 555 let Constraints = "$src1 = $dst" in {
 556   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
 557                    (ins RC:$src1, RC:$src2, RC:$src3),
 558                    !strconcat(OpcodeStr,
 559                        "\t{$src3, $src2, $dst|$dst, $src2, $src3}"),
 560                    [(set RC:$dst,
 561                      (OpVT (X86VPermv3 RC:$src1, RC:$src2, RC:$src3)))]>,
 562                     EVEX_4V;
 563
 564   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
 565                    (ins RC:$src1, RC:$src2, x86memop:$src3),
 566                    !strconcat(OpcodeStr,
 567                     "\t{$src3, $src2, $dst|$dst, $src2, $src3}"),
 568                    [(set RC:$dst,
 569                      (OpVT (X86VPermv3 RC:$src1, RC:$src2,
 570                       (mem_frag addr:$src3))))]>, EVEX_4V;
 571   }
 572 }
 573 defm VPERMI2D  : avx512_perm_3src<0x76, "vpermi2d",  VR512, memopv16i32, i512mem,
 574                                v16i32>, EVEX_V512, EVEX_CD8<32, CD8VF>;
 575 defm VPERMI2Q  : avx512_perm_3src<0x76, "vpermi2q",  VR512, memopv8i64, i512mem,
 576                                v8i64>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 577 defm VPERMI2PS : avx512_perm_3src<0x77, "vpermi2ps",  VR512, memopv16f32, i512mem,
 578                                v16f32>, EVEX_V512, EVEX_CD8<32, CD8VF>;
 579 defm VPERMI2PD : avx512_perm_3src<0x77, "vpermi2pd",  VR512, memopv8f64, i512mem,
 580                                v8f64>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 581
 582 //===----------------------------------------------------------------------===//
 583 // AVX-512 - BLEND using mask
 584 //
 585 multiclass avx512_blendmask<bits<8> opc, string OpcodeStr,
 586                           RegisterClass KRC, RegisterClass RC,
 587                           X86MemOperand x86memop, PatFrag mem_frag,
 588                           SDNode OpNode, ValueType vt> {
 589   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
 590                (ins KRC:$mask, RC:$src1, RC:$src2),
 591                !strconcat(OpcodeStr,
 592                 "\t{$src2, $src1, ${dst} {${mask}}|${dst} {${mask}}, $src1, $src2}"),
 593                [(set RC:$dst, (OpNode KRC:$mask, (vt RC:$src2),
 594                  (vt RC:$src1)))]>, EVEX_4V, EVEX_K;
 595
 596   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
 597                (ins KRC:$mask, RC:$src1, x86memop:$src2),
 598                !strconcat(OpcodeStr,
 599                 "\t{$src2, $src1, $mask, $dst|$dst, $mask, $src1, $src2}"),
 600                []>,
 601                EVEX_4V, EVEX_K;
 602 }
 603
 604 let ExeDomain = SSEPackedSingle in
 605 defm VBLENDMPSZ : avx512_blendmask<0x65, "vblendmps", VK16WM, VR512, f512mem,
 606                               memopv16f32, vselect, v16f32>,
 607                               EVEX_CD8<32, CD8VF>, EVEX_V512;
 608 let ExeDomain = SSEPackedDouble in
 609 defm VBLENDMPDZ : avx512_blendmask<0x65, "vblendmpd", VK8WM, VR512, f512mem,
 610                               memopv8f64, vselect, v8f64>,
 611                               VEX_W, EVEX_CD8<64, CD8VF>, EVEX_V512;
 612
 613 defm VPBLENDMDZ : avx512_blendmask<0x64, "vpblendmd", VK16WM, VR512, f512mem,
 614                                 memopv8i64, vselect, v16i32>,
 615                                 EVEX_CD8<32, CD8VF>, EVEX_V512;
 616
 617 defm VPBLENDMQZ : avx512_blendmask<0x64, "vpblendmq", VK8WM, VR512, f512mem,
 618                                 memopv8i64, vselect, v8i64>, VEX_W,
 619                                 EVEX_CD8<64, CD8VF>, EVEX_V512;
 620
 621 let Predicates = [HasAVX512] in {
 622 def : Pat<(v8f32 (vselect (v8i1 VK8WM:$mask), (v8f32 VR256X:$src1),
 623                             (v8f32 VR256X:$src2))),
 624             (EXTRACT_SUBREG
 625               (v16f32 (VBLENDMPSZrr (COPY_TO_REGCLASS VK8WM:$mask, VK16WM),
 626             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
 627             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)))), sub_ymm)>;
 628
 629 def : Pat<(v8i32 (vselect (v8i1 VK8WM:$mask), (v8i32 VR256X:$src1),
 630                             (v8i32 VR256X:$src2))),
 631             (EXTRACT_SUBREG
 632                 (v16i32 (VPBLENDMDZrr (COPY_TO_REGCLASS VK8WM:$mask, VK16WM),
 633             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
 634             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)))), sub_ymm)>;
 635 }
 636
 637 multiclass avx512_icmp_packed<bits<8> opc, string OpcodeStr, RegisterClass KRC,
 638               RegisterClass RC, X86MemOperand x86memop, PatFrag memop_frag,
 639               SDNode OpNode, ValueType vt> {
 640   def rr : AVX512BI<opc, MRMSrcReg,
 641              (outs KRC:$dst), (ins RC:$src1, RC:$src2),
 642              !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 643              [(set KRC:$dst, (OpNode (vt RC:$src1), (vt RC:$src2)))],
 644              IIC_SSE_ALU_F32P_RR>, EVEX_4V;
 645   def rm : AVX512BI<opc, MRMSrcMem,
 646              (outs KRC:$dst), (ins RC:$src1, x86memop:$src2),
 647              !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 648              [(set KRC:$dst, (OpNode (vt RC:$src1), (memop_frag addr:$src2)))],
 649              IIC_SSE_ALU_F32P_RM>, EVEX_4V;
 650 }
 651
 652 defm VPCMPEQDZ : avx512_icmp_packed<0x76, "vpcmpeqd", VK16, VR512, i512mem,
 653                            memopv16i32, X86pcmpeqm, v16i32>, EVEX_V512;
 654 defm VPCMPEQQZ : avx512_icmp_packed<0x29, "vpcmpeqq", VK8, VR512, i512mem,
 655                            memopv8i64, X86pcmpeqm, v8i64>, T8, EVEX_V512, VEX_W;
 656
 657 defm VPCMPGTDZ : avx512_icmp_packed<0x66, "vpcmpgtd", VK16, VR512, i512mem,
 658                            memopv16i32, X86pcmpgtm, v16i32>, EVEX_V512;
 659 defm VPCMPGTQZ : avx512_icmp_packed<0x37, "vpcmpgtq", VK8, VR512, i512mem,
 660                            memopv8i64, X86pcmpgtm, v8i64>, T8, EVEX_V512, VEX_W;
 661
 662 def : Pat<(v8i1 (X86pcmpgtm (v8i32 VR256X:$src1), (v8i32 VR256X:$src2))),
 663             (COPY_TO_REGCLASS (VPCMPGTDZrr
 664             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
 665             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm))), VK8)>;
 666
 667 def : Pat<(v8i1 (X86pcmpeqm (v8i32 VR256X:$src1), (v8i32 VR256X:$src2))),
 668             (COPY_TO_REGCLASS (VPCMPEQDZrr
 669             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
 670             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm))), VK8)>;
 671
 672 multiclass avx512_icmp_cc<bits<8> opc, RegisterClass KRC,
 673               RegisterClass RC, X86MemOperand x86memop, PatFrag memop_frag,
 674               SDNode OpNode, ValueType vt, Operand CC, string asm,
 675               string asm_alt> {
 676   def rri : AVX512AIi8<opc, MRMSrcReg,
 677              (outs KRC:$dst), (ins RC:$src1, RC:$src2, CC:$cc), asm,
 678              [(set KRC:$dst, (OpNode (vt RC:$src1), (vt RC:$src2), imm:$cc))],
 679              IIC_SSE_ALU_F32P_RR>, EVEX_4V;
 680   def rmi : AVX512AIi8<opc, MRMSrcMem,
 681              (outs KRC:$dst), (ins RC:$src1, x86memop:$src2, CC:$cc), asm,
 682              [(set KRC:$dst, (OpNode (vt RC:$src1), (memop_frag addr:$src2),
 683                               imm:$cc))], IIC_SSE_ALU_F32P_RM>, EVEX_4V;
 684   // Accept explicit immediate argument form instead of comparison code.
 685   let neverHasSideEffects = 1 in {
 686     def rri_alt : AVX512AIi8<opc, MRMSrcReg,
 687                (outs RC:$dst), (ins RC:$src1, RC:$src2, i8imm:$cc),
 688                asm_alt, [], IIC_SSE_ALU_F32P_RR>, EVEX_4V;
 689     def rmi_alt : AVX512AIi8<opc, MRMSrcMem,
 690                (outs RC:$dst), (ins RC:$src1, x86memop:$src2, i8imm:$cc),
 691                asm_alt, [], IIC_SSE_ALU_F32P_RM>, EVEX_4V;
 692   }
 693 }
 694
 695 defm VPCMPDZ : avx512_icmp_cc<0x1F, VK16, VR512, i512mem, memopv16i32,
 696                               X86cmpm, v16i32, AVXCC,
 697               "vpcmp${cc}d\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 698               "vpcmpd\t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}">,
 699               EVEX_V512, EVEX_CD8<32, CD8VF>;
 700 defm VPCMPUDZ : avx512_icmp_cc<0x1E, VK16, VR512, i512mem, memopv16i32,
 701                                X86cmpmu, v16i32, AVXCC,
 702               "vpcmp${cc}ud\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 703               "vpcmpud\t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}">,
 704               EVEX_V512, EVEX_CD8<32, CD8VF>;
 705
 706 defm VPCMPQZ : avx512_icmp_cc<0x1F, VK8, VR512, i512mem, memopv8i64,
 707                               X86cmpm, v8i64, AVXCC,
 708               "vpcmp${cc}q\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 709               "vpcmpq\t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}">,
 710               VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
 711 defm VPCMPUQZ : avx512_icmp_cc<0x1E, VK8, VR512, i512mem, memopv8i64,
 712                                X86cmpmu, v8i64, AVXCC,
 713               "vpcmp${cc}uq\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 714               "vpcmpuq\t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}">,
 715               VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
 716
 717 // avx512_cmp_packed - sse 1 & 2 compare packed instructions
 718 multiclass avx512_cmp_packed<RegisterClass KRC, RegisterClass RC,
 719                            X86MemOperand x86memop, Operand CC,
 720                            SDNode OpNode, ValueType vt, string asm,
 721                            string asm_alt, Domain d> {
 722   def rri : AVX512PIi8<0xC2, MRMSrcReg,
 723              (outs KRC:$dst), (ins RC:$src1, RC:$src2, CC:$cc), asm,
 724              [(set KRC:$dst, (OpNode (vt RC:$src1), (vt RC:$src2), imm:$cc))], d>;
 725   def rmi : AVX512PIi8<0xC2, MRMSrcMem,
 726              (outs KRC:$dst), (ins RC:$src1, x86memop:$src2, CC:$cc), asm,
 727              [(set KRC:$dst,
 728               (OpNode (vt RC:$src1), (memop addr:$src2), imm:$cc))], d>;
 729
 730   // Accept explicit immediate argument form instead of comparison code.
 731   let neverHasSideEffects = 1 in {
 732     def rri_alt : PIi8<0xC2, MRMSrcReg,
 733                (outs RC:$dst), (ins RC:$src1, RC:$src2, i8imm:$cc),
 734                asm_alt, [], IIC_SSE_ALU_F32P_RR, d>;
 735     def rmi_alt : PIi8<0xC2, MRMSrcMem,
 736                (outs RC:$dst), (ins RC:$src1, x86memop:$src2, i8imm:$cc),
 737                asm_alt, [], IIC_SSE_ALU_F32P_RM, d>;
 738   }
 739 }
 740
 741 defm VCMPPSZ : avx512_cmp_packed<VK16, VR512, f512mem, AVXCC, X86cmpm, v16f32,
 742                "vcmp${cc}ps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 743                "vcmpps\t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}",
 744                SSEPackedSingle>, EVEX_4V, EVEX_V512, EVEX_CD8<32, CD8VF>;
 745 defm VCMPPDZ : avx512_cmp_packed<VK8, VR512, f512mem, AVXCC, X86cmpm, v8f64,
 746                "vcmp${cc}pd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 747                "vcmppd\t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}",
 748                SSEPackedDouble>, OpSize, EVEX_4V, VEX_W, EVEX_V512,
 749                EVEX_CD8<64, CD8VF>;
 750
 751 def : Pat<(v8i1 (X86cmpm (v8f32 VR256X:$src1), (v8f32 VR256X:$src2), imm:$cc)),
 752           (COPY_TO_REGCLASS (VCMPPSZrri
 753             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
 754             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
 755             imm:$cc), VK8)>;
 756 def : Pat<(v8i1 (X86cmpm (v8i32 VR256X:$src1), (v8i32 VR256X:$src2), imm:$cc)),
 757           (COPY_TO_REGCLASS (VPCMPDZrri
 758             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
 759             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
 760             imm:$cc), VK8)>;
 761 def : Pat<(v8i1 (X86cmpmu (v8i32 VR256X:$src1), (v8i32 VR256X:$src2), imm:$cc)),
 762           (COPY_TO_REGCLASS (VPCMPUDZrri
 763             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
 764             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
 765             imm:$cc), VK8)>;
 766
 767 // Mask register copy, including
 768 // - copy between mask registers
 769 // - load/store mask registers
 770 // - copy from GPR to mask register and vice versa
 771 //
 772 multiclass avx512_mask_mov<bits<8> opc_kk, bits<8> opc_km, bits<8> opc_mk,
 773                          string OpcodeStr, RegisterClass KRC,
 774                          ValueType vt, X86MemOperand x86memop> {
 775   let neverHasSideEffects = 1 in {
 776     def kk : I<opc_kk, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src),
 777                !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"), []>;
 778     let mayLoad = 1 in
 779     def km : I<opc_km, MRMSrcMem, (outs KRC:$dst), (ins x86memop:$src),
 780                !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
 781                [(set KRC:$dst, (vt (load addr:$src)))]>;
 782     let mayStore = 1 in
 783     def mk : I<opc_mk, MRMDestMem, (outs), (ins x86memop:$dst, KRC:$src),
 784                !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"), []>;
 785   }
 786 }
 787
 788 multiclass avx512_mask_mov_gpr<bits<8> opc_kr, bits<8> opc_rk,
 789                              string OpcodeStr,
 790                              RegisterClass KRC, RegisterClass GRC> {
 791   let neverHasSideEffects = 1 in {
 792     def kr : I<opc_kr, MRMSrcReg, (outs KRC:$dst), (ins GRC:$src),
 793                !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"), []>;
 794     def rk : I<opc_rk, MRMSrcReg, (outs GRC:$dst), (ins KRC:$src),
 795                !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"), []>;
 796   }
 797 }
 798
 799 let Predicates = [HasAVX512] in {
 800   defm KMOVW : avx512_mask_mov<0x90, 0x90, 0x91, "kmovw", VK16, v16i1, i16mem>,
 801                VEX, TB;
 802   defm KMOVW : avx512_mask_mov_gpr<0x92, 0x93, "kmovw", VK16, GR32>,
 803                VEX, TB;
 804 }
 805
 806 let Predicates = [HasAVX512] in {
 807   // GR16 from/to 16-bit mask
 808   def : Pat<(v16i1 (bitconvert (i16 GR16:$src))),
 809             (KMOVWkr (SUBREG_TO_REG (i32 0), GR16:$src, sub_16bit))>;
 810   def : Pat<(i16 (bitconvert (v16i1 VK16:$src))),
 811             (EXTRACT_SUBREG (KMOVWrk VK16:$src), sub_16bit)>;
 812
 813   // Store kreg in memory
 814   def : Pat<(store (v16i1 VK16:$src), addr:$dst),
 815             (KMOVWmk addr:$dst, VK16:$src)>;
 816
 817   def : Pat<(store (v8i1 VK8:$src), addr:$dst),
 818             (KMOVWmk addr:$dst, (v16i1 (COPY_TO_REGCLASS VK8:$src, VK16)))>;
 819 }
 820 // With AVX-512 only, 8-bit mask is promoted to 16-bit mask.
 821 let Predicates = [HasAVX512] in {
 822   // GR from/to 8-bit mask without native support
 823   def : Pat<(v8i1 (bitconvert (i8 GR8:$src))),
 824             (COPY_TO_REGCLASS
 825               (KMOVWkr (SUBREG_TO_REG (i32 0), GR8:$src, sub_8bit)),
 826               VK8)>;
 827   def : Pat<(i8 (bitconvert (v8i1 VK8:$src))),
 828             (EXTRACT_SUBREG
 829               (KMOVWrk (COPY_TO_REGCLASS VK8:$src, VK16)),
 830               sub_8bit)>;
 831 }
 832
 833 // Mask unary operation
 834 // - KNOT
 835 multiclass avx512_mask_unop<bits<8> opc, string OpcodeStr,
 836                          RegisterClass KRC, SDPatternOperator OpNode> {
 837   let Predicates = [HasAVX512] in
 838     def rr : I<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src),
 839                !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
 840                [(set KRC:$dst, (OpNode KRC:$src))]>;
 841 }
 842
 843 multiclass avx512_mask_unop_w<bits<8> opc, string OpcodeStr,
 844                                SDPatternOperator OpNode> {
 845   defm W : avx512_mask_unop<opc, !strconcat(OpcodeStr, "w"), VK16, OpNode>,
 846                           VEX, TB;
 847 }
 848
 849 defm KNOT : avx512_mask_unop_w<0x44, "knot", not>;
 850
 851 def : Pat<(xor VK16:$src1, (v16i1 immAllOnesV)), (KNOTWrr VK16:$src1)>;
 852 def : Pat<(xor VK8:$src1,  (v8i1 immAllOnesV)),
 853           (COPY_TO_REGCLASS (KNOTWrr (COPY_TO_REGCLASS VK8:$src1, VK16)), VK8)>;
 854
 855 // With AVX-512, 8-bit mask is promoted to 16-bit mask.
 856 def : Pat<(not VK8:$src),
 857           (COPY_TO_REGCLASS
 858             (KNOTWrr (COPY_TO_REGCLASS VK8:$src, VK16)), VK8)>;
 859
 860 // Mask binary operation
 861 // - KADD, KAND, KANDN, KOR, KXNOR, KXOR
 862 multiclass avx512_mask_binop<bits<8> opc, string OpcodeStr,
 863                            RegisterClass KRC, SDPatternOperator OpNode> {
 864   let Predicates = [HasAVX512] in
 865     def rr : I<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src1, KRC:$src2),
 866                !strconcat(OpcodeStr,
 867                           "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 868                [(set KRC:$dst, (OpNode KRC:$src1, KRC:$src2))]>;
 869 }
 870
 871 multiclass avx512_mask_binop_w<bits<8> opc, string OpcodeStr,
 872                              SDPatternOperator OpNode> {
 873   defm W : avx512_mask_binop<opc, !strconcat(OpcodeStr, "w"), VK16, OpNode>,
 874                            VEX_4V, VEX_L, TB;
 875 }
 876
 877 def andn : PatFrag<(ops node:$i0, node:$i1), (and (not node:$i0), node:$i1)>;
 878 def xnor : PatFrag<(ops node:$i0, node:$i1), (not (xor node:$i0, node:$i1))>;
 879
 880 let isCommutable = 1 in {
 881   defm KADD  : avx512_mask_binop_w<0x4a, "kadd",  add>;
 882   defm KAND  : avx512_mask_binop_w<0x41, "kand",  and>;
 883   let isCommutable = 0 in
 884   defm KANDN : avx512_mask_binop_w<0x42, "kandn", andn>;
 885   defm KOR   : avx512_mask_binop_w<0x45, "kor",   or>;
 886   defm KXNOR : avx512_mask_binop_w<0x46, "kxnor", xnor>;
 887   defm KXOR  : avx512_mask_binop_w<0x47, "kxor",  xor>;
 888 }
 889
 890 multiclass avx512_mask_binop_int<string IntName, string InstName> {
 891   let Predicates = [HasAVX512] in
 892     def : Pat<(!cast<Intrinsic>("int_x86_"##IntName##"_v16i1")
 893                 VK16:$src1, VK16:$src2),
 894               (!cast<Instruction>(InstName##"Wrr") VK16:$src1, VK16:$src2)>;
 895 }
 896
 897 defm : avx512_mask_binop_int<"kadd",  "KADD">;
 898 defm : avx512_mask_binop_int<"kand",  "KAND">;
 899 defm : avx512_mask_binop_int<"kandn", "KANDN">;
 900 defm : avx512_mask_binop_int<"kor",   "KOR">;
 901 defm : avx512_mask_binop_int<"kxnor", "KXNOR">;
 902 defm : avx512_mask_binop_int<"kxor",  "KXOR">;
 903 // With AVX-512, 8-bit mask is promoted to 16-bit mask.
 904 multiclass avx512_binop_pat<SDPatternOperator OpNode, Instruction Inst> {
 905   let Predicates = [HasAVX512] in
 906     def : Pat<(OpNode VK8:$src1, VK8:$src2),
 907               (COPY_TO_REGCLASS
 908                 (Inst (COPY_TO_REGCLASS VK8:$src1, VK16),
 909                       (COPY_TO_REGCLASS VK8:$src2, VK16)), VK8)>;
 910 }
 911
 912 defm : avx512_binop_pat<and,  KANDWrr>;
 913 defm : avx512_binop_pat<andn, KANDNWrr>;
 914 defm : avx512_binop_pat<or,   KORWrr>;
 915 defm : avx512_binop_pat<xnor, KXNORWrr>;
 916 defm : avx512_binop_pat<xor,  KXORWrr>;
 917
 918 // Mask unpacking
 919 multiclass avx512_mask_unpck<bits<8> opc, string OpcodeStr,
 920                            RegisterClass KRC1, RegisterClass KRC2> {
 921   let Predicates = [HasAVX512] in
 922     def rr : I<opc, MRMSrcReg, (outs KRC1:$dst), (ins KRC2:$src1, KRC2:$src2),
 923                !strconcat(OpcodeStr,
 924                           "\t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>;
 925 }
 926
 927 multiclass avx512_mask_unpck_bw<bits<8> opc, string OpcodeStr> {
 928   defm BW : avx512_mask_unpck<opc, !strconcat(OpcodeStr, "bw"), VK16, VK8>,
 929                             VEX_4V, VEX_L, OpSize, TB;
 930 }
 931
 932 defm KUNPCK : avx512_mask_unpck_bw<0x4b, "kunpck">;
 933
 934 multiclass avx512_mask_unpck_int<string IntName, string InstName> {
 935   let Predicates = [HasAVX512] in
 936     def : Pat<(!cast<Intrinsic>("int_x86_"##IntName##"_v16i1")
 937                 VK8:$src1, VK8:$src2),
 938               (!cast<Instruction>(InstName##"BWrr") VK8:$src1, VK8:$src2)>;
 939 }
 940
 941 defm : avx512_mask_unpck_int<"kunpck", "KUNPCK">;
 942 // Mask bit testing
 943 multiclass avx512_mask_testop<bits<8> opc, string OpcodeStr, RegisterClass KRC,
 944                             SDNode OpNode> {
 945   let Predicates = [HasAVX512], Defs = [EFLAGS] in
 946     def rr : I<opc, MRMSrcReg, (outs), (ins KRC:$src1, KRC:$src2),
 947                !strconcat(OpcodeStr, "\t{$src2, $src1|$src1, $src2}"),
 948                [(set EFLAGS, (OpNode KRC:$src1, KRC:$src2))]>;
 949 }
 950
 951 multiclass avx512_mask_testop_w<bits<8> opc, string OpcodeStr, SDNode OpNode> {
 952   defm W : avx512_mask_testop<opc, !strconcat(OpcodeStr, "w"), VK16, OpNode>,
 953                             VEX, TB;
 954 }
 955
 956 defm KORTEST : avx512_mask_testop_w<0x98, "kortest", X86kortest>;
 957 defm KTEST   : avx512_mask_testop_w<0x99, "ktest", X86ktest>;
 958
 959 // Mask shift
 960 multiclass avx512_mask_shiftop<bits<8> opc, string OpcodeStr, RegisterClass KRC,
 961                              SDNode OpNode> {
 962   let Predicates = [HasAVX512] in
 963     def ri : Ii8<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src, i8imm:$imm),
 964                  !strconcat(OpcodeStr,
 965                             "\t{$imm, $src, $dst|$dst, $src, $imm}"),
 966                             [(set KRC:$dst, (OpNode KRC:$src, (i8 imm:$imm)))]>;
 967 }
 968
 969 multiclass avx512_mask_shiftop_w<bits<8> opc1, bits<8> opc2, string OpcodeStr,
 970                                SDNode OpNode> {
 971   defm W : avx512_mask_shiftop<opc1, !strconcat(OpcodeStr, "w"), VK16, OpNode>,
 972                              VEX, OpSize, TA, VEX_W;
 973 }
 974
 975 defm KSHIFTL : avx512_mask_shiftop_w<0x32, 0x33, "kshiftl", shl>;
 976 defm KSHIFTR : avx512_mask_shiftop_w<0x30, 0x31, "kshiftr", srl>;
 977
 978 // Mask setting all 0s or 1s
 979 multiclass avx512_mask_setop<RegisterClass KRC, ValueType VT, PatFrag Val> {
 980   let Predicates = [HasAVX512] in
 981     let isReMaterializable = 1, isAsCheapAsAMove = 1, isPseudo = 1 in
 982       def #NAME# : I<0, Pseudo, (outs KRC:$dst), (ins), "",
 983                      [(set KRC:$dst, (VT Val))]>;
 984 }
 985
 986 multiclass avx512_mask_setop_w<PatFrag Val> {
 987   defm B : avx512_mask_setop<VK8,  v8i1, Val>;
 988   defm W : avx512_mask_setop<VK16, v16i1, Val>;
 989 }
 990
 991 defm KSET0 : avx512_mask_setop_w<immAllZerosV>;
 992 defm KSET1 : avx512_mask_setop_w<immAllOnesV>;
 993
 994 // With AVX-512 only, 8-bit mask is promoted to 16-bit mask.
 995 let Predicates = [HasAVX512] in {
 996   def : Pat<(v8i1 immAllZerosV), (COPY_TO_REGCLASS (KSET0W), VK8)>;
 997   def : Pat<(v8i1 immAllOnesV),  (COPY_TO_REGCLASS (KSET1W), VK8)>;
 998 }
 999 def : Pat<(v8i1 (extract_subvector (v16i1 VK16:$src), (iPTR 0))),
1000           (v8i1 (COPY_TO_REGCLASS VK16:$src, VK8))>;
1001
1002 def : Pat<(v16i1 (insert_subvector undef, (v8i1 VK8:$src), (iPTR 0))),
1003           (v16i1 (COPY_TO_REGCLASS VK8:$src, VK16))>;
1004
1005 def : Pat<(v8i1 (extract_subvector (v16i1 VK16:$src), (iPTR 8))),
1006           (v8i1 (COPY_TO_REGCLASS (KSHIFTRWri VK16:$src, (i8 8)), VK8))>;
1007
1008 //===----------------------------------------------------------------------===//
1009 // AVX-512 - Aligned and unaligned load and store
1010 //
1011
1012 multiclass avx512_mov_packed<bits<8> opc, RegisterClass RC, RegisterClass KRC,
1013                             X86MemOperand x86memop, PatFrag ld_frag,
1014                             string asm, Domain d> {
1015 let neverHasSideEffects = 1 in
1016   def rr : AVX512PI<opc, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
1017               !strconcat(asm, "\t{$src, $dst|$dst, $src}"), [], d>,
1018               EVEX;
1019 let canFoldAsLoad = 1 in
1020   def rm : AVX512PI<opc, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
1021               !strconcat(asm, "\t{$src, $dst|$dst, $src}"),
1022                [(set RC:$dst, (ld_frag addr:$src))], d>, EVEX;
1023 let Constraints = "$src1 = $dst" in {
1024   def rrk : AVX512PI<opc, MRMSrcReg, (outs RC:$dst),
1025                                      (ins RC:$src1, KRC:$mask, RC:$src2),
1026               !strconcat(asm,
1027               "\t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"), [], d>,
1028               EVEX, EVEX_K;
1029   def rmk : AVX512PI<opc, MRMSrcMem, (outs RC:$dst),
1030                                 (ins RC:$src1, KRC:$mask, x86memop:$src2),
1031               !strconcat(asm,
1032               "\t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"),
1033                [], d>, EVEX, EVEX_K;
1034 }
1035 }
1036
1037 defm VMOVAPSZ : avx512_mov_packed<0x28, VR512, VK16WM, f512mem, alignedloadv16f32,
1038                               "vmovaps", SSEPackedSingle>,
1039                                EVEX_V512, EVEX_CD8<32, CD8VF>;
1040 defm VMOVAPDZ : avx512_mov_packed<0x28, VR512, VK8WM, f512mem, alignedloadv8f64,
1041                               "vmovapd", SSEPackedDouble>,
1042                               OpSize, EVEX_V512, VEX_W,
1043                               EVEX_CD8<64, CD8VF>;
1044 defm VMOVUPSZ : avx512_mov_packed<0x10, VR512, VK16WM, f512mem, loadv16f32,
1045                               "vmovups", SSEPackedSingle>,
1046                               EVEX_V512, EVEX_CD8<32, CD8VF>;
1047 defm VMOVUPDZ : avx512_mov_packed<0x10, VR512, VK8WM, f512mem, loadv8f64,
1048                               "vmovupd", SSEPackedDouble>,
1049                                OpSize, EVEX_V512, VEX_W,
1050                                EVEX_CD8<64, CD8VF>;
1051 def VMOVAPSZmr : AVX512PI<0x29, MRMDestMem, (outs), (ins f512mem:$dst, VR512:$src),
1052                     "vmovaps\t{$src, $dst|$dst, $src}",
1053                     [(alignedstore512 (v16f32 VR512:$src), addr:$dst)],
1054                     SSEPackedSingle>, EVEX, EVEX_V512, EVEX_CD8<32, CD8VF>;
1055 def VMOVAPDZmr : AVX512PI<0x29, MRMDestMem, (outs), (ins f512mem:$dst, VR512:$src),
1056                     "vmovapd\t{$src, $dst|$dst, $src}",
1057                     [(alignedstore512 (v8f64 VR512:$src), addr:$dst)],
1058                     SSEPackedDouble>, EVEX, EVEX_V512,
1059                     OpSize, VEX_W, EVEX_CD8<64, CD8VF>;
1060 def VMOVUPSZmr : AVX512PI<0x11, MRMDestMem, (outs), (ins f512mem:$dst, VR512:$src),
1061                     "vmovups\t{$src, $dst|$dst, $src}",
1062                     [(store (v16f32 VR512:$src), addr:$dst)],
1063                     SSEPackedSingle>, EVEX, EVEX_V512, EVEX_CD8<32, CD8VF>;
1064 def VMOVUPDZmr : AVX512PI<0x11, MRMDestMem, (outs), (ins f512mem:$dst, VR512:$src),
1065                     "vmovupd\t{$src, $dst|$dst, $src}",
1066                     [(store (v8f64 VR512:$src), addr:$dst)],
1067                     SSEPackedDouble>, EVEX, EVEX_V512,
1068                     OpSize, VEX_W, EVEX_CD8<64, CD8VF>;
1069
1070 // Use vmovaps/vmovups for AVX-512 integer load/store.
1071 // 512-bit load/store
1072 def : Pat<(alignedloadv8i64 addr:$src),
1073           (VMOVAPSZrm addr:$src)>;
1074 def : Pat<(loadv8i64 addr:$src),
1075           (VMOVUPSZrm addr:$src)>;
1076
1077 def : Pat<(alignedstore512 (v8i64  VR512:$src), addr:$dst),
1078           (VMOVAPSZmr addr:$dst, VR512:$src)>;
1079 def : Pat<(alignedstore512 (v16i32 VR512:$src), addr:$dst),
1080           (VMOVAPSZmr addr:$dst, VR512:$src)>;
1081
1082 def : Pat<(store (v8i64  VR512:$src), addr:$dst),
1083           (VMOVUPDZmr addr:$dst, VR512:$src)>;
1084 def : Pat<(store (v16i32 VR512:$src), addr:$dst),
1085           (VMOVUPSZmr addr:$dst, VR512:$src)>;
1086
1087 let neverHasSideEffects = 1 in {
1088   def VMOVDQA32rr  : AVX512BI<0x6F, MRMSrcReg, (outs VR512:$dst),
1089                              (ins VR512:$src),
1090                              "vmovdqa32\t{$src, $dst|$dst, $src}", []>,
1091                              EVEX, EVEX_V512;
1092   def VMOVDQA64rr  : AVX512BI<0x6F, MRMSrcReg, (outs VR512:$dst),
1093                              (ins VR512:$src),
1094                              "vmovdqa64\t{$src, $dst|$dst, $src}", []>,
1095                              EVEX, EVEX_V512, VEX_W;
1096 let mayStore = 1 in {
1097   def VMOVDQA32mr  : AVX512BI<0x7F, MRMDestMem, (outs),
1098                      (ins i512mem:$dst, VR512:$src),
1099                      "vmovdqa32\t{$src, $dst|$dst, $src}", []>,
1100                      EVEX, EVEX_V512, EVEX_CD8<32, CD8VF>;
1101   def VMOVDQA64mr  : AVX512BI<0x7F, MRMDestMem, (outs),
1102                      (ins i512mem:$dst, VR512:$src),
1103                      "vmovdqa64\t{$src, $dst|$dst, $src}", []>,
1104                      EVEX, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
1105 }
1106 let mayLoad = 1 in {
1107 def VMOVDQA32rm  : AVX512BI<0x6F, MRMSrcMem, (outs VR512:$dst),
1108                            (ins i512mem:$src),
1109                            "vmovdqa32\t{$src, $dst|$dst, $src}", []>,
1110                            EVEX, EVEX_V512, EVEX_CD8<32, CD8VF>;
1111 def VMOVDQA64rm  : AVX512BI<0x6F, MRMSrcMem, (outs VR512:$dst),
1112                            (ins i512mem:$src),
1113                            "vmovdqa64\t{$src, $dst|$dst, $src}", []>,
1114                            EVEX, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
1115 }
1116 }
1117
1118 multiclass avx512_mov_int<bits<8> opc, string asm, RegisterClass RC,
1119                           RegisterClass KRC,
1120                           PatFrag ld_frag, X86MemOperand x86memop> {
1121 let neverHasSideEffects = 1 in
1122   def rr : AVX512XSI<opc, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
1123               !strconcat(asm, "\t{$src, $dst|$dst, $src}"), []>,
1124               EVEX;
1125 let canFoldAsLoad = 1 in
1126   def rm : AVX512XSI<opc, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
1127               !strconcat(asm, "\t{$src, $dst|$dst, $src}"),
1128                [(set RC:$dst, (ld_frag addr:$src))]>,
1129                EVEX;
1130 let Constraints = "$src1 = $dst" in {
1131   def rrk : AVX512XSI<opc, MRMSrcReg, (outs RC:$dst),
1132                                       (ins RC:$src1, KRC:$mask, RC:$src2),
1133               !strconcat(asm,
1134               "\t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"), []>,
1135               EVEX, EVEX_K;
1136   def rmk : AVX512XSI<opc, MRMSrcMem, (outs RC:$dst),
1137                                   (ins RC:$src1, KRC:$mask, x86memop:$src2),
1138               !strconcat(asm,
1139               "\t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"),
1140                []>, EVEX, EVEX_K;
1141 }
1142 }
1143
1144 defm VMOVDQU32 : avx512_mov_int<0x6F, "vmovdqu32", VR512, VK16WM, memopv16i32, i512mem>,
1145                                 EVEX_V512, EVEX_CD8<32, CD8VF>;
1146 defm VMOVDQU64 : avx512_mov_int<0x6F, "vmovdqu64", VR512, VK8WM, memopv8i64, i512mem>,
1147                                 EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
1148
1149 let AddedComplexity = 20 in {
1150 def : Pat<(v16f32 (vselect VK16WM:$mask, (v16f32 VR512:$src1),
1151                            (v16f32 VR512:$src2))),
1152                   (VMOVUPSZrrk VR512:$src2, VK16WM:$mask, VR512:$src1)>;
1153 def : Pat<(v8f64 (vselect VK8WM:$mask, (v8f64 VR512:$src1),
1154                            (v8f64 VR512:$src2))),
1155                   (VMOVUPDZrrk VR512:$src2, VK8WM:$mask, VR512:$src1)>;
1156 def : Pat<(v16i32 (vselect VK16WM:$mask, (v16i32 VR512:$src1),
1157                            (v16i32 VR512:$src2))),
1158                   (VMOVDQU32rrk VR512:$src2, VK16WM:$mask, VR512:$src1)>;
1159 def : Pat<(v8i64 (vselect VK8WM:$mask, (v8i64 VR512:$src1),
1160                            (v8i64 VR512:$src2))),
1161                   (VMOVDQU64rrk VR512:$src2, VK8WM:$mask, VR512:$src1)>;
1162 }
1163 // Move Int Doubleword to Packed Double Int
1164 //
1165 def VMOVDI2PDIZrr : AVX512SI<0x6E, MRMSrcReg, (outs VR128X:$dst), (ins GR32:$src),
1166                       "vmovd{z}\t{$src, $dst|$dst, $src}",
1167                       [(set VR128X:$dst,
1168                         (v4i32 (scalar_to_vector GR32:$src)))], IIC_SSE_MOVDQ>,
1169                         EVEX, VEX_LIG;
1170 def VMOVDI2PDIZrm : AVX512SI<0x6E, MRMSrcMem, (outs VR128X:$dst), (ins i32mem:$src),
1171                       "vmovd{z}\t{$src, $dst|$dst, $src}",
1172                       [(set VR128X:$dst,
1173                         (v4i32 (scalar_to_vector (loadi32 addr:$src))))],
1174                         IIC_SSE_MOVDQ>, EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
1175 def VMOV64toPQIZrr : AVX512SI<0x6E, MRMSrcReg, (outs VR128X:$dst), (ins GR64:$src),
1176                       "vmovq{z}\t{$src, $dst|$dst, $src}",
1177                         [(set VR128X:$dst,
1178                           (v2i64 (scalar_to_vector GR64:$src)))],
1179                           IIC_SSE_MOVDQ>, EVEX, VEX_W, VEX_LIG;
1180 def VMOV64toSDZrr : AVX512SI<0x6E, MRMSrcReg, (outs FR64:$dst), (ins GR64:$src),
1181                        "vmovq{z}\t{$src, $dst|$dst, $src}",
1182                        [(set FR64:$dst, (bitconvert GR64:$src))],
1183                        IIC_SSE_MOVDQ>, EVEX, VEX_W, Sched<[WriteMove]>;
1184 def VMOVSDto64Zrr : AVX512SI<0x7E, MRMDestReg, (outs GR64:$dst), (ins FR64:$src),
1185                          "vmovq{z}\t{$src, $dst|$dst, $src}",
1186                          [(set GR64:$dst, (bitconvert FR64:$src))],
1187                          IIC_SSE_MOVDQ>, EVEX, VEX_W, Sched<[WriteMove]>;
1188 def VMOVSDto64Zmr : AVX512SI<0x7E, MRMDestMem, (outs), (ins i64mem:$dst, FR64:$src),
1189                          "vmovq{z}\t{$src, $dst|$dst, $src}",
1190                          [(store (i64 (bitconvert FR64:$src)), addr:$dst)],
1191                          IIC_SSE_MOVDQ>, EVEX, VEX_W, Sched<[WriteStore]>,
1192                          EVEX_CD8<64, CD8VT1>;
1193
1194 // Move Int Doubleword to Single Scalar
1195 //
1196 def VMOVDI2SSZrr  : AVX512SI<0x6E, MRMSrcReg, (outs FR32X:$dst), (ins GR32:$src),
1197                       "vmovd{z}\t{$src, $dst|$dst, $src}",
1198                       [(set FR32X:$dst, (bitconvert GR32:$src))],
1199                       IIC_SSE_MOVDQ>, EVEX, VEX_LIG;
1200
1201 def VMOVDI2SSZrm  : AVX512SI<0x6E, MRMSrcMem, (outs FR32X:$dst), (ins i32mem:$src),
1202                       "vmovd{z}\t{$src, $dst|$dst, $src}",
1203                       [(set FR32X:$dst, (bitconvert (loadi32 addr:$src)))],
1204                       IIC_SSE_MOVDQ>, EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
1205
1206 // Move Packed Doubleword Int to Packed Double Int
1207 //
1208 def VMOVPDI2DIZrr  : AVX512SI<0x7E, MRMDestReg, (outs GR32:$dst), (ins VR128X:$src),
1209                        "vmovd{z}\t{$src, $dst|$dst, $src}",
1210                        [(set GR32:$dst, (vector_extract (v4i32 VR128X:$src),
1211                                         (iPTR 0)))], IIC_SSE_MOVD_ToGP>,
1212                        EVEX, VEX_LIG;
1213 def VMOVPDI2DIZmr  : AVX512SI<0x7E, MRMDestMem, (outs),
1214                        (ins i32mem:$dst, VR128X:$src),
1215                        "vmovd{z}\t{$src, $dst|$dst, $src}",
1216                        [(store (i32 (vector_extract (v4i32 VR128X:$src),
1217                                      (iPTR 0))), addr:$dst)], IIC_SSE_MOVDQ>,
1218                        EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
1219
1220 // Move Packed Doubleword Int first element to Doubleword Int
1221 //
1222 def VMOVPQIto64Zrr : I<0x7E, MRMDestReg, (outs GR64:$dst), (ins VR128X:$src),
1223                       "vmovq{z}\t{$src, $dst|$dst, $src}",
1224                       [(set GR64:$dst, (extractelt (v2i64 VR128X:$src),
1225                                                    (iPTR 0)))],
1226                       IIC_SSE_MOVD_ToGP>, TB, OpSize, EVEX, VEX_LIG, VEX_W,
1227                       Requires<[HasAVX512, In64BitMode]>;
1228
1229 def VMOVPQIto64Zmr : I<0xD6, MRMDestMem, (outs),
1230                        (ins i64mem:$dst, VR128X:$src),
1231                        "vmovq{z}\t{$src, $dst|$dst, $src}",
1232                        [(store (extractelt (v2i64 VR128X:$src), (iPTR 0)),
1233                                addr:$dst)], IIC_SSE_MOVDQ>,
1234                        EVEX, OpSize, VEX_LIG, VEX_W, TB, EVEX_CD8<64, CD8VT1>,
1235                        Sched<[WriteStore]>, Requires<[HasAVX512, In64BitMode]>;
1236
1237 // Move Scalar Single to Double Int
1238 //
1239 def VMOVSS2DIZrr  : AVX512SI<0x7E, MRMDestReg, (outs GR32:$dst),
1240                       (ins FR32X:$src),
1241                       "vmovd{z}\t{$src, $dst|$dst, $src}",
1242                       [(set GR32:$dst, (bitconvert FR32X:$src))],
1243                       IIC_SSE_MOVD_ToGP>, EVEX, VEX_LIG;
1244 def VMOVSS2DIZmr  : AVX512SI<0x7E, MRMDestMem, (outs),
1245                       (ins i32mem:$dst, FR32X:$src),
1246                       "vmovd{z}\t{$src, $dst|$dst, $src}",
1247                       [(store (i32 (bitconvert FR32X:$src)), addr:$dst)],
1248                       IIC_SSE_MOVDQ>, EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
1249
1250 // Move Quadword Int to Packed Quadword Int
1251 //
1252 def VMOVQI2PQIZrm : AVX512SI<0x6E, MRMSrcMem, (outs VR128X:$dst),
1253                       (ins i64mem:$src),
1254                       "vmovq{z}\t{$src, $dst|$dst, $src}",
1255                       [(set VR128X:$dst,
1256                         (v2i64 (scalar_to_vector (loadi64 addr:$src))))]>,
1257                       EVEX, VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
1258
1259 //===----------------------------------------------------------------------===//
1260 // AVX-512  MOVSS, MOVSD
1261 //===----------------------------------------------------------------------===//
1262
1263 multiclass avx512_move_scalar <string asm, RegisterClass RC,
1264                               SDNode OpNode, ValueType vt,
1265                               X86MemOperand x86memop, PatFrag mem_pat> {
1266   def rr : SI<0x10, MRMSrcReg, (outs VR128X:$dst), (ins VR128X:$src1, RC:$src2),
1267               !strconcat(asm, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1268               [(set VR128X:$dst, (vt (OpNode VR128X:$src1,
1269                                       (scalar_to_vector RC:$src2))))],
1270               IIC_SSE_MOV_S_RR>, EVEX_4V, VEX_LIG;
1271   def rm : SI<0x10, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
1272               !strconcat(asm, "\t{$src, $dst|$dst, $src}"),
1273               [(set RC:$dst, (mem_pat addr:$src))], IIC_SSE_MOV_S_RM>,
1274               EVEX, VEX_LIG;
1275   def mr: SI<0x11, MRMDestMem, (outs), (ins x86memop:$dst, RC:$src),
1276              !strconcat(asm, "\t{$src, $dst|$dst, $src}"),
1277              [(store RC:$src, addr:$dst)], IIC_SSE_MOV_S_MR>,
1278              EVEX, VEX_LIG;
1279 }
1280
1281 let ExeDomain = SSEPackedSingle in
1282 defm VMOVSSZ : avx512_move_scalar<"movss{z}", FR32X, X86Movss, v4f32, f32mem,
1283                                  loadf32>, XS, EVEX_CD8<32, CD8VT1>;
1284
1285 let ExeDomain = SSEPackedDouble in
1286 defm VMOVSDZ : avx512_move_scalar<"movsd{z}", FR64X, X86Movsd, v2f64, f64mem,
1287                                  loadf64>, XD, VEX_W, EVEX_CD8<64, CD8VT1>;
1288
1289
1290 // For the disassembler
1291 let isCodeGenOnly = 1 in {
1292   def VMOVSSZrr_REV : SI<0x11, MRMDestReg, (outs VR128X:$dst),
1293                         (ins VR128X:$src1, FR32X:$src2),
1294                         "movss{z}\t{$src2, $src1, $dst|$dst, $src1, $src2}", [],
1295                         IIC_SSE_MOV_S_RR>,
1296                         XS, EVEX_4V, VEX_LIG;
1297   def VMOVSDZrr_REV : SI<0x11, MRMDestReg, (outs VR128X:$dst),
1298                         (ins VR128X:$src1, FR64X:$src2),
1299                         "movsd{z}\t{$src2, $src1, $dst|$dst, $src1, $src2}", [],
1300                         IIC_SSE_MOV_S_RR>,
1301                         XD, EVEX_4V, VEX_LIG, VEX_W;
1302 }
1303
1304 let Predicates = [HasAVX512] in {
1305   let AddedComplexity = 15 in {
1306   // Move scalar to XMM zero-extended, zeroing a VR128X then do a
1307   // MOVS{S,D} to the lower bits.
1308   def : Pat<(v4f32 (X86vzmovl (v4f32 (scalar_to_vector FR32X:$src)))),
1309             (VMOVSSZrr (v4f32 (V_SET0)), FR32X:$src)>;
1310   def : Pat<(v4f32 (X86vzmovl (v4f32 VR128X:$src))),
1311             (VMOVSSZrr (v4f32 (V_SET0)), (COPY_TO_REGCLASS VR128X:$src, FR32X))>;
1312   def : Pat<(v4i32 (X86vzmovl (v4i32 VR128X:$src))),
1313             (VMOVSSZrr (v4i32 (V_SET0)), (COPY_TO_REGCLASS VR128X:$src, FR32X))>;
1314   def : Pat<(v2f64 (X86vzmovl (v2f64 (scalar_to_vector FR64X:$src)))),
1315             (VMOVSDZrr (v2f64 (V_SET0)), FR64X:$src)>;
1316
1317   // Move low f32 and clear high bits.
1318   def : Pat<(v8f32 (X86vzmovl (v8f32 VR256X:$src))),
1319             (SUBREG_TO_REG (i32 0),
1320              (VMOVSSZrr (v4f32 (V_SET0)),
1321               (EXTRACT_SUBREG (v8f32 VR256X:$src), sub_xmm)), sub_xmm)>;
1322   def : Pat<(v8i32 (X86vzmovl (v8i32 VR256X:$src))),
1323             (SUBREG_TO_REG (i32 0),
1324              (VMOVSSZrr (v4i32 (V_SET0)),
1325                        (EXTRACT_SUBREG (v8i32 VR256X:$src), sub_xmm)), sub_xmm)>;
1326   }
1327
1328   let AddedComplexity = 20 in {
1329   // MOVSSrm zeros the high parts of the register; represent this
1330   // with SUBREG_TO_REG. The AVX versions also write: DST[255:128] <- 0
1331   def : Pat<(v4f32 (X86vzmovl (v4f32 (scalar_to_vector (loadf32 addr:$src))))),
1332             (COPY_TO_REGCLASS (VMOVSSZrm addr:$src), VR128X)>;
1333   def : Pat<(v4f32 (scalar_to_vector (loadf32 addr:$src))),
1334             (COPY_TO_REGCLASS (VMOVSSZrm addr:$src), VR128X)>;
1335   def : Pat<(v4f32 (X86vzmovl (loadv4f32 addr:$src))),
1336             (COPY_TO_REGCLASS (VMOVSSZrm addr:$src), VR128X)>;
1337
1338   // MOVSDrm zeros the high parts of the register; represent this
1339   // with SUBREG_TO_REG. The AVX versions also write: DST[255:128] <- 0
1340   def : Pat<(v2f64 (X86vzmovl (v2f64 (scalar_to_vector (loadf64 addr:$src))))),
1341             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
1342   def : Pat<(v2f64 (scalar_to_vector (loadf64 addr:$src))),
1343             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
1344   def : Pat<(v2f64 (X86vzmovl (loadv2f64 addr:$src))),
1345             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
1346   def : Pat<(v2f64 (X86vzmovl (bc_v2f64 (loadv4f32 addr:$src)))),
1347             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
1348   def : Pat<(v2f64 (X86vzload addr:$src)),
1349             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
1350
1351   // Represent the same patterns above but in the form they appear for
1352   // 256-bit types
1353   def : Pat<(v8i32 (X86vzmovl (insert_subvector undef,
1354                    (v4i32 (scalar_to_vector (loadi32 addr:$src))), (iPTR 0)))),
1355             (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrm addr:$src), sub_xmm)>;
1356   def : Pat<(v8f32 (X86vzmovl (insert_subvector undef,
1357                    (v4f32 (scalar_to_vector (loadf32 addr:$src))), (iPTR 0)))),
1358             (SUBREG_TO_REG (i32 0), (VMOVSSZrm addr:$src), sub_xmm)>;
1359   def : Pat<(v4f64 (X86vzmovl (insert_subvector undef,
1360                    (v2f64 (scalar_to_vector (loadf64 addr:$src))), (iPTR 0)))),
1361             (SUBREG_TO_REG (i32 0), (VMOVSDZrm addr:$src), sub_xmm)>;
1362   }
1363   def : Pat<(v8f32 (X86vzmovl (insert_subvector undef,
1364                    (v4f32 (scalar_to_vector FR32X:$src)), (iPTR 0)))),
1365             (SUBREG_TO_REG (i32 0), (v4f32 (VMOVSSZrr (v4f32 (V_SET0)),
1366                                             FR32X:$src)), sub_xmm)>;
1367   def : Pat<(v4f64 (X86vzmovl (insert_subvector undef,
1368                    (v2f64 (scalar_to_vector FR64X:$src)), (iPTR 0)))),
1369             (SUBREG_TO_REG (i64 0), (v2f64 (VMOVSDZrr (v2f64 (V_SET0)),
1370                                      FR64X:$src)), sub_xmm)>;
1371   def : Pat<(v4i64 (X86vzmovl (insert_subvector undef,
1372                    (v2i64 (scalar_to_vector (loadi64 addr:$src))), (iPTR 0)))),
1373             (SUBREG_TO_REG (i64 0), (VMOVQI2PQIZrm addr:$src), sub_xmm)>;
1374
1375   // Move low f64 and clear high bits.
1376   def : Pat<(v4f64 (X86vzmovl (v4f64 VR256X:$src))),
1377             (SUBREG_TO_REG (i32 0),
1378              (VMOVSDZrr (v2f64 (V_SET0)),
1379                        (EXTRACT_SUBREG (v4f64 VR256X:$src), sub_xmm)), sub_xmm)>;
1380
1381   def : Pat<(v4i64 (X86vzmovl (v4i64 VR256X:$src))),
1382             (SUBREG_TO_REG (i32 0), (VMOVSDZrr (v2i64 (V_SET0)),
1383                        (EXTRACT_SUBREG (v4i64 VR256X:$src), sub_xmm)), sub_xmm)>;
1384
1385   // Extract and store.
1386   def : Pat<(store (f32 (vector_extract (v4f32 VR128X:$src), (iPTR 0))),
1387                    addr:$dst),
1388             (VMOVSSZmr addr:$dst, (COPY_TO_REGCLASS (v4f32 VR128X:$src), FR32X))>;
1389   def : Pat<(store (f64 (vector_extract (v2f64 VR128X:$src), (iPTR 0))),
1390                    addr:$dst),
1391             (VMOVSDZmr addr:$dst, (COPY_TO_REGCLASS (v2f64 VR128X:$src), FR64X))>;
1392
1393   // Shuffle with VMOVSS
1394   def : Pat<(v4i32 (X86Movss VR128X:$src1, VR128X:$src2)),
1395             (VMOVSSZrr (v4i32 VR128X:$src1),
1396                       (COPY_TO_REGCLASS (v4i32 VR128X:$src2), FR32X))>;
1397   def : Pat<(v4f32 (X86Movss VR128X:$src1, VR128X:$src2)),
1398             (VMOVSSZrr (v4f32 VR128X:$src1),
1399                       (COPY_TO_REGCLASS (v4f32 VR128X:$src2), FR32X))>;
1400
1401   // 256-bit variants
1402   def : Pat<(v8i32 (X86Movss VR256X:$src1, VR256X:$src2)),
1403             (SUBREG_TO_REG (i32 0),
1404               (VMOVSSZrr (EXTRACT_SUBREG (v8i32 VR256X:$src1), sub_xmm),
1405                         (EXTRACT_SUBREG (v8i32 VR256X:$src2), sub_xmm)),
1406               sub_xmm)>;
1407   def : Pat<(v8f32 (X86Movss VR256X:$src1, VR256X:$src2)),
1408             (SUBREG_TO_REG (i32 0),
1409               (VMOVSSZrr (EXTRACT_SUBREG (v8f32 VR256X:$src1), sub_xmm),
1410                         (EXTRACT_SUBREG (v8f32 VR256X:$src2), sub_xmm)),
1411               sub_xmm)>;
1412
1413   // Shuffle with VMOVSD
1414   def : Pat<(v2i64 (X86Movsd VR128X:$src1, VR128X:$src2)),
1415             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
1416   def : Pat<(v2f64 (X86Movsd VR128X:$src1, VR128X:$src2)),
1417             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
1418   def : Pat<(v4f32 (X86Movsd VR128X:$src1, VR128X:$src2)),
1419             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
1420   def : Pat<(v4i32 (X86Movsd VR128X:$src1, VR128X:$src2)),
1421             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
1422
1423   // 256-bit variants
1424   def : Pat<(v4i64 (X86Movsd VR256X:$src1, VR256X:$src2)),
1425             (SUBREG_TO_REG (i32 0),
1426               (VMOVSDZrr (EXTRACT_SUBREG (v4i64 VR256X:$src1), sub_xmm),
1427                         (EXTRACT_SUBREG (v4i64 VR256X:$src2), sub_xmm)),
1428               sub_xmm)>;
1429   def : Pat<(v4f64 (X86Movsd VR256X:$src1, VR256X:$src2)),
1430             (SUBREG_TO_REG (i32 0),
1431               (VMOVSDZrr (EXTRACT_SUBREG (v4f64 VR256X:$src1), sub_xmm),
1432                         (EXTRACT_SUBREG (v4f64 VR256X:$src2), sub_xmm)),
1433               sub_xmm)>;
1434
1435   def : Pat<(v2f64 (X86Movlpd VR128X:$src1, VR128X:$src2)),
1436             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
1437   def : Pat<(v2i64 (X86Movlpd VR128X:$src1, VR128X:$src2)),
1438             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
1439   def : Pat<(v4f32 (X86Movlps VR128X:$src1, VR128X:$src2)),
1440             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
1441   def : Pat<(v4i32 (X86Movlps VR128X:$src1, VR128X:$src2)),
1442             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
1443 }
1444
1445 let AddedComplexity = 15 in
1446 def VMOVZPQILo2PQIZrr : AVX512XSI<0x7E, MRMSrcReg, (outs VR128X:$dst),
1447                                 (ins VR128X:$src),
1448                                 "vmovq{z}\t{$src, $dst|$dst, $src}",
1449                                 [(set VR128X:$dst, (v2i64 (X86vzmovl
1450                                                    (v2i64 VR128X:$src))))],
1451                                 IIC_SSE_MOVQ_RR>, EVEX, VEX_W;
1452
1453 let AddedComplexity = 20 in
1454 def VMOVZPQILo2PQIZrm : AVX512XSI<0x7E, MRMSrcMem, (outs VR128X:$dst),
1455                                  (ins i128mem:$src),
1456                                  "vmovq{z}\t{$src, $dst|$dst, $src}",
1457                                  [(set VR128X:$dst, (v2i64 (X86vzmovl
1458                                                      (loadv2i64 addr:$src))))],
1459                                  IIC_SSE_MOVDQ>, EVEX, VEX_W,
1460                                  EVEX_CD8<8, CD8VT8>;
1461
1462 let Predicates = [HasAVX512] in {
1463   // AVX 128-bit movd/movq instruction write zeros in the high 128-bit part.
1464   let AddedComplexity = 20 in {
1465     def : Pat<(v4i32 (X86vzmovl (v4i32 (scalar_to_vector (loadi32 addr:$src))))),
1466               (VMOVDI2PDIZrm addr:$src)>;
1467     def : Pat<(v2i64 (X86vzmovl (v2i64 (scalar_to_vector GR64:$src)))),
1468               (VMOV64toPQIZrr GR64:$src)>;
1469     def : Pat<(v4i32 (X86vzmovl (v4i32 (scalar_to_vector GR32:$src)))),
1470               (VMOVDI2PDIZrr GR32:$src)>;
1471
1472     def : Pat<(v4i32 (X86vzmovl (bc_v4i32 (loadv4f32 addr:$src)))),
1473               (VMOVDI2PDIZrm addr:$src)>;
1474     def : Pat<(v4i32 (X86vzmovl (bc_v4i32 (loadv2i64 addr:$src)))),
1475               (VMOVDI2PDIZrm addr:$src)>;
1476     def : Pat<(v2i64 (X86vzmovl (loadv2i64 addr:$src))),
1477             (VMOVZPQILo2PQIZrm addr:$src)>;
1478     def : Pat<(v2f64 (X86vzmovl (v2f64 VR128X:$src))),
1479             (VMOVZPQILo2PQIZrr VR128X:$src)>;
1480   }
1481
1482   // Use regular 128-bit instructions to match 256-bit scalar_to_vec+zext.
1483   def : Pat<(v8i32 (X86vzmovl (insert_subvector undef,
1484                                (v4i32 (scalar_to_vector GR32:$src)),(iPTR 0)))),
1485             (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrr GR32:$src), sub_xmm)>;
1486   def : Pat<(v4i64 (X86vzmovl (insert_subvector undef,
1487                                (v2i64 (scalar_to_vector GR64:$src)),(iPTR 0)))),
1488             (SUBREG_TO_REG (i64 0), (VMOV64toPQIZrr GR64:$src), sub_xmm)>;
1489 }
1490
1491 def : Pat<(v16i32 (X86Vinsert (v16i32 immAllZerosV), GR32:$src2, (iPTR 0))),
1492         (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrr GR32:$src2), sub_xmm)>;
1493
1494 def : Pat<(v8i64 (X86Vinsert (bc_v8i64 (v16i32 immAllZerosV)), GR64:$src2, (iPTR 0))),
1495         (SUBREG_TO_REG (i32 0), (VMOV64toPQIZrr GR64:$src2), sub_xmm)>;
1496
1497 def : Pat<(v16i32 (X86Vinsert undef, GR32:$src2, (iPTR 0))),
1498         (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrr GR32:$src2), sub_xmm)>;
1499
1500 def : Pat<(v8i64 (X86Vinsert undef, GR64:$src2, (iPTR 0))),
1501         (SUBREG_TO_REG (i32 0), (VMOV64toPQIZrr GR64:$src2), sub_xmm)>;
1502
1503 //===----------------------------------------------------------------------===//
1504 // AVX-512 - Integer arithmetic
1505 //
1506 multiclass avx512_binop_rm<bits<8> opc, string OpcodeStr, SDNode OpNode,
1507                         ValueType OpVT, RegisterClass RC, PatFrag memop_frag,
1508                         X86MemOperand x86memop, PatFrag scalar_mfrag,
1509                         X86MemOperand x86scalar_mop, string BrdcstStr,
1510                         OpndItins itins, bit IsCommutable = 0> {
1511   let isCommutable = IsCommutable in
1512   def rr : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
1513        (ins RC:$src1, RC:$src2),
1514        !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1515        [(set RC:$dst, (OpVT (OpNode (OpVT RC:$src1), (OpVT RC:$src2))))],
1516        itins.rr>, EVEX_4V;
1517   def rm : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
1518        (ins RC:$src1, x86memop:$src2),
1519        !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1520        [(set RC:$dst, (OpVT (OpNode (OpVT RC:$src1), (memop_frag addr:$src2))))],
1521                                      itins.rm>, EVEX_4V;
1522   def rmb : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
1523        (ins RC:$src1, x86scalar_mop:$src2),
1524        !strconcat(OpcodeStr, "\t{${src2}", BrdcstStr,
1525                   ", $src1, $dst|$dst, $src1, ${src2}", BrdcstStr, "}"),
1526        [(set RC:$dst, (OpNode RC:$src1,
1527                        (OpVT (X86VBroadcast (scalar_mfrag addr:$src2)))))],
1528                         itins.rm>, EVEX_4V, EVEX_B;
1529 }
1530 multiclass avx512_binop_rm2<bits<8> opc, string OpcodeStr,
1531                          ValueType DstVT, ValueType SrcVT, RegisterClass RC,
1532                          PatFrag memop_frag, X86MemOperand x86memop,
1533                          OpndItins itins,
1534                          bit IsCommutable = 0> {
1535   let isCommutable = IsCommutable in
1536   def rr : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
1537        (ins RC:$src1, RC:$src2),
1538        !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1539        []>, EVEX_4V, VEX_W;
1540   def rm : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
1541        (ins RC:$src1, x86memop:$src2),
1542        !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1543        []>, EVEX_4V, VEX_W;
1544 }
1545
1546 defm VPADDDZ : avx512_binop_rm<0xFE, "vpaddd", add, v16i32, VR512, memopv16i32,
1547                    i512mem, loadi32, i32mem, "{1to16}", SSE_INTALU_ITINS_P, 1>,
1548                    EVEX_V512, EVEX_CD8<32, CD8VF>;
1549
1550 defm VPSUBDZ : avx512_binop_rm<0xFA, "vpsubd", sub, v16i32, VR512, memopv16i32,
1551                    i512mem, loadi32, i32mem, "{1to16}", SSE_INTALU_ITINS_P, 0>,
1552                    EVEX_V512, EVEX_CD8<32, CD8VF>;
1553
1554 defm VPMULLDZ : avx512_binop_rm<0x40, "vpmulld", mul, v16i32, VR512, memopv16i32,
1555                    i512mem, loadi32, i32mem, "{1to16}", SSE_INTALU_ITINS_P, 1>,
1556                    T8, EVEX_V512, EVEX_CD8<32, CD8VF>;
1557
1558 defm VPADDQZ : avx512_binop_rm<0xD4, "vpaddq", add, v8i64, VR512, memopv8i64,
1559                    i512mem, loadi64, i64mem, "{1to8}", SSE_INTALU_ITINS_P, 1>,
1560                    EVEX_CD8<64, CD8VF>, EVEX_V512, VEX_W;
1561
1562 defm VPSUBQZ : avx512_binop_rm<0xFB, "vpsubq", sub, v8i64, VR512, memopv8i64,
1563                    i512mem, loadi64, i64mem, "{1to8}", SSE_INTALU_ITINS_P, 0>,
1564                    EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
1565
1566 defm VPMULDQZ : avx512_binop_rm2<0x28, "vpmuldq", v8i64, v16i32,
1567                 VR512, memopv8i64, i512mem, SSE_INTALU_ITINS_P, 1>, T8,
1568                 EVEX_V512, EVEX_CD8<64, CD8VF>;
1569
1570 defm VPMULUDQZ : avx512_binop_rm2<0xF4, "vpmuludq", v8i64, v16i32,
1571                  VR512, memopv8i64, i512mem, SSE_INTMUL_ITINS_P, 1>, EVEX_V512,
1572                  EVEX_CD8<64, CD8VF>;
1573
1574 def : Pat<(v8i64 (X86pmuludq (v16i32 VR512:$src1), (v16i32 VR512:$src2))),
1575           (VPMULUDQZrr VR512:$src1, VR512:$src2)>;
1576
1577 //===----------------------------------------------------------------------===//
1578 // AVX-512 - Unpack Instructions
1579 //===----------------------------------------------------------------------===//
1580
1581 multiclass avx512_unpack_fp<bits<8> opc, SDNode OpNode, ValueType vt,
1582                                    PatFrag mem_frag, RegisterClass RC,
1583                                    X86MemOperand x86memop, string asm,
1584                                    Domain d> {
1585     def rr : AVX512PI<opc, MRMSrcReg,
1586                 (outs RC:$dst), (ins RC:$src1, RC:$src2),
1587                 asm, [(set RC:$dst,
1588                            (vt (OpNode RC:$src1, RC:$src2)))],
1589                            d>, EVEX_4V;
1590     def rm : AVX512PI<opc, MRMSrcMem,
1591                 (outs RC:$dst), (ins RC:$src1, x86memop:$src2),
1592                 asm, [(set RC:$dst,
1593                        (vt (OpNode RC:$src1,
1594                             (bitconvert (mem_frag addr:$src2)))))],
1595                         d>, EVEX_4V;
1596 }
1597
1598 defm VUNPCKHPSZ: avx512_unpack_fp<0x15, X86Unpckh, v16f32, memopv8f64,
1599       VR512, f512mem, "vunpckhps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
1600       SSEPackedSingle>, EVEX_V512, EVEX_CD8<32, CD8VF>;
1601 defm VUNPCKHPDZ: avx512_unpack_fp<0x15, X86Unpckh, v8f64, memopv8f64,
1602       VR512, f512mem, "vunpckhpd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
1603       SSEPackedDouble>, OpSize, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
1604 defm VUNPCKLPSZ: avx512_unpack_fp<0x14, X86Unpckl, v16f32, memopv8f64,
1605       VR512, f512mem, "vunpcklps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
1606       SSEPackedSingle>, EVEX_V512, EVEX_CD8<32, CD8VF>;
1607 defm VUNPCKLPDZ: avx512_unpack_fp<0x14, X86Unpckl, v8f64, memopv8f64,
1608       VR512, f512mem, "vunpcklpd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
1609       SSEPackedDouble>, OpSize, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
1610
1611 multiclass avx512_unpack_int<bits<8> opc, string OpcodeStr, SDNode OpNode,
1612                         ValueType OpVT, RegisterClass RC, PatFrag memop_frag,
1613                         X86MemOperand x86memop> {
1614   def rr : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
1615        (ins RC:$src1, RC:$src2),
1616        !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1617        [(set RC:$dst, (OpVT (OpNode (OpVT RC:$src1), (OpVT RC:$src2))))],
1618        IIC_SSE_UNPCK>, EVEX_4V;
1619   def rm : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
1620        (ins RC:$src1, x86memop:$src2),
1621        !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1622        [(set RC:$dst, (OpVT (OpNode (OpVT RC:$src1),
1623                                      (bitconvert (memop_frag addr:$src2)))))],
1624                                      IIC_SSE_UNPCK>, EVEX_4V;
1625 }
1626 defm VPUNPCKLDQZ  : avx512_unpack_int<0x62, "vpunpckldq", X86Unpckl, v16i32,
1627                                 VR512, memopv16i32, i512mem>, EVEX_V512,
1628                                 EVEX_CD8<32, CD8VF>;
1629 defm VPUNPCKLQDQZ : avx512_unpack_int<0x6C, "vpunpcklqdq", X86Unpckl, v8i64,
1630                                 VR512, memopv8i64, i512mem>, EVEX_V512,
1631                                 VEX_W, EVEX_CD8<64, CD8VF>;
1632 defm VPUNPCKHDQZ  : avx512_unpack_int<0x6A, "vpunpckhdq", X86Unpckh, v16i32,
1633                                 VR512, memopv16i32, i512mem>, EVEX_V512,
1634                                 EVEX_CD8<32, CD8VF>;
1635 defm VPUNPCKHQDQZ : avx512_unpack_int<0x6D, "vpunpckhqdq", X86Unpckh, v8i64,
1636                                 VR512, memopv8i64, i512mem>, EVEX_V512,
1637                                 VEX_W, EVEX_CD8<64, CD8VF>;
1638 //===----------------------------------------------------------------------===//
1639 // AVX-512 - PSHUFD
1640 //
1641
1642 multiclass avx512_pshuf_imm<bits<8> opc, string OpcodeStr, RegisterClass RC,
1643                          SDNode OpNode, PatFrag mem_frag,
1644                          X86MemOperand x86memop, ValueType OpVT> {
1645   def ri : AVX512Ii8<opc, MRMSrcReg, (outs RC:$dst),
1646                      (ins RC:$src1, i8imm:$src2),
1647                      !strconcat(OpcodeStr,
1648                          "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1649                      [(set RC:$dst,
1650                        (OpVT (OpNode RC:$src1, (i8 imm:$src2))))]>,
1651                      EVEX;
1652   def mi : AVX512Ii8<opc, MRMSrcMem, (outs RC:$dst),
1653                      (ins x86memop:$src1, i8imm:$src2),
1654                      !strconcat(OpcodeStr,
1655                          "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1656                      [(set RC:$dst,
1657                        (OpVT (OpNode (mem_frag addr:$src1),
1658                               (i8 imm:$src2))))]>, EVEX;
1659 }
1660
1661 defm VPSHUFDZ : avx512_pshuf_imm<0x70, "vpshufd", VR512, X86PShufd, memopv16i32,
1662                       i512mem, v16i32>, OpSize, EVEX_V512, EVEX_CD8<32, CD8VF>;
1663
1664 let ExeDomain = SSEPackedSingle in
1665 defm VPERMILPSZ : avx512_pshuf_imm<0x04, "vpermilps", VR512, X86VPermilp,
1666                       memopv16f32, i512mem, v16f32>, OpSize, TA, EVEX_V512,
1667                       EVEX_CD8<32, CD8VF>;
1668 let ExeDomain = SSEPackedDouble in
1669 defm VPERMILPDZ : avx512_pshuf_imm<0x05, "vpermilpd", VR512, X86VPermilp,
1670                       memopv8f64, i512mem, v8f64>, OpSize, TA, EVEX_V512,
1671                       VEX_W, EVEX_CD8<32, CD8VF>;
1672
1673 def : Pat<(v16i32 (X86VPermilp VR512:$src1, (i8 imm:$imm))),
1674           (VPERMILPSZri VR512:$src1, imm:$imm)>;
1675 def : Pat<(v8i64 (X86VPermilp VR512:$src1, (i8 imm:$imm))),
1676           (VPERMILPDZri VR512:$src1, imm:$imm)>;
1677
1678 //===----------------------------------------------------------------------===//
1679 // AVX-512  Logical Instructions
1680 //===----------------------------------------------------------------------===//
1681
1682 defm VPANDDZ : avx512_binop_rm<0xDB, "vpandd", and, v16i32, VR512, memopv16i32,
1683                       i512mem, loadi32, i32mem, "{1to16}", SSE_BIT_ITINS_P, 1>,
1684                       EVEX_V512, EVEX_CD8<32, CD8VF>;
1685 defm VPANDQZ : avx512_binop_rm<0xDB, "vpandq", and, v8i64, VR512, memopv8i64,
1686                       i512mem, loadi64, i64mem, "{1to8}", SSE_BIT_ITINS_P, 1>,
1687                       EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
1688 defm VPORDZ  : avx512_binop_rm<0xEB, "vpord", or, v16i32, VR512, memopv16i32,
1689                       i512mem, loadi32, i32mem, "{1to16}", SSE_BIT_ITINS_P, 1>,
1690                       EVEX_V512, EVEX_CD8<32, CD8VF>;
1691 defm VPORQZ  : avx512_binop_rm<0xEB, "vporq", or, v8i64, VR512, memopv8i64,
1692                       i512mem, loadi64, i64mem, "{1to8}", SSE_BIT_ITINS_P, 1>,
1693                       EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
1694 defm VPXORDZ : avx512_binop_rm<0xEF, "vpxord", xor, v16i32, VR512, memopv16i32,
1695                       i512mem, loadi32, i32mem, "{1to16}", SSE_BIT_ITINS_P, 1>,
1696                       EVEX_V512, EVEX_CD8<32, CD8VF>;
1697 defm VPXORQZ : avx512_binop_rm<0xEF, "vpxorq", xor, v8i64, VR512, memopv8i64,
1698                       i512mem, loadi64, i64mem, "{1to8}", SSE_BIT_ITINS_P, 1>,
1699                       EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
1700 defm VPANDNDZ : avx512_binop_rm<0xDF, "vpandnd", X86andnp, v16i32, VR512,
1701                       memopv16i32, i512mem, loadi32, i32mem, "{1to16}",
1702                       SSE_BIT_ITINS_P, 0>, EVEX_V512, EVEX_CD8<32, CD8VF>;
1703 defm VPANDNQZ : avx512_binop_rm<0xDF, "vpandnq", X86andnp, v8i64, VR512, memopv8i64,
1704                       i512mem, loadi64, i64mem, "{1to8}", SSE_BIT_ITINS_P, 0>,
1705                       EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
1706
1707 //===----------------------------------------------------------------------===//
1708 // AVX-512  FP arithmetic
1709 //===----------------------------------------------------------------------===//
1710
1711 multiclass avx512_binop_s<bits<8> opc, string OpcodeStr, SDNode OpNode,
1712                                   SizeItins itins> {
1713   defm SSZ : sse12_fp_scalar<opc, !strconcat(OpcodeStr, "ss{z}"), OpNode, FR32X,
1714                              f32mem, itins.s, 0>, XS, EVEX_4V, VEX_LIG,
1715                              EVEX_CD8<32, CD8VT1>;
1716   defm SDZ : sse12_fp_scalar<opc, !strconcat(OpcodeStr, "sd{z}"), OpNode, FR64X,
1717                              f64mem, itins.d, 0>, XD, VEX_W, EVEX_4V, VEX_LIG,
1718                              EVEX_CD8<64, CD8VT1>;
1719 }
1720
1721 let isCommutable = 1 in {
1722 defm VADD : avx512_binop_s<0x58, "add", fadd, SSE_ALU_ITINS_S>;
1723 defm VMUL : avx512_binop_s<0x59, "mul", fmul, SSE_ALU_ITINS_S>;
1724 defm VMIN : avx512_binop_s<0x5D, "min", X86fmin, SSE_ALU_ITINS_S>;
1725 defm VMAX : avx512_binop_s<0x5F, "max", X86fmax, SSE_ALU_ITINS_S>;
1726 }
1727 let isCommutable = 0 in {
1728 defm VSUB : avx512_binop_s<0x5C, "sub", fsub, SSE_ALU_ITINS_S>;
1729 defm VDIV : avx512_binop_s<0x5E, "div", fdiv, SSE_ALU_ITINS_S>;
1730 }
1731
1732 multiclass avx512_fp_packed<bits<8> opc, string OpcodeStr, SDNode OpNode,
1733                            RegisterClass RC, ValueType vt,
1734                            X86MemOperand x86memop, PatFrag mem_frag,
1735                            X86MemOperand x86scalar_mop, PatFrag scalar_mfrag,
1736                            string BrdcstStr,
1737                            Domain d, OpndItins itins, bit commutable> {
1738   let isCommutable = commutable in
1739     def rr : PI<opc, MRMSrcReg, (outs RC:$dst), (ins RC:$src1, RC:$src2),
1740        !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1741        [(set RC:$dst, (vt (OpNode RC:$src1, RC:$src2)))], itins.rr, d>,
1742        EVEX_4V, TB;
1743   let mayLoad = 1 in {
1744     def rm : PI<opc, MRMSrcMem, (outs RC:$dst), (ins RC:$src1, x86memop:$src2),
1745        !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1746        [(set RC:$dst, (OpNode RC:$src1, (mem_frag addr:$src2)))],
1747           itins.rm, d>, EVEX_4V, TB;
1748     def rmb : PI<opc, MRMSrcMem, (outs RC:$dst),
1749        (ins RC:$src1, x86scalar_mop:$src2),
1750        !strconcat(OpcodeStr, "\t{${src2}", BrdcstStr,
1751                   ", $src1, $dst|$dst, $src1, ${src2}", BrdcstStr, "}"),
1752        [(set RC:$dst, (OpNode RC:$src1,
1753                        (vt (X86VBroadcast (scalar_mfrag addr:$src2)))))],
1754        itins.rm, d>, EVEX_4V, EVEX_B, TB;
1755     }
1756 }
1757
1758 defm VADDPSZ : avx512_fp_packed<0x58, "addps", fadd, VR512, v16f32, f512mem,
1759                    memopv16f32, f32mem, loadf32, "{1to16}", SSEPackedSingle,
1760                    SSE_ALU_ITINS_P.s, 1>, EVEX_V512, EVEX_CD8<32, CD8VF>;
1761
1762 defm VADDPDZ : avx512_fp_packed<0x58, "addpd", fadd, VR512, v8f64, f512mem,
1763                    memopv8f64, f64mem, loadf64, "{1to8}", SSEPackedDouble,
1764                    SSE_ALU_ITINS_P.d, 1>,
1765                    EVEX_V512, OpSize, VEX_W, EVEX_CD8<64, CD8VF>;
1766
1767 defm VMULPSZ : avx512_fp_packed<0x59, "mulps", fmul, VR512, v16f32, f512mem,
1768                    memopv16f32, f32mem, loadf32, "{1to16}", SSEPackedSingle,
1769                    SSE_ALU_ITINS_P.s, 1>, EVEX_V512, EVEX_CD8<32, CD8VF>;
1770 defm VMULPDZ : avx512_fp_packed<0x59, "mulpd", fmul, VR512, v8f64, f512mem,
1771                    memopv8f64, f64mem, loadf64, "{1to8}", SSEPackedDouble,
1772                    SSE_ALU_ITINS_P.d, 1>,
1773                    EVEX_V512, OpSize, VEX_W, EVEX_CD8<64, CD8VF>;
1774
1775 defm VMINPSZ : avx512_fp_packed<0x5D, "minps", X86fmin, VR512, v16f32, f512mem,
1776                    memopv16f32, f32mem, loadf32, "{1to16}", SSEPackedSingle,
1777                    SSE_ALU_ITINS_P.s, 1>,
1778                    EVEX_V512, EVEX_CD8<32, CD8VF>;
1779 defm VMAXPSZ : avx512_fp_packed<0x5F, "maxps", X86fmax, VR512, v16f32, f512mem,
1780                    memopv16f32, f32mem, loadf32, "{1to16}", SSEPackedSingle,
1781                    SSE_ALU_ITINS_P.s, 1>,
1782                    EVEX_V512, EVEX_CD8<32, CD8VF>;
1783
1784 defm VMINPDZ : avx512_fp_packed<0x5D, "minpd", X86fmin, VR512, v8f64, f512mem,
1785                    memopv8f64, f64mem, loadf64, "{1to8}", SSEPackedDouble,
1786                    SSE_ALU_ITINS_P.d, 1>,
1787                    EVEX_V512, OpSize, VEX_W, EVEX_CD8<64, CD8VF>;
1788 defm VMAXPDZ : avx512_fp_packed<0x5F, "maxpd", X86fmax, VR512, v8f64, f512mem,
1789                    memopv8f64, f64mem, loadf64, "{1to8}", SSEPackedDouble,
1790                    SSE_ALU_ITINS_P.d, 1>,
1791                    EVEX_V512, OpSize, VEX_W, EVEX_CD8<64, CD8VF>;
1792
1793 defm VSUBPSZ : avx512_fp_packed<0x5C, "subps", fsub, VR512, v16f32, f512mem,
1794                    memopv16f32, f32mem, loadf32, "{1to16}", SSEPackedSingle,
1795                    SSE_ALU_ITINS_P.s, 0>, EVEX_V512, EVEX_CD8<32, CD8VF>;
1796 defm VDIVPSZ : avx512_fp_packed<0x5E, "divps", fdiv, VR512, v16f32, f512mem,
1797                    memopv16f32, f32mem, loadf32, "{1to16}", SSEPackedSingle,
1798                    SSE_ALU_ITINS_P.s, 0>, EVEX_V512, EVEX_CD8<32, CD8VF>;
1799
1800 defm VSUBPDZ : avx512_fp_packed<0x5C, "subpd", fsub, VR512, v8f64, f512mem,
1801                    memopv8f64, f64mem, loadf64, "{1to8}", SSEPackedDouble,
1802                    SSE_ALU_ITINS_P.d, 0>,
1803                    EVEX_V512, OpSize, VEX_W, EVEX_CD8<64, CD8VF>;
1804 defm VDIVPDZ : avx512_fp_packed<0x5E, "divpd", fdiv, VR512, v8f64, f512mem,
1805                    memopv8f64, f64mem, loadf64, "{1to8}", SSEPackedDouble,
1806                    SSE_ALU_ITINS_P.d, 0>,
1807                    EVEX_V512, OpSize, VEX_W, EVEX_CD8<64, CD8VF>;
1808
1809 //===----------------------------------------------------------------------===//
1810 // AVX-512  VPTESTM instructions
1811 //===----------------------------------------------------------------------===//
1812
1813 multiclass avx512_vptest<bits<8> opc, string OpcodeStr, RegisterClass KRC,
1814               RegisterClass RC, X86MemOperand x86memop, PatFrag memop_frag,
1815               SDNode OpNode, ValueType vt> {
1816   def rr : AVX5128I<opc, MRMSrcReg,
1817              (outs KRC:$dst), (ins RC:$src1, RC:$src2),
1818              !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1819              [(set KRC:$dst, (OpNode (vt RC:$src1), (vt RC:$src2)))]>, EVEX_4V;
1820   def rm : AVX5128I<opc, MRMSrcMem,
1821              (outs KRC:$dst), (ins RC:$src1, x86memop:$src2),
1822              !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1823              [(set KRC:$dst, (OpNode (vt RC:$src1),
1824               (bitconvert (memop_frag addr:$src2))))]>, EVEX_4V;
1825 }
1826
1827 defm VPTESTMDZ  : avx512_vptest<0x27, "vptestmd", VK16, VR512,  f512mem,
1828                               memopv16i32, X86testm, v16i32>, EVEX_V512,
1829                               EVEX_CD8<32, CD8VF>;
1830 defm VPTESTMQZ  : avx512_vptest<0x27, "vptestmq", VK8, VR512,  f512mem,
1831                               memopv8i64, X86testm, v8i64>, EVEX_V512, VEX_W,
1832                               EVEX_CD8<64, CD8VF>;
1833
1834 //===----------------------------------------------------------------------===//
1835 // AVX-512  Shift instructions
1836 //===----------------------------------------------------------------------===//
1837 multiclass avx512_shift_rmi<bits<8> opc, Format ImmFormR, Format ImmFormM,
1838                          string OpcodeStr, SDNode OpNode, RegisterClass RC,
1839                          ValueType vt, X86MemOperand x86memop, PatFrag mem_frag,
1840                          RegisterClass KRC> {
1841   def ri : AVX512BIi8<opc, ImmFormR, (outs RC:$dst),
1842        (ins RC:$src1, i32i8imm:$src2),
1843            !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1844        [(set RC:$dst, (vt (OpNode RC:$src1, (i32 imm:$src2))))],
1845         SSE_INTSHIFT_ITINS_P.rr>, EVEX_4V;
1846   def rik : AVX512BIi8<opc, ImmFormR, (outs RC:$dst),
1847        (ins KRC:$mask, RC:$src1, i32i8imm:$src2),
1848            !strconcat(OpcodeStr,
1849                 "\t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
1850        [], SSE_INTSHIFT_ITINS_P.rr>, EVEX_4V, EVEX_K;
1851   def mi: AVX512BIi8<opc, ImmFormM, (outs RC:$dst),
1852        (ins x86memop:$src1, i32i8imm:$src2),
1853            !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1854        [(set RC:$dst, (OpNode (mem_frag addr:$src1),
1855                      (i32 imm:$src2)))], SSE_INTSHIFT_ITINS_P.rm>, EVEX_4V;
1856   def mik: AVX512BIi8<opc, ImmFormM, (outs RC:$dst),
1857        (ins KRC:$mask, x86memop:$src1, i32i8imm:$src2),
1858            !strconcat(OpcodeStr,
1859                 "\t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
1860        [], SSE_INTSHIFT_ITINS_P.rm>, EVEX_4V, EVEX_K;
1861 }
1862
1863 multiclass avx512_shift_rrm<bits<8> opc, string OpcodeStr, SDNode OpNode,
1864                           RegisterClass RC, ValueType vt, ValueType SrcVT,
1865                           PatFrag bc_frag, RegisterClass KRC> {
1866   // src2 is always 128-bit
1867   def rr : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
1868        (ins RC:$src1, VR128X:$src2),
1869            !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1870        [(set RC:$dst, (vt (OpNode RC:$src1, (SrcVT VR128X:$src2))))],
1871         SSE_INTSHIFT_ITINS_P.rr>, EVEX_4V;
1872   def rrk : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
1873        (ins KRC:$mask, RC:$src1, VR128X:$src2),
1874            !strconcat(OpcodeStr,
1875                 "\t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
1876        [], SSE_INTSHIFT_ITINS_P.rr>, EVEX_4V, EVEX_K;
1877   def rm : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
1878        (ins RC:$src1, i128mem:$src2),
1879            !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1880        [(set RC:$dst, (vt (OpNode RC:$src1,
1881                        (bc_frag (memopv2i64 addr:$src2)))))],
1882                         SSE_INTSHIFT_ITINS_P.rm>, EVEX_4V;
1883   def rmk : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
1884        (ins KRC:$mask, RC:$src1, i128mem:$src2),
1885            !strconcat(OpcodeStr,
1886                 "\t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
1887        [], SSE_INTSHIFT_ITINS_P.rm>, EVEX_4V, EVEX_K;
1888 }
1889
1890 defm VPSRLDZ : avx512_shift_rmi<0x72, MRM2r, MRM2m, "vpsrld", X86vsrli,
1891                            VR512, v16i32, i512mem, memopv16i32, VK16WM>,
1892                            EVEX_V512, EVEX_CD8<32, CD8VF>;
1893 defm VPSRLDZ : avx512_shift_rrm<0xD2, "vpsrld", X86vsrl,
1894                            VR512, v16i32, v4i32, bc_v4i32, VK16WM>, EVEX_V512,
1895                            EVEX_CD8<32, CD8VQ>;
1896
1897 defm VPSRLQZ : avx512_shift_rmi<0x73, MRM2r, MRM2m, "vpsrlq", X86vsrli,
1898                            VR512, v8i64, i512mem, memopv8i64, VK8WM>, EVEX_V512,
1899                            EVEX_CD8<64, CD8VF>, VEX_W;
1900 defm VPSRLQZ : avx512_shift_rrm<0xD3, "vpsrlq", X86vsrl,
1901                            VR512, v8i64, v2i64, bc_v2i64, VK8WM>, EVEX_V512,
1902                            EVEX_CD8<64, CD8VQ>, VEX_W;
1903
1904 defm VPSLLDZ : avx512_shift_rmi<0x72, MRM6r, MRM6m, "vpslld", X86vshli,
1905                            VR512, v16i32, i512mem, memopv16i32, VK16WM>, EVEX_V512,
1906                            EVEX_CD8<32, CD8VF>;
1907 defm VPSLLDZ : avx512_shift_rrm<0xF2, "vpslld", X86vshl,
1908                            VR512, v16i32, v4i32, bc_v4i32, VK16WM>, EVEX_V512,
1909                            EVEX_CD8<32, CD8VQ>;
1910
1911 defm VPSLLQZ : avx512_shift_rmi<0x73, MRM6r, MRM6m, "vpsllq", X86vshli,
1912                            VR512, v8i64, i512mem, memopv8i64, VK8WM>, EVEX_V512,
1913                            EVEX_CD8<64, CD8VF>, VEX_W;
1914 defm VPSLLQZ : avx512_shift_rrm<0xF3, "vpsllq", X86vshl,
1915                            VR512, v8i64, v2i64, bc_v2i64, VK8WM>, EVEX_V512,
1916                            EVEX_CD8<64, CD8VQ>, VEX_W;
1917
1918 defm VPSRADZ : avx512_shift_rmi<0x72, MRM4r, MRM4m, "vpsrad", X86vsrai,
1919                            VR512, v16i32, i512mem, memopv16i32, VK16WM>,
1920                            EVEX_V512, EVEX_CD8<32, CD8VF>;
1921 defm VPSRADZ : avx512_shift_rrm<0xE2, "vpsrad", X86vsra,
1922                            VR512, v16i32, v4i32, bc_v4i32, VK16WM>, EVEX_V512,
1923                            EVEX_CD8<32, CD8VQ>;
1924
1925 defm VPSRAQZ : avx512_shift_rmi<0x72, MRM4r, MRM4m, "vpsraq", X86vsrai,
1926                            VR512, v8i64, i512mem, memopv8i64, VK8WM>, EVEX_V512,
1927                            EVEX_CD8<64, CD8VF>, VEX_W;
1928 defm VPSRAQZ : avx512_shift_rrm<0xE2, "vpsraq", X86vsra,
1929                            VR512, v8i64, v2i64, bc_v2i64, VK8WM>, EVEX_V512,
1930                            EVEX_CD8<64, CD8VQ>, VEX_W;
1931
1932 //===-------------------------------------------------------------------===//
1933 // Variable Bit Shifts
1934 //===-------------------------------------------------------------------===//
1935 multiclass avx512_var_shift<bits<8> opc, string OpcodeStr, SDNode OpNode,
1936                            RegisterClass RC, ValueType vt,
1937                            X86MemOperand x86memop, PatFrag mem_frag> {
1938   def rr  : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
1939              (ins RC:$src1, RC:$src2),
1940              !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1941              [(set RC:$dst,
1942                (vt (OpNode RC:$src1, (vt RC:$src2))))]>,
1943              EVEX_4V;
1944   def rm  : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
1945              (ins RC:$src1, x86memop:$src2),
1946              !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1947              [(set RC:$dst,
1948                (vt (OpNode RC:$src1, (mem_frag addr:$src2))))]>,
1949              EVEX_4V;
1950 }
1951
1952 defm VPSLLVDZ : avx512_var_shift<0x47, "vpsllvd", shl, VR512, v16i32,
1953                                i512mem, memopv16i32>, EVEX_V512,
1954                                EVEX_CD8<32, CD8VF>;
1955 defm VPSLLVQZ : avx512_var_shift<0x47, "vpsllvq", shl, VR512, v8i64,
1956                                i512mem, memopv8i64>, EVEX_V512, VEX_W,
1957                                EVEX_CD8<64, CD8VF>;
1958 defm VPSRLVDZ : avx512_var_shift<0x45, "vpsrlvd", srl, VR512, v16i32,
1959                                i512mem, memopv16i32>, EVEX_V512,
1960                                EVEX_CD8<32, CD8VF>;
1961 defm VPSRLVQZ : avx512_var_shift<0x45, "vpsrlvq", srl, VR512, v8i64,
1962                                i512mem, memopv8i64>, EVEX_V512, VEX_W,
1963                                EVEX_CD8<64, CD8VF>;
1964 defm VPSRAVDZ : avx512_var_shift<0x46, "vpsravd", sra, VR512, v16i32,
1965                                i512mem, memopv16i32>, EVEX_V512,
1966                                EVEX_CD8<32, CD8VF>;
1967 defm VPSRAVQZ : avx512_var_shift<0x46, "vpsravq", sra, VR512, v8i64,
1968                                i512mem, memopv8i64>, EVEX_V512, VEX_W,
1969                                EVEX_CD8<64, CD8VF>;
1970
1971 //===----------------------------------------------------------------------===//
1972 // AVX-512 - MOVDDUP
1973 //===----------------------------------------------------------------------===//
1974
1975 multiclass avx512_movddup<string OpcodeStr, RegisterClass RC, ValueType VT,
1976                         X86MemOperand x86memop, PatFrag memop_frag> {
1977 def rr  : AVX512PDI<0x12, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
1978                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
1979                     [(set RC:$dst, (VT (X86Movddup RC:$src)))]>, EVEX;
1980 def rm  : AVX512PDI<0x12, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
1981                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
1982                     [(set RC:$dst,
1983                       (VT (X86Movddup (memop_frag addr:$src))))]>, EVEX;
1984 }
1985
1986 defm VMOVDDUPZ : avx512_movddup<"vmovddup", VR512, v8f64, f512mem, memopv8f64>,
1987                  VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
1988 def : Pat<(X86Movddup (v8f64 (scalar_to_vector (loadf64 addr:$src)))),
1989           (VMOVDDUPZrm addr:$src)>;
1990
1991 def VMOVLHPSZrr : AVX512PSI<0x16, MRMSrcReg, (outs VR128X:$dst),
1992           (ins VR128X:$src1, VR128X:$src2),
1993           "vmovlhps{z}\t{$src2, $src1, $dst|$dst, $src1, $src2}",
1994           [(set VR128X:$dst, (v4f32 (X86Movlhps VR128X:$src1, VR128X:$src2)))],
1995            IIC_SSE_MOV_LH>, EVEX_4V;
1996 def VMOVHLPSZrr : AVX512PSI<0x12, MRMSrcReg, (outs VR128X:$dst),
1997           (ins VR128X:$src1, VR128X:$src2),
1998           "vmovhlps{z}\t{$src2, $src1, $dst|$dst, $src1, $src2}",
1999           [(set VR128X:$dst, (v4f32 (X86Movhlps VR128X:$src1, VR128X:$src2)))],
2000           IIC_SSE_MOV_LH>, EVEX_4V;
2001
2002 let Predicates = [HasAVX512] in {
2003   // MOVLHPS patterns
2004   def : Pat<(v4i32 (X86Movlhps VR128X:$src1, VR128X:$src2)),
2005             (VMOVLHPSZrr VR128X:$src1, VR128X:$src2)>;
2006   def : Pat<(v2i64 (X86Movlhps VR128X:$src1, VR128X:$src2)),
2007             (VMOVLHPSZrr (v2i64 VR128X:$src1), VR128X:$src2)>;
2008
2009   // MOVHLPS patterns
2010   def : Pat<(v4i32 (X86Movhlps VR128X:$src1, VR128X:$src2)),
2011             (VMOVHLPSZrr VR128X:$src1, VR128X:$src2)>;
2012 }
2013
2014 //===----------------------------------------------------------------------===//
2015 // FMA - Fused Multiply Operations
2016 //
2017 let Constraints = "$src1 = $dst" in {
2018 multiclass avx512_fma3p_rm<bits<8> opc, string OpcodeStr,
2019             RegisterClass RC, X86MemOperand x86memop,
2020             PatFrag mem_frag, X86MemOperand x86scalar_mop, PatFrag scalar_mfrag,
2021             string BrdcstStr, SDNode OpNode, ValueType OpVT> {
2022   def r: AVX512FMA3<opc, MRMSrcReg, (outs RC:$dst),
2023           (ins RC:$src1, RC:$src2, RC:$src3),
2024           !strconcat(OpcodeStr,"\t{$src3, $src2, $dst|$dst, $src2, $src3}"),
2025           [(set RC:$dst, (OpVT(OpNode RC:$src1, RC:$src2, RC:$src3)))]>;
2026
2027   let mayLoad = 1 in
2028   def m: AVX512FMA3<opc, MRMSrcMem, (outs RC:$dst),
2029           (ins RC:$src1, RC:$src2, x86memop:$src3),
2030           !strconcat(OpcodeStr, "\t{$src3, $src2, $dst|$dst, $src2, $src3}"),
2031           [(set RC:$dst, (OpVT (OpNode RC:$src1, RC:$src2,
2032                                                (mem_frag addr:$src3))))]>;
2033    def mb: AVX512FMA3<opc, MRMSrcMem, (outs RC:$dst),
2034            (ins RC:$src1, RC:$src2, x86scalar_mop:$src3),
2035            !strconcat(OpcodeStr, "\t{${src3}", BrdcstStr,
2036             ", $src2, $dst|$dst, $src2, ${src3}", BrdcstStr, "}"),
2037            [(set RC:$dst, (OpNode RC:$src1, RC:$src2,
2038            (OpVT (X86VBroadcast (scalar_mfrag addr:$src3)))))]>, EVEX_B;
2039 }
2040 } // Constraints = "$src1 = $dst"
2041
2042 let ExeDomain = SSEPackedSingle in {
2043   defm VFMADD213PSZ    : avx512_fma3p_rm<0xA8, "vfmadd213ps", VR512, f512mem,
2044                                     memopv16f32, f32mem, loadf32, "{1to16}",
2045                                     X86Fmadd, v16f32>, EVEX_V512,
2046                                     EVEX_CD8<32, CD8VF>;
2047   defm VFMSUB213PSZ    : avx512_fma3p_rm<0xAA, "vfmsub213ps", VR512, f512mem,
2048                                     memopv16f32, f32mem, loadf32, "{1to16}",
2049                                     X86Fmsub, v16f32>, EVEX_V512,
2050                                     EVEX_CD8<32, CD8VF>;
2051   defm VFMADDSUB213PSZ : avx512_fma3p_rm<0xA6, "vfmaddsub213ps", VR512, f512mem,
2052                                     memopv16f32, f32mem, loadf32, "{1to16}",
2053                                     X86Fmaddsub, v16f32>,
2054                                     EVEX_V512, EVEX_CD8<32, CD8VF>;
2055   defm VFMSUBADD213PSZ : avx512_fma3p_rm<0xA7, "vfmsubadd213ps", VR512, f512mem,
2056                                     memopv16f32, f32mem, loadf32, "{1to16}",
2057                                     X86Fmsubadd, v16f32>,
2058                                     EVEX_V512, EVEX_CD8<32, CD8VF>;
2059   defm VFNMADD213PSZ   : avx512_fma3p_rm<0xAC, "vfnmadd213ps", VR512, f512mem,
2060                                     memopv16f32, f32mem, loadf32, "{1to16}",
2061                                     X86Fnmadd, v16f32>, EVEX_V512,
2062                                     EVEX_CD8<32, CD8VF>;
2063   defm VFNMSUB213PSZ   : avx512_fma3p_rm<0xAE, "vfnmsub213ps", VR512, f512mem,
2064                                     memopv16f32, f32mem, loadf32, "{1to16}",
2065                                     X86Fnmsub, v16f32>, EVEX_V512,
2066                                     EVEX_CD8<32, CD8VF>;
2067 }
2068 let ExeDomain = SSEPackedDouble in {
2069   defm VFMADD213PDZ    : avx512_fma3p_rm<0xA8, "vfmadd213pd", VR512, f512mem,
2070                                     memopv8f64, f64mem, loadf64, "{1to8}",
2071                                     X86Fmadd, v8f64>, EVEX_V512,
2072                                     VEX_W, EVEX_CD8<64, CD8VF>;
2073   defm VFMSUB213PDZ    : avx512_fma3p_rm<0xAA, "vfmsub213pd", VR512, f512mem,
2074                                     memopv8f64, f64mem, loadf64, "{1to8}",
2075                                     X86Fmsub, v8f64>, EVEX_V512, VEX_W,
2076                                     EVEX_CD8<64, CD8VF>;
2077   defm VFMADDSUB213PDZ : avx512_fma3p_rm<0xA6, "vfmaddsub213pd", VR512, f512mem,
2078                                     memopv8f64, f64mem, loadf64, "{1to8}",
2079                                     X86Fmaddsub, v8f64>, EVEX_V512, VEX_W,
2080                                     EVEX_CD8<64, CD8VF>;
2081   defm VFMSUBADD213PDZ : avx512_fma3p_rm<0xA7, "vfmsubadd213pd", VR512, f512mem,
2082                                     memopv8f64, f64mem, loadf64, "{1to8}",
2083                                     X86Fmsubadd, v8f64>, EVEX_V512, VEX_W,
2084                                     EVEX_CD8<64, CD8VF>;
2085   defm VFNMADD213PDZ : avx512_fma3p_rm<0xAC, "vfnmadd213pd", VR512, f512mem,
2086                                   memopv8f64, f64mem, loadf64, "{1to8}",
2087                                   X86Fnmadd, v8f64>, EVEX_V512, VEX_W,
2088                                   EVEX_CD8<64, CD8VF>;
2089   defm VFNMSUB213PDZ : avx512_fma3p_rm<0xAE, "vfnmsub213pd", VR512, f512mem,
2090                                   memopv8f64, f64mem, loadf64, "{1to8}",
2091                                   X86Fnmsub, v8f64>, EVEX_V512, VEX_W,
2092                                   EVEX_CD8<64, CD8VF>;
2093 }
2094
2095 let Constraints = "$src1 = $dst" in {
2096 multiclass avx512_fma3p_m132<bits<8> opc, string OpcodeStr,
2097             RegisterClass RC, X86MemOperand x86memop,
2098             PatFrag mem_frag, X86MemOperand x86scalar_mop, PatFrag scalar_mfrag,
2099             string BrdcstStr, SDNode OpNode, ValueType OpVT> {
2100   let mayLoad = 1 in
2101   def m: AVX512FMA3<opc, MRMSrcMem, (outs RC:$dst),
2102           (ins RC:$src1, RC:$src3, x86memop:$src2),
2103           !strconcat(OpcodeStr, "\t{$src2, $src3, $dst|$dst, $src3, $src2}"),
2104           [(set RC:$dst, (OpVT (OpNode RC:$src1, (mem_frag addr:$src2), RC:$src3)))]>;
2105    def mb: AVX512FMA3<opc, MRMSrcMem, (outs RC:$dst),
2106            (ins RC:$src1, RC:$src3, x86scalar_mop:$src2),
2107            !strconcat(OpcodeStr, "\t{${src2}", BrdcstStr,
2108             ", $src3, $dst|$dst, $src3, ${src2}", BrdcstStr, "}"),
2109            [(set RC:$dst, (OpNode RC:$src1,
2110            (OpVT (X86VBroadcast (scalar_mfrag addr:$src2))), RC:$src3))]>, EVEX_B;
2111 }
2112 } // Constraints = "$src1 = $dst"
2113
2114
2115 let ExeDomain = SSEPackedSingle in {
2116   defm VFMADD132PSZ    : avx512_fma3p_m132<0x98, "vfmadd132ps", VR512, f512mem,
2117                                     memopv16f32, f32mem, loadf32, "{1to16}",
2118                                     X86Fmadd, v16f32>, EVEX_V512,
2119                                     EVEX_CD8<32, CD8VF>;
2120   defm VFMSUB132PSZ    : avx512_fma3p_m132<0x9A, "vfmsub132ps", VR512, f512mem,
2121                                     memopv16f32, f32mem, loadf32, "{1to16}",
2122                                     X86Fmsub, v16f32>, EVEX_V512,
2123                                     EVEX_CD8<32, CD8VF>;
2124   defm VFMADDSUB132PSZ : avx512_fma3p_m132<0x96, "vfmaddsub132ps", VR512, f512mem,
2125                                     memopv16f32, f32mem, loadf32, "{1to16}",
2126                                     X86Fmaddsub, v16f32>,
2127                                     EVEX_V512, EVEX_CD8<32, CD8VF>;
2128   defm VFMSUBADD132PSZ : avx512_fma3p_m132<0x97, "vfmsubadd132ps", VR512, f512mem,
2129                                     memopv16f32, f32mem, loadf32, "{1to16}",
2130                                     X86Fmsubadd, v16f32>,
2131                                     EVEX_V512, EVEX_CD8<32, CD8VF>;
2132   defm VFNMADD132PSZ   : avx512_fma3p_m132<0x9C, "vfnmadd132ps", VR512, f512mem,
2133                                     memopv16f32, f32mem, loadf32, "{1to16}",
2134                                     X86Fnmadd, v16f32>, EVEX_V512,
2135                                     EVEX_CD8<32, CD8VF>;
2136   defm VFNMSUB132PSZ   : avx512_fma3p_m132<0x9E, "vfnmsub132ps", VR512, f512mem,
2137                                     memopv16f32, f32mem, loadf32, "{1to16}",
2138                                     X86Fnmsub, v16f32>, EVEX_V512,
2139                                     EVEX_CD8<32, CD8VF>;
2140 }
2141 let ExeDomain = SSEPackedDouble in {
2142   defm VFMADD132PDZ    : avx512_fma3p_m132<0x98, "vfmadd132pd", VR512, f512mem,
2143                                     memopv8f64, f64mem, loadf64, "{1to8}",
2144                                     X86Fmadd, v8f64>, EVEX_V512,
2145                                     VEX_W, EVEX_CD8<64, CD8VF>;
2146   defm VFMSUB132PDZ    : avx512_fma3p_m132<0x9A, "vfmsub132pd", VR512, f512mem,
2147                                     memopv8f64, f64mem, loadf64, "{1to8}",
2148                                     X86Fmsub, v8f64>, EVEX_V512, VEX_W,
2149                                     EVEX_CD8<64, CD8VF>;
2150   defm VFMADDSUB132PDZ : avx512_fma3p_m132<0x96, "vfmaddsub132pd", VR512, f512mem,
2151                                     memopv8f64, f64mem, loadf64, "{1to8}",
2152                                     X86Fmaddsub, v8f64>, EVEX_V512, VEX_W,
2153                                     EVEX_CD8<64, CD8VF>;
2154   defm VFMSUBADD132PDZ : avx512_fma3p_m132<0x97, "vfmsubadd132pd", VR512, f512mem,
2155                                     memopv8f64, f64mem, loadf64, "{1to8}",
2156                                     X86Fmsubadd, v8f64>, EVEX_V512, VEX_W,
2157                                     EVEX_CD8<64, CD8VF>;
2158   defm VFNMADD132PDZ : avx512_fma3p_m132<0x9C, "vfnmadd132pd", VR512, f512mem,
2159                                   memopv8f64, f64mem, loadf64, "{1to8}",
2160                                   X86Fnmadd, v8f64>, EVEX_V512, VEX_W,
2161                                   EVEX_CD8<64, CD8VF>;
2162   defm VFNMSUB132PDZ : avx512_fma3p_m132<0x9E, "vfnmsub132pd", VR512, f512mem,
2163                                   memopv8f64, f64mem, loadf64, "{1to8}",
2164                                   X86Fnmsub, v8f64>, EVEX_V512, VEX_W,
2165                                   EVEX_CD8<64, CD8VF>;
2166 }
2167
2168 // Scalar FMA
2169 let Constraints = "$src1 = $dst" in {
2170 multiclass avx512_fma3s_rm<bits<8> opc, string OpcodeStr, SDNode OpNode,
2171                  RegisterClass RC, ValueType OpVT,
2172                  X86MemOperand x86memop, Operand memop,
2173                  PatFrag mem_frag> {
2174   let isCommutable = 1 in
2175   def r     : AVX512FMA3<opc, MRMSrcReg, (outs RC:$dst),
2176                    (ins RC:$src1, RC:$src2, RC:$src3),
2177                    !strconcat(OpcodeStr,
2178                               "\t{$src3, $src2, $dst|$dst, $src2, $src3}"),
2179                    [(set RC:$dst,
2180                      (OpVT (OpNode RC:$src2, RC:$src1, RC:$src3)))]>;
2181   let mayLoad = 1 in
2182   def m     : AVX512FMA3<opc, MRMSrcMem, (outs RC:$dst),
2183                    (ins RC:$src1, RC:$src2, f128mem:$src3),
2184                    !strconcat(OpcodeStr,
2185                               "\t{$src3, $src2, $dst|$dst, $src2, $src3}"),
2186                    [(set RC:$dst,
2187                      (OpVT (OpNode RC:$src2, RC:$src1,
2188                             (mem_frag addr:$src3))))]>;
2189 }
2190
2191 } // Constraints = "$src1 = $dst"
2192
2193 defm VFMADDSSZ  : avx512_fma3s_rm<0xA9, "vfmadd213ss{z}", X86Fmadd, FR32X,
2194                       f32, f32mem, ssmem, loadf32>, EVEX_CD8<32, CD8VT1>;
2195 defm VFMADDSDZ  : avx512_fma3s_rm<0xA9, "vfmadd213sd{z}", X86Fmadd, FR64X,
2196                       f64, f64mem, sdmem, loadf64>, VEX_W, EVEX_CD8<64, CD8VT1>;
2197 defm VFMSUBSSZ  : avx512_fma3s_rm<0xAB, "vfmsub213ss{z}", X86Fmsub, FR32X,
2198                       f32, f32mem, ssmem, loadf32>, EVEX_CD8<32, CD8VT1>;
2199 defm VFMSUBSDZ  : avx512_fma3s_rm<0xAB, "vfmsub213sd{z}", X86Fmsub, FR64X,
2200                       f64, f64mem, sdmem, loadf64>, VEX_W, EVEX_CD8<64, CD8VT1>;
2201 defm VFNMADDSSZ  : avx512_fma3s_rm<0xAD, "vfnmadd213ss{z}", X86Fnmadd, FR32X,
2202                       f32, f32mem, ssmem, loadf32>, EVEX_CD8<32, CD8VT1>;
2203 defm VFNMADDSDZ  : avx512_fma3s_rm<0xAD, "vfnmadd213sd{z}", X86Fnmadd, FR64X,
2204                       f64, f64mem, sdmem, loadf64>, VEX_W, EVEX_CD8<64, CD8VT1>;
2205 defm VFNMSUBSSZ  : avx512_fma3s_rm<0xAF, "vfnmsub213ss{z}", X86Fnmsub, FR32X,
2206                       f32, f32mem, ssmem, loadf32>, EVEX_CD8<32, CD8VT1>;
2207 defm VFNMSUBSDZ  : avx512_fma3s_rm<0xAF, "vfnmsub213sd{z}", X86Fnmsub, FR64X,
2208                       f64, f64mem, sdmem, loadf64>, VEX_W, EVEX_CD8<64, CD8VT1>;
2209
2210 //===----------------------------------------------------------------------===//
2211 // AVX-512  Scalar convert from sign integer to float/double
2212 //===----------------------------------------------------------------------===//
2213
2214 multiclass avx512_vcvtsi<bits<8> opc, RegisterClass SrcRC, RegisterClass DstRC,
2215                           X86MemOperand x86memop, string asm> {
2216 let neverHasSideEffects = 1 in {
2217   def rr : SI<opc, MRMSrcReg, (outs DstRC:$dst), (ins DstRC:$src1, SrcRC:$src),
2218               !strconcat(asm,"\t{$src, $src1, $dst|$dst, $src1, $src}"), []>, EVEX_4V;
2219   let mayLoad = 1 in
2220   def rm : SI<opc, MRMSrcMem, (outs DstRC:$dst),
2221               (ins DstRC:$src1, x86memop:$src),
2222               !strconcat(asm,"\t{$src, $src1, $dst|$dst, $src1, $src}"), []>, EVEX_4V;
2223 } // neverHasSideEffects = 1
2224 }
2225
2226 defm VCVTSI2SSZ   : avx512_vcvtsi<0x2A, GR32, FR32X, i32mem, "cvtsi2ss{l}{z}">,
2227                                   XS, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2228 defm VCVTSI2SS64Z : avx512_vcvtsi<0x2A, GR64, FR32X, i64mem, "cvtsi2ss{q}{z}">,
2229                                   XS, VEX_W, VEX_LIG, EVEX_CD8<64, CD8VT1>;
2230 defm VCVTSI2SDZ   : avx512_vcvtsi<0x2A, GR32, FR64X, i32mem, "cvtsi2sd{l}{z}">,
2231                                   XD, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2232 defm VCVTSI2SD64Z : avx512_vcvtsi<0x2A, GR64, FR64X, i64mem, "cvtsi2sd{q}{z}">,
2233                                   XD, VEX_W, VEX_LIG, EVEX_CD8<64, CD8VT1>;
2234
2235 def : Pat<(f32 (sint_to_fp (loadi32 addr:$src))),
2236           (VCVTSI2SSZrm (f32 (IMPLICIT_DEF)), addr:$src)>;
2237 def : Pat<(f32 (sint_to_fp (loadi64 addr:$src))),
2238           (VCVTSI2SS64Zrm (f32 (IMPLICIT_DEF)), addr:$src)>;
2239 def : Pat<(f64 (sint_to_fp (loadi32 addr:$src))),
2240           (VCVTSI2SDZrm (f64 (IMPLICIT_DEF)), addr:$src)>;
2241 def : Pat<(f64 (sint_to_fp (loadi64 addr:$src))),
2242           (VCVTSI2SD64Zrm (f64 (IMPLICIT_DEF)), addr:$src)>;
2243
2244 def : Pat<(f32 (sint_to_fp GR32:$src)),
2245           (VCVTSI2SSZrr (f32 (IMPLICIT_DEF)), GR32:$src)>;
2246 def : Pat<(f32 (sint_to_fp GR64:$src)),
2247           (VCVTSI2SS64Zrr (f32 (IMPLICIT_DEF)), GR64:$src)>;
2248 def : Pat<(f64 (sint_to_fp GR32:$src)),
2249           (VCVTSI2SDZrr (f64 (IMPLICIT_DEF)), GR32:$src)>;
2250 def : Pat<(f64 (sint_to_fp GR64:$src)),
2251           (VCVTSI2SD64Zrr (f64 (IMPLICIT_DEF)), GR64:$src)>;
2252
2253
2254 //===----------------------------------------------------------------------===//
2255 // AVX-512  Convert form float to double and back
2256 //===----------------------------------------------------------------------===//
2257 let neverHasSideEffects = 1 in {
2258 def VCVTSS2SDZrr : AVX512XSI<0x5A, MRMSrcReg, (outs FR64X:$dst),
2259                     (ins FR32X:$src1, FR32X:$src2),
2260                     "vcvtss2sd{z}\t{$src2, $src1, $dst|$dst, $src1, $src2}",
2261                     []>, EVEX_4V, VEX_LIG, Sched<[WriteCvtF2F]>;
2262 let mayLoad = 1 in
2263 def VCVTSS2SDZrm : AVX512XSI<0x5A, MRMSrcMem, (outs FR64X:$dst),
2264                     (ins FR32X:$src1, f32mem:$src2),
2265                     "vcvtss2sd{z}\t{$src2, $src1, $dst|$dst, $src1, $src2}",
2266                     []>, EVEX_4V, VEX_LIG, Sched<[WriteCvtF2FLd, ReadAfterLd]>,
2267                     EVEX_CD8<32, CD8VT1>;
2268
2269 // Convert scalar double to scalar single
2270 def VCVTSD2SSZrr  : AVX512XDI<0x5A, MRMSrcReg, (outs FR32X:$dst),
2271                       (ins FR64X:$src1, FR64X:$src2),
2272                       "vcvtsd2ss{z}\t{$src2, $src1, $dst|$dst, $src1, $src2}",
2273                       []>, EVEX_4V, VEX_LIG, VEX_W, Sched<[WriteCvtF2F]>;
2274 let mayLoad = 1 in
2275 def VCVTSD2SSZrm  : AVX512XDI<0x5A, MRMSrcMem, (outs FR32X:$dst),
2276                       (ins FR64X:$src1, f64mem:$src2),
2277                       "vcvtsd2ss{z}\t{$src2, $src1, $dst|$dst, $src1, $src2}",
2278                       []>, EVEX_4V, VEX_LIG, VEX_W,
2279                       Sched<[WriteCvtF2FLd, ReadAfterLd]>, EVEX_CD8<64, CD8VT1>;
2280 }
2281
2282 def : Pat<(f64 (fextend FR32X:$src)), (VCVTSS2SDZrr FR32X:$src, FR32X:$src)>,
2283       Requires<[HasAVX512]>;
2284 def : Pat<(fextend (loadf32 addr:$src)),
2285     (VCVTSS2SDZrm (f32 (IMPLICIT_DEF)), addr:$src)>, Requires<[HasAVX512]>;
2286
2287 def : Pat<(extloadf32 addr:$src),
2288     (VCVTSS2SDZrm (f32 (IMPLICIT_DEF)), addr:$src)>,
2289       Requires<[HasAVX512, OptForSize]>;
2290
2291 def : Pat<(extloadf32 addr:$src),
2292     (VCVTSS2SDZrr (f32 (IMPLICIT_DEF)), (VMOVSSZrm addr:$src))>,
2293     Requires<[HasAVX512, OptForSpeed]>;
2294
2295 def : Pat<(f32 (fround FR64X:$src)), (VCVTSD2SSZrr FR64X:$src, FR64X:$src)>,
2296            Requires<[HasAVX512]>;
2297
2298 multiclass avx512_vcvt_fp<bits<8> opc, string asm, RegisterClass SrcRC,
2299                RegisterClass DstRC, SDNode OpNode, PatFrag mem_frag,
2300                X86MemOperand x86memop, ValueType OpVT, ValueType InVT,
2301                Domain d> {
2302 let neverHasSideEffects = 1 in {
2303   def rr : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
2304               !strconcat(asm,"\t{$src, $dst|$dst, $src}"),
2305               [(set DstRC:$dst,
2306                 (OpVT (OpNode (InVT SrcRC:$src))))], d>, EVEX;
2307   let mayLoad = 1 in
2308   def rm : AVX512PI<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
2309               !strconcat(asm,"\t{$src, $dst|$dst, $src}"),
2310               [(set DstRC:$dst,
2311                 (OpVT (OpNode (InVT (bitconvert (mem_frag addr:$src))))))], d>, EVEX;
2312 } // neverHasSideEffects = 1
2313 }
2314
2315 defm VCVTPD2PSZ : avx512_vcvt_fp<0x5A, "vcvtpd2ps", VR512, VR256X, fround,
2316                                 memopv8f64, f512mem, v8f32, v8f64,
2317                                 SSEPackedSingle>, EVEX_V512, VEX_W, OpSize,
2318                                 EVEX_CD8<64, CD8VF>;
2319
2320 defm VCVTPS2PDZ : avx512_vcvt_fp<0x5A, "vcvtps2pd", VR256X, VR512, fextend,
2321                                 memopv4f64, f256mem, v8f64, v8f32,
2322                                 SSEPackedDouble>, EVEX_V512, EVEX_CD8<32, CD8VH>;
2323 def : Pat<(v8f64 (extloadv8f32 addr:$src)),
2324             (VCVTPS2PDZrm addr:$src)>;
2325
2326 //===----------------------------------------------------------------------===//
2327 // AVX-512  Vector convert from sign integer to float/double
2328 //===----------------------------------------------------------------------===//
2329
2330 defm VCVTDQ2PSZ : avx512_vcvt_fp<0x5B, "vcvtdq2ps", VR512, VR512, sint_to_fp,
2331                                 memopv8i64, i512mem, v16f32, v16i32,
2332                                 SSEPackedSingle>, EVEX_V512, EVEX_CD8<32, CD8VF>;
2333
2334 defm VCVTDQ2PDZ : avx512_vcvt_fp<0xE6, "vcvtdq2pd", VR256X, VR512, sint_to_fp,
2335                                 memopv4i64, i256mem, v8f64, v8i32,
2336                                 SSEPackedDouble>, EVEX_V512, XS,
2337                                 EVEX_CD8<32, CD8VH>;
2338
2339 defm VCVTTPS2DQZ : avx512_vcvt_fp<0x5B, "vcvttps2dq", VR512, VR512, fp_to_sint,
2340                                  memopv16f32, f512mem, v16i32, v16f32,
2341                                  SSEPackedSingle>, EVEX_V512, XS,
2342                                  EVEX_CD8<32, CD8VF>;
2343
2344 defm VCVTTPD2DQZ : avx512_vcvt_fp<0xE6, "vcvttpd2dq", VR512, VR256X, fp_to_sint,
2345                                  memopv8f64, f512mem, v8i32, v8f64,
2346                                  SSEPackedDouble>, EVEX_V512, OpSize, VEX_W,
2347                                  EVEX_CD8<64, CD8VF>;
2348
2349 defm VCVTTPS2UDQZ : avx512_vcvt_fp<0x78, "vcvttps2udq", VR512, VR512, fp_to_uint,
2350                                  memopv16f32, f512mem, v16i32, v16f32,
2351                                  SSEPackedSingle>, EVEX_V512,
2352                                  EVEX_CD8<32, CD8VF>;
2353
2354 defm VCVTTPD2UDQZ : avx512_vcvt_fp<0x78, "vcvttpd2udq", VR512, VR256X, fp_to_uint,
2355                                  memopv8f64, f512mem, v8i32, v8f64,
2356                                  SSEPackedDouble>, EVEX_V512, VEX_W,
2357                                  EVEX_CD8<64, CD8VF>;
2358
2359 defm VCVTUDQ2PDZ : avx512_vcvt_fp<0x7A, "vcvtudq2pd", VR256X, VR512, uint_to_fp,
2360                                  memopv4i64, f256mem, v8f64, v8i32,
2361                                  SSEPackedDouble>, EVEX_V512, XS,
2362                                  EVEX_CD8<32, CD8VH>;
2363
2364 defm VCVTUDQ2PSZ : avx512_vcvt_fp<0x7A, "vcvtudq2ps", VR512, VR512, uint_to_fp,
2365                                  memopv16i32, f512mem, v16f32, v16i32,
2366                                  SSEPackedSingle>, EVEX_V512, XD,
2367                                  EVEX_CD8<32, CD8VF>;
2368
2369 def : Pat<(v8i32 (fp_to_uint (v8f32 VR256X:$src1))),
2370           (EXTRACT_SUBREG (v16i32 (VCVTTPS2UDQZrr
2371            (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)))), sub_ymm)>;
2372
2373
2374 def : Pat<(int_x86_avx512_cvtdq2_ps_512 VR512:$src),
2375           (VCVTDQ2PSZrr VR512:$src)>;
2376 def : Pat<(int_x86_avx512_cvtdq2_ps_512 (bitconvert (memopv8i64 addr:$src))),
2377           (VCVTDQ2PSZrm addr:$src)>;
2378
2379 def VCVTPS2DQZrr : AVX512BI<0x5B, MRMSrcReg, (outs VR512:$dst), (ins VR512:$src),
2380                         "vcvtps2dq\t{$src, $dst|$dst, $src}",
2381                         [(set VR512:$dst,
2382                           (int_x86_avx512_cvt_ps2dq_512 VR512:$src))],
2383                         IIC_SSE_CVT_PS_RR>, EVEX, EVEX_V512;
2384 def VCVTPS2DQZrm : AVX512BI<0x5B, MRMSrcMem, (outs VR512:$dst), (ins f512mem:$src),
2385                         "vcvtps2dq\t{$src, $dst|$dst, $src}",
2386                         [(set VR512:$dst,
2387                           (int_x86_avx512_cvt_ps2dq_512 (memopv16f32 addr:$src)))],
2388                         IIC_SSE_CVT_PS_RM>, EVEX, EVEX_V512, EVEX_CD8<32, CD8VF>;
2389
2390
2391 let Predicates = [HasAVX512] in {
2392   def : Pat<(v8f32 (fround (loadv8f64 addr:$src))),
2393             (VCVTPD2PSZrm addr:$src)>;
2394   def : Pat<(v8f64 (extloadv8f32 addr:$src)),
2395             (VCVTPS2PDZrm addr:$src)>;
2396 }
2397
2398 let Defs = [EFLAGS], Predicates = [HasAVX512] in {
2399   defm VUCOMISSZ : sse12_ord_cmp<0x2E, FR32X, X86cmp, f32, f32mem, loadf32,
2400                                  "ucomiss{z}">, TB, EVEX, VEX_LIG,
2401                                  EVEX_CD8<32, CD8VT1>;
2402   defm VUCOMISDZ : sse12_ord_cmp<0x2E, FR64X, X86cmp, f64, f64mem, loadf64,
2403                                   "ucomisd{z}">, TB, OpSize, EVEX,
2404                                   VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
2405   let Pattern = []<dag> in {
2406     defm VCOMISSZ  : sse12_ord_cmp<0x2F, VR128X, undef, v4f32, f128mem, load,
2407                                    "comiss{z}">, TB, EVEX, VEX_LIG,
2408                                    EVEX_CD8<32, CD8VT1>;
2409     defm VCOMISDZ  : sse12_ord_cmp<0x2F, VR128X, undef, v2f64, f128mem, load,
2410                                    "comisd{z}">, TB, OpSize, EVEX,
2411                                     VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
2412   }
2413   defm Int_VUCOMISSZ  : sse12_ord_cmp<0x2E, VR128X, X86ucomi, v4f32, f128mem,
2414                             load, "ucomiss">, TB, EVEX, VEX_LIG,
2415                             EVEX_CD8<32, CD8VT1>;
2416   defm Int_VUCOMISDZ  : sse12_ord_cmp<0x2E, VR128X, X86ucomi, v2f64, f128mem,
2417                             load, "ucomisd">, TB, OpSize, EVEX,
2418                             VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
2419
2420   defm Int_VCOMISSZ  : sse12_ord_cmp<0x2F, VR128X, X86comi, v4f32, f128mem,
2421                             load, "comiss">, TB, EVEX, VEX_LIG,
2422                             EVEX_CD8<32, CD8VT1>;
2423   defm Int_VCOMISDZ  : sse12_ord_cmp<0x2F, VR128X, X86comi, v2f64, f128mem,
2424                             load, "comisd">, TB, OpSize, EVEX,
2425                             VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
2426 }
2427
2428 /// avx512_unop_p - AVX-512 unops in packed form.
2429 multiclass avx512_fp_unop_p<bits<8> opc, string OpcodeStr, SDNode OpNode> {
2430   def PSZr : AVX5128I<opc, MRMSrcReg, (outs VR512:$dst), (ins VR512:$src),
2431                         !strconcat(OpcodeStr,
2432                                    "ps\t{$src, $dst|$dst, $src}"),
2433                         [(set VR512:$dst, (v16f32 (OpNode VR512:$src)))]>,
2434                         EVEX, EVEX_V512;
2435   def PSZm : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst), (ins f256mem:$src),
2436                         !strconcat(OpcodeStr,
2437                                    "ps\t{$src, $dst|$dst, $src}"),
2438                         [(set VR512:$dst, (OpNode (memopv16f32 addr:$src)))]>,
2439                         EVEX, EVEX_V512, EVEX_CD8<32, CD8VF>;
2440   def PDZr : AVX5128I<opc, MRMSrcReg, (outs VR512:$dst), (ins VR512:$src),
2441                         !strconcat(OpcodeStr,
2442                                    "pd\t{$src, $dst|$dst, $src}"),
2443                         [(set VR512:$dst, (v8f64 (OpNode VR512:$src)))]>,
2444                         EVEX, EVEX_V512, VEX_W;
2445   def PDZm : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst), (ins f512mem:$src),
2446                         !strconcat(OpcodeStr,
2447                                    "pd\t{$src, $dst|$dst, $src}"),
2448                         [(set VR512:$dst, (OpNode (memopv16f32 addr:$src)))]>,
2449                         EVEX, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
2450 }
2451
2452 /// avx512_fp_unop_p_int - AVX-512 intrinsics unops in packed forms.
2453 multiclass avx512_fp_unop_p_int<bits<8> opc, string OpcodeStr,
2454                               Intrinsic V16F32Int, Intrinsic V8F64Int> {
2455   def PSZr_Int : AVX5128I<opc, MRMSrcReg, (outs VR512:$dst), (ins VR512:$src),
2456                            !strconcat(OpcodeStr,
2457                                       "ps\t{$src, $dst|$dst, $src}"),
2458                            [(set VR512:$dst, (V16F32Int VR512:$src))]>,
2459                            EVEX, EVEX_V512;
2460   def PSZm_Int : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst), (ins f512mem:$src),
2461                          !strconcat(OpcodeStr,
2462                          "ps\t{$src, $dst|$dst, $src}"),
2463                          [(set VR512:$dst,
2464                            (V16F32Int (memopv16f32 addr:$src)))]>, EVEX,
2465                          EVEX_V512, EVEX_CD8<32, CD8VF>;
2466   def PDZr_Int : AVX5128I<opc, MRMSrcReg, (outs VR512:$dst), (ins VR512:$src),
2467                            !strconcat(OpcodeStr,
2468                                       "pd\t{$src, $dst|$dst, $src}"),
2469                            [(set VR512:$dst, (V8F64Int VR512:$src))]>,
2470                            EVEX, EVEX_V512, VEX_W;
2471   def PDZm_Int : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst), (ins f512mem:$src),
2472                          !strconcat(OpcodeStr,
2473                          "pd\t{$src, $dst|$dst, $src}"),
2474                          [(set VR512:$dst,
2475                            (V8F64Int (memopv8f64 addr:$src)))]>,
2476                             EVEX, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
2477 }
2478
2479 /// avx512_fp_unop_s - AVX-512 unops in scalar form.
2480 multiclass avx512_fp_unop_s<bits<8> opc, string OpcodeStr,
2481                           Intrinsic F32Int, Intrinsic F64Int> {
2482   let hasSideEffects = 0 in {
2483   def SSZr : AVX5128I<opc, MRMSrcReg, (outs FR32X:$dst),
2484                (ins FR32X:$src1, FR32X:$src2),
2485                !strconcat(OpcodeStr,
2486                           "ss\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2487                       []>, EVEX_4V;
2488   let mayLoad = 1 in {
2489   def SSZm : AVX5128I<opc, MRMSrcMem, (outs FR32X:$dst),
2490                (ins FR32X:$src1, f32mem:$src2),
2491                !strconcat(OpcodeStr,
2492                           "ss\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2493                       []>, EVEX_4V, EVEX_CD8<32, CD8VT1>;
2494   def SSZm_Int : AVX5128I<opc, MRMSrcMem, (outs VR128X:$dst),
2495                    (ins VR128X:$src1, ssmem:$src2),
2496                    !strconcat(OpcodeStr,
2497                               "ss\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2498                    [(set VR128X:$dst, (F32Int VR128X:$src1, sse_load_f32:$src2))]>,
2499                    EVEX_4V, EVEX_CD8<32, CD8VT1>;
2500   }
2501   def SDZr : AVX5128I<opc, MRMSrcReg, (outs FR64X:$dst),
2502                (ins FR64X:$src1, FR64X:$src2),
2503                !strconcat(OpcodeStr,
2504                           "sd\t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>,
2505                       EVEX_4V, VEX_W;
2506   let mayLoad = 1 in {
2507   def SDZm : AVX5128I<opc, MRMSrcMem, (outs FR64X:$dst),
2508                (ins FR64X:$src1, f64mem:$src2),
2509                !strconcat(OpcodeStr,
2510                           "sd\t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>,
2511                EVEX_4V, VEX_W, EVEX_CD8<32, CD8VT1>;
2512   def SDZm_Int : AVX5128I<opc, MRMSrcMem, (outs VR128X:$dst),
2513                   (ins VR128X:$src1, sdmem:$src2),
2514                    !strconcat(OpcodeStr,
2515                               "sd\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2516                   [(set VR128X:$dst, (F64Int VR128X:$src1, sse_load_f64:$src2))]>,
2517                   EVEX_4V, VEX_W, EVEX_CD8<32, CD8VT1>;
2518   }
2519 }
2520 }
2521
2522 defm VRCP14   : avx512_fp_unop_s<0x4D, "vrcp14", int_x86_avx512_rcp14_ss,
2523                                int_x86_avx512_rcp14_sd>,
2524                 avx512_fp_unop_p<0x4C, "vrcp14", X86frcp>,
2525                 avx512_fp_unop_p_int<0x4C, "vrcp14",
2526                     int_x86_avx512_rcp14_ps_512, int_x86_avx512_rcp14_pd_512>;
2527
2528 defm VRSQRT14  : avx512_fp_unop_s<0x4F, "vrsqrt14", int_x86_avx512_rsqrt14_ss,
2529                                int_x86_avx512_rsqrt14_sd>,
2530                 avx512_fp_unop_p<0x4E, "vrsqrt14", X86frsqrt>,
2531                 avx512_fp_unop_p_int<0x4E, "vrsqrt14",
2532                     int_x86_avx512_rsqrt14_ps_512, int_x86_avx512_rsqrt14_pd_512>;
2533
2534 multiclass avx512_sqrt_packed<bits<8> opc, string OpcodeStr, SDNode OpNode,
2535                               Intrinsic V16F32Int, Intrinsic V8F64Int,
2536                               OpndItins itins_s, OpndItins itins_d> {
2537   def PSZrr :AVX512PSI<opc, MRMSrcReg, (outs VR512:$dst), (ins VR512:$src),
2538              !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
2539              [(set VR512:$dst, (v16f32 (OpNode VR512:$src)))], itins_s.rr>,
2540              EVEX, EVEX_V512;
2541
2542   let mayLoad = 1 in
2543   def PSZrm : AVX512PSI<opc, MRMSrcMem, (outs VR512:$dst), (ins f512mem:$src),
2544               !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
2545               [(set VR512:$dst,
2546                 (OpNode (v16f32 (bitconvert (memopv16f32 addr:$src)))))],
2547               itins_s.rm>, EVEX, EVEX_V512, EVEX_CD8<32, CD8VF>;
2548
2549   def PDZrr : AVX512PDI<opc, MRMSrcReg, (outs VR512:$dst), (ins VR512:$src),
2550               !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
2551               [(set VR512:$dst, (v8f64 (OpNode VR512:$src)))], itins_d.rr>,
2552               EVEX, EVEX_V512;
2553
2554   let mayLoad = 1 in
2555     def PDZrm : AVX512PDI<opc, MRMSrcMem, (outs VR512:$dst), (ins f512mem:$src),
2556                 !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
2557                 [(set VR512:$dst, (OpNode
2558                   (v8f64 (bitconvert (memopv16f32 addr:$src)))))],
2559                 itins_d.rm>, EVEX, EVEX_V512, EVEX_CD8<64, CD8VF>;
2560
2561   def PSZr_Int : AVX512PSI<opc, MRMSrcReg, (outs VR512:$dst), (ins VR512:$src),
2562                            !strconcat(OpcodeStr,
2563                                       "ps\t{$src, $dst|$dst, $src}"),
2564                            [(set VR512:$dst, (V16F32Int VR512:$src))]>,
2565                            EVEX, EVEX_V512;
2566   def PSZm_Int : AVX512PSI<opc, MRMSrcMem, (outs VR512:$dst), (ins f512mem:$src),
2567                           !strconcat(OpcodeStr, "ps\t{$src, $dst|$dst, $src}"),
2568                           [(set VR512:$dst,
2569                            (V16F32Int (memopv16f32 addr:$src)))]>, EVEX,
2570                           EVEX_V512, EVEX_CD8<32, CD8VF>;
2571   def PDZr_Int : AVX512PDI<opc, MRMSrcReg, (outs VR512:$dst), (ins VR512:$src),
2572                            !strconcat(OpcodeStr, "pd\t{$src, $dst|$dst, $src}"),
2573                            [(set VR512:$dst, (V8F64Int VR512:$src))]>,
2574                            EVEX, EVEX_V512, VEX_W;
2575   def PDZm_Int : AVX512PDI<opc, MRMSrcMem, (outs VR512:$dst), (ins f512mem:$src),
2576                          !strconcat(OpcodeStr,
2577                          "pd\t{$src, $dst|$dst, $src}"),
2578                          [(set VR512:$dst, (V8F64Int (memopv8f64 addr:$src)))]>,
2579                          EVEX, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
2580 }
2581
2582 multiclass avx512_sqrt_scalar<bits<8> opc, string OpcodeStr,
2583                           Intrinsic F32Int, Intrinsic F64Int,
2584                           OpndItins itins_s, OpndItins itins_d> {
2585   def SSZr : SI<opc, MRMSrcReg, (outs FR32X:$dst),
2586                (ins FR32X:$src1, FR32X:$src2),
2587                !strconcat(OpcodeStr,
2588                           "ss{z}\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2589                       [], itins_s.rr>, XS, EVEX_4V;
2590   def SSZr_Int : SIi8<opc, MRMSrcReg, (outs VR128X:$dst),
2591                (ins VR128X:$src1, VR128X:$src2),
2592                !strconcat(OpcodeStr,
2593                 "ss{z}\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2594                [(set VR128X:$dst,
2595                  (F32Int VR128X:$src1, VR128X:$src2))],
2596                itins_s.rr>, XS, EVEX_4V;
2597   let mayLoad = 1 in {
2598   def SSZm : SI<opc, MRMSrcMem, (outs FR32X:$dst),
2599                (ins FR32X:$src1, f32mem:$src2),
2600                !strconcat(OpcodeStr,
2601                           "ss{z}\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2602                       [], itins_s.rm>, XS, EVEX_4V, EVEX_CD8<32, CD8VT1>;
2603   def SSZm_Int : SIi8<opc, MRMSrcMem, (outs VR128X:$dst),
2604                    (ins VR128X:$src1, ssmem:$src2),
2605                    !strconcat(OpcodeStr,
2606                  "ss{z}\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2607                    [(set VR128X:$dst,
2608                      (F32Int VR128X:$src1, sse_load_f32:$src2))],
2609                    itins_s.rm>, XS, EVEX_4V, EVEX_CD8<32, CD8VT1>;
2610   }
2611   def SDZr : SI<opc, MRMSrcReg, (outs FR64X:$dst),
2612                (ins FR64X:$src1, FR64X:$src2),
2613                !strconcat(OpcodeStr,
2614                           "sd{z}\t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>,
2615                       XD, EVEX_4V, VEX_W;
2616   def SDZr_Int : SIi8<opc, MRMSrcReg, (outs VR128X:$dst),
2617                (ins VR128X:$src1, VR128X:$src2),
2618                !strconcat(OpcodeStr,
2619                 "sd{z}\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2620                [(set VR128X:$dst,
2621                  (F64Int VR128X:$src1, VR128X:$src2))],
2622                itins_s.rr>, XD, EVEX_4V, VEX_W;
2623   let mayLoad = 1 in {
2624   def SDZm : SI<opc, MRMSrcMem, (outs FR64X:$dst),
2625                (ins FR64X:$src1, f64mem:$src2),
2626                !strconcat(OpcodeStr,
2627                   "sd{z}\t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>,
2628                XD, EVEX_4V, VEX_W, EVEX_CD8<64, CD8VT1>;
2629   def SDZm_Int : SIi8<opc, MRMSrcMem, (outs VR128X:$dst),
2630                   (ins VR128X:$src1, sdmem:$src2),
2631                    !strconcat(OpcodeStr,
2632                   "sd{z}\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2633                   [(set VR128X:$dst,
2634                     (F64Int VR128X:$src1, sse_load_f64:$src2))]>,
2635                   XD, EVEX_4V, VEX_W, EVEX_CD8<64, CD8VT1>;
2636   }
2637 }
2638
2639
2640 defm VSQRT  : avx512_sqrt_scalar<0x51, "sqrt",
2641                 int_x86_avx512_sqrt_ss, int_x86_avx512_sqrt_sd,
2642                 SSE_SQRTSS, SSE_SQRTSD>,
2643               avx512_sqrt_packed<0x51, "vsqrt", fsqrt,
2644                 int_x86_avx512_sqrt_ps_512, int_x86_avx512_sqrt_pd_512,
2645                 SSE_SQRTPS, SSE_SQRTPD>;
2646
2647 def : Pat<(f32 (fsqrt FR32X:$src)),
2648           (VSQRTSSZr (f32 (IMPLICIT_DEF)), FR32X:$src)>;
2649 def : Pat<(f32 (fsqrt (load addr:$src))),
2650           (VSQRTSSZm (f32 (IMPLICIT_DEF)), addr:$src)>,
2651           Requires<[OptForSize]>;
2652 def : Pat<(f64 (fsqrt FR64X:$src)),
2653           (VSQRTSDZr (f64 (IMPLICIT_DEF)), FR64X:$src)>;
2654 def : Pat<(f64 (fsqrt (load addr:$src))),
2655           (VSQRTSDZm (f64 (IMPLICIT_DEF)), addr:$src)>,
2656           Requires<[OptForSize]>;
2657
2658 def : Pat<(f32 (X86frsqrt FR32X:$src)),
2659           (VRSQRT14SSZr (f32 (IMPLICIT_DEF)), FR32X:$src)>;
2660 def : Pat<(f32 (X86frsqrt (load addr:$src))),
2661           (VRSQRT14SSZm (f32 (IMPLICIT_DEF)), addr:$src)>,
2662           Requires<[OptForSize]>;
2663
2664 def : Pat<(f32 (X86frcp FR32X:$src)),
2665           (VRCP14SSZr (f32 (IMPLICIT_DEF)), FR32X:$src)>;
2666 def : Pat<(f32 (X86frcp (load addr:$src))),
2667           (VRCP14SSZm (f32 (IMPLICIT_DEF)), addr:$src)>,
2668           Requires<[OptForSize]>;
2669
2670 multiclass avx512_fp_unop_rm<bits<8> opcps, bits<8> opcpd, string OpcodeStr,
2671                             X86MemOperand x86memop, RegisterClass RC,
2672                             PatFrag mem_frag32, PatFrag mem_frag64,
2673                             Intrinsic V4F32Int, Intrinsic V2F64Int,
2674                             CD8VForm VForm> {
2675 let ExeDomain = SSEPackedSingle in {
2676   // Intrinsic operation, reg.
2677   // Vector intrinsic operation, reg
2678   def PSr : AVX512AIi8<opcps, MRMSrcReg,
2679                     (outs RC:$dst), (ins RC:$src1, i32i8imm:$src2),
2680                     !strconcat(OpcodeStr,
2681                     "ps\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2682                     [(set RC:$dst, (V4F32Int RC:$src1, imm:$src2))]>;
2683
2684   // Vector intrinsic operation, mem
2685   def PSm : AVX512AIi8<opcps, MRMSrcMem,
2686                     (outs RC:$dst), (ins x86memop:$src1, i32i8imm:$src2),
2687                     !strconcat(OpcodeStr,
2688                     "ps\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2689                     [(set RC:$dst,
2690                           (V4F32Int (mem_frag32 addr:$src1),imm:$src2))]>,
2691                     EVEX_CD8<32, VForm>;
2692 } // ExeDomain = SSEPackedSingle
2693
2694 let ExeDomain = SSEPackedDouble in {
2695   // Vector intrinsic operation, reg
2696   def PDr : AVX512AIi8<opcpd, MRMSrcReg,
2697                      (outs RC:$dst), (ins RC:$src1, i32i8imm:$src2),
2698                      !strconcat(OpcodeStr,
2699                      "pd\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2700                      [(set RC:$dst, (V2F64Int RC:$src1, imm:$src2))]>;
2701
2702   // Vector intrinsic operation, mem
2703   def PDm : AVX512AIi8<opcpd, MRMSrcMem,
2704                      (outs RC:$dst), (ins x86memop:$src1, i32i8imm:$src2),
2705                      !strconcat(OpcodeStr,
2706                      "pd\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2707                      [(set RC:$dst,
2708                           (V2F64Int (mem_frag64 addr:$src1),imm:$src2))]>,
2709                      EVEX_CD8<64, VForm>;
2710 } // ExeDomain = SSEPackedDouble
2711 }
2712
2713 multiclass avx512_fp_binop_rm<bits<8> opcss, bits<8> opcsd,
2714                             string OpcodeStr,
2715                             Intrinsic F32Int,
2716                             Intrinsic F64Int> {
2717 let ExeDomain = GenericDomain in {
2718   // Operation, reg.
2719   let hasSideEffects = 0 in
2720   def SSr : AVX512AIi8<opcss, MRMSrcReg,
2721       (outs FR32X:$dst), (ins FR32X:$src1, FR32X:$src2, i32i8imm:$src3),
2722       !strconcat(OpcodeStr,
2723               "ss\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
2724       []>;
2725
2726   // Intrinsic operation, reg.
2727   def SSr_Int : AVX512AIi8<opcss, MRMSrcReg,
2728         (outs VR128X:$dst), (ins VR128X:$src1, VR128X:$src2, i32i8imm:$src3),
2729         !strconcat(OpcodeStr,
2730                 "ss\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
2731         [(set VR128X:$dst, (F32Int VR128X:$src1, VR128X:$src2, imm:$src3))]>;
2732
2733   // Intrinsic operation, mem.
2734   def SSm : AVX512AIi8<opcss, MRMSrcMem, (outs VR128X:$dst),
2735                      (ins VR128X:$src1, ssmem:$src2, i32i8imm:$src3),
2736                      !strconcat(OpcodeStr,
2737                    "ss\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
2738                      [(set VR128X:$dst, (F32Int VR128X:$src1,
2739                                          sse_load_f32:$src2, imm:$src3))]>,
2740                      EVEX_CD8<32, CD8VT1>;
2741
2742   // Operation, reg.
2743   let hasSideEffects = 0 in
2744   def SDr : AVX512AIi8<opcsd, MRMSrcReg,
2745         (outs FR64X:$dst), (ins FR64X:$src1, FR64X:$src2, i32i8imm:$src3),
2746         !strconcat(OpcodeStr,
2747                 "sd\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
2748         []>, VEX_W;
2749
2750   // Intrinsic operation, reg.
2751   def SDr_Int : AVX512AIi8<opcsd, MRMSrcReg,
2752         (outs VR128X:$dst), (ins VR128X:$src1, VR128X:$src2, i32i8imm:$src3),
2753         !strconcat(OpcodeStr,
2754                 "sd\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
2755         [(set VR128X:$dst, (F64Int VR128X:$src1, VR128X:$src2, imm:$src3))]>,
2756         VEX_W;
2757
2758   // Intrinsic operation, mem.
2759   def SDm : AVX512AIi8<opcsd, MRMSrcMem,
2760         (outs VR128X:$dst), (ins VR128X:$src1, sdmem:$src2, i32i8imm:$src3),
2761         !strconcat(OpcodeStr,
2762                 "sd\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
2763         [(set VR128X:$dst,
2764               (F64Int VR128X:$src1, sse_load_f64:$src2, imm:$src3))]>,
2765         VEX_W, EVEX_CD8<64, CD8VT1>;
2766 } // ExeDomain = GenericDomain
2767 }
2768
2769 let Predicates = [HasAVX512] in {
2770   defm VRNDSCALE  : avx512_fp_binop_rm<0x0A, 0x0B, "vrndscale",
2771                               int_x86_avx512_rndscale_ss,
2772                               int_x86_avx512_rndscale_sd>, EVEX_4V;
2773
2774   defm VRNDSCALEZ : avx512_fp_unop_rm<0x08, 0x09, "vrndscale", f256mem, VR512,
2775                                   memopv16f32, memopv8f64,
2776                                   int_x86_avx512_rndscale_ps_512,
2777                                   int_x86_avx512_rndscale_pd_512, CD8VF>,
2778                                   EVEX, EVEX_V512;
2779 }
2780
2781 def : Pat<(ffloor FR32X:$src),
2782           (VRNDSCALESSr (f32 (IMPLICIT_DEF)), FR32X:$src, (i32 0x1))>;
2783 def : Pat<(f64 (ffloor FR64X:$src)),
2784           (VRNDSCALESDr (f64 (IMPLICIT_DEF)), FR64X:$src, (i32 0x1))>;
2785 def : Pat<(f32 (fnearbyint FR32X:$src)),
2786           (VRNDSCALESSr (f32 (IMPLICIT_DEF)), FR32X:$src, (i32 0xC))>;
2787 def : Pat<(f64 (fnearbyint FR64X:$src)),
2788           (VRNDSCALESDr (f64 (IMPLICIT_DEF)), FR64X:$src, (i32 0xC))>;
2789 def : Pat<(f32 (fceil FR32X:$src)),
2790           (VRNDSCALESSr (f32 (IMPLICIT_DEF)), FR32X:$src, (i32 0x2))>;
2791 def : Pat<(f64 (fceil FR64X:$src)),
2792           (VRNDSCALESDr (f64 (IMPLICIT_DEF)), FR64X:$src, (i32 0x2))>;
2793 def : Pat<(f32 (frint FR32X:$src)),
2794           (VRNDSCALESSr (f32 (IMPLICIT_DEF)), FR32X:$src, (i32 0x4))>;
2795 def : Pat<(f64 (frint FR64X:$src)),
2796           (VRNDSCALESDr (f64 (IMPLICIT_DEF)), FR64X:$src, (i32 0x4))>;
2797 def : Pat<(f32 (ftrunc FR32X:$src)),
2798           (VRNDSCALESSr (f32 (IMPLICIT_DEF)), FR32X:$src, (i32 0x3))>;
2799 def : Pat<(f64 (ftrunc FR64X:$src)),
2800           (VRNDSCALESDr (f64 (IMPLICIT_DEF)), FR64X:$src, (i32 0x3))>;
2801
2802 def : Pat<(v16f32 (ffloor VR512:$src)),
2803           (VRNDSCALEZPSr VR512:$src, (i32 0x1))>;
2804 def : Pat<(v16f32 (fnearbyint VR512:$src)),
2805           (VRNDSCALEZPSr VR512:$src, (i32 0xC))>;
2806 def : Pat<(v16f32 (fceil VR512:$src)),
2807           (VRNDSCALEZPSr VR512:$src, (i32 0x2))>;
2808 def : Pat<(v16f32 (frint VR512:$src)),
2809           (VRNDSCALEZPSr VR512:$src, (i32 0x4))>;
2810 def : Pat<(v16f32 (ftrunc VR512:$src)),
2811           (VRNDSCALEZPSr VR512:$src, (i32 0x3))>;
2812
2813 def : Pat<(v8f64 (ffloor VR512:$src)),
2814           (VRNDSCALEZPDr VR512:$src, (i32 0x1))>;
2815 def : Pat<(v8f64 (fnearbyint VR512:$src)),
2816           (VRNDSCALEZPDr VR512:$src, (i32 0xC))>;
2817 def : Pat<(v8f64 (fceil VR512:$src)),
2818           (VRNDSCALEZPDr VR512:$src, (i32 0x2))>;
2819 def : Pat<(v8f64 (frint VR512:$src)),
2820           (VRNDSCALEZPDr VR512:$src, (i32 0x4))>;
2821 def : Pat<(v8f64 (ftrunc VR512:$src)),
2822           (VRNDSCALEZPDr VR512:$src, (i32 0x3))>;
2823
2824 //-------------------------------------------------
2825 // Integer truncate and extend operations
2826 //-------------------------------------------------
2827
2828 multiclass avx512_trunc_sat<bits<8> opc, string OpcodeStr,
2829                           RegisterClass dstRC, RegisterClass srcRC,
2830                           RegisterClass KRC, X86MemOperand x86memop> {
2831   def rr : AVX512XS8I<opc, MRMDestReg, (outs dstRC:$dst),
2832                (ins srcRC:$src),
2833                !strconcat(OpcodeStr,"\t{$src, $dst|$dst, $src}"),
2834                []>, EVEX;
2835
2836   def krr : AVX512XS8I<opc, MRMDestReg, (outs dstRC:$dst),
2837                (ins KRC:$mask, srcRC:$src),
2838                !strconcat(OpcodeStr,
2839                  "\t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
2840                []>, EVEX, EVEX_KZ;
2841
2842   def mr : AVX512XS8I<opc, MRMDestMem, (outs), (ins x86memop:$dst, srcRC:$src),
2843                !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
2844                []>, EVEX;
2845 }
2846 defm VPMOVQB    : avx512_trunc_sat<0x32, "vpmovqb",   VR128X, VR512, VK8WM,
2847                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VO>;
2848 defm VPMOVSQB   : avx512_trunc_sat<0x22, "vpmovsqb",  VR128X, VR512, VK8WM,
2849                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VO>;
2850 defm VPMOVUSQB  : avx512_trunc_sat<0x12, "vpmovusqb", VR128X, VR512, VK8WM,
2851                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VO>;
2852 defm VPMOVQW    : avx512_trunc_sat<0x34, "vpmovqw",   VR128X, VR512, VK8WM,
2853                                  i128mem>, EVEX_V512, EVEX_CD8<16, CD8VQ>;
2854 defm VPMOVSQW   : avx512_trunc_sat<0x24, "vpmovsqw",  VR128X, VR512, VK8WM,
2855                                  i128mem>, EVEX_V512, EVEX_CD8<16, CD8VQ>;
2856 defm VPMOVUSQW  : avx512_trunc_sat<0x14, "vpmovusqw", VR128X, VR512, VK8WM,
2857                                  i128mem>, EVEX_V512, EVEX_CD8<16, CD8VQ>;
2858 defm VPMOVQD    : avx512_trunc_sat<0x35, "vpmovqd",   VR256X, VR512, VK8WM,
2859                                  i256mem>, EVEX_V512, EVEX_CD8<32, CD8VH>;
2860 defm VPMOVSQD   : avx512_trunc_sat<0x25, "vpmovsqd",  VR256X, VR512, VK8WM,
2861                                  i256mem>, EVEX_V512, EVEX_CD8<32, CD8VH>;
2862 defm VPMOVUSQD  : avx512_trunc_sat<0x15, "vpmovusqd", VR256X, VR512, VK8WM,
2863                                  i256mem>, EVEX_V512, EVEX_CD8<32, CD8VH>;
2864 defm VPMOVDW    : avx512_trunc_sat<0x33, "vpmovdw",   VR256X, VR512, VK16WM,
2865                                  i256mem>, EVEX_V512, EVEX_CD8<16, CD8VH>;
2866 defm VPMOVSDW   : avx512_trunc_sat<0x23, "vpmovsdw",  VR256X, VR512, VK16WM,
2867                                  i256mem>, EVEX_V512, EVEX_CD8<16, CD8VH>;
2868 defm VPMOVUSDW  : avx512_trunc_sat<0x13, "vpmovusdw", VR256X, VR512, VK16WM,
2869                                  i256mem>, EVEX_V512, EVEX_CD8<16, CD8VH>;
2870 defm VPMOVDB    : avx512_trunc_sat<0x31, "vpmovdb",   VR128X, VR512, VK16WM,
2871                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VQ>;
2872 defm VPMOVSDB   : avx512_trunc_sat<0x21, "vpmovsdb",  VR128X, VR512, VK16WM,
2873                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VQ>;
2874 defm VPMOVUSDB  : avx512_trunc_sat<0x11, "vpmovusdb", VR128X, VR512, VK16WM,
2875                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VQ>;
2876
2877 def : Pat<(v16i8  (X86vtrunc (v8i64  VR512:$src))), (VPMOVQBrr  VR512:$src)>;
2878 def : Pat<(v8i16  (X86vtrunc (v8i64  VR512:$src))), (VPMOVQWrr  VR512:$src)>;
2879 def : Pat<(v16i16 (X86vtrunc (v16i32 VR512:$src))), (VPMOVDWrr  VR512:$src)>;
2880 def : Pat<(v16i8  (X86vtrunc (v16i32 VR512:$src))), (VPMOVDBrr  VR512:$src)>;
2881 def : Pat<(v8i32  (X86vtrunc (v8i64  VR512:$src))), (VPMOVQDrr  VR512:$src)>;
2882
2883 def : Pat<(v16i8  (X86vtruncm VK16WM:$mask, (v16i32 VR512:$src))),
2884                   (VPMOVDBkrr VK16WM:$mask, VR512:$src)>;
2885 def : Pat<(v16i16 (X86vtruncm VK16WM:$mask, (v16i32 VR512:$src))),
2886                   (VPMOVDWkrr VK16WM:$mask, VR512:$src)>;
2887 def : Pat<(v8i16  (X86vtruncm VK8WM:$mask,  (v8i64 VR512:$src))),
2888                   (VPMOVQWkrr  VK8WM:$mask, VR512:$src)>;
2889 def : Pat<(v8i32  (X86vtruncm VK8WM:$mask,  (v8i64 VR512:$src))),
2890                   (VPMOVQDkrr  VK8WM:$mask, VR512:$src)>;
2891
2892
2893 multiclass avx512_extend<bits<8> opc, string OpcodeStr, RegisterClass DstRC,
2894                       RegisterClass SrcRC, SDNode OpNode, PatFrag mem_frag,
2895                       X86MemOperand x86memop, ValueType OpVT, ValueType InVT> {
2896
2897   def rr : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst),
2898               (ins SrcRC:$src),
2899               !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
2900               [(set DstRC:$dst, (OpVT (OpNode (InVT SrcRC:$src))))]>, EVEX;
2901   def rm : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst),
2902               (ins x86memop:$src),
2903               !strconcat(OpcodeStr,"\t{$src, $dst|$dst, $src}"),
2904               [(set DstRC:$dst,
2905                 (OpVT (OpNode (InVT (bitconvert (mem_frag addr:$src))))))]>,
2906               EVEX;
2907 }
2908
2909 defm VPMOVZXBDZ: avx512_extend<0x31, "vpmovzxbd", VR512, VR128X, X86vzext,
2910                              memopv2i64, i128mem, v16i32, v16i8>, EVEX_V512,
2911                              EVEX_CD8<8, CD8VQ>;
2912 defm VPMOVZXBQZ: avx512_extend<0x32, "vpmovzxbq", VR512, VR128X, X86vzext,
2913                              memopv2i64, i128mem, v8i64, v16i8>, EVEX_V512,
2914                              EVEX_CD8<8, CD8VO>;
2915 defm VPMOVZXWDZ: avx512_extend<0x33, "vpmovzxwd", VR512, VR256X, X86vzext,
2916                              memopv4i64, i256mem, v16i32, v16i16>, EVEX_V512,
2917                              EVEX_CD8<16, CD8VH>;
2918 defm VPMOVZXWQZ: avx512_extend<0x34, "vpmovzxwq", VR512, VR128X, X86vzext,
2919                              memopv2i64, i128mem, v8i64, v8i16>, EVEX_V512,
2920                              EVEX_CD8<16, CD8VQ>;
2921 defm VPMOVZXDQZ: avx512_extend<0x35, "vpmovzxdq", VR512, VR256X, X86vzext,
2922                              memopv4i64, i256mem, v8i64, v8i32>, EVEX_V512,
2923                              EVEX_CD8<32, CD8VH>;
2924
2925 defm VPMOVSXBDZ: avx512_extend<0x21, "vpmovsxbd", VR512, VR128X, X86vsext,
2926                              memopv2i64, i128mem, v16i32, v16i8>, EVEX_V512,
2927                              EVEX_CD8<8, CD8VQ>;
2928 defm VPMOVSXBQZ: avx512_extend<0x22, "vpmovsxbq", VR512, VR128X, X86vsext,
2929                              memopv2i64, i128mem, v8i64, v16i8>, EVEX_V512,
2930                              EVEX_CD8<8, CD8VO>;
2931 defm VPMOVSXWDZ: avx512_extend<0x23, "vpmovsxwd", VR512, VR256X, X86vsext,
2932                              memopv4i64, i256mem, v16i32, v16i16>, EVEX_V512,
2933                              EVEX_CD8<16, CD8VH>;
2934 defm VPMOVSXWQZ: avx512_extend<0x24, "vpmovsxwq", VR512, VR128X, X86vsext,
2935                              memopv2i64, i128mem, v8i64, v8i16>, EVEX_V512,
2936                              EVEX_CD8<16, CD8VQ>;
2937 defm VPMOVSXDQZ: avx512_extend<0x25, "vpmovsxdq", VR512, VR256X, X86vsext,
2938                              memopv4i64, i256mem, v8i64, v8i32>, EVEX_V512,
2939                              EVEX_CD8<32, CD8VH>;
2940
2941 //===----------------------------------------------------------------------===//
2942 // GATHER - SCATTER Operations
2943
2944 multiclass avx512_gather<bits<8> opc, string OpcodeStr, RegisterClass KRC,
2945                        RegisterClass RC, X86MemOperand memop> {
2946 let mayLoad = 1,
2947   Constraints = "@earlyclobber $dst, $src1 = $dst, $mask = $mask_wb" in
2948   def rm  : AVX5128I<opc, MRMSrcMem, (outs RC:$dst, KRC:$mask_wb),
2949             (ins RC:$src1, KRC:$mask, memop:$src2),
2950             !strconcat(OpcodeStr,
2951             "\t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"),
2952             []>, EVEX, EVEX_K;
2953 }
2954 defm VGATHERDPDZ : avx512_gather<0x92, "vgatherdpd", VK8WM, VR512, vy64xmem>,
2955                                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
2956 defm VGATHERDPSZ : avx512_gather<0x92, "vgatherdps", VK16WM, VR512, vz32mem>,
2957                                  EVEX_V512, EVEX_CD8<32, CD8VT1>;
2958
2959 defm VGATHERQPDZ : avx512_gather<0x93, "vgatherqpd", VK8WM, VR512, vz64mem>,
2960                                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
2961 defm VGATHERQPSZ : avx512_gather<0x93, "vgatherqps", VK8WM, VR256X, vz64mem>,
2962                                  EVEX_V512, EVEX_CD8<32, CD8VT1>;
2963
2964 defm VPGATHERDQZ : avx512_gather<0x90, "vpgatherdq", VK8WM, VR512,  vy64xmem>,
2965                                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
2966 defm VPGATHERDDZ : avx512_gather<0x90, "vpgatherdd", VK16WM, VR512, vz32mem>,
2967                                  EVEX_V512, EVEX_CD8<32, CD8VT1>;
2968
2969 defm VPGATHERQQZ : avx512_gather<0x91, "vpgatherqq", VK8WM, VR512,  vz64mem>,
2970                                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
2971 defm VPGATHERQDZ : avx512_gather<0x91, "vpgatherqd", VK8WM, VR256X,  vz64mem>,
2972                                  EVEX_V512, EVEX_CD8<32, CD8VT1>;
2973
2974 multiclass avx512_scatter<bits<8> opc, string OpcodeStr, RegisterClass KRC,
2975                        RegisterClass RC, X86MemOperand memop> {
2976 let mayStore = 1, Constraints = "$mask = $mask_wb" in
2977   def mr  : AVX5128I<opc, MRMDestMem, (outs KRC:$mask_wb),
2978             (ins memop:$dst, KRC:$mask, RC:$src2),
2979             !strconcat(OpcodeStr,
2980             "\t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"),
2981             []>, EVEX, EVEX_K;
2982 }
2983
2984 defm VSCATTERDPDZ : avx512_scatter<0xA2, "vscatterdpd", VK8WM, VR512, vy64xmem>,
2985                                    EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
2986 defm VSCATTERDPSZ : avx512_scatter<0xA2, "vscatterdps", VK16WM, VR512, vz32mem>,
2987                                    EVEX_V512, EVEX_CD8<32, CD8VT1>;
2988
2989 defm VSCATTERQPDZ : avx512_scatter<0xA3, "vscatterqpd", VK8WM, VR512, vz64mem>,
2990                                    EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
2991 defm VSCATTERQPSZ : avx512_scatter<0xA3, "vscatterqps", VK8WM, VR256X, vz64mem>,
2992                                    EVEX_V512, EVEX_CD8<32, CD8VT1>;
2993
2994 defm VPSCATTERDQZ : avx512_scatter<0xA0, "vpscatterdq", VK8WM, VR512, vy64xmem>,
2995                                    EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
2996 defm VPSCATTERDDZ : avx512_scatter<0xA0, "vpscatterdd", VK16WM, VR512, vz32mem>,
2997                                    EVEX_V512, EVEX_CD8<32, CD8VT1>;
2998
2999 defm VPSCATTERQQZ : avx512_scatter<0xA1, "vpscatterqq", VK8WM, VR512, vz64mem>,
3000                                   EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
3001 defm VPSCATTERQDZ : avx512_scatter<0xA1, "vpscatterqd", VK8WM, VR256X, vz64mem>,
3002                                   EVEX_V512, EVEX_CD8<32, CD8VT1>;
3003
3004 //===----------------------------------------------------------------------===//
3005 // VSHUFPS - VSHUFPD Operations
3006
3007 multiclass avx512_shufp<RegisterClass RC, X86MemOperand x86memop,
3008                       ValueType vt, string OpcodeStr, PatFrag mem_frag,
3009                       Domain d> {
3010   def rmi : AVX512PIi8<0xC6, MRMSrcMem, (outs RC:$dst),
3011                    (ins RC:$src1, x86memop:$src2, i8imm:$src3),
3012                    !strconcat(OpcodeStr,
3013                    "\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
3014                    [(set RC:$dst, (vt (X86Shufp RC:$src1, (mem_frag addr:$src2),
3015                                        (i8 imm:$src3))))], d, IIC_SSE_SHUFP>,
3016                    EVEX_4V, Sched<[WriteShuffleLd, ReadAfterLd]>;
3017   def rri : AVX512PIi8<0xC6, MRMSrcReg, (outs RC:$dst),
3018                    (ins RC:$src1, RC:$src2, i8imm:$src3),
3019                    !strconcat(OpcodeStr,
3020                    "\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
3021                    [(set RC:$dst, (vt (X86Shufp RC:$src1, RC:$src2,
3022                                        (i8 imm:$src3))))], d, IIC_SSE_SHUFP>,
3023                    EVEX_4V, Sched<[WriteShuffle]>;
3024 }
3025
3026 defm VSHUFPSZ  : avx512_shufp<VR512, f512mem, v16f32, "vshufps", memopv16f32,
3027                   SSEPackedSingle>, EVEX_V512, EVEX_CD8<32, CD8VF>;
3028 defm VSHUFPDZ  : avx512_shufp<VR512, f512mem, v8f64, "vshufpd", memopv8f64,
3029                   SSEPackedDouble>, OpSize, VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
3030
3031 def : Pat<(v16i32 (X86Shufp VR512:$src1, VR512:$src2, (i8 imm:$imm))),
3032           (VSHUFPSZrri VR512:$src1, VR512:$src2, imm:$imm)>;
3033 def : Pat<(v16i32 (X86Shufp VR512:$src1,
3034                     (memopv16i32 addr:$src2), (i8 imm:$imm))),
3035           (VSHUFPSZrmi VR512:$src1, addr:$src2, imm:$imm)>;
3036
3037 def : Pat<(v8i64 (X86Shufp VR512:$src1, VR512:$src2, (i8 imm:$imm))),
3038           (VSHUFPDZrri VR512:$src1, VR512:$src2, imm:$imm)>;
3039 def : Pat<(v8i64 (X86Shufp VR512:$src1,
3040                             (memopv8i64 addr:$src2), (i8 imm:$imm))),
3041           (VSHUFPDZrmi VR512:$src1, addr:$src2, imm:$imm)>;
3042
3043 multiclass avx512_alignr<string OpcodeStr, RegisterClass RC,
3044                        X86MemOperand x86memop> {
3045   def rri : AVX512AIi8<0x03, MRMSrcReg, (outs RC:$dst),
3046                      (ins RC:$src1, RC:$src2, i8imm:$src3),
3047                      !strconcat(OpcodeStr,
3048                      "\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
3049                      []>, EVEX_4V;
3050   def rmi : AVX512AIi8<0x03, MRMSrcMem, (outs RC:$dst),
3051                      (ins RC:$src1, x86memop:$src2, i8imm:$src3),
3052                      !strconcat(OpcodeStr,
3053                      "\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
3054                      []>, EVEX_4V;
3055 }
3056 defm VALIGND : avx512_alignr<"valignd", VR512, i512mem>,
3057                  EVEX_V512, EVEX_CD8<32, CD8VF>;
3058 defm VALIGNQ : avx512_alignr<"valignq", VR512, i512mem>,
3059                  VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
3060
3061 def : Pat<(v16f32 (X86PAlignr VR512:$src1, VR512:$src2, (i8 imm:$imm))),
3062           (VALIGNDrri VR512:$src2, VR512:$src1, imm:$imm)>;
3063 def : Pat<(v8f64 (X86PAlignr VR512:$src1, VR512:$src2, (i8 imm:$imm))),
3064           (VALIGNQrri VR512:$src2, VR512:$src1, imm:$imm)>;
3065 def : Pat<(v16i32 (X86PAlignr VR512:$src1, VR512:$src2, (i8 imm:$imm))),
3066           (VALIGNDrri VR512:$src2, VR512:$src1, imm:$imm)>;
3067 def : Pat<(v8i64 (X86PAlignr VR512:$src1, VR512:$src2, (i8 imm:$imm))),
3068           (VALIGNQrri VR512:$src2, VR512:$src1, imm:$imm)>;
3069
3070 multiclass avx512_vpabs<bits<8> opc, string OpcodeStr, RegisterClass RC,
3071                        X86MemOperand x86memop> {
3072   def rr  : AVX5128I<opc, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
3073                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"), []>,
3074                     EVEX;
3075   def rm  : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
3076                    (ins x86memop:$src),
3077                    !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"), []>,
3078                    EVEX;
3079 }
3080
3081 defm VPABSD : avx512_vpabs<0x1E, "vpabsd", VR512, i512mem>, EVEX_V512,
3082                         EVEX_CD8<32, CD8VF>;
3083 defm VPABSQ : avx512_vpabs<0x1F, "vpabsq", VR512, i512mem>, EVEX_V512, VEX_W,
3084                         EVEX_CD8<64, CD8VF>;
3085