lib/Target/X86/X86InstrAVX512.td

   1 //===-- X86InstrAVX512.td - AVX512 Instruction Set ---------*- tablegen -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file describes the X86 AVX512 instruction set, defining the
  11 // instructions, and properties of the instructions which are needed for code
  12 // generation, machine code emission, and analysis.
  13 //
  14 //===----------------------------------------------------------------------===//
  15
  16 // Group template arguments that can be derived from the vector type (EltNum x
  17 // EltVT).  These are things like the register class for the writemask, etc.
  18 // The idea is to pass one of these as the template argument rather than the
  19 // individual arguments.
  20 // The template is also used for scalar types, in this case numelts is 1.
  21 class X86VectorVTInfo<int numelts, ValueType eltvt, RegisterClass rc,
  22                       string suffix = ""> {
  23   RegisterClass RC = rc;
  24   ValueType EltVT = eltvt;
  25   int NumElts = numelts;
  26
  27   // Corresponding mask register class.
  28   RegisterClass KRC = !cast<RegisterClass>("VK" # NumElts);
  29
  30   // Corresponding write-mask register class.
  31   RegisterClass KRCWM = !cast<RegisterClass>("VK" # NumElts # "WM");
  32
  33   // The GPR register class that can hold the write mask.  Use GR8 for fewer
  34   // than 8 elements.  Use shift-right and equal to work around the lack of
  35   // !lt in tablegen.
  36   RegisterClass MRC =
  37     !cast<RegisterClass>("GR" #
  38                          !if (!eq (!srl(NumElts, 3), 0), 8, NumElts));
  39
  40   // Suffix used in the instruction mnemonic.
  41   string Suffix = suffix;
  42
  43   // VTName is a string name for vector VT. For vector types it will be
  44   // v # NumElts # EltVT, so for vector of 8 elements of i32 it will be v8i32
  45   // It is a little bit complex for scalar types, where NumElts = 1.
  46   // In this case we build v4f32 or v2f64
  47   string VTName = "v" # !if (!eq (NumElts, 1),
  48                         !if (!eq (EltVT.Size, 32), 4,
  49                         !if (!eq (EltVT.Size, 64), 2, NumElts)), NumElts) # EltVT;
  50
  51   // The vector VT.
  52   ValueType VT = !cast<ValueType>(VTName);
  53
  54   string EltTypeName = !cast<string>(EltVT);
  55   // Size of the element type in bits, e.g. 32 for v16i32.
  56   string EltSizeName = !subst("i", "", !subst("f", "", EltTypeName));
  57   int EltSize = EltVT.Size;
  58
  59   // "i" for integer types and "f" for floating-point types
  60   string TypeVariantName = !subst(EltSizeName, "", EltTypeName);
  61
  62   // Size of RC in bits, e.g. 512 for VR512.
  63   int Size = VT.Size;
  64
  65   // The corresponding memory operand, e.g. i512mem for VR512.
  66   X86MemOperand MemOp = !cast<X86MemOperand>(TypeVariantName # Size # "mem");
  67   X86MemOperand ScalarMemOp = !cast<X86MemOperand>(EltVT # "mem");
  68
  69   // Load patterns
  70   // Note: For 128/256-bit integer VT we choose loadv2i64/loadv4i64
  71   //       due to load promotion during legalization
  72   PatFrag LdFrag = !cast<PatFrag>("load" #
  73                                   !if (!eq (TypeVariantName, "i"),
  74                                        !if (!eq (Size, 128), "v2i64",
  75                                        !if (!eq (Size, 256), "v4i64",
  76                                             VTName)), VTName));
  77   PatFrag ScalarLdFrag = !cast<PatFrag>("load" # EltVT);
  78
  79   // The corresponding float type, e.g. v16f32 for v16i32
  80   // Note: For EltSize < 32, FloatVT is illegal and TableGen
  81   //       fails to compile, so we choose FloatVT = VT
  82   ValueType FloatVT = !cast<ValueType>(
  83                         !if (!eq (!srl(EltSize,5),0),
  84                              VTName,
  85                              !if (!eq(TypeVariantName, "i"),
  86                                   "v" # NumElts # "f" # EltSize,
  87                                   VTName)));
  88
  89   // The string to specify embedded broadcast in assembly.
  90   string BroadcastStr = "{1to" # NumElts # "}";
  91
  92   // 8-bit compressed displacement tuple/subvector format.  This is only
  93   // defined for NumElts <= 8.
  94   CD8VForm CD8TupleForm = !if (!eq (!srl(NumElts, 4), 0),
  95                                !cast<CD8VForm>("CD8VT" # NumElts), ?);
  96
  97   SubRegIndex SubRegIdx = !if (!eq (Size, 128), sub_xmm,
  98                           !if (!eq (Size, 256), sub_ymm, ?));
  99
 100   Domain ExeDomain = !if (!eq (EltTypeName, "f32"), SSEPackedSingle,
 101                      !if (!eq (EltTypeName, "f64"), SSEPackedDouble,
 102                      SSEPackedInt));
 103
 104   RegisterClass FRC = !if (!eq (EltTypeName, "f32"), FR32X, FR64X);
 105
 106   // A vector type of the same width with element type i32.  This is used to
 107   // create the canonical constant zero node ImmAllZerosV.
 108   ValueType i32VT = !cast<ValueType>("v" # !srl(Size, 5) # "i32");
 109   dag ImmAllZerosV = (VT (bitconvert (i32VT immAllZerosV)));
 110 }
 111
 112 def v64i8_info  : X86VectorVTInfo<64,  i8, VR512, "b">;
 113 def v32i16_info : X86VectorVTInfo<32, i16, VR512, "w">;
 114 def v16i32_info : X86VectorVTInfo<16, i32, VR512, "d">;
 115 def v8i64_info  : X86VectorVTInfo<8,  i64, VR512, "q">;
 116 def v16f32_info : X86VectorVTInfo<16, f32, VR512, "ps">;
 117 def v8f64_info  : X86VectorVTInfo<8,  f64, VR512, "pd">;
 118
 119 // "x" in v32i8x_info means RC = VR256X
 120 def v32i8x_info  : X86VectorVTInfo<32,  i8, VR256X, "b">;
 121 def v16i16x_info : X86VectorVTInfo<16, i16, VR256X, "w">;
 122 def v8i32x_info  : X86VectorVTInfo<8,  i32, VR256X, "d">;
 123 def v4i64x_info  : X86VectorVTInfo<4,  i64, VR256X, "q">;
 124 def v8f32x_info  : X86VectorVTInfo<8,  f32, VR256X, "ps">;
 125 def v4f64x_info  : X86VectorVTInfo<4,  f64, VR256X, "pd">;
 126
 127 def v16i8x_info  : X86VectorVTInfo<16,  i8, VR128X, "b">;
 128 def v8i16x_info  : X86VectorVTInfo<8,  i16, VR128X, "w">;
 129 def v4i32x_info  : X86VectorVTInfo<4,  i32, VR128X, "d">;
 130 def v2i64x_info  : X86VectorVTInfo<2,  i64, VR128X, "q">;
 131 def v4f32x_info  : X86VectorVTInfo<4,  f32, VR128X, "ps">;
 132 def v2f64x_info  : X86VectorVTInfo<2,  f64, VR128X, "pd">;
 133
 134 // We map scalar types to the smallest (128-bit) vector type
 135 // with the appropriate element type. This allows to use the same masking logic.
 136 def f32x_info    : X86VectorVTInfo<1,  f32, VR128X, "ss">;
 137 def f64x_info    : X86VectorVTInfo<1,  f64, VR128X, "sd">;
 138
 139 class AVX512VLVectorVTInfo<X86VectorVTInfo i512, X86VectorVTInfo i256,
 140                            X86VectorVTInfo i128> {
 141   X86VectorVTInfo info512 = i512;
 142   X86VectorVTInfo info256 = i256;
 143   X86VectorVTInfo info128 = i128;
 144 }
 145
 146 def avx512vl_i8_info  : AVX512VLVectorVTInfo<v64i8_info, v32i8x_info,
 147                                              v16i8x_info>;
 148 def avx512vl_i16_info : AVX512VLVectorVTInfo<v32i16_info, v16i16x_info,
 149                                              v8i16x_info>;
 150 def avx512vl_i32_info : AVX512VLVectorVTInfo<v16i32_info, v8i32x_info,
 151                                              v4i32x_info>;
 152 def avx512vl_i64_info : AVX512VLVectorVTInfo<v8i64_info, v4i64x_info,
 153                                              v2i64x_info>;
 154 def avx512vl_f32_info : AVX512VLVectorVTInfo<v16f32_info, v8f32x_info,
 155                                              v4f32x_info>;
 156 def avx512vl_f64_info : AVX512VLVectorVTInfo<v8f64_info, v4f64x_info,
 157                                              v2f64x_info>;
 158
 159 // This multiclass generates the masking variants from the non-masking
 160 // variant.  It only provides the assembly pieces for the masking variants.
 161 // It assumes custom ISel patterns for masking which can be provided as
 162 // template arguments.
 163 multiclass AVX512_maskable_custom<bits<8> O, Format F,
 164                                   dag Outs,
 165                                   dag Ins, dag MaskingIns, dag ZeroMaskingIns,
 166                                   string OpcodeStr,
 167                                   string AttSrcAsm, string IntelSrcAsm,
 168                                   list<dag> Pattern,
 169                                   list<dag> MaskingPattern,
 170                                   list<dag> ZeroMaskingPattern,
 171                                   string Round = "",
 172                                   string MaskingConstraint = "",
 173                                   InstrItinClass itin = NoItinerary,
 174                                   bit IsCommutable = 0> {
 175   let isCommutable = IsCommutable in
 176     def NAME: AVX512<O, F, Outs, Ins,
 177                        OpcodeStr#"\t{"#AttSrcAsm#", $dst "#Round#"|"#
 178                                      "$dst "#Round#", "#IntelSrcAsm#"}",
 179                        Pattern, itin>;
 180
 181   // Prefer over VMOV*rrk Pat<>
 182   let AddedComplexity = 20 in
 183     def NAME#k: AVX512<O, F, Outs, MaskingIns,
 184                        OpcodeStr#"\t{"#AttSrcAsm#", $dst {${mask}}"#Round#"|"#
 185                                      "$dst {${mask}}"#Round#", "#IntelSrcAsm#"}",
 186                        MaskingPattern, itin>,
 187               EVEX_K {
 188       // In case of the 3src subclass this is overridden with a let.
 189       string Constraints = MaskingConstraint;
 190   }
 191   let AddedComplexity = 30 in // Prefer over VMOV*rrkz Pat<>
 192     def NAME#kz: AVX512<O, F, Outs, ZeroMaskingIns,
 193                        OpcodeStr#"\t{"#AttSrcAsm#", $dst {${mask}} {z}"#Round#"|"#
 194                                      "$dst {${mask}} {z}"#Round#", "#IntelSrcAsm#"}",
 195                        ZeroMaskingPattern,
 196                        itin>,
 197               EVEX_KZ;
 198 }
 199
 200
 201 // Common base class of AVX512_maskable and AVX512_maskable_3src.
 202 multiclass AVX512_maskable_common<bits<8> O, Format F, X86VectorVTInfo _,
 203                                   dag Outs,
 204                                   dag Ins, dag MaskingIns, dag ZeroMaskingIns,
 205                                   string OpcodeStr,
 206                                   string AttSrcAsm, string IntelSrcAsm,
 207                                   dag RHS, dag MaskingRHS,
 208                                   SDNode Select = vselect, string Round = "",
 209                                   string MaskingConstraint = "",
 210                                   InstrItinClass itin = NoItinerary,
 211                                   bit IsCommutable = 0> :
 212   AVX512_maskable_custom<O, F, Outs, Ins, MaskingIns, ZeroMaskingIns, OpcodeStr,
 213                          AttSrcAsm, IntelSrcAsm,
 214                          [(set _.RC:$dst, RHS)],
 215                          [(set _.RC:$dst, MaskingRHS)],
 216                          [(set _.RC:$dst,
 217                                (Select _.KRCWM:$mask, RHS, _.ImmAllZerosV))],
 218                          Round, MaskingConstraint, NoItinerary, IsCommutable>;
 219
 220 // This multiclass generates the unconditional/non-masking, the masking and
 221 // the zero-masking variant of the vector instruction.  In the masking case, the
 222 // perserved vector elements come from a new dummy input operand tied to $dst.
 223 multiclass AVX512_maskable<bits<8> O, Format F, X86VectorVTInfo _,
 224                            dag Outs, dag Ins, string OpcodeStr,
 225                            string AttSrcAsm, string IntelSrcAsm,
 226                            dag RHS, string Round = "",
 227                            InstrItinClass itin = NoItinerary,
 228                            bit IsCommutable = 0> :
 229    AVX512_maskable_common<O, F, _, Outs, Ins,
 230                           !con((ins _.RC:$src0, _.KRCWM:$mask), Ins),
 231                           !con((ins _.KRCWM:$mask), Ins),
 232                           OpcodeStr, AttSrcAsm, IntelSrcAsm, RHS,
 233                           (vselect _.KRCWM:$mask, RHS, _.RC:$src0), vselect,
 234                           Round, "$src0 = $dst", itin, IsCommutable>;
 235
 236 // This multiclass generates the unconditional/non-masking, the masking and
 237 // the zero-masking variant of the scalar instruction.
 238 multiclass AVX512_maskable_scalar<bits<8> O, Format F, X86VectorVTInfo _,
 239                            dag Outs, dag Ins, string OpcodeStr,
 240                            string AttSrcAsm, string IntelSrcAsm,
 241                            dag RHS, string Round = "",
 242                            InstrItinClass itin = NoItinerary,
 243                            bit IsCommutable = 0> :
 244    AVX512_maskable_common<O, F, _, Outs, Ins,
 245                           !con((ins _.RC:$src0, _.KRCWM:$mask), Ins),
 246                           !con((ins _.KRCWM:$mask), Ins),
 247                           OpcodeStr, AttSrcAsm, IntelSrcAsm, RHS,
 248                           (X86select _.KRCWM:$mask, RHS, _.RC:$src0), X86select,
 249                           Round, "$src0 = $dst", itin, IsCommutable>;
 250
 251 // Similar to AVX512_maskable but in this case one of the source operands
 252 // ($src1) is already tied to $dst so we just use that for the preserved
 253 // vector elements.  NOTE that the NonTiedIns (the ins dag) should exclude
 254 // $src1.
 255 multiclass AVX512_maskable_3src<bits<8> O, Format F, X86VectorVTInfo _,
 256                                 dag Outs, dag NonTiedIns, string OpcodeStr,
 257                                 string AttSrcAsm, string IntelSrcAsm,
 258                                 dag RHS> :
 259    AVX512_maskable_common<O, F, _, Outs,
 260                           !con((ins _.RC:$src1), NonTiedIns),
 261                           !con((ins _.RC:$src1, _.KRCWM:$mask), NonTiedIns),
 262                           !con((ins _.RC:$src1, _.KRCWM:$mask), NonTiedIns),
 263                           OpcodeStr, AttSrcAsm, IntelSrcAsm, RHS,
 264                           (vselect _.KRCWM:$mask, RHS, _.RC:$src1)>;
 265
 266
 267 multiclass AVX512_maskable_in_asm<bits<8> O, Format F, X86VectorVTInfo _,
 268                                   dag Outs, dag Ins,
 269                                   string OpcodeStr,
 270                                   string AttSrcAsm, string IntelSrcAsm,
 271                                   list<dag> Pattern> :
 272    AVX512_maskable_custom<O, F, Outs, Ins,
 273                           !con((ins _.RC:$src0, _.KRCWM:$mask), Ins),
 274                           !con((ins _.KRCWM:$mask), Ins),
 275                           OpcodeStr, AttSrcAsm, IntelSrcAsm, Pattern, [], [], "",
 276                           "$src0 = $dst">;
 277
 278 // Bitcasts between 512-bit vector types. Return the original type since
 279 // no instruction is needed for the conversion
 280 let Predicates = [HasAVX512] in {
 281   def : Pat<(v8f64  (bitconvert (v8i64 VR512:$src))),  (v8f64 VR512:$src)>;
 282   def : Pat<(v8f64  (bitconvert (v16i32 VR512:$src))), (v8f64 VR512:$src)>;
 283   def : Pat<(v8f64  (bitconvert (v32i16 VR512:$src))),  (v8f64 VR512:$src)>;
 284   def : Pat<(v8f64  (bitconvert (v64i8 VR512:$src))), (v8f64 VR512:$src)>;
 285   def : Pat<(v8f64  (bitconvert (v16f32 VR512:$src))), (v8f64 VR512:$src)>;
 286   def : Pat<(v16f32 (bitconvert (v8i64 VR512:$src))),  (v16f32 VR512:$src)>;
 287   def : Pat<(v16f32 (bitconvert (v16i32 VR512:$src))), (v16f32 VR512:$src)>;
 288   def : Pat<(v16f32 (bitconvert (v32i16 VR512:$src))), (v16f32 VR512:$src)>;
 289   def : Pat<(v16f32 (bitconvert (v64i8 VR512:$src))), (v16f32 VR512:$src)>;
 290   def : Pat<(v16f32 (bitconvert (v8f64 VR512:$src))),  (v16f32 VR512:$src)>;
 291   def : Pat<(v8i64  (bitconvert (v16i32 VR512:$src))), (v8i64 VR512:$src)>;
 292   def : Pat<(v8i64  (bitconvert (v32i16 VR512:$src))), (v8i64 VR512:$src)>;
 293   def : Pat<(v8i64  (bitconvert (v64i8 VR512:$src))), (v8i64 VR512:$src)>;
 294   def : Pat<(v8i64  (bitconvert (v8f64 VR512:$src))),  (v8i64 VR512:$src)>;
 295   def : Pat<(v8i64  (bitconvert (v16f32 VR512:$src))), (v8i64 VR512:$src)>;
 296   def : Pat<(v16i32 (bitconvert (v8i64 VR512:$src))), (v16i32 VR512:$src)>;
 297   def : Pat<(v16i32 (bitconvert (v16f32 VR512:$src))), (v16i32 VR512:$src)>;
 298   def : Pat<(v16i32 (bitconvert (v32i16 VR512:$src))),  (v16i32 VR512:$src)>;
 299   def : Pat<(v16i32 (bitconvert (v64i8 VR512:$src))),  (v16i32 VR512:$src)>;
 300   def : Pat<(v16i32 (bitconvert (v8f64 VR512:$src))),  (v16i32 VR512:$src)>;
 301   def : Pat<(v32i16 (bitconvert (v8i64 VR512:$src))), (v32i16 VR512:$src)>;
 302   def : Pat<(v32i16 (bitconvert (v16i32 VR512:$src))),  (v32i16 VR512:$src)>;
 303   def : Pat<(v32i16 (bitconvert (v64i8 VR512:$src))),  (v32i16 VR512:$src)>;
 304   def : Pat<(v32i16 (bitconvert (v8f64 VR512:$src))),  (v32i16 VR512:$src)>;
 305   def : Pat<(v32i16 (bitconvert (v16f32 VR512:$src))), (v32i16 VR512:$src)>;
 306   def : Pat<(v32i16 (bitconvert (v16f32 VR512:$src))), (v32i16 VR512:$src)>;
 307   def : Pat<(v64i8  (bitconvert (v8i64 VR512:$src))), (v64i8 VR512:$src)>;
 308   def : Pat<(v64i8  (bitconvert (v16i32 VR512:$src))), (v64i8 VR512:$src)>;
 309   def : Pat<(v64i8  (bitconvert (v32i16 VR512:$src))), (v64i8 VR512:$src)>;
 310   def : Pat<(v64i8  (bitconvert (v8f64 VR512:$src))),  (v64i8 VR512:$src)>;
 311   def : Pat<(v64i8  (bitconvert (v16f32 VR512:$src))), (v64i8 VR512:$src)>;
 312
 313   def : Pat<(v2i64 (bitconvert (v4i32 VR128X:$src))), (v2i64 VR128X:$src)>;
 314   def : Pat<(v2i64 (bitconvert (v8i16 VR128X:$src))), (v2i64 VR128X:$src)>;
 315   def : Pat<(v2i64 (bitconvert (v16i8 VR128X:$src))), (v2i64 VR128X:$src)>;
 316   def : Pat<(v2i64 (bitconvert (v2f64 VR128X:$src))), (v2i64 VR128X:$src)>;
 317   def : Pat<(v2i64 (bitconvert (v4f32 VR128X:$src))), (v2i64 VR128X:$src)>;
 318   def : Pat<(v4i32 (bitconvert (v2i64 VR128X:$src))), (v4i32 VR128X:$src)>;
 319   def : Pat<(v4i32 (bitconvert (v8i16 VR128X:$src))), (v4i32 VR128X:$src)>;
 320   def : Pat<(v4i32 (bitconvert (v16i8 VR128X:$src))), (v4i32 VR128X:$src)>;
 321   def : Pat<(v4i32 (bitconvert (v2f64 VR128X:$src))), (v4i32 VR128X:$src)>;
 322   def : Pat<(v4i32 (bitconvert (v4f32 VR128X:$src))), (v4i32 VR128X:$src)>;
 323   def : Pat<(v8i16 (bitconvert (v2i64 VR128X:$src))), (v8i16 VR128X:$src)>;
 324   def : Pat<(v8i16 (bitconvert (v4i32 VR128X:$src))), (v8i16 VR128X:$src)>;
 325   def : Pat<(v8i16 (bitconvert (v16i8 VR128X:$src))), (v8i16 VR128X:$src)>;
 326   def : Pat<(v8i16 (bitconvert (v2f64 VR128X:$src))), (v8i16 VR128X:$src)>;
 327   def : Pat<(v8i16 (bitconvert (v4f32 VR128X:$src))), (v8i16 VR128X:$src)>;
 328   def : Pat<(v16i8 (bitconvert (v2i64 VR128X:$src))), (v16i8 VR128X:$src)>;
 329   def : Pat<(v16i8 (bitconvert (v4i32 VR128X:$src))), (v16i8 VR128X:$src)>;
 330   def : Pat<(v16i8 (bitconvert (v8i16 VR128X:$src))), (v16i8 VR128X:$src)>;
 331   def : Pat<(v16i8 (bitconvert (v2f64 VR128X:$src))), (v16i8 VR128X:$src)>;
 332   def : Pat<(v16i8 (bitconvert (v4f32 VR128X:$src))), (v16i8 VR128X:$src)>;
 333   def : Pat<(v4f32 (bitconvert (v2i64 VR128X:$src))), (v4f32 VR128X:$src)>;
 334   def : Pat<(v4f32 (bitconvert (v4i32 VR128X:$src))), (v4f32 VR128X:$src)>;
 335   def : Pat<(v4f32 (bitconvert (v8i16 VR128X:$src))), (v4f32 VR128X:$src)>;
 336   def : Pat<(v4f32 (bitconvert (v16i8 VR128X:$src))), (v4f32 VR128X:$src)>;
 337   def : Pat<(v4f32 (bitconvert (v2f64 VR128X:$src))), (v4f32 VR128X:$src)>;
 338   def : Pat<(v2f64 (bitconvert (v2i64 VR128X:$src))), (v2f64 VR128X:$src)>;
 339   def : Pat<(v2f64 (bitconvert (v4i32 VR128X:$src))), (v2f64 VR128X:$src)>;
 340   def : Pat<(v2f64 (bitconvert (v8i16 VR128X:$src))), (v2f64 VR128X:$src)>;
 341   def : Pat<(v2f64 (bitconvert (v16i8 VR128X:$src))), (v2f64 VR128X:$src)>;
 342   def : Pat<(v2f64 (bitconvert (v4f32 VR128X:$src))), (v2f64 VR128X:$src)>;
 343
 344 // Bitcasts between 256-bit vector types. Return the original type since
 345 // no instruction is needed for the conversion
 346   def : Pat<(v4f64  (bitconvert (v8f32 VR256X:$src))),  (v4f64 VR256X:$src)>;
 347   def : Pat<(v4f64  (bitconvert (v8i32 VR256X:$src))),  (v4f64 VR256X:$src)>;
 348   def : Pat<(v4f64  (bitconvert (v4i64 VR256X:$src))),  (v4f64 VR256X:$src)>;
 349   def : Pat<(v4f64  (bitconvert (v16i16 VR256X:$src))), (v4f64 VR256X:$src)>;
 350   def : Pat<(v4f64  (bitconvert (v32i8 VR256X:$src))),  (v4f64 VR256X:$src)>;
 351   def : Pat<(v8f32  (bitconvert (v8i32 VR256X:$src))),  (v8f32 VR256X:$src)>;
 352   def : Pat<(v8f32  (bitconvert (v4i64 VR256X:$src))),  (v8f32 VR256X:$src)>;
 353   def : Pat<(v8f32  (bitconvert (v4f64 VR256X:$src))),  (v8f32 VR256X:$src)>;
 354   def : Pat<(v8f32  (bitconvert (v32i8 VR256X:$src))),  (v8f32 VR256X:$src)>;
 355   def : Pat<(v8f32  (bitconvert (v16i16 VR256X:$src))), (v8f32 VR256X:$src)>;
 356   def : Pat<(v4i64  (bitconvert (v8f32 VR256X:$src))),  (v4i64 VR256X:$src)>;
 357   def : Pat<(v4i64  (bitconvert (v8i32 VR256X:$src))),  (v4i64 VR256X:$src)>;
 358   def : Pat<(v4i64  (bitconvert (v4f64 VR256X:$src))),  (v4i64 VR256X:$src)>;
 359   def : Pat<(v4i64  (bitconvert (v32i8 VR256X:$src))),  (v4i64 VR256X:$src)>;
 360   def : Pat<(v4i64  (bitconvert (v16i16 VR256X:$src))), (v4i64 VR256X:$src)>;
 361   def : Pat<(v32i8  (bitconvert (v4f64 VR256X:$src))),  (v32i8 VR256X:$src)>;
 362   def : Pat<(v32i8  (bitconvert (v4i64 VR256X:$src))),  (v32i8 VR256X:$src)>;
 363   def : Pat<(v32i8  (bitconvert (v8f32 VR256X:$src))),  (v32i8 VR256X:$src)>;
 364   def : Pat<(v32i8  (bitconvert (v8i32 VR256X:$src))),  (v32i8 VR256X:$src)>;
 365   def : Pat<(v32i8  (bitconvert (v16i16 VR256X:$src))), (v32i8 VR256X:$src)>;
 366   def : Pat<(v8i32  (bitconvert (v32i8 VR256X:$src))),  (v8i32 VR256X:$src)>;
 367   def : Pat<(v8i32  (bitconvert (v16i16 VR256X:$src))), (v8i32 VR256X:$src)>;
 368   def : Pat<(v8i32  (bitconvert (v8f32 VR256X:$src))),  (v8i32 VR256X:$src)>;
 369   def : Pat<(v8i32  (bitconvert (v4i64 VR256X:$src))),  (v8i32 VR256X:$src)>;
 370   def : Pat<(v8i32  (bitconvert (v4f64 VR256X:$src))),  (v8i32 VR256X:$src)>;
 371   def : Pat<(v16i16 (bitconvert (v8f32 VR256X:$src))),  (v16i16 VR256X:$src)>;
 372   def : Pat<(v16i16 (bitconvert (v8i32 VR256X:$src))),  (v16i16 VR256X:$src)>;
 373   def : Pat<(v16i16 (bitconvert (v4i64 VR256X:$src))),  (v16i16 VR256X:$src)>;
 374   def : Pat<(v16i16 (bitconvert (v4f64 VR256X:$src))),  (v16i16 VR256X:$src)>;
 375   def : Pat<(v16i16 (bitconvert (v32i8 VR256X:$src))),  (v16i16 VR256X:$src)>;
 376 }
 377
 378 //
 379 // AVX-512: VPXOR instruction writes zero to its upper part, it's safe build zeros.
 380 //
 381
 382 let isReMaterializable = 1, isAsCheapAsAMove = 1, canFoldAsLoad = 1,
 383     isPseudo = 1, Predicates = [HasAVX512] in {
 384 def AVX512_512_SET0 : I<0, Pseudo, (outs VR512:$dst), (ins), "",
 385                [(set VR512:$dst, (v16f32 immAllZerosV))]>;
 386 }
 387
 388 let Predicates = [HasAVX512] in {
 389 def : Pat<(v8i64 immAllZerosV), (AVX512_512_SET0)>;
 390 def : Pat<(v16i32 immAllZerosV), (AVX512_512_SET0)>;
 391 def : Pat<(v8f64 immAllZerosV), (AVX512_512_SET0)>;
 392 }
 393
 394 //===----------------------------------------------------------------------===//
 395 // AVX-512 - VECTOR INSERT
 396 //
 397
 398 multiclass vinsert_for_size_no_alt<int Opcode,
 399                                    X86VectorVTInfo From, X86VectorVTInfo To,
 400                                    PatFrag vinsert_insert,
 401                                    SDNodeXForm INSERT_get_vinsert_imm> {
 402   let hasSideEffects = 0, ExeDomain = To.ExeDomain in {
 403     def rr : AVX512AIi8<Opcode, MRMSrcReg, (outs VR512:$dst),
 404                (ins VR512:$src1, From.RC:$src2, u8imm:$src3),
 405                "vinsert" # From.EltTypeName # "x" # From.NumElts #
 406                                                 "\t{$src3, $src2, $src1, $dst|"
 407                                                    "$dst, $src1, $src2, $src3}",
 408                [(set To.RC:$dst, (vinsert_insert:$src3 (To.VT VR512:$src1),
 409                                                        (From.VT From.RC:$src2),
 410                                                        (iPTR imm)))]>,
 411              EVEX_4V, EVEX_V512;
 412
 413     let mayLoad = 1 in
 414     def rm : AVX512AIi8<Opcode, MRMSrcMem, (outs VR512:$dst),
 415                (ins VR512:$src1, From.MemOp:$src2, u8imm:$src3),
 416                "vinsert" # From.EltTypeName # "x" # From.NumElts #
 417                                                 "\t{$src3, $src2, $src1, $dst|"
 418                                                    "$dst, $src1, $src2, $src3}",
 419                []>,
 420              EVEX_4V, EVEX_V512, EVEX_CD8<From.EltSize, From.CD8TupleForm>;
 421   }
 422 }
 423
 424 multiclass vinsert_for_size<int Opcode,
 425                             X86VectorVTInfo From, X86VectorVTInfo To,
 426                             X86VectorVTInfo AltFrom, X86VectorVTInfo AltTo,
 427                             PatFrag vinsert_insert,
 428                             SDNodeXForm INSERT_get_vinsert_imm> :
 429   vinsert_for_size_no_alt<Opcode, From, To,
 430                           vinsert_insert, INSERT_get_vinsert_imm> {
 431   // Codegen pattern with the alternative types, e.g. v2i64 -> v8i64 for
 432   // vinserti32x4.  Only add this if 64x2 and friends are not supported
 433   // natively via AVX512DQ.
 434   let Predicates = [NoDQI] in
 435     def : Pat<(vinsert_insert:$ins
 436                  (AltTo.VT VR512:$src1), (AltFrom.VT From.RC:$src2), (iPTR imm)),
 437               (AltTo.VT (!cast<Instruction>(NAME # From.EltSize # "x4rr")
 438                             VR512:$src1, From.RC:$src2,
 439                             (INSERT_get_vinsert_imm VR512:$ins)))>;
 440 }
 441
 442 multiclass vinsert_for_type<ValueType EltVT32, int Opcode128,
 443                             ValueType EltVT64, int Opcode256> {
 444   defm NAME # "32x4" : vinsert_for_size<Opcode128,
 445                                  X86VectorVTInfo< 4, EltVT32, VR128X>,
 446                                  X86VectorVTInfo<16, EltVT32, VR512>,
 447                                  X86VectorVTInfo< 2, EltVT64, VR128X>,
 448                                  X86VectorVTInfo< 8, EltVT64, VR512>,
 449                                  vinsert128_insert,
 450                                  INSERT_get_vinsert128_imm>;
 451   let Predicates = [HasDQI] in
 452     defm NAME # "64x2" : vinsert_for_size_no_alt<Opcode128,
 453                                  X86VectorVTInfo< 2, EltVT64, VR128X>,
 454                                  X86VectorVTInfo< 8, EltVT64, VR512>,
 455                                  vinsert128_insert,
 456                                  INSERT_get_vinsert128_imm>, VEX_W;
 457   defm NAME # "64x4" : vinsert_for_size<Opcode256,
 458                                  X86VectorVTInfo< 4, EltVT64, VR256X>,
 459                                  X86VectorVTInfo< 8, EltVT64, VR512>,
 460                                  X86VectorVTInfo< 8, EltVT32, VR256>,
 461                                  X86VectorVTInfo<16, EltVT32, VR512>,
 462                                  vinsert256_insert,
 463                                  INSERT_get_vinsert256_imm>, VEX_W;
 464   let Predicates = [HasDQI] in
 465     defm NAME # "32x8" : vinsert_for_size_no_alt<Opcode256,
 466                                  X86VectorVTInfo< 8, EltVT32, VR256X>,
 467                                  X86VectorVTInfo<16, EltVT32, VR512>,
 468                                  vinsert256_insert,
 469                                  INSERT_get_vinsert256_imm>;
 470 }
 471
 472 defm VINSERTF : vinsert_for_type<f32, 0x18, f64, 0x1a>;
 473 defm VINSERTI : vinsert_for_type<i32, 0x38, i64, 0x3a>;
 474
 475 // vinsertps - insert f32 to XMM
 476 def VINSERTPSzrr : AVX512AIi8<0x21, MRMSrcReg, (outs VR128X:$dst),
 477       (ins VR128X:$src1, VR128X:$src2, u8imm:$src3),
 478       "vinsertps\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 479       [(set VR128X:$dst, (X86insertps VR128X:$src1, VR128X:$src2, imm:$src3))]>,
 480       EVEX_4V;
 481 def VINSERTPSzrm: AVX512AIi8<0x21, MRMSrcMem, (outs VR128X:$dst),
 482       (ins VR128X:$src1, f32mem:$src2, u8imm:$src3),
 483       "vinsertps\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 484       [(set VR128X:$dst, (X86insertps VR128X:$src1,
 485                           (v4f32 (scalar_to_vector (loadf32 addr:$src2))),
 486                           imm:$src3))]>, EVEX_4V, EVEX_CD8<32, CD8VT1>;
 487
 488 //===----------------------------------------------------------------------===//
 489 // AVX-512 VECTOR EXTRACT
 490 //---
 491
 492 multiclass vextract_for_size<int Opcode,
 493                              X86VectorVTInfo From, X86VectorVTInfo To,
 494                              X86VectorVTInfo AltFrom, X86VectorVTInfo AltTo,
 495                              PatFrag vextract_extract,
 496                              SDNodeXForm EXTRACT_get_vextract_imm> {
 497   let hasSideEffects = 0, ExeDomain = To.ExeDomain in {
 498     defm rr : AVX512_maskable_in_asm<Opcode, MRMDestReg, To, (outs To.RC:$dst),
 499                 (ins VR512:$src1, u8imm:$idx),
 500                 "vextract" # To.EltTypeName # "x4",
 501                 "$idx, $src1", "$src1, $idx",
 502                 [(set To.RC:$dst, (vextract_extract:$idx (From.VT VR512:$src1),
 503                                                          (iPTR imm)))]>,
 504               AVX512AIi8Base, EVEX, EVEX_V512;
 505     let mayStore = 1 in
 506     def rm : AVX512AIi8<Opcode, MRMDestMem, (outs),
 507             (ins To.MemOp:$dst, VR512:$src1, u8imm:$src2),
 508             "vextract" # To.EltTypeName # "x4\t{$src2, $src1, $dst|"
 509                                                "$dst, $src1, $src2}",
 510             []>, EVEX, EVEX_V512, EVEX_CD8<To.EltSize, CD8VT4>;
 511   }
 512
 513   // Codegen pattern with the alternative types, e.g. v8i64 -> v2i64 for
 514   // vextracti32x4
 515   def : Pat<(vextract_extract:$ext (AltFrom.VT VR512:$src1), (iPTR imm)),
 516             (AltTo.VT (!cast<Instruction>(NAME # To.EltSize # "x4rr")
 517                           VR512:$src1,
 518                           (EXTRACT_get_vextract_imm To.RC:$ext)))>;
 519
 520   // A 128/256-bit subvector extract from the first 512-bit vector position is
 521   // a subregister copy that needs no instruction.
 522   def : Pat<(To.VT (extract_subvector (From.VT VR512:$src), (iPTR 0))),
 523             (To.VT
 524                (EXTRACT_SUBREG (From.VT VR512:$src), To.SubRegIdx))>;
 525
 526   // And for the alternative types.
 527   def : Pat<(AltTo.VT (extract_subvector (AltFrom.VT VR512:$src), (iPTR 0))),
 528             (AltTo.VT
 529                (EXTRACT_SUBREG (AltFrom.VT VR512:$src), AltTo.SubRegIdx))>;
 530
 531   // Intrinsic call with masking.
 532   def : Pat<(!cast<Intrinsic>("int_x86_avx512_mask_vextract" # To.EltTypeName #
 533                               "x4_512")
 534                 VR512:$src1, (iPTR imm:$idx), To.RC:$src0, GR8:$mask),
 535             (!cast<Instruction>(NAME # To.EltSize # "x4rrk") To.RC:$src0,
 536                 (v4i1 (COPY_TO_REGCLASS GR8:$mask, VK4WM)),
 537                 VR512:$src1, imm:$idx)>;
 538
 539   // Intrinsic call with zero-masking.
 540   def : Pat<(!cast<Intrinsic>("int_x86_avx512_mask_vextract" # To.EltTypeName #
 541                               "x4_512")
 542                 VR512:$src1, (iPTR imm:$idx), To.ImmAllZerosV, GR8:$mask),
 543             (!cast<Instruction>(NAME # To.EltSize # "x4rrkz")
 544                 (v4i1 (COPY_TO_REGCLASS GR8:$mask, VK4WM)),
 545                 VR512:$src1, imm:$idx)>;
 546
 547   // Intrinsic call without masking.
 548   def : Pat<(!cast<Intrinsic>("int_x86_avx512_mask_vextract" # To.EltTypeName #
 549                               "x4_512")
 550                 VR512:$src1, (iPTR imm:$idx), To.ImmAllZerosV, (i8 -1)),
 551             (!cast<Instruction>(NAME # To.EltSize # "x4rr")
 552                 VR512:$src1, imm:$idx)>;
 553 }
 554
 555 multiclass vextract_for_type<ValueType EltVT32, int Opcode32,
 556                              ValueType EltVT64, int Opcode64> {
 557   defm NAME # "32x4" : vextract_for_size<Opcode32,
 558                                  X86VectorVTInfo<16, EltVT32, VR512>,
 559                                  X86VectorVTInfo< 4, EltVT32, VR128X>,
 560                                  X86VectorVTInfo< 8, EltVT64, VR512>,
 561                                  X86VectorVTInfo< 2, EltVT64, VR128X>,
 562                                  vextract128_extract,
 563                                  EXTRACT_get_vextract128_imm>;
 564   defm NAME # "64x4" : vextract_for_size<Opcode64,
 565                                  X86VectorVTInfo< 8, EltVT64, VR512>,
 566                                  X86VectorVTInfo< 4, EltVT64, VR256X>,
 567                                  X86VectorVTInfo<16, EltVT32, VR512>,
 568                                  X86VectorVTInfo< 8, EltVT32, VR256>,
 569                                  vextract256_extract,
 570                                  EXTRACT_get_vextract256_imm>, VEX_W;
 571 }
 572
 573 defm VEXTRACTF : vextract_for_type<f32, 0x19, f64, 0x1b>;
 574 defm VEXTRACTI : vextract_for_type<i32, 0x39, i64, 0x3b>;
 575
 576 // A 128-bit subvector insert to the first 512-bit vector position
 577 // is a subregister copy that needs no instruction.
 578 def : Pat<(insert_subvector undef, (v2i64 VR128X:$src), (iPTR 0)),
 579           (INSERT_SUBREG (v8i64 (IMPLICIT_DEF)),
 580           (INSERT_SUBREG (v4i64 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
 581           sub_ymm)>;
 582 def : Pat<(insert_subvector undef, (v2f64 VR128X:$src), (iPTR 0)),
 583           (INSERT_SUBREG (v8f64 (IMPLICIT_DEF)),
 584           (INSERT_SUBREG (v4f64 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
 585           sub_ymm)>;
 586 def : Pat<(insert_subvector undef, (v4i32 VR128X:$src), (iPTR 0)),
 587           (INSERT_SUBREG (v16i32 (IMPLICIT_DEF)),
 588           (INSERT_SUBREG (v8i32 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
 589           sub_ymm)>;
 590 def : Pat<(insert_subvector undef, (v4f32 VR128X:$src), (iPTR 0)),
 591           (INSERT_SUBREG (v16f32 (IMPLICIT_DEF)),
 592           (INSERT_SUBREG (v8f32 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
 593           sub_ymm)>;
 594
 595 def : Pat<(insert_subvector undef, (v4i64 VR256X:$src), (iPTR 0)),
 596           (INSERT_SUBREG (v8i64 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
 597 def : Pat<(insert_subvector undef, (v4f64 VR256X:$src), (iPTR 0)),
 598           (INSERT_SUBREG (v8f64 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
 599 def : Pat<(insert_subvector undef, (v8i32 VR256X:$src), (iPTR 0)),
 600           (INSERT_SUBREG (v16i32 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
 601 def : Pat<(insert_subvector undef, (v8f32 VR256X:$src), (iPTR 0)),
 602           (INSERT_SUBREG (v16f32 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
 603
 604 // vextractps - extract 32 bits from XMM
 605 def VEXTRACTPSzrr : AVX512AIi8<0x17, MRMDestReg, (outs GR32:$dst),
 606       (ins VR128X:$src1, u8imm:$src2),
 607       "vextractps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 608       [(set GR32:$dst, (extractelt (bc_v4i32 (v4f32 VR128X:$src1)), imm:$src2))]>,
 609       EVEX;
 610
 611 def VEXTRACTPSzmr : AVX512AIi8<0x17, MRMDestMem, (outs),
 612       (ins f32mem:$dst, VR128X:$src1, u8imm:$src2),
 613       "vextractps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 614       [(store (extractelt (bc_v4i32 (v4f32 VR128X:$src1)), imm:$src2),
 615                           addr:$dst)]>, EVEX, EVEX_CD8<32, CD8VT1>;
 616
 617 //===---------------------------------------------------------------------===//
 618 // AVX-512 BROADCAST
 619 //---
 620 multiclass avx512_fp_broadcast<bits<8> opc, SDNode OpNode, RegisterClass SrcRC,
 621                               ValueType svt, X86VectorVTInfo _> {
 622   defm r : AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
 623                    (ins SrcRC:$src), "vbroadcast"## !subst("p", "s", _.Suffix),
 624                    "$src", "$src", (_.VT (OpNode (svt SrcRC:$src)))>,
 625                    T8PD, EVEX;
 626
 627   let mayLoad = 1 in {
 628     defm m : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
 629                      (ins _.ScalarMemOp:$src),
 630                      "vbroadcast"##!subst("p", "s", _.Suffix), "$src", "$src",
 631                      (_.VT (OpNode (_.ScalarLdFrag addr:$src)))>,
 632                      T8PD, EVEX;
 633   }
 634 }
 635
 636 multiclass avx512_fp_broadcast_vl<bits<8> opc, SDNode OpNode,
 637                                   AVX512VLVectorVTInfo _> {
 638   defm Z  : avx512_fp_broadcast<opc, OpNode, VR128X, _.info128.VT, _.info512>,
 639                              EVEX_V512;
 640
 641   let Predicates = [HasVLX] in {
 642     defm Z256  : avx512_fp_broadcast<opc, OpNode, VR128X, _.info128.VT, _.info256>,
 643                                   EVEX_V256;
 644   }
 645 }
 646
 647 let ExeDomain = SSEPackedSingle in {
 648   defm VBROADCASTSS  : avx512_fp_broadcast_vl<0x18, X86VBroadcast,
 649                               avx512vl_f32_info>, EVEX_CD8<32, CD8VT1>;
 650    let Predicates = [HasVLX] in {
 651      defm VBROADCASTSSZ128  : avx512_fp_broadcast<0x18, X86VBroadcast, VR128X,
 652                                      v4f32, v4f32x_info>, EVEX_V128,
 653                                      EVEX_CD8<32, CD8VT1>;
 654    }
 655 }
 656
 657 let ExeDomain = SSEPackedDouble in {
 658   defm VBROADCASTSD  : avx512_fp_broadcast_vl<0x19, X86VBroadcast,
 659                               avx512vl_f64_info>, VEX_W, EVEX_CD8<64, CD8VT1>;
 660 }
 661
 662 // avx512_broadcast_pat introduces patterns for broadcast with a scalar argument.
 663 // Later, we can canonize broadcast instructions before ISel phase and
 664 // eliminate additional patterns on ISel.
 665 // SrcRC_v and SrcRC_s are RegisterClasses for vector and scalar
 666 // representations of source
 667 multiclass avx512_broadcast_pat<string InstName, SDNode OpNode,
 668                                 X86VectorVTInfo _, RegisterClass SrcRC_v,
 669                                 RegisterClass SrcRC_s> {
 670   def : Pat<(_.VT (OpNode  (_.EltVT SrcRC_s:$src))),
 671             (!cast<Instruction>(InstName##"r")
 672               (COPY_TO_REGCLASS SrcRC_s:$src, SrcRC_v))>;
 673
 674   let AddedComplexity = 30 in {
 675     def : Pat<(_.VT (vselect _.KRCWM:$mask,
 676                 (OpNode (_.EltVT SrcRC_s:$src)), _.RC:$src0)),
 677               (!cast<Instruction>(InstName##"rk") _.RC:$src0, _.KRCWM:$mask,
 678                 (COPY_TO_REGCLASS SrcRC_s:$src, SrcRC_v))>;
 679
 680     def : Pat<(_.VT(vselect _.KRCWM:$mask,
 681                 (OpNode (_.EltVT SrcRC_s:$src)), _.ImmAllZerosV)),
 682               (!cast<Instruction>(InstName##"rkz") _.KRCWM:$mask,
 683                 (COPY_TO_REGCLASS SrcRC_s:$src, SrcRC_v))>;
 684   }
 685 }
 686
 687 defm : avx512_broadcast_pat<"VBROADCASTSSZ", X86VBroadcast, v16f32_info,
 688                             VR128X, FR32X>;
 689 defm : avx512_broadcast_pat<"VBROADCASTSDZ", X86VBroadcast, v8f64_info,
 690                             VR128X, FR64X>;
 691
 692 let Predicates = [HasVLX] in {
 693   defm : avx512_broadcast_pat<"VBROADCASTSSZ256", X86VBroadcast,
 694                               v8f32x_info, VR128X, FR32X>;
 695   defm : avx512_broadcast_pat<"VBROADCASTSSZ128", X86VBroadcast,
 696                               v4f32x_info, VR128X, FR32X>;
 697   defm : avx512_broadcast_pat<"VBROADCASTSDZ256", X86VBroadcast,
 698                               v4f64x_info, VR128X, FR64X>;
 699 }
 700
 701 def : Pat<(v16f32 (X86VBroadcast (loadf32 addr:$src))),
 702           (VBROADCASTSSZm addr:$src)>;
 703 def : Pat<(v8f64 (X86VBroadcast (loadf64 addr:$src))),
 704           (VBROADCASTSDZm addr:$src)>;
 705
 706 def : Pat<(int_x86_avx512_vbroadcast_ss_512 addr:$src),
 707           (VBROADCASTSSZm addr:$src)>;
 708 def : Pat<(int_x86_avx512_vbroadcast_sd_512 addr:$src),
 709           (VBROADCASTSDZm addr:$src)>;
 710
 711 multiclass avx512_int_broadcast_reg<bits<8> opc, X86VectorVTInfo _,
 712                                     RegisterClass SrcRC> {
 713   defm r : AVX512_maskable_in_asm<opc, MRMSrcReg, _, (outs _.RC:$dst),
 714                            (ins SrcRC:$src),  "vpbroadcast"##_.Suffix,
 715                            "$src", "$src", []>, T8PD, EVEX;
 716 }
 717
 718 multiclass avx512_int_broadcast_reg_vl<bits<8> opc, AVX512VLVectorVTInfo _,
 719                                        RegisterClass SrcRC, Predicate prd> {
 720   let Predicates = [prd] in
 721     defm Z : avx512_int_broadcast_reg<opc, _.info512, SrcRC>, EVEX_V512;
 722   let Predicates = [prd, HasVLX] in {
 723     defm Z256 : avx512_int_broadcast_reg<opc, _.info256, SrcRC>, EVEX_V256;
 724     defm Z128 : avx512_int_broadcast_reg<opc, _.info128, SrcRC>, EVEX_V128;
 725   }
 726 }
 727
 728 defm VPBROADCASTBr : avx512_int_broadcast_reg_vl<0x7A, avx512vl_i8_info, GR32,
 729                                                  HasBWI>;
 730 defm VPBROADCASTWr : avx512_int_broadcast_reg_vl<0x7B, avx512vl_i16_info, GR32,
 731                                                  HasBWI>;
 732 defm VPBROADCASTDr : avx512_int_broadcast_reg_vl<0x7C, avx512vl_i32_info, GR32,
 733                                                  HasAVX512>;
 734 defm VPBROADCASTQr : avx512_int_broadcast_reg_vl<0x7C, avx512vl_i64_info, GR64,
 735                                                  HasAVX512>, VEX_W;
 736
 737 def : Pat <(v16i32 (X86vzext VK16WM:$mask)),
 738            (VPBROADCASTDrZrkz VK16WM:$mask, (i32 (MOV32ri 0x1)))>;
 739
 740 def : Pat <(v8i64 (X86vzext VK8WM:$mask)),
 741            (VPBROADCASTQrZrkz VK8WM:$mask, (i64 (MOV64ri 0x1)))>;
 742
 743 def : Pat<(v16i32 (X86VBroadcast (i32 GR32:$src))),
 744         (VPBROADCASTDrZr GR32:$src)>;
 745 def : Pat<(v16i32 (X86VBroadcastm VK16WM:$mask, (i32 GR32:$src))),
 746         (VPBROADCASTDrZrkz VK16WM:$mask, GR32:$src)>;
 747 def : Pat<(v8i64 (X86VBroadcast (i64 GR64:$src))),
 748         (VPBROADCASTQrZr GR64:$src)>;
 749 def : Pat<(v8i64 (X86VBroadcastm VK8WM:$mask, (i64 GR64:$src))),
 750         (VPBROADCASTQrZrkz VK8WM:$mask, GR64:$src)>;
 751
 752 def : Pat<(v16i32 (int_x86_avx512_pbroadcastd_i32_512 (i32 GR32:$src))),
 753         (VPBROADCASTDrZr GR32:$src)>;
 754 def : Pat<(v8i64 (int_x86_avx512_pbroadcastq_i64_512 (i64 GR64:$src))),
 755         (VPBROADCASTQrZr GR64:$src)>;
 756
 757 def : Pat<(v16i32 (int_x86_avx512_mask_pbroadcast_d_gpr_512 (i32 GR32:$src),
 758                    (v16i32 immAllZerosV), (i16 GR16:$mask))),
 759           (VPBROADCASTDrZrkz (COPY_TO_REGCLASS GR16:$mask, VK16WM), GR32:$src)>;
 760 def : Pat<(v8i64 (int_x86_avx512_mask_pbroadcast_q_gpr_512 (i64 GR64:$src),
 761                    (bc_v8i64 (v16i32 immAllZerosV)), (i8 GR8:$mask))),
 762           (VPBROADCASTQrZrkz (COPY_TO_REGCLASS GR8:$mask, VK8WM), GR64:$src)>;
 763
 764 multiclass avx512_int_broadcast_rm<bits<8> opc, string OpcodeStr,
 765                           X86MemOperand x86memop, PatFrag ld_frag,
 766                           RegisterClass DstRC, ValueType OpVT, ValueType SrcVT,
 767                           RegisterClass KRC> {
 768   def rr : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst), (ins VR128X:$src),
 769                   !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
 770                   [(set DstRC:$dst,
 771                     (OpVT (X86VBroadcast (SrcVT VR128X:$src))))]>, EVEX;
 772   def krr : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst), (ins KRC:$mask,
 773                                                          VR128X:$src),
 774                     !strconcat(OpcodeStr,
 775                     "\t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
 776                     [(set DstRC:$dst,
 777                       (OpVT (X86VBroadcastm KRC:$mask, (SrcVT VR128X:$src))))]>,
 778                     EVEX, EVEX_KZ;
 779   let mayLoad = 1 in {
 780   def rm : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
 781                   !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
 782                   [(set DstRC:$dst,
 783                     (OpVT (X86VBroadcast (ld_frag addr:$src))))]>, EVEX;
 784   def krm : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst), (ins KRC:$mask,
 785                                                          x86memop:$src),
 786                   !strconcat(OpcodeStr,
 787                       "\t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
 788                   [(set DstRC:$dst, (OpVT (X86VBroadcastm KRC:$mask,
 789                                      (ld_frag addr:$src))))]>, EVEX, EVEX_KZ;
 790   }
 791 }
 792
 793 defm VPBROADCASTDZ  : avx512_int_broadcast_rm<0x58, "vpbroadcastd", i32mem,
 794                       loadi32, VR512, v16i32, v4i32, VK16WM>,
 795                       EVEX_V512, EVEX_CD8<32, CD8VT1>;
 796 defm VPBROADCASTQZ  : avx512_int_broadcast_rm<0x59, "vpbroadcastq", i64mem,
 797                       loadi64, VR512, v8i64, v2i64, VK8WM>,  EVEX_V512, VEX_W,
 798                       EVEX_CD8<64, CD8VT1>;
 799
 800 multiclass avx512_int_subvec_broadcast_rm<bits<8> opc, string OpcodeStr,
 801                           X86MemOperand x86memop, PatFrag ld_frag,
 802                           RegisterClass KRC> {
 803   let mayLoad = 1 in {
 804   def rm : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst), (ins x86memop:$src),
 805                   !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
 806                   []>, EVEX;
 807   def krm : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst), (ins KRC:$mask,
 808                                                          x86memop:$src),
 809                   !strconcat(OpcodeStr,
 810                       "\t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
 811                   []>, EVEX, EVEX_KZ;
 812   }
 813 }
 814
 815 defm VBROADCASTI32X4 : avx512_int_subvec_broadcast_rm<0x5a, "vbroadcasti32x4",
 816                        i128mem, loadv2i64, VK16WM>,
 817                        EVEX_V512, EVEX_CD8<32, CD8VT4>;
 818 defm VBROADCASTI64X4 : avx512_int_subvec_broadcast_rm<0x5b, "vbroadcasti64x4",
 819                        i256mem, loadv4i64, VK16WM>, VEX_W,
 820                        EVEX_V512, EVEX_CD8<64, CD8VT4>;
 821
 822 def : Pat<(v16i32 (int_x86_avx512_pbroadcastd_512 (v4i32 VR128X:$src))),
 823           (VPBROADCASTDZrr VR128X:$src)>;
 824 def : Pat<(v8i64 (int_x86_avx512_pbroadcastq_512 (v2i64 VR128X:$src))),
 825           (VPBROADCASTQZrr VR128X:$src)>;
 826
 827 def : Pat<(v16f32 (X86VBroadcast (v16f32 VR512:$src))),
 828           (VBROADCASTSSZr (EXTRACT_SUBREG (v16f32 VR512:$src), sub_xmm))>;
 829 def : Pat<(v8f64 (X86VBroadcast (v8f64 VR512:$src))),
 830           (VBROADCASTSDZr (EXTRACT_SUBREG (v8f64 VR512:$src), sub_xmm))>;
 831
 832 def : Pat<(v16i32 (X86VBroadcast (v16i32 VR512:$src))),
 833           (VPBROADCASTDZrr (EXTRACT_SUBREG (v16i32 VR512:$src), sub_xmm))>;
 834 def : Pat<(v8i64 (X86VBroadcast (v8i64 VR512:$src))),
 835           (VPBROADCASTQZrr (EXTRACT_SUBREG (v8i64 VR512:$src), sub_xmm))>;
 836
 837 def : Pat<(v16f32 (int_x86_avx512_vbroadcast_ss_ps_512 (v4f32 VR128X:$src))),
 838           (VBROADCASTSSZr VR128X:$src)>;
 839 def : Pat<(v8f64 (int_x86_avx512_vbroadcast_sd_pd_512 (v2f64 VR128X:$src))),
 840           (VBROADCASTSDZr VR128X:$src)>;
 841
 842 // Provide fallback in case the load node that is used in the patterns above
 843 // is used by additional users, which prevents the pattern selection.
 844 def : Pat<(v16f32 (X86VBroadcast FR32X:$src)),
 845           (VBROADCASTSSZr (COPY_TO_REGCLASS FR32X:$src, VR128X))>;
 846 def : Pat<(v8f64 (X86VBroadcast FR64X:$src)),
 847           (VBROADCASTSDZr (COPY_TO_REGCLASS FR64X:$src, VR128X))>;
 848
 849
 850 let Predicates = [HasAVX512] in {
 851 def : Pat<(v8i32 (X86VBroadcastm (v8i1 VK8WM:$mask), (loadi32 addr:$src))),
 852            (EXTRACT_SUBREG
 853               (v16i32 (VPBROADCASTDZkrm (COPY_TO_REGCLASS VK8WM:$mask, VK16WM),
 854                        addr:$src)), sub_ymm)>;
 855 }
 856 //===----------------------------------------------------------------------===//
 857 // AVX-512 BROADCAST MASK TO VECTOR REGISTER
 858 //---
 859
 860 multiclass avx512_mask_broadcast<bits<8> opc, string OpcodeStr,
 861                        RegisterClass KRC> {
 862 let Predicates = [HasCDI] in
 863 def Zrr : AVX512XS8I<opc, MRMSrcReg, (outs VR512:$dst), (ins KRC:$src),
 864                   !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
 865                   []>, EVEX, EVEX_V512;
 866
 867 let Predicates = [HasCDI, HasVLX] in {
 868 def Z128rr : AVX512XS8I<opc, MRMSrcReg, (outs VR128:$dst), (ins KRC:$src),
 869                   !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
 870                   []>, EVEX, EVEX_V128;
 871 def Z256rr : AVX512XS8I<opc, MRMSrcReg, (outs VR256:$dst), (ins KRC:$src),
 872                   !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
 873                   []>, EVEX, EVEX_V256;
 874 }
 875 }
 876
 877 let Predicates = [HasCDI] in {
 878 defm VPBROADCASTMW2D : avx512_mask_broadcast<0x3A, "vpbroadcastmw2d",
 879                                              VK16>;
 880 defm VPBROADCASTMB2Q : avx512_mask_broadcast<0x2A, "vpbroadcastmb2q",
 881                                              VK8>, VEX_W;
 882 }
 883
 884 //===----------------------------------------------------------------------===//
 885 // AVX-512 - VPERM
 886 //
 887 // -- immediate form --
 888 multiclass avx512_perm_imm<bits<8> opc, string OpcodeStr, SDNode OpNode,
 889                            X86VectorVTInfo _> {
 890   let ExeDomain = _.ExeDomain in {
 891   def ri : AVX512AIi8<opc, MRMSrcReg, (outs _.RC:$dst),
 892                      (ins _.RC:$src1, u8imm:$src2),
 893                      !strconcat(OpcodeStr,
 894                          "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 895                      [(set _.RC:$dst,
 896                        (_.VT (OpNode _.RC:$src1, (i8 imm:$src2))))]>,
 897                      EVEX;
 898   def mi : AVX512AIi8<opc, MRMSrcMem, (outs _.RC:$dst),
 899                      (ins _.MemOp:$src1, u8imm:$src2),
 900                      !strconcat(OpcodeStr,
 901                          "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 902                      [(set _.RC:$dst,
 903                        (_.VT (OpNode (_.LdFrag addr:$src1),
 904                               (i8 imm:$src2))))]>,
 905            EVEX, EVEX_CD8<_.EltSize, CD8VF>;
 906 }
 907 }
 908
 909 multiclass avx512_permil<bits<8> OpcImm, bits<8> OpcVar, X86VectorVTInfo _,
 910                          X86VectorVTInfo Ctrl> :
 911      avx512_perm_imm<OpcImm, "vpermil" # _.Suffix, X86VPermilpi, _> {
 912   let ExeDomain = _.ExeDomain in {
 913     def rr : AVX5128I<OpcVar, MRMSrcReg, (outs _.RC:$dst),
 914                      (ins _.RC:$src1, _.RC:$src2),
 915                      !strconcat("vpermil" # _.Suffix,
 916                          "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 917                      [(set _.RC:$dst,
 918                          (_.VT (X86VPermilpv _.RC:$src1,
 919                                   (Ctrl.VT Ctrl.RC:$src2))))]>,
 920              EVEX_4V;
 921     def rm : AVX5128I<OpcVar, MRMSrcMem, (outs _.RC:$dst),
 922                      (ins _.RC:$src1, Ctrl.MemOp:$src2),
 923                      !strconcat("vpermil" # _.Suffix,
 924                          "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 925                      [(set _.RC:$dst,
 926                          (_.VT (X86VPermilpv _.RC:$src1,
 927                                   (Ctrl.VT (Ctrl.LdFrag addr:$src2)))))]>,
 928              EVEX_4V;
 929   }
 930 }
 931
 932 defm VPERMQZ :    avx512_perm_imm<0x00, "vpermq", X86VPermi, v8i64_info>,
 933                   EVEX_V512, VEX_W;
 934 defm VPERMPDZ :   avx512_perm_imm<0x01, "vpermpd", X86VPermi, v8f64_info>,
 935                   EVEX_V512, VEX_W;
 936
 937 defm VPERMILPSZ : avx512_permil<0x04, 0x0C, v16f32_info, v16i32_info>,
 938                   EVEX_V512;
 939 defm VPERMILPDZ : avx512_permil<0x05, 0x0D, v8f64_info, v8i64_info>,
 940                   EVEX_V512, VEX_W;
 941
 942 def : Pat<(v16i32 (X86VPermilpi VR512:$src1, (i8 imm:$imm))),
 943           (VPERMILPSZri VR512:$src1, imm:$imm)>;
 944 def : Pat<(v8i64 (X86VPermilpi VR512:$src1, (i8 imm:$imm))),
 945           (VPERMILPDZri VR512:$src1, imm:$imm)>;
 946
 947 // -- VPERM - register form --
 948 multiclass avx512_perm<bits<8> opc, string OpcodeStr, RegisterClass RC,
 949                      PatFrag mem_frag, X86MemOperand x86memop, ValueType OpVT> {
 950
 951   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
 952                    (ins RC:$src1, RC:$src2),
 953                    !strconcat(OpcodeStr,
 954                        "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 955                    [(set RC:$dst,
 956                      (OpVT (X86VPermv RC:$src1, RC:$src2)))]>, EVEX_4V;
 957
 958   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
 959                    (ins RC:$src1, x86memop:$src2),
 960                    !strconcat(OpcodeStr,
 961                        "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 962                    [(set RC:$dst,
 963                      (OpVT (X86VPermv RC:$src1, (mem_frag addr:$src2))))]>,
 964                      EVEX_4V;
 965 }
 966
 967 defm VPERMDZ   : avx512_perm<0x36, "vpermd",  VR512,  loadv16i32, i512mem,
 968                            v16i32>, EVEX_V512, EVEX_CD8<32, CD8VF>;
 969 defm VPERMQZ   : avx512_perm<0x36, "vpermq",  VR512,  loadv8i64,  i512mem,
 970                            v8i64>,  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 971 let ExeDomain = SSEPackedSingle in
 972 defm VPERMPSZ  : avx512_perm<0x16, "vpermps", VR512,  loadv16f32, f512mem,
 973                            v16f32>, EVEX_V512, EVEX_CD8<32, CD8VF>;
 974 let ExeDomain = SSEPackedDouble in
 975 defm VPERMPDZ  : avx512_perm<0x16, "vpermpd", VR512,  loadv8f64, f512mem,
 976                            v8f64>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 977
 978 // -- VPERM2I - 3 source operands form --
 979 multiclass avx512_perm_3src<bits<8> opc, string OpcodeStr, RegisterClass RC,
 980                           PatFrag mem_frag, X86MemOperand x86memop,
 981                           SDNode OpNode, ValueType OpVT, RegisterClass KRC> {
 982 let Constraints = "$src1 = $dst" in {
 983   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
 984                    (ins RC:$src1, RC:$src2, RC:$src3),
 985                    !strconcat(OpcodeStr,
 986                        "\t{$src3, $src2, $dst|$dst, $src2, $src3}"),
 987                    [(set RC:$dst,
 988                      (OpVT (OpNode RC:$src1, RC:$src2, RC:$src3)))]>,
 989                     EVEX_4V;
 990
 991   def rrk : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
 992                    (ins RC:$src1, KRC:$mask, RC:$src2, RC:$src3),
 993                    !strconcat(OpcodeStr,
 994                        "\t{$src3, $src2, $dst {${mask}}|"
 995                        "$dst {${mask}}, $src2, $src3}"),
 996                    [(set RC:$dst, (OpVT (vselect KRC:$mask,
 997                                            (OpNode RC:$src1, RC:$src2,
 998                                               RC:$src3),
 999                                            RC:$src1)))]>,
1000                     EVEX_4V, EVEX_K;
1001
1002   let AddedComplexity = 30 in // Prefer over VMOV*rrkz Pat<>
1003     def rrkz : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
1004                    (ins RC:$src1, KRC:$mask, RC:$src2, RC:$src3),
1005                    !strconcat(OpcodeStr,
1006                        "\t{$src3, $src2, $dst {${mask}} {z} |",
1007                        "$dst {${mask}} {z}, $src2, $src3}"),
1008                    [(set RC:$dst, (OpVT (vselect KRC:$mask,
1009                                            (OpNode RC:$src1, RC:$src2,
1010                                               RC:$src3),
1011                                            (OpVT (bitconvert
1012                                               (v16i32 immAllZerosV))))))]>,
1013                     EVEX_4V, EVEX_KZ;
1014
1015   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
1016                    (ins RC:$src1, RC:$src2, x86memop:$src3),
1017                    !strconcat(OpcodeStr,
1018                     "\t{$src3, $src2, $dst|$dst, $src2, $src3}"),
1019                    [(set RC:$dst,
1020                      (OpVT (OpNode RC:$src1, RC:$src2,
1021                       (mem_frag addr:$src3))))]>, EVEX_4V;
1022
1023   def rmk : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
1024                    (ins RC:$src1, KRC:$mask, RC:$src2, x86memop:$src3),
1025                    !strconcat(OpcodeStr,
1026                     "\t{$src3, $src2, $dst {${mask}}|"
1027                     "$dst {${mask}}, $src2, $src3}"),
1028                    [(set RC:$dst,
1029                        (OpVT (vselect KRC:$mask,
1030                                       (OpNode RC:$src1, RC:$src2,
1031                                          (mem_frag addr:$src3)),
1032                                       RC:$src1)))]>,
1033                     EVEX_4V, EVEX_K;
1034
1035   let AddedComplexity = 10 in // Prefer over the rrkz variant
1036     def rmkz : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
1037                    (ins RC:$src1, KRC:$mask, RC:$src2, x86memop:$src3),
1038                    !strconcat(OpcodeStr,
1039                     "\t{$src3, $src2, $dst {${mask}} {z}|"
1040                     "$dst {${mask}} {z}, $src2, $src3}"),
1041                    [(set RC:$dst,
1042                      (OpVT (vselect KRC:$mask,
1043                                     (OpNode RC:$src1, RC:$src2,
1044                                             (mem_frag addr:$src3)),
1045                                     (OpVT (bitconvert
1046                                        (v16i32 immAllZerosV))))))]>,
1047                     EVEX_4V, EVEX_KZ;
1048   }
1049 }
1050 defm VPERMI2D  : avx512_perm_3src<0x76, "vpermi2d",  VR512, loadv16i32,
1051                                   i512mem, X86VPermiv3, v16i32, VK16WM>,
1052                  EVEX_V512, EVEX_CD8<32, CD8VF>;
1053 defm VPERMI2Q  : avx512_perm_3src<0x76, "vpermi2q",  VR512, loadv8i64,
1054                                   i512mem, X86VPermiv3, v8i64, VK8WM>,
1055                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
1056 defm VPERMI2PS : avx512_perm_3src<0x77, "vpermi2ps",  VR512, loadv16f32,
1057                                   i512mem, X86VPermiv3, v16f32, VK16WM>,
1058                  EVEX_V512, EVEX_CD8<32, CD8VF>;
1059 defm VPERMI2PD : avx512_perm_3src<0x77, "vpermi2pd",  VR512, loadv8f64,
1060                                   i512mem, X86VPermiv3, v8f64, VK8WM>,
1061                   EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
1062
1063 multiclass avx512_perm_table_3src<bits<8> opc, string Suffix, RegisterClass RC,
1064                           PatFrag mem_frag, X86MemOperand x86memop,
1065                           SDNode OpNode, ValueType OpVT, RegisterClass KRC,
1066                           ValueType MaskVT, RegisterClass MRC> :
1067         avx512_perm_3src<opc, "vpermt2"##Suffix, RC, mem_frag, x86memop, OpNode,
1068                          OpVT, KRC> {
1069   def : Pat<(OpVT (!cast<Intrinsic>("int_x86_avx512_mask_vpermt_"##Suffix##"_512")
1070                      VR512:$idx, VR512:$src1, VR512:$src2, -1)),
1071             (!cast<Instruction>(NAME#rr) VR512:$src1, VR512:$idx, VR512:$src2)>;
1072
1073   def : Pat<(OpVT (!cast<Intrinsic>("int_x86_avx512_mask_vpermt_"##Suffix##"_512")
1074                      VR512:$idx, VR512:$src1, VR512:$src2, MRC:$mask)),
1075             (!cast<Instruction>(NAME#rrk) VR512:$src1,
1076               (MaskVT (COPY_TO_REGCLASS MRC:$mask, KRC)), VR512:$idx, VR512:$src2)>;
1077 }
1078
1079 defm VPERMT2D  : avx512_perm_table_3src<0x7E, "d",  VR512, loadv16i32, i512mem,
1080                                X86VPermv3, v16i32, VK16WM, v16i1, GR16>,
1081                  EVEX_V512, EVEX_CD8<32, CD8VF>;
1082 defm VPERMT2Q  : avx512_perm_table_3src<0x7E, "q",  VR512, loadv8i64, i512mem,
1083                                X86VPermv3, v8i64, VK8WM, v8i1, GR8>,
1084                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
1085 defm VPERMT2PS : avx512_perm_table_3src<0x7F, "ps",  VR512, loadv16f32, i512mem,
1086                                X86VPermv3, v16f32, VK16WM, v16i1, GR16>,
1087                  EVEX_V512, EVEX_CD8<32, CD8VF>;
1088 defm VPERMT2PD : avx512_perm_table_3src<0x7F, "pd",  VR512, loadv8f64, i512mem,
1089                                X86VPermv3, v8f64, VK8WM, v8i1, GR8>,
1090                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
1091
1092 //===----------------------------------------------------------------------===//
1093 // AVX-512 - BLEND using mask
1094 //
1095 multiclass avx512_blendmask<bits<8> opc, string OpcodeStr, X86VectorVTInfo _> {
1096   let ExeDomain = _.ExeDomain in {
1097   def rr : AVX5128I<opc, MRMSrcReg, (outs _.RC:$dst),
1098              (ins _.RC:$src1, _.RC:$src2),
1099              !strconcat(OpcodeStr,
1100              "\t{$src2, $src1, ${dst} |${dst}, $src1, $src2}"),
1101              []>, EVEX_4V;
1102   def rrk : AVX5128I<opc, MRMSrcReg, (outs _.RC:$dst),
1103              (ins _.KRCWM:$mask, _.RC:$src1, _.RC:$src2),
1104              !strconcat(OpcodeStr,
1105              "\t{$src2, $src1, ${dst} {${mask}}|${dst} {${mask}}, $src1, $src2}"),
1106              [(set _.RC:$dst, (X86select _.KRCWM:$mask, (_.VT _.RC:$src1),
1107                  (_.VT _.RC:$src2)))]>, EVEX_4V, EVEX_K;
1108   def rrkz : AVX5128I<opc, MRMSrcReg, (outs _.RC:$dst),
1109              (ins _.KRCWM:$mask, _.RC:$src1, _.RC:$src2),
1110              !strconcat(OpcodeStr,
1111              "\t{$src2, $src1, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src1, $src2}"),
1112              []>, EVEX_4V, EVEX_KZ;
1113   let mayLoad = 1 in {
1114   def rm  : AVX5128I<opc, MRMSrcMem, (outs _.RC:$dst),
1115              (ins _.RC:$src1, _.MemOp:$src2),
1116              !strconcat(OpcodeStr,
1117              "\t{$src2, $src1, ${dst} |${dst},  $src1, $src2}"),
1118              []>, EVEX_4V, EVEX_CD8<_.EltSize, CD8VF>;
1119   def rmk : AVX5128I<opc, MRMSrcMem, (outs _.RC:$dst),
1120              (ins _.KRCWM:$mask, _.RC:$src1, _.MemOp:$src2),
1121              !strconcat(OpcodeStr,
1122              "\t{$src2, $src1, ${dst} {${mask}}|${dst} {${mask}}, $src1, $src2}"),
1123              [(set _.RC:$dst, (X86select _.KRCWM:$mask, (_.VT _.RC:$src1),
1124               (_.VT (bitconvert (_.LdFrag addr:$src2)))))]>,
1125               EVEX_4V, EVEX_K, EVEX_CD8<_.EltSize, CD8VF>;
1126   def rmkz : AVX5128I<opc, MRMSrcMem, (outs _.RC:$dst),
1127              (ins _.KRCWM:$mask, _.RC:$src1, _.MemOp:$src2),
1128              !strconcat(OpcodeStr,
1129              "\t{$src2, $src1, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src1, $src2}"),
1130              []>, EVEX_4V, EVEX_KZ, EVEX_CD8<_.EltSize, CD8VF>;
1131   }
1132   }
1133 }
1134 multiclass avx512_blendmask_rmb<bits<8> opc, string OpcodeStr, X86VectorVTInfo _> {
1135
1136   def rmbk : AVX5128I<opc, MRMSrcMem, (outs _.RC:$dst),
1137       (ins _.KRCWM:$mask, _.RC:$src1, _.ScalarMemOp:$src2),
1138        !strconcat(OpcodeStr,
1139             "\t{${src2}", _.BroadcastStr, ", $src1, $dst {${mask}}|",
1140             "$dst {${mask}}, $src1, ${src2}", _.BroadcastStr, "}"),
1141       [(set _.RC:$dst,(X86select _.KRCWM:$mask, (_.VT _.RC:$src1),
1142                        (X86VBroadcast (_.ScalarLdFrag addr:$src2))))]>,
1143       EVEX_4V, EVEX_K, EVEX_B, EVEX_CD8<_.EltSize, CD8VF>;
1144
1145   def rmb : AVX5128I<opc, MRMSrcMem, (outs _.RC:$dst),
1146       (ins _.RC:$src1, _.ScalarMemOp:$src2),
1147        !strconcat(OpcodeStr,
1148             "\t{${src2}", _.BroadcastStr, ", $src1, $dst|",
1149             "$dst, $src1, ${src2}", _.BroadcastStr, "}"),
1150       []>,  EVEX_4V, EVEX_B, EVEX_CD8<_.EltSize, CD8VF>;
1151
1152 }
1153
1154 multiclass blendmask_dq <bits<8> opc, string OpcodeStr,
1155                                  AVX512VLVectorVTInfo VTInfo> {
1156   defm Z : avx512_blendmask      <opc, OpcodeStr, VTInfo.info512>,
1157            avx512_blendmask_rmb  <opc, OpcodeStr, VTInfo.info512>, EVEX_V512;
1158
1159   let Predicates = [HasVLX] in {
1160     defm Z256 : avx512_blendmask<opc, OpcodeStr, VTInfo.info256>,
1161                 avx512_blendmask_rmb  <opc, OpcodeStr, VTInfo.info256>, EVEX_V256;
1162     defm Z128 : avx512_blendmask<opc, OpcodeStr, VTInfo.info128>,
1163                 avx512_blendmask_rmb  <opc, OpcodeStr, VTInfo.info128>, EVEX_V128;
1164   }
1165 }
1166
1167 multiclass blendmask_bw <bits<8> opc, string OpcodeStr,
1168                          AVX512VLVectorVTInfo VTInfo> {
1169   let Predicates = [HasBWI] in
1170     defm Z : avx512_blendmask    <opc, OpcodeStr, VTInfo.info512>, EVEX_V512;
1171
1172   let Predicates = [HasBWI, HasVLX] in {
1173     defm Z256 : avx512_blendmask <opc, OpcodeStr, VTInfo.info256>, EVEX_V256;
1174     defm Z128 : avx512_blendmask <opc, OpcodeStr, VTInfo.info128>, EVEX_V128;
1175   }
1176 }
1177
1178
1179 defm VBLENDMPS : blendmask_dq <0x65, "vblendmps", avx512vl_f32_info>;
1180 defm VBLENDMPD : blendmask_dq <0x65, "vblendmpd", avx512vl_f64_info>, VEX_W;
1181 defm VPBLENDMD : blendmask_dq <0x64, "vpblendmd", avx512vl_i32_info>;
1182 defm VPBLENDMQ : blendmask_dq <0x64, "vpblendmq", avx512vl_i64_info>, VEX_W;
1183 defm VPBLENDMB : blendmask_bw <0x66, "vpblendmb", avx512vl_i8_info>;
1184 defm VPBLENDMW : blendmask_bw <0x66, "vpblendmw", avx512vl_i16_info>, VEX_W;
1185
1186
1187 let Predicates = [HasAVX512] in {
1188 def : Pat<(v8f32 (vselect (v8i1 VK8WM:$mask), (v8f32 VR256X:$src1),
1189                             (v8f32 VR256X:$src2))),
1190             (EXTRACT_SUBREG
1191               (v16f32 (VBLENDMPSZrrk (COPY_TO_REGCLASS VK8WM:$mask, VK16WM),
1192             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1193             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)))), sub_ymm)>;
1194
1195 def : Pat<(v8i32 (vselect (v8i1 VK8WM:$mask), (v8i32 VR256X:$src1),
1196                             (v8i32 VR256X:$src2))),
1197             (EXTRACT_SUBREG
1198                 (v16i32 (VPBLENDMDZrrk (COPY_TO_REGCLASS VK8WM:$mask, VK16WM),
1199             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1200             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)))), sub_ymm)>;
1201 }
1202 //===----------------------------------------------------------------------===//
1203 // Compare Instructions
1204 //===----------------------------------------------------------------------===//
1205
1206 // avx512_cmp_scalar - AVX512 CMPSS and CMPSD
1207 multiclass avx512_cmp_scalar<RegisterClass RC, X86MemOperand x86memop,
1208                             SDNode OpNode, ValueType VT,
1209                             PatFrag ld_frag, string Suffix> {
1210   def rr : AVX512Ii8<0xC2, MRMSrcReg,
1211                 (outs VK1:$dst), (ins RC:$src1, RC:$src2, AVXCC:$cc),
1212                 !strconcat("vcmp${cc}", Suffix,
1213                            "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1214                 [(set VK1:$dst, (OpNode (VT RC:$src1), RC:$src2, imm:$cc))],
1215                 IIC_SSE_ALU_F32S_RR>, EVEX_4V;
1216   def rm : AVX512Ii8<0xC2, MRMSrcMem,
1217                 (outs VK1:$dst), (ins RC:$src1, x86memop:$src2, AVXCC:$cc),
1218                 !strconcat("vcmp${cc}", Suffix,
1219                            "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1220                 [(set VK1:$dst, (OpNode (VT RC:$src1),
1221                 (ld_frag addr:$src2), imm:$cc))], IIC_SSE_ALU_F32P_RM>, EVEX_4V;
1222   let isAsmParserOnly = 1, hasSideEffects = 0 in {
1223     def rri_alt : AVX512Ii8<0xC2, MRMSrcReg,
1224                (outs VK1:$dst), (ins RC:$src1, RC:$src2, u8imm:$cc),
1225                !strconcat("vcmp", Suffix,
1226                           "\t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}"),
1227                [], IIC_SSE_ALU_F32S_RR>, EVEX_4V;
1228     let mayLoad = 1 in
1229     def rmi_alt : AVX512Ii8<0xC2, MRMSrcMem,
1230                (outs VK1:$dst), (ins RC:$src1, x86memop:$src2, u8imm:$cc),
1231                !strconcat("vcmp", Suffix,
1232                           "\t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}"),
1233                [], IIC_SSE_ALU_F32P_RM>, EVEX_4V;
1234   }
1235 }
1236
1237 let Predicates = [HasAVX512] in {
1238 defm VCMPSSZ : avx512_cmp_scalar<FR32X, f32mem, X86cmpms, f32, loadf32, "ss">,
1239                                  XS;
1240 defm VCMPSDZ : avx512_cmp_scalar<FR64X, f64mem, X86cmpms, f64, loadf64, "sd">,
1241                                  XD, VEX_W;
1242 }
1243
1244 multiclass avx512_icmp_packed<bits<8> opc, string OpcodeStr, SDNode OpNode,
1245               X86VectorVTInfo _> {
1246   def rr : AVX512BI<opc, MRMSrcReg,
1247              (outs _.KRC:$dst), (ins _.RC:$src1, _.RC:$src2),
1248              !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1249              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2)))],
1250              IIC_SSE_ALU_F32P_RR>, EVEX_4V;
1251   let mayLoad = 1 in
1252   def rm : AVX512BI<opc, MRMSrcMem,
1253              (outs _.KRC:$dst), (ins _.RC:$src1, _.MemOp:$src2),
1254              !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1255              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1),
1256                                      (_.VT (bitconvert (_.LdFrag addr:$src2)))))],
1257              IIC_SSE_ALU_F32P_RM>, EVEX_4V;
1258   def rrk : AVX512BI<opc, MRMSrcReg,
1259               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.RC:$src2),
1260               !strconcat(OpcodeStr, "\t{$src2, $src1, $dst {${mask}}|",
1261                           "$dst {${mask}}, $src1, $src2}"),
1262               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1263                                    (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2))))],
1264               IIC_SSE_ALU_F32P_RR>, EVEX_4V, EVEX_K;
1265   let mayLoad = 1 in
1266   def rmk : AVX512BI<opc, MRMSrcMem,
1267               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.MemOp:$src2),
1268               !strconcat(OpcodeStr, "\t{$src2, $src1, $dst {${mask}}|",
1269                           "$dst {${mask}}, $src1, $src2}"),
1270               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1271                                    (OpNode (_.VT _.RC:$src1),
1272                                        (_.VT (bitconvert
1273                                               (_.LdFrag addr:$src2))))))],
1274               IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K;
1275 }
1276
1277 multiclass avx512_icmp_packed_rmb<bits<8> opc, string OpcodeStr, SDNode OpNode,
1278               X86VectorVTInfo _> :
1279            avx512_icmp_packed<opc, OpcodeStr, OpNode, _> {
1280   let mayLoad = 1 in {
1281   def rmb : AVX512BI<opc, MRMSrcMem,
1282               (outs _.KRC:$dst), (ins _.RC:$src1, _.ScalarMemOp:$src2),
1283               !strconcat(OpcodeStr, "\t{${src2}", _.BroadcastStr, ", $src1, $dst",
1284                                     "|$dst, $src1, ${src2}", _.BroadcastStr, "}"),
1285               [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1),
1286                               (X86VBroadcast (_.ScalarLdFrag addr:$src2))))],
1287               IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_B;
1288   def rmbk : AVX512BI<opc, MRMSrcMem,
1289                (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1,
1290                                        _.ScalarMemOp:$src2),
1291                !strconcat(OpcodeStr,
1292                           "\t{${src2}", _.BroadcastStr, ", $src1, $dst {${mask}}|",
1293                           "$dst {${mask}}, $src1, ${src2}", _.BroadcastStr, "}"),
1294                [(set _.KRC:$dst, (and _.KRCWM:$mask,
1295                                       (OpNode (_.VT _.RC:$src1),
1296                                         (X86VBroadcast
1297                                           (_.ScalarLdFrag addr:$src2)))))],
1298                IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K, EVEX_B;
1299   }
1300 }
1301
1302 multiclass avx512_icmp_packed_vl<bits<8> opc, string OpcodeStr, SDNode OpNode,
1303                                  AVX512VLVectorVTInfo VTInfo, Predicate prd> {
1304   let Predicates = [prd] in
1305   defm Z : avx512_icmp_packed<opc, OpcodeStr, OpNode, VTInfo.info512>,
1306            EVEX_V512;
1307
1308   let Predicates = [prd, HasVLX] in {
1309     defm Z256 : avx512_icmp_packed<opc, OpcodeStr, OpNode, VTInfo.info256>,
1310                 EVEX_V256;
1311     defm Z128 : avx512_icmp_packed<opc, OpcodeStr, OpNode, VTInfo.info128>,
1312                 EVEX_V128;
1313   }
1314 }
1315
1316 multiclass avx512_icmp_packed_rmb_vl<bits<8> opc, string OpcodeStr,
1317                                   SDNode OpNode, AVX512VLVectorVTInfo VTInfo,
1318                                   Predicate prd> {
1319   let Predicates = [prd] in
1320   defm Z : avx512_icmp_packed_rmb<opc, OpcodeStr, OpNode, VTInfo.info512>,
1321            EVEX_V512;
1322
1323   let Predicates = [prd, HasVLX] in {
1324     defm Z256 : avx512_icmp_packed_rmb<opc, OpcodeStr, OpNode, VTInfo.info256>,
1325                 EVEX_V256;
1326     defm Z128 : avx512_icmp_packed_rmb<opc, OpcodeStr, OpNode, VTInfo.info128>,
1327                 EVEX_V128;
1328   }
1329 }
1330
1331 defm VPCMPEQB : avx512_icmp_packed_vl<0x74, "vpcmpeqb", X86pcmpeqm,
1332                       avx512vl_i8_info, HasBWI>,
1333                 EVEX_CD8<8, CD8VF>;
1334
1335 defm VPCMPEQW : avx512_icmp_packed_vl<0x75, "vpcmpeqw", X86pcmpeqm,
1336                       avx512vl_i16_info, HasBWI>,
1337                 EVEX_CD8<16, CD8VF>;
1338
1339 defm VPCMPEQD : avx512_icmp_packed_rmb_vl<0x76, "vpcmpeqd", X86pcmpeqm,
1340                       avx512vl_i32_info, HasAVX512>,
1341                 EVEX_CD8<32, CD8VF>;
1342
1343 defm VPCMPEQQ : avx512_icmp_packed_rmb_vl<0x29, "vpcmpeqq", X86pcmpeqm,
1344                       avx512vl_i64_info, HasAVX512>,
1345                 T8PD, VEX_W, EVEX_CD8<64, CD8VF>;
1346
1347 defm VPCMPGTB : avx512_icmp_packed_vl<0x64, "vpcmpgtb", X86pcmpgtm,
1348                       avx512vl_i8_info, HasBWI>,
1349                 EVEX_CD8<8, CD8VF>;
1350
1351 defm VPCMPGTW : avx512_icmp_packed_vl<0x65, "vpcmpgtw", X86pcmpgtm,
1352                       avx512vl_i16_info, HasBWI>,
1353                 EVEX_CD8<16, CD8VF>;
1354
1355 defm VPCMPGTD : avx512_icmp_packed_rmb_vl<0x66, "vpcmpgtd", X86pcmpgtm,
1356                       avx512vl_i32_info, HasAVX512>,
1357                 EVEX_CD8<32, CD8VF>;
1358
1359 defm VPCMPGTQ : avx512_icmp_packed_rmb_vl<0x37, "vpcmpgtq", X86pcmpgtm,
1360                       avx512vl_i64_info, HasAVX512>,
1361                 T8PD, VEX_W, EVEX_CD8<64, CD8VF>;
1362
1363 def : Pat<(v8i1 (X86pcmpgtm (v8i32 VR256X:$src1), (v8i32 VR256X:$src2))),
1364             (COPY_TO_REGCLASS (VPCMPGTDZrr
1365             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1366             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm))), VK8)>;
1367
1368 def : Pat<(v8i1 (X86pcmpeqm (v8i32 VR256X:$src1), (v8i32 VR256X:$src2))),
1369             (COPY_TO_REGCLASS (VPCMPEQDZrr
1370             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1371             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm))), VK8)>;
1372
1373 multiclass avx512_icmp_cc<bits<8> opc, string Suffix, SDNode OpNode,
1374                           X86VectorVTInfo _> {
1375   def rri : AVX512AIi8<opc, MRMSrcReg,
1376              (outs _.KRC:$dst), (ins _.RC:$src1, _.RC:$src2, AVX512ICC:$cc),
1377              !strconcat("vpcmp${cc}", Suffix,
1378                         "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1379              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2),
1380                                        imm:$cc))],
1381              IIC_SSE_ALU_F32P_RR>, EVEX_4V;
1382   let mayLoad = 1 in
1383   def rmi : AVX512AIi8<opc, MRMSrcMem,
1384              (outs _.KRC:$dst), (ins _.RC:$src1, _.MemOp:$src2, AVX512ICC:$cc),
1385              !strconcat("vpcmp${cc}", Suffix,
1386                         "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1387              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1),
1388                               (_.VT (bitconvert (_.LdFrag addr:$src2))),
1389                               imm:$cc))],
1390              IIC_SSE_ALU_F32P_RM>, EVEX_4V;
1391   def rrik : AVX512AIi8<opc, MRMSrcReg,
1392               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.RC:$src2,
1393                                       AVX512ICC:$cc),
1394               !strconcat("vpcmp${cc}", Suffix,
1395                          "\t{$src2, $src1, $dst {${mask}}|",
1396                          "$dst {${mask}}, $src1, $src2}"),
1397               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1398                                   (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2),
1399                                           imm:$cc)))],
1400               IIC_SSE_ALU_F32P_RR>, EVEX_4V, EVEX_K;
1401   let mayLoad = 1 in
1402   def rmik : AVX512AIi8<opc, MRMSrcMem,
1403               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.MemOp:$src2,
1404                                     AVX512ICC:$cc),
1405               !strconcat("vpcmp${cc}", Suffix,
1406                          "\t{$src2, $src1, $dst {${mask}}|",
1407                          "$dst {${mask}}, $src1, $src2}"),
1408               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1409                                    (OpNode (_.VT _.RC:$src1),
1410                                       (_.VT (bitconvert (_.LdFrag addr:$src2))),
1411                                       imm:$cc)))],
1412               IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K;
1413
1414   // Accept explicit immediate argument form instead of comparison code.
1415   let isAsmParserOnly = 1, hasSideEffects = 0 in {
1416     def rri_alt : AVX512AIi8<opc, MRMSrcReg,
1417                (outs _.KRC:$dst), (ins _.RC:$src1, _.RC:$src2, u8imm:$cc),
1418                !strconcat("vpcmp", Suffix, "\t{$cc, $src2, $src1, $dst|",
1419                           "$dst, $src1, $src2, $cc}"),
1420                [], IIC_SSE_ALU_F32P_RR>, EVEX_4V;
1421     let mayLoad = 1 in
1422     def rmi_alt : AVX512AIi8<opc, MRMSrcMem,
1423                (outs _.KRC:$dst), (ins _.RC:$src1, _.MemOp:$src2, u8imm:$cc),
1424                !strconcat("vpcmp", Suffix, "\t{$cc, $src2, $src1, $dst|",
1425                           "$dst, $src1, $src2, $cc}"),
1426                [], IIC_SSE_ALU_F32P_RM>, EVEX_4V;
1427     def rrik_alt : AVX512AIi8<opc, MRMSrcReg,
1428                (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.RC:$src2,
1429                                        u8imm:$cc),
1430                !strconcat("vpcmp", Suffix,
1431                           "\t{$cc, $src2, $src1, $dst {${mask}}|",
1432                           "$dst {${mask}}, $src1, $src2, $cc}"),
1433                [], IIC_SSE_ALU_F32P_RR>, EVEX_4V, EVEX_K;
1434     let mayLoad = 1 in
1435     def rmik_alt : AVX512AIi8<opc, MRMSrcMem,
1436                (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.MemOp:$src2,
1437                                        u8imm:$cc),
1438                !strconcat("vpcmp", Suffix,
1439                           "\t{$cc, $src2, $src1, $dst {${mask}}|",
1440                           "$dst {${mask}}, $src1, $src2, $cc}"),
1441                [], IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K;
1442   }
1443 }
1444
1445 multiclass avx512_icmp_cc_rmb<bits<8> opc, string Suffix, SDNode OpNode,
1446                               X86VectorVTInfo _> :
1447            avx512_icmp_cc<opc, Suffix, OpNode, _> {
1448   def rmib : AVX512AIi8<opc, MRMSrcMem,
1449              (outs _.KRC:$dst), (ins _.RC:$src1, _.ScalarMemOp:$src2,
1450                                      AVX512ICC:$cc),
1451              !strconcat("vpcmp${cc}", Suffix,
1452                         "\t{${src2}", _.BroadcastStr, ", $src1, $dst|",
1453                         "$dst, $src1, ${src2}", _.BroadcastStr, "}"),
1454              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1),
1455                                (X86VBroadcast (_.ScalarLdFrag addr:$src2)),
1456                                imm:$cc))],
1457              IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_B;
1458   def rmibk : AVX512AIi8<opc, MRMSrcMem,
1459               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1,
1460                                        _.ScalarMemOp:$src2, AVX512ICC:$cc),
1461               !strconcat("vpcmp${cc}", Suffix,
1462                        "\t{${src2}", _.BroadcastStr, ", $src1, $dst {${mask}}|",
1463                        "$dst {${mask}}, $src1, ${src2}", _.BroadcastStr, "}"),
1464               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1465                                   (OpNode (_.VT _.RC:$src1),
1466                                     (X86VBroadcast (_.ScalarLdFrag addr:$src2)),
1467                                     imm:$cc)))],
1468               IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K, EVEX_B;
1469
1470   // Accept explicit immediate argument form instead of comparison code.
1471   let isAsmParserOnly = 1, hasSideEffects = 0, mayLoad = 1 in {
1472     def rmib_alt : AVX512AIi8<opc, MRMSrcMem,
1473                (outs _.KRC:$dst), (ins _.RC:$src1, _.ScalarMemOp:$src2,
1474                                        u8imm:$cc),
1475                !strconcat("vpcmp", Suffix,
1476                    "\t{$cc, ${src2}", _.BroadcastStr, ", $src1, $dst|",
1477                    "$dst, $src1, ${src2}", _.BroadcastStr, ", $cc}"),
1478                [], IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_B;
1479     def rmibk_alt : AVX512AIi8<opc, MRMSrcMem,
1480                (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1,
1481                                        _.ScalarMemOp:$src2, u8imm:$cc),
1482                !strconcat("vpcmp", Suffix,
1483                   "\t{$cc, ${src2}", _.BroadcastStr, ", $src1, $dst {${mask}}|",
1484                   "$dst {${mask}}, $src1, ${src2}", _.BroadcastStr, ", $cc}"),
1485                [], IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K, EVEX_B;
1486   }
1487 }
1488
1489 multiclass avx512_icmp_cc_vl<bits<8> opc, string Suffix, SDNode OpNode,
1490                              AVX512VLVectorVTInfo VTInfo, Predicate prd> {
1491   let Predicates = [prd] in
1492   defm Z : avx512_icmp_cc<opc, Suffix, OpNode, VTInfo.info512>, EVEX_V512;
1493
1494   let Predicates = [prd, HasVLX] in {
1495     defm Z256 : avx512_icmp_cc<opc, Suffix, OpNode, VTInfo.info256>, EVEX_V256;
1496     defm Z128 : avx512_icmp_cc<opc, Suffix, OpNode, VTInfo.info128>, EVEX_V128;
1497   }
1498 }
1499
1500 multiclass avx512_icmp_cc_rmb_vl<bits<8> opc, string Suffix, SDNode OpNode,
1501                                 AVX512VLVectorVTInfo VTInfo, Predicate prd> {
1502   let Predicates = [prd] in
1503   defm Z : avx512_icmp_cc_rmb<opc, Suffix, OpNode, VTInfo.info512>,
1504            EVEX_V512;
1505
1506   let Predicates = [prd, HasVLX] in {
1507     defm Z256 : avx512_icmp_cc_rmb<opc, Suffix, OpNode, VTInfo.info256>,
1508                 EVEX_V256;
1509     defm Z128 : avx512_icmp_cc_rmb<opc, Suffix, OpNode, VTInfo.info128>,
1510                 EVEX_V128;
1511   }
1512 }
1513
1514 defm VPCMPB : avx512_icmp_cc_vl<0x3F, "b", X86cmpm, avx512vl_i8_info,
1515                                 HasBWI>, EVEX_CD8<8, CD8VF>;
1516 defm VPCMPUB : avx512_icmp_cc_vl<0x3E, "ub", X86cmpmu, avx512vl_i8_info,
1517                                  HasBWI>, EVEX_CD8<8, CD8VF>;
1518
1519 defm VPCMPW : avx512_icmp_cc_vl<0x3F, "w", X86cmpm, avx512vl_i16_info,
1520                                 HasBWI>, VEX_W, EVEX_CD8<16, CD8VF>;
1521 defm VPCMPUW : avx512_icmp_cc_vl<0x3E, "uw", X86cmpmu, avx512vl_i16_info,
1522                                  HasBWI>, VEX_W, EVEX_CD8<16, CD8VF>;
1523
1524 defm VPCMPD : avx512_icmp_cc_rmb_vl<0x1F, "d", X86cmpm, avx512vl_i32_info,
1525                                     HasAVX512>, EVEX_CD8<32, CD8VF>;
1526 defm VPCMPUD : avx512_icmp_cc_rmb_vl<0x1E, "ud", X86cmpmu, avx512vl_i32_info,
1527                                      HasAVX512>, EVEX_CD8<32, CD8VF>;
1528
1529 defm VPCMPQ : avx512_icmp_cc_rmb_vl<0x1F, "q", X86cmpm, avx512vl_i64_info,
1530                                     HasAVX512>, VEX_W, EVEX_CD8<64, CD8VF>;
1531 defm VPCMPUQ : avx512_icmp_cc_rmb_vl<0x1E, "uq", X86cmpmu, avx512vl_i64_info,
1532                                      HasAVX512>, VEX_W, EVEX_CD8<64, CD8VF>;
1533
1534 // avx512_cmp_packed - compare packed instructions
1535 multiclass avx512_cmp_packed<RegisterClass KRC, RegisterClass RC,
1536                            X86MemOperand x86memop, ValueType vt,
1537                            string suffix, Domain d> {
1538   def rri : AVX512PIi8<0xC2, MRMSrcReg,
1539              (outs KRC:$dst), (ins RC:$src1, RC:$src2, AVXCC:$cc),
1540              !strconcat("vcmp${cc}", suffix,
1541                         "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1542              [(set KRC:$dst, (X86cmpm (vt RC:$src1), (vt RC:$src2), imm:$cc))], d>;
1543   let hasSideEffects = 0 in
1544   def rrib: AVX512PIi8<0xC2, MRMSrcReg,
1545              (outs KRC:$dst), (ins RC:$src1, RC:$src2, AVXCC:$cc),
1546      !strconcat("vcmp${cc}", suffix,
1547                 "\t{{sae}, $src2, $src1, $dst|$dst, $src1, $src2, {sae}}"),
1548                 [], d>, EVEX_B;
1549   def rmi : AVX512PIi8<0xC2, MRMSrcMem,
1550              (outs KRC:$dst), (ins RC:$src1, x86memop:$src2, AVXCC:$cc),
1551               !strconcat("vcmp${cc}", suffix,
1552                          "\t{$src2, $src1, $dst|$dst, $src1, $src2, $cc}"),
1553              [(set KRC:$dst,
1554               (X86cmpm (vt RC:$src1), (load addr:$src2), imm:$cc))], d>;
1555
1556   // Accept explicit immediate argument form instead of comparison code.
1557   let isAsmParserOnly = 1, hasSideEffects = 0 in {
1558     def rri_alt : AVX512PIi8<0xC2, MRMSrcReg,
1559                (outs KRC:$dst), (ins RC:$src1, RC:$src2, u8imm:$cc),
1560               !strconcat("vcmp", suffix,
1561                         "\t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}"), [], d>;
1562     let mayLoad = 1 in
1563     def rmi_alt : AVX512PIi8<0xC2, MRMSrcMem,
1564                (outs KRC:$dst), (ins RC:$src1, x86memop:$src2, u8imm:$cc),
1565               !strconcat("vcmp", suffix,
1566                         "\t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}"), [], d>;
1567   }
1568 }
1569
1570 defm VCMPPSZ : avx512_cmp_packed<VK16, VR512, f512mem, v16f32,
1571                "ps", SSEPackedSingle>, PS, EVEX_4V, EVEX_V512,
1572                EVEX_CD8<32, CD8VF>;
1573 defm VCMPPDZ : avx512_cmp_packed<VK8, VR512, f512mem, v8f64,
1574                "pd", SSEPackedDouble>, PD, EVEX_4V, VEX_W, EVEX_V512,
1575                EVEX_CD8<64, CD8VF>;
1576
1577 def : Pat<(v8i1 (X86cmpm (v8f32 VR256X:$src1), (v8f32 VR256X:$src2), imm:$cc)),
1578           (COPY_TO_REGCLASS (VCMPPSZrri
1579             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1580             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1581             imm:$cc), VK8)>;
1582 def : Pat<(v8i1 (X86cmpm (v8i32 VR256X:$src1), (v8i32 VR256X:$src2), imm:$cc)),
1583           (COPY_TO_REGCLASS (VPCMPDZrri
1584             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1585             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1586             imm:$cc), VK8)>;
1587 def : Pat<(v8i1 (X86cmpmu (v8i32 VR256X:$src1), (v8i32 VR256X:$src2), imm:$cc)),
1588           (COPY_TO_REGCLASS (VPCMPUDZrri
1589             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1590             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1591             imm:$cc), VK8)>;
1592
1593 def : Pat<(i16 (int_x86_avx512_mask_cmp_ps_512 (v16f32 VR512:$src1),
1594                 (v16f32 VR512:$src2), i8immZExt5:$cc, (i16 -1),
1595                  FROUND_NO_EXC)),
1596           (COPY_TO_REGCLASS (VCMPPSZrrib VR512:$src1, VR512:$src2,
1597                              (I8Imm imm:$cc)), GR16)>;
1598
1599 def : Pat<(i8 (int_x86_avx512_mask_cmp_pd_512 (v8f64 VR512:$src1),
1600                 (v8f64 VR512:$src2), i8immZExt5:$cc, (i8 -1),
1601                  FROUND_NO_EXC)),
1602           (COPY_TO_REGCLASS (VCMPPDZrrib VR512:$src1, VR512:$src2,
1603                              (I8Imm imm:$cc)), GR8)>;
1604
1605 def : Pat<(i16 (int_x86_avx512_mask_cmp_ps_512 (v16f32 VR512:$src1),
1606                 (v16f32 VR512:$src2), i8immZExt5:$cc, (i16 -1),
1607                 FROUND_CURRENT)),
1608           (COPY_TO_REGCLASS (VCMPPSZrri VR512:$src1, VR512:$src2,
1609                              (I8Imm imm:$cc)), GR16)>;
1610
1611 def : Pat<(i8 (int_x86_avx512_mask_cmp_pd_512 (v8f64 VR512:$src1),
1612                 (v8f64 VR512:$src2), i8immZExt5:$cc, (i8 -1),
1613                  FROUND_CURRENT)),
1614           (COPY_TO_REGCLASS (VCMPPDZrri VR512:$src1, VR512:$src2,
1615                              (I8Imm imm:$cc)), GR8)>;
1616
1617 // Mask register copy, including
1618 // - copy between mask registers
1619 // - load/store mask registers
1620 // - copy from GPR to mask register and vice versa
1621 //
1622 multiclass avx512_mask_mov<bits<8> opc_kk, bits<8> opc_km, bits<8> opc_mk,
1623                          string OpcodeStr, RegisterClass KRC,
1624                          ValueType vvt, X86MemOperand x86memop> {
1625   let hasSideEffects = 0 in {
1626     def kk : I<opc_kk, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src),
1627                !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"), []>;
1628     let mayLoad = 1 in
1629     def km : I<opc_km, MRMSrcMem, (outs KRC:$dst), (ins x86memop:$src),
1630                !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
1631                [(set KRC:$dst, (vvt (load addr:$src)))]>;
1632     let mayStore = 1 in
1633     def mk : I<opc_mk, MRMDestMem, (outs), (ins x86memop:$dst, KRC:$src),
1634                !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
1635                [(store KRC:$src, addr:$dst)]>;
1636   }
1637 }
1638
1639 multiclass avx512_mask_mov_gpr<bits<8> opc_kr, bits<8> opc_rk,
1640                              string OpcodeStr,
1641                              RegisterClass KRC, RegisterClass GRC> {
1642   let hasSideEffects = 0 in {
1643     def kr : I<opc_kr, MRMSrcReg, (outs KRC:$dst), (ins GRC:$src),
1644                !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"), []>;
1645     def rk : I<opc_rk, MRMSrcReg, (outs GRC:$dst), (ins KRC:$src),
1646                !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"), []>;
1647   }
1648 }
1649
1650 let Predicates = [HasDQI] in
1651   defm KMOVB : avx512_mask_mov<0x90, 0x90, 0x91, "kmovb", VK8, v8i1, i8mem>,
1652                avx512_mask_mov_gpr<0x92, 0x93, "kmovb", VK8, GR32>,
1653                VEX, PD;
1654
1655 let Predicates = [HasAVX512] in
1656   defm KMOVW : avx512_mask_mov<0x90, 0x90, 0x91, "kmovw", VK16, v16i1, i16mem>,
1657                avx512_mask_mov_gpr<0x92, 0x93, "kmovw", VK16, GR32>,
1658                VEX, PS;
1659
1660 let Predicates = [HasBWI] in {
1661   defm KMOVD : avx512_mask_mov<0x90, 0x90, 0x91, "kmovd", VK32, v32i1,i32mem>,
1662                VEX, PD, VEX_W;
1663   defm KMOVD : avx512_mask_mov_gpr<0x92, 0x93, "kmovd", VK32, GR32>,
1664                VEX, XD;
1665 }
1666
1667 let Predicates = [HasBWI] in {
1668   defm KMOVQ : avx512_mask_mov<0x90, 0x90, 0x91, "kmovq", VK64, v64i1, i64mem>,
1669                VEX, PS, VEX_W;
1670   defm KMOVQ : avx512_mask_mov_gpr<0x92, 0x93, "kmovq", VK64, GR64>,
1671                VEX, XD, VEX_W;
1672 }
1673
1674 // GR from/to mask register
1675 let Predicates = [HasDQI] in {
1676   def : Pat<(v8i1 (bitconvert (i8 GR8:$src))),
1677             (KMOVBkr (SUBREG_TO_REG (i32 0), GR8:$src, sub_8bit))>;
1678   def : Pat<(i8 (bitconvert (v8i1 VK8:$src))),
1679             (EXTRACT_SUBREG (KMOVBrk VK8:$src), sub_8bit)>;
1680 }
1681 let Predicates = [HasAVX512] in {
1682   def : Pat<(v16i1 (bitconvert (i16 GR16:$src))),
1683             (KMOVWkr (SUBREG_TO_REG (i32 0), GR16:$src, sub_16bit))>;
1684   def : Pat<(i16 (bitconvert (v16i1 VK16:$src))),
1685             (EXTRACT_SUBREG (KMOVWrk VK16:$src), sub_16bit)>;
1686 }
1687 let Predicates = [HasBWI] in {
1688   def : Pat<(v32i1 (bitconvert (i32 GR32:$src))), (KMOVDkr GR32:$src)>;
1689   def : Pat<(i32 (bitconvert (v32i1 VK32:$src))), (KMOVDrk VK32:$src)>;
1690 }
1691 let Predicates = [HasBWI] in {
1692   def : Pat<(v64i1 (bitconvert (i64 GR64:$src))), (KMOVQkr GR64:$src)>;
1693   def : Pat<(i64 (bitconvert (v64i1 VK64:$src))), (KMOVQrk VK64:$src)>;
1694 }
1695
1696 // Load/store kreg
1697 let Predicates = [HasDQI] in {
1698   def : Pat<(store (i8 (bitconvert (v8i1 VK8:$src))), addr:$dst),
1699             (KMOVBmk addr:$dst, VK8:$src)>;
1700   def : Pat<(v8i1 (bitconvert (i8 (load addr:$src)))),
1701             (KMOVBkm addr:$src)>;
1702 }
1703 let Predicates = [HasAVX512, NoDQI] in {
1704   def : Pat<(store (i8 (bitconvert (v8i1 VK8:$src))), addr:$dst),
1705             (KMOVWmk addr:$dst, (COPY_TO_REGCLASS VK8:$src, VK16))>;
1706   def : Pat<(v8i1 (bitconvert (i8 (load addr:$src)))),
1707             (COPY_TO_REGCLASS (KMOVWkm addr:$src), VK8)>;
1708 }
1709 let Predicates = [HasAVX512] in {
1710   def : Pat<(store (i16 (bitconvert (v16i1 VK16:$src))), addr:$dst),
1711             (KMOVWmk addr:$dst, VK16:$src)>;
1712   def : Pat<(i1 (load addr:$src)),
1713             (COPY_TO_REGCLASS (KMOVWkm addr:$src), VK1)>;
1714   def : Pat<(v16i1 (bitconvert (i16 (load addr:$src)))),
1715             (KMOVWkm addr:$src)>;
1716 }
1717 let Predicates = [HasBWI] in {
1718   def : Pat<(store (i32 (bitconvert (v32i1 VK32:$src))), addr:$dst),
1719             (KMOVDmk addr:$dst, VK32:$src)>;
1720   def : Pat<(v32i1 (bitconvert (i32 (load addr:$src)))),
1721             (KMOVDkm addr:$src)>;
1722 }
1723 let Predicates = [HasBWI] in {
1724   def : Pat<(store (i64 (bitconvert (v64i1 VK64:$src))), addr:$dst),
1725             (KMOVQmk addr:$dst, VK64:$src)>;
1726   def : Pat<(v64i1 (bitconvert (i64 (load addr:$src)))),
1727             (KMOVQkm addr:$src)>;
1728 }
1729
1730 let Predicates = [HasAVX512] in {
1731   def : Pat<(i1 (trunc (i64 GR64:$src))),
1732             (COPY_TO_REGCLASS (KMOVWkr (AND32ri (EXTRACT_SUBREG $src, sub_32bit),
1733                                         (i32 1))), VK1)>;
1734
1735   def : Pat<(i1 (trunc (i32 GR32:$src))),
1736             (COPY_TO_REGCLASS (KMOVWkr (AND32ri $src, (i32 1))), VK1)>;
1737
1738   def : Pat<(i1 (trunc (i8 GR8:$src))),
1739        (COPY_TO_REGCLASS
1740         (KMOVWkr (AND32ri (SUBREG_TO_REG (i32 0), GR8:$src, sub_8bit), (i32 1))),
1741        VK1)>;
1742   def : Pat<(i1 (trunc (i16 GR16:$src))),
1743        (COPY_TO_REGCLASS
1744         (KMOVWkr (AND32ri (SUBREG_TO_REG (i32 0), $src, sub_16bit), (i32 1))),
1745        VK1)>;
1746
1747   def : Pat<(i32 (zext VK1:$src)),
1748             (AND32ri (KMOVWrk (COPY_TO_REGCLASS VK1:$src, VK16)), (i32 1))>;
1749   def : Pat<(i8 (zext VK1:$src)),
1750             (EXTRACT_SUBREG
1751              (AND32ri (KMOVWrk
1752                        (COPY_TO_REGCLASS VK1:$src, VK16)), (i32 1)), sub_8bit)>;
1753   def : Pat<(i64 (zext VK1:$src)),
1754             (AND64ri8 (SUBREG_TO_REG (i64 0),
1755              (KMOVWrk (COPY_TO_REGCLASS VK1:$src, VK16)), sub_32bit), (i64 1))>;
1756   def : Pat<(i16 (zext VK1:$src)),
1757             (EXTRACT_SUBREG
1758              (AND32ri (KMOVWrk (COPY_TO_REGCLASS VK1:$src, VK16)), (i32 1)),
1759               sub_16bit)>;
1760   def : Pat<(v16i1 (scalar_to_vector VK1:$src)),
1761             (COPY_TO_REGCLASS VK1:$src, VK16)>;
1762   def : Pat<(v8i1 (scalar_to_vector VK1:$src)),
1763             (COPY_TO_REGCLASS VK1:$src, VK8)>;
1764 }
1765 let Predicates = [HasBWI] in {
1766   def : Pat<(v32i1 (scalar_to_vector VK1:$src)),
1767             (COPY_TO_REGCLASS VK1:$src, VK32)>;
1768   def : Pat<(v64i1 (scalar_to_vector VK1:$src)),
1769             (COPY_TO_REGCLASS VK1:$src, VK64)>;
1770 }
1771
1772
1773 // With AVX-512 only, 8-bit mask is promoted to 16-bit mask.
1774 let Predicates = [HasAVX512] in {
1775   // GR from/to 8-bit mask without native support
1776   def : Pat<(v8i1 (bitconvert (i8 GR8:$src))),
1777             (COPY_TO_REGCLASS
1778               (KMOVWkr (SUBREG_TO_REG (i32 0), GR8:$src, sub_8bit)),
1779               VK8)>;
1780   def : Pat<(i8 (bitconvert (v8i1 VK8:$src))),
1781             (EXTRACT_SUBREG
1782               (KMOVWrk (COPY_TO_REGCLASS VK8:$src, VK16)),
1783               sub_8bit)>;
1784
1785   def : Pat<(i1 (X86Vextract VK16:$src, (iPTR 0))),
1786             (COPY_TO_REGCLASS VK16:$src, VK1)>;
1787   def : Pat<(i1 (X86Vextract VK8:$src, (iPTR 0))),
1788             (COPY_TO_REGCLASS VK8:$src, VK1)>;
1789 }
1790 let Predicates = [HasBWI] in {
1791   def : Pat<(i1 (X86Vextract VK32:$src, (iPTR 0))),
1792             (COPY_TO_REGCLASS VK32:$src, VK1)>;
1793   def : Pat<(i1 (X86Vextract VK64:$src, (iPTR 0))),
1794             (COPY_TO_REGCLASS VK64:$src, VK1)>;
1795 }
1796
1797 // Mask unary operation
1798 // - KNOT
1799 multiclass avx512_mask_unop<bits<8> opc, string OpcodeStr,
1800                             RegisterClass KRC, SDPatternOperator OpNode,
1801                             Predicate prd> {
1802   let Predicates = [prd] in
1803     def rr : I<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src),
1804                !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
1805                [(set KRC:$dst, (OpNode KRC:$src))]>;
1806 }
1807
1808 multiclass avx512_mask_unop_all<bits<8> opc, string OpcodeStr,
1809                                 SDPatternOperator OpNode> {
1810   defm B : avx512_mask_unop<opc, !strconcat(OpcodeStr, "b"), VK8, OpNode,
1811                             HasDQI>, VEX, PD;
1812   defm W : avx512_mask_unop<opc, !strconcat(OpcodeStr, "w"), VK16, OpNode,
1813                             HasAVX512>, VEX, PS;
1814   defm D : avx512_mask_unop<opc, !strconcat(OpcodeStr, "d"), VK32, OpNode,
1815                             HasBWI>, VEX, PD, VEX_W;
1816   defm Q : avx512_mask_unop<opc, !strconcat(OpcodeStr, "q"), VK64, OpNode,
1817                             HasBWI>, VEX, PS, VEX_W;
1818 }
1819
1820 defm KNOT : avx512_mask_unop_all<0x44, "knot", not>;
1821
1822 multiclass avx512_mask_unop_int<string IntName, string InstName> {
1823   let Predicates = [HasAVX512] in
1824     def : Pat<(!cast<Intrinsic>("int_x86_avx512_"##IntName##"_w")
1825                 (i16 GR16:$src)),
1826               (COPY_TO_REGCLASS (!cast<Instruction>(InstName##"Wrr")
1827               (v16i1 (COPY_TO_REGCLASS GR16:$src, VK16))), GR16)>;
1828 }
1829 defm : avx512_mask_unop_int<"knot", "KNOT">;
1830
1831 let Predicates = [HasDQI] in
1832 def : Pat<(xor VK8:$src1, (v8i1 immAllOnesV)), (KNOTBrr VK8:$src1)>;
1833 let Predicates = [HasAVX512] in
1834 def : Pat<(xor VK16:$src1, (v16i1 immAllOnesV)), (KNOTWrr VK16:$src1)>;
1835 let Predicates = [HasBWI] in
1836 def : Pat<(xor VK32:$src1, (v32i1 immAllOnesV)), (KNOTDrr VK32:$src1)>;
1837 let Predicates = [HasBWI] in
1838 def : Pat<(xor VK64:$src1, (v64i1 immAllOnesV)), (KNOTQrr VK64:$src1)>;
1839
1840 // KNL does not support KMOVB, 8-bit mask is promoted to 16-bit
1841 let Predicates = [HasAVX512, NoDQI] in {
1842 def : Pat<(xor VK8:$src1,  (v8i1 immAllOnesV)),
1843           (COPY_TO_REGCLASS (KNOTWrr (COPY_TO_REGCLASS VK8:$src1, VK16)), VK8)>;
1844
1845 def : Pat<(not VK8:$src),
1846           (COPY_TO_REGCLASS
1847             (KNOTWrr (COPY_TO_REGCLASS VK8:$src, VK16)), VK8)>;
1848 }
1849
1850 // Mask binary operation
1851 // - KAND, KANDN, KOR, KXNOR, KXOR
1852 multiclass avx512_mask_binop<bits<8> opc, string OpcodeStr,
1853                            RegisterClass KRC, SDPatternOperator OpNode,
1854                            Predicate prd> {
1855   let Predicates = [prd] in
1856     def rr : I<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src1, KRC:$src2),
1857                !strconcat(OpcodeStr,
1858                           "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1859                [(set KRC:$dst, (OpNode KRC:$src1, KRC:$src2))]>;
1860 }
1861
1862 multiclass avx512_mask_binop_all<bits<8> opc, string OpcodeStr,
1863                                SDPatternOperator OpNode> {
1864   defm B : avx512_mask_binop<opc, !strconcat(OpcodeStr, "b"), VK8, OpNode,
1865                              HasDQI>, VEX_4V, VEX_L, PD;
1866   defm W : avx512_mask_binop<opc, !strconcat(OpcodeStr, "w"), VK16, OpNode,
1867                              HasAVX512>, VEX_4V, VEX_L, PS;
1868   defm D : avx512_mask_binop<opc, !strconcat(OpcodeStr, "d"), VK32, OpNode,
1869                              HasBWI>, VEX_4V, VEX_L, VEX_W, PD;
1870   defm Q : avx512_mask_binop<opc, !strconcat(OpcodeStr, "q"), VK64, OpNode,
1871                              HasBWI>, VEX_4V, VEX_L, VEX_W, PS;
1872 }
1873
1874 def andn : PatFrag<(ops node:$i0, node:$i1), (and (not node:$i0), node:$i1)>;
1875 def xnor : PatFrag<(ops node:$i0, node:$i1), (not (xor node:$i0, node:$i1))>;
1876
1877 let isCommutable = 1 in {
1878   defm KAND  : avx512_mask_binop_all<0x41, "kand",  and>;
1879   defm KOR   : avx512_mask_binop_all<0x45, "kor",   or>;
1880   defm KXNOR : avx512_mask_binop_all<0x46, "kxnor", xnor>;
1881   defm KXOR  : avx512_mask_binop_all<0x47, "kxor",  xor>;
1882 }
1883 let isCommutable = 0 in
1884   defm KANDN : avx512_mask_binop_all<0x42, "kandn", andn>;
1885
1886 def : Pat<(xor VK1:$src1, VK1:$src2),
1887      (COPY_TO_REGCLASS (KXORWrr (COPY_TO_REGCLASS VK1:$src1, VK16),
1888                                 (COPY_TO_REGCLASS VK1:$src2, VK16)), VK1)>;
1889
1890 def : Pat<(or VK1:$src1, VK1:$src2),
1891      (COPY_TO_REGCLASS (KORWrr (COPY_TO_REGCLASS VK1:$src1, VK16),
1892                                (COPY_TO_REGCLASS VK1:$src2, VK16)), VK1)>;
1893
1894 def : Pat<(and VK1:$src1, VK1:$src2),
1895      (COPY_TO_REGCLASS (KANDWrr (COPY_TO_REGCLASS VK1:$src1, VK16),
1896                                 (COPY_TO_REGCLASS VK1:$src2, VK16)), VK1)>;
1897
1898 multiclass avx512_mask_binop_int<string IntName, string InstName> {
1899   let Predicates = [HasAVX512] in
1900     def : Pat<(!cast<Intrinsic>("int_x86_avx512_"##IntName##"_w")
1901                 (i16 GR16:$src1), (i16 GR16:$src2)),
1902               (COPY_TO_REGCLASS (!cast<Instruction>(InstName##"Wrr")
1903               (v16i1 (COPY_TO_REGCLASS GR16:$src1, VK16)),
1904               (v16i1 (COPY_TO_REGCLASS GR16:$src2, VK16))), GR16)>;
1905 }
1906
1907 defm : avx512_mask_binop_int<"kand",  "KAND">;
1908 defm : avx512_mask_binop_int<"kandn", "KANDN">;
1909 defm : avx512_mask_binop_int<"kor",   "KOR">;
1910 defm : avx512_mask_binop_int<"kxnor", "KXNOR">;
1911 defm : avx512_mask_binop_int<"kxor",  "KXOR">;
1912
1913 // With AVX-512, 8-bit mask is promoted to 16-bit mask.
1914 multiclass avx512_binop_pat<SDPatternOperator OpNode, Instruction Inst> {
1915   let Predicates = [HasAVX512] in
1916     def : Pat<(OpNode VK8:$src1, VK8:$src2),
1917               (COPY_TO_REGCLASS
1918                 (Inst (COPY_TO_REGCLASS VK8:$src1, VK16),
1919                       (COPY_TO_REGCLASS VK8:$src2, VK16)), VK8)>;
1920 }
1921
1922 defm : avx512_binop_pat<and,  KANDWrr>;
1923 defm : avx512_binop_pat<andn, KANDNWrr>;
1924 defm : avx512_binop_pat<or,   KORWrr>;
1925 defm : avx512_binop_pat<xnor, KXNORWrr>;
1926 defm : avx512_binop_pat<xor,  KXORWrr>;
1927
1928 // Mask unpacking
1929 multiclass avx512_mask_unpck<bits<8> opc, string OpcodeStr,
1930                            RegisterClass KRC> {
1931   let Predicates = [HasAVX512] in
1932     def rr : I<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src1, KRC:$src2),
1933                !strconcat(OpcodeStr,
1934                           "\t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>;
1935 }
1936
1937 multiclass avx512_mask_unpck_bw<bits<8> opc, string OpcodeStr> {
1938   defm BW : avx512_mask_unpck<opc, !strconcat(OpcodeStr, "bw"), VK16>,
1939                             VEX_4V, VEX_L, PD;
1940 }
1941
1942 defm KUNPCK : avx512_mask_unpck_bw<0x4b, "kunpck">;
1943 def : Pat<(v16i1 (concat_vectors (v8i1 VK8:$src1), (v8i1 VK8:$src2))),
1944           (KUNPCKBWrr (COPY_TO_REGCLASS VK8:$src2, VK16),
1945                   (COPY_TO_REGCLASS VK8:$src1, VK16))>;
1946
1947
1948 multiclass avx512_mask_unpck_int<string IntName, string InstName> {
1949   let Predicates = [HasAVX512] in
1950     def : Pat<(!cast<Intrinsic>("int_x86_avx512_"##IntName##"_bw")
1951                 (i16 GR16:$src1), (i16 GR16:$src2)),
1952               (COPY_TO_REGCLASS (!cast<Instruction>(InstName##"BWrr")
1953               (v16i1 (COPY_TO_REGCLASS GR16:$src1, VK16)),
1954               (v16i1 (COPY_TO_REGCLASS GR16:$src2, VK16))), GR16)>;
1955 }
1956 defm : avx512_mask_unpck_int<"kunpck",  "KUNPCK">;
1957
1958 // Mask bit testing
1959 multiclass avx512_mask_testop<bits<8> opc, string OpcodeStr, RegisterClass KRC,
1960                             SDNode OpNode> {
1961   let Predicates = [HasAVX512], Defs = [EFLAGS] in
1962     def rr : I<opc, MRMSrcReg, (outs), (ins KRC:$src1, KRC:$src2),
1963                !strconcat(OpcodeStr, "\t{$src2, $src1|$src1, $src2}"),
1964                [(set EFLAGS, (OpNode KRC:$src1, KRC:$src2))]>;
1965 }
1966
1967 multiclass avx512_mask_testop_w<bits<8> opc, string OpcodeStr, SDNode OpNode> {
1968   defm W : avx512_mask_testop<opc, !strconcat(OpcodeStr, "w"), VK16, OpNode>,
1969                             VEX, PS;
1970   let Predicates = [HasDQI] in
1971   defm B : avx512_mask_testop<opc, !strconcat(OpcodeStr, "b"), VK8, OpNode>,
1972                             VEX, PD;
1973   let Predicates = [HasBWI] in {
1974   defm Q : avx512_mask_testop<opc, !strconcat(OpcodeStr, "q"), VK64, OpNode>,
1975                             VEX, PS, VEX_W;
1976   defm D : avx512_mask_testop<opc, !strconcat(OpcodeStr, "d"), VK32, OpNode>,
1977                             VEX, PD, VEX_W;
1978   }
1979 }
1980
1981 defm KORTEST : avx512_mask_testop_w<0x98, "kortest", X86kortest>;
1982
1983 // Mask shift
1984 multiclass avx512_mask_shiftop<bits<8> opc, string OpcodeStr, RegisterClass KRC,
1985                              SDNode OpNode> {
1986   let Predicates = [HasAVX512] in
1987     def ri : Ii8<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src, u8imm:$imm),
1988                  !strconcat(OpcodeStr,
1989                             "\t{$imm, $src, $dst|$dst, $src, $imm}"),
1990                             [(set KRC:$dst, (OpNode KRC:$src, (i8 imm:$imm)))]>;
1991 }
1992
1993 multiclass avx512_mask_shiftop_w<bits<8> opc1, bits<8> opc2, string OpcodeStr,
1994                                SDNode OpNode> {
1995   defm W : avx512_mask_shiftop<opc1, !strconcat(OpcodeStr, "w"), VK16, OpNode>,
1996                                VEX, TAPD, VEX_W;
1997   let Predicates = [HasDQI] in
1998   defm B : avx512_mask_shiftop<opc1, !strconcat(OpcodeStr, "b"), VK8, OpNode>,
1999                                VEX, TAPD;
2000   let Predicates = [HasBWI] in {
2001   defm Q : avx512_mask_shiftop<opc2, !strconcat(OpcodeStr, "q"), VK64, OpNode>,
2002                                VEX, TAPD, VEX_W;
2003   let Predicates = [HasDQI] in
2004   defm D : avx512_mask_shiftop<opc2, !strconcat(OpcodeStr, "d"), VK32, OpNode>,
2005                                VEX, TAPD;
2006   }
2007 }
2008
2009 defm KSHIFTL : avx512_mask_shiftop_w<0x32, 0x33, "kshiftl", X86vshli>;
2010 defm KSHIFTR : avx512_mask_shiftop_w<0x30, 0x31, "kshiftr", X86vsrli>;
2011
2012 // Mask setting all 0s or 1s
2013 multiclass avx512_mask_setop<RegisterClass KRC, ValueType VT, PatFrag Val> {
2014   let Predicates = [HasAVX512] in
2015     let isReMaterializable = 1, isAsCheapAsAMove = 1, isPseudo = 1 in
2016       def #NAME# : I<0, Pseudo, (outs KRC:$dst), (ins), "",
2017                      [(set KRC:$dst, (VT Val))]>;
2018 }
2019
2020 multiclass avx512_mask_setop_w<PatFrag Val> {
2021   defm B : avx512_mask_setop<VK8,   v8i1, Val>;
2022   defm W : avx512_mask_setop<VK16, v16i1, Val>;
2023 }
2024
2025 defm KSET0 : avx512_mask_setop_w<immAllZerosV>;
2026 defm KSET1 : avx512_mask_setop_w<immAllOnesV>;
2027
2028 // With AVX-512 only, 8-bit mask is promoted to 16-bit mask.
2029 let Predicates = [HasAVX512] in {
2030   def : Pat<(v8i1 immAllZerosV), (COPY_TO_REGCLASS (KSET0W), VK8)>;
2031   def : Pat<(v8i1 immAllOnesV),  (COPY_TO_REGCLASS (KSET1W), VK8)>;
2032   def : Pat<(i1 0), (COPY_TO_REGCLASS (KSET0W), VK1)>;
2033   def : Pat<(i1 1), (COPY_TO_REGCLASS (KSET1W), VK1)>;
2034   def : Pat<(i1 -1), (COPY_TO_REGCLASS (KSET1W), VK1)>;
2035 }
2036 def : Pat<(v8i1 (extract_subvector (v16i1 VK16:$src), (iPTR 0))),
2037           (v8i1 (COPY_TO_REGCLASS VK16:$src, VK8))>;
2038
2039 def : Pat<(v16i1 (insert_subvector undef, (v8i1 VK8:$src), (iPTR 0))),
2040           (v16i1 (COPY_TO_REGCLASS VK8:$src, VK16))>;
2041
2042 def : Pat<(v8i1 (extract_subvector (v16i1 VK16:$src), (iPTR 8))),
2043           (v8i1 (COPY_TO_REGCLASS (KSHIFTRWri VK16:$src, (i8 8)), VK8))>;
2044
2045 let Predicates = [HasVLX] in {
2046   def : Pat<(v8i1 (insert_subvector undef, (v4i1 VK4:$src), (iPTR 0))),
2047             (v8i1 (COPY_TO_REGCLASS VK4:$src, VK8))>;
2048   def : Pat<(v8i1 (insert_subvector undef, (v2i1 VK2:$src), (iPTR 0))),
2049             (v8i1 (COPY_TO_REGCLASS VK2:$src, VK8))>;
2050   def : Pat<(v4i1 (extract_subvector (v8i1 VK8:$src), (iPTR 0))),
2051             (v4i1 (COPY_TO_REGCLASS VK8:$src, VK4))>;
2052   def : Pat<(v2i1 (extract_subvector (v8i1 VK8:$src), (iPTR 0))),
2053             (v2i1 (COPY_TO_REGCLASS VK8:$src, VK2))>;
2054 }
2055
2056 def : Pat<(v8i1 (X86vshli VK8:$src, (i8 imm:$imm))),
2057           (v8i1 (COPY_TO_REGCLASS
2058                  (KSHIFTLWri (COPY_TO_REGCLASS VK8:$src, VK16),
2059                   (I8Imm $imm)), VK8))>, Requires<[HasAVX512, NoDQI]>;
2060
2061 def : Pat<(v8i1 (X86vsrli VK8:$src, (i8 imm:$imm))),
2062           (v8i1 (COPY_TO_REGCLASS
2063                  (KSHIFTRWri (COPY_TO_REGCLASS VK8:$src, VK16),
2064                   (I8Imm $imm)), VK8))>, Requires<[HasAVX512, NoDQI]>;
2065 //===----------------------------------------------------------------------===//
2066 // AVX-512 - Aligned and unaligned load and store
2067 //
2068
2069 multiclass avx512_load<bits<8> opc, string OpcodeStr, PatFrag ld_frag,
2070                        RegisterClass KRC, RegisterClass RC,
2071                        ValueType vt, ValueType zvt, X86MemOperand memop,
2072                        Domain d, bit IsReMaterializable = 1> {
2073 let hasSideEffects = 0 in {
2074   def rr : AVX512PI<opc, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
2075                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"), [],
2076                     d>, EVEX;
2077   def rrkz : AVX512PI<opc, MRMSrcReg, (outs RC:$dst), (ins KRC:$mask, RC:$src),
2078                       !strconcat(OpcodeStr, "\t{$src, ${dst} {${mask}} {z}|",
2079                        "${dst} {${mask}} {z}, $src}"), [], d>, EVEX, EVEX_KZ;
2080   }
2081   let canFoldAsLoad = 1, isReMaterializable = IsReMaterializable,
2082       SchedRW = [WriteLoad] in
2083   def rm : AVX512PI<opc, MRMSrcMem, (outs RC:$dst), (ins memop:$src),
2084                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
2085                     [(set RC:$dst, (vt (bitconvert (ld_frag addr:$src))))],
2086                     d>, EVEX;
2087
2088   let AddedComplexity = 20 in {
2089   let Constraints = "$src0 = $dst",  hasSideEffects = 0 in {
2090   let hasSideEffects = 0 in
2091     def rrk : AVX512PI<opc, MRMSrcReg, (outs RC:$dst),
2092                      (ins RC:$src0, KRC:$mask, RC:$src1),
2093                      !strconcat(OpcodeStr, "\t{$src1, ${dst} {${mask}}|",
2094                       "${dst} {${mask}}, $src1}"),
2095                      [(set RC:$dst, (vt (vselect KRC:$mask,
2096                                           (vt RC:$src1),
2097                                           (vt RC:$src0))))],
2098                      d>, EVEX, EVEX_K;
2099   let mayLoad = 1, SchedRW = [WriteLoad] in
2100     def rmk : AVX512PI<opc, MRMSrcMem, (outs RC:$dst),
2101                      (ins RC:$src0, KRC:$mask, memop:$src1),
2102                      !strconcat(OpcodeStr, "\t{$src1, ${dst} {${mask}}|",
2103                       "${dst} {${mask}}, $src1}"),
2104                      [(set RC:$dst, (vt
2105                          (vselect KRC:$mask,
2106                                  (vt (bitconvert (ld_frag addr:$src1))),
2107                                  (vt RC:$src0))))],
2108                      d>, EVEX, EVEX_K;
2109   }
2110   let mayLoad = 1, SchedRW = [WriteLoad] in
2111     def rmkz : AVX512PI<opc, MRMSrcMem, (outs RC:$dst),
2112                       (ins KRC:$mask, memop:$src),
2113                       !strconcat(OpcodeStr, "\t{$src, ${dst} {${mask}} {z}|",
2114                        "${dst} {${mask}} {z}, $src}"),
2115                       [(set RC:$dst, (vt
2116                            (vselect KRC:$mask,
2117                                      (vt (bitconvert (ld_frag addr:$src))),
2118                                      (vt (bitconvert (zvt immAllZerosV))))))],
2119                       d>, EVEX, EVEX_KZ;
2120   }
2121 }
2122
2123 multiclass avx512_load_vl<bits<8> opc, string OpcodeStr, string ld_pat,
2124                           string elty, string elsz, string vsz512,
2125                           string vsz256, string vsz128, Domain d,
2126                           Predicate prd, bit IsReMaterializable = 1> {
2127   let Predicates = [prd] in
2128   defm Z : avx512_load<opc, OpcodeStr,
2129                        !cast<PatFrag>(ld_pat##"v"##vsz512##elty##elsz),
2130                        !cast<RegisterClass>("VK"##vsz512##"WM"), VR512,
2131                        !cast<ValueType>("v"##vsz512##elty##elsz), v16i32,
2132                        !cast<X86MemOperand>(elty##"512mem"), d,
2133                        IsReMaterializable>, EVEX_V512;
2134
2135   let Predicates = [prd, HasVLX] in {
2136     defm Z256 : avx512_load<opc, OpcodeStr,
2137                        !cast<PatFrag>(ld_pat##!if(!eq(elty,"f"),
2138                              "v"##vsz256##elty##elsz, "v4i64")),
2139                        !cast<RegisterClass>("VK"##vsz256##"WM"), VR256X,
2140                        !cast<ValueType>("v"##vsz256##elty##elsz), v8i32,
2141                        !cast<X86MemOperand>(elty##"256mem"), d,
2142                        IsReMaterializable>, EVEX_V256;
2143
2144     defm Z128 : avx512_load<opc, OpcodeStr,
2145                        !cast<PatFrag>(ld_pat##!if(!eq(elty,"f"),
2146                              "v"##vsz128##elty##elsz, "v2i64")),
2147                        !cast<RegisterClass>("VK"##vsz128##"WM"), VR128X,
2148                        !cast<ValueType>("v"##vsz128##elty##elsz), v4i32,
2149                        !cast<X86MemOperand>(elty##"128mem"), d,
2150                        IsReMaterializable>, EVEX_V128;
2151   }
2152 }
2153
2154
2155 multiclass avx512_store<bits<8> opc, string OpcodeStr, PatFrag st_frag,
2156                         ValueType OpVT, RegisterClass KRC, RegisterClass RC,
2157                         X86MemOperand memop, Domain d> {
2158   let isCodeGenOnly = 1, ForceDisassemble = 1, hasSideEffects = 0 in {
2159   def rr_alt : AVX512PI<opc, MRMDestReg, (outs RC:$dst), (ins RC:$src),
2160               !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"), [], d>,
2161               EVEX;
2162   let Constraints = "$src1 = $dst" in
2163   def rrk_alt : AVX512PI<opc, MRMDestReg, (outs  RC:$dst),
2164                                           (ins RC:$src1, KRC:$mask, RC:$src2),
2165               !strconcat(OpcodeStr,
2166               "\t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"), [], d>,
2167               EVEX, EVEX_K;
2168   def rrkz_alt : AVX512PI<opc, MRMDestReg, (outs  RC:$dst),
2169                                            (ins KRC:$mask, RC:$src),
2170               !strconcat(OpcodeStr,
2171               "\t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
2172               [], d>, EVEX, EVEX_KZ;
2173   }
2174   let mayStore = 1 in {
2175   def mr : AVX512PI<opc, MRMDestMem, (outs), (ins memop:$dst, RC:$src),
2176                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
2177                     [(st_frag (OpVT RC:$src), addr:$dst)], d>, EVEX;
2178   def mrk : AVX512PI<opc, MRMDestMem, (outs),
2179                                       (ins memop:$dst, KRC:$mask, RC:$src),
2180               !strconcat(OpcodeStr,
2181               "\t{$src, ${dst} {${mask}}|${dst} {${mask}}, $src}"),
2182                [], d>, EVEX, EVEX_K;
2183   }
2184 }
2185
2186
2187 multiclass avx512_store_vl<bits<8> opc, string OpcodeStr, string st_pat,
2188                            string st_suff_512, string st_suff_256,
2189                            string st_suff_128, string elty, string elsz,
2190                            string vsz512, string vsz256, string vsz128,
2191                            Domain d, Predicate prd> {
2192   let Predicates = [prd] in
2193   defm Z : avx512_store<opc, OpcodeStr, !cast<PatFrag>(st_pat##st_suff_512),
2194                         !cast<ValueType>("v"##vsz512##elty##elsz),
2195                         !cast<RegisterClass>("VK"##vsz512##"WM"), VR512,
2196                         !cast<X86MemOperand>(elty##"512mem"), d>, EVEX_V512;
2197
2198   let Predicates = [prd, HasVLX] in {
2199     defm Z256 : avx512_store<opc, OpcodeStr, !cast<PatFrag>(st_pat##st_suff_256),
2200                              !cast<ValueType>("v"##vsz256##elty##elsz),
2201                              !cast<RegisterClass>("VK"##vsz256##"WM"), VR256X,
2202                              !cast<X86MemOperand>(elty##"256mem"), d>, EVEX_V256;
2203
2204     defm Z128 : avx512_store<opc, OpcodeStr, !cast<PatFrag>(st_pat##st_suff_128),
2205                              !cast<ValueType>("v"##vsz128##elty##elsz),
2206                              !cast<RegisterClass>("VK"##vsz128##"WM"), VR128X,
2207                              !cast<X86MemOperand>(elty##"128mem"), d>, EVEX_V128;
2208   }
2209 }
2210
2211 defm VMOVAPS : avx512_load_vl<0x28, "vmovaps", "alignedload", "f", "32",
2212                               "16", "8", "4", SSEPackedSingle, HasAVX512>,
2213                avx512_store_vl<0x29, "vmovaps", "alignedstore",
2214                                "512", "256", "", "f", "32", "16", "8", "4",
2215                                SSEPackedSingle, HasAVX512>,
2216                               PS, EVEX_CD8<32, CD8VF>;
2217
2218 defm VMOVAPD : avx512_load_vl<0x28, "vmovapd", "alignedload", "f", "64",
2219                               "8", "4", "2", SSEPackedDouble, HasAVX512>,
2220                avx512_store_vl<0x29, "vmovapd", "alignedstore",
2221                                "512", "256", "", "f", "64", "8", "4", "2",
2222                                SSEPackedDouble, HasAVX512>,
2223                               PD, VEX_W, EVEX_CD8<64, CD8VF>;
2224
2225 defm VMOVUPS : avx512_load_vl<0x10, "vmovups", "load", "f", "32",
2226                               "16", "8", "4", SSEPackedSingle, HasAVX512>,
2227                avx512_store_vl<0x11, "vmovups", "store", "", "", "", "f", "32",
2228                               "16", "8", "4", SSEPackedSingle, HasAVX512>,
2229                               PS, EVEX_CD8<32, CD8VF>;
2230
2231 defm VMOVUPD : avx512_load_vl<0x10, "vmovupd", "load", "f", "64",
2232                               "8", "4", "2", SSEPackedDouble, HasAVX512, 0>,
2233                avx512_store_vl<0x11, "vmovupd", "store", "", "", "", "f", "64",
2234                               "8", "4", "2", SSEPackedDouble, HasAVX512>,
2235                              PD, VEX_W, EVEX_CD8<64, CD8VF>;
2236
2237 def: Pat<(v8f64 (int_x86_avx512_mask_loadu_pd_512 addr:$ptr,
2238                 (bc_v8f64 (v16i32 immAllZerosV)), GR8:$mask)),
2239        (VMOVUPDZrmkz (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)), addr:$ptr)>;
2240
2241 def: Pat<(v16f32 (int_x86_avx512_mask_loadu_ps_512 addr:$ptr,
2242                  (bc_v16f32 (v16i32 immAllZerosV)), GR16:$mask)),
2243        (VMOVUPSZrmkz (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)), addr:$ptr)>;
2244
2245 def: Pat<(v8f64 (int_x86_avx512_mask_load_pd_512 addr:$ptr,
2246                 (bc_v8f64 (v16i32 immAllZerosV)), GR8:$mask)),
2247        (VMOVAPDZrmkz (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)), addr:$ptr)>;
2248
2249 def: Pat<(v16f32 (int_x86_avx512_mask_load_ps_512 addr:$ptr,
2250                  (bc_v16f32 (v16i32 immAllZerosV)), GR16:$mask)),
2251        (VMOVAPSZrmkz (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)), addr:$ptr)>;
2252
2253 def: Pat<(v8f64 (int_x86_avx512_mask_load_pd_512 addr:$ptr,
2254                 (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1))),
2255        (VMOVAPDZrm addr:$ptr)>;
2256
2257 def: Pat<(v16f32 (int_x86_avx512_mask_load_ps_512 addr:$ptr,
2258                  (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1))),
2259        (VMOVAPSZrm addr:$ptr)>;
2260
2261 def: Pat<(int_x86_avx512_mask_storeu_ps_512 addr:$ptr, (v16f32 VR512:$src),
2262           GR16:$mask),
2263          (VMOVUPSZmrk addr:$ptr, (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)),
2264             VR512:$src)>;
2265 def: Pat<(int_x86_avx512_mask_storeu_pd_512 addr:$ptr, (v8f64 VR512:$src),
2266           GR8:$mask),
2267          (VMOVUPDZmrk addr:$ptr, (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)),
2268             VR512:$src)>;
2269
2270 def: Pat<(int_x86_avx512_mask_store_ps_512 addr:$ptr, (v16f32 VR512:$src),
2271           GR16:$mask),
2272          (VMOVAPSZmrk addr:$ptr, (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)),
2273             VR512:$src)>;
2274 def: Pat<(int_x86_avx512_mask_store_pd_512 addr:$ptr, (v8f64 VR512:$src),
2275           GR8:$mask),
2276          (VMOVAPDZmrk addr:$ptr, (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)),
2277             VR512:$src)>;
2278
2279 def: Pat<(masked_store addr:$ptr, VK8WM:$mask, (v8f32 VR256:$src)),
2280          (VMOVUPSZmrk addr:$ptr,
2281          (v16i1 (COPY_TO_REGCLASS VK8WM:$mask, VK16WM)),
2282          (INSERT_SUBREG (v16f32 (IMPLICIT_DEF)), VR256:$src, sub_ymm))>;
2283
2284 def: Pat<(v8f32 (masked_load addr:$ptr, VK8WM:$mask, undef)),
2285          (v8f32 (EXTRACT_SUBREG (v16f32 (VMOVUPSZrmkz
2286           (v16i1 (COPY_TO_REGCLASS VK8WM:$mask, VK16WM)), addr:$ptr)), sub_ymm))>;
2287
2288 def: Pat<(masked_store addr:$ptr, VK16WM:$mask, (v16f32 VR512:$src)),
2289          (VMOVUPSZmrk addr:$ptr, VK16WM:$mask, VR512:$src)>;
2290
2291 def: Pat<(masked_store addr:$ptr, VK8WM:$mask, (v8f64 VR512:$src)),
2292          (VMOVUPDZmrk addr:$ptr, VK8WM:$mask, VR512:$src)>;
2293
2294 def: Pat<(v16f32 (masked_load addr:$ptr, VK16WM:$mask, undef)),
2295          (VMOVUPSZrmkz VK16WM:$mask, addr:$ptr)>;
2296
2297 def: Pat<(v16f32 (masked_load addr:$ptr, VK16WM:$mask,
2298                               (bc_v16f32 (v16i32 immAllZerosV)))),
2299          (VMOVUPSZrmkz VK16WM:$mask, addr:$ptr)>;
2300
2301 def: Pat<(v16f32 (masked_load addr:$ptr, VK16WM:$mask, (v16f32 VR512:$src0))),
2302          (VMOVUPSZrmk VR512:$src0, VK16WM:$mask, addr:$ptr)>;
2303
2304 def: Pat<(v8f64 (masked_load addr:$ptr, VK8WM:$mask, undef)),
2305          (VMOVUPDZrmkz VK8WM:$mask, addr:$ptr)>;
2306
2307 def: Pat<(v8f64 (masked_load addr:$ptr, VK8WM:$mask,
2308                              (bc_v8f64 (v16i32 immAllZerosV)))),
2309          (VMOVUPDZrmkz VK8WM:$mask, addr:$ptr)>;
2310
2311 def: Pat<(v8f64 (masked_load addr:$ptr, VK8WM:$mask, (v8f64 VR512:$src0))),
2312          (VMOVUPDZrmk VR512:$src0, VK8WM:$mask, addr:$ptr)>;
2313
2314 def: Pat<(v8f32 (masked_load addr:$ptr, VK8WM:$mask, (v8f32 VR256:$src0))),
2315          (v8f32 (EXTRACT_SUBREG (v16f32 (VMOVUPSZrmk
2316          (INSERT_SUBREG (v16f32 (IMPLICIT_DEF)), VR256:$src0, sub_ymm),
2317           (v16i1 (COPY_TO_REGCLASS VK8WM:$mask, VK16WM)), addr:$ptr)), sub_ymm))>;
2318
2319 defm VMOVDQA32 : avx512_load_vl<0x6F, "vmovdqa32", "alignedload", "i", "32",
2320                                 "16", "8", "4", SSEPackedInt, HasAVX512>,
2321                  avx512_store_vl<0x7F, "vmovdqa32", "alignedstore",
2322                                  "512", "256", "", "i", "32", "16", "8", "4",
2323                                  SSEPackedInt, HasAVX512>,
2324                                 PD, EVEX_CD8<32, CD8VF>;
2325
2326 defm VMOVDQA64 : avx512_load_vl<0x6F, "vmovdqa64", "alignedload", "i", "64",
2327                                 "8", "4", "2", SSEPackedInt, HasAVX512>,
2328                  avx512_store_vl<0x7F, "vmovdqa64", "alignedstore",
2329                                  "512", "256", "", "i", "64", "8", "4", "2",
2330                                  SSEPackedInt, HasAVX512>,
2331                                 PD, VEX_W, EVEX_CD8<64, CD8VF>;
2332
2333 defm VMOVDQU8 : avx512_load_vl<0x6F, "vmovdqu8", "load", "i", "8",
2334                                "64", "32", "16", SSEPackedInt, HasBWI>,
2335                  avx512_store_vl<0x7F, "vmovdqu8", "store", "", "", "",
2336                                  "i", "8", "64", "32", "16", SSEPackedInt,
2337                                  HasBWI>, XD, EVEX_CD8<8, CD8VF>;
2338
2339 defm VMOVDQU16 : avx512_load_vl<0x6F, "vmovdqu16", "load", "i", "16",
2340                                 "32", "16", "8", SSEPackedInt, HasBWI>,
2341                  avx512_store_vl<0x7F, "vmovdqu16", "store", "", "", "",
2342                                  "i", "16", "32", "16", "8", SSEPackedInt,
2343                                  HasBWI>, XD, VEX_W, EVEX_CD8<16, CD8VF>;
2344
2345 defm VMOVDQU32 : avx512_load_vl<0x6F, "vmovdqu32", "load", "i", "32",
2346                                 "16", "8", "4", SSEPackedInt, HasAVX512>,
2347                  avx512_store_vl<0x7F, "vmovdqu32", "store", "", "", "",
2348                                  "i", "32", "16", "8", "4", SSEPackedInt,
2349                                  HasAVX512>, XS, EVEX_CD8<32, CD8VF>;
2350
2351 defm VMOVDQU64 : avx512_load_vl<0x6F, "vmovdqu64", "load", "i", "64",
2352                                 "8", "4", "2", SSEPackedInt, HasAVX512>,
2353                  avx512_store_vl<0x7F, "vmovdqu64", "store", "", "", "",
2354                                  "i", "64", "8", "4", "2", SSEPackedInt,
2355                                  HasAVX512>, XS, VEX_W, EVEX_CD8<64, CD8VF>;
2356
2357 def: Pat<(v16i32 (int_x86_avx512_mask_loadu_d_512 addr:$ptr,
2358                  (v16i32 immAllZerosV), GR16:$mask)),
2359        (VMOVDQU32Zrmkz (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)), addr:$ptr)>;
2360
2361 def: Pat<(v8i64 (int_x86_avx512_mask_loadu_q_512 addr:$ptr,
2362                 (bc_v8i64 (v16i32 immAllZerosV)), GR8:$mask)),
2363        (VMOVDQU64Zrmkz (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)), addr:$ptr)>;
2364
2365 def: Pat<(int_x86_avx512_mask_storeu_d_512 addr:$ptr, (v16i32 VR512:$src),
2366             GR16:$mask),
2367          (VMOVDQU32Zmrk addr:$ptr, (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)),
2368             VR512:$src)>;
2369 def: Pat<(int_x86_avx512_mask_storeu_q_512 addr:$ptr, (v8i64 VR512:$src),
2370             GR8:$mask),
2371          (VMOVDQU64Zmrk addr:$ptr, (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)),
2372             VR512:$src)>;
2373
2374 let AddedComplexity = 20 in {
2375 def : Pat<(v8i64 (vselect VK8WM:$mask, (v8i64 VR512:$src),
2376                           (bc_v8i64 (v16i32 immAllZerosV)))),
2377                   (VMOVDQU64Zrrkz VK8WM:$mask, VR512:$src)>;
2378
2379 def : Pat<(v8i64 (vselect VK8WM:$mask, (bc_v8i64 (v16i32 immAllZerosV)),
2380                           (v8i64 VR512:$src))),
2381    (VMOVDQU64Zrrkz (COPY_TO_REGCLASS (KNOTWrr (COPY_TO_REGCLASS VK8:$mask, VK16)),
2382                                               VK8), VR512:$src)>;
2383
2384 def : Pat<(v16i32 (vselect VK16WM:$mask, (v16i32 VR512:$src),
2385                            (v16i32 immAllZerosV))),
2386                   (VMOVDQU32Zrrkz VK16WM:$mask, VR512:$src)>;
2387
2388 def : Pat<(v16i32 (vselect VK16WM:$mask, (v16i32 immAllZerosV),
2389                            (v16i32 VR512:$src))),
2390                   (VMOVDQU32Zrrkz (KNOTWrr VK16WM:$mask), VR512:$src)>;
2391 }
2392
2393 def: Pat<(v16i32 (masked_load addr:$ptr, VK16WM:$mask, (v16i32 immAllZerosV))),
2394          (VMOVDQU32Zrmkz VK16WM:$mask, addr:$ptr)>;
2395
2396 def: Pat<(v16i32 (masked_load addr:$ptr, VK16WM:$mask, undef)),
2397          (VMOVDQU32Zrmkz VK16WM:$mask, addr:$ptr)>;
2398
2399 def: Pat<(v16i32 (masked_load addr:$ptr, VK16WM:$mask, (v16i32 VR512:$src0))),
2400          (VMOVDQU32Zrmk VR512:$src0, VK16WM:$mask, addr:$ptr)>;
2401
2402 def: Pat<(v8i64 (masked_load addr:$ptr, VK8WM:$mask,
2403                              (bc_v8i64 (v16i32 immAllZerosV)))),
2404          (VMOVDQU64Zrmkz VK8WM:$mask, addr:$ptr)>;
2405
2406 def: Pat<(v8i64 (masked_load addr:$ptr, VK8WM:$mask, undef)),
2407          (VMOVDQU64Zrmkz VK8WM:$mask, addr:$ptr)>;
2408
2409 def: Pat<(v8i64 (masked_load addr:$ptr, VK8WM:$mask, (v8i64 VR512:$src0))),
2410          (VMOVDQU64Zrmk VR512:$src0, VK8WM:$mask, addr:$ptr)>;
2411
2412 def: Pat<(masked_store addr:$ptr, VK16WM:$mask, (v16i32 VR512:$src)),
2413          (VMOVDQU32Zmrk addr:$ptr, VK16WM:$mask, VR512:$src)>;
2414
2415 def: Pat<(masked_store addr:$ptr, VK8WM:$mask, (v8i64 VR512:$src)),
2416          (VMOVDQU64Zmrk addr:$ptr, VK8WM:$mask, VR512:$src)>;
2417
2418 // SKX replacement
2419 def: Pat<(masked_store addr:$ptr, VK8WM:$mask, (v8i32 VR256:$src)),
2420          (VMOVDQU32Z256mrk addr:$ptr, VK8WM:$mask, VR256:$src)>;
2421
2422 // KNL replacement
2423 def: Pat<(masked_store addr:$ptr, VK8WM:$mask, (v8i32 VR256:$src)),
2424          (VMOVDQU32Zmrk addr:$ptr,
2425          (v16i1 (COPY_TO_REGCLASS VK8WM:$mask, VK16WM)),
2426          (INSERT_SUBREG (v16i32 (IMPLICIT_DEF)), VR256:$src, sub_ymm))>;
2427
2428 def: Pat<(v8i32 (masked_load addr:$ptr, VK8WM:$mask, undef)),
2429          (v8i32 (EXTRACT_SUBREG (v16i32 (VMOVDQU32Zrmkz
2430           (v16i1 (COPY_TO_REGCLASS VK8WM:$mask, VK16WM)), addr:$ptr)), sub_ymm))>;
2431
2432
2433 // Move Int Doubleword to Packed Double Int
2434 //
2435 def VMOVDI2PDIZrr : AVX512BI<0x6E, MRMSrcReg, (outs VR128X:$dst), (ins GR32:$src),
2436                       "vmovd\t{$src, $dst|$dst, $src}",
2437                       [(set VR128X:$dst,
2438                         (v4i32 (scalar_to_vector GR32:$src)))], IIC_SSE_MOVDQ>,
2439                         EVEX, VEX_LIG;
2440 def VMOVDI2PDIZrm : AVX512BI<0x6E, MRMSrcMem, (outs VR128X:$dst), (ins i32mem:$src),
2441                       "vmovd\t{$src, $dst|$dst, $src}",
2442                       [(set VR128X:$dst,
2443                         (v4i32 (scalar_to_vector (loadi32 addr:$src))))],
2444                         IIC_SSE_MOVDQ>, EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2445 def VMOV64toPQIZrr : AVX512BI<0x6E, MRMSrcReg, (outs VR128X:$dst), (ins GR64:$src),
2446                       "vmovq\t{$src, $dst|$dst, $src}",
2447                         [(set VR128X:$dst,
2448                           (v2i64 (scalar_to_vector GR64:$src)))],
2449                           IIC_SSE_MOVDQ>, EVEX, VEX_W, VEX_LIG;
2450 let isCodeGenOnly = 1 in {
2451 def VMOV64toSDZrr : AVX512BI<0x6E, MRMSrcReg, (outs FR64:$dst), (ins GR64:$src),
2452                        "vmovq\t{$src, $dst|$dst, $src}",
2453                        [(set FR64:$dst, (bitconvert GR64:$src))],
2454                        IIC_SSE_MOVDQ>, EVEX, VEX_W, Sched<[WriteMove]>;
2455 def VMOVSDto64Zrr : AVX512BI<0x7E, MRMDestReg, (outs GR64:$dst), (ins FR64:$src),
2456                          "vmovq\t{$src, $dst|$dst, $src}",
2457                          [(set GR64:$dst, (bitconvert FR64:$src))],
2458                          IIC_SSE_MOVDQ>, EVEX, VEX_W, Sched<[WriteMove]>;
2459 }
2460 def VMOVSDto64Zmr : AVX512BI<0x7E, MRMDestMem, (outs), (ins i64mem:$dst, FR64:$src),
2461                          "vmovq\t{$src, $dst|$dst, $src}",
2462                          [(store (i64 (bitconvert FR64:$src)), addr:$dst)],
2463                          IIC_SSE_MOVDQ>, EVEX, VEX_W, Sched<[WriteStore]>,
2464                          EVEX_CD8<64, CD8VT1>;
2465
2466 // Move Int Doubleword to Single Scalar
2467 //
2468 let isCodeGenOnly = 1 in {
2469 def VMOVDI2SSZrr  : AVX512BI<0x6E, MRMSrcReg, (outs FR32X:$dst), (ins GR32:$src),
2470                       "vmovd\t{$src, $dst|$dst, $src}",
2471                       [(set FR32X:$dst, (bitconvert GR32:$src))],
2472                       IIC_SSE_MOVDQ>, EVEX, VEX_LIG;
2473
2474 def VMOVDI2SSZrm  : AVX512BI<0x6E, MRMSrcMem, (outs FR32X:$dst), (ins i32mem:$src),
2475                       "vmovd\t{$src, $dst|$dst, $src}",
2476                       [(set FR32X:$dst, (bitconvert (loadi32 addr:$src)))],
2477                       IIC_SSE_MOVDQ>, EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2478 }
2479
2480 // Move doubleword from xmm register to r/m32
2481 //
2482 def VMOVPDI2DIZrr  : AVX512BI<0x7E, MRMDestReg, (outs GR32:$dst), (ins VR128X:$src),
2483                        "vmovd\t{$src, $dst|$dst, $src}",
2484                        [(set GR32:$dst, (vector_extract (v4i32 VR128X:$src),
2485                                         (iPTR 0)))], IIC_SSE_MOVD_ToGP>,
2486                        EVEX, VEX_LIG;
2487 def VMOVPDI2DIZmr  : AVX512BI<0x7E, MRMDestMem, (outs),
2488                        (ins i32mem:$dst, VR128X:$src),
2489                        "vmovd\t{$src, $dst|$dst, $src}",
2490                        [(store (i32 (vector_extract (v4i32 VR128X:$src),
2491                                      (iPTR 0))), addr:$dst)], IIC_SSE_MOVDQ>,
2492                        EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2493
2494 // Move quadword from xmm1 register to r/m64
2495 //
2496 def VMOVPQIto64Zrr : I<0x7E, MRMDestReg, (outs GR64:$dst), (ins VR128X:$src),
2497                       "vmovq\t{$src, $dst|$dst, $src}",
2498                       [(set GR64:$dst, (extractelt (v2i64 VR128X:$src),
2499                                                    (iPTR 0)))],
2500                       IIC_SSE_MOVD_ToGP>, PD, EVEX, VEX_LIG, VEX_W,
2501                       Requires<[HasAVX512, In64BitMode]>;
2502
2503 def VMOVPQIto64Zmr : I<0xD6, MRMDestMem, (outs),
2504                        (ins i64mem:$dst, VR128X:$src),
2505                        "vmovq\t{$src, $dst|$dst, $src}",
2506                        [(store (extractelt (v2i64 VR128X:$src), (iPTR 0)),
2507                                addr:$dst)], IIC_SSE_MOVDQ>,
2508                        EVEX, PD, VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>,
2509                        Sched<[WriteStore]>, Requires<[HasAVX512, In64BitMode]>;
2510
2511 // Move Scalar Single to Double Int
2512 //
2513 let isCodeGenOnly = 1 in {
2514 def VMOVSS2DIZrr  : AVX512BI<0x7E, MRMDestReg, (outs GR32:$dst),
2515                       (ins FR32X:$src),
2516                       "vmovd\t{$src, $dst|$dst, $src}",
2517                       [(set GR32:$dst, (bitconvert FR32X:$src))],
2518                       IIC_SSE_MOVD_ToGP>, EVEX, VEX_LIG;
2519 def VMOVSS2DIZmr  : AVX512BI<0x7E, MRMDestMem, (outs),
2520                       (ins i32mem:$dst, FR32X:$src),
2521                       "vmovd\t{$src, $dst|$dst, $src}",
2522                       [(store (i32 (bitconvert FR32X:$src)), addr:$dst)],
2523                       IIC_SSE_MOVDQ>, EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2524 }
2525
2526 // Move Quadword Int to Packed Quadword Int
2527 //
2528 def VMOVQI2PQIZrm : AVX512BI<0x6E, MRMSrcMem, (outs VR128X:$dst),
2529                       (ins i64mem:$src),
2530                       "vmovq\t{$src, $dst|$dst, $src}",
2531                       [(set VR128X:$dst,
2532                         (v2i64 (scalar_to_vector (loadi64 addr:$src))))]>,
2533                       EVEX, VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
2534
2535 //===----------------------------------------------------------------------===//
2536 // AVX-512  MOVSS, MOVSD
2537 //===----------------------------------------------------------------------===//
2538
2539 multiclass avx512_move_scalar <string asm, RegisterClass RC,
2540                               SDNode OpNode, ValueType vt,
2541                               X86MemOperand x86memop, PatFrag mem_pat> {
2542   let hasSideEffects = 0 in {
2543   def rr : SI<0x10, MRMSrcReg, (outs VR128X:$dst), (ins VR128X:$src1, RC:$src2),
2544               !strconcat(asm, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2545               [(set VR128X:$dst, (vt (OpNode VR128X:$src1,
2546                                       (scalar_to_vector RC:$src2))))],
2547               IIC_SSE_MOV_S_RR>, EVEX_4V, VEX_LIG;
2548   let Constraints = "$src1 = $dst" in
2549   def rrk : SI<0x10, MRMSrcReg, (outs VR128X:$dst),
2550               (ins VR128X:$src1, VK1WM:$mask, RC:$src2, RC:$src3),
2551               !strconcat(asm,
2552                 "\t{$src3, $src2, $dst {${mask}}|$dst {${mask}}, $src2, $src3}"),
2553               [], IIC_SSE_MOV_S_RR>, EVEX_4V, VEX_LIG, EVEX_K;
2554   def rm : SI<0x10, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
2555               !strconcat(asm, "\t{$src, $dst|$dst, $src}"),
2556               [(set RC:$dst, (mem_pat addr:$src))], IIC_SSE_MOV_S_RM>,
2557               EVEX, VEX_LIG;
2558   let mayStore = 1 in {
2559   def mr: SI<0x11, MRMDestMem, (outs), (ins x86memop:$dst, RC:$src),
2560              !strconcat(asm, "\t{$src, $dst|$dst, $src}"),
2561              [(store RC:$src, addr:$dst)], IIC_SSE_MOV_S_MR>,
2562              EVEX, VEX_LIG;
2563   def mrk: SI<0x11, MRMDestMem, (outs), (ins x86memop:$dst, VK1WM:$mask, RC:$src),
2564              !strconcat(asm, "\t{$src, $dst {${mask}}|$dst {${mask}}, $src}"),
2565              [], IIC_SSE_MOV_S_MR>,
2566              EVEX, VEX_LIG, EVEX_K;
2567   } // mayStore
2568   } //hasSideEffects = 0
2569 }
2570
2571 let ExeDomain = SSEPackedSingle in
2572 defm VMOVSSZ : avx512_move_scalar<"movss", FR32X, X86Movss, v4f32, f32mem,
2573                                  loadf32>, XS, EVEX_CD8<32, CD8VT1>;
2574
2575 let ExeDomain = SSEPackedDouble in
2576 defm VMOVSDZ : avx512_move_scalar<"movsd", FR64X, X86Movsd, v2f64, f64mem,
2577                                  loadf64>, XD, VEX_W, EVEX_CD8<64, CD8VT1>;
2578
2579 def : Pat<(f32 (X86select VK1WM:$mask, (f32 FR32X:$src1), (f32 FR32X:$src2))),
2580           (COPY_TO_REGCLASS (VMOVSSZrrk (COPY_TO_REGCLASS FR32X:$src2, VR128X),
2581            VK1WM:$mask, (f32 (IMPLICIT_DEF)), FR32X:$src1), FR32X)>;
2582
2583 def : Pat<(f64 (X86select VK1WM:$mask, (f64 FR64X:$src1), (f64 FR64X:$src2))),
2584           (COPY_TO_REGCLASS (VMOVSDZrrk (COPY_TO_REGCLASS FR64X:$src2, VR128X),
2585            VK1WM:$mask, (f64 (IMPLICIT_DEF)), FR64X:$src1), FR64X)>;
2586
2587 def : Pat<(int_x86_avx512_mask_store_ss addr:$dst, VR128X:$src, GR8:$mask),
2588           (VMOVSSZmrk addr:$dst, (i1 (COPY_TO_REGCLASS GR8:$mask, VK1WM)),
2589            (COPY_TO_REGCLASS VR128X:$src, FR32X))>;
2590
2591 // For the disassembler
2592 let isCodeGenOnly = 1, ForceDisassemble = 1, hasSideEffects = 0 in {
2593   def VMOVSSZrr_REV : SI<0x11, MRMDestReg, (outs VR128X:$dst),
2594                         (ins VR128X:$src1, FR32X:$src2),
2595                         "movss\t{$src2, $src1, $dst|$dst, $src1, $src2}", [],
2596                         IIC_SSE_MOV_S_RR>,
2597                         XS, EVEX_4V, VEX_LIG;
2598   def VMOVSDZrr_REV : SI<0x11, MRMDestReg, (outs VR128X:$dst),
2599                         (ins VR128X:$src1, FR64X:$src2),
2600                         "movsd\t{$src2, $src1, $dst|$dst, $src1, $src2}", [],
2601                         IIC_SSE_MOV_S_RR>,
2602                         XD, EVEX_4V, VEX_LIG, VEX_W;
2603 }
2604
2605 let Predicates = [HasAVX512] in {
2606   let AddedComplexity = 15 in {
2607   // Move scalar to XMM zero-extended, zeroing a VR128X then do a
2608   // MOVS{S,D} to the lower bits.
2609   def : Pat<(v4f32 (X86vzmovl (v4f32 (scalar_to_vector FR32X:$src)))),
2610             (VMOVSSZrr (v4f32 (V_SET0)), FR32X:$src)>;
2611   def : Pat<(v4f32 (X86vzmovl (v4f32 VR128X:$src))),
2612             (VMOVSSZrr (v4f32 (V_SET0)), (COPY_TO_REGCLASS VR128X:$src, FR32X))>;
2613   def : Pat<(v4i32 (X86vzmovl (v4i32 VR128X:$src))),
2614             (VMOVSSZrr (v4i32 (V_SET0)), (COPY_TO_REGCLASS VR128X:$src, FR32X))>;
2615   def : Pat<(v2f64 (X86vzmovl (v2f64 (scalar_to_vector FR64X:$src)))),
2616             (VMOVSDZrr (v2f64 (V_SET0)), FR64X:$src)>;
2617
2618   // Move low f32 and clear high bits.
2619   def : Pat<(v8f32 (X86vzmovl (v8f32 VR256X:$src))),
2620             (SUBREG_TO_REG (i32 0),
2621              (VMOVSSZrr (v4f32 (V_SET0)),
2622               (EXTRACT_SUBREG (v8f32 VR256X:$src), sub_xmm)), sub_xmm)>;
2623   def : Pat<(v8i32 (X86vzmovl (v8i32 VR256X:$src))),
2624             (SUBREG_TO_REG (i32 0),
2625              (VMOVSSZrr (v4i32 (V_SET0)),
2626                        (EXTRACT_SUBREG (v8i32 VR256X:$src), sub_xmm)), sub_xmm)>;
2627   }
2628
2629   let AddedComplexity = 20 in {
2630   // MOVSSrm zeros the high parts of the register; represent this
2631   // with SUBREG_TO_REG. The AVX versions also write: DST[255:128] <- 0
2632   def : Pat<(v4f32 (X86vzmovl (v4f32 (scalar_to_vector (loadf32 addr:$src))))),
2633             (COPY_TO_REGCLASS (VMOVSSZrm addr:$src), VR128X)>;
2634   def : Pat<(v4f32 (scalar_to_vector (loadf32 addr:$src))),
2635             (COPY_TO_REGCLASS (VMOVSSZrm addr:$src), VR128X)>;
2636   def : Pat<(v4f32 (X86vzmovl (loadv4f32 addr:$src))),
2637             (COPY_TO_REGCLASS (VMOVSSZrm addr:$src), VR128X)>;
2638
2639   // MOVSDrm zeros the high parts of the register; represent this
2640   // with SUBREG_TO_REG. The AVX versions also write: DST[255:128] <- 0
2641   def : Pat<(v2f64 (X86vzmovl (v2f64 (scalar_to_vector (loadf64 addr:$src))))),
2642             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
2643   def : Pat<(v2f64 (scalar_to_vector (loadf64 addr:$src))),
2644             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
2645   def : Pat<(v2f64 (X86vzmovl (loadv2f64 addr:$src))),
2646             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
2647   def : Pat<(v2f64 (X86vzmovl (bc_v2f64 (loadv4f32 addr:$src)))),
2648             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
2649   def : Pat<(v2f64 (X86vzload addr:$src)),
2650             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
2651
2652   // Represent the same patterns above but in the form they appear for
2653   // 256-bit types
2654   def : Pat<(v8i32 (X86vzmovl (insert_subvector undef,
2655                    (v4i32 (scalar_to_vector (loadi32 addr:$src))), (iPTR 0)))),
2656             (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrm addr:$src), sub_xmm)>;
2657   def : Pat<(v8f32 (X86vzmovl (insert_subvector undef,
2658                    (v4f32 (scalar_to_vector (loadf32 addr:$src))), (iPTR 0)))),
2659             (SUBREG_TO_REG (i32 0), (VMOVSSZrm addr:$src), sub_xmm)>;
2660   def : Pat<(v4f64 (X86vzmovl (insert_subvector undef,
2661                    (v2f64 (scalar_to_vector (loadf64 addr:$src))), (iPTR 0)))),
2662             (SUBREG_TO_REG (i32 0), (VMOVSDZrm addr:$src), sub_xmm)>;
2663   }
2664   def : Pat<(v8f32 (X86vzmovl (insert_subvector undef,
2665                    (v4f32 (scalar_to_vector FR32X:$src)), (iPTR 0)))),
2666             (SUBREG_TO_REG (i32 0), (v4f32 (VMOVSSZrr (v4f32 (V_SET0)),
2667                                             FR32X:$src)), sub_xmm)>;
2668   def : Pat<(v4f64 (X86vzmovl (insert_subvector undef,
2669                    (v2f64 (scalar_to_vector FR64X:$src)), (iPTR 0)))),
2670             (SUBREG_TO_REG (i64 0), (v2f64 (VMOVSDZrr (v2f64 (V_SET0)),
2671                                      FR64X:$src)), sub_xmm)>;
2672   def : Pat<(v4i64 (X86vzmovl (insert_subvector undef,
2673                    (v2i64 (scalar_to_vector (loadi64 addr:$src))), (iPTR 0)))),
2674             (SUBREG_TO_REG (i64 0), (VMOVQI2PQIZrm addr:$src), sub_xmm)>;
2675
2676   // Move low f64 and clear high bits.
2677   def : Pat<(v4f64 (X86vzmovl (v4f64 VR256X:$src))),
2678             (SUBREG_TO_REG (i32 0),
2679              (VMOVSDZrr (v2f64 (V_SET0)),
2680                        (EXTRACT_SUBREG (v4f64 VR256X:$src), sub_xmm)), sub_xmm)>;
2681
2682   def : Pat<(v4i64 (X86vzmovl (v4i64 VR256X:$src))),
2683             (SUBREG_TO_REG (i32 0), (VMOVSDZrr (v2i64 (V_SET0)),
2684                        (EXTRACT_SUBREG (v4i64 VR256X:$src), sub_xmm)), sub_xmm)>;
2685
2686   // Extract and store.
2687   def : Pat<(store (f32 (vector_extract (v4f32 VR128X:$src), (iPTR 0))),
2688                    addr:$dst),
2689             (VMOVSSZmr addr:$dst, (COPY_TO_REGCLASS (v4f32 VR128X:$src), FR32X))>;
2690   def : Pat<(store (f64 (vector_extract (v2f64 VR128X:$src), (iPTR 0))),
2691                    addr:$dst),
2692             (VMOVSDZmr addr:$dst, (COPY_TO_REGCLASS (v2f64 VR128X:$src), FR64X))>;
2693
2694   // Shuffle with VMOVSS
2695   def : Pat<(v4i32 (X86Movss VR128X:$src1, VR128X:$src2)),
2696             (VMOVSSZrr (v4i32 VR128X:$src1),
2697                       (COPY_TO_REGCLASS (v4i32 VR128X:$src2), FR32X))>;
2698   def : Pat<(v4f32 (X86Movss VR128X:$src1, VR128X:$src2)),
2699             (VMOVSSZrr (v4f32 VR128X:$src1),
2700                       (COPY_TO_REGCLASS (v4f32 VR128X:$src2), FR32X))>;
2701
2702   // 256-bit variants
2703   def : Pat<(v8i32 (X86Movss VR256X:$src1, VR256X:$src2)),
2704             (SUBREG_TO_REG (i32 0),
2705               (VMOVSSZrr (EXTRACT_SUBREG (v8i32 VR256X:$src1), sub_xmm),
2706                         (EXTRACT_SUBREG (v8i32 VR256X:$src2), sub_xmm)),
2707               sub_xmm)>;
2708   def : Pat<(v8f32 (X86Movss VR256X:$src1, VR256X:$src2)),
2709             (SUBREG_TO_REG (i32 0),
2710               (VMOVSSZrr (EXTRACT_SUBREG (v8f32 VR256X:$src1), sub_xmm),
2711                         (EXTRACT_SUBREG (v8f32 VR256X:$src2), sub_xmm)),
2712               sub_xmm)>;
2713
2714   // Shuffle with VMOVSD
2715   def : Pat<(v2i64 (X86Movsd VR128X:$src1, VR128X:$src2)),
2716             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2717   def : Pat<(v2f64 (X86Movsd VR128X:$src1, VR128X:$src2)),
2718             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2719   def : Pat<(v4f32 (X86Movsd VR128X:$src1, VR128X:$src2)),
2720             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2721   def : Pat<(v4i32 (X86Movsd VR128X:$src1, VR128X:$src2)),
2722             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2723
2724   // 256-bit variants
2725   def : Pat<(v4i64 (X86Movsd VR256X:$src1, VR256X:$src2)),
2726             (SUBREG_TO_REG (i32 0),
2727               (VMOVSDZrr (EXTRACT_SUBREG (v4i64 VR256X:$src1), sub_xmm),
2728                         (EXTRACT_SUBREG (v4i64 VR256X:$src2), sub_xmm)),
2729               sub_xmm)>;
2730   def : Pat<(v4f64 (X86Movsd VR256X:$src1, VR256X:$src2)),
2731             (SUBREG_TO_REG (i32 0),
2732               (VMOVSDZrr (EXTRACT_SUBREG (v4f64 VR256X:$src1), sub_xmm),
2733                         (EXTRACT_SUBREG (v4f64 VR256X:$src2), sub_xmm)),
2734               sub_xmm)>;
2735
2736   def : Pat<(v2f64 (X86Movlpd VR128X:$src1, VR128X:$src2)),
2737             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2738   def : Pat<(v2i64 (X86Movlpd VR128X:$src1, VR128X:$src2)),
2739             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2740   def : Pat<(v4f32 (X86Movlps VR128X:$src1, VR128X:$src2)),
2741             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2742   def : Pat<(v4i32 (X86Movlps VR128X:$src1, VR128X:$src2)),
2743             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2744 }
2745
2746 let AddedComplexity = 15 in
2747 def VMOVZPQILo2PQIZrr : AVX512XSI<0x7E, MRMSrcReg, (outs VR128X:$dst),
2748                                 (ins VR128X:$src),
2749                                 "vmovq\t{$src, $dst|$dst, $src}",
2750                                 [(set VR128X:$dst, (v2i64 (X86vzmovl
2751                                                    (v2i64 VR128X:$src))))],
2752                                 IIC_SSE_MOVQ_RR>, EVEX, VEX_W;
2753
2754 let AddedComplexity = 20 in
2755 def VMOVZPQILo2PQIZrm : AVX512XSI<0x7E, MRMSrcMem, (outs VR128X:$dst),
2756                                  (ins i128mem:$src),
2757                                  "vmovq\t{$src, $dst|$dst, $src}",
2758                                  [(set VR128X:$dst, (v2i64 (X86vzmovl
2759                                                      (loadv2i64 addr:$src))))],
2760                                  IIC_SSE_MOVDQ>, EVEX, VEX_W,
2761                                  EVEX_CD8<8, CD8VT8>;
2762
2763 let Predicates = [HasAVX512] in {
2764   // AVX 128-bit movd/movq instruction write zeros in the high 128-bit part.
2765   let AddedComplexity = 20 in {
2766     def : Pat<(v4i32 (X86vzmovl (v4i32 (scalar_to_vector (loadi32 addr:$src))))),
2767               (VMOVDI2PDIZrm addr:$src)>;
2768     def : Pat<(v2i64 (X86vzmovl (v2i64 (scalar_to_vector GR64:$src)))),
2769               (VMOV64toPQIZrr GR64:$src)>;
2770     def : Pat<(v4i32 (X86vzmovl (v4i32 (scalar_to_vector GR32:$src)))),
2771               (VMOVDI2PDIZrr GR32:$src)>;
2772
2773     def : Pat<(v4i32 (X86vzmovl (bc_v4i32 (loadv4f32 addr:$src)))),
2774               (VMOVDI2PDIZrm addr:$src)>;
2775     def : Pat<(v4i32 (X86vzmovl (bc_v4i32 (loadv2i64 addr:$src)))),
2776               (VMOVDI2PDIZrm addr:$src)>;
2777     def : Pat<(v2i64 (X86vzmovl (loadv2i64 addr:$src))),
2778             (VMOVZPQILo2PQIZrm addr:$src)>;
2779     def : Pat<(v2f64 (X86vzmovl (v2f64 VR128X:$src))),
2780             (VMOVZPQILo2PQIZrr VR128X:$src)>;
2781     def : Pat<(v2i64 (X86vzload addr:$src)),
2782             (VMOVZPQILo2PQIZrm addr:$src)>;
2783   }
2784
2785   // Use regular 128-bit instructions to match 256-bit scalar_to_vec+zext.
2786   def : Pat<(v8i32 (X86vzmovl (insert_subvector undef,
2787                                (v4i32 (scalar_to_vector GR32:$src)),(iPTR 0)))),
2788             (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrr GR32:$src), sub_xmm)>;
2789   def : Pat<(v4i64 (X86vzmovl (insert_subvector undef,
2790                                (v2i64 (scalar_to_vector GR64:$src)),(iPTR 0)))),
2791             (SUBREG_TO_REG (i64 0), (VMOV64toPQIZrr GR64:$src), sub_xmm)>;
2792 }
2793
2794 def : Pat<(v16i32 (X86Vinsert (v16i32 immAllZerosV), GR32:$src2, (iPTR 0))),
2795         (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrr GR32:$src2), sub_xmm)>;
2796
2797 def : Pat<(v8i64 (X86Vinsert (bc_v8i64 (v16i32 immAllZerosV)), GR64:$src2, (iPTR 0))),
2798         (SUBREG_TO_REG (i32 0), (VMOV64toPQIZrr GR64:$src2), sub_xmm)>;
2799
2800 def : Pat<(v16i32 (X86Vinsert undef, GR32:$src2, (iPTR 0))),
2801         (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrr GR32:$src2), sub_xmm)>;
2802
2803 def : Pat<(v8i64 (X86Vinsert undef, GR64:$src2, (iPTR 0))),
2804         (SUBREG_TO_REG (i32 0), (VMOV64toPQIZrr GR64:$src2), sub_xmm)>;
2805
2806 //===----------------------------------------------------------------------===//
2807 // AVX-512 - Non-temporals
2808 //===----------------------------------------------------------------------===//
2809 let SchedRW = [WriteLoad] in {
2810   def VMOVNTDQAZrm : AVX512PI<0x2A, MRMSrcMem, (outs VR512:$dst),
2811                         (ins i512mem:$src), "vmovntdqa\t{$src, $dst|$dst, $src}",
2812                         [(set VR512:$dst, (int_x86_avx512_movntdqa addr:$src))],
2813                         SSEPackedInt>, EVEX, T8PD, EVEX_V512,
2814                         EVEX_CD8<64, CD8VF>;
2815
2816   let Predicates = [HasAVX512, HasVLX] in {
2817     def VMOVNTDQAZ256rm : AVX512PI<0x2A, MRMSrcMem, (outs VR256X:$dst),
2818                              (ins i256mem:$src),
2819                              "vmovntdqa\t{$src, $dst|$dst, $src}", [],
2820                              SSEPackedInt>, EVEX, T8PD, EVEX_V256,
2821                              EVEX_CD8<64, CD8VF>;
2822
2823     def VMOVNTDQAZ128rm : AVX512PI<0x2A, MRMSrcMem, (outs VR128X:$dst),
2824                              (ins i128mem:$src),
2825                              "vmovntdqa\t{$src, $dst|$dst, $src}", [],
2826                              SSEPackedInt>, EVEX, T8PD, EVEX_V128,
2827                              EVEX_CD8<64, CD8VF>;
2828   }
2829 }
2830
2831 multiclass avx512_movnt<bits<8> opc, string OpcodeStr, PatFrag st_frag,
2832                         ValueType OpVT, RegisterClass RC, X86MemOperand memop,
2833                         Domain d, InstrItinClass itin = IIC_SSE_MOVNT> {
2834   let SchedRW = [WriteStore], mayStore = 1,
2835       AddedComplexity = 400 in
2836   def mr : AVX512PI<opc, MRMDestMem, (outs), (ins memop:$dst, RC:$src),
2837                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
2838                     [(st_frag (OpVT RC:$src), addr:$dst)], d, itin>, EVEX;
2839 }
2840
2841 multiclass avx512_movnt_vl<bits<8> opc, string OpcodeStr, PatFrag st_frag,
2842                            string elty, string elsz, string vsz512,
2843                            string vsz256, string vsz128, Domain d,
2844                            Predicate prd, InstrItinClass itin = IIC_SSE_MOVNT> {
2845   let Predicates = [prd] in
2846   defm Z : avx512_movnt<opc, OpcodeStr, st_frag,
2847                         !cast<ValueType>("v"##vsz512##elty##elsz), VR512,
2848                         !cast<X86MemOperand>(elty##"512mem"), d, itin>,
2849                         EVEX_V512;
2850
2851   let Predicates = [prd, HasVLX] in {
2852     defm Z256 : avx512_movnt<opc, OpcodeStr, st_frag,
2853                              !cast<ValueType>("v"##vsz256##elty##elsz), VR256X,
2854                              !cast<X86MemOperand>(elty##"256mem"), d, itin>,
2855                              EVEX_V256;
2856
2857     defm Z128 : avx512_movnt<opc, OpcodeStr, st_frag,
2858                              !cast<ValueType>("v"##vsz128##elty##elsz), VR128X,
2859                              !cast<X86MemOperand>(elty##"128mem"), d, itin>,
2860                              EVEX_V128;
2861   }
2862 }
2863
2864 defm VMOVNTDQ : avx512_movnt_vl<0xE7, "vmovntdq", alignednontemporalstore,
2865                                 "i", "64", "8", "4", "2", SSEPackedInt,
2866                                 HasAVX512>, PD, EVEX_CD8<64, CD8VF>;
2867
2868 defm VMOVNTPD : avx512_movnt_vl<0x2B, "vmovntpd", alignednontemporalstore,
2869                                 "f", "64", "8", "4", "2", SSEPackedDouble,
2870                                 HasAVX512>, PD, VEX_W, EVEX_CD8<64, CD8VF>;
2871
2872 defm VMOVNTPS : avx512_movnt_vl<0x2B, "vmovntps", alignednontemporalstore,
2873                                 "f", "32", "16", "8", "4", SSEPackedSingle,
2874                                 HasAVX512>, PS, EVEX_CD8<32, CD8VF>;
2875
2876 //===----------------------------------------------------------------------===//
2877 // AVX-512 - Integer arithmetic
2878 //
2879 multiclass avx512_binop_rm<bits<8> opc, string OpcodeStr, SDNode OpNode,
2880                            X86VectorVTInfo _, OpndItins itins,
2881                            bit IsCommutable = 0> {
2882   defm rr : AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
2883                     (ins _.RC:$src1, _.RC:$src2), OpcodeStr##_.Suffix,
2884                     "$src2, $src1", "$src1, $src2",
2885                     (_.VT (OpNode _.RC:$src1, _.RC:$src2)),
2886                     "", itins.rr, IsCommutable>,
2887             AVX512BIBase, EVEX_4V;
2888
2889   let mayLoad = 1 in
2890     defm rm : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
2891                     (ins _.RC:$src1, _.MemOp:$src2), OpcodeStr##_.Suffix,
2892                     "$src2, $src1", "$src1, $src2",
2893                     (_.VT (OpNode _.RC:$src1,
2894                                   (bitconvert (_.LdFrag addr:$src2)))),
2895                     "", itins.rm>,
2896               AVX512BIBase, EVEX_4V;
2897 }
2898
2899 multiclass avx512_binop_rmb<bits<8> opc, string OpcodeStr, SDNode OpNode,
2900                             X86VectorVTInfo _, OpndItins itins,
2901                             bit IsCommutable = 0> :
2902            avx512_binop_rm<opc, OpcodeStr, OpNode, _, itins, IsCommutable> {
2903   let mayLoad = 1 in
2904     defm rmb : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
2905                     (ins _.RC:$src1, _.ScalarMemOp:$src2), OpcodeStr##_.Suffix,
2906                     "${src2}"##_.BroadcastStr##", $src1",
2907                     "$src1, ${src2}"##_.BroadcastStr,
2908                     (_.VT (OpNode _.RC:$src1,
2909                                   (X86VBroadcast
2910                                       (_.ScalarLdFrag addr:$src2)))),
2911                     "", itins.rm>,
2912                AVX512BIBase, EVEX_4V, EVEX_B;
2913 }
2914
2915 multiclass avx512_binop_rm_vl<bits<8> opc, string OpcodeStr, SDNode OpNode,
2916                               AVX512VLVectorVTInfo VTInfo, OpndItins itins,
2917                               Predicate prd, bit IsCommutable = 0> {
2918   let Predicates = [prd] in
2919     defm Z : avx512_binop_rm<opc, OpcodeStr, OpNode, VTInfo.info512, itins,
2920                              IsCommutable>, EVEX_V512;
2921
2922   let Predicates = [prd, HasVLX] in {
2923     defm Z256 : avx512_binop_rm<opc, OpcodeStr, OpNode, VTInfo.info256, itins,
2924                              IsCommutable>, EVEX_V256;
2925     defm Z128 : avx512_binop_rm<opc, OpcodeStr, OpNode, VTInfo.info128, itins,
2926                              IsCommutable>, EVEX_V128;
2927   }
2928 }
2929
2930 multiclass avx512_binop_rmb_vl<bits<8> opc, string OpcodeStr, SDNode OpNode,
2931                                AVX512VLVectorVTInfo VTInfo, OpndItins itins,
2932                                Predicate prd, bit IsCommutable = 0> {
2933   let Predicates = [prd] in
2934     defm Z : avx512_binop_rmb<opc, OpcodeStr, OpNode, VTInfo.info512, itins,
2935                              IsCommutable>, EVEX_V512;
2936
2937   let Predicates = [prd, HasVLX] in {
2938     defm Z256 : avx512_binop_rmb<opc, OpcodeStr, OpNode, VTInfo.info256, itins,
2939                              IsCommutable>, EVEX_V256;
2940     defm Z128 : avx512_binop_rmb<opc, OpcodeStr, OpNode, VTInfo.info128, itins,
2941                              IsCommutable>, EVEX_V128;
2942   }
2943 }
2944
2945 multiclass avx512_binop_rm_vl_q<bits<8> opc, string OpcodeStr, SDNode OpNode,
2946                                 OpndItins itins, Predicate prd,
2947                                 bit IsCommutable = 0> {
2948   defm NAME : avx512_binop_rmb_vl<opc, OpcodeStr, OpNode, avx512vl_i64_info,
2949                                itins, prd, IsCommutable>,
2950                                VEX_W, EVEX_CD8<64, CD8VF>;
2951 }
2952
2953 multiclass avx512_binop_rm_vl_d<bits<8> opc, string OpcodeStr, SDNode OpNode,
2954                                 OpndItins itins, Predicate prd,
2955                                 bit IsCommutable = 0> {
2956   defm NAME : avx512_binop_rmb_vl<opc, OpcodeStr, OpNode, avx512vl_i32_info,
2957                                itins, prd, IsCommutable>, EVEX_CD8<32, CD8VF>;
2958 }
2959
2960 multiclass avx512_binop_rm_vl_w<bits<8> opc, string OpcodeStr, SDNode OpNode,
2961                                 OpndItins itins, Predicate prd,
2962                                 bit IsCommutable = 0> {
2963   defm NAME : avx512_binop_rm_vl<opc, OpcodeStr, OpNode, avx512vl_i16_info,
2964                               itins, prd, IsCommutable>, EVEX_CD8<16, CD8VF>;
2965 }
2966
2967 multiclass avx512_binop_rm_vl_b<bits<8> opc, string OpcodeStr, SDNode OpNode,
2968                                 OpndItins itins, Predicate prd,
2969                                 bit IsCommutable = 0> {
2970   defm NAME : avx512_binop_rm_vl<opc, OpcodeStr, OpNode, avx512vl_i8_info,
2971                               itins, prd, IsCommutable>, EVEX_CD8<8, CD8VF>;
2972 }
2973
2974 multiclass avx512_binop_rm_vl_dq<bits<8> opc_d, bits<8> opc_q, string OpcodeStr,
2975                                  SDNode OpNode, OpndItins itins, Predicate prd,
2976                                  bit IsCommutable = 0> {
2977   defm Q : avx512_binop_rm_vl_q<opc_q, OpcodeStr, OpNode, itins, prd,
2978                                    IsCommutable>;
2979
2980   defm D : avx512_binop_rm_vl_d<opc_d, OpcodeStr, OpNode, itins, prd,
2981                                    IsCommutable>;
2982 }
2983
2984 multiclass avx512_binop_rm_vl_bw<bits<8> opc_b, bits<8> opc_w, string OpcodeStr,
2985                                  SDNode OpNode, OpndItins itins, Predicate prd,
2986                                  bit IsCommutable = 0> {
2987   defm W : avx512_binop_rm_vl_w<opc_w, OpcodeStr, OpNode, itins, prd,
2988                                    IsCommutable>;
2989
2990   defm B : avx512_binop_rm_vl_b<opc_b, OpcodeStr, OpNode, itins, prd,
2991                                    IsCommutable>;
2992 }
2993
2994 multiclass avx512_binop_rm_vl_all<bits<8> opc_b, bits<8> opc_w,
2995                                   bits<8> opc_d, bits<8> opc_q,
2996                                   string OpcodeStr, SDNode OpNode,
2997                                   OpndItins itins, bit IsCommutable = 0> {
2998   defm NAME : avx512_binop_rm_vl_dq<opc_d, opc_q, OpcodeStr, OpNode,
2999                                     itins, HasAVX512, IsCommutable>,
3000               avx512_binop_rm_vl_bw<opc_b, opc_w, OpcodeStr, OpNode,
3001                                     itins, HasBWI, IsCommutable>;
3002 }
3003
3004 multiclass avx512_binop_rm2<bits<8> opc, string OpcodeStr, ValueType DstVT,
3005                             ValueType SrcVT, RegisterClass KRC, RegisterClass RC,
3006                             PatFrag memop_frag, X86MemOperand x86memop,
3007                             PatFrag scalar_mfrag, X86MemOperand x86scalar_mop,
3008                             string BrdcstStr, OpndItins itins, bit IsCommutable = 0> {
3009   let isCommutable = IsCommutable in
3010   {
3011     def rr : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
3012        (ins RC:$src1, RC:$src2),
3013        !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3014        []>, EVEX_4V;
3015     def rrk : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
3016                (ins KRC:$mask, RC:$src1, RC:$src2),
3017                !strconcat(OpcodeStr,
3018                   "\t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
3019                [], itins.rr>, EVEX_4V, EVEX_K;
3020     def rrkz : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
3021                 (ins KRC:$mask, RC:$src1, RC:$src2),
3022                 !strconcat(OpcodeStr, "\t{$src2, $src1, $dst {${mask}} {z}" ,
3023                     "|$dst {${mask}} {z}, $src1, $src2}"),
3024                 [], itins.rr>, EVEX_4V, EVEX_KZ;
3025   }
3026   let mayLoad = 1 in {
3027     def rm : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
3028               (ins RC:$src1, x86memop:$src2),
3029               !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3030               []>, EVEX_4V;
3031     def rmk : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
3032                (ins KRC:$mask, RC:$src1, x86memop:$src2),
3033                !strconcat(OpcodeStr,
3034                    "\t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
3035                [], itins.rm>, EVEX_4V, EVEX_K;
3036     def rmkz : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
3037                 (ins KRC:$mask, RC:$src1, x86memop:$src2),
3038                 !strconcat(OpcodeStr,
3039                     "\t{$src2, $src1, $dst {${mask}} {z}|$dst {${mask}} {z}, $src1, $src2}"),
3040                 [], itins.rm>, EVEX_4V, EVEX_KZ;
3041     def rmb : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
3042                (ins RC:$src1, x86scalar_mop:$src2),
3043                !strconcat(OpcodeStr, "\t{${src2}", BrdcstStr,
3044                           ", $src1, $dst|$dst, $src1, ${src2}", BrdcstStr, "}"),
3045                [], itins.rm>, EVEX_4V, EVEX_B;
3046     def rmbk : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
3047                 (ins KRC:$mask, RC:$src1, x86scalar_mop:$src2),
3048                 !strconcat(OpcodeStr, "\t{${src2}", BrdcstStr,
3049                            ", $src1, $dst {${mask}}|$dst {${mask}}, $src1, ${src2}",
3050                            BrdcstStr, "}"),
3051                 [], itins.rm>, EVEX_4V, EVEX_B, EVEX_K;
3052     def rmbkz : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
3053                  (ins KRC:$mask, RC:$src1, x86scalar_mop:$src2),
3054                  !strconcat(OpcodeStr, "\t{${src2}", BrdcstStr,
3055                             ", $src1, $dst {${mask}} {z}|$dst {${mask}} {z}, $src1, ${src2}",
3056                             BrdcstStr, "}"),
3057                  [], itins.rm>, EVEX_4V, EVEX_B, EVEX_KZ;
3058   }
3059 }
3060
3061 defm VPADD : avx512_binop_rm_vl_all<0xFC, 0xFD, 0xFE, 0xD4, "vpadd", add,
3062                                     SSE_INTALU_ITINS_P, 1>;
3063 defm VPSUB : avx512_binop_rm_vl_all<0xF8, 0xF9, 0xFA, 0xFB, "vpsub", sub,
3064                                     SSE_INTALU_ITINS_P, 0>;
3065 defm VPMULLD : avx512_binop_rm_vl_d<0x40, "vpmull", mul,
3066                                    SSE_INTALU_ITINS_P, HasAVX512, 1>, T8PD;
3067 defm VPMULLW : avx512_binop_rm_vl_w<0xD5, "vpmull", mul,
3068                                    SSE_INTALU_ITINS_P, HasBWI, 1>;
3069 defm VPMULLQ : avx512_binop_rm_vl_q<0x40, "vpmull", mul,
3070                                    SSE_INTALU_ITINS_P, HasDQI, 1>, T8PD;
3071
3072 defm VPMULDQZ : avx512_binop_rm2<0x28, "vpmuldq", v8i64, v16i32, VK8WM, VR512,
3073                    loadv8i64, i512mem, loadi64, i64mem, "{1to8}",
3074                    SSE_INTALU_ITINS_P, 1>, T8PD, EVEX_V512,
3075                    EVEX_CD8<64, CD8VF>, VEX_W;
3076
3077 defm VPMULUDQZ : avx512_binop_rm2<0xF4, "vpmuludq", v8i64, v16i32, VK8WM, VR512,
3078                    loadv8i64, i512mem, loadi64, i64mem, "{1to8}",
3079                    SSE_INTMUL_ITINS_P, 1>, EVEX_V512, EVEX_CD8<64, CD8VF>, VEX_W;
3080
3081 def : Pat<(v8i64 (X86pmuludq (v16i32 VR512:$src1), (v16i32 VR512:$src2))),
3082           (VPMULUDQZrr VR512:$src1, VR512:$src2)>;
3083
3084 def : Pat<(v8i64 (int_x86_avx512_mask_pmulu_dq_512 (v16i32 VR512:$src1),
3085            (v16i32 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
3086           (VPMULUDQZrr VR512:$src1, VR512:$src2)>;
3087 def : Pat<(v8i64 (int_x86_avx512_mask_pmul_dq_512 (v16i32 VR512:$src1),
3088            (v16i32 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
3089           (VPMULDQZrr VR512:$src1, VR512:$src2)>;
3090
3091 defm VPMAXSB : avx512_binop_rm_vl_b<0x3C, "vpmaxs", X86smax,
3092                                      SSE_INTALU_ITINS_P, HasBWI, 1>, T8PD;
3093 defm VPMAXSW : avx512_binop_rm_vl_w<0xEE, "vpmaxs", X86smax,
3094                                      SSE_INTALU_ITINS_P, HasBWI, 1>;
3095 defm VPMAXS : avx512_binop_rm_vl_dq<0x3D, 0x3D, "vpmaxs", X86smax,
3096                                      SSE_INTALU_ITINS_P, HasAVX512, 1>, T8PD;
3097
3098 defm VPMAXUB : avx512_binop_rm_vl_b<0xDE, "vpmaxu", X86umax,
3099                                      SSE_INTALU_ITINS_P, HasBWI, 1>;
3100 defm VPMAXUW : avx512_binop_rm_vl_w<0x3E, "vpmaxu", X86umax,
3101                                      SSE_INTALU_ITINS_P, HasBWI, 1>, T8PD;
3102 defm VPMAXU : avx512_binop_rm_vl_dq<0x3F, 0x3F, "vpmaxu", X86umax,
3103                                      SSE_INTALU_ITINS_P, HasAVX512, 1>, T8PD;
3104
3105 defm VPMINSB : avx512_binop_rm_vl_b<0x38, "vpmins", X86smin,
3106                                      SSE_INTALU_ITINS_P, HasBWI, 1>, T8PD;
3107 defm VPMINSW : avx512_binop_rm_vl_w<0xEA, "vpmins", X86smin,
3108                                      SSE_INTALU_ITINS_P, HasBWI, 1>;
3109 defm VPMINS : avx512_binop_rm_vl_dq<0x39, 0x39, "vpmins", X86smin,
3110                                      SSE_INTALU_ITINS_P, HasAVX512, 1>, T8PD;
3111
3112 defm VPMINUB : avx512_binop_rm_vl_b<0xDA, "vpminu", X86umin,
3113                                      SSE_INTALU_ITINS_P, HasBWI, 1>;
3114 defm VPMINUW : avx512_binop_rm_vl_w<0x3A, "vpminu", X86umin,
3115                                      SSE_INTALU_ITINS_P, HasBWI, 1>, T8PD;
3116 defm VPMINU : avx512_binop_rm_vl_dq<0x3B, 0x3B, "vpminu", X86umin,
3117                                      SSE_INTALU_ITINS_P, HasAVX512, 1>, T8PD;
3118
3119 def : Pat <(v16i32 (int_x86_avx512_mask_pmaxs_d_512 (v16i32 VR512:$src1),
3120                     (v16i32 VR512:$src2), (v16i32 immAllZerosV), (i16 -1))),
3121            (VPMAXSDZrr VR512:$src1, VR512:$src2)>;
3122 def : Pat <(v16i32 (int_x86_avx512_mask_pmaxu_d_512 (v16i32 VR512:$src1),
3123                     (v16i32 VR512:$src2), (v16i32 immAllZerosV), (i16 -1))),
3124            (VPMAXUDZrr VR512:$src1, VR512:$src2)>;
3125 def : Pat <(v8i64 (int_x86_avx512_mask_pmaxs_q_512 (v8i64 VR512:$src1),
3126                 (v8i64 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
3127            (VPMAXSQZrr VR512:$src1, VR512:$src2)>;
3128 def : Pat <(v8i64 (int_x86_avx512_mask_pmaxu_q_512 (v8i64 VR512:$src1),
3129                 (v8i64 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
3130            (VPMAXUQZrr VR512:$src1, VR512:$src2)>;
3131 def : Pat <(v16i32 (int_x86_avx512_mask_pmins_d_512 (v16i32 VR512:$src1),
3132                     (v16i32 VR512:$src2), (v16i32 immAllZerosV), (i16 -1))),
3133            (VPMINSDZrr VR512:$src1, VR512:$src2)>;
3134 def : Pat <(v16i32 (int_x86_avx512_mask_pminu_d_512 (v16i32 VR512:$src1),
3135                     (v16i32 VR512:$src2), (v16i32 immAllZerosV), (i16 -1))),
3136            (VPMINUDZrr VR512:$src1, VR512:$src2)>;
3137 def : Pat <(v8i64 (int_x86_avx512_mask_pmins_q_512 (v8i64 VR512:$src1),
3138                 (v8i64 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
3139            (VPMINSQZrr VR512:$src1, VR512:$src2)>;
3140 def : Pat <(v8i64 (int_x86_avx512_mask_pminu_q_512 (v8i64 VR512:$src1),
3141                 (v8i64 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
3142            (VPMINUQZrr VR512:$src1, VR512:$src2)>;
3143 //===----------------------------------------------------------------------===//
3144 // AVX-512 - Unpack Instructions
3145 //===----------------------------------------------------------------------===//
3146
3147 multiclass avx512_unpack_fp<bits<8> opc, SDNode OpNode, ValueType vt,
3148                                    PatFrag mem_frag, RegisterClass RC,
3149                                    X86MemOperand x86memop, string asm,
3150                                    Domain d> {
3151     def rr : AVX512PI<opc, MRMSrcReg,
3152                 (outs RC:$dst), (ins RC:$src1, RC:$src2),
3153                 asm, [(set RC:$dst,
3154                            (vt (OpNode RC:$src1, RC:$src2)))],
3155                            d>, EVEX_4V;
3156     def rm : AVX512PI<opc, MRMSrcMem,
3157                 (outs RC:$dst), (ins RC:$src1, x86memop:$src2),
3158                 asm, [(set RC:$dst,
3159                        (vt (OpNode RC:$src1,
3160                             (bitconvert (mem_frag addr:$src2)))))],
3161                         d>, EVEX_4V;
3162 }
3163
3164 defm VUNPCKHPSZ: avx512_unpack_fp<0x15, X86Unpckh, v16f32, loadv8f64,
3165       VR512, f512mem, "vunpckhps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3166       SSEPackedSingle>, PS, EVEX_V512, EVEX_CD8<32, CD8VF>;
3167 defm VUNPCKHPDZ: avx512_unpack_fp<0x15, X86Unpckh, v8f64, loadv8f64,
3168       VR512, f512mem, "vunpckhpd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3169       SSEPackedDouble>, PD, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
3170 defm VUNPCKLPSZ: avx512_unpack_fp<0x14, X86Unpckl, v16f32, loadv8f64,
3171       VR512, f512mem, "vunpcklps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3172       SSEPackedSingle>, PS, EVEX_V512, EVEX_CD8<32, CD8VF>;
3173 defm VUNPCKLPDZ: avx512_unpack_fp<0x14, X86Unpckl, v8f64, loadv8f64,
3174       VR512, f512mem, "vunpcklpd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3175       SSEPackedDouble>, PD, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
3176
3177 multiclass avx512_unpack_int<bits<8> opc, string OpcodeStr, SDNode OpNode,
3178                         ValueType OpVT, RegisterClass RC, PatFrag memop_frag,
3179                         X86MemOperand x86memop> {
3180   def rr : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
3181        (ins RC:$src1, RC:$src2),
3182        !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3183        [(set RC:$dst, (OpVT (OpNode (OpVT RC:$src1), (OpVT RC:$src2))))],
3184        IIC_SSE_UNPCK>, EVEX_4V;
3185   def rm : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
3186        (ins RC:$src1, x86memop:$src2),
3187        !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3188        [(set RC:$dst, (OpVT (OpNode (OpVT RC:$src1),
3189                                      (bitconvert (memop_frag addr:$src2)))))],
3190                                      IIC_SSE_UNPCK>, EVEX_4V;
3191 }
3192 defm VPUNPCKLDQZ  : avx512_unpack_int<0x62, "vpunpckldq", X86Unpckl, v16i32,
3193                                 VR512, loadv16i32, i512mem>, EVEX_V512,
3194                                 EVEX_CD8<32, CD8VF>;
3195 defm VPUNPCKLQDQZ : avx512_unpack_int<0x6C, "vpunpcklqdq", X86Unpckl, v8i64,
3196                                 VR512, loadv8i64, i512mem>, EVEX_V512,
3197                                 VEX_W, EVEX_CD8<64, CD8VF>;
3198 defm VPUNPCKHDQZ  : avx512_unpack_int<0x6A, "vpunpckhdq", X86Unpckh, v16i32,
3199                                 VR512, loadv16i32, i512mem>, EVEX_V512,
3200                                 EVEX_CD8<32, CD8VF>;
3201 defm VPUNPCKHQDQZ : avx512_unpack_int<0x6D, "vpunpckhqdq", X86Unpckh, v8i64,
3202                                 VR512, loadv8i64, i512mem>, EVEX_V512,
3203                                 VEX_W, EVEX_CD8<64, CD8VF>;
3204 //===----------------------------------------------------------------------===//
3205 // AVX-512 - PSHUFD
3206 //
3207
3208 multiclass avx512_pshuf_imm<bits<8> opc, string OpcodeStr, RegisterClass RC,
3209                          SDNode OpNode, PatFrag mem_frag,
3210                          X86MemOperand x86memop, ValueType OpVT> {
3211   def ri : AVX512Ii8<opc, MRMSrcReg, (outs RC:$dst),
3212                      (ins RC:$src1, u8imm:$src2),
3213                      !strconcat(OpcodeStr,
3214                          "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3215                      [(set RC:$dst,
3216                        (OpVT (OpNode RC:$src1, (i8 imm:$src2))))]>,
3217                      EVEX;
3218   def mi : AVX512Ii8<opc, MRMSrcMem, (outs RC:$dst),
3219                      (ins x86memop:$src1, u8imm:$src2),
3220                      !strconcat(OpcodeStr,
3221                          "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3222                      [(set RC:$dst,
3223                        (OpVT (OpNode (mem_frag addr:$src1),
3224                               (i8 imm:$src2))))]>, EVEX;
3225 }
3226
3227 defm VPSHUFDZ : avx512_pshuf_imm<0x70, "vpshufd", VR512, X86PShufd, loadv16i32,
3228                       i512mem, v16i32>, PD, EVEX_V512, EVEX_CD8<32, CD8VF>;
3229
3230 //===----------------------------------------------------------------------===//
3231 // AVX-512  Logical Instructions
3232 //===----------------------------------------------------------------------===//
3233
3234 defm VPAND : avx512_binop_rm_vl_dq<0xDB, 0xDB, "vpand", and,
3235                                   SSE_INTALU_ITINS_P, HasAVX512, 1>;
3236 defm VPOR : avx512_binop_rm_vl_dq<0xEB, 0xEB, "vpor", or,
3237                                   SSE_INTALU_ITINS_P, HasAVX512, 1>;
3238 defm VPXOR : avx512_binop_rm_vl_dq<0xEF, 0xEF, "vpxor", xor,
3239                                   SSE_INTALU_ITINS_P, HasAVX512, 1>;
3240 defm VPANDN : avx512_binop_rm_vl_dq<0xDF, 0xDF, "vpandn", X86andnp,
3241                                   SSE_INTALU_ITINS_P, HasAVX512, 1>;
3242
3243 //===----------------------------------------------------------------------===//
3244 // AVX-512  FP arithmetic
3245 //===----------------------------------------------------------------------===//
3246 multiclass avx512_fp_scalar<bits<8> opc, string OpcodeStr,X86VectorVTInfo _,
3247                          SDNode OpNode, SDNode VecNode, OpndItins itins,
3248                          bit IsCommutable> {
3249
3250   defm rr_Int : AVX512_maskable_scalar<opc, MRMSrcReg, _, (outs _.RC:$dst),
3251                            (ins _.RC:$src1, _.RC:$src2), OpcodeStr,
3252                            "$src2, $src1", "$src1, $src2",
3253                            (VecNode (_.VT _.RC:$src1), (_.VT _.RC:$src2),
3254                            (i32 FROUND_CURRENT)),
3255                            "", itins.rr, IsCommutable>;
3256
3257   defm rm_Int : AVX512_maskable_scalar<opc, MRMSrcMem, _, (outs _.RC:$dst),
3258                          (ins _.RC:$src1, _.MemOp:$src2), OpcodeStr,
3259                          "$src2, $src1", "$src1, $src2",
3260                          (VecNode (_.VT _.RC:$src1),
3261                           (_.VT (scalar_to_vector (_.ScalarLdFrag addr:$src2))),
3262                            (i32 FROUND_CURRENT)),
3263                          "", itins.rm, IsCommutable>;
3264   let isCodeGenOnly = 1, isCommutable = IsCommutable,
3265       Predicates = [HasAVX512] in {
3266   def rr : I< opc, MRMSrcReg, (outs _.FRC:$dst),
3267                          (ins _.FRC:$src1, _.FRC:$src2),
3268                           OpcodeStr#"\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3269                           [(set _.FRC:$dst, (OpNode _.FRC:$src1, _.FRC:$src2))],
3270                           itins.rr>;
3271   def rm : I< opc, MRMSrcMem, (outs _.FRC:$dst),
3272                          (ins _.FRC:$src1, _.ScalarMemOp:$src2),
3273                          OpcodeStr#"\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3274                          [(set _.FRC:$dst, (OpNode _.FRC:$src1,
3275                          (_.ScalarLdFrag addr:$src2)))], itins.rr>;
3276   }
3277 }
3278
3279 multiclass avx512_fp_scalar_round<bits<8> opc, string OpcodeStr,X86VectorVTInfo _,
3280                          SDNode VecNode, OpndItins itins, bit IsCommutable> {
3281
3282   defm rrb : AVX512_maskable_scalar<opc, MRMSrcReg, _, (outs _.RC:$dst),
3283                           (ins _.RC:$src1, _.RC:$src2, AVX512RC:$rc), OpcodeStr,
3284                           "$rc, $src2, $src1", "$src1, $src2, $rc",
3285                           (VecNode (_.VT _.RC:$src1), (_.VT _.RC:$src2),
3286                           (i32 imm:$rc)), "", itins.rr, IsCommutable>,
3287                           EVEX_B, EVEX_RC;
3288 }
3289 multiclass avx512_fp_scalar_sae<bits<8> opc, string OpcodeStr,X86VectorVTInfo _,
3290                          SDNode VecNode, OpndItins itins, bit IsCommutable> {
3291
3292   defm rrb : AVX512_maskable_scalar<opc, MRMSrcReg, _, (outs _.RC:$dst),
3293                             (ins _.RC:$src1, _.RC:$src2), OpcodeStr,
3294                             "$src2, $src1", "$src1, $src2",
3295                             (VecNode (_.VT _.RC:$src1), (_.VT _.RC:$src2),
3296                             (i32 FROUND_NO_EXC)), "{sae}">, EVEX_B;
3297 }
3298
3299 multiclass avx512_binop_s_round<bits<8> opc, string OpcodeStr, SDNode OpNode,
3300                                   SDNode VecNode,
3301                                   SizeItins itins, bit IsCommutable> {
3302   defm SSZ : avx512_fp_scalar<opc, OpcodeStr#"ss", f32x_info, OpNode, VecNode,
3303                               itins.s, IsCommutable>,
3304              avx512_fp_scalar_round<opc, OpcodeStr#"ss", f32x_info, VecNode,
3305                               itins.s, IsCommutable>,
3306                               XS, EVEX_4V, VEX_LIG,  EVEX_CD8<32, CD8VT1>;
3307   defm SDZ : avx512_fp_scalar<opc, OpcodeStr#"sd", f64x_info, OpNode, VecNode,
3308                               itins.d,                  IsCommutable>,
3309              avx512_fp_scalar_round<opc, OpcodeStr#"sd", f64x_info, VecNode,
3310                               itins.d, IsCommutable>,
3311                               XD, VEX_W, EVEX_4V, VEX_LIG, EVEX_CD8<64, CD8VT1>;
3312 }
3313
3314 multiclass avx512_binop_s_sae<bits<8> opc, string OpcodeStr, SDNode OpNode,
3315                                   SDNode VecNode,
3316                                   SizeItins itins, bit IsCommutable> {
3317   defm SSZ : avx512_fp_scalar<opc, OpcodeStr#"ss", f32x_info, OpNode, VecNode,
3318                               itins.s, IsCommutable>,
3319              avx512_fp_scalar_sae<opc, OpcodeStr#"ss", f32x_info, VecNode,
3320                               itins.s, IsCommutable>,
3321                               XS, EVEX_4V, VEX_LIG,  EVEX_CD8<32, CD8VT1>;
3322   defm SDZ : avx512_fp_scalar<opc, OpcodeStr#"sd", f64x_info, OpNode, VecNode,
3323                               itins.d,                  IsCommutable>,
3324              avx512_fp_scalar_sae<opc, OpcodeStr#"sd", f64x_info, VecNode,
3325                               itins.d, IsCommutable>,
3326                               XD, VEX_W, EVEX_4V, VEX_LIG, EVEX_CD8<64, CD8VT1>;
3327 }
3328 defm VADD : avx512_binop_s_round<0x58, "vadd", fadd, X86faddRnd, SSE_ALU_ITINS_S, 1>;
3329 defm VMUL : avx512_binop_s_round<0x59, "vmul", fmul, X86fmulRnd, SSE_ALU_ITINS_S, 1>;
3330 defm VSUB : avx512_binop_s_round<0x5C, "vsub", fsub, X86fsubRnd, SSE_ALU_ITINS_S, 0>;
3331 defm VDIV : avx512_binop_s_round<0x5E, "vdiv", fdiv, X86fdivRnd, SSE_ALU_ITINS_S, 0>;
3332 defm VMIN : avx512_binop_s_sae  <0x5D, "vmin", X86fmin, X86fminRnd, SSE_ALU_ITINS_S, 1>;
3333 defm VMAX : avx512_binop_s_sae  <0x5F, "vmax", X86fmax, X86fmaxRnd, SSE_ALU_ITINS_S, 1>;
3334
3335 multiclass avx512_fp_packed<bits<8> opc, string OpcodeStr, SDNode OpNode,
3336                             X86VectorVTInfo _, bit IsCommutable> {
3337   defm rr: AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
3338                   (ins _.RC:$src1, _.RC:$src2), OpcodeStr##_.Suffix,
3339                   "$src2, $src1", "$src1, $src2",
3340                   (_.VT (OpNode _.RC:$src1, _.RC:$src2))>, EVEX_4V;
3341   let mayLoad = 1 in {
3342     defm rm: AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
3343                     (ins _.RC:$src1, _.MemOp:$src2), OpcodeStr##_.Suffix,
3344                     "$src2, $src1", "$src1, $src2",
3345                     (OpNode _.RC:$src1, (_.LdFrag addr:$src2))>, EVEX_4V;
3346     defm rmb: AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
3347                      (ins _.RC:$src1, _.ScalarMemOp:$src2), OpcodeStr##_.Suffix,
3348                      "${src2}"##_.BroadcastStr##", $src1",
3349                      "$src1, ${src2}"##_.BroadcastStr,
3350                      (OpNode  _.RC:$src1, (_.VT (X86VBroadcast
3351                                                 (_.ScalarLdFrag addr:$src2))))>,
3352                      EVEX_4V, EVEX_B;
3353   }//let mayLoad = 1
3354 }
3355
3356 multiclass avx512_fp_round_packed<bits<8> opc, string OpcodeStr, SDNode OpNodeRnd,
3357                             X86VectorVTInfo _, bit IsCommutable> {
3358   defm rb: AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
3359                   (ins _.RC:$src1, _.RC:$src2, AVX512RC:$rc), OpcodeStr##_.Suffix,
3360                   "$rc, $src2, $src1", "$src1, $src2, $rc",
3361                   (_.VT (OpNodeRnd _.RC:$src1, _.RC:$src2, (i32 imm:$rc)))>,
3362                   EVEX_4V, EVEX_B, EVEX_RC;
3363 }
3364
3365 multiclass avx512_fp_binop_p<bits<8> opc, string OpcodeStr, SDNode OpNode,
3366                              bit IsCommutable = 0> {
3367   defm PSZ : avx512_fp_packed<opc, OpcodeStr, OpNode, v16f32_info,
3368                               IsCommutable>, EVEX_V512, PS,
3369                               EVEX_CD8<32, CD8VF>;
3370   defm PDZ : avx512_fp_packed<opc, OpcodeStr, OpNode, v8f64_info,
3371                               IsCommutable>, EVEX_V512, PD, VEX_W,
3372                               EVEX_CD8<64, CD8VF>;
3373
3374     // Define only if AVX512VL feature is present.
3375   let Predicates = [HasVLX] in {
3376     defm PSZ128 : avx512_fp_packed<opc, OpcodeStr, OpNode, v4f32x_info,
3377                                    IsCommutable>, EVEX_V128, PS,
3378                                    EVEX_CD8<32, CD8VF>;
3379     defm PSZ256 : avx512_fp_packed<opc, OpcodeStr, OpNode, v8f32x_info,
3380                                    IsCommutable>, EVEX_V256, PS,
3381                                    EVEX_CD8<32, CD8VF>;
3382     defm PDZ128 : avx512_fp_packed<opc, OpcodeStr, OpNode, v2f64x_info,
3383                                    IsCommutable>, EVEX_V128, PD, VEX_W,
3384                                    EVEX_CD8<64, CD8VF>;
3385     defm PDZ256 : avx512_fp_packed<opc, OpcodeStr, OpNode, v4f64x_info,
3386                                    IsCommutable>, EVEX_V256, PD, VEX_W,
3387                                    EVEX_CD8<64, CD8VF>;
3388   }
3389 }
3390
3391 multiclass avx512_fp_binop_p_round<bits<8> opc, string OpcodeStr, SDNode OpNodeRnd> {
3392   defm PSZ : avx512_fp_round_packed<opc, OpcodeStr, OpNodeRnd, v16f32_info, 0>,
3393                               EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
3394   defm PDZ : avx512_fp_round_packed<opc, OpcodeStr, OpNodeRnd, v8f64_info, 0>,
3395                               EVEX_V512, PD, VEX_W,EVEX_CD8<64, CD8VF>;
3396 }
3397
3398 defm VADD : avx512_fp_binop_p<0x58, "vadd", fadd, 1>,
3399             avx512_fp_binop_p_round<0x58, "vadd", X86faddRnd>;
3400 defm VMUL : avx512_fp_binop_p<0x59, "vmul", fmul, 1>,
3401             avx512_fp_binop_p_round<0x59, "vmul", X86fmulRnd>;
3402 defm VSUB : avx512_fp_binop_p<0x5C, "vsub", fsub>,
3403             avx512_fp_binop_p_round<0x5C, "vsub", X86fsubRnd>;
3404 defm VDIV : avx512_fp_binop_p<0x5E, "vdiv", fdiv>,
3405             avx512_fp_binop_p_round<0x5E, "vdiv", X86fdivRnd>;
3406 defm VMIN : avx512_fp_binop_p<0x5D, "vmin", X86fmin, 1>;
3407 defm VMAX : avx512_fp_binop_p<0x5F, "vmax", X86fmax, 1>;
3408
3409 def : Pat<(v16f32 (int_x86_avx512_mask_max_ps_512 (v16f32 VR512:$src1),
3410                    (v16f32 VR512:$src2), (bc_v16f32 (v16i32 immAllZerosV)),
3411                    (i16 -1), FROUND_CURRENT)),
3412           (VMAXPSZrr VR512:$src1, VR512:$src2)>;
3413
3414 def : Pat<(v8f64 (int_x86_avx512_mask_max_pd_512 (v8f64 VR512:$src1),
3415                    (v8f64 VR512:$src2), (bc_v8f64 (v16i32 immAllZerosV)),
3416                    (i8 -1), FROUND_CURRENT)),
3417           (VMAXPDZrr VR512:$src1, VR512:$src2)>;
3418
3419 def : Pat<(v16f32 (int_x86_avx512_mask_min_ps_512 (v16f32 VR512:$src1),
3420                    (v16f32 VR512:$src2), (bc_v16f32 (v16i32 immAllZerosV)),
3421                    (i16 -1), FROUND_CURRENT)),
3422           (VMINPSZrr VR512:$src1, VR512:$src2)>;
3423
3424 def : Pat<(v8f64 (int_x86_avx512_mask_min_pd_512 (v8f64 VR512:$src1),
3425                    (v8f64 VR512:$src2), (bc_v8f64 (v16i32 immAllZerosV)),
3426                    (i8 -1), FROUND_CURRENT)),
3427           (VMINPDZrr VR512:$src1, VR512:$src2)>;
3428 //===----------------------------------------------------------------------===//
3429 // AVX-512  VPTESTM instructions
3430 //===----------------------------------------------------------------------===//
3431
3432 multiclass avx512_vptest<bits<8> opc, string OpcodeStr, RegisterClass KRC,
3433               RegisterClass RC, X86MemOperand x86memop, PatFrag memop_frag,
3434               SDNode OpNode, ValueType vt> {
3435   def rr : AVX512PI<opc, MRMSrcReg,
3436              (outs KRC:$dst), (ins RC:$src1, RC:$src2),
3437              !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3438              [(set KRC:$dst, (OpNode (vt RC:$src1), (vt RC:$src2)))],
3439              SSEPackedInt>, EVEX_4V;
3440   def rm : AVX512PI<opc, MRMSrcMem,
3441              (outs KRC:$dst), (ins RC:$src1, x86memop:$src2),
3442              !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3443              [(set KRC:$dst, (OpNode (vt RC:$src1),
3444               (bitconvert (memop_frag addr:$src2))))], SSEPackedInt>, EVEX_4V;
3445 }
3446
3447 defm VPTESTMDZ  : avx512_vptest<0x27, "vptestmd", VK16, VR512,  f512mem,
3448                               loadv16i32, X86testm, v16i32>, T8PD, EVEX_V512,
3449                               EVEX_CD8<32, CD8VF>;
3450 defm VPTESTMQZ  : avx512_vptest<0x27, "vptestmq", VK8, VR512,  f512mem,
3451                               loadv8i64, X86testm, v8i64>, T8PD, EVEX_V512, VEX_W,
3452                               EVEX_CD8<64, CD8VF>;
3453
3454 let Predicates = [HasCDI] in {
3455 defm VPTESTNMDZ  : avx512_vptest<0x27, "vptestnmd", VK16, VR512,  f512mem,
3456                               loadv16i32, X86testnm, v16i32>, T8XS, EVEX_V512,
3457                               EVEX_CD8<32, CD8VF>;
3458 defm VPTESTNMQZ  : avx512_vptest<0x27, "vptestnmq", VK8, VR512,  f512mem,
3459                               loadv8i64, X86testnm, v8i64>, T8XS, EVEX_V512, VEX_W,
3460                               EVEX_CD8<64, CD8VF>;
3461 }
3462
3463 def : Pat <(i16 (int_x86_avx512_mask_ptestm_d_512 (v16i32 VR512:$src1),
3464                  (v16i32 VR512:$src2), (i16 -1))),
3465                  (COPY_TO_REGCLASS (VPTESTMDZrr VR512:$src1, VR512:$src2), GR16)>;
3466
3467 def : Pat <(i8 (int_x86_avx512_mask_ptestm_q_512 (v8i64 VR512:$src1),
3468                  (v8i64 VR512:$src2), (i8 -1))),
3469                  (COPY_TO_REGCLASS (VPTESTMQZrr VR512:$src1, VR512:$src2), GR8)>;
3470
3471 //===----------------------------------------------------------------------===//
3472 // AVX-512  Shift instructions
3473 //===----------------------------------------------------------------------===//
3474 multiclass avx512_shift_rmi<bits<8> opc, Format ImmFormR, Format ImmFormM,
3475                          string OpcodeStr, SDNode OpNode, X86VectorVTInfo _> {
3476   defm ri : AVX512_maskable<opc, ImmFormR, _, (outs _.RC:$dst),
3477                    (ins _.RC:$src1, u8imm:$src2), OpcodeStr,
3478                       "$src2, $src1", "$src1, $src2",
3479                    (_.VT (OpNode _.RC:$src1, (i8 imm:$src2))),
3480                    " ",  SSE_INTSHIFT_ITINS_P.rr>, AVX512BIi8Base, EVEX_4V;
3481   defm mi : AVX512_maskable<opc, ImmFormM, _, (outs _.RC:$dst),
3482                    (ins _.MemOp:$src1, u8imm:$src2), OpcodeStr,
3483                        "$src2, $src1", "$src1, $src2",
3484                    (_.VT (OpNode (_.LdFrag addr:$src1), (i8 imm:$src2))),
3485                    " ",  SSE_INTSHIFT_ITINS_P.rm>, AVX512BIi8Base, EVEX_4V;
3486 }
3487
3488 multiclass avx512_shift_rrm<bits<8> opc, string OpcodeStr, SDNode OpNode,
3489                             ValueType SrcVT, PatFrag bc_frag, X86VectorVTInfo _> {
3490    // src2 is always 128-bit
3491   defm rr : AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
3492                    (ins _.RC:$src1, VR128X:$src2), OpcodeStr,
3493                       "$src2, $src1", "$src1, $src2",
3494                    (_.VT (OpNode _.RC:$src1, (SrcVT VR128X:$src2))),
3495                    " ",  SSE_INTSHIFT_ITINS_P.rr>, AVX512BIBase, EVEX_4V;
3496   defm rm : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
3497                    (ins _.RC:$src1, i128mem:$src2), OpcodeStr,
3498                        "$src2, $src1", "$src1, $src2",
3499                    (_.VT (OpNode _.RC:$src1, (bc_frag (loadv2i64 addr:$src2)))),
3500                    " ",  SSE_INTSHIFT_ITINS_P.rm>, AVX512BIBase, EVEX_4V;
3501 }
3502
3503 multiclass avx512_shift_sizes<bits<8> opc, string OpcodeStr, SDNode OpNode,
3504                                   ValueType SrcVT, PatFrag bc_frag, X86VectorVTInfo _> {
3505   defm Z : avx512_shift_rrm<opc, OpcodeStr, OpNode, SrcVT, bc_frag, _>, EVEX_V512;
3506 }
3507
3508 multiclass avx512_shift_types<bits<8> opcd, bits<8> opcq, string OpcodeStr,
3509                                  SDNode OpNode> {
3510   defm D : avx512_shift_sizes<opcd, OpcodeStr#"d", OpNode, v4i32, bc_v4i32,
3511                                  v16i32_info>, EVEX_CD8<32, CD8VQ>;
3512   defm Q : avx512_shift_sizes<opcq, OpcodeStr#"q", OpNode, v2i64, bc_v2i64,
3513                                  v8i64_info>, EVEX_CD8<64, CD8VQ>, VEX_W;
3514 }
3515
3516 defm VPSRLDZ : avx512_shift_rmi<0x72, MRM2r, MRM2m, "vpsrld", X86vsrli,
3517                            v16i32_info>,
3518                            EVEX_V512, EVEX_CD8<32, CD8VF>;
3519 defm VPSRLQZ : avx512_shift_rmi<0x73, MRM2r, MRM2m, "vpsrlq", X86vsrli,
3520                            v8i64_info>, EVEX_V512,
3521                            EVEX_CD8<64, CD8VF>, VEX_W;
3522
3523 defm VPSLLDZ : avx512_shift_rmi<0x72, MRM6r, MRM6m, "vpslld", X86vshli,
3524                            v16i32_info>, EVEX_V512,
3525                            EVEX_CD8<32, CD8VF>;
3526 defm VPSLLQZ : avx512_shift_rmi<0x73, MRM6r, MRM6m, "vpsllq", X86vshli,
3527                            v8i64_info>, EVEX_V512,
3528                            EVEX_CD8<64, CD8VF>, VEX_W;
3529
3530 defm VPSRADZ : avx512_shift_rmi<0x72, MRM4r, MRM4m, "vpsrad", X86vsrai,
3531                            v16i32_info>,
3532                            EVEX_V512, EVEX_CD8<32, CD8VF>;
3533 defm VPSRAQZ : avx512_shift_rmi<0x72, MRM4r, MRM4m, "vpsraq", X86vsrai,
3534                            v8i64_info>, EVEX_V512,
3535                            EVEX_CD8<64, CD8VF>, VEX_W;
3536
3537 defm VPSLL : avx512_shift_types<0xF2, 0xF3, "vpsll", X86vshl>;
3538 defm VPSRA : avx512_shift_types<0xE2, 0xE2, "vpsra", X86vsra>;
3539 defm VPSRL : avx512_shift_types<0xD2, 0xD3, "vpsrl", X86vsrl>;
3540
3541 //===-------------------------------------------------------------------===//
3542 // Variable Bit Shifts
3543 //===-------------------------------------------------------------------===//
3544 multiclass avx512_var_shift<bits<8> opc, string OpcodeStr, SDNode OpNode,
3545                             X86VectorVTInfo _> {
3546   defm rr : AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
3547                    (ins _.RC:$src1, _.RC:$src2), OpcodeStr,
3548                       "$src2, $src1", "$src1, $src2",
3549                    (_.VT (OpNode _.RC:$src1, (_.VT _.RC:$src2))),
3550                    " ",  SSE_INTSHIFT_ITINS_P.rr>, AVX5128IBase, EVEX_4V;
3551   defm rm : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
3552                    (ins _.RC:$src1, _.MemOp:$src2), OpcodeStr,
3553                        "$src2, $src1", "$src1, $src2",
3554                    (_.VT (OpNode _.RC:$src1, (_.LdFrag addr:$src2))),
3555                    " ",  SSE_INTSHIFT_ITINS_P.rm>, AVX5128IBase, EVEX_4V;
3556 }
3557
3558 multiclass avx512_var_shift_sizes<bits<8> opc, string OpcodeStr, SDNode OpNode,
3559                                   AVX512VLVectorVTInfo _> {
3560   defm Z : avx512_var_shift<opc, OpcodeStr, OpNode, _.info512>, EVEX_V512;
3561 }
3562
3563 multiclass avx512_var_shift_types<bits<8> opc, string OpcodeStr,
3564                                  SDNode OpNode> {
3565   defm D : avx512_var_shift_sizes<opc, OpcodeStr#"d", OpNode,
3566                                  avx512vl_i32_info>, EVEX_CD8<32, CD8VQ>;
3567   defm Q : avx512_var_shift_sizes<opc, OpcodeStr#"q", OpNode,
3568                                  avx512vl_i64_info>, EVEX_CD8<64, CD8VQ>, VEX_W;
3569 }
3570
3571 defm VPSLLV : avx512_var_shift_types<0x47, "vpsllv", shl>;
3572 defm VPSRAV : avx512_var_shift_types<0x46, "vpsrav", sra>;
3573 defm VPSRLV : avx512_var_shift_types<0x45, "vpsrlv", srl>;
3574
3575 //===----------------------------------------------------------------------===//
3576 // AVX-512 - MOVDDUP
3577 //===----------------------------------------------------------------------===//
3578
3579 multiclass avx512_movddup<string OpcodeStr, RegisterClass RC, ValueType VT,
3580                         X86MemOperand x86memop, PatFrag memop_frag> {
3581 def rr  : AVX512PDI<0x12, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
3582                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
3583                     [(set RC:$dst, (VT (X86Movddup RC:$src)))]>, EVEX;
3584 def rm  : AVX512PDI<0x12, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
3585                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
3586                     [(set RC:$dst,
3587                       (VT (X86Movddup (memop_frag addr:$src))))]>, EVEX;
3588 }
3589
3590 defm VMOVDDUPZ : avx512_movddup<"vmovddup", VR512, v8f64, f512mem, loadv8f64>,
3591                  VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
3592 def : Pat<(X86Movddup (v8f64 (scalar_to_vector (loadf64 addr:$src)))),
3593           (VMOVDDUPZrm addr:$src)>;
3594
3595 //===---------------------------------------------------------------------===//
3596 // Replicate Single FP - MOVSHDUP and MOVSLDUP
3597 //===---------------------------------------------------------------------===//
3598 multiclass avx512_replicate_sfp<bits<8> op, SDNode OpNode, string OpcodeStr,
3599                               ValueType vt, RegisterClass RC, PatFrag mem_frag,
3600                               X86MemOperand x86memop> {
3601   def rr : AVX512XSI<op, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
3602                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
3603                       [(set RC:$dst, (vt (OpNode RC:$src)))]>, EVEX;
3604   let mayLoad = 1 in
3605   def rm : AVX512XSI<op, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
3606                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
3607                       [(set RC:$dst, (OpNode (mem_frag addr:$src)))]>, EVEX;
3608 }
3609
3610 defm VMOVSHDUPZ  : avx512_replicate_sfp<0x16, X86Movshdup, "vmovshdup",
3611                        v16f32, VR512, loadv16f32, f512mem>, EVEX_V512,
3612                        EVEX_CD8<32, CD8VF>;
3613 defm VMOVSLDUPZ  : avx512_replicate_sfp<0x12, X86Movsldup, "vmovsldup",
3614                        v16f32, VR512, loadv16f32, f512mem>, EVEX_V512,
3615                        EVEX_CD8<32, CD8VF>;
3616
3617 def : Pat<(v16i32 (X86Movshdup VR512:$src)), (VMOVSHDUPZrr VR512:$src)>;
3618 def : Pat<(v16i32 (X86Movshdup (loadv16i32 addr:$src))),
3619            (VMOVSHDUPZrm addr:$src)>;
3620 def : Pat<(v16i32 (X86Movsldup VR512:$src)), (VMOVSLDUPZrr VR512:$src)>;
3621 def : Pat<(v16i32 (X86Movsldup (loadv16i32 addr:$src))),
3622            (VMOVSLDUPZrm addr:$src)>;
3623
3624 //===----------------------------------------------------------------------===//
3625 // Move Low to High and High to Low packed FP Instructions
3626 //===----------------------------------------------------------------------===//
3627 def VMOVLHPSZrr : AVX512PSI<0x16, MRMSrcReg, (outs VR128X:$dst),
3628           (ins VR128X:$src1, VR128X:$src2),
3629           "vmovlhps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3630           [(set VR128X:$dst, (v4f32 (X86Movlhps VR128X:$src1, VR128X:$src2)))],
3631            IIC_SSE_MOV_LH>, EVEX_4V;
3632 def VMOVHLPSZrr : AVX512PSI<0x12, MRMSrcReg, (outs VR128X:$dst),
3633           (ins VR128X:$src1, VR128X:$src2),
3634           "vmovhlps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3635           [(set VR128X:$dst, (v4f32 (X86Movhlps VR128X:$src1, VR128X:$src2)))],
3636           IIC_SSE_MOV_LH>, EVEX_4V;
3637
3638 let Predicates = [HasAVX512] in {
3639   // MOVLHPS patterns
3640   def : Pat<(v4i32 (X86Movlhps VR128X:$src1, VR128X:$src2)),
3641             (VMOVLHPSZrr VR128X:$src1, VR128X:$src2)>;
3642   def : Pat<(v2i64 (X86Movlhps VR128X:$src1, VR128X:$src2)),
3643             (VMOVLHPSZrr (v2i64 VR128X:$src1), VR128X:$src2)>;
3644
3645   // MOVHLPS patterns
3646   def : Pat<(v4i32 (X86Movhlps VR128X:$src1, VR128X:$src2)),
3647             (VMOVHLPSZrr VR128X:$src1, VR128X:$src2)>;
3648 }
3649
3650 //===----------------------------------------------------------------------===//
3651 // FMA - Fused Multiply Operations
3652 //
3653
3654 let Constraints = "$src1 = $dst" in {
3655 // Omitting the parameter OpNode (= null_frag) disables ISel pattern matching.
3656 multiclass avx512_fma3p_rm<bits<8> opc, string OpcodeStr, X86VectorVTInfo _,
3657                            SDPatternOperator OpNode = null_frag> {
3658   defm r: AVX512_maskable_3src<opc, MRMSrcReg, _, (outs _.RC:$dst),
3659           (ins _.RC:$src2, _.RC:$src3),
3660           OpcodeStr, "$src3, $src2", "$src2, $src3",
3661           (_.VT (OpNode _.RC:$src1, _.RC:$src2, _.RC:$src3))>,
3662          AVX512FMA3Base;
3663
3664   let mayLoad = 1 in
3665   defm m: AVX512_maskable_3src<opc, MRMSrcMem, _, (outs _.RC:$dst),
3666             (ins _.RC:$src2, _.MemOp:$src3),
3667             OpcodeStr, "$src3, $src2", "$src2, $src3",
3668             (_.VT (OpNode _.RC:$src1, _.RC:$src2, (_.LdFrag addr:$src3)))>,
3669             AVX512FMA3Base;
3670
3671   defm mb: AVX512_maskable_3src<opc, MRMSrcMem, _, (outs _.RC:$dst),
3672               (ins _.RC:$src2, _.ScalarMemOp:$src3),
3673               OpcodeStr,   !strconcat("${src3}", _.BroadcastStr,", $src2"), !strconcat("$src2, ${src3}", _.BroadcastStr ),
3674               (OpNode _.RC:$src1, _.RC:$src2,(_.VT (X86VBroadcast (_.ScalarLdFrag addr:$src3))))>,
3675               AVX512FMA3Base, EVEX_B;
3676  }
3677 } // Constraints = "$src1 = $dst"
3678
3679 let Constraints = "$src1 = $dst" in {
3680 // Omitting the parameter OpNode (= null_frag) disables ISel pattern matching.
3681 multiclass avx512_fma3_round_rrb<bits<8> opc, string OpcodeStr, X86VectorVTInfo _,
3682                            SDPatternOperator OpNode> {
3683    defm rb: AVX512_maskable_3src<opc, MRMSrcReg, _, (outs _.RC:$dst),
3684           (ins _.RC:$src2, _.RC:$src3, AVX512RC:$rc),
3685           OpcodeStr, "$rc, $src3, $src2", "$src2, $src3, $rc",
3686           (_.VT ( OpNode _.RC:$src1, _.RC:$src2, _.RC:$src3, (i32 imm:$rc)))>,
3687           AVX512FMA3Base, EVEX_B, EVEX_RC;
3688  }
3689 } // Constraints = "$src1 = $dst"
3690
3691 multiclass avx512_fma3_round_forms<bits<8> opc213, string OpcodeStr,
3692                               X86VectorVTInfo VTI, SDPatternOperator OpNode> {
3693   defm v213r : avx512_fma3_round_rrb<opc213, !strconcat(OpcodeStr, "213", VTI.Suffix),
3694                               VTI, OpNode>, EVEX_CD8<VTI.EltSize, CD8VF>;
3695 }
3696
3697 multiclass avx512_fma3p_forms<bits<8> opc213, bits<8> opc231,
3698                               string OpcodeStr, X86VectorVTInfo VTI,
3699                               SDPatternOperator OpNode> {
3700   defm v213r : avx512_fma3p_rm<opc213, !strconcat(OpcodeStr, "213", VTI.Suffix),
3701                               VTI, OpNode>, EVEX_CD8<VTI.EltSize, CD8VF>;
3702
3703   defm v231r : avx512_fma3p_rm<opc231, !strconcat(OpcodeStr, "231", VTI.Suffix),
3704                               VTI>, EVEX_CD8<VTI.EltSize, CD8VF>;
3705 }
3706
3707 multiclass avx512_fma3p<bits<8> opc213, bits<8> opc231,
3708                               string OpcodeStr,
3709                               SDPatternOperator OpNode,
3710                               SDPatternOperator OpNodeRnd> {
3711 let ExeDomain = SSEPackedSingle in {
3712     defm NAME##PSZ      : avx512_fma3p_forms<opc213, opc231, OpcodeStr,
3713                                              v16f32_info, OpNode>,
3714                           avx512_fma3_round_forms<opc213, OpcodeStr,
3715                                              v16f32_info, OpNodeRnd>, EVEX_V512;
3716     defm NAME##PSZ256   : avx512_fma3p_forms<opc213, opc231, OpcodeStr,
3717                                              v8f32x_info, OpNode>, EVEX_V256;
3718     defm NAME##PSZ128   : avx512_fma3p_forms<opc213, opc231, OpcodeStr,
3719                                              v4f32x_info, OpNode>, EVEX_V128;
3720   }
3721 let ExeDomain = SSEPackedDouble in {
3722     defm  NAME##PDZ     : avx512_fma3p_forms<opc213, opc231, OpcodeStr,
3723                                              v8f64_info, OpNode>,
3724                           avx512_fma3_round_forms<opc213, OpcodeStr,
3725                                              v8f64_info, OpNodeRnd>, EVEX_V512, VEX_W;
3726     defm  NAME##PDZ256  : avx512_fma3p_forms<opc213, opc231, OpcodeStr,
3727                                              v4f64x_info, OpNode>, EVEX_V256, VEX_W;
3728     defm  NAME##PDZ128  : avx512_fma3p_forms<opc213, opc231, OpcodeStr,
3729                                              v2f64x_info, OpNode>, EVEX_V128, VEX_W;
3730   }
3731 }
3732
3733 defm VFMADD    : avx512_fma3p<0xA8, 0xB8, "vfmadd", X86Fmadd, X86FmaddRnd>;
3734 defm VFMSUB    : avx512_fma3p<0xAA, 0xBA, "vfmsub", X86Fmsub, X86FmsubRnd>;
3735 defm VFMADDSUB : avx512_fma3p<0xA6, 0xB6, "vfmaddsub", X86Fmaddsub, X86FmaddsubRnd>;
3736 defm VFMSUBADD : avx512_fma3p<0xA7, 0xB7, "vfmsubadd", X86Fmsubadd, X86FmsubaddRnd>;
3737 defm VFNMADD   : avx512_fma3p<0xAC, 0xBC, "vfnmadd", X86Fnmadd, X86FnmaddRnd>;
3738 defm VFNMSUB   : avx512_fma3p<0xAE, 0xBE, "vfnmsub", X86Fnmsub, X86FnmsubRnd>;
3739
3740 let Constraints = "$src1 = $dst" in {
3741 multiclass avx512_fma3p_m132<bits<8> opc, string OpcodeStr, SDNode OpNode,
3742                              X86VectorVTInfo _> {
3743   let mayLoad = 1 in
3744   def m: AVX512FMA3<opc, MRMSrcMem, (outs _.RC:$dst),
3745           (ins _.RC:$src1, _.RC:$src3, _.MemOp:$src2),
3746           !strconcat(OpcodeStr, "\t{$src2, $src3, $dst|$dst, $src3, $src2}"),
3747           [(set _.RC:$dst, (_.VT (OpNode _.RC:$src1, (_.LdFrag addr:$src2),
3748                                                     _.RC:$src3)))]>;
3749    def mb: AVX512FMA3<opc, MRMSrcMem, (outs _.RC:$dst),
3750            (ins _.RC:$src1, _.RC:$src3, _.ScalarMemOp:$src2),
3751            !strconcat(OpcodeStr, "\t{${src2}", _.BroadcastStr,
3752             ", $src3, $dst|$dst, $src3, ${src2}", _.BroadcastStr, "}"),
3753            [(set _.RC:$dst,
3754                (OpNode _.RC:$src1, (_.VT (X86VBroadcast
3755                                             (_.ScalarLdFrag addr:$src2))),
3756                                    _.RC:$src3))]>, EVEX_B;
3757 }
3758 } // Constraints = "$src1 = $dst"
3759
3760
3761 multiclass avx512_fma3p_m132_f<bits<8> opc,
3762                               string OpcodeStr,
3763                               SDNode OpNode> {
3764
3765 let ExeDomain = SSEPackedSingle in {
3766     defm NAME##PSZ      : avx512_fma3p_m132<opc, OpcodeStr##ps,
3767                                              OpNode,v16f32_info>, EVEX_V512, EVEX_CD8<32, CD8VF>;
3768     defm NAME##PSZ256   : avx512_fma3p_m132<opc, OpcodeStr##ps,
3769                                              OpNode, v8f32x_info>, EVEX_V256, EVEX_CD8<32, CD8VF>;
3770     defm NAME##PSZ128   : avx512_fma3p_m132<opc, OpcodeStr##ps,
3771                                              OpNode, v4f32x_info>, EVEX_V128, EVEX_CD8<32, CD8VF>;
3772   }
3773 let ExeDomain = SSEPackedDouble in {
3774     defm  NAME##PDZ       : avx512_fma3p_m132<opc, OpcodeStr##pd,
3775                                            OpNode, v8f64_info>, EVEX_V512, VEX_W, EVEX_CD8<32, CD8VF>;
3776     defm  NAME##PDZ256    : avx512_fma3p_m132<opc, OpcodeStr##pd,
3777                                            OpNode, v4f64x_info>, EVEX_V256, VEX_W, EVEX_CD8<32, CD8VF>;
3778     defm  NAME##PDZ128    : avx512_fma3p_m132<opc, OpcodeStr##pd,
3779                                            OpNode, v2f64x_info>, EVEX_V128, VEX_W, EVEX_CD8<32, CD8VF>;
3780   }
3781 }
3782
3783 defm VFMADD132    : avx512_fma3p_m132_f<0x98, "vfmadd132", X86Fmadd>;
3784 defm VFMSUB132    : avx512_fma3p_m132_f<0x9A, "vfmsub132", X86Fmsub>;
3785 defm VFMADDSUB132 : avx512_fma3p_m132_f<0x96, "vfmaddsub132", X86Fmaddsub>;
3786 defm VFMSUBADD132 : avx512_fma3p_m132_f<0x97, "vfmsubadd132", X86Fmsubadd>;
3787 defm VFNMADD132   : avx512_fma3p_m132_f<0x9C, "vfnmadd132", X86Fnmadd>;
3788 defm VFNMSUB132   : avx512_fma3p_m132_f<0x9E, "vfnmsub132", X86Fnmsub>;
3789
3790
3791 // Scalar FMA
3792 let Constraints = "$src1 = $dst" in {
3793 multiclass avx512_fma3s_rm<bits<8> opc, string OpcodeStr, SDNode OpNode,
3794                  RegisterClass RC, ValueType OpVT,
3795                  X86MemOperand x86memop, Operand memop,
3796                  PatFrag mem_frag> {
3797   let isCommutable = 1 in
3798   def r     : AVX512FMA3<opc, MRMSrcReg, (outs RC:$dst),
3799                    (ins RC:$src1, RC:$src2, RC:$src3),
3800                    !strconcat(OpcodeStr,
3801                               "\t{$src3, $src2, $dst|$dst, $src2, $src3}"),
3802                    [(set RC:$dst,
3803                      (OpVT (OpNode RC:$src2, RC:$src1, RC:$src3)))]>;
3804   let mayLoad = 1 in
3805   def m     : AVX512FMA3<opc, MRMSrcMem, (outs RC:$dst),
3806                    (ins RC:$src1, RC:$src2, f128mem:$src3),
3807                    !strconcat(OpcodeStr,
3808                               "\t{$src3, $src2, $dst|$dst, $src2, $src3}"),
3809                    [(set RC:$dst,
3810                      (OpVT (OpNode RC:$src2, RC:$src1,
3811                             (mem_frag addr:$src3))))]>;
3812 }
3813
3814 } // Constraints = "$src1 = $dst"
3815
3816 defm VFMADDSSZ  : avx512_fma3s_rm<0xA9, "vfmadd213ss", X86Fmadd, FR32X,
3817                       f32, f32mem, ssmem, loadf32>, EVEX_CD8<32, CD8VT1>;
3818 defm VFMADDSDZ  : avx512_fma3s_rm<0xA9, "vfmadd213sd", X86Fmadd, FR64X,
3819                       f64, f64mem, sdmem, loadf64>, VEX_W, EVEX_CD8<64, CD8VT1>;
3820 defm VFMSUBSSZ  : avx512_fma3s_rm<0xAB, "vfmsub213ss", X86Fmsub, FR32X,
3821                       f32, f32mem, ssmem, loadf32>, EVEX_CD8<32, CD8VT1>;
3822 defm VFMSUBSDZ  : avx512_fma3s_rm<0xAB, "vfmsub213sd", X86Fmsub, FR64X,
3823                       f64, f64mem, sdmem, loadf64>, VEX_W, EVEX_CD8<64, CD8VT1>;
3824 defm VFNMADDSSZ  : avx512_fma3s_rm<0xAD, "vfnmadd213ss", X86Fnmadd, FR32X,
3825                       f32, f32mem, ssmem, loadf32>, EVEX_CD8<32, CD8VT1>;
3826 defm VFNMADDSDZ  : avx512_fma3s_rm<0xAD, "vfnmadd213sd", X86Fnmadd, FR64X,
3827                       f64, f64mem, sdmem, loadf64>, VEX_W, EVEX_CD8<64, CD8VT1>;
3828 defm VFNMSUBSSZ  : avx512_fma3s_rm<0xAF, "vfnmsub213ss", X86Fnmsub, FR32X,
3829                       f32, f32mem, ssmem, loadf32>, EVEX_CD8<32, CD8VT1>;
3830 defm VFNMSUBSDZ  : avx512_fma3s_rm<0xAF, "vfnmsub213sd", X86Fnmsub, FR64X,
3831                       f64, f64mem, sdmem, loadf64>, VEX_W, EVEX_CD8<64, CD8VT1>;
3832
3833 //===----------------------------------------------------------------------===//
3834 // AVX-512  Scalar convert from sign integer to float/double
3835 //===----------------------------------------------------------------------===//
3836
3837 multiclass avx512_vcvtsi<bits<8> opc, RegisterClass SrcRC, RegisterClass DstRC,
3838                           X86MemOperand x86memop, string asm> {
3839 let hasSideEffects = 0 in {
3840   def rr : SI<opc, MRMSrcReg, (outs DstRC:$dst), (ins DstRC:$src1, SrcRC:$src),
3841               !strconcat(asm,"\t{$src, $src1, $dst|$dst, $src1, $src}"), []>,
3842               EVEX_4V;
3843   let mayLoad = 1 in
3844   def rm : SI<opc, MRMSrcMem, (outs DstRC:$dst),
3845               (ins DstRC:$src1, x86memop:$src),
3846               !strconcat(asm,"\t{$src, $src1, $dst|$dst, $src1, $src}"), []>,
3847               EVEX_4V;
3848 } // hasSideEffects = 0
3849 }
3850 let Predicates = [HasAVX512] in {
3851 defm VCVTSI2SSZ   : avx512_vcvtsi<0x2A, GR32, FR32X, i32mem, "cvtsi2ss{l}">,
3852                                   XS, VEX_LIG, EVEX_CD8<32, CD8VT1>;
3853 defm VCVTSI642SSZ : avx512_vcvtsi<0x2A, GR64, FR32X, i64mem, "cvtsi2ss{q}">,
3854                                   XS, VEX_W, VEX_LIG, EVEX_CD8<64, CD8VT1>;
3855 defm VCVTSI2SDZ   : avx512_vcvtsi<0x2A, GR32, FR64X, i32mem, "cvtsi2sd{l}">,
3856                                   XD, VEX_LIG, EVEX_CD8<32, CD8VT1>;
3857 defm VCVTSI642SDZ : avx512_vcvtsi<0x2A, GR64, FR64X, i64mem, "cvtsi2sd{q}">,
3858                                   XD, VEX_W, VEX_LIG, EVEX_CD8<64, CD8VT1>;
3859
3860 def : Pat<(f32 (sint_to_fp (loadi32 addr:$src))),
3861           (VCVTSI2SSZrm (f32 (IMPLICIT_DEF)), addr:$src)>;
3862 def : Pat<(f32 (sint_to_fp (loadi64 addr:$src))),
3863           (VCVTSI642SSZrm (f32 (IMPLICIT_DEF)), addr:$src)>;
3864 def : Pat<(f64 (sint_to_fp (loadi32 addr:$src))),
3865           (VCVTSI2SDZrm (f64 (IMPLICIT_DEF)), addr:$src)>;
3866 def : Pat<(f64 (sint_to_fp (loadi64 addr:$src))),
3867           (VCVTSI642SDZrm (f64 (IMPLICIT_DEF)), addr:$src)>;
3868
3869 def : Pat<(f32 (sint_to_fp GR32:$src)),
3870           (VCVTSI2SSZrr (f32 (IMPLICIT_DEF)), GR32:$src)>;
3871 def : Pat<(f32 (sint_to_fp GR64:$src)),
3872           (VCVTSI642SSZrr (f32 (IMPLICIT_DEF)), GR64:$src)>;
3873 def : Pat<(f64 (sint_to_fp GR32:$src)),
3874           (VCVTSI2SDZrr (f64 (IMPLICIT_DEF)), GR32:$src)>;
3875 def : Pat<(f64 (sint_to_fp GR64:$src)),
3876           (VCVTSI642SDZrr (f64 (IMPLICIT_DEF)), GR64:$src)>;
3877
3878 defm VCVTUSI2SSZ   : avx512_vcvtsi<0x7B, GR32, FR32X, i32mem, "cvtusi2ss{l}">,
3879                                   XS, VEX_LIG, EVEX_CD8<32, CD8VT1>;
3880 defm VCVTUSI642SSZ : avx512_vcvtsi<0x7B, GR64, FR32X, i64mem, "cvtusi2ss{q}">,
3881                                   XS, VEX_W, VEX_LIG, EVEX_CD8<64, CD8VT1>;
3882 defm VCVTUSI2SDZ   : avx512_vcvtsi<0x7B, GR32, FR64X, i32mem, "cvtusi2sd{l}">,
3883                                   XD, VEX_LIG, EVEX_CD8<32, CD8VT1>;
3884 defm VCVTUSI642SDZ : avx512_vcvtsi<0x7B, GR64, FR64X, i64mem, "cvtusi2sd{q}">,
3885                                   XD, VEX_W, VEX_LIG, EVEX_CD8<64, CD8VT1>;
3886
3887 def : Pat<(f32 (uint_to_fp (loadi32 addr:$src))),
3888           (VCVTUSI2SSZrm (f32 (IMPLICIT_DEF)), addr:$src)>;
3889 def : Pat<(f32 (uint_to_fp (loadi64 addr:$src))),
3890           (VCVTUSI642SSZrm (f32 (IMPLICIT_DEF)), addr:$src)>;
3891 def : Pat<(f64 (uint_to_fp (loadi32 addr:$src))),
3892           (VCVTUSI2SDZrm (f64 (IMPLICIT_DEF)), addr:$src)>;
3893 def : Pat<(f64 (uint_to_fp (loadi64 addr:$src))),
3894           (VCVTUSI642SDZrm (f64 (IMPLICIT_DEF)), addr:$src)>;
3895
3896 def : Pat<(f32 (uint_to_fp GR32:$src)),
3897           (VCVTUSI2SSZrr (f32 (IMPLICIT_DEF)), GR32:$src)>;
3898 def : Pat<(f32 (uint_to_fp GR64:$src)),
3899           (VCVTUSI642SSZrr (f32 (IMPLICIT_DEF)), GR64:$src)>;
3900 def : Pat<(f64 (uint_to_fp GR32:$src)),
3901           (VCVTUSI2SDZrr (f64 (IMPLICIT_DEF)), GR32:$src)>;
3902 def : Pat<(f64 (uint_to_fp GR64:$src)),
3903           (VCVTUSI642SDZrr (f64 (IMPLICIT_DEF)), GR64:$src)>;
3904 }
3905
3906 //===----------------------------------------------------------------------===//
3907 // AVX-512  Scalar convert from float/double to integer
3908 //===----------------------------------------------------------------------===//
3909 multiclass avx512_cvt_s_int<bits<8> opc, RegisterClass SrcRC, RegisterClass DstRC,
3910                           Intrinsic Int, Operand memop, ComplexPattern mem_cpat,
3911                           string asm> {
3912 let hasSideEffects = 0 in {
3913   def rr : SI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
3914               !strconcat(asm,"\t{$src, $dst|$dst, $src}"),
3915               [(set DstRC:$dst, (Int SrcRC:$src))]>, EVEX, VEX_LIG,
3916               Requires<[HasAVX512]>;
3917   let mayLoad = 1 in
3918   def rm : SI<opc, MRMSrcMem, (outs DstRC:$dst), (ins memop:$src),
3919               !strconcat(asm,"\t{$src, $dst|$dst, $src}"), []>, EVEX, VEX_LIG,
3920               Requires<[HasAVX512]>;
3921 } // hasSideEffects = 0
3922 }
3923 let Predicates = [HasAVX512] in {
3924 // Convert float/double to signed/unsigned int 32/64
3925 defm VCVTSS2SIZ:    avx512_cvt_s_int<0x2D, VR128X, GR32, int_x86_sse_cvtss2si,
3926                                    ssmem, sse_load_f32, "cvtss2si">,
3927                                    XS, EVEX_CD8<32, CD8VT1>;
3928 defm VCVTSS2SI64Z:  avx512_cvt_s_int<0x2D, VR128X, GR64, int_x86_sse_cvtss2si64,
3929                                    ssmem, sse_load_f32, "cvtss2si">,
3930                                    XS, VEX_W, EVEX_CD8<32, CD8VT1>;
3931 defm VCVTSS2USIZ:   avx512_cvt_s_int<0x79, VR128X, GR32, int_x86_avx512_cvtss2usi,
3932                                    ssmem, sse_load_f32, "cvtss2usi">,
3933                                    XS, EVEX_CD8<32, CD8VT1>;
3934 defm VCVTSS2USI64Z: avx512_cvt_s_int<0x79, VR128X, GR64,
3935                                    int_x86_avx512_cvtss2usi64, ssmem,
3936                                    sse_load_f32, "cvtss2usi">, XS, VEX_W,
3937                                    EVEX_CD8<32, CD8VT1>;
3938 defm VCVTSD2SIZ:    avx512_cvt_s_int<0x2D, VR128X, GR32, int_x86_sse2_cvtsd2si,
3939                                    sdmem, sse_load_f64, "cvtsd2si">,
3940                                    XD, EVEX_CD8<64, CD8VT1>;
3941 defm VCVTSD2SI64Z:  avx512_cvt_s_int<0x2D, VR128X, GR64, int_x86_sse2_cvtsd2si64,
3942                                    sdmem, sse_load_f64, "cvtsd2si">,
3943                                    XD, VEX_W, EVEX_CD8<64, CD8VT1>;
3944 defm VCVTSD2USIZ:   avx512_cvt_s_int<0x79, VR128X, GR32, int_x86_avx512_cvtsd2usi,
3945                                    sdmem, sse_load_f64, "cvtsd2usi">,
3946                                    XD, EVEX_CD8<64, CD8VT1>;
3947 defm VCVTSD2USI64Z: avx512_cvt_s_int<0x79, VR128X, GR64,
3948                                    int_x86_avx512_cvtsd2usi64, sdmem,
3949                                    sse_load_f64, "cvtsd2usi">, XD, VEX_W,
3950                                    EVEX_CD8<64, CD8VT1>;
3951
3952 let isCodeGenOnly = 1 in {
3953   defm Int_VCVTSI2SSZ : sse12_cvt_sint_3addr<0x2A, GR32, VR128X,
3954             int_x86_sse_cvtsi2ss, i32mem, loadi32, "cvtsi2ss{l}",
3955             SSE_CVT_Scalar, 0>, XS, EVEX_4V;
3956   defm Int_VCVTSI2SS64Z : sse12_cvt_sint_3addr<0x2A, GR64, VR128X,
3957             int_x86_sse_cvtsi642ss, i64mem, loadi64, "cvtsi2ss{q}",
3958             SSE_CVT_Scalar, 0>, XS, EVEX_4V, VEX_W;
3959   defm Int_VCVTSI2SDZ : sse12_cvt_sint_3addr<0x2A, GR32, VR128X,
3960             int_x86_sse2_cvtsi2sd, i32mem, loadi32, "cvtsi2sd{l}",
3961             SSE_CVT_Scalar, 0>, XD, EVEX_4V;
3962   defm Int_VCVTSI2SD64Z : sse12_cvt_sint_3addr<0x2A, GR64, VR128X,
3963             int_x86_sse2_cvtsi642sd, i64mem, loadi64, "cvtsi2sd{q}",
3964             SSE_CVT_Scalar, 0>, XD, EVEX_4V, VEX_W;
3965
3966   defm Int_VCVTUSI2SSZ : sse12_cvt_sint_3addr<0x2A, GR32, VR128X,
3967             int_x86_avx512_cvtusi2ss, i32mem, loadi32, "cvtusi2ss{l}",
3968             SSE_CVT_Scalar, 0>, XS, EVEX_4V;
3969   defm Int_VCVTUSI2SS64Z : sse12_cvt_sint_3addr<0x2A, GR64, VR128X,
3970             int_x86_avx512_cvtusi642ss, i64mem, loadi64, "cvtusi2ss{q}",
3971             SSE_CVT_Scalar, 0>, XS, EVEX_4V, VEX_W;
3972   defm Int_VCVTUSI2SDZ : sse12_cvt_sint_3addr<0x2A, GR32, VR128X,
3973             int_x86_avx512_cvtusi2sd, i32mem, loadi32, "cvtusi2sd{l}",
3974             SSE_CVT_Scalar, 0>, XD, EVEX_4V;
3975   defm Int_VCVTUSI2SD64Z : sse12_cvt_sint_3addr<0x2A, GR64, VR128X,
3976             int_x86_avx512_cvtusi642sd, i64mem, loadi64, "cvtusi2sd{q}",
3977             SSE_CVT_Scalar, 0>, XD, EVEX_4V, VEX_W;
3978 } // isCodeGenOnly = 1
3979
3980 // Convert float/double to signed/unsigned int 32/64 with truncation
3981 let isCodeGenOnly = 1 in {
3982   defm Int_VCVTTSS2SIZ : avx512_cvt_s_int<0x2C, VR128X, GR32, int_x86_sse_cvttss2si,
3983                                      ssmem, sse_load_f32, "cvttss2si">,
3984                                      XS, EVEX_CD8<32, CD8VT1>;
3985   defm Int_VCVTTSS2SI64Z : avx512_cvt_s_int<0x2C, VR128X, GR64,
3986                                      int_x86_sse_cvttss2si64, ssmem, sse_load_f32,
3987                                      "cvttss2si">, XS, VEX_W,
3988                                      EVEX_CD8<32, CD8VT1>;
3989   defm Int_VCVTTSD2SIZ : avx512_cvt_s_int<0x2C, VR128X, GR32, int_x86_sse2_cvttsd2si,
3990                                      sdmem, sse_load_f64, "cvttsd2si">, XD,
3991                                      EVEX_CD8<64, CD8VT1>;
3992   defm Int_VCVTTSD2SI64Z : avx512_cvt_s_int<0x2C, VR128X, GR64,
3993                                      int_x86_sse2_cvttsd2si64, sdmem, sse_load_f64,
3994                                      "cvttsd2si">, XD, VEX_W,
3995                                      EVEX_CD8<64, CD8VT1>;
3996   defm Int_VCVTTSS2USIZ : avx512_cvt_s_int<0x78, VR128X, GR32,
3997                                      int_x86_avx512_cvttss2usi, ssmem, sse_load_f32,
3998                                      "cvttss2usi">, XS, EVEX_CD8<32, CD8VT1>;
3999   defm Int_VCVTTSS2USI64Z : avx512_cvt_s_int<0x78, VR128X, GR64,
4000                                      int_x86_avx512_cvttss2usi64, ssmem,
4001                                      sse_load_f32, "cvttss2usi">, XS, VEX_W,
4002                                      EVEX_CD8<32, CD8VT1>;
4003   defm Int_VCVTTSD2USIZ : avx512_cvt_s_int<0x78, VR128X, GR32,
4004                                      int_x86_avx512_cvttsd2usi,
4005                                      sdmem, sse_load_f64, "cvttsd2usi">, XD,
4006                                      EVEX_CD8<64, CD8VT1>;
4007   defm Int_VCVTTSD2USI64Z : avx512_cvt_s_int<0x78, VR128X, GR64,
4008                                      int_x86_avx512_cvttsd2usi64, sdmem,
4009                                      sse_load_f64, "cvttsd2usi">, XD, VEX_W,
4010                                      EVEX_CD8<64, CD8VT1>;
4011 } // isCodeGenOnly = 1
4012
4013 multiclass avx512_cvt_s<bits<8> opc, RegisterClass SrcRC, RegisterClass DstRC,
4014                          SDNode OpNode, X86MemOperand x86memop, PatFrag ld_frag,
4015                          string asm> {
4016   def rr : SI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
4017               !strconcat(asm,"\t{$src, $dst|$dst, $src}"),
4018               [(set DstRC:$dst, (OpNode SrcRC:$src))]>, EVEX;
4019   def rm : SI<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
4020               !strconcat(asm,"\t{$src, $dst|$dst, $src}"),
4021               [(set DstRC:$dst, (OpNode (ld_frag addr:$src)))]>, EVEX;
4022 }
4023
4024 defm VCVTTSS2SIZ    : avx512_cvt_s<0x2C, FR32X, GR32, fp_to_sint, f32mem,
4025                                   loadf32, "cvttss2si">, XS,
4026                                   EVEX_CD8<32, CD8VT1>;
4027 defm VCVTTSS2USIZ   : avx512_cvt_s<0x78, FR32X, GR32, fp_to_uint, f32mem,
4028                                   loadf32, "cvttss2usi">, XS,
4029                                   EVEX_CD8<32, CD8VT1>;
4030 defm VCVTTSS2SI64Z  : avx512_cvt_s<0x2C, FR32X, GR64, fp_to_sint, f32mem,
4031                                   loadf32, "cvttss2si">, XS, VEX_W,
4032                                   EVEX_CD8<32, CD8VT1>;
4033 defm VCVTTSS2USI64Z : avx512_cvt_s<0x78, FR32X, GR64, fp_to_uint, f32mem,
4034                                   loadf32, "cvttss2usi">, XS, VEX_W,
4035                                   EVEX_CD8<32, CD8VT1>;
4036 defm VCVTTSD2SIZ    : avx512_cvt_s<0x2C, FR64X, GR32, fp_to_sint, f64mem,
4037                                   loadf64, "cvttsd2si">, XD,
4038                                   EVEX_CD8<64, CD8VT1>;
4039 defm VCVTTSD2USIZ   : avx512_cvt_s<0x78, FR64X, GR32, fp_to_uint, f64mem,
4040                                   loadf64, "cvttsd2usi">, XD,
4041                                   EVEX_CD8<64, CD8VT1>;
4042 defm VCVTTSD2SI64Z  : avx512_cvt_s<0x2C, FR64X, GR64, fp_to_sint, f64mem,
4043                                   loadf64, "cvttsd2si">, XD, VEX_W,
4044                                   EVEX_CD8<64, CD8VT1>;
4045 defm VCVTTSD2USI64Z : avx512_cvt_s<0x78, FR64X, GR64, fp_to_uint, f64mem,
4046                                   loadf64, "cvttsd2usi">, XD, VEX_W,
4047                                   EVEX_CD8<64, CD8VT1>;
4048 } // HasAVX512
4049 //===----------------------------------------------------------------------===//
4050 // AVX-512  Convert form float to double and back
4051 //===----------------------------------------------------------------------===//
4052 let hasSideEffects = 0 in {
4053 def VCVTSS2SDZrr : AVX512XSI<0x5A, MRMSrcReg, (outs FR64X:$dst),
4054                     (ins FR32X:$src1, FR32X:$src2),
4055                     "vcvtss2sd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
4056                     []>, EVEX_4V, VEX_LIG, Sched<[WriteCvtF2F]>;
4057 let mayLoad = 1 in
4058 def VCVTSS2SDZrm : AVX512XSI<0x5A, MRMSrcMem, (outs FR64X:$dst),
4059                     (ins FR32X:$src1, f32mem:$src2),
4060                     "vcvtss2sd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
4061                     []>, EVEX_4V, VEX_LIG, Sched<[WriteCvtF2FLd, ReadAfterLd]>,
4062                     EVEX_CD8<32, CD8VT1>;
4063
4064 // Convert scalar double to scalar single
4065 def VCVTSD2SSZrr  : AVX512XDI<0x5A, MRMSrcReg, (outs FR32X:$dst),
4066                       (ins FR64X:$src1, FR64X:$src2),
4067                       "vcvtsd2ss\t{$src2, $src1, $dst|$dst, $src1, $src2}",
4068                       []>, EVEX_4V, VEX_LIG, VEX_W, Sched<[WriteCvtF2F]>;
4069 let mayLoad = 1 in
4070 def VCVTSD2SSZrm  : AVX512XDI<0x5A, MRMSrcMem, (outs FR32X:$dst),
4071                       (ins FR64X:$src1, f64mem:$src2),
4072                       "vcvtsd2ss\t{$src2, $src1, $dst|$dst, $src1, $src2}",
4073                       []>, EVEX_4V, VEX_LIG, VEX_W,
4074                       Sched<[WriteCvtF2FLd, ReadAfterLd]>, EVEX_CD8<64, CD8VT1>;
4075 }
4076
4077 def : Pat<(f64 (fextend FR32X:$src)), (VCVTSS2SDZrr FR32X:$src, FR32X:$src)>,
4078       Requires<[HasAVX512]>;
4079 def : Pat<(fextend (loadf32 addr:$src)),
4080     (VCVTSS2SDZrm (f32 (IMPLICIT_DEF)), addr:$src)>, Requires<[HasAVX512]>;
4081
4082 def : Pat<(extloadf32 addr:$src),
4083     (VCVTSS2SDZrm (f32 (IMPLICIT_DEF)), addr:$src)>,
4084       Requires<[HasAVX512, OptForSize]>;
4085
4086 def : Pat<(extloadf32 addr:$src),
4087     (VCVTSS2SDZrr (f32 (IMPLICIT_DEF)), (VMOVSSZrm addr:$src))>,
4088     Requires<[HasAVX512, OptForSpeed]>;
4089
4090 def : Pat<(f32 (fround FR64X:$src)), (VCVTSD2SSZrr FR64X:$src, FR64X:$src)>,
4091            Requires<[HasAVX512]>;
4092
4093 multiclass avx512_vcvt_fp_with_rc<bits<8> opc, string asm, RegisterClass SrcRC,
4094                RegisterClass DstRC, SDNode OpNode, PatFrag mem_frag,
4095                X86MemOperand x86memop, ValueType OpVT, ValueType InVT,
4096                Domain d> {
4097 let hasSideEffects = 0 in {
4098   def rr : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
4099               !strconcat(asm,"\t{$src, $dst|$dst, $src}"),
4100               [(set DstRC:$dst,
4101                 (OpVT (OpNode (InVT SrcRC:$src))))], d>, EVEX;
4102   def rrb : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src, AVX512RC:$rc),
4103               !strconcat(asm,"\t{$rc, $src, $dst|$dst, $src, $rc}"),
4104               [], d>, EVEX, EVEX_B, EVEX_RC;
4105   let mayLoad = 1 in
4106   def rm : AVX512PI<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
4107               !strconcat(asm,"\t{$src, $dst|$dst, $src}"),
4108               [(set DstRC:$dst,
4109                 (OpVT (OpNode (InVT (bitconvert (mem_frag addr:$src))))))], d>, EVEX;
4110 } // hasSideEffects = 0
4111 }
4112
4113 multiclass avx512_vcvt_fp<bits<8> opc, string asm, RegisterClass SrcRC,
4114                RegisterClass DstRC, SDNode OpNode, PatFrag mem_frag,
4115                X86MemOperand x86memop, ValueType OpVT, ValueType InVT,
4116                Domain d> {
4117 let hasSideEffects = 0 in {
4118   def rr : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
4119               !strconcat(asm,"\t{$src, $dst|$dst, $src}"),
4120               [(set DstRC:$dst,
4121                 (OpVT (OpNode (InVT SrcRC:$src))))], d>, EVEX;
4122   let mayLoad = 1 in
4123   def rm : AVX512PI<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
4124               !strconcat(asm,"\t{$src, $dst|$dst, $src}"),
4125               [(set DstRC:$dst,
4126                 (OpVT (OpNode (InVT (bitconvert (mem_frag addr:$src))))))], d>, EVEX;
4127 } // hasSideEffects = 0
4128 }
4129
4130 defm VCVTPD2PSZ : avx512_vcvt_fp_with_rc<0x5A, "vcvtpd2ps", VR512, VR256X, fround,
4131                                 loadv8f64, f512mem, v8f32, v8f64,
4132                                 SSEPackedSingle>, EVEX_V512, VEX_W, PD,
4133                                 EVEX_CD8<64, CD8VF>;
4134
4135 defm VCVTPS2PDZ : avx512_vcvt_fp<0x5A, "vcvtps2pd", VR256X, VR512, fextend,
4136                                 loadv4f64, f256mem, v8f64, v8f32,
4137                                 SSEPackedDouble>, EVEX_V512, PS,
4138                                 EVEX_CD8<32, CD8VH>;
4139 def : Pat<(v8f64 (extloadv8f32 addr:$src)),
4140             (VCVTPS2PDZrm addr:$src)>;
4141
4142 def : Pat<(v8f32 (int_x86_avx512_mask_cvtpd2ps_512 (v8f64 VR512:$src),
4143                    (bc_v8f32(v8i32 immAllZerosV)), (i8 -1), (i32 FROUND_CURRENT))),
4144           (VCVTPD2PSZrr VR512:$src)>;
4145
4146 def : Pat<(v8f32 (int_x86_avx512_mask_cvtpd2ps_512 (v8f64 VR512:$src),
4147                    (bc_v8f32(v8i32 immAllZerosV)), (i8 -1), imm:$rc)),
4148           (VCVTPD2PSZrrb VR512:$src, imm:$rc)>;
4149
4150 //===----------------------------------------------------------------------===//
4151 // AVX-512  Vector convert from sign integer to float/double
4152 //===----------------------------------------------------------------------===//
4153
4154 defm VCVTDQ2PSZ : avx512_vcvt_fp_with_rc<0x5B, "vcvtdq2ps", VR512, VR512, sint_to_fp,
4155                                 loadv8i64, i512mem, v16f32, v16i32,
4156                                 SSEPackedSingle>, EVEX_V512, PS,
4157                                 EVEX_CD8<32, CD8VF>;
4158
4159 defm VCVTDQ2PDZ : avx512_vcvt_fp<0xE6, "vcvtdq2pd", VR256X, VR512, sint_to_fp,
4160                                 loadv4i64, i256mem, v8f64, v8i32,
4161                                 SSEPackedDouble>, EVEX_V512, XS,
4162                                 EVEX_CD8<32, CD8VH>;
4163
4164 defm VCVTTPS2DQZ : avx512_vcvt_fp<0x5B, "vcvttps2dq", VR512, VR512, fp_to_sint,
4165                                  loadv16f32, f512mem, v16i32, v16f32,
4166                                  SSEPackedSingle>, EVEX_V512, XS,
4167                                  EVEX_CD8<32, CD8VF>;
4168
4169 defm VCVTTPD2DQZ : avx512_vcvt_fp<0xE6, "vcvttpd2dq", VR512, VR256X, fp_to_sint,
4170                                  loadv8f64, f512mem, v8i32, v8f64,
4171                                  SSEPackedDouble>, EVEX_V512, PD, VEX_W,
4172                                  EVEX_CD8<64, CD8VF>;
4173
4174 defm VCVTTPS2UDQZ : avx512_vcvt_fp<0x78, "vcvttps2udq", VR512, VR512, fp_to_uint,
4175                                  loadv16f32, f512mem, v16i32, v16f32,
4176                                  SSEPackedSingle>, EVEX_V512, PS,
4177                                  EVEX_CD8<32, CD8VF>;
4178
4179 // cvttps2udq (src, 0, mask-all-ones, sae-current)
4180 def : Pat<(v16i32 (int_x86_avx512_mask_cvttps2udq_512 (v16f32 VR512:$src),
4181                    (v16i32 immAllZerosV), (i16 -1), FROUND_CURRENT)),
4182           (VCVTTPS2UDQZrr VR512:$src)>;
4183
4184 defm VCVTTPD2UDQZ : avx512_vcvt_fp<0x78, "vcvttpd2udq", VR512, VR256X, fp_to_uint,
4185                                  loadv8f64, f512mem, v8i32, v8f64,
4186                                  SSEPackedDouble>, EVEX_V512, PS, VEX_W,
4187                                  EVEX_CD8<64, CD8VF>;
4188
4189 // cvttpd2udq (src, 0, mask-all-ones, sae-current)
4190 def : Pat<(v8i32 (int_x86_avx512_mask_cvttpd2udq_512 (v8f64 VR512:$src),
4191                    (v8i32 immAllZerosV), (i8 -1), FROUND_CURRENT)),
4192           (VCVTTPD2UDQZrr VR512:$src)>;
4193
4194 defm VCVTUDQ2PDZ : avx512_vcvt_fp<0x7A, "vcvtudq2pd", VR256X, VR512, uint_to_fp,
4195                                  loadv4i64, f256mem, v8f64, v8i32,
4196                                  SSEPackedDouble>, EVEX_V512, XS,
4197                                  EVEX_CD8<32, CD8VH>;
4198
4199 defm VCVTUDQ2PSZ : avx512_vcvt_fp_with_rc<0x7A, "vcvtudq2ps", VR512, VR512, uint_to_fp,
4200                                  loadv16i32, f512mem, v16f32, v16i32,
4201                                  SSEPackedSingle>, EVEX_V512, XD,
4202                                  EVEX_CD8<32, CD8VF>;
4203
4204 def : Pat<(v8i32 (fp_to_uint (v8f32 VR256X:$src1))),
4205           (EXTRACT_SUBREG (v16i32 (VCVTTPS2UDQZrr
4206            (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)))), sub_ymm)>;
4207
4208 def : Pat<(v4i32 (fp_to_uint (v4f32 VR128X:$src1))),
4209           (EXTRACT_SUBREG (v16i32 (VCVTTPS2UDQZrr
4210            (v16f32 (SUBREG_TO_REG (i32 0), VR128X:$src1, sub_xmm)))), sub_xmm)>;
4211
4212 def : Pat<(v8f32 (uint_to_fp (v8i32 VR256X:$src1))),
4213           (EXTRACT_SUBREG (v16f32 (VCVTUDQ2PSZrr
4214            (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)))), sub_ymm)>;
4215
4216 def : Pat<(v4f32 (uint_to_fp (v4i32 VR128X:$src1))),
4217           (EXTRACT_SUBREG (v16f32 (VCVTUDQ2PSZrr
4218            (v16i32 (SUBREG_TO_REG (i32 0), VR128X:$src1, sub_xmm)))), sub_xmm)>;
4219
4220 def : Pat<(v4f64 (uint_to_fp (v4i32 VR128X:$src1))),
4221           (EXTRACT_SUBREG (v8f64 (VCVTUDQ2PDZrr
4222            (v8i32 (SUBREG_TO_REG (i32 0), VR128X:$src1, sub_xmm)))), sub_ymm)>;
4223
4224 def : Pat<(v16f32 (int_x86_avx512_mask_cvtdq2ps_512 (v16i32 VR512:$src),
4225                    (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1), imm:$rc)),
4226           (VCVTDQ2PSZrrb VR512:$src, imm:$rc)>;
4227 def : Pat<(v8f64 (int_x86_avx512_mask_cvtdq2pd_512 (v8i32 VR256X:$src),
4228                    (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1))),
4229           (VCVTDQ2PDZrr VR256X:$src)>;
4230 def : Pat<(v16f32 (int_x86_avx512_mask_cvtudq2ps_512 (v16i32 VR512:$src),
4231                    (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1), imm:$rc)),
4232           (VCVTUDQ2PSZrrb VR512:$src, imm:$rc)>;
4233 def : Pat<(v8f64 (int_x86_avx512_mask_cvtudq2pd_512 (v8i32 VR256X:$src),
4234                    (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1))),
4235           (VCVTUDQ2PDZrr VR256X:$src)>;
4236
4237 multiclass avx512_vcvt_fp2int<bits<8> opc, string asm, RegisterClass SrcRC,
4238                RegisterClass DstRC, PatFrag mem_frag,
4239                X86MemOperand x86memop, Domain d> {
4240 let hasSideEffects = 0 in {
4241   def rr : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
4242               !strconcat(asm,"\t{$src, $dst|$dst, $src}"),
4243               [], d>, EVEX;
4244   def rrb : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src, AVX512RC:$rc),
4245               !strconcat(asm,"\t{$rc, $src, $dst|$dst, $src, $rc}"),
4246               [], d>, EVEX, EVEX_B, EVEX_RC;
4247   let mayLoad = 1 in
4248   def rm : AVX512PI<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
4249               !strconcat(asm,"\t{$src, $dst|$dst, $src}"),
4250               [], d>, EVEX;
4251 } // hasSideEffects = 0
4252 }
4253
4254 defm VCVTPS2DQZ : avx512_vcvt_fp2int<0x5B, "vcvtps2dq", VR512, VR512,
4255                                  loadv16f32, f512mem, SSEPackedSingle>, PD,
4256                                  EVEX_V512, EVEX_CD8<32, CD8VF>;
4257 defm VCVTPD2DQZ : avx512_vcvt_fp2int<0xE6, "vcvtpd2dq", VR512, VR256X,
4258                                  loadv8f64, f512mem, SSEPackedDouble>, XD, VEX_W,
4259                                  EVEX_V512, EVEX_CD8<64, CD8VF>;
4260
4261 def : Pat <(v16i32 (int_x86_avx512_mask_cvtps2dq_512 (v16f32 VR512:$src),
4262                     (v16i32 immAllZerosV), (i16 -1), imm:$rc)),
4263            (VCVTPS2DQZrrb VR512:$src, imm:$rc)>;
4264
4265 def : Pat <(v8i32 (int_x86_avx512_mask_cvtpd2dq_512 (v8f64 VR512:$src),
4266                     (v8i32 immAllZerosV), (i8 -1), imm:$rc)),
4267            (VCVTPD2DQZrrb VR512:$src, imm:$rc)>;
4268
4269 defm VCVTPS2UDQZ : avx512_vcvt_fp2int<0x79, "vcvtps2udq", VR512, VR512,
4270                                  loadv16f32, f512mem, SSEPackedSingle>,
4271                                  PS, EVEX_V512, EVEX_CD8<32, CD8VF>;
4272 defm VCVTPD2UDQZ : avx512_vcvt_fp2int<0x79, "vcvtpd2udq", VR512, VR256X,
4273                                  loadv8f64, f512mem, SSEPackedDouble>, VEX_W,
4274                                  PS, EVEX_V512, EVEX_CD8<64, CD8VF>;
4275
4276 def : Pat <(v16i32 (int_x86_avx512_mask_cvtps2udq_512 (v16f32 VR512:$src),
4277                     (v16i32 immAllZerosV), (i16 -1), imm:$rc)),
4278            (VCVTPS2UDQZrrb VR512:$src, imm:$rc)>;
4279
4280 def : Pat <(v8i32 (int_x86_avx512_mask_cvtpd2udq_512 (v8f64 VR512:$src),
4281                     (v8i32 immAllZerosV), (i8 -1), imm:$rc)),
4282            (VCVTPD2UDQZrrb VR512:$src, imm:$rc)>;
4283
4284 let Predicates = [HasAVX512] in {
4285   def : Pat<(v8f32 (fround (loadv8f64 addr:$src))),
4286             (VCVTPD2PSZrm addr:$src)>;
4287   def : Pat<(v8f64 (extloadv8f32 addr:$src)),
4288             (VCVTPS2PDZrm addr:$src)>;
4289 }
4290
4291 //===----------------------------------------------------------------------===//
4292 // Half precision conversion instructions
4293 //===----------------------------------------------------------------------===//
4294 multiclass avx512_cvtph2ps<RegisterClass destRC, RegisterClass srcRC,
4295                              X86MemOperand x86memop> {
4296   def rr : AVX5128I<0x13, MRMSrcReg, (outs destRC:$dst), (ins srcRC:$src),
4297              "vcvtph2ps\t{$src, $dst|$dst, $src}",
4298              []>, EVEX;
4299   let hasSideEffects = 0, mayLoad = 1 in
4300   def rm : AVX5128I<0x13, MRMSrcMem, (outs destRC:$dst), (ins x86memop:$src),
4301              "vcvtph2ps\t{$src, $dst|$dst, $src}", []>, EVEX;
4302 }
4303
4304 multiclass avx512_cvtps2ph<RegisterClass destRC, RegisterClass srcRC,
4305                              X86MemOperand x86memop> {
4306   def rr : AVX512AIi8<0x1D, MRMDestReg, (outs destRC:$dst),
4307                (ins srcRC:$src1, i32u8imm:$src2),
4308                "vcvtps2ph\t{$src2, $src1, $dst|$dst, $src1, $src2}",
4309                []>, EVEX;
4310   let hasSideEffects = 0, mayStore = 1 in
4311   def mr : AVX512AIi8<0x1D, MRMDestMem, (outs),
4312                (ins x86memop:$dst, srcRC:$src1, i32u8imm:$src2),
4313                "vcvtps2ph\t{$src2, $src1, $dst|$dst, $src1, $src2}", []>, EVEX;
4314 }
4315
4316 defm VCVTPH2PSZ : avx512_cvtph2ps<VR512, VR256X, f256mem>, EVEX_V512,
4317                                     EVEX_CD8<32, CD8VH>;
4318 defm VCVTPS2PHZ : avx512_cvtps2ph<VR256X, VR512, f256mem>, EVEX_V512,
4319                                     EVEX_CD8<32, CD8VH>;
4320
4321 def : Pat<(v16i16 (int_x86_avx512_mask_vcvtps2ph_512 (v16f32 VR512:$src),
4322            imm:$rc, (bc_v16i16(v8i32 immAllZerosV)), (i16 -1))),
4323            (VCVTPS2PHZrr VR512:$src, imm:$rc)>;
4324
4325 def : Pat<(v16f32 (int_x86_avx512_mask_vcvtph2ps_512 (v16i16 VR256X:$src),
4326            (bc_v16f32(v16i32 immAllZerosV)), (i16 -1), (i32 FROUND_CURRENT))),
4327            (VCVTPH2PSZrr VR256X:$src)>;
4328
4329 let Defs = [EFLAGS], Predicates = [HasAVX512] in {
4330   defm VUCOMISSZ : sse12_ord_cmp<0x2E, FR32X, X86cmp, f32, f32mem, loadf32,
4331                                  "ucomiss">, PS, EVEX, VEX_LIG,
4332                                  EVEX_CD8<32, CD8VT1>;
4333   defm VUCOMISDZ : sse12_ord_cmp<0x2E, FR64X, X86cmp, f64, f64mem, loadf64,
4334                                   "ucomisd">, PD, EVEX,
4335                                   VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
4336   let Pattern = []<dag> in {
4337     defm VCOMISSZ  : sse12_ord_cmp<0x2F, VR128X, undef, v4f32, f128mem, load,
4338                                    "comiss">, PS, EVEX, VEX_LIG,
4339                                    EVEX_CD8<32, CD8VT1>;
4340     defm VCOMISDZ  : sse12_ord_cmp<0x2F, VR128X, undef, v2f64, f128mem, load,
4341                                    "comisd">, PD, EVEX,
4342                                     VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
4343   }
4344   let isCodeGenOnly = 1 in {
4345     defm Int_VUCOMISSZ  : sse12_ord_cmp<0x2E, VR128X, X86ucomi, v4f32, f128mem,
4346                               load, "ucomiss">, PS, EVEX, VEX_LIG,
4347                               EVEX_CD8<32, CD8VT1>;
4348     defm Int_VUCOMISDZ  : sse12_ord_cmp<0x2E, VR128X, X86ucomi, v2f64, f128mem,
4349                               load, "ucomisd">, PD, EVEX,
4350                               VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
4351
4352     defm Int_VCOMISSZ  : sse12_ord_cmp<0x2F, VR128X, X86comi, v4f32, f128mem,
4353                               load, "comiss">, PS, EVEX, VEX_LIG,
4354                               EVEX_CD8<32, CD8VT1>;
4355     defm Int_VCOMISDZ  : sse12_ord_cmp<0x2F, VR128X, X86comi, v2f64, f128mem,
4356                               load, "comisd">, PD, EVEX,
4357                               VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
4358   }
4359 }
4360
4361 /// avx512_fp14_s rcp14ss, rcp14sd, rsqrt14ss, rsqrt14sd
4362 multiclass avx512_fp14_s<bits<8> opc, string OpcodeStr, RegisterClass RC,
4363                             X86MemOperand x86memop> {
4364   let hasSideEffects = 0 in {
4365   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
4366                (ins RC:$src1, RC:$src2),
4367                !strconcat(OpcodeStr,
4368                "\t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>, EVEX_4V;
4369   let mayLoad = 1 in {
4370   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
4371                (ins RC:$src1, x86memop:$src2),
4372                !strconcat(OpcodeStr,
4373                "\t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>, EVEX_4V;
4374   }
4375 }
4376 }
4377
4378 defm VRCP14SS   : avx512_fp14_s<0x4D, "vrcp14ss", FR32X, f32mem>,
4379                   EVEX_CD8<32, CD8VT1>;
4380 defm VRCP14SD   : avx512_fp14_s<0x4D, "vrcp14sd", FR64X, f64mem>,
4381                   VEX_W, EVEX_CD8<64, CD8VT1>;
4382 defm VRSQRT14SS   : avx512_fp14_s<0x4F, "vrsqrt14ss", FR32X, f32mem>,
4383                   EVEX_CD8<32, CD8VT1>;
4384 defm VRSQRT14SD   : avx512_fp14_s<0x4F, "vrsqrt14sd", FR64X, f64mem>,
4385                   VEX_W, EVEX_CD8<64, CD8VT1>;
4386
4387 def : Pat <(v4f32 (int_x86_avx512_rcp14_ss (v4f32 VR128X:$src1),
4388               (v4f32 VR128X:$src2), (bc_v4f32 (v4i32 immAllZerosV)), (i8 -1))),
4389            (COPY_TO_REGCLASS (VRCP14SSrr (COPY_TO_REGCLASS VR128X:$src1, FR32X),
4390                        (COPY_TO_REGCLASS VR128X:$src2, FR32X)), VR128X)>;
4391
4392 def : Pat <(v2f64 (int_x86_avx512_rcp14_sd (v2f64 VR128X:$src1),
4393               (v2f64 VR128X:$src2), (bc_v2f64 (v4i32 immAllZerosV)), (i8 -1))),
4394            (COPY_TO_REGCLASS (VRCP14SDrr (COPY_TO_REGCLASS VR128X:$src1, FR64X),
4395                        (COPY_TO_REGCLASS VR128X:$src2, FR64X)), VR128X)>;
4396
4397 def : Pat <(v4f32 (int_x86_avx512_rsqrt14_ss (v4f32 VR128X:$src1),
4398               (v4f32 VR128X:$src2), (bc_v4f32 (v4i32 immAllZerosV)), (i8 -1))),
4399            (COPY_TO_REGCLASS (VRSQRT14SSrr (COPY_TO_REGCLASS VR128X:$src1, FR32X),
4400                        (COPY_TO_REGCLASS VR128X:$src2, FR32X)), VR128X)>;
4401
4402 def : Pat <(v2f64 (int_x86_avx512_rsqrt14_sd (v2f64 VR128X:$src1),
4403               (v2f64 VR128X:$src2), (bc_v2f64 (v4i32 immAllZerosV)), (i8 -1))),
4404            (COPY_TO_REGCLASS (VRSQRT14SDrr (COPY_TO_REGCLASS VR128X:$src1, FR64X),
4405                        (COPY_TO_REGCLASS VR128X:$src2, FR64X)), VR128X)>;
4406
4407 /// avx512_fp14_p rcp14ps, rcp14pd, rsqrt14ps, rsqrt14pd
4408 multiclass avx512_fp14_p<bits<8> opc, string OpcodeStr, SDNode OpNode,
4409                          X86VectorVTInfo _> {
4410   defm r: AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
4411                          (ins _.RC:$src), OpcodeStr, "$src", "$src",
4412                          (_.FloatVT (OpNode _.RC:$src))>, EVEX, T8PD;
4413   let mayLoad = 1 in {
4414     defm m: AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
4415                            (ins _.MemOp:$src), OpcodeStr, "$src", "$src",
4416                            (OpNode (_.FloatVT
4417                              (bitconvert (_.LdFrag addr:$src))))>, EVEX, T8PD;
4418     defm mb: AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
4419                             (ins _.ScalarMemOp:$src), OpcodeStr,
4420                             "${src}"##_.BroadcastStr, "${src}"##_.BroadcastStr,
4421                             (OpNode (_.FloatVT
4422                               (X86VBroadcast (_.ScalarLdFrag addr:$src))))>,
4423                             EVEX, T8PD, EVEX_B;
4424   }
4425 }
4426
4427 multiclass avx512_fp14_p_vl_all<bits<8> opc, string OpcodeStr, SDNode OpNode> {
4428   defm PSZ : avx512_fp14_p<opc, !strconcat(OpcodeStr, "ps"), OpNode, v16f32_info>,
4429                           EVEX_V512, EVEX_CD8<32, CD8VF>;
4430   defm PDZ : avx512_fp14_p<opc, !strconcat(OpcodeStr, "pd"), OpNode, v8f64_info>,
4431                           EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
4432
4433   // Define only if AVX512VL feature is present.
4434   let Predicates = [HasVLX] in {
4435     defm PSZ128 : avx512_fp14_p<opc, !strconcat(OpcodeStr, "ps"),
4436                                 OpNode, v4f32x_info>,
4437                                EVEX_V128, EVEX_CD8<32, CD8VF>;
4438     defm PSZ256 : avx512_fp14_p<opc, !strconcat(OpcodeStr, "ps"),
4439                                 OpNode, v8f32x_info>,
4440                                EVEX_V256, EVEX_CD8<32, CD8VF>;
4441     defm PDZ128 : avx512_fp14_p<opc, !strconcat(OpcodeStr, "pd"),
4442                                 OpNode, v2f64x_info>,
4443                                EVEX_V128, VEX_W, EVEX_CD8<64, CD8VF>;
4444     defm PDZ256 : avx512_fp14_p<opc, !strconcat(OpcodeStr, "pd"),
4445                                 OpNode, v4f64x_info>,
4446                                EVEX_V256, VEX_W, EVEX_CD8<64, CD8VF>;
4447   }
4448 }
4449
4450 defm VRSQRT14 : avx512_fp14_p_vl_all<0x4E, "vrsqrt14", X86frsqrt>;
4451 defm VRCP14 : avx512_fp14_p_vl_all<0x4C, "vrcp14", X86frcp>;
4452
4453 def : Pat <(v16f32 (int_x86_avx512_rsqrt14_ps_512 (v16f32 VR512:$src),
4454               (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1))),
4455            (VRSQRT14PSZr VR512:$src)>;
4456 def : Pat <(v8f64 (int_x86_avx512_rsqrt14_pd_512 (v8f64 VR512:$src),
4457               (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1))),
4458            (VRSQRT14PDZr VR512:$src)>;
4459
4460 def : Pat <(v16f32 (int_x86_avx512_rcp14_ps_512 (v16f32 VR512:$src),
4461               (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1))),
4462            (VRCP14PSZr VR512:$src)>;
4463 def : Pat <(v8f64 (int_x86_avx512_rcp14_pd_512 (v8f64 VR512:$src),
4464               (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1))),
4465            (VRCP14PDZr VR512:$src)>;
4466
4467 /// avx512_fp28_s rcp28ss, rcp28sd, rsqrt28ss, rsqrt28sd
4468 multiclass avx512_fp28_s<bits<8> opc, string OpcodeStr,X86VectorVTInfo _,
4469                          SDNode OpNode> {
4470
4471   defm r : AVX512_maskable_scalar<opc, MRMSrcReg, _, (outs _.RC:$dst),
4472                            (ins _.RC:$src1, _.RC:$src2), OpcodeStr,
4473                            "$src2, $src1", "$src1, $src2",
4474                            (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2),
4475                            (i32 FROUND_CURRENT))>;
4476
4477   defm rb : AVX512_maskable_scalar<opc, MRMSrcReg, _, (outs _.RC:$dst),
4478                             (ins _.RC:$src1, _.RC:$src2), OpcodeStr,
4479                             "$src2, $src1", "$src1, $src2",
4480                             (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2),
4481                             (i32 FROUND_NO_EXC)), "{sae}">, EVEX_B;
4482
4483   defm m : AVX512_maskable_scalar<opc, MRMSrcMem, _, (outs _.RC:$dst),
4484                          (ins _.RC:$src1, _.MemOp:$src2), OpcodeStr,
4485                          "$src2, $src1", "$src1, $src2",
4486                          (OpNode (_.VT _.RC:$src1),
4487                           (_.VT (scalar_to_vector (_.ScalarLdFrag addr:$src2))),
4488                          (i32 FROUND_CURRENT))>;
4489 }
4490
4491 multiclass avx512_eri_s<bits<8> opc, string OpcodeStr, SDNode OpNode> {
4492   defm SS : avx512_fp28_s<opc, OpcodeStr#"ss", f32x_info, OpNode>,
4493               EVEX_CD8<32, CD8VT1>;
4494   defm SD : avx512_fp28_s<opc, OpcodeStr#"sd", f64x_info, OpNode>,
4495               EVEX_CD8<64, CD8VT1>, VEX_W;
4496 }
4497
4498 let hasSideEffects = 0, Predicates = [HasERI] in {
4499   defm VRCP28   : avx512_eri_s<0xCB, "vrcp28",   X86rcp28s>,   T8PD, EVEX_4V;
4500   defm VRSQRT28 : avx512_eri_s<0xCD, "vrsqrt28", X86rsqrt28s>, T8PD, EVEX_4V;
4501 }
4502 /// avx512_fp28_p rcp28ps, rcp28pd, rsqrt28ps, rsqrt28pd
4503
4504 multiclass avx512_fp28_p<bits<8> opc, string OpcodeStr, X86VectorVTInfo _,
4505                          SDNode OpNode> {
4506
4507   defm r : AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
4508                          (ins _.RC:$src), OpcodeStr, "$src", "$src",
4509                          (OpNode (_.VT _.RC:$src), (i32 FROUND_CURRENT))>;
4510
4511   defm rb : AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
4512                         (ins _.RC:$src), OpcodeStr,
4513                         "$src", "$src",
4514                         (OpNode (_.VT _.RC:$src), (i32 FROUND_NO_EXC)),
4515                         "{sae}">, EVEX_B;
4516
4517   defm m : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
4518                          (ins _.MemOp:$src), OpcodeStr, "$src", "$src",
4519                          (OpNode (_.FloatVT
4520                              (bitconvert (_.LdFrag addr:$src))),
4521                           (i32 FROUND_CURRENT))>;
4522
4523   defm mb : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
4524                          (ins _.MemOp:$src), OpcodeStr, "$src", "$src",
4525                          (OpNode (_.FloatVT
4526                                   (X86VBroadcast (_.ScalarLdFrag addr:$src))),
4527                                  (i32 FROUND_CURRENT))>, EVEX_B;
4528 }
4529
4530 multiclass  avx512_eri<bits<8> opc, string OpcodeStr, SDNode OpNode> {
4531    defm PS : avx512_fp28_p<opc, OpcodeStr#"ps", v16f32_info, OpNode>,
4532                      EVEX_CD8<32, CD8VF>;
4533    defm PD : avx512_fp28_p<opc, OpcodeStr#"pd", v8f64_info, OpNode>,
4534                      VEX_W, EVEX_CD8<32, CD8VF>;
4535 }
4536
4537 let Predicates = [HasERI], hasSideEffects = 0 in {
4538
4539  defm VRSQRT28 : avx512_eri<0xCC, "vrsqrt28", X86rsqrt28>, EVEX, EVEX_V512, T8PD;
4540  defm VRCP28   : avx512_eri<0xCA, "vrcp28",   X86rcp28>,   EVEX, EVEX_V512, T8PD;
4541  defm VEXP2    : avx512_eri<0xC8, "vexp2",    X86exp2>,    EVEX, EVEX_V512, T8PD;
4542 }
4543
4544 multiclass avx512_sqrt_packed<bits<8> opc, string OpcodeStr,
4545                               SDNode OpNode, X86VectorVTInfo _>{
4546   defm r: AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
4547                          (ins _.RC:$src), OpcodeStr, "$src", "$src",
4548                          (_.FloatVT (OpNode _.RC:$src))>, EVEX;
4549   let mayLoad = 1 in {
4550     defm m: AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
4551                            (ins _.MemOp:$src), OpcodeStr, "$src", "$src",
4552                            (OpNode (_.FloatVT
4553                              (bitconvert (_.LdFrag addr:$src))))>, EVEX;
4554
4555     defm mb: AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
4556                             (ins _.ScalarMemOp:$src), OpcodeStr,
4557                             "${src}"##_.BroadcastStr, "${src}"##_.BroadcastStr,
4558                             (OpNode (_.FloatVT
4559                               (X86VBroadcast (_.ScalarLdFrag addr:$src))))>,
4560                             EVEX, EVEX_B;
4561   }
4562 }
4563
4564 multiclass avx512_sqrt_scalar<bits<8> opc, string OpcodeStr,
4565                           Intrinsic F32Int, Intrinsic F64Int,
4566                           OpndItins itins_s, OpndItins itins_d> {
4567   def SSZr : SI<opc, MRMSrcReg, (outs FR32X:$dst),
4568                (ins FR32X:$src1, FR32X:$src2),
4569                !strconcat(OpcodeStr,
4570                           "ss\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4571                       [], itins_s.rr>, XS, EVEX_4V;
4572   let isCodeGenOnly = 1 in
4573   def SSZr_Int : SIi8<opc, MRMSrcReg, (outs VR128X:$dst),
4574                (ins VR128X:$src1, VR128X:$src2),
4575                !strconcat(OpcodeStr,
4576                 "ss\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4577                [(set VR128X:$dst,
4578                  (F32Int VR128X:$src1, VR128X:$src2))],
4579                itins_s.rr>, XS, EVEX_4V;
4580   let mayLoad = 1 in {
4581   def SSZm : SI<opc, MRMSrcMem, (outs FR32X:$dst),
4582                (ins FR32X:$src1, f32mem:$src2),
4583                !strconcat(OpcodeStr,
4584                           "ss\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4585                       [], itins_s.rm>, XS, EVEX_4V, EVEX_CD8<32, CD8VT1>;
4586   let isCodeGenOnly = 1 in
4587   def SSZm_Int : SIi8<opc, MRMSrcMem, (outs VR128X:$dst),
4588                    (ins VR128X:$src1, ssmem:$src2),
4589                    !strconcat(OpcodeStr,
4590                  "ss\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4591                    [(set VR128X:$dst,
4592                      (F32Int VR128X:$src1, sse_load_f32:$src2))],
4593                    itins_s.rm>, XS, EVEX_4V, EVEX_CD8<32, CD8VT1>;
4594   }
4595   def SDZr : SI<opc, MRMSrcReg, (outs FR64X:$dst),
4596                (ins FR64X:$src1, FR64X:$src2),
4597                !strconcat(OpcodeStr,
4598                           "sd\t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>,
4599                       XD, EVEX_4V, VEX_W;
4600   let isCodeGenOnly = 1 in
4601   def SDZr_Int : SIi8<opc, MRMSrcReg, (outs VR128X:$dst),
4602                (ins VR128X:$src1, VR128X:$src2),
4603                !strconcat(OpcodeStr,
4604                 "sd\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4605                [(set VR128X:$dst,
4606                  (F64Int VR128X:$src1, VR128X:$src2))],
4607                itins_s.rr>, XD, EVEX_4V, VEX_W;
4608   let mayLoad = 1 in {
4609   def SDZm : SI<opc, MRMSrcMem, (outs FR64X:$dst),
4610                (ins FR64X:$src1, f64mem:$src2),
4611                !strconcat(OpcodeStr,
4612                   "sd\t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>,
4613                XD, EVEX_4V, VEX_W, EVEX_CD8<64, CD8VT1>;
4614   let isCodeGenOnly = 1 in
4615   def SDZm_Int : SIi8<opc, MRMSrcMem, (outs VR128X:$dst),
4616                   (ins VR128X:$src1, sdmem:$src2),
4617                    !strconcat(OpcodeStr,
4618                   "sd\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4619                   [(set VR128X:$dst,
4620                     (F64Int VR128X:$src1, sse_load_f64:$src2))]>,
4621                   XD, EVEX_4V, VEX_W, EVEX_CD8<64, CD8VT1>;
4622   }
4623 }
4624
4625 multiclass avx512_sqrt_packed_all<bits<8> opc, string OpcodeStr,
4626                                   SDNode OpNode> {
4627   defm PSZ : avx512_sqrt_packed<opc, !strconcat(OpcodeStr, "ps"), OpNode,
4628                                 v16f32_info>,
4629                                 EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
4630   defm PDZ : avx512_sqrt_packed<opc, !strconcat(OpcodeStr, "pd"), OpNode,
4631                                 v8f64_info>,
4632                                 EVEX_V512, VEX_W, PD, EVEX_CD8<64, CD8VF>;
4633   // Define only if AVX512VL feature is present.
4634   let Predicates = [HasVLX] in {
4635     defm PSZ128 : avx512_sqrt_packed<opc, !strconcat(OpcodeStr, "ps"),
4636                                      OpNode, v4f32x_info>,
4637                                      EVEX_V128, PS, EVEX_CD8<32, CD8VF>;
4638     defm PSZ256 : avx512_sqrt_packed<opc, !strconcat(OpcodeStr, "ps"),
4639                                      OpNode, v8f32x_info>,
4640                                      EVEX_V256, PS, EVEX_CD8<32, CD8VF>;
4641     defm PDZ128 : avx512_sqrt_packed<opc, !strconcat(OpcodeStr, "pd"),
4642                                      OpNode, v2f64x_info>,
4643                                      EVEX_V128, VEX_W, PD, EVEX_CD8<64, CD8VF>;
4644     defm PDZ256 : avx512_sqrt_packed<opc, !strconcat(OpcodeStr, "pd"),
4645                                      OpNode, v4f64x_info>,
4646                                      EVEX_V256, VEX_W, PD, EVEX_CD8<64, CD8VF>;
4647   }
4648 }
4649
4650 defm VSQRT : avx512_sqrt_packed_all<0x51, "vsqrt", fsqrt>;
4651
4652 defm VSQRT  : avx512_sqrt_scalar<0x51, "sqrt",
4653                 int_x86_avx512_sqrt_ss, int_x86_avx512_sqrt_sd,
4654                 SSE_SQRTSS, SSE_SQRTSD>;
4655
4656 let Predicates = [HasAVX512] in {
4657   def : Pat<(v16f32 (int_x86_avx512_sqrt_ps_512 (v16f32 VR512:$src1),
4658                     (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1), FROUND_CURRENT)),
4659                    (VSQRTPSZr VR512:$src1)>;
4660   def : Pat<(v8f64 (int_x86_avx512_sqrt_pd_512 (v8f64 VR512:$src1),
4661                     (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1), FROUND_CURRENT)),
4662                    (VSQRTPDZr VR512:$src1)>;
4663
4664   def : Pat<(f32 (fsqrt FR32X:$src)),
4665             (VSQRTSSZr (f32 (IMPLICIT_DEF)), FR32X:$src)>;
4666   def : Pat<(f32 (fsqrt (load addr:$src))),
4667             (VSQRTSSZm (f32 (IMPLICIT_DEF)), addr:$src)>,
4668             Requires<[OptForSize]>;
4669   def : Pat<(f64 (fsqrt FR64X:$src)),
4670             (VSQRTSDZr (f64 (IMPLICIT_DEF)), FR64X:$src)>;
4671   def : Pat<(f64 (fsqrt (load addr:$src))),
4672             (VSQRTSDZm (f64 (IMPLICIT_DEF)), addr:$src)>,
4673             Requires<[OptForSize]>;
4674
4675   def : Pat<(f32 (X86frsqrt FR32X:$src)),
4676             (VRSQRT14SSrr (f32 (IMPLICIT_DEF)), FR32X:$src)>;
4677   def : Pat<(f32 (X86frsqrt (load addr:$src))),
4678             (VRSQRT14SSrm (f32 (IMPLICIT_DEF)), addr:$src)>,
4679             Requires<[OptForSize]>;
4680
4681   def : Pat<(f32 (X86frcp FR32X:$src)),
4682             (VRCP14SSrr (f32 (IMPLICIT_DEF)), FR32X:$src)>;
4683   def : Pat<(f32 (X86frcp (load addr:$src))),
4684             (VRCP14SSrm (f32 (IMPLICIT_DEF)), addr:$src)>,
4685             Requires<[OptForSize]>;
4686
4687   def : Pat<(int_x86_sse_sqrt_ss VR128X:$src),
4688             (COPY_TO_REGCLASS (VSQRTSSZr (f32 (IMPLICIT_DEF)),
4689                                         (COPY_TO_REGCLASS VR128X:$src, FR32)),
4690                               VR128X)>;
4691   def : Pat<(int_x86_sse_sqrt_ss sse_load_f32:$src),
4692             (VSQRTSSZm_Int (v4f32 (IMPLICIT_DEF)), sse_load_f32:$src)>;
4693
4694   def : Pat<(int_x86_sse2_sqrt_sd VR128X:$src),
4695             (COPY_TO_REGCLASS (VSQRTSDZr (f64 (IMPLICIT_DEF)),
4696                                         (COPY_TO_REGCLASS VR128X:$src, FR64)),
4697                               VR128X)>;
4698   def : Pat<(int_x86_sse2_sqrt_sd sse_load_f64:$src),
4699             (VSQRTSDZm_Int (v2f64 (IMPLICIT_DEF)), sse_load_f64:$src)>;
4700 }
4701
4702
4703 multiclass avx512_rndscale<bits<8> opc, string OpcodeStr,
4704                             X86MemOperand x86memop, RegisterClass RC,
4705                             PatFrag mem_frag, Domain d> {
4706 let ExeDomain = d in {
4707   // Intrinsic operation, reg.
4708   // Vector intrinsic operation, reg
4709   def r : AVX512AIi8<opc, MRMSrcReg,
4710                     (outs RC:$dst), (ins RC:$src1, i32u8imm:$src2),
4711                     !strconcat(OpcodeStr,
4712                     "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4713                     []>, EVEX;
4714
4715   // Vector intrinsic operation, mem
4716   def m : AVX512AIi8<opc, MRMSrcMem,
4717                     (outs RC:$dst), (ins x86memop:$src1, i32u8imm:$src2),
4718                     !strconcat(OpcodeStr,
4719                     "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4720                     []>, EVEX;
4721 } // ExeDomain
4722 }
4723
4724 defm VRNDSCALEPSZ : avx512_rndscale<0x08, "vrndscaleps", f512mem, VR512,
4725                                 loadv16f32, SSEPackedSingle>, EVEX_V512,
4726                                 EVEX_CD8<32, CD8VF>;
4727
4728 def : Pat<(v16f32 (int_x86_avx512_mask_rndscale_ps_512 (v16f32 VR512:$src1),
4729                    imm:$src2, (v16f32 VR512:$src1), (i16 -1),
4730                    FROUND_CURRENT)),
4731                    (VRNDSCALEPSZr VR512:$src1, imm:$src2)>;
4732
4733
4734 defm VRNDSCALEPDZ : avx512_rndscale<0x09, "vrndscalepd", f512mem, VR512,
4735                                 loadv8f64, SSEPackedDouble>, EVEX_V512,
4736                                 VEX_W, EVEX_CD8<64, CD8VF>;
4737
4738 def : Pat<(v8f64 (int_x86_avx512_mask_rndscale_pd_512 (v8f64 VR512:$src1),
4739                   imm:$src2, (v8f64 VR512:$src1), (i8 -1),
4740                   FROUND_CURRENT)),
4741                    (VRNDSCALEPDZr VR512:$src1, imm:$src2)>;
4742
4743 multiclass
4744 avx512_rndscale_scalar<bits<8> opc, string OpcodeStr, X86VectorVTInfo _> {
4745
4746   let ExeDomain = _.ExeDomain in {
4747   defm r : AVX512_maskable_scalar<opc, MRMSrcReg, _, (outs _.RC:$dst),
4748                            (ins _.RC:$src1, _.RC:$src2, i32u8imm:$src3), OpcodeStr,
4749                            "$src3, $src2, $src1", "$src1, $src2, $src3",
4750                            (_.VT (X86RndScale (_.VT _.RC:$src1), (_.VT _.RC:$src2),
4751                             (i32 imm:$src3), (i32 FROUND_CURRENT)))>;
4752
4753   defm rb : AVX512_maskable_scalar<opc, MRMSrcReg, _, (outs _.RC:$dst),
4754                          (ins _.RC:$src1, _.RC:$src2, i32u8imm:$src3), OpcodeStr,
4755                          "$src3, $src2, $src1", "$src1, $src2, $src3",
4756                          (_.VT (X86RndScale (_.VT _.RC:$src1), (_.VT _.RC:$src2),
4757                          (i32 imm:$src3), (i32 FROUND_NO_EXC))), "{sae}">, EVEX_B;
4758
4759   let mayLoad = 1 in
4760   defm m : AVX512_maskable_scalar<opc, MRMSrcMem, _, (outs _.RC:$dst),
4761                          (ins _.RC:$src1, _.MemOp:$src2, i32u8imm:$src3), OpcodeStr,
4762                          "$src3, $src2, $src1", "$src1, $src2, $src3",
4763                          (_.VT (X86RndScale (_.VT _.RC:$src1),
4764                           (_.VT (scalar_to_vector (_.ScalarLdFrag addr:$src2))),
4765                           (i32 imm:$src3), (i32 FROUND_CURRENT)))>;
4766   }
4767   let Predicates = [HasAVX512] in {
4768   def : Pat<(ffloor _.FRC:$src), (COPY_TO_REGCLASS
4769              (_.VT (!cast<Instruction>(NAME##r) (_.VT (IMPLICIT_DEF)),
4770              (_.VT (COPY_TO_REGCLASS _.FRC:$src, _.RC)), (i32 0x1))), _.FRC)>;
4771   def : Pat<(fceil _.FRC:$src), (COPY_TO_REGCLASS
4772              (_.VT (!cast<Instruction>(NAME##r) (_.VT (IMPLICIT_DEF)),
4773              (_.VT (COPY_TO_REGCLASS _.FRC:$src, _.RC)), (i32 0x2))), _.FRC)>;
4774   def : Pat<(ftrunc _.FRC:$src), (COPY_TO_REGCLASS
4775              (_.VT (!cast<Instruction>(NAME##r) (_.VT (IMPLICIT_DEF)),
4776              (_.VT (COPY_TO_REGCLASS _.FRC:$src, _.RC)), (i32 0x3))), _.FRC)>;
4777   def : Pat<(frint _.FRC:$src), (COPY_TO_REGCLASS
4778              (_.VT (!cast<Instruction>(NAME##r) (_.VT (IMPLICIT_DEF)),
4779              (_.VT (COPY_TO_REGCLASS _.FRC:$src, _.RC)), (i32 0x4))), _.FRC)>;
4780   def : Pat<(fnearbyint _.FRC:$src), (COPY_TO_REGCLASS
4781              (_.VT (!cast<Instruction>(NAME##r) (_.VT (IMPLICIT_DEF)),
4782              (_.VT (COPY_TO_REGCLASS _.FRC:$src, _.RC)), (i32 0xc))), _.FRC)>;
4783
4784   def : Pat<(ffloor (_.ScalarLdFrag addr:$src)), (COPY_TO_REGCLASS
4785              (_.VT (!cast<Instruction>(NAME##m) (_.VT (IMPLICIT_DEF)),
4786              addr:$src, (i32 0x1))), _.FRC)>;
4787   def : Pat<(fceil (_.ScalarLdFrag addr:$src)), (COPY_TO_REGCLASS
4788              (_.VT (!cast<Instruction>(NAME##m) (_.VT (IMPLICIT_DEF)),
4789              addr:$src, (i32 0x2))), _.FRC)>;
4790   def : Pat<(ftrunc (_.ScalarLdFrag addr:$src)), (COPY_TO_REGCLASS
4791              (_.VT (!cast<Instruction>(NAME##m) (_.VT (IMPLICIT_DEF)),
4792              addr:$src, (i32 0x3))), _.FRC)>;
4793   def : Pat<(frint (_.ScalarLdFrag addr:$src)), (COPY_TO_REGCLASS
4794              (_.VT (!cast<Instruction>(NAME##m) (_.VT (IMPLICIT_DEF)),
4795              addr:$src, (i32 0x4))), _.FRC)>;
4796   def : Pat<(fnearbyint (_.ScalarLdFrag addr:$src)), (COPY_TO_REGCLASS
4797              (_.VT (!cast<Instruction>(NAME##m) (_.VT (IMPLICIT_DEF)),
4798              addr:$src, (i32 0xc))), _.FRC)>;
4799   }
4800 }
4801
4802 defm VRNDSCALESS : avx512_rndscale_scalar<0x0A, "vrndscaless", f32x_info>,
4803                                 AVX512AIi8Base, EVEX_4V, EVEX_CD8<32, CD8VT1>;
4804
4805 defm VRNDSCALESD : avx512_rndscale_scalar<0x0B, "vrndscalesd", f64x_info>, VEX_W,
4806                                 AVX512AIi8Base, EVEX_4V, EVEX_CD8<64, CD8VT1>;
4807
4808 let Predicates = [HasAVX512] in {
4809 def : Pat<(v16f32 (ffloor VR512:$src)),
4810           (VRNDSCALEPSZr VR512:$src, (i32 0x1))>;
4811 def : Pat<(v16f32 (fnearbyint VR512:$src)),
4812           (VRNDSCALEPSZr VR512:$src, (i32 0xC))>;
4813 def : Pat<(v16f32 (fceil VR512:$src)),
4814           (VRNDSCALEPSZr VR512:$src, (i32 0x2))>;
4815 def : Pat<(v16f32 (frint VR512:$src)),
4816           (VRNDSCALEPSZr VR512:$src, (i32 0x4))>;
4817 def : Pat<(v16f32 (ftrunc VR512:$src)),
4818           (VRNDSCALEPSZr VR512:$src, (i32 0x3))>;
4819
4820 def : Pat<(v8f64 (ffloor VR512:$src)),
4821           (VRNDSCALEPDZr VR512:$src, (i32 0x1))>;
4822 def : Pat<(v8f64 (fnearbyint VR512:$src)),
4823           (VRNDSCALEPDZr VR512:$src, (i32 0xC))>;
4824 def : Pat<(v8f64 (fceil VR512:$src)),
4825           (VRNDSCALEPDZr VR512:$src, (i32 0x2))>;
4826 def : Pat<(v8f64 (frint VR512:$src)),
4827           (VRNDSCALEPDZr VR512:$src, (i32 0x4))>;
4828 def : Pat<(v8f64 (ftrunc VR512:$src)),
4829           (VRNDSCALEPDZr VR512:$src, (i32 0x3))>;
4830 }
4831 //-------------------------------------------------
4832 // Integer truncate and extend operations
4833 //-------------------------------------------------
4834
4835 multiclass avx512_trunc_sat<bits<8> opc, string OpcodeStr,
4836                           RegisterClass dstRC, RegisterClass srcRC,
4837                           RegisterClass KRC, X86MemOperand x86memop> {
4838   def rr : AVX512XS8I<opc, MRMDestReg, (outs dstRC:$dst),
4839                (ins srcRC:$src),
4840                !strconcat(OpcodeStr,"\t{$src, $dst|$dst, $src}"),
4841                []>, EVEX;
4842
4843   def rrk : AVX512XS8I<opc, MRMDestReg, (outs dstRC:$dst),
4844                (ins KRC:$mask, srcRC:$src),
4845                !strconcat(OpcodeStr,
4846                  "\t{$src, ${dst} {${mask}}|${dst} {${mask}}, $src}"),
4847                []>, EVEX, EVEX_K;
4848
4849   def rrkz : AVX512XS8I<opc, MRMDestReg, (outs dstRC:$dst),
4850                (ins KRC:$mask, srcRC:$src),
4851                !strconcat(OpcodeStr,
4852                  "\t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
4853                []>, EVEX, EVEX_KZ;
4854
4855   def mr : AVX512XS8I<opc, MRMDestMem, (outs), (ins x86memop:$dst, srcRC:$src),
4856                !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
4857                []>, EVEX;
4858
4859   def mrk : AVX512XS8I<opc, MRMDestMem, (outs),
4860                (ins x86memop:$dst, KRC:$mask, srcRC:$src),
4861                !strconcat(OpcodeStr, "\t{$src, $dst {${mask}}|${dst} {${mask}}, $src}"),
4862                []>, EVEX, EVEX_K;
4863
4864 }
4865 defm VPMOVQB    : avx512_trunc_sat<0x32, "vpmovqb",   VR128X, VR512, VK8WM,
4866                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VO>;
4867 defm VPMOVSQB   : avx512_trunc_sat<0x22, "vpmovsqb",  VR128X, VR512, VK8WM,
4868                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VO>;
4869 defm VPMOVUSQB  : avx512_trunc_sat<0x12, "vpmovusqb", VR128X, VR512, VK8WM,
4870                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VO>;
4871 defm VPMOVQW    : avx512_trunc_sat<0x34, "vpmovqw",   VR128X, VR512, VK8WM,
4872                                  i128mem>, EVEX_V512, EVEX_CD8<16, CD8VQ>;
4873 defm VPMOVSQW   : avx512_trunc_sat<0x24, "vpmovsqw",  VR128X, VR512, VK8WM,
4874                                  i128mem>, EVEX_V512, EVEX_CD8<16, CD8VQ>;
4875 defm VPMOVUSQW  : avx512_trunc_sat<0x14, "vpmovusqw", VR128X, VR512, VK8WM,
4876                                  i128mem>, EVEX_V512, EVEX_CD8<16, CD8VQ>;
4877 defm VPMOVQD    : avx512_trunc_sat<0x35, "vpmovqd",   VR256X, VR512, VK8WM,
4878                                  i256mem>, EVEX_V512, EVEX_CD8<32, CD8VH>;
4879 defm VPMOVSQD   : avx512_trunc_sat<0x25, "vpmovsqd",  VR256X, VR512, VK8WM,
4880                                  i256mem>, EVEX_V512, EVEX_CD8<32, CD8VH>;
4881 defm VPMOVUSQD  : avx512_trunc_sat<0x15, "vpmovusqd", VR256X, VR512, VK8WM,
4882                                  i256mem>, EVEX_V512, EVEX_CD8<32, CD8VH>;
4883 defm VPMOVDW    : avx512_trunc_sat<0x33, "vpmovdw",   VR256X, VR512, VK16WM,
4884                                  i256mem>, EVEX_V512, EVEX_CD8<16, CD8VH>;
4885 defm VPMOVSDW   : avx512_trunc_sat<0x23, "vpmovsdw",  VR256X, VR512, VK16WM,
4886                                  i256mem>, EVEX_V512, EVEX_CD8<16, CD8VH>;
4887 defm VPMOVUSDW  : avx512_trunc_sat<0x13, "vpmovusdw", VR256X, VR512, VK16WM,
4888                                  i256mem>, EVEX_V512, EVEX_CD8<16, CD8VH>;
4889 defm VPMOVDB    : avx512_trunc_sat<0x31, "vpmovdb",   VR128X, VR512, VK16WM,
4890                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VQ>;
4891 defm VPMOVSDB   : avx512_trunc_sat<0x21, "vpmovsdb",  VR128X, VR512, VK16WM,
4892                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VQ>;
4893 defm VPMOVUSDB  : avx512_trunc_sat<0x11, "vpmovusdb", VR128X, VR512, VK16WM,
4894                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VQ>;
4895
4896 def : Pat<(v16i8  (X86vtrunc (v8i64  VR512:$src))), (VPMOVQBrr  VR512:$src)>;
4897 def : Pat<(v8i16  (X86vtrunc (v8i64  VR512:$src))), (VPMOVQWrr  VR512:$src)>;
4898 def : Pat<(v16i16 (X86vtrunc (v16i32 VR512:$src))), (VPMOVDWrr  VR512:$src)>;
4899 def : Pat<(v16i8  (X86vtrunc (v16i32 VR512:$src))), (VPMOVDBrr  VR512:$src)>;
4900 def : Pat<(v8i32  (X86vtrunc (v8i64  VR512:$src))), (VPMOVQDrr  VR512:$src)>;
4901
4902 def : Pat<(v16i8  (X86vtruncm VK16WM:$mask, (v16i32 VR512:$src))),
4903                   (VPMOVDBrrkz VK16WM:$mask, VR512:$src)>;
4904 def : Pat<(v16i16 (X86vtruncm VK16WM:$mask, (v16i32 VR512:$src))),
4905                   (VPMOVDWrrkz VK16WM:$mask, VR512:$src)>;
4906 def : Pat<(v8i16  (X86vtruncm VK8WM:$mask,  (v8i64 VR512:$src))),
4907                   (VPMOVQWrrkz  VK8WM:$mask, VR512:$src)>;
4908 def : Pat<(v8i32  (X86vtruncm VK8WM:$mask,  (v8i64 VR512:$src))),
4909                   (VPMOVQDrrkz  VK8WM:$mask, VR512:$src)>;
4910
4911
4912 multiclass avx512_extend<bits<8> opc, string OpcodeStr, RegisterClass KRC,
4913                       RegisterClass DstRC, RegisterClass SrcRC, SDNode OpNode,
4914                       PatFrag mem_frag, X86MemOperand x86memop,
4915                       ValueType OpVT, ValueType InVT> {
4916
4917   def rr : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst),
4918               (ins SrcRC:$src),
4919               !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
4920               [(set DstRC:$dst, (OpVT (OpNode (InVT SrcRC:$src))))]>, EVEX;
4921
4922   def rrk : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst),
4923               (ins KRC:$mask, SrcRC:$src),
4924               !strconcat(OpcodeStr, "\t{$src, $dst {${mask}} |$dst {${mask}}, $src}"),
4925               []>, EVEX, EVEX_K;
4926
4927   def rrkz : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst),
4928               (ins KRC:$mask, SrcRC:$src),
4929               !strconcat(OpcodeStr, "\t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}"),
4930               []>, EVEX, EVEX_KZ;
4931
4932   let mayLoad = 1 in {
4933     def rm : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst),
4934               (ins x86memop:$src),
4935               !strconcat(OpcodeStr,"\t{$src, $dst|$dst, $src}"),
4936               [(set DstRC:$dst,
4937                 (OpVT (OpNode (InVT (bitconvert (mem_frag addr:$src))))))]>,
4938               EVEX;
4939
4940     def rmk : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst),
4941               (ins KRC:$mask, x86memop:$src),
4942               !strconcat(OpcodeStr,"\t{$src, $dst {${mask}} |$dst {${mask}}, $src}"),
4943               []>,
4944               EVEX, EVEX_K;
4945
4946     def rmkz : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst),
4947               (ins KRC:$mask, x86memop:$src),
4948               !strconcat(OpcodeStr,"\t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}"),
4949               []>,
4950               EVEX, EVEX_KZ;
4951   }
4952 }
4953
4954 defm VPMOVZXBDZ: avx512_extend<0x31, "vpmovzxbd", VK16WM, VR512, VR128X, X86vzext,
4955                              loadv2i64, i128mem, v16i32, v16i8>, EVEX_V512,
4956                              EVEX_CD8<8, CD8VQ>;
4957 defm VPMOVZXBQZ: avx512_extend<0x32, "vpmovzxbq", VK8WM, VR512, VR128X, X86vzext,
4958                              loadv2i64, i128mem, v8i64, v16i8>, EVEX_V512,
4959                              EVEX_CD8<8, CD8VO>;
4960 defm VPMOVZXWDZ: avx512_extend<0x33, "vpmovzxwd", VK16WM, VR512, VR256X, X86vzext,
4961                              loadv4i64, i256mem, v16i32, v16i16>, EVEX_V512,
4962                              EVEX_CD8<16, CD8VH>;
4963 defm VPMOVZXWQZ: avx512_extend<0x34, "vpmovzxwq", VK8WM, VR512, VR128X, X86vzext,
4964                              loadv2i64, i128mem, v8i64, v8i16>, EVEX_V512,
4965                              EVEX_CD8<16, CD8VQ>;
4966 defm VPMOVZXDQZ: avx512_extend<0x35, "vpmovzxdq", VK8WM, VR512, VR256X, X86vzext,
4967                              loadv4i64, i256mem, v8i64, v8i32>, EVEX_V512,
4968                              EVEX_CD8<32, CD8VH>;
4969
4970 defm VPMOVSXBDZ: avx512_extend<0x21, "vpmovsxbd", VK16WM, VR512, VR128X, X86vsext,
4971                              loadv2i64, i128mem, v16i32, v16i8>, EVEX_V512,
4972                              EVEX_CD8<8, CD8VQ>;
4973 defm VPMOVSXBQZ: avx512_extend<0x22, "vpmovsxbq", VK8WM, VR512, VR128X, X86vsext,
4974                              loadv2i64, i128mem, v8i64, v16i8>, EVEX_V512,
4975                              EVEX_CD8<8, CD8VO>;
4976 defm VPMOVSXWDZ: avx512_extend<0x23, "vpmovsxwd", VK16WM, VR512, VR256X, X86vsext,
4977                              loadv4i64, i256mem, v16i32, v16i16>, EVEX_V512,
4978                              EVEX_CD8<16, CD8VH>;
4979 defm VPMOVSXWQZ: avx512_extend<0x24, "vpmovsxwq", VK8WM, VR512, VR128X, X86vsext,
4980                              loadv2i64, i128mem, v8i64, v8i16>, EVEX_V512,
4981                              EVEX_CD8<16, CD8VQ>;
4982 defm VPMOVSXDQZ: avx512_extend<0x25, "vpmovsxdq", VK8WM, VR512, VR256X, X86vsext,
4983                              loadv4i64, i256mem, v8i64, v8i32>, EVEX_V512,
4984                              EVEX_CD8<32, CD8VH>;
4985
4986 //===----------------------------------------------------------------------===//
4987 // GATHER - SCATTER Operations
4988
4989 multiclass avx512_gather<bits<8> opc, string OpcodeStr, X86VectorVTInfo _,
4990                          X86MemOperand memop, PatFrag GatherNode> {
4991 let mayLoad = 1, hasTwoExplicitDefs = 1,
4992   Constraints = "@earlyclobber $dst, $src1 = $dst, $mask = $mask_wb" in
4993   def rm  : AVX5128I<opc, MRMSrcMem, (outs _.RC:$dst, _.KRCWM:$mask_wb),
4994             (ins _.RC:$src1, _.KRCWM:$mask, memop:$src2),
4995             !strconcat(OpcodeStr,
4996             "\t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"),
4997             [(set _.RC:$dst, _.KRCWM:$mask_wb,
4998               (_.VT (GatherNode  (_.VT _.RC:$src1), _.KRCWM:$mask,
4999                      vectoraddr:$src2)))]>, EVEX, EVEX_K,
5000              EVEX_CD8<_.EltSize, CD8VT1>;
5001 }
5002
5003 let ExeDomain = SSEPackedDouble in {
5004 defm VGATHERDPDZ : avx512_gather<0x92, "vgatherdpd", v8f64_info, vy64xmem,
5005                                  mgatherv8i32>, EVEX_V512, VEX_W;
5006 defm VGATHERQPDZ : avx512_gather<0x93, "vgatherqpd", v8f64_info, vz64mem,
5007                                  mgatherv8i64>, EVEX_V512, VEX_W;
5008 }
5009
5010 let ExeDomain = SSEPackedSingle in {
5011 defm VGATHERDPSZ : avx512_gather<0x92, "vgatherdps", v16f32_info, vz32mem,
5012                                  mgatherv16i32>, EVEX_V512;
5013 defm VGATHERQPSZ : avx512_gather<0x93, "vgatherqps", v8f32x_info, vz64mem,
5014                                  mgatherv8i64>,  EVEX_V512;
5015 }
5016
5017 defm VPGATHERDQZ : avx512_gather<0x90, "vpgatherdq", v8i64_info,  vy64xmem,
5018                                  mgatherv8i32>, EVEX_V512, VEX_W;
5019 defm VPGATHERDDZ : avx512_gather<0x90, "vpgatherdd", v16i32_info, vz32mem,
5020                                  mgatherv16i32>, EVEX_V512;
5021
5022 defm VPGATHERQQZ : avx512_gather<0x91, "vpgatherqq", v8i64_info,  vz64mem,
5023                                  mgatherv8i64>, EVEX_V512, VEX_W;
5024 defm VPGATHERQDZ : avx512_gather<0x91, "vpgatherqd", v8i32x_info,  vz64mem,
5025                                  mgatherv8i64>, EVEX_V512;
5026
5027 multiclass avx512_scatter<bits<8> opc, string OpcodeStr, X86VectorVTInfo _,
5028                           X86MemOperand memop, PatFrag ScatterNode> {
5029
5030 let mayStore = 1, Constraints = "$mask = $mask_wb" in
5031
5032   def mr  : AVX5128I<opc, MRMDestMem, (outs _.KRCWM:$mask_wb),
5033             (ins memop:$dst, _.KRCWM:$mask, _.RC:$src),
5034             !strconcat(OpcodeStr,
5035             "\t{$src, ${dst} {${mask}}|${dst} {${mask}}, $src}"),
5036             [(set _.KRCWM:$mask_wb, (ScatterNode (_.VT _.RC:$src),
5037                                      _.KRCWM:$mask,  vectoraddr:$dst))]>,
5038             EVEX, EVEX_K, EVEX_CD8<_.EltSize, CD8VT1>;
5039 }
5040
5041 let ExeDomain = SSEPackedDouble in {
5042 defm VSCATTERDPDZ : avx512_scatter<0xA2, "vscatterdpd", v8f64_info, vy64xmem,
5043                                    mscatterv8i32>, EVEX_V512, VEX_W;
5044 defm VSCATTERQPDZ : avx512_scatter<0xA3, "vscatterqpd", v8f64_info, vz64mem,
5045                                    mscatterv8i64>, EVEX_V512, VEX_W;
5046 }
5047
5048 let ExeDomain = SSEPackedSingle in {
5049 defm VSCATTERDPSZ : avx512_scatter<0xA2, "vscatterdps", v16f32_info, vz32mem,
5050                                    mscatterv16i32>, EVEX_V512;
5051 defm VSCATTERQPSZ : avx512_scatter<0xA3, "vscatterqps", v8f32x_info, vz64mem,
5052                                    mscatterv8i64>, EVEX_V512;
5053 }
5054
5055 defm VPSCATTERDQZ : avx512_scatter<0xA0, "vpscatterdq", v8i64_info, vy64xmem,
5056                                    mscatterv8i32>, EVEX_V512, VEX_W;
5057 defm VPSCATTERDDZ : avx512_scatter<0xA0, "vpscatterdd", v16i32_info, vz32mem,
5058                                    mscatterv16i32>, EVEX_V512;
5059
5060 defm VPSCATTERQQZ : avx512_scatter<0xA1, "vpscatterqq", v8i64_info, vz64mem,
5061                                    mscatterv8i64>, EVEX_V512, VEX_W;
5062 defm VPSCATTERQDZ : avx512_scatter<0xA1, "vpscatterqd", v8i32x_info, vz64mem,
5063                                    mscatterv8i64>, EVEX_V512;
5064
5065 // prefetch
5066 multiclass avx512_gather_scatter_prefetch<bits<8> opc, Format F, string OpcodeStr,
5067                        RegisterClass KRC, X86MemOperand memop> {
5068   let Predicates = [HasPFI], hasSideEffects = 1 in
5069   def m  : AVX5128I<opc, F, (outs), (ins KRC:$mask, memop:$src),
5070             !strconcat(OpcodeStr, "\t{$src {${mask}}|{${mask}}, $src}"),
5071             []>, EVEX, EVEX_K;
5072 }
5073
5074 defm VGATHERPF0DPS: avx512_gather_scatter_prefetch<0xC6, MRM1m, "vgatherpf0dps",
5075                      VK16WM, vz32mem>, EVEX_V512, EVEX_CD8<32, CD8VT1>;
5076
5077 defm VGATHERPF0QPS: avx512_gather_scatter_prefetch<0xC7, MRM1m, "vgatherpf0qps",
5078                      VK8WM, vz64mem>, EVEX_V512, EVEX_CD8<64, CD8VT1>;
5079
5080 defm VGATHERPF0DPD: avx512_gather_scatter_prefetch<0xC6, MRM1m, "vgatherpf0dpd",
5081                      VK8WM, vy32mem>, EVEX_V512, VEX_W, EVEX_CD8<32, CD8VT1>;
5082
5083 defm VGATHERPF0QPD: avx512_gather_scatter_prefetch<0xC7, MRM1m, "vgatherpf0qpd",
5084                      VK8WM, vz64mem>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
5085
5086 defm VGATHERPF1DPS: avx512_gather_scatter_prefetch<0xC6, MRM2m, "vgatherpf1dps",
5087                      VK16WM, vz32mem>, EVEX_V512, EVEX_CD8<32, CD8VT1>;
5088
5089 defm VGATHERPF1QPS: avx512_gather_scatter_prefetch<0xC7, MRM2m, "vgatherpf1qps",
5090                      VK8WM, vz64mem>, EVEX_V512, EVEX_CD8<64, CD8VT1>;
5091
5092 defm VGATHERPF1DPD: avx512_gather_scatter_prefetch<0xC6, MRM2m, "vgatherpf1dpd",
5093                      VK8WM, vy32mem>, EVEX_V512, VEX_W, EVEX_CD8<32, CD8VT1>;
5094
5095 defm VGATHERPF1QPD: avx512_gather_scatter_prefetch<0xC7, MRM2m, "vgatherpf1qpd",
5096                      VK8WM, vz64mem>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
5097
5098 defm VSCATTERPF0DPS: avx512_gather_scatter_prefetch<0xC6, MRM5m, "vscatterpf0dps",
5099                      VK16WM, vz32mem>, EVEX_V512, EVEX_CD8<32, CD8VT1>;
5100
5101 defm VSCATTERPF0QPS: avx512_gather_scatter_prefetch<0xC7, MRM5m, "vscatterpf0qps",
5102                      VK8WM, vz64mem>, EVEX_V512, EVEX_CD8<64, CD8VT1>;
5103
5104 defm VSCATTERPF0DPD: avx512_gather_scatter_prefetch<0xC6, MRM5m, "vscatterpf0dpd",
5105                      VK8WM, vy32mem>, EVEX_V512, VEX_W, EVEX_CD8<32, CD8VT1>;
5106
5107 defm VSCATTERPF0QPD: avx512_gather_scatter_prefetch<0xC7, MRM5m, "vscatterpf0qpd",
5108                      VK8WM, vz64mem>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
5109
5110 defm VSCATTERPF1DPS: avx512_gather_scatter_prefetch<0xC6, MRM6m, "vscatterpf1dps",
5111                      VK16WM, vz32mem>, EVEX_V512, EVEX_CD8<32, CD8VT1>;
5112
5113 defm VSCATTERPF1QPS: avx512_gather_scatter_prefetch<0xC7, MRM6m, "vscatterpf1qps",
5114                      VK8WM, vz64mem>, EVEX_V512, EVEX_CD8<64, CD8VT1>;
5115
5116 defm VSCATTERPF1DPD: avx512_gather_scatter_prefetch<0xC6, MRM6m, "vscatterpf1dpd",
5117                      VK8WM, vy32mem>, EVEX_V512, VEX_W, EVEX_CD8<32, CD8VT1>;
5118
5119 defm VSCATTERPF1QPD: avx512_gather_scatter_prefetch<0xC7, MRM6m, "vscatterpf1qpd",
5120                      VK8WM, vz64mem>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
5121 //===----------------------------------------------------------------------===//
5122 // VSHUFPS - VSHUFPD Operations
5123
5124 multiclass avx512_shufp<RegisterClass RC, X86MemOperand x86memop,
5125                       ValueType vt, string OpcodeStr, PatFrag mem_frag,
5126                       Domain d> {
5127   def rmi : AVX512PIi8<0xC6, MRMSrcMem, (outs RC:$dst),
5128                    (ins RC:$src1, x86memop:$src2, u8imm:$src3),
5129                    !strconcat(OpcodeStr,
5130                    "\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
5131                    [(set RC:$dst, (vt (X86Shufp RC:$src1, (mem_frag addr:$src2),
5132                                        (i8 imm:$src3))))], d, IIC_SSE_SHUFP>,
5133                    EVEX_4V, Sched<[WriteShuffleLd, ReadAfterLd]>;
5134   def rri : AVX512PIi8<0xC6, MRMSrcReg, (outs RC:$dst),
5135                    (ins RC:$src1, RC:$src2, u8imm:$src3),
5136                    !strconcat(OpcodeStr,
5137                    "\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
5138                    [(set RC:$dst, (vt (X86Shufp RC:$src1, RC:$src2,
5139                                        (i8 imm:$src3))))], d, IIC_SSE_SHUFP>,
5140                    EVEX_4V, Sched<[WriteShuffle]>;
5141 }
5142
5143 defm VSHUFPSZ  : avx512_shufp<VR512, f512mem, v16f32, "vshufps", loadv16f32,
5144                   SSEPackedSingle>, PS, EVEX_V512, EVEX_CD8<32, CD8VF>;
5145 defm VSHUFPDZ  : avx512_shufp<VR512, f512mem, v8f64, "vshufpd", loadv8f64,
5146                   SSEPackedDouble>, PD, VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
5147
5148 def : Pat<(v16i32 (X86Shufp VR512:$src1, VR512:$src2, (i8 imm:$imm))),
5149           (VSHUFPSZrri VR512:$src1, VR512:$src2, imm:$imm)>;
5150 def : Pat<(v16i32 (X86Shufp VR512:$src1,
5151                     (loadv16i32 addr:$src2), (i8 imm:$imm))),
5152           (VSHUFPSZrmi VR512:$src1, addr:$src2, imm:$imm)>;
5153
5154 def : Pat<(v8i64 (X86Shufp VR512:$src1, VR512:$src2, (i8 imm:$imm))),
5155           (VSHUFPDZrri VR512:$src1, VR512:$src2, imm:$imm)>;
5156 def : Pat<(v8i64 (X86Shufp VR512:$src1,
5157                             (loadv8i64 addr:$src2), (i8 imm:$imm))),
5158           (VSHUFPDZrmi VR512:$src1, addr:$src2, imm:$imm)>;
5159
5160 multiclass avx512_valign<X86VectorVTInfo _> {
5161   defm rri : AVX512_maskable<0x03, MRMSrcReg, _, (outs _.RC:$dst),
5162                      (ins _.RC:$src1, _.RC:$src2, u8imm:$src3),
5163                      "valign"##_.Suffix,
5164                      "$src3, $src2, $src1", "$src1, $src2, $src3",
5165                      (_.VT (X86VAlign _.RC:$src2, _.RC:$src1,
5166                                       (i8 imm:$src3)))>,
5167              AVX512AIi8Base, EVEX_4V;
5168
5169   // Also match valign of packed floats.
5170   def : Pat<(_.FloatVT (X86VAlign _.RC:$src1, _.RC:$src2, (i8 imm:$imm))),
5171             (!cast<Instruction>(NAME##rri) _.RC:$src2, _.RC:$src1, imm:$imm)>;
5172
5173   let mayLoad = 1 in
5174   def rmi : AVX512AIi8<0x03, MRMSrcMem, (outs _.RC:$dst),
5175                      (ins _.RC:$src1, _.MemOp:$src2, u8imm:$src3),
5176                      !strconcat("valign"##_.Suffix,
5177                      "\t{$src3, $src2, $src1, $dst|"
5178                          "$dst, $src1, $src2, $src3}"),
5179                      []>, EVEX_4V;
5180 }
5181 defm VALIGND : avx512_valign<v16i32_info>, EVEX_V512, EVEX_CD8<32, CD8VF>;
5182 defm VALIGNQ : avx512_valign<v8i64_info>, VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
5183
5184 // Helper fragments to match sext vXi1 to vXiY.
5185 def v16i1sextv16i32  : PatLeaf<(v16i32 (X86vsrai VR512:$src, (i8 31)))>;
5186 def v8i1sextv8i64  : PatLeaf<(v8i64 (X86vsrai VR512:$src, (i8 63)))>;
5187
5188 multiclass avx512_vpabs<bits<8> opc, string OpcodeStr, ValueType OpVT,
5189                         RegisterClass KRC, RegisterClass RC,
5190                         X86MemOperand x86memop, X86MemOperand x86scalar_mop,
5191                         string BrdcstStr> {
5192   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
5193             !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
5194             []>, EVEX;
5195   def rrk : AVX5128I<opc, MRMSrcReg, (outs RC:$dst), (ins KRC:$mask, RC:$src),
5196              !strconcat(OpcodeStr, "\t{$src, $dst {${mask}}|$dst {${mask}}, $src}"),
5197              []>, EVEX, EVEX_K;
5198   def rrkz : AVX5128I<opc, MRMSrcReg, (outs RC:$dst), (ins KRC:$mask, RC:$src),
5199               !strconcat(OpcodeStr,
5200                          "\t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}"),
5201               []>, EVEX, EVEX_KZ;
5202   let mayLoad = 1 in {
5203     def rm : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
5204               (ins x86memop:$src),
5205               !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
5206               []>, EVEX;
5207     def rmk : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
5208                (ins KRC:$mask, x86memop:$src),
5209                !strconcat(OpcodeStr,
5210                           "\t{$src, $dst {${mask}}|$dst {${mask}}, $src}"),
5211                []>, EVEX, EVEX_K;
5212     def rmkz : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
5213                 (ins KRC:$mask, x86memop:$src),
5214                 !strconcat(OpcodeStr,
5215                            "\t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}"),
5216                 []>, EVEX, EVEX_KZ;
5217     def rmb : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
5218                (ins x86scalar_mop:$src),
5219                !strconcat(OpcodeStr, "\t{${src}", BrdcstStr,
5220                           ", $dst|$dst, ${src}", BrdcstStr, "}"),
5221                []>, EVEX, EVEX_B;
5222     def rmbk : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
5223                 (ins KRC:$mask, x86scalar_mop:$src),
5224                 !strconcat(OpcodeStr, "\t{${src}", BrdcstStr,
5225                            ", $dst {${mask}}|$dst {${mask}}, ${src}", BrdcstStr, "}"),
5226                 []>, EVEX, EVEX_B, EVEX_K;
5227     def rmbkz : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
5228                  (ins KRC:$mask, x86scalar_mop:$src),
5229                  !strconcat(OpcodeStr, "\t{${src}", BrdcstStr,
5230                             ", $dst {${mask}} {z}|$dst {${mask}} {z}, ${src}",
5231                             BrdcstStr, "}"),
5232                  []>, EVEX, EVEX_B, EVEX_KZ;
5233   }
5234 }
5235
5236 defm VPABSDZ : avx512_vpabs<0x1E, "vpabsd", v16i32, VK16WM, VR512,
5237                            i512mem, i32mem, "{1to16}">, EVEX_V512,
5238                            EVEX_CD8<32, CD8VF>;
5239 defm VPABSQZ : avx512_vpabs<0x1F, "vpabsq", v8i64, VK8WM, VR512,
5240                            i512mem, i64mem, "{1to8}">, EVEX_V512, VEX_W,
5241                            EVEX_CD8<64, CD8VF>;
5242
5243 def : Pat<(xor
5244           (bc_v16i32 (v16i1sextv16i32)),
5245           (bc_v16i32 (add (v16i32 VR512:$src), (v16i1sextv16i32)))),
5246           (VPABSDZrr VR512:$src)>;
5247 def : Pat<(xor
5248           (bc_v8i64 (v8i1sextv8i64)),
5249           (bc_v8i64 (add (v8i64 VR512:$src), (v8i1sextv8i64)))),
5250           (VPABSQZrr VR512:$src)>;
5251
5252 def : Pat<(v16i32 (int_x86_avx512_mask_pabs_d_512 (v16i32 VR512:$src),
5253                    (v16i32 immAllZerosV), (i16 -1))),
5254           (VPABSDZrr VR512:$src)>;
5255 def : Pat<(v8i64 (int_x86_avx512_mask_pabs_q_512 (v8i64 VR512:$src),
5256                    (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
5257           (VPABSQZrr VR512:$src)>;
5258
5259 multiclass avx512_conflict<bits<8> opc, string OpcodeStr,
5260                         RegisterClass RC, RegisterClass KRC,
5261                         X86MemOperand x86memop,
5262                         X86MemOperand x86scalar_mop, string BrdcstStr> {
5263   let hasSideEffects = 0 in {
5264   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
5265        (ins RC:$src),
5266        !strconcat(OpcodeStr, "\t{$src, ${dst} |${dst}, $src}"),
5267        []>, EVEX;
5268   let mayLoad = 1 in
5269   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
5270        (ins x86memop:$src),
5271        !strconcat(OpcodeStr, "\t{$src, ${dst}|${dst}, $src}"),
5272        []>, EVEX;
5273   let mayLoad = 1 in
5274   def rmb : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
5275        (ins x86scalar_mop:$src),
5276        !strconcat(OpcodeStr, "\t{${src}", BrdcstStr,
5277                   ", ${dst}|${dst}, ${src}", BrdcstStr, "}"),
5278        []>, EVEX, EVEX_B;
5279   def rrkz : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
5280        (ins KRC:$mask, RC:$src),
5281        !strconcat(OpcodeStr,
5282                   "\t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
5283        []>, EVEX, EVEX_KZ;
5284   let mayLoad = 1 in
5285   def rmkz : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
5286        (ins KRC:$mask, x86memop:$src),
5287        !strconcat(OpcodeStr,
5288                   "\t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
5289        []>, EVEX, EVEX_KZ;
5290   let mayLoad = 1 in
5291   def rmbkz : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
5292        (ins KRC:$mask, x86scalar_mop:$src),
5293        !strconcat(OpcodeStr, "\t{${src}", BrdcstStr,
5294                   ", ${dst} {${mask}} {z}|${dst} {${mask}} {z}, ${src}",
5295                   BrdcstStr, "}"),
5296        []>, EVEX, EVEX_KZ, EVEX_B;
5297
5298   let Constraints = "$src1 = $dst" in {
5299   def rrk : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
5300        (ins RC:$src1, KRC:$mask, RC:$src2),
5301        !strconcat(OpcodeStr,
5302                   "\t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"),
5303        []>, EVEX, EVEX_K;
5304   let mayLoad = 1 in
5305   def rmk : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
5306        (ins RC:$src1, KRC:$mask, x86memop:$src2),
5307        !strconcat(OpcodeStr,
5308                   "\t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"),
5309        []>, EVEX, EVEX_K;
5310   let mayLoad = 1 in
5311   def rmbk : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
5312        (ins RC:$src1, KRC:$mask, x86scalar_mop:$src2),
5313        !strconcat(OpcodeStr, "\t{${src2}", BrdcstStr,
5314                   ", ${dst} {${mask}}|${dst} {${mask}}, ${src2}", BrdcstStr, "}"),
5315        []>, EVEX, EVEX_K, EVEX_B;
5316   }
5317   }
5318 }
5319
5320 let Predicates = [HasCDI] in {
5321 defm VPCONFLICTD : avx512_conflict<0xC4, "vpconflictd", VR512, VK16WM,
5322                     i512mem, i32mem, "{1to16}">,
5323                     EVEX_V512, EVEX_CD8<32, CD8VF>;
5324
5325
5326 defm VPCONFLICTQ : avx512_conflict<0xC4, "vpconflictq", VR512, VK8WM,
5327                     i512mem, i64mem, "{1to8}">,
5328                     EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
5329
5330 }
5331
5332 def : Pat<(int_x86_avx512_mask_conflict_d_512 VR512:$src2, VR512:$src1,
5333                                               GR16:$mask),
5334           (VPCONFLICTDrrk VR512:$src1,
5335            (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)), VR512:$src2)>;
5336
5337 def : Pat<(int_x86_avx512_mask_conflict_q_512 VR512:$src2, VR512:$src1,
5338                                               GR8:$mask),
5339           (VPCONFLICTQrrk VR512:$src1,
5340            (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)), VR512:$src2)>;
5341
5342 let Predicates = [HasCDI] in {
5343 defm VPLZCNTD : avx512_conflict<0x44, "vplzcntd", VR512, VK16WM,
5344                     i512mem, i32mem, "{1to16}">,
5345                     EVEX_V512, EVEX_CD8<32, CD8VF>;
5346
5347
5348 defm VPLZCNTQ : avx512_conflict<0x44, "vplzcntq", VR512, VK8WM,
5349                     i512mem, i64mem, "{1to8}">,
5350                     EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
5351
5352 }
5353
5354 def : Pat<(int_x86_avx512_mask_lzcnt_d_512 VR512:$src2, VR512:$src1,
5355                                               GR16:$mask),
5356           (VPLZCNTDrrk VR512:$src1,
5357            (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)), VR512:$src2)>;
5358
5359 def : Pat<(int_x86_avx512_mask_lzcnt_q_512 VR512:$src2, VR512:$src1,
5360                                               GR8:$mask),
5361           (VPLZCNTQrrk VR512:$src1,
5362            (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)), VR512:$src2)>;
5363
5364 def : Pat<(v16i32 (ctlz (loadv16i32 addr:$src))),
5365           (VPLZCNTDrm addr:$src)>;
5366 def : Pat<(v16i32 (ctlz (v16i32 VR512:$src))),
5367           (VPLZCNTDrr VR512:$src)>;
5368 def : Pat<(v8i64 (ctlz (loadv8i64 addr:$src))),
5369           (VPLZCNTQrm addr:$src)>;
5370 def : Pat<(v8i64 (ctlz (v8i64 VR512:$src))),
5371           (VPLZCNTQrr VR512:$src)>;
5372
5373 def : Pat<(store (i1 -1), addr:$dst), (MOV8mi addr:$dst, (i8 1))>;
5374 def : Pat<(store (i1  1), addr:$dst), (MOV8mi addr:$dst, (i8 1))>;
5375 def : Pat<(store (i1  0), addr:$dst), (MOV8mi addr:$dst, (i8 0))>;
5376
5377 def : Pat<(store VK1:$src, addr:$dst),
5378           (MOV8mr addr:$dst,
5379            (EXTRACT_SUBREG (KMOVWrk (COPY_TO_REGCLASS VK1:$src, VK16)),
5380             sub_8bit))>, Requires<[HasAVX512, NoDQI]>;
5381
5382 def : Pat<(store VK8:$src, addr:$dst),
5383           (MOV8mr addr:$dst,
5384            (EXTRACT_SUBREG (KMOVWrk (COPY_TO_REGCLASS VK8:$src, VK16)),
5385             sub_8bit))>, Requires<[HasAVX512, NoDQI]>;
5386
5387 def truncstorei1 : PatFrag<(ops node:$val, node:$ptr),
5388                            (truncstore node:$val, node:$ptr), [{
5389   return cast<StoreSDNode>(N)->getMemoryVT() == MVT::i1;
5390 }]>;
5391
5392 def : Pat<(truncstorei1 GR8:$src, addr:$dst),
5393           (MOV8mr addr:$dst, GR8:$src)>;
5394
5395 multiclass cvt_by_vec_width<bits<8> opc, X86VectorVTInfo Vec, string OpcodeStr > {
5396 def rr : AVX512XS8I<opc, MRMDestReg, (outs Vec.RC:$dst), (ins Vec.KRC:$src),
5397                   !strconcat(OpcodeStr##Vec.Suffix, "\t{$src, $dst|$dst, $src}"),
5398                   [(set Vec.RC:$dst, (Vec.VT (X86vsext Vec.KRC:$src)))]>, EVEX;
5399 }
5400
5401 multiclass cvt_mask_by_elt_width<bits<8> opc, AVX512VLVectorVTInfo VTInfo,
5402                                  string OpcodeStr, Predicate prd> {
5403 let Predicates = [prd] in
5404   defm Z : cvt_by_vec_width<opc, VTInfo.info512, OpcodeStr>, EVEX_V512;
5405
5406   let Predicates = [prd, HasVLX] in {
5407     defm Z256 : cvt_by_vec_width<opc, VTInfo.info256, OpcodeStr>, EVEX_V256;
5408     defm Z128 : cvt_by_vec_width<opc, VTInfo.info128, OpcodeStr>, EVEX_V128;
5409   }
5410 }
5411
5412 multiclass avx512_convert_mask_to_vector<string OpcodeStr> {
5413   defm NAME##B : cvt_mask_by_elt_width<0x28, avx512vl_i8_info,  OpcodeStr,
5414                                        HasBWI>;
5415   defm NAME##W : cvt_mask_by_elt_width<0x28, avx512vl_i16_info, OpcodeStr,
5416                                        HasBWI>, VEX_W;
5417   defm NAME##D : cvt_mask_by_elt_width<0x38, avx512vl_i32_info, OpcodeStr,
5418                                        HasDQI>;
5419   defm NAME##Q : cvt_mask_by_elt_width<0x38, avx512vl_i64_info, OpcodeStr,
5420                                        HasDQI>, VEX_W;
5421 }
5422
5423 defm VPMOVM2 : avx512_convert_mask_to_vector<"vpmovm2">;
5424
5425 //===----------------------------------------------------------------------===//
5426 // AVX-512 - COMPRESS and EXPAND
5427 //
5428 multiclass compress_by_vec_width<bits<8> opc, X86VectorVTInfo _,
5429                                  string OpcodeStr> {
5430   def rrkz : AVX5128I<opc, MRMDestReg, (outs _.RC:$dst),
5431               (ins _.KRCWM:$mask, _.RC:$src),
5432               OpcodeStr # "\t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}",
5433               [(set _.RC:$dst, (_.VT (X86compress _.KRCWM:$mask, _.RC:$src,
5434                                       _.ImmAllZerosV)))]>, EVEX_KZ;
5435
5436   let Constraints = "$src0 = $dst" in
5437   def rrk : AVX5128I<opc, MRMDestReg, (outs _.RC:$dst),
5438                     (ins _.RC:$src0, _.KRCWM:$mask, _.RC:$src),
5439                     OpcodeStr # "\t{$src, $dst {${mask}} |$dst {${mask}}, $src}",
5440                     [(set _.RC:$dst, (_.VT (X86compress _.KRCWM:$mask, _.RC:$src,
5441                                             _.RC:$src0)))]>, EVEX_K;
5442
5443   let mayStore = 1 in {
5444   def mrk : AVX5128I<opc, MRMDestMem, (outs),
5445               (ins _.MemOp:$dst, _.KRCWM:$mask, _.RC:$src),
5446               OpcodeStr # "\t{$src, $dst {${mask}} |$dst {${mask}}, $src}",
5447               [(store (_.VT (X86compress _.KRCWM:$mask, _.RC:$src, undef)),
5448                 addr:$dst)]>,
5449               EVEX_K, EVEX_CD8<_.EltSize, CD8VT1>;
5450   }
5451 }
5452
5453 multiclass compress_by_elt_width<bits<8> opc, string OpcodeStr,
5454                                  AVX512VLVectorVTInfo VTInfo> {
5455   defm Z : compress_by_vec_width<opc, VTInfo.info512, OpcodeStr>, EVEX_V512;
5456
5457   let Predicates = [HasVLX] in {
5458     defm Z256 : compress_by_vec_width<opc, VTInfo.info256, OpcodeStr>, EVEX_V256;
5459     defm Z128 : compress_by_vec_width<opc, VTInfo.info128, OpcodeStr>, EVEX_V128;
5460   }
5461 }
5462
5463 defm VPCOMPRESSD : compress_by_elt_width <0x8B, "vpcompressd", avx512vl_i32_info>,
5464                                          EVEX;
5465 defm VPCOMPRESSQ : compress_by_elt_width <0x8B, "vpcompressq", avx512vl_i64_info>,
5466                                          EVEX, VEX_W;
5467 defm VCOMPRESSPS : compress_by_elt_width <0x8A, "vcompressps", avx512vl_f32_info>,
5468                                          EVEX;
5469 defm VCOMPRESSPD : compress_by_elt_width <0x8A, "vcompresspd", avx512vl_f64_info>,
5470                                          EVEX, VEX_W;
5471
5472 // expand
5473 multiclass expand_by_vec_width<bits<8> opc, X86VectorVTInfo _,
5474                                  string OpcodeStr> {
5475   def rrkz : AVX5128I<opc, MRMSrcReg, (outs _.RC:$dst),
5476               (ins _.KRCWM:$mask, _.RC:$src),
5477               OpcodeStr # "\t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}",
5478               [(set _.RC:$dst, (_.VT (X86expand _.KRCWM:$mask, (_.VT _.RC:$src),
5479                                       _.ImmAllZerosV)))]>, EVEX_KZ;
5480
5481   let Constraints = "$src0 = $dst" in
5482   def rrk : AVX5128I<opc, MRMSrcReg, (outs _.RC:$dst),
5483                     (ins _.RC:$src0, _.KRCWM:$mask, _.RC:$src),
5484                     OpcodeStr # "\t{$src, $dst {${mask}} |$dst {${mask}}, $src}",
5485                     [(set _.RC:$dst, (_.VT (X86expand _.KRCWM:$mask,
5486                                       (_.VT _.RC:$src), _.RC:$src0)))]>, EVEX_K;
5487
5488   let mayLoad = 1, Constraints = "$src0 = $dst" in
5489   def rmk : AVX5128I<opc, MRMSrcMem, (outs _.RC:$dst),
5490               (ins _.RC:$src0, _.KRCWM:$mask, _.MemOp:$src),
5491               OpcodeStr # "\t{$src, $dst {${mask}} |$dst {${mask}}, $src}",
5492               [(set _.RC:$dst, (_.VT (X86expand _.KRCWM:$mask,
5493                                       (_.VT (bitconvert
5494                                               (_.LdFrag addr:$src))),
5495                                       _.RC:$src0)))]>,
5496               EVEX_K, EVEX_CD8<_.EltSize, CD8VT1>;
5497
5498   let mayLoad = 1 in
5499   def rmkz : AVX5128I<opc, MRMSrcMem, (outs _.RC:$dst),
5500               (ins _.KRCWM:$mask, _.MemOp:$src),
5501               OpcodeStr # "\t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}",
5502               [(set _.RC:$dst, (_.VT (X86expand _.KRCWM:$mask,
5503                                       (_.VT (bitconvert (_.LdFrag addr:$src))),
5504                                      _.ImmAllZerosV)))]>,
5505               EVEX_KZ, EVEX_CD8<_.EltSize, CD8VT1>;
5506
5507 }
5508
5509 multiclass expand_by_elt_width<bits<8> opc, string OpcodeStr,
5510                                  AVX512VLVectorVTInfo VTInfo> {
5511   defm Z : expand_by_vec_width<opc, VTInfo.info512, OpcodeStr>, EVEX_V512;
5512
5513   let Predicates = [HasVLX] in {
5514     defm Z256 : expand_by_vec_width<opc, VTInfo.info256, OpcodeStr>, EVEX_V256;
5515     defm Z128 : expand_by_vec_width<opc, VTInfo.info128, OpcodeStr>, EVEX_V128;
5516   }
5517 }
5518
5519 defm VPEXPANDD : expand_by_elt_width <0x89, "vpexpandd", avx512vl_i32_info>,
5520                                          EVEX;
5521 defm VPEXPANDQ : expand_by_elt_width <0x89, "vpexpandq", avx512vl_i64_info>,
5522                                          EVEX, VEX_W;
5523 defm VEXPANDPS : expand_by_elt_width <0x88, "vexpandps", avx512vl_f32_info>,
5524                                          EVEX;
5525 defm VEXPANDPD : expand_by_elt_width <0x88, "vexpandpd", avx512vl_f64_info>,
5526                                          EVEX, VEX_W;