lib/Target/X86/X86InstrAVX512.td

   1 // Group template arguments that can be derived from the vector type (EltNum x
   2 // EltVT).  These are things like the register class for the writemask, etc.
   3 // The idea is to pass one of these as the template argument rather than the
   4 // individual arguments.
   5 // The template is also used for scalar types, in this case numelts is 1.
   6 class X86VectorVTInfo<int numelts, ValueType EltVT, RegisterClass rc,
   7                       string suffix = ""> {
   8   RegisterClass RC = rc;
   9   int NumElts = numelts;
  10
  11   // Corresponding mask register class.
  12   RegisterClass KRC = !cast<RegisterClass>("VK" # NumElts);
  13
  14   // Corresponding write-mask register class.
  15   RegisterClass KRCWM = !cast<RegisterClass>("VK" # NumElts # "WM");
  16
  17   // The GPR register class that can hold the write mask.  Use GR8 for fewer
  18   // than 8 elements.  Use shift-right and equal to work around the lack of
  19   // !lt in tablegen.
  20   RegisterClass MRC =
  21     !cast<RegisterClass>("GR" #
  22                          !if (!eq (!srl(NumElts, 3), 0), 8, NumElts));
  23
  24   // Suffix used in the instruction mnemonic.
  25   string Suffix = suffix;
  26
  27   // VTName is a string name for vector VT. For vector types it will be
  28   // v # NumElts # EltVT, so for vector of 8 elements of i32 it will be v8i32
  29   // It is a little bit complex for scalar types, where NumElts = 1.
  30   // In this case we build v4f32 or v2f64
  31   string VTName = "v" # !if (!eq (NumElts, 1),
  32                         !if (!eq (EltVT.Size, 32), 4,
  33                         !if (!eq (EltVT.Size, 64), 2, NumElts)), NumElts) # EltVT;
  34
  35   // The vector VT.
  36   ValueType VT = !cast<ValueType>(VTName);
  37
  38   string EltTypeName = !cast<string>(EltVT);
  39   // Size of the element type in bits, e.g. 32 for v16i32.
  40   string EltSizeName = !subst("i", "", !subst("f", "", EltTypeName));
  41   int EltSize = EltVT.Size;
  42
  43   // "i" for integer types and "f" for floating-point types
  44   string TypeVariantName = !subst(EltSizeName, "", EltTypeName);
  45
  46   // Size of RC in bits, e.g. 512 for VR512.
  47   int Size = VT.Size;
  48
  49   // The corresponding memory operand, e.g. i512mem for VR512.
  50   X86MemOperand MemOp = !cast<X86MemOperand>(TypeVariantName # Size # "mem");
  51   X86MemOperand ScalarMemOp = !cast<X86MemOperand>(EltVT # "mem");
  52
  53   // Load patterns
  54   // Note: For 128/256-bit integer VT we choose loadv2i64/loadv4i64
  55   //       due to load promotion during legalization
  56   PatFrag LdFrag = !cast<PatFrag>("load" #
  57                                   !if (!eq (TypeVariantName, "i"),
  58                                        !if (!eq (Size, 128), "v2i64",
  59                                        !if (!eq (Size, 256), "v4i64",
  60                                             VTName)), VTName));
  61   PatFrag ScalarLdFrag = !cast<PatFrag>("load" # EltVT);
  62
  63   // Load patterns used for memory operands.  We only have this defined in
  64   // case of i64 element types for sub-512 integer vectors.  For now, keep
  65   // MemOpFrag undefined in these cases.
  66   PatFrag MemOpFrag =
  67     !if (!eq (NumElts#EltTypeName, "1f32"), !cast<PatFrag>("memopfsf32"),
  68     !if (!eq (NumElts#EltTypeName, "1f64"), !cast<PatFrag>("memopfsf64"),
  69     !if (!eq (TypeVariantName, "f"), !cast<PatFrag>("memop" # VTName),
  70     !if (!eq (EltTypeName, "i64"),   !cast<PatFrag>("memop" # VTName),
  71     !if (!eq (VTName, "v16i32"),     !cast<PatFrag>("memop" # VTName), ?)))));
  72
  73   // The corresponding float type, e.g. v16f32 for v16i32
  74   // Note: For EltSize < 32, FloatVT is illegal and TableGen
  75   //       fails to compile, so we choose FloatVT = VT
  76   ValueType FloatVT = !cast<ValueType>(
  77                         !if (!eq (!srl(EltSize,5),0),
  78                              VTName,
  79                              !if (!eq(TypeVariantName, "i"),
  80                                   "v" # NumElts # "f" # EltSize,
  81                                   VTName)));
  82
  83   // The string to specify embedded broadcast in assembly.
  84   string BroadcastStr = "{1to" # NumElts # "}";
  85
  86   // 8-bit compressed displacement tuple/subvector format.  This is only
  87   // defined for NumElts <= 8.
  88   CD8VForm CD8TupleForm = !if (!eq (!srl(NumElts, 4), 0),
  89                                !cast<CD8VForm>("CD8VT" # NumElts), ?);
  90
  91   SubRegIndex SubRegIdx = !if (!eq (Size, 128), sub_xmm,
  92                           !if (!eq (Size, 256), sub_ymm, ?));
  93
  94   Domain ExeDomain = !if (!eq (EltTypeName, "f32"), SSEPackedSingle,
  95                      !if (!eq (EltTypeName, "f64"), SSEPackedDouble,
  96                      SSEPackedInt));
  97
  98   // A vector type of the same width with element type i32.  This is used to
  99   // create the canonical constant zero node ImmAllZerosV.
 100   ValueType i32VT = !cast<ValueType>("v" # !srl(Size, 5) # "i32");
 101   dag ImmAllZerosV = (VT (bitconvert (i32VT immAllZerosV)));
 102 }
 103
 104 def v64i8_info  : X86VectorVTInfo<64,  i8, VR512, "b">;
 105 def v32i16_info : X86VectorVTInfo<32, i16, VR512, "w">;
 106 def v16i32_info : X86VectorVTInfo<16, i32, VR512, "d">;
 107 def v8i64_info  : X86VectorVTInfo<8,  i64, VR512, "q">;
 108 def v16f32_info : X86VectorVTInfo<16, f32, VR512, "ps">;
 109 def v8f64_info  : X86VectorVTInfo<8,  f64, VR512, "pd">;
 110
 111 // "x" in v32i8x_info means RC = VR256X
 112 def v32i8x_info  : X86VectorVTInfo<32,  i8, VR256X, "b">;
 113 def v16i16x_info : X86VectorVTInfo<16, i16, VR256X, "w">;
 114 def v8i32x_info  : X86VectorVTInfo<8,  i32, VR256X, "d">;
 115 def v4i64x_info  : X86VectorVTInfo<4,  i64, VR256X, "q">;
 116 def v8f32x_info  : X86VectorVTInfo<8,  f32, VR256X, "ps">;
 117 def v4f64x_info  : X86VectorVTInfo<4,  f64, VR256X, "pd">;
 118
 119 def v16i8x_info  : X86VectorVTInfo<16,  i8, VR128X, "b">;
 120 def v8i16x_info  : X86VectorVTInfo<8,  i16, VR128X, "w">;
 121 def v4i32x_info  : X86VectorVTInfo<4,  i32, VR128X, "d">;
 122 def v2i64x_info  : X86VectorVTInfo<2,  i64, VR128X, "q">;
 123 def v4f32x_info  : X86VectorVTInfo<4,  f32, VR128X, "ps">;
 124 def v2f64x_info  : X86VectorVTInfo<2,  f64, VR128X, "pd">;
 125
 126 // We map scalar types to the smallest (128-bit) vector type
 127 // with the appropriate element type. This allows to use the same masking logic.
 128 def f32x_info    : X86VectorVTInfo<1,  f32, VR128X, "ss">;
 129 def f64x_info    : X86VectorVTInfo<1,  f64, VR128X, "sd">;
 130
 131 class AVX512VLVectorVTInfo<X86VectorVTInfo i512, X86VectorVTInfo i256,
 132                            X86VectorVTInfo i128> {
 133   X86VectorVTInfo info512 = i512;
 134   X86VectorVTInfo info256 = i256;
 135   X86VectorVTInfo info128 = i128;
 136 }
 137
 138 def avx512vl_i8_info  : AVX512VLVectorVTInfo<v64i8_info, v32i8x_info,
 139                                              v16i8x_info>;
 140 def avx512vl_i16_info : AVX512VLVectorVTInfo<v32i16_info, v16i16x_info,
 141                                              v8i16x_info>;
 142 def avx512vl_i32_info : AVX512VLVectorVTInfo<v16i32_info, v8i32x_info,
 143                                              v4i32x_info>;
 144 def avx512vl_i64_info : AVX512VLVectorVTInfo<v8i64_info, v4i64x_info,
 145                                              v2i64x_info>;
 146 def avx512vl_f32_info : AVX512VLVectorVTInfo<v16f32_info, v8f32x_info,
 147                                              v4f32x_info>;
 148 def avx512vl_f64_info : AVX512VLVectorVTInfo<v8f64_info, v4f64x_info,
 149                                              v2f64x_info>;
 150
 151 // This multiclass generates the masking variants from the non-masking
 152 // variant.  It only provides the assembly pieces for the masking variants.
 153 // It assumes custom ISel patterns for masking which can be provided as
 154 // template arguments.
 155 multiclass AVX512_maskable_custom<bits<8> O, Format F,
 156                                   dag Outs,
 157                                   dag Ins, dag MaskingIns, dag ZeroMaskingIns,
 158                                   string OpcodeStr,
 159                                   string AttSrcAsm, string IntelSrcAsm,
 160                                   list<dag> Pattern,
 161                                   list<dag> MaskingPattern,
 162                                   list<dag> ZeroMaskingPattern,
 163                                   string Round = "",
 164                                   string MaskingConstraint = "",
 165                                   InstrItinClass itin = NoItinerary,
 166                                   bit IsCommutable = 0> {
 167   let isCommutable = IsCommutable in
 168     def NAME: AVX512<O, F, Outs, Ins,
 169                        OpcodeStr#"\t{"#AttSrcAsm#", $dst "#Round#"|"#
 170                                      "$dst "#Round#", "#IntelSrcAsm#"}",
 171                        Pattern, itin>;
 172
 173   // Prefer over VMOV*rrk Pat<>
 174   let AddedComplexity = 20 in
 175     def NAME#k: AVX512<O, F, Outs, MaskingIns,
 176                        OpcodeStr#"\t{"#AttSrcAsm#", $dst {${mask}}"#Round#"|"#
 177                                      "$dst {${mask}}"#Round#", "#IntelSrcAsm#"}",
 178                        MaskingPattern, itin>,
 179               EVEX_K {
 180       // In case of the 3src subclass this is overridden with a let.
 181       string Constraints = MaskingConstraint;
 182   }
 183   let AddedComplexity = 30 in // Prefer over VMOV*rrkz Pat<>
 184     def NAME#kz: AVX512<O, F, Outs, ZeroMaskingIns,
 185                        OpcodeStr#"\t{"#AttSrcAsm#", $dst {${mask}} {z}"#Round#"|"#
 186                                      "$dst {${mask}} {z}"#Round#", "#IntelSrcAsm#"}",
 187                        ZeroMaskingPattern,
 188                        itin>,
 189               EVEX_KZ;
 190 }
 191
 192
 193 // Common base class of AVX512_maskable and AVX512_maskable_3src.
 194 multiclass AVX512_maskable_common<bits<8> O, Format F, X86VectorVTInfo _,
 195                                   dag Outs,
 196                                   dag Ins, dag MaskingIns, dag ZeroMaskingIns,
 197                                   string OpcodeStr,
 198                                   string AttSrcAsm, string IntelSrcAsm,
 199                                   dag RHS, dag MaskingRHS,
 200                                   SDNode Select = vselect, string Round = "",
 201                                   string MaskingConstraint = "",
 202                                   InstrItinClass itin = NoItinerary,
 203                                   bit IsCommutable = 0> :
 204   AVX512_maskable_custom<O, F, Outs, Ins, MaskingIns, ZeroMaskingIns, OpcodeStr,
 205                          AttSrcAsm, IntelSrcAsm,
 206                          [(set _.RC:$dst, RHS)],
 207                          [(set _.RC:$dst, MaskingRHS)],
 208                          [(set _.RC:$dst,
 209                                (Select _.KRCWM:$mask, RHS, _.ImmAllZerosV))],
 210                          Round, MaskingConstraint, NoItinerary, IsCommutable>;
 211
 212 // This multiclass generates the unconditional/non-masking, the masking and
 213 // the zero-masking variant of the vector instruction.  In the masking case, the
 214 // perserved vector elements come from a new dummy input operand tied to $dst.
 215 multiclass AVX512_maskable<bits<8> O, Format F, X86VectorVTInfo _,
 216                            dag Outs, dag Ins, string OpcodeStr,
 217                            string AttSrcAsm, string IntelSrcAsm,
 218                            dag RHS, string Round = "",
 219                            InstrItinClass itin = NoItinerary,
 220                            bit IsCommutable = 0> :
 221    AVX512_maskable_common<O, F, _, Outs, Ins,
 222                           !con((ins _.RC:$src0, _.KRCWM:$mask), Ins),
 223                           !con((ins _.KRCWM:$mask), Ins),
 224                           OpcodeStr, AttSrcAsm, IntelSrcAsm, RHS,
 225                           (vselect _.KRCWM:$mask, RHS, _.RC:$src0), vselect,
 226                           Round, "$src0 = $dst", itin, IsCommutable>;
 227
 228 // This multiclass generates the unconditional/non-masking, the masking and
 229 // the zero-masking variant of the scalar instruction.
 230 multiclass AVX512_maskable_scalar<bits<8> O, Format F, X86VectorVTInfo _,
 231                            dag Outs, dag Ins, string OpcodeStr,
 232                            string AttSrcAsm, string IntelSrcAsm,
 233                            dag RHS, string Round = "",
 234                            InstrItinClass itin = NoItinerary,
 235                            bit IsCommutable = 0> :
 236    AVX512_maskable_common<O, F, _, Outs, Ins,
 237                           !con((ins _.RC:$src0, _.KRCWM:$mask), Ins),
 238                           !con((ins _.KRCWM:$mask), Ins),
 239                           OpcodeStr, AttSrcAsm, IntelSrcAsm, RHS,
 240                           (X86select _.KRCWM:$mask, RHS, _.RC:$src0), X86select,
 241                           Round, "$src0 = $dst", itin, IsCommutable>;
 242
 243 // Similar to AVX512_maskable but in this case one of the source operands
 244 // ($src1) is already tied to $dst so we just use that for the preserved
 245 // vector elements.  NOTE that the NonTiedIns (the ins dag) should exclude
 246 // $src1.
 247 multiclass AVX512_maskable_3src<bits<8> O, Format F, X86VectorVTInfo _,
 248                                 dag Outs, dag NonTiedIns, string OpcodeStr,
 249                                 string AttSrcAsm, string IntelSrcAsm,
 250                                 dag RHS> :
 251    AVX512_maskable_common<O, F, _, Outs,
 252                           !con((ins _.RC:$src1), NonTiedIns),
 253                           !con((ins _.RC:$src1, _.KRCWM:$mask), NonTiedIns),
 254                           !con((ins _.RC:$src1, _.KRCWM:$mask), NonTiedIns),
 255                           OpcodeStr, AttSrcAsm, IntelSrcAsm, RHS,
 256                           (vselect _.KRCWM:$mask, RHS, _.RC:$src1)>;
 257
 258
 259 multiclass AVX512_maskable_in_asm<bits<8> O, Format F, X86VectorVTInfo _,
 260                                   dag Outs, dag Ins,
 261                                   string OpcodeStr,
 262                                   string AttSrcAsm, string IntelSrcAsm,
 263                                   list<dag> Pattern> :
 264    AVX512_maskable_custom<O, F, Outs, Ins,
 265                           !con((ins _.RC:$src0, _.KRCWM:$mask), Ins),
 266                           !con((ins _.KRCWM:$mask), Ins),
 267                           OpcodeStr, AttSrcAsm, IntelSrcAsm, Pattern, [], [], "",
 268                           "$src0 = $dst">;
 269
 270 // Bitcasts between 512-bit vector types. Return the original type since
 271 // no instruction is needed for the conversion
 272 let Predicates = [HasAVX512] in {
 273   def : Pat<(v8f64  (bitconvert (v8i64 VR512:$src))),  (v8f64 VR512:$src)>;
 274   def : Pat<(v8f64  (bitconvert (v16i32 VR512:$src))), (v8f64 VR512:$src)>;
 275   def : Pat<(v8f64  (bitconvert (v32i16 VR512:$src))),  (v8f64 VR512:$src)>;
 276   def : Pat<(v8f64  (bitconvert (v64i8 VR512:$src))), (v8f64 VR512:$src)>;
 277   def : Pat<(v8f64  (bitconvert (v16f32 VR512:$src))), (v8f64 VR512:$src)>;
 278   def : Pat<(v16f32 (bitconvert (v8i64 VR512:$src))),  (v16f32 VR512:$src)>;
 279   def : Pat<(v16f32 (bitconvert (v16i32 VR512:$src))), (v16f32 VR512:$src)>;
 280   def : Pat<(v16f32 (bitconvert (v32i16 VR512:$src))), (v16f32 VR512:$src)>;
 281   def : Pat<(v16f32 (bitconvert (v64i8 VR512:$src))), (v16f32 VR512:$src)>;
 282   def : Pat<(v16f32 (bitconvert (v8f64 VR512:$src))),  (v16f32 VR512:$src)>;
 283   def : Pat<(v8i64  (bitconvert (v16i32 VR512:$src))), (v8i64 VR512:$src)>;
 284   def : Pat<(v8i64  (bitconvert (v32i16 VR512:$src))), (v8i64 VR512:$src)>;
 285   def : Pat<(v8i64  (bitconvert (v64i8 VR512:$src))), (v8i64 VR512:$src)>;
 286   def : Pat<(v8i64  (bitconvert (v8f64 VR512:$src))),  (v8i64 VR512:$src)>;
 287   def : Pat<(v8i64  (bitconvert (v16f32 VR512:$src))), (v8i64 VR512:$src)>;
 288   def : Pat<(v16i32 (bitconvert (v8i64 VR512:$src))), (v16i32 VR512:$src)>;
 289   def : Pat<(v16i32 (bitconvert (v16f32 VR512:$src))), (v16i32 VR512:$src)>;
 290   def : Pat<(v16i32 (bitconvert (v32i16 VR512:$src))),  (v16i32 VR512:$src)>;
 291   def : Pat<(v16i32 (bitconvert (v64i8 VR512:$src))),  (v16i32 VR512:$src)>;
 292   def : Pat<(v16i32 (bitconvert (v8f64 VR512:$src))),  (v16i32 VR512:$src)>;
 293   def : Pat<(v32i16 (bitconvert (v8i64 VR512:$src))), (v32i16 VR512:$src)>;
 294   def : Pat<(v32i16 (bitconvert (v16i32 VR512:$src))),  (v32i16 VR512:$src)>;
 295   def : Pat<(v32i16 (bitconvert (v64i8 VR512:$src))),  (v32i16 VR512:$src)>;
 296   def : Pat<(v32i16 (bitconvert (v8f64 VR512:$src))),  (v32i16 VR512:$src)>;
 297   def : Pat<(v32i16 (bitconvert (v16f32 VR512:$src))), (v32i16 VR512:$src)>;
 298   def : Pat<(v32i16 (bitconvert (v16f32 VR512:$src))), (v32i16 VR512:$src)>;
 299   def : Pat<(v64i8  (bitconvert (v8i64 VR512:$src))), (v64i8 VR512:$src)>;
 300   def : Pat<(v64i8  (bitconvert (v16i32 VR512:$src))), (v64i8 VR512:$src)>;
 301   def : Pat<(v64i8  (bitconvert (v32i16 VR512:$src))), (v64i8 VR512:$src)>;
 302   def : Pat<(v64i8  (bitconvert (v8f64 VR512:$src))),  (v64i8 VR512:$src)>;
 303   def : Pat<(v64i8  (bitconvert (v16f32 VR512:$src))), (v64i8 VR512:$src)>;
 304
 305   def : Pat<(v2i64 (bitconvert (v4i32 VR128X:$src))), (v2i64 VR128X:$src)>;
 306   def : Pat<(v2i64 (bitconvert (v8i16 VR128X:$src))), (v2i64 VR128X:$src)>;
 307   def : Pat<(v2i64 (bitconvert (v16i8 VR128X:$src))), (v2i64 VR128X:$src)>;
 308   def : Pat<(v2i64 (bitconvert (v2f64 VR128X:$src))), (v2i64 VR128X:$src)>;
 309   def : Pat<(v2i64 (bitconvert (v4f32 VR128X:$src))), (v2i64 VR128X:$src)>;
 310   def : Pat<(v4i32 (bitconvert (v2i64 VR128X:$src))), (v4i32 VR128X:$src)>;
 311   def : Pat<(v4i32 (bitconvert (v8i16 VR128X:$src))), (v4i32 VR128X:$src)>;
 312   def : Pat<(v4i32 (bitconvert (v16i8 VR128X:$src))), (v4i32 VR128X:$src)>;
 313   def : Pat<(v4i32 (bitconvert (v2f64 VR128X:$src))), (v4i32 VR128X:$src)>;
 314   def : Pat<(v4i32 (bitconvert (v4f32 VR128X:$src))), (v4i32 VR128X:$src)>;
 315   def : Pat<(v8i16 (bitconvert (v2i64 VR128X:$src))), (v8i16 VR128X:$src)>;
 316   def : Pat<(v8i16 (bitconvert (v4i32 VR128X:$src))), (v8i16 VR128X:$src)>;
 317   def : Pat<(v8i16 (bitconvert (v16i8 VR128X:$src))), (v8i16 VR128X:$src)>;
 318   def : Pat<(v8i16 (bitconvert (v2f64 VR128X:$src))), (v8i16 VR128X:$src)>;
 319   def : Pat<(v8i16 (bitconvert (v4f32 VR128X:$src))), (v8i16 VR128X:$src)>;
 320   def : Pat<(v16i8 (bitconvert (v2i64 VR128X:$src))), (v16i8 VR128X:$src)>;
 321   def : Pat<(v16i8 (bitconvert (v4i32 VR128X:$src))), (v16i8 VR128X:$src)>;
 322   def : Pat<(v16i8 (bitconvert (v8i16 VR128X:$src))), (v16i8 VR128X:$src)>;
 323   def : Pat<(v16i8 (bitconvert (v2f64 VR128X:$src))), (v16i8 VR128X:$src)>;
 324   def : Pat<(v16i8 (bitconvert (v4f32 VR128X:$src))), (v16i8 VR128X:$src)>;
 325   def : Pat<(v4f32 (bitconvert (v2i64 VR128X:$src))), (v4f32 VR128X:$src)>;
 326   def : Pat<(v4f32 (bitconvert (v4i32 VR128X:$src))), (v4f32 VR128X:$src)>;
 327   def : Pat<(v4f32 (bitconvert (v8i16 VR128X:$src))), (v4f32 VR128X:$src)>;
 328   def : Pat<(v4f32 (bitconvert (v16i8 VR128X:$src))), (v4f32 VR128X:$src)>;
 329   def : Pat<(v4f32 (bitconvert (v2f64 VR128X:$src))), (v4f32 VR128X:$src)>;
 330   def : Pat<(v2f64 (bitconvert (v2i64 VR128X:$src))), (v2f64 VR128X:$src)>;
 331   def : Pat<(v2f64 (bitconvert (v4i32 VR128X:$src))), (v2f64 VR128X:$src)>;
 332   def : Pat<(v2f64 (bitconvert (v8i16 VR128X:$src))), (v2f64 VR128X:$src)>;
 333   def : Pat<(v2f64 (bitconvert (v16i8 VR128X:$src))), (v2f64 VR128X:$src)>;
 334   def : Pat<(v2f64 (bitconvert (v4f32 VR128X:$src))), (v2f64 VR128X:$src)>;
 335
 336 // Bitcasts between 256-bit vector types. Return the original type since
 337 // no instruction is needed for the conversion
 338   def : Pat<(v4f64  (bitconvert (v8f32 VR256X:$src))),  (v4f64 VR256X:$src)>;
 339   def : Pat<(v4f64  (bitconvert (v8i32 VR256X:$src))),  (v4f64 VR256X:$src)>;
 340   def : Pat<(v4f64  (bitconvert (v4i64 VR256X:$src))),  (v4f64 VR256X:$src)>;
 341   def : Pat<(v4f64  (bitconvert (v16i16 VR256X:$src))), (v4f64 VR256X:$src)>;
 342   def : Pat<(v4f64  (bitconvert (v32i8 VR256X:$src))),  (v4f64 VR256X:$src)>;
 343   def : Pat<(v8f32  (bitconvert (v8i32 VR256X:$src))),  (v8f32 VR256X:$src)>;
 344   def : Pat<(v8f32  (bitconvert (v4i64 VR256X:$src))),  (v8f32 VR256X:$src)>;
 345   def : Pat<(v8f32  (bitconvert (v4f64 VR256X:$src))),  (v8f32 VR256X:$src)>;
 346   def : Pat<(v8f32  (bitconvert (v32i8 VR256X:$src))),  (v8f32 VR256X:$src)>;
 347   def : Pat<(v8f32  (bitconvert (v16i16 VR256X:$src))), (v8f32 VR256X:$src)>;
 348   def : Pat<(v4i64  (bitconvert (v8f32 VR256X:$src))),  (v4i64 VR256X:$src)>;
 349   def : Pat<(v4i64  (bitconvert (v8i32 VR256X:$src))),  (v4i64 VR256X:$src)>;
 350   def : Pat<(v4i64  (bitconvert (v4f64 VR256X:$src))),  (v4i64 VR256X:$src)>;
 351   def : Pat<(v4i64  (bitconvert (v32i8 VR256X:$src))),  (v4i64 VR256X:$src)>;
 352   def : Pat<(v4i64  (bitconvert (v16i16 VR256X:$src))), (v4i64 VR256X:$src)>;
 353   def : Pat<(v32i8  (bitconvert (v4f64 VR256X:$src))),  (v32i8 VR256X:$src)>;
 354   def : Pat<(v32i8  (bitconvert (v4i64 VR256X:$src))),  (v32i8 VR256X:$src)>;
 355   def : Pat<(v32i8  (bitconvert (v8f32 VR256X:$src))),  (v32i8 VR256X:$src)>;
 356   def : Pat<(v32i8  (bitconvert (v8i32 VR256X:$src))),  (v32i8 VR256X:$src)>;
 357   def : Pat<(v32i8  (bitconvert (v16i16 VR256X:$src))), (v32i8 VR256X:$src)>;
 358   def : Pat<(v8i32  (bitconvert (v32i8 VR256X:$src))),  (v8i32 VR256X:$src)>;
 359   def : Pat<(v8i32  (bitconvert (v16i16 VR256X:$src))), (v8i32 VR256X:$src)>;
 360   def : Pat<(v8i32  (bitconvert (v8f32 VR256X:$src))),  (v8i32 VR256X:$src)>;
 361   def : Pat<(v8i32  (bitconvert (v4i64 VR256X:$src))),  (v8i32 VR256X:$src)>;
 362   def : Pat<(v8i32  (bitconvert (v4f64 VR256X:$src))),  (v8i32 VR256X:$src)>;
 363   def : Pat<(v16i16 (bitconvert (v8f32 VR256X:$src))),  (v16i16 VR256X:$src)>;
 364   def : Pat<(v16i16 (bitconvert (v8i32 VR256X:$src))),  (v16i16 VR256X:$src)>;
 365   def : Pat<(v16i16 (bitconvert (v4i64 VR256X:$src))),  (v16i16 VR256X:$src)>;
 366   def : Pat<(v16i16 (bitconvert (v4f64 VR256X:$src))),  (v16i16 VR256X:$src)>;
 367   def : Pat<(v16i16 (bitconvert (v32i8 VR256X:$src))),  (v16i16 VR256X:$src)>;
 368 }
 369
 370 //
 371 // AVX-512: VPXOR instruction writes zero to its upper part, it's safe build zeros.
 372 //
 373
 374 let isReMaterializable = 1, isAsCheapAsAMove = 1, canFoldAsLoad = 1,
 375     isPseudo = 1, Predicates = [HasAVX512] in {
 376 def AVX512_512_SET0 : I<0, Pseudo, (outs VR512:$dst), (ins), "",
 377                [(set VR512:$dst, (v16f32 immAllZerosV))]>;
 378 }
 379
 380 let Predicates = [HasAVX512] in {
 381 def : Pat<(v8i64 immAllZerosV), (AVX512_512_SET0)>;
 382 def : Pat<(v16i32 immAllZerosV), (AVX512_512_SET0)>;
 383 def : Pat<(v8f64 immAllZerosV), (AVX512_512_SET0)>;
 384 }
 385
 386 //===----------------------------------------------------------------------===//
 387 // AVX-512 - VECTOR INSERT
 388 //
 389
 390 multiclass vinsert_for_size_no_alt<int Opcode,
 391                                    X86VectorVTInfo From, X86VectorVTInfo To,
 392                                    PatFrag vinsert_insert,
 393                                    SDNodeXForm INSERT_get_vinsert_imm> {
 394   let hasSideEffects = 0, ExeDomain = To.ExeDomain in {
 395     def rr : AVX512AIi8<Opcode, MRMSrcReg, (outs VR512:$dst),
 396                (ins VR512:$src1, From.RC:$src2, i8imm:$src3),
 397                "vinsert" # From.EltTypeName # "x" # From.NumElts #
 398                                                 "\t{$src3, $src2, $src1, $dst|"
 399                                                    "$dst, $src1, $src2, $src3}",
 400                [(set To.RC:$dst, (vinsert_insert:$src3 (To.VT VR512:$src1),
 401                                                        (From.VT From.RC:$src2),
 402                                                        (iPTR imm)))]>,
 403              EVEX_4V, EVEX_V512;
 404
 405     let mayLoad = 1 in
 406     def rm : AVX512AIi8<Opcode, MRMSrcMem, (outs VR512:$dst),
 407                (ins VR512:$src1, From.MemOp:$src2, i8imm:$src3),
 408                "vinsert" # From.EltTypeName # "x" # From.NumElts #
 409                                                 "\t{$src3, $src2, $src1, $dst|"
 410                                                    "$dst, $src1, $src2, $src3}",
 411                []>,
 412              EVEX_4V, EVEX_V512, EVEX_CD8<From.EltSize, From.CD8TupleForm>;
 413   }
 414 }
 415
 416 multiclass vinsert_for_size<int Opcode,
 417                             X86VectorVTInfo From, X86VectorVTInfo To,
 418                             X86VectorVTInfo AltFrom, X86VectorVTInfo AltTo,
 419                             PatFrag vinsert_insert,
 420                             SDNodeXForm INSERT_get_vinsert_imm> :
 421   vinsert_for_size_no_alt<Opcode, From, To,
 422                           vinsert_insert, INSERT_get_vinsert_imm> {
 423   // Codegen pattern with the alternative types, e.g. v2i64 -> v8i64 for
 424   // vinserti32x4.  Only add this if 64x2 and friends are not supported
 425   // natively via AVX512DQ.
 426   let Predicates = [NoDQI] in
 427     def : Pat<(vinsert_insert:$ins
 428                  (AltTo.VT VR512:$src1), (AltFrom.VT From.RC:$src2), (iPTR imm)),
 429               (AltTo.VT (!cast<Instruction>(NAME # From.EltSize # "x4rr")
 430                             VR512:$src1, From.RC:$src2,
 431                             (INSERT_get_vinsert_imm VR512:$ins)))>;
 432 }
 433
 434 multiclass vinsert_for_type<ValueType EltVT32, int Opcode128,
 435                             ValueType EltVT64, int Opcode256> {
 436   defm NAME # "32x4" : vinsert_for_size<Opcode128,
 437                                  X86VectorVTInfo< 4, EltVT32, VR128X>,
 438                                  X86VectorVTInfo<16, EltVT32, VR512>,
 439                                  X86VectorVTInfo< 2, EltVT64, VR128X>,
 440                                  X86VectorVTInfo< 8, EltVT64, VR512>,
 441                                  vinsert128_insert,
 442                                  INSERT_get_vinsert128_imm>;
 443   let Predicates = [HasDQI] in
 444     defm NAME # "64x2" : vinsert_for_size_no_alt<Opcode128,
 445                                  X86VectorVTInfo< 2, EltVT64, VR128X>,
 446                                  X86VectorVTInfo< 8, EltVT64, VR512>,
 447                                  vinsert128_insert,
 448                                  INSERT_get_vinsert128_imm>, VEX_W;
 449   defm NAME # "64x4" : vinsert_for_size<Opcode256,
 450                                  X86VectorVTInfo< 4, EltVT64, VR256X>,
 451                                  X86VectorVTInfo< 8, EltVT64, VR512>,
 452                                  X86VectorVTInfo< 8, EltVT32, VR256>,
 453                                  X86VectorVTInfo<16, EltVT32, VR512>,
 454                                  vinsert256_insert,
 455                                  INSERT_get_vinsert256_imm>, VEX_W;
 456   let Predicates = [HasDQI] in
 457     defm NAME # "32x8" : vinsert_for_size_no_alt<Opcode256,
 458                                  X86VectorVTInfo< 8, EltVT32, VR256X>,
 459                                  X86VectorVTInfo<16, EltVT32, VR512>,
 460                                  vinsert256_insert,
 461                                  INSERT_get_vinsert256_imm>;
 462 }
 463
 464 defm VINSERTF : vinsert_for_type<f32, 0x18, f64, 0x1a>;
 465 defm VINSERTI : vinsert_for_type<i32, 0x38, i64, 0x3a>;
 466
 467 // vinsertps - insert f32 to XMM
 468 def VINSERTPSzrr : AVX512AIi8<0x21, MRMSrcReg, (outs VR128X:$dst),
 469       (ins VR128X:$src1, VR128X:$src2, i8imm:$src3),
 470       "vinsertps\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 471       [(set VR128X:$dst, (X86insertps VR128X:$src1, VR128X:$src2, imm:$src3))]>,
 472       EVEX_4V;
 473 def VINSERTPSzrm: AVX512AIi8<0x21, MRMSrcMem, (outs VR128X:$dst),
 474       (ins VR128X:$src1, f32mem:$src2, i8imm:$src3),
 475       "vinsertps\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 476       [(set VR128X:$dst, (X86insertps VR128X:$src1,
 477                           (v4f32 (scalar_to_vector (loadf32 addr:$src2))),
 478                           imm:$src3))]>, EVEX_4V, EVEX_CD8<32, CD8VT1>;
 479
 480 //===----------------------------------------------------------------------===//
 481 // AVX-512 VECTOR EXTRACT
 482 //---
 483
 484 multiclass vextract_for_size<int Opcode,
 485                              X86VectorVTInfo From, X86VectorVTInfo To,
 486                              X86VectorVTInfo AltFrom, X86VectorVTInfo AltTo,
 487                              PatFrag vextract_extract,
 488                              SDNodeXForm EXTRACT_get_vextract_imm> {
 489   let hasSideEffects = 0, ExeDomain = To.ExeDomain in {
 490     defm rr : AVX512_maskable_in_asm<Opcode, MRMDestReg, To, (outs To.RC:$dst),
 491                 (ins VR512:$src1, i8imm:$idx),
 492                 "vextract" # To.EltTypeName # "x4",
 493                 "$idx, $src1", "$src1, $idx",
 494                 [(set To.RC:$dst, (vextract_extract:$idx (From.VT VR512:$src1),
 495                                                          (iPTR imm)))]>,
 496               AVX512AIi8Base, EVEX, EVEX_V512;
 497     let mayStore = 1 in
 498     def rm : AVX512AIi8<Opcode, MRMDestMem, (outs),
 499             (ins To.MemOp:$dst, VR512:$src1, i8imm:$src2),
 500             "vextract" # To.EltTypeName # "x4\t{$src2, $src1, $dst|"
 501                                                "$dst, $src1, $src2}",
 502             []>, EVEX, EVEX_V512, EVEX_CD8<To.EltSize, CD8VT4>;
 503   }
 504
 505   // Codegen pattern with the alternative types, e.g. v8i64 -> v2i64 for
 506   // vextracti32x4
 507   def : Pat<(vextract_extract:$ext (AltFrom.VT VR512:$src1), (iPTR imm)),
 508             (AltTo.VT (!cast<Instruction>(NAME # To.EltSize # "x4rr")
 509                           VR512:$src1,
 510                           (EXTRACT_get_vextract_imm To.RC:$ext)))>;
 511
 512   // A 128/256-bit subvector extract from the first 512-bit vector position is
 513   // a subregister copy that needs no instruction.
 514   def : Pat<(To.VT (extract_subvector (From.VT VR512:$src), (iPTR 0))),
 515             (To.VT
 516                (EXTRACT_SUBREG (From.VT VR512:$src), To.SubRegIdx))>;
 517
 518   // And for the alternative types.
 519   def : Pat<(AltTo.VT (extract_subvector (AltFrom.VT VR512:$src), (iPTR 0))),
 520             (AltTo.VT
 521                (EXTRACT_SUBREG (AltFrom.VT VR512:$src), AltTo.SubRegIdx))>;
 522
 523   // Intrinsic call with masking.
 524   def : Pat<(!cast<Intrinsic>("int_x86_avx512_mask_vextract" # To.EltTypeName #
 525                               "x4_512")
 526                 VR512:$src1, (iPTR imm:$idx), To.RC:$src0, GR8:$mask),
 527             (!cast<Instruction>(NAME # To.EltSize # "x4rrk") To.RC:$src0,
 528                 (v4i1 (COPY_TO_REGCLASS GR8:$mask, VK4WM)),
 529                 VR512:$src1, imm:$idx)>;
 530
 531   // Intrinsic call with zero-masking.
 532   def : Pat<(!cast<Intrinsic>("int_x86_avx512_mask_vextract" # To.EltTypeName #
 533                               "x4_512")
 534                 VR512:$src1, (iPTR imm:$idx), To.ImmAllZerosV, GR8:$mask),
 535             (!cast<Instruction>(NAME # To.EltSize # "x4rrkz")
 536                 (v4i1 (COPY_TO_REGCLASS GR8:$mask, VK4WM)),
 537                 VR512:$src1, imm:$idx)>;
 538
 539   // Intrinsic call without masking.
 540   def : Pat<(!cast<Intrinsic>("int_x86_avx512_mask_vextract" # To.EltTypeName #
 541                               "x4_512")
 542                 VR512:$src1, (iPTR imm:$idx), To.ImmAllZerosV, (i8 -1)),
 543             (!cast<Instruction>(NAME # To.EltSize # "x4rr")
 544                 VR512:$src1, imm:$idx)>;
 545 }
 546
 547 multiclass vextract_for_type<ValueType EltVT32, int Opcode32,
 548                              ValueType EltVT64, int Opcode64> {
 549   defm NAME # "32x4" : vextract_for_size<Opcode32,
 550                                  X86VectorVTInfo<16, EltVT32, VR512>,
 551                                  X86VectorVTInfo< 4, EltVT32, VR128X>,
 552                                  X86VectorVTInfo< 8, EltVT64, VR512>,
 553                                  X86VectorVTInfo< 2, EltVT64, VR128X>,
 554                                  vextract128_extract,
 555                                  EXTRACT_get_vextract128_imm>;
 556   defm NAME # "64x4" : vextract_for_size<Opcode64,
 557                                  X86VectorVTInfo< 8, EltVT64, VR512>,
 558                                  X86VectorVTInfo< 4, EltVT64, VR256X>,
 559                                  X86VectorVTInfo<16, EltVT32, VR512>,
 560                                  X86VectorVTInfo< 8, EltVT32, VR256>,
 561                                  vextract256_extract,
 562                                  EXTRACT_get_vextract256_imm>, VEX_W;
 563 }
 564
 565 defm VEXTRACTF : vextract_for_type<f32, 0x19, f64, 0x1b>;
 566 defm VEXTRACTI : vextract_for_type<i32, 0x39, i64, 0x3b>;
 567
 568 // A 128-bit subvector insert to the first 512-bit vector position
 569 // is a subregister copy that needs no instruction.
 570 def : Pat<(insert_subvector undef, (v2i64 VR128X:$src), (iPTR 0)),
 571           (INSERT_SUBREG (v8i64 (IMPLICIT_DEF)),
 572           (INSERT_SUBREG (v4i64 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
 573           sub_ymm)>;
 574 def : Pat<(insert_subvector undef, (v2f64 VR128X:$src), (iPTR 0)),
 575           (INSERT_SUBREG (v8f64 (IMPLICIT_DEF)),
 576           (INSERT_SUBREG (v4f64 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
 577           sub_ymm)>;
 578 def : Pat<(insert_subvector undef, (v4i32 VR128X:$src), (iPTR 0)),
 579           (INSERT_SUBREG (v16i32 (IMPLICIT_DEF)),
 580           (INSERT_SUBREG (v8i32 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
 581           sub_ymm)>;
 582 def : Pat<(insert_subvector undef, (v4f32 VR128X:$src), (iPTR 0)),
 583           (INSERT_SUBREG (v16f32 (IMPLICIT_DEF)),
 584           (INSERT_SUBREG (v8f32 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
 585           sub_ymm)>;
 586
 587 def : Pat<(insert_subvector undef, (v4i64 VR256X:$src), (iPTR 0)),
 588           (INSERT_SUBREG (v8i64 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
 589 def : Pat<(insert_subvector undef, (v4f64 VR256X:$src), (iPTR 0)),
 590           (INSERT_SUBREG (v8f64 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
 591 def : Pat<(insert_subvector undef, (v8i32 VR256X:$src), (iPTR 0)),
 592           (INSERT_SUBREG (v16i32 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
 593 def : Pat<(insert_subvector undef, (v8f32 VR256X:$src), (iPTR 0)),
 594           (INSERT_SUBREG (v16f32 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
 595
 596 // vextractps - extract 32 bits from XMM
 597 def VEXTRACTPSzrr : AVX512AIi8<0x17, MRMDestReg, (outs GR32:$dst),
 598       (ins VR128X:$src1, i32i8imm:$src2),
 599       "vextractps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 600       [(set GR32:$dst, (extractelt (bc_v4i32 (v4f32 VR128X:$src1)), imm:$src2))]>,
 601       EVEX;
 602
 603 def VEXTRACTPSzmr : AVX512AIi8<0x17, MRMDestMem, (outs),
 604       (ins f32mem:$dst, VR128X:$src1, i32i8imm:$src2),
 605       "vextractps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 606       [(store (extractelt (bc_v4i32 (v4f32 VR128X:$src1)), imm:$src2),
 607                           addr:$dst)]>, EVEX, EVEX_CD8<32, CD8VT1>;
 608
 609 //===---------------------------------------------------------------------===//
 610 // AVX-512 BROADCAST
 611 //---
 612 multiclass avx512_fp_broadcast<bits<8> opc, SDNode OpNode, RegisterClass SrcRC,
 613                               ValueType svt, X86VectorVTInfo _> {
 614   defm r : AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
 615                    (ins SrcRC:$src), "vbroadcast"## !subst("p", "s", _.Suffix),
 616                    "$src", "$src", (_.VT (OpNode (svt SrcRC:$src)))>,
 617                    T8PD, EVEX;
 618
 619   let mayLoad = 1 in {
 620     defm m : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
 621                      (ins _.ScalarMemOp:$src),
 622                      "vbroadcast"##!subst("p", "s", _.Suffix), "$src", "$src",
 623                      (_.VT (OpNode (_.ScalarLdFrag addr:$src)))>,
 624                      T8PD, EVEX;
 625   }
 626 }
 627
 628 multiclass avx512_fp_broadcast_vl<bits<8> opc, SDNode OpNode,
 629                                   AVX512VLVectorVTInfo _> {
 630   defm Z  : avx512_fp_broadcast<opc, OpNode, VR128X, _.info128.VT, _.info512>,
 631                              EVEX_V512;
 632
 633   let Predicates = [HasVLX] in {
 634     defm Z256  : avx512_fp_broadcast<opc, OpNode, VR128X, _.info128.VT, _.info256>,
 635                                   EVEX_V256;
 636   }
 637 }
 638
 639 let ExeDomain = SSEPackedSingle in {
 640   defm VBROADCASTSS  : avx512_fp_broadcast_vl<0x18, X86VBroadcast,
 641                               avx512vl_f32_info>, EVEX_CD8<32, CD8VT1>;
 642    let Predicates = [HasVLX] in {
 643      defm VBROADCASTSSZ128  : avx512_fp_broadcast<0x18, X86VBroadcast, VR128X,
 644                                      v4f32, v4f32x_info>, EVEX_V128,
 645                                      EVEX_CD8<32, CD8VT1>;
 646    }
 647 }
 648
 649 let ExeDomain = SSEPackedDouble in {
 650   defm VBROADCASTSD  : avx512_fp_broadcast_vl<0x19, X86VBroadcast,
 651                               avx512vl_f64_info>, VEX_W, EVEX_CD8<64, CD8VT1>;
 652 }
 653
 654 // SrcRC_v and SrcRC_s are RegisterClasses for vector and scalar
 655 // representations of source
 656 multiclass avx512_broadcast_pat<string InstName, SDNode OpNode,
 657                                 X86VectorVTInfo _, RegisterClass SrcRC_v,
 658                                 RegisterClass SrcRC_s> {
 659   def : Pat<(_.VT (OpNode  (!cast<ValueType>(_.EltTypeName) SrcRC_s:$src))),
 660             (!cast<Instruction>(InstName##"r")
 661               (COPY_TO_REGCLASS SrcRC_s:$src, SrcRC_v))>;
 662
 663   let AddedComplexity = 30 in {
 664     def : Pat<(_.VT (vselect _.KRCWM:$mask,
 665                 (OpNode (!cast<ValueType>(_.EltTypeName) SrcRC_s:$src)),
 666                 _.RC:$src0)),
 667               (!cast<Instruction>(InstName##"rk") _.RC:$src0, _.KRCWM:$mask,
 668                 (COPY_TO_REGCLASS SrcRC_s:$src, SrcRC_v))>;
 669
 670     def : Pat<(_.VT(vselect _.KRCWM:$mask,
 671                 (OpNode (!cast<ValueType>(_.EltTypeName) SrcRC_s:$src)),
 672                 _.ImmAllZerosV)),
 673               (!cast<Instruction>(InstName##"rkz") _.KRCWM:$mask,
 674                 (COPY_TO_REGCLASS SrcRC_s:$src, SrcRC_v))>;
 675   }
 676 }
 677
 678 defm : avx512_broadcast_pat<"VBROADCASTSSZ", X86VBroadcast, v16f32_info,
 679                             VR128X, FR32X>;
 680 defm : avx512_broadcast_pat<"VBROADCASTSDZ", X86VBroadcast, v8f64_info,
 681                             VR128X, FR64X>;
 682
 683 let Predicates = [HasVLX] in {
 684   defm : avx512_broadcast_pat<"VBROADCASTSSZ256", X86VBroadcast,
 685                               v8f32x_info, VR128X, FR32X>;
 686   defm : avx512_broadcast_pat<"VBROADCASTSSZ128", X86VBroadcast,
 687                               v4f32x_info, VR128X, FR32X>;
 688   defm : avx512_broadcast_pat<"VBROADCASTSDZ256", X86VBroadcast,
 689                               v4f64x_info, VR128X, FR64X>;
 690 }
 691
 692 def : Pat<(v16f32 (X86VBroadcast (loadf32 addr:$src))),
 693           (VBROADCASTSSZm addr:$src)>;
 694 def : Pat<(v8f64 (X86VBroadcast (loadf64 addr:$src))),
 695           (VBROADCASTSDZm addr:$src)>;
 696
 697 def : Pat<(int_x86_avx512_vbroadcast_ss_512 addr:$src),
 698           (VBROADCASTSSZm addr:$src)>;
 699 def : Pat<(int_x86_avx512_vbroadcast_sd_512 addr:$src),
 700           (VBROADCASTSDZm addr:$src)>;
 701
 702 multiclass avx512_int_broadcast_reg<bits<8> opc, X86VectorVTInfo _,
 703                                     RegisterClass SrcRC> {
 704   defm r : AVX512_maskable_in_asm<opc, MRMSrcReg, _, (outs _.RC:$dst),
 705                            (ins SrcRC:$src),  "vpbroadcast"##_.Suffix,
 706                            "$src", "$src", []>, T8PD, EVEX;
 707 }
 708
 709 multiclass avx512_int_broadcast_reg_vl<bits<8> opc, AVX512VLVectorVTInfo _,
 710                                        RegisterClass SrcRC, Predicate prd> {
 711   let Predicates = [prd] in
 712     defm Z : avx512_int_broadcast_reg<opc, _.info512, SrcRC>, EVEX_V512;
 713   let Predicates = [prd, HasVLX] in {
 714     defm Z256 : avx512_int_broadcast_reg<opc, _.info256, SrcRC>, EVEX_V256;
 715     defm Z128 : avx512_int_broadcast_reg<opc, _.info128, SrcRC>, EVEX_V128;
 716   }
 717 }
 718
 719 defm VPBROADCASTBr : avx512_int_broadcast_reg_vl<0x7A, avx512vl_i8_info, GR32,
 720                                                  HasBWI>;
 721 defm VPBROADCASTWr : avx512_int_broadcast_reg_vl<0x7B, avx512vl_i16_info, GR32,
 722                                                  HasBWI>;
 723 defm VPBROADCASTDr : avx512_int_broadcast_reg_vl<0x7C, avx512vl_i32_info, GR32,
 724                                                  HasAVX512>;
 725 defm VPBROADCASTQr : avx512_int_broadcast_reg_vl<0x7C, avx512vl_i64_info, GR64,
 726                                                  HasAVX512>, VEX_W;
 727
 728 def : Pat <(v16i32 (X86vzext VK16WM:$mask)),
 729            (VPBROADCASTDrZrkz VK16WM:$mask, (i32 (MOV32ri 0x1)))>;
 730
 731 def : Pat <(v8i64 (X86vzext VK8WM:$mask)),
 732            (VPBROADCASTQrZrkz VK8WM:$mask, (i64 (MOV64ri 0x1)))>;
 733
 734 def : Pat<(v16i32 (X86VBroadcast (i32 GR32:$src))),
 735         (VPBROADCASTDrZr GR32:$src)>;
 736 def : Pat<(v16i32 (X86VBroadcastm VK16WM:$mask, (i32 GR32:$src))),
 737         (VPBROADCASTDrZrkz VK16WM:$mask, GR32:$src)>;
 738 def : Pat<(v8i64 (X86VBroadcast (i64 GR64:$src))),
 739         (VPBROADCASTQrZr GR64:$src)>;
 740 def : Pat<(v8i64 (X86VBroadcastm VK8WM:$mask, (i64 GR64:$src))),
 741         (VPBROADCASTQrZrkz VK8WM:$mask, GR64:$src)>;
 742
 743 def : Pat<(v16i32 (int_x86_avx512_pbroadcastd_i32_512 (i32 GR32:$src))),
 744         (VPBROADCASTDrZr GR32:$src)>;
 745 def : Pat<(v8i64 (int_x86_avx512_pbroadcastq_i64_512 (i64 GR64:$src))),
 746         (VPBROADCASTQrZr GR64:$src)>;
 747
 748 def : Pat<(v16i32 (int_x86_avx512_mask_pbroadcast_d_gpr_512 (i32 GR32:$src),
 749                    (v16i32 immAllZerosV), (i16 GR16:$mask))),
 750           (VPBROADCASTDrZrkz (COPY_TO_REGCLASS GR16:$mask, VK16WM), GR32:$src)>;
 751 def : Pat<(v8i64 (int_x86_avx512_mask_pbroadcast_q_gpr_512 (i64 GR64:$src),
 752                    (bc_v8i64 (v16i32 immAllZerosV)), (i8 GR8:$mask))),
 753           (VPBROADCASTQrZrkz (COPY_TO_REGCLASS GR8:$mask, VK8WM), GR64:$src)>;
 754
 755 multiclass avx512_int_broadcast_rm<bits<8> opc, string OpcodeStr,
 756                           X86MemOperand x86memop, PatFrag ld_frag,
 757                           RegisterClass DstRC, ValueType OpVT, ValueType SrcVT,
 758                           RegisterClass KRC> {
 759   def rr : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst), (ins VR128X:$src),
 760                   !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
 761                   [(set DstRC:$dst,
 762                     (OpVT (X86VBroadcast (SrcVT VR128X:$src))))]>, EVEX;
 763   def krr : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst), (ins KRC:$mask,
 764                                                          VR128X:$src),
 765                     !strconcat(OpcodeStr,
 766                     "\t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
 767                     [(set DstRC:$dst,
 768                       (OpVT (X86VBroadcastm KRC:$mask, (SrcVT VR128X:$src))))]>,
 769                     EVEX, EVEX_KZ;
 770   let mayLoad = 1 in {
 771   def rm : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
 772                   !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
 773                   [(set DstRC:$dst,
 774                     (OpVT (X86VBroadcast (ld_frag addr:$src))))]>, EVEX;
 775   def krm : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst), (ins KRC:$mask,
 776                                                          x86memop:$src),
 777                   !strconcat(OpcodeStr,
 778                       "\t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
 779                   [(set DstRC:$dst, (OpVT (X86VBroadcastm KRC:$mask,
 780                                      (ld_frag addr:$src))))]>, EVEX, EVEX_KZ;
 781   }
 782 }
 783
 784 defm VPBROADCASTDZ  : avx512_int_broadcast_rm<0x58, "vpbroadcastd", i32mem,
 785                       loadi32, VR512, v16i32, v4i32, VK16WM>,
 786                       EVEX_V512, EVEX_CD8<32, CD8VT1>;
 787 defm VPBROADCASTQZ  : avx512_int_broadcast_rm<0x59, "vpbroadcastq", i64mem,
 788                       loadi64, VR512, v8i64, v2i64, VK8WM>,  EVEX_V512, VEX_W,
 789                       EVEX_CD8<64, CD8VT1>;
 790
 791 multiclass avx512_int_subvec_broadcast_rm<bits<8> opc, string OpcodeStr,
 792                           X86MemOperand x86memop, PatFrag ld_frag,
 793                           RegisterClass KRC> {
 794   let mayLoad = 1 in {
 795   def rm : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst), (ins x86memop:$src),
 796                   !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
 797                   []>, EVEX;
 798   def krm : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst), (ins KRC:$mask,
 799                                                          x86memop:$src),
 800                   !strconcat(OpcodeStr,
 801                       "\t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
 802                   []>, EVEX, EVEX_KZ;
 803   }
 804 }
 805
 806 defm VBROADCASTI32X4 : avx512_int_subvec_broadcast_rm<0x5a, "vbroadcasti32x4",
 807                        i128mem, loadv2i64, VK16WM>,
 808                        EVEX_V512, EVEX_CD8<32, CD8VT4>;
 809 defm VBROADCASTI64X4 : avx512_int_subvec_broadcast_rm<0x5b, "vbroadcasti64x4",
 810                        i256mem, loadv4i64, VK16WM>, VEX_W,
 811                        EVEX_V512, EVEX_CD8<64, CD8VT4>;
 812
 813 def : Pat<(v16i32 (int_x86_avx512_pbroadcastd_512 (v4i32 VR128X:$src))),
 814           (VPBROADCASTDZrr VR128X:$src)>;
 815 def : Pat<(v8i64 (int_x86_avx512_pbroadcastq_512 (v2i64 VR128X:$src))),
 816           (VPBROADCASTQZrr VR128X:$src)>;
 817
 818 def : Pat<(v16f32 (X86VBroadcast (v16f32 VR512:$src))),
 819           (VBROADCASTSSZr (EXTRACT_SUBREG (v16f32 VR512:$src), sub_xmm))>;
 820 def : Pat<(v8f64 (X86VBroadcast (v8f64 VR512:$src))),
 821           (VBROADCASTSDZr (EXTRACT_SUBREG (v8f64 VR512:$src), sub_xmm))>;
 822
 823 def : Pat<(v16i32 (X86VBroadcast (v16i32 VR512:$src))),
 824           (VPBROADCASTDZrr (EXTRACT_SUBREG (v16i32 VR512:$src), sub_xmm))>;
 825 def : Pat<(v8i64 (X86VBroadcast (v8i64 VR512:$src))),
 826           (VPBROADCASTQZrr (EXTRACT_SUBREG (v8i64 VR512:$src), sub_xmm))>;
 827
 828 def : Pat<(v16f32 (int_x86_avx512_vbroadcast_ss_ps_512 (v4f32 VR128X:$src))),
 829           (VBROADCASTSSZr VR128X:$src)>;
 830 def : Pat<(v8f64 (int_x86_avx512_vbroadcast_sd_pd_512 (v2f64 VR128X:$src))),
 831           (VBROADCASTSDZr VR128X:$src)>;
 832
 833 // Provide fallback in case the load node that is used in the patterns above
 834 // is used by additional users, which prevents the pattern selection.
 835 def : Pat<(v16f32 (X86VBroadcast FR32X:$src)),
 836           (VBROADCASTSSZr (COPY_TO_REGCLASS FR32X:$src, VR128X))>;
 837 def : Pat<(v8f64 (X86VBroadcast FR64X:$src)),
 838           (VBROADCASTSDZr (COPY_TO_REGCLASS FR64X:$src, VR128X))>;
 839
 840
 841 let Predicates = [HasAVX512] in {
 842 def : Pat<(v8i32 (X86VBroadcastm (v8i1 VK8WM:$mask), (loadi32 addr:$src))),
 843            (EXTRACT_SUBREG
 844               (v16i32 (VPBROADCASTDZkrm (COPY_TO_REGCLASS VK8WM:$mask, VK16WM),
 845                        addr:$src)), sub_ymm)>;
 846 }
 847 //===----------------------------------------------------------------------===//
 848 // AVX-512 BROADCAST MASK TO VECTOR REGISTER
 849 //---
 850
 851 multiclass avx512_mask_broadcast<bits<8> opc, string OpcodeStr,
 852                        RegisterClass KRC> {
 853 let Predicates = [HasCDI] in
 854 def Zrr : AVX512XS8I<opc, MRMSrcReg, (outs VR512:$dst), (ins KRC:$src),
 855                   !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
 856                   []>, EVEX, EVEX_V512;
 857
 858 let Predicates = [HasCDI, HasVLX] in {
 859 def Z128rr : AVX512XS8I<opc, MRMSrcReg, (outs VR128:$dst), (ins KRC:$src),
 860                   !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
 861                   []>, EVEX, EVEX_V128;
 862 def Z256rr : AVX512XS8I<opc, MRMSrcReg, (outs VR256:$dst), (ins KRC:$src),
 863                   !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
 864                   []>, EVEX, EVEX_V256;
 865 }
 866 }
 867
 868 let Predicates = [HasCDI] in {
 869 defm VPBROADCASTMW2D : avx512_mask_broadcast<0x3A, "vpbroadcastmw2d",
 870                                              VK16>;
 871 defm VPBROADCASTMB2Q : avx512_mask_broadcast<0x2A, "vpbroadcastmb2q",
 872                                              VK8>, VEX_W;
 873 }
 874
 875 //===----------------------------------------------------------------------===//
 876 // AVX-512 - VPERM
 877 //
 878 // -- immediate form --
 879 multiclass avx512_perm_imm<bits<8> opc, string OpcodeStr, SDNode OpNode,
 880                            X86VectorVTInfo _> {
 881   let ExeDomain = _.ExeDomain in {
 882   def ri : AVX512AIi8<opc, MRMSrcReg, (outs _.RC:$dst),
 883                      (ins _.RC:$src1, i8imm:$src2),
 884                      !strconcat(OpcodeStr,
 885                          "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 886                      [(set _.RC:$dst,
 887                        (_.VT (OpNode _.RC:$src1, (i8 imm:$src2))))]>,
 888                      EVEX;
 889   def mi : AVX512AIi8<opc, MRMSrcMem, (outs _.RC:$dst),
 890                      (ins _.MemOp:$src1, i8imm:$src2),
 891                      !strconcat(OpcodeStr,
 892                          "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 893                      [(set _.RC:$dst,
 894                        (_.VT (OpNode (_.MemOpFrag addr:$src1),
 895                               (i8 imm:$src2))))]>,
 896            EVEX, EVEX_CD8<_.EltSize, CD8VF>;
 897 }
 898 }
 899
 900 multiclass avx512_permil<bits<8> OpcImm, bits<8> OpcVar, X86VectorVTInfo _,
 901                          X86VectorVTInfo Ctrl> :
 902      avx512_perm_imm<OpcImm, "vpermil" # _.Suffix, X86VPermilpi, _> {
 903   let ExeDomain = _.ExeDomain in {
 904     def rr : AVX5128I<OpcVar, MRMSrcReg, (outs _.RC:$dst),
 905                      (ins _.RC:$src1, _.RC:$src2),
 906                      !strconcat("vpermil" # _.Suffix,
 907                          "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 908                      [(set _.RC:$dst,
 909                          (_.VT (X86VPermilpv _.RC:$src1,
 910                                   (Ctrl.VT Ctrl.RC:$src2))))]>,
 911              EVEX_4V;
 912     def rm : AVX5128I<OpcVar, MRMSrcMem, (outs _.RC:$dst),
 913                      (ins _.RC:$src1, Ctrl.MemOp:$src2),
 914                      !strconcat("vpermil" # _.Suffix,
 915                          "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 916                      [(set _.RC:$dst,
 917                          (_.VT (X86VPermilpv _.RC:$src1,
 918                                   (Ctrl.VT (Ctrl.MemOpFrag addr:$src2)))))]>,
 919              EVEX_4V;
 920   }
 921 }
 922
 923 defm VPERMQZ :    avx512_perm_imm<0x00, "vpermq", X86VPermi, v8i64_info>,
 924                   EVEX_V512, VEX_W;
 925 defm VPERMPDZ :   avx512_perm_imm<0x01, "vpermpd", X86VPermi, v8f64_info>,
 926                   EVEX_V512, VEX_W;
 927
 928 defm VPERMILPSZ : avx512_permil<0x04, 0x0C, v16f32_info, v16i32_info>,
 929                   EVEX_V512;
 930 defm VPERMILPDZ : avx512_permil<0x05, 0x0D, v8f64_info, v8i64_info>,
 931                   EVEX_V512, VEX_W;
 932
 933 def : Pat<(v16i32 (X86VPermilpi VR512:$src1, (i8 imm:$imm))),
 934           (VPERMILPSZri VR512:$src1, imm:$imm)>;
 935 def : Pat<(v8i64 (X86VPermilpi VR512:$src1, (i8 imm:$imm))),
 936           (VPERMILPDZri VR512:$src1, imm:$imm)>;
 937
 938 // -- VPERM - register form --
 939 multiclass avx512_perm<bits<8> opc, string OpcodeStr, RegisterClass RC,
 940                      PatFrag mem_frag, X86MemOperand x86memop, ValueType OpVT> {
 941
 942   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
 943                    (ins RC:$src1, RC:$src2),
 944                    !strconcat(OpcodeStr,
 945                        "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 946                    [(set RC:$dst,
 947                      (OpVT (X86VPermv RC:$src1, RC:$src2)))]>, EVEX_4V;
 948
 949   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
 950                    (ins RC:$src1, x86memop:$src2),
 951                    !strconcat(OpcodeStr,
 952                        "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 953                    [(set RC:$dst,
 954                      (OpVT (X86VPermv RC:$src1, (mem_frag addr:$src2))))]>,
 955                      EVEX_4V;
 956 }
 957
 958 defm VPERMDZ   : avx512_perm<0x36, "vpermd",  VR512,  memopv16i32, i512mem,
 959                            v16i32>, EVEX_V512, EVEX_CD8<32, CD8VF>;
 960 defm VPERMQZ   : avx512_perm<0x36, "vpermq",  VR512,  memopv8i64,  i512mem,
 961                            v8i64>,  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 962 let ExeDomain = SSEPackedSingle in
 963 defm VPERMPSZ  : avx512_perm<0x16, "vpermps", VR512,  memopv16f32, f512mem,
 964                            v16f32>, EVEX_V512, EVEX_CD8<32, CD8VF>;
 965 let ExeDomain = SSEPackedDouble in
 966 defm VPERMPDZ  : avx512_perm<0x16, "vpermpd", VR512,  memopv8f64, f512mem,
 967                            v8f64>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 968
 969 // -- VPERM2I - 3 source operands form --
 970 multiclass avx512_perm_3src<bits<8> opc, string OpcodeStr, RegisterClass RC,
 971                           PatFrag mem_frag, X86MemOperand x86memop,
 972                           SDNode OpNode, ValueType OpVT, RegisterClass KRC> {
 973 let Constraints = "$src1 = $dst" in {
 974   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
 975                    (ins RC:$src1, RC:$src2, RC:$src3),
 976                    !strconcat(OpcodeStr,
 977                        "\t{$src3, $src2, $dst|$dst, $src2, $src3}"),
 978                    [(set RC:$dst,
 979                      (OpVT (OpNode RC:$src1, RC:$src2, RC:$src3)))]>,
 980                     EVEX_4V;
 981
 982   def rrk : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
 983                    (ins RC:$src1, KRC:$mask, RC:$src2, RC:$src3),
 984                    !strconcat(OpcodeStr,
 985                        "\t{$src3, $src2, $dst {${mask}}|"
 986                        "$dst {${mask}}, $src2, $src3}"),
 987                    [(set RC:$dst, (OpVT (vselect KRC:$mask,
 988                                            (OpNode RC:$src1, RC:$src2,
 989                                               RC:$src3),
 990                                            RC:$src1)))]>,
 991                     EVEX_4V, EVEX_K;
 992
 993   let AddedComplexity = 30 in // Prefer over VMOV*rrkz Pat<>
 994     def rrkz : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
 995                    (ins RC:$src1, KRC:$mask, RC:$src2, RC:$src3),
 996                    !strconcat(OpcodeStr,
 997                        "\t{$src3, $src2, $dst {${mask}} {z} |",
 998                        "$dst {${mask}} {z}, $src2, $src3}"),
 999                    [(set RC:$dst, (OpVT (vselect KRC:$mask,
1000                                            (OpNode RC:$src1, RC:$src2,
1001                                               RC:$src3),
1002                                            (OpVT (bitconvert
1003                                               (v16i32 immAllZerosV))))))]>,
1004                     EVEX_4V, EVEX_KZ;
1005
1006   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
1007                    (ins RC:$src1, RC:$src2, x86memop:$src3),
1008                    !strconcat(OpcodeStr,
1009                     "\t{$src3, $src2, $dst|$dst, $src2, $src3}"),
1010                    [(set RC:$dst,
1011                      (OpVT (OpNode RC:$src1, RC:$src2,
1012                       (mem_frag addr:$src3))))]>, EVEX_4V;
1013
1014   def rmk : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
1015                    (ins RC:$src1, KRC:$mask, RC:$src2, x86memop:$src3),
1016                    !strconcat(OpcodeStr,
1017                     "\t{$src3, $src2, $dst {${mask}}|"
1018                     "$dst {${mask}}, $src2, $src3}"),
1019                    [(set RC:$dst,
1020                        (OpVT (vselect KRC:$mask,
1021                                       (OpNode RC:$src1, RC:$src2,
1022                                          (mem_frag addr:$src3)),
1023                                       RC:$src1)))]>,
1024                     EVEX_4V, EVEX_K;
1025
1026   let AddedComplexity = 10 in // Prefer over the rrkz variant
1027     def rmkz : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
1028                    (ins RC:$src1, KRC:$mask, RC:$src2, x86memop:$src3),
1029                    !strconcat(OpcodeStr,
1030                     "\t{$src3, $src2, $dst {${mask}} {z}|"
1031                     "$dst {${mask}} {z}, $src2, $src3}"),
1032                    [(set RC:$dst,
1033                      (OpVT (vselect KRC:$mask,
1034                                     (OpNode RC:$src1, RC:$src2,
1035                                             (mem_frag addr:$src3)),
1036                                     (OpVT (bitconvert
1037                                        (v16i32 immAllZerosV))))))]>,
1038                     EVEX_4V, EVEX_KZ;
1039   }
1040 }
1041 defm VPERMI2D  : avx512_perm_3src<0x76, "vpermi2d",  VR512, memopv16i32,
1042                                   i512mem, X86VPermiv3, v16i32, VK16WM>,
1043                  EVEX_V512, EVEX_CD8<32, CD8VF>;
1044 defm VPERMI2Q  : avx512_perm_3src<0x76, "vpermi2q",  VR512, memopv8i64,
1045                                   i512mem, X86VPermiv3, v8i64, VK8WM>,
1046                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
1047 defm VPERMI2PS : avx512_perm_3src<0x77, "vpermi2ps",  VR512, memopv16f32,
1048                                   i512mem, X86VPermiv3, v16f32, VK16WM>,
1049                  EVEX_V512, EVEX_CD8<32, CD8VF>;
1050 defm VPERMI2PD : avx512_perm_3src<0x77, "vpermi2pd",  VR512, memopv8f64,
1051                                   i512mem, X86VPermiv3, v8f64, VK8WM>,
1052                   EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
1053
1054 multiclass avx512_perm_table_3src<bits<8> opc, string Suffix, RegisterClass RC,
1055                           PatFrag mem_frag, X86MemOperand x86memop,
1056                           SDNode OpNode, ValueType OpVT, RegisterClass KRC,
1057                           ValueType MaskVT, RegisterClass MRC> :
1058         avx512_perm_3src<opc, "vpermt2"##Suffix, RC, mem_frag, x86memop, OpNode,
1059                          OpVT, KRC> {
1060   def : Pat<(OpVT (!cast<Intrinsic>("int_x86_avx512_mask_vpermt_"##Suffix##"_512")
1061                      VR512:$idx, VR512:$src1, VR512:$src2, -1)),
1062             (!cast<Instruction>(NAME#rr) VR512:$src1, VR512:$idx, VR512:$src2)>;
1063
1064   def : Pat<(OpVT (!cast<Intrinsic>("int_x86_avx512_mask_vpermt_"##Suffix##"_512")
1065                      VR512:$idx, VR512:$src1, VR512:$src2, MRC:$mask)),
1066             (!cast<Instruction>(NAME#rrk) VR512:$src1,
1067               (MaskVT (COPY_TO_REGCLASS MRC:$mask, KRC)), VR512:$idx, VR512:$src2)>;
1068 }
1069
1070 defm VPERMT2D  : avx512_perm_table_3src<0x7E, "d",  VR512, memopv16i32, i512mem,
1071                                X86VPermv3, v16i32, VK16WM, v16i1, GR16>,
1072                  EVEX_V512, EVEX_CD8<32, CD8VF>;
1073 defm VPERMT2Q  : avx512_perm_table_3src<0x7E, "q",  VR512, memopv8i64, i512mem,
1074                                X86VPermv3, v8i64, VK8WM, v8i1, GR8>,
1075                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
1076 defm VPERMT2PS : avx512_perm_table_3src<0x7F, "ps",  VR512, memopv16f32, i512mem,
1077                                X86VPermv3, v16f32, VK16WM, v16i1, GR16>,
1078                  EVEX_V512, EVEX_CD8<32, CD8VF>;
1079 defm VPERMT2PD : avx512_perm_table_3src<0x7F, "pd",  VR512, memopv8f64, i512mem,
1080                                X86VPermv3, v8f64, VK8WM, v8i1, GR8>,
1081                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
1082
1083 //===----------------------------------------------------------------------===//
1084 // AVX-512 - BLEND using mask
1085 //
1086 multiclass avx512_blendmask<bits<8> opc, string OpcodeStr,
1087                           RegisterClass KRC, RegisterClass RC,
1088                           X86MemOperand x86memop, PatFrag mem_frag,
1089                           SDNode OpNode, ValueType vt> {
1090   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
1091              (ins KRC:$mask, RC:$src1, RC:$src2),
1092              !strconcat(OpcodeStr,
1093              "\t{$src2, $src1, ${dst} {${mask}}|${dst} {${mask}}, $src1, $src2}"),
1094              [(set RC:$dst, (OpNode KRC:$mask, (vt RC:$src2),
1095                  (vt RC:$src1)))]>, EVEX_4V, EVEX_K;
1096   let mayLoad = 1 in
1097   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
1098              (ins KRC:$mask, RC:$src1, x86memop:$src2),
1099              !strconcat(OpcodeStr,
1100              "\t{$src2, $src1, ${dst} {${mask}}|${dst} {${mask}}, $src1, $src2}"),
1101              []>, EVEX_4V, EVEX_K;
1102 }
1103
1104 let ExeDomain = SSEPackedSingle in
1105 defm VBLENDMPSZ : avx512_blendmask<0x65, "vblendmps",
1106                               VK16WM, VR512, f512mem,
1107                               memopv16f32, vselect, v16f32>,
1108                               EVEX_CD8<32, CD8VF>, EVEX_V512;
1109 let ExeDomain = SSEPackedDouble in
1110 defm VBLENDMPDZ : avx512_blendmask<0x65, "vblendmpd",
1111                               VK8WM, VR512, f512mem,
1112                               memopv8f64, vselect, v8f64>,
1113                               VEX_W, EVEX_CD8<64, CD8VF>, EVEX_V512;
1114
1115 def : Pat<(v16f32 (int_x86_avx512_mask_blend_ps_512 (v16f32 VR512:$src1),
1116                  (v16f32 VR512:$src2), (i16 GR16:$mask))),
1117         (VBLENDMPSZrr (COPY_TO_REGCLASS GR16:$mask, VK16WM),
1118          VR512:$src1, VR512:$src2)>;
1119
1120 def : Pat<(v8f64 (int_x86_avx512_mask_blend_pd_512 (v8f64 VR512:$src1),
1121                  (v8f64 VR512:$src2), (i8 GR8:$mask))),
1122         (VBLENDMPDZrr (COPY_TO_REGCLASS GR8:$mask, VK8WM),
1123          VR512:$src1, VR512:$src2)>;
1124
1125 defm VPBLENDMDZ : avx512_blendmask<0x64, "vpblendmd",
1126                               VK16WM, VR512, f512mem,
1127                               memopv16i32, vselect, v16i32>,
1128                               EVEX_CD8<32, CD8VF>, EVEX_V512;
1129
1130 defm VPBLENDMQZ : avx512_blendmask<0x64, "vpblendmq",
1131                               VK8WM, VR512, f512mem,
1132                               memopv8i64, vselect, v8i64>,
1133                               VEX_W, EVEX_CD8<64, CD8VF>, EVEX_V512;
1134
1135 def : Pat<(v16i32 (int_x86_avx512_mask_blend_d_512 (v16i32 VR512:$src1),
1136                  (v16i32 VR512:$src2), (i16 GR16:$mask))),
1137         (VPBLENDMDZrr (COPY_TO_REGCLASS GR16:$mask, VK16),
1138          VR512:$src1, VR512:$src2)>;
1139
1140 def : Pat<(v8i64 (int_x86_avx512_mask_blend_q_512 (v8i64 VR512:$src1),
1141                  (v8i64 VR512:$src2), (i8 GR8:$mask))),
1142         (VPBLENDMQZrr (COPY_TO_REGCLASS GR8:$mask, VK8),
1143          VR512:$src1, VR512:$src2)>;
1144
1145 let Predicates = [HasAVX512] in {
1146 def : Pat<(v8f32 (vselect (v8i1 VK8WM:$mask), (v8f32 VR256X:$src1),
1147                             (v8f32 VR256X:$src2))),
1148             (EXTRACT_SUBREG
1149               (v16f32 (VBLENDMPSZrr (COPY_TO_REGCLASS VK8WM:$mask, VK16WM),
1150             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1151             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)))), sub_ymm)>;
1152
1153 def : Pat<(v8i32 (vselect (v8i1 VK8WM:$mask), (v8i32 VR256X:$src1),
1154                             (v8i32 VR256X:$src2))),
1155             (EXTRACT_SUBREG
1156                 (v16i32 (VPBLENDMDZrr (COPY_TO_REGCLASS VK8WM:$mask, VK16WM),
1157             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1158             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)))), sub_ymm)>;
1159 }
1160 //===----------------------------------------------------------------------===//
1161 // Compare Instructions
1162 //===----------------------------------------------------------------------===//
1163
1164 // avx512_cmp_scalar - AVX512 CMPSS and CMPSD
1165 multiclass avx512_cmp_scalar<RegisterClass RC, X86MemOperand x86memop,
1166                             Operand CC, SDNode OpNode, ValueType VT,
1167                             PatFrag ld_frag, string asm, string asm_alt> {
1168   def rr : AVX512Ii8<0xC2, MRMSrcReg,
1169                 (outs VK1:$dst), (ins RC:$src1, RC:$src2, CC:$cc), asm,
1170                 [(set VK1:$dst, (OpNode (VT RC:$src1), RC:$src2, imm:$cc))],
1171                 IIC_SSE_ALU_F32S_RR>, EVEX_4V;
1172   def rm : AVX512Ii8<0xC2, MRMSrcMem,
1173                 (outs VK1:$dst), (ins RC:$src1, x86memop:$src2, CC:$cc), asm,
1174                 [(set VK1:$dst, (OpNode (VT RC:$src1),
1175                 (ld_frag addr:$src2), imm:$cc))], IIC_SSE_ALU_F32P_RM>, EVEX_4V;
1176   let isAsmParserOnly = 1, hasSideEffects = 0 in {
1177     def rri_alt : AVX512Ii8<0xC2, MRMSrcReg,
1178                (outs VK1:$dst), (ins RC:$src1, RC:$src2, i8imm:$cc),
1179                asm_alt, [], IIC_SSE_ALU_F32S_RR>, EVEX_4V;
1180     def rmi_alt : AVX512Ii8<0xC2, MRMSrcMem,
1181                (outs VK1:$dst), (ins RC:$src1, x86memop:$src2, i8imm:$cc),
1182                asm_alt, [], IIC_SSE_ALU_F32P_RM>, EVEX_4V;
1183   }
1184 }
1185
1186 let Predicates = [HasAVX512] in {
1187 defm VCMPSSZ : avx512_cmp_scalar<FR32X, f32mem, AVXCC, X86cmpms, f32, loadf32,
1188                  "vcmp${cc}ss\t{$src2, $src1, $dst|$dst, $src1, $src2}",
1189                  "vcmpss\t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}">,
1190                  XS;
1191 defm VCMPSDZ : avx512_cmp_scalar<FR64X, f64mem, AVXCC, X86cmpms, f64, loadf64,
1192                  "vcmp${cc}sd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
1193                  "vcmpsd\t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}">,
1194                  XD, VEX_W;
1195 }
1196
1197 multiclass avx512_icmp_packed<bits<8> opc, string OpcodeStr, SDNode OpNode,
1198               X86VectorVTInfo _> {
1199   def rr : AVX512BI<opc, MRMSrcReg,
1200              (outs _.KRC:$dst), (ins _.RC:$src1, _.RC:$src2),
1201              !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1202              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2)))],
1203              IIC_SSE_ALU_F32P_RR>, EVEX_4V;
1204   let mayLoad = 1 in
1205   def rm : AVX512BI<opc, MRMSrcMem,
1206              (outs _.KRC:$dst), (ins _.RC:$src1, _.MemOp:$src2),
1207              !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1208              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1),
1209                                      (_.VT (bitconvert (_.LdFrag addr:$src2)))))],
1210              IIC_SSE_ALU_F32P_RM>, EVEX_4V;
1211   def rrk : AVX512BI<opc, MRMSrcReg,
1212               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.RC:$src2),
1213               !strconcat(OpcodeStr, "\t{$src2, $src1, $dst {${mask}}|",
1214                           "$dst {${mask}}, $src1, $src2}"),
1215               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1216                                    (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2))))],
1217               IIC_SSE_ALU_F32P_RR>, EVEX_4V, EVEX_K;
1218   let mayLoad = 1 in
1219   def rmk : AVX512BI<opc, MRMSrcMem,
1220               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.MemOp:$src2),
1221               !strconcat(OpcodeStr, "\t{$src2, $src1, $dst {${mask}}|",
1222                           "$dst {${mask}}, $src1, $src2}"),
1223               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1224                                    (OpNode (_.VT _.RC:$src1),
1225                                        (_.VT (bitconvert
1226                                               (_.LdFrag addr:$src2))))))],
1227               IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K;
1228 }
1229
1230 multiclass avx512_icmp_packed_rmb<bits<8> opc, string OpcodeStr, SDNode OpNode,
1231               X86VectorVTInfo _> :
1232            avx512_icmp_packed<opc, OpcodeStr, OpNode, _> {
1233   let mayLoad = 1 in {
1234   def rmb : AVX512BI<opc, MRMSrcMem,
1235               (outs _.KRC:$dst), (ins _.RC:$src1, _.ScalarMemOp:$src2),
1236               !strconcat(OpcodeStr, "\t{${src2}", _.BroadcastStr, ", $src1, $dst",
1237                                     "|$dst, $src1, ${src2}", _.BroadcastStr, "}"),
1238               [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1),
1239                               (X86VBroadcast (_.ScalarLdFrag addr:$src2))))],
1240               IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_B;
1241   def rmbk : AVX512BI<opc, MRMSrcMem,
1242                (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1,
1243                                        _.ScalarMemOp:$src2),
1244                !strconcat(OpcodeStr,
1245                           "\t{${src2}", _.BroadcastStr, ", $src1, $dst {${mask}}|",
1246                           "$dst {${mask}}, $src1, ${src2}", _.BroadcastStr, "}"),
1247                [(set _.KRC:$dst, (and _.KRCWM:$mask,
1248                                       (OpNode (_.VT _.RC:$src1),
1249                                         (X86VBroadcast
1250                                           (_.ScalarLdFrag addr:$src2)))))],
1251                IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K, EVEX_B;
1252   }
1253 }
1254
1255 multiclass avx512_icmp_packed_vl<bits<8> opc, string OpcodeStr, SDNode OpNode,
1256                                  AVX512VLVectorVTInfo VTInfo, Predicate prd> {
1257   let Predicates = [prd] in
1258   defm Z : avx512_icmp_packed<opc, OpcodeStr, OpNode, VTInfo.info512>,
1259            EVEX_V512;
1260
1261   let Predicates = [prd, HasVLX] in {
1262     defm Z256 : avx512_icmp_packed<opc, OpcodeStr, OpNode, VTInfo.info256>,
1263                 EVEX_V256;
1264     defm Z128 : avx512_icmp_packed<opc, OpcodeStr, OpNode, VTInfo.info128>,
1265                 EVEX_V128;
1266   }
1267 }
1268
1269 multiclass avx512_icmp_packed_rmb_vl<bits<8> opc, string OpcodeStr,
1270                                   SDNode OpNode, AVX512VLVectorVTInfo VTInfo,
1271                                   Predicate prd> {
1272   let Predicates = [prd] in
1273   defm Z : avx512_icmp_packed_rmb<opc, OpcodeStr, OpNode, VTInfo.info512>,
1274            EVEX_V512;
1275
1276   let Predicates = [prd, HasVLX] in {
1277     defm Z256 : avx512_icmp_packed_rmb<opc, OpcodeStr, OpNode, VTInfo.info256>,
1278                 EVEX_V256;
1279     defm Z128 : avx512_icmp_packed_rmb<opc, OpcodeStr, OpNode, VTInfo.info128>,
1280                 EVEX_V128;
1281   }
1282 }
1283
1284 defm VPCMPEQB : avx512_icmp_packed_vl<0x74, "vpcmpeqb", X86pcmpeqm,
1285                       avx512vl_i8_info, HasBWI>,
1286                 EVEX_CD8<8, CD8VF>;
1287
1288 defm VPCMPEQW : avx512_icmp_packed_vl<0x75, "vpcmpeqw", X86pcmpeqm,
1289                       avx512vl_i16_info, HasBWI>,
1290                 EVEX_CD8<16, CD8VF>;
1291
1292 defm VPCMPEQD : avx512_icmp_packed_rmb_vl<0x76, "vpcmpeqd", X86pcmpeqm,
1293                       avx512vl_i32_info, HasAVX512>,
1294                 EVEX_CD8<32, CD8VF>;
1295
1296 defm VPCMPEQQ : avx512_icmp_packed_rmb_vl<0x29, "vpcmpeqq", X86pcmpeqm,
1297                       avx512vl_i64_info, HasAVX512>,
1298                 T8PD, VEX_W, EVEX_CD8<64, CD8VF>;
1299
1300 defm VPCMPGTB : avx512_icmp_packed_vl<0x64, "vpcmpgtb", X86pcmpgtm,
1301                       avx512vl_i8_info, HasBWI>,
1302                 EVEX_CD8<8, CD8VF>;
1303
1304 defm VPCMPGTW : avx512_icmp_packed_vl<0x65, "vpcmpgtw", X86pcmpgtm,
1305                       avx512vl_i16_info, HasBWI>,
1306                 EVEX_CD8<16, CD8VF>;
1307
1308 defm VPCMPGTD : avx512_icmp_packed_rmb_vl<0x66, "vpcmpgtd", X86pcmpgtm,
1309                       avx512vl_i32_info, HasAVX512>,
1310                 EVEX_CD8<32, CD8VF>;
1311
1312 defm VPCMPGTQ : avx512_icmp_packed_rmb_vl<0x37, "vpcmpgtq", X86pcmpgtm,
1313                       avx512vl_i64_info, HasAVX512>,
1314                 T8PD, VEX_W, EVEX_CD8<64, CD8VF>;
1315
1316 def : Pat<(v8i1 (X86pcmpgtm (v8i32 VR256X:$src1), (v8i32 VR256X:$src2))),
1317             (COPY_TO_REGCLASS (VPCMPGTDZrr
1318             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1319             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm))), VK8)>;
1320
1321 def : Pat<(v8i1 (X86pcmpeqm (v8i32 VR256X:$src1), (v8i32 VR256X:$src2))),
1322             (COPY_TO_REGCLASS (VPCMPEQDZrr
1323             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1324             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm))), VK8)>;
1325
1326 multiclass avx512_icmp_cc<bits<8> opc, string Suffix, SDNode OpNode,
1327                           X86VectorVTInfo _> {
1328   def rri : AVX512AIi8<opc, MRMSrcReg,
1329              (outs _.KRC:$dst), (ins _.RC:$src1, _.RC:$src2, AVXCC:$cc),
1330              !strconcat("vpcmp${cc}", Suffix,
1331                         "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1332              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2),
1333                                        imm:$cc))],
1334              IIC_SSE_ALU_F32P_RR>, EVEX_4V;
1335   let mayLoad = 1 in
1336   def rmi : AVX512AIi8<opc, MRMSrcMem,
1337              (outs _.KRC:$dst), (ins _.RC:$src1, _.MemOp:$src2, AVXCC:$cc),
1338              !strconcat("vpcmp${cc}", Suffix,
1339                         "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1340              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1),
1341                               (_.VT (bitconvert (_.LdFrag addr:$src2))),
1342                               imm:$cc))],
1343              IIC_SSE_ALU_F32P_RM>, EVEX_4V;
1344   def rrik : AVX512AIi8<opc, MRMSrcReg,
1345               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.RC:$src2,
1346                                       AVXCC:$cc),
1347               !strconcat("vpcmp${cc}", Suffix,
1348                          "\t{$src2, $src1, $dst {${mask}}|",
1349                          "$dst {${mask}}, $src1, $src2}"),
1350               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1351                                   (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2),
1352                                           imm:$cc)))],
1353               IIC_SSE_ALU_F32P_RR>, EVEX_4V, EVEX_K;
1354   let mayLoad = 1 in
1355   def rmik : AVX512AIi8<opc, MRMSrcMem,
1356               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.MemOp:$src2,
1357                                     AVXCC:$cc),
1358               !strconcat("vpcmp${cc}", Suffix,
1359                          "\t{$src2, $src1, $dst {${mask}}|",
1360                          "$dst {${mask}}, $src1, $src2}"),
1361               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1362                                    (OpNode (_.VT _.RC:$src1),
1363                                       (_.VT (bitconvert (_.LdFrag addr:$src2))),
1364                                       imm:$cc)))],
1365               IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K;
1366
1367   // Accept explicit immediate argument form instead of comparison code.
1368   let isAsmParserOnly = 1, hasSideEffects = 0 in {
1369     def rri_alt : AVX512AIi8<opc, MRMSrcReg,
1370                (outs _.KRC:$dst), (ins _.RC:$src1, _.RC:$src2, i8imm:$cc),
1371                !strconcat("vpcmp", Suffix, "\t{$cc, $src2, $src1, $dst|",
1372                           "$dst, $src1, $src2, $cc}"),
1373                [], IIC_SSE_ALU_F32P_RR>, EVEX_4V;
1374     def rmi_alt : AVX512AIi8<opc, MRMSrcMem,
1375                (outs _.KRC:$dst), (ins _.RC:$src1, _.MemOp:$src2, i8imm:$cc),
1376                !strconcat("vpcmp", Suffix, "\t{$cc, $src2, $src1, $dst|",
1377                           "$dst, $src1, $src2, $cc}"),
1378                [], IIC_SSE_ALU_F32P_RM>, EVEX_4V;
1379     def rrik_alt : AVX512AIi8<opc, MRMSrcReg,
1380                (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.RC:$src2,
1381                                        i8imm:$cc),
1382                !strconcat("vpcmp", Suffix,
1383                           "\t{$cc, $src2, $src1, $dst {${mask}}|",
1384                           "$dst {${mask}}, $src1, $src2, $cc}"),
1385                [], IIC_SSE_ALU_F32P_RR>, EVEX_4V, EVEX_K;
1386     def rmik_alt : AVX512AIi8<opc, MRMSrcMem,
1387                (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.MemOp:$src2,
1388                                        i8imm:$cc),
1389                !strconcat("vpcmp", Suffix,
1390                           "\t{$cc, $src2, $src1, $dst {${mask}}|",
1391                           "$dst {${mask}}, $src1, $src2, $cc}"),
1392                [], IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K;
1393   }
1394 }
1395
1396 multiclass avx512_icmp_cc_rmb<bits<8> opc, string Suffix, SDNode OpNode,
1397                               X86VectorVTInfo _> :
1398            avx512_icmp_cc<opc, Suffix, OpNode, _> {
1399   let mayLoad = 1 in {
1400   def rmib : AVX512AIi8<opc, MRMSrcMem,
1401              (outs _.KRC:$dst), (ins _.RC:$src1, _.ScalarMemOp:$src2,
1402                                      AVXCC:$cc),
1403              !strconcat("vpcmp${cc}", Suffix,
1404                         "\t{${src2}", _.BroadcastStr, ", $src1, $dst|",
1405                         "$dst, $src1, ${src2}", _.BroadcastStr, "}"),
1406              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1),
1407                                (X86VBroadcast (_.ScalarLdFrag addr:$src2)),
1408                                imm:$cc))],
1409              IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_B;
1410   def rmibk : AVX512AIi8<opc, MRMSrcMem,
1411               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1,
1412                                        _.ScalarMemOp:$src2, AVXCC:$cc),
1413               !strconcat("vpcmp${cc}", Suffix,
1414                        "\t{${src2}", _.BroadcastStr, ", $src1, $dst {${mask}}|",
1415                        "$dst {${mask}}, $src1, ${src2}", _.BroadcastStr, "}"),
1416               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1417                                   (OpNode (_.VT _.RC:$src1),
1418                                     (X86VBroadcast (_.ScalarLdFrag addr:$src2)),
1419                                     imm:$cc)))],
1420               IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K, EVEX_B;
1421   }
1422
1423   // Accept explicit immediate argument form instead of comparison code.
1424   let isAsmParserOnly = 1, hasSideEffects = 0 in {
1425     def rmib_alt : AVX512AIi8<opc, MRMSrcMem,
1426                (outs _.KRC:$dst), (ins _.RC:$src1, _.ScalarMemOp:$src2,
1427                                        i8imm:$cc),
1428                !strconcat("vpcmp", Suffix,
1429                    "\t{$cc, ${src2}", _.BroadcastStr, ", $src1, $dst|",
1430                    "$dst, $src1, ${src2}", _.BroadcastStr, ", $cc}"),
1431                [], IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_B;
1432     def rmibk_alt : AVX512AIi8<opc, MRMSrcMem,
1433                (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1,
1434                                        _.ScalarMemOp:$src2, i8imm:$cc),
1435                !strconcat("vpcmp", Suffix,
1436                   "\t{$cc, ${src2}", _.BroadcastStr, ", $src1, $dst {${mask}}|",
1437                   "$dst {${mask}}, $src1, ${src2}", _.BroadcastStr, ", $cc}"),
1438                [], IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K, EVEX_B;
1439   }
1440 }
1441
1442 multiclass avx512_icmp_cc_vl<bits<8> opc, string Suffix, SDNode OpNode,
1443                              AVX512VLVectorVTInfo VTInfo, Predicate prd> {
1444   let Predicates = [prd] in
1445   defm Z : avx512_icmp_cc<opc, Suffix, OpNode, VTInfo.info512>, EVEX_V512;
1446
1447   let Predicates = [prd, HasVLX] in {
1448     defm Z256 : avx512_icmp_cc<opc, Suffix, OpNode, VTInfo.info256>, EVEX_V256;
1449     defm Z128 : avx512_icmp_cc<opc, Suffix, OpNode, VTInfo.info128>, EVEX_V128;
1450   }
1451 }
1452
1453 multiclass avx512_icmp_cc_rmb_vl<bits<8> opc, string Suffix, SDNode OpNode,
1454                                 AVX512VLVectorVTInfo VTInfo, Predicate prd> {
1455   let Predicates = [prd] in
1456   defm Z : avx512_icmp_cc_rmb<opc, Suffix, OpNode, VTInfo.info512>,
1457            EVEX_V512;
1458
1459   let Predicates = [prd, HasVLX] in {
1460     defm Z256 : avx512_icmp_cc_rmb<opc, Suffix, OpNode, VTInfo.info256>,
1461                 EVEX_V256;
1462     defm Z128 : avx512_icmp_cc_rmb<opc, Suffix, OpNode, VTInfo.info128>,
1463                 EVEX_V128;
1464   }
1465 }
1466
1467 defm VPCMPB : avx512_icmp_cc_vl<0x3F, "b", X86cmpm, avx512vl_i8_info,
1468                                 HasBWI>, EVEX_CD8<8, CD8VF>;
1469 defm VPCMPUB : avx512_icmp_cc_vl<0x3E, "ub", X86cmpmu, avx512vl_i8_info,
1470                                  HasBWI>, EVEX_CD8<8, CD8VF>;
1471
1472 defm VPCMPW : avx512_icmp_cc_vl<0x3F, "w", X86cmpm, avx512vl_i16_info,
1473                                 HasBWI>, VEX_W, EVEX_CD8<16, CD8VF>;
1474 defm VPCMPUW : avx512_icmp_cc_vl<0x3E, "uw", X86cmpmu, avx512vl_i16_info,
1475                                  HasBWI>, VEX_W, EVEX_CD8<16, CD8VF>;
1476
1477 defm VPCMPD : avx512_icmp_cc_rmb_vl<0x1F, "d", X86cmpm, avx512vl_i32_info,
1478                                     HasAVX512>, EVEX_CD8<32, CD8VF>;
1479 defm VPCMPUD : avx512_icmp_cc_rmb_vl<0x1E, "ud", X86cmpmu, avx512vl_i32_info,
1480                                      HasAVX512>, EVEX_CD8<32, CD8VF>;
1481
1482 defm VPCMPQ : avx512_icmp_cc_rmb_vl<0x1F, "q", X86cmpm, avx512vl_i64_info,
1483                                     HasAVX512>, VEX_W, EVEX_CD8<64, CD8VF>;
1484 defm VPCMPUQ : avx512_icmp_cc_rmb_vl<0x1E, "uq", X86cmpmu, avx512vl_i64_info,
1485                                      HasAVX512>, VEX_W, EVEX_CD8<64, CD8VF>;
1486
1487 // avx512_cmp_packed - compare packed instructions
1488 multiclass avx512_cmp_packed<RegisterClass KRC, RegisterClass RC,
1489                            X86MemOperand x86memop, ValueType vt,
1490                            string suffix, Domain d> {
1491   def rri : AVX512PIi8<0xC2, MRMSrcReg,
1492              (outs KRC:$dst), (ins RC:$src1, RC:$src2, AVXCC:$cc),
1493              !strconcat("vcmp${cc}", suffix,
1494                         "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1495              [(set KRC:$dst, (X86cmpm (vt RC:$src1), (vt RC:$src2), imm:$cc))], d>;
1496   def rrib: AVX512PIi8<0xC2, MRMSrcReg,
1497              (outs KRC:$dst), (ins RC:$src1, RC:$src2, AVXCC:$cc),
1498      !strconcat("vcmp${cc}", suffix,
1499                 "\t{{sae}, $src2, $src1, $dst|$dst, $src1, $src2, {sae}}"),
1500                 [], d>, EVEX_B;
1501   def rmi : AVX512PIi8<0xC2, MRMSrcMem,
1502              (outs KRC:$dst), (ins RC:$src1, x86memop:$src2, AVXCC:$cc),
1503               !strconcat("vcmp${cc}", suffix,
1504                          "\t{$src2, $src1, $dst|$dst, $src1, $src2, $cc}"),
1505              [(set KRC:$dst,
1506               (X86cmpm (vt RC:$src1), (memop addr:$src2), imm:$cc))], d>;
1507
1508   // Accept explicit immediate argument form instead of comparison code.
1509   let isAsmParserOnly = 1, hasSideEffects = 0 in {
1510     def rri_alt : AVX512PIi8<0xC2, MRMSrcReg,
1511                (outs KRC:$dst), (ins RC:$src1, RC:$src2, i8imm:$cc),
1512               !strconcat("vcmp", suffix,
1513                         "\t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}"), [], d>;
1514     def rmi_alt : AVX512PIi8<0xC2, MRMSrcMem,
1515                (outs KRC:$dst), (ins RC:$src1, x86memop:$src2, i8imm:$cc),
1516               !strconcat("vcmp", suffix,
1517                         "\t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}"), [], d>;
1518   }
1519 }
1520
1521 defm VCMPPSZ : avx512_cmp_packed<VK16, VR512, f512mem, v16f32,
1522                "ps", SSEPackedSingle>, PS, EVEX_4V, EVEX_V512,
1523                EVEX_CD8<32, CD8VF>;
1524 defm VCMPPDZ : avx512_cmp_packed<VK8, VR512, f512mem, v8f64,
1525                "pd", SSEPackedDouble>, PD, EVEX_4V, VEX_W, EVEX_V512,
1526                EVEX_CD8<64, CD8VF>;
1527
1528 def : Pat<(v8i1 (X86cmpm (v8f32 VR256X:$src1), (v8f32 VR256X:$src2), imm:$cc)),
1529           (COPY_TO_REGCLASS (VCMPPSZrri
1530             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1531             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1532             imm:$cc), VK8)>;
1533 def : Pat<(v8i1 (X86cmpm (v8i32 VR256X:$src1), (v8i32 VR256X:$src2), imm:$cc)),
1534           (COPY_TO_REGCLASS (VPCMPDZrri
1535             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1536             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1537             imm:$cc), VK8)>;
1538 def : Pat<(v8i1 (X86cmpmu (v8i32 VR256X:$src1), (v8i32 VR256X:$src2), imm:$cc)),
1539           (COPY_TO_REGCLASS (VPCMPUDZrri
1540             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1541             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1542             imm:$cc), VK8)>;
1543
1544 def : Pat<(i16 (int_x86_avx512_mask_cmp_ps_512 (v16f32 VR512:$src1),
1545                 (v16f32 VR512:$src2), imm:$cc, (i16 -1),
1546                  FROUND_NO_EXC)),
1547           (COPY_TO_REGCLASS (VCMPPSZrrib VR512:$src1, VR512:$src2,
1548                              (I8Imm imm:$cc)), GR16)>;
1549
1550 def : Pat<(i8 (int_x86_avx512_mask_cmp_pd_512 (v8f64 VR512:$src1),
1551                 (v8f64 VR512:$src2), imm:$cc, (i8 -1),
1552                  FROUND_NO_EXC)),
1553           (COPY_TO_REGCLASS (VCMPPDZrrib VR512:$src1, VR512:$src2,
1554                              (I8Imm imm:$cc)), GR8)>;
1555
1556 def : Pat<(i16 (int_x86_avx512_mask_cmp_ps_512 (v16f32 VR512:$src1),
1557                 (v16f32 VR512:$src2), imm:$cc, (i16 -1),
1558                 FROUND_CURRENT)),
1559           (COPY_TO_REGCLASS (VCMPPSZrri VR512:$src1, VR512:$src2,
1560                              (I8Imm imm:$cc)), GR16)>;
1561
1562 def : Pat<(i8 (int_x86_avx512_mask_cmp_pd_512 (v8f64 VR512:$src1),
1563                 (v8f64 VR512:$src2), imm:$cc, (i8 -1),
1564                  FROUND_CURRENT)),
1565           (COPY_TO_REGCLASS (VCMPPDZrri VR512:$src1, VR512:$src2,
1566                              (I8Imm imm:$cc)), GR8)>;
1567
1568 // Mask register copy, including
1569 // - copy between mask registers
1570 // - load/store mask registers
1571 // - copy from GPR to mask register and vice versa
1572 //
1573 multiclass avx512_mask_mov<bits<8> opc_kk, bits<8> opc_km, bits<8> opc_mk,
1574                          string OpcodeStr, RegisterClass KRC,
1575                          ValueType vvt, ValueType ivt, X86MemOperand x86memop> {
1576   let hasSideEffects = 0 in {
1577     def kk : I<opc_kk, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src),
1578                !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"), []>;
1579     let mayLoad = 1 in
1580     def km : I<opc_km, MRMSrcMem, (outs KRC:$dst), (ins x86memop:$src),
1581                !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
1582                [(set KRC:$dst, (vvt (bitconvert (ivt (load addr:$src)))))]>;
1583     let mayStore = 1 in
1584     def mk : I<opc_mk, MRMDestMem, (outs), (ins x86memop:$dst, KRC:$src),
1585                !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"), []>;
1586   }
1587 }
1588
1589 multiclass avx512_mask_mov_gpr<bits<8> opc_kr, bits<8> opc_rk,
1590                              string OpcodeStr,
1591                              RegisterClass KRC, RegisterClass GRC> {
1592   let hasSideEffects = 0 in {
1593     def kr : I<opc_kr, MRMSrcReg, (outs KRC:$dst), (ins GRC:$src),
1594                !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"), []>;
1595     def rk : I<opc_rk, MRMSrcReg, (outs GRC:$dst), (ins KRC:$src),
1596                !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"), []>;
1597   }
1598 }
1599
1600 let Predicates = [HasDQI] in
1601   defm KMOVB : avx512_mask_mov<0x90, 0x90, 0x91, "kmovb", VK8, v8i1, i8,
1602                                i8mem>,
1603                avx512_mask_mov_gpr<0x92, 0x93, "kmovb", VK8, GR32>,
1604                VEX, PD;
1605
1606 let Predicates = [HasAVX512] in
1607   defm KMOVW : avx512_mask_mov<0x90, 0x90, 0x91, "kmovw", VK16, v16i1, i16,
1608                                i16mem>,
1609                avx512_mask_mov_gpr<0x92, 0x93, "kmovw", VK16, GR32>,
1610                VEX, PS;
1611
1612 let Predicates = [HasBWI] in {
1613   defm KMOVD : avx512_mask_mov<0x90, 0x90, 0x91, "kmovd", VK32, v32i1, i32,
1614                                i32mem>, VEX, PD, VEX_W;
1615   defm KMOVD : avx512_mask_mov_gpr<0x92, 0x93, "kmovd", VK32, GR32>,
1616                VEX, XD;
1617 }
1618
1619 let Predicates = [HasBWI] in {
1620   defm KMOVQ : avx512_mask_mov<0x90, 0x90, 0x91, "kmovq", VK64, v64i1, i64,
1621                                i64mem>, VEX, PS, VEX_W;
1622   defm KMOVQ : avx512_mask_mov_gpr<0x92, 0x93, "kmovq", VK64, GR64>,
1623                VEX, XD, VEX_W;
1624 }
1625
1626 // GR from/to mask register
1627 let Predicates = [HasDQI] in {
1628   def : Pat<(v8i1 (bitconvert (i8 GR8:$src))),
1629             (KMOVBkr (SUBREG_TO_REG (i32 0), GR8:$src, sub_8bit))>;
1630   def : Pat<(i8 (bitconvert (v8i1 VK8:$src))),
1631             (EXTRACT_SUBREG (KMOVBrk VK8:$src), sub_8bit)>;
1632 }
1633 let Predicates = [HasAVX512] in {
1634   def : Pat<(v16i1 (bitconvert (i16 GR16:$src))),
1635             (KMOVWkr (SUBREG_TO_REG (i32 0), GR16:$src, sub_16bit))>;
1636   def : Pat<(i16 (bitconvert (v16i1 VK16:$src))),
1637             (EXTRACT_SUBREG (KMOVWrk VK16:$src), sub_16bit)>;
1638 }
1639 let Predicates = [HasBWI] in {
1640   def : Pat<(v32i1 (bitconvert (i32 GR32:$src))), (KMOVDkr GR32:$src)>;
1641   def : Pat<(i32 (bitconvert (v32i1 VK32:$src))), (KMOVDrk VK32:$src)>;
1642 }
1643 let Predicates = [HasBWI] in {
1644   def : Pat<(v64i1 (bitconvert (i64 GR64:$src))), (KMOVQkr GR64:$src)>;
1645   def : Pat<(i64 (bitconvert (v64i1 VK64:$src))), (KMOVQrk VK64:$src)>;
1646 }
1647
1648 // Load/store kreg
1649 let Predicates = [HasDQI] in {
1650   def : Pat<(store (i8 (bitconvert (v8i1 VK8:$src))), addr:$dst),
1651             (KMOVBmk addr:$dst, VK8:$src)>;
1652 }
1653 let Predicates = [HasAVX512] in {
1654   def : Pat<(store (i16 (bitconvert (v16i1 VK16:$src))), addr:$dst),
1655             (KMOVWmk addr:$dst, VK16:$src)>;
1656   def : Pat<(store (i8 (bitconvert (v8i1 VK8:$src))), addr:$dst),
1657             (KMOVWmk addr:$dst, (COPY_TO_REGCLASS VK8:$src, VK16))>;
1658   def : Pat<(i1 (load addr:$src)),
1659             (COPY_TO_REGCLASS (KMOVWkm addr:$src), VK1)>;
1660   def : Pat<(v8i1 (bitconvert (i8 (load addr:$src)))),
1661             (COPY_TO_REGCLASS (KMOVWkm addr:$src), VK8)>;
1662 }
1663 let Predicates = [HasBWI] in {
1664   def : Pat<(store (i32 (bitconvert (v32i1 VK32:$src))), addr:$dst),
1665             (KMOVDmk addr:$dst, VK32:$src)>;
1666 }
1667 let Predicates = [HasBWI] in {
1668   def : Pat<(store (i64 (bitconvert (v64i1 VK64:$src))), addr:$dst),
1669             (KMOVQmk addr:$dst, VK64:$src)>;
1670 }
1671
1672 let Predicates = [HasAVX512] in {
1673   def : Pat<(i1 (trunc (i64 GR64:$src))),
1674             (COPY_TO_REGCLASS (KMOVWkr (AND32ri (EXTRACT_SUBREG $src, sub_32bit),
1675                                         (i32 1))), VK1)>;
1676
1677   def : Pat<(i1 (trunc (i32 GR32:$src))),
1678             (COPY_TO_REGCLASS (KMOVWkr (AND32ri $src, (i32 1))), VK1)>;
1679
1680   def : Pat<(i1 (trunc (i8 GR8:$src))),
1681        (COPY_TO_REGCLASS
1682         (KMOVWkr (AND32ri (SUBREG_TO_REG (i32 0), GR8:$src, sub_8bit), (i32 1))),
1683        VK1)>;
1684   def : Pat<(i1 (trunc (i16 GR16:$src))),
1685        (COPY_TO_REGCLASS
1686         (KMOVWkr (AND32ri (SUBREG_TO_REG (i32 0), $src, sub_16bit), (i32 1))),
1687        VK1)>;
1688
1689   def : Pat<(i32 (zext VK1:$src)),
1690             (AND32ri (KMOVWrk (COPY_TO_REGCLASS VK1:$src, VK16)), (i32 1))>;
1691   def : Pat<(i8 (zext VK1:$src)),
1692             (EXTRACT_SUBREG
1693              (AND32ri (KMOVWrk
1694                        (COPY_TO_REGCLASS VK1:$src, VK16)), (i32 1)), sub_8bit)>;
1695   def : Pat<(i64 (zext VK1:$src)),
1696             (AND64ri8 (SUBREG_TO_REG (i64 0),
1697              (KMOVWrk (COPY_TO_REGCLASS VK1:$src, VK16)), sub_32bit), (i64 1))>;
1698   def : Pat<(i16 (zext VK1:$src)),
1699             (EXTRACT_SUBREG
1700              (AND32ri (KMOVWrk (COPY_TO_REGCLASS VK1:$src, VK16)), (i32 1)),
1701               sub_16bit)>;
1702   def : Pat<(v16i1 (scalar_to_vector VK1:$src)),
1703             (COPY_TO_REGCLASS VK1:$src, VK16)>;
1704   def : Pat<(v8i1 (scalar_to_vector VK1:$src)),
1705             (COPY_TO_REGCLASS VK1:$src, VK8)>;
1706 }
1707 let Predicates = [HasBWI] in {
1708   def : Pat<(v32i1 (scalar_to_vector VK1:$src)),
1709             (COPY_TO_REGCLASS VK1:$src, VK32)>;
1710   def : Pat<(v64i1 (scalar_to_vector VK1:$src)),
1711             (COPY_TO_REGCLASS VK1:$src, VK64)>;
1712 }
1713
1714
1715 // With AVX-512 only, 8-bit mask is promoted to 16-bit mask.
1716 let Predicates = [HasAVX512] in {
1717   // GR from/to 8-bit mask without native support
1718   def : Pat<(v8i1 (bitconvert (i8 GR8:$src))),
1719             (COPY_TO_REGCLASS
1720               (KMOVWkr (SUBREG_TO_REG (i32 0), GR8:$src, sub_8bit)),
1721               VK8)>;
1722   def : Pat<(i8 (bitconvert (v8i1 VK8:$src))),
1723             (EXTRACT_SUBREG
1724               (KMOVWrk (COPY_TO_REGCLASS VK8:$src, VK16)),
1725               sub_8bit)>;
1726
1727   def : Pat<(i1 (X86Vextract VK16:$src, (iPTR 0))),
1728             (COPY_TO_REGCLASS VK16:$src, VK1)>;
1729   def : Pat<(i1 (X86Vextract VK8:$src, (iPTR 0))),
1730             (COPY_TO_REGCLASS VK8:$src, VK1)>;
1731 }
1732 let Predicates = [HasBWI] in {
1733   def : Pat<(i1 (X86Vextract VK32:$src, (iPTR 0))),
1734             (COPY_TO_REGCLASS VK32:$src, VK1)>;
1735   def : Pat<(i1 (X86Vextract VK64:$src, (iPTR 0))),
1736             (COPY_TO_REGCLASS VK64:$src, VK1)>;
1737 }
1738
1739 // Mask unary operation
1740 // - KNOT
1741 multiclass avx512_mask_unop<bits<8> opc, string OpcodeStr,
1742                             RegisterClass KRC, SDPatternOperator OpNode,
1743                             Predicate prd> {
1744   let Predicates = [prd] in
1745     def rr : I<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src),
1746                !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
1747                [(set KRC:$dst, (OpNode KRC:$src))]>;
1748 }
1749
1750 multiclass avx512_mask_unop_all<bits<8> opc, string OpcodeStr,
1751                                 SDPatternOperator OpNode> {
1752   defm B : avx512_mask_unop<opc, !strconcat(OpcodeStr, "b"), VK8, OpNode,
1753                             HasDQI>, VEX, PD;
1754   defm W : avx512_mask_unop<opc, !strconcat(OpcodeStr, "w"), VK16, OpNode,
1755                             HasAVX512>, VEX, PS;
1756   defm D : avx512_mask_unop<opc, !strconcat(OpcodeStr, "d"), VK32, OpNode,
1757                             HasBWI>, VEX, PD, VEX_W;
1758   defm Q : avx512_mask_unop<opc, !strconcat(OpcodeStr, "q"), VK64, OpNode,
1759                             HasBWI>, VEX, PS, VEX_W;
1760 }
1761
1762 defm KNOT : avx512_mask_unop_all<0x44, "knot", not>;
1763
1764 multiclass avx512_mask_unop_int<string IntName, string InstName> {
1765   let Predicates = [HasAVX512] in
1766     def : Pat<(!cast<Intrinsic>("int_x86_avx512_"##IntName##"_w")
1767                 (i16 GR16:$src)),
1768               (COPY_TO_REGCLASS (!cast<Instruction>(InstName##"Wrr")
1769               (v16i1 (COPY_TO_REGCLASS GR16:$src, VK16))), GR16)>;
1770 }
1771 defm : avx512_mask_unop_int<"knot", "KNOT">;
1772
1773 let Predicates = [HasDQI] in
1774 def : Pat<(xor VK8:$src1, (v8i1 immAllOnesV)), (KNOTBrr VK8:$src1)>;
1775 let Predicates = [HasAVX512] in
1776 def : Pat<(xor VK16:$src1, (v16i1 immAllOnesV)), (KNOTWrr VK16:$src1)>;
1777 let Predicates = [HasBWI] in
1778 def : Pat<(xor VK32:$src1, (v32i1 immAllOnesV)), (KNOTDrr VK32:$src1)>;
1779 let Predicates = [HasBWI] in
1780 def : Pat<(xor VK64:$src1, (v64i1 immAllOnesV)), (KNOTQrr VK64:$src1)>;
1781
1782 // KNL does not support KMOVB, 8-bit mask is promoted to 16-bit
1783 let Predicates = [HasAVX512] in {
1784 def : Pat<(xor VK8:$src1,  (v8i1 immAllOnesV)),
1785           (COPY_TO_REGCLASS (KNOTWrr (COPY_TO_REGCLASS VK8:$src1, VK16)), VK8)>;
1786
1787 def : Pat<(not VK8:$src),
1788           (COPY_TO_REGCLASS
1789             (KNOTWrr (COPY_TO_REGCLASS VK8:$src, VK16)), VK8)>;
1790 }
1791
1792 // Mask binary operation
1793 // - KAND, KANDN, KOR, KXNOR, KXOR
1794 multiclass avx512_mask_binop<bits<8> opc, string OpcodeStr,
1795                            RegisterClass KRC, SDPatternOperator OpNode,
1796                            Predicate prd> {
1797   let Predicates = [prd] in
1798     def rr : I<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src1, KRC:$src2),
1799                !strconcat(OpcodeStr,
1800                           "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1801                [(set KRC:$dst, (OpNode KRC:$src1, KRC:$src2))]>;
1802 }
1803
1804 multiclass avx512_mask_binop_all<bits<8> opc, string OpcodeStr,
1805                                SDPatternOperator OpNode> {
1806   defm B : avx512_mask_binop<opc, !strconcat(OpcodeStr, "b"), VK8, OpNode,
1807                              HasDQI>, VEX_4V, VEX_L, PD;
1808   defm W : avx512_mask_binop<opc, !strconcat(OpcodeStr, "w"), VK16, OpNode,
1809                              HasAVX512>, VEX_4V, VEX_L, PS;
1810   defm D : avx512_mask_binop<opc, !strconcat(OpcodeStr, "d"), VK32, OpNode,
1811                              HasBWI>, VEX_4V, VEX_L, VEX_W, PD;
1812   defm Q : avx512_mask_binop<opc, !strconcat(OpcodeStr, "q"), VK64, OpNode,
1813                              HasBWI>, VEX_4V, VEX_L, VEX_W, PS;
1814 }
1815
1816 def andn : PatFrag<(ops node:$i0, node:$i1), (and (not node:$i0), node:$i1)>;
1817 def xnor : PatFrag<(ops node:$i0, node:$i1), (not (xor node:$i0, node:$i1))>;
1818
1819 let isCommutable = 1 in {
1820   defm KAND  : avx512_mask_binop_all<0x41, "kand",  and>;
1821   defm KOR   : avx512_mask_binop_all<0x45, "kor",   or>;
1822   defm KXNOR : avx512_mask_binop_all<0x46, "kxnor", xnor>;
1823   defm KXOR  : avx512_mask_binop_all<0x47, "kxor",  xor>;
1824 }
1825 let isCommutable = 0 in
1826   defm KANDN : avx512_mask_binop_all<0x42, "kandn", andn>;
1827
1828 def : Pat<(xor VK1:$src1, VK1:$src2),
1829      (COPY_TO_REGCLASS (KXORWrr (COPY_TO_REGCLASS VK1:$src1, VK16),
1830                                 (COPY_TO_REGCLASS VK1:$src2, VK16)), VK1)>;
1831
1832 def : Pat<(or VK1:$src1, VK1:$src2),
1833      (COPY_TO_REGCLASS (KORWrr (COPY_TO_REGCLASS VK1:$src1, VK16),
1834                                (COPY_TO_REGCLASS VK1:$src2, VK16)), VK1)>;
1835
1836 def : Pat<(and VK1:$src1, VK1:$src2),
1837      (COPY_TO_REGCLASS (KANDWrr (COPY_TO_REGCLASS VK1:$src1, VK16),
1838                                 (COPY_TO_REGCLASS VK1:$src2, VK16)), VK1)>;
1839
1840 multiclass avx512_mask_binop_int<string IntName, string InstName> {
1841   let Predicates = [HasAVX512] in
1842     def : Pat<(!cast<Intrinsic>("int_x86_avx512_"##IntName##"_w")
1843                 (i16 GR16:$src1), (i16 GR16:$src2)),
1844               (COPY_TO_REGCLASS (!cast<Instruction>(InstName##"Wrr")
1845               (v16i1 (COPY_TO_REGCLASS GR16:$src1, VK16)),
1846               (v16i1 (COPY_TO_REGCLASS GR16:$src2, VK16))), GR16)>;
1847 }
1848
1849 defm : avx512_mask_binop_int<"kand",  "KAND">;
1850 defm : avx512_mask_binop_int<"kandn", "KANDN">;
1851 defm : avx512_mask_binop_int<"kor",   "KOR">;
1852 defm : avx512_mask_binop_int<"kxnor", "KXNOR">;
1853 defm : avx512_mask_binop_int<"kxor",  "KXOR">;
1854
1855 // With AVX-512, 8-bit mask is promoted to 16-bit mask.
1856 multiclass avx512_binop_pat<SDPatternOperator OpNode, Instruction Inst> {
1857   let Predicates = [HasAVX512] in
1858     def : Pat<(OpNode VK8:$src1, VK8:$src2),
1859               (COPY_TO_REGCLASS
1860                 (Inst (COPY_TO_REGCLASS VK8:$src1, VK16),
1861                       (COPY_TO_REGCLASS VK8:$src2, VK16)), VK8)>;
1862 }
1863
1864 defm : avx512_binop_pat<and,  KANDWrr>;
1865 defm : avx512_binop_pat<andn, KANDNWrr>;
1866 defm : avx512_binop_pat<or,   KORWrr>;
1867 defm : avx512_binop_pat<xnor, KXNORWrr>;
1868 defm : avx512_binop_pat<xor,  KXORWrr>;
1869
1870 // Mask unpacking
1871 multiclass avx512_mask_unpck<bits<8> opc, string OpcodeStr,
1872                            RegisterClass KRC> {
1873   let Predicates = [HasAVX512] in
1874     def rr : I<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src1, KRC:$src2),
1875                !strconcat(OpcodeStr,
1876                           "\t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>;
1877 }
1878
1879 multiclass avx512_mask_unpck_bw<bits<8> opc, string OpcodeStr> {
1880   defm BW : avx512_mask_unpck<opc, !strconcat(OpcodeStr, "bw"), VK16>,
1881                             VEX_4V, VEX_L, PD;
1882 }
1883
1884 defm KUNPCK : avx512_mask_unpck_bw<0x4b, "kunpck">;
1885 def : Pat<(v16i1 (concat_vectors (v8i1 VK8:$src1), (v8i1 VK8:$src2))),
1886           (KUNPCKBWrr (COPY_TO_REGCLASS VK8:$src2, VK16),
1887                   (COPY_TO_REGCLASS VK8:$src1, VK16))>;
1888
1889
1890 multiclass avx512_mask_unpck_int<string IntName, string InstName> {
1891   let Predicates = [HasAVX512] in
1892     def : Pat<(!cast<Intrinsic>("int_x86_avx512_"##IntName##"_bw")
1893                 (i16 GR16:$src1), (i16 GR16:$src2)),
1894               (COPY_TO_REGCLASS (!cast<Instruction>(InstName##"BWrr")
1895               (v16i1 (COPY_TO_REGCLASS GR16:$src1, VK16)),
1896               (v16i1 (COPY_TO_REGCLASS GR16:$src2, VK16))), GR16)>;
1897 }
1898 defm : avx512_mask_unpck_int<"kunpck",  "KUNPCK">;
1899
1900 // Mask bit testing
1901 multiclass avx512_mask_testop<bits<8> opc, string OpcodeStr, RegisterClass KRC,
1902                             SDNode OpNode> {
1903   let Predicates = [HasAVX512], Defs = [EFLAGS] in
1904     def rr : I<opc, MRMSrcReg, (outs), (ins KRC:$src1, KRC:$src2),
1905                !strconcat(OpcodeStr, "\t{$src2, $src1|$src1, $src2}"),
1906                [(set EFLAGS, (OpNode KRC:$src1, KRC:$src2))]>;
1907 }
1908
1909 multiclass avx512_mask_testop_w<bits<8> opc, string OpcodeStr, SDNode OpNode> {
1910   defm W : avx512_mask_testop<opc, !strconcat(OpcodeStr, "w"), VK16, OpNode>,
1911                             VEX, PS;
1912 }
1913
1914 defm KORTEST : avx512_mask_testop_w<0x98, "kortest", X86kortest>;
1915
1916 def : Pat<(X86cmp VK1:$src1, (i1 0)),
1917           (KORTESTWrr (COPY_TO_REGCLASS VK1:$src1, VK16),
1918            (COPY_TO_REGCLASS VK1:$src1, VK16))>;
1919
1920 // Mask shift
1921 multiclass avx512_mask_shiftop<bits<8> opc, string OpcodeStr, RegisterClass KRC,
1922                              SDNode OpNode> {
1923   let Predicates = [HasAVX512] in
1924     def ri : Ii8<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src, i8imm:$imm),
1925                  !strconcat(OpcodeStr,
1926                             "\t{$imm, $src, $dst|$dst, $src, $imm}"),
1927                             [(set KRC:$dst, (OpNode KRC:$src, (i8 imm:$imm)))]>;
1928 }
1929
1930 multiclass avx512_mask_shiftop_w<bits<8> opc1, bits<8> opc2, string OpcodeStr,
1931                                SDNode OpNode> {
1932   defm W : avx512_mask_shiftop<opc1, !strconcat(OpcodeStr, "w"), VK16, OpNode>,
1933                              VEX, TAPD, VEX_W;
1934 }
1935
1936 defm KSHIFTL : avx512_mask_shiftop_w<0x32, 0x33, "kshiftl", X86vshli>;
1937 defm KSHIFTR : avx512_mask_shiftop_w<0x30, 0x31, "kshiftr", X86vsrli>;
1938
1939 // Mask setting all 0s or 1s
1940 multiclass avx512_mask_setop<RegisterClass KRC, ValueType VT, PatFrag Val> {
1941   let Predicates = [HasAVX512] in
1942     let isReMaterializable = 1, isAsCheapAsAMove = 1, isPseudo = 1 in
1943       def #NAME# : I<0, Pseudo, (outs KRC:$dst), (ins), "",
1944                      [(set KRC:$dst, (VT Val))]>;
1945 }
1946
1947 multiclass avx512_mask_setop_w<PatFrag Val> {
1948   defm B : avx512_mask_setop<VK8,   v8i1, Val>;
1949   defm W : avx512_mask_setop<VK16, v16i1, Val>;
1950 }
1951
1952 defm KSET0 : avx512_mask_setop_w<immAllZerosV>;
1953 defm KSET1 : avx512_mask_setop_w<immAllOnesV>;
1954
1955 // With AVX-512 only, 8-bit mask is promoted to 16-bit mask.
1956 let Predicates = [HasAVX512] in {
1957   def : Pat<(v8i1 immAllZerosV), (COPY_TO_REGCLASS (KSET0W), VK8)>;
1958   def : Pat<(v8i1 immAllOnesV),  (COPY_TO_REGCLASS (KSET1W), VK8)>;
1959   def : Pat<(i1 0), (COPY_TO_REGCLASS (KSET0W), VK1)>;
1960   def : Pat<(i1 1), (COPY_TO_REGCLASS (KSET1W), VK1)>;
1961   def : Pat<(i1 -1), (COPY_TO_REGCLASS (KSET1W), VK1)>;
1962 }
1963 def : Pat<(v8i1 (extract_subvector (v16i1 VK16:$src), (iPTR 0))),
1964           (v8i1 (COPY_TO_REGCLASS VK16:$src, VK8))>;
1965
1966 def : Pat<(v16i1 (insert_subvector undef, (v8i1 VK8:$src), (iPTR 0))),
1967           (v16i1 (COPY_TO_REGCLASS VK8:$src, VK16))>;
1968
1969 def : Pat<(v8i1 (extract_subvector (v16i1 VK16:$src), (iPTR 8))),
1970           (v8i1 (COPY_TO_REGCLASS (KSHIFTRWri VK16:$src, (i8 8)), VK8))>;
1971
1972 let Predicates = [HasVLX] in {
1973   def : Pat<(v8i1 (insert_subvector undef, (v4i1 VK4:$src), (iPTR 0))),
1974             (v8i1 (COPY_TO_REGCLASS VK4:$src, VK8))>;
1975   def : Pat<(v8i1 (insert_subvector undef, (v2i1 VK2:$src), (iPTR 0))),
1976             (v8i1 (COPY_TO_REGCLASS VK2:$src, VK8))>;
1977   def : Pat<(v4i1 (extract_subvector (v8i1 VK8:$src), (iPTR 0))),
1978             (v4i1 (COPY_TO_REGCLASS VK8:$src, VK4))>;
1979   def : Pat<(v2i1 (extract_subvector (v8i1 VK8:$src), (iPTR 0))),
1980             (v2i1 (COPY_TO_REGCLASS VK8:$src, VK2))>;
1981 }
1982
1983 def : Pat<(v8i1 (X86vshli VK8:$src, (i8 imm:$imm))),
1984           (v8i1 (COPY_TO_REGCLASS (KSHIFTLWri (COPY_TO_REGCLASS VK8:$src, VK16), (I8Imm $imm)), VK8))>;
1985
1986 def : Pat<(v8i1 (X86vsrli VK8:$src, (i8 imm:$imm))),
1987           (v8i1 (COPY_TO_REGCLASS (KSHIFTRWri (COPY_TO_REGCLASS VK8:$src, VK16), (I8Imm $imm)), VK8))>;
1988 //===----------------------------------------------------------------------===//
1989 // AVX-512 - Aligned and unaligned load and store
1990 //
1991
1992 multiclass avx512_load<bits<8> opc, string OpcodeStr, PatFrag ld_frag,
1993                        RegisterClass KRC, RegisterClass RC,
1994                        ValueType vt, ValueType zvt, X86MemOperand memop,
1995                        Domain d, bit IsReMaterializable = 1> {
1996 let hasSideEffects = 0 in {
1997   def rr : AVX512PI<opc, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
1998                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"), [],
1999                     d>, EVEX;
2000   def rrkz : AVX512PI<opc, MRMSrcReg, (outs RC:$dst), (ins KRC:$mask, RC:$src),
2001                       !strconcat(OpcodeStr, "\t{$src, ${dst} {${mask}} {z}|",
2002                        "${dst} {${mask}} {z}, $src}"), [], d>, EVEX, EVEX_KZ;
2003   }
2004   let canFoldAsLoad = 1, isReMaterializable = IsReMaterializable,
2005       SchedRW = [WriteLoad] in
2006   def rm : AVX512PI<opc, MRMSrcMem, (outs RC:$dst), (ins memop:$src),
2007                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
2008                     [(set RC:$dst, (vt (bitconvert (ld_frag addr:$src))))],
2009                     d>, EVEX;
2010
2011   let AddedComplexity = 20 in {
2012   let Constraints = "$src0 = $dst",  hasSideEffects = 0 in {
2013   let hasSideEffects = 0 in
2014     def rrk : AVX512PI<opc, MRMSrcReg, (outs RC:$dst),
2015                      (ins RC:$src0, KRC:$mask, RC:$src1),
2016                      !strconcat(OpcodeStr, "\t{$src1, ${dst} {${mask}}|",
2017                       "${dst} {${mask}}, $src1}"),
2018                      [(set RC:$dst, (vt (vselect KRC:$mask,
2019                                           (vt RC:$src1),
2020                                           (vt RC:$src0))))],
2021                      d>, EVEX, EVEX_K;
2022   let mayLoad = 1, SchedRW = [WriteLoad] in
2023     def rmk : AVX512PI<opc, MRMSrcMem, (outs RC:$dst),
2024                      (ins RC:$src0, KRC:$mask, memop:$src1),
2025                      !strconcat(OpcodeStr, "\t{$src1, ${dst} {${mask}}|",
2026                       "${dst} {${mask}}, $src1}"),
2027                      [(set RC:$dst, (vt
2028                          (vselect KRC:$mask,
2029                                  (vt (bitconvert (ld_frag addr:$src1))),
2030                                  (vt RC:$src0))))],
2031                      d>, EVEX, EVEX_K;
2032   }
2033   let mayLoad = 1, SchedRW = [WriteLoad] in
2034     def rmkz : AVX512PI<opc, MRMSrcMem, (outs RC:$dst),
2035                       (ins KRC:$mask, memop:$src),
2036                       !strconcat(OpcodeStr, "\t{$src, ${dst} {${mask}} {z}|",
2037                        "${dst} {${mask}} {z}, $src}"),
2038                       [(set RC:$dst, (vt
2039                            (vselect KRC:$mask,
2040                                      (vt (bitconvert (ld_frag addr:$src))),
2041                                      (vt (bitconvert (zvt immAllZerosV))))))],
2042                       d>, EVEX, EVEX_KZ;
2043   }
2044 }
2045
2046 multiclass avx512_load_vl<bits<8> opc, string OpcodeStr, string ld_pat,
2047                           string elty, string elsz, string vsz512,
2048                           string vsz256, string vsz128, Domain d,
2049                           Predicate prd, bit IsReMaterializable = 1> {
2050   let Predicates = [prd] in
2051   defm Z : avx512_load<opc, OpcodeStr,
2052                        !cast<PatFrag>(ld_pat##"v"##vsz512##elty##elsz),
2053                        !cast<RegisterClass>("VK"##vsz512##"WM"), VR512,
2054                        !cast<ValueType>("v"##vsz512##elty##elsz), v16i32,
2055                        !cast<X86MemOperand>(elty##"512mem"), d,
2056                        IsReMaterializable>, EVEX_V512;
2057
2058   let Predicates = [prd, HasVLX] in {
2059     defm Z256 : avx512_load<opc, OpcodeStr,
2060                        !cast<PatFrag>(ld_pat##!if(!eq(elty,"f"),
2061                              "v"##vsz256##elty##elsz, "v4i64")),
2062                        !cast<RegisterClass>("VK"##vsz256##"WM"), VR256X,
2063                        !cast<ValueType>("v"##vsz256##elty##elsz), v8i32,
2064                        !cast<X86MemOperand>(elty##"256mem"), d,
2065                        IsReMaterializable>, EVEX_V256;
2066
2067     defm Z128 : avx512_load<opc, OpcodeStr,
2068                        !cast<PatFrag>(ld_pat##!if(!eq(elty,"f"),
2069                              "v"##vsz128##elty##elsz, "v2i64")),
2070                        !cast<RegisterClass>("VK"##vsz128##"WM"), VR128X,
2071                        !cast<ValueType>("v"##vsz128##elty##elsz), v4i32,
2072                        !cast<X86MemOperand>(elty##"128mem"), d,
2073                        IsReMaterializable>, EVEX_V128;
2074   }
2075 }
2076
2077
2078 multiclass avx512_store<bits<8> opc, string OpcodeStr, PatFrag st_frag,
2079                         ValueType OpVT, RegisterClass KRC, RegisterClass RC,
2080                         X86MemOperand memop, Domain d> {
2081   let isAsmParserOnly = 1, hasSideEffects = 0 in {
2082   def rr_alt : AVX512PI<opc, MRMDestReg, (outs RC:$dst), (ins RC:$src),
2083               !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"), [], d>,
2084               EVEX;
2085   let Constraints = "$src1 = $dst" in
2086   def rrk_alt : AVX512PI<opc, MRMDestReg, (outs  RC:$dst),
2087                                           (ins RC:$src1, KRC:$mask, RC:$src2),
2088               !strconcat(OpcodeStr,
2089               "\t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"), [], d>,
2090               EVEX, EVEX_K;
2091   def rrkz_alt : AVX512PI<opc, MRMDestReg, (outs  RC:$dst),
2092                                            (ins KRC:$mask, RC:$src),
2093               !strconcat(OpcodeStr,
2094               "\t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
2095               [], d>, EVEX, EVEX_KZ;
2096   }
2097   let mayStore = 1 in {
2098   def mr : AVX512PI<opc, MRMDestMem, (outs), (ins memop:$dst, RC:$src),
2099                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
2100                     [(st_frag (OpVT RC:$src), addr:$dst)], d>, EVEX;
2101   def mrk : AVX512PI<opc, MRMDestMem, (outs),
2102                                       (ins memop:$dst, KRC:$mask, RC:$src),
2103               !strconcat(OpcodeStr,
2104               "\t{$src, ${dst} {${mask}}|${dst} {${mask}}, $src}"),
2105                [], d>, EVEX, EVEX_K;
2106   }
2107 }
2108
2109
2110 multiclass avx512_store_vl<bits<8> opc, string OpcodeStr, string st_pat,
2111                            string st_suff_512, string st_suff_256,
2112                            string st_suff_128, string elty, string elsz,
2113                            string vsz512, string vsz256, string vsz128,
2114                            Domain d, Predicate prd> {
2115   let Predicates = [prd] in
2116   defm Z : avx512_store<opc, OpcodeStr, !cast<PatFrag>(st_pat##st_suff_512),
2117                         !cast<ValueType>("v"##vsz512##elty##elsz),
2118                         !cast<RegisterClass>("VK"##vsz512##"WM"), VR512,
2119                         !cast<X86MemOperand>(elty##"512mem"), d>, EVEX_V512;
2120
2121   let Predicates = [prd, HasVLX] in {
2122     defm Z256 : avx512_store<opc, OpcodeStr, !cast<PatFrag>(st_pat##st_suff_256),
2123                              !cast<ValueType>("v"##vsz256##elty##elsz),
2124                              !cast<RegisterClass>("VK"##vsz256##"WM"), VR256X,
2125                              !cast<X86MemOperand>(elty##"256mem"), d>, EVEX_V256;
2126
2127     defm Z128 : avx512_store<opc, OpcodeStr, !cast<PatFrag>(st_pat##st_suff_128),
2128                              !cast<ValueType>("v"##vsz128##elty##elsz),
2129                              !cast<RegisterClass>("VK"##vsz128##"WM"), VR128X,
2130                              !cast<X86MemOperand>(elty##"128mem"), d>, EVEX_V128;
2131   }
2132 }
2133
2134 defm VMOVAPS : avx512_load_vl<0x28, "vmovaps", "alignedload", "f", "32",
2135                               "16", "8", "4", SSEPackedSingle, HasAVX512>,
2136                avx512_store_vl<0x29, "vmovaps", "alignedstore",
2137                                "512", "256", "", "f", "32", "16", "8", "4",
2138                                SSEPackedSingle, HasAVX512>,
2139                               PS, EVEX_CD8<32, CD8VF>;
2140
2141 defm VMOVAPD : avx512_load_vl<0x28, "vmovapd", "alignedload", "f", "64",
2142                               "8", "4", "2", SSEPackedDouble, HasAVX512>,
2143                avx512_store_vl<0x29, "vmovapd", "alignedstore",
2144                                "512", "256", "", "f", "64", "8", "4", "2",
2145                                SSEPackedDouble, HasAVX512>,
2146                               PD, VEX_W, EVEX_CD8<64, CD8VF>;
2147
2148 defm VMOVUPS : avx512_load_vl<0x10, "vmovups", "load", "f", "32",
2149                               "16", "8", "4", SSEPackedSingle, HasAVX512>,
2150                avx512_store_vl<0x11, "vmovups", "store", "", "", "", "f", "32",
2151                               "16", "8", "4", SSEPackedSingle, HasAVX512>,
2152                               PS, EVEX_CD8<32, CD8VF>;
2153
2154 defm VMOVUPD : avx512_load_vl<0x10, "vmovupd", "load", "f", "64",
2155                               "8", "4", "2", SSEPackedDouble, HasAVX512, 0>,
2156                avx512_store_vl<0x11, "vmovupd", "store", "", "", "", "f", "64",
2157                               "8", "4", "2", SSEPackedDouble, HasAVX512>,
2158                              PD, VEX_W, EVEX_CD8<64, CD8VF>;
2159
2160 def: Pat<(v8f64 (int_x86_avx512_mask_loadu_pd_512 addr:$ptr,
2161                 (bc_v8f64 (v16i32 immAllZerosV)), GR8:$mask)),
2162        (VMOVUPDZrmkz (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)), addr:$ptr)>;
2163
2164 def: Pat<(v16f32 (int_x86_avx512_mask_loadu_ps_512 addr:$ptr,
2165                  (bc_v16f32 (v16i32 immAllZerosV)), GR16:$mask)),
2166        (VMOVUPSZrmkz (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)), addr:$ptr)>;
2167
2168 def: Pat<(int_x86_avx512_mask_storeu_ps_512 addr:$ptr, (v16f32 VR512:$src),
2169           GR16:$mask),
2170          (VMOVUPSZmrk addr:$ptr, (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)),
2171             VR512:$src)>;
2172 def: Pat<(int_x86_avx512_mask_storeu_pd_512 addr:$ptr, (v8f64 VR512:$src),
2173           GR8:$mask),
2174          (VMOVUPDZmrk addr:$ptr, (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)),
2175             VR512:$src)>;
2176
2177 def: Pat<(masked_store addr:$ptr, VK8WM:$mask, (v8f32 VR256:$src)),
2178          (VMOVUPSZmrk addr:$ptr,
2179          (v16i1 (COPY_TO_REGCLASS VK8WM:$mask, VK16WM)),
2180          (INSERT_SUBREG (v16f32 (IMPLICIT_DEF)), VR256:$src, sub_ymm))>;
2181
2182 def: Pat<(v8f32 (masked_load addr:$ptr, VK8WM:$mask, undef)),
2183          (v8f32 (EXTRACT_SUBREG (v16f32 (VMOVUPSZrmkz
2184           (v16i1 (COPY_TO_REGCLASS VK8WM:$mask, VK16WM)), addr:$ptr)), sub_ymm))>;
2185
2186 def: Pat<(masked_store addr:$ptr, VK16WM:$mask, (v16f32 VR512:$src)),
2187          (VMOVUPSZmrk addr:$ptr, VK16WM:$mask, VR512:$src)>;
2188
2189 def: Pat<(masked_store addr:$ptr, VK8WM:$mask, (v8f64 VR512:$src)),
2190          (VMOVUPDZmrk addr:$ptr, VK8WM:$mask, VR512:$src)>;
2191
2192 def: Pat<(v16f32 (masked_load addr:$ptr, VK16WM:$mask, undef)),
2193          (VMOVUPSZrmkz VK16WM:$mask, addr:$ptr)>;
2194
2195 def: Pat<(v16f32 (masked_load addr:$ptr, VK16WM:$mask,
2196                               (bc_v16f32 (v16i32 immAllZerosV)))),
2197          (VMOVUPSZrmkz VK16WM:$mask, addr:$ptr)>;
2198
2199 def: Pat<(v16f32 (masked_load addr:$ptr, VK16WM:$mask, (v16f32 VR512:$src0))),
2200          (VMOVUPSZrmk VR512:$src0, VK16WM:$mask, addr:$ptr)>;
2201
2202 def: Pat<(v8f64 (masked_load addr:$ptr, VK8WM:$mask, undef)),
2203          (VMOVUPDZrmkz VK8WM:$mask, addr:$ptr)>;
2204
2205 def: Pat<(v8f64 (masked_load addr:$ptr, VK8WM:$mask,
2206                              (bc_v8f64 (v16i32 immAllZerosV)))),
2207          (VMOVUPDZrmkz VK8WM:$mask, addr:$ptr)>;
2208
2209 def: Pat<(v8f64 (masked_load addr:$ptr, VK8WM:$mask, (v8f64 VR512:$src0))),
2210          (VMOVUPDZrmk VR512:$src0, VK8WM:$mask, addr:$ptr)>;
2211
2212 defm VMOVDQA32 : avx512_load_vl<0x6F, "vmovdqa32", "alignedload", "i", "32",
2213                                 "16", "8", "4", SSEPackedInt, HasAVX512>,
2214                  avx512_store_vl<0x7F, "vmovdqa32", "alignedstore",
2215                                  "512", "256", "", "i", "32", "16", "8", "4",
2216                                  SSEPackedInt, HasAVX512>,
2217                                 PD, EVEX_CD8<32, CD8VF>;
2218
2219 defm VMOVDQA64 : avx512_load_vl<0x6F, "vmovdqa64", "alignedload", "i", "64",
2220                                 "8", "4", "2", SSEPackedInt, HasAVX512>,
2221                  avx512_store_vl<0x7F, "vmovdqa64", "alignedstore",
2222                                  "512", "256", "", "i", "64", "8", "4", "2",
2223                                  SSEPackedInt, HasAVX512>,
2224                                 PD, VEX_W, EVEX_CD8<64, CD8VF>;
2225
2226 defm VMOVDQU8 : avx512_load_vl<0x6F, "vmovdqu8", "load", "i", "8",
2227                                "64", "32", "16", SSEPackedInt, HasBWI>,
2228                  avx512_store_vl<0x7F, "vmovdqu8", "store", "", "", "",
2229                                  "i", "8", "64", "32", "16", SSEPackedInt,
2230                                  HasBWI>, XD, EVEX_CD8<8, CD8VF>;
2231
2232 defm VMOVDQU16 : avx512_load_vl<0x6F, "vmovdqu16", "load", "i", "16",
2233                                 "32", "16", "8", SSEPackedInt, HasBWI>,
2234                  avx512_store_vl<0x7F, "vmovdqu16", "store", "", "", "",
2235                                  "i", "16", "32", "16", "8", SSEPackedInt,
2236                                  HasBWI>, XD, VEX_W, EVEX_CD8<16, CD8VF>;
2237
2238 defm VMOVDQU32 : avx512_load_vl<0x6F, "vmovdqu32", "load", "i", "32",
2239                                 "16", "8", "4", SSEPackedInt, HasAVX512>,
2240                  avx512_store_vl<0x7F, "vmovdqu32", "store", "", "", "",
2241                                  "i", "32", "16", "8", "4", SSEPackedInt,
2242                                  HasAVX512>, XS, EVEX_CD8<32, CD8VF>;
2243
2244 defm VMOVDQU64 : avx512_load_vl<0x6F, "vmovdqu64", "load", "i", "64",
2245                                 "8", "4", "2", SSEPackedInt, HasAVX512>,
2246                  avx512_store_vl<0x7F, "vmovdqu64", "store", "", "", "",
2247                                  "i", "64", "8", "4", "2", SSEPackedInt,
2248                                  HasAVX512>, XS, VEX_W, EVEX_CD8<64, CD8VF>;
2249
2250 def: Pat<(v16i32 (int_x86_avx512_mask_loadu_d_512 addr:$ptr,
2251                  (v16i32 immAllZerosV), GR16:$mask)),
2252        (VMOVDQU32Zrmkz (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)), addr:$ptr)>;
2253
2254 def: Pat<(v8i64 (int_x86_avx512_mask_loadu_q_512 addr:$ptr,
2255                 (bc_v8i64 (v16i32 immAllZerosV)), GR8:$mask)),
2256        (VMOVDQU64Zrmkz (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)), addr:$ptr)>;
2257
2258 def: Pat<(int_x86_avx512_mask_storeu_d_512 addr:$ptr, (v16i32 VR512:$src),
2259             GR16:$mask),
2260          (VMOVDQU32Zmrk addr:$ptr, (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)),
2261             VR512:$src)>;
2262 def: Pat<(int_x86_avx512_mask_storeu_q_512 addr:$ptr, (v8i64 VR512:$src),
2263             GR8:$mask),
2264          (VMOVDQU64Zmrk addr:$ptr, (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)),
2265             VR512:$src)>;
2266
2267 let AddedComplexity = 20 in {
2268 def : Pat<(v8i64 (vselect VK8WM:$mask, (v8i64 VR512:$src),
2269                           (bc_v8i64 (v16i32 immAllZerosV)))),
2270                   (VMOVDQU64Zrrkz VK8WM:$mask, VR512:$src)>;
2271
2272 def : Pat<(v8i64 (vselect VK8WM:$mask, (bc_v8i64 (v16i32 immAllZerosV)),
2273                           (v8i64 VR512:$src))),
2274    (VMOVDQU64Zrrkz (COPY_TO_REGCLASS (KNOTWrr (COPY_TO_REGCLASS VK8:$mask, VK16)),
2275                                               VK8), VR512:$src)>;
2276
2277 def : Pat<(v16i32 (vselect VK16WM:$mask, (v16i32 VR512:$src),
2278                            (v16i32 immAllZerosV))),
2279                   (VMOVDQU32Zrrkz VK16WM:$mask, VR512:$src)>;
2280
2281 def : Pat<(v16i32 (vselect VK16WM:$mask, (v16i32 immAllZerosV),
2282                            (v16i32 VR512:$src))),
2283                   (VMOVDQU32Zrrkz (KNOTWrr VK16WM:$mask), VR512:$src)>;
2284 }
2285
2286 def: Pat<(v16i32 (masked_load addr:$ptr, VK16WM:$mask, (v16i32 immAllZerosV))),
2287          (VMOVDQU32Zrmkz VK16WM:$mask, addr:$ptr)>;
2288
2289 def: Pat<(v16i32 (masked_load addr:$ptr, VK16WM:$mask, undef)),
2290          (VMOVDQU32Zrmkz VK16WM:$mask, addr:$ptr)>;
2291
2292 def: Pat<(v16i32 (masked_load addr:$ptr, VK16WM:$mask, (v16i32 VR512:$src0))),
2293          (VMOVDQU32Zrmk VR512:$src0, VK16WM:$mask, addr:$ptr)>;
2294
2295 def: Pat<(v8i64 (masked_load addr:$ptr, VK8WM:$mask,
2296                              (bc_v8i64 (v16i32 immAllZerosV)))),
2297          (VMOVDQU64Zrmkz VK8WM:$mask, addr:$ptr)>;
2298
2299 def: Pat<(v8i64 (masked_load addr:$ptr, VK8WM:$mask, undef)),
2300          (VMOVDQU64Zrmkz VK8WM:$mask, addr:$ptr)>;
2301
2302 def: Pat<(v8i64 (masked_load addr:$ptr, VK8WM:$mask, (v8i64 VR512:$src0))),
2303          (VMOVDQU64Zrmk VR512:$src0, VK8WM:$mask, addr:$ptr)>;
2304
2305 def: Pat<(masked_store addr:$ptr, VK16WM:$mask, (v16i32 VR512:$src)),
2306          (VMOVDQU32Zmrk addr:$ptr, VK16WM:$mask, VR512:$src)>;
2307
2308 def: Pat<(masked_store addr:$ptr, VK8WM:$mask, (v8i64 VR512:$src)),
2309          (VMOVDQU64Zmrk addr:$ptr, VK8WM:$mask, VR512:$src)>;
2310
2311 // SKX replacement
2312 def: Pat<(masked_store addr:$ptr, VK8WM:$mask, (v8i32 VR256:$src)),
2313          (VMOVDQU32Z256mrk addr:$ptr, VK8WM:$mask, VR256:$src)>;
2314
2315 // KNL replacement
2316 def: Pat<(masked_store addr:$ptr, VK8WM:$mask, (v8i32 VR256:$src)),
2317          (VMOVDQU32Zmrk addr:$ptr,
2318          (v16i1 (COPY_TO_REGCLASS VK8WM:$mask, VK16WM)),
2319          (INSERT_SUBREG (v16i32 (IMPLICIT_DEF)), VR256:$src, sub_ymm))>;
2320
2321 def: Pat<(v8i32 (masked_load addr:$ptr, VK8WM:$mask, undef)),
2322          (v8i32 (EXTRACT_SUBREG (v16i32 (VMOVDQU32Zrmkz
2323           (v16i1 (COPY_TO_REGCLASS VK8WM:$mask, VK16WM)), addr:$ptr)), sub_ymm))>;
2324
2325
2326 // Move Int Doubleword to Packed Double Int
2327 //
2328 def VMOVDI2PDIZrr : AVX512BI<0x6E, MRMSrcReg, (outs VR128X:$dst), (ins GR32:$src),
2329                       "vmovd\t{$src, $dst|$dst, $src}",
2330                       [(set VR128X:$dst,
2331                         (v4i32 (scalar_to_vector GR32:$src)))], IIC_SSE_MOVDQ>,
2332                         EVEX, VEX_LIG;
2333 def VMOVDI2PDIZrm : AVX512BI<0x6E, MRMSrcMem, (outs VR128X:$dst), (ins i32mem:$src),
2334                       "vmovd\t{$src, $dst|$dst, $src}",
2335                       [(set VR128X:$dst,
2336                         (v4i32 (scalar_to_vector (loadi32 addr:$src))))],
2337                         IIC_SSE_MOVDQ>, EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2338 def VMOV64toPQIZrr : AVX512BI<0x6E, MRMSrcReg, (outs VR128X:$dst), (ins GR64:$src),
2339                       "vmovq\t{$src, $dst|$dst, $src}",
2340                         [(set VR128X:$dst,
2341                           (v2i64 (scalar_to_vector GR64:$src)))],
2342                           IIC_SSE_MOVDQ>, EVEX, VEX_W, VEX_LIG;
2343 let isCodeGenOnly = 1 in {
2344 def VMOV64toSDZrr : AVX512BI<0x6E, MRMSrcReg, (outs FR64:$dst), (ins GR64:$src),
2345                        "vmovq\t{$src, $dst|$dst, $src}",
2346                        [(set FR64:$dst, (bitconvert GR64:$src))],
2347                        IIC_SSE_MOVDQ>, EVEX, VEX_W, Sched<[WriteMove]>;
2348 def VMOVSDto64Zrr : AVX512BI<0x7E, MRMDestReg, (outs GR64:$dst), (ins FR64:$src),
2349                          "vmovq\t{$src, $dst|$dst, $src}",
2350                          [(set GR64:$dst, (bitconvert FR64:$src))],
2351                          IIC_SSE_MOVDQ>, EVEX, VEX_W, Sched<[WriteMove]>;
2352 }
2353 def VMOVSDto64Zmr : AVX512BI<0x7E, MRMDestMem, (outs), (ins i64mem:$dst, FR64:$src),
2354                          "vmovq\t{$src, $dst|$dst, $src}",
2355                          [(store (i64 (bitconvert FR64:$src)), addr:$dst)],
2356                          IIC_SSE_MOVDQ>, EVEX, VEX_W, Sched<[WriteStore]>,
2357                          EVEX_CD8<64, CD8VT1>;
2358
2359 // Move Int Doubleword to Single Scalar
2360 //
2361 let isCodeGenOnly = 1 in {
2362 def VMOVDI2SSZrr  : AVX512BI<0x6E, MRMSrcReg, (outs FR32X:$dst), (ins GR32:$src),
2363                       "vmovd\t{$src, $dst|$dst, $src}",
2364                       [(set FR32X:$dst, (bitconvert GR32:$src))],
2365                       IIC_SSE_MOVDQ>, EVEX, VEX_LIG;
2366
2367 def VMOVDI2SSZrm  : AVX512BI<0x6E, MRMSrcMem, (outs FR32X:$dst), (ins i32mem:$src),
2368                       "vmovd\t{$src, $dst|$dst, $src}",
2369                       [(set FR32X:$dst, (bitconvert (loadi32 addr:$src)))],
2370                       IIC_SSE_MOVDQ>, EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2371 }
2372
2373 // Move doubleword from xmm register to r/m32
2374 //
2375 def VMOVPDI2DIZrr  : AVX512BI<0x7E, MRMDestReg, (outs GR32:$dst), (ins VR128X:$src),
2376                        "vmovd\t{$src, $dst|$dst, $src}",
2377                        [(set GR32:$dst, (vector_extract (v4i32 VR128X:$src),
2378                                         (iPTR 0)))], IIC_SSE_MOVD_ToGP>,
2379                        EVEX, VEX_LIG;
2380 def VMOVPDI2DIZmr  : AVX512BI<0x7E, MRMDestMem, (outs),
2381                        (ins i32mem:$dst, VR128X:$src),
2382                        "vmovd\t{$src, $dst|$dst, $src}",
2383                        [(store (i32 (vector_extract (v4i32 VR128X:$src),
2384                                      (iPTR 0))), addr:$dst)], IIC_SSE_MOVDQ>,
2385                        EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2386
2387 // Move quadword from xmm1 register to r/m64
2388 //
2389 def VMOVPQIto64Zrr : I<0x7E, MRMDestReg, (outs GR64:$dst), (ins VR128X:$src),
2390                       "vmovq\t{$src, $dst|$dst, $src}",
2391                       [(set GR64:$dst, (extractelt (v2i64 VR128X:$src),
2392                                                    (iPTR 0)))],
2393                       IIC_SSE_MOVD_ToGP>, PD, EVEX, VEX_LIG, VEX_W,
2394                       Requires<[HasAVX512, In64BitMode]>;
2395
2396 def VMOVPQIto64Zmr : I<0xD6, MRMDestMem, (outs),
2397                        (ins i64mem:$dst, VR128X:$src),
2398                        "vmovq\t{$src, $dst|$dst, $src}",
2399                        [(store (extractelt (v2i64 VR128X:$src), (iPTR 0)),
2400                                addr:$dst)], IIC_SSE_MOVDQ>,
2401                        EVEX, PD, VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>,
2402                        Sched<[WriteStore]>, Requires<[HasAVX512, In64BitMode]>;
2403
2404 // Move Scalar Single to Double Int
2405 //
2406 let isCodeGenOnly = 1 in {
2407 def VMOVSS2DIZrr  : AVX512BI<0x7E, MRMDestReg, (outs GR32:$dst),
2408                       (ins FR32X:$src),
2409                       "vmovd\t{$src, $dst|$dst, $src}",
2410                       [(set GR32:$dst, (bitconvert FR32X:$src))],
2411                       IIC_SSE_MOVD_ToGP>, EVEX, VEX_LIG;
2412 def VMOVSS2DIZmr  : AVX512BI<0x7E, MRMDestMem, (outs),
2413                       (ins i32mem:$dst, FR32X:$src),
2414                       "vmovd\t{$src, $dst|$dst, $src}",
2415                       [(store (i32 (bitconvert FR32X:$src)), addr:$dst)],
2416                       IIC_SSE_MOVDQ>, EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2417 }
2418
2419 // Move Quadword Int to Packed Quadword Int
2420 //
2421 def VMOVQI2PQIZrm : AVX512BI<0x6E, MRMSrcMem, (outs VR128X:$dst),
2422                       (ins i64mem:$src),
2423                       "vmovq\t{$src, $dst|$dst, $src}",
2424                       [(set VR128X:$dst,
2425                         (v2i64 (scalar_to_vector (loadi64 addr:$src))))]>,
2426                       EVEX, VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
2427
2428 //===----------------------------------------------------------------------===//
2429 // AVX-512  MOVSS, MOVSD
2430 //===----------------------------------------------------------------------===//
2431
2432 multiclass avx512_move_scalar <string asm, RegisterClass RC,
2433                               SDNode OpNode, ValueType vt,
2434                               X86MemOperand x86memop, PatFrag mem_pat> {
2435   let hasSideEffects = 0 in {
2436   def rr : SI<0x10, MRMSrcReg, (outs VR128X:$dst), (ins VR128X:$src1, RC:$src2),
2437               !strconcat(asm, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2438               [(set VR128X:$dst, (vt (OpNode VR128X:$src1,
2439                                       (scalar_to_vector RC:$src2))))],
2440               IIC_SSE_MOV_S_RR>, EVEX_4V, VEX_LIG;
2441   let Constraints = "$src1 = $dst" in
2442   def rrk : SI<0x10, MRMSrcReg, (outs VR128X:$dst),
2443               (ins VR128X:$src1, VK1WM:$mask, RC:$src2, RC:$src3),
2444               !strconcat(asm,
2445                 "\t{$src3, $src2, $dst {${mask}}|$dst {${mask}}, $src2, $src3}"),
2446               [], IIC_SSE_MOV_S_RR>, EVEX_4V, VEX_LIG, EVEX_K;
2447   def rm : SI<0x10, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
2448               !strconcat(asm, "\t{$src, $dst|$dst, $src}"),
2449               [(set RC:$dst, (mem_pat addr:$src))], IIC_SSE_MOV_S_RM>,
2450               EVEX, VEX_LIG;
2451   let mayStore = 1 in {
2452   def mr: SI<0x11, MRMDestMem, (outs), (ins x86memop:$dst, RC:$src),
2453              !strconcat(asm, "\t{$src, $dst|$dst, $src}"),
2454              [(store RC:$src, addr:$dst)], IIC_SSE_MOV_S_MR>,
2455              EVEX, VEX_LIG;
2456   def mrk: SI<0x11, MRMDestMem, (outs), (ins x86memop:$dst, VK1WM:$mask, RC:$src),
2457              !strconcat(asm, "\t{$src, $dst {${mask}}|$dst {${mask}}, $src}"),
2458              [], IIC_SSE_MOV_S_MR>,
2459              EVEX, VEX_LIG, EVEX_K;
2460   } // mayStore
2461   } //hasSideEffects = 0
2462 }
2463
2464 let ExeDomain = SSEPackedSingle in
2465 defm VMOVSSZ : avx512_move_scalar<"movss", FR32X, X86Movss, v4f32, f32mem,
2466                                  loadf32>, XS, EVEX_CD8<32, CD8VT1>;
2467
2468 let ExeDomain = SSEPackedDouble in
2469 defm VMOVSDZ : avx512_move_scalar<"movsd", FR64X, X86Movsd, v2f64, f64mem,
2470                                  loadf64>, XD, VEX_W, EVEX_CD8<64, CD8VT1>;
2471
2472 def : Pat<(f32 (X86select VK1WM:$mask, (f32 FR32X:$src1), (f32 FR32X:$src2))),
2473           (COPY_TO_REGCLASS (VMOVSSZrrk (COPY_TO_REGCLASS FR32X:$src2, VR128X),
2474            VK1WM:$mask, (f32 (IMPLICIT_DEF)), FR32X:$src1), FR32X)>;
2475
2476 def : Pat<(f64 (X86select VK1WM:$mask, (f64 FR64X:$src1), (f64 FR64X:$src2))),
2477           (COPY_TO_REGCLASS (VMOVSDZrrk (COPY_TO_REGCLASS FR64X:$src2, VR128X),
2478            VK1WM:$mask, (f64 (IMPLICIT_DEF)), FR64X:$src1), FR64X)>;
2479
2480 def : Pat<(int_x86_avx512_mask_store_ss addr:$dst, VR128X:$src, GR8:$mask),
2481           (VMOVSSZmrk addr:$dst, (i1 (COPY_TO_REGCLASS GR8:$mask, VK1WM)),
2482            (COPY_TO_REGCLASS VR128X:$src, FR32X))>;
2483
2484 // For the disassembler
2485 let isCodeGenOnly = 1, ForceDisassemble = 1, hasSideEffects = 0 in {
2486   def VMOVSSZrr_REV : SI<0x11, MRMDestReg, (outs VR128X:$dst),
2487                         (ins VR128X:$src1, FR32X:$src2),
2488                         "movss\t{$src2, $src1, $dst|$dst, $src1, $src2}", [],
2489                         IIC_SSE_MOV_S_RR>,
2490                         XS, EVEX_4V, VEX_LIG;
2491   def VMOVSDZrr_REV : SI<0x11, MRMDestReg, (outs VR128X:$dst),
2492                         (ins VR128X:$src1, FR64X:$src2),
2493                         "movsd\t{$src2, $src1, $dst|$dst, $src1, $src2}", [],
2494                         IIC_SSE_MOV_S_RR>,
2495                         XD, EVEX_4V, VEX_LIG, VEX_W;
2496 }
2497
2498 let Predicates = [HasAVX512] in {
2499   let AddedComplexity = 15 in {
2500   // Move scalar to XMM zero-extended, zeroing a VR128X then do a
2501   // MOVS{S,D} to the lower bits.
2502   def : Pat<(v4f32 (X86vzmovl (v4f32 (scalar_to_vector FR32X:$src)))),
2503             (VMOVSSZrr (v4f32 (V_SET0)), FR32X:$src)>;
2504   def : Pat<(v4f32 (X86vzmovl (v4f32 VR128X:$src))),
2505             (VMOVSSZrr (v4f32 (V_SET0)), (COPY_TO_REGCLASS VR128X:$src, FR32X))>;
2506   def : Pat<(v4i32 (X86vzmovl (v4i32 VR128X:$src))),
2507             (VMOVSSZrr (v4i32 (V_SET0)), (COPY_TO_REGCLASS VR128X:$src, FR32X))>;
2508   def : Pat<(v2f64 (X86vzmovl (v2f64 (scalar_to_vector FR64X:$src)))),
2509             (VMOVSDZrr (v2f64 (V_SET0)), FR64X:$src)>;
2510
2511   // Move low f32 and clear high bits.
2512   def : Pat<(v8f32 (X86vzmovl (v8f32 VR256X:$src))),
2513             (SUBREG_TO_REG (i32 0),
2514              (VMOVSSZrr (v4f32 (V_SET0)),
2515               (EXTRACT_SUBREG (v8f32 VR256X:$src), sub_xmm)), sub_xmm)>;
2516   def : Pat<(v8i32 (X86vzmovl (v8i32 VR256X:$src))),
2517             (SUBREG_TO_REG (i32 0),
2518              (VMOVSSZrr (v4i32 (V_SET0)),
2519                        (EXTRACT_SUBREG (v8i32 VR256X:$src), sub_xmm)), sub_xmm)>;
2520   }
2521
2522   let AddedComplexity = 20 in {
2523   // MOVSSrm zeros the high parts of the register; represent this
2524   // with SUBREG_TO_REG. The AVX versions also write: DST[255:128] <- 0
2525   def : Pat<(v4f32 (X86vzmovl (v4f32 (scalar_to_vector (loadf32 addr:$src))))),
2526             (COPY_TO_REGCLASS (VMOVSSZrm addr:$src), VR128X)>;
2527   def : Pat<(v4f32 (scalar_to_vector (loadf32 addr:$src))),
2528             (COPY_TO_REGCLASS (VMOVSSZrm addr:$src), VR128X)>;
2529   def : Pat<(v4f32 (X86vzmovl (loadv4f32 addr:$src))),
2530             (COPY_TO_REGCLASS (VMOVSSZrm addr:$src), VR128X)>;
2531
2532   // MOVSDrm zeros the high parts of the register; represent this
2533   // with SUBREG_TO_REG. The AVX versions also write: DST[255:128] <- 0
2534   def : Pat<(v2f64 (X86vzmovl (v2f64 (scalar_to_vector (loadf64 addr:$src))))),
2535             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
2536   def : Pat<(v2f64 (scalar_to_vector (loadf64 addr:$src))),
2537             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
2538   def : Pat<(v2f64 (X86vzmovl (loadv2f64 addr:$src))),
2539             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
2540   def : Pat<(v2f64 (X86vzmovl (bc_v2f64 (loadv4f32 addr:$src)))),
2541             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
2542   def : Pat<(v2f64 (X86vzload addr:$src)),
2543             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
2544
2545   // Represent the same patterns above but in the form they appear for
2546   // 256-bit types
2547   def : Pat<(v8i32 (X86vzmovl (insert_subvector undef,
2548                    (v4i32 (scalar_to_vector (loadi32 addr:$src))), (iPTR 0)))),
2549             (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrm addr:$src), sub_xmm)>;
2550   def : Pat<(v8f32 (X86vzmovl (insert_subvector undef,
2551                    (v4f32 (scalar_to_vector (loadf32 addr:$src))), (iPTR 0)))),
2552             (SUBREG_TO_REG (i32 0), (VMOVSSZrm addr:$src), sub_xmm)>;
2553   def : Pat<(v4f64 (X86vzmovl (insert_subvector undef,
2554                    (v2f64 (scalar_to_vector (loadf64 addr:$src))), (iPTR 0)))),
2555             (SUBREG_TO_REG (i32 0), (VMOVSDZrm addr:$src), sub_xmm)>;
2556   }
2557   def : Pat<(v8f32 (X86vzmovl (insert_subvector undef,
2558                    (v4f32 (scalar_to_vector FR32X:$src)), (iPTR 0)))),
2559             (SUBREG_TO_REG (i32 0), (v4f32 (VMOVSSZrr (v4f32 (V_SET0)),
2560                                             FR32X:$src)), sub_xmm)>;
2561   def : Pat<(v4f64 (X86vzmovl (insert_subvector undef,
2562                    (v2f64 (scalar_to_vector FR64X:$src)), (iPTR 0)))),
2563             (SUBREG_TO_REG (i64 0), (v2f64 (VMOVSDZrr (v2f64 (V_SET0)),
2564                                      FR64X:$src)), sub_xmm)>;
2565   def : Pat<(v4i64 (X86vzmovl (insert_subvector undef,
2566                    (v2i64 (scalar_to_vector (loadi64 addr:$src))), (iPTR 0)))),
2567             (SUBREG_TO_REG (i64 0), (VMOVQI2PQIZrm addr:$src), sub_xmm)>;
2568
2569   // Move low f64 and clear high bits.
2570   def : Pat<(v4f64 (X86vzmovl (v4f64 VR256X:$src))),
2571             (SUBREG_TO_REG (i32 0),
2572              (VMOVSDZrr (v2f64 (V_SET0)),
2573                        (EXTRACT_SUBREG (v4f64 VR256X:$src), sub_xmm)), sub_xmm)>;
2574
2575   def : Pat<(v4i64 (X86vzmovl (v4i64 VR256X:$src))),
2576             (SUBREG_TO_REG (i32 0), (VMOVSDZrr (v2i64 (V_SET0)),
2577                        (EXTRACT_SUBREG (v4i64 VR256X:$src), sub_xmm)), sub_xmm)>;
2578
2579   // Extract and store.
2580   def : Pat<(store (f32 (vector_extract (v4f32 VR128X:$src), (iPTR 0))),
2581                    addr:$dst),
2582             (VMOVSSZmr addr:$dst, (COPY_TO_REGCLASS (v4f32 VR128X:$src), FR32X))>;
2583   def : Pat<(store (f64 (vector_extract (v2f64 VR128X:$src), (iPTR 0))),
2584                    addr:$dst),
2585             (VMOVSDZmr addr:$dst, (COPY_TO_REGCLASS (v2f64 VR128X:$src), FR64X))>;
2586
2587   // Shuffle with VMOVSS
2588   def : Pat<(v4i32 (X86Movss VR128X:$src1, VR128X:$src2)),
2589             (VMOVSSZrr (v4i32 VR128X:$src1),
2590                       (COPY_TO_REGCLASS (v4i32 VR128X:$src2), FR32X))>;
2591   def : Pat<(v4f32 (X86Movss VR128X:$src1, VR128X:$src2)),
2592             (VMOVSSZrr (v4f32 VR128X:$src1),
2593                       (COPY_TO_REGCLASS (v4f32 VR128X:$src2), FR32X))>;
2594
2595   // 256-bit variants
2596   def : Pat<(v8i32 (X86Movss VR256X:$src1, VR256X:$src2)),
2597             (SUBREG_TO_REG (i32 0),
2598               (VMOVSSZrr (EXTRACT_SUBREG (v8i32 VR256X:$src1), sub_xmm),
2599                         (EXTRACT_SUBREG (v8i32 VR256X:$src2), sub_xmm)),
2600               sub_xmm)>;
2601   def : Pat<(v8f32 (X86Movss VR256X:$src1, VR256X:$src2)),
2602             (SUBREG_TO_REG (i32 0),
2603               (VMOVSSZrr (EXTRACT_SUBREG (v8f32 VR256X:$src1), sub_xmm),
2604                         (EXTRACT_SUBREG (v8f32 VR256X:$src2), sub_xmm)),
2605               sub_xmm)>;
2606
2607   // Shuffle with VMOVSD
2608   def : Pat<(v2i64 (X86Movsd VR128X:$src1, VR128X:$src2)),
2609             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2610   def : Pat<(v2f64 (X86Movsd VR128X:$src1, VR128X:$src2)),
2611             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2612   def : Pat<(v4f32 (X86Movsd VR128X:$src1, VR128X:$src2)),
2613             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2614   def : Pat<(v4i32 (X86Movsd VR128X:$src1, VR128X:$src2)),
2615             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2616
2617   // 256-bit variants
2618   def : Pat<(v4i64 (X86Movsd VR256X:$src1, VR256X:$src2)),
2619             (SUBREG_TO_REG (i32 0),
2620               (VMOVSDZrr (EXTRACT_SUBREG (v4i64 VR256X:$src1), sub_xmm),
2621                         (EXTRACT_SUBREG (v4i64 VR256X:$src2), sub_xmm)),
2622               sub_xmm)>;
2623   def : Pat<(v4f64 (X86Movsd VR256X:$src1, VR256X:$src2)),
2624             (SUBREG_TO_REG (i32 0),
2625               (VMOVSDZrr (EXTRACT_SUBREG (v4f64 VR256X:$src1), sub_xmm),
2626                         (EXTRACT_SUBREG (v4f64 VR256X:$src2), sub_xmm)),
2627               sub_xmm)>;
2628
2629   def : Pat<(v2f64 (X86Movlpd VR128X:$src1, VR128X:$src2)),
2630             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2631   def : Pat<(v2i64 (X86Movlpd VR128X:$src1, VR128X:$src2)),
2632             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2633   def : Pat<(v4f32 (X86Movlps VR128X:$src1, VR128X:$src2)),
2634             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2635   def : Pat<(v4i32 (X86Movlps VR128X:$src1, VR128X:$src2)),
2636             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2637 }
2638
2639 let AddedComplexity = 15 in
2640 def VMOVZPQILo2PQIZrr : AVX512XSI<0x7E, MRMSrcReg, (outs VR128X:$dst),
2641                                 (ins VR128X:$src),
2642                                 "vmovq\t{$src, $dst|$dst, $src}",
2643                                 [(set VR128X:$dst, (v2i64 (X86vzmovl
2644                                                    (v2i64 VR128X:$src))))],
2645                                 IIC_SSE_MOVQ_RR>, EVEX, VEX_W;
2646
2647 let AddedComplexity = 20 in
2648 def VMOVZPQILo2PQIZrm : AVX512XSI<0x7E, MRMSrcMem, (outs VR128X:$dst),
2649                                  (ins i128mem:$src),
2650                                  "vmovq\t{$src, $dst|$dst, $src}",
2651                                  [(set VR128X:$dst, (v2i64 (X86vzmovl
2652                                                      (loadv2i64 addr:$src))))],
2653                                  IIC_SSE_MOVDQ>, EVEX, VEX_W,
2654                                  EVEX_CD8<8, CD8VT8>;
2655
2656 let Predicates = [HasAVX512] in {
2657   // AVX 128-bit movd/movq instruction write zeros in the high 128-bit part.
2658   let AddedComplexity = 20 in {
2659     def : Pat<(v4i32 (X86vzmovl (v4i32 (scalar_to_vector (loadi32 addr:$src))))),
2660               (VMOVDI2PDIZrm addr:$src)>;
2661     def : Pat<(v2i64 (X86vzmovl (v2i64 (scalar_to_vector GR64:$src)))),
2662               (VMOV64toPQIZrr GR64:$src)>;
2663     def : Pat<(v4i32 (X86vzmovl (v4i32 (scalar_to_vector GR32:$src)))),
2664               (VMOVDI2PDIZrr GR32:$src)>;
2665
2666     def : Pat<(v4i32 (X86vzmovl (bc_v4i32 (loadv4f32 addr:$src)))),
2667               (VMOVDI2PDIZrm addr:$src)>;
2668     def : Pat<(v4i32 (X86vzmovl (bc_v4i32 (loadv2i64 addr:$src)))),
2669               (VMOVDI2PDIZrm addr:$src)>;
2670     def : Pat<(v2i64 (X86vzmovl (loadv2i64 addr:$src))),
2671             (VMOVZPQILo2PQIZrm addr:$src)>;
2672     def : Pat<(v2f64 (X86vzmovl (v2f64 VR128X:$src))),
2673             (VMOVZPQILo2PQIZrr VR128X:$src)>;
2674     def : Pat<(v2i64 (X86vzload addr:$src)),
2675             (VMOVZPQILo2PQIZrm addr:$src)>;
2676   }
2677
2678   // Use regular 128-bit instructions to match 256-bit scalar_to_vec+zext.
2679   def : Pat<(v8i32 (X86vzmovl (insert_subvector undef,
2680                                (v4i32 (scalar_to_vector GR32:$src)),(iPTR 0)))),
2681             (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrr GR32:$src), sub_xmm)>;
2682   def : Pat<(v4i64 (X86vzmovl (insert_subvector undef,
2683                                (v2i64 (scalar_to_vector GR64:$src)),(iPTR 0)))),
2684             (SUBREG_TO_REG (i64 0), (VMOV64toPQIZrr GR64:$src), sub_xmm)>;
2685 }
2686
2687 def : Pat<(v16i32 (X86Vinsert (v16i32 immAllZerosV), GR32:$src2, (iPTR 0))),
2688         (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrr GR32:$src2), sub_xmm)>;
2689
2690 def : Pat<(v8i64 (X86Vinsert (bc_v8i64 (v16i32 immAllZerosV)), GR64:$src2, (iPTR 0))),
2691         (SUBREG_TO_REG (i32 0), (VMOV64toPQIZrr GR64:$src2), sub_xmm)>;
2692
2693 def : Pat<(v16i32 (X86Vinsert undef, GR32:$src2, (iPTR 0))),
2694         (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrr GR32:$src2), sub_xmm)>;
2695
2696 def : Pat<(v8i64 (X86Vinsert undef, GR64:$src2, (iPTR 0))),
2697         (SUBREG_TO_REG (i32 0), (VMOV64toPQIZrr GR64:$src2), sub_xmm)>;
2698
2699 //===----------------------------------------------------------------------===//
2700 // AVX-512 - Non-temporals
2701 //===----------------------------------------------------------------------===//
2702 let SchedRW = [WriteLoad] in {
2703   def VMOVNTDQAZrm : AVX512PI<0x2A, MRMSrcMem, (outs VR512:$dst),
2704                         (ins i512mem:$src), "vmovntdqa\t{$src, $dst|$dst, $src}",
2705                         [(set VR512:$dst, (int_x86_avx512_movntdqa addr:$src))],
2706                         SSEPackedInt>, EVEX, T8PD, EVEX_V512,
2707                         EVEX_CD8<64, CD8VF>;
2708
2709   let Predicates = [HasAVX512, HasVLX] in {
2710     def VMOVNTDQAZ256rm : AVX512PI<0x2A, MRMSrcMem, (outs VR256X:$dst),
2711                              (ins i256mem:$src),
2712                              "vmovntdqa\t{$src, $dst|$dst, $src}", [],
2713                              SSEPackedInt>, EVEX, T8PD, EVEX_V256,
2714                              EVEX_CD8<64, CD8VF>;
2715
2716     def VMOVNTDQAZ128rm : AVX512PI<0x2A, MRMSrcMem, (outs VR128X:$dst),
2717                              (ins i128mem:$src),
2718                              "vmovntdqa\t{$src, $dst|$dst, $src}", [],
2719                              SSEPackedInt>, EVEX, T8PD, EVEX_V128,
2720                              EVEX_CD8<64, CD8VF>;
2721   }
2722 }
2723
2724 multiclass avx512_movnt<bits<8> opc, string OpcodeStr, PatFrag st_frag,
2725                         ValueType OpVT, RegisterClass RC, X86MemOperand memop,
2726                         Domain d, InstrItinClass itin = IIC_SSE_MOVNT> {
2727   let SchedRW = [WriteStore], mayStore = 1,
2728       AddedComplexity = 400 in
2729   def mr : AVX512PI<opc, MRMDestMem, (outs), (ins memop:$dst, RC:$src),
2730                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
2731                     [(st_frag (OpVT RC:$src), addr:$dst)], d, itin>, EVEX;
2732 }
2733
2734 multiclass avx512_movnt_vl<bits<8> opc, string OpcodeStr, PatFrag st_frag,
2735                            string elty, string elsz, string vsz512,
2736                            string vsz256, string vsz128, Domain d,
2737                            Predicate prd, InstrItinClass itin = IIC_SSE_MOVNT> {
2738   let Predicates = [prd] in
2739   defm Z : avx512_movnt<opc, OpcodeStr, st_frag,
2740                         !cast<ValueType>("v"##vsz512##elty##elsz), VR512,
2741                         !cast<X86MemOperand>(elty##"512mem"), d, itin>,
2742                         EVEX_V512;
2743
2744   let Predicates = [prd, HasVLX] in {
2745     defm Z256 : avx512_movnt<opc, OpcodeStr, st_frag,
2746                              !cast<ValueType>("v"##vsz256##elty##elsz), VR256X,
2747                              !cast<X86MemOperand>(elty##"256mem"), d, itin>,
2748                              EVEX_V256;
2749
2750     defm Z128 : avx512_movnt<opc, OpcodeStr, st_frag,
2751                              !cast<ValueType>("v"##vsz128##elty##elsz), VR128X,
2752                              !cast<X86MemOperand>(elty##"128mem"), d, itin>,
2753                              EVEX_V128;
2754   }
2755 }
2756
2757 defm VMOVNTDQ : avx512_movnt_vl<0xE7, "vmovntdq", alignednontemporalstore,
2758                                 "i", "64", "8", "4", "2", SSEPackedInt,
2759                                 HasAVX512>, PD, EVEX_CD8<64, CD8VF>;
2760
2761 defm VMOVNTPD : avx512_movnt_vl<0x2B, "vmovntpd", alignednontemporalstore,
2762                                 "f", "64", "8", "4", "2", SSEPackedDouble,
2763                                 HasAVX512>, PD, VEX_W, EVEX_CD8<64, CD8VF>;
2764
2765 defm VMOVNTPS : avx512_movnt_vl<0x2B, "vmovntps", alignednontemporalstore,
2766                                 "f", "32", "16", "8", "4", SSEPackedSingle,
2767                                 HasAVX512>, PS, EVEX_CD8<32, CD8VF>;
2768
2769 //===----------------------------------------------------------------------===//
2770 // AVX-512 - Integer arithmetic
2771 //
2772 multiclass avx512_binop_rm<bits<8> opc, string OpcodeStr, SDNode OpNode,
2773                            X86VectorVTInfo _, OpndItins itins,
2774                            bit IsCommutable = 0> {
2775   defm rr : AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
2776                     (ins _.RC:$src1, _.RC:$src2), OpcodeStr##_.Suffix,
2777                     "$src2, $src1", "$src1, $src2",
2778                     (_.VT (OpNode _.RC:$src1, _.RC:$src2)),
2779                     "", itins.rr, IsCommutable>,
2780             AVX512BIBase, EVEX_4V;
2781
2782   let mayLoad = 1 in
2783     defm rm : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
2784                     (ins _.RC:$src1, _.MemOp:$src2), OpcodeStr##_.Suffix,
2785                     "$src2, $src1", "$src1, $src2",
2786                     (_.VT (OpNode _.RC:$src1,
2787                                   (bitconvert (_.LdFrag addr:$src2)))),
2788                     "", itins.rm>,
2789               AVX512BIBase, EVEX_4V;
2790 }
2791
2792 multiclass avx512_binop_rmb<bits<8> opc, string OpcodeStr, SDNode OpNode,
2793                             X86VectorVTInfo _, OpndItins itins,
2794                             bit IsCommutable = 0> :
2795            avx512_binop_rm<opc, OpcodeStr, OpNode, _, itins, IsCommutable> {
2796   let mayLoad = 1 in
2797     defm rmb : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
2798                     (ins _.RC:$src1, _.ScalarMemOp:$src2), OpcodeStr##_.Suffix,
2799                     "${src2}"##_.BroadcastStr##", $src1",
2800                     "$src1, ${src2}"##_.BroadcastStr,
2801                     (_.VT (OpNode _.RC:$src1,
2802                                   (X86VBroadcast
2803                                       (_.ScalarLdFrag addr:$src2)))),
2804                     "", itins.rm>,
2805                AVX512BIBase, EVEX_4V, EVEX_B;
2806 }
2807
2808 multiclass avx512_binop_rm_vl<bits<8> opc, string OpcodeStr, SDNode OpNode,
2809                               AVX512VLVectorVTInfo VTInfo, OpndItins itins,
2810                               Predicate prd, bit IsCommutable = 0> {
2811   let Predicates = [prd] in
2812     defm Z : avx512_binop_rm<opc, OpcodeStr, OpNode, VTInfo.info512, itins,
2813                              IsCommutable>, EVEX_V512;
2814
2815   let Predicates = [prd, HasVLX] in {
2816     defm Z256 : avx512_binop_rm<opc, OpcodeStr, OpNode, VTInfo.info256, itins,
2817                              IsCommutable>, EVEX_V256;
2818     defm Z128 : avx512_binop_rm<opc, OpcodeStr, OpNode, VTInfo.info128, itins,
2819                              IsCommutable>, EVEX_V128;
2820   }
2821 }
2822
2823 multiclass avx512_binop_rmb_vl<bits<8> opc, string OpcodeStr, SDNode OpNode,
2824                                AVX512VLVectorVTInfo VTInfo, OpndItins itins,
2825                                Predicate prd, bit IsCommutable = 0> {
2826   let Predicates = [prd] in
2827     defm Z : avx512_binop_rmb<opc, OpcodeStr, OpNode, VTInfo.info512, itins,
2828                              IsCommutable>, EVEX_V512;
2829
2830   let Predicates = [prd, HasVLX] in {
2831     defm Z256 : avx512_binop_rmb<opc, OpcodeStr, OpNode, VTInfo.info256, itins,
2832                              IsCommutable>, EVEX_V256;
2833     defm Z128 : avx512_binop_rmb<opc, OpcodeStr, OpNode, VTInfo.info128, itins,
2834                              IsCommutable>, EVEX_V128;
2835   }
2836 }
2837
2838 multiclass avx512_binop_rm_vl_q<bits<8> opc, string OpcodeStr, SDNode OpNode,
2839                                 OpndItins itins, Predicate prd,
2840                                 bit IsCommutable = 0> {
2841   defm NAME : avx512_binop_rmb_vl<opc, OpcodeStr, OpNode, avx512vl_i64_info,
2842                                itins, prd, IsCommutable>,
2843                                VEX_W, EVEX_CD8<64, CD8VF>;
2844 }
2845
2846 multiclass avx512_binop_rm_vl_d<bits<8> opc, string OpcodeStr, SDNode OpNode,
2847                                 OpndItins itins, Predicate prd,
2848                                 bit IsCommutable = 0> {
2849   defm NAME : avx512_binop_rmb_vl<opc, OpcodeStr, OpNode, avx512vl_i32_info,
2850                                itins, prd, IsCommutable>, EVEX_CD8<32, CD8VF>;
2851 }
2852
2853 multiclass avx512_binop_rm_vl_w<bits<8> opc, string OpcodeStr, SDNode OpNode,
2854                                 OpndItins itins, Predicate prd,
2855                                 bit IsCommutable = 0> {
2856   defm NAME : avx512_binop_rm_vl<opc, OpcodeStr, OpNode, avx512vl_i16_info,
2857                               itins, prd, IsCommutable>, EVEX_CD8<16, CD8VF>;
2858 }
2859
2860 multiclass avx512_binop_rm_vl_b<bits<8> opc, string OpcodeStr, SDNode OpNode,
2861                                 OpndItins itins, Predicate prd,
2862                                 bit IsCommutable = 0> {
2863   defm NAME : avx512_binop_rm_vl<opc, OpcodeStr, OpNode, avx512vl_i8_info,
2864                               itins, prd, IsCommutable>, EVEX_CD8<8, CD8VF>;
2865 }
2866
2867 multiclass avx512_binop_rm_vl_dq<bits<8> opc_d, bits<8> opc_q, string OpcodeStr,
2868                                  SDNode OpNode, OpndItins itins, Predicate prd,
2869                                  bit IsCommutable = 0> {
2870   defm Q : avx512_binop_rm_vl_q<opc_q, OpcodeStr, OpNode, itins, prd,
2871                                    IsCommutable>;
2872
2873   defm D : avx512_binop_rm_vl_d<opc_d, OpcodeStr, OpNode, itins, prd,
2874                                    IsCommutable>;
2875 }
2876
2877 multiclass avx512_binop_rm_vl_bw<bits<8> opc_b, bits<8> opc_w, string OpcodeStr,
2878                                  SDNode OpNode, OpndItins itins, Predicate prd,
2879                                  bit IsCommutable = 0> {
2880   defm W : avx512_binop_rm_vl_w<opc_w, OpcodeStr, OpNode, itins, prd,
2881                                    IsCommutable>;
2882
2883   defm B : avx512_binop_rm_vl_b<opc_b, OpcodeStr, OpNode, itins, prd,
2884                                    IsCommutable>;
2885 }
2886
2887 multiclass avx512_binop_rm_vl_all<bits<8> opc_b, bits<8> opc_w,
2888                                   bits<8> opc_d, bits<8> opc_q,
2889                                   string OpcodeStr, SDNode OpNode,
2890                                   OpndItins itins, bit IsCommutable = 0> {
2891   defm NAME : avx512_binop_rm_vl_dq<opc_d, opc_q, OpcodeStr, OpNode,
2892                                     itins, HasAVX512, IsCommutable>,
2893               avx512_binop_rm_vl_bw<opc_b, opc_w, OpcodeStr, OpNode,
2894                                     itins, HasBWI, IsCommutable>;
2895 }
2896
2897 multiclass avx512_binop_rm2<bits<8> opc, string OpcodeStr, ValueType DstVT,
2898                             ValueType SrcVT, RegisterClass KRC, RegisterClass RC,
2899                             PatFrag memop_frag, X86MemOperand x86memop,
2900                             PatFrag scalar_mfrag, X86MemOperand x86scalar_mop,
2901                             string BrdcstStr, OpndItins itins, bit IsCommutable = 0> {
2902   let isCommutable = IsCommutable in
2903   {
2904     def rr : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
2905        (ins RC:$src1, RC:$src2),
2906        !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2907        []>, EVEX_4V;
2908     def rrk : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
2909                (ins KRC:$mask, RC:$src1, RC:$src2),
2910                !strconcat(OpcodeStr,
2911                   "\t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
2912                [], itins.rr>, EVEX_4V, EVEX_K;
2913     def rrkz : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
2914                 (ins KRC:$mask, RC:$src1, RC:$src2),
2915                 !strconcat(OpcodeStr, "\t{$src2, $src1, $dst {${mask}} {z}" ,
2916                     "|$dst {${mask}} {z}, $src1, $src2}"),
2917                 [], itins.rr>, EVEX_4V, EVEX_KZ;
2918   }
2919   let mayLoad = 1 in {
2920     def rm : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2921               (ins RC:$src1, x86memop:$src2),
2922               !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2923               []>, EVEX_4V;
2924     def rmk : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2925                (ins KRC:$mask, RC:$src1, x86memop:$src2),
2926                !strconcat(OpcodeStr,
2927                    "\t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
2928                [], itins.rm>, EVEX_4V, EVEX_K;
2929     def rmkz : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2930                 (ins KRC:$mask, RC:$src1, x86memop:$src2),
2931                 !strconcat(OpcodeStr,
2932                     "\t{$src2, $src1, $dst {${mask}} {z}|$dst {${mask}} {z}, $src1, $src2}"),
2933                 [], itins.rm>, EVEX_4V, EVEX_KZ;
2934     def rmb : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2935                (ins RC:$src1, x86scalar_mop:$src2),
2936                !strconcat(OpcodeStr, "\t{${src2}", BrdcstStr,
2937                           ", $src1, $dst|$dst, $src1, ${src2}", BrdcstStr, "}"),
2938                [], itins.rm>, EVEX_4V, EVEX_B;
2939     def rmbk : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2940                 (ins KRC:$mask, RC:$src1, x86scalar_mop:$src2),
2941                 !strconcat(OpcodeStr, "\t{${src2}", BrdcstStr,
2942                            ", $src1, $dst {${mask}}|$dst {${mask}}, $src1, ${src2}",
2943                            BrdcstStr, "}"),
2944                 [], itins.rm>, EVEX_4V, EVEX_B, EVEX_K;
2945     def rmbkz : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2946                  (ins KRC:$mask, RC:$src1, x86scalar_mop:$src2),
2947                  !strconcat(OpcodeStr, "\t{${src2}", BrdcstStr,
2948                             ", $src1, $dst {${mask}} {z}|$dst {${mask}} {z}, $src1, ${src2}",
2949                             BrdcstStr, "}"),
2950                  [], itins.rm>, EVEX_4V, EVEX_B, EVEX_KZ;
2951   }
2952 }
2953
2954 defm VPADD : avx512_binop_rm_vl_all<0xFC, 0xFD, 0xFE, 0xD4, "vpadd", add,
2955                                     SSE_INTALU_ITINS_P, 1>;
2956 defm VPSUB : avx512_binop_rm_vl_all<0xF8, 0xF9, 0xFA, 0xFB, "vpsub", sub,
2957                                     SSE_INTALU_ITINS_P, 0>;
2958 defm VPMULLD : avx512_binop_rm_vl_d<0x40, "vpmull", mul,
2959                                    SSE_INTALU_ITINS_P, HasAVX512, 1>, T8PD;
2960 defm VPMULLW : avx512_binop_rm_vl_w<0xD5, "vpmull", mul,
2961                                    SSE_INTALU_ITINS_P, HasBWI, 1>;
2962 defm VPMULLQ : avx512_binop_rm_vl_q<0x40, "vpmull", mul,
2963                                    SSE_INTALU_ITINS_P, HasDQI, 1>, T8PD;
2964
2965 defm VPMULDQZ : avx512_binop_rm2<0x28, "vpmuldq", v8i64, v16i32, VK8WM, VR512,
2966                    memopv8i64, i512mem, loadi64, i64mem, "{1to8}",
2967                    SSE_INTALU_ITINS_P, 1>, T8PD, EVEX_V512,
2968                    EVEX_CD8<64, CD8VF>, VEX_W;
2969
2970 defm VPMULUDQZ : avx512_binop_rm2<0xF4, "vpmuludq", v8i64, v16i32, VK8WM, VR512,
2971                    memopv8i64, i512mem, loadi64, i64mem, "{1to8}",
2972                    SSE_INTMUL_ITINS_P, 1>, EVEX_V512, EVEX_CD8<64, CD8VF>, VEX_W;
2973
2974 def : Pat<(v8i64 (X86pmuludq (v16i32 VR512:$src1), (v16i32 VR512:$src2))),
2975           (VPMULUDQZrr VR512:$src1, VR512:$src2)>;
2976
2977 def : Pat<(v8i64 (int_x86_avx512_mask_pmulu_dq_512 (v16i32 VR512:$src1),
2978            (v16i32 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
2979           (VPMULUDQZrr VR512:$src1, VR512:$src2)>;
2980 def : Pat<(v8i64 (int_x86_avx512_mask_pmul_dq_512 (v16i32 VR512:$src1),
2981            (v16i32 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
2982           (VPMULDQZrr VR512:$src1, VR512:$src2)>;
2983
2984 defm VPMAXSB : avx512_binop_rm_vl_b<0x3C, "vpmaxs", X86smax,
2985                                      SSE_INTALU_ITINS_P, HasBWI, 1>, T8PD;
2986 defm VPMAXSW : avx512_binop_rm_vl_w<0xEE, "vpmaxs", X86smax,
2987                                      SSE_INTALU_ITINS_P, HasBWI, 1>;
2988 defm VPMAXS : avx512_binop_rm_vl_dq<0x3D, 0x3D, "vpmaxs", X86smax,
2989                                      SSE_INTALU_ITINS_P, HasAVX512, 1>, T8PD;
2990
2991 defm VPMAXUB : avx512_binop_rm_vl_b<0xDE, "vpmaxu", X86umax,
2992                                      SSE_INTALU_ITINS_P, HasBWI, 1>;
2993 defm VPMAXUW : avx512_binop_rm_vl_w<0x3E, "vpmaxu", X86umax,
2994                                      SSE_INTALU_ITINS_P, HasBWI, 1>, T8PD;
2995 defm VPMAXU : avx512_binop_rm_vl_dq<0x3F, 0x3F, "vpmaxu", X86umax,
2996                                      SSE_INTALU_ITINS_P, HasAVX512, 1>, T8PD;
2997
2998 defm VPMINSB : avx512_binop_rm_vl_b<0x38, "vpmins", X86smin,
2999                                      SSE_INTALU_ITINS_P, HasBWI, 1>, T8PD;
3000 defm VPMINSW : avx512_binop_rm_vl_w<0xEA, "vpmins", X86smin,
3001                                      SSE_INTALU_ITINS_P, HasBWI, 1>;
3002 defm VPMINS : avx512_binop_rm_vl_dq<0x39, 0x39, "vpmins", X86smin,
3003                                      SSE_INTALU_ITINS_P, HasAVX512, 1>, T8PD;
3004
3005 defm VPMINUB : avx512_binop_rm_vl_b<0xDA, "vpminu", X86umin,
3006                                      SSE_INTALU_ITINS_P, HasBWI, 1>;
3007 defm VPMINUW : avx512_binop_rm_vl_w<0x3A, "vpminu", X86umin,
3008                                      SSE_INTALU_ITINS_P, HasBWI, 1>, T8PD;
3009 defm VPMINU : avx512_binop_rm_vl_dq<0x3B, 0x3B, "vpminu", X86umin,
3010                                      SSE_INTALU_ITINS_P, HasAVX512, 1>, T8PD;
3011
3012 def : Pat <(v16i32 (int_x86_avx512_mask_pmaxs_d_512 (v16i32 VR512:$src1),
3013                     (v16i32 VR512:$src2), (v16i32 immAllZerosV), (i16 -1))),
3014            (VPMAXSDZrr VR512:$src1, VR512:$src2)>;
3015 def : Pat <(v16i32 (int_x86_avx512_mask_pmaxu_d_512 (v16i32 VR512:$src1),
3016                     (v16i32 VR512:$src2), (v16i32 immAllZerosV), (i16 -1))),
3017            (VPMAXUDZrr VR512:$src1, VR512:$src2)>;
3018 def : Pat <(v8i64 (int_x86_avx512_mask_pmaxs_q_512 (v8i64 VR512:$src1),
3019                 (v8i64 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
3020            (VPMAXSQZrr VR512:$src1, VR512:$src2)>;
3021 def : Pat <(v8i64 (int_x86_avx512_mask_pmaxu_q_512 (v8i64 VR512:$src1),
3022                 (v8i64 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
3023            (VPMAXUQZrr VR512:$src1, VR512:$src2)>;
3024 def : Pat <(v16i32 (int_x86_avx512_mask_pmins_d_512 (v16i32 VR512:$src1),
3025                     (v16i32 VR512:$src2), (v16i32 immAllZerosV), (i16 -1))),
3026            (VPMINSDZrr VR512:$src1, VR512:$src2)>;
3027 def : Pat <(v16i32 (int_x86_avx512_mask_pminu_d_512 (v16i32 VR512:$src1),
3028                     (v16i32 VR512:$src2), (v16i32 immAllZerosV), (i16 -1))),
3029            (VPMINUDZrr VR512:$src1, VR512:$src2)>;
3030 def : Pat <(v8i64 (int_x86_avx512_mask_pmins_q_512 (v8i64 VR512:$src1),
3031                 (v8i64 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
3032            (VPMINSQZrr VR512:$src1, VR512:$src2)>;
3033 def : Pat <(v8i64 (int_x86_avx512_mask_pminu_q_512 (v8i64 VR512:$src1),
3034                 (v8i64 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
3035            (VPMINUQZrr VR512:$src1, VR512:$src2)>;
3036 //===----------------------------------------------------------------------===//
3037 // AVX-512 - Unpack Instructions
3038 //===----------------------------------------------------------------------===//
3039
3040 multiclass avx512_unpack_fp<bits<8> opc, SDNode OpNode, ValueType vt,
3041                                    PatFrag mem_frag, RegisterClass RC,
3042                                    X86MemOperand x86memop, string asm,
3043                                    Domain d> {
3044     def rr : AVX512PI<opc, MRMSrcReg,
3045                 (outs RC:$dst), (ins RC:$src1, RC:$src2),
3046                 asm, [(set RC:$dst,
3047                            (vt (OpNode RC:$src1, RC:$src2)))],
3048                            d>, EVEX_4V;
3049     def rm : AVX512PI<opc, MRMSrcMem,
3050                 (outs RC:$dst), (ins RC:$src1, x86memop:$src2),
3051                 asm, [(set RC:$dst,
3052                        (vt (OpNode RC:$src1,
3053                             (bitconvert (mem_frag addr:$src2)))))],
3054                         d>, EVEX_4V;
3055 }
3056
3057 defm VUNPCKHPSZ: avx512_unpack_fp<0x15, X86Unpckh, v16f32, memopv8f64,
3058       VR512, f512mem, "vunpckhps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3059       SSEPackedSingle>, PS, EVEX_V512, EVEX_CD8<32, CD8VF>;
3060 defm VUNPCKHPDZ: avx512_unpack_fp<0x15, X86Unpckh, v8f64, memopv8f64,
3061       VR512, f512mem, "vunpckhpd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3062       SSEPackedDouble>, PD, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
3063 defm VUNPCKLPSZ: avx512_unpack_fp<0x14, X86Unpckl, v16f32, memopv8f64,
3064       VR512, f512mem, "vunpcklps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3065       SSEPackedSingle>, PS, EVEX_V512, EVEX_CD8<32, CD8VF>;
3066 defm VUNPCKLPDZ: avx512_unpack_fp<0x14, X86Unpckl, v8f64, memopv8f64,
3067       VR512, f512mem, "vunpcklpd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3068       SSEPackedDouble>, PD, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
3069
3070 multiclass avx512_unpack_int<bits<8> opc, string OpcodeStr, SDNode OpNode,
3071                         ValueType OpVT, RegisterClass RC, PatFrag memop_frag,
3072                         X86MemOperand x86memop> {
3073   def rr : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
3074        (ins RC:$src1, RC:$src2),
3075        !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3076        [(set RC:$dst, (OpVT (OpNode (OpVT RC:$src1), (OpVT RC:$src2))))],
3077        IIC_SSE_UNPCK>, EVEX_4V;
3078   def rm : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
3079        (ins RC:$src1, x86memop:$src2),
3080        !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3081        [(set RC:$dst, (OpVT (OpNode (OpVT RC:$src1),
3082                                      (bitconvert (memop_frag addr:$src2)))))],
3083                                      IIC_SSE_UNPCK>, EVEX_4V;
3084 }
3085 defm VPUNPCKLDQZ  : avx512_unpack_int<0x62, "vpunpckldq", X86Unpckl, v16i32,
3086                                 VR512, memopv16i32, i512mem>, EVEX_V512,
3087                                 EVEX_CD8<32, CD8VF>;
3088 defm VPUNPCKLQDQZ : avx512_unpack_int<0x6C, "vpunpcklqdq", X86Unpckl, v8i64,
3089                                 VR512, memopv8i64, i512mem>, EVEX_V512,
3090                                 VEX_W, EVEX_CD8<64, CD8VF>;
3091 defm VPUNPCKHDQZ  : avx512_unpack_int<0x6A, "vpunpckhdq", X86Unpckh, v16i32,
3092                                 VR512, memopv16i32, i512mem>, EVEX_V512,
3093                                 EVEX_CD8<32, CD8VF>;
3094 defm VPUNPCKHQDQZ : avx512_unpack_int<0x6D, "vpunpckhqdq", X86Unpckh, v8i64,
3095                                 VR512, memopv8i64, i512mem>, EVEX_V512,
3096                                 VEX_W, EVEX_CD8<64, CD8VF>;
3097 //===----------------------------------------------------------------------===//
3098 // AVX-512 - PSHUFD
3099 //
3100
3101 multiclass avx512_pshuf_imm<bits<8> opc, string OpcodeStr, RegisterClass RC,
3102                          SDNode OpNode, PatFrag mem_frag,
3103                          X86MemOperand x86memop, ValueType OpVT> {
3104   def ri : AVX512Ii8<opc, MRMSrcReg, (outs RC:$dst),
3105                      (ins RC:$src1, i8imm:$src2),
3106                      !strconcat(OpcodeStr,
3107                          "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3108                      [(set RC:$dst,
3109                        (OpVT (OpNode RC:$src1, (i8 imm:$src2))))]>,
3110                      EVEX;
3111   def mi : AVX512Ii8<opc, MRMSrcMem, (outs RC:$dst),
3112                      (ins x86memop:$src1, i8imm:$src2),
3113                      !strconcat(OpcodeStr,
3114                          "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3115                      [(set RC:$dst,
3116                        (OpVT (OpNode (mem_frag addr:$src1),
3117                               (i8 imm:$src2))))]>, EVEX;
3118 }
3119
3120 defm VPSHUFDZ : avx512_pshuf_imm<0x70, "vpshufd", VR512, X86PShufd, memopv16i32,
3121                       i512mem, v16i32>, PD, EVEX_V512, EVEX_CD8<32, CD8VF>;
3122
3123 //===----------------------------------------------------------------------===//
3124 // AVX-512  Logical Instructions
3125 //===----------------------------------------------------------------------===//
3126
3127 defm VPAND : avx512_binop_rm_vl_dq<0xDB, 0xDB, "vpand", and,
3128                                   SSE_INTALU_ITINS_P, HasAVX512, 1>;
3129 defm VPOR : avx512_binop_rm_vl_dq<0xEB, 0xEB, "vpor", or,
3130                                   SSE_INTALU_ITINS_P, HasAVX512, 1>;
3131 defm VPXOR : avx512_binop_rm_vl_dq<0xEF, 0xEF, "vpxor", xor,
3132                                   SSE_INTALU_ITINS_P, HasAVX512, 1>;
3133 defm VPANDN : avx512_binop_rm_vl_dq<0xDF, 0xDF, "vpandn", X86andnp,
3134                                   SSE_INTALU_ITINS_P, HasAVX512, 1>;
3135
3136 //===----------------------------------------------------------------------===//
3137 // AVX-512  FP arithmetic
3138 //===----------------------------------------------------------------------===//
3139
3140 multiclass avx512_binop_s<bits<8> opc, string OpcodeStr, SDNode OpNode,
3141                                   SizeItins itins> {
3142   defm SSZ : sse12_fp_scalar<opc, !strconcat(OpcodeStr, "ss"), OpNode, FR32X,
3143                              f32mem, itins.s, 0>, XS, EVEX_4V, VEX_LIG,
3144                              EVEX_CD8<32, CD8VT1>;
3145   defm SDZ : sse12_fp_scalar<opc, !strconcat(OpcodeStr, "sd"), OpNode, FR64X,
3146                              f64mem, itins.d, 0>, XD, VEX_W, EVEX_4V, VEX_LIG,
3147                              EVEX_CD8<64, CD8VT1>;
3148 }
3149
3150 let isCommutable = 1 in {
3151 defm VADD : avx512_binop_s<0x58, "add", fadd, SSE_ALU_ITINS_S>;
3152 defm VMUL : avx512_binop_s<0x59, "mul", fmul, SSE_ALU_ITINS_S>;
3153 defm VMIN : avx512_binop_s<0x5D, "min", X86fmin, SSE_ALU_ITINS_S>;
3154 defm VMAX : avx512_binop_s<0x5F, "max", X86fmax, SSE_ALU_ITINS_S>;
3155 }
3156 let isCommutable = 0 in {
3157 defm VSUB : avx512_binop_s<0x5C, "sub", fsub, SSE_ALU_ITINS_S>;
3158 defm VDIV : avx512_binop_s<0x5E, "div", fdiv, SSE_ALU_ITINS_S>;
3159 }
3160
3161 multiclass avx512_fp_packed<bits<8> opc, string OpcodeStr, SDNode OpNode,
3162                             X86VectorVTInfo _, bit IsCommutable> {
3163   defm rr: AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
3164                   (ins _.RC:$src1, _.RC:$src2), OpcodeStr##_.Suffix,
3165                   "$src2, $src1", "$src1, $src2",
3166                   (_.VT (OpNode _.RC:$src1, _.RC:$src2))>, EVEX_4V;
3167   let mayLoad = 1 in {
3168     defm rm: AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
3169                     (ins _.RC:$src1, _.MemOp:$src2), OpcodeStr##_.Suffix,
3170                     "$src2, $src1", "$src1, $src2",
3171                     (OpNode _.RC:$src1, (_.LdFrag addr:$src2))>, EVEX_4V;
3172     defm rmb: AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
3173                      (ins _.RC:$src1, _.ScalarMemOp:$src2), OpcodeStr##_.Suffix,
3174                      "${src2}"##_.BroadcastStr##", $src1",
3175                      "$src1, ${src2}"##_.BroadcastStr,
3176                      (OpNode  _.RC:$src1, (_.VT (X86VBroadcast
3177                                                 (_.ScalarLdFrag addr:$src2))))>,
3178                      EVEX_4V, EVEX_B;
3179   }//let mayLoad = 1
3180 }
3181
3182 multiclass avx512_fp_binop_p<bits<8> opc, string OpcodeStr, SDNode OpNode,
3183                              bit IsCommutable = 0> {
3184   defm PSZ : avx512_fp_packed<opc, OpcodeStr, OpNode, v16f32_info,
3185                               IsCommutable>, EVEX_V512, PS,
3186                               EVEX_CD8<32, CD8VF>;
3187   defm PDZ : avx512_fp_packed<opc, OpcodeStr, OpNode, v8f64_info,
3188                               IsCommutable>, EVEX_V512, PD, VEX_W,
3189                               EVEX_CD8<64, CD8VF>;
3190
3191     // Define only if AVX512VL feature is present.
3192   let Predicates = [HasVLX] in {
3193     defm PSZ128 : avx512_fp_packed<opc, OpcodeStr, OpNode, v4f32x_info,
3194                                    IsCommutable>, EVEX_V128, PS,
3195                                    EVEX_CD8<32, CD8VF>;
3196     defm PSZ256 : avx512_fp_packed<opc, OpcodeStr, OpNode, v8f32x_info,
3197                                    IsCommutable>, EVEX_V256, PS,
3198                                    EVEX_CD8<32, CD8VF>;
3199     defm PDZ128 : avx512_fp_packed<opc, OpcodeStr, OpNode, v2f64x_info,
3200                                    IsCommutable>, EVEX_V128, PD, VEX_W,
3201                                    EVEX_CD8<64, CD8VF>;
3202     defm PDZ256 : avx512_fp_packed<opc, OpcodeStr, OpNode, v4f64x_info,
3203                                    IsCommutable>, EVEX_V256, PD, VEX_W,
3204                                    EVEX_CD8<64, CD8VF>;
3205   }
3206 }
3207
3208 defm VADD : avx512_fp_binop_p<0x58, "vadd", fadd, 1>;
3209 defm VMUL : avx512_fp_binop_p<0x59, "vmul", fmul, 1>;
3210 defm VMIN : avx512_fp_binop_p<0x5D, "vmin", X86fmin, 1>;
3211 defm VMAX : avx512_fp_binop_p<0x5F, "vmax", X86fmax, 1>;
3212 defm VSUB : avx512_fp_binop_p<0x5C, "vsub", fsub>;
3213 defm VDIV : avx512_fp_binop_p<0x5E, "vdiv", fdiv>;
3214
3215 def : Pat<(v16f32 (int_x86_avx512_mask_max_ps_512 (v16f32 VR512:$src1),
3216                    (v16f32 VR512:$src2), (bc_v16f32 (v16i32 immAllZerosV)),
3217                    (i16 -1), FROUND_CURRENT)),
3218           (VMAXPSZrr VR512:$src1, VR512:$src2)>;
3219
3220 def : Pat<(v8f64 (int_x86_avx512_mask_max_pd_512 (v8f64 VR512:$src1),
3221                    (v8f64 VR512:$src2), (bc_v8f64 (v16i32 immAllZerosV)),
3222                    (i8 -1), FROUND_CURRENT)),
3223           (VMAXPDZrr VR512:$src1, VR512:$src2)>;
3224
3225 def : Pat<(v16f32 (int_x86_avx512_mask_min_ps_512 (v16f32 VR512:$src1),
3226                    (v16f32 VR512:$src2), (bc_v16f32 (v16i32 immAllZerosV)),
3227                    (i16 -1), FROUND_CURRENT)),
3228           (VMINPSZrr VR512:$src1, VR512:$src2)>;
3229
3230 def : Pat<(v8f64 (int_x86_avx512_mask_min_pd_512 (v8f64 VR512:$src1),
3231                    (v8f64 VR512:$src2), (bc_v8f64 (v16i32 immAllZerosV)),
3232                    (i8 -1), FROUND_CURRENT)),
3233           (VMINPDZrr VR512:$src1, VR512:$src2)>;
3234 //===----------------------------------------------------------------------===//
3235 // AVX-512  VPTESTM instructions
3236 //===----------------------------------------------------------------------===//
3237
3238 multiclass avx512_vptest<bits<8> opc, string OpcodeStr, RegisterClass KRC,
3239               RegisterClass RC, X86MemOperand x86memop, PatFrag memop_frag,
3240               SDNode OpNode, ValueType vt> {
3241   def rr : AVX512PI<opc, MRMSrcReg,
3242              (outs KRC:$dst), (ins RC:$src1, RC:$src2),
3243              !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3244              [(set KRC:$dst, (OpNode (vt RC:$src1), (vt RC:$src2)))],
3245              SSEPackedInt>, EVEX_4V;
3246   def rm : AVX512PI<opc, MRMSrcMem,
3247              (outs KRC:$dst), (ins RC:$src1, x86memop:$src2),
3248              !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3249              [(set KRC:$dst, (OpNode (vt RC:$src1),
3250               (bitconvert (memop_frag addr:$src2))))], SSEPackedInt>, EVEX_4V;
3251 }
3252
3253 defm VPTESTMDZ  : avx512_vptest<0x27, "vptestmd", VK16, VR512,  f512mem,
3254                               memopv16i32, X86testm, v16i32>, T8PD, EVEX_V512,
3255                               EVEX_CD8<32, CD8VF>;
3256 defm VPTESTMQZ  : avx512_vptest<0x27, "vptestmq", VK8, VR512,  f512mem,
3257                               memopv8i64, X86testm, v8i64>, T8PD, EVEX_V512, VEX_W,
3258                               EVEX_CD8<64, CD8VF>;
3259
3260 let Predicates = [HasCDI] in {
3261 defm VPTESTNMDZ  : avx512_vptest<0x27, "vptestnmd", VK16, VR512,  f512mem,
3262                               memopv16i32, X86testnm, v16i32>, T8XS, EVEX_V512,
3263                               EVEX_CD8<32, CD8VF>;
3264 defm VPTESTNMQZ  : avx512_vptest<0x27, "vptestnmq", VK8, VR512,  f512mem,
3265                               memopv8i64, X86testnm, v8i64>, T8XS, EVEX_V512, VEX_W,
3266                               EVEX_CD8<64, CD8VF>;
3267 }
3268
3269 def : Pat <(i16 (int_x86_avx512_mask_ptestm_d_512 (v16i32 VR512:$src1),
3270                  (v16i32 VR512:$src2), (i16 -1))),
3271                  (COPY_TO_REGCLASS (VPTESTMDZrr VR512:$src1, VR512:$src2), GR16)>;
3272
3273 def : Pat <(i8 (int_x86_avx512_mask_ptestm_q_512 (v8i64 VR512:$src1),
3274                  (v8i64 VR512:$src2), (i8 -1))),
3275                  (COPY_TO_REGCLASS (VPTESTMQZrr VR512:$src1, VR512:$src2), GR8)>;
3276
3277 //===----------------------------------------------------------------------===//
3278 // AVX-512  Shift instructions
3279 //===----------------------------------------------------------------------===//
3280 multiclass avx512_shift_rmi<bits<8> opc, Format ImmFormR, Format ImmFormM,
3281                          string OpcodeStr, SDNode OpNode, X86VectorVTInfo _> {
3282   defm ri : AVX512_maskable<opc, ImmFormR, _, (outs _.RC:$dst),
3283                    (ins _.RC:$src1, i8imm:$src2), OpcodeStr,
3284                       "$src2, $src1", "$src1, $src2",
3285                    (_.VT (OpNode _.RC:$src1, (i8 imm:$src2))),
3286                    " ",  SSE_INTSHIFT_ITINS_P.rr>, AVX512BIi8Base, EVEX_4V;
3287   defm mi : AVX512_maskable<opc, ImmFormM, _, (outs _.RC:$dst),
3288                    (ins _.MemOp:$src1, i8imm:$src2), OpcodeStr,
3289                        "$src2, $src1", "$src1, $src2",
3290                    (_.VT (OpNode (_.MemOpFrag addr:$src1), (i8 imm:$src2))),
3291                    " ",  SSE_INTSHIFT_ITINS_P.rm>, AVX512BIi8Base, EVEX_4V;
3292 }
3293
3294 multiclass avx512_shift_rrm<bits<8> opc, string OpcodeStr, SDNode OpNode,
3295                             ValueType SrcVT, PatFrag bc_frag, X86VectorVTInfo _> {
3296    // src2 is always 128-bit
3297   defm rr : AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
3298                    (ins _.RC:$src1, VR128X:$src2), OpcodeStr,
3299                       "$src2, $src1", "$src1, $src2",
3300                    (_.VT (OpNode _.RC:$src1, (SrcVT VR128X:$src2))),
3301                    " ",  SSE_INTSHIFT_ITINS_P.rr>, AVX512BIBase, EVEX_4V;
3302   defm rm : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
3303                    (ins _.RC:$src1, i128mem:$src2), OpcodeStr,
3304                        "$src2, $src1", "$src1, $src2",
3305                    (_.VT (OpNode _.RC:$src1, (bc_frag (memopv2i64 addr:$src2)))),
3306                    " ",  SSE_INTSHIFT_ITINS_P.rm>, AVX512BIBase, EVEX_4V;
3307 }
3308
3309 multiclass avx512_shift_sizes<bits<8> opc, string OpcodeStr, SDNode OpNode,
3310                                   ValueType SrcVT, PatFrag bc_frag, X86VectorVTInfo _> {
3311   defm Z : avx512_shift_rrm<opc, OpcodeStr, OpNode, SrcVT, bc_frag, _>, EVEX_V512;
3312 }
3313
3314 multiclass avx512_shift_types<bits<8> opcd, bits<8> opcq, string OpcodeStr,
3315                                  SDNode OpNode> {
3316   defm D : avx512_shift_sizes<opcd, OpcodeStr#"d", OpNode, v4i32, bc_v4i32,
3317                                  v16i32_info>, EVEX_CD8<32, CD8VQ>;
3318   defm Q : avx512_shift_sizes<opcq, OpcodeStr#"q", OpNode, v2i64, bc_v2i64,
3319                                  v8i64_info>, EVEX_CD8<64, CD8VQ>, VEX_W;
3320 }
3321
3322 defm VPSRLDZ : avx512_shift_rmi<0x72, MRM2r, MRM2m, "vpsrld", X86vsrli,
3323                            v16i32_info>,
3324                            EVEX_V512, EVEX_CD8<32, CD8VF>;
3325 defm VPSRLQZ : avx512_shift_rmi<0x73, MRM2r, MRM2m, "vpsrlq", X86vsrli,
3326                            v8i64_info>, EVEX_V512,
3327                            EVEX_CD8<64, CD8VF>, VEX_W;
3328
3329 defm VPSLLDZ : avx512_shift_rmi<0x72, MRM6r, MRM6m, "vpslld", X86vshli,
3330                            v16i32_info>, EVEX_V512,
3331                            EVEX_CD8<32, CD8VF>;
3332 defm VPSLLQZ : avx512_shift_rmi<0x73, MRM6r, MRM6m, "vpsllq", X86vshli,
3333                            v8i64_info>, EVEX_V512,
3334                            EVEX_CD8<64, CD8VF>, VEX_W;
3335
3336 defm VPSRADZ : avx512_shift_rmi<0x72, MRM4r, MRM4m, "vpsrad", X86vsrai,
3337                            v16i32_info>,
3338                            EVEX_V512, EVEX_CD8<32, CD8VF>;
3339 defm VPSRAQZ : avx512_shift_rmi<0x72, MRM4r, MRM4m, "vpsraq", X86vsrai,
3340                            v8i64_info>, EVEX_V512,
3341                            EVEX_CD8<64, CD8VF>, VEX_W;
3342
3343 defm VPSLL : avx512_shift_types<0xF2, 0xF3, "vpsll", X86vshl>;
3344 defm VPSRA : avx512_shift_types<0xE2, 0xE2, "vpsra", X86vsra>;
3345 defm VPSRL : avx512_shift_types<0xD2, 0xD3, "vpsrl", X86vsrl>;
3346
3347 //===-------------------------------------------------------------------===//
3348 // Variable Bit Shifts
3349 //===-------------------------------------------------------------------===//
3350 multiclass avx512_var_shift<bits<8> opc, string OpcodeStr, SDNode OpNode,
3351                             X86VectorVTInfo _> {
3352   defm rr : AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
3353                    (ins _.RC:$src1, _.RC:$src2), OpcodeStr,
3354                       "$src2, $src1", "$src1, $src2",
3355                    (_.VT (OpNode _.RC:$src1, (_.VT _.RC:$src2))),
3356                    " ",  SSE_INTSHIFT_ITINS_P.rr>, AVX5128IBase, EVEX_4V;
3357   defm rm : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
3358                    (ins _.RC:$src1, _.MemOp:$src2), OpcodeStr,
3359                        "$src2, $src1", "$src1, $src2",
3360                    (_.VT (OpNode _.RC:$src1, (_.MemOpFrag addr:$src2))),
3361                    " ",  SSE_INTSHIFT_ITINS_P.rm>, AVX5128IBase, EVEX_4V;
3362 }
3363
3364 multiclass avx512_var_shift_sizes<bits<8> opc, string OpcodeStr, SDNode OpNode,
3365                                   AVX512VLVectorVTInfo _> {
3366   defm Z : avx512_var_shift<opc, OpcodeStr, OpNode, _.info512>, EVEX_V512;
3367 }
3368
3369 multiclass avx512_var_shift_types<bits<8> opc, string OpcodeStr,
3370                                  SDNode OpNode> {
3371   defm D : avx512_var_shift_sizes<opc, OpcodeStr#"d", OpNode,
3372                                  avx512vl_i32_info>, EVEX_CD8<32, CD8VQ>;
3373   defm Q : avx512_var_shift_sizes<opc, OpcodeStr#"q", OpNode,
3374                                  avx512vl_i64_info>, EVEX_CD8<64, CD8VQ>, VEX_W;
3375 }
3376
3377 defm VPSLLV : avx512_var_shift_types<0x47, "vpsllv", shl>;
3378 defm VPSRAV : avx512_var_shift_types<0x46, "vpsrav", sra>;
3379 defm VPSRLV : avx512_var_shift_types<0x45, "vpsrlv", srl>;
3380
3381 //===----------------------------------------------------------------------===//
3382 // AVX-512 - MOVDDUP
3383 //===----------------------------------------------------------------------===//
3384
3385 multiclass avx512_movddup<string OpcodeStr, RegisterClass RC, ValueType VT,
3386                         X86MemOperand x86memop, PatFrag memop_frag> {
3387 def rr  : AVX512PDI<0x12, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
3388                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
3389                     [(set RC:$dst, (VT (X86Movddup RC:$src)))]>, EVEX;
3390 def rm  : AVX512PDI<0x12, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
3391                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
3392                     [(set RC:$dst,
3393                       (VT (X86Movddup (memop_frag addr:$src))))]>, EVEX;
3394 }
3395
3396 defm VMOVDDUPZ : avx512_movddup<"vmovddup", VR512, v8f64, f512mem, memopv8f64>,
3397                  VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
3398 def : Pat<(X86Movddup (v8f64 (scalar_to_vector (loadf64 addr:$src)))),
3399           (VMOVDDUPZrm addr:$src)>;
3400
3401 //===---------------------------------------------------------------------===//
3402 // Replicate Single FP - MOVSHDUP and MOVSLDUP
3403 //===---------------------------------------------------------------------===//
3404 multiclass avx512_replicate_sfp<bits<8> op, SDNode OpNode, string OpcodeStr,
3405                               ValueType vt, RegisterClass RC, PatFrag mem_frag,
3406                               X86MemOperand x86memop> {
3407   def rr : AVX512XSI<op, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
3408                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
3409                       [(set RC:$dst, (vt (OpNode RC:$src)))]>, EVEX;
3410   let mayLoad = 1 in
3411   def rm : AVX512XSI<op, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
3412                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
3413                       [(set RC:$dst, (OpNode (mem_frag addr:$src)))]>, EVEX;
3414 }
3415
3416 defm VMOVSHDUPZ  : avx512_replicate_sfp<0x16, X86Movshdup, "vmovshdup",
3417                        v16f32, VR512, memopv16f32, f512mem>, EVEX_V512,
3418                        EVEX_CD8<32, CD8VF>;
3419 defm VMOVSLDUPZ  : avx512_replicate_sfp<0x12, X86Movsldup, "vmovsldup",
3420                        v16f32, VR512, memopv16f32, f512mem>, EVEX_V512,
3421                        EVEX_CD8<32, CD8VF>;
3422
3423 def : Pat<(v16i32 (X86Movshdup VR512:$src)), (VMOVSHDUPZrr VR512:$src)>;
3424 def : Pat<(v16i32 (X86Movshdup (memopv16i32 addr:$src))),
3425            (VMOVSHDUPZrm addr:$src)>;
3426 def : Pat<(v16i32 (X86Movsldup VR512:$src)), (VMOVSLDUPZrr VR512:$src)>;
3427 def : Pat<(v16i32 (X86Movsldup (memopv16i32 addr:$src))),
3428            (VMOVSLDUPZrm addr:$src)>;
3429
3430 //===----------------------------------------------------------------------===//
3431 // Move Low to High and High to Low packed FP Instructions
3432 //===----------------------------------------------------------------------===//
3433 def VMOVLHPSZrr : AVX512PSI<0x16, MRMSrcReg, (outs VR128X:$dst),
3434           (ins VR128X:$src1, VR128X:$src2),
3435           "vmovlhps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3436           [(set VR128X:$dst, (v4f32 (X86Movlhps VR128X:$src1, VR128X:$src2)))],
3437            IIC_SSE_MOV_LH>, EVEX_4V;
3438 def VMOVHLPSZrr : AVX512PSI<0x12, MRMSrcReg, (outs VR128X:$dst),
3439           (ins VR128X:$src1, VR128X:$src2),
3440           "vmovhlps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3441           [(set VR128X:$dst, (v4f32 (X86Movhlps VR128X:$src1, VR128X:$src2)))],
3442           IIC_SSE_MOV_LH>, EVEX_4V;
3443
3444 let Predicates = [HasAVX512] in {
3445   // MOVLHPS patterns
3446   def : Pat<(v4i32 (X86Movlhps VR128X:$src1, VR128X:$src2)),
3447             (VMOVLHPSZrr VR128X:$src1, VR128X:$src2)>;
3448   def : Pat<(v2i64 (X86Movlhps VR128X:$src1, VR128X:$src2)),
3449             (VMOVLHPSZrr (v2i64 VR128X:$src1), VR128X:$src2)>;
3450
3451   // MOVHLPS patterns
3452   def : Pat<(v4i32 (X86Movhlps VR128X:$src1, VR128X:$src2)),
3453             (VMOVHLPSZrr VR128X:$src1, VR128X:$src2)>;
3454 }
3455
3456 //===----------------------------------------------------------------------===//
3457 // FMA - Fused Multiply Operations
3458 //
3459
3460 let Constraints = "$src1 = $dst" in {
3461 // Omitting the parameter OpNode (= null_frag) disables ISel pattern matching.
3462 multiclass avx512_fma3p_rm<bits<8> opc, string OpcodeStr, X86VectorVTInfo _,
3463                            SDPatternOperator OpNode = null_frag> {
3464   defm r: AVX512_maskable_3src<opc, MRMSrcReg, _, (outs _.RC:$dst),
3465           (ins _.RC:$src2, _.RC:$src3),
3466           OpcodeStr, "$src3, $src2", "$src2, $src3",
3467           (_.VT (OpNode _.RC:$src1, _.RC:$src2, _.RC:$src3))>,
3468          AVX512FMA3Base;
3469
3470   let mayLoad = 1 in
3471   def m: AVX512FMA3<opc, MRMSrcMem, (outs _.RC:$dst),
3472           (ins _.RC:$src1, _.RC:$src2, _.MemOp:$src3),
3473           !strconcat(OpcodeStr, "\t{$src3, $src2, $dst|$dst, $src2, $src3}"),
3474           [(set _.RC:$dst, (_.VT (OpNode _.RC:$src1, _.RC:$src2,
3475                                                (_.MemOpFrag addr:$src3))))]>;
3476    def mb: AVX512FMA3<opc, MRMSrcMem, (outs _.RC:$dst),
3477            (ins _.RC:$src1, _.RC:$src2, _.ScalarMemOp:$src3),
3478            !strconcat(OpcodeStr, "\t{${src3}", _.BroadcastStr,
3479             ", $src2, $dst|$dst, $src2, ${src3}", _.BroadcastStr, "}"),
3480            [(set _.RC:$dst, (OpNode _.RC:$src1, _.RC:$src2,
3481            (_.VT (X86VBroadcast (_.ScalarLdFrag addr:$src3)))))]>, EVEX_B;
3482 }
3483 } // Constraints = "$src1 = $dst"
3484
3485 multiclass avx512_fma3p_forms<bits<8> opc213, bits<8> opc231,
3486                               string OpcodeStr, X86VectorVTInfo VTI,
3487                               SDPatternOperator OpNode> {
3488   defm v213 : avx512_fma3p_rm<opc213, !strconcat(OpcodeStr, "213", VTI.Suffix),
3489                               VTI, OpNode>,
3490               EVEX_V512, EVEX_CD8<VTI.EltSize, CD8VF>;
3491
3492   defm v231 : avx512_fma3p_rm<opc231, !strconcat(OpcodeStr, "231", VTI.Suffix),
3493                               VTI>,
3494               EVEX_V512, EVEX_CD8<VTI.EltSize, CD8VF>;
3495 }
3496
3497 let ExeDomain = SSEPackedSingle in {
3498   defm VFMADDPSZ    : avx512_fma3p_forms<0xA8, 0xB8, "vfmadd",
3499                                          v16f32_info, X86Fmadd>;
3500   defm VFMSUBPSZ    : avx512_fma3p_forms<0xAA, 0xBA, "vfmsub",
3501                                          v16f32_info, X86Fmsub>;
3502   defm VFMADDSUBPSZ : avx512_fma3p_forms<0xA6, 0xB6, "vfmaddsub",
3503                                          v16f32_info, X86Fmaddsub>;
3504   defm VFMSUBADDPSZ : avx512_fma3p_forms<0xA7, 0xB7, "vfmsubadd",
3505                                          v16f32_info, X86Fmsubadd>;
3506   defm VFNMADDPSZ   : avx512_fma3p_forms<0xAC, 0xBC, "vfnmadd",
3507                                          v16f32_info, X86Fnmadd>;
3508   defm VFNMSUBPSZ   : avx512_fma3p_forms<0xAE, 0xBE, "vfnmsub",
3509                                          v16f32_info, X86Fnmsub>;
3510 }
3511 let ExeDomain = SSEPackedDouble in {
3512   defm VFMADDPDZ    : avx512_fma3p_forms<0xA8, 0xB8, "vfmadd",
3513                                          v8f64_info, X86Fmadd>, VEX_W;
3514   defm VFMSUBPDZ    : avx512_fma3p_forms<0xAA, 0xBA, "vfmsub",
3515                                          v8f64_info, X86Fmsub>, VEX_W;
3516   defm VFMADDSUBPDZ : avx512_fma3p_forms<0xA6, 0xB6, "vfmaddsub",
3517                                          v8f64_info, X86Fmaddsub>, VEX_W;
3518   defm VFMSUBADDPDZ : avx512_fma3p_forms<0xA7, 0xB7, "vfmsubadd",
3519                                          v8f64_info, X86Fmsubadd>, VEX_W;
3520   defm VFNMADDPDZ :   avx512_fma3p_forms<0xAC, 0xBC, "vfnmadd",
3521                                          v8f64_info, X86Fnmadd>, VEX_W;
3522   defm VFNMSUBPDZ :   avx512_fma3p_forms<0xAE, 0xBE, "vfnmsub",
3523                                          v8f64_info, X86Fnmsub>, VEX_W;
3524 }
3525
3526 let Constraints = "$src1 = $dst" in {
3527 multiclass avx512_fma3p_m132<bits<8> opc, string OpcodeStr, SDNode OpNode,
3528                              X86VectorVTInfo _> {
3529   let mayLoad = 1 in
3530   def m: AVX512FMA3<opc, MRMSrcMem, (outs _.RC:$dst),
3531           (ins _.RC:$src1, _.RC:$src3, _.MemOp:$src2),
3532           !strconcat(OpcodeStr, "\t{$src2, $src3, $dst|$dst, $src3, $src2}"),
3533           [(set _.RC:$dst, (_.VT (OpNode _.RC:$src1, (_.MemOpFrag addr:$src2),
3534                                                     _.RC:$src3)))]>;
3535    def mb: AVX512FMA3<opc, MRMSrcMem, (outs _.RC:$dst),
3536            (ins _.RC:$src1, _.RC:$src3, _.ScalarMemOp:$src2),
3537            !strconcat(OpcodeStr, "\t{${src2}", _.BroadcastStr,
3538             ", $src3, $dst|$dst, $src3, ${src2}", _.BroadcastStr, "}"),
3539            [(set _.RC:$dst,
3540                (OpNode _.RC:$src1, (_.VT (X86VBroadcast
3541                                             (_.ScalarLdFrag addr:$src2))),
3542                                    _.RC:$src3))]>, EVEX_B;
3543 }
3544 } // Constraints = "$src1 = $dst"
3545
3546
3547 let ExeDomain = SSEPackedSingle in {
3548   defm VFMADD132PSZ    : avx512_fma3p_m132<0x98, "vfmadd132ps", X86Fmadd,
3549                                            v16f32_info>,
3550                          EVEX_V512, EVEX_CD8<32, CD8VF>;
3551   defm VFMSUB132PSZ    : avx512_fma3p_m132<0x9A, "vfmsub132ps", X86Fmsub,
3552                                            v16f32_info>,
3553                          EVEX_V512, EVEX_CD8<32, CD8VF>;
3554   defm VFMADDSUB132PSZ : avx512_fma3p_m132<0x96, "vfmaddsub132ps", X86Fmaddsub,
3555                                            v16f32_info>,
3556                          EVEX_V512, EVEX_CD8<32, CD8VF>;
3557   defm VFMSUBADD132PSZ : avx512_fma3p_m132<0x97, "vfmsubadd132ps", X86Fmsubadd,
3558                                            v16f32_info>,
3559                          EVEX_V512, EVEX_CD8<32, CD8VF>;
3560   defm VFNMADD132PSZ   : avx512_fma3p_m132<0x9C, "vfnmadd132ps", X86Fnmadd,
3561                                            v16f32_info>,
3562                          EVEX_V512, EVEX_CD8<32, CD8VF>;
3563   defm VFNMSUB132PSZ   : avx512_fma3p_m132<0x9E, "vfnmsub132ps", X86Fnmsub,
3564                                            v16f32_info>,
3565                          EVEX_V512, EVEX_CD8<32, CD8VF>;
3566 }
3567 let ExeDomain = SSEPackedDouble in {
3568   defm VFMADD132PDZ    : avx512_fma3p_m132<0x98, "vfmadd132pd", X86Fmadd,
3569                                            v8f64_info>,
3570                          EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
3571   defm VFMSUB132PDZ    : avx512_fma3p_m132<0x9A, "vfmsub132pd", X86Fmsub,
3572                                            v8f64_info>,
3573                          EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
3574   defm VFMADDSUB132PDZ : avx512_fma3p_m132<0x96, "vfmaddsub132pd", X86Fmaddsub,
3575                                            v8f64_info>,
3576                          EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
3577   defm VFMSUBADD132PDZ : avx512_fma3p_m132<0x97, "vfmsubadd132pd", X86Fmsubadd,
3578                                            v8f64_info>,
3579                          EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
3580   defm VFNMADD132PDZ :   avx512_fma3p_m132<0x9C, "vfnmadd132pd", X86Fnmadd,
3581                                            v8f64_info>,
3582                          EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
3583   defm VFNMSUB132PDZ :   avx512_fma3p_m132<0x9E, "vfnmsub132pd", X86Fnmsub,
3584                                            v8f64_info>,
3585                          EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
3586 }
3587
3588 // Scalar FMA
3589 let Constraints = "$src1 = $dst" in {
3590 multiclass avx512_fma3s_rm<bits<8> opc, string OpcodeStr, SDNode OpNode,
3591                  RegisterClass RC, ValueType OpVT,
3592                  X86MemOperand x86memop, Operand memop,
3593                  PatFrag mem_frag> {
3594   let isCommutable = 1 in
3595   def r     : AVX512FMA3<opc, MRMSrcReg, (outs RC:$dst),
3596                    (ins RC:$src1, RC:$src2, RC:$src3),
3597                    !strconcat(OpcodeStr,
3598                               "\t{$src3, $src2, $dst|$dst, $src2, $src3}"),
3599                    [(set RC:$dst,
3600                      (OpVT (OpNode RC:$src2, RC:$src1, RC:$src3)))]>;
3601   let mayLoad = 1 in
3602   def m     : AVX512FMA3<opc, MRMSrcMem, (outs RC:$dst),
3603                    (ins RC:$src1, RC:$src2, f128mem:$src3),
3604                    !strconcat(OpcodeStr,
3605                               "\t{$src3, $src2, $dst|$dst, $src2, $src3}"),
3606                    [(set RC:$dst,
3607                      (OpVT (OpNode RC:$src2, RC:$src1,
3608                             (mem_frag addr:$src3))))]>;
3609 }
3610
3611 } // Constraints = "$src1 = $dst"
3612
3613 defm VFMADDSSZ  : avx512_fma3s_rm<0xA9, "vfmadd213ss", X86Fmadd, FR32X,
3614                       f32, f32mem, ssmem, loadf32>, EVEX_CD8<32, CD8VT1>;
3615 defm VFMADDSDZ  : avx512_fma3s_rm<0xA9, "vfmadd213sd", X86Fmadd, FR64X,
3616                       f64, f64mem, sdmem, loadf64>, VEX_W, EVEX_CD8<64, CD8VT1>;
3617 defm VFMSUBSSZ  : avx512_fma3s_rm<0xAB, "vfmsub213ss", X86Fmsub, FR32X,
3618                       f32, f32mem, ssmem, loadf32>, EVEX_CD8<32, CD8VT1>;
3619 defm VFMSUBSDZ  : avx512_fma3s_rm<0xAB, "vfmsub213sd", X86Fmsub, FR64X,
3620                       f64, f64mem, sdmem, loadf64>, VEX_W, EVEX_CD8<64, CD8VT1>;
3621 defm VFNMADDSSZ  : avx512_fma3s_rm<0xAD, "vfnmadd213ss", X86Fnmadd, FR32X,
3622                       f32, f32mem, ssmem, loadf32>, EVEX_CD8<32, CD8VT1>;
3623 defm VFNMADDSDZ  : avx512_fma3s_rm<0xAD, "vfnmadd213sd", X86Fnmadd, FR64X,
3624                       f64, f64mem, sdmem, loadf64>, VEX_W, EVEX_CD8<64, CD8VT1>;
3625 defm VFNMSUBSSZ  : avx512_fma3s_rm<0xAF, "vfnmsub213ss", X86Fnmsub, FR32X,
3626                       f32, f32mem, ssmem, loadf32>, EVEX_CD8<32, CD8VT1>;
3627 defm VFNMSUBSDZ  : avx512_fma3s_rm<0xAF, "vfnmsub213sd", X86Fnmsub, FR64X,
3628                       f64, f64mem, sdmem, loadf64>, VEX_W, EVEX_CD8<64, CD8VT1>;
3629
3630 //===----------------------------------------------------------------------===//
3631 // AVX-512  Scalar convert from sign integer to float/double
3632 //===----------------------------------------------------------------------===//
3633
3634 multiclass avx512_vcvtsi<bits<8> opc, RegisterClass SrcRC, RegisterClass DstRC,
3635                           X86MemOperand x86memop, string asm> {
3636 let hasSideEffects = 0 in {
3637   def rr : SI<opc, MRMSrcReg, (outs DstRC:$dst), (ins DstRC:$src1, SrcRC:$src),
3638               !strconcat(asm,"\t{$src, $src1, $dst|$dst, $src1, $src}"), []>,
3639               EVEX_4V;
3640   let mayLoad = 1 in
3641   def rm : SI<opc, MRMSrcMem, (outs DstRC:$dst),
3642               (ins DstRC:$src1, x86memop:$src),
3643               !strconcat(asm,"\t{$src, $src1, $dst|$dst, $src1, $src}"), []>,
3644               EVEX_4V;
3645 } // hasSideEffects = 0
3646 }
3647 let Predicates = [HasAVX512] in {
3648 defm VCVTSI2SSZ   : avx512_vcvtsi<0x2A, GR32, FR32X, i32mem, "cvtsi2ss{l}">,
3649                                   XS, VEX_LIG, EVEX_CD8<32, CD8VT1>;
3650 defm VCVTSI642SSZ : avx512_vcvtsi<0x2A, GR64, FR32X, i64mem, "cvtsi2ss{q}">,
3651                                   XS, VEX_W, VEX_LIG, EVEX_CD8<64, CD8VT1>;
3652 defm VCVTSI2SDZ   : avx512_vcvtsi<0x2A, GR32, FR64X, i32mem, "cvtsi2sd{l}">,
3653                                   XD, VEX_LIG, EVEX_CD8<32, CD8VT1>;
3654 defm VCVTSI642SDZ : avx512_vcvtsi<0x2A, GR64, FR64X, i64mem, "cvtsi2sd{q}">,
3655                                   XD, VEX_W, VEX_LIG, EVEX_CD8<64, CD8VT1>;
3656
3657 def : Pat<(f32 (sint_to_fp (loadi32 addr:$src))),
3658           (VCVTSI2SSZrm (f32 (IMPLICIT_DEF)), addr:$src)>;
3659 def : Pat<(f32 (sint_to_fp (loadi64 addr:$src))),
3660           (VCVTSI642SSZrm (f32 (IMPLICIT_DEF)), addr:$src)>;
3661 def : Pat<(f64 (sint_to_fp (loadi32 addr:$src))),
3662           (VCVTSI2SDZrm (f64 (IMPLICIT_DEF)), addr:$src)>;
3663 def : Pat<(f64 (sint_to_fp (loadi64 addr:$src))),
3664           (VCVTSI642SDZrm (f64 (IMPLICIT_DEF)), addr:$src)>;
3665
3666 def : Pat<(f32 (sint_to_fp GR32:$src)),
3667           (VCVTSI2SSZrr (f32 (IMPLICIT_DEF)), GR32:$src)>;
3668 def : Pat<(f32 (sint_to_fp GR64:$src)),
3669           (VCVTSI642SSZrr (f32 (IMPLICIT_DEF)), GR64:$src)>;
3670 def : Pat<(f64 (sint_to_fp GR32:$src)),
3671           (VCVTSI2SDZrr (f64 (IMPLICIT_DEF)), GR32:$src)>;
3672 def : Pat<(f64 (sint_to_fp GR64:$src)),
3673           (VCVTSI642SDZrr (f64 (IMPLICIT_DEF)), GR64:$src)>;
3674
3675 defm VCVTUSI2SSZ   : avx512_vcvtsi<0x7B, GR32, FR32X, i32mem, "cvtusi2ss{l}">,
3676                                   XS, VEX_LIG, EVEX_CD8<32, CD8VT1>;
3677 defm VCVTUSI642SSZ : avx512_vcvtsi<0x7B, GR64, FR32X, i64mem, "cvtusi2ss{q}">,
3678                                   XS, VEX_W, VEX_LIG, EVEX_CD8<64, CD8VT1>;
3679 defm VCVTUSI2SDZ   : avx512_vcvtsi<0x7B, GR32, FR64X, i32mem, "cvtusi2sd{l}">,
3680                                   XD, VEX_LIG, EVEX_CD8<32, CD8VT1>;
3681 defm VCVTUSI642SDZ : avx512_vcvtsi<0x7B, GR64, FR64X, i64mem, "cvtusi2sd{q}">,
3682                                   XD, VEX_W, VEX_LIG, EVEX_CD8<64, CD8VT1>;
3683
3684 def : Pat<(f32 (uint_to_fp (loadi32 addr:$src))),
3685           (VCVTUSI2SSZrm (f32 (IMPLICIT_DEF)), addr:$src)>;
3686 def : Pat<(f32 (uint_to_fp (loadi64 addr:$src))),
3687           (VCVTUSI642SSZrm (f32 (IMPLICIT_DEF)), addr:$src)>;
3688 def : Pat<(f64 (uint_to_fp (loadi32 addr:$src))),
3689           (VCVTUSI2SDZrm (f64 (IMPLICIT_DEF)), addr:$src)>;
3690 def : Pat<(f64 (uint_to_fp (loadi64 addr:$src))),
3691           (VCVTUSI642SDZrm (f64 (IMPLICIT_DEF)), addr:$src)>;
3692
3693 def : Pat<(f32 (uint_to_fp GR32:$src)),
3694           (VCVTUSI2SSZrr (f32 (IMPLICIT_DEF)), GR32:$src)>;
3695 def : Pat<(f32 (uint_to_fp GR64:$src)),
3696           (VCVTUSI642SSZrr (f32 (IMPLICIT_DEF)), GR64:$src)>;
3697 def : Pat<(f64 (uint_to_fp GR32:$src)),
3698           (VCVTUSI2SDZrr (f64 (IMPLICIT_DEF)), GR32:$src)>;
3699 def : Pat<(f64 (uint_to_fp GR64:$src)),
3700           (VCVTUSI642SDZrr (f64 (IMPLICIT_DEF)), GR64:$src)>;
3701 }
3702
3703 //===----------------------------------------------------------------------===//
3704 // AVX-512  Scalar convert from float/double to integer
3705 //===----------------------------------------------------------------------===//
3706 multiclass avx512_cvt_s_int<bits<8> opc, RegisterClass SrcRC, RegisterClass DstRC,
3707                           Intrinsic Int, Operand memop, ComplexPattern mem_cpat,
3708                           string asm> {
3709 let hasSideEffects = 0 in {
3710   def rr : SI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
3711               !strconcat(asm,"\t{$src, $dst|$dst, $src}"),
3712               [(set DstRC:$dst, (Int SrcRC:$src))]>, EVEX, VEX_LIG,
3713               Requires<[HasAVX512]>;
3714   let mayLoad = 1 in
3715   def rm : SI<opc, MRMSrcMem, (outs DstRC:$dst), (ins memop:$src),
3716               !strconcat(asm,"\t{$src, $dst|$dst, $src}"), []>, EVEX, VEX_LIG,
3717               Requires<[HasAVX512]>;
3718 } // hasSideEffects = 0
3719 }
3720 let Predicates = [HasAVX512] in {
3721 // Convert float/double to signed/unsigned int 32/64
3722 defm VCVTSS2SIZ:    avx512_cvt_s_int<0x2D, VR128X, GR32, int_x86_sse_cvtss2si,
3723                                    ssmem, sse_load_f32, "cvtss2si">,
3724                                    XS, EVEX_CD8<32, CD8VT1>;
3725 defm VCVTSS2SI64Z:  avx512_cvt_s_int<0x2D, VR128X, GR64, int_x86_sse_cvtss2si64,
3726                                    ssmem, sse_load_f32, "cvtss2si">,
3727                                    XS, VEX_W, EVEX_CD8<32, CD8VT1>;
3728 defm VCVTSS2USIZ:   avx512_cvt_s_int<0x79, VR128X, GR32, int_x86_avx512_cvtss2usi,
3729                                    ssmem, sse_load_f32, "cvtss2usi">,
3730                                    XS, EVEX_CD8<32, CD8VT1>;
3731 defm VCVTSS2USI64Z: avx512_cvt_s_int<0x79, VR128X, GR64,
3732                                    int_x86_avx512_cvtss2usi64, ssmem,
3733                                    sse_load_f32, "cvtss2usi">, XS, VEX_W,
3734                                    EVEX_CD8<32, CD8VT1>;
3735 defm VCVTSD2SIZ:    avx512_cvt_s_int<0x2D, VR128X, GR32, int_x86_sse2_cvtsd2si,
3736                                    sdmem, sse_load_f64, "cvtsd2si">,
3737                                    XD, EVEX_CD8<64, CD8VT1>;
3738 defm VCVTSD2SI64Z:  avx512_cvt_s_int<0x2D, VR128X, GR64, int_x86_sse2_cvtsd2si64,
3739                                    sdmem, sse_load_f64, "cvtsd2si">,
3740                                    XD, VEX_W, EVEX_CD8<64, CD8VT1>;
3741 defm VCVTSD2USIZ:   avx512_cvt_s_int<0x79, VR128X, GR32, int_x86_avx512_cvtsd2usi,
3742                                    sdmem, sse_load_f64, "cvtsd2usi">,
3743                                    XD, EVEX_CD8<64, CD8VT1>;
3744 defm VCVTSD2USI64Z: avx512_cvt_s_int<0x79, VR128X, GR64,
3745                                    int_x86_avx512_cvtsd2usi64, sdmem,
3746                                    sse_load_f64, "cvtsd2usi">, XD, VEX_W,
3747                                    EVEX_CD8<64, CD8VT1>;
3748
3749 let isCodeGenOnly = 1 in {
3750   defm Int_VCVTSI2SSZ : sse12_cvt_sint_3addr<0x2A, GR32, VR128X,
3751             int_x86_sse_cvtsi2ss, i32mem, loadi32, "cvtsi2ss{l}",
3752             SSE_CVT_Scalar, 0>, XS, EVEX_4V;
3753   defm Int_VCVTSI2SS64Z : sse12_cvt_sint_3addr<0x2A, GR64, VR128X,
3754             int_x86_sse_cvtsi642ss, i64mem, loadi64, "cvtsi2ss{q}",
3755             SSE_CVT_Scalar, 0>, XS, EVEX_4V, VEX_W;
3756   defm Int_VCVTSI2SDZ : sse12_cvt_sint_3addr<0x2A, GR32, VR128X,
3757             int_x86_sse2_cvtsi2sd, i32mem, loadi32, "cvtsi2sd{l}",
3758             SSE_CVT_Scalar, 0>, XD, EVEX_4V;
3759   defm Int_VCVTSI2SD64Z : sse12_cvt_sint_3addr<0x2A, GR64, VR128X,
3760             int_x86_sse2_cvtsi642sd, i64mem, loadi64, "cvtsi2sd{q}",
3761             SSE_CVT_Scalar, 0>, XD, EVEX_4V, VEX_W;
3762
3763   defm Int_VCVTUSI2SSZ : sse12_cvt_sint_3addr<0x2A, GR32, VR128X,
3764             int_x86_avx512_cvtusi2ss, i32mem, loadi32, "cvtusi2ss{l}",
3765             SSE_CVT_Scalar, 0>, XS, EVEX_4V;
3766   defm Int_VCVTUSI2SS64Z : sse12_cvt_sint_3addr<0x2A, GR64, VR128X,
3767             int_x86_avx512_cvtusi642ss, i64mem, loadi64, "cvtusi2ss{q}",
3768             SSE_CVT_Scalar, 0>, XS, EVEX_4V, VEX_W;
3769   defm Int_VCVTUSI2SDZ : sse12_cvt_sint_3addr<0x2A, GR32, VR128X,
3770             int_x86_avx512_cvtusi2sd, i32mem, loadi32, "cvtusi2sd{l}",
3771             SSE_CVT_Scalar, 0>, XD, EVEX_4V;
3772   defm Int_VCVTUSI2SD64Z : sse12_cvt_sint_3addr<0x2A, GR64, VR128X,
3773             int_x86_avx512_cvtusi642sd, i64mem, loadi64, "cvtusi2sd{q}",
3774             SSE_CVT_Scalar, 0>, XD, EVEX_4V, VEX_W;
3775 } // isCodeGenOnly = 1
3776
3777 // Convert float/double to signed/unsigned int 32/64 with truncation
3778 let isCodeGenOnly = 1 in {
3779   defm Int_VCVTTSS2SIZ : avx512_cvt_s_int<0x2C, VR128X, GR32, int_x86_sse_cvttss2si,
3780                                      ssmem, sse_load_f32, "cvttss2si">,
3781                                      XS, EVEX_CD8<32, CD8VT1>;
3782   defm Int_VCVTTSS2SI64Z : avx512_cvt_s_int<0x2C, VR128X, GR64,
3783                                      int_x86_sse_cvttss2si64, ssmem, sse_load_f32,
3784                                      "cvttss2si">, XS, VEX_W,
3785                                      EVEX_CD8<32, CD8VT1>;
3786   defm Int_VCVTTSD2SIZ : avx512_cvt_s_int<0x2C, VR128X, GR32, int_x86_sse2_cvttsd2si,
3787                                      sdmem, sse_load_f64, "cvttsd2si">, XD,
3788                                      EVEX_CD8<64, CD8VT1>;
3789   defm Int_VCVTTSD2SI64Z : avx512_cvt_s_int<0x2C, VR128X, GR64,
3790                                      int_x86_sse2_cvttsd2si64, sdmem, sse_load_f64,
3791                                      "cvttsd2si">, XD, VEX_W,
3792                                      EVEX_CD8<64, CD8VT1>;
3793   defm Int_VCVTTSS2USIZ : avx512_cvt_s_int<0x78, VR128X, GR32,
3794                                      int_x86_avx512_cvttss2usi, ssmem, sse_load_f32,
3795                                      "cvttss2usi">, XS, EVEX_CD8<32, CD8VT1>;
3796   defm Int_VCVTTSS2USI64Z : avx512_cvt_s_int<0x78, VR128X, GR64,
3797                                      int_x86_avx512_cvttss2usi64, ssmem,
3798                                      sse_load_f32, "cvttss2usi">, XS, VEX_W,
3799                                      EVEX_CD8<32, CD8VT1>;
3800   defm Int_VCVTTSD2USIZ : avx512_cvt_s_int<0x78, VR128X, GR32,
3801                                      int_x86_avx512_cvttsd2usi,
3802                                      sdmem, sse_load_f64, "cvttsd2usi">, XD,
3803                                      EVEX_CD8<64, CD8VT1>;
3804   defm Int_VCVTTSD2USI64Z : avx512_cvt_s_int<0x78, VR128X, GR64,
3805                                      int_x86_avx512_cvttsd2usi64, sdmem,
3806                                      sse_load_f64, "cvttsd2usi">, XD, VEX_W,
3807                                      EVEX_CD8<64, CD8VT1>;
3808 } // isCodeGenOnly = 1
3809
3810 multiclass avx512_cvt_s<bits<8> opc, RegisterClass SrcRC, RegisterClass DstRC,
3811                          SDNode OpNode, X86MemOperand x86memop, PatFrag ld_frag,
3812                          string asm> {
3813   def rr : SI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
3814               !strconcat(asm,"\t{$src, $dst|$dst, $src}"),
3815               [(set DstRC:$dst, (OpNode SrcRC:$src))]>, EVEX;
3816   def rm : SI<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
3817               !strconcat(asm,"\t{$src, $dst|$dst, $src}"),
3818               [(set DstRC:$dst, (OpNode (ld_frag addr:$src)))]>, EVEX;
3819 }
3820
3821 defm VCVTTSS2SIZ    : avx512_cvt_s<0x2C, FR32X, GR32, fp_to_sint, f32mem,
3822                                   loadf32, "cvttss2si">, XS,
3823                                   EVEX_CD8<32, CD8VT1>;
3824 defm VCVTTSS2USIZ   : avx512_cvt_s<0x78, FR32X, GR32, fp_to_uint, f32mem,
3825                                   loadf32, "cvttss2usi">, XS,
3826                                   EVEX_CD8<32, CD8VT1>;
3827 defm VCVTTSS2SI64Z  : avx512_cvt_s<0x2C, FR32X, GR64, fp_to_sint, f32mem,
3828                                   loadf32, "cvttss2si">, XS, VEX_W,
3829                                   EVEX_CD8<32, CD8VT1>;
3830 defm VCVTTSS2USI64Z : avx512_cvt_s<0x78, FR32X, GR64, fp_to_uint, f32mem,
3831                                   loadf32, "cvttss2usi">, XS, VEX_W,
3832                                   EVEX_CD8<32, CD8VT1>;
3833 defm VCVTTSD2SIZ    : avx512_cvt_s<0x2C, FR64X, GR32, fp_to_sint, f64mem,
3834                                   loadf64, "cvttsd2si">, XD,
3835                                   EVEX_CD8<64, CD8VT1>;
3836 defm VCVTTSD2USIZ   : avx512_cvt_s<0x78, FR64X, GR32, fp_to_uint, f64mem,
3837                                   loadf64, "cvttsd2usi">, XD,
3838                                   EVEX_CD8<64, CD8VT1>;
3839 defm VCVTTSD2SI64Z  : avx512_cvt_s<0x2C, FR64X, GR64, fp_to_sint, f64mem,
3840                                   loadf64, "cvttsd2si">, XD, VEX_W,
3841                                   EVEX_CD8<64, CD8VT1>;
3842 defm VCVTTSD2USI64Z : avx512_cvt_s<0x78, FR64X, GR64, fp_to_uint, f64mem,
3843                                   loadf64, "cvttsd2usi">, XD, VEX_W,
3844                                   EVEX_CD8<64, CD8VT1>;
3845 } // HasAVX512
3846 //===----------------------------------------------------------------------===//
3847 // AVX-512  Convert form float to double and back
3848 //===----------------------------------------------------------------------===//
3849 let hasSideEffects = 0 in {
3850 def VCVTSS2SDZrr : AVX512XSI<0x5A, MRMSrcReg, (outs FR64X:$dst),
3851                     (ins FR32X:$src1, FR32X:$src2),
3852                     "vcvtss2sd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3853                     []>, EVEX_4V, VEX_LIG, Sched<[WriteCvtF2F]>;
3854 let mayLoad = 1 in
3855 def VCVTSS2SDZrm : AVX512XSI<0x5A, MRMSrcMem, (outs FR64X:$dst),
3856                     (ins FR32X:$src1, f32mem:$src2),
3857                     "vcvtss2sd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3858                     []>, EVEX_4V, VEX_LIG, Sched<[WriteCvtF2FLd, ReadAfterLd]>,
3859                     EVEX_CD8<32, CD8VT1>;
3860
3861 // Convert scalar double to scalar single
3862 def VCVTSD2SSZrr  : AVX512XDI<0x5A, MRMSrcReg, (outs FR32X:$dst),
3863                       (ins FR64X:$src1, FR64X:$src2),
3864                       "vcvtsd2ss\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3865                       []>, EVEX_4V, VEX_LIG, VEX_W, Sched<[WriteCvtF2F]>;
3866 let mayLoad = 1 in
3867 def VCVTSD2SSZrm  : AVX512XDI<0x5A, MRMSrcMem, (outs FR32X:$dst),
3868                       (ins FR64X:$src1, f64mem:$src2),
3869                       "vcvtsd2ss\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3870                       []>, EVEX_4V, VEX_LIG, VEX_W,
3871                       Sched<[WriteCvtF2FLd, ReadAfterLd]>, EVEX_CD8<64, CD8VT1>;
3872 }
3873
3874 def : Pat<(f64 (fextend FR32X:$src)), (VCVTSS2SDZrr FR32X:$src, FR32X:$src)>,
3875       Requires<[HasAVX512]>;
3876 def : Pat<(fextend (loadf32 addr:$src)),
3877     (VCVTSS2SDZrm (f32 (IMPLICIT_DEF)), addr:$src)>, Requires<[HasAVX512]>;
3878
3879 def : Pat<(extloadf32 addr:$src),
3880     (VCVTSS2SDZrm (f32 (IMPLICIT_DEF)), addr:$src)>,
3881       Requires<[HasAVX512, OptForSize]>;
3882
3883 def : Pat<(extloadf32 addr:$src),
3884     (VCVTSS2SDZrr (f32 (IMPLICIT_DEF)), (VMOVSSZrm addr:$src))>,
3885     Requires<[HasAVX512, OptForSpeed]>;
3886
3887 def : Pat<(f32 (fround FR64X:$src)), (VCVTSD2SSZrr FR64X:$src, FR64X:$src)>,
3888            Requires<[HasAVX512]>;
3889
3890 multiclass avx512_vcvt_fp_with_rc<bits<8> opc, string asm, RegisterClass SrcRC,
3891                RegisterClass DstRC, SDNode OpNode, PatFrag mem_frag,
3892                X86MemOperand x86memop, ValueType OpVT, ValueType InVT,
3893                Domain d> {
3894 let hasSideEffects = 0 in {
3895   def rr : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
3896               !strconcat(asm,"\t{$src, $dst|$dst, $src}"),
3897               [(set DstRC:$dst,
3898                 (OpVT (OpNode (InVT SrcRC:$src))))], d>, EVEX;
3899   def rrb : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src, AVX512RC:$rc),
3900               !strconcat(asm,"\t{$rc, $src, $dst|$dst, $src, $rc}"),
3901               [], d>, EVEX, EVEX_B, EVEX_RC;
3902   let mayLoad = 1 in
3903   def rm : AVX512PI<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
3904               !strconcat(asm,"\t{$src, $dst|$dst, $src}"),
3905               [(set DstRC:$dst,
3906                 (OpVT (OpNode (InVT (bitconvert (mem_frag addr:$src))))))], d>, EVEX;
3907 } // hasSideEffects = 0
3908 }
3909
3910 multiclass avx512_vcvt_fp<bits<8> opc, string asm, RegisterClass SrcRC,
3911                RegisterClass DstRC, SDNode OpNode, PatFrag mem_frag,
3912                X86MemOperand x86memop, ValueType OpVT, ValueType InVT,
3913                Domain d> {
3914 let hasSideEffects = 0 in {
3915   def rr : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
3916               !strconcat(asm,"\t{$src, $dst|$dst, $src}"),
3917               [(set DstRC:$dst,
3918                 (OpVT (OpNode (InVT SrcRC:$src))))], d>, EVEX;
3919   let mayLoad = 1 in
3920   def rm : AVX512PI<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
3921               !strconcat(asm,"\t{$src, $dst|$dst, $src}"),
3922               [(set DstRC:$dst,
3923                 (OpVT (OpNode (InVT (bitconvert (mem_frag addr:$src))))))], d>, EVEX;
3924 } // hasSideEffects = 0
3925 }
3926
3927 defm VCVTPD2PSZ : avx512_vcvt_fp_with_rc<0x5A, "vcvtpd2ps", VR512, VR256X, fround,
3928                                 memopv8f64, f512mem, v8f32, v8f64,
3929                                 SSEPackedSingle>, EVEX_V512, VEX_W, PD,
3930                                 EVEX_CD8<64, CD8VF>;
3931
3932 defm VCVTPS2PDZ : avx512_vcvt_fp<0x5A, "vcvtps2pd", VR256X, VR512, fextend,
3933                                 memopv4f64, f256mem, v8f64, v8f32,
3934                                 SSEPackedDouble>, EVEX_V512, PS,
3935                                 EVEX_CD8<32, CD8VH>;
3936 def : Pat<(v8f64 (extloadv8f32 addr:$src)),
3937             (VCVTPS2PDZrm addr:$src)>;
3938
3939 def : Pat<(v8f32 (int_x86_avx512_mask_cvtpd2ps_512 (v8f64 VR512:$src),
3940                    (bc_v8f32(v8i32 immAllZerosV)), (i8 -1), (i32 FROUND_CURRENT))),
3941           (VCVTPD2PSZrr VR512:$src)>;
3942
3943 def : Pat<(v8f32 (int_x86_avx512_mask_cvtpd2ps_512 (v8f64 VR512:$src),
3944                    (bc_v8f32(v8i32 immAllZerosV)), (i8 -1), imm:$rc)),
3945           (VCVTPD2PSZrrb VR512:$src, imm:$rc)>;
3946
3947 //===----------------------------------------------------------------------===//
3948 // AVX-512  Vector convert from sign integer to float/double
3949 //===----------------------------------------------------------------------===//
3950
3951 defm VCVTDQ2PSZ : avx512_vcvt_fp_with_rc<0x5B, "vcvtdq2ps", VR512, VR512, sint_to_fp,
3952                                 memopv8i64, i512mem, v16f32, v16i32,
3953                                 SSEPackedSingle>, EVEX_V512, PS,
3954                                 EVEX_CD8<32, CD8VF>;
3955
3956 defm VCVTDQ2PDZ : avx512_vcvt_fp<0xE6, "vcvtdq2pd", VR256X, VR512, sint_to_fp,
3957                                 memopv4i64, i256mem, v8f64, v8i32,
3958                                 SSEPackedDouble>, EVEX_V512, XS,
3959                                 EVEX_CD8<32, CD8VH>;
3960
3961 defm VCVTTPS2DQZ : avx512_vcvt_fp<0x5B, "vcvttps2dq", VR512, VR512, fp_to_sint,
3962                                  memopv16f32, f512mem, v16i32, v16f32,
3963                                  SSEPackedSingle>, EVEX_V512, XS,
3964                                  EVEX_CD8<32, CD8VF>;
3965
3966 defm VCVTTPD2DQZ : avx512_vcvt_fp<0xE6, "vcvttpd2dq", VR512, VR256X, fp_to_sint,
3967                                  memopv8f64, f512mem, v8i32, v8f64,
3968                                  SSEPackedDouble>, EVEX_V512, PD, VEX_W,
3969                                  EVEX_CD8<64, CD8VF>;
3970
3971 defm VCVTTPS2UDQZ : avx512_vcvt_fp<0x78, "vcvttps2udq", VR512, VR512, fp_to_uint,
3972                                  memopv16f32, f512mem, v16i32, v16f32,
3973                                  SSEPackedSingle>, EVEX_V512, PS,
3974                                  EVEX_CD8<32, CD8VF>;
3975
3976 // cvttps2udq (src, 0, mask-all-ones, sae-current)
3977 def : Pat<(v16i32 (int_x86_avx512_mask_cvttps2udq_512 (v16f32 VR512:$src),
3978                    (v16i32 immAllZerosV), (i16 -1), FROUND_CURRENT)),
3979           (VCVTTPS2UDQZrr VR512:$src)>;
3980
3981 defm VCVTTPD2UDQZ : avx512_vcvt_fp<0x78, "vcvttpd2udq", VR512, VR256X, fp_to_uint,
3982                                  memopv8f64, f512mem, v8i32, v8f64,
3983                                  SSEPackedDouble>, EVEX_V512, PS, VEX_W,
3984                                  EVEX_CD8<64, CD8VF>;
3985
3986 // cvttpd2udq (src, 0, mask-all-ones, sae-current)
3987 def : Pat<(v8i32 (int_x86_avx512_mask_cvttpd2udq_512 (v8f64 VR512:$src),
3988                    (v8i32 immAllZerosV), (i8 -1), FROUND_CURRENT)),
3989           (VCVTTPD2UDQZrr VR512:$src)>;
3990
3991 defm VCVTUDQ2PDZ : avx512_vcvt_fp<0x7A, "vcvtudq2pd", VR256X, VR512, uint_to_fp,
3992                                  memopv4i64, f256mem, v8f64, v8i32,
3993                                  SSEPackedDouble>, EVEX_V512, XS,
3994                                  EVEX_CD8<32, CD8VH>;
3995
3996 defm VCVTUDQ2PSZ : avx512_vcvt_fp_with_rc<0x7A, "vcvtudq2ps", VR512, VR512, uint_to_fp,
3997                                  memopv16i32, f512mem, v16f32, v16i32,
3998                                  SSEPackedSingle>, EVEX_V512, XD,
3999                                  EVEX_CD8<32, CD8VF>;
4000
4001 def : Pat<(v8i32 (fp_to_uint (v8f32 VR256X:$src1))),
4002           (EXTRACT_SUBREG (v16i32 (VCVTTPS2UDQZrr
4003            (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)))), sub_ymm)>;
4004
4005 def : Pat<(v4i32 (fp_to_uint (v4f32 VR128X:$src1))),
4006           (EXTRACT_SUBREG (v16i32 (VCVTTPS2UDQZrr
4007            (v16f32 (SUBREG_TO_REG (i32 0), VR128X:$src1, sub_xmm)))), sub_xmm)>;
4008
4009 def : Pat<(v8f32 (uint_to_fp (v8i32 VR256X:$src1))),
4010           (EXTRACT_SUBREG (v16f32 (VCVTUDQ2PSZrr
4011            (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)))), sub_ymm)>;
4012
4013 def : Pat<(v4f32 (uint_to_fp (v4i32 VR128X:$src1))),
4014           (EXTRACT_SUBREG (v16f32 (VCVTUDQ2PSZrr
4015            (v16i32 (SUBREG_TO_REG (i32 0), VR128X:$src1, sub_xmm)))), sub_xmm)>;
4016
4017 def : Pat<(v4f64 (uint_to_fp (v4i32 VR128X:$src1))),
4018           (EXTRACT_SUBREG (v8f64 (VCVTUDQ2PDZrr
4019            (v8i32 (SUBREG_TO_REG (i32 0), VR128X:$src1, sub_xmm)))), sub_ymm)>;
4020
4021 def : Pat<(v16f32 (int_x86_avx512_mask_cvtdq2ps_512 (v16i32 VR512:$src),
4022                    (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1), imm:$rc)),
4023           (VCVTDQ2PSZrrb VR512:$src, imm:$rc)>;
4024 def : Pat<(v8f64 (int_x86_avx512_mask_cvtdq2pd_512 (v8i32 VR256X:$src),
4025                    (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1))),
4026           (VCVTDQ2PDZrr VR256X:$src)>;
4027 def : Pat<(v16f32 (int_x86_avx512_mask_cvtudq2ps_512 (v16i32 VR512:$src),
4028                    (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1), imm:$rc)),
4029           (VCVTUDQ2PSZrrb VR512:$src, imm:$rc)>;
4030 def : Pat<(v8f64 (int_x86_avx512_mask_cvtudq2pd_512 (v8i32 VR256X:$src),
4031                    (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1))),
4032           (VCVTUDQ2PDZrr VR256X:$src)>;
4033
4034 multiclass avx512_vcvt_fp2int<bits<8> opc, string asm, RegisterClass SrcRC,
4035                RegisterClass DstRC, PatFrag mem_frag,
4036                X86MemOperand x86memop, Domain d> {
4037 let hasSideEffects = 0 in {
4038   def rr : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
4039               !strconcat(asm,"\t{$src, $dst|$dst, $src}"),
4040               [], d>, EVEX;
4041   def rrb : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src, AVX512RC:$rc),
4042               !strconcat(asm,"\t{$rc, $src, $dst|$dst, $src, $rc}"),
4043               [], d>, EVEX, EVEX_B, EVEX_RC;
4044   let mayLoad = 1 in
4045   def rm : AVX512PI<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
4046               !strconcat(asm,"\t{$src, $dst|$dst, $src}"),
4047               [], d>, EVEX;
4048 } // hasSideEffects = 0
4049 }
4050
4051 defm VCVTPS2DQZ : avx512_vcvt_fp2int<0x5B, "vcvtps2dq", VR512, VR512,
4052                                  memopv16f32, f512mem, SSEPackedSingle>, PD,
4053                                  EVEX_V512, EVEX_CD8<32, CD8VF>;
4054 defm VCVTPD2DQZ : avx512_vcvt_fp2int<0xE6, "vcvtpd2dq", VR512, VR256X,
4055                                  memopv8f64, f512mem, SSEPackedDouble>, XD, VEX_W,
4056                                  EVEX_V512, EVEX_CD8<64, CD8VF>;
4057
4058 def : Pat <(v16i32 (int_x86_avx512_mask_cvtps2dq_512 (v16f32 VR512:$src),
4059                     (v16i32 immAllZerosV), (i16 -1), imm:$rc)),
4060            (VCVTPS2DQZrrb VR512:$src, imm:$rc)>;
4061
4062 def : Pat <(v8i32 (int_x86_avx512_mask_cvtpd2dq_512 (v8f64 VR512:$src),
4063                     (v8i32 immAllZerosV), (i8 -1), imm:$rc)),
4064            (VCVTPD2DQZrrb VR512:$src, imm:$rc)>;
4065
4066 defm VCVTPS2UDQZ : avx512_vcvt_fp2int<0x79, "vcvtps2udq", VR512, VR512,
4067                                  memopv16f32, f512mem, SSEPackedSingle>,
4068                                  PS, EVEX_V512, EVEX_CD8<32, CD8VF>;
4069 defm VCVTPD2UDQZ : avx512_vcvt_fp2int<0x79, "vcvtpd2udq", VR512, VR256X,
4070                                  memopv8f64, f512mem, SSEPackedDouble>, VEX_W,
4071                                  PS, EVEX_V512, EVEX_CD8<64, CD8VF>;
4072
4073 def : Pat <(v16i32 (int_x86_avx512_mask_cvtps2udq_512 (v16f32 VR512:$src),
4074                     (v16i32 immAllZerosV), (i16 -1), imm:$rc)),
4075            (VCVTPS2UDQZrrb VR512:$src, imm:$rc)>;
4076
4077 def : Pat <(v8i32 (int_x86_avx512_mask_cvtpd2udq_512 (v8f64 VR512:$src),
4078                     (v8i32 immAllZerosV), (i8 -1), imm:$rc)),
4079            (VCVTPD2UDQZrrb VR512:$src, imm:$rc)>;
4080
4081 let Predicates = [HasAVX512] in {
4082   def : Pat<(v8f32 (fround (loadv8f64 addr:$src))),
4083             (VCVTPD2PSZrm addr:$src)>;
4084   def : Pat<(v8f64 (extloadv8f32 addr:$src)),
4085             (VCVTPS2PDZrm addr:$src)>;
4086 }
4087
4088 //===----------------------------------------------------------------------===//
4089 // Half precision conversion instructions
4090 //===----------------------------------------------------------------------===//
4091 multiclass avx512_cvtph2ps<RegisterClass destRC, RegisterClass srcRC,
4092                              X86MemOperand x86memop> {
4093   def rr : AVX5128I<0x13, MRMSrcReg, (outs destRC:$dst), (ins srcRC:$src),
4094              "vcvtph2ps\t{$src, $dst|$dst, $src}",
4095              []>, EVEX;
4096   let hasSideEffects = 0, mayLoad = 1 in
4097   def rm : AVX5128I<0x13, MRMSrcMem, (outs destRC:$dst), (ins x86memop:$src),
4098              "vcvtph2ps\t{$src, $dst|$dst, $src}", []>, EVEX;
4099 }
4100
4101 multiclass avx512_cvtps2ph<RegisterClass destRC, RegisterClass srcRC,
4102                              X86MemOperand x86memop> {
4103   def rr : AVX512AIi8<0x1D, MRMDestReg, (outs destRC:$dst),
4104                (ins srcRC:$src1, i32i8imm:$src2),
4105                "vcvtps2ph\t{$src2, $src1, $dst|$dst, $src1, $src2}",
4106                []>, EVEX;
4107   let hasSideEffects = 0, mayStore = 1 in
4108   def mr : AVX512AIi8<0x1D, MRMDestMem, (outs),
4109                (ins x86memop:$dst, srcRC:$src1, i32i8imm:$src2),
4110                "vcvtps2ph\t{$src2, $src1, $dst|$dst, $src1, $src2}", []>, EVEX;
4111 }
4112
4113 defm VCVTPH2PSZ : avx512_cvtph2ps<VR512, VR256X, f256mem>, EVEX_V512,
4114                                     EVEX_CD8<32, CD8VH>;
4115 defm VCVTPS2PHZ : avx512_cvtps2ph<VR256X, VR512, f256mem>, EVEX_V512,
4116                                     EVEX_CD8<32, CD8VH>;
4117
4118 def : Pat<(v16i16 (int_x86_avx512_mask_vcvtps2ph_512 (v16f32 VR512:$src),
4119            imm:$rc, (bc_v16i16(v8i32 immAllZerosV)), (i16 -1))),
4120            (VCVTPS2PHZrr VR512:$src, imm:$rc)>;
4121
4122 def : Pat<(v16f32 (int_x86_avx512_mask_vcvtph2ps_512 (v16i16 VR256X:$src),
4123            (bc_v16f32(v16i32 immAllZerosV)), (i16 -1), (i32 FROUND_CURRENT))),
4124            (VCVTPH2PSZrr VR256X:$src)>;
4125
4126 let Defs = [EFLAGS], Predicates = [HasAVX512] in {
4127   defm VUCOMISSZ : sse12_ord_cmp<0x2E, FR32X, X86cmp, f32, f32mem, loadf32,
4128                                  "ucomiss">, PS, EVEX, VEX_LIG,
4129                                  EVEX_CD8<32, CD8VT1>;
4130   defm VUCOMISDZ : sse12_ord_cmp<0x2E, FR64X, X86cmp, f64, f64mem, loadf64,
4131                                   "ucomisd">, PD, EVEX,
4132                                   VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
4133   let Pattern = []<dag> in {
4134     defm VCOMISSZ  : sse12_ord_cmp<0x2F, VR128X, undef, v4f32, f128mem, load,
4135                                    "comiss">, PS, EVEX, VEX_LIG,
4136                                    EVEX_CD8<32, CD8VT1>;
4137     defm VCOMISDZ  : sse12_ord_cmp<0x2F, VR128X, undef, v2f64, f128mem, load,
4138                                    "comisd">, PD, EVEX,
4139                                     VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
4140   }
4141   let isCodeGenOnly = 1 in {
4142     defm Int_VUCOMISSZ  : sse12_ord_cmp<0x2E, VR128X, X86ucomi, v4f32, f128mem,
4143                               load, "ucomiss">, PS, EVEX, VEX_LIG,
4144                               EVEX_CD8<32, CD8VT1>;
4145     defm Int_VUCOMISDZ  : sse12_ord_cmp<0x2E, VR128X, X86ucomi, v2f64, f128mem,
4146                               load, "ucomisd">, PD, EVEX,
4147                               VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
4148
4149     defm Int_VCOMISSZ  : sse12_ord_cmp<0x2F, VR128X, X86comi, v4f32, f128mem,
4150                               load, "comiss">, PS, EVEX, VEX_LIG,
4151                               EVEX_CD8<32, CD8VT1>;
4152     defm Int_VCOMISDZ  : sse12_ord_cmp<0x2F, VR128X, X86comi, v2f64, f128mem,
4153                               load, "comisd">, PD, EVEX,
4154                               VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
4155   }
4156 }
4157
4158 /// avx512_fp14_s rcp14ss, rcp14sd, rsqrt14ss, rsqrt14sd
4159 multiclass avx512_fp14_s<bits<8> opc, string OpcodeStr, RegisterClass RC,
4160                             X86MemOperand x86memop> {
4161   let hasSideEffects = 0 in {
4162   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
4163                (ins RC:$src1, RC:$src2),
4164                !strconcat(OpcodeStr,
4165                "\t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>, EVEX_4V;
4166   let mayLoad = 1 in {
4167   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
4168                (ins RC:$src1, x86memop:$src2),
4169                !strconcat(OpcodeStr,
4170                "\t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>, EVEX_4V;
4171   }
4172 }
4173 }
4174
4175 defm VRCP14SS   : avx512_fp14_s<0x4D, "vrcp14ss", FR32X, f32mem>,
4176                   EVEX_CD8<32, CD8VT1>;
4177 defm VRCP14SD   : avx512_fp14_s<0x4D, "vrcp14sd", FR64X, f64mem>,
4178                   VEX_W, EVEX_CD8<64, CD8VT1>;
4179 defm VRSQRT14SS   : avx512_fp14_s<0x4F, "vrsqrt14ss", FR32X, f32mem>,
4180                   EVEX_CD8<32, CD8VT1>;
4181 defm VRSQRT14SD   : avx512_fp14_s<0x4F, "vrsqrt14sd", FR64X, f64mem>,
4182                   VEX_W, EVEX_CD8<64, CD8VT1>;
4183
4184 def : Pat <(v4f32 (int_x86_avx512_rcp14_ss (v4f32 VR128X:$src1),
4185               (v4f32 VR128X:$src2), (bc_v4f32 (v4i32 immAllZerosV)), (i8 -1))),
4186            (COPY_TO_REGCLASS (VRCP14SSrr (COPY_TO_REGCLASS VR128X:$src1, FR32X),
4187                        (COPY_TO_REGCLASS VR128X:$src2, FR32X)), VR128X)>;
4188
4189 def : Pat <(v2f64 (int_x86_avx512_rcp14_sd (v2f64 VR128X:$src1),
4190               (v2f64 VR128X:$src2), (bc_v2f64 (v4i32 immAllZerosV)), (i8 -1))),
4191            (COPY_TO_REGCLASS (VRCP14SDrr (COPY_TO_REGCLASS VR128X:$src1, FR64X),
4192                        (COPY_TO_REGCLASS VR128X:$src2, FR64X)), VR128X)>;
4193
4194 def : Pat <(v4f32 (int_x86_avx512_rsqrt14_ss (v4f32 VR128X:$src1),
4195               (v4f32 VR128X:$src2), (bc_v4f32 (v4i32 immAllZerosV)), (i8 -1))),
4196            (COPY_TO_REGCLASS (VRSQRT14SSrr (COPY_TO_REGCLASS VR128X:$src1, FR32X),
4197                        (COPY_TO_REGCLASS VR128X:$src2, FR32X)), VR128X)>;
4198
4199 def : Pat <(v2f64 (int_x86_avx512_rsqrt14_sd (v2f64 VR128X:$src1),
4200               (v2f64 VR128X:$src2), (bc_v2f64 (v4i32 immAllZerosV)), (i8 -1))),
4201            (COPY_TO_REGCLASS (VRSQRT14SDrr (COPY_TO_REGCLASS VR128X:$src1, FR64X),
4202                        (COPY_TO_REGCLASS VR128X:$src2, FR64X)), VR128X)>;
4203
4204 /// avx512_fp14_p rcp14ps, rcp14pd, rsqrt14ps, rsqrt14pd
4205 multiclass avx512_fp14_p<bits<8> opc, string OpcodeStr, SDNode OpNode,
4206                          X86VectorVTInfo _> {
4207   defm r: AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
4208                          (ins _.RC:$src), OpcodeStr, "$src", "$src",
4209                          (_.FloatVT (OpNode _.RC:$src))>, EVEX, T8PD;
4210   let mayLoad = 1 in {
4211     defm m: AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
4212                            (ins _.MemOp:$src), OpcodeStr, "$src", "$src",
4213                            (OpNode (_.FloatVT
4214                              (bitconvert (_.LdFrag addr:$src))))>, EVEX, T8PD;
4215     defm mb: AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
4216                             (ins _.ScalarMemOp:$src), OpcodeStr,
4217                             "${src}"##_.BroadcastStr, "${src}"##_.BroadcastStr,
4218                             (OpNode (_.FloatVT
4219                               (X86VBroadcast (_.ScalarLdFrag addr:$src))))>,
4220                             EVEX, T8PD, EVEX_B;
4221   }
4222 }
4223
4224 multiclass avx512_fp14_p_vl_all<bits<8> opc, string OpcodeStr, SDNode OpNode> {
4225   defm PSZ : avx512_fp14_p<opc, !strconcat(OpcodeStr, "ps"), OpNode, v16f32_info>,
4226                           EVEX_V512, EVEX_CD8<32, CD8VF>;
4227   defm PDZ : avx512_fp14_p<opc, !strconcat(OpcodeStr, "pd"), OpNode, v8f64_info>,
4228                           EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
4229
4230   // Define only if AVX512VL feature is present.
4231   let Predicates = [HasVLX] in {
4232     defm PSZ128 : avx512_fp14_p<opc, !strconcat(OpcodeStr, "ps"),
4233                                 OpNode, v4f32x_info>,
4234                                EVEX_V128, EVEX_CD8<32, CD8VF>;
4235     defm PSZ256 : avx512_fp14_p<opc, !strconcat(OpcodeStr, "ps"),
4236                                 OpNode, v8f32x_info>,
4237                                EVEX_V256, EVEX_CD8<32, CD8VF>;
4238     defm PDZ128 : avx512_fp14_p<opc, !strconcat(OpcodeStr, "pd"),
4239                                 OpNode, v2f64x_info>,
4240                                EVEX_V128, VEX_W, EVEX_CD8<64, CD8VF>;
4241     defm PDZ256 : avx512_fp14_p<opc, !strconcat(OpcodeStr, "pd"),
4242                                 OpNode, v4f64x_info>,
4243                                EVEX_V256, VEX_W, EVEX_CD8<64, CD8VF>;
4244   }
4245 }
4246
4247 defm VRSQRT14 : avx512_fp14_p_vl_all<0x4E, "vrsqrt14", X86frsqrt>;
4248 defm VRCP14 : avx512_fp14_p_vl_all<0x4C, "vrcp14", X86frcp>;
4249
4250 def : Pat <(v16f32 (int_x86_avx512_rsqrt14_ps_512 (v16f32 VR512:$src),
4251               (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1))),
4252            (VRSQRT14PSZr VR512:$src)>;
4253 def : Pat <(v8f64 (int_x86_avx512_rsqrt14_pd_512 (v8f64 VR512:$src),
4254               (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1))),
4255            (VRSQRT14PDZr VR512:$src)>;
4256
4257 def : Pat <(v16f32 (int_x86_avx512_rcp14_ps_512 (v16f32 VR512:$src),
4258               (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1))),
4259            (VRCP14PSZr VR512:$src)>;
4260 def : Pat <(v8f64 (int_x86_avx512_rcp14_pd_512 (v8f64 VR512:$src),
4261               (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1))),
4262            (VRCP14PDZr VR512:$src)>;
4263
4264 /// avx512_fp28_s rcp28ss, rcp28sd, rsqrt28ss, rsqrt28sd
4265 multiclass avx512_fp28_s<bits<8> opc, string OpcodeStr,X86VectorVTInfo _,
4266                          SDNode OpNode> {
4267
4268   defm r : AVX512_maskable_scalar<opc, MRMSrcReg, _, (outs _.RC:$dst),
4269                            (ins _.RC:$src1, _.RC:$src2), OpcodeStr,
4270                            "$src2, $src1", "$src1, $src2",
4271                            (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2),
4272                            (i32 FROUND_CURRENT))>;
4273
4274   defm rb : AVX512_maskable_scalar<opc, MRMSrcReg, _, (outs _.RC:$dst),
4275                             (ins _.RC:$src1, _.RC:$src2), OpcodeStr,
4276                             "$src2, $src1", "$src1, $src2",
4277                             (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2),
4278                             (i32 FROUND_NO_EXC)), "{sae}">, EVEX_B;
4279
4280   defm m : AVX512_maskable_scalar<opc, MRMSrcMem, _, (outs _.RC:$dst),
4281                          (ins _.RC:$src1, _.MemOp:$src2), OpcodeStr,
4282                          "$src2, $src1", "$src1, $src2",
4283                          (OpNode (_.VT _.RC:$src1),
4284                           (_.VT (scalar_to_vector (_.ScalarLdFrag addr:$src2))),
4285                          (i32 FROUND_CURRENT))>;
4286 }
4287
4288 multiclass avx512_eri_s<bits<8> opc, string OpcodeStr, SDNode OpNode> {
4289   defm SS : avx512_fp28_s<opc, OpcodeStr#"ss", f32x_info, OpNode>,
4290               EVEX_CD8<32, CD8VT1>;
4291   defm SD : avx512_fp28_s<opc, OpcodeStr#"sd", f64x_info, OpNode>,
4292               EVEX_CD8<64, CD8VT1>, VEX_W;
4293 }
4294
4295 let hasSideEffects = 0, Predicates = [HasERI] in {
4296   defm VRCP28   : avx512_eri_s<0xCB, "vrcp28",   X86rcp28s>,   T8PD, EVEX_4V;
4297   defm VRSQRT28 : avx512_eri_s<0xCD, "vrsqrt28", X86rsqrt28s>, T8PD, EVEX_4V;
4298 }
4299 /// avx512_fp28_p rcp28ps, rcp28pd, rsqrt28ps, rsqrt28pd
4300
4301 multiclass avx512_fp28_p<bits<8> opc, string OpcodeStr, X86VectorVTInfo _,
4302                          SDNode OpNode> {
4303
4304   defm r : AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
4305                          (ins _.RC:$src), OpcodeStr, "$src", "$src",
4306                          (OpNode (_.VT _.RC:$src), (i32 FROUND_CURRENT))>;
4307
4308   defm rb : AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
4309                         (ins _.RC:$src), OpcodeStr,
4310                         "$src", "$src",
4311                         (OpNode (_.VT _.RC:$src), (i32 FROUND_NO_EXC)),
4312                         "{sae}">, EVEX_B;
4313
4314   defm m : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
4315                          (ins _.MemOp:$src), OpcodeStr, "$src", "$src",
4316                          (OpNode (_.FloatVT
4317                              (bitconvert (_.LdFrag addr:$src))),
4318                           (i32 FROUND_CURRENT))>;
4319
4320   defm mb : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
4321                          (ins _.MemOp:$src), OpcodeStr, "$src", "$src",
4322                          (OpNode (_.FloatVT
4323                                   (X86VBroadcast (_.ScalarLdFrag addr:$src))),
4324                                  (i32 FROUND_CURRENT))>, EVEX_B;
4325 }
4326
4327 multiclass  avx512_eri<bits<8> opc, string OpcodeStr, SDNode OpNode> {
4328    defm PS : avx512_fp28_p<opc, OpcodeStr#"ps", v16f32_info, OpNode>,
4329                      EVEX_CD8<32, CD8VF>;
4330    defm PD : avx512_fp28_p<opc, OpcodeStr#"pd", v8f64_info, OpNode>,
4331                      VEX_W, EVEX_CD8<32, CD8VF>;
4332 }
4333
4334 let Predicates = [HasERI], hasSideEffects = 0 in {
4335
4336  defm VRSQRT28 : avx512_eri<0xCC, "vrsqrt28", X86rsqrt28>, EVEX, EVEX_V512, T8PD;
4337  defm VRCP28   : avx512_eri<0xCA, "vrcp28",   X86rcp28>,   EVEX, EVEX_V512, T8PD;
4338  defm VEXP2    : avx512_eri<0xC8, "vexp2",    X86exp2>,    EVEX, EVEX_V512, T8PD;
4339 }
4340
4341 multiclass avx512_sqrt_packed<bits<8> opc, string OpcodeStr,
4342                               SDNode OpNode, X86VectorVTInfo _>{
4343   defm r: AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
4344                          (ins _.RC:$src), OpcodeStr, "$src", "$src",
4345                          (_.FloatVT (OpNode _.RC:$src))>, EVEX;
4346   let mayLoad = 1 in {
4347     defm m: AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
4348                            (ins _.MemOp:$src), OpcodeStr, "$src", "$src",
4349                            (OpNode (_.FloatVT
4350                              (bitconvert (_.LdFrag addr:$src))))>, EVEX;
4351
4352     defm mb: AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
4353                             (ins _.ScalarMemOp:$src), OpcodeStr,
4354                             "${src}"##_.BroadcastStr, "${src}"##_.BroadcastStr,
4355                             (OpNode (_.FloatVT
4356                               (X86VBroadcast (_.ScalarLdFrag addr:$src))))>,
4357                             EVEX, EVEX_B;
4358   }
4359 }
4360
4361 multiclass avx512_sqrt_scalar<bits<8> opc, string OpcodeStr,
4362                           Intrinsic F32Int, Intrinsic F64Int,
4363                           OpndItins itins_s, OpndItins itins_d> {
4364   def SSZr : SI<opc, MRMSrcReg, (outs FR32X:$dst),
4365                (ins FR32X:$src1, FR32X:$src2),
4366                !strconcat(OpcodeStr,
4367                           "ss\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4368                       [], itins_s.rr>, XS, EVEX_4V;
4369   let isCodeGenOnly = 1 in
4370   def SSZr_Int : SIi8<opc, MRMSrcReg, (outs VR128X:$dst),
4371                (ins VR128X:$src1, VR128X:$src2),
4372                !strconcat(OpcodeStr,
4373                 "ss\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4374                [(set VR128X:$dst,
4375                  (F32Int VR128X:$src1, VR128X:$src2))],
4376                itins_s.rr>, XS, EVEX_4V;
4377   let mayLoad = 1 in {
4378   def SSZm : SI<opc, MRMSrcMem, (outs FR32X:$dst),
4379                (ins FR32X:$src1, f32mem:$src2),
4380                !strconcat(OpcodeStr,
4381                           "ss\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4382                       [], itins_s.rm>, XS, EVEX_4V, EVEX_CD8<32, CD8VT1>;
4383   let isCodeGenOnly = 1 in
4384   def SSZm_Int : SIi8<opc, MRMSrcMem, (outs VR128X:$dst),
4385                    (ins VR128X:$src1, ssmem:$src2),
4386                    !strconcat(OpcodeStr,
4387                  "ss\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4388                    [(set VR128X:$dst,
4389                      (F32Int VR128X:$src1, sse_load_f32:$src2))],
4390                    itins_s.rm>, XS, EVEX_4V, EVEX_CD8<32, CD8VT1>;
4391   }
4392   def SDZr : SI<opc, MRMSrcReg, (outs FR64X:$dst),
4393                (ins FR64X:$src1, FR64X:$src2),
4394                !strconcat(OpcodeStr,
4395                           "sd\t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>,
4396                       XD, EVEX_4V, VEX_W;
4397   let isCodeGenOnly = 1 in
4398   def SDZr_Int : SIi8<opc, MRMSrcReg, (outs VR128X:$dst),
4399                (ins VR128X:$src1, VR128X:$src2),
4400                !strconcat(OpcodeStr,
4401                 "sd\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4402                [(set VR128X:$dst,
4403                  (F64Int VR128X:$src1, VR128X:$src2))],
4404                itins_s.rr>, XD, EVEX_4V, VEX_W;
4405   let mayLoad = 1 in {
4406   def SDZm : SI<opc, MRMSrcMem, (outs FR64X:$dst),
4407                (ins FR64X:$src1, f64mem:$src2),
4408                !strconcat(OpcodeStr,
4409                   "sd\t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>,
4410                XD, EVEX_4V, VEX_W, EVEX_CD8<64, CD8VT1>;
4411   let isCodeGenOnly = 1 in
4412   def SDZm_Int : SIi8<opc, MRMSrcMem, (outs VR128X:$dst),
4413                   (ins VR128X:$src1, sdmem:$src2),
4414                    !strconcat(OpcodeStr,
4415                   "sd\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4416                   [(set VR128X:$dst,
4417                     (F64Int VR128X:$src1, sse_load_f64:$src2))]>,
4418                   XD, EVEX_4V, VEX_W, EVEX_CD8<64, CD8VT1>;
4419   }
4420 }
4421
4422 multiclass avx512_sqrt_packed_all<bits<8> opc, string OpcodeStr,
4423                                   SDNode OpNode> {
4424   defm PSZ : avx512_sqrt_packed<opc, !strconcat(OpcodeStr, "ps"), OpNode,
4425                                 v16f32_info>,
4426                                 EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
4427   defm PDZ : avx512_sqrt_packed<opc, !strconcat(OpcodeStr, "pd"), OpNode,
4428                                 v8f64_info>,
4429                                 EVEX_V512, VEX_W, PD, EVEX_CD8<64, CD8VF>;
4430   // Define only if AVX512VL feature is present.
4431   let Predicates = [HasVLX] in {
4432     defm PSZ128 : avx512_sqrt_packed<opc, !strconcat(OpcodeStr, "ps"),
4433                                      OpNode, v4f32x_info>,
4434                                      EVEX_V128, PS, EVEX_CD8<32, CD8VF>;
4435     defm PSZ256 : avx512_sqrt_packed<opc, !strconcat(OpcodeStr, "ps"),
4436                                      OpNode, v8f32x_info>,
4437                                      EVEX_V256, PS, EVEX_CD8<32, CD8VF>;
4438     defm PDZ128 : avx512_sqrt_packed<opc, !strconcat(OpcodeStr, "pd"),
4439                                      OpNode, v2f64x_info>,
4440                                      EVEX_V128, VEX_W, PD, EVEX_CD8<64, CD8VF>;
4441     defm PDZ256 : avx512_sqrt_packed<opc, !strconcat(OpcodeStr, "pd"),
4442                                      OpNode, v4f64x_info>,
4443                                      EVEX_V256, VEX_W, PD, EVEX_CD8<64, CD8VF>;
4444   }
4445 }
4446
4447 defm VSQRT : avx512_sqrt_packed_all<0x51, "vsqrt", fsqrt>;
4448
4449 defm VSQRT  : avx512_sqrt_scalar<0x51, "sqrt",
4450                 int_x86_avx512_sqrt_ss, int_x86_avx512_sqrt_sd,
4451                 SSE_SQRTSS, SSE_SQRTSD>;
4452
4453 let Predicates = [HasAVX512] in {
4454   def : Pat<(v16f32 (int_x86_avx512_sqrt_ps_512 (v16f32 VR512:$src1),
4455                     (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1), FROUND_CURRENT)),
4456                    (VSQRTPSZr VR512:$src1)>;
4457   def : Pat<(v8f64 (int_x86_avx512_sqrt_pd_512 (v8f64 VR512:$src1),
4458                     (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1), FROUND_CURRENT)),
4459                    (VSQRTPDZr VR512:$src1)>;
4460
4461   def : Pat<(f32 (fsqrt FR32X:$src)),
4462             (VSQRTSSZr (f32 (IMPLICIT_DEF)), FR32X:$src)>;
4463   def : Pat<(f32 (fsqrt (load addr:$src))),
4464             (VSQRTSSZm (f32 (IMPLICIT_DEF)), addr:$src)>,
4465             Requires<[OptForSize]>;
4466   def : Pat<(f64 (fsqrt FR64X:$src)),
4467             (VSQRTSDZr (f64 (IMPLICIT_DEF)), FR64X:$src)>;
4468   def : Pat<(f64 (fsqrt (load addr:$src))),
4469             (VSQRTSDZm (f64 (IMPLICIT_DEF)), addr:$src)>,
4470             Requires<[OptForSize]>;
4471
4472   def : Pat<(f32 (X86frsqrt FR32X:$src)),
4473             (VRSQRT14SSrr (f32 (IMPLICIT_DEF)), FR32X:$src)>;
4474   def : Pat<(f32 (X86frsqrt (load addr:$src))),
4475             (VRSQRT14SSrm (f32 (IMPLICIT_DEF)), addr:$src)>,
4476             Requires<[OptForSize]>;
4477
4478   def : Pat<(f32 (X86frcp FR32X:$src)),
4479             (VRCP14SSrr (f32 (IMPLICIT_DEF)), FR32X:$src)>;
4480   def : Pat<(f32 (X86frcp (load addr:$src))),
4481             (VRCP14SSrm (f32 (IMPLICIT_DEF)), addr:$src)>,
4482             Requires<[OptForSize]>;
4483
4484   def : Pat<(int_x86_sse_sqrt_ss VR128X:$src),
4485             (COPY_TO_REGCLASS (VSQRTSSZr (f32 (IMPLICIT_DEF)),
4486                                         (COPY_TO_REGCLASS VR128X:$src, FR32)),
4487                               VR128X)>;
4488   def : Pat<(int_x86_sse_sqrt_ss sse_load_f32:$src),
4489             (VSQRTSSZm_Int (v4f32 (IMPLICIT_DEF)), sse_load_f32:$src)>;
4490
4491   def : Pat<(int_x86_sse2_sqrt_sd VR128X:$src),
4492             (COPY_TO_REGCLASS (VSQRTSDZr (f64 (IMPLICIT_DEF)),
4493                                         (COPY_TO_REGCLASS VR128X:$src, FR64)),
4494                               VR128X)>;
4495   def : Pat<(int_x86_sse2_sqrt_sd sse_load_f64:$src),
4496             (VSQRTSDZm_Int (v2f64 (IMPLICIT_DEF)), sse_load_f64:$src)>;
4497 }
4498
4499
4500 multiclass avx512_fp_unop_rm<bits<8> opcps, bits<8> opcpd, string OpcodeStr,
4501                             X86MemOperand x86memop, RegisterClass RC,
4502                             PatFrag mem_frag32, PatFrag mem_frag64,
4503                             Intrinsic V4F32Int, Intrinsic V2F64Int,
4504                             CD8VForm VForm> {
4505 let ExeDomain = SSEPackedSingle in {
4506   // Intrinsic operation, reg.
4507   // Vector intrinsic operation, reg
4508   def PSr : AVX512AIi8<opcps, MRMSrcReg,
4509                     (outs RC:$dst), (ins RC:$src1, i32i8imm:$src2),
4510                     !strconcat(OpcodeStr,
4511                     "ps\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4512                     [(set RC:$dst, (V4F32Int RC:$src1, imm:$src2))]>;
4513
4514   // Vector intrinsic operation, mem
4515   def PSm : AVX512AIi8<opcps, MRMSrcMem,
4516                     (outs RC:$dst), (ins x86memop:$src1, i32i8imm:$src2),
4517                     !strconcat(OpcodeStr,
4518                     "ps\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4519                     [(set RC:$dst,
4520                           (V4F32Int (mem_frag32 addr:$src1),imm:$src2))]>,
4521                     EVEX_CD8<32, VForm>;
4522 } // ExeDomain = SSEPackedSingle
4523
4524 let ExeDomain = SSEPackedDouble in {
4525   // Vector intrinsic operation, reg
4526   def PDr : AVX512AIi8<opcpd, MRMSrcReg,
4527                      (outs RC:$dst), (ins RC:$src1, i32i8imm:$src2),
4528                      !strconcat(OpcodeStr,
4529                      "pd\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4530                      [(set RC:$dst, (V2F64Int RC:$src1, imm:$src2))]>;
4531
4532   // Vector intrinsic operation, mem
4533   def PDm : AVX512AIi8<opcpd, MRMSrcMem,
4534                      (outs RC:$dst), (ins x86memop:$src1, i32i8imm:$src2),
4535                      !strconcat(OpcodeStr,
4536                      "pd\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4537                      [(set RC:$dst,
4538                           (V2F64Int (mem_frag64 addr:$src1),imm:$src2))]>,
4539                      EVEX_CD8<64, VForm>;
4540 } // ExeDomain = SSEPackedDouble
4541 }
4542
4543 multiclass avx512_fp_binop_rm<bits<8> opcss, bits<8> opcsd,
4544                             string OpcodeStr,
4545                             Intrinsic F32Int,
4546                             Intrinsic F64Int> {
4547 let ExeDomain = GenericDomain in {
4548   // Operation, reg.
4549   let hasSideEffects = 0 in
4550   def SSr : AVX512AIi8<opcss, MRMSrcReg,
4551       (outs FR32X:$dst), (ins FR32X:$src1, FR32X:$src2, i32i8imm:$src3),
4552       !strconcat(OpcodeStr,
4553               "ss\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
4554       []>;
4555
4556   // Intrinsic operation, reg.
4557   let isCodeGenOnly = 1 in
4558   def SSr_Int : AVX512AIi8<opcss, MRMSrcReg,
4559         (outs VR128X:$dst), (ins VR128X:$src1, VR128X:$src2, i32i8imm:$src3),
4560         !strconcat(OpcodeStr,
4561                 "ss\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
4562         [(set VR128X:$dst, (F32Int VR128X:$src1, VR128X:$src2, imm:$src3))]>;
4563
4564   // Intrinsic operation, mem.
4565   def SSm : AVX512AIi8<opcss, MRMSrcMem, (outs VR128X:$dst),
4566                      (ins VR128X:$src1, ssmem:$src2, i32i8imm:$src3),
4567                      !strconcat(OpcodeStr,
4568                    "ss\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
4569                      [(set VR128X:$dst, (F32Int VR128X:$src1,
4570                                          sse_load_f32:$src2, imm:$src3))]>,
4571                      EVEX_CD8<32, CD8VT1>;
4572
4573   // Operation, reg.
4574   let hasSideEffects = 0 in
4575   def SDr : AVX512AIi8<opcsd, MRMSrcReg,
4576         (outs FR64X:$dst), (ins FR64X:$src1, FR64X:$src2, i32i8imm:$src3),
4577         !strconcat(OpcodeStr,
4578                 "sd\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
4579         []>, VEX_W;
4580
4581   // Intrinsic operation, reg.
4582   let isCodeGenOnly = 1 in
4583   def SDr_Int : AVX512AIi8<opcsd, MRMSrcReg,
4584         (outs VR128X:$dst), (ins VR128X:$src1, VR128X:$src2, i32i8imm:$src3),
4585         !strconcat(OpcodeStr,
4586                 "sd\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
4587         [(set VR128X:$dst, (F64Int VR128X:$src1, VR128X:$src2, imm:$src3))]>,
4588         VEX_W;
4589
4590   // Intrinsic operation, mem.
4591   def SDm : AVX512AIi8<opcsd, MRMSrcMem,
4592         (outs VR128X:$dst), (ins VR128X:$src1, sdmem:$src2, i32i8imm:$src3),
4593         !strconcat(OpcodeStr,
4594                 "sd\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
4595         [(set VR128X:$dst,
4596               (F64Int VR128X:$src1, sse_load_f64:$src2, imm:$src3))]>,
4597         VEX_W, EVEX_CD8<64, CD8VT1>;
4598 } // ExeDomain = GenericDomain
4599 }
4600
4601 multiclass avx512_rndscale<bits<8> opc, string OpcodeStr,
4602                             X86MemOperand x86memop, RegisterClass RC,
4603                             PatFrag mem_frag, Domain d> {
4604 let ExeDomain = d in {
4605   // Intrinsic operation, reg.
4606   // Vector intrinsic operation, reg
4607   def r : AVX512AIi8<opc, MRMSrcReg,
4608                     (outs RC:$dst), (ins RC:$src1, i32i8imm:$src2),
4609                     !strconcat(OpcodeStr,
4610                     "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4611                     []>, EVEX;
4612
4613   // Vector intrinsic operation, mem
4614   def m : AVX512AIi8<opc, MRMSrcMem,
4615                     (outs RC:$dst), (ins x86memop:$src1, i32i8imm:$src2),
4616                     !strconcat(OpcodeStr,
4617                     "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4618                     []>, EVEX;
4619 } // ExeDomain
4620 }
4621
4622
4623 defm VRNDSCALEPSZ : avx512_rndscale<0x08, "vrndscaleps", f512mem, VR512,
4624                                 memopv16f32, SSEPackedSingle>, EVEX_V512,
4625                                 EVEX_CD8<32, CD8VF>;
4626
4627 def : Pat<(v16f32 (int_x86_avx512_mask_rndscale_ps_512 (v16f32 VR512:$src1),
4628                    imm:$src2, (v16f32 VR512:$src1), (i16 -1),
4629                    FROUND_CURRENT)),
4630                    (VRNDSCALEPSZr VR512:$src1, imm:$src2)>;
4631
4632
4633 defm VRNDSCALEPDZ : avx512_rndscale<0x09, "vrndscalepd", f512mem, VR512,
4634                                 memopv8f64, SSEPackedDouble>, EVEX_V512,
4635                                 VEX_W, EVEX_CD8<64, CD8VF>;
4636
4637 def : Pat<(v8f64 (int_x86_avx512_mask_rndscale_pd_512 (v8f64 VR512:$src1),
4638                   imm:$src2, (v8f64 VR512:$src1), (i8 -1),
4639                   FROUND_CURRENT)),
4640                    (VRNDSCALEPDZr VR512:$src1, imm:$src2)>;
4641
4642 multiclass avx512_rndscale_scalar<bits<8> opc, string OpcodeStr,
4643                      Operand x86memop, RegisterClass RC, Domain d> {
4644 let ExeDomain = d in {
4645   def r : AVX512AIi8<opc, MRMSrcReg,
4646                     (outs RC:$dst), (ins RC:$src1, RC:$src2, i32i8imm:$src3),
4647                     !strconcat(OpcodeStr,
4648                     "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4649                     []>, EVEX_4V;
4650
4651   def m : AVX512AIi8<opc, MRMSrcMem,
4652                     (outs RC:$dst), (ins RC:$src1, x86memop:$src2,  i32i8imm:$src3),
4653                     !strconcat(OpcodeStr,
4654                     "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4655                     []>, EVEX_4V;
4656 } // ExeDomain
4657 }
4658
4659 defm VRNDSCALESS : avx512_rndscale_scalar<0x0A, "vrndscaless", ssmem, FR32X,
4660                                 SSEPackedSingle>, EVEX_CD8<32, CD8VT1>;
4661
4662 defm VRNDSCALESD : avx512_rndscale_scalar<0x0B, "vrndscalesd", sdmem, FR64X,
4663                                 SSEPackedDouble>, EVEX_CD8<64, CD8VT1>;
4664
4665 def : Pat<(ffloor FR32X:$src),
4666           (VRNDSCALESSr (f32 (IMPLICIT_DEF)), FR32X:$src, (i32 0x1))>;
4667 def : Pat<(f64 (ffloor FR64X:$src)),
4668           (VRNDSCALESDr (f64 (IMPLICIT_DEF)), FR64X:$src, (i32 0x1))>;
4669 def : Pat<(f32 (fnearbyint FR32X:$src)),
4670           (VRNDSCALESSr (f32 (IMPLICIT_DEF)), FR32X:$src, (i32 0xC))>;
4671 def : Pat<(f64 (fnearbyint FR64X:$src)),
4672           (VRNDSCALESDr (f64 (IMPLICIT_DEF)), FR64X:$src, (i32 0xC))>;
4673 def : Pat<(f32 (fceil FR32X:$src)),
4674           (VRNDSCALESSr (f32 (IMPLICIT_DEF)), FR32X:$src, (i32 0x2))>;
4675 def : Pat<(f64 (fceil FR64X:$src)),
4676           (VRNDSCALESDr (f64 (IMPLICIT_DEF)), FR64X:$src, (i32 0x2))>;
4677 def : Pat<(f32 (frint FR32X:$src)),
4678           (VRNDSCALESSr (f32 (IMPLICIT_DEF)), FR32X:$src, (i32 0x4))>;
4679 def : Pat<(f64 (frint FR64X:$src)),
4680           (VRNDSCALESDr (f64 (IMPLICIT_DEF)), FR64X:$src, (i32 0x4))>;
4681 def : Pat<(f32 (ftrunc FR32X:$src)),
4682           (VRNDSCALESSr (f32 (IMPLICIT_DEF)), FR32X:$src, (i32 0x3))>;
4683 def : Pat<(f64 (ftrunc FR64X:$src)),
4684           (VRNDSCALESDr (f64 (IMPLICIT_DEF)), FR64X:$src, (i32 0x3))>;
4685
4686 def : Pat<(v16f32 (ffloor VR512:$src)),
4687           (VRNDSCALEPSZr VR512:$src, (i32 0x1))>;
4688 def : Pat<(v16f32 (fnearbyint VR512:$src)),
4689           (VRNDSCALEPSZr VR512:$src, (i32 0xC))>;
4690 def : Pat<(v16f32 (fceil VR512:$src)),
4691           (VRNDSCALEPSZr VR512:$src, (i32 0x2))>;
4692 def : Pat<(v16f32 (frint VR512:$src)),
4693           (VRNDSCALEPSZr VR512:$src, (i32 0x4))>;
4694 def : Pat<(v16f32 (ftrunc VR512:$src)),
4695           (VRNDSCALEPSZr VR512:$src, (i32 0x3))>;
4696
4697 def : Pat<(v8f64 (ffloor VR512:$src)),
4698           (VRNDSCALEPDZr VR512:$src, (i32 0x1))>;
4699 def : Pat<(v8f64 (fnearbyint VR512:$src)),
4700           (VRNDSCALEPDZr VR512:$src, (i32 0xC))>;
4701 def : Pat<(v8f64 (fceil VR512:$src)),
4702           (VRNDSCALEPDZr VR512:$src, (i32 0x2))>;
4703 def : Pat<(v8f64 (frint VR512:$src)),
4704           (VRNDSCALEPDZr VR512:$src, (i32 0x4))>;
4705 def : Pat<(v8f64 (ftrunc VR512:$src)),
4706           (VRNDSCALEPDZr VR512:$src, (i32 0x3))>;
4707
4708 //-------------------------------------------------
4709 // Integer truncate and extend operations
4710 //-------------------------------------------------
4711
4712 multiclass avx512_trunc_sat<bits<8> opc, string OpcodeStr,
4713                           RegisterClass dstRC, RegisterClass srcRC,
4714                           RegisterClass KRC, X86MemOperand x86memop> {
4715   def rr : AVX512XS8I<opc, MRMDestReg, (outs dstRC:$dst),
4716                (ins srcRC:$src),
4717                !strconcat(OpcodeStr,"\t{$src, $dst|$dst, $src}"),
4718                []>, EVEX;
4719
4720   def rrk : AVX512XS8I<opc, MRMDestReg, (outs dstRC:$dst),
4721                (ins KRC:$mask, srcRC:$src),
4722                !strconcat(OpcodeStr,
4723                  "\t{$src, ${dst} {${mask}}|${dst} {${mask}}, $src}"),
4724                []>, EVEX, EVEX_K;
4725
4726   def rrkz : AVX512XS8I<opc, MRMDestReg, (outs dstRC:$dst),
4727                (ins KRC:$mask, srcRC:$src),
4728                !strconcat(OpcodeStr,
4729                  "\t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
4730                []>, EVEX, EVEX_KZ;
4731
4732   def mr : AVX512XS8I<opc, MRMDestMem, (outs), (ins x86memop:$dst, srcRC:$src),
4733                !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
4734                []>, EVEX;
4735
4736   def mrk : AVX512XS8I<opc, MRMDestMem, (outs),
4737                (ins x86memop:$dst, KRC:$mask, srcRC:$src),
4738                !strconcat(OpcodeStr, "\t{$src, $dst {${mask}}|${dst} {${mask}}, $src}"),
4739                []>, EVEX, EVEX_K;
4740
4741 }
4742 defm VPMOVQB    : avx512_trunc_sat<0x32, "vpmovqb",   VR128X, VR512, VK8WM,
4743                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VO>;
4744 defm VPMOVSQB   : avx512_trunc_sat<0x22, "vpmovsqb",  VR128X, VR512, VK8WM,
4745                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VO>;
4746 defm VPMOVUSQB  : avx512_trunc_sat<0x12, "vpmovusqb", VR128X, VR512, VK8WM,
4747                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VO>;
4748 defm VPMOVQW    : avx512_trunc_sat<0x34, "vpmovqw",   VR128X, VR512, VK8WM,
4749                                  i128mem>, EVEX_V512, EVEX_CD8<16, CD8VQ>;
4750 defm VPMOVSQW   : avx512_trunc_sat<0x24, "vpmovsqw",  VR128X, VR512, VK8WM,
4751                                  i128mem>, EVEX_V512, EVEX_CD8<16, CD8VQ>;
4752 defm VPMOVUSQW  : avx512_trunc_sat<0x14, "vpmovusqw", VR128X, VR512, VK8WM,
4753                                  i128mem>, EVEX_V512, EVEX_CD8<16, CD8VQ>;
4754 defm VPMOVQD    : avx512_trunc_sat<0x35, "vpmovqd",   VR256X, VR512, VK8WM,
4755                                  i256mem>, EVEX_V512, EVEX_CD8<32, CD8VH>;
4756 defm VPMOVSQD   : avx512_trunc_sat<0x25, "vpmovsqd",  VR256X, VR512, VK8WM,
4757                                  i256mem>, EVEX_V512, EVEX_CD8<32, CD8VH>;
4758 defm VPMOVUSQD  : avx512_trunc_sat<0x15, "vpmovusqd", VR256X, VR512, VK8WM,
4759                                  i256mem>, EVEX_V512, EVEX_CD8<32, CD8VH>;
4760 defm VPMOVDW    : avx512_trunc_sat<0x33, "vpmovdw",   VR256X, VR512, VK16WM,
4761                                  i256mem>, EVEX_V512, EVEX_CD8<16, CD8VH>;
4762 defm VPMOVSDW   : avx512_trunc_sat<0x23, "vpmovsdw",  VR256X, VR512, VK16WM,
4763                                  i256mem>, EVEX_V512, EVEX_CD8<16, CD8VH>;
4764 defm VPMOVUSDW  : avx512_trunc_sat<0x13, "vpmovusdw", VR256X, VR512, VK16WM,
4765                                  i256mem>, EVEX_V512, EVEX_CD8<16, CD8VH>;
4766 defm VPMOVDB    : avx512_trunc_sat<0x31, "vpmovdb",   VR128X, VR512, VK16WM,
4767                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VQ>;
4768 defm VPMOVSDB   : avx512_trunc_sat<0x21, "vpmovsdb",  VR128X, VR512, VK16WM,
4769                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VQ>;
4770 defm VPMOVUSDB  : avx512_trunc_sat<0x11, "vpmovusdb", VR128X, VR512, VK16WM,
4771                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VQ>;
4772
4773 def : Pat<(v16i8  (X86vtrunc (v8i64  VR512:$src))), (VPMOVQBrr  VR512:$src)>;
4774 def : Pat<(v8i16  (X86vtrunc (v8i64  VR512:$src))), (VPMOVQWrr  VR512:$src)>;
4775 def : Pat<(v16i16 (X86vtrunc (v16i32 VR512:$src))), (VPMOVDWrr  VR512:$src)>;
4776 def : Pat<(v16i8  (X86vtrunc (v16i32 VR512:$src))), (VPMOVDBrr  VR512:$src)>;
4777 def : Pat<(v8i32  (X86vtrunc (v8i64  VR512:$src))), (VPMOVQDrr  VR512:$src)>;
4778
4779 def : Pat<(v16i8  (X86vtruncm VK16WM:$mask, (v16i32 VR512:$src))),
4780                   (VPMOVDBrrkz VK16WM:$mask, VR512:$src)>;
4781 def : Pat<(v16i16 (X86vtruncm VK16WM:$mask, (v16i32 VR512:$src))),
4782                   (VPMOVDWrrkz VK16WM:$mask, VR512:$src)>;
4783 def : Pat<(v8i16  (X86vtruncm VK8WM:$mask,  (v8i64 VR512:$src))),
4784                   (VPMOVQWrrkz  VK8WM:$mask, VR512:$src)>;
4785 def : Pat<(v8i32  (X86vtruncm VK8WM:$mask,  (v8i64 VR512:$src))),
4786                   (VPMOVQDrrkz  VK8WM:$mask, VR512:$src)>;
4787
4788
4789 multiclass avx512_extend<bits<8> opc, string OpcodeStr, RegisterClass KRC,
4790                       RegisterClass DstRC, RegisterClass SrcRC, SDNode OpNode,
4791                       PatFrag mem_frag, X86MemOperand x86memop,
4792                       ValueType OpVT, ValueType InVT> {
4793
4794   def rr : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst),
4795               (ins SrcRC:$src),
4796               !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
4797               [(set DstRC:$dst, (OpVT (OpNode (InVT SrcRC:$src))))]>, EVEX;
4798
4799   def rrk : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst),
4800               (ins KRC:$mask, SrcRC:$src),
4801               !strconcat(OpcodeStr, "\t{$src, $dst {${mask}} |$dst {${mask}}, $src}"),
4802               []>, EVEX, EVEX_K;
4803
4804   def rrkz : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst),
4805               (ins KRC:$mask, SrcRC:$src),
4806               !strconcat(OpcodeStr, "\t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}"),
4807               []>, EVEX, EVEX_KZ;
4808
4809   let mayLoad = 1 in {
4810     def rm : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst),
4811               (ins x86memop:$src),
4812               !strconcat(OpcodeStr,"\t{$src, $dst|$dst, $src}"),
4813               [(set DstRC:$dst,
4814                 (OpVT (OpNode (InVT (bitconvert (mem_frag addr:$src))))))]>,
4815               EVEX;
4816
4817     def rmk : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst),
4818               (ins KRC:$mask, x86memop:$src),
4819               !strconcat(OpcodeStr,"\t{$src, $dst {${mask}} |$dst {${mask}}, $src}"),
4820               []>,
4821               EVEX, EVEX_K;
4822
4823     def rmkz : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst),
4824               (ins KRC:$mask, x86memop:$src),
4825               !strconcat(OpcodeStr,"\t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}"),
4826               []>,
4827               EVEX, EVEX_KZ;
4828   }
4829 }
4830
4831 defm VPMOVZXBDZ: avx512_extend<0x31, "vpmovzxbd", VK16WM, VR512, VR128X, X86vzext,
4832                              memopv2i64, i128mem, v16i32, v16i8>, EVEX_V512,
4833                              EVEX_CD8<8, CD8VQ>;
4834 defm VPMOVZXBQZ: avx512_extend<0x32, "vpmovzxbq", VK8WM, VR512, VR128X, X86vzext,
4835                              memopv2i64, i128mem, v8i64, v16i8>, EVEX_V512,
4836                              EVEX_CD8<8, CD8VO>;
4837 defm VPMOVZXWDZ: avx512_extend<0x33, "vpmovzxwd", VK16WM, VR512, VR256X, X86vzext,
4838                              memopv4i64, i256mem, v16i32, v16i16>, EVEX_V512,
4839                              EVEX_CD8<16, CD8VH>;
4840 defm VPMOVZXWQZ: avx512_extend<0x34, "vpmovzxwq", VK8WM, VR512, VR128X, X86vzext,
4841                              memopv2i64, i128mem, v8i64, v8i16>, EVEX_V512,
4842                              EVEX_CD8<16, CD8VQ>;
4843 defm VPMOVZXDQZ: avx512_extend<0x35, "vpmovzxdq", VK8WM, VR512, VR256X, X86vzext,
4844                              memopv4i64, i256mem, v8i64, v8i32>, EVEX_V512,
4845                              EVEX_CD8<32, CD8VH>;
4846
4847 defm VPMOVSXBDZ: avx512_extend<0x21, "vpmovsxbd", VK16WM, VR512, VR128X, X86vsext,
4848                              memopv2i64, i128mem, v16i32, v16i8>, EVEX_V512,
4849                              EVEX_CD8<8, CD8VQ>;
4850 defm VPMOVSXBQZ: avx512_extend<0x22, "vpmovsxbq", VK8WM, VR512, VR128X, X86vsext,
4851                              memopv2i64, i128mem, v8i64, v16i8>, EVEX_V512,
4852                              EVEX_CD8<8, CD8VO>;
4853 defm VPMOVSXWDZ: avx512_extend<0x23, "vpmovsxwd", VK16WM, VR512, VR256X, X86vsext,
4854                              memopv4i64, i256mem, v16i32, v16i16>, EVEX_V512,
4855                              EVEX_CD8<16, CD8VH>;
4856 defm VPMOVSXWQZ: avx512_extend<0x24, "vpmovsxwq", VK8WM, VR512, VR128X, X86vsext,
4857                              memopv2i64, i128mem, v8i64, v8i16>, EVEX_V512,
4858                              EVEX_CD8<16, CD8VQ>;
4859 defm VPMOVSXDQZ: avx512_extend<0x25, "vpmovsxdq", VK8WM, VR512, VR256X, X86vsext,
4860                              memopv4i64, i256mem, v8i64, v8i32>, EVEX_V512,
4861                              EVEX_CD8<32, CD8VH>;
4862
4863 //===----------------------------------------------------------------------===//
4864 // GATHER - SCATTER Operations
4865
4866 multiclass avx512_gather<bits<8> opc, string OpcodeStr, RegisterClass KRC,
4867                        RegisterClass RC, X86MemOperand memop> {
4868 let mayLoad = 1,
4869   Constraints = "@earlyclobber $dst, $src1 = $dst, $mask = $mask_wb" in
4870   def rm  : AVX5128I<opc, MRMSrcMem, (outs RC:$dst, KRC:$mask_wb),
4871             (ins RC:$src1, KRC:$mask, memop:$src2),
4872             !strconcat(OpcodeStr,
4873             "\t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"),
4874             []>, EVEX, EVEX_K;
4875 }
4876
4877 let ExeDomain = SSEPackedDouble in {
4878 defm VGATHERDPDZ : avx512_gather<0x92, "vgatherdpd", VK8WM, VR512, vy64xmem>,
4879                                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4880 defm VGATHERQPDZ : avx512_gather<0x93, "vgatherqpd", VK8WM, VR512, vz64mem>,
4881                                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4882 }
4883
4884 let ExeDomain = SSEPackedSingle in {
4885 defm VGATHERDPSZ : avx512_gather<0x92, "vgatherdps", VK16WM, VR512, vz32mem>,
4886                                  EVEX_V512, EVEX_CD8<32, CD8VT1>;
4887 defm VGATHERQPSZ : avx512_gather<0x93, "vgatherqps", VK8WM, VR256X, vz64mem>,
4888                                  EVEX_V512, EVEX_CD8<32, CD8VT1>;
4889 }
4890
4891 defm VPGATHERDQZ : avx512_gather<0x90, "vpgatherdq", VK8WM, VR512,  vy64xmem>,
4892                                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4893 defm VPGATHERDDZ : avx512_gather<0x90, "vpgatherdd", VK16WM, VR512, vz32mem>,
4894                                  EVEX_V512, EVEX_CD8<32, CD8VT1>;
4895
4896 defm VPGATHERQQZ : avx512_gather<0x91, "vpgatherqq", VK8WM, VR512,  vz64mem>,
4897                                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4898 defm VPGATHERQDZ : avx512_gather<0x91, "vpgatherqd", VK8WM, VR256X,  vz64mem>,
4899                                  EVEX_V512, EVEX_CD8<32, CD8VT1>;
4900
4901 multiclass avx512_scatter<bits<8> opc, string OpcodeStr, RegisterClass KRC,
4902                        RegisterClass RC, X86MemOperand memop> {
4903 let mayStore = 1, Constraints = "$mask = $mask_wb" in
4904   def mr  : AVX5128I<opc, MRMDestMem, (outs KRC:$mask_wb),
4905             (ins memop:$dst, KRC:$mask, RC:$src2),
4906             !strconcat(OpcodeStr,
4907             "\t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"),
4908             []>, EVEX, EVEX_K;
4909 }
4910
4911 let ExeDomain = SSEPackedDouble in {
4912 defm VSCATTERDPDZ : avx512_scatter<0xA2, "vscatterdpd", VK8WM, VR512, vy64xmem>,
4913                                    EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4914 defm VSCATTERQPDZ : avx512_scatter<0xA3, "vscatterqpd", VK8WM, VR512, vz64mem>,
4915                                    EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4916 }
4917
4918 let ExeDomain = SSEPackedSingle in {
4919 defm VSCATTERDPSZ : avx512_scatter<0xA2, "vscatterdps", VK16WM, VR512, vz32mem>,
4920                                    EVEX_V512, EVEX_CD8<32, CD8VT1>;
4921 defm VSCATTERQPSZ : avx512_scatter<0xA3, "vscatterqps", VK8WM, VR256X, vz64mem>,
4922                                    EVEX_V512, EVEX_CD8<32, CD8VT1>;
4923 }
4924
4925 defm VPSCATTERDQZ : avx512_scatter<0xA0, "vpscatterdq", VK8WM, VR512, vy64xmem>,
4926                                    EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4927 defm VPSCATTERDDZ : avx512_scatter<0xA0, "vpscatterdd", VK16WM, VR512, vz32mem>,
4928                                    EVEX_V512, EVEX_CD8<32, CD8VT1>;
4929
4930 defm VPSCATTERQQZ : avx512_scatter<0xA1, "vpscatterqq", VK8WM, VR512, vz64mem>,
4931                                   EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4932 defm VPSCATTERQDZ : avx512_scatter<0xA1, "vpscatterqd", VK8WM, VR256X, vz64mem>,
4933                                   EVEX_V512, EVEX_CD8<32, CD8VT1>;
4934
4935 // prefetch
4936 multiclass avx512_gather_scatter_prefetch<bits<8> opc, Format F, string OpcodeStr,
4937                        RegisterClass KRC, X86MemOperand memop> {
4938   let Predicates = [HasPFI], hasSideEffects = 1 in
4939   def m  : AVX5128I<opc, F, (outs), (ins KRC:$mask, memop:$src),
4940             !strconcat(OpcodeStr, "\t{$src {${mask}}|{${mask}}, $src}"),
4941             []>, EVEX, EVEX_K;
4942 }
4943
4944 defm VGATHERPF0DPS: avx512_gather_scatter_prefetch<0xC6, MRM1m, "vgatherpf0dps",
4945                      VK16WM, vz32mem>, EVEX_V512, EVEX_CD8<32, CD8VT1>;
4946
4947 defm VGATHERPF0QPS: avx512_gather_scatter_prefetch<0xC7, MRM1m, "vgatherpf0qps",
4948                      VK8WM, vz64mem>, EVEX_V512, EVEX_CD8<64, CD8VT1>;
4949
4950 defm VGATHERPF0DPD: avx512_gather_scatter_prefetch<0xC6, MRM1m, "vgatherpf0dpd",
4951                      VK8WM, vy32mem>, EVEX_V512, VEX_W, EVEX_CD8<32, CD8VT1>;
4952
4953 defm VGATHERPF0QPD: avx512_gather_scatter_prefetch<0xC7, MRM1m, "vgatherpf0qpd",
4954                      VK8WM, vz64mem>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4955
4956 defm VGATHERPF1DPS: avx512_gather_scatter_prefetch<0xC6, MRM2m, "vgatherpf1dps",
4957                      VK16WM, vz32mem>, EVEX_V512, EVEX_CD8<32, CD8VT1>;
4958
4959 defm VGATHERPF1QPS: avx512_gather_scatter_prefetch<0xC7, MRM2m, "vgatherpf1qps",
4960                      VK8WM, vz64mem>, EVEX_V512, EVEX_CD8<64, CD8VT1>;
4961
4962 defm VGATHERPF1DPD: avx512_gather_scatter_prefetch<0xC6, MRM2m, "vgatherpf1dpd",
4963                      VK8WM, vy32mem>, EVEX_V512, VEX_W, EVEX_CD8<32, CD8VT1>;
4964
4965 defm VGATHERPF1QPD: avx512_gather_scatter_prefetch<0xC7, MRM2m, "vgatherpf1qpd",
4966                      VK8WM, vz64mem>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4967
4968 defm VSCATTERPF0DPS: avx512_gather_scatter_prefetch<0xC6, MRM5m, "vscatterpf0dps",
4969                      VK16WM, vz32mem>, EVEX_V512, EVEX_CD8<32, CD8VT1>;
4970
4971 defm VSCATTERPF0QPS: avx512_gather_scatter_prefetch<0xC7, MRM5m, "vscatterpf0qps",
4972                      VK8WM, vz64mem>, EVEX_V512, EVEX_CD8<64, CD8VT1>;
4973
4974 defm VSCATTERPF0DPD: avx512_gather_scatter_prefetch<0xC6, MRM5m, "vscatterpf0dpd",
4975                      VK8WM, vy32mem>, EVEX_V512, VEX_W, EVEX_CD8<32, CD8VT1>;
4976
4977 defm VSCATTERPF0QPD: avx512_gather_scatter_prefetch<0xC7, MRM5m, "vscatterpf0qpd",
4978                      VK8WM, vz64mem>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4979
4980 defm VSCATTERPF1DPS: avx512_gather_scatter_prefetch<0xC6, MRM6m, "vscatterpf1dps",
4981                      VK16WM, vz32mem>, EVEX_V512, EVEX_CD8<32, CD8VT1>;
4982
4983 defm VSCATTERPF1QPS: avx512_gather_scatter_prefetch<0xC7, MRM6m, "vscatterpf1qps",
4984                      VK8WM, vz64mem>, EVEX_V512, EVEX_CD8<64, CD8VT1>;
4985
4986 defm VSCATTERPF1DPD: avx512_gather_scatter_prefetch<0xC6, MRM6m, "vscatterpf1dpd",
4987                      VK8WM, vy32mem>, EVEX_V512, VEX_W, EVEX_CD8<32, CD8VT1>;
4988
4989 defm VSCATTERPF1QPD: avx512_gather_scatter_prefetch<0xC7, MRM6m, "vscatterpf1qpd",
4990                      VK8WM, vz64mem>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4991 //===----------------------------------------------------------------------===//
4992 // VSHUFPS - VSHUFPD Operations
4993
4994 multiclass avx512_shufp<RegisterClass RC, X86MemOperand x86memop,
4995                       ValueType vt, string OpcodeStr, PatFrag mem_frag,
4996                       Domain d> {
4997   def rmi : AVX512PIi8<0xC6, MRMSrcMem, (outs RC:$dst),
4998                    (ins RC:$src1, x86memop:$src2, i8imm:$src3),
4999                    !strconcat(OpcodeStr,
5000                    "\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
5001                    [(set RC:$dst, (vt (X86Shufp RC:$src1, (mem_frag addr:$src2),
5002                                        (i8 imm:$src3))))], d, IIC_SSE_SHUFP>,
5003                    EVEX_4V, Sched<[WriteShuffleLd, ReadAfterLd]>;
5004   def rri : AVX512PIi8<0xC6, MRMSrcReg, (outs RC:$dst),
5005                    (ins RC:$src1, RC:$src2, i8imm:$src3),
5006                    !strconcat(OpcodeStr,
5007                    "\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
5008                    [(set RC:$dst, (vt (X86Shufp RC:$src1, RC:$src2,
5009                                        (i8 imm:$src3))))], d, IIC_SSE_SHUFP>,
5010                    EVEX_4V, Sched<[WriteShuffle]>;
5011 }
5012
5013 defm VSHUFPSZ  : avx512_shufp<VR512, f512mem, v16f32, "vshufps", memopv16f32,
5014                   SSEPackedSingle>, PS, EVEX_V512, EVEX_CD8<32, CD8VF>;
5015 defm VSHUFPDZ  : avx512_shufp<VR512, f512mem, v8f64, "vshufpd", memopv8f64,
5016                   SSEPackedDouble>, PD, VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
5017
5018 def : Pat<(v16i32 (X86Shufp VR512:$src1, VR512:$src2, (i8 imm:$imm))),
5019           (VSHUFPSZrri VR512:$src1, VR512:$src2, imm:$imm)>;
5020 def : Pat<(v16i32 (X86Shufp VR512:$src1,
5021                     (memopv16i32 addr:$src2), (i8 imm:$imm))),
5022           (VSHUFPSZrmi VR512:$src1, addr:$src2, imm:$imm)>;
5023
5024 def : Pat<(v8i64 (X86Shufp VR512:$src1, VR512:$src2, (i8 imm:$imm))),
5025           (VSHUFPDZrri VR512:$src1, VR512:$src2, imm:$imm)>;
5026 def : Pat<(v8i64 (X86Shufp VR512:$src1,
5027                             (memopv8i64 addr:$src2), (i8 imm:$imm))),
5028           (VSHUFPDZrmi VR512:$src1, addr:$src2, imm:$imm)>;
5029
5030 multiclass avx512_valign<X86VectorVTInfo _> {
5031   defm rri : AVX512_maskable<0x03, MRMSrcReg, _, (outs _.RC:$dst),
5032                      (ins _.RC:$src1, _.RC:$src2, i8imm:$src3),
5033                      "valign"##_.Suffix,
5034                      "$src3, $src2, $src1", "$src1, $src2, $src3",
5035                      (_.VT (X86VAlign _.RC:$src2, _.RC:$src1,
5036                                       (i8 imm:$src3)))>,
5037              AVX512AIi8Base, EVEX_4V;
5038
5039   // Also match valign of packed floats.
5040   def : Pat<(_.FloatVT (X86VAlign _.RC:$src1, _.RC:$src2, (i8 imm:$imm))),
5041             (!cast<Instruction>(NAME##rri) _.RC:$src2, _.RC:$src1, imm:$imm)>;
5042
5043   let mayLoad = 1 in
5044   def rmi : AVX512AIi8<0x03, MRMSrcMem, (outs _.RC:$dst),
5045                      (ins _.RC:$src1, _.MemOp:$src2, i8imm:$src3),
5046                      !strconcat("valign"##_.Suffix,
5047                      "\t{$src3, $src2, $src1, $dst|"
5048                          "$dst, $src1, $src2, $src3}"),
5049                      []>, EVEX_4V;
5050 }
5051 defm VALIGND : avx512_valign<v16i32_info>, EVEX_V512, EVEX_CD8<32, CD8VF>;
5052 defm VALIGNQ : avx512_valign<v8i64_info>, VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
5053
5054 // Helper fragments to match sext vXi1 to vXiY.
5055 def v16i1sextv16i32  : PatLeaf<(v16i32 (X86vsrai VR512:$src, (i8 31)))>;
5056 def v8i1sextv8i64  : PatLeaf<(v8i64 (X86vsrai VR512:$src, (i8 63)))>;
5057
5058 multiclass avx512_vpabs<bits<8> opc, string OpcodeStr, ValueType OpVT,
5059                         RegisterClass KRC, RegisterClass RC,
5060                         X86MemOperand x86memop, X86MemOperand x86scalar_mop,
5061                         string BrdcstStr> {
5062   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
5063             !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
5064             []>, EVEX;
5065   def rrk : AVX5128I<opc, MRMSrcReg, (outs RC:$dst), (ins KRC:$mask, RC:$src),
5066              !strconcat(OpcodeStr, "\t{$src, $dst {${mask}}|$dst {${mask}}, $src}"),
5067              []>, EVEX, EVEX_K;
5068   def rrkz : AVX5128I<opc, MRMSrcReg, (outs RC:$dst), (ins KRC:$mask, RC:$src),
5069               !strconcat(OpcodeStr,
5070                          "\t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}"),
5071               []>, EVEX, EVEX_KZ;
5072   let mayLoad = 1 in {
5073     def rm : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
5074               (ins x86memop:$src),
5075               !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
5076               []>, EVEX;
5077     def rmk : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
5078                (ins KRC:$mask, x86memop:$src),
5079                !strconcat(OpcodeStr,
5080                           "\t{$src, $dst {${mask}}|$dst {${mask}}, $src}"),
5081                []>, EVEX, EVEX_K;
5082     def rmkz : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
5083                 (ins KRC:$mask, x86memop:$src),
5084                 !strconcat(OpcodeStr,
5085                            "\t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}"),
5086                 []>, EVEX, EVEX_KZ;
5087     def rmb : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
5088                (ins x86scalar_mop:$src),
5089                !strconcat(OpcodeStr, "\t{${src}", BrdcstStr,
5090                           ", $dst|$dst, ${src}", BrdcstStr, "}"),
5091                []>, EVEX, EVEX_B;
5092     def rmbk : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
5093                 (ins KRC:$mask, x86scalar_mop:$src),
5094                 !strconcat(OpcodeStr, "\t{${src}", BrdcstStr,
5095                            ", $dst {${mask}}|$dst {${mask}}, ${src}", BrdcstStr, "}"),
5096                 []>, EVEX, EVEX_B, EVEX_K;
5097     def rmbkz : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
5098                  (ins KRC:$mask, x86scalar_mop:$src),
5099                  !strconcat(OpcodeStr, "\t{${src}", BrdcstStr,
5100                             ", $dst {${mask}} {z}|$dst {${mask}} {z}, ${src}",
5101                             BrdcstStr, "}"),
5102                  []>, EVEX, EVEX_B, EVEX_KZ;
5103   }
5104 }
5105
5106 defm VPABSDZ : avx512_vpabs<0x1E, "vpabsd", v16i32, VK16WM, VR512,
5107                            i512mem, i32mem, "{1to16}">, EVEX_V512,
5108                            EVEX_CD8<32, CD8VF>;
5109 defm VPABSQZ : avx512_vpabs<0x1F, "vpabsq", v8i64, VK8WM, VR512,
5110                            i512mem, i64mem, "{1to8}">, EVEX_V512, VEX_W,
5111                            EVEX_CD8<64, CD8VF>;
5112
5113 def : Pat<(xor
5114           (bc_v16i32 (v16i1sextv16i32)),
5115           (bc_v16i32 (add (v16i32 VR512:$src), (v16i1sextv16i32)))),
5116           (VPABSDZrr VR512:$src)>;
5117 def : Pat<(xor
5118           (bc_v8i64 (v8i1sextv8i64)),
5119           (bc_v8i64 (add (v8i64 VR512:$src), (v8i1sextv8i64)))),
5120           (VPABSQZrr VR512:$src)>;
5121
5122 def : Pat<(v16i32 (int_x86_avx512_mask_pabs_d_512 (v16i32 VR512:$src),
5123                    (v16i32 immAllZerosV), (i16 -1))),
5124           (VPABSDZrr VR512:$src)>;
5125 def : Pat<(v8i64 (int_x86_avx512_mask_pabs_q_512 (v8i64 VR512:$src),
5126                    (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
5127           (VPABSQZrr VR512:$src)>;
5128
5129 multiclass avx512_conflict<bits<8> opc, string OpcodeStr,
5130                         RegisterClass RC, RegisterClass KRC,
5131                         X86MemOperand x86memop,
5132                         X86MemOperand x86scalar_mop, string BrdcstStr> {
5133   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
5134        (ins RC:$src),
5135        !strconcat(OpcodeStr, "\t{$src, ${dst} |${dst}, $src}"),
5136        []>, EVEX;
5137   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
5138        (ins x86memop:$src),
5139        !strconcat(OpcodeStr, "\t{$src, ${dst}|${dst}, $src}"),
5140        []>, EVEX;
5141   def rmb : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
5142        (ins x86scalar_mop:$src),
5143        !strconcat(OpcodeStr, "\t{${src}", BrdcstStr,
5144                   ", ${dst}|${dst}, ${src}", BrdcstStr, "}"),
5145        []>, EVEX, EVEX_B;
5146   def rrkz : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
5147        (ins KRC:$mask, RC:$src),
5148        !strconcat(OpcodeStr,
5149                   "\t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
5150        []>, EVEX, EVEX_KZ;
5151   def rmkz : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
5152        (ins KRC:$mask, x86memop:$src),
5153        !strconcat(OpcodeStr,
5154                   "\t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
5155        []>, EVEX, EVEX_KZ;
5156   def rmbkz : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
5157        (ins KRC:$mask, x86scalar_mop:$src),
5158        !strconcat(OpcodeStr, "\t{${src}", BrdcstStr,
5159                   ", ${dst} {${mask}} {z}|${dst} {${mask}} {z}, ${src}",
5160                   BrdcstStr, "}"),
5161        []>, EVEX, EVEX_KZ, EVEX_B;
5162
5163   let Constraints = "$src1 = $dst" in {
5164   def rrk : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
5165        (ins RC:$src1, KRC:$mask, RC:$src2),
5166        !strconcat(OpcodeStr,
5167                   "\t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"),
5168        []>, EVEX, EVEX_K;
5169   def rmk : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
5170        (ins RC:$src1, KRC:$mask, x86memop:$src2),
5171        !strconcat(OpcodeStr,
5172                   "\t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"),
5173        []>, EVEX, EVEX_K;
5174   def rmbk : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
5175        (ins RC:$src1, KRC:$mask, x86scalar_mop:$src2),
5176        !strconcat(OpcodeStr, "\t{${src2}", BrdcstStr,
5177                   ", ${dst} {${mask}}|${dst} {${mask}}, ${src2}", BrdcstStr, "}"),
5178        []>, EVEX, EVEX_K, EVEX_B;
5179    }
5180 }
5181
5182 let Predicates = [HasCDI] in {
5183 defm VPCONFLICTD : avx512_conflict<0xC4, "vpconflictd", VR512, VK16WM,
5184                     i512mem, i32mem, "{1to16}">,
5185                     EVEX_V512, EVEX_CD8<32, CD8VF>;
5186
5187
5188 defm VPCONFLICTQ : avx512_conflict<0xC4, "vpconflictq", VR512, VK8WM,
5189                     i512mem, i64mem, "{1to8}">,
5190                     EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
5191
5192 }
5193
5194 def : Pat<(int_x86_avx512_mask_conflict_d_512 VR512:$src2, VR512:$src1,
5195                                               GR16:$mask),
5196           (VPCONFLICTDrrk VR512:$src1,
5197            (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)), VR512:$src2)>;
5198
5199 def : Pat<(int_x86_avx512_mask_conflict_q_512 VR512:$src2, VR512:$src1,
5200                                               GR8:$mask),
5201           (VPCONFLICTQrrk VR512:$src1,
5202            (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)), VR512:$src2)>;
5203
5204 let Predicates = [HasCDI] in {
5205 defm VPLZCNTD : avx512_conflict<0x44, "vplzcntd", VR512, VK16WM,
5206                     i512mem, i32mem, "{1to16}">,
5207                     EVEX_V512, EVEX_CD8<32, CD8VF>;
5208
5209
5210 defm VPLZCNTQ : avx512_conflict<0x44, "vplzcntq", VR512, VK8WM,
5211                     i512mem, i64mem, "{1to8}">,
5212                     EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
5213
5214 }
5215
5216 def : Pat<(int_x86_avx512_mask_lzcnt_d_512 VR512:$src2, VR512:$src1,
5217                                               GR16:$mask),
5218           (VPLZCNTDrrk VR512:$src1,
5219            (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)), VR512:$src2)>;
5220
5221 def : Pat<(int_x86_avx512_mask_lzcnt_q_512 VR512:$src2, VR512:$src1,
5222                                               GR8:$mask),
5223           (VPLZCNTQrrk VR512:$src1,
5224            (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)), VR512:$src2)>;
5225
5226 def : Pat<(v16i32 (ctlz (memopv16i32 addr:$src))),
5227           (VPLZCNTDrm addr:$src)>;
5228 def : Pat<(v16i32 (ctlz (v16i32 VR512:$src))),
5229           (VPLZCNTDrr VR512:$src)>;
5230 def : Pat<(v8i64 (ctlz (memopv8i64 addr:$src))),
5231           (VPLZCNTQrm addr:$src)>;
5232 def : Pat<(v8i64 (ctlz (v8i64 VR512:$src))),
5233           (VPLZCNTQrr VR512:$src)>;
5234
5235 def : Pat<(store (i1 -1), addr:$dst), (MOV8mi addr:$dst, (i8 1))>;
5236 def : Pat<(store (i1  1), addr:$dst), (MOV8mi addr:$dst, (i8 1))>;
5237 def : Pat<(store (i1  0), addr:$dst), (MOV8mi addr:$dst, (i8 0))>;
5238
5239 def : Pat<(store VK1:$src, addr:$dst),
5240           (KMOVWmk addr:$dst, (COPY_TO_REGCLASS VK1:$src, VK16))>;
5241
5242 def truncstorei1 : PatFrag<(ops node:$val, node:$ptr),
5243                            (truncstore node:$val, node:$ptr), [{
5244   return cast<StoreSDNode>(N)->getMemoryVT() == MVT::i1;
5245 }]>;
5246
5247 def : Pat<(truncstorei1 GR8:$src, addr:$dst),
5248           (MOV8mr addr:$dst, GR8:$src)>;
5249
5250 multiclass cvt_by_vec_width<bits<8> opc, X86VectorVTInfo Vec, string OpcodeStr > {
5251 def rr : AVX512XS8I<opc, MRMDestReg, (outs Vec.RC:$dst), (ins Vec.KRC:$src),
5252                   !strconcat(OpcodeStr##Vec.Suffix, "\t{$src, $dst|$dst, $src}"),
5253                   [(set Vec.RC:$dst, (Vec.VT (X86vsext Vec.KRC:$src)))]>, EVEX;
5254 }
5255
5256 multiclass cvt_mask_by_elt_width<bits<8> opc, AVX512VLVectorVTInfo VTInfo,
5257                                  string OpcodeStr, Predicate prd> {
5258 let Predicates = [prd] in
5259   defm Z : cvt_by_vec_width<opc, VTInfo.info512, OpcodeStr>, EVEX_V512;
5260
5261   let Predicates = [prd, HasVLX] in {
5262     defm Z256 : cvt_by_vec_width<opc, VTInfo.info256, OpcodeStr>, EVEX_V256;
5263     defm Z128 : cvt_by_vec_width<opc, VTInfo.info128, OpcodeStr>, EVEX_V128;
5264   }
5265 }
5266
5267 multiclass avx512_convert_mask_to_vector<string OpcodeStr> {
5268   defm NAME##B : cvt_mask_by_elt_width<0x28, avx512vl_i8_info,  OpcodeStr,
5269                                        HasBWI>;
5270   defm NAME##W : cvt_mask_by_elt_width<0x28, avx512vl_i16_info, OpcodeStr,
5271                                        HasBWI>, VEX_W;
5272   defm NAME##D : cvt_mask_by_elt_width<0x38, avx512vl_i32_info, OpcodeStr,
5273                                        HasDQI>;
5274   defm NAME##Q : cvt_mask_by_elt_width<0x38, avx512vl_i64_info, OpcodeStr,
5275                                        HasDQI>, VEX_W;
5276 }
5277
5278 defm VPMOVM2 : avx512_convert_mask_to_vector<"vpmovm2">;
5279
5280 //===----------------------------------------------------------------------===//
5281 // AVX-512 - COMPRESS and EXPAND
5282 //
5283 multiclass compress_by_vec_width<bits<8> opc, X86VectorVTInfo _,
5284                                  string OpcodeStr> {
5285   def rrkz : AVX5128I<opc, MRMDestReg, (outs _.RC:$dst),
5286               (ins _.KRCWM:$mask, _.RC:$src),
5287               OpcodeStr # "\t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}",
5288               [(set _.RC:$dst, (_.VT (X86compress _.KRCWM:$mask, _.RC:$src,
5289                                       _.ImmAllZerosV)))]>, EVEX_KZ;
5290
5291   let Constraints = "$src0 = $dst" in
5292   def rrk : AVX5128I<opc, MRMDestReg, (outs _.RC:$dst),
5293                     (ins _.RC:$src0, _.KRCWM:$mask, _.RC:$src),
5294                     OpcodeStr # "\t{$src, $dst {${mask}} |$dst {${mask}}, $src}",
5295                     [(set _.RC:$dst, (_.VT (X86compress _.KRCWM:$mask, _.RC:$src,
5296                                             _.RC:$src0)))]>, EVEX_K;
5297
5298   let mayStore = 1 in {
5299   def mrk : AVX5128I<opc, MRMDestMem, (outs),
5300               (ins _.MemOp:$dst, _.KRCWM:$mask, _.RC:$src),
5301               OpcodeStr # "\t{$src, $dst {${mask}} |$dst {${mask}}, $src}",
5302               [(store (_.VT (X86compress _.KRCWM:$mask, _.RC:$src, undef)),
5303                 addr:$dst)]>,
5304               EVEX_K, EVEX_CD8<_.EltSize, CD8VT1>;
5305   }
5306 }
5307
5308 multiclass compress_by_elt_width<bits<8> opc, string OpcodeStr,
5309                                  AVX512VLVectorVTInfo VTInfo> {
5310   defm Z : compress_by_vec_width<opc, VTInfo.info512, OpcodeStr>, EVEX_V512;
5311
5312   let Predicates = [HasVLX] in {
5313     defm Z256 : compress_by_vec_width<opc, VTInfo.info256, OpcodeStr>, EVEX_V256;
5314     defm Z128 : compress_by_vec_width<opc, VTInfo.info128, OpcodeStr>, EVEX_V128;
5315   }
5316 }
5317
5318 defm VPCOMPRESSD : compress_by_elt_width <0x8B, "vpcompressd", avx512vl_i32_info>,
5319                                          EVEX;
5320 defm VPCOMPRESSQ : compress_by_elt_width <0x8B, "vpcompressq", avx512vl_i64_info>,
5321                                          EVEX, VEX_W;
5322 defm VCOMPRESSPS : compress_by_elt_width <0x8A, "vcompressps", avx512vl_f32_info>,
5323                                          EVEX;
5324 defm VCOMPRESSPD : compress_by_elt_width <0x8A, "vcompresspd", avx512vl_f64_info>,
5325                                          EVEX, VEX_W;
5326