lib/Target/X86/X86InstrAVX512.td

   1 // Group template arguments that can be derived from the vector type (EltNum x
   2 // EltVT).  These are things like the register class for the writemask, etc.
   3 // The idea is to pass one of these as the template argument rather than the
   4 // individual arguments.
   5 class X86VectorVTInfo<int numelts, ValueType EltVT, RegisterClass rc,
   6                       string suffix = ""> {
   7   RegisterClass RC = rc;
   8   int NumElts = numelts;
   9
  10   // Corresponding mask register class.
  11   RegisterClass KRC = !cast<RegisterClass>("VK" # NumElts);
  12
  13   // Corresponding write-mask register class.
  14   RegisterClass KRCWM = !cast<RegisterClass>("VK" # NumElts # "WM");
  15
  16   // The GPR register class that can hold the write mask.  Use GR8 for fewer
  17   // than 8 elements.  Use shift-right and equal to work around the lack of
  18   // !lt in tablegen.
  19   RegisterClass MRC =
  20     !cast<RegisterClass>("GR" #
  21                          !if (!eq (!srl(NumElts, 3), 0), 8, NumElts));
  22
  23   // Suffix used in the instruction mnemonic.
  24   string Suffix = suffix;
  25
  26   string VTName = "v" # NumElts # EltVT;
  27
  28   // The vector VT.
  29   ValueType VT = !cast<ValueType>(VTName);
  30
  31   string EltTypeName = !cast<string>(EltVT);
  32   // Size of the element type in bits, e.g. 32 for v16i32.
  33   string EltSizeName = !subst("i", "", !subst("f", "", EltTypeName));
  34   int EltSize = EltVT.Size;
  35
  36   // "i" for integer types and "f" for floating-point types
  37   string TypeVariantName = !subst(EltSizeName, "", EltTypeName);
  38
  39   // Size of RC in bits, e.g. 512 for VR512.
  40   int Size = VT.Size;
  41
  42   // The corresponding memory operand, e.g. i512mem for VR512.
  43   X86MemOperand MemOp = !cast<X86MemOperand>(TypeVariantName # Size # "mem");
  44   X86MemOperand ScalarMemOp = !cast<X86MemOperand>(EltVT # "mem");
  45
  46   // Load patterns
  47   // Note: For 128/256-bit integer VT we choose loadv2i64/loadv4i64
  48   //       due to load promotion during legalization
  49   PatFrag LdFrag = !cast<PatFrag>("load" #
  50                                   !if (!eq (TypeVariantName, "i"),
  51                                        !if (!eq (Size, 128), "v2i64",
  52                                        !if (!eq (Size, 256), "v4i64",
  53                                             VTName)), VTName));
  54   PatFrag ScalarLdFrag = !cast<PatFrag>("load" # EltVT);
  55
  56   // Load patterns used for memory operands.  We only have this defined in
  57   // case of i64 element types for sub-512 integer vectors.  For now, keep
  58   // MemOpFrag undefined in these cases.
  59   PatFrag MemOpFrag =
  60     !if (!eq (TypeVariantName, "f"), !cast<PatFrag>("memop" # VTName),
  61     !if (!eq (EltTypeName, "i64"),   !cast<PatFrag>("memop" # VTName),
  62     !if (!eq (VTName, "v16i32"),     !cast<PatFrag>("memop" # VTName), ?)));
  63
  64   // The corresponding float type, e.g. v16f32 for v16i32
  65   // Note: For EltSize < 32, FloatVT is illegal and TableGen
  66   //       fails to compile, so we choose FloatVT = VT
  67   ValueType FloatVT = !cast<ValueType>(
  68                         !if (!eq (!srl(EltSize,5),0),
  69                              VTName,
  70                              !if (!eq(TypeVariantName, "i"),
  71                                   "v" # NumElts # "f" # EltSize,
  72                                   VTName)));
  73
  74   // The string to specify embedded broadcast in assembly.
  75   string BroadcastStr = "{1to" # NumElts # "}";
  76
  77   // 8-bit compressed displacement tuple/subvector format.  This is only
  78   // defined for NumElts <= 8.
  79   CD8VForm CD8TupleForm = !if (!eq (!srl(NumElts, 4), 0),
  80                                !cast<CD8VForm>("CD8VT" # NumElts), ?);
  81
  82   SubRegIndex SubRegIdx = !if (!eq (Size, 128), sub_xmm,
  83                           !if (!eq (Size, 256), sub_ymm, ?));
  84
  85   Domain ExeDomain = !if (!eq (EltTypeName, "f32"), SSEPackedSingle,
  86                      !if (!eq (EltTypeName, "f64"), SSEPackedDouble,
  87                      SSEPackedInt));
  88
  89   // A vector type of the same width with element type i32.  This is used to
  90   // create the canonical constant zero node ImmAllZerosV.
  91   ValueType i32VT = !cast<ValueType>("v" # !srl(Size, 5) # "i32");
  92   dag ImmAllZerosV = (VT (bitconvert (i32VT immAllZerosV)));
  93 }
  94
  95 def v64i8_info  : X86VectorVTInfo<64,  i8, VR512, "b">;
  96 def v32i16_info : X86VectorVTInfo<32, i16, VR512, "w">;
  97 def v16i32_info : X86VectorVTInfo<16, i32, VR512, "d">;
  98 def v8i64_info  : X86VectorVTInfo<8,  i64, VR512, "q">;
  99 def v16f32_info : X86VectorVTInfo<16, f32, VR512, "ps">;
 100 def v8f64_info  : X86VectorVTInfo<8,  f64, VR512, "pd">;
 101
 102 // "x" in v32i8x_info means RC = VR256X
 103 def v32i8x_info  : X86VectorVTInfo<32,  i8, VR256X, "b">;
 104 def v16i16x_info : X86VectorVTInfo<16, i16, VR256X, "w">;
 105 def v8i32x_info  : X86VectorVTInfo<8,  i32, VR256X, "d">;
 106 def v4i64x_info  : X86VectorVTInfo<4,  i64, VR256X, "q">;
 107
 108 def v16i8x_info  : X86VectorVTInfo<16,  i8, VR128X, "b">;
 109 def v8i16x_info  : X86VectorVTInfo<8,  i16, VR128X, "w">;
 110 def v4i32x_info  : X86VectorVTInfo<4,  i32, VR128X, "d">;
 111 def v2i64x_info  : X86VectorVTInfo<2,  i64, VR128X, "q">;
 112
 113 class AVX512VLVectorVTInfo<X86VectorVTInfo i512, X86VectorVTInfo i256,
 114                            X86VectorVTInfo i128> {
 115   X86VectorVTInfo info512 = i512;
 116   X86VectorVTInfo info256 = i256;
 117   X86VectorVTInfo info128 = i128;
 118 }
 119
 120 def avx512vl_i8_info  : AVX512VLVectorVTInfo<v64i8_info, v32i8x_info,
 121                                              v16i8x_info>;
 122 def avx512vl_i16_info : AVX512VLVectorVTInfo<v32i16_info, v16i16x_info,
 123                                              v8i16x_info>;
 124 def avx512vl_i32_info : AVX512VLVectorVTInfo<v16i32_info, v8i32x_info,
 125                                              v4i32x_info>;
 126 def avx512vl_i64_info : AVX512VLVectorVTInfo<v8i64_info, v4i64x_info,
 127                                              v2i64x_info>;
 128
 129 // This multiclass generates the masking variants from the non-masking
 130 // variant.  It only provides the assembly pieces for the masking variants.
 131 // It assumes custom ISel patterns for masking which can be provided as
 132 // template arguments.
 133 multiclass AVX512_maskable_custom<bits<8> O, Format F,
 134                                   dag Outs,
 135                                   dag Ins, dag MaskingIns, dag ZeroMaskingIns,
 136                                   string OpcodeStr,
 137                                   string AttSrcAsm, string IntelSrcAsm,
 138                                   list<dag> Pattern,
 139                                   list<dag> MaskingPattern,
 140                                   list<dag> ZeroMaskingPattern,
 141                                   string MaskingConstraint = "",
 142                                   InstrItinClass itin = NoItinerary,
 143                                   bit IsCommutable = 0> {
 144   let isCommutable = IsCommutable in
 145     def NAME: AVX512<O, F, Outs, Ins,
 146                        OpcodeStr#"\t{"#AttSrcAsm#", $dst|"#
 147                                      "$dst, "#IntelSrcAsm#"}",
 148                        Pattern, itin>;
 149
 150   // Prefer over VMOV*rrk Pat<>
 151   let AddedComplexity = 20 in
 152     def NAME#k: AVX512<O, F, Outs, MaskingIns,
 153                        OpcodeStr#"\t{"#AttSrcAsm#", $dst {${mask}}|"#
 154                                      "$dst {${mask}}, "#IntelSrcAsm#"}",
 155                        MaskingPattern, itin>,
 156               EVEX_K {
 157       // In case of the 3src subclass this is overridden with a let.
 158       string Constraints = MaskingConstraint;
 159   }
 160   let AddedComplexity = 30 in // Prefer over VMOV*rrkz Pat<>
 161     def NAME#kz: AVX512<O, F, Outs, ZeroMaskingIns,
 162                        OpcodeStr#"\t{"#AttSrcAsm#", $dst {${mask}} {z}|"#
 163                                      "$dst {${mask}} {z}, "#IntelSrcAsm#"}",
 164                        ZeroMaskingPattern,
 165                        itin>,
 166               EVEX_KZ;
 167 }
 168
 169
 170 // Common base class of AVX512_maskable and AVX512_maskable_3src.
 171 multiclass AVX512_maskable_common<bits<8> O, Format F, X86VectorVTInfo _,
 172                                   dag Outs,
 173                                   dag Ins, dag MaskingIns, dag ZeroMaskingIns,
 174                                   string OpcodeStr,
 175                                   string AttSrcAsm, string IntelSrcAsm,
 176                                   dag RHS, dag MaskingRHS,
 177                                   string MaskingConstraint = "",
 178                                   InstrItinClass itin = NoItinerary,
 179                                   bit IsCommutable = 0> :
 180   AVX512_maskable_custom<O, F, Outs, Ins, MaskingIns, ZeroMaskingIns, OpcodeStr,
 181                          AttSrcAsm, IntelSrcAsm,
 182                          [(set _.RC:$dst, RHS)],
 183                          [(set _.RC:$dst, MaskingRHS)],
 184                          [(set _.RC:$dst,
 185                                (vselect _.KRCWM:$mask, RHS, _.ImmAllZerosV))],
 186                          MaskingConstraint, NoItinerary, IsCommutable>;
 187
 188 // This multiclass generates the unconditional/non-masking, the masking and
 189 // the zero-masking variant of the instruction.  In the masking case, the
 190 // perserved vector elements come from a new dummy input operand tied to $dst.
 191 multiclass AVX512_maskable<bits<8> O, Format F, X86VectorVTInfo _,
 192                            dag Outs, dag Ins, string OpcodeStr,
 193                            string AttSrcAsm, string IntelSrcAsm,
 194                            dag RHS, InstrItinClass itin = NoItinerary,
 195                            bit IsCommutable = 0> :
 196    AVX512_maskable_common<O, F, _, Outs, Ins,
 197                           !con((ins _.RC:$src0, _.KRCWM:$mask), Ins),
 198                           !con((ins _.KRCWM:$mask), Ins),
 199                           OpcodeStr, AttSrcAsm, IntelSrcAsm, RHS,
 200                           (vselect _.KRCWM:$mask, RHS, _.RC:$src0),
 201                           "$src0 = $dst", itin, IsCommutable>;
 202
 203 // Similar to AVX512_maskable but in this case one of the source operands
 204 // ($src1) is already tied to $dst so we just use that for the preserved
 205 // vector elements.  NOTE that the NonTiedIns (the ins dag) should exclude
 206 // $src1.
 207 multiclass AVX512_maskable_3src<bits<8> O, Format F, X86VectorVTInfo _,
 208                                 dag Outs, dag NonTiedIns, string OpcodeStr,
 209                                 string AttSrcAsm, string IntelSrcAsm,
 210                                 dag RHS> :
 211    AVX512_maskable_common<O, F, _, Outs,
 212                           !con((ins _.RC:$src1), NonTiedIns),
 213                           !con((ins _.RC:$src1, _.KRCWM:$mask), NonTiedIns),
 214                           !con((ins _.RC:$src1, _.KRCWM:$mask), NonTiedIns),
 215                           OpcodeStr, AttSrcAsm, IntelSrcAsm, RHS,
 216                           (vselect _.KRCWM:$mask, RHS, _.RC:$src1)>;
 217
 218
 219 multiclass AVX512_maskable_in_asm<bits<8> O, Format F, X86VectorVTInfo _,
 220                                   dag Outs, dag Ins,
 221                                   string OpcodeStr,
 222                                   string AttSrcAsm, string IntelSrcAsm,
 223                                   list<dag> Pattern> :
 224    AVX512_maskable_custom<O, F, Outs, Ins,
 225                           !con((ins _.RC:$src0, _.KRCWM:$mask), Ins),
 226                           !con((ins _.KRCWM:$mask), Ins),
 227                           OpcodeStr, AttSrcAsm, IntelSrcAsm, Pattern, [], [],
 228                           "$src0 = $dst">;
 229
 230 // Bitcasts between 512-bit vector types. Return the original type since
 231 // no instruction is needed for the conversion
 232 let Predicates = [HasAVX512] in {
 233   def : Pat<(v8f64  (bitconvert (v8i64 VR512:$src))),  (v8f64 VR512:$src)>;
 234   def : Pat<(v8f64  (bitconvert (v16i32 VR512:$src))), (v8f64 VR512:$src)>;
 235   def : Pat<(v8f64  (bitconvert (v32i16 VR512:$src))),  (v8f64 VR512:$src)>;
 236   def : Pat<(v8f64  (bitconvert (v64i8 VR512:$src))), (v8f64 VR512:$src)>;
 237   def : Pat<(v8f64  (bitconvert (v16f32 VR512:$src))), (v8f64 VR512:$src)>;
 238   def : Pat<(v16f32 (bitconvert (v8i64 VR512:$src))),  (v16f32 VR512:$src)>;
 239   def : Pat<(v16f32 (bitconvert (v16i32 VR512:$src))), (v16f32 VR512:$src)>;
 240   def : Pat<(v16f32 (bitconvert (v32i16 VR512:$src))), (v16f32 VR512:$src)>;
 241   def : Pat<(v16f32 (bitconvert (v64i8 VR512:$src))), (v16f32 VR512:$src)>;
 242   def : Pat<(v16f32 (bitconvert (v8f64 VR512:$src))),  (v16f32 VR512:$src)>;
 243   def : Pat<(v8i64  (bitconvert (v16i32 VR512:$src))), (v8i64 VR512:$src)>;
 244   def : Pat<(v8i64  (bitconvert (v32i16 VR512:$src))), (v8i64 VR512:$src)>;
 245   def : Pat<(v8i64  (bitconvert (v64i8 VR512:$src))), (v8i64 VR512:$src)>;
 246   def : Pat<(v8i64  (bitconvert (v8f64 VR512:$src))),  (v8i64 VR512:$src)>;
 247   def : Pat<(v8i64  (bitconvert (v16f32 VR512:$src))), (v8i64 VR512:$src)>;
 248   def : Pat<(v16i32 (bitconvert (v8i64 VR512:$src))), (v16i32 VR512:$src)>;
 249   def : Pat<(v16i32 (bitconvert (v16f32 VR512:$src))), (v16i32 VR512:$src)>;
 250   def : Pat<(v16i32 (bitconvert (v32i16 VR512:$src))),  (v16i32 VR512:$src)>;
 251   def : Pat<(v16i32 (bitconvert (v64i8 VR512:$src))),  (v16i32 VR512:$src)>;
 252   def : Pat<(v16i32 (bitconvert (v8f64 VR512:$src))),  (v16i32 VR512:$src)>;
 253   def : Pat<(v32i16 (bitconvert (v8i64 VR512:$src))), (v32i16 VR512:$src)>;
 254   def : Pat<(v32i16 (bitconvert (v16i32 VR512:$src))),  (v32i16 VR512:$src)>;
 255   def : Pat<(v32i16 (bitconvert (v64i8 VR512:$src))),  (v32i16 VR512:$src)>;
 256   def : Pat<(v32i16 (bitconvert (v8f64 VR512:$src))),  (v32i16 VR512:$src)>;
 257   def : Pat<(v32i16 (bitconvert (v16f32 VR512:$src))), (v32i16 VR512:$src)>;
 258   def : Pat<(v32i16 (bitconvert (v16f32 VR512:$src))), (v32i16 VR512:$src)>;
 259   def : Pat<(v64i8  (bitconvert (v8i64 VR512:$src))), (v64i8 VR512:$src)>;
 260   def : Pat<(v64i8  (bitconvert (v16i32 VR512:$src))), (v64i8 VR512:$src)>;
 261   def : Pat<(v64i8  (bitconvert (v32i16 VR512:$src))), (v64i8 VR512:$src)>;
 262   def : Pat<(v64i8  (bitconvert (v8f64 VR512:$src))),  (v64i8 VR512:$src)>;
 263   def : Pat<(v64i8  (bitconvert (v16f32 VR512:$src))), (v64i8 VR512:$src)>;
 264
 265   def : Pat<(v2i64 (bitconvert (v4i32 VR128X:$src))), (v2i64 VR128X:$src)>;
 266   def : Pat<(v2i64 (bitconvert (v8i16 VR128X:$src))), (v2i64 VR128X:$src)>;
 267   def : Pat<(v2i64 (bitconvert (v16i8 VR128X:$src))), (v2i64 VR128X:$src)>;
 268   def : Pat<(v2i64 (bitconvert (v2f64 VR128X:$src))), (v2i64 VR128X:$src)>;
 269   def : Pat<(v2i64 (bitconvert (v4f32 VR128X:$src))), (v2i64 VR128X:$src)>;
 270   def : Pat<(v4i32 (bitconvert (v2i64 VR128X:$src))), (v4i32 VR128X:$src)>;
 271   def : Pat<(v4i32 (bitconvert (v8i16 VR128X:$src))), (v4i32 VR128X:$src)>;
 272   def : Pat<(v4i32 (bitconvert (v16i8 VR128X:$src))), (v4i32 VR128X:$src)>;
 273   def : Pat<(v4i32 (bitconvert (v2f64 VR128X:$src))), (v4i32 VR128X:$src)>;
 274   def : Pat<(v4i32 (bitconvert (v4f32 VR128X:$src))), (v4i32 VR128X:$src)>;
 275   def : Pat<(v8i16 (bitconvert (v2i64 VR128X:$src))), (v8i16 VR128X:$src)>;
 276   def : Pat<(v8i16 (bitconvert (v4i32 VR128X:$src))), (v8i16 VR128X:$src)>;
 277   def : Pat<(v8i16 (bitconvert (v16i8 VR128X:$src))), (v8i16 VR128X:$src)>;
 278   def : Pat<(v8i16 (bitconvert (v2f64 VR128X:$src))), (v8i16 VR128X:$src)>;
 279   def : Pat<(v8i16 (bitconvert (v4f32 VR128X:$src))), (v8i16 VR128X:$src)>;
 280   def : Pat<(v16i8 (bitconvert (v2i64 VR128X:$src))), (v16i8 VR128X:$src)>;
 281   def : Pat<(v16i8 (bitconvert (v4i32 VR128X:$src))), (v16i8 VR128X:$src)>;
 282   def : Pat<(v16i8 (bitconvert (v8i16 VR128X:$src))), (v16i8 VR128X:$src)>;
 283   def : Pat<(v16i8 (bitconvert (v2f64 VR128X:$src))), (v16i8 VR128X:$src)>;
 284   def : Pat<(v16i8 (bitconvert (v4f32 VR128X:$src))), (v16i8 VR128X:$src)>;
 285   def : Pat<(v4f32 (bitconvert (v2i64 VR128X:$src))), (v4f32 VR128X:$src)>;
 286   def : Pat<(v4f32 (bitconvert (v4i32 VR128X:$src))), (v4f32 VR128X:$src)>;
 287   def : Pat<(v4f32 (bitconvert (v8i16 VR128X:$src))), (v4f32 VR128X:$src)>;
 288   def : Pat<(v4f32 (bitconvert (v16i8 VR128X:$src))), (v4f32 VR128X:$src)>;
 289   def : Pat<(v4f32 (bitconvert (v2f64 VR128X:$src))), (v4f32 VR128X:$src)>;
 290   def : Pat<(v2f64 (bitconvert (v2i64 VR128X:$src))), (v2f64 VR128X:$src)>;
 291   def : Pat<(v2f64 (bitconvert (v4i32 VR128X:$src))), (v2f64 VR128X:$src)>;
 292   def : Pat<(v2f64 (bitconvert (v8i16 VR128X:$src))), (v2f64 VR128X:$src)>;
 293   def : Pat<(v2f64 (bitconvert (v16i8 VR128X:$src))), (v2f64 VR128X:$src)>;
 294   def : Pat<(v2f64 (bitconvert (v4f32 VR128X:$src))), (v2f64 VR128X:$src)>;
 295
 296 // Bitcasts between 256-bit vector types. Return the original type since
 297 // no instruction is needed for the conversion
 298   def : Pat<(v4f64  (bitconvert (v8f32 VR256X:$src))),  (v4f64 VR256X:$src)>;
 299   def : Pat<(v4f64  (bitconvert (v8i32 VR256X:$src))),  (v4f64 VR256X:$src)>;
 300   def : Pat<(v4f64  (bitconvert (v4i64 VR256X:$src))),  (v4f64 VR256X:$src)>;
 301   def : Pat<(v4f64  (bitconvert (v16i16 VR256X:$src))), (v4f64 VR256X:$src)>;
 302   def : Pat<(v4f64  (bitconvert (v32i8 VR256X:$src))),  (v4f64 VR256X:$src)>;
 303   def : Pat<(v8f32  (bitconvert (v8i32 VR256X:$src))),  (v8f32 VR256X:$src)>;
 304   def : Pat<(v8f32  (bitconvert (v4i64 VR256X:$src))),  (v8f32 VR256X:$src)>;
 305   def : Pat<(v8f32  (bitconvert (v4f64 VR256X:$src))),  (v8f32 VR256X:$src)>;
 306   def : Pat<(v8f32  (bitconvert (v32i8 VR256X:$src))),  (v8f32 VR256X:$src)>;
 307   def : Pat<(v8f32  (bitconvert (v16i16 VR256X:$src))), (v8f32 VR256X:$src)>;
 308   def : Pat<(v4i64  (bitconvert (v8f32 VR256X:$src))),  (v4i64 VR256X:$src)>;
 309   def : Pat<(v4i64  (bitconvert (v8i32 VR256X:$src))),  (v4i64 VR256X:$src)>;
 310   def : Pat<(v4i64  (bitconvert (v4f64 VR256X:$src))),  (v4i64 VR256X:$src)>;
 311   def : Pat<(v4i64  (bitconvert (v32i8 VR256X:$src))),  (v4i64 VR256X:$src)>;
 312   def : Pat<(v4i64  (bitconvert (v16i16 VR256X:$src))), (v4i64 VR256X:$src)>;
 313   def : Pat<(v32i8  (bitconvert (v4f64 VR256X:$src))),  (v32i8 VR256X:$src)>;
 314   def : Pat<(v32i8  (bitconvert (v4i64 VR256X:$src))),  (v32i8 VR256X:$src)>;
 315   def : Pat<(v32i8  (bitconvert (v8f32 VR256X:$src))),  (v32i8 VR256X:$src)>;
 316   def : Pat<(v32i8  (bitconvert (v8i32 VR256X:$src))),  (v32i8 VR256X:$src)>;
 317   def : Pat<(v32i8  (bitconvert (v16i16 VR256X:$src))), (v32i8 VR256X:$src)>;
 318   def : Pat<(v8i32  (bitconvert (v32i8 VR256X:$src))),  (v8i32 VR256X:$src)>;
 319   def : Pat<(v8i32  (bitconvert (v16i16 VR256X:$src))), (v8i32 VR256X:$src)>;
 320   def : Pat<(v8i32  (bitconvert (v8f32 VR256X:$src))),  (v8i32 VR256X:$src)>;
 321   def : Pat<(v8i32  (bitconvert (v4i64 VR256X:$src))),  (v8i32 VR256X:$src)>;
 322   def : Pat<(v8i32  (bitconvert (v4f64 VR256X:$src))),  (v8i32 VR256X:$src)>;
 323   def : Pat<(v16i16 (bitconvert (v8f32 VR256X:$src))),  (v16i16 VR256X:$src)>;
 324   def : Pat<(v16i16 (bitconvert (v8i32 VR256X:$src))),  (v16i16 VR256X:$src)>;
 325   def : Pat<(v16i16 (bitconvert (v4i64 VR256X:$src))),  (v16i16 VR256X:$src)>;
 326   def : Pat<(v16i16 (bitconvert (v4f64 VR256X:$src))),  (v16i16 VR256X:$src)>;
 327   def : Pat<(v16i16 (bitconvert (v32i8 VR256X:$src))),  (v16i16 VR256X:$src)>;
 328 }
 329
 330 //
 331 // AVX-512: VPXOR instruction writes zero to its upper part, it's safe build zeros.
 332 //
 333
 334 let isReMaterializable = 1, isAsCheapAsAMove = 1, canFoldAsLoad = 1,
 335     isPseudo = 1, Predicates = [HasAVX512] in {
 336 def AVX512_512_SET0 : I<0, Pseudo, (outs VR512:$dst), (ins), "",
 337                [(set VR512:$dst, (v16f32 immAllZerosV))]>;
 338 }
 339
 340 let Predicates = [HasAVX512] in {
 341 def : Pat<(v8i64 immAllZerosV), (AVX512_512_SET0)>;
 342 def : Pat<(v16i32 immAllZerosV), (AVX512_512_SET0)>;
 343 def : Pat<(v8f64 immAllZerosV), (AVX512_512_SET0)>;
 344 }
 345
 346 //===----------------------------------------------------------------------===//
 347 // AVX-512 - VECTOR INSERT
 348 //
 349
 350 multiclass vinsert_for_size_no_alt<int Opcode,
 351                                    X86VectorVTInfo From, X86VectorVTInfo To,
 352                                    PatFrag vinsert_insert,
 353                                    SDNodeXForm INSERT_get_vinsert_imm> {
 354   let hasSideEffects = 0, ExeDomain = To.ExeDomain in {
 355     def rr : AVX512AIi8<Opcode, MRMSrcReg, (outs VR512:$dst),
 356                (ins VR512:$src1, From.RC:$src2, i8imm:$src3),
 357                "vinsert" # From.EltTypeName # "x" # From.NumElts #
 358                                                 "\t{$src3, $src2, $src1, $dst|"
 359                                                    "$dst, $src1, $src2, $src3}",
 360                [(set To.RC:$dst, (vinsert_insert:$src3 (To.VT VR512:$src1),
 361                                                        (From.VT From.RC:$src2),
 362                                                        (iPTR imm)))]>,
 363              EVEX_4V, EVEX_V512;
 364
 365     let mayLoad = 1 in
 366     def rm : AVX512AIi8<Opcode, MRMSrcMem, (outs VR512:$dst),
 367                (ins VR512:$src1, From.MemOp:$src2, i8imm:$src3),
 368                "vinsert" # From.EltTypeName # "x" # From.NumElts #
 369                                                 "\t{$src3, $src2, $src1, $dst|"
 370                                                    "$dst, $src1, $src2, $src3}",
 371                []>,
 372              EVEX_4V, EVEX_V512, EVEX_CD8<From.EltSize, From.CD8TupleForm>;
 373   }
 374 }
 375
 376 multiclass vinsert_for_size<int Opcode,
 377                             X86VectorVTInfo From, X86VectorVTInfo To,
 378                             X86VectorVTInfo AltFrom, X86VectorVTInfo AltTo,
 379                             PatFrag vinsert_insert,
 380                             SDNodeXForm INSERT_get_vinsert_imm> :
 381   vinsert_for_size_no_alt<Opcode, From, To,
 382                           vinsert_insert, INSERT_get_vinsert_imm> {
 383   // Codegen pattern with the alternative types, e.g. v2i64 -> v8i64 for
 384   // vinserti32x4.  Only add this if 64x2 and friends are not supported
 385   // natively via AVX512DQ.
 386   let Predicates = [NoDQI] in
 387     def : Pat<(vinsert_insert:$ins
 388                  (AltTo.VT VR512:$src1), (AltFrom.VT From.RC:$src2), (iPTR imm)),
 389               (AltTo.VT (!cast<Instruction>(NAME # From.EltSize # "x4rr")
 390                             VR512:$src1, From.RC:$src2,
 391                             (INSERT_get_vinsert_imm VR512:$ins)))>;
 392 }
 393
 394 multiclass vinsert_for_type<ValueType EltVT32, int Opcode128,
 395                             ValueType EltVT64, int Opcode256> {
 396   defm NAME # "32x4" : vinsert_for_size<Opcode128,
 397                                  X86VectorVTInfo< 4, EltVT32, VR128X>,
 398                                  X86VectorVTInfo<16, EltVT32, VR512>,
 399                                  X86VectorVTInfo< 2, EltVT64, VR128X>,
 400                                  X86VectorVTInfo< 8, EltVT64, VR512>,
 401                                  vinsert128_insert,
 402                                  INSERT_get_vinsert128_imm>;
 403   let Predicates = [HasDQI] in
 404     defm NAME # "64x2" : vinsert_for_size_no_alt<Opcode128,
 405                                  X86VectorVTInfo< 2, EltVT64, VR128X>,
 406                                  X86VectorVTInfo< 8, EltVT64, VR512>,
 407                                  vinsert128_insert,
 408                                  INSERT_get_vinsert128_imm>, VEX_W;
 409   defm NAME # "64x4" : vinsert_for_size<Opcode256,
 410                                  X86VectorVTInfo< 4, EltVT64, VR256X>,
 411                                  X86VectorVTInfo< 8, EltVT64, VR512>,
 412                                  X86VectorVTInfo< 8, EltVT32, VR256>,
 413                                  X86VectorVTInfo<16, EltVT32, VR512>,
 414                                  vinsert256_insert,
 415                                  INSERT_get_vinsert256_imm>, VEX_W;
 416   let Predicates = [HasDQI] in
 417     defm NAME # "32x8" : vinsert_for_size_no_alt<Opcode256,
 418                                  X86VectorVTInfo< 8, EltVT32, VR256X>,
 419                                  X86VectorVTInfo<16, EltVT32, VR512>,
 420                                  vinsert256_insert,
 421                                  INSERT_get_vinsert256_imm>;
 422 }
 423
 424 defm VINSERTF : vinsert_for_type<f32, 0x18, f64, 0x1a>;
 425 defm VINSERTI : vinsert_for_type<i32, 0x38, i64, 0x3a>;
 426
 427 // vinsertps - insert f32 to XMM
 428 def VINSERTPSzrr : AVX512AIi8<0x21, MRMSrcReg, (outs VR128X:$dst),
 429       (ins VR128X:$src1, VR128X:$src2, i8imm:$src3),
 430       "vinsertps\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 431       [(set VR128X:$dst, (X86insertps VR128X:$src1, VR128X:$src2, imm:$src3))]>,
 432       EVEX_4V;
 433 def VINSERTPSzrm: AVX512AIi8<0x21, MRMSrcMem, (outs VR128X:$dst),
 434       (ins VR128X:$src1, f32mem:$src2, i8imm:$src3),
 435       "vinsertps\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 436       [(set VR128X:$dst, (X86insertps VR128X:$src1,
 437                           (v4f32 (scalar_to_vector (loadf32 addr:$src2))),
 438                           imm:$src3))]>, EVEX_4V, EVEX_CD8<32, CD8VT1>;
 439
 440 //===----------------------------------------------------------------------===//
 441 // AVX-512 VECTOR EXTRACT
 442 //---
 443
 444 multiclass vextract_for_size<int Opcode,
 445                              X86VectorVTInfo From, X86VectorVTInfo To,
 446                              X86VectorVTInfo AltFrom, X86VectorVTInfo AltTo,
 447                              PatFrag vextract_extract,
 448                              SDNodeXForm EXTRACT_get_vextract_imm> {
 449   let hasSideEffects = 0, ExeDomain = To.ExeDomain in {
 450     defm rr : AVX512_maskable_in_asm<Opcode, MRMDestReg, To, (outs To.RC:$dst),
 451                 (ins VR512:$src1, i8imm:$idx),
 452                 "vextract" # To.EltTypeName # "x4",
 453                 "$idx, $src1", "$src1, $idx",
 454                 [(set To.RC:$dst, (vextract_extract:$idx (From.VT VR512:$src1),
 455                                                          (iPTR imm)))]>,
 456               AVX512AIi8Base, EVEX, EVEX_V512;
 457     let mayStore = 1 in
 458     def rm : AVX512AIi8<Opcode, MRMDestMem, (outs),
 459             (ins To.MemOp:$dst, VR512:$src1, i8imm:$src2),
 460             "vextract" # To.EltTypeName # "x4\t{$src2, $src1, $dst|"
 461                                                "$dst, $src1, $src2}",
 462             []>, EVEX, EVEX_V512, EVEX_CD8<To.EltSize, CD8VT4>;
 463   }
 464
 465   // Codegen pattern with the alternative types, e.g. v8i64 -> v2i64 for
 466   // vextracti32x4
 467   def : Pat<(vextract_extract:$ext (AltFrom.VT VR512:$src1), (iPTR imm)),
 468             (AltTo.VT (!cast<Instruction>(NAME # To.EltSize # "x4rr")
 469                           VR512:$src1,
 470                           (EXTRACT_get_vextract_imm To.RC:$ext)))>;
 471
 472   // A 128/256-bit subvector extract from the first 512-bit vector position is
 473   // a subregister copy that needs no instruction.
 474   def : Pat<(To.VT (extract_subvector (From.VT VR512:$src), (iPTR 0))),
 475             (To.VT
 476                (EXTRACT_SUBREG (From.VT VR512:$src), To.SubRegIdx))>;
 477
 478   // And for the alternative types.
 479   def : Pat<(AltTo.VT (extract_subvector (AltFrom.VT VR512:$src), (iPTR 0))),
 480             (AltTo.VT
 481                (EXTRACT_SUBREG (AltFrom.VT VR512:$src), AltTo.SubRegIdx))>;
 482
 483   // Intrinsic call with masking.
 484   def : Pat<(!cast<Intrinsic>("int_x86_avx512_mask_vextract" # To.EltTypeName #
 485                               "x4_512")
 486                 VR512:$src1, (iPTR imm:$idx), To.RC:$src0, GR8:$mask),
 487             (!cast<Instruction>(NAME # To.EltSize # "x4rrk") To.RC:$src0,
 488                 (v4i1 (COPY_TO_REGCLASS GR8:$mask, VK4WM)),
 489                 VR512:$src1, imm:$idx)>;
 490
 491   // Intrinsic call with zero-masking.
 492   def : Pat<(!cast<Intrinsic>("int_x86_avx512_mask_vextract" # To.EltTypeName #
 493                               "x4_512")
 494                 VR512:$src1, (iPTR imm:$idx), To.ImmAllZerosV, GR8:$mask),
 495             (!cast<Instruction>(NAME # To.EltSize # "x4rrkz")
 496                 (v4i1 (COPY_TO_REGCLASS GR8:$mask, VK4WM)),
 497                 VR512:$src1, imm:$idx)>;
 498
 499   // Intrinsic call without masking.
 500   def : Pat<(!cast<Intrinsic>("int_x86_avx512_mask_vextract" # To.EltTypeName #
 501                               "x4_512")
 502                 VR512:$src1, (iPTR imm:$idx), To.ImmAllZerosV, (i8 -1)),
 503             (!cast<Instruction>(NAME # To.EltSize # "x4rr")
 504                 VR512:$src1, imm:$idx)>;
 505 }
 506
 507 multiclass vextract_for_type<ValueType EltVT32, int Opcode32,
 508                              ValueType EltVT64, int Opcode64> {
 509   defm NAME # "32x4" : vextract_for_size<Opcode32,
 510                                  X86VectorVTInfo<16, EltVT32, VR512>,
 511                                  X86VectorVTInfo< 4, EltVT32, VR128X>,
 512                                  X86VectorVTInfo< 8, EltVT64, VR512>,
 513                                  X86VectorVTInfo< 2, EltVT64, VR128X>,
 514                                  vextract128_extract,
 515                                  EXTRACT_get_vextract128_imm>;
 516   defm NAME # "64x4" : vextract_for_size<Opcode64,
 517                                  X86VectorVTInfo< 8, EltVT64, VR512>,
 518                                  X86VectorVTInfo< 4, EltVT64, VR256X>,
 519                                  X86VectorVTInfo<16, EltVT32, VR512>,
 520                                  X86VectorVTInfo< 8, EltVT32, VR256>,
 521                                  vextract256_extract,
 522                                  EXTRACT_get_vextract256_imm>, VEX_W;
 523 }
 524
 525 defm VEXTRACTF : vextract_for_type<f32, 0x19, f64, 0x1b>;
 526 defm VEXTRACTI : vextract_for_type<i32, 0x39, i64, 0x3b>;
 527
 528 // A 128-bit subvector insert to the first 512-bit vector position
 529 // is a subregister copy that needs no instruction.
 530 def : Pat<(insert_subvector undef, (v2i64 VR128X:$src), (iPTR 0)),
 531           (INSERT_SUBREG (v8i64 (IMPLICIT_DEF)),
 532           (INSERT_SUBREG (v4i64 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
 533           sub_ymm)>;
 534 def : Pat<(insert_subvector undef, (v2f64 VR128X:$src), (iPTR 0)),
 535           (INSERT_SUBREG (v8f64 (IMPLICIT_DEF)),
 536           (INSERT_SUBREG (v4f64 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
 537           sub_ymm)>;
 538 def : Pat<(insert_subvector undef, (v4i32 VR128X:$src), (iPTR 0)),
 539           (INSERT_SUBREG (v16i32 (IMPLICIT_DEF)),
 540           (INSERT_SUBREG (v8i32 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
 541           sub_ymm)>;
 542 def : Pat<(insert_subvector undef, (v4f32 VR128X:$src), (iPTR 0)),
 543           (INSERT_SUBREG (v16f32 (IMPLICIT_DEF)),
 544           (INSERT_SUBREG (v8f32 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
 545           sub_ymm)>;
 546
 547 def : Pat<(insert_subvector undef, (v4i64 VR256X:$src), (iPTR 0)),
 548           (INSERT_SUBREG (v8i64 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
 549 def : Pat<(insert_subvector undef, (v4f64 VR256X:$src), (iPTR 0)),
 550           (INSERT_SUBREG (v8f64 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
 551 def : Pat<(insert_subvector undef, (v8i32 VR256X:$src), (iPTR 0)),
 552           (INSERT_SUBREG (v16i32 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
 553 def : Pat<(insert_subvector undef, (v8f32 VR256X:$src), (iPTR 0)),
 554           (INSERT_SUBREG (v16f32 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
 555
 556 // vextractps - extract 32 bits from XMM
 557 def VEXTRACTPSzrr : AVX512AIi8<0x17, MRMDestReg, (outs GR32:$dst),
 558       (ins VR128X:$src1, i32i8imm:$src2),
 559       "vextractps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 560       [(set GR32:$dst, (extractelt (bc_v4i32 (v4f32 VR128X:$src1)), imm:$src2))]>,
 561       EVEX;
 562
 563 def VEXTRACTPSzmr : AVX512AIi8<0x17, MRMDestMem, (outs),
 564       (ins f32mem:$dst, VR128X:$src1, i32i8imm:$src2),
 565       "vextractps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 566       [(store (extractelt (bc_v4i32 (v4f32 VR128X:$src1)), imm:$src2),
 567                           addr:$dst)]>, EVEX, EVEX_CD8<32, CD8VT1>;
 568
 569 //===---------------------------------------------------------------------===//
 570 // AVX-512 BROADCAST
 571 //---
 572 multiclass avx512_fp_broadcast<bits<8> opc, string OpcodeStr,
 573                          RegisterClass DestRC,
 574                          RegisterClass SrcRC, X86MemOperand x86memop> {
 575   def rr : AVX5128I<opc, MRMSrcReg, (outs DestRC:$dst), (ins SrcRC:$src),
 576          !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
 577          []>, EVEX;
 578   def rm : AVX5128I<opc, MRMSrcMem, (outs DestRC:$dst), (ins x86memop:$src),
 579         !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),[]>, EVEX;
 580 }
 581 let ExeDomain = SSEPackedSingle in {
 582   defm VBROADCASTSSZ  : avx512_fp_broadcast<0x18, "vbroadcastss", VR512,
 583                                        VR128X, f32mem>,
 584                                        EVEX_V512, EVEX_CD8<32, CD8VT1>;
 585 }
 586
 587 let ExeDomain = SSEPackedDouble in {
 588   defm VBROADCASTSDZ  : avx512_fp_broadcast<0x19, "vbroadcastsd", VR512,
 589                                        VR128X, f64mem>,
 590                                        EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
 591 }
 592
 593 def : Pat<(v16f32 (X86VBroadcast (loadf32 addr:$src))),
 594           (VBROADCASTSSZrm addr:$src)>;
 595 def : Pat<(v8f64 (X86VBroadcast (loadf64 addr:$src))),
 596           (VBROADCASTSDZrm addr:$src)>;
 597
 598 def : Pat<(int_x86_avx512_vbroadcast_ss_512 addr:$src),
 599           (VBROADCASTSSZrm addr:$src)>;
 600 def : Pat<(int_x86_avx512_vbroadcast_sd_512 addr:$src),
 601           (VBROADCASTSDZrm addr:$src)>;
 602
 603 multiclass avx512_int_broadcast_reg<bits<8> opc, string OpcodeStr,
 604                           RegisterClass SrcRC, RegisterClass KRC> {
 605   def Zrr : AVX5128I<opc, MRMSrcReg, (outs VR512:$dst), (ins SrcRC:$src),
 606                    !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
 607                    []>, EVEX, EVEX_V512;
 608   def Zkrr : AVX5128I<opc, MRMSrcReg, (outs VR512:$dst),
 609                    (ins KRC:$mask, SrcRC:$src),
 610                    !strconcat(OpcodeStr,
 611                         " \t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}"),
 612                    []>, EVEX, EVEX_V512, EVEX_KZ;
 613 }
 614
 615 defm VPBROADCASTDr  : avx512_int_broadcast_reg<0x7C, "vpbroadcastd", GR32, VK16WM>;
 616 defm VPBROADCASTQr  : avx512_int_broadcast_reg<0x7C, "vpbroadcastq", GR64, VK8WM>,
 617                                             VEX_W;
 618
 619 def : Pat <(v16i32 (X86vzext VK16WM:$mask)),
 620            (VPBROADCASTDrZkrr VK16WM:$mask, (i32 (MOV32ri 0x1)))>;
 621
 622 def : Pat <(v8i64 (X86vzext VK8WM:$mask)),
 623            (VPBROADCASTQrZkrr VK8WM:$mask, (i64 (MOV64ri 0x1)))>;
 624
 625 def : Pat<(v16i32 (X86VBroadcast (i32 GR32:$src))),
 626         (VPBROADCASTDrZrr GR32:$src)>;
 627 def : Pat<(v16i32 (X86VBroadcastm VK16WM:$mask, (i32 GR32:$src))),
 628         (VPBROADCASTDrZkrr VK16WM:$mask, GR32:$src)>;
 629 def : Pat<(v8i64 (X86VBroadcast (i64 GR64:$src))),
 630         (VPBROADCASTQrZrr GR64:$src)>;
 631 def : Pat<(v8i64 (X86VBroadcastm VK8WM:$mask, (i64 GR64:$src))),
 632         (VPBROADCASTQrZkrr VK8WM:$mask, GR64:$src)>;
 633
 634 def : Pat<(v16i32 (int_x86_avx512_pbroadcastd_i32_512 (i32 GR32:$src))),
 635         (VPBROADCASTDrZrr GR32:$src)>;
 636 def : Pat<(v8i64 (int_x86_avx512_pbroadcastq_i64_512 (i64 GR64:$src))),
 637         (VPBROADCASTQrZrr GR64:$src)>;
 638
 639 def : Pat<(v16i32 (int_x86_avx512_mask_pbroadcast_d_gpr_512 (i32 GR32:$src),
 640                    (v16i32 immAllZerosV), (i16 GR16:$mask))),
 641           (VPBROADCASTDrZkrr (COPY_TO_REGCLASS GR16:$mask, VK16WM), GR32:$src)>;
 642 def : Pat<(v8i64 (int_x86_avx512_mask_pbroadcast_q_gpr_512 (i64 GR64:$src),
 643                    (bc_v8i64 (v16i32 immAllZerosV)), (i8 GR8:$mask))),
 644           (VPBROADCASTQrZkrr (COPY_TO_REGCLASS GR8:$mask, VK8WM), GR64:$src)>;
 645
 646 multiclass avx512_int_broadcast_rm<bits<8> opc, string OpcodeStr,
 647                           X86MemOperand x86memop, PatFrag ld_frag,
 648                           RegisterClass DstRC, ValueType OpVT, ValueType SrcVT,
 649                           RegisterClass KRC> {
 650   def rr : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst), (ins VR128X:$src),
 651                   !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
 652                   [(set DstRC:$dst,
 653                     (OpVT (X86VBroadcast (SrcVT VR128X:$src))))]>, EVEX;
 654   def krr : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst), (ins KRC:$mask,
 655                                                          VR128X:$src),
 656                     !strconcat(OpcodeStr,
 657                     " \t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
 658                     [(set DstRC:$dst,
 659                       (OpVT (X86VBroadcastm KRC:$mask, (SrcVT VR128X:$src))))]>,
 660                     EVEX, EVEX_KZ;
 661   let mayLoad = 1 in {
 662   def rm : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
 663                   !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
 664                   [(set DstRC:$dst,
 665                     (OpVT (X86VBroadcast (ld_frag addr:$src))))]>, EVEX;
 666   def krm : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst), (ins KRC:$mask,
 667                                                          x86memop:$src),
 668                   !strconcat(OpcodeStr,
 669                       " \t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
 670                   [(set DstRC:$dst, (OpVT (X86VBroadcastm KRC:$mask,
 671                                      (ld_frag addr:$src))))]>, EVEX, EVEX_KZ;
 672   }
 673 }
 674
 675 defm VPBROADCASTDZ  : avx512_int_broadcast_rm<0x58, "vpbroadcastd", i32mem,
 676                       loadi32, VR512, v16i32, v4i32, VK16WM>,
 677                       EVEX_V512, EVEX_CD8<32, CD8VT1>;
 678 defm VPBROADCASTQZ  : avx512_int_broadcast_rm<0x59, "vpbroadcastq", i64mem,
 679                       loadi64, VR512, v8i64, v2i64, VK8WM>,  EVEX_V512, VEX_W,
 680                       EVEX_CD8<64, CD8VT1>;
 681
 682 multiclass avx512_int_subvec_broadcast_rm<bits<8> opc, string OpcodeStr,
 683                           X86MemOperand x86memop, PatFrag ld_frag,
 684                           RegisterClass KRC> {
 685   let mayLoad = 1 in {
 686   def rm : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst), (ins x86memop:$src),
 687                   !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
 688                   []>, EVEX;
 689   def krm : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst), (ins KRC:$mask,
 690                                                          x86memop:$src),
 691                   !strconcat(OpcodeStr,
 692                       " \t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
 693                   []>, EVEX, EVEX_KZ;
 694   }
 695 }
 696
 697 defm VBROADCASTI32X4 : avx512_int_subvec_broadcast_rm<0x5a, "vbroadcasti32x4",
 698                        i128mem, loadv2i64, VK16WM>,
 699                        EVEX_V512, EVEX_CD8<32, CD8VT4>;
 700 defm VBROADCASTI64X4 : avx512_int_subvec_broadcast_rm<0x5b, "vbroadcasti64x4",
 701                        i256mem, loadv4i64, VK16WM>, VEX_W,
 702                        EVEX_V512, EVEX_CD8<64, CD8VT4>;
 703
 704 def : Pat<(v16i32 (int_x86_avx512_pbroadcastd_512 (v4i32 VR128X:$src))),
 705           (VPBROADCASTDZrr VR128X:$src)>;
 706 def : Pat<(v8i64 (int_x86_avx512_pbroadcastq_512 (v2i64 VR128X:$src))),
 707           (VPBROADCASTQZrr VR128X:$src)>;
 708
 709 def : Pat<(v16f32 (X86VBroadcast (v4f32 VR128X:$src))),
 710           (VBROADCASTSSZrr VR128X:$src)>;
 711 def : Pat<(v8f64 (X86VBroadcast (v2f64 VR128X:$src))),
 712           (VBROADCASTSDZrr VR128X:$src)>;
 713
 714 def : Pat<(v16f32 (int_x86_avx512_vbroadcast_ss_ps_512 (v4f32 VR128X:$src))),
 715           (VBROADCASTSSZrr VR128X:$src)>;
 716 def : Pat<(v8f64 (int_x86_avx512_vbroadcast_sd_pd_512 (v2f64 VR128X:$src))),
 717           (VBROADCASTSDZrr VR128X:$src)>;
 718
 719 // Provide fallback in case the load node that is used in the patterns above
 720 // is used by additional users, which prevents the pattern selection.
 721 def : Pat<(v16f32 (X86VBroadcast FR32X:$src)),
 722           (VBROADCASTSSZrr (COPY_TO_REGCLASS FR32X:$src, VR128X))>;
 723 def : Pat<(v8f64 (X86VBroadcast FR64X:$src)),
 724           (VBROADCASTSDZrr (COPY_TO_REGCLASS FR64X:$src, VR128X))>;
 725
 726
 727 let Predicates = [HasAVX512] in {
 728 def : Pat<(v8i32 (X86VBroadcastm (v8i1 VK8WM:$mask), (loadi32 addr:$src))),
 729            (EXTRACT_SUBREG
 730               (v16i32 (VPBROADCASTDZkrm (COPY_TO_REGCLASS VK8WM:$mask, VK16WM),
 731                        addr:$src)), sub_ymm)>;
 732 }
 733 //===----------------------------------------------------------------------===//
 734 // AVX-512 BROADCAST MASK TO VECTOR REGISTER
 735 //---
 736
 737 multiclass avx512_mask_broadcast<bits<8> opc, string OpcodeStr,
 738                        RegisterClass KRC> {
 739 let Predicates = [HasCDI] in
 740 def Zrr : AVX512XS8I<opc, MRMSrcReg, (outs VR512:$dst), (ins KRC:$src),
 741                   !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
 742                   []>, EVEX, EVEX_V512;
 743
 744 let Predicates = [HasCDI, HasVLX] in {
 745 def Z128rr : AVX512XS8I<opc, MRMSrcReg, (outs VR128:$dst), (ins KRC:$src),
 746                   !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
 747                   []>, EVEX, EVEX_V128;
 748 def Z256rr : AVX512XS8I<opc, MRMSrcReg, (outs VR256:$dst), (ins KRC:$src),
 749                   !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
 750                   []>, EVEX, EVEX_V256;
 751 }
 752 }
 753
 754 let Predicates = [HasCDI] in {
 755 defm VPBROADCASTMW2D : avx512_mask_broadcast<0x3A, "vpbroadcastmw2d",
 756                                              VK16>;
 757 defm VPBROADCASTMB2Q : avx512_mask_broadcast<0x2A, "vpbroadcastmb2q",
 758                                              VK8>, VEX_W;
 759 }
 760
 761 //===----------------------------------------------------------------------===//
 762 // AVX-512 - VPERM
 763 //
 764 // -- immediate form --
 765 multiclass avx512_perm_imm<bits<8> opc, string OpcodeStr, RegisterClass RC,
 766                          SDNode OpNode, PatFrag mem_frag,
 767                          X86MemOperand x86memop, ValueType OpVT> {
 768   def ri : AVX512AIi8<opc, MRMSrcReg, (outs RC:$dst),
 769                      (ins RC:$src1, i8imm:$src2),
 770                      !strconcat(OpcodeStr,
 771                          " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 772                      [(set RC:$dst,
 773                        (OpVT (OpNode RC:$src1, (i8 imm:$src2))))]>,
 774                      EVEX;
 775   def mi : AVX512AIi8<opc, MRMSrcMem, (outs RC:$dst),
 776                      (ins x86memop:$src1, i8imm:$src2),
 777                      !strconcat(OpcodeStr,
 778                          " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 779                      [(set RC:$dst,
 780                        (OpVT (OpNode (mem_frag addr:$src1),
 781                               (i8 imm:$src2))))]>, EVEX;
 782 }
 783
 784 defm VPERMQZ  : avx512_perm_imm<0x00, "vpermq", VR512, X86VPermi, memopv8i64,
 785                         i512mem, v8i64>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 786 let ExeDomain = SSEPackedDouble in
 787 defm VPERMPDZ  : avx512_perm_imm<0x01, "vpermpd", VR512, X86VPermi, memopv8f64,
 788                         f512mem, v8f64>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 789
 790 let ExeDomain = SSEPackedSingle in
 791 defm VPERMILPSZ : avx512_perm_imm<0x04, "vpermilps", VR512, X86VPermilpi,
 792                       memopv16f32, f512mem, v16f32>, EVEX_V512,
 793                       EVEX_CD8<32, CD8VF>;
 794 let ExeDomain = SSEPackedDouble in
 795 defm VPERMILPDZ : avx512_perm_imm<0x05, "vpermilpd", VR512, X86VPermilpi,
 796                       memopv8f64, f512mem, v8f64>, EVEX_V512,
 797                       VEX_W, EVEX_CD8<64, CD8VF>;
 798
 799 def : Pat<(v16i32 (X86VPermilpi VR512:$src1, (i8 imm:$imm))),
 800           (VPERMILPSZri VR512:$src1, imm:$imm)>;
 801 def : Pat<(v8i64 (X86VPermilpi VR512:$src1, (i8 imm:$imm))),
 802           (VPERMILPDZri VR512:$src1, imm:$imm)>;
 803
 804 // -- VPERM - register form --
 805 multiclass avx512_perm<bits<8> opc, string OpcodeStr, RegisterClass RC,
 806                      PatFrag mem_frag, X86MemOperand x86memop, ValueType OpVT> {
 807
 808   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
 809                    (ins RC:$src1, RC:$src2),
 810                    !strconcat(OpcodeStr,
 811                        " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 812                    [(set RC:$dst,
 813                      (OpVT (X86VPermv RC:$src1, RC:$src2)))]>, EVEX_4V;
 814
 815   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
 816                    (ins RC:$src1, x86memop:$src2),
 817                    !strconcat(OpcodeStr,
 818                        " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 819                    [(set RC:$dst,
 820                      (OpVT (X86VPermv RC:$src1, (mem_frag addr:$src2))))]>,
 821                      EVEX_4V;
 822 }
 823
 824 defm VPERMDZ   : avx512_perm<0x36, "vpermd",  VR512,  memopv16i32, i512mem,
 825                            v16i32>, EVEX_V512, EVEX_CD8<32, CD8VF>;
 826 defm VPERMQZ   : avx512_perm<0x36, "vpermq",  VR512,  memopv8i64,  i512mem,
 827                            v8i64>,  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 828 let ExeDomain = SSEPackedSingle in
 829 defm VPERMPSZ  : avx512_perm<0x16, "vpermps", VR512,  memopv16f32, f512mem,
 830                            v16f32>, EVEX_V512, EVEX_CD8<32, CD8VF>;
 831 let ExeDomain = SSEPackedDouble in
 832 defm VPERMPDZ  : avx512_perm<0x16, "vpermpd", VR512,  memopv8f64, f512mem,
 833                            v8f64>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 834
 835 // -- VPERM2I - 3 source operands form --
 836 multiclass avx512_perm_3src<bits<8> opc, string OpcodeStr, RegisterClass RC,
 837                           PatFrag mem_frag, X86MemOperand x86memop,
 838                           SDNode OpNode, ValueType OpVT, RegisterClass KRC> {
 839 let Constraints = "$src1 = $dst" in {
 840   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
 841                    (ins RC:$src1, RC:$src2, RC:$src3),
 842                    !strconcat(OpcodeStr,
 843                        " \t{$src3, $src2, $dst|$dst, $src2, $src3}"),
 844                    [(set RC:$dst,
 845                      (OpVT (OpNode RC:$src1, RC:$src2, RC:$src3)))]>,
 846                     EVEX_4V;
 847
 848   def rrk : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
 849                    (ins RC:$src1, KRC:$mask, RC:$src2, RC:$src3),
 850                    !strconcat(OpcodeStr,
 851                        " \t{$src3, $src2, $dst {${mask}}|"
 852                        "$dst {${mask}}, $src2, $src3}"),
 853                    [(set RC:$dst, (OpVT (vselect KRC:$mask,
 854                                            (OpNode RC:$src1, RC:$src2,
 855                                               RC:$src3),
 856                                            RC:$src1)))]>,
 857                     EVEX_4V, EVEX_K;
 858
 859   let AddedComplexity = 30 in // Prefer over VMOV*rrkz Pat<>
 860     def rrkz : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
 861                    (ins RC:$src1, KRC:$mask, RC:$src2, RC:$src3),
 862                    !strconcat(OpcodeStr,
 863                        " \t{$src3, $src2, $dst {${mask}} {z} |",
 864                        "$dst {${mask}} {z}, $src2, $src3}"),
 865                    [(set RC:$dst, (OpVT (vselect KRC:$mask,
 866                                            (OpNode RC:$src1, RC:$src2,
 867                                               RC:$src3),
 868                                            (OpVT (bitconvert
 869                                               (v16i32 immAllZerosV))))))]>,
 870                     EVEX_4V, EVEX_KZ;
 871
 872   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
 873                    (ins RC:$src1, RC:$src2, x86memop:$src3),
 874                    !strconcat(OpcodeStr,
 875                     " \t{$src3, $src2, $dst|$dst, $src2, $src3}"),
 876                    [(set RC:$dst,
 877                      (OpVT (OpNode RC:$src1, RC:$src2,
 878                       (mem_frag addr:$src3))))]>, EVEX_4V;
 879
 880   def rmk : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
 881                    (ins RC:$src1, KRC:$mask, RC:$src2, x86memop:$src3),
 882                    !strconcat(OpcodeStr,
 883                     " \t{$src3, $src2, $dst {${mask}}|"
 884                     "$dst {${mask}}, $src2, $src3}"),
 885                    [(set RC:$dst,
 886                        (OpVT (vselect KRC:$mask,
 887                                       (OpNode RC:$src1, RC:$src2,
 888                                          (mem_frag addr:$src3)),
 889                                       RC:$src1)))]>,
 890                     EVEX_4V, EVEX_K;
 891
 892   let AddedComplexity = 10 in // Prefer over the rrkz variant
 893     def rmkz : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
 894                    (ins RC:$src1, KRC:$mask, RC:$src2, x86memop:$src3),
 895                    !strconcat(OpcodeStr,
 896                     " \t{$src3, $src2, $dst {${mask}} {z}|"
 897                     "$dst {${mask}} {z}, $src2, $src3}"),
 898                    [(set RC:$dst,
 899                      (OpVT (vselect KRC:$mask,
 900                                     (OpNode RC:$src1, RC:$src2,
 901                                             (mem_frag addr:$src3)),
 902                                     (OpVT (bitconvert
 903                                        (v16i32 immAllZerosV))))))]>,
 904                     EVEX_4V, EVEX_KZ;
 905   }
 906 }
 907 defm VPERMI2D  : avx512_perm_3src<0x76, "vpermi2d",  VR512, memopv16i32,
 908                                   i512mem, X86VPermiv3, v16i32, VK16WM>,
 909                  EVEX_V512, EVEX_CD8<32, CD8VF>;
 910 defm VPERMI2Q  : avx512_perm_3src<0x76, "vpermi2q",  VR512, memopv8i64,
 911                                   i512mem, X86VPermiv3, v8i64, VK8WM>,
 912                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 913 defm VPERMI2PS : avx512_perm_3src<0x77, "vpermi2ps",  VR512, memopv16f32,
 914                                   i512mem, X86VPermiv3, v16f32, VK16WM>,
 915                  EVEX_V512, EVEX_CD8<32, CD8VF>;
 916 defm VPERMI2PD : avx512_perm_3src<0x77, "vpermi2pd",  VR512, memopv8f64,
 917                                   i512mem, X86VPermiv3, v8f64, VK8WM>,
 918                   EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 919
 920 multiclass avx512_perm_table_3src<bits<8> opc, string Suffix, RegisterClass RC,
 921                           PatFrag mem_frag, X86MemOperand x86memop,
 922                           SDNode OpNode, ValueType OpVT, RegisterClass KRC,
 923                           ValueType MaskVT, RegisterClass MRC> :
 924         avx512_perm_3src<opc, "vpermt2"##Suffix, RC, mem_frag, x86memop, OpNode,
 925                          OpVT, KRC> {
 926   def : Pat<(OpVT (!cast<Intrinsic>("int_x86_avx512_mask_vpermt_"##Suffix##"_512")
 927                      VR512:$idx, VR512:$src1, VR512:$src2, -1)),
 928             (!cast<Instruction>(NAME#rr) VR512:$src1, VR512:$idx, VR512:$src2)>;
 929
 930   def : Pat<(OpVT (!cast<Intrinsic>("int_x86_avx512_mask_vpermt_"##Suffix##"_512")
 931                      VR512:$idx, VR512:$src1, VR512:$src2, MRC:$mask)),
 932             (!cast<Instruction>(NAME#rrk) VR512:$src1,
 933               (MaskVT (COPY_TO_REGCLASS MRC:$mask, KRC)), VR512:$idx, VR512:$src2)>;
 934 }
 935
 936 defm VPERMT2D  : avx512_perm_table_3src<0x7E, "d",  VR512, memopv16i32, i512mem,
 937                                X86VPermv3, v16i32, VK16WM, v16i1, GR16>,
 938                  EVEX_V512, EVEX_CD8<32, CD8VF>;
 939 defm VPERMT2Q  : avx512_perm_table_3src<0x7E, "q",  VR512, memopv8i64, i512mem,
 940                                X86VPermv3, v8i64, VK8WM, v8i1, GR8>,
 941                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 942 defm VPERMT2PS : avx512_perm_table_3src<0x7F, "ps",  VR512, memopv16f32, i512mem,
 943                                X86VPermv3, v16f32, VK16WM, v16i1, GR16>,
 944                  EVEX_V512, EVEX_CD8<32, CD8VF>;
 945 defm VPERMT2PD : avx512_perm_table_3src<0x7F, "pd",  VR512, memopv8f64, i512mem,
 946                                X86VPermv3, v8f64, VK8WM, v8i1, GR8>,
 947                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 948
 949 //===----------------------------------------------------------------------===//
 950 // AVX-512 - BLEND using mask
 951 //
 952 multiclass avx512_blendmask<bits<8> opc, string OpcodeStr,
 953                           RegisterClass KRC, RegisterClass RC,
 954                           X86MemOperand x86memop, PatFrag mem_frag,
 955                           SDNode OpNode, ValueType vt> {
 956   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
 957              (ins KRC:$mask, RC:$src1, RC:$src2),
 958              !strconcat(OpcodeStr,
 959              " \t{$src2, $src1, ${dst} {${mask}}|${dst} {${mask}}, $src1, $src2}"),
 960              [(set RC:$dst, (OpNode KRC:$mask, (vt RC:$src2),
 961                  (vt RC:$src1)))]>, EVEX_4V, EVEX_K;
 962   let mayLoad = 1 in
 963   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
 964              (ins KRC:$mask, RC:$src1, x86memop:$src2),
 965              !strconcat(OpcodeStr,
 966              " \t{$src2, $src1, ${dst} {${mask}}|${dst} {${mask}}, $src1, $src2}"),
 967              []>, EVEX_4V, EVEX_K;
 968 }
 969
 970 let ExeDomain = SSEPackedSingle in
 971 defm VBLENDMPSZ : avx512_blendmask<0x65, "vblendmps",
 972                               VK16WM, VR512, f512mem,
 973                               memopv16f32, vselect, v16f32>,
 974                               EVEX_CD8<32, CD8VF>, EVEX_V512;
 975 let ExeDomain = SSEPackedDouble in
 976 defm VBLENDMPDZ : avx512_blendmask<0x65, "vblendmpd",
 977                               VK8WM, VR512, f512mem,
 978                               memopv8f64, vselect, v8f64>,
 979                               VEX_W, EVEX_CD8<64, CD8VF>, EVEX_V512;
 980
 981 def : Pat<(v16f32 (int_x86_avx512_mask_blend_ps_512 (v16f32 VR512:$src1),
 982                  (v16f32 VR512:$src2), (i16 GR16:$mask))),
 983         (VBLENDMPSZrr (COPY_TO_REGCLASS GR16:$mask, VK16WM),
 984          VR512:$src1, VR512:$src2)>;
 985
 986 def : Pat<(v8f64 (int_x86_avx512_mask_blend_pd_512 (v8f64 VR512:$src1),
 987                  (v8f64 VR512:$src2), (i8 GR8:$mask))),
 988         (VBLENDMPDZrr (COPY_TO_REGCLASS GR8:$mask, VK8WM),
 989          VR512:$src1, VR512:$src2)>;
 990
 991 defm VPBLENDMDZ : avx512_blendmask<0x64, "vpblendmd",
 992                               VK16WM, VR512, f512mem,
 993                               memopv16i32, vselect, v16i32>,
 994                               EVEX_CD8<32, CD8VF>, EVEX_V512;
 995
 996 defm VPBLENDMQZ : avx512_blendmask<0x64, "vpblendmq",
 997                               VK8WM, VR512, f512mem,
 998                               memopv8i64, vselect, v8i64>,
 999                               VEX_W, EVEX_CD8<64, CD8VF>, EVEX_V512;
1000
1001 def : Pat<(v16i32 (int_x86_avx512_mask_blend_d_512 (v16i32 VR512:$src1),
1002                  (v16i32 VR512:$src2), (i16 GR16:$mask))),
1003         (VPBLENDMDZrr (COPY_TO_REGCLASS GR16:$mask, VK16),
1004          VR512:$src1, VR512:$src2)>;
1005
1006 def : Pat<(v8i64 (int_x86_avx512_mask_blend_q_512 (v8i64 VR512:$src1),
1007                  (v8i64 VR512:$src2), (i8 GR8:$mask))),
1008         (VPBLENDMQZrr (COPY_TO_REGCLASS GR8:$mask, VK8),
1009          VR512:$src1, VR512:$src2)>;
1010
1011 let Predicates = [HasAVX512] in {
1012 def : Pat<(v8f32 (vselect (v8i1 VK8WM:$mask), (v8f32 VR256X:$src1),
1013                             (v8f32 VR256X:$src2))),
1014             (EXTRACT_SUBREG
1015               (v16f32 (VBLENDMPSZrr (COPY_TO_REGCLASS VK8WM:$mask, VK16WM),
1016             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1017             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)))), sub_ymm)>;
1018
1019 def : Pat<(v8i32 (vselect (v8i1 VK8WM:$mask), (v8i32 VR256X:$src1),
1020                             (v8i32 VR256X:$src2))),
1021             (EXTRACT_SUBREG
1022                 (v16i32 (VPBLENDMDZrr (COPY_TO_REGCLASS VK8WM:$mask, VK16WM),
1023             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1024             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)))), sub_ymm)>;
1025 }
1026 //===----------------------------------------------------------------------===//
1027 // Compare Instructions
1028 //===----------------------------------------------------------------------===//
1029
1030 // avx512_cmp_scalar - AVX512 CMPSS and CMPSD
1031 multiclass avx512_cmp_scalar<RegisterClass RC, X86MemOperand x86memop,
1032                             Operand CC, SDNode OpNode, ValueType VT,
1033                             PatFrag ld_frag, string asm, string asm_alt> {
1034   def rr : AVX512Ii8<0xC2, MRMSrcReg,
1035                 (outs VK1:$dst), (ins RC:$src1, RC:$src2, CC:$cc), asm,
1036                 [(set VK1:$dst, (OpNode (VT RC:$src1), RC:$src2, imm:$cc))],
1037                 IIC_SSE_ALU_F32S_RR>, EVEX_4V;
1038   def rm : AVX512Ii8<0xC2, MRMSrcMem,
1039                 (outs VK1:$dst), (ins RC:$src1, x86memop:$src2, CC:$cc), asm,
1040                 [(set VK1:$dst, (OpNode (VT RC:$src1),
1041                 (ld_frag addr:$src2), imm:$cc))], IIC_SSE_ALU_F32P_RM>, EVEX_4V;
1042   let isAsmParserOnly = 1, hasSideEffects = 0 in {
1043     def rri_alt : AVX512Ii8<0xC2, MRMSrcReg,
1044                (outs VK1:$dst), (ins RC:$src1, RC:$src2, i8imm:$cc),
1045                asm_alt, [], IIC_SSE_ALU_F32S_RR>, EVEX_4V;
1046     def rmi_alt : AVX512Ii8<0xC2, MRMSrcMem,
1047                (outs VK1:$dst), (ins RC:$src1, x86memop:$src2, i8imm:$cc),
1048                asm_alt, [], IIC_SSE_ALU_F32P_RM>, EVEX_4V;
1049   }
1050 }
1051
1052 let Predicates = [HasAVX512] in {
1053 defm VCMPSSZ : avx512_cmp_scalar<FR32X, f32mem, AVXCC, X86cmpms, f32, loadf32,
1054                  "vcmp${cc}ss\t{$src2, $src1, $dst|$dst, $src1, $src2}",
1055                  "vcmpss\t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}">,
1056                  XS;
1057 defm VCMPSDZ : avx512_cmp_scalar<FR64X, f64mem, AVXCC, X86cmpms, f64, loadf64,
1058                  "vcmp${cc}sd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
1059                  "vcmpsd\t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}">,
1060                  XD, VEX_W;
1061 }
1062
1063 multiclass avx512_icmp_packed<bits<8> opc, string OpcodeStr, SDNode OpNode,
1064               X86VectorVTInfo _> {
1065   def rr : AVX512BI<opc, MRMSrcReg,
1066              (outs _.KRC:$dst), (ins _.RC:$src1, _.RC:$src2),
1067              !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1068              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2)))],
1069              IIC_SSE_ALU_F32P_RR>, EVEX_4V;
1070   let mayLoad = 1 in
1071   def rm : AVX512BI<opc, MRMSrcMem,
1072              (outs _.KRC:$dst), (ins _.RC:$src1, _.MemOp:$src2),
1073              !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1074              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1),
1075                                      (_.VT (bitconvert (_.LdFrag addr:$src2)))))],
1076              IIC_SSE_ALU_F32P_RM>, EVEX_4V;
1077   def rrk : AVX512BI<opc, MRMSrcReg,
1078               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.RC:$src2),
1079               !strconcat(OpcodeStr, "\t{$src2, $src1, $dst {${mask}}|",
1080                           "$dst {${mask}}, $src1, $src2}"),
1081               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1082                                    (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2))))],
1083               IIC_SSE_ALU_F32P_RR>, EVEX_4V, EVEX_K;
1084   let mayLoad = 1 in
1085   def rmk : AVX512BI<opc, MRMSrcMem,
1086               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.MemOp:$src2),
1087               !strconcat(OpcodeStr, "\t{$src2, $src1, $dst {${mask}}|",
1088                           "$dst {${mask}}, $src1, $src2}"),
1089               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1090                                    (OpNode (_.VT _.RC:$src1),
1091                                        (_.VT (bitconvert
1092                                               (_.LdFrag addr:$src2))))))],
1093               IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K;
1094 }
1095
1096 multiclass avx512_icmp_packed_rmb<bits<8> opc, string OpcodeStr, SDNode OpNode,
1097               X86VectorVTInfo _> :
1098            avx512_icmp_packed<opc, OpcodeStr, OpNode, _> {
1099   let mayLoad = 1 in {
1100   def rmb : AVX512BI<opc, MRMSrcMem,
1101               (outs _.KRC:$dst), (ins _.RC:$src1, _.ScalarMemOp:$src2),
1102               !strconcat(OpcodeStr, "\t{${src2}", _.BroadcastStr, ", $src1, $dst",
1103                                     "|$dst, $src1, ${src2}", _.BroadcastStr, "}"),
1104               [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1),
1105                               (X86VBroadcast (_.ScalarLdFrag addr:$src2))))],
1106               IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_B;
1107   def rmbk : AVX512BI<opc, MRMSrcMem,
1108                (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1,
1109                                        _.ScalarMemOp:$src2),
1110                !strconcat(OpcodeStr,
1111                           "\t{${src2}", _.BroadcastStr, ", $src1, $dst {${mask}}|",
1112                           "$dst {${mask}}, $src1, ${src2}", _.BroadcastStr, "}"),
1113                [(set _.KRC:$dst, (and _.KRCWM:$mask,
1114                                       (OpNode (_.VT _.RC:$src1),
1115                                         (X86VBroadcast
1116                                           (_.ScalarLdFrag addr:$src2)))))],
1117                IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K, EVEX_B;
1118   }
1119 }
1120
1121 multiclass avx512_icmp_packed_vl<bits<8> opc, string OpcodeStr, SDNode OpNode,
1122                                  AVX512VLVectorVTInfo VTInfo, Predicate prd> {
1123   let Predicates = [prd] in
1124   defm Z : avx512_icmp_packed<opc, OpcodeStr, OpNode, VTInfo.info512>,
1125            EVEX_V512;
1126
1127   let Predicates = [prd, HasVLX] in {
1128     defm Z256 : avx512_icmp_packed<opc, OpcodeStr, OpNode, VTInfo.info256>,
1129                 EVEX_V256;
1130     defm Z128 : avx512_icmp_packed<opc, OpcodeStr, OpNode, VTInfo.info128>,
1131                 EVEX_V128;
1132   }
1133 }
1134
1135 multiclass avx512_icmp_packed_rmb_vl<bits<8> opc, string OpcodeStr,
1136                                   SDNode OpNode, AVX512VLVectorVTInfo VTInfo,
1137                                   Predicate prd> {
1138   let Predicates = [prd] in
1139   defm Z : avx512_icmp_packed_rmb<opc, OpcodeStr, OpNode, VTInfo.info512>,
1140            EVEX_V512;
1141
1142   let Predicates = [prd, HasVLX] in {
1143     defm Z256 : avx512_icmp_packed_rmb<opc, OpcodeStr, OpNode, VTInfo.info256>,
1144                 EVEX_V256;
1145     defm Z128 : avx512_icmp_packed_rmb<opc, OpcodeStr, OpNode, VTInfo.info128>,
1146                 EVEX_V128;
1147   }
1148 }
1149
1150 defm VPCMPEQB : avx512_icmp_packed_vl<0x74, "vpcmpeqb", X86pcmpeqm,
1151                       avx512vl_i8_info, HasBWI>,
1152                 EVEX_CD8<8, CD8VF>;
1153
1154 defm VPCMPEQW : avx512_icmp_packed_vl<0x75, "vpcmpeqw", X86pcmpeqm,
1155                       avx512vl_i16_info, HasBWI>,
1156                 EVEX_CD8<16, CD8VF>;
1157
1158 defm VPCMPEQD : avx512_icmp_packed_rmb_vl<0x76, "vpcmpeqd", X86pcmpeqm,
1159                       avx512vl_i32_info, HasAVX512>,
1160                 EVEX_CD8<32, CD8VF>;
1161
1162 defm VPCMPEQQ : avx512_icmp_packed_rmb_vl<0x29, "vpcmpeqq", X86pcmpeqm,
1163                       avx512vl_i64_info, HasAVX512>,
1164                 T8PD, VEX_W, EVEX_CD8<64, CD8VF>;
1165
1166 defm VPCMPGTB : avx512_icmp_packed_vl<0x64, "vpcmpgtb", X86pcmpgtm,
1167                       avx512vl_i8_info, HasBWI>,
1168                 EVEX_CD8<8, CD8VF>;
1169
1170 defm VPCMPGTW : avx512_icmp_packed_vl<0x65, "vpcmpgtw", X86pcmpgtm,
1171                       avx512vl_i16_info, HasBWI>,
1172                 EVEX_CD8<16, CD8VF>;
1173
1174 defm VPCMPGTD : avx512_icmp_packed_rmb_vl<0x66, "vpcmpgtd", X86pcmpgtm,
1175                       avx512vl_i32_info, HasAVX512>,
1176                 EVEX_CD8<32, CD8VF>;
1177
1178 defm VPCMPGTQ : avx512_icmp_packed_rmb_vl<0x37, "vpcmpgtq", X86pcmpgtm,
1179                       avx512vl_i64_info, HasAVX512>,
1180                 T8PD, VEX_W, EVEX_CD8<64, CD8VF>;
1181
1182 def : Pat<(v8i1 (X86pcmpgtm (v8i32 VR256X:$src1), (v8i32 VR256X:$src2))),
1183             (COPY_TO_REGCLASS (VPCMPGTDZrr
1184             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1185             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm))), VK8)>;
1186
1187 def : Pat<(v8i1 (X86pcmpeqm (v8i32 VR256X:$src1), (v8i32 VR256X:$src2))),
1188             (COPY_TO_REGCLASS (VPCMPEQDZrr
1189             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1190             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm))), VK8)>;
1191
1192 multiclass avx512_icmp_cc<bits<8> opc, string Suffix, SDNode OpNode,
1193                           X86VectorVTInfo _> {
1194   def rri : AVX512AIi8<opc, MRMSrcReg,
1195              (outs _.KRC:$dst), (ins _.RC:$src1, _.RC:$src2, AVXCC:$cc),
1196              !strconcat("vpcmp${cc}", Suffix,
1197                         "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1198              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2),
1199                                        imm:$cc))],
1200              IIC_SSE_ALU_F32P_RR>, EVEX_4V;
1201   let mayLoad = 1 in
1202   def rmi : AVX512AIi8<opc, MRMSrcMem,
1203              (outs _.KRC:$dst), (ins _.RC:$src1, _.MemOp:$src2, AVXCC:$cc),
1204              !strconcat("vpcmp${cc}", Suffix,
1205                         "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1206              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1),
1207                               (_.VT (bitconvert (_.LdFrag addr:$src2))),
1208                               imm:$cc))],
1209              IIC_SSE_ALU_F32P_RM>, EVEX_4V;
1210   def rrik : AVX512AIi8<opc, MRMSrcReg,
1211               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.RC:$src2,
1212                                       AVXCC:$cc),
1213               !strconcat("vpcmp${cc}", Suffix,
1214                          "\t{$src2, $src1, $dst {${mask}}|",
1215                          "$dst {${mask}}, $src1, $src2}"),
1216               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1217                                   (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2),
1218                                           imm:$cc)))],
1219               IIC_SSE_ALU_F32P_RR>, EVEX_4V, EVEX_K;
1220   let mayLoad = 1 in
1221   def rmik : AVX512AIi8<opc, MRMSrcMem,
1222               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.MemOp:$src2,
1223                                     AVXCC:$cc),
1224               !strconcat("vpcmp${cc}", Suffix,
1225                          "\t{$src2, $src1, $dst {${mask}}|",
1226                          "$dst {${mask}}, $src1, $src2}"),
1227               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1228                                    (OpNode (_.VT _.RC:$src1),
1229                                       (_.VT (bitconvert (_.LdFrag addr:$src2))),
1230                                       imm:$cc)))],
1231               IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K;
1232
1233   // Accept explicit immediate argument form instead of comparison code.
1234   let isAsmParserOnly = 1, hasSideEffects = 0 in {
1235     def rri_alt : AVX512AIi8<opc, MRMSrcReg,
1236                (outs _.KRC:$dst), (ins _.RC:$src1, _.RC:$src2, i8imm:$cc),
1237                !strconcat("vpcmp", Suffix, "\t{$cc, $src2, $src1, $dst|",
1238                           "$dst, $src1, $src2, $cc}"),
1239                [], IIC_SSE_ALU_F32P_RR>, EVEX_4V;
1240     def rmi_alt : AVX512AIi8<opc, MRMSrcMem,
1241                (outs _.KRC:$dst), (ins _.RC:$src1, _.MemOp:$src2, i8imm:$cc),
1242                !strconcat("vpcmp", Suffix, "\t{$cc, $src2, $src1, $dst|",
1243                           "$dst, $src1, $src2, $cc}"),
1244                [], IIC_SSE_ALU_F32P_RM>, EVEX_4V;
1245     def rrik_alt : AVX512AIi8<opc, MRMSrcReg,
1246                (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.RC:$src2,
1247                                        i8imm:$cc),
1248                !strconcat("vpcmp", Suffix,
1249                           "\t{$cc, $src2, $src1, $dst {${mask}}|",
1250                           "$dst {${mask}}, $src1, $src2, $cc}"),
1251                [], IIC_SSE_ALU_F32P_RR>, EVEX_4V, EVEX_K;
1252     def rmik_alt : AVX512AIi8<opc, MRMSrcMem,
1253                (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.MemOp:$src2,
1254                                        i8imm:$cc),
1255                !strconcat("vpcmp", Suffix,
1256                           "\t{$cc, $src2, $src1, $dst {${mask}}|",
1257                           "$dst {${mask}}, $src1, $src2, $cc}"),
1258                [], IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K;
1259   }
1260 }
1261
1262 multiclass avx512_icmp_cc_rmb<bits<8> opc, string Suffix, SDNode OpNode,
1263                               X86VectorVTInfo _> :
1264            avx512_icmp_cc<opc, Suffix, OpNode, _> {
1265   let mayLoad = 1 in {
1266   def rmib : AVX512AIi8<opc, MRMSrcMem,
1267              (outs _.KRC:$dst), (ins _.RC:$src1, _.ScalarMemOp:$src2,
1268                                      AVXCC:$cc),
1269              !strconcat("vpcmp${cc}", Suffix,
1270                         "\t{${src2}", _.BroadcastStr, ", $src1, $dst|",
1271                         "$dst, $src1, ${src2}", _.BroadcastStr, "}"),
1272              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1),
1273                                (X86VBroadcast (_.ScalarLdFrag addr:$src2)),
1274                                imm:$cc))],
1275              IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_B;
1276   def rmibk : AVX512AIi8<opc, MRMSrcMem,
1277               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1,
1278                                        _.ScalarMemOp:$src2, AVXCC:$cc),
1279               !strconcat("vpcmp${cc}", Suffix,
1280                        "\t{${src2}", _.BroadcastStr, ", $src1, $dst {${mask}}|",
1281                        "$dst {${mask}}, $src1, ${src2}", _.BroadcastStr, "}"),
1282               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1283                                   (OpNode (_.VT _.RC:$src1),
1284                                     (X86VBroadcast (_.ScalarLdFrag addr:$src2)),
1285                                     imm:$cc)))],
1286               IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K, EVEX_B;
1287   }
1288
1289   // Accept explicit immediate argument form instead of comparison code.
1290   let isAsmParserOnly = 1, hasSideEffects = 0 in {
1291     def rmib_alt : AVX512AIi8<opc, MRMSrcMem,
1292                (outs _.KRC:$dst), (ins _.RC:$src1, _.ScalarMemOp:$src2,
1293                                        i8imm:$cc),
1294                !strconcat("vpcmp", Suffix,
1295                    "\t{$cc, ${src2}", _.BroadcastStr, ", $src1, $dst|",
1296                    "$dst, $src1, ${src2}", _.BroadcastStr, ", $cc}"),
1297                [], IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_B;
1298     def rmibk_alt : AVX512AIi8<opc, MRMSrcMem,
1299                (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1,
1300                                        _.ScalarMemOp:$src2, i8imm:$cc),
1301                !strconcat("vpcmp", Suffix,
1302                   "\t{$cc, ${src2}", _.BroadcastStr, ", $src1, $dst {${mask}}|",
1303                   "$dst {${mask}}, $src1, ${src2}", _.BroadcastStr, ", $cc}"),
1304                [], IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K, EVEX_B;
1305   }
1306 }
1307
1308 multiclass avx512_icmp_cc_vl<bits<8> opc, string Suffix, SDNode OpNode,
1309                              AVX512VLVectorVTInfo VTInfo, Predicate prd> {
1310   let Predicates = [prd] in
1311   defm Z : avx512_icmp_cc<opc, Suffix, OpNode, VTInfo.info512>, EVEX_V512;
1312
1313   let Predicates = [prd, HasVLX] in {
1314     defm Z256 : avx512_icmp_cc<opc, Suffix, OpNode, VTInfo.info256>, EVEX_V256;
1315     defm Z128 : avx512_icmp_cc<opc, Suffix, OpNode, VTInfo.info128>, EVEX_V128;
1316   }
1317 }
1318
1319 multiclass avx512_icmp_cc_rmb_vl<bits<8> opc, string Suffix, SDNode OpNode,
1320                                 AVX512VLVectorVTInfo VTInfo, Predicate prd> {
1321   let Predicates = [prd] in
1322   defm Z : avx512_icmp_cc_rmb<opc, Suffix, OpNode, VTInfo.info512>,
1323            EVEX_V512;
1324
1325   let Predicates = [prd, HasVLX] in {
1326     defm Z256 : avx512_icmp_cc_rmb<opc, Suffix, OpNode, VTInfo.info256>,
1327                 EVEX_V256;
1328     defm Z128 : avx512_icmp_cc_rmb<opc, Suffix, OpNode, VTInfo.info128>,
1329                 EVEX_V128;
1330   }
1331 }
1332
1333 defm VPCMPB : avx512_icmp_cc_vl<0x3F, "b", X86cmpm, avx512vl_i8_info,
1334                                 HasBWI>, EVEX_CD8<8, CD8VF>;
1335 defm VPCMPUB : avx512_icmp_cc_vl<0x3E, "ub", X86cmpmu, avx512vl_i8_info,
1336                                  HasBWI>, EVEX_CD8<8, CD8VF>;
1337
1338 defm VPCMPW : avx512_icmp_cc_vl<0x3F, "w", X86cmpm, avx512vl_i16_info,
1339                                 HasBWI>, VEX_W, EVEX_CD8<16, CD8VF>;
1340 defm VPCMPUW : avx512_icmp_cc_vl<0x3E, "uw", X86cmpmu, avx512vl_i16_info,
1341                                  HasBWI>, VEX_W, EVEX_CD8<16, CD8VF>;
1342
1343 defm VPCMPD : avx512_icmp_cc_rmb_vl<0x1F, "d", X86cmpm, avx512vl_i32_info,
1344                                     HasAVX512>, EVEX_CD8<32, CD8VF>;
1345 defm VPCMPUD : avx512_icmp_cc_rmb_vl<0x1E, "ud", X86cmpmu, avx512vl_i32_info,
1346                                      HasAVX512>, EVEX_CD8<32, CD8VF>;
1347
1348 defm VPCMPQ : avx512_icmp_cc_rmb_vl<0x1F, "q", X86cmpm, avx512vl_i64_info,
1349                                     HasAVX512>, VEX_W, EVEX_CD8<64, CD8VF>;
1350 defm VPCMPUQ : avx512_icmp_cc_rmb_vl<0x1E, "uq", X86cmpmu, avx512vl_i64_info,
1351                                      HasAVX512>, VEX_W, EVEX_CD8<64, CD8VF>;
1352
1353 // avx512_cmp_packed - compare packed instructions
1354 multiclass avx512_cmp_packed<RegisterClass KRC, RegisterClass RC,
1355                            X86MemOperand x86memop, ValueType vt,
1356                            string suffix, Domain d> {
1357   def rri : AVX512PIi8<0xC2, MRMSrcReg,
1358              (outs KRC:$dst), (ins RC:$src1, RC:$src2, AVXCC:$cc),
1359              !strconcat("vcmp${cc}", suffix,
1360                         " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1361              [(set KRC:$dst, (X86cmpm (vt RC:$src1), (vt RC:$src2), imm:$cc))], d>;
1362   def rrib: AVX512PIi8<0xC2, MRMSrcReg,
1363              (outs KRC:$dst), (ins RC:$src1, RC:$src2, AVXCC:$cc),
1364      !strconcat("vcmp${cc}", suffix,
1365                 " \t{{sae}, $src2, $src1, $dst|$dst, $src1, $src2, {sae}}"),
1366                 [], d>, EVEX_B;
1367   def rmi : AVX512PIi8<0xC2, MRMSrcMem,
1368              (outs KRC:$dst), (ins RC:$src1, x86memop:$src2, AVXCC:$cc),
1369               !strconcat("vcmp${cc}", suffix,
1370                          " \t{$src2, $src1, $dst|$dst, $src1, $src2, $cc}"),
1371              [(set KRC:$dst,
1372               (X86cmpm (vt RC:$src1), (memop addr:$src2), imm:$cc))], d>;
1373
1374   // Accept explicit immediate argument form instead of comparison code.
1375   let isAsmParserOnly = 1, hasSideEffects = 0 in {
1376     def rri_alt : AVX512PIi8<0xC2, MRMSrcReg,
1377                (outs KRC:$dst), (ins RC:$src1, RC:$src2, i8imm:$cc),
1378               !strconcat("vcmp", suffix,
1379                         " \t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}"), [], d>;
1380     def rmi_alt : AVX512PIi8<0xC2, MRMSrcMem,
1381                (outs KRC:$dst), (ins RC:$src1, x86memop:$src2, i8imm:$cc),
1382               !strconcat("vcmp", suffix,
1383                         " \t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}"), [], d>;
1384   }
1385 }
1386
1387 defm VCMPPSZ : avx512_cmp_packed<VK16, VR512, f512mem, v16f32,
1388                "ps", SSEPackedSingle>, PS, EVEX_4V, EVEX_V512,
1389                EVEX_CD8<32, CD8VF>;
1390 defm VCMPPDZ : avx512_cmp_packed<VK8, VR512, f512mem, v8f64,
1391                "pd", SSEPackedDouble>, PD, EVEX_4V, VEX_W, EVEX_V512,
1392                EVEX_CD8<64, CD8VF>;
1393
1394 def : Pat<(v8i1 (X86cmpm (v8f32 VR256X:$src1), (v8f32 VR256X:$src2), imm:$cc)),
1395           (COPY_TO_REGCLASS (VCMPPSZrri
1396             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1397             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1398             imm:$cc), VK8)>;
1399 def : Pat<(v8i1 (X86cmpm (v8i32 VR256X:$src1), (v8i32 VR256X:$src2), imm:$cc)),
1400           (COPY_TO_REGCLASS (VPCMPDZrri
1401             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1402             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1403             imm:$cc), VK8)>;
1404 def : Pat<(v8i1 (X86cmpmu (v8i32 VR256X:$src1), (v8i32 VR256X:$src2), imm:$cc)),
1405           (COPY_TO_REGCLASS (VPCMPUDZrri
1406             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1407             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1408             imm:$cc), VK8)>;
1409
1410 def : Pat<(i16 (int_x86_avx512_mask_cmp_ps_512 (v16f32 VR512:$src1),
1411                 (v16f32 VR512:$src2), imm:$cc, (i16 -1),
1412                  FROUND_NO_EXC)),
1413           (COPY_TO_REGCLASS (VCMPPSZrrib VR512:$src1, VR512:$src2,
1414                              (I8Imm imm:$cc)), GR16)>;
1415
1416 def : Pat<(i8 (int_x86_avx512_mask_cmp_pd_512 (v8f64 VR512:$src1),
1417                 (v8f64 VR512:$src2), imm:$cc, (i8 -1),
1418                  FROUND_NO_EXC)),
1419           (COPY_TO_REGCLASS (VCMPPDZrrib VR512:$src1, VR512:$src2,
1420                              (I8Imm imm:$cc)), GR8)>;
1421
1422 def : Pat<(i16 (int_x86_avx512_mask_cmp_ps_512 (v16f32 VR512:$src1),
1423                 (v16f32 VR512:$src2), imm:$cc, (i16 -1),
1424                 FROUND_CURRENT)),
1425           (COPY_TO_REGCLASS (VCMPPSZrri VR512:$src1, VR512:$src2,
1426                              (I8Imm imm:$cc)), GR16)>;
1427
1428 def : Pat<(i8 (int_x86_avx512_mask_cmp_pd_512 (v8f64 VR512:$src1),
1429                 (v8f64 VR512:$src2), imm:$cc, (i8 -1),
1430                  FROUND_CURRENT)),
1431           (COPY_TO_REGCLASS (VCMPPDZrri VR512:$src1, VR512:$src2,
1432                              (I8Imm imm:$cc)), GR8)>;
1433
1434 // Mask register copy, including
1435 // - copy between mask registers
1436 // - load/store mask registers
1437 // - copy from GPR to mask register and vice versa
1438 //
1439 multiclass avx512_mask_mov<bits<8> opc_kk, bits<8> opc_km, bits<8> opc_mk,
1440                          string OpcodeStr, RegisterClass KRC,
1441                          ValueType vvt, ValueType ivt, X86MemOperand x86memop> {
1442   let hasSideEffects = 0 in {
1443     def kk : I<opc_kk, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src),
1444                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"), []>;
1445     let mayLoad = 1 in
1446     def km : I<opc_km, MRMSrcMem, (outs KRC:$dst), (ins x86memop:$src),
1447                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
1448                [(set KRC:$dst, (vvt (bitconvert (ivt (load addr:$src)))))]>;
1449     let mayStore = 1 in
1450     def mk : I<opc_mk, MRMDestMem, (outs), (ins x86memop:$dst, KRC:$src),
1451                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"), []>;
1452   }
1453 }
1454
1455 multiclass avx512_mask_mov_gpr<bits<8> opc_kr, bits<8> opc_rk,
1456                              string OpcodeStr,
1457                              RegisterClass KRC, RegisterClass GRC> {
1458   let hasSideEffects = 0 in {
1459     def kr : I<opc_kr, MRMSrcReg, (outs KRC:$dst), (ins GRC:$src),
1460                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"), []>;
1461     def rk : I<opc_rk, MRMSrcReg, (outs GRC:$dst), (ins KRC:$src),
1462                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"), []>;
1463   }
1464 }
1465
1466 let Predicates = [HasDQI] in
1467   defm KMOVB : avx512_mask_mov<0x90, 0x90, 0x91, "kmovb", VK8, v8i1, i8,
1468                                i8mem>,
1469                avx512_mask_mov_gpr<0x92, 0x93, "kmovb", VK8, GR32>,
1470                VEX, PD;
1471
1472 let Predicates = [HasAVX512] in
1473   defm KMOVW : avx512_mask_mov<0x90, 0x90, 0x91, "kmovw", VK16, v16i1, i16,
1474                                i16mem>,
1475                avx512_mask_mov_gpr<0x92, 0x93, "kmovw", VK16, GR32>,
1476                VEX, PS;
1477
1478 let Predicates = [HasBWI] in {
1479   defm KMOVD : avx512_mask_mov<0x90, 0x90, 0x91, "kmovd", VK32, v32i1, i32,
1480                                i32mem>, VEX, PD, VEX_W;
1481   defm KMOVD : avx512_mask_mov_gpr<0x92, 0x93, "kmovd", VK32, GR32>,
1482                VEX, XD;
1483 }
1484
1485 let Predicates = [HasBWI] in {
1486   defm KMOVQ : avx512_mask_mov<0x90, 0x90, 0x91, "kmovq", VK64, v64i1, i64,
1487                                i64mem>, VEX, PS, VEX_W;
1488   defm KMOVQ : avx512_mask_mov_gpr<0x92, 0x93, "kmovq", VK64, GR64>,
1489                VEX, XD, VEX_W;
1490 }
1491
1492 // GR from/to mask register
1493 let Predicates = [HasDQI] in {
1494   def : Pat<(v8i1 (bitconvert (i8 GR8:$src))),
1495             (KMOVBkr (SUBREG_TO_REG (i32 0), GR8:$src, sub_8bit))>;
1496   def : Pat<(i8 (bitconvert (v8i1 VK8:$src))),
1497             (EXTRACT_SUBREG (KMOVBrk VK8:$src), sub_8bit)>;
1498 }
1499 let Predicates = [HasAVX512] in {
1500   def : Pat<(v16i1 (bitconvert (i16 GR16:$src))),
1501             (KMOVWkr (SUBREG_TO_REG (i32 0), GR16:$src, sub_16bit))>;
1502   def : Pat<(i16 (bitconvert (v16i1 VK16:$src))),
1503             (EXTRACT_SUBREG (KMOVWrk VK16:$src), sub_16bit)>;
1504 }
1505 let Predicates = [HasBWI] in {
1506   def : Pat<(v32i1 (bitconvert (i32 GR32:$src))), (KMOVDkr GR32:$src)>;
1507   def : Pat<(i32 (bitconvert (v32i1 VK32:$src))), (KMOVDrk VK32:$src)>;
1508 }
1509 let Predicates = [HasBWI] in {
1510   def : Pat<(v64i1 (bitconvert (i64 GR64:$src))), (KMOVQkr GR64:$src)>;
1511   def : Pat<(i64 (bitconvert (v64i1 VK64:$src))), (KMOVQrk VK64:$src)>;
1512 }
1513
1514 // Load/store kreg
1515 let Predicates = [HasDQI] in {
1516   def : Pat<(store (i8 (bitconvert (v8i1 VK8:$src))), addr:$dst),
1517             (KMOVBmk addr:$dst, VK8:$src)>;
1518 }
1519 let Predicates = [HasAVX512] in {
1520   def : Pat<(store (i16 (bitconvert (v16i1 VK16:$src))), addr:$dst),
1521             (KMOVWmk addr:$dst, VK16:$src)>;
1522   def : Pat<(store (i8 (bitconvert (v8i1 VK8:$src))), addr:$dst),
1523             (KMOVWmk addr:$dst, (COPY_TO_REGCLASS VK8:$src, VK16))>;
1524   def : Pat<(i1 (load addr:$src)),
1525             (COPY_TO_REGCLASS (KMOVWkm addr:$src), VK1)>;
1526   def : Pat<(v8i1 (bitconvert (i8 (load addr:$src)))),
1527             (COPY_TO_REGCLASS (KMOVWkm addr:$src), VK8)>;
1528 }
1529 let Predicates = [HasBWI] in {
1530   def : Pat<(store (i32 (bitconvert (v32i1 VK32:$src))), addr:$dst),
1531             (KMOVDmk addr:$dst, VK32:$src)>;
1532 }
1533 let Predicates = [HasBWI] in {
1534   def : Pat<(store (i64 (bitconvert (v64i1 VK64:$src))), addr:$dst),
1535             (KMOVQmk addr:$dst, VK64:$src)>;
1536 }
1537
1538 let Predicates = [HasAVX512] in {
1539   def : Pat<(i1 (trunc (i64 GR64:$src))),
1540             (COPY_TO_REGCLASS (KMOVWkr (AND32ri (EXTRACT_SUBREG $src, sub_32bit),
1541                                         (i32 1))), VK1)>;
1542
1543   def : Pat<(i1 (trunc (i32 GR32:$src))),
1544             (COPY_TO_REGCLASS (KMOVWkr (AND32ri $src, (i32 1))), VK1)>;
1545
1546   def : Pat<(i1 (trunc (i8 GR8:$src))),
1547        (COPY_TO_REGCLASS
1548         (KMOVWkr (AND32ri (SUBREG_TO_REG (i32 0), GR8:$src, sub_8bit), (i32 1))),
1549        VK1)>;
1550   def : Pat<(i1 (trunc (i16 GR16:$src))),
1551        (COPY_TO_REGCLASS
1552         (KMOVWkr (AND32ri (SUBREG_TO_REG (i32 0), $src, sub_16bit), (i32 1))),
1553        VK1)>;
1554
1555   def : Pat<(i32 (zext VK1:$src)),
1556             (AND32ri (KMOVWrk (COPY_TO_REGCLASS VK1:$src, VK16)), (i32 1))>;
1557   def : Pat<(i8 (zext VK1:$src)),
1558             (EXTRACT_SUBREG
1559              (AND32ri (KMOVWrk
1560                        (COPY_TO_REGCLASS VK1:$src, VK16)), (i32 1)), sub_8bit)>;
1561   def : Pat<(i64 (zext VK1:$src)),
1562             (AND64ri8 (SUBREG_TO_REG (i64 0),
1563              (KMOVWrk (COPY_TO_REGCLASS VK1:$src, VK16)), sub_32bit), (i64 1))>;
1564   def : Pat<(i16 (zext VK1:$src)),
1565             (EXTRACT_SUBREG
1566              (AND32ri (KMOVWrk (COPY_TO_REGCLASS VK1:$src, VK16)), (i32 1)),
1567               sub_16bit)>;
1568   def : Pat<(v16i1 (scalar_to_vector VK1:$src)),
1569             (COPY_TO_REGCLASS VK1:$src, VK16)>;
1570   def : Pat<(v8i1 (scalar_to_vector VK1:$src)),
1571             (COPY_TO_REGCLASS VK1:$src, VK8)>;
1572 }
1573 let Predicates = [HasBWI] in {
1574   def : Pat<(v32i1 (scalar_to_vector VK1:$src)),
1575             (COPY_TO_REGCLASS VK1:$src, VK32)>;
1576   def : Pat<(v64i1 (scalar_to_vector VK1:$src)),
1577             (COPY_TO_REGCLASS VK1:$src, VK64)>;
1578 }
1579
1580
1581 // With AVX-512 only, 8-bit mask is promoted to 16-bit mask.
1582 let Predicates = [HasAVX512] in {
1583   // GR from/to 8-bit mask without native support
1584   def : Pat<(v8i1 (bitconvert (i8 GR8:$src))),
1585             (COPY_TO_REGCLASS
1586               (KMOVWkr (SUBREG_TO_REG (i32 0), GR8:$src, sub_8bit)),
1587               VK8)>;
1588   def : Pat<(i8 (bitconvert (v8i1 VK8:$src))),
1589             (EXTRACT_SUBREG
1590               (KMOVWrk (COPY_TO_REGCLASS VK8:$src, VK16)),
1591               sub_8bit)>;
1592
1593   def : Pat<(i1 (X86Vextract VK16:$src, (iPTR 0))),
1594             (COPY_TO_REGCLASS VK16:$src, VK1)>;
1595   def : Pat<(i1 (X86Vextract VK8:$src, (iPTR 0))),
1596             (COPY_TO_REGCLASS VK8:$src, VK1)>;
1597 }
1598 let Predicates = [HasBWI] in {
1599   def : Pat<(i1 (X86Vextract VK32:$src, (iPTR 0))),
1600             (COPY_TO_REGCLASS VK32:$src, VK1)>;
1601   def : Pat<(i1 (X86Vextract VK64:$src, (iPTR 0))),
1602             (COPY_TO_REGCLASS VK64:$src, VK1)>;
1603 }
1604
1605 // Mask unary operation
1606 // - KNOT
1607 multiclass avx512_mask_unop<bits<8> opc, string OpcodeStr,
1608                             RegisterClass KRC, SDPatternOperator OpNode,
1609                             Predicate prd> {
1610   let Predicates = [prd] in
1611     def rr : I<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src),
1612                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
1613                [(set KRC:$dst, (OpNode KRC:$src))]>;
1614 }
1615
1616 multiclass avx512_mask_unop_all<bits<8> opc, string OpcodeStr,
1617                                 SDPatternOperator OpNode> {
1618   defm B : avx512_mask_unop<opc, !strconcat(OpcodeStr, "b"), VK8, OpNode,
1619                             HasDQI>, VEX, PD;
1620   defm W : avx512_mask_unop<opc, !strconcat(OpcodeStr, "w"), VK16, OpNode,
1621                             HasAVX512>, VEX, PS;
1622   defm D : avx512_mask_unop<opc, !strconcat(OpcodeStr, "d"), VK32, OpNode,
1623                             HasBWI>, VEX, PD, VEX_W;
1624   defm Q : avx512_mask_unop<opc, !strconcat(OpcodeStr, "q"), VK64, OpNode,
1625                             HasBWI>, VEX, PS, VEX_W;
1626 }
1627
1628 defm KNOT : avx512_mask_unop_all<0x44, "knot", not>;
1629
1630 multiclass avx512_mask_unop_int<string IntName, string InstName> {
1631   let Predicates = [HasAVX512] in
1632     def : Pat<(!cast<Intrinsic>("int_x86_avx512_"##IntName##"_w")
1633                 (i16 GR16:$src)),
1634               (COPY_TO_REGCLASS (!cast<Instruction>(InstName##"Wrr")
1635               (v16i1 (COPY_TO_REGCLASS GR16:$src, VK16))), GR16)>;
1636 }
1637 defm : avx512_mask_unop_int<"knot", "KNOT">;
1638
1639 let Predicates = [HasDQI] in
1640 def : Pat<(xor VK8:$src1, (v8i1 immAllOnesV)), (KNOTBrr VK8:$src1)>;
1641 let Predicates = [HasAVX512] in
1642 def : Pat<(xor VK16:$src1, (v16i1 immAllOnesV)), (KNOTWrr VK16:$src1)>;
1643 let Predicates = [HasBWI] in
1644 def : Pat<(xor VK32:$src1, (v32i1 immAllOnesV)), (KNOTDrr VK32:$src1)>;
1645 let Predicates = [HasBWI] in
1646 def : Pat<(xor VK64:$src1, (v64i1 immAllOnesV)), (KNOTQrr VK64:$src1)>;
1647
1648 // KNL does not support KMOVB, 8-bit mask is promoted to 16-bit
1649 let Predicates = [HasAVX512] in {
1650 def : Pat<(xor VK8:$src1,  (v8i1 immAllOnesV)),
1651           (COPY_TO_REGCLASS (KNOTWrr (COPY_TO_REGCLASS VK8:$src1, VK16)), VK8)>;
1652
1653 def : Pat<(not VK8:$src),
1654           (COPY_TO_REGCLASS
1655             (KNOTWrr (COPY_TO_REGCLASS VK8:$src, VK16)), VK8)>;
1656 }
1657
1658 // Mask binary operation
1659 // - KAND, KANDN, KOR, KXNOR, KXOR
1660 multiclass avx512_mask_binop<bits<8> opc, string OpcodeStr,
1661                            RegisterClass KRC, SDPatternOperator OpNode,
1662                            Predicate prd> {
1663   let Predicates = [prd] in
1664     def rr : I<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src1, KRC:$src2),
1665                !strconcat(OpcodeStr,
1666                           " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1667                [(set KRC:$dst, (OpNode KRC:$src1, KRC:$src2))]>;
1668 }
1669
1670 multiclass avx512_mask_binop_all<bits<8> opc, string OpcodeStr,
1671                                SDPatternOperator OpNode> {
1672   defm B : avx512_mask_binop<opc, !strconcat(OpcodeStr, "b"), VK8, OpNode,
1673                              HasDQI>, VEX_4V, VEX_L, PD;
1674   defm W : avx512_mask_binop<opc, !strconcat(OpcodeStr, "w"), VK16, OpNode,
1675                              HasAVX512>, VEX_4V, VEX_L, PS;
1676   defm D : avx512_mask_binop<opc, !strconcat(OpcodeStr, "d"), VK32, OpNode,
1677                              HasBWI>, VEX_4V, VEX_L, VEX_W, PD;
1678   defm Q : avx512_mask_binop<opc, !strconcat(OpcodeStr, "q"), VK64, OpNode,
1679                              HasBWI>, VEX_4V, VEX_L, VEX_W, PS;
1680 }
1681
1682 def andn : PatFrag<(ops node:$i0, node:$i1), (and (not node:$i0), node:$i1)>;
1683 def xnor : PatFrag<(ops node:$i0, node:$i1), (not (xor node:$i0, node:$i1))>;
1684
1685 let isCommutable = 1 in {
1686   defm KAND  : avx512_mask_binop_all<0x41, "kand",  and>;
1687   defm KOR   : avx512_mask_binop_all<0x45, "kor",   or>;
1688   defm KXNOR : avx512_mask_binop_all<0x46, "kxnor", xnor>;
1689   defm KXOR  : avx512_mask_binop_all<0x47, "kxor",  xor>;
1690 }
1691 let isCommutable = 0 in
1692   defm KANDN : avx512_mask_binop_all<0x42, "kandn", andn>;
1693
1694 def : Pat<(xor VK1:$src1, VK1:$src2),
1695      (COPY_TO_REGCLASS (KXORWrr (COPY_TO_REGCLASS VK1:$src1, VK16),
1696                                 (COPY_TO_REGCLASS VK1:$src2, VK16)), VK1)>;
1697
1698 def : Pat<(or VK1:$src1, VK1:$src2),
1699      (COPY_TO_REGCLASS (KORWrr (COPY_TO_REGCLASS VK1:$src1, VK16),
1700                                (COPY_TO_REGCLASS VK1:$src2, VK16)), VK1)>;
1701
1702 def : Pat<(and VK1:$src1, VK1:$src2),
1703      (COPY_TO_REGCLASS (KANDWrr (COPY_TO_REGCLASS VK1:$src1, VK16),
1704                                 (COPY_TO_REGCLASS VK1:$src2, VK16)), VK1)>;
1705
1706 multiclass avx512_mask_binop_int<string IntName, string InstName> {
1707   let Predicates = [HasAVX512] in
1708     def : Pat<(!cast<Intrinsic>("int_x86_avx512_"##IntName##"_w")
1709                 (i16 GR16:$src1), (i16 GR16:$src2)),
1710               (COPY_TO_REGCLASS (!cast<Instruction>(InstName##"Wrr")
1711               (v16i1 (COPY_TO_REGCLASS GR16:$src1, VK16)),
1712               (v16i1 (COPY_TO_REGCLASS GR16:$src2, VK16))), GR16)>;
1713 }
1714
1715 defm : avx512_mask_binop_int<"kand",  "KAND">;
1716 defm : avx512_mask_binop_int<"kandn", "KANDN">;
1717 defm : avx512_mask_binop_int<"kor",   "KOR">;
1718 defm : avx512_mask_binop_int<"kxnor", "KXNOR">;
1719 defm : avx512_mask_binop_int<"kxor",  "KXOR">;
1720
1721 // With AVX-512, 8-bit mask is promoted to 16-bit mask.
1722 multiclass avx512_binop_pat<SDPatternOperator OpNode, Instruction Inst> {
1723   let Predicates = [HasAVX512] in
1724     def : Pat<(OpNode VK8:$src1, VK8:$src2),
1725               (COPY_TO_REGCLASS
1726                 (Inst (COPY_TO_REGCLASS VK8:$src1, VK16),
1727                       (COPY_TO_REGCLASS VK8:$src2, VK16)), VK8)>;
1728 }
1729
1730 defm : avx512_binop_pat<and,  KANDWrr>;
1731 defm : avx512_binop_pat<andn, KANDNWrr>;
1732 defm : avx512_binop_pat<or,   KORWrr>;
1733 defm : avx512_binop_pat<xnor, KXNORWrr>;
1734 defm : avx512_binop_pat<xor,  KXORWrr>;
1735
1736 // Mask unpacking
1737 multiclass avx512_mask_unpck<bits<8> opc, string OpcodeStr,
1738                            RegisterClass KRC> {
1739   let Predicates = [HasAVX512] in
1740     def rr : I<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src1, KRC:$src2),
1741                !strconcat(OpcodeStr,
1742                           " \t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>;
1743 }
1744
1745 multiclass avx512_mask_unpck_bw<bits<8> opc, string OpcodeStr> {
1746   defm BW : avx512_mask_unpck<opc, !strconcat(OpcodeStr, "bw"), VK16>,
1747                             VEX_4V, VEX_L, PD;
1748 }
1749
1750 defm KUNPCK : avx512_mask_unpck_bw<0x4b, "kunpck">;
1751 def : Pat<(v16i1 (concat_vectors (v8i1 VK8:$src1), (v8i1 VK8:$src2))),
1752           (KUNPCKBWrr (COPY_TO_REGCLASS VK8:$src2, VK16),
1753                   (COPY_TO_REGCLASS VK8:$src1, VK16))>;
1754
1755
1756 multiclass avx512_mask_unpck_int<string IntName, string InstName> {
1757   let Predicates = [HasAVX512] in
1758     def : Pat<(!cast<Intrinsic>("int_x86_avx512_"##IntName##"_bw")
1759                 (i16 GR16:$src1), (i16 GR16:$src2)),
1760               (COPY_TO_REGCLASS (!cast<Instruction>(InstName##"BWrr")
1761               (v16i1 (COPY_TO_REGCLASS GR16:$src1, VK16)),
1762               (v16i1 (COPY_TO_REGCLASS GR16:$src2, VK16))), GR16)>;
1763 }
1764 defm : avx512_mask_unpck_int<"kunpck",  "KUNPCK">;
1765
1766 // Mask bit testing
1767 multiclass avx512_mask_testop<bits<8> opc, string OpcodeStr, RegisterClass KRC,
1768                             SDNode OpNode> {
1769   let Predicates = [HasAVX512], Defs = [EFLAGS] in
1770     def rr : I<opc, MRMSrcReg, (outs), (ins KRC:$src1, KRC:$src2),
1771                !strconcat(OpcodeStr, " \t{$src2, $src1|$src1, $src2}"),
1772                [(set EFLAGS, (OpNode KRC:$src1, KRC:$src2))]>;
1773 }
1774
1775 multiclass avx512_mask_testop_w<bits<8> opc, string OpcodeStr, SDNode OpNode> {
1776   defm W : avx512_mask_testop<opc, !strconcat(OpcodeStr, "w"), VK16, OpNode>,
1777                             VEX, PS;
1778 }
1779
1780 defm KORTEST : avx512_mask_testop_w<0x98, "kortest", X86kortest>;
1781
1782 def : Pat<(X86cmp VK1:$src1, (i1 0)),
1783           (KORTESTWrr (COPY_TO_REGCLASS VK1:$src1, VK16),
1784            (COPY_TO_REGCLASS VK1:$src1, VK16))>;
1785
1786 // Mask shift
1787 multiclass avx512_mask_shiftop<bits<8> opc, string OpcodeStr, RegisterClass KRC,
1788                              SDNode OpNode> {
1789   let Predicates = [HasAVX512] in
1790     def ri : Ii8<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src, i8imm:$imm),
1791                  !strconcat(OpcodeStr,
1792                             " \t{$imm, $src, $dst|$dst, $src, $imm}"),
1793                             [(set KRC:$dst, (OpNode KRC:$src, (i8 imm:$imm)))]>;
1794 }
1795
1796 multiclass avx512_mask_shiftop_w<bits<8> opc1, bits<8> opc2, string OpcodeStr,
1797                                SDNode OpNode> {
1798   defm W : avx512_mask_shiftop<opc1, !strconcat(OpcodeStr, "w"), VK16, OpNode>,
1799                              VEX, TAPD, VEX_W;
1800 }
1801
1802 defm KSHIFTL : avx512_mask_shiftop_w<0x32, 0x33, "kshiftl", X86vshli>;
1803 defm KSHIFTR : avx512_mask_shiftop_w<0x30, 0x31, "kshiftr", X86vsrli>;
1804
1805 // Mask setting all 0s or 1s
1806 multiclass avx512_mask_setop<RegisterClass KRC, ValueType VT, PatFrag Val> {
1807   let Predicates = [HasAVX512] in
1808     let isReMaterializable = 1, isAsCheapAsAMove = 1, isPseudo = 1 in
1809       def #NAME# : I<0, Pseudo, (outs KRC:$dst), (ins), "",
1810                      [(set KRC:$dst, (VT Val))]>;
1811 }
1812
1813 multiclass avx512_mask_setop_w<PatFrag Val> {
1814   defm B : avx512_mask_setop<VK8,   v8i1, Val>;
1815   defm W : avx512_mask_setop<VK16, v16i1, Val>;
1816 }
1817
1818 defm KSET0 : avx512_mask_setop_w<immAllZerosV>;
1819 defm KSET1 : avx512_mask_setop_w<immAllOnesV>;
1820
1821 // With AVX-512 only, 8-bit mask is promoted to 16-bit mask.
1822 let Predicates = [HasAVX512] in {
1823   def : Pat<(v8i1 immAllZerosV), (COPY_TO_REGCLASS (KSET0W), VK8)>;
1824   def : Pat<(v8i1 immAllOnesV),  (COPY_TO_REGCLASS (KSET1W), VK8)>;
1825   def : Pat<(i1 0), (COPY_TO_REGCLASS (KSET0W), VK1)>;
1826   def : Pat<(i1 1), (COPY_TO_REGCLASS (KSET1W), VK1)>;
1827   def : Pat<(i1 -1), (COPY_TO_REGCLASS (KSET1W), VK1)>;
1828 }
1829 def : Pat<(v8i1 (extract_subvector (v16i1 VK16:$src), (iPTR 0))),
1830           (v8i1 (COPY_TO_REGCLASS VK16:$src, VK8))>;
1831
1832 def : Pat<(v16i1 (insert_subvector undef, (v8i1 VK8:$src), (iPTR 0))),
1833           (v16i1 (COPY_TO_REGCLASS VK8:$src, VK16))>;
1834
1835 def : Pat<(v8i1 (extract_subvector (v16i1 VK16:$src), (iPTR 8))),
1836           (v8i1 (COPY_TO_REGCLASS (KSHIFTRWri VK16:$src, (i8 8)), VK8))>;
1837
1838 let Predicates = [HasVLX] in {
1839   def : Pat<(v8i1 (insert_subvector undef, (v4i1 VK4:$src), (iPTR 0))),
1840             (v8i1 (COPY_TO_REGCLASS VK4:$src, VK8))>;
1841   def : Pat<(v8i1 (insert_subvector undef, (v2i1 VK2:$src), (iPTR 0))),
1842             (v8i1 (COPY_TO_REGCLASS VK2:$src, VK8))>;
1843   def : Pat<(v4i1 (extract_subvector (v8i1 VK8:$src), (iPTR 0))),
1844             (v4i1 (COPY_TO_REGCLASS VK8:$src, VK4))>;
1845   def : Pat<(v2i1 (extract_subvector (v8i1 VK8:$src), (iPTR 0))),
1846             (v2i1 (COPY_TO_REGCLASS VK8:$src, VK2))>;
1847 }
1848
1849 def : Pat<(v8i1 (X86vshli VK8:$src, (i8 imm:$imm))),
1850           (v8i1 (COPY_TO_REGCLASS (KSHIFTLWri (COPY_TO_REGCLASS VK8:$src, VK16), (I8Imm $imm)), VK8))>;
1851
1852 def : Pat<(v8i1 (X86vsrli VK8:$src, (i8 imm:$imm))),
1853           (v8i1 (COPY_TO_REGCLASS (KSHIFTRWri (COPY_TO_REGCLASS VK8:$src, VK16), (I8Imm $imm)), VK8))>;
1854 //===----------------------------------------------------------------------===//
1855 // AVX-512 - Aligned and unaligned load and store
1856 //
1857
1858 multiclass avx512_load<bits<8> opc, string OpcodeStr, PatFrag ld_frag,
1859                        RegisterClass KRC, RegisterClass RC,
1860                        ValueType vt, ValueType zvt, X86MemOperand memop,
1861                        Domain d, bit IsReMaterializable = 1> {
1862 let hasSideEffects = 0 in {
1863   def rr : AVX512PI<opc, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
1864                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"), [],
1865                     d>, EVEX;
1866   def rrkz : AVX512PI<opc, MRMSrcReg, (outs RC:$dst), (ins KRC:$mask, RC:$src),
1867                       !strconcat(OpcodeStr, "\t{$src, ${dst} {${mask}} {z}|",
1868                        "${dst} {${mask}} {z}, $src}"), [], d>, EVEX, EVEX_KZ;
1869   }
1870   let canFoldAsLoad = 1, isReMaterializable = IsReMaterializable,
1871       SchedRW = [WriteLoad] in
1872   def rm : AVX512PI<opc, MRMSrcMem, (outs RC:$dst), (ins memop:$src),
1873                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
1874                     [(set RC:$dst, (vt (bitconvert (ld_frag addr:$src))))],
1875                     d>, EVEX;
1876
1877   let AddedComplexity = 20 in {
1878   let Constraints = "$src0 = $dst",  hasSideEffects = 0 in {
1879   let hasSideEffects = 0 in
1880     def rrk : AVX512PI<opc, MRMSrcReg, (outs RC:$dst),
1881                      (ins RC:$src0, KRC:$mask, RC:$src1),
1882                      !strconcat(OpcodeStr, "\t{$src1, ${dst} {${mask}}|",
1883                       "${dst} {${mask}}, $src1}"),
1884                      [(set RC:$dst, (vt (vselect KRC:$mask,
1885                                           (vt RC:$src1),
1886                                           (vt RC:$src0))))],
1887                      d>, EVEX, EVEX_K;
1888   let mayLoad = 1, SchedRW = [WriteLoad] in
1889     def rmk : AVX512PI<opc, MRMSrcMem, (outs RC:$dst),
1890                      (ins RC:$src0, KRC:$mask, memop:$src1),
1891                      !strconcat(OpcodeStr, "\t{$src1, ${dst} {${mask}}|",
1892                       "${dst} {${mask}}, $src1}"),
1893                      [(set RC:$dst, (vt
1894                          (vselect KRC:$mask,
1895                                  (vt (bitconvert (ld_frag addr:$src1))),
1896                                  (vt RC:$src0))))],
1897                      d>, EVEX, EVEX_K;
1898   }
1899   let mayLoad = 1, SchedRW = [WriteLoad] in
1900     def rmkz : AVX512PI<opc, MRMSrcMem, (outs RC:$dst),
1901                       (ins KRC:$mask, memop:$src),
1902                       !strconcat(OpcodeStr, "\t{$src, ${dst} {${mask}} {z}|",
1903                        "${dst} {${mask}} {z}, $src}"),
1904                       [(set RC:$dst, (vt
1905                            (vselect KRC:$mask,
1906                                      (vt (bitconvert (ld_frag addr:$src))),
1907                                      (vt (bitconvert (zvt immAllZerosV))))))],
1908                       d>, EVEX, EVEX_KZ;
1909   }
1910 }
1911
1912 multiclass avx512_load_vl<bits<8> opc, string OpcodeStr, string ld_pat,
1913                           string elty, string elsz, string vsz512,
1914                           string vsz256, string vsz128, Domain d,
1915                           Predicate prd, bit IsReMaterializable = 1> {
1916   let Predicates = [prd] in
1917   defm Z : avx512_load<opc, OpcodeStr,
1918                        !cast<PatFrag>(ld_pat##"v"##vsz512##elty##elsz),
1919                        !cast<RegisterClass>("VK"##vsz512##"WM"), VR512,
1920                        !cast<ValueType>("v"##vsz512##elty##elsz), v16i32,
1921                        !cast<X86MemOperand>(elty##"512mem"), d,
1922                        IsReMaterializable>, EVEX_V512;
1923
1924   let Predicates = [prd, HasVLX] in {
1925     defm Z256 : avx512_load<opc, OpcodeStr,
1926                        !cast<PatFrag>(ld_pat##!if(!eq(elty,"f"),
1927                              "v"##vsz256##elty##elsz, "v4i64")),
1928                        !cast<RegisterClass>("VK"##vsz256##"WM"), VR256X,
1929                        !cast<ValueType>("v"##vsz256##elty##elsz), v8i32,
1930                        !cast<X86MemOperand>(elty##"256mem"), d,
1931                        IsReMaterializable>, EVEX_V256;
1932
1933     defm Z128 : avx512_load<opc, OpcodeStr,
1934                        !cast<PatFrag>(ld_pat##!if(!eq(elty,"f"),
1935                              "v"##vsz128##elty##elsz, "v2i64")),
1936                        !cast<RegisterClass>("VK"##vsz128##"WM"), VR128X,
1937                        !cast<ValueType>("v"##vsz128##elty##elsz), v4i32,
1938                        !cast<X86MemOperand>(elty##"128mem"), d,
1939                        IsReMaterializable>, EVEX_V128;
1940   }
1941 }
1942
1943
1944 multiclass avx512_store<bits<8> opc, string OpcodeStr, PatFrag st_frag,
1945                         ValueType OpVT, RegisterClass KRC, RegisterClass RC,
1946                         X86MemOperand memop, Domain d> {
1947   let isAsmParserOnly = 1, hasSideEffects = 0 in {
1948   def rr_alt : AVX512PI<opc, MRMDestReg, (outs RC:$dst), (ins RC:$src),
1949               !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"), [], d>,
1950               EVEX;
1951   let Constraints = "$src1 = $dst" in
1952   def rrk_alt : AVX512PI<opc, MRMDestReg, (outs  RC:$dst),
1953                                           (ins RC:$src1, KRC:$mask, RC:$src2),
1954               !strconcat(OpcodeStr,
1955               "\t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"), [], d>,
1956               EVEX, EVEX_K;
1957   def rrkz_alt : AVX512PI<opc, MRMDestReg, (outs  RC:$dst),
1958                                            (ins KRC:$mask, RC:$src),
1959               !strconcat(OpcodeStr,
1960               "\t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
1961               [], d>, EVEX, EVEX_KZ;
1962   }
1963   let mayStore = 1 in {
1964   def mr : AVX512PI<opc, MRMDestMem, (outs), (ins memop:$dst, RC:$src),
1965                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
1966                     [(st_frag (OpVT RC:$src), addr:$dst)], d>, EVEX;
1967   def mrk : AVX512PI<opc, MRMDestMem, (outs),
1968                                       (ins memop:$dst, KRC:$mask, RC:$src),
1969               !strconcat(OpcodeStr,
1970               "\t{$src, ${dst} {${mask}}|${dst} {${mask}}, $src}"),
1971                [], d>, EVEX, EVEX_K;
1972   }
1973 }
1974
1975
1976 multiclass avx512_store_vl<bits<8> opc, string OpcodeStr, string st_pat,
1977                            string st_suff_512, string st_suff_256,
1978                            string st_suff_128, string elty, string elsz,
1979                            string vsz512, string vsz256, string vsz128,
1980                            Domain d, Predicate prd> {
1981   let Predicates = [prd] in
1982   defm Z : avx512_store<opc, OpcodeStr, !cast<PatFrag>(st_pat##st_suff_512),
1983                         !cast<ValueType>("v"##vsz512##elty##elsz),
1984                         !cast<RegisterClass>("VK"##vsz512##"WM"), VR512,
1985                         !cast<X86MemOperand>(elty##"512mem"), d>, EVEX_V512;
1986
1987   let Predicates = [prd, HasVLX] in {
1988     defm Z256 : avx512_store<opc, OpcodeStr, !cast<PatFrag>(st_pat##st_suff_256),
1989                              !cast<ValueType>("v"##vsz256##elty##elsz),
1990                              !cast<RegisterClass>("VK"##vsz256##"WM"), VR256X,
1991                              !cast<X86MemOperand>(elty##"256mem"), d>, EVEX_V256;
1992
1993     defm Z128 : avx512_store<opc, OpcodeStr, !cast<PatFrag>(st_pat##st_suff_128),
1994                              !cast<ValueType>("v"##vsz128##elty##elsz),
1995                              !cast<RegisterClass>("VK"##vsz128##"WM"), VR128X,
1996                              !cast<X86MemOperand>(elty##"128mem"), d>, EVEX_V128;
1997   }
1998 }
1999
2000 defm VMOVAPS : avx512_load_vl<0x28, "vmovaps", "alignedload", "f", "32",
2001                               "16", "8", "4", SSEPackedSingle, HasAVX512>,
2002                avx512_store_vl<0x29, "vmovaps", "alignedstore",
2003                                "512", "256", "", "f", "32", "16", "8", "4",
2004                                SSEPackedSingle, HasAVX512>,
2005                               PS, EVEX_CD8<32, CD8VF>;
2006
2007 defm VMOVAPD : avx512_load_vl<0x28, "vmovapd", "alignedload", "f", "64",
2008                               "8", "4", "2", SSEPackedDouble, HasAVX512>,
2009                avx512_store_vl<0x29, "vmovapd", "alignedstore",
2010                                "512", "256", "", "f", "64", "8", "4", "2",
2011                                SSEPackedDouble, HasAVX512>,
2012                               PD, VEX_W, EVEX_CD8<64, CD8VF>;
2013
2014 defm VMOVUPS : avx512_load_vl<0x10, "vmovups", "load", "f", "32",
2015                               "16", "8", "4", SSEPackedSingle, HasAVX512>,
2016                avx512_store_vl<0x11, "vmovups", "store", "", "", "", "f", "32",
2017                               "16", "8", "4", SSEPackedSingle, HasAVX512>,
2018                               PS, EVEX_CD8<32, CD8VF>;
2019
2020 defm VMOVUPD : avx512_load_vl<0x10, "vmovupd", "load", "f", "64",
2021                               "8", "4", "2", SSEPackedDouble, HasAVX512, 0>,
2022                avx512_store_vl<0x11, "vmovupd", "store", "", "", "", "f", "64",
2023                               "8", "4", "2", SSEPackedDouble, HasAVX512>,
2024                              PD, VEX_W, EVEX_CD8<64, CD8VF>;
2025
2026 def: Pat<(v8f64 (int_x86_avx512_mask_loadu_pd_512 addr:$ptr,
2027                 (bc_v8f64 (v16i32 immAllZerosV)), GR8:$mask)),
2028        (VMOVUPDZrmkz (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)), addr:$ptr)>;
2029
2030 def: Pat<(v16f32 (int_x86_avx512_mask_loadu_ps_512 addr:$ptr,
2031                  (bc_v16f32 (v16i32 immAllZerosV)), GR16:$mask)),
2032        (VMOVUPSZrmkz (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)), addr:$ptr)>;
2033
2034 def: Pat<(int_x86_avx512_mask_storeu_ps_512 addr:$ptr, (v16f32 VR512:$src),
2035           GR16:$mask),
2036          (VMOVUPSZmrk addr:$ptr, (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)),
2037             VR512:$src)>;
2038 def: Pat<(int_x86_avx512_mask_storeu_pd_512 addr:$ptr, (v8f64 VR512:$src),
2039           GR8:$mask),
2040          (VMOVUPDZmrk addr:$ptr, (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)),
2041             VR512:$src)>;
2042
2043 defm VMOVDQA32 : avx512_load_vl<0x6F, "vmovdqa32", "alignedload", "i", "32",
2044                                 "16", "8", "4", SSEPackedInt, HasAVX512>,
2045                  avx512_store_vl<0x7F, "vmovdqa32", "alignedstore",
2046                                  "512", "256", "", "i", "32", "16", "8", "4",
2047                                  SSEPackedInt, HasAVX512>,
2048                                 PD, EVEX_CD8<32, CD8VF>;
2049
2050 defm VMOVDQA64 : avx512_load_vl<0x6F, "vmovdqa64", "alignedload", "i", "64",
2051                                 "8", "4", "2", SSEPackedInt, HasAVX512>,
2052                  avx512_store_vl<0x7F, "vmovdqa64", "alignedstore",
2053                                  "512", "256", "", "i", "64", "8", "4", "2",
2054                                  SSEPackedInt, HasAVX512>,
2055                                 PD, VEX_W, EVEX_CD8<64, CD8VF>;
2056
2057 defm VMOVDQU8 : avx512_load_vl<0x6F, "vmovdqu8", "load", "i", "8",
2058                                "64", "32", "16", SSEPackedInt, HasBWI>,
2059                  avx512_store_vl<0x7F, "vmovdqu8", "store", "", "", "",
2060                                  "i", "8", "64", "32", "16", SSEPackedInt,
2061                                  HasBWI>, XD, EVEX_CD8<8, CD8VF>;
2062
2063 defm VMOVDQU16 : avx512_load_vl<0x6F, "vmovdqu16", "load", "i", "16",
2064                                 "32", "16", "8", SSEPackedInt, HasBWI>,
2065                  avx512_store_vl<0x7F, "vmovdqu16", "store", "", "", "",
2066                                  "i", "16", "32", "16", "8", SSEPackedInt,
2067                                  HasBWI>, XD, VEX_W, EVEX_CD8<16, CD8VF>;
2068
2069 defm VMOVDQU32 : avx512_load_vl<0x6F, "vmovdqu32", "load", "i", "32",
2070                                 "16", "8", "4", SSEPackedInt, HasAVX512>,
2071                  avx512_store_vl<0x7F, "vmovdqu32", "store", "", "", "",
2072                                  "i", "32", "16", "8", "4", SSEPackedInt,
2073                                  HasAVX512>, XS, EVEX_CD8<32, CD8VF>;
2074
2075 defm VMOVDQU64 : avx512_load_vl<0x6F, "vmovdqu64", "load", "i", "64",
2076                                 "8", "4", "2", SSEPackedInt, HasAVX512>,
2077                  avx512_store_vl<0x7F, "vmovdqu64", "store", "", "", "",
2078                                  "i", "64", "8", "4", "2", SSEPackedInt,
2079                                  HasAVX512>, XS, VEX_W, EVEX_CD8<64, CD8VF>;
2080
2081 def: Pat<(v16i32 (int_x86_avx512_mask_loadu_d_512 addr:$ptr,
2082                  (v16i32 immAllZerosV), GR16:$mask)),
2083        (VMOVDQU32Zrmkz (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)), addr:$ptr)>;
2084
2085 def: Pat<(v8i64 (int_x86_avx512_mask_loadu_q_512 addr:$ptr,
2086                 (bc_v8i64 (v16i32 immAllZerosV)), GR8:$mask)),
2087        (VMOVDQU64Zrmkz (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)), addr:$ptr)>;
2088
2089 def: Pat<(int_x86_avx512_mask_storeu_d_512 addr:$ptr, (v16i32 VR512:$src),
2090             GR16:$mask),
2091          (VMOVDQU32Zmrk addr:$ptr, (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)),
2092             VR512:$src)>;
2093 def: Pat<(int_x86_avx512_mask_storeu_q_512 addr:$ptr, (v8i64 VR512:$src),
2094             GR8:$mask),
2095          (VMOVDQU64Zmrk addr:$ptr, (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)),
2096             VR512:$src)>;
2097
2098 let AddedComplexity = 20 in {
2099 def : Pat<(v8i64 (vselect VK8WM:$mask, (v8i64 VR512:$src),
2100                           (bc_v8i64 (v16i32 immAllZerosV)))),
2101                   (VMOVDQU64Zrrkz VK8WM:$mask, VR512:$src)>;
2102
2103 def : Pat<(v8i64 (vselect VK8WM:$mask, (bc_v8i64 (v16i32 immAllZerosV)),
2104                           (v8i64 VR512:$src))),
2105    (VMOVDQU64Zrrkz (COPY_TO_REGCLASS (KNOTWrr (COPY_TO_REGCLASS VK8:$mask, VK16)),
2106                                               VK8), VR512:$src)>;
2107
2108 def : Pat<(v16i32 (vselect VK16WM:$mask, (v16i32 VR512:$src),
2109                            (v16i32 immAllZerosV))),
2110                   (VMOVDQU32Zrrkz VK16WM:$mask, VR512:$src)>;
2111
2112 def : Pat<(v16i32 (vselect VK16WM:$mask, (v16i32 immAllZerosV),
2113                            (v16i32 VR512:$src))),
2114                   (VMOVDQU32Zrrkz (KNOTWrr VK16WM:$mask), VR512:$src)>;
2115 }
2116
2117 // Move Int Doubleword to Packed Double Int
2118 //
2119 def VMOVDI2PDIZrr : AVX512BI<0x6E, MRMSrcReg, (outs VR128X:$dst), (ins GR32:$src),
2120                       "vmovd\t{$src, $dst|$dst, $src}",
2121                       [(set VR128X:$dst,
2122                         (v4i32 (scalar_to_vector GR32:$src)))], IIC_SSE_MOVDQ>,
2123                         EVEX, VEX_LIG;
2124 def VMOVDI2PDIZrm : AVX512BI<0x6E, MRMSrcMem, (outs VR128X:$dst), (ins i32mem:$src),
2125                       "vmovd\t{$src, $dst|$dst, $src}",
2126                       [(set VR128X:$dst,
2127                         (v4i32 (scalar_to_vector (loadi32 addr:$src))))],
2128                         IIC_SSE_MOVDQ>, EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2129 def VMOV64toPQIZrr : AVX512BI<0x6E, MRMSrcReg, (outs VR128X:$dst), (ins GR64:$src),
2130                       "vmovq\t{$src, $dst|$dst, $src}",
2131                         [(set VR128X:$dst,
2132                           (v2i64 (scalar_to_vector GR64:$src)))],
2133                           IIC_SSE_MOVDQ>, EVEX, VEX_W, VEX_LIG;
2134 let isCodeGenOnly = 1 in {
2135 def VMOV64toSDZrr : AVX512BI<0x6E, MRMSrcReg, (outs FR64:$dst), (ins GR64:$src),
2136                        "vmovq\t{$src, $dst|$dst, $src}",
2137                        [(set FR64:$dst, (bitconvert GR64:$src))],
2138                        IIC_SSE_MOVDQ>, EVEX, VEX_W, Sched<[WriteMove]>;
2139 def VMOVSDto64Zrr : AVX512BI<0x7E, MRMDestReg, (outs GR64:$dst), (ins FR64:$src),
2140                          "vmovq\t{$src, $dst|$dst, $src}",
2141                          [(set GR64:$dst, (bitconvert FR64:$src))],
2142                          IIC_SSE_MOVDQ>, EVEX, VEX_W, Sched<[WriteMove]>;
2143 }
2144 def VMOVSDto64Zmr : AVX512BI<0x7E, MRMDestMem, (outs), (ins i64mem:$dst, FR64:$src),
2145                          "vmovq\t{$src, $dst|$dst, $src}",
2146                          [(store (i64 (bitconvert FR64:$src)), addr:$dst)],
2147                          IIC_SSE_MOVDQ>, EVEX, VEX_W, Sched<[WriteStore]>,
2148                          EVEX_CD8<64, CD8VT1>;
2149
2150 // Move Int Doubleword to Single Scalar
2151 //
2152 let isCodeGenOnly = 1 in {
2153 def VMOVDI2SSZrr  : AVX512BI<0x6E, MRMSrcReg, (outs FR32X:$dst), (ins GR32:$src),
2154                       "vmovd\t{$src, $dst|$dst, $src}",
2155                       [(set FR32X:$dst, (bitconvert GR32:$src))],
2156                       IIC_SSE_MOVDQ>, EVEX, VEX_LIG;
2157
2158 def VMOVDI2SSZrm  : AVX512BI<0x6E, MRMSrcMem, (outs FR32X:$dst), (ins i32mem:$src),
2159                       "vmovd\t{$src, $dst|$dst, $src}",
2160                       [(set FR32X:$dst, (bitconvert (loadi32 addr:$src)))],
2161                       IIC_SSE_MOVDQ>, EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2162 }
2163
2164 // Move doubleword from xmm register to r/m32
2165 //
2166 def VMOVPDI2DIZrr  : AVX512BI<0x7E, MRMDestReg, (outs GR32:$dst), (ins VR128X:$src),
2167                        "vmovd\t{$src, $dst|$dst, $src}",
2168                        [(set GR32:$dst, (vector_extract (v4i32 VR128X:$src),
2169                                         (iPTR 0)))], IIC_SSE_MOVD_ToGP>,
2170                        EVEX, VEX_LIG;
2171 def VMOVPDI2DIZmr  : AVX512BI<0x7E, MRMDestMem, (outs),
2172                        (ins i32mem:$dst, VR128X:$src),
2173                        "vmovd\t{$src, $dst|$dst, $src}",
2174                        [(store (i32 (vector_extract (v4i32 VR128X:$src),
2175                                      (iPTR 0))), addr:$dst)], IIC_SSE_MOVDQ>,
2176                        EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2177
2178 // Move quadword from xmm1 register to r/m64
2179 //
2180 def VMOVPQIto64Zrr : I<0x7E, MRMDestReg, (outs GR64:$dst), (ins VR128X:$src),
2181                       "vmovq\t{$src, $dst|$dst, $src}",
2182                       [(set GR64:$dst, (extractelt (v2i64 VR128X:$src),
2183                                                    (iPTR 0)))],
2184                       IIC_SSE_MOVD_ToGP>, PD, EVEX, VEX_LIG, VEX_W,
2185                       Requires<[HasAVX512, In64BitMode]>;
2186
2187 def VMOVPQIto64Zmr : I<0xD6, MRMDestMem, (outs),
2188                        (ins i64mem:$dst, VR128X:$src),
2189                        "vmovq\t{$src, $dst|$dst, $src}",
2190                        [(store (extractelt (v2i64 VR128X:$src), (iPTR 0)),
2191                                addr:$dst)], IIC_SSE_MOVDQ>,
2192                        EVEX, PD, VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>,
2193                        Sched<[WriteStore]>, Requires<[HasAVX512, In64BitMode]>;
2194
2195 // Move Scalar Single to Double Int
2196 //
2197 let isCodeGenOnly = 1 in {
2198 def VMOVSS2DIZrr  : AVX512BI<0x7E, MRMDestReg, (outs GR32:$dst),
2199                       (ins FR32X:$src),
2200                       "vmovd\t{$src, $dst|$dst, $src}",
2201                       [(set GR32:$dst, (bitconvert FR32X:$src))],
2202                       IIC_SSE_MOVD_ToGP>, EVEX, VEX_LIG;
2203 def VMOVSS2DIZmr  : AVX512BI<0x7E, MRMDestMem, (outs),
2204                       (ins i32mem:$dst, FR32X:$src),
2205                       "vmovd\t{$src, $dst|$dst, $src}",
2206                       [(store (i32 (bitconvert FR32X:$src)), addr:$dst)],
2207                       IIC_SSE_MOVDQ>, EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2208 }
2209
2210 // Move Quadword Int to Packed Quadword Int
2211 //
2212 def VMOVQI2PQIZrm : AVX512BI<0x6E, MRMSrcMem, (outs VR128X:$dst),
2213                       (ins i64mem:$src),
2214                       "vmovq\t{$src, $dst|$dst, $src}",
2215                       [(set VR128X:$dst,
2216                         (v2i64 (scalar_to_vector (loadi64 addr:$src))))]>,
2217                       EVEX, VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
2218
2219 //===----------------------------------------------------------------------===//
2220 // AVX-512  MOVSS, MOVSD
2221 //===----------------------------------------------------------------------===//
2222
2223 multiclass avx512_move_scalar <string asm, RegisterClass RC,
2224                               SDNode OpNode, ValueType vt,
2225                               X86MemOperand x86memop, PatFrag mem_pat> {
2226   let hasSideEffects = 0 in {
2227   def rr : SI<0x10, MRMSrcReg, (outs VR128X:$dst), (ins VR128X:$src1, RC:$src2),
2228               !strconcat(asm, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2229               [(set VR128X:$dst, (vt (OpNode VR128X:$src1,
2230                                       (scalar_to_vector RC:$src2))))],
2231               IIC_SSE_MOV_S_RR>, EVEX_4V, VEX_LIG;
2232   let Constraints = "$src1 = $dst" in
2233   def rrk : SI<0x10, MRMSrcReg, (outs VR128X:$dst),
2234               (ins VR128X:$src1, VK1WM:$mask, RC:$src2, RC:$src3),
2235               !strconcat(asm,
2236                 " \t{$src3, $src2, $dst {${mask}}|$dst {${mask}}, $src2, $src3}"),
2237               [], IIC_SSE_MOV_S_RR>, EVEX_4V, VEX_LIG, EVEX_K;
2238   def rm : SI<0x10, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
2239               !strconcat(asm, " \t{$src, $dst|$dst, $src}"),
2240               [(set RC:$dst, (mem_pat addr:$src))], IIC_SSE_MOV_S_RM>,
2241               EVEX, VEX_LIG;
2242   let mayStore = 1 in {
2243   def mr: SI<0x11, MRMDestMem, (outs), (ins x86memop:$dst, RC:$src),
2244              !strconcat(asm, " \t{$src, $dst|$dst, $src}"),
2245              [(store RC:$src, addr:$dst)], IIC_SSE_MOV_S_MR>,
2246              EVEX, VEX_LIG;
2247   def mrk: SI<0x11, MRMDestMem, (outs), (ins x86memop:$dst, VK1WM:$mask, RC:$src),
2248              !strconcat(asm, " \t{$src, $dst {${mask}}|$dst {${mask}}, $src}"),
2249              [], IIC_SSE_MOV_S_MR>,
2250              EVEX, VEX_LIG, EVEX_K;
2251   } // mayStore
2252   } //hasSideEffects = 0
2253 }
2254
2255 let ExeDomain = SSEPackedSingle in
2256 defm VMOVSSZ : avx512_move_scalar<"movss", FR32X, X86Movss, v4f32, f32mem,
2257                                  loadf32>, XS, EVEX_CD8<32, CD8VT1>;
2258
2259 let ExeDomain = SSEPackedDouble in
2260 defm VMOVSDZ : avx512_move_scalar<"movsd", FR64X, X86Movsd, v2f64, f64mem,
2261                                  loadf64>, XD, VEX_W, EVEX_CD8<64, CD8VT1>;
2262
2263 def : Pat<(f32 (X86select VK1WM:$mask, (f32 FR32X:$src1), (f32 FR32X:$src2))),
2264           (COPY_TO_REGCLASS (VMOVSSZrrk (COPY_TO_REGCLASS FR32X:$src2, VR128X),
2265            VK1WM:$mask, (f32 (IMPLICIT_DEF)), FR32X:$src1), FR32X)>;
2266
2267 def : Pat<(f64 (X86select VK1WM:$mask, (f64 FR64X:$src1), (f64 FR64X:$src2))),
2268           (COPY_TO_REGCLASS (VMOVSDZrrk (COPY_TO_REGCLASS FR64X:$src2, VR128X),
2269            VK1WM:$mask, (f64 (IMPLICIT_DEF)), FR64X:$src1), FR64X)>;
2270
2271 def : Pat<(int_x86_avx512_mask_store_ss addr:$dst, VR128X:$src, GR8:$mask),
2272           (VMOVSSZmrk addr:$dst, (i1 (COPY_TO_REGCLASS GR8:$mask, VK1WM)),
2273            (COPY_TO_REGCLASS VR128X:$src, FR32X))>;
2274
2275 // For the disassembler
2276 let isCodeGenOnly = 1, ForceDisassemble = 1, hasSideEffects = 0 in {
2277   def VMOVSSZrr_REV : SI<0x11, MRMDestReg, (outs VR128X:$dst),
2278                         (ins VR128X:$src1, FR32X:$src2),
2279                         "movss\t{$src2, $src1, $dst|$dst, $src1, $src2}", [],
2280                         IIC_SSE_MOV_S_RR>,
2281                         XS, EVEX_4V, VEX_LIG;
2282   def VMOVSDZrr_REV : SI<0x11, MRMDestReg, (outs VR128X:$dst),
2283                         (ins VR128X:$src1, FR64X:$src2),
2284                         "movsd\t{$src2, $src1, $dst|$dst, $src1, $src2}", [],
2285                         IIC_SSE_MOV_S_RR>,
2286                         XD, EVEX_4V, VEX_LIG, VEX_W;
2287 }
2288
2289 let Predicates = [HasAVX512] in {
2290   let AddedComplexity = 15 in {
2291   // Move scalar to XMM zero-extended, zeroing a VR128X then do a
2292   // MOVS{S,D} to the lower bits.
2293   def : Pat<(v4f32 (X86vzmovl (v4f32 (scalar_to_vector FR32X:$src)))),
2294             (VMOVSSZrr (v4f32 (V_SET0)), FR32X:$src)>;
2295   def : Pat<(v4f32 (X86vzmovl (v4f32 VR128X:$src))),
2296             (VMOVSSZrr (v4f32 (V_SET0)), (COPY_TO_REGCLASS VR128X:$src, FR32X))>;
2297   def : Pat<(v4i32 (X86vzmovl (v4i32 VR128X:$src))),
2298             (VMOVSSZrr (v4i32 (V_SET0)), (COPY_TO_REGCLASS VR128X:$src, FR32X))>;
2299   def : Pat<(v2f64 (X86vzmovl (v2f64 (scalar_to_vector FR64X:$src)))),
2300             (VMOVSDZrr (v2f64 (V_SET0)), FR64X:$src)>;
2301
2302   // Move low f32 and clear high bits.
2303   def : Pat<(v8f32 (X86vzmovl (v8f32 VR256X:$src))),
2304             (SUBREG_TO_REG (i32 0),
2305              (VMOVSSZrr (v4f32 (V_SET0)),
2306               (EXTRACT_SUBREG (v8f32 VR256X:$src), sub_xmm)), sub_xmm)>;
2307   def : Pat<(v8i32 (X86vzmovl (v8i32 VR256X:$src))),
2308             (SUBREG_TO_REG (i32 0),
2309              (VMOVSSZrr (v4i32 (V_SET0)),
2310                        (EXTRACT_SUBREG (v8i32 VR256X:$src), sub_xmm)), sub_xmm)>;
2311   }
2312
2313   let AddedComplexity = 20 in {
2314   // MOVSSrm zeros the high parts of the register; represent this
2315   // with SUBREG_TO_REG. The AVX versions also write: DST[255:128] <- 0
2316   def : Pat<(v4f32 (X86vzmovl (v4f32 (scalar_to_vector (loadf32 addr:$src))))),
2317             (COPY_TO_REGCLASS (VMOVSSZrm addr:$src), VR128X)>;
2318   def : Pat<(v4f32 (scalar_to_vector (loadf32 addr:$src))),
2319             (COPY_TO_REGCLASS (VMOVSSZrm addr:$src), VR128X)>;
2320   def : Pat<(v4f32 (X86vzmovl (loadv4f32 addr:$src))),
2321             (COPY_TO_REGCLASS (VMOVSSZrm addr:$src), VR128X)>;
2322
2323   // MOVSDrm zeros the high parts of the register; represent this
2324   // with SUBREG_TO_REG. The AVX versions also write: DST[255:128] <- 0
2325   def : Pat<(v2f64 (X86vzmovl (v2f64 (scalar_to_vector (loadf64 addr:$src))))),
2326             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
2327   def : Pat<(v2f64 (scalar_to_vector (loadf64 addr:$src))),
2328             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
2329   def : Pat<(v2f64 (X86vzmovl (loadv2f64 addr:$src))),
2330             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
2331   def : Pat<(v2f64 (X86vzmovl (bc_v2f64 (loadv4f32 addr:$src)))),
2332             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
2333   def : Pat<(v2f64 (X86vzload addr:$src)),
2334             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
2335
2336   // Represent the same patterns above but in the form they appear for
2337   // 256-bit types
2338   def : Pat<(v8i32 (X86vzmovl (insert_subvector undef,
2339                    (v4i32 (scalar_to_vector (loadi32 addr:$src))), (iPTR 0)))),
2340             (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrm addr:$src), sub_xmm)>;
2341   def : Pat<(v8f32 (X86vzmovl (insert_subvector undef,
2342                    (v4f32 (scalar_to_vector (loadf32 addr:$src))), (iPTR 0)))),
2343             (SUBREG_TO_REG (i32 0), (VMOVSSZrm addr:$src), sub_xmm)>;
2344   def : Pat<(v4f64 (X86vzmovl (insert_subvector undef,
2345                    (v2f64 (scalar_to_vector (loadf64 addr:$src))), (iPTR 0)))),
2346             (SUBREG_TO_REG (i32 0), (VMOVSDZrm addr:$src), sub_xmm)>;
2347   }
2348   def : Pat<(v8f32 (X86vzmovl (insert_subvector undef,
2349                    (v4f32 (scalar_to_vector FR32X:$src)), (iPTR 0)))),
2350             (SUBREG_TO_REG (i32 0), (v4f32 (VMOVSSZrr (v4f32 (V_SET0)),
2351                                             FR32X:$src)), sub_xmm)>;
2352   def : Pat<(v4f64 (X86vzmovl (insert_subvector undef,
2353                    (v2f64 (scalar_to_vector FR64X:$src)), (iPTR 0)))),
2354             (SUBREG_TO_REG (i64 0), (v2f64 (VMOVSDZrr (v2f64 (V_SET0)),
2355                                      FR64X:$src)), sub_xmm)>;
2356   def : Pat<(v4i64 (X86vzmovl (insert_subvector undef,
2357                    (v2i64 (scalar_to_vector (loadi64 addr:$src))), (iPTR 0)))),
2358             (SUBREG_TO_REG (i64 0), (VMOVQI2PQIZrm addr:$src), sub_xmm)>;
2359
2360   // Move low f64 and clear high bits.
2361   def : Pat<(v4f64 (X86vzmovl (v4f64 VR256X:$src))),
2362             (SUBREG_TO_REG (i32 0),
2363              (VMOVSDZrr (v2f64 (V_SET0)),
2364                        (EXTRACT_SUBREG (v4f64 VR256X:$src), sub_xmm)), sub_xmm)>;
2365
2366   def : Pat<(v4i64 (X86vzmovl (v4i64 VR256X:$src))),
2367             (SUBREG_TO_REG (i32 0), (VMOVSDZrr (v2i64 (V_SET0)),
2368                        (EXTRACT_SUBREG (v4i64 VR256X:$src), sub_xmm)), sub_xmm)>;
2369
2370   // Extract and store.
2371   def : Pat<(store (f32 (vector_extract (v4f32 VR128X:$src), (iPTR 0))),
2372                    addr:$dst),
2373             (VMOVSSZmr addr:$dst, (COPY_TO_REGCLASS (v4f32 VR128X:$src), FR32X))>;
2374   def : Pat<(store (f64 (vector_extract (v2f64 VR128X:$src), (iPTR 0))),
2375                    addr:$dst),
2376             (VMOVSDZmr addr:$dst, (COPY_TO_REGCLASS (v2f64 VR128X:$src), FR64X))>;
2377
2378   // Shuffle with VMOVSS
2379   def : Pat<(v4i32 (X86Movss VR128X:$src1, VR128X:$src2)),
2380             (VMOVSSZrr (v4i32 VR128X:$src1),
2381                       (COPY_TO_REGCLASS (v4i32 VR128X:$src2), FR32X))>;
2382   def : Pat<(v4f32 (X86Movss VR128X:$src1, VR128X:$src2)),
2383             (VMOVSSZrr (v4f32 VR128X:$src1),
2384                       (COPY_TO_REGCLASS (v4f32 VR128X:$src2), FR32X))>;
2385
2386   // 256-bit variants
2387   def : Pat<(v8i32 (X86Movss VR256X:$src1, VR256X:$src2)),
2388             (SUBREG_TO_REG (i32 0),
2389               (VMOVSSZrr (EXTRACT_SUBREG (v8i32 VR256X:$src1), sub_xmm),
2390                         (EXTRACT_SUBREG (v8i32 VR256X:$src2), sub_xmm)),
2391               sub_xmm)>;
2392   def : Pat<(v8f32 (X86Movss VR256X:$src1, VR256X:$src2)),
2393             (SUBREG_TO_REG (i32 0),
2394               (VMOVSSZrr (EXTRACT_SUBREG (v8f32 VR256X:$src1), sub_xmm),
2395                         (EXTRACT_SUBREG (v8f32 VR256X:$src2), sub_xmm)),
2396               sub_xmm)>;
2397
2398   // Shuffle with VMOVSD
2399   def : Pat<(v2i64 (X86Movsd VR128X:$src1, VR128X:$src2)),
2400             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2401   def : Pat<(v2f64 (X86Movsd VR128X:$src1, VR128X:$src2)),
2402             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2403   def : Pat<(v4f32 (X86Movsd VR128X:$src1, VR128X:$src2)),
2404             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2405   def : Pat<(v4i32 (X86Movsd VR128X:$src1, VR128X:$src2)),
2406             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2407
2408   // 256-bit variants
2409   def : Pat<(v4i64 (X86Movsd VR256X:$src1, VR256X:$src2)),
2410             (SUBREG_TO_REG (i32 0),
2411               (VMOVSDZrr (EXTRACT_SUBREG (v4i64 VR256X:$src1), sub_xmm),
2412                         (EXTRACT_SUBREG (v4i64 VR256X:$src2), sub_xmm)),
2413               sub_xmm)>;
2414   def : Pat<(v4f64 (X86Movsd VR256X:$src1, VR256X:$src2)),
2415             (SUBREG_TO_REG (i32 0),
2416               (VMOVSDZrr (EXTRACT_SUBREG (v4f64 VR256X:$src1), sub_xmm),
2417                         (EXTRACT_SUBREG (v4f64 VR256X:$src2), sub_xmm)),
2418               sub_xmm)>;
2419
2420   def : Pat<(v2f64 (X86Movlpd VR128X:$src1, VR128X:$src2)),
2421             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2422   def : Pat<(v2i64 (X86Movlpd VR128X:$src1, VR128X:$src2)),
2423             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2424   def : Pat<(v4f32 (X86Movlps VR128X:$src1, VR128X:$src2)),
2425             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2426   def : Pat<(v4i32 (X86Movlps VR128X:$src1, VR128X:$src2)),
2427             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
2428 }
2429
2430 let AddedComplexity = 15 in
2431 def VMOVZPQILo2PQIZrr : AVX512XSI<0x7E, MRMSrcReg, (outs VR128X:$dst),
2432                                 (ins VR128X:$src),
2433                                 "vmovq\t{$src, $dst|$dst, $src}",
2434                                 [(set VR128X:$dst, (v2i64 (X86vzmovl
2435                                                    (v2i64 VR128X:$src))))],
2436                                 IIC_SSE_MOVQ_RR>, EVEX, VEX_W;
2437
2438 let AddedComplexity = 20 in
2439 def VMOVZPQILo2PQIZrm : AVX512XSI<0x7E, MRMSrcMem, (outs VR128X:$dst),
2440                                  (ins i128mem:$src),
2441                                  "vmovq\t{$src, $dst|$dst, $src}",
2442                                  [(set VR128X:$dst, (v2i64 (X86vzmovl
2443                                                      (loadv2i64 addr:$src))))],
2444                                  IIC_SSE_MOVDQ>, EVEX, VEX_W,
2445                                  EVEX_CD8<8, CD8VT8>;
2446
2447 let Predicates = [HasAVX512] in {
2448   // AVX 128-bit movd/movq instruction write zeros in the high 128-bit part.
2449   let AddedComplexity = 20 in {
2450     def : Pat<(v4i32 (X86vzmovl (v4i32 (scalar_to_vector (loadi32 addr:$src))))),
2451               (VMOVDI2PDIZrm addr:$src)>;
2452     def : Pat<(v2i64 (X86vzmovl (v2i64 (scalar_to_vector GR64:$src)))),
2453               (VMOV64toPQIZrr GR64:$src)>;
2454     def : Pat<(v4i32 (X86vzmovl (v4i32 (scalar_to_vector GR32:$src)))),
2455               (VMOVDI2PDIZrr GR32:$src)>;
2456
2457     def : Pat<(v4i32 (X86vzmovl (bc_v4i32 (loadv4f32 addr:$src)))),
2458               (VMOVDI2PDIZrm addr:$src)>;
2459     def : Pat<(v4i32 (X86vzmovl (bc_v4i32 (loadv2i64 addr:$src)))),
2460               (VMOVDI2PDIZrm addr:$src)>;
2461     def : Pat<(v2i64 (X86vzmovl (loadv2i64 addr:$src))),
2462             (VMOVZPQILo2PQIZrm addr:$src)>;
2463     def : Pat<(v2f64 (X86vzmovl (v2f64 VR128X:$src))),
2464             (VMOVZPQILo2PQIZrr VR128X:$src)>;
2465     def : Pat<(v2i64 (X86vzload addr:$src)),
2466             (VMOVZPQILo2PQIZrm addr:$src)>;
2467   }
2468
2469   // Use regular 128-bit instructions to match 256-bit scalar_to_vec+zext.
2470   def : Pat<(v8i32 (X86vzmovl (insert_subvector undef,
2471                                (v4i32 (scalar_to_vector GR32:$src)),(iPTR 0)))),
2472             (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrr GR32:$src), sub_xmm)>;
2473   def : Pat<(v4i64 (X86vzmovl (insert_subvector undef,
2474                                (v2i64 (scalar_to_vector GR64:$src)),(iPTR 0)))),
2475             (SUBREG_TO_REG (i64 0), (VMOV64toPQIZrr GR64:$src), sub_xmm)>;
2476 }
2477
2478 def : Pat<(v16i32 (X86Vinsert (v16i32 immAllZerosV), GR32:$src2, (iPTR 0))),
2479         (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrr GR32:$src2), sub_xmm)>;
2480
2481 def : Pat<(v8i64 (X86Vinsert (bc_v8i64 (v16i32 immAllZerosV)), GR64:$src2, (iPTR 0))),
2482         (SUBREG_TO_REG (i32 0), (VMOV64toPQIZrr GR64:$src2), sub_xmm)>;
2483
2484 def : Pat<(v16i32 (X86Vinsert undef, GR32:$src2, (iPTR 0))),
2485         (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrr GR32:$src2), sub_xmm)>;
2486
2487 def : Pat<(v8i64 (X86Vinsert undef, GR64:$src2, (iPTR 0))),
2488         (SUBREG_TO_REG (i32 0), (VMOV64toPQIZrr GR64:$src2), sub_xmm)>;
2489
2490 //===----------------------------------------------------------------------===//
2491 // AVX-512 - Non-temporals
2492 //===----------------------------------------------------------------------===//
2493 let SchedRW = [WriteLoad] in {
2494   def VMOVNTDQAZrm : AVX512PI<0x2A, MRMSrcMem, (outs VR512:$dst),
2495                         (ins i512mem:$src), "vmovntdqa\t{$src, $dst|$dst, $src}",
2496                         [(set VR512:$dst, (int_x86_avx512_movntdqa addr:$src))],
2497                         SSEPackedInt>, EVEX, T8PD, EVEX_V512,
2498                         EVEX_CD8<64, CD8VF>;
2499
2500   let Predicates = [HasAVX512, HasVLX] in {
2501     def VMOVNTDQAZ256rm : AVX512PI<0x2A, MRMSrcMem, (outs VR256X:$dst),
2502                              (ins i256mem:$src),
2503                              "vmovntdqa\t{$src, $dst|$dst, $src}", [],
2504                              SSEPackedInt>, EVEX, T8PD, EVEX_V256,
2505                              EVEX_CD8<64, CD8VF>;
2506
2507     def VMOVNTDQAZ128rm : AVX512PI<0x2A, MRMSrcMem, (outs VR128X:$dst),
2508                              (ins i128mem:$src),
2509                              "vmovntdqa\t{$src, $dst|$dst, $src}", [],
2510                              SSEPackedInt>, EVEX, T8PD, EVEX_V128,
2511                              EVEX_CD8<64, CD8VF>;
2512   }
2513 }
2514
2515 multiclass avx512_movnt<bits<8> opc, string OpcodeStr, PatFrag st_frag,
2516                         ValueType OpVT, RegisterClass RC, X86MemOperand memop,
2517                         Domain d, InstrItinClass itin = IIC_SSE_MOVNT> {
2518   let SchedRW = [WriteStore], mayStore = 1,
2519       AddedComplexity = 400 in
2520   def mr : AVX512PI<opc, MRMDestMem, (outs), (ins memop:$dst, RC:$src),
2521                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
2522                     [(st_frag (OpVT RC:$src), addr:$dst)], d, itin>, EVEX;
2523 }
2524
2525 multiclass avx512_movnt_vl<bits<8> opc, string OpcodeStr, PatFrag st_frag,
2526                            string elty, string elsz, string vsz512,
2527                            string vsz256, string vsz128, Domain d,
2528                            Predicate prd, InstrItinClass itin = IIC_SSE_MOVNT> {
2529   let Predicates = [prd] in
2530   defm Z : avx512_movnt<opc, OpcodeStr, st_frag,
2531                         !cast<ValueType>("v"##vsz512##elty##elsz), VR512,
2532                         !cast<X86MemOperand>(elty##"512mem"), d, itin>,
2533                         EVEX_V512;
2534
2535   let Predicates = [prd, HasVLX] in {
2536     defm Z256 : avx512_movnt<opc, OpcodeStr, st_frag,
2537                              !cast<ValueType>("v"##vsz256##elty##elsz), VR256X,
2538                              !cast<X86MemOperand>(elty##"256mem"), d, itin>,
2539                              EVEX_V256;
2540
2541     defm Z128 : avx512_movnt<opc, OpcodeStr, st_frag,
2542                              !cast<ValueType>("v"##vsz128##elty##elsz), VR128X,
2543                              !cast<X86MemOperand>(elty##"128mem"), d, itin>,
2544                              EVEX_V128;
2545   }
2546 }
2547
2548 defm VMOVNTDQ : avx512_movnt_vl<0xE7, "vmovntdq", alignednontemporalstore,
2549                                 "i", "64", "8", "4", "2", SSEPackedInt,
2550                                 HasAVX512>, PD, EVEX_CD8<64, CD8VF>;
2551
2552 defm VMOVNTPD : avx512_movnt_vl<0x2B, "vmovntpd", alignednontemporalstore,
2553                                 "f", "64", "8", "4", "2", SSEPackedDouble,
2554                                 HasAVX512>, PD, VEX_W, EVEX_CD8<64, CD8VF>;
2555
2556 defm VMOVNTPS : avx512_movnt_vl<0x2B, "vmovntps", alignednontemporalstore,
2557                                 "f", "32", "16", "8", "4", SSEPackedSingle,
2558                                 HasAVX512>, PS, EVEX_CD8<32, CD8VF>;
2559
2560 //===----------------------------------------------------------------------===//
2561 // AVX-512 - Integer arithmetic
2562 //
2563 multiclass avx512_binop_rm<bits<8> opc, string OpcodeStr, SDNode OpNode,
2564                            X86VectorVTInfo _, OpndItins itins,
2565                            bit IsCommutable = 0> {
2566   defm rr : AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
2567                     (ins _.RC:$src1, _.RC:$src2), OpcodeStr##_.Suffix,
2568                     "$src2, $src1", "$src1, $src2",
2569                     (_.VT (OpNode _.RC:$src1, _.RC:$src2)),
2570                     itins.rr, IsCommutable>,
2571             AVX512BIBase, EVEX_4V;
2572
2573   let mayLoad = 1 in
2574     defm rm : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
2575                     (ins _.RC:$src1, _.MemOp:$src2), OpcodeStr##_.Suffix,
2576                     "$src2, $src1", "$src1, $src2",
2577                     (_.VT (OpNode _.RC:$src1,
2578                                   (bitconvert (_.LdFrag addr:$src2)))),
2579                     itins.rm>,
2580               AVX512BIBase, EVEX_4V;
2581 }
2582
2583 multiclass avx512_binop_rmb<bits<8> opc, string OpcodeStr, SDNode OpNode,
2584                             X86VectorVTInfo _, OpndItins itins,
2585                             bit IsCommutable = 0> :
2586            avx512_binop_rm<opc, OpcodeStr, OpNode, _, itins, IsCommutable> {
2587   let mayLoad = 1 in
2588     defm rmb : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
2589                     (ins _.RC:$src1, _.ScalarMemOp:$src2), OpcodeStr##_.Suffix,
2590                     "${src2}"##_.BroadcastStr##", $src1",
2591                     "$src1, ${src2}"##_.BroadcastStr,
2592                     (_.VT (OpNode _.RC:$src1,
2593                                   (X86VBroadcast
2594                                       (_.ScalarLdFrag addr:$src2)))),
2595                     itins.rm>,
2596                AVX512BIBase, EVEX_4V, EVEX_B;
2597 }
2598
2599 multiclass avx512_binop_rm_vl<bits<8> opc, string OpcodeStr, SDNode OpNode,
2600                               AVX512VLVectorVTInfo VTInfo, OpndItins itins,
2601                               Predicate prd, bit IsCommutable = 0> {
2602   let Predicates = [prd] in
2603     defm Z : avx512_binop_rm<opc, OpcodeStr, OpNode, VTInfo.info512, itins,
2604                              IsCommutable>, EVEX_V512;
2605
2606   let Predicates = [prd, HasVLX] in {
2607     defm Z256 : avx512_binop_rm<opc, OpcodeStr, OpNode, VTInfo.info256, itins,
2608                              IsCommutable>, EVEX_V256;
2609     defm Z128 : avx512_binop_rm<opc, OpcodeStr, OpNode, VTInfo.info128, itins,
2610                              IsCommutable>, EVEX_V128;
2611   }
2612 }
2613
2614 multiclass avx512_binop_rmb_vl<bits<8> opc, string OpcodeStr, SDNode OpNode,
2615                                AVX512VLVectorVTInfo VTInfo, OpndItins itins,
2616                                Predicate prd, bit IsCommutable = 0> {
2617   let Predicates = [prd] in
2618     defm Z : avx512_binop_rmb<opc, OpcodeStr, OpNode, VTInfo.info512, itins,
2619                              IsCommutable>, EVEX_V512;
2620
2621   let Predicates = [prd, HasVLX] in {
2622     defm Z256 : avx512_binop_rmb<opc, OpcodeStr, OpNode, VTInfo.info256, itins,
2623                              IsCommutable>, EVEX_V256;
2624     defm Z128 : avx512_binop_rmb<opc, OpcodeStr, OpNode, VTInfo.info128, itins,
2625                              IsCommutable>, EVEX_V128;
2626   }
2627 }
2628
2629 multiclass avx512_binop_rm_vl_q<bits<8> opc, string OpcodeStr, SDNode OpNode,
2630                                 OpndItins itins, Predicate prd,
2631                                 bit IsCommutable = 0> {
2632   defm NAME : avx512_binop_rmb_vl<opc, OpcodeStr, OpNode, avx512vl_i64_info,
2633                                itins, prd, IsCommutable>,
2634                                VEX_W, EVEX_CD8<64, CD8VF>;
2635 }
2636
2637 multiclass avx512_binop_rm_vl_d<bits<8> opc, string OpcodeStr, SDNode OpNode,
2638                                 OpndItins itins, Predicate prd,
2639                                 bit IsCommutable = 0> {
2640   defm NAME : avx512_binop_rmb_vl<opc, OpcodeStr, OpNode, avx512vl_i32_info,
2641                                itins, prd, IsCommutable>, EVEX_CD8<32, CD8VF>;
2642 }
2643
2644 multiclass avx512_binop_rm_vl_w<bits<8> opc, string OpcodeStr, SDNode OpNode,
2645                                 OpndItins itins, Predicate prd,
2646                                 bit IsCommutable = 0> {
2647   defm NAME : avx512_binop_rm_vl<opc, OpcodeStr, OpNode, avx512vl_i16_info,
2648                               itins, prd, IsCommutable>, EVEX_CD8<16, CD8VF>;
2649 }
2650
2651 multiclass avx512_binop_rm_vl_b<bits<8> opc, string OpcodeStr, SDNode OpNode,
2652                                 OpndItins itins, Predicate prd,
2653                                 bit IsCommutable = 0> {
2654   defm NAME : avx512_binop_rm_vl<opc, OpcodeStr, OpNode, avx512vl_i8_info,
2655                               itins, prd, IsCommutable>, EVEX_CD8<8, CD8VF>;
2656 }
2657
2658 multiclass avx512_binop_rm_vl_dq<bits<8> opc_d, bits<8> opc_q, string OpcodeStr,
2659                                  SDNode OpNode, OpndItins itins, Predicate prd,
2660                                  bit IsCommutable = 0> {
2661   defm Q : avx512_binop_rm_vl_q<opc_q, OpcodeStr, OpNode, itins, prd,
2662                                    IsCommutable>;
2663
2664   defm D : avx512_binop_rm_vl_d<opc_d, OpcodeStr, OpNode, itins, prd,
2665                                    IsCommutable>;
2666 }
2667
2668 multiclass avx512_binop_rm_vl_bw<bits<8> opc_b, bits<8> opc_w, string OpcodeStr,
2669                                  SDNode OpNode, OpndItins itins, Predicate prd,
2670                                  bit IsCommutable = 0> {
2671   defm W : avx512_binop_rm_vl_w<opc_w, OpcodeStr, OpNode, itins, prd,
2672                                    IsCommutable>;
2673
2674   defm B : avx512_binop_rm_vl_b<opc_b, OpcodeStr, OpNode, itins, prd,
2675                                    IsCommutable>;
2676 }
2677
2678 multiclass avx512_binop_rm_vl_all<bits<8> opc_b, bits<8> opc_w,
2679                                   bits<8> opc_d, bits<8> opc_q,
2680                                   string OpcodeStr, SDNode OpNode,
2681                                   OpndItins itins, bit IsCommutable = 0> {
2682   defm NAME : avx512_binop_rm_vl_dq<opc_d, opc_q, OpcodeStr, OpNode,
2683                                     itins, HasAVX512, IsCommutable>,
2684               avx512_binop_rm_vl_bw<opc_b, opc_w, OpcodeStr, OpNode,
2685                                     itins, HasBWI, IsCommutable>;
2686 }
2687
2688 multiclass avx512_binop_rm2<bits<8> opc, string OpcodeStr, ValueType DstVT,
2689                             ValueType SrcVT, RegisterClass KRC, RegisterClass RC,
2690                             PatFrag memop_frag, X86MemOperand x86memop,
2691                             PatFrag scalar_mfrag, X86MemOperand x86scalar_mop,
2692                             string BrdcstStr, OpndItins itins, bit IsCommutable = 0> {
2693   let isCommutable = IsCommutable in
2694   {
2695     def rr : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
2696        (ins RC:$src1, RC:$src2),
2697        !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2698        []>, EVEX_4V;
2699     def rrk : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
2700                (ins KRC:$mask, RC:$src1, RC:$src2),
2701                !strconcat(OpcodeStr,
2702                   " \t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
2703                [], itins.rr>, EVEX_4V, EVEX_K;
2704     def rrkz : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
2705                 (ins KRC:$mask, RC:$src1, RC:$src2),
2706                 !strconcat(OpcodeStr, " \t{$src2, $src1, $dst {${mask}} {z}" ,
2707                     "|$dst {${mask}} {z}, $src1, $src2}"),
2708                 [], itins.rr>, EVEX_4V, EVEX_KZ;
2709   }
2710   let mayLoad = 1 in {
2711     def rm : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2712               (ins RC:$src1, x86memop:$src2),
2713               !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2714               []>, EVEX_4V;
2715     def rmk : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2716                (ins KRC:$mask, RC:$src1, x86memop:$src2),
2717                !strconcat(OpcodeStr,
2718                    " \t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
2719                [], itins.rm>, EVEX_4V, EVEX_K;
2720     def rmkz : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2721                 (ins KRC:$mask, RC:$src1, x86memop:$src2),
2722                 !strconcat(OpcodeStr,
2723                     " \t{$src2, $src1, $dst {${mask}} {z}|$dst {${mask}} {z}, $src1, $src2}"),
2724                 [], itins.rm>, EVEX_4V, EVEX_KZ;
2725     def rmb : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2726                (ins RC:$src1, x86scalar_mop:$src2),
2727                !strconcat(OpcodeStr, " \t{${src2}", BrdcstStr,
2728                           ", $src1, $dst|$dst, $src1, ${src2}", BrdcstStr, "}"),
2729                [], itins.rm>, EVEX_4V, EVEX_B;
2730     def rmbk : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2731                 (ins KRC:$mask, RC:$src1, x86scalar_mop:$src2),
2732                 !strconcat(OpcodeStr, " \t{${src2}", BrdcstStr,
2733                            ", $src1, $dst {${mask}}|$dst {${mask}}, $src1, ${src2}",
2734                            BrdcstStr, "}"),
2735                 [], itins.rm>, EVEX_4V, EVEX_B, EVEX_K;
2736     def rmbkz : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2737                  (ins KRC:$mask, RC:$src1, x86scalar_mop:$src2),
2738                  !strconcat(OpcodeStr, " \t{${src2}", BrdcstStr,
2739                             ", $src1, $dst {${mask}} {z}|$dst {${mask}} {z}, $src1, ${src2}",
2740                             BrdcstStr, "}"),
2741                  [], itins.rm>, EVEX_4V, EVEX_B, EVEX_KZ;
2742   }
2743 }
2744
2745 defm VPADD : avx512_binop_rm_vl_all<0xFC, 0xFD, 0xFE, 0xD4, "vpadd", add,
2746                                     SSE_INTALU_ITINS_P, 1>;
2747 defm VPSUB : avx512_binop_rm_vl_all<0xF8, 0xF9, 0xFA, 0xFB, "vpsub", sub,
2748                                     SSE_INTALU_ITINS_P, 0>;
2749 defm VPMULLD : avx512_binop_rm_vl_d<0x40, "vpmull", mul,
2750                                    SSE_INTALU_ITINS_P, HasAVX512, 1>, T8PD;
2751 defm VPMULLW : avx512_binop_rm_vl_w<0xD5, "vpmull", mul,
2752                                    SSE_INTALU_ITINS_P, HasBWI, 1>;
2753 defm VPMULLQ : avx512_binop_rm_vl_q<0x40, "vpmull", mul,
2754                                    SSE_INTALU_ITINS_P, HasDQI, 1>, T8PD;
2755
2756 defm VPMULDQZ : avx512_binop_rm2<0x28, "vpmuldq", v8i64, v16i32, VK8WM, VR512,
2757                    memopv8i64, i512mem, loadi64, i64mem, "{1to8}",
2758                    SSE_INTALU_ITINS_P, 1>, T8PD, EVEX_V512,
2759                    EVEX_CD8<64, CD8VF>, VEX_W;
2760
2761 defm VPMULUDQZ : avx512_binop_rm2<0xF4, "vpmuludq", v8i64, v16i32, VK8WM, VR512,
2762                    memopv8i64, i512mem, loadi64, i64mem, "{1to8}",
2763                    SSE_INTMUL_ITINS_P, 1>, EVEX_V512, EVEX_CD8<64, CD8VF>, VEX_W;
2764
2765 def : Pat<(v8i64 (X86pmuludq (v16i32 VR512:$src1), (v16i32 VR512:$src2))),
2766           (VPMULUDQZrr VR512:$src1, VR512:$src2)>;
2767
2768 def : Pat<(v8i64 (int_x86_avx512_mask_pmulu_dq_512 (v16i32 VR512:$src1),
2769            (v16i32 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
2770           (VPMULUDQZrr VR512:$src1, VR512:$src2)>;
2771 def : Pat<(v8i64 (int_x86_avx512_mask_pmul_dq_512 (v16i32 VR512:$src1),
2772            (v16i32 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
2773           (VPMULDQZrr VR512:$src1, VR512:$src2)>;
2774
2775 defm VPMAXSB : avx512_binop_rm_vl_b<0x3C, "vpmaxs", X86smax,
2776                                      SSE_INTALU_ITINS_P, HasBWI, 1>, T8PD;
2777 defm VPMAXSW : avx512_binop_rm_vl_w<0xEE, "vpmaxs", X86smax,
2778                                      SSE_INTALU_ITINS_P, HasBWI, 1>;
2779 defm VPMAXS : avx512_binop_rm_vl_dq<0x3D, 0x3D, "vpmaxs", X86smax,
2780                                      SSE_INTALU_ITINS_P, HasAVX512, 1>, T8PD;
2781
2782 defm VPMAXUB : avx512_binop_rm_vl_b<0xDE, "vpmaxu", X86umax,
2783                                      SSE_INTALU_ITINS_P, HasBWI, 1>;
2784 defm VPMAXUW : avx512_binop_rm_vl_w<0x3E, "vpmaxu", X86umax,
2785                                      SSE_INTALU_ITINS_P, HasBWI, 1>, T8PD;
2786 defm VPMAXU : avx512_binop_rm_vl_dq<0x3F, 0x3F, "vpmaxu", X86umax,
2787                                      SSE_INTALU_ITINS_P, HasAVX512, 1>, T8PD;
2788
2789 defm VPMINSB : avx512_binop_rm_vl_b<0x38, "vpmins", X86smin,
2790                                      SSE_INTALU_ITINS_P, HasBWI, 1>, T8PD;
2791 defm VPMINSW : avx512_binop_rm_vl_w<0xEA, "vpmins", X86smin,
2792                                      SSE_INTALU_ITINS_P, HasBWI, 1>;
2793 defm VPMINS : avx512_binop_rm_vl_dq<0x39, 0x39, "vpmins", X86smin,
2794                                      SSE_INTALU_ITINS_P, HasAVX512, 1>, T8PD;
2795
2796 defm VPMINUB : avx512_binop_rm_vl_b<0xDA, "vpminu", X86umin,
2797                                      SSE_INTALU_ITINS_P, HasBWI, 1>;
2798 defm VPMINUW : avx512_binop_rm_vl_w<0x3A, "vpminu", X86umin,
2799                                      SSE_INTALU_ITINS_P, HasBWI, 1>, T8PD;
2800 defm VPMINU : avx512_binop_rm_vl_dq<0x3B, 0x3B, "vpminu", X86umin,
2801                                      SSE_INTALU_ITINS_P, HasAVX512, 1>, T8PD;
2802
2803 def : Pat <(v16i32 (int_x86_avx512_mask_pmaxs_d_512 (v16i32 VR512:$src1),
2804                     (v16i32 VR512:$src2), (v16i32 immAllZerosV), (i16 -1))),
2805            (VPMAXSDZrr VR512:$src1, VR512:$src2)>;
2806 def : Pat <(v16i32 (int_x86_avx512_mask_pmaxu_d_512 (v16i32 VR512:$src1),
2807                     (v16i32 VR512:$src2), (v16i32 immAllZerosV), (i16 -1))),
2808            (VPMAXUDZrr VR512:$src1, VR512:$src2)>;
2809 def : Pat <(v8i64 (int_x86_avx512_mask_pmaxs_q_512 (v8i64 VR512:$src1),
2810                 (v8i64 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
2811            (VPMAXSQZrr VR512:$src1, VR512:$src2)>;
2812 def : Pat <(v8i64 (int_x86_avx512_mask_pmaxu_q_512 (v8i64 VR512:$src1),
2813                 (v8i64 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
2814            (VPMAXUQZrr VR512:$src1, VR512:$src2)>;
2815 def : Pat <(v16i32 (int_x86_avx512_mask_pmins_d_512 (v16i32 VR512:$src1),
2816                     (v16i32 VR512:$src2), (v16i32 immAllZerosV), (i16 -1))),
2817            (VPMINSDZrr VR512:$src1, VR512:$src2)>;
2818 def : Pat <(v16i32 (int_x86_avx512_mask_pminu_d_512 (v16i32 VR512:$src1),
2819                     (v16i32 VR512:$src2), (v16i32 immAllZerosV), (i16 -1))),
2820            (VPMINUDZrr VR512:$src1, VR512:$src2)>;
2821 def : Pat <(v8i64 (int_x86_avx512_mask_pmins_q_512 (v8i64 VR512:$src1),
2822                 (v8i64 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
2823            (VPMINSQZrr VR512:$src1, VR512:$src2)>;
2824 def : Pat <(v8i64 (int_x86_avx512_mask_pminu_q_512 (v8i64 VR512:$src1),
2825                 (v8i64 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
2826            (VPMINUQZrr VR512:$src1, VR512:$src2)>;
2827 //===----------------------------------------------------------------------===//
2828 // AVX-512 - Unpack Instructions
2829 //===----------------------------------------------------------------------===//
2830
2831 multiclass avx512_unpack_fp<bits<8> opc, SDNode OpNode, ValueType vt,
2832                                    PatFrag mem_frag, RegisterClass RC,
2833                                    X86MemOperand x86memop, string asm,
2834                                    Domain d> {
2835     def rr : AVX512PI<opc, MRMSrcReg,
2836                 (outs RC:$dst), (ins RC:$src1, RC:$src2),
2837                 asm, [(set RC:$dst,
2838                            (vt (OpNode RC:$src1, RC:$src2)))],
2839                            d>, EVEX_4V;
2840     def rm : AVX512PI<opc, MRMSrcMem,
2841                 (outs RC:$dst), (ins RC:$src1, x86memop:$src2),
2842                 asm, [(set RC:$dst,
2843                        (vt (OpNode RC:$src1,
2844                             (bitconvert (mem_frag addr:$src2)))))],
2845                         d>, EVEX_4V;
2846 }
2847
2848 defm VUNPCKHPSZ: avx512_unpack_fp<0x15, X86Unpckh, v16f32, memopv8f64,
2849       VR512, f512mem, "vunpckhps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
2850       SSEPackedSingle>, PS, EVEX_V512, EVEX_CD8<32, CD8VF>;
2851 defm VUNPCKHPDZ: avx512_unpack_fp<0x15, X86Unpckh, v8f64, memopv8f64,
2852       VR512, f512mem, "vunpckhpd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
2853       SSEPackedDouble>, PD, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
2854 defm VUNPCKLPSZ: avx512_unpack_fp<0x14, X86Unpckl, v16f32, memopv8f64,
2855       VR512, f512mem, "vunpcklps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
2856       SSEPackedSingle>, PS, EVEX_V512, EVEX_CD8<32, CD8VF>;
2857 defm VUNPCKLPDZ: avx512_unpack_fp<0x14, X86Unpckl, v8f64, memopv8f64,
2858       VR512, f512mem, "vunpcklpd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
2859       SSEPackedDouble>, PD, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
2860
2861 multiclass avx512_unpack_int<bits<8> opc, string OpcodeStr, SDNode OpNode,
2862                         ValueType OpVT, RegisterClass RC, PatFrag memop_frag,
2863                         X86MemOperand x86memop> {
2864   def rr : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
2865        (ins RC:$src1, RC:$src2),
2866        !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2867        [(set RC:$dst, (OpVT (OpNode (OpVT RC:$src1), (OpVT RC:$src2))))],
2868        IIC_SSE_UNPCK>, EVEX_4V;
2869   def rm : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2870        (ins RC:$src1, x86memop:$src2),
2871        !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2872        [(set RC:$dst, (OpVT (OpNode (OpVT RC:$src1),
2873                                      (bitconvert (memop_frag addr:$src2)))))],
2874                                      IIC_SSE_UNPCK>, EVEX_4V;
2875 }
2876 defm VPUNPCKLDQZ  : avx512_unpack_int<0x62, "vpunpckldq", X86Unpckl, v16i32,
2877                                 VR512, memopv16i32, i512mem>, EVEX_V512,
2878                                 EVEX_CD8<32, CD8VF>;
2879 defm VPUNPCKLQDQZ : avx512_unpack_int<0x6C, "vpunpcklqdq", X86Unpckl, v8i64,
2880                                 VR512, memopv8i64, i512mem>, EVEX_V512,
2881                                 VEX_W, EVEX_CD8<64, CD8VF>;
2882 defm VPUNPCKHDQZ  : avx512_unpack_int<0x6A, "vpunpckhdq", X86Unpckh, v16i32,
2883                                 VR512, memopv16i32, i512mem>, EVEX_V512,
2884                                 EVEX_CD8<32, CD8VF>;
2885 defm VPUNPCKHQDQZ : avx512_unpack_int<0x6D, "vpunpckhqdq", X86Unpckh, v8i64,
2886                                 VR512, memopv8i64, i512mem>, EVEX_V512,
2887                                 VEX_W, EVEX_CD8<64, CD8VF>;
2888 //===----------------------------------------------------------------------===//
2889 // AVX-512 - PSHUFD
2890 //
2891
2892 multiclass avx512_pshuf_imm<bits<8> opc, string OpcodeStr, RegisterClass RC,
2893                          SDNode OpNode, PatFrag mem_frag,
2894                          X86MemOperand x86memop, ValueType OpVT> {
2895   def ri : AVX512Ii8<opc, MRMSrcReg, (outs RC:$dst),
2896                      (ins RC:$src1, i8imm:$src2),
2897                      !strconcat(OpcodeStr,
2898                          " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2899                      [(set RC:$dst,
2900                        (OpVT (OpNode RC:$src1, (i8 imm:$src2))))]>,
2901                      EVEX;
2902   def mi : AVX512Ii8<opc, MRMSrcMem, (outs RC:$dst),
2903                      (ins x86memop:$src1, i8imm:$src2),
2904                      !strconcat(OpcodeStr,
2905                          " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2906                      [(set RC:$dst,
2907                        (OpVT (OpNode (mem_frag addr:$src1),
2908                               (i8 imm:$src2))))]>, EVEX;
2909 }
2910
2911 defm VPSHUFDZ : avx512_pshuf_imm<0x70, "vpshufd", VR512, X86PShufd, memopv16i32,
2912                       i512mem, v16i32>, PD, EVEX_V512, EVEX_CD8<32, CD8VF>;
2913
2914 //===----------------------------------------------------------------------===//
2915 // AVX-512  Logical Instructions
2916 //===----------------------------------------------------------------------===//
2917
2918 defm VPAND : avx512_binop_rm_vl_dq<0xDB, 0xDB, "vpand", and,
2919                                   SSE_INTALU_ITINS_P, HasAVX512, 1>;
2920 defm VPOR : avx512_binop_rm_vl_dq<0xEB, 0xEB, "vpor", or,
2921                                   SSE_INTALU_ITINS_P, HasAVX512, 1>;
2922 defm VPXOR : avx512_binop_rm_vl_dq<0xEF, 0xEF, "vpxor", xor,
2923                                   SSE_INTALU_ITINS_P, HasAVX512, 1>;
2924 defm VPANDN : avx512_binop_rm_vl_dq<0xDF, 0xDF, "vpandn", X86andnp,
2925                                   SSE_INTALU_ITINS_P, HasAVX512, 1>;
2926
2927 //===----------------------------------------------------------------------===//
2928 // AVX-512  FP arithmetic
2929 //===----------------------------------------------------------------------===//
2930
2931 multiclass avx512_binop_s<bits<8> opc, string OpcodeStr, SDNode OpNode,
2932                                   SizeItins itins> {
2933   defm SSZ : sse12_fp_scalar<opc, !strconcat(OpcodeStr, "ss"), OpNode, FR32X,
2934                              f32mem, itins.s, 0>, XS, EVEX_4V, VEX_LIG,
2935                              EVEX_CD8<32, CD8VT1>;
2936   defm SDZ : sse12_fp_scalar<opc, !strconcat(OpcodeStr, "sd"), OpNode, FR64X,
2937                              f64mem, itins.d, 0>, XD, VEX_W, EVEX_4V, VEX_LIG,
2938                              EVEX_CD8<64, CD8VT1>;
2939 }
2940
2941 let isCommutable = 1 in {
2942 defm VADD : avx512_binop_s<0x58, "add", fadd, SSE_ALU_ITINS_S>;
2943 defm VMUL : avx512_binop_s<0x59, "mul", fmul, SSE_ALU_ITINS_S>;
2944 defm VMIN : avx512_binop_s<0x5D, "min", X86fmin, SSE_ALU_ITINS_S>;
2945 defm VMAX : avx512_binop_s<0x5F, "max", X86fmax, SSE_ALU_ITINS_S>;
2946 }
2947 let isCommutable = 0 in {
2948 defm VSUB : avx512_binop_s<0x5C, "sub", fsub, SSE_ALU_ITINS_S>;
2949 defm VDIV : avx512_binop_s<0x5E, "div", fdiv, SSE_ALU_ITINS_S>;
2950 }
2951
2952 multiclass avx512_fp_packed<bits<8> opc, string OpcodeStr, SDNode OpNode,
2953                            RegisterClass KRC,
2954                            RegisterClass RC, ValueType vt,
2955                            X86MemOperand x86memop, PatFrag mem_frag,
2956                            X86MemOperand x86scalar_mop, PatFrag scalar_mfrag,
2957                            string BrdcstStr,
2958                            Domain d, OpndItins itins, bit commutable> {
2959   let isCommutable = commutable in {
2960     def rr : PI<opc, MRMSrcReg, (outs RC:$dst), (ins RC:$src1, RC:$src2),
2961        !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2962        [(set RC:$dst, (vt (OpNode RC:$src1, RC:$src2)))], itins.rr, d>,
2963        EVEX_4V;
2964
2965     def rrk: PI<opc, MRMSrcReg, (outs RC:$dst), (ins KRC:$mask, RC:$src1, RC:$src2),
2966        !strconcat(OpcodeStr,
2967            " \t{$src2, $src1, $dst {${mask}} |$dst {${mask}}, $src1, $src2}"),
2968        [], itins.rr, d>, EVEX_4V, EVEX_K;
2969
2970     def rrkz: PI<opc, MRMSrcReg, (outs RC:$dst), (ins KRC:$mask, RC:$src1, RC:$src2),
2971        !strconcat(OpcodeStr,
2972            " \t{$src2, $src1, $dst {${mask}} {z}|$dst {${mask}} {z}, $src1, $src2}"),
2973        [], itins.rr, d>, EVEX_4V, EVEX_KZ;
2974   }
2975
2976   let mayLoad = 1 in {
2977     def rm : PI<opc, MRMSrcMem, (outs RC:$dst), (ins RC:$src1, x86memop:$src2),
2978        !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2979        [(set RC:$dst, (OpNode RC:$src1, (mem_frag addr:$src2)))],
2980           itins.rm, d>, EVEX_4V;
2981
2982     def rmb : PI<opc, MRMSrcMem, (outs RC:$dst),
2983        (ins RC:$src1, x86scalar_mop:$src2),
2984        !strconcat(OpcodeStr, " \t{${src2}", BrdcstStr,
2985            ", $src1, $dst|$dst, $src1, ${src2}", BrdcstStr, "}"),
2986        [(set RC:$dst, (OpNode RC:$src1,
2987                        (vt (X86VBroadcast (scalar_mfrag addr:$src2)))))],
2988        itins.rm, d>, EVEX_4V, EVEX_B;
2989
2990     def rmk : PI<opc, MRMSrcMem, (outs RC:$dst),
2991        (ins KRC:$mask, RC:$src1, x86memop:$src2), !strconcat(OpcodeStr,
2992            "\t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
2993        [], itins.rm, d>, EVEX_4V, EVEX_K;
2994
2995     def rmkz : PI<opc, MRMSrcMem, (outs RC:$dst),
2996        (ins KRC:$mask, RC:$src1, x86memop:$src2), !strconcat(OpcodeStr,
2997            "\t{$src2, $src1, $dst {${mask}} {z}|$dst {${mask}} {z}, $src1, $src2}"),
2998        [], itins.rm, d>, EVEX_4V, EVEX_KZ;
2999
3000     def rmbk : PI<opc, MRMSrcMem, (outs RC:$dst),
3001        (ins KRC:$mask, RC:$src1, x86scalar_mop:$src2), !strconcat(OpcodeStr,
3002            " \t{${src2}", BrdcstStr,
3003            ", $src1, $dst {${mask}}|$dst {${mask}}, $src1, ${src2}", BrdcstStr, "}"),
3004        [], itins.rm, d>, EVEX_4V, EVEX_B, EVEX_K;
3005
3006     def rmbkz : PI<opc, MRMSrcMem, (outs RC:$dst),
3007        (ins KRC:$mask, RC:$src1, x86scalar_mop:$src2), !strconcat(OpcodeStr,
3008            " \t{${src2}", BrdcstStr,
3009            ", $src1, $dst {${mask}} {z}|$dst {${mask}} {z}, $src1, ${src2}",
3010            BrdcstStr, "}"),
3011        [], itins.rm, d>, EVEX_4V, EVEX_B, EVEX_KZ;
3012   }
3013 }
3014
3015 defm VADDPSZ : avx512_fp_packed<0x58, "addps", fadd, VK16WM, VR512, v16f32, f512mem,
3016                    memopv16f32, f32mem, loadf32, "{1to16}", SSEPackedSingle,
3017                    SSE_ALU_ITINS_P.s, 1>, EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
3018
3019 defm VADDPDZ : avx512_fp_packed<0x58, "addpd", fadd, VK8WM, VR512, v8f64, f512mem,
3020                    memopv8f64, f64mem, loadf64, "{1to8}", SSEPackedDouble,
3021                    SSE_ALU_ITINS_P.d, 1>,
3022                    EVEX_V512, PD, VEX_W, EVEX_CD8<64, CD8VF>;
3023
3024 defm VMULPSZ : avx512_fp_packed<0x59, "mulps", fmul, VK16WM, VR512, v16f32, f512mem,
3025                    memopv16f32, f32mem, loadf32, "{1to16}", SSEPackedSingle,
3026                    SSE_ALU_ITINS_P.s, 1>, EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
3027 defm VMULPDZ : avx512_fp_packed<0x59, "mulpd", fmul, VK8WM, VR512, v8f64, f512mem,
3028                    memopv8f64, f64mem, loadf64, "{1to8}", SSEPackedDouble,
3029                    SSE_ALU_ITINS_P.d, 1>,
3030                    EVEX_V512, PD, VEX_W, EVEX_CD8<64, CD8VF>;
3031
3032 defm VMINPSZ : avx512_fp_packed<0x5D, "minps", X86fmin, VK16WM, VR512, v16f32, f512mem,
3033                    memopv16f32, f32mem, loadf32, "{1to16}", SSEPackedSingle,
3034                    SSE_ALU_ITINS_P.s, 1>,
3035                    EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
3036 defm VMAXPSZ : avx512_fp_packed<0x5F, "maxps", X86fmax, VK16WM, VR512, v16f32, f512mem,
3037                    memopv16f32, f32mem, loadf32, "{1to16}", SSEPackedSingle,
3038                    SSE_ALU_ITINS_P.s, 1>,
3039                    EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
3040
3041 defm VMINPDZ : avx512_fp_packed<0x5D, "minpd", X86fmin, VK8WM, VR512, v8f64, f512mem,
3042                    memopv8f64, f64mem, loadf64, "{1to8}", SSEPackedDouble,
3043                    SSE_ALU_ITINS_P.d, 1>,
3044                    EVEX_V512, PD, VEX_W, EVEX_CD8<64, CD8VF>;
3045 defm VMAXPDZ : avx512_fp_packed<0x5F, "maxpd", X86fmax, VK8WM, VR512, v8f64, f512mem,
3046                    memopv8f64, f64mem, loadf64, "{1to8}", SSEPackedDouble,
3047                    SSE_ALU_ITINS_P.d, 1>,
3048                    EVEX_V512, PD, VEX_W, EVEX_CD8<64, CD8VF>;
3049
3050 defm VSUBPSZ : avx512_fp_packed<0x5C, "subps", fsub, VK16WM, VR512, v16f32, f512mem,
3051                    memopv16f32, f32mem, loadf32, "{1to16}", SSEPackedSingle,
3052                    SSE_ALU_ITINS_P.s, 0>, EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
3053 defm VDIVPSZ : avx512_fp_packed<0x5E, "divps", fdiv, VK16WM, VR512, v16f32, f512mem,
3054                    memopv16f32, f32mem, loadf32, "{1to16}", SSEPackedSingle,
3055                    SSE_ALU_ITINS_P.s, 0>, EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
3056
3057 defm VSUBPDZ : avx512_fp_packed<0x5C, "subpd", fsub, VK8WM, VR512, v8f64, f512mem,
3058                    memopv8f64, f64mem, loadf64, "{1to8}", SSEPackedDouble,
3059                    SSE_ALU_ITINS_P.d, 0>,
3060                    EVEX_V512, PD, VEX_W, EVEX_CD8<64, CD8VF>;
3061 defm VDIVPDZ : avx512_fp_packed<0x5E, "divpd", fdiv, VK8WM, VR512, v8f64, f512mem,
3062                    memopv8f64, f64mem, loadf64, "{1to8}", SSEPackedDouble,
3063                    SSE_ALU_ITINS_P.d, 0>,
3064                    EVEX_V512, PD, VEX_W, EVEX_CD8<64, CD8VF>;
3065
3066 def : Pat<(v16f32 (int_x86_avx512_mask_max_ps_512 (v16f32 VR512:$src1),
3067                    (v16f32 VR512:$src2), (bc_v16f32 (v16i32 immAllZerosV)),
3068                    (i16 -1), FROUND_CURRENT)),
3069           (VMAXPSZrr VR512:$src1, VR512:$src2)>;
3070
3071 def : Pat<(v8f64 (int_x86_avx512_mask_max_pd_512 (v8f64 VR512:$src1),
3072                    (v8f64 VR512:$src2), (bc_v8f64 (v16i32 immAllZerosV)),
3073                    (i8 -1), FROUND_CURRENT)),
3074           (VMAXPDZrr VR512:$src1, VR512:$src2)>;
3075
3076 def : Pat<(v16f32 (int_x86_avx512_mask_min_ps_512 (v16f32 VR512:$src1),
3077                    (v16f32 VR512:$src2), (bc_v16f32 (v16i32 immAllZerosV)),
3078                    (i16 -1), FROUND_CURRENT)),
3079           (VMINPSZrr VR512:$src1, VR512:$src2)>;
3080
3081 def : Pat<(v8f64 (int_x86_avx512_mask_min_pd_512 (v8f64 VR512:$src1),
3082                    (v8f64 VR512:$src2), (bc_v8f64 (v16i32 immAllZerosV)),
3083                    (i8 -1), FROUND_CURRENT)),
3084           (VMINPDZrr VR512:$src1, VR512:$src2)>;
3085 //===----------------------------------------------------------------------===//
3086 // AVX-512  VPTESTM instructions
3087 //===----------------------------------------------------------------------===//
3088
3089 multiclass avx512_vptest<bits<8> opc, string OpcodeStr, RegisterClass KRC,
3090               RegisterClass RC, X86MemOperand x86memop, PatFrag memop_frag,
3091               SDNode OpNode, ValueType vt> {
3092   def rr : AVX512PI<opc, MRMSrcReg,
3093              (outs KRC:$dst), (ins RC:$src1, RC:$src2),
3094              !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3095              [(set KRC:$dst, (OpNode (vt RC:$src1), (vt RC:$src2)))],
3096              SSEPackedInt>, EVEX_4V;
3097   def rm : AVX512PI<opc, MRMSrcMem,
3098              (outs KRC:$dst), (ins RC:$src1, x86memop:$src2),
3099              !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3100              [(set KRC:$dst, (OpNode (vt RC:$src1),
3101               (bitconvert (memop_frag addr:$src2))))], SSEPackedInt>, EVEX_4V;
3102 }
3103
3104 defm VPTESTMDZ  : avx512_vptest<0x27, "vptestmd", VK16, VR512,  f512mem,
3105                               memopv16i32, X86testm, v16i32>, T8PD, EVEX_V512,
3106                               EVEX_CD8<32, CD8VF>;
3107 defm VPTESTMQZ  : avx512_vptest<0x27, "vptestmq", VK8, VR512,  f512mem,
3108                               memopv8i64, X86testm, v8i64>, T8PD, EVEX_V512, VEX_W,
3109                               EVEX_CD8<64, CD8VF>;
3110
3111 let Predicates = [HasCDI] in {
3112 defm VPTESTNMDZ  : avx512_vptest<0x27, "vptestnmd", VK16, VR512,  f512mem,
3113                               memopv16i32, X86testnm, v16i32>, T8XS, EVEX_V512,
3114                               EVEX_CD8<32, CD8VF>;
3115 defm VPTESTNMQZ  : avx512_vptest<0x27, "vptestnmq", VK8, VR512,  f512mem,
3116                               memopv8i64, X86testnm, v8i64>, T8XS, EVEX_V512, VEX_W,
3117                               EVEX_CD8<64, CD8VF>;
3118 }
3119
3120 def : Pat <(i16 (int_x86_avx512_mask_ptestm_d_512 (v16i32 VR512:$src1),
3121                  (v16i32 VR512:$src2), (i16 -1))),
3122                  (COPY_TO_REGCLASS (VPTESTMDZrr VR512:$src1, VR512:$src2), GR16)>;
3123
3124 def : Pat <(i8 (int_x86_avx512_mask_ptestm_q_512 (v8i64 VR512:$src1),
3125                  (v8i64 VR512:$src2), (i8 -1))),
3126                  (COPY_TO_REGCLASS (VPTESTMQZrr VR512:$src1, VR512:$src2), GR8)>;
3127 //===----------------------------------------------------------------------===//
3128 // AVX-512  Shift instructions
3129 //===----------------------------------------------------------------------===//
3130 multiclass avx512_shift_rmi<bits<8> opc, Format ImmFormR, Format ImmFormM,
3131                          string OpcodeStr, SDNode OpNode, RegisterClass RC,
3132                          ValueType vt, X86MemOperand x86memop, PatFrag mem_frag,
3133                          RegisterClass KRC> {
3134   def ri : AVX512BIi8<opc, ImmFormR, (outs RC:$dst),
3135        (ins RC:$src1, i8imm:$src2),
3136            !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3137        [(set RC:$dst, (vt (OpNode RC:$src1, (i8 imm:$src2))))],
3138         SSE_INTSHIFT_ITINS_P.rr>, EVEX_4V;
3139   def rik : AVX512BIi8<opc, ImmFormR, (outs RC:$dst),
3140        (ins KRC:$mask, RC:$src1, i8imm:$src2),
3141            !strconcat(OpcodeStr,
3142                 " \t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
3143        [], SSE_INTSHIFT_ITINS_P.rr>, EVEX_4V, EVEX_K;
3144   def mi: AVX512BIi8<opc, ImmFormM, (outs RC:$dst),
3145        (ins x86memop:$src1, i8imm:$src2),
3146            !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3147        [(set RC:$dst, (OpNode (mem_frag addr:$src1),
3148                      (i8 imm:$src2)))], SSE_INTSHIFT_ITINS_P.rm>, EVEX_4V;
3149   def mik: AVX512BIi8<opc, ImmFormM, (outs RC:$dst),
3150        (ins KRC:$mask, x86memop:$src1, i8imm:$src2),
3151            !strconcat(OpcodeStr,
3152                 " \t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
3153        [], SSE_INTSHIFT_ITINS_P.rm>, EVEX_4V, EVEX_K;
3154 }
3155
3156 multiclass avx512_shift_rrm<bits<8> opc, string OpcodeStr, SDNode OpNode,
3157                           RegisterClass RC, ValueType vt, ValueType SrcVT,
3158                           PatFrag bc_frag, RegisterClass KRC> {
3159   // src2 is always 128-bit
3160   def rr : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
3161        (ins RC:$src1, VR128X:$src2),
3162            !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3163        [(set RC:$dst, (vt (OpNode RC:$src1, (SrcVT VR128X:$src2))))],
3164         SSE_INTSHIFT_ITINS_P.rr>, EVEX_4V;
3165   def rrk : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
3166        (ins KRC:$mask, RC:$src1, VR128X:$src2),
3167            !strconcat(OpcodeStr,
3168                 " \t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
3169        [], SSE_INTSHIFT_ITINS_P.rr>, EVEX_4V, EVEX_K;
3170   def rm : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
3171        (ins RC:$src1, i128mem:$src2),
3172            !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3173        [(set RC:$dst, (vt (OpNode RC:$src1,
3174                        (bc_frag (memopv2i64 addr:$src2)))))],
3175                         SSE_INTSHIFT_ITINS_P.rm>, EVEX_4V;
3176   def rmk : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
3177        (ins KRC:$mask, RC:$src1, i128mem:$src2),
3178            !strconcat(OpcodeStr,
3179                 " \t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
3180        [], SSE_INTSHIFT_ITINS_P.rm>, EVEX_4V, EVEX_K;
3181 }
3182
3183 defm VPSRLDZ : avx512_shift_rmi<0x72, MRM2r, MRM2m, "vpsrld", X86vsrli,
3184                            VR512, v16i32, i512mem, memopv16i32, VK16WM>,
3185                            EVEX_V512, EVEX_CD8<32, CD8VF>;
3186 defm VPSRLDZ : avx512_shift_rrm<0xD2, "vpsrld", X86vsrl,
3187                            VR512, v16i32, v4i32, bc_v4i32, VK16WM>, EVEX_V512,
3188                            EVEX_CD8<32, CD8VQ>;
3189
3190 defm VPSRLQZ : avx512_shift_rmi<0x73, MRM2r, MRM2m, "vpsrlq", X86vsrli,
3191                            VR512, v8i64, i512mem, memopv8i64, VK8WM>, EVEX_V512,
3192                            EVEX_CD8<64, CD8VF>, VEX_W;
3193 defm VPSRLQZ : avx512_shift_rrm<0xD3, "vpsrlq", X86vsrl,
3194                            VR512, v8i64, v2i64, bc_v2i64, VK8WM>, EVEX_V512,
3195                            EVEX_CD8<64, CD8VQ>, VEX_W;
3196
3197 defm VPSLLDZ : avx512_shift_rmi<0x72, MRM6r, MRM6m, "vpslld", X86vshli,
3198                            VR512, v16i32, i512mem, memopv16i32, VK16WM>, EVEX_V512,
3199                            EVEX_CD8<32, CD8VF>;
3200 defm VPSLLDZ : avx512_shift_rrm<0xF2, "vpslld", X86vshl,
3201                            VR512, v16i32, v4i32, bc_v4i32, VK16WM>, EVEX_V512,
3202                            EVEX_CD8<32, CD8VQ>;
3203
3204 defm VPSLLQZ : avx512_shift_rmi<0x73, MRM6r, MRM6m, "vpsllq", X86vshli,
3205                            VR512, v8i64, i512mem, memopv8i64, VK8WM>, EVEX_V512,
3206                            EVEX_CD8<64, CD8VF>, VEX_W;
3207 defm VPSLLQZ : avx512_shift_rrm<0xF3, "vpsllq", X86vshl,
3208                            VR512, v8i64, v2i64, bc_v2i64, VK8WM>, EVEX_V512,
3209                            EVEX_CD8<64, CD8VQ>, VEX_W;
3210
3211 defm VPSRADZ : avx512_shift_rmi<0x72, MRM4r, MRM4m, "vpsrad", X86vsrai,
3212                            VR512, v16i32, i512mem, memopv16i32, VK16WM>,
3213                            EVEX_V512, EVEX_CD8<32, CD8VF>;
3214 defm VPSRADZ : avx512_shift_rrm<0xE2, "vpsrad", X86vsra,
3215                            VR512, v16i32, v4i32, bc_v4i32, VK16WM>, EVEX_V512,
3216                            EVEX_CD8<32, CD8VQ>;
3217
3218 defm VPSRAQZ : avx512_shift_rmi<0x72, MRM4r, MRM4m, "vpsraq", X86vsrai,
3219                            VR512, v8i64, i512mem, memopv8i64, VK8WM>, EVEX_V512,
3220                            EVEX_CD8<64, CD8VF>, VEX_W;
3221 defm VPSRAQZ : avx512_shift_rrm<0xE2, "vpsraq", X86vsra,
3222                            VR512, v8i64, v2i64, bc_v2i64, VK8WM>, EVEX_V512,
3223                            EVEX_CD8<64, CD8VQ>, VEX_W;
3224
3225 //===-------------------------------------------------------------------===//
3226 // Variable Bit Shifts
3227 //===-------------------------------------------------------------------===//
3228 multiclass avx512_var_shift<bits<8> opc, string OpcodeStr, SDNode OpNode,
3229                            RegisterClass RC, ValueType vt,
3230                            X86MemOperand x86memop, PatFrag mem_frag> {
3231   def rr  : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
3232              (ins RC:$src1, RC:$src2),
3233              !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3234              [(set RC:$dst,
3235                (vt (OpNode RC:$src1, (vt RC:$src2))))]>,
3236              EVEX_4V;
3237   def rm  : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
3238              (ins RC:$src1, x86memop:$src2),
3239              !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3240              [(set RC:$dst,
3241                (vt (OpNode RC:$src1, (mem_frag addr:$src2))))]>,
3242              EVEX_4V;
3243 }
3244
3245 defm VPSLLVDZ : avx512_var_shift<0x47, "vpsllvd", shl, VR512, v16i32,
3246                                i512mem, memopv16i32>, EVEX_V512,
3247                                EVEX_CD8<32, CD8VF>;
3248 defm VPSLLVQZ : avx512_var_shift<0x47, "vpsllvq", shl, VR512, v8i64,
3249                                i512mem, memopv8i64>, EVEX_V512, VEX_W,
3250                                EVEX_CD8<64, CD8VF>;
3251 defm VPSRLVDZ : avx512_var_shift<0x45, "vpsrlvd", srl, VR512, v16i32,
3252                                i512mem, memopv16i32>, EVEX_V512,
3253                                EVEX_CD8<32, CD8VF>;
3254 defm VPSRLVQZ : avx512_var_shift<0x45, "vpsrlvq", srl, VR512, v8i64,
3255                                i512mem, memopv8i64>, EVEX_V512, VEX_W,
3256                                EVEX_CD8<64, CD8VF>;
3257 defm VPSRAVDZ : avx512_var_shift<0x46, "vpsravd", sra, VR512, v16i32,
3258                                i512mem, memopv16i32>, EVEX_V512,
3259                                EVEX_CD8<32, CD8VF>;
3260 defm VPSRAVQZ : avx512_var_shift<0x46, "vpsravq", sra, VR512, v8i64,
3261                                i512mem, memopv8i64>, EVEX_V512, VEX_W,
3262                                EVEX_CD8<64, CD8VF>;
3263
3264 //===----------------------------------------------------------------------===//
3265 // AVX-512 - MOVDDUP
3266 //===----------------------------------------------------------------------===//
3267
3268 multiclass avx512_movddup<string OpcodeStr, RegisterClass RC, ValueType VT,
3269                         X86MemOperand x86memop, PatFrag memop_frag> {
3270 def rr  : AVX512PDI<0x12, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
3271                     !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
3272                     [(set RC:$dst, (VT (X86Movddup RC:$src)))]>, EVEX;
3273 def rm  : AVX512PDI<0x12, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
3274                     !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
3275                     [(set RC:$dst,
3276                       (VT (X86Movddup (memop_frag addr:$src))))]>, EVEX;
3277 }
3278
3279 defm VMOVDDUPZ : avx512_movddup<"vmovddup", VR512, v8f64, f512mem, memopv8f64>,
3280                  VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
3281 def : Pat<(X86Movddup (v8f64 (scalar_to_vector (loadf64 addr:$src)))),
3282           (VMOVDDUPZrm addr:$src)>;
3283
3284 //===---------------------------------------------------------------------===//
3285 // Replicate Single FP - MOVSHDUP and MOVSLDUP
3286 //===---------------------------------------------------------------------===//
3287 multiclass avx512_replicate_sfp<bits<8> op, SDNode OpNode, string OpcodeStr,
3288                               ValueType vt, RegisterClass RC, PatFrag mem_frag,
3289                               X86MemOperand x86memop> {
3290   def rr : AVX512XSI<op, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
3291                     !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
3292                       [(set RC:$dst, (vt (OpNode RC:$src)))]>, EVEX;
3293   let mayLoad = 1 in
3294   def rm : AVX512XSI<op, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
3295                     !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
3296                       [(set RC:$dst, (OpNode (mem_frag addr:$src)))]>, EVEX;
3297 }
3298
3299 defm VMOVSHDUPZ  : avx512_replicate_sfp<0x16, X86Movshdup, "vmovshdup",
3300                        v16f32, VR512, memopv16f32, f512mem>, EVEX_V512,
3301                        EVEX_CD8<32, CD8VF>;
3302 defm VMOVSLDUPZ  : avx512_replicate_sfp<0x12, X86Movsldup, "vmovsldup",
3303                        v16f32, VR512, memopv16f32, f512mem>, EVEX_V512,
3304                        EVEX_CD8<32, CD8VF>;
3305
3306 def : Pat<(v16i32 (X86Movshdup VR512:$src)), (VMOVSHDUPZrr VR512:$src)>;
3307 def : Pat<(v16i32 (X86Movshdup (memopv16i32 addr:$src))),
3308            (VMOVSHDUPZrm addr:$src)>;
3309 def : Pat<(v16i32 (X86Movsldup VR512:$src)), (VMOVSLDUPZrr VR512:$src)>;
3310 def : Pat<(v16i32 (X86Movsldup (memopv16i32 addr:$src))),
3311            (VMOVSLDUPZrm addr:$src)>;
3312
3313 //===----------------------------------------------------------------------===//
3314 // Move Low to High and High to Low packed FP Instructions
3315 //===----------------------------------------------------------------------===//
3316 def VMOVLHPSZrr : AVX512PSI<0x16, MRMSrcReg, (outs VR128X:$dst),
3317           (ins VR128X:$src1, VR128X:$src2),
3318           "vmovlhps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3319           [(set VR128X:$dst, (v4f32 (X86Movlhps VR128X:$src1, VR128X:$src2)))],
3320            IIC_SSE_MOV_LH>, EVEX_4V;
3321 def VMOVHLPSZrr : AVX512PSI<0x12, MRMSrcReg, (outs VR128X:$dst),
3322           (ins VR128X:$src1, VR128X:$src2),
3323           "vmovhlps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3324           [(set VR128X:$dst, (v4f32 (X86Movhlps VR128X:$src1, VR128X:$src2)))],
3325           IIC_SSE_MOV_LH>, EVEX_4V;
3326
3327 let Predicates = [HasAVX512] in {
3328   // MOVLHPS patterns
3329   def : Pat<(v4i32 (X86Movlhps VR128X:$src1, VR128X:$src2)),
3330             (VMOVLHPSZrr VR128X:$src1, VR128X:$src2)>;
3331   def : Pat<(v2i64 (X86Movlhps VR128X:$src1, VR128X:$src2)),
3332             (VMOVLHPSZrr (v2i64 VR128X:$src1), VR128X:$src2)>;
3333
3334   // MOVHLPS patterns
3335   def : Pat<(v4i32 (X86Movhlps VR128X:$src1, VR128X:$src2)),
3336             (VMOVHLPSZrr VR128X:$src1, VR128X:$src2)>;
3337 }
3338
3339 //===----------------------------------------------------------------------===//
3340 // FMA - Fused Multiply Operations
3341 //
3342
3343 let Constraints = "$src1 = $dst" in {
3344 // Omitting the parameter OpNode (= null_frag) disables ISel pattern matching.
3345 multiclass avx512_fma3p_rm<bits<8> opc, string OpcodeStr, X86VectorVTInfo _,
3346                            SDPatternOperator OpNode = null_frag> {
3347   defm r: AVX512_maskable_3src<opc, MRMSrcReg, _, (outs _.RC:$dst),
3348           (ins _.RC:$src2, _.RC:$src3),
3349           OpcodeStr, "$src3, $src2", "$src2, $src3",
3350           (_.VT (OpNode _.RC:$src1, _.RC:$src2, _.RC:$src3))>,
3351          AVX512FMA3Base;
3352
3353   let mayLoad = 1 in
3354   def m: AVX512FMA3<opc, MRMSrcMem, (outs _.RC:$dst),
3355           (ins _.RC:$src1, _.RC:$src2, _.MemOp:$src3),
3356           !strconcat(OpcodeStr, " \t{$src3, $src2, $dst|$dst, $src2, $src3}"),
3357           [(set _.RC:$dst, (_.VT (OpNode _.RC:$src1, _.RC:$src2,
3358                                                (_.MemOpFrag addr:$src3))))]>;
3359    def mb: AVX512FMA3<opc, MRMSrcMem, (outs _.RC:$dst),
3360            (ins _.RC:$src1, _.RC:$src2, _.ScalarMemOp:$src3),
3361            !strconcat(OpcodeStr, " \t{${src3}", _.BroadcastStr,
3362             ", $src2, $dst|$dst, $src2, ${src3}", _.BroadcastStr, "}"),
3363            [(set _.RC:$dst, (OpNode _.RC:$src1, _.RC:$src2,
3364            (_.VT (X86VBroadcast (_.ScalarLdFrag addr:$src3)))))]>, EVEX_B;
3365 }
3366 } // Constraints = "$src1 = $dst"
3367
3368 multiclass avx512_fma3p_forms<bits<8> opc213, bits<8> opc231,
3369                               string OpcodeStr, X86VectorVTInfo VTI,
3370                               SDPatternOperator OpNode> {
3371   defm v213 : avx512_fma3p_rm<opc213, !strconcat(OpcodeStr, "213", VTI.Suffix),
3372                               VTI, OpNode>,
3373               EVEX_V512, EVEX_CD8<VTI.EltSize, CD8VF>;
3374
3375   defm v231 : avx512_fma3p_rm<opc231, !strconcat(OpcodeStr, "231", VTI.Suffix),
3376                               VTI>,
3377               EVEX_V512, EVEX_CD8<VTI.EltSize, CD8VF>;
3378 }
3379
3380 let ExeDomain = SSEPackedSingle in {
3381   defm VFMADDPSZ    : avx512_fma3p_forms<0xA8, 0xB8, "vfmadd",
3382                                          v16f32_info, X86Fmadd>;
3383   defm VFMSUBPSZ    : avx512_fma3p_forms<0xAA, 0xBA, "vfmsub",
3384                                          v16f32_info, X86Fmsub>;
3385   defm VFMADDSUBPSZ : avx512_fma3p_forms<0xA6, 0xB6, "vfmaddsub",
3386                                          v16f32_info, X86Fmaddsub>;
3387   defm VFMSUBADDPSZ : avx512_fma3p_forms<0xA7, 0xB7, "vfmsubadd",
3388                                          v16f32_info, X86Fmsubadd>;
3389   defm VFNMADDPSZ   : avx512_fma3p_forms<0xAC, 0xBC, "vfnmadd",
3390                                          v16f32_info, X86Fnmadd>;
3391   defm VFNMSUBPSZ   : avx512_fma3p_forms<0xAE, 0xBE, "vfnmsub",
3392                                          v16f32_info, X86Fnmsub>;
3393 }
3394 let ExeDomain = SSEPackedDouble in {
3395   defm VFMADDPDZ    : avx512_fma3p_forms<0xA8, 0xB8, "vfmadd",
3396                                          v8f64_info, X86Fmadd>, VEX_W;
3397   defm VFMSUBPDZ    : avx512_fma3p_forms<0xAA, 0xBA, "vfmsub",
3398                                          v8f64_info, X86Fmsub>, VEX_W;
3399   defm VFMADDSUBPDZ : avx512_fma3p_forms<0xA6, 0xB6, "vfmaddsub",
3400                                          v8f64_info, X86Fmaddsub>, VEX_W;
3401   defm VFMSUBADDPDZ : avx512_fma3p_forms<0xA7, 0xB7, "vfmsubadd",
3402                                          v8f64_info, X86Fmsubadd>, VEX_W;
3403   defm VFNMADDPDZ :   avx512_fma3p_forms<0xAC, 0xBC, "vfnmadd",
3404                                          v8f64_info, X86Fnmadd>, VEX_W;
3405   defm VFNMSUBPDZ :   avx512_fma3p_forms<0xAE, 0xBE, "vfnmsub",
3406                                          v8f64_info, X86Fnmsub>, VEX_W;
3407 }
3408
3409 let Constraints = "$src1 = $dst" in {
3410 multiclass avx512_fma3p_m132<bits<8> opc, string OpcodeStr, SDNode OpNode,
3411                              X86VectorVTInfo _> {
3412   let mayLoad = 1 in
3413   def m: AVX512FMA3<opc, MRMSrcMem, (outs _.RC:$dst),
3414           (ins _.RC:$src1, _.RC:$src3, _.MemOp:$src2),
3415           !strconcat(OpcodeStr, " \t{$src2, $src3, $dst|$dst, $src3, $src2}"),
3416           [(set _.RC:$dst, (_.VT (OpNode _.RC:$src1, (_.MemOpFrag addr:$src2),
3417                                                     _.RC:$src3)))]>;
3418    def mb: AVX512FMA3<opc, MRMSrcMem, (outs _.RC:$dst),
3419            (ins _.RC:$src1, _.RC:$src3, _.ScalarMemOp:$src2),
3420            !strconcat(OpcodeStr, " \t{${src2}", _.BroadcastStr,
3421             ", $src3, $dst|$dst, $src3, ${src2}", _.BroadcastStr, "}"),
3422            [(set _.RC:$dst,
3423                (OpNode _.RC:$src1, (_.VT (X86VBroadcast
3424                                             (_.ScalarLdFrag addr:$src2))),
3425                                    _.RC:$src3))]>, EVEX_B;
3426 }
3427 } // Constraints = "$src1 = $dst"
3428
3429
3430 let ExeDomain = SSEPackedSingle in {
3431   defm VFMADD132PSZ    : avx512_fma3p_m132<0x98, "vfmadd132ps", X86Fmadd,
3432                                            v16f32_info>,
3433                          EVEX_V512, EVEX_CD8<32, CD8VF>;
3434   defm VFMSUB132PSZ    : avx512_fma3p_m132<0x9A, "vfmsub132ps", X86Fmsub,
3435                                            v16f32_info>,
3436                          EVEX_V512, EVEX_CD8<32, CD8VF>;
3437   defm VFMADDSUB132PSZ : avx512_fma3p_m132<0x96, "vfmaddsub132ps", X86Fmaddsub,
3438                                            v16f32_info>,
3439                          EVEX_V512, EVEX_CD8<32, CD8VF>;
3440   defm VFMSUBADD132PSZ : avx512_fma3p_m132<0x97, "vfmsubadd132ps", X86Fmsubadd,
3441                                            v16f32_info>,
3442                          EVEX_V512, EVEX_CD8<32, CD8VF>;
3443   defm VFNMADD132PSZ   : avx512_fma3p_m132<0x9C, "vfnmadd132ps", X86Fnmadd,
3444                                            v16f32_info>,
3445                          EVEX_V512, EVEX_CD8<32, CD8VF>;
3446   defm VFNMSUB132PSZ   : avx512_fma3p_m132<0x9E, "vfnmsub132ps", X86Fnmsub,
3447                                            v16f32_info>,
3448                          EVEX_V512, EVEX_CD8<32, CD8VF>;
3449 }
3450 let ExeDomain = SSEPackedDouble in {
3451   defm VFMADD132PDZ    : avx512_fma3p_m132<0x98, "vfmadd132pd", X86Fmadd,
3452                                            v8f64_info>,
3453                          EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
3454   defm VFMSUB132PDZ    : avx512_fma3p_m132<0x9A, "vfmsub132pd", X86Fmsub,
3455                                            v8f64_info>,
3456                          EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
3457   defm VFMADDSUB132PDZ : avx512_fma3p_m132<0x96, "vfmaddsub132pd", X86Fmaddsub,
3458                                            v8f64_info>,
3459                          EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
3460   defm VFMSUBADD132PDZ : avx512_fma3p_m132<0x97, "vfmsubadd132pd", X86Fmsubadd,
3461                                            v8f64_info>,
3462                          EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
3463   defm VFNMADD132PDZ :   avx512_fma3p_m132<0x9C, "vfnmadd132pd", X86Fnmadd,
3464                                            v8f64_info>,
3465                          EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
3466   defm VFNMSUB132PDZ :   avx512_fma3p_m132<0x9E, "vfnmsub132pd", X86Fnmsub,
3467                                            v8f64_info>,
3468                          EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
3469 }
3470
3471 // Scalar FMA
3472 let Constraints = "$src1 = $dst" in {
3473 multiclass avx512_fma3s_rm<bits<8> opc, string OpcodeStr, SDNode OpNode,
3474                  RegisterClass RC, ValueType OpVT,
3475                  X86MemOperand x86memop, Operand memop,
3476                  PatFrag mem_frag> {
3477   let isCommutable = 1 in
3478   def r     : AVX512FMA3<opc, MRMSrcReg, (outs RC:$dst),
3479                    (ins RC:$src1, RC:$src2, RC:$src3),
3480                    !strconcat(OpcodeStr,
3481                               " \t{$src3, $src2, $dst|$dst, $src2, $src3}"),
3482                    [(set RC:$dst,
3483                      (OpVT (OpNode RC:$src2, RC:$src1, RC:$src3)))]>;
3484   let mayLoad = 1 in
3485   def m     : AVX512FMA3<opc, MRMSrcMem, (outs RC:$dst),
3486                    (ins RC:$src1, RC:$src2, f128mem:$src3),
3487                    !strconcat(OpcodeStr,
3488                               " \t{$src3, $src2, $dst|$dst, $src2, $src3}"),
3489                    [(set RC:$dst,
3490                      (OpVT (OpNode RC:$src2, RC:$src1,
3491                             (mem_frag addr:$src3))))]>;
3492 }
3493
3494 } // Constraints = "$src1 = $dst"
3495
3496 defm VFMADDSSZ  : avx512_fma3s_rm<0xA9, "vfmadd213ss", X86Fmadd, FR32X,
3497                       f32, f32mem, ssmem, loadf32>, EVEX_CD8<32, CD8VT1>;
3498 defm VFMADDSDZ  : avx512_fma3s_rm<0xA9, "vfmadd213sd", X86Fmadd, FR64X,
3499                       f64, f64mem, sdmem, loadf64>, VEX_W, EVEX_CD8<64, CD8VT1>;
3500 defm VFMSUBSSZ  : avx512_fma3s_rm<0xAB, "vfmsub213ss", X86Fmsub, FR32X,
3501                       f32, f32mem, ssmem, loadf32>, EVEX_CD8<32, CD8VT1>;
3502 defm VFMSUBSDZ  : avx512_fma3s_rm<0xAB, "vfmsub213sd", X86Fmsub, FR64X,
3503                       f64, f64mem, sdmem, loadf64>, VEX_W, EVEX_CD8<64, CD8VT1>;
3504 defm VFNMADDSSZ  : avx512_fma3s_rm<0xAD, "vfnmadd213ss", X86Fnmadd, FR32X,
3505                       f32, f32mem, ssmem, loadf32>, EVEX_CD8<32, CD8VT1>;
3506 defm VFNMADDSDZ  : avx512_fma3s_rm<0xAD, "vfnmadd213sd", X86Fnmadd, FR64X,
3507                       f64, f64mem, sdmem, loadf64>, VEX_W, EVEX_CD8<64, CD8VT1>;
3508 defm VFNMSUBSSZ  : avx512_fma3s_rm<0xAF, "vfnmsub213ss", X86Fnmsub, FR32X,
3509                       f32, f32mem, ssmem, loadf32>, EVEX_CD8<32, CD8VT1>;
3510 defm VFNMSUBSDZ  : avx512_fma3s_rm<0xAF, "vfnmsub213sd", X86Fnmsub, FR64X,
3511                       f64, f64mem, sdmem, loadf64>, VEX_W, EVEX_CD8<64, CD8VT1>;
3512
3513 //===----------------------------------------------------------------------===//
3514 // AVX-512  Scalar convert from sign integer to float/double
3515 //===----------------------------------------------------------------------===//
3516
3517 multiclass avx512_vcvtsi<bits<8> opc, RegisterClass SrcRC, RegisterClass DstRC,
3518                           X86MemOperand x86memop, string asm> {
3519 let hasSideEffects = 0 in {
3520   def rr : SI<opc, MRMSrcReg, (outs DstRC:$dst), (ins DstRC:$src1, SrcRC:$src),
3521               !strconcat(asm," \t{$src, $src1, $dst|$dst, $src1, $src}"), []>,
3522               EVEX_4V;
3523   let mayLoad = 1 in
3524   def rm : SI<opc, MRMSrcMem, (outs DstRC:$dst),
3525               (ins DstRC:$src1, x86memop:$src),
3526               !strconcat(asm," \t{$src, $src1, $dst|$dst, $src1, $src}"), []>,
3527               EVEX_4V;
3528 } // hasSideEffects = 0
3529 }
3530 let Predicates = [HasAVX512] in {
3531 defm VCVTSI2SSZ   : avx512_vcvtsi<0x2A, GR32, FR32X, i32mem, "cvtsi2ss{l}">,
3532                                   XS, VEX_LIG, EVEX_CD8<32, CD8VT1>;
3533 defm VCVTSI642SSZ : avx512_vcvtsi<0x2A, GR64, FR32X, i64mem, "cvtsi2ss{q}">,
3534                                   XS, VEX_W, VEX_LIG, EVEX_CD8<64, CD8VT1>;
3535 defm VCVTSI2SDZ   : avx512_vcvtsi<0x2A, GR32, FR64X, i32mem, "cvtsi2sd{l}">,
3536                                   XD, VEX_LIG, EVEX_CD8<32, CD8VT1>;
3537 defm VCVTSI642SDZ : avx512_vcvtsi<0x2A, GR64, FR64X, i64mem, "cvtsi2sd{q}">,
3538                                   XD, VEX_W, VEX_LIG, EVEX_CD8<64, CD8VT1>;
3539
3540 def : Pat<(f32 (sint_to_fp (loadi32 addr:$src))),
3541           (VCVTSI2SSZrm (f32 (IMPLICIT_DEF)), addr:$src)>;
3542 def : Pat<(f32 (sint_to_fp (loadi64 addr:$src))),
3543           (VCVTSI642SSZrm (f32 (IMPLICIT_DEF)), addr:$src)>;
3544 def : Pat<(f64 (sint_to_fp (loadi32 addr:$src))),
3545           (VCVTSI2SDZrm (f64 (IMPLICIT_DEF)), addr:$src)>;
3546 def : Pat<(f64 (sint_to_fp (loadi64 addr:$src))),
3547           (VCVTSI642SDZrm (f64 (IMPLICIT_DEF)), addr:$src)>;
3548
3549 def : Pat<(f32 (sint_to_fp GR32:$src)),
3550           (VCVTSI2SSZrr (f32 (IMPLICIT_DEF)), GR32:$src)>;
3551 def : Pat<(f32 (sint_to_fp GR64:$src)),
3552           (VCVTSI642SSZrr (f32 (IMPLICIT_DEF)), GR64:$src)>;
3553 def : Pat<(f64 (sint_to_fp GR32:$src)),
3554           (VCVTSI2SDZrr (f64 (IMPLICIT_DEF)), GR32:$src)>;
3555 def : Pat<(f64 (sint_to_fp GR64:$src)),
3556           (VCVTSI642SDZrr (f64 (IMPLICIT_DEF)), GR64:$src)>;
3557
3558 defm VCVTUSI2SSZ   : avx512_vcvtsi<0x7B, GR32, FR32X, i32mem, "cvtusi2ss{l}">,
3559                                   XS, VEX_LIG, EVEX_CD8<32, CD8VT1>;
3560 defm VCVTUSI642SSZ : avx512_vcvtsi<0x7B, GR64, FR32X, i64mem, "cvtusi2ss{q}">,
3561                                   XS, VEX_W, VEX_LIG, EVEX_CD8<64, CD8VT1>;
3562 defm VCVTUSI2SDZ   : avx512_vcvtsi<0x7B, GR32, FR64X, i32mem, "cvtusi2sd{l}">,
3563                                   XD, VEX_LIG, EVEX_CD8<32, CD8VT1>;
3564 defm VCVTUSI642SDZ : avx512_vcvtsi<0x7B, GR64, FR64X, i64mem, "cvtusi2sd{q}">,
3565                                   XD, VEX_W, VEX_LIG, EVEX_CD8<64, CD8VT1>;
3566
3567 def : Pat<(f32 (uint_to_fp (loadi32 addr:$src))),
3568           (VCVTUSI2SSZrm (f32 (IMPLICIT_DEF)), addr:$src)>;
3569 def : Pat<(f32 (uint_to_fp (loadi64 addr:$src))),
3570           (VCVTUSI642SSZrm (f32 (IMPLICIT_DEF)), addr:$src)>;
3571 def : Pat<(f64 (uint_to_fp (loadi32 addr:$src))),
3572           (VCVTUSI2SDZrm (f64 (IMPLICIT_DEF)), addr:$src)>;
3573 def : Pat<(f64 (uint_to_fp (loadi64 addr:$src))),
3574           (VCVTUSI642SDZrm (f64 (IMPLICIT_DEF)), addr:$src)>;
3575
3576 def : Pat<(f32 (uint_to_fp GR32:$src)),
3577           (VCVTUSI2SSZrr (f32 (IMPLICIT_DEF)), GR32:$src)>;
3578 def : Pat<(f32 (uint_to_fp GR64:$src)),
3579           (VCVTUSI642SSZrr (f32 (IMPLICIT_DEF)), GR64:$src)>;
3580 def : Pat<(f64 (uint_to_fp GR32:$src)),
3581           (VCVTUSI2SDZrr (f64 (IMPLICIT_DEF)), GR32:$src)>;
3582 def : Pat<(f64 (uint_to_fp GR64:$src)),
3583           (VCVTUSI642SDZrr (f64 (IMPLICIT_DEF)), GR64:$src)>;
3584 }
3585
3586 //===----------------------------------------------------------------------===//
3587 // AVX-512  Scalar convert from float/double to integer
3588 //===----------------------------------------------------------------------===//
3589 multiclass avx512_cvt_s_int<bits<8> opc, RegisterClass SrcRC, RegisterClass DstRC,
3590                           Intrinsic Int, Operand memop, ComplexPattern mem_cpat,
3591                           string asm> {
3592 let hasSideEffects = 0 in {
3593   def rr : SI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
3594               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
3595               [(set DstRC:$dst, (Int SrcRC:$src))]>, EVEX, VEX_LIG,
3596               Requires<[HasAVX512]>;
3597   let mayLoad = 1 in
3598   def rm : SI<opc, MRMSrcMem, (outs DstRC:$dst), (ins memop:$src),
3599               !strconcat(asm," \t{$src, $dst|$dst, $src}"), []>, EVEX, VEX_LIG,
3600               Requires<[HasAVX512]>;
3601 } // hasSideEffects = 0
3602 }
3603 let Predicates = [HasAVX512] in {
3604 // Convert float/double to signed/unsigned int 32/64
3605 defm VCVTSS2SIZ:    avx512_cvt_s_int<0x2D, VR128X, GR32, int_x86_sse_cvtss2si,
3606                                    ssmem, sse_load_f32, "cvtss2si">,
3607                                    XS, EVEX_CD8<32, CD8VT1>;
3608 defm VCVTSS2SI64Z:  avx512_cvt_s_int<0x2D, VR128X, GR64, int_x86_sse_cvtss2si64,
3609                                    ssmem, sse_load_f32, "cvtss2si">,
3610                                    XS, VEX_W, EVEX_CD8<32, CD8VT1>;
3611 defm VCVTSS2USIZ:   avx512_cvt_s_int<0x79, VR128X, GR32, int_x86_avx512_cvtss2usi,
3612                                    ssmem, sse_load_f32, "cvtss2usi">,
3613                                    XS, EVEX_CD8<32, CD8VT1>;
3614 defm VCVTSS2USI64Z: avx512_cvt_s_int<0x79, VR128X, GR64,
3615                                    int_x86_avx512_cvtss2usi64, ssmem,
3616                                    sse_load_f32, "cvtss2usi">, XS, VEX_W,
3617                                    EVEX_CD8<32, CD8VT1>;
3618 defm VCVTSD2SIZ:    avx512_cvt_s_int<0x2D, VR128X, GR32, int_x86_sse2_cvtsd2si,
3619                                    sdmem, sse_load_f64, "cvtsd2si">,
3620                                    XD, EVEX_CD8<64, CD8VT1>;
3621 defm VCVTSD2SI64Z:  avx512_cvt_s_int<0x2D, VR128X, GR64, int_x86_sse2_cvtsd2si64,
3622                                    sdmem, sse_load_f64, "cvtsd2si">,
3623                                    XD, VEX_W, EVEX_CD8<64, CD8VT1>;
3624 defm VCVTSD2USIZ:   avx512_cvt_s_int<0x79, VR128X, GR32, int_x86_avx512_cvtsd2usi,
3625                                    sdmem, sse_load_f64, "cvtsd2usi">,
3626                                    XD, EVEX_CD8<64, CD8VT1>;
3627 defm VCVTSD2USI64Z: avx512_cvt_s_int<0x79, VR128X, GR64,
3628                                    int_x86_avx512_cvtsd2usi64, sdmem,
3629                                    sse_load_f64, "cvtsd2usi">, XD, VEX_W,
3630                                    EVEX_CD8<64, CD8VT1>;
3631
3632 let isCodeGenOnly = 1 in {
3633   defm Int_VCVTSI2SSZ : sse12_cvt_sint_3addr<0x2A, GR32, VR128X,
3634             int_x86_sse_cvtsi2ss, i32mem, loadi32, "cvtsi2ss{l}",
3635             SSE_CVT_Scalar, 0>, XS, EVEX_4V;
3636   defm Int_VCVTSI2SS64Z : sse12_cvt_sint_3addr<0x2A, GR64, VR128X,
3637             int_x86_sse_cvtsi642ss, i64mem, loadi64, "cvtsi2ss{q}",
3638             SSE_CVT_Scalar, 0>, XS, EVEX_4V, VEX_W;
3639   defm Int_VCVTSI2SDZ : sse12_cvt_sint_3addr<0x2A, GR32, VR128X,
3640             int_x86_sse2_cvtsi2sd, i32mem, loadi32, "cvtsi2sd{l}",
3641             SSE_CVT_Scalar, 0>, XD, EVEX_4V;
3642   defm Int_VCVTSI2SD64Z : sse12_cvt_sint_3addr<0x2A, GR64, VR128X,
3643             int_x86_sse2_cvtsi642sd, i64mem, loadi64, "cvtsi2sd{q}",
3644             SSE_CVT_Scalar, 0>, XD, EVEX_4V, VEX_W;
3645
3646   defm Int_VCVTUSI2SSZ : sse12_cvt_sint_3addr<0x2A, GR32, VR128X,
3647             int_x86_avx512_cvtusi2ss, i32mem, loadi32, "cvtusi2ss{l}",
3648             SSE_CVT_Scalar, 0>, XS, EVEX_4V;
3649   defm Int_VCVTUSI2SS64Z : sse12_cvt_sint_3addr<0x2A, GR64, VR128X,
3650             int_x86_avx512_cvtusi642ss, i64mem, loadi64, "cvtusi2ss{q}",
3651             SSE_CVT_Scalar, 0>, XS, EVEX_4V, VEX_W;
3652   defm Int_VCVTUSI2SDZ : sse12_cvt_sint_3addr<0x2A, GR32, VR128X,
3653             int_x86_avx512_cvtusi2sd, i32mem, loadi32, "cvtusi2sd{l}",
3654             SSE_CVT_Scalar, 0>, XD, EVEX_4V;
3655   defm Int_VCVTUSI2SD64Z : sse12_cvt_sint_3addr<0x2A, GR64, VR128X,
3656             int_x86_avx512_cvtusi642sd, i64mem, loadi64, "cvtusi2sd{q}",
3657             SSE_CVT_Scalar, 0>, XD, EVEX_4V, VEX_W;
3658 } // isCodeGenOnly = 1
3659
3660 // Convert float/double to signed/unsigned int 32/64 with truncation
3661 let isCodeGenOnly = 1 in {
3662   defm Int_VCVTTSS2SIZ : avx512_cvt_s_int<0x2C, VR128X, GR32, int_x86_sse_cvttss2si,
3663                                      ssmem, sse_load_f32, "cvttss2si">,
3664                                      XS, EVEX_CD8<32, CD8VT1>;
3665   defm Int_VCVTTSS2SI64Z : avx512_cvt_s_int<0x2C, VR128X, GR64,
3666                                      int_x86_sse_cvttss2si64, ssmem, sse_load_f32,
3667                                      "cvttss2si">, XS, VEX_W,
3668                                      EVEX_CD8<32, CD8VT1>;
3669   defm Int_VCVTTSD2SIZ : avx512_cvt_s_int<0x2C, VR128X, GR32, int_x86_sse2_cvttsd2si,
3670                                      sdmem, sse_load_f64, "cvttsd2si">, XD,
3671                                      EVEX_CD8<64, CD8VT1>;
3672   defm Int_VCVTTSD2SI64Z : avx512_cvt_s_int<0x2C, VR128X, GR64,
3673                                      int_x86_sse2_cvttsd2si64, sdmem, sse_load_f64,
3674                                      "cvttsd2si">, XD, VEX_W,
3675                                      EVEX_CD8<64, CD8VT1>;
3676   defm Int_VCVTTSS2USIZ : avx512_cvt_s_int<0x78, VR128X, GR32,
3677                                      int_x86_avx512_cvttss2usi, ssmem, sse_load_f32,
3678                                      "cvttss2usi">, XS, EVEX_CD8<32, CD8VT1>;
3679   defm Int_VCVTTSS2USI64Z : avx512_cvt_s_int<0x78, VR128X, GR64,
3680                                      int_x86_avx512_cvttss2usi64, ssmem,
3681                                      sse_load_f32, "cvttss2usi">, XS, VEX_W,
3682                                      EVEX_CD8<32, CD8VT1>;
3683   defm Int_VCVTTSD2USIZ : avx512_cvt_s_int<0x78, VR128X, GR32,
3684                                      int_x86_avx512_cvttsd2usi,
3685                                      sdmem, sse_load_f64, "cvttsd2usi">, XD,
3686                                      EVEX_CD8<64, CD8VT1>;
3687   defm Int_VCVTTSD2USI64Z : avx512_cvt_s_int<0x78, VR128X, GR64,
3688                                      int_x86_avx512_cvttsd2usi64, sdmem,
3689                                      sse_load_f64, "cvttsd2usi">, XD, VEX_W,
3690                                      EVEX_CD8<64, CD8VT1>;
3691 } // isCodeGenOnly = 1
3692
3693 multiclass avx512_cvt_s<bits<8> opc, RegisterClass SrcRC, RegisterClass DstRC,
3694                          SDNode OpNode, X86MemOperand x86memop, PatFrag ld_frag,
3695                          string asm> {
3696   def rr : SI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
3697               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
3698               [(set DstRC:$dst, (OpNode SrcRC:$src))]>, EVEX;
3699   def rm : SI<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
3700               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
3701               [(set DstRC:$dst, (OpNode (ld_frag addr:$src)))]>, EVEX;
3702 }
3703
3704 defm VCVTTSS2SIZ    : avx512_cvt_s<0x2C, FR32X, GR32, fp_to_sint, f32mem,
3705                                   loadf32, "cvttss2si">, XS,
3706                                   EVEX_CD8<32, CD8VT1>;
3707 defm VCVTTSS2USIZ   : avx512_cvt_s<0x78, FR32X, GR32, fp_to_uint, f32mem,
3708                                   loadf32, "cvttss2usi">, XS,
3709                                   EVEX_CD8<32, CD8VT1>;
3710 defm VCVTTSS2SI64Z  : avx512_cvt_s<0x2C, FR32X, GR64, fp_to_sint, f32mem,
3711                                   loadf32, "cvttss2si">, XS, VEX_W,
3712                                   EVEX_CD8<32, CD8VT1>;
3713 defm VCVTTSS2USI64Z : avx512_cvt_s<0x78, FR32X, GR64, fp_to_uint, f32mem,
3714                                   loadf32, "cvttss2usi">, XS, VEX_W,
3715                                   EVEX_CD8<32, CD8VT1>;
3716 defm VCVTTSD2SIZ    : avx512_cvt_s<0x2C, FR64X, GR32, fp_to_sint, f64mem,
3717                                   loadf64, "cvttsd2si">, XD,
3718                                   EVEX_CD8<64, CD8VT1>;
3719 defm VCVTTSD2USIZ   : avx512_cvt_s<0x78, FR64X, GR32, fp_to_uint, f64mem,
3720                                   loadf64, "cvttsd2usi">, XD,
3721                                   EVEX_CD8<64, CD8VT1>;
3722 defm VCVTTSD2SI64Z  : avx512_cvt_s<0x2C, FR64X, GR64, fp_to_sint, f64mem,
3723                                   loadf64, "cvttsd2si">, XD, VEX_W,
3724                                   EVEX_CD8<64, CD8VT1>;
3725 defm VCVTTSD2USI64Z : avx512_cvt_s<0x78, FR64X, GR64, fp_to_uint, f64mem,
3726                                   loadf64, "cvttsd2usi">, XD, VEX_W,
3727                                   EVEX_CD8<64, CD8VT1>;
3728 } // HasAVX512
3729 //===----------------------------------------------------------------------===//
3730 // AVX-512  Convert form float to double and back
3731 //===----------------------------------------------------------------------===//
3732 let hasSideEffects = 0 in {
3733 def VCVTSS2SDZrr : AVX512XSI<0x5A, MRMSrcReg, (outs FR64X:$dst),
3734                     (ins FR32X:$src1, FR32X:$src2),
3735                     "vcvtss2sd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3736                     []>, EVEX_4V, VEX_LIG, Sched<[WriteCvtF2F]>;
3737 let mayLoad = 1 in
3738 def VCVTSS2SDZrm : AVX512XSI<0x5A, MRMSrcMem, (outs FR64X:$dst),
3739                     (ins FR32X:$src1, f32mem:$src2),
3740                     "vcvtss2sd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3741                     []>, EVEX_4V, VEX_LIG, Sched<[WriteCvtF2FLd, ReadAfterLd]>,
3742                     EVEX_CD8<32, CD8VT1>;
3743
3744 // Convert scalar double to scalar single
3745 def VCVTSD2SSZrr  : AVX512XDI<0x5A, MRMSrcReg, (outs FR32X:$dst),
3746                       (ins FR64X:$src1, FR64X:$src2),
3747                       "vcvtsd2ss\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3748                       []>, EVEX_4V, VEX_LIG, VEX_W, Sched<[WriteCvtF2F]>;
3749 let mayLoad = 1 in
3750 def VCVTSD2SSZrm  : AVX512XDI<0x5A, MRMSrcMem, (outs FR32X:$dst),
3751                       (ins FR64X:$src1, f64mem:$src2),
3752                       "vcvtsd2ss\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3753                       []>, EVEX_4V, VEX_LIG, VEX_W,
3754                       Sched<[WriteCvtF2FLd, ReadAfterLd]>, EVEX_CD8<64, CD8VT1>;
3755 }
3756
3757 def : Pat<(f64 (fextend FR32X:$src)), (VCVTSS2SDZrr FR32X:$src, FR32X:$src)>,
3758       Requires<[HasAVX512]>;
3759 def : Pat<(fextend (loadf32 addr:$src)),
3760     (VCVTSS2SDZrm (f32 (IMPLICIT_DEF)), addr:$src)>, Requires<[HasAVX512]>;
3761
3762 def : Pat<(extloadf32 addr:$src),
3763     (VCVTSS2SDZrm (f32 (IMPLICIT_DEF)), addr:$src)>,
3764       Requires<[HasAVX512, OptForSize]>;
3765
3766 def : Pat<(extloadf32 addr:$src),
3767     (VCVTSS2SDZrr (f32 (IMPLICIT_DEF)), (VMOVSSZrm addr:$src))>,
3768     Requires<[HasAVX512, OptForSpeed]>;
3769
3770 def : Pat<(f32 (fround FR64X:$src)), (VCVTSD2SSZrr FR64X:$src, FR64X:$src)>,
3771            Requires<[HasAVX512]>;
3772
3773 multiclass avx512_vcvt_fp_with_rc<bits<8> opc, string asm, RegisterClass SrcRC,
3774                RegisterClass DstRC, SDNode OpNode, PatFrag mem_frag,
3775                X86MemOperand x86memop, ValueType OpVT, ValueType InVT,
3776                Domain d> {
3777 let hasSideEffects = 0 in {
3778   def rr : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
3779               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
3780               [(set DstRC:$dst,
3781                 (OpVT (OpNode (InVT SrcRC:$src))))], d>, EVEX;
3782   def rrb : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src, AVX512RC:$rc),
3783               !strconcat(asm," \t{$rc, $src, $dst|$dst, $src, $rc}"),
3784               [], d>, EVEX, EVEX_B, EVEX_RC;
3785   let mayLoad = 1 in
3786   def rm : AVX512PI<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
3787               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
3788               [(set DstRC:$dst,
3789                 (OpVT (OpNode (InVT (bitconvert (mem_frag addr:$src))))))], d>, EVEX;
3790 } // hasSideEffects = 0
3791 }
3792
3793 multiclass avx512_vcvt_fp<bits<8> opc, string asm, RegisterClass SrcRC,
3794                RegisterClass DstRC, SDNode OpNode, PatFrag mem_frag,
3795                X86MemOperand x86memop, ValueType OpVT, ValueType InVT,
3796                Domain d> {
3797 let hasSideEffects = 0 in {
3798   def rr : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
3799               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
3800               [(set DstRC:$dst,
3801                 (OpVT (OpNode (InVT SrcRC:$src))))], d>, EVEX;
3802   let mayLoad = 1 in
3803   def rm : AVX512PI<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
3804               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
3805               [(set DstRC:$dst,
3806                 (OpVT (OpNode (InVT (bitconvert (mem_frag addr:$src))))))], d>, EVEX;
3807 } // hasSideEffects = 0
3808 }
3809
3810 defm VCVTPD2PSZ : avx512_vcvt_fp_with_rc<0x5A, "vcvtpd2ps", VR512, VR256X, fround,
3811                                 memopv8f64, f512mem, v8f32, v8f64,
3812                                 SSEPackedSingle>, EVEX_V512, VEX_W, PD,
3813                                 EVEX_CD8<64, CD8VF>;
3814
3815 defm VCVTPS2PDZ : avx512_vcvt_fp<0x5A, "vcvtps2pd", VR256X, VR512, fextend,
3816                                 memopv4f64, f256mem, v8f64, v8f32,
3817                                 SSEPackedDouble>, EVEX_V512, PS,
3818                                 EVEX_CD8<32, CD8VH>;
3819 def : Pat<(v8f64 (extloadv8f32 addr:$src)),
3820             (VCVTPS2PDZrm addr:$src)>;
3821
3822 def : Pat<(v8f32 (int_x86_avx512_mask_cvtpd2ps_512 (v8f64 VR512:$src),
3823                    (bc_v8f32(v8i32 immAllZerosV)), (i8 -1), (i32 FROUND_CURRENT))),
3824           (VCVTPD2PSZrr VR512:$src)>;
3825
3826 def : Pat<(v8f32 (int_x86_avx512_mask_cvtpd2ps_512 (v8f64 VR512:$src),
3827                    (bc_v8f32(v8i32 immAllZerosV)), (i8 -1), imm:$rc)),
3828           (VCVTPD2PSZrrb VR512:$src, imm:$rc)>;
3829
3830 //===----------------------------------------------------------------------===//
3831 // AVX-512  Vector convert from sign integer to float/double
3832 //===----------------------------------------------------------------------===//
3833
3834 defm VCVTDQ2PSZ : avx512_vcvt_fp_with_rc<0x5B, "vcvtdq2ps", VR512, VR512, sint_to_fp,
3835                                 memopv8i64, i512mem, v16f32, v16i32,
3836                                 SSEPackedSingle>, EVEX_V512, PS,
3837                                 EVEX_CD8<32, CD8VF>;
3838
3839 defm VCVTDQ2PDZ : avx512_vcvt_fp<0xE6, "vcvtdq2pd", VR256X, VR512, sint_to_fp,
3840                                 memopv4i64, i256mem, v8f64, v8i32,
3841                                 SSEPackedDouble>, EVEX_V512, XS,
3842                                 EVEX_CD8<32, CD8VH>;
3843
3844 defm VCVTTPS2DQZ : avx512_vcvt_fp<0x5B, "vcvttps2dq", VR512, VR512, fp_to_sint,
3845                                  memopv16f32, f512mem, v16i32, v16f32,
3846                                  SSEPackedSingle>, EVEX_V512, XS,
3847                                  EVEX_CD8<32, CD8VF>;
3848
3849 defm VCVTTPD2DQZ : avx512_vcvt_fp<0xE6, "vcvttpd2dq", VR512, VR256X, fp_to_sint,
3850                                  memopv8f64, f512mem, v8i32, v8f64,
3851                                  SSEPackedDouble>, EVEX_V512, PD, VEX_W,
3852                                  EVEX_CD8<64, CD8VF>;
3853
3854 defm VCVTTPS2UDQZ : avx512_vcvt_fp<0x78, "vcvttps2udq", VR512, VR512, fp_to_uint,
3855                                  memopv16f32, f512mem, v16i32, v16f32,
3856                                  SSEPackedSingle>, EVEX_V512, PS,
3857                                  EVEX_CD8<32, CD8VF>;
3858
3859 // cvttps2udq (src, 0, mask-all-ones, sae-current)
3860 def : Pat<(v16i32 (int_x86_avx512_mask_cvttps2udq_512 (v16f32 VR512:$src),
3861                    (v16i32 immAllZerosV), (i16 -1), FROUND_CURRENT)),
3862           (VCVTTPS2UDQZrr VR512:$src)>;
3863
3864 defm VCVTTPD2UDQZ : avx512_vcvt_fp<0x78, "vcvttpd2udq", VR512, VR256X, fp_to_uint,
3865                                  memopv8f64, f512mem, v8i32, v8f64,
3866                                  SSEPackedDouble>, EVEX_V512, PS, VEX_W,
3867                                  EVEX_CD8<64, CD8VF>;
3868
3869 // cvttpd2udq (src, 0, mask-all-ones, sae-current)
3870 def : Pat<(v8i32 (int_x86_avx512_mask_cvttpd2udq_512 (v8f64 VR512:$src),
3871                    (v8i32 immAllZerosV), (i8 -1), FROUND_CURRENT)),
3872           (VCVTTPD2UDQZrr VR512:$src)>;
3873
3874 defm VCVTUDQ2PDZ : avx512_vcvt_fp<0x7A, "vcvtudq2pd", VR256X, VR512, uint_to_fp,
3875                                  memopv4i64, f256mem, v8f64, v8i32,
3876                                  SSEPackedDouble>, EVEX_V512, XS,
3877                                  EVEX_CD8<32, CD8VH>;
3878
3879 defm VCVTUDQ2PSZ : avx512_vcvt_fp_with_rc<0x7A, "vcvtudq2ps", VR512, VR512, uint_to_fp,
3880                                  memopv16i32, f512mem, v16f32, v16i32,
3881                                  SSEPackedSingle>, EVEX_V512, XD,
3882                                  EVEX_CD8<32, CD8VF>;
3883
3884 def : Pat<(v8i32 (fp_to_uint (v8f32 VR256X:$src1))),
3885           (EXTRACT_SUBREG (v16i32 (VCVTTPS2UDQZrr
3886            (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)))), sub_ymm)>;
3887
3888 def : Pat<(v4i32 (fp_to_uint (v4f32 VR128X:$src1))),
3889           (EXTRACT_SUBREG (v16i32 (VCVTTPS2UDQZrr
3890            (v16f32 (SUBREG_TO_REG (i32 0), VR128X:$src1, sub_xmm)))), sub_xmm)>;
3891
3892 def : Pat<(v8f32 (uint_to_fp (v8i32 VR256X:$src1))),
3893           (EXTRACT_SUBREG (v16f32 (VCVTUDQ2PSZrr
3894            (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)))), sub_ymm)>;
3895
3896 def : Pat<(v4f32 (uint_to_fp (v4i32 VR128X:$src1))),
3897           (EXTRACT_SUBREG (v16f32 (VCVTUDQ2PSZrr
3898            (v16i32 (SUBREG_TO_REG (i32 0), VR128X:$src1, sub_xmm)))), sub_xmm)>;
3899
3900 def : Pat<(v4f64 (uint_to_fp (v4i32 VR128X:$src1))),
3901           (EXTRACT_SUBREG (v8f64 (VCVTUDQ2PDZrr
3902            (v8i32 (SUBREG_TO_REG (i32 0), VR128X:$src1, sub_xmm)))), sub_ymm)>;
3903
3904 def : Pat<(v16f32 (int_x86_avx512_mask_cvtdq2ps_512 (v16i32 VR512:$src),
3905                    (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1), imm:$rc)),
3906           (VCVTDQ2PSZrrb VR512:$src, imm:$rc)>;
3907 def : Pat<(v8f64 (int_x86_avx512_mask_cvtdq2pd_512 (v8i32 VR256X:$src),
3908                    (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1))),
3909           (VCVTDQ2PDZrr VR256X:$src)>;
3910 def : Pat<(v16f32 (int_x86_avx512_mask_cvtudq2ps_512 (v16i32 VR512:$src),
3911                    (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1), imm:$rc)),
3912           (VCVTUDQ2PSZrrb VR512:$src, imm:$rc)>;
3913 def : Pat<(v8f64 (int_x86_avx512_mask_cvtudq2pd_512 (v8i32 VR256X:$src),
3914                    (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1))),
3915           (VCVTUDQ2PDZrr VR256X:$src)>;
3916
3917 multiclass avx512_vcvt_fp2int<bits<8> opc, string asm, RegisterClass SrcRC,
3918                RegisterClass DstRC, PatFrag mem_frag,
3919                X86MemOperand x86memop, Domain d> {
3920 let hasSideEffects = 0 in {
3921   def rr : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
3922               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
3923               [], d>, EVEX;
3924   def rrb : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src, AVX512RC:$rc),
3925               !strconcat(asm," \t{$rc, $src, $dst|$dst, $src, $rc}"),
3926               [], d>, EVEX, EVEX_B, EVEX_RC;
3927   let mayLoad = 1 in
3928   def rm : AVX512PI<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
3929               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
3930               [], d>, EVEX;
3931 } // hasSideEffects = 0
3932 }
3933
3934 defm VCVTPS2DQZ : avx512_vcvt_fp2int<0x5B, "vcvtps2dq", VR512, VR512,
3935                                  memopv16f32, f512mem, SSEPackedSingle>, PD,
3936                                  EVEX_V512, EVEX_CD8<32, CD8VF>;
3937 defm VCVTPD2DQZ : avx512_vcvt_fp2int<0xE6, "vcvtpd2dq", VR512, VR256X,
3938                                  memopv8f64, f512mem, SSEPackedDouble>, XD, VEX_W,
3939                                  EVEX_V512, EVEX_CD8<64, CD8VF>;
3940
3941 def : Pat <(v16i32 (int_x86_avx512_mask_cvtps2dq_512 (v16f32 VR512:$src),
3942                     (v16i32 immAllZerosV), (i16 -1), imm:$rc)),
3943            (VCVTPS2DQZrrb VR512:$src, imm:$rc)>;
3944
3945 def : Pat <(v8i32 (int_x86_avx512_mask_cvtpd2dq_512 (v8f64 VR512:$src),
3946                     (v8i32 immAllZerosV), (i8 -1), imm:$rc)),
3947            (VCVTPD2DQZrrb VR512:$src, imm:$rc)>;
3948
3949 defm VCVTPS2UDQZ : avx512_vcvt_fp2int<0x79, "vcvtps2udq", VR512, VR512,
3950                                  memopv16f32, f512mem, SSEPackedSingle>,
3951                                  PS, EVEX_V512, EVEX_CD8<32, CD8VF>;
3952 defm VCVTPD2UDQZ : avx512_vcvt_fp2int<0x79, "vcvtpd2udq", VR512, VR256X,
3953                                  memopv8f64, f512mem, SSEPackedDouble>, VEX_W,
3954                                  PS, EVEX_V512, EVEX_CD8<64, CD8VF>;
3955
3956 def : Pat <(v16i32 (int_x86_avx512_mask_cvtps2udq_512 (v16f32 VR512:$src),
3957                     (v16i32 immAllZerosV), (i16 -1), imm:$rc)),
3958            (VCVTPS2UDQZrrb VR512:$src, imm:$rc)>;
3959
3960 def : Pat <(v8i32 (int_x86_avx512_mask_cvtpd2udq_512 (v8f64 VR512:$src),
3961                     (v8i32 immAllZerosV), (i8 -1), imm:$rc)),
3962            (VCVTPD2UDQZrrb VR512:$src, imm:$rc)>;
3963
3964 let Predicates = [HasAVX512] in {
3965   def : Pat<(v8f32 (fround (loadv8f64 addr:$src))),
3966             (VCVTPD2PSZrm addr:$src)>;
3967   def : Pat<(v8f64 (extloadv8f32 addr:$src)),
3968             (VCVTPS2PDZrm addr:$src)>;
3969 }
3970
3971 //===----------------------------------------------------------------------===//
3972 // Half precision conversion instructions
3973 //===----------------------------------------------------------------------===//
3974 multiclass avx512_cvtph2ps<RegisterClass destRC, RegisterClass srcRC,
3975                              X86MemOperand x86memop> {
3976   def rr : AVX5128I<0x13, MRMSrcReg, (outs destRC:$dst), (ins srcRC:$src),
3977              "vcvtph2ps\t{$src, $dst|$dst, $src}",
3978              []>, EVEX;
3979   let hasSideEffects = 0, mayLoad = 1 in
3980   def rm : AVX5128I<0x13, MRMSrcMem, (outs destRC:$dst), (ins x86memop:$src),
3981              "vcvtph2ps\t{$src, $dst|$dst, $src}", []>, EVEX;
3982 }
3983
3984 multiclass avx512_cvtps2ph<RegisterClass destRC, RegisterClass srcRC,
3985                              X86MemOperand x86memop> {
3986   def rr : AVX512AIi8<0x1D, MRMDestReg, (outs destRC:$dst),
3987                (ins srcRC:$src1, i32i8imm:$src2),
3988                "vcvtps2ph \t{$src2, $src1, $dst|$dst, $src1, $src2}",
3989                []>, EVEX;
3990   let hasSideEffects = 0, mayStore = 1 in
3991   def mr : AVX512AIi8<0x1D, MRMDestMem, (outs),
3992                (ins x86memop:$dst, srcRC:$src1, i32i8imm:$src2),
3993                "vcvtps2ph \t{$src2, $src1, $dst|$dst, $src1, $src2}", []>, EVEX;
3994 }
3995
3996 defm VCVTPH2PSZ : avx512_cvtph2ps<VR512, VR256X, f256mem>, EVEX_V512,
3997                                     EVEX_CD8<32, CD8VH>;
3998 defm VCVTPS2PHZ : avx512_cvtps2ph<VR256X, VR512, f256mem>, EVEX_V512,
3999                                     EVEX_CD8<32, CD8VH>;
4000
4001 def : Pat<(v16i16 (int_x86_avx512_mask_vcvtps2ph_512 (v16f32 VR512:$src),
4002            imm:$rc, (bc_v16i16(v8i32 immAllZerosV)), (i16 -1))),
4003            (VCVTPS2PHZrr VR512:$src, imm:$rc)>;
4004
4005 def : Pat<(v16f32 (int_x86_avx512_mask_vcvtph2ps_512 (v16i16 VR256X:$src),
4006            (bc_v16f32(v16i32 immAllZerosV)), (i16 -1), (i32 FROUND_CURRENT))),
4007            (VCVTPH2PSZrr VR256X:$src)>;
4008
4009 let Defs = [EFLAGS], Predicates = [HasAVX512] in {
4010   defm VUCOMISSZ : sse12_ord_cmp<0x2E, FR32X, X86cmp, f32, f32mem, loadf32,
4011                                  "ucomiss">, PS, EVEX, VEX_LIG,
4012                                  EVEX_CD8<32, CD8VT1>;
4013   defm VUCOMISDZ : sse12_ord_cmp<0x2E, FR64X, X86cmp, f64, f64mem, loadf64,
4014                                   "ucomisd">, PD, EVEX,
4015                                   VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
4016   let Pattern = []<dag> in {
4017     defm VCOMISSZ  : sse12_ord_cmp<0x2F, VR128X, undef, v4f32, f128mem, load,
4018                                    "comiss">, PS, EVEX, VEX_LIG,
4019                                    EVEX_CD8<32, CD8VT1>;
4020     defm VCOMISDZ  : sse12_ord_cmp<0x2F, VR128X, undef, v2f64, f128mem, load,
4021                                    "comisd">, PD, EVEX,
4022                                     VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
4023   }
4024   let isCodeGenOnly = 1 in {
4025     defm Int_VUCOMISSZ  : sse12_ord_cmp<0x2E, VR128X, X86ucomi, v4f32, f128mem,
4026                               load, "ucomiss">, PS, EVEX, VEX_LIG,
4027                               EVEX_CD8<32, CD8VT1>;
4028     defm Int_VUCOMISDZ  : sse12_ord_cmp<0x2E, VR128X, X86ucomi, v2f64, f128mem,
4029                               load, "ucomisd">, PD, EVEX,
4030                               VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
4031
4032     defm Int_VCOMISSZ  : sse12_ord_cmp<0x2F, VR128X, X86comi, v4f32, f128mem,
4033                               load, "comiss">, PS, EVEX, VEX_LIG,
4034                               EVEX_CD8<32, CD8VT1>;
4035     defm Int_VCOMISDZ  : sse12_ord_cmp<0x2F, VR128X, X86comi, v2f64, f128mem,
4036                               load, "comisd">, PD, EVEX,
4037                               VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
4038   }
4039 }
4040
4041 /// avx512_fp14_s rcp14ss, rcp14sd, rsqrt14ss, rsqrt14sd
4042 multiclass avx512_fp14_s<bits<8> opc, string OpcodeStr, RegisterClass RC,
4043                             X86MemOperand x86memop> {
4044   let hasSideEffects = 0 in {
4045   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
4046                (ins RC:$src1, RC:$src2),
4047                !strconcat(OpcodeStr,
4048                " \t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>, EVEX_4V;
4049   let mayLoad = 1 in {
4050   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
4051                (ins RC:$src1, x86memop:$src2),
4052                !strconcat(OpcodeStr,
4053                " \t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>, EVEX_4V;
4054   }
4055 }
4056 }
4057
4058 defm VRCP14SS   : avx512_fp14_s<0x4D, "vrcp14ss", FR32X, f32mem>,
4059                   EVEX_CD8<32, CD8VT1>;
4060 defm VRCP14SD   : avx512_fp14_s<0x4D, "vrcp14sd", FR64X, f64mem>,
4061                   VEX_W, EVEX_CD8<64, CD8VT1>;
4062 defm VRSQRT14SS   : avx512_fp14_s<0x4F, "vrsqrt14ss", FR32X, f32mem>,
4063                   EVEX_CD8<32, CD8VT1>;
4064 defm VRSQRT14SD   : avx512_fp14_s<0x4F, "vrsqrt14sd", FR64X, f64mem>,
4065                   VEX_W, EVEX_CD8<64, CD8VT1>;
4066
4067 def : Pat <(v4f32 (int_x86_avx512_rcp14_ss (v4f32 VR128X:$src1),
4068               (v4f32 VR128X:$src2), (bc_v4f32 (v4i32 immAllZerosV)), (i8 -1))),
4069            (COPY_TO_REGCLASS (VRCP14SSrr (COPY_TO_REGCLASS VR128X:$src1, FR32X),
4070                        (COPY_TO_REGCLASS VR128X:$src2, FR32X)), VR128X)>;
4071
4072 def : Pat <(v2f64 (int_x86_avx512_rcp14_sd (v2f64 VR128X:$src1),
4073               (v2f64 VR128X:$src2), (bc_v2f64 (v4i32 immAllZerosV)), (i8 -1))),
4074            (COPY_TO_REGCLASS (VRCP14SDrr (COPY_TO_REGCLASS VR128X:$src1, FR64X),
4075                        (COPY_TO_REGCLASS VR128X:$src2, FR64X)), VR128X)>;
4076
4077 def : Pat <(v4f32 (int_x86_avx512_rsqrt14_ss (v4f32 VR128X:$src1),
4078               (v4f32 VR128X:$src2), (bc_v4f32 (v4i32 immAllZerosV)), (i8 -1))),
4079            (COPY_TO_REGCLASS (VRSQRT14SSrr (COPY_TO_REGCLASS VR128X:$src1, FR32X),
4080                        (COPY_TO_REGCLASS VR128X:$src2, FR32X)), VR128X)>;
4081
4082 def : Pat <(v2f64 (int_x86_avx512_rsqrt14_sd (v2f64 VR128X:$src1),
4083               (v2f64 VR128X:$src2), (bc_v2f64 (v4i32 immAllZerosV)), (i8 -1))),
4084            (COPY_TO_REGCLASS (VRSQRT14SDrr (COPY_TO_REGCLASS VR128X:$src1, FR64X),
4085                        (COPY_TO_REGCLASS VR128X:$src2, FR64X)), VR128X)>;
4086
4087 /// avx512_fp14_p rcp14ps, rcp14pd, rsqrt14ps, rsqrt14pd
4088 multiclass avx512_fp14_p<bits<8> opc, string OpcodeStr, SDNode OpNode,
4089                          RegisterClass RC, X86MemOperand x86memop,
4090                          PatFrag mem_frag, ValueType OpVt> {
4091   def r : AVX5128I<opc, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
4092                         !strconcat(OpcodeStr,
4093                                    " \t{$src, $dst|$dst, $src}"),
4094                         [(set RC:$dst, (OpVt (OpNode RC:$src)))]>,
4095                         EVEX;
4096   def m : AVX5128I<opc, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
4097                         !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
4098                         [(set RC:$dst, (OpVt (OpNode (mem_frag addr:$src))))]>,
4099                         EVEX;
4100 }
4101 defm VRSQRT14PSZ : avx512_fp14_p<0x4E, "vrsqrt14ps", X86frsqrt, VR512, f512mem,
4102                         memopv16f32, v16f32>, EVEX_V512, EVEX_CD8<32, CD8VF>;
4103 defm VRSQRT14PDZ : avx512_fp14_p<0x4E, "vrsqrt14pd", X86frsqrt, VR512, f512mem,
4104                         memopv8f64, v8f64>, VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
4105 defm VRCP14PSZ : avx512_fp14_p<0x4C, "vrcp14ps", X86frcp, VR512, f512mem,
4106                         memopv16f32, v16f32>, EVEX_V512, EVEX_CD8<32, CD8VF>;
4107 defm VRCP14PDZ : avx512_fp14_p<0x4C, "vrcp14pd", X86frcp, VR512, f512mem,
4108                         memopv8f64, v8f64>, VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
4109
4110 def : Pat <(v16f32 (int_x86_avx512_rsqrt14_ps_512 (v16f32 VR512:$src),
4111               (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1))),
4112            (VRSQRT14PSZr VR512:$src)>;
4113 def : Pat <(v8f64 (int_x86_avx512_rsqrt14_pd_512 (v8f64 VR512:$src),
4114               (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1))),
4115            (VRSQRT14PDZr VR512:$src)>;
4116
4117 def : Pat <(v16f32 (int_x86_avx512_rcp14_ps_512 (v16f32 VR512:$src),
4118               (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1))),
4119            (VRCP14PSZr VR512:$src)>;
4120 def : Pat <(v8f64 (int_x86_avx512_rcp14_pd_512 (v8f64 VR512:$src),
4121               (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1))),
4122            (VRCP14PDZr VR512:$src)>;
4123
4124 /// avx512_fp28_s rcp28ss, rcp28sd, rsqrt28ss, rsqrt28sd
4125 multiclass avx512_fp28_s<bits<8> opc, string OpcodeStr, RegisterClass RC,
4126                             X86MemOperand x86memop> {
4127   let hasSideEffects = 0, Predicates = [HasERI] in {
4128   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
4129                (ins RC:$src1, RC:$src2),
4130                !strconcat(OpcodeStr,
4131                " \t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>, EVEX_4V;
4132   def rrb : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
4133                (ins RC:$src1, RC:$src2),
4134                !strconcat(OpcodeStr,
4135                " \t{{sae}, $src2, $src1, $dst|$dst, $src1, $src2, {sae}}"),
4136                []>, EVEX_4V, EVEX_B;
4137   let mayLoad = 1 in {
4138   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
4139                (ins RC:$src1, x86memop:$src2),
4140                !strconcat(OpcodeStr,
4141                " \t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>, EVEX_4V;
4142   }
4143 }
4144 }
4145
4146 defm VRCP28SS   : avx512_fp28_s<0xCB, "vrcp28ss", FR32X, f32mem>,
4147                   EVEX_CD8<32, CD8VT1>;
4148 defm VRCP28SD   : avx512_fp28_s<0xCB, "vrcp28sd", FR64X, f64mem>,
4149                   VEX_W, EVEX_CD8<64, CD8VT1>;
4150 defm VRSQRT28SS   : avx512_fp28_s<0xCD, "vrsqrt28ss", FR32X, f32mem>,
4151                   EVEX_CD8<32, CD8VT1>;
4152 defm VRSQRT28SD   : avx512_fp28_s<0xCD, "vrsqrt28sd", FR64X, f64mem>,
4153                   VEX_W, EVEX_CD8<64, CD8VT1>;
4154
4155 def : Pat <(v4f32 (int_x86_avx512_rcp28_ss (v4f32 VR128X:$src1),
4156               (v4f32 VR128X:$src2), (bc_v4f32 (v4i32 immAllZerosV)), (i8 -1),
4157                    FROUND_NO_EXC)),
4158            (COPY_TO_REGCLASS (VRCP28SSrrb (COPY_TO_REGCLASS VR128X:$src1, FR32X),
4159                        (COPY_TO_REGCLASS VR128X:$src2, FR32X)), VR128X)>;
4160
4161 def : Pat <(v2f64 (int_x86_avx512_rcp28_sd (v2f64 VR128X:$src1),
4162               (v2f64 VR128X:$src2), (bc_v2f64 (v4i32 immAllZerosV)), (i8 -1),
4163                    FROUND_NO_EXC)),
4164            (COPY_TO_REGCLASS (VRCP28SDrrb (COPY_TO_REGCLASS VR128X:$src1, FR64X),
4165                        (COPY_TO_REGCLASS VR128X:$src2, FR64X)), VR128X)>;
4166
4167 def : Pat <(v4f32 (int_x86_avx512_rsqrt28_ss (v4f32 VR128X:$src1),
4168               (v4f32 VR128X:$src2), (bc_v4f32 (v4i32 immAllZerosV)), (i8 -1),
4169                    FROUND_NO_EXC)),
4170            (COPY_TO_REGCLASS (VRSQRT28SSrrb (COPY_TO_REGCLASS VR128X:$src1, FR32X),
4171                        (COPY_TO_REGCLASS VR128X:$src2, FR32X)), VR128X)>;
4172
4173 def : Pat <(v2f64 (int_x86_avx512_rsqrt28_sd (v2f64 VR128X:$src1),
4174               (v2f64 VR128X:$src2), (bc_v2f64 (v4i32 immAllZerosV)), (i8 -1),
4175                    FROUND_NO_EXC)),
4176            (COPY_TO_REGCLASS (VRSQRT28SDrrb (COPY_TO_REGCLASS VR128X:$src1, FR64X),
4177                        (COPY_TO_REGCLASS VR128X:$src2, FR64X)), VR128X)>;
4178
4179 /// avx512_fp28_p rcp28ps, rcp28pd, rsqrt28ps, rsqrt28pd
4180 multiclass avx512_fp28_p<bits<8> opc, string OpcodeStr,
4181                          RegisterClass RC, X86MemOperand x86memop> {
4182   let hasSideEffects = 0, Predicates = [HasERI] in {
4183   def r : AVX5128I<opc, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
4184                         !strconcat(OpcodeStr,
4185                                    " \t{$src, $dst|$dst, $src}"),
4186                         []>, EVEX;
4187   def rb : AVX5128I<opc, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
4188                         !strconcat(OpcodeStr,
4189                                    " \t{{sae}, $src, $dst|$dst, $src, {sae}}"),
4190                         []>, EVEX, EVEX_B;
4191   def m : AVX5128I<opc, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
4192                         !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
4193                         []>, EVEX;
4194   }
4195 }
4196 defm VRSQRT28PSZ : avx512_fp28_p<0xCC, "vrsqrt28ps", VR512, f512mem>,
4197                         EVEX_V512, EVEX_CD8<32, CD8VF>;
4198 defm VRSQRT28PDZ : avx512_fp28_p<0xCC, "vrsqrt28pd", VR512, f512mem>,
4199                         VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
4200 defm VRCP28PSZ : avx512_fp28_p<0xCA, "vrcp28ps", VR512, f512mem>,
4201                         EVEX_V512, EVEX_CD8<32, CD8VF>;
4202 defm VRCP28PDZ : avx512_fp28_p<0xCA, "vrcp28pd", VR512, f512mem>,
4203                         VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
4204
4205 def : Pat <(v16f32 (int_x86_avx512_rsqrt28_ps (v16f32 VR512:$src),
4206               (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1), FROUND_NO_EXC)),
4207            (VRSQRT28PSZrb VR512:$src)>;
4208 def : Pat <(v8f64 (int_x86_avx512_rsqrt28_pd (v8f64 VR512:$src),
4209               (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1), FROUND_NO_EXC)),
4210            (VRSQRT28PDZrb VR512:$src)>;
4211
4212 def : Pat <(v16f32 (int_x86_avx512_rcp28_ps (v16f32 VR512:$src),
4213               (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1), FROUND_NO_EXC)),
4214            (VRCP28PSZrb VR512:$src)>;
4215 def : Pat <(v8f64 (int_x86_avx512_rcp28_pd (v8f64 VR512:$src),
4216               (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1), FROUND_NO_EXC)),
4217            (VRCP28PDZrb VR512:$src)>;
4218
4219 multiclass avx512_sqrt_packed<bits<8> opc, string OpcodeStr, SDNode OpNode,
4220                               OpndItins itins_s, OpndItins itins_d> {
4221   def PSZrr :AVX512PSI<opc, MRMSrcReg, (outs VR512:$dst), (ins VR512:$src),
4222              !strconcat(OpcodeStr, "ps\t{$src, $dst|$dst, $src}"),
4223              [(set VR512:$dst, (v16f32 (OpNode VR512:$src)))], itins_s.rr>,
4224              EVEX, EVEX_V512;
4225
4226   let mayLoad = 1 in
4227   def PSZrm : AVX512PSI<opc, MRMSrcMem, (outs VR512:$dst), (ins f512mem:$src),
4228               !strconcat(OpcodeStr, "ps\t{$src, $dst|$dst, $src}"),
4229               [(set VR512:$dst,
4230                 (OpNode (v16f32 (bitconvert (memopv16f32 addr:$src)))))],
4231               itins_s.rm>, EVEX, EVEX_V512, EVEX_CD8<32, CD8VF>;
4232
4233   def PDZrr : AVX512PDI<opc, MRMSrcReg, (outs VR512:$dst), (ins VR512:$src),
4234               !strconcat(OpcodeStr, "pd\t{$src, $dst|$dst, $src}"),
4235               [(set VR512:$dst, (v8f64 (OpNode VR512:$src)))], itins_d.rr>,
4236               EVEX, EVEX_V512;
4237
4238   let mayLoad = 1 in
4239     def PDZrm : AVX512PDI<opc, MRMSrcMem, (outs VR512:$dst), (ins f512mem:$src),
4240                 !strconcat(OpcodeStr, "pd\t{$src, $dst|$dst, $src}"),
4241                 [(set VR512:$dst, (OpNode
4242                   (v8f64 (bitconvert (memopv16f32 addr:$src)))))],
4243                 itins_d.rm>, EVEX, EVEX_V512, EVEX_CD8<64, CD8VF>;
4244
4245 }
4246
4247 multiclass avx512_sqrt_scalar<bits<8> opc, string OpcodeStr,
4248                           Intrinsic F32Int, Intrinsic F64Int,
4249                           OpndItins itins_s, OpndItins itins_d> {
4250   def SSZr : SI<opc, MRMSrcReg, (outs FR32X:$dst),
4251                (ins FR32X:$src1, FR32X:$src2),
4252                !strconcat(OpcodeStr,
4253                           "ss\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4254                       [], itins_s.rr>, XS, EVEX_4V;
4255   let isCodeGenOnly = 1 in
4256   def SSZr_Int : SIi8<opc, MRMSrcReg, (outs VR128X:$dst),
4257                (ins VR128X:$src1, VR128X:$src2),
4258                !strconcat(OpcodeStr,
4259                 "ss\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4260                [(set VR128X:$dst,
4261                  (F32Int VR128X:$src1, VR128X:$src2))],
4262                itins_s.rr>, XS, EVEX_4V;
4263   let mayLoad = 1 in {
4264   def SSZm : SI<opc, MRMSrcMem, (outs FR32X:$dst),
4265                (ins FR32X:$src1, f32mem:$src2),
4266                !strconcat(OpcodeStr,
4267                           "ss\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4268                       [], itins_s.rm>, XS, EVEX_4V, EVEX_CD8<32, CD8VT1>;
4269   let isCodeGenOnly = 1 in
4270   def SSZm_Int : SIi8<opc, MRMSrcMem, (outs VR128X:$dst),
4271                    (ins VR128X:$src1, ssmem:$src2),
4272                    !strconcat(OpcodeStr,
4273                  "ss\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4274                    [(set VR128X:$dst,
4275                      (F32Int VR128X:$src1, sse_load_f32:$src2))],
4276                    itins_s.rm>, XS, EVEX_4V, EVEX_CD8<32, CD8VT1>;
4277   }
4278   def SDZr : SI<opc, MRMSrcReg, (outs FR64X:$dst),
4279                (ins FR64X:$src1, FR64X:$src2),
4280                !strconcat(OpcodeStr,
4281                           "sd\t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>,
4282                       XD, EVEX_4V, VEX_W;
4283   let isCodeGenOnly = 1 in
4284   def SDZr_Int : SIi8<opc, MRMSrcReg, (outs VR128X:$dst),
4285                (ins VR128X:$src1, VR128X:$src2),
4286                !strconcat(OpcodeStr,
4287                 "sd\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4288                [(set VR128X:$dst,
4289                  (F64Int VR128X:$src1, VR128X:$src2))],
4290                itins_s.rr>, XD, EVEX_4V, VEX_W;
4291   let mayLoad = 1 in {
4292   def SDZm : SI<opc, MRMSrcMem, (outs FR64X:$dst),
4293                (ins FR64X:$src1, f64mem:$src2),
4294                !strconcat(OpcodeStr,
4295                   "sd\t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>,
4296                XD, EVEX_4V, VEX_W, EVEX_CD8<64, CD8VT1>;
4297   let isCodeGenOnly = 1 in
4298   def SDZm_Int : SIi8<opc, MRMSrcMem, (outs VR128X:$dst),
4299                   (ins VR128X:$src1, sdmem:$src2),
4300                    !strconcat(OpcodeStr,
4301                   "sd\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4302                   [(set VR128X:$dst,
4303                     (F64Int VR128X:$src1, sse_load_f64:$src2))]>,
4304                   XD, EVEX_4V, VEX_W, EVEX_CD8<64, CD8VT1>;
4305   }
4306 }
4307
4308
4309 defm VSQRT  : avx512_sqrt_scalar<0x51, "sqrt",
4310                 int_x86_avx512_sqrt_ss, int_x86_avx512_sqrt_sd,
4311                 SSE_SQRTSS, SSE_SQRTSD>,
4312               avx512_sqrt_packed<0x51, "vsqrt", fsqrt,
4313                 SSE_SQRTPS, SSE_SQRTPD>;
4314
4315 let Predicates = [HasAVX512] in {
4316   def : Pat<(v16f32 (int_x86_avx512_sqrt_ps_512 (v16f32 VR512:$src1),
4317                     (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1), FROUND_CURRENT)),
4318                    (VSQRTPSZrr VR512:$src1)>;
4319   def : Pat<(v8f64 (int_x86_avx512_sqrt_pd_512 (v8f64 VR512:$src1),
4320                     (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1), FROUND_CURRENT)),
4321                    (VSQRTPDZrr VR512:$src1)>;
4322
4323   def : Pat<(f32 (fsqrt FR32X:$src)),
4324             (VSQRTSSZr (f32 (IMPLICIT_DEF)), FR32X:$src)>;
4325   def : Pat<(f32 (fsqrt (load addr:$src))),
4326             (VSQRTSSZm (f32 (IMPLICIT_DEF)), addr:$src)>,
4327             Requires<[OptForSize]>;
4328   def : Pat<(f64 (fsqrt FR64X:$src)),
4329             (VSQRTSDZr (f64 (IMPLICIT_DEF)), FR64X:$src)>;
4330   def : Pat<(f64 (fsqrt (load addr:$src))),
4331             (VSQRTSDZm (f64 (IMPLICIT_DEF)), addr:$src)>,
4332             Requires<[OptForSize]>;
4333
4334   def : Pat<(f32 (X86frsqrt FR32X:$src)),
4335             (VRSQRT14SSrr (f32 (IMPLICIT_DEF)), FR32X:$src)>;
4336   def : Pat<(f32 (X86frsqrt (load addr:$src))),
4337             (VRSQRT14SSrm (f32 (IMPLICIT_DEF)), addr:$src)>,
4338             Requires<[OptForSize]>;
4339
4340   def : Pat<(f32 (X86frcp FR32X:$src)),
4341             (VRCP14SSrr (f32 (IMPLICIT_DEF)), FR32X:$src)>;
4342   def : Pat<(f32 (X86frcp (load addr:$src))),
4343             (VRCP14SSrm (f32 (IMPLICIT_DEF)), addr:$src)>,
4344             Requires<[OptForSize]>;
4345
4346   def : Pat<(int_x86_sse_sqrt_ss VR128X:$src),
4347             (COPY_TO_REGCLASS (VSQRTSSZr (f32 (IMPLICIT_DEF)),
4348                                         (COPY_TO_REGCLASS VR128X:$src, FR32)),
4349                               VR128X)>;
4350   def : Pat<(int_x86_sse_sqrt_ss sse_load_f32:$src),
4351             (VSQRTSSZm_Int (v4f32 (IMPLICIT_DEF)), sse_load_f32:$src)>;
4352
4353   def : Pat<(int_x86_sse2_sqrt_sd VR128X:$src),
4354             (COPY_TO_REGCLASS (VSQRTSDZr (f64 (IMPLICIT_DEF)),
4355                                         (COPY_TO_REGCLASS VR128X:$src, FR64)),
4356                               VR128X)>;
4357   def : Pat<(int_x86_sse2_sqrt_sd sse_load_f64:$src),
4358             (VSQRTSDZm_Int (v2f64 (IMPLICIT_DEF)), sse_load_f64:$src)>;
4359 }
4360
4361
4362 multiclass avx512_fp_unop_rm<bits<8> opcps, bits<8> opcpd, string OpcodeStr,
4363                             X86MemOperand x86memop, RegisterClass RC,
4364                             PatFrag mem_frag32, PatFrag mem_frag64,
4365                             Intrinsic V4F32Int, Intrinsic V2F64Int,
4366                             CD8VForm VForm> {
4367 let ExeDomain = SSEPackedSingle in {
4368   // Intrinsic operation, reg.
4369   // Vector intrinsic operation, reg
4370   def PSr : AVX512AIi8<opcps, MRMSrcReg,
4371                     (outs RC:$dst), (ins RC:$src1, i32i8imm:$src2),
4372                     !strconcat(OpcodeStr,
4373                     "ps\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4374                     [(set RC:$dst, (V4F32Int RC:$src1, imm:$src2))]>;
4375
4376   // Vector intrinsic operation, mem
4377   def PSm : AVX512AIi8<opcps, MRMSrcMem,
4378                     (outs RC:$dst), (ins x86memop:$src1, i32i8imm:$src2),
4379                     !strconcat(OpcodeStr,
4380                     "ps\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4381                     [(set RC:$dst,
4382                           (V4F32Int (mem_frag32 addr:$src1),imm:$src2))]>,
4383                     EVEX_CD8<32, VForm>;
4384 } // ExeDomain = SSEPackedSingle
4385
4386 let ExeDomain = SSEPackedDouble in {
4387   // Vector intrinsic operation, reg
4388   def PDr : AVX512AIi8<opcpd, MRMSrcReg,
4389                      (outs RC:$dst), (ins RC:$src1, i32i8imm:$src2),
4390                      !strconcat(OpcodeStr,
4391                      "pd\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4392                      [(set RC:$dst, (V2F64Int RC:$src1, imm:$src2))]>;
4393
4394   // Vector intrinsic operation, mem
4395   def PDm : AVX512AIi8<opcpd, MRMSrcMem,
4396                      (outs RC:$dst), (ins x86memop:$src1, i32i8imm:$src2),
4397                      !strconcat(OpcodeStr,
4398                      "pd\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4399                      [(set RC:$dst,
4400                           (V2F64Int (mem_frag64 addr:$src1),imm:$src2))]>,
4401                      EVEX_CD8<64, VForm>;
4402 } // ExeDomain = SSEPackedDouble
4403 }
4404
4405 multiclass avx512_fp_binop_rm<bits<8> opcss, bits<8> opcsd,
4406                             string OpcodeStr,
4407                             Intrinsic F32Int,
4408                             Intrinsic F64Int> {
4409 let ExeDomain = GenericDomain in {
4410   // Operation, reg.
4411   let hasSideEffects = 0 in
4412   def SSr : AVX512AIi8<opcss, MRMSrcReg,
4413       (outs FR32X:$dst), (ins FR32X:$src1, FR32X:$src2, i32i8imm:$src3),
4414       !strconcat(OpcodeStr,
4415               "ss\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
4416       []>;
4417
4418   // Intrinsic operation, reg.
4419   let isCodeGenOnly = 1 in
4420   def SSr_Int : AVX512AIi8<opcss, MRMSrcReg,
4421         (outs VR128X:$dst), (ins VR128X:$src1, VR128X:$src2, i32i8imm:$src3),
4422         !strconcat(OpcodeStr,
4423                 "ss\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
4424         [(set VR128X:$dst, (F32Int VR128X:$src1, VR128X:$src2, imm:$src3))]>;
4425
4426   // Intrinsic operation, mem.
4427   def SSm : AVX512AIi8<opcss, MRMSrcMem, (outs VR128X:$dst),
4428                      (ins VR128X:$src1, ssmem:$src2, i32i8imm:$src3),
4429                      !strconcat(OpcodeStr,
4430                    "ss\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
4431                      [(set VR128X:$dst, (F32Int VR128X:$src1,
4432                                          sse_load_f32:$src2, imm:$src3))]>,
4433                      EVEX_CD8<32, CD8VT1>;
4434
4435   // Operation, reg.
4436   let hasSideEffects = 0 in
4437   def SDr : AVX512AIi8<opcsd, MRMSrcReg,
4438         (outs FR64X:$dst), (ins FR64X:$src1, FR64X:$src2, i32i8imm:$src3),
4439         !strconcat(OpcodeStr,
4440                 "sd\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
4441         []>, VEX_W;
4442
4443   // Intrinsic operation, reg.
4444   let isCodeGenOnly = 1 in
4445   def SDr_Int : AVX512AIi8<opcsd, MRMSrcReg,
4446         (outs VR128X:$dst), (ins VR128X:$src1, VR128X:$src2, i32i8imm:$src3),
4447         !strconcat(OpcodeStr,
4448                 "sd\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
4449         [(set VR128X:$dst, (F64Int VR128X:$src1, VR128X:$src2, imm:$src3))]>,
4450         VEX_W;
4451
4452   // Intrinsic operation, mem.
4453   def SDm : AVX512AIi8<opcsd, MRMSrcMem,
4454         (outs VR128X:$dst), (ins VR128X:$src1, sdmem:$src2, i32i8imm:$src3),
4455         !strconcat(OpcodeStr,
4456                 "sd\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
4457         [(set VR128X:$dst,
4458               (F64Int VR128X:$src1, sse_load_f64:$src2, imm:$src3))]>,
4459         VEX_W, EVEX_CD8<64, CD8VT1>;
4460 } // ExeDomain = GenericDomain
4461 }
4462
4463 multiclass avx512_rndscale<bits<8> opc, string OpcodeStr,
4464                             X86MemOperand x86memop, RegisterClass RC,
4465                             PatFrag mem_frag, Domain d> {
4466 let ExeDomain = d in {
4467   // Intrinsic operation, reg.
4468   // Vector intrinsic operation, reg
4469   def r : AVX512AIi8<opc, MRMSrcReg,
4470                     (outs RC:$dst), (ins RC:$src1, i32i8imm:$src2),
4471                     !strconcat(OpcodeStr,
4472                     " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4473                     []>, EVEX;
4474
4475   // Vector intrinsic operation, mem
4476   def m : AVX512AIi8<opc, MRMSrcMem,
4477                     (outs RC:$dst), (ins x86memop:$src1, i32i8imm:$src2),
4478                     !strconcat(OpcodeStr,
4479                     " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4480                     []>, EVEX;
4481 } // ExeDomain
4482 }
4483
4484
4485 defm VRNDSCALEPSZ : avx512_rndscale<0x08, "vrndscaleps", f512mem, VR512,
4486                                 memopv16f32, SSEPackedSingle>, EVEX_V512,
4487                                 EVEX_CD8<32, CD8VF>;
4488
4489 def : Pat<(v16f32 (int_x86_avx512_mask_rndscale_ps_512 (v16f32 VR512:$src1),
4490                    imm:$src2, (v16f32 VR512:$src1), (i16 -1),
4491                    FROUND_CURRENT)),
4492                    (VRNDSCALEPSZr VR512:$src1, imm:$src2)>;
4493
4494
4495 defm VRNDSCALEPDZ : avx512_rndscale<0x09, "vrndscalepd", f512mem, VR512,
4496                                 memopv8f64, SSEPackedDouble>, EVEX_V512,
4497                                 VEX_W, EVEX_CD8<64, CD8VF>;
4498
4499 def : Pat<(v8f64 (int_x86_avx512_mask_rndscale_pd_512 (v8f64 VR512:$src1),
4500                   imm:$src2, (v8f64 VR512:$src1), (i8 -1),
4501                   FROUND_CURRENT)),
4502                    (VRNDSCALEPDZr VR512:$src1, imm:$src2)>;
4503
4504 multiclass avx512_rndscale_scalar<bits<8> opc, string OpcodeStr,
4505                      Operand x86memop, RegisterClass RC, Domain d> {
4506 let ExeDomain = d in {
4507   def r : AVX512AIi8<opc, MRMSrcReg,
4508                     (outs RC:$dst), (ins RC:$src1, RC:$src2, i32i8imm:$src3),
4509                     !strconcat(OpcodeStr,
4510                     " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4511                     []>, EVEX_4V;
4512
4513   def m : AVX512AIi8<opc, MRMSrcMem,
4514                     (outs RC:$dst), (ins RC:$src1, x86memop:$src2,  i32i8imm:$src3),
4515                     !strconcat(OpcodeStr,
4516                     " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4517                     []>, EVEX_4V;
4518 } // ExeDomain
4519 }
4520
4521 defm VRNDSCALESS : avx512_rndscale_scalar<0x0A, "vrndscaless", ssmem, FR32X,
4522                                 SSEPackedSingle>, EVEX_CD8<32, CD8VT1>;
4523
4524 defm VRNDSCALESD : avx512_rndscale_scalar<0x0B, "vrndscalesd", sdmem, FR64X,
4525                                 SSEPackedDouble>, EVEX_CD8<64, CD8VT1>;
4526
4527 def : Pat<(ffloor FR32X:$src),
4528           (VRNDSCALESSr (f32 (IMPLICIT_DEF)), FR32X:$src, (i32 0x1))>;
4529 def : Pat<(f64 (ffloor FR64X:$src)),
4530           (VRNDSCALESDr (f64 (IMPLICIT_DEF)), FR64X:$src, (i32 0x1))>;
4531 def : Pat<(f32 (fnearbyint FR32X:$src)),
4532           (VRNDSCALESSr (f32 (IMPLICIT_DEF)), FR32X:$src, (i32 0xC))>;
4533 def : Pat<(f64 (fnearbyint FR64X:$src)),
4534           (VRNDSCALESDr (f64 (IMPLICIT_DEF)), FR64X:$src, (i32 0xC))>;
4535 def : Pat<(f32 (fceil FR32X:$src)),
4536           (VRNDSCALESSr (f32 (IMPLICIT_DEF)), FR32X:$src, (i32 0x2))>;
4537 def : Pat<(f64 (fceil FR64X:$src)),
4538           (VRNDSCALESDr (f64 (IMPLICIT_DEF)), FR64X:$src, (i32 0x2))>;
4539 def : Pat<(f32 (frint FR32X:$src)),
4540           (VRNDSCALESSr (f32 (IMPLICIT_DEF)), FR32X:$src, (i32 0x4))>;
4541 def : Pat<(f64 (frint FR64X:$src)),
4542           (VRNDSCALESDr (f64 (IMPLICIT_DEF)), FR64X:$src, (i32 0x4))>;
4543 def : Pat<(f32 (ftrunc FR32X:$src)),
4544           (VRNDSCALESSr (f32 (IMPLICIT_DEF)), FR32X:$src, (i32 0x3))>;
4545 def : Pat<(f64 (ftrunc FR64X:$src)),
4546           (VRNDSCALESDr (f64 (IMPLICIT_DEF)), FR64X:$src, (i32 0x3))>;
4547
4548 def : Pat<(v16f32 (ffloor VR512:$src)),
4549           (VRNDSCALEPSZr VR512:$src, (i32 0x1))>;
4550 def : Pat<(v16f32 (fnearbyint VR512:$src)),
4551           (VRNDSCALEPSZr VR512:$src, (i32 0xC))>;
4552 def : Pat<(v16f32 (fceil VR512:$src)),
4553           (VRNDSCALEPSZr VR512:$src, (i32 0x2))>;
4554 def : Pat<(v16f32 (frint VR512:$src)),
4555           (VRNDSCALEPSZr VR512:$src, (i32 0x4))>;
4556 def : Pat<(v16f32 (ftrunc VR512:$src)),
4557           (VRNDSCALEPSZr VR512:$src, (i32 0x3))>;
4558
4559 def : Pat<(v8f64 (ffloor VR512:$src)),
4560           (VRNDSCALEPDZr VR512:$src, (i32 0x1))>;
4561 def : Pat<(v8f64 (fnearbyint VR512:$src)),
4562           (VRNDSCALEPDZr VR512:$src, (i32 0xC))>;
4563 def : Pat<(v8f64 (fceil VR512:$src)),
4564           (VRNDSCALEPDZr VR512:$src, (i32 0x2))>;
4565 def : Pat<(v8f64 (frint VR512:$src)),
4566           (VRNDSCALEPDZr VR512:$src, (i32 0x4))>;
4567 def : Pat<(v8f64 (ftrunc VR512:$src)),
4568           (VRNDSCALEPDZr VR512:$src, (i32 0x3))>;
4569
4570 //-------------------------------------------------
4571 // Integer truncate and extend operations
4572 //-------------------------------------------------
4573
4574 multiclass avx512_trunc_sat<bits<8> opc, string OpcodeStr,
4575                           RegisterClass dstRC, RegisterClass srcRC,
4576                           RegisterClass KRC, X86MemOperand x86memop> {
4577   def rr : AVX512XS8I<opc, MRMDestReg, (outs dstRC:$dst),
4578                (ins srcRC:$src),
4579                !strconcat(OpcodeStr," \t{$src, $dst|$dst, $src}"),
4580                []>, EVEX;
4581
4582   def rrk : AVX512XS8I<opc, MRMDestReg, (outs dstRC:$dst),
4583                (ins KRC:$mask, srcRC:$src),
4584                !strconcat(OpcodeStr,
4585                  " \t{$src, ${dst} {${mask}}|${dst} {${mask}}, $src}"),
4586                []>, EVEX, EVEX_K;
4587
4588   def rrkz : AVX512XS8I<opc, MRMDestReg, (outs dstRC:$dst),
4589                (ins KRC:$mask, srcRC:$src),
4590                !strconcat(OpcodeStr,
4591                  " \t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
4592                []>, EVEX, EVEX_KZ;
4593
4594   def mr : AVX512XS8I<opc, MRMDestMem, (outs), (ins x86memop:$dst, srcRC:$src),
4595                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
4596                []>, EVEX;
4597
4598   def mrk : AVX512XS8I<opc, MRMDestMem, (outs),
4599                (ins x86memop:$dst, KRC:$mask, srcRC:$src),
4600                !strconcat(OpcodeStr, " \t{$src, $dst {${mask}}|${dst} {${mask}}, $src}"),
4601                []>, EVEX, EVEX_K;
4602
4603 }
4604 defm VPMOVQB    : avx512_trunc_sat<0x32, "vpmovqb",   VR128X, VR512, VK8WM,
4605                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VO>;
4606 defm VPMOVSQB   : avx512_trunc_sat<0x22, "vpmovsqb",  VR128X, VR512, VK8WM,
4607                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VO>;
4608 defm VPMOVUSQB  : avx512_trunc_sat<0x12, "vpmovusqb", VR128X, VR512, VK8WM,
4609                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VO>;
4610 defm VPMOVQW    : avx512_trunc_sat<0x34, "vpmovqw",   VR128X, VR512, VK8WM,
4611                                  i128mem>, EVEX_V512, EVEX_CD8<16, CD8VQ>;
4612 defm VPMOVSQW   : avx512_trunc_sat<0x24, "vpmovsqw",  VR128X, VR512, VK8WM,
4613                                  i128mem>, EVEX_V512, EVEX_CD8<16, CD8VQ>;
4614 defm VPMOVUSQW  : avx512_trunc_sat<0x14, "vpmovusqw", VR128X, VR512, VK8WM,
4615                                  i128mem>, EVEX_V512, EVEX_CD8<16, CD8VQ>;
4616 defm VPMOVQD    : avx512_trunc_sat<0x35, "vpmovqd",   VR256X, VR512, VK8WM,
4617                                  i256mem>, EVEX_V512, EVEX_CD8<32, CD8VH>;
4618 defm VPMOVSQD   : avx512_trunc_sat<0x25, "vpmovsqd",  VR256X, VR512, VK8WM,
4619                                  i256mem>, EVEX_V512, EVEX_CD8<32, CD8VH>;
4620 defm VPMOVUSQD  : avx512_trunc_sat<0x15, "vpmovusqd", VR256X, VR512, VK8WM,
4621                                  i256mem>, EVEX_V512, EVEX_CD8<32, CD8VH>;
4622 defm VPMOVDW    : avx512_trunc_sat<0x33, "vpmovdw",   VR256X, VR512, VK16WM,
4623                                  i256mem>, EVEX_V512, EVEX_CD8<16, CD8VH>;
4624 defm VPMOVSDW   : avx512_trunc_sat<0x23, "vpmovsdw",  VR256X, VR512, VK16WM,
4625                                  i256mem>, EVEX_V512, EVEX_CD8<16, CD8VH>;
4626 defm VPMOVUSDW  : avx512_trunc_sat<0x13, "vpmovusdw", VR256X, VR512, VK16WM,
4627                                  i256mem>, EVEX_V512, EVEX_CD8<16, CD8VH>;
4628 defm VPMOVDB    : avx512_trunc_sat<0x31, "vpmovdb",   VR128X, VR512, VK16WM,
4629                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VQ>;
4630 defm VPMOVSDB   : avx512_trunc_sat<0x21, "vpmovsdb",  VR128X, VR512, VK16WM,
4631                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VQ>;
4632 defm VPMOVUSDB  : avx512_trunc_sat<0x11, "vpmovusdb", VR128X, VR512, VK16WM,
4633                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VQ>;
4634
4635 def : Pat<(v16i8  (X86vtrunc (v8i64  VR512:$src))), (VPMOVQBrr  VR512:$src)>;
4636 def : Pat<(v8i16  (X86vtrunc (v8i64  VR512:$src))), (VPMOVQWrr  VR512:$src)>;
4637 def : Pat<(v16i16 (X86vtrunc (v16i32 VR512:$src))), (VPMOVDWrr  VR512:$src)>;
4638 def : Pat<(v16i8  (X86vtrunc (v16i32 VR512:$src))), (VPMOVDBrr  VR512:$src)>;
4639 def : Pat<(v8i32  (X86vtrunc (v8i64  VR512:$src))), (VPMOVQDrr  VR512:$src)>;
4640
4641 def : Pat<(v16i8  (X86vtruncm VK16WM:$mask, (v16i32 VR512:$src))),
4642                   (VPMOVDBrrkz VK16WM:$mask, VR512:$src)>;
4643 def : Pat<(v16i16 (X86vtruncm VK16WM:$mask, (v16i32 VR512:$src))),
4644                   (VPMOVDWrrkz VK16WM:$mask, VR512:$src)>;
4645 def : Pat<(v8i16  (X86vtruncm VK8WM:$mask,  (v8i64 VR512:$src))),
4646                   (VPMOVQWrrkz  VK8WM:$mask, VR512:$src)>;
4647 def : Pat<(v8i32  (X86vtruncm VK8WM:$mask,  (v8i64 VR512:$src))),
4648                   (VPMOVQDrrkz  VK8WM:$mask, VR512:$src)>;
4649
4650
4651 multiclass avx512_extend<bits<8> opc, string OpcodeStr, RegisterClass KRC,
4652                       RegisterClass DstRC, RegisterClass SrcRC, SDNode OpNode,
4653                       PatFrag mem_frag, X86MemOperand x86memop,
4654                       ValueType OpVT, ValueType InVT> {
4655
4656   def rr : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst),
4657               (ins SrcRC:$src),
4658               !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
4659               [(set DstRC:$dst, (OpVT (OpNode (InVT SrcRC:$src))))]>, EVEX;
4660
4661   def rrk : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst),
4662               (ins KRC:$mask, SrcRC:$src),
4663               !strconcat(OpcodeStr, " \t{$src, $dst {${mask}} |$dst {${mask}}, $src}"),
4664               []>, EVEX, EVEX_K;
4665
4666   def rrkz : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst),
4667               (ins KRC:$mask, SrcRC:$src),
4668               !strconcat(OpcodeStr, " \t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}"),
4669               []>, EVEX, EVEX_KZ;
4670
4671   let mayLoad = 1 in {
4672     def rm : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst),
4673               (ins x86memop:$src),
4674               !strconcat(OpcodeStr," \t{$src, $dst|$dst, $src}"),
4675               [(set DstRC:$dst,
4676                 (OpVT (OpNode (InVT (bitconvert (mem_frag addr:$src))))))]>,
4677               EVEX;
4678
4679     def rmk : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst),
4680               (ins KRC:$mask, x86memop:$src),
4681               !strconcat(OpcodeStr," \t{$src, $dst {${mask}} |$dst {${mask}}, $src}"),
4682               []>,
4683               EVEX, EVEX_K;
4684
4685     def rmkz : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst),
4686               (ins KRC:$mask, x86memop:$src),
4687               !strconcat(OpcodeStr," \t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}"),
4688               []>,
4689               EVEX, EVEX_KZ;
4690   }
4691 }
4692
4693 defm VPMOVZXBDZ: avx512_extend<0x31, "vpmovzxbd", VK16WM, VR512, VR128X, X86vzext,
4694                              memopv2i64, i128mem, v16i32, v16i8>, EVEX_V512,
4695                              EVEX_CD8<8, CD8VQ>;
4696 defm VPMOVZXBQZ: avx512_extend<0x32, "vpmovzxbq", VK8WM, VR512, VR128X, X86vzext,
4697                              memopv2i64, i128mem, v8i64, v16i8>, EVEX_V512,
4698                              EVEX_CD8<8, CD8VO>;
4699 defm VPMOVZXWDZ: avx512_extend<0x33, "vpmovzxwd", VK16WM, VR512, VR256X, X86vzext,
4700                              memopv4i64, i256mem, v16i32, v16i16>, EVEX_V512,
4701                              EVEX_CD8<16, CD8VH>;
4702 defm VPMOVZXWQZ: avx512_extend<0x34, "vpmovzxwq", VK8WM, VR512, VR128X, X86vzext,
4703                              memopv2i64, i128mem, v8i64, v8i16>, EVEX_V512,
4704                              EVEX_CD8<16, CD8VQ>;
4705 defm VPMOVZXDQZ: avx512_extend<0x35, "vpmovzxdq", VK8WM, VR512, VR256X, X86vzext,
4706                              memopv4i64, i256mem, v8i64, v8i32>, EVEX_V512,
4707                              EVEX_CD8<32, CD8VH>;
4708
4709 defm VPMOVSXBDZ: avx512_extend<0x21, "vpmovsxbd", VK16WM, VR512, VR128X, X86vsext,
4710                              memopv2i64, i128mem, v16i32, v16i8>, EVEX_V512,
4711                              EVEX_CD8<8, CD8VQ>;
4712 defm VPMOVSXBQZ: avx512_extend<0x22, "vpmovsxbq", VK8WM, VR512, VR128X, X86vsext,
4713                              memopv2i64, i128mem, v8i64, v16i8>, EVEX_V512,
4714                              EVEX_CD8<8, CD8VO>;
4715 defm VPMOVSXWDZ: avx512_extend<0x23, "vpmovsxwd", VK16WM, VR512, VR256X, X86vsext,
4716                              memopv4i64, i256mem, v16i32, v16i16>, EVEX_V512,
4717                              EVEX_CD8<16, CD8VH>;
4718 defm VPMOVSXWQZ: avx512_extend<0x24, "vpmovsxwq", VK8WM, VR512, VR128X, X86vsext,
4719                              memopv2i64, i128mem, v8i64, v8i16>, EVEX_V512,
4720                              EVEX_CD8<16, CD8VQ>;
4721 defm VPMOVSXDQZ: avx512_extend<0x25, "vpmovsxdq", VK8WM, VR512, VR256X, X86vsext,
4722                              memopv4i64, i256mem, v8i64, v8i32>, EVEX_V512,
4723                              EVEX_CD8<32, CD8VH>;
4724
4725 //===----------------------------------------------------------------------===//
4726 // GATHER - SCATTER Operations
4727
4728 multiclass avx512_gather<bits<8> opc, string OpcodeStr, RegisterClass KRC,
4729                        RegisterClass RC, X86MemOperand memop> {
4730 let mayLoad = 1,
4731   Constraints = "@earlyclobber $dst, $src1 = $dst, $mask = $mask_wb" in
4732   def rm  : AVX5128I<opc, MRMSrcMem, (outs RC:$dst, KRC:$mask_wb),
4733             (ins RC:$src1, KRC:$mask, memop:$src2),
4734             !strconcat(OpcodeStr,
4735             " \t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"),
4736             []>, EVEX, EVEX_K;
4737 }
4738
4739 let ExeDomain = SSEPackedDouble in {
4740 defm VGATHERDPDZ : avx512_gather<0x92, "vgatherdpd", VK8WM, VR512, vy64xmem>,
4741                                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4742 defm VGATHERQPDZ : avx512_gather<0x93, "vgatherqpd", VK8WM, VR512, vz64mem>,
4743                                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4744 }
4745
4746 let ExeDomain = SSEPackedSingle in {
4747 defm VGATHERDPSZ : avx512_gather<0x92, "vgatherdps", VK16WM, VR512, vz32mem>,
4748                                  EVEX_V512, EVEX_CD8<32, CD8VT1>;
4749 defm VGATHERQPSZ : avx512_gather<0x93, "vgatherqps", VK8WM, VR256X, vz64mem>,
4750                                  EVEX_V512, EVEX_CD8<32, CD8VT1>;
4751 }
4752
4753 defm VPGATHERDQZ : avx512_gather<0x90, "vpgatherdq", VK8WM, VR512,  vy64xmem>,
4754                                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4755 defm VPGATHERDDZ : avx512_gather<0x90, "vpgatherdd", VK16WM, VR512, vz32mem>,
4756                                  EVEX_V512, EVEX_CD8<32, CD8VT1>;
4757
4758 defm VPGATHERQQZ : avx512_gather<0x91, "vpgatherqq", VK8WM, VR512,  vz64mem>,
4759                                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4760 defm VPGATHERQDZ : avx512_gather<0x91, "vpgatherqd", VK8WM, VR256X,  vz64mem>,
4761                                  EVEX_V512, EVEX_CD8<32, CD8VT1>;
4762
4763 multiclass avx512_scatter<bits<8> opc, string OpcodeStr, RegisterClass KRC,
4764                        RegisterClass RC, X86MemOperand memop> {
4765 let mayStore = 1, Constraints = "$mask = $mask_wb" in
4766   def mr  : AVX5128I<opc, MRMDestMem, (outs KRC:$mask_wb),
4767             (ins memop:$dst, KRC:$mask, RC:$src2),
4768             !strconcat(OpcodeStr,
4769             " \t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"),
4770             []>, EVEX, EVEX_K;
4771 }
4772
4773 let ExeDomain = SSEPackedDouble in {
4774 defm VSCATTERDPDZ : avx512_scatter<0xA2, "vscatterdpd", VK8WM, VR512, vy64xmem>,
4775                                    EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4776 defm VSCATTERQPDZ : avx512_scatter<0xA3, "vscatterqpd", VK8WM, VR512, vz64mem>,
4777                                    EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4778 }
4779
4780 let ExeDomain = SSEPackedSingle in {
4781 defm VSCATTERDPSZ : avx512_scatter<0xA2, "vscatterdps", VK16WM, VR512, vz32mem>,
4782                                    EVEX_V512, EVEX_CD8<32, CD8VT1>;
4783 defm VSCATTERQPSZ : avx512_scatter<0xA3, "vscatterqps", VK8WM, VR256X, vz64mem>,
4784                                    EVEX_V512, EVEX_CD8<32, CD8VT1>;
4785 }
4786
4787 defm VPSCATTERDQZ : avx512_scatter<0xA0, "vpscatterdq", VK8WM, VR512, vy64xmem>,
4788                                    EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4789 defm VPSCATTERDDZ : avx512_scatter<0xA0, "vpscatterdd", VK16WM, VR512, vz32mem>,
4790                                    EVEX_V512, EVEX_CD8<32, CD8VT1>;
4791
4792 defm VPSCATTERQQZ : avx512_scatter<0xA1, "vpscatterqq", VK8WM, VR512, vz64mem>,
4793                                   EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4794 defm VPSCATTERQDZ : avx512_scatter<0xA1, "vpscatterqd", VK8WM, VR256X, vz64mem>,
4795                                   EVEX_V512, EVEX_CD8<32, CD8VT1>;
4796
4797 // prefetch
4798 multiclass avx512_gather_scatter_prefetch<bits<8> opc, Format F, string OpcodeStr,
4799                        RegisterClass KRC, X86MemOperand memop> {
4800   let Predicates = [HasPFI], hasSideEffects = 1 in
4801   def m  : AVX5128I<opc, F, (outs), (ins KRC:$mask, memop:$src),
4802             !strconcat(OpcodeStr, " \t{$src {${mask}}|{${mask}}, $src}"),
4803             []>, EVEX, EVEX_K;
4804 }
4805
4806 defm VGATHERPF0DPS: avx512_gather_scatter_prefetch<0xC6, MRM1m, "vgatherpf0dps",
4807                      VK16WM, vz32mem>, EVEX_V512, EVEX_CD8<32, CD8VT1>;
4808
4809 defm VGATHERPF0QPS: avx512_gather_scatter_prefetch<0xC7, MRM1m, "vgatherpf0qps",
4810                      VK8WM, vz64mem>, EVEX_V512, EVEX_CD8<64, CD8VT1>;
4811
4812 defm VGATHERPF0DPD: avx512_gather_scatter_prefetch<0xC6, MRM1m, "vgatherpf0dpd",
4813                      VK8WM, vy32mem>, EVEX_V512, VEX_W, EVEX_CD8<32, CD8VT1>;
4814
4815 defm VGATHERPF0QPD: avx512_gather_scatter_prefetch<0xC7, MRM1m, "vgatherpf0qpd",
4816                      VK8WM, vz64mem>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4817
4818 defm VGATHERPF1DPS: avx512_gather_scatter_prefetch<0xC6, MRM2m, "vgatherpf1dps",
4819                      VK16WM, vz32mem>, EVEX_V512, EVEX_CD8<32, CD8VT1>;
4820
4821 defm VGATHERPF1QPS: avx512_gather_scatter_prefetch<0xC7, MRM2m, "vgatherpf1qps",
4822                      VK8WM, vz64mem>, EVEX_V512, EVEX_CD8<64, CD8VT1>;
4823
4824 defm VGATHERPF1DPD: avx512_gather_scatter_prefetch<0xC6, MRM2m, "vgatherpf1dpd",
4825                      VK8WM, vy32mem>, EVEX_V512, VEX_W, EVEX_CD8<32, CD8VT1>;
4826
4827 defm VGATHERPF1QPD: avx512_gather_scatter_prefetch<0xC7, MRM2m, "vgatherpf1qpd",
4828                      VK8WM, vz64mem>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4829
4830 defm VSCATTERPF0DPS: avx512_gather_scatter_prefetch<0xC6, MRM5m, "vscatterpf0dps",
4831                      VK16WM, vz32mem>, EVEX_V512, EVEX_CD8<32, CD8VT1>;
4832
4833 defm VSCATTERPF0QPS: avx512_gather_scatter_prefetch<0xC7, MRM5m, "vscatterpf0qps",
4834                      VK8WM, vz64mem>, EVEX_V512, EVEX_CD8<64, CD8VT1>;
4835
4836 defm VSCATTERPF0DPD: avx512_gather_scatter_prefetch<0xC6, MRM5m, "vscatterpf0dpd",
4837                      VK8WM, vy32mem>, EVEX_V512, VEX_W, EVEX_CD8<32, CD8VT1>;
4838
4839 defm VSCATTERPF0QPD: avx512_gather_scatter_prefetch<0xC7, MRM5m, "vscatterpf0qpd",
4840                      VK8WM, vz64mem>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4841
4842 defm VSCATTERPF1DPS: avx512_gather_scatter_prefetch<0xC6, MRM6m, "vscatterpf1dps",
4843                      VK16WM, vz32mem>, EVEX_V512, EVEX_CD8<32, CD8VT1>;
4844
4845 defm VSCATTERPF1QPS: avx512_gather_scatter_prefetch<0xC7, MRM6m, "vscatterpf1qps",
4846                      VK8WM, vz64mem>, EVEX_V512, EVEX_CD8<64, CD8VT1>;
4847
4848 defm VSCATTERPF1DPD: avx512_gather_scatter_prefetch<0xC6, MRM6m, "vscatterpf1dpd",
4849                      VK8WM, vy32mem>, EVEX_V512, VEX_W, EVEX_CD8<32, CD8VT1>;
4850
4851 defm VSCATTERPF1QPD: avx512_gather_scatter_prefetch<0xC7, MRM6m, "vscatterpf1qpd",
4852                      VK8WM, vz64mem>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
4853 //===----------------------------------------------------------------------===//
4854 // VSHUFPS - VSHUFPD Operations
4855
4856 multiclass avx512_shufp<RegisterClass RC, X86MemOperand x86memop,
4857                       ValueType vt, string OpcodeStr, PatFrag mem_frag,
4858                       Domain d> {
4859   def rmi : AVX512PIi8<0xC6, MRMSrcMem, (outs RC:$dst),
4860                    (ins RC:$src1, x86memop:$src2, i8imm:$src3),
4861                    !strconcat(OpcodeStr,
4862                    " \t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
4863                    [(set RC:$dst, (vt (X86Shufp RC:$src1, (mem_frag addr:$src2),
4864                                        (i8 imm:$src3))))], d, IIC_SSE_SHUFP>,
4865                    EVEX_4V, Sched<[WriteShuffleLd, ReadAfterLd]>;
4866   def rri : AVX512PIi8<0xC6, MRMSrcReg, (outs RC:$dst),
4867                    (ins RC:$src1, RC:$src2, i8imm:$src3),
4868                    !strconcat(OpcodeStr,
4869                    " \t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
4870                    [(set RC:$dst, (vt (X86Shufp RC:$src1, RC:$src2,
4871                                        (i8 imm:$src3))))], d, IIC_SSE_SHUFP>,
4872                    EVEX_4V, Sched<[WriteShuffle]>;
4873 }
4874
4875 defm VSHUFPSZ  : avx512_shufp<VR512, f512mem, v16f32, "vshufps", memopv16f32,
4876                   SSEPackedSingle>, PS, EVEX_V512, EVEX_CD8<32, CD8VF>;
4877 defm VSHUFPDZ  : avx512_shufp<VR512, f512mem, v8f64, "vshufpd", memopv8f64,
4878                   SSEPackedDouble>, PD, VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
4879
4880 def : Pat<(v16i32 (X86Shufp VR512:$src1, VR512:$src2, (i8 imm:$imm))),
4881           (VSHUFPSZrri VR512:$src1, VR512:$src2, imm:$imm)>;
4882 def : Pat<(v16i32 (X86Shufp VR512:$src1,
4883                     (memopv16i32 addr:$src2), (i8 imm:$imm))),
4884           (VSHUFPSZrmi VR512:$src1, addr:$src2, imm:$imm)>;
4885
4886 def : Pat<(v8i64 (X86Shufp VR512:$src1, VR512:$src2, (i8 imm:$imm))),
4887           (VSHUFPDZrri VR512:$src1, VR512:$src2, imm:$imm)>;
4888 def : Pat<(v8i64 (X86Shufp VR512:$src1,
4889                             (memopv8i64 addr:$src2), (i8 imm:$imm))),
4890           (VSHUFPDZrmi VR512:$src1, addr:$src2, imm:$imm)>;
4891
4892 multiclass avx512_valign<X86VectorVTInfo _> {
4893   defm rri : AVX512_maskable<0x03, MRMSrcReg, _, (outs _.RC:$dst),
4894                      (ins _.RC:$src1, _.RC:$src2, i8imm:$src3),
4895                      "valign"##_.Suffix,
4896                      "$src3, $src2, $src1", "$src1, $src2, $src3",
4897                      (_.VT (X86VAlign _.RC:$src2, _.RC:$src1,
4898                                       (i8 imm:$src3)))>,
4899              AVX512AIi8Base, EVEX_4V;
4900
4901   // Also match valign of packed floats.
4902   def : Pat<(_.FloatVT (X86VAlign _.RC:$src1, _.RC:$src2, (i8 imm:$imm))),
4903             (!cast<Instruction>(NAME##rri) _.RC:$src2, _.RC:$src1, imm:$imm)>;
4904
4905   let mayLoad = 1 in
4906   def rmi : AVX512AIi8<0x03, MRMSrcMem, (outs _.RC:$dst),
4907                      (ins _.RC:$src1, _.MemOp:$src2, i8imm:$src3),
4908                      !strconcat("valign"##_.Suffix,
4909                      " \t{$src3, $src2, $src1, $dst|"
4910                          "$dst, $src1, $src2, $src3}"),
4911                      []>, EVEX_4V;
4912 }
4913 defm VALIGND : avx512_valign<v16i32_info>, EVEX_V512, EVEX_CD8<32, CD8VF>;
4914 defm VALIGNQ : avx512_valign<v8i64_info>, VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
4915
4916 // Helper fragments to match sext vXi1 to vXiY.
4917 def v16i1sextv16i32  : PatLeaf<(v16i32 (X86vsrai VR512:$src, (i8 31)))>;
4918 def v8i1sextv8i64  : PatLeaf<(v8i64 (X86vsrai VR512:$src, (i8 63)))>;
4919
4920 multiclass avx512_vpabs<bits<8> opc, string OpcodeStr, ValueType OpVT,
4921                         RegisterClass KRC, RegisterClass RC,
4922                         X86MemOperand x86memop, X86MemOperand x86scalar_mop,
4923                         string BrdcstStr> {
4924   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
4925             !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
4926             []>, EVEX;
4927   def rrk : AVX5128I<opc, MRMSrcReg, (outs RC:$dst), (ins KRC:$mask, RC:$src),
4928              !strconcat(OpcodeStr, " \t{$src, $dst {${mask}}|$dst {${mask}}, $src}"),
4929              []>, EVEX, EVEX_K;
4930   def rrkz : AVX5128I<opc, MRMSrcReg, (outs RC:$dst), (ins KRC:$mask, RC:$src),
4931               !strconcat(OpcodeStr,
4932                          " \t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}"),
4933               []>, EVEX, EVEX_KZ;
4934   let mayLoad = 1 in {
4935     def rm : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
4936               (ins x86memop:$src),
4937               !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
4938               []>, EVEX;
4939     def rmk : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
4940                (ins KRC:$mask, x86memop:$src),
4941                !strconcat(OpcodeStr,
4942                           " \t{$src, $dst {${mask}}|$dst {${mask}}, $src}"),
4943                []>, EVEX, EVEX_K;
4944     def rmkz : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
4945                 (ins KRC:$mask, x86memop:$src),
4946                 !strconcat(OpcodeStr,
4947                            " \t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}"),
4948                 []>, EVEX, EVEX_KZ;
4949     def rmb : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
4950                (ins x86scalar_mop:$src),
4951                !strconcat(OpcodeStr, " \t{${src}", BrdcstStr,
4952                           ", $dst|$dst, ${src}", BrdcstStr, "}"),
4953                []>, EVEX, EVEX_B;
4954     def rmbk : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
4955                 (ins KRC:$mask, x86scalar_mop:$src),
4956                 !strconcat(OpcodeStr, " \t{${src}", BrdcstStr,
4957                            ", $dst {${mask}}|$dst {${mask}}, ${src}", BrdcstStr, "}"),
4958                 []>, EVEX, EVEX_B, EVEX_K;
4959     def rmbkz : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
4960                  (ins KRC:$mask, x86scalar_mop:$src),
4961                  !strconcat(OpcodeStr, " \t{${src}", BrdcstStr,
4962                             ", $dst {${mask}} {z}|$dst {${mask}} {z}, ${src}",
4963                             BrdcstStr, "}"),
4964                  []>, EVEX, EVEX_B, EVEX_KZ;
4965   }
4966 }
4967
4968 defm VPABSDZ : avx512_vpabs<0x1E, "vpabsd", v16i32, VK16WM, VR512,
4969                            i512mem, i32mem, "{1to16}">, EVEX_V512,
4970                            EVEX_CD8<32, CD8VF>;
4971 defm VPABSQZ : avx512_vpabs<0x1F, "vpabsq", v8i64, VK8WM, VR512,
4972                            i512mem, i64mem, "{1to8}">, EVEX_V512, VEX_W,
4973                            EVEX_CD8<64, CD8VF>;
4974
4975 def : Pat<(xor
4976           (bc_v16i32 (v16i1sextv16i32)),
4977           (bc_v16i32 (add (v16i32 VR512:$src), (v16i1sextv16i32)))),
4978           (VPABSDZrr VR512:$src)>;
4979 def : Pat<(xor
4980           (bc_v8i64 (v8i1sextv8i64)),
4981           (bc_v8i64 (add (v8i64 VR512:$src), (v8i1sextv8i64)))),
4982           (VPABSQZrr VR512:$src)>;
4983
4984 def : Pat<(v16i32 (int_x86_avx512_mask_pabs_d_512 (v16i32 VR512:$src),
4985                    (v16i32 immAllZerosV), (i16 -1))),
4986           (VPABSDZrr VR512:$src)>;
4987 def : Pat<(v8i64 (int_x86_avx512_mask_pabs_q_512 (v8i64 VR512:$src),
4988                    (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
4989           (VPABSQZrr VR512:$src)>;
4990
4991 multiclass avx512_conflict<bits<8> opc, string OpcodeStr,
4992                         RegisterClass RC, RegisterClass KRC,
4993                         X86MemOperand x86memop,
4994                         X86MemOperand x86scalar_mop, string BrdcstStr> {
4995   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
4996        (ins RC:$src),
4997        !strconcat(OpcodeStr, " \t{$src, ${dst} |${dst}, $src}"),
4998        []>, EVEX;
4999   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
5000        (ins x86memop:$src),
5001        !strconcat(OpcodeStr, " \t{$src, ${dst}|${dst}, $src}"),
5002        []>, EVEX;
5003   def rmb : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
5004        (ins x86scalar_mop:$src),
5005        !strconcat(OpcodeStr, " \t{${src}", BrdcstStr,
5006                   ", ${dst}|${dst}, ${src}", BrdcstStr, "}"),
5007        []>, EVEX, EVEX_B;
5008   def rrkz : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
5009        (ins KRC:$mask, RC:$src),
5010        !strconcat(OpcodeStr,
5011                   " \t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
5012        []>, EVEX, EVEX_KZ;
5013   def rmkz : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
5014        (ins KRC:$mask, x86memop:$src),
5015        !strconcat(OpcodeStr,
5016                   " \t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
5017        []>, EVEX, EVEX_KZ;
5018   def rmbkz : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
5019        (ins KRC:$mask, x86scalar_mop:$src),
5020        !strconcat(OpcodeStr, " \t{${src}", BrdcstStr,
5021                   ", ${dst} {${mask}} {z}|${dst} {${mask}} {z}, ${src}",
5022                   BrdcstStr, "}"),
5023        []>, EVEX, EVEX_KZ, EVEX_B;
5024
5025   let Constraints = "$src1 = $dst" in {
5026   def rrk : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
5027        (ins RC:$src1, KRC:$mask, RC:$src2),
5028        !strconcat(OpcodeStr,
5029                   " \t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"),
5030        []>, EVEX, EVEX_K;
5031   def rmk : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
5032        (ins RC:$src1, KRC:$mask, x86memop:$src2),
5033        !strconcat(OpcodeStr,
5034                   " \t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"),
5035        []>, EVEX, EVEX_K;
5036   def rmbk : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
5037        (ins RC:$src1, KRC:$mask, x86scalar_mop:$src2),
5038        !strconcat(OpcodeStr, " \t{${src2}", BrdcstStr,
5039                   ", ${dst} {${mask}}|${dst} {${mask}}, ${src2}", BrdcstStr, "}"),
5040        []>, EVEX, EVEX_K, EVEX_B;
5041    }
5042 }
5043
5044 let Predicates = [HasCDI] in {
5045 defm VPCONFLICTD : avx512_conflict<0xC4, "vpconflictd", VR512, VK16WM,
5046                     i512mem, i32mem, "{1to16}">,
5047                     EVEX_V512, EVEX_CD8<32, CD8VF>;
5048
5049
5050 defm VPCONFLICTQ : avx512_conflict<0xC4, "vpconflictq", VR512, VK8WM,
5051                     i512mem, i64mem, "{1to8}">,
5052                     EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
5053
5054 }
5055
5056 def : Pat<(int_x86_avx512_mask_conflict_d_512 VR512:$src2, VR512:$src1,
5057                                               GR16:$mask),
5058           (VPCONFLICTDrrk VR512:$src1,
5059            (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)), VR512:$src2)>;
5060
5061 def : Pat<(int_x86_avx512_mask_conflict_q_512 VR512:$src2, VR512:$src1,
5062                                               GR8:$mask),
5063           (VPCONFLICTQrrk VR512:$src1,
5064            (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)), VR512:$src2)>;
5065
5066 let Predicates = [HasCDI] in {
5067 defm VPLZCNTD : avx512_conflict<0x44, "vplzcntd", VR512, VK16WM,
5068                     i512mem, i32mem, "{1to16}">,
5069                     EVEX_V512, EVEX_CD8<32, CD8VF>;
5070
5071
5072 defm VPLZCNTQ : avx512_conflict<0x44, "vplzcntq", VR512, VK8WM,
5073                     i512mem, i64mem, "{1to8}">,
5074                     EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
5075
5076 }
5077
5078 def : Pat<(int_x86_avx512_mask_lzcnt_d_512 VR512:$src2, VR512:$src1,
5079                                               GR16:$mask),
5080           (VPLZCNTDrrk VR512:$src1,
5081            (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)), VR512:$src2)>;
5082
5083 def : Pat<(int_x86_avx512_mask_lzcnt_q_512 VR512:$src2, VR512:$src1,
5084                                               GR8:$mask),
5085           (VPLZCNTQrrk VR512:$src1,
5086            (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)), VR512:$src2)>;
5087
5088 def : Pat<(v16i32 (ctlz (memopv16i32 addr:$src))),
5089           (VPLZCNTDrm addr:$src)>;
5090 def : Pat<(v16i32 (ctlz (v16i32 VR512:$src))),
5091           (VPLZCNTDrr VR512:$src)>;
5092 def : Pat<(v8i64 (ctlz (memopv8i64 addr:$src))),
5093           (VPLZCNTQrm addr:$src)>;
5094 def : Pat<(v8i64 (ctlz (v8i64 VR512:$src))),
5095           (VPLZCNTQrr VR512:$src)>;
5096
5097 def : Pat<(store (i1 -1), addr:$dst), (MOV8mi addr:$dst, (i8 1))>;
5098 def : Pat<(store (i1  1), addr:$dst), (MOV8mi addr:$dst, (i8 1))>;
5099 def : Pat<(store (i1  0), addr:$dst), (MOV8mi addr:$dst, (i8 0))>;
5100
5101 def : Pat<(store VK1:$src, addr:$dst),
5102           (KMOVWmk addr:$dst, (COPY_TO_REGCLASS VK1:$src, VK16))>;
5103
5104 def truncstorei1 : PatFrag<(ops node:$val, node:$ptr),
5105                            (truncstore node:$val, node:$ptr), [{
5106   return cast<StoreSDNode>(N)->getMemoryVT() == MVT::i1;
5107 }]>;
5108
5109 def : Pat<(truncstorei1 GR8:$src, addr:$dst),
5110           (MOV8mr addr:$dst, GR8:$src)>;
5111
5112 multiclass cvt_by_vec_width<bits<8> opc, X86VectorVTInfo Vec, string OpcodeStr > {
5113 def rr : AVX512XS8I<opc, MRMDestReg, (outs Vec.RC:$dst), (ins Vec.KRC:$src),
5114                   !strconcat(OpcodeStr##Vec.Suffix, " \t{$src, $dst|$dst, $src}"),
5115                   [(set Vec.RC:$dst, (Vec.VT (X86vsext Vec.KRC:$src)))]>, EVEX;
5116 }
5117
5118 multiclass cvt_mask_by_elt_width<bits<8> opc, AVX512VLVectorVTInfo VTInfo,
5119                                  string OpcodeStr, Predicate prd> {
5120 let Predicates = [prd] in
5121   defm Z : cvt_by_vec_width<opc, VTInfo.info512, OpcodeStr>, EVEX_V512;
5122
5123   let Predicates = [prd, HasVLX] in {
5124     defm Z256 : cvt_by_vec_width<opc, VTInfo.info256, OpcodeStr>, EVEX_V256;
5125     defm Z128 : cvt_by_vec_width<opc, VTInfo.info128, OpcodeStr>, EVEX_V128;
5126   }
5127 }
5128
5129 multiclass avx512_convert_mask_to_vector<string OpcodeStr> {
5130   defm NAME##B : cvt_mask_by_elt_width<0x28, avx512vl_i8_info,  OpcodeStr,
5131                                        HasBWI>;
5132   defm NAME##W : cvt_mask_by_elt_width<0x28, avx512vl_i16_info, OpcodeStr,
5133                                        HasBWI>, VEX_W;
5134   defm NAME##D : cvt_mask_by_elt_width<0x38, avx512vl_i32_info, OpcodeStr,
5135                                        HasDQI>;
5136   defm NAME##Q : cvt_mask_by_elt_width<0x38, avx512vl_i64_info, OpcodeStr,
5137                                        HasDQI>, VEX_W;
5138 }
5139
5140 defm VPMOVM2 : avx512_convert_mask_to_vector<"vpmovm2">;