lib/Target/X86/X86ISelSimple.cpp

   1 //===-- InstSelectSimple.cpp - A simple instruction selector for x86 ------===//
   2 //
   3 // This file defines a simple peephole instruction selector for the x86 platform
   4 //
   5 //===----------------------------------------------------------------------===//
   6
   7 #include "X86.h"
   8 #include "X86InstrInfo.h"
   9 #include "X86InstrBuilder.h"
  10 #include "llvm/Function.h"
  11 #include "llvm/iTerminators.h"
  12 #include "llvm/iOperators.h"
  13 #include "llvm/iOther.h"
  14 #include "llvm/iPHINode.h"
  15 #include "llvm/iMemory.h"
  16 #include "llvm/Type.h"
  17 #include "llvm/Constants.h"
  18 #include "llvm/Pass.h"
  19 #include "llvm/CodeGen/MachineFunction.h"
  20 #include "llvm/CodeGen/MachineInstrBuilder.h"
  21 #include "llvm/Target/TargetMachine.h"
  22 #include "llvm/Support/InstVisitor.h"
  23 #include "llvm/Target/MRegisterInfo.h"
  24 #include <map>
  25
  26 using namespace MOTy;  // Get Use, Def, UseAndDef
  27
  28 namespace {
  29   struct ISel : public FunctionPass, InstVisitor<ISel> {
  30     TargetMachine &TM;
  31     MachineFunction *F;                    // The function we are compiling into
  32     MachineBasicBlock *BB;                 // The current MBB we are compiling
  33
  34     unsigned CurReg;
  35     std::map<Value*, unsigned> RegMap;  // Mapping between Val's and SSA Regs
  36
  37     ISel(TargetMachine &tm)
  38       : TM(tm), F(0), BB(0), CurReg(MRegisterInfo::FirstVirtualRegister) {}
  39
  40     /// runOnFunction - Top level implementation of instruction selection for
  41     /// the entire function.
  42     ///
  43     bool runOnFunction(Function &Fn) {
  44       F = &MachineFunction::construct(&Fn, TM);
  45       visit(Fn);
  46       RegMap.clear();
  47       CurReg = MRegisterInfo::FirstVirtualRegister;
  48       F = 0;
  49       return false;  // We never modify the LLVM itself.
  50     }
  51
  52     /// visitBasicBlock - This method is called when we are visiting a new basic
  53     /// block.  This simply creates a new MachineBasicBlock to emit code into
  54     /// and adds it to the current MachineFunction.  Subsequent visit* for
  55     /// instructions will be invoked for all instructions in the basic block.
  56     ///
  57     void visitBasicBlock(BasicBlock &LLVM_BB) {
  58       BB = new MachineBasicBlock(&LLVM_BB);
  59       // FIXME: Use the auto-insert form when it's available
  60       F->getBasicBlockList().push_back(BB);
  61     }
  62
  63     // Visitation methods for various instructions.  These methods simply emit
  64     // fixed X86 code for each instruction.
  65     //
  66
  67     // Control flow operators
  68     void visitReturnInst(ReturnInst &RI);
  69     void visitBranchInst(BranchInst &BI);
  70     void visitCallInst(CallInst &I);
  71
  72     // Arithmetic operators
  73     void visitSimpleBinary(BinaryOperator &B, unsigned OpcodeClass);
  74     void visitAdd(BinaryOperator &B) { visitSimpleBinary(B, 0); }
  75     void visitSub(BinaryOperator &B) { visitSimpleBinary(B, 1); }
  76     void visitMul(BinaryOperator &B);
  77
  78     void visitDiv(BinaryOperator &B) { visitDivRem(B); }
  79     void visitRem(BinaryOperator &B) { visitDivRem(B); }
  80     void visitDivRem(BinaryOperator &B);
  81
  82     // Bitwise operators
  83     void visitAnd(BinaryOperator &B) { visitSimpleBinary(B, 2); }
  84     void visitOr (BinaryOperator &B) { visitSimpleBinary(B, 3); }
  85     void visitXor(BinaryOperator &B) { visitSimpleBinary(B, 4); }
  86
  87     // Binary comparison operators
  88     void visitSetCCInst(SetCondInst &I, unsigned OpNum);
  89     void visitSetEQ(SetCondInst &I) { visitSetCCInst(I, 0); }
  90     void visitSetNE(SetCondInst &I) { visitSetCCInst(I, 1); }
  91     void visitSetLT(SetCondInst &I) { visitSetCCInst(I, 2); }
  92     void visitSetGT(SetCondInst &I) { visitSetCCInst(I, 3); }
  93     void visitSetLE(SetCondInst &I) { visitSetCCInst(I, 4); }
  94     void visitSetGE(SetCondInst &I) { visitSetCCInst(I, 5); }
  95
  96     // Memory Instructions
  97     void visitLoadInst(LoadInst &I);
  98     void visitStoreInst(StoreInst &I);
  99
 100     // Other operators
 101     void visitShiftInst(ShiftInst &I);
 102     void visitPHINode(PHINode &I);
 103     void visitCastInst(CastInst &I);
 104
 105     void visitInstruction(Instruction &I) {
 106       std::cerr << "Cannot instruction select: " << I;
 107       abort();
 108     }
 109
 110     void promote32 (const unsigned targetReg, Value *v);
 111
 112     /// copyConstantToRegister - Output the instructions required to put the
 113     /// specified constant into the specified register.
 114     ///
 115     void copyConstantToRegister(Constant *C, unsigned Reg);
 116
 117     /// getReg - This method turns an LLVM value into a register number.  This
 118     /// is guaranteed to produce the same register number for a particular value
 119     /// every time it is queried.
 120     ///
 121     unsigned getReg(Value &V) { return getReg(&V); }  // Allow references
 122     unsigned getReg(Value *V) {
 123       unsigned &Reg = RegMap[V];
 124       if (Reg == 0) {
 125         Reg = CurReg++;
 126         RegMap[V] = Reg;
 127
 128         // Add the mapping of regnumber => reg class to MachineFunction
 129         F->addRegMap(Reg,
 130                      TM.getRegisterInfo()->getRegClassForType(V->getType()));
 131       }
 132
 133       // If this operand is a constant, emit the code to copy the constant into
 134       // the register here...
 135       //
 136       if (Constant *C = dyn_cast<Constant>(V))
 137         copyConstantToRegister(C, Reg);
 138
 139       return Reg;
 140     }
 141   };
 142 }
 143
 144 /// TypeClass - Used by the X86 backend to group LLVM types by their basic X86
 145 /// Representation.
 146 ///
 147 enum TypeClass {
 148   cByte, cShort, cInt, cLong, cFloat, cDouble
 149 };
 150
 151 /// getClass - Turn a primitive type into a "class" number which is based on the
 152 /// size of the type, and whether or not it is floating point.
 153 ///
 154 static inline TypeClass getClass(const Type *Ty) {
 155   switch (Ty->getPrimitiveID()) {
 156   case Type::SByteTyID:
 157   case Type::UByteTyID:   return cByte;      // Byte operands are class #0
 158   case Type::ShortTyID:
 159   case Type::UShortTyID:  return cShort;     // Short operands are class #1
 160   case Type::IntTyID:
 161   case Type::UIntTyID:
 162   case Type::PointerTyID: return cInt;       // Int's and pointers are class #2
 163
 164   case Type::LongTyID:
 165   case Type::ULongTyID:   return cLong;      // Longs are class #3
 166   case Type::FloatTyID:   return cFloat;     // Float is class #4
 167   case Type::DoubleTyID:  return cDouble;    // Doubles are class #5
 168   default:
 169     assert(0 && "Invalid type to getClass!");
 170     return cByte;  // not reached
 171   }
 172 }
 173
 174
 175 /// copyConstantToRegister - Output the instructions required to put the
 176 /// specified constant into the specified register.
 177 ///
 178 void ISel::copyConstantToRegister(Constant *C, unsigned R) {
 179   assert (!isa<ConstantExpr>(C) && "Constant expressions not yet handled!\n");
 180
 181   if (C->getType()->isIntegral()) {
 182     unsigned Class = getClass(C->getType());
 183     assert(Class != 3 && "Type not handled yet!");
 184
 185     static const unsigned IntegralOpcodeTab[] = {
 186       X86::MOVir8, X86::MOVir16, X86::MOVir32
 187     };
 188
 189     if (C->getType()->isSigned()) {
 190       ConstantSInt *CSI = cast<ConstantSInt>(C);
 191       BuildMI(BB, IntegralOpcodeTab[Class], 1, R).addSImm(CSI->getValue());
 192     } else {
 193       ConstantUInt *CUI = cast<ConstantUInt>(C);
 194       BuildMI(BB, IntegralOpcodeTab[Class], 1, R).addZImm(CUI->getValue());
 195     }
 196   } else {
 197     assert(0 && "Type not handled yet!");
 198   }
 199 }
 200
 201
 202 /// SetCC instructions - Here we just emit boilerplate code to set a byte-sized
 203 /// register, then move it to wherever the result should be.
 204 /// We handle FP setcc instructions by pushing them, doing a
 205 /// compare-and-pop-twice, and then copying the concodes to the main
 206 /// processor's concodes (I didn't make this up, it's in the Intel manual)
 207 ///
 208 void ISel::visitSetCCInst(SetCondInst &I, unsigned OpNum) {
 209   // The arguments are already supposed to be of the same type.
 210   const Type *CompTy = I.getOperand(0)->getType();
 211   unsigned reg1 = getReg(I.getOperand(0));
 212   unsigned reg2 = getReg(I.getOperand(1));
 213
 214   unsigned Class = getClass(CompTy);
 215   switch (Class) {
 216     // Emit: cmp <var1>, <var2> (do the comparison).  We can
 217     // compare 8-bit with 8-bit, 16-bit with 16-bit, 32-bit with
 218     // 32-bit.
 219   case cByte:
 220     BuildMI (BB, X86::CMPrr8, 2).addReg (reg1).addReg (reg2);
 221     break;
 222   case cShort:
 223     BuildMI (BB, X86::CMPrr16, 2).addReg (reg1).addReg (reg2);
 224     break;
 225   case cInt:
 226     BuildMI (BB, X86::CMPrr32, 2).addReg (reg1).addReg (reg2);
 227     break;
 228
 229     // Push the variables on the stack with fldl opcodes.
 230     // FIXME: assuming var1, var2 are in memory, if not, spill to
 231     // stack first
 232   case cFloat:  // Floats
 233     BuildMI (BB, X86::FLDr4, 1).addReg (reg1);
 234     BuildMI (BB, X86::FLDr4, 1).addReg (reg2);
 235     break;
 236   case cDouble:  // Doubles
 237     BuildMI (BB, X86::FLDr8, 1).addReg (reg1);
 238     BuildMI (BB, X86::FLDr8, 1).addReg (reg2);
 239     break;
 240   case cLong:
 241   default:
 242     visitInstruction(I);
 243   }
 244
 245   if (CompTy->isFloatingPoint()) {
 246     // (Non-trapping) compare and pop twice.
 247     BuildMI (BB, X86::FUCOMPP, 0);
 248     // Move fp status word (concodes) to ax.
 249     BuildMI (BB, X86::FNSTSWr8, 1, X86::AX);
 250     // Load real concodes from ax.
 251     BuildMI (BB, X86::SAHF, 1).addReg(X86::AH);
 252   }
 253
 254   // Emit setOp instruction (extract concode; clobbers ax),
 255   // using the following mapping:
 256   // LLVM  -> X86 signed  X86 unsigned
 257   // -----    -----       -----
 258   // seteq -> sete        sete
 259   // setne -> setne       setne
 260   // setlt -> setl        setb
 261   // setgt -> setg        seta
 262   // setle -> setle       setbe
 263   // setge -> setge       setae
 264
 265   static const unsigned OpcodeTab[2][6] = {
 266     {X86::SETEr, X86::SETNEr, X86::SETBr, X86::SETAr, X86::SETBEr, X86::SETAEr},
 267     {X86::SETEr, X86::SETNEr, X86::SETLr, X86::SETGr, X86::SETLEr, X86::SETGEr},
 268   };
 269
 270   BuildMI(BB, OpcodeTab[CompTy->isSigned()][OpNum], 0, X86::AL);
 271
 272   // Put it in the result using a move.
 273   BuildMI (BB, X86::MOVrr8, 1, getReg(I)).addReg(X86::AL);
 274 }
 275
 276 /// promote32 - Emit instructions to turn a narrow operand into a 32-bit-wide
 277 /// operand, in the specified target register.
 278 void
 279 ISel::promote32 (const unsigned targetReg, Value *v)
 280 {
 281   unsigned vReg = getReg (v);
 282   unsigned Class = getClass (v->getType ());
 283   bool isUnsigned = v->getType ()->isUnsigned ();
 284   assert (((Class == cByte) || (Class == cShort) || (Class == cInt))
 285           && "Unpromotable operand class in promote32");
 286   switch (Class)
 287     {
 288     case cByte:
 289       // Extend value into target register (8->32)
 290       if (isUnsigned)
 291         BuildMI (BB, X86::MOVZXr32r8, 1, targetReg).addReg (vReg);
 292       else
 293         BuildMI (BB, X86::MOVSXr32r8, 1, targetReg).addReg (vReg);
 294       break;
 295     case cShort:
 296       // Extend value into target register (16->32)
 297       if (isUnsigned)
 298         BuildMI (BB, X86::MOVZXr32r16, 1, targetReg).addReg (vReg);
 299       else
 300         BuildMI (BB, X86::MOVSXr32r16, 1, targetReg).addReg (vReg);
 301       break;
 302     case cInt:
 303       // Move value into target register (32->32)
 304       BuildMI (BB, X86::MOVrr32, 1, targetReg).addReg (vReg);
 305       break;
 306     }
 307 }
 308
 309 /// 'ret' instruction - Here we are interested in meeting the x86 ABI.  As such,
 310 /// we have the following possibilities:
 311 ///
 312 ///   ret void: No return value, simply emit a 'ret' instruction
 313 ///   ret sbyte, ubyte : Extend value into EAX and return
 314 ///   ret short, ushort: Extend value into EAX and return
 315 ///   ret int, uint    : Move value into EAX and return
 316 ///   ret pointer      : Move value into EAX and return
 317 ///   ret long, ulong  : Move value into EAX/EDX and return
 318 ///   ret float/double : Top of FP stack
 319 ///
 320 void
 321 ISel::visitReturnInst (ReturnInst &I)
 322 {
 323   if (I.getNumOperands () == 0)
 324     {
 325       // Emit a 'ret' instruction
 326       BuildMI (BB, X86::RET, 0);
 327       return;
 328     }
 329   Value *rv = I.getOperand (0);
 330   unsigned Class = getClass (rv->getType ());
 331   switch (Class)
 332     {
 333       // integral return values: extend or move into EAX and return.
 334     case cByte:
 335     case cShort:
 336     case cInt:
 337       promote32 (X86::EAX, rv);
 338       break;
 339       // ret float/double: top of FP stack
 340       // FLD <val>
 341     case cFloat:                // Floats
 342       BuildMI (BB, X86::FLDr4, 1).addReg (getReg (rv));
 343       break;
 344     case cDouble:               // Doubles
 345       BuildMI (BB, X86::FLDr8, 1).addReg (getReg (rv));
 346       break;
 347     case cLong:
 348       // ret long: use EAX(least significant 32 bits)/EDX (most
 349       // significant 32)...uh, I think so Brain, but how do i call
 350       // up the two parts of the value from inside this mouse
 351       // cage? *zort*
 352     default:
 353       visitInstruction (I);
 354     }
 355   // Emit a 'ret' instruction
 356   BuildMI (BB, X86::RET, 0);
 357 }
 358
 359 /// visitBranchInst - Handle conditional and unconditional branches here.  Note
 360 /// that since code layout is frozen at this point, that if we are trying to
 361 /// jump to a block that is the immediate successor of the current block, we can
 362 /// just make a fall-through. (but we don't currently).
 363 ///
 364 void
 365 ISel::visitBranchInst (BranchInst & BI)
 366 {
 367   if (BI.isConditional ())
 368     {
 369       BasicBlock *ifTrue = BI.getSuccessor (0);
 370       BasicBlock *ifFalse = BI.getSuccessor (1); // this is really unobvious
 371
 372       // simplest thing I can think of: compare condition with zero,
 373       // followed by jump-if-equal to ifFalse, and jump-if-nonequal to
 374       // ifTrue
 375       unsigned int condReg = getReg (BI.getCondition ());
 376       BuildMI (BB, X86::CMPri8, 2).addReg (condReg).addZImm (0);
 377       BuildMI (BB, X86::JNE, 1).addPCDisp (BI.getSuccessor (0));
 378       BuildMI (BB, X86::JE, 1).addPCDisp (BI.getSuccessor (1));
 379     }
 380   else // unconditional branch
 381     {
 382       BuildMI (BB, X86::JMP, 1).addPCDisp (BI.getSuccessor (0));
 383     }
 384 }
 385
 386 /// visitCallInst - Push args on stack and do a procedure call instruction.
 387 void
 388 ISel::visitCallInst (CallInst & CI)
 389 {
 390   // Push the arguments on the stack in reverse order, as specified by
 391   // the ABI.
 392   for (unsigned i = CI.getNumOperands (); i >= 1; --i)
 393     {
 394       Value *v = CI.getOperand (i);
 395       unsigned argReg = getReg (v);
 396       switch (getClass (v->getType ()))
 397         {
 398         case cByte:
 399         case cShort:
 400           // Promote V to 32 bits wide, and move the result into EAX,
 401           // then push EAX.
 402           promote32 (X86::EAX, v);
 403           BuildMI (BB, X86::PUSHr32, 1).addReg (X86::EAX);
 404           break;
 405         case cInt:
 406         case cFloat:
 407           BuildMI (BB, X86::PUSHr32, 1).addReg (argReg);
 408           break;
 409         default:
 410           // FIXME: long/ulong/double args not handled.
 411           visitInstruction (CI);
 412           break;
 413         }
 414     }
 415   // Emit a CALL instruction with PC-relative displacement.
 416   BuildMI (BB, X86::CALLpcrel32, 1).addPCDisp (CI.getCalledValue ());
 417 }
 418
 419 /// visitSimpleBinary - Implement simple binary operators for integral types...
 420 /// OperatorClass is one of: 0 for Add, 1 for Sub, 2 for And, 3 for Or,
 421 /// 4 for Xor.
 422 ///
 423 void ISel::visitSimpleBinary(BinaryOperator &B, unsigned OperatorClass) {
 424   if (B.getType() == Type::BoolTy)  // FIXME: Handle bools for logicals
 425     visitInstruction(B);
 426
 427   unsigned Class = getClass(B.getType());
 428   if (Class > 2)  // FIXME: Handle longs
 429     visitInstruction(B);
 430
 431   static const unsigned OpcodeTab[][4] = {
 432     // Arithmetic operators
 433     { X86::ADDrr8, X86::ADDrr16, X86::ADDrr32, 0 },  // ADD
 434     { X86::SUBrr8, X86::SUBrr16, X86::SUBrr32, 0 },  // SUB
 435
 436     // Bitwise operators
 437     { X86::ANDrr8, X86::ANDrr16, X86::ANDrr32, 0 },  // AND
 438     { X86:: ORrr8, X86:: ORrr16, X86:: ORrr32, 0 },  // OR
 439     { X86::XORrr8, X86::XORrr16, X86::XORrr32, 0 },  // XOR
 440   };
 441
 442   unsigned Opcode = OpcodeTab[OperatorClass][Class];
 443   unsigned Op0r = getReg(B.getOperand(0));
 444   unsigned Op1r = getReg(B.getOperand(1));
 445   BuildMI(BB, Opcode, 2, getReg(B)).addReg(Op0r).addReg(Op1r);
 446 }
 447
 448 /// visitMul - Multiplies are not simple binary operators because they must deal
 449 /// with the EAX register explicitly.
 450 ///
 451 void ISel::visitMul(BinaryOperator &I) {
 452   unsigned Class = getClass(I.getType());
 453   if (Class > 2)  // FIXME: Handle longs
 454     visitInstruction(I);
 455
 456   static const unsigned Regs[]     ={ X86::AL    , X86::AX     , X86::EAX     };
 457   static const unsigned MulOpcode[]={ X86::MULrr8, X86::MULrr16, X86::MULrr32 };
 458   static const unsigned MovOpcode[]={ X86::MOVrr8, X86::MOVrr16, X86::MOVrr32 };
 459
 460   unsigned Reg     = Regs[Class];
 461   unsigned Op0Reg  = getReg(I.getOperand(0));
 462   unsigned Op1Reg  = getReg(I.getOperand(1));
 463
 464   // Put the first operand into one of the A registers...
 465   BuildMI(BB, MovOpcode[Class], 1, Reg).addReg(Op0Reg);
 466
 467   // Emit the appropriate multiply instruction...
 468   BuildMI(BB, MulOpcode[Class], 1).addReg(Op1Reg);
 469
 470   // Put the result into the destination register...
 471   BuildMI(BB, MovOpcode[Class], 1, getReg(I)).addReg(Reg);
 472 }
 473
 474
 475 /// visitDivRem - Handle division and remainder instructions... these
 476 /// instruction both require the same instructions to be generated, they just
 477 /// select the result from a different register.  Note that both of these
 478 /// instructions work differently for signed and unsigned operands.
 479 ///
 480 void ISel::visitDivRem(BinaryOperator &I) {
 481   unsigned Class = getClass(I.getType());
 482   if (Class > 2)  // FIXME: Handle longs
 483     visitInstruction(I);
 484
 485   static const unsigned Regs[]     ={ X86::AL    , X86::AX     , X86::EAX     };
 486   static const unsigned MovOpcode[]={ X86::MOVrr8, X86::MOVrr16, X86::MOVrr32 };
 487   static const unsigned ExtOpcode[]={ X86::CBW   , X86::CWD    , X86::CDQ     };
 488   static const unsigned ClrOpcode[]={ X86::XORrr8, X86::XORrr16, X86::XORrr32 };
 489   static const unsigned ExtRegs[]  ={ X86::AH    , X86::DX     , X86::EDX     };
 490
 491   static const unsigned DivOpcode[][4] = {
 492     { X86::DIVrr8 , X86::DIVrr16 , X86::DIVrr32 , 0 },  // Unsigned division
 493     { X86::IDIVrr8, X86::IDIVrr16, X86::IDIVrr32, 0 },  // Signed division
 494   };
 495
 496   bool isSigned   = I.getType()->isSigned();
 497   unsigned Reg    = Regs[Class];
 498   unsigned ExtReg = ExtRegs[Class];
 499   unsigned Op0Reg = getReg(I.getOperand(0));
 500   unsigned Op1Reg = getReg(I.getOperand(1));
 501
 502   // Put the first operand into one of the A registers...
 503   BuildMI(BB, MovOpcode[Class], 1, Reg).addReg(Op0Reg);
 504
 505   if (isSigned) {
 506     // Emit a sign extension instruction...
 507     BuildMI(BB, ExtOpcode[Class], 0);
 508   } else {
 509     // If unsigned, emit a zeroing instruction... (reg = xor reg, reg)
 510     BuildMI(BB, ClrOpcode[Class], 2, ExtReg).addReg(ExtReg).addReg(ExtReg);
 511   }
 512
 513   // Emit the appropriate divide or remainder instruction...
 514   BuildMI(BB, DivOpcode[isSigned][Class], 1).addReg(Op1Reg);
 515
 516   // Figure out which register we want to pick the result out of...
 517   unsigned DestReg = (I.getOpcode() == Instruction::Div) ? Reg : ExtReg;
 518
 519   // Put the result into the destination register...
 520   BuildMI(BB, MovOpcode[Class], 1, getReg(I)).addReg(DestReg);
 521 }
 522
 523
 524 /// Shift instructions: 'shl', 'sar', 'shr' - Some special cases here
 525 /// for constant immediate shift values, and for constant immediate
 526 /// shift values equal to 1. Even the general case is sort of special,
 527 /// because the shift amount has to be in CL, not just any old register.
 528 ///
 529 void ISel::visitShiftInst (ShiftInst &I) {
 530   unsigned Op0r = getReg (I.getOperand(0));
 531   unsigned DestReg = getReg(I);
 532   bool isLeftShift = I.getOpcode() == Instruction::Shl;
 533   bool isOperandSigned = I.getType()->isUnsigned();
 534   unsigned OperandClass = getClass(I.getType());
 535
 536   if (OperandClass > 2)
 537     visitInstruction(I); // Can't handle longs yet!
 538
 539   if (ConstantUInt *CUI = dyn_cast <ConstantUInt> (I.getOperand (1)))
 540     {
 541       // The shift amount is constant, guaranteed to be a ubyte. Get its value.
 542       assert(CUI->getType() == Type::UByteTy && "Shift amount not a ubyte?");
 543       unsigned char shAmt = CUI->getValue();
 544
 545       static const unsigned ConstantOperand[][4] = {
 546         { X86::SHRir8, X86::SHRir16, X86::SHRir32, 0 },  // SHR
 547         { X86::SARir8, X86::SARir16, X86::SARir32, 0 },  // SAR
 548         { X86::SHLir8, X86::SHLir16, X86::SHLir32, 0 },  // SHL
 549         { X86::SHLir8, X86::SHLir16, X86::SHLir32, 0 },  // SAL = SHL
 550       };
 551
 552       const unsigned *OpTab = // Figure out the operand table to use
 553         ConstantOperand[isLeftShift*2+isOperandSigned];
 554
 555       // Emit: <insn> reg, shamt  (shift-by-immediate opcode "ir" form.)
 556       BuildMI(BB, OpTab[OperandClass], 2, DestReg).addReg(Op0r).addZImm(shAmt);
 557     }
 558   else
 559     {
 560       // The shift amount is non-constant.
 561       //
 562       // In fact, you can only shift with a variable shift amount if
 563       // that amount is already in the CL register, so we have to put it
 564       // there first.
 565       //
 566
 567       // Emit: move cl, shiftAmount (put the shift amount in CL.)
 568       BuildMI(BB, X86::MOVrr8, 1, X86::CL).addReg(getReg(I.getOperand(1)));
 569
 570       // This is a shift right (SHR).
 571       static const unsigned NonConstantOperand[][4] = {
 572         { X86::SHRrr8, X86::SHRrr16, X86::SHRrr32, 0 },  // SHR
 573         { X86::SARrr8, X86::SARrr16, X86::SARrr32, 0 },  // SAR
 574         { X86::SHLrr8, X86::SHLrr16, X86::SHLrr32, 0 },  // SHL
 575         { X86::SHLrr8, X86::SHLrr16, X86::SHLrr32, 0 },  // SAL = SHL
 576       };
 577
 578       const unsigned *OpTab = // Figure out the operand table to use
 579         NonConstantOperand[isLeftShift*2+isOperandSigned];
 580
 581       BuildMI(BB, OpTab[OperandClass], 1, DestReg).addReg(Op0r);
 582     }
 583 }
 584
 585
 586 /// visitLoadInst - Implement LLVM load instructions in terms of the x86 'mov'
 587 /// instruction.
 588 ///
 589 void ISel::visitLoadInst(LoadInst &I) {
 590   unsigned Class = getClass(I.getType());
 591   if (Class > 2)  // FIXME: Handle longs and others...
 592     visitInstruction(I);
 593
 594   static const unsigned Opcode[] = { X86::MOVmr8, X86::MOVmr16, X86::MOVmr32 };
 595
 596   unsigned AddressReg = getReg(I.getOperand(0));
 597   addDirectMem(BuildMI(BB, Opcode[Class], 4, getReg(I)), AddressReg);
 598 }
 599
 600
 601 /// visitStoreInst - Implement LLVM store instructions in terms of the x86 'mov'
 602 /// instruction.
 603 ///
 604 void ISel::visitStoreInst(StoreInst &I) {
 605   unsigned Class = getClass(I.getOperand(0)->getType());
 606   if (Class > 2)  // FIXME: Handle longs and others...
 607     visitInstruction(I);
 608
 609   static const unsigned Opcode[] = { X86::MOVrm8, X86::MOVrm16, X86::MOVrm32 };
 610
 611   unsigned ValReg = getReg(I.getOperand(0));
 612   unsigned AddressReg = getReg(I.getOperand(1));
 613   addDirectMem(BuildMI(BB, Opcode[Class], 1+4), AddressReg).addReg(ValReg);
 614 }
 615
 616
 617 /// visitPHINode - Turn an LLVM PHI node into an X86 PHI node...
 618 ///
 619 void ISel::visitPHINode(PHINode &PN) {
 620   MachineInstr *MI = BuildMI(BB, X86::PHI, PN.getNumOperands(), getReg(PN));
 621
 622   for (unsigned i = 0, e = PN.getNumIncomingValues(); i != e; ++i) {
 623     // FIXME: This will put constants after the PHI nodes in the block, which
 624     // is invalid.  They should be put inline into the PHI node eventually.
 625     //
 626     MI->addRegOperand(getReg(PN.getIncomingValue(i)));
 627     MI->addPCDispOperand(PN.getIncomingBlock(i));
 628   }
 629 }
 630
 631 /// visitCastInst - Here we have various kinds of copying with or without
 632 /// sign extension going on.
 633 void
 634 ISel::visitCastInst (CastInst &CI)
 635 {
 636 //> cast larger int to smaller int -->  copy least significant byte/word w/ mov?
 637 //
 638 //I'm not really sure what to do with this.  We could insert a pseudo-op
 639 //that says take the low X bits of a Y bit register, but for now we can just
 640 //force the value into, say, EAX, then rip out AL or AX.  The advantage of
 641 //the former is that the register allocator could use any register it wants,
 642 //but for now this obviously doesn't matter.  :)
 643
 644   const Type *targetType = CI.getType ();
 645   Value *operand = CI.getOperand (0);
 646   unsigned int operandReg = getReg (operand);
 647   const Type *sourceType = operand->getType ();
 648   unsigned int destReg = getReg (CI);
 649
 650   // cast to bool:
 651   if (targetType == Type::BoolTy) {
 652     // Emit Compare
 653     BuildMI (BB, X86::CMPri8, 2).addReg (operandReg).addZImm (0);
 654     // Emit Set-if-not-zero
 655     BuildMI (BB, X86::SETNEr, 1, destReg);
 656     return;
 657   }
 658
 659 // if size of target type == size of source type
 660 // Emit Mov reg(target) <- reg(source)
 661
 662 // if size of target type > size of source type
 663 //      if both types are integer types
 664 //              if source type is signed
 665 //                 sbyte to short, ushort: Emit movsx 8->16
 666 //                 sbyte to int, uint:     Emit movsx 8->32
 667 //                 short to int, uint:     Emit movsx 16->32
 668 //              else if source type is unsigned
 669 //                 ubyte to short, ushort: Emit movzx 8->16
 670 //                 ubyte to int, uint:     Emit movzx 8->32
 671 //                 ushort to int, uint:    Emit movzx 16->32
 672 //      if both types are fp types
 673 //              float to double: Emit fstp, fld (???)
 674
 675   visitInstruction (CI);
 676 }
 677
 678 /// createSimpleX86InstructionSelector - This pass converts an LLVM function
 679 /// into a machine code representation is a very simple peep-hole fashion.  The
 680 /// generated code sucks but the implementation is nice and simple.
 681 ///
 682 Pass *createSimpleX86InstructionSelector(TargetMachine &TM) {
 683   return new ISel(TM);
 684 }