lib/Target/X86/X86ISelLowering.cpp

   1 //===-- X86ISelLowering.cpp - X86 DAG Lowering Implementation -------------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file defines the interfaces that X86 uses to lower LLVM code into a
  11 // selection DAG.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #define DEBUG_TYPE "x86-isel"
  16 #include "X86.h"
  17 #include "X86InstrBuilder.h"
  18 #include "X86ISelLowering.h"
  19 #include "X86TargetMachine.h"
  20 #include "X86TargetObjectFile.h"
  21 #include "llvm/CallingConv.h"
  22 #include "llvm/Constants.h"
  23 #include "llvm/DerivedTypes.h"
  24 #include "llvm/GlobalAlias.h"
  25 #include "llvm/GlobalVariable.h"
  26 #include "llvm/Function.h"
  27 #include "llvm/Instructions.h"
  28 #include "llvm/Intrinsics.h"
  29 #include "llvm/LLVMContext.h"
  30 #include "llvm/CodeGen/MachineFrameInfo.h"
  31 #include "llvm/CodeGen/MachineFunction.h"
  32 #include "llvm/CodeGen/MachineInstrBuilder.h"
  33 #include "llvm/CodeGen/MachineJumpTableInfo.h"
  34 #include "llvm/CodeGen/MachineModuleInfo.h"
  35 #include "llvm/CodeGen/MachineRegisterInfo.h"
  36 #include "llvm/CodeGen/PseudoSourceValue.h"
  37 #include "llvm/MC/MCAsmInfo.h"
  38 #include "llvm/MC/MCContext.h"
  39 #include "llvm/MC/MCExpr.h"
  40 #include "llvm/MC/MCSymbol.h"
  41 #include "llvm/ADT/BitVector.h"
  42 #include "llvm/ADT/SmallSet.h"
  43 #include "llvm/ADT/Statistic.h"
  44 #include "llvm/ADT/StringExtras.h"
  45 #include "llvm/ADT/VectorExtras.h"
  46 #include "llvm/Support/CommandLine.h"
  47 #include "llvm/Support/Debug.h"
  48 #include "llvm/Support/Dwarf.h"
  49 #include "llvm/Support/ErrorHandling.h"
  50 #include "llvm/Support/MathExtras.h"
  51 #include "llvm/Support/raw_ostream.h"
  52 using namespace llvm;
  53 using namespace dwarf;
  54
  55 STATISTIC(NumTailCalls, "Number of tail calls");
  56
  57 static cl::opt<bool>
  58 DisableMMX("disable-mmx", cl::Hidden, cl::desc("Disable use of MMX"));
  59
  60 // Forward declarations.
  61 static SDValue getMOVL(SelectionDAG &DAG, DebugLoc dl, EVT VT, SDValue V1,
  62                        SDValue V2);
  63
  64 static TargetLoweringObjectFile *createTLOF(X86TargetMachine &TM) {
  65
  66   bool is64Bit = TM.getSubtarget<X86Subtarget>().is64Bit();
  67
  68   if (TM.getSubtarget<X86Subtarget>().isTargetDarwin()) {
  69     if (is64Bit) return new X8664_MachoTargetObjectFile();
  70     return new TargetLoweringObjectFileMachO();
  71   } else if (TM.getSubtarget<X86Subtarget>().isTargetELF() ){
  72     if (is64Bit) return new X8664_ELFTargetObjectFile(TM);
  73     return new X8632_ELFTargetObjectFile(TM);
  74   } else if (TM.getSubtarget<X86Subtarget>().isTargetCOFF()) {
  75     return new TargetLoweringObjectFileCOFF();
  76   }
  77   llvm_unreachable("unknown subtarget type");
  78 }
  79
  80 X86TargetLowering::X86TargetLowering(X86TargetMachine &TM)
  81   : TargetLowering(TM, createTLOF(TM)) {
  82   Subtarget = &TM.getSubtarget<X86Subtarget>();
  83   X86ScalarSSEf64 = Subtarget->hasSSE2();
  84   X86ScalarSSEf32 = Subtarget->hasSSE1();
  85   X86StackPtr = Subtarget->is64Bit() ? X86::RSP : X86::ESP;
  86
  87   RegInfo = TM.getRegisterInfo();
  88   TD = getTargetData();
  89
  90   // Set up the TargetLowering object.
  91
  92   // X86 is weird, it always uses i8 for shift amounts and setcc results.
  93   setShiftAmountType(MVT::i8);
  94   setBooleanContents(ZeroOrOneBooleanContent);
  95   setSchedulingPreference(Sched::RegPressure);
  96   setStackPointerRegisterToSaveRestore(X86StackPtr);
  97
  98   if (Subtarget->isTargetDarwin()) {
  99     // Darwin should use _setjmp/_longjmp instead of setjmp/longjmp.
 100     setUseUnderscoreSetJmp(false);
 101     setUseUnderscoreLongJmp(false);
 102   } else if (Subtarget->isTargetMingw()) {
 103     // MS runtime is weird: it exports _setjmp, but longjmp!
 104     setUseUnderscoreSetJmp(true);
 105     setUseUnderscoreLongJmp(false);
 106   } else {
 107     setUseUnderscoreSetJmp(true);
 108     setUseUnderscoreLongJmp(true);
 109   }
 110
 111   // Set up the register classes.
 112   addRegisterClass(MVT::i8, X86::GR8RegisterClass);
 113   addRegisterClass(MVT::i16, X86::GR16RegisterClass);
 114   addRegisterClass(MVT::i32, X86::GR32RegisterClass);
 115   if (Subtarget->is64Bit())
 116     addRegisterClass(MVT::i64, X86::GR64RegisterClass);
 117
 118   setLoadExtAction(ISD::SEXTLOAD, MVT::i1, Promote);
 119
 120   // We don't accept any truncstore of integer registers.
 121   setTruncStoreAction(MVT::i64, MVT::i32, Expand);
 122   setTruncStoreAction(MVT::i64, MVT::i16, Expand);
 123   setTruncStoreAction(MVT::i64, MVT::i8 , Expand);
 124   setTruncStoreAction(MVT::i32, MVT::i16, Expand);
 125   setTruncStoreAction(MVT::i32, MVT::i8 , Expand);
 126   setTruncStoreAction(MVT::i16, MVT::i8,  Expand);
 127
 128   // SETOEQ and SETUNE require checking two conditions.
 129   setCondCodeAction(ISD::SETOEQ, MVT::f32, Expand);
 130   setCondCodeAction(ISD::SETOEQ, MVT::f64, Expand);
 131   setCondCodeAction(ISD::SETOEQ, MVT::f80, Expand);
 132   setCondCodeAction(ISD::SETUNE, MVT::f32, Expand);
 133   setCondCodeAction(ISD::SETUNE, MVT::f64, Expand);
 134   setCondCodeAction(ISD::SETUNE, MVT::f80, Expand);
 135
 136   // Promote all UINT_TO_FP to larger SINT_TO_FP's, as X86 doesn't have this
 137   // operation.
 138   setOperationAction(ISD::UINT_TO_FP       , MVT::i1   , Promote);
 139   setOperationAction(ISD::UINT_TO_FP       , MVT::i8   , Promote);
 140   setOperationAction(ISD::UINT_TO_FP       , MVT::i16  , Promote);
 141
 142   if (Subtarget->is64Bit()) {
 143     setOperationAction(ISD::UINT_TO_FP     , MVT::i32  , Promote);
 144     setOperationAction(ISD::UINT_TO_FP     , MVT::i64  , Expand);
 145   } else if (!UseSoftFloat) {
 146     // We have an algorithm for SSE2->double, and we turn this into a
 147     // 64-bit FILD followed by conditional FADD for other targets.
 148     setOperationAction(ISD::UINT_TO_FP     , MVT::i64  , Custom);
 149     // We have an algorithm for SSE2, and we turn this into a 64-bit
 150     // FILD for other targets.
 151     setOperationAction(ISD::UINT_TO_FP     , MVT::i32  , Custom);
 152   }
 153
 154   // Promote i1/i8 SINT_TO_FP to larger SINT_TO_FP's, as X86 doesn't have
 155   // this operation.
 156   setOperationAction(ISD::SINT_TO_FP       , MVT::i1   , Promote);
 157   setOperationAction(ISD::SINT_TO_FP       , MVT::i8   , Promote);
 158
 159   if (!UseSoftFloat) {
 160     // SSE has no i16 to fp conversion, only i32
 161     if (X86ScalarSSEf32) {
 162       setOperationAction(ISD::SINT_TO_FP     , MVT::i16  , Promote);
 163       // f32 and f64 cases are Legal, f80 case is not
 164       setOperationAction(ISD::SINT_TO_FP     , MVT::i32  , Custom);
 165     } else {
 166       setOperationAction(ISD::SINT_TO_FP     , MVT::i16  , Custom);
 167       setOperationAction(ISD::SINT_TO_FP     , MVT::i32  , Custom);
 168     }
 169   } else {
 170     setOperationAction(ISD::SINT_TO_FP     , MVT::i16  , Promote);
 171     setOperationAction(ISD::SINT_TO_FP     , MVT::i32  , Promote);
 172   }
 173
 174   // In 32-bit mode these are custom lowered.  In 64-bit mode F32 and F64
 175   // are Legal, f80 is custom lowered.
 176   setOperationAction(ISD::FP_TO_SINT     , MVT::i64  , Custom);
 177   setOperationAction(ISD::SINT_TO_FP     , MVT::i64  , Custom);
 178
 179   // Promote i1/i8 FP_TO_SINT to larger FP_TO_SINTS's, as X86 doesn't have
 180   // this operation.
 181   setOperationAction(ISD::FP_TO_SINT       , MVT::i1   , Promote);
 182   setOperationAction(ISD::FP_TO_SINT       , MVT::i8   , Promote);
 183
 184   if (X86ScalarSSEf32) {
 185     setOperationAction(ISD::FP_TO_SINT     , MVT::i16  , Promote);
 186     // f32 and f64 cases are Legal, f80 case is not
 187     setOperationAction(ISD::FP_TO_SINT     , MVT::i32  , Custom);
 188   } else {
 189     setOperationAction(ISD::FP_TO_SINT     , MVT::i16  , Custom);
 190     setOperationAction(ISD::FP_TO_SINT     , MVT::i32  , Custom);
 191   }
 192
 193   // Handle FP_TO_UINT by promoting the destination to a larger signed
 194   // conversion.
 195   setOperationAction(ISD::FP_TO_UINT       , MVT::i1   , Promote);
 196   setOperationAction(ISD::FP_TO_UINT       , MVT::i8   , Promote);
 197   setOperationAction(ISD::FP_TO_UINT       , MVT::i16  , Promote);
 198
 199   if (Subtarget->is64Bit()) {
 200     setOperationAction(ISD::FP_TO_UINT     , MVT::i64  , Expand);
 201     setOperationAction(ISD::FP_TO_UINT     , MVT::i32  , Promote);
 202   } else if (!UseSoftFloat) {
 203     if (X86ScalarSSEf32 && !Subtarget->hasSSE3())
 204       // Expand FP_TO_UINT into a select.
 205       // FIXME: We would like to use a Custom expander here eventually to do
 206       // the optimal thing for SSE vs. the default expansion in the legalizer.
 207       setOperationAction(ISD::FP_TO_UINT   , MVT::i32  , Expand);
 208     else
 209       // With SSE3 we can use fisttpll to convert to a signed i64; without
 210       // SSE, we're stuck with a fistpll.
 211       setOperationAction(ISD::FP_TO_UINT   , MVT::i32  , Custom);
 212   }
 213
 214   // TODO: when we have SSE, these could be more efficient, by using movd/movq.
 215   if (!X86ScalarSSEf64) {
 216     setOperationAction(ISD::BIT_CONVERT      , MVT::f32  , Expand);
 217     setOperationAction(ISD::BIT_CONVERT      , MVT::i32  , Expand);
 218     if (Subtarget->is64Bit()) {
 219       setOperationAction(ISD::BIT_CONVERT    , MVT::f64  , Expand);
 220       // Without SSE, i64->f64 goes through memory; i64->MMX is Legal.
 221       if (Subtarget->hasMMX() && !DisableMMX)
 222         setOperationAction(ISD::BIT_CONVERT    , MVT::i64  , Custom);
 223       else
 224         setOperationAction(ISD::BIT_CONVERT    , MVT::i64  , Expand);
 225     }
 226   }
 227
 228   // Scalar integer divide and remainder are lowered to use operations that
 229   // produce two results, to match the available instructions. This exposes
 230   // the two-result form to trivial CSE, which is able to combine x/y and x%y
 231   // into a single instruction.
 232   //
 233   // Scalar integer multiply-high is also lowered to use two-result
 234   // operations, to match the available instructions. However, plain multiply
 235   // (low) operations are left as Legal, as there are single-result
 236   // instructions for this in x86. Using the two-result multiply instructions
 237   // when both high and low results are needed must be arranged by dagcombine.
 238   setOperationAction(ISD::MULHS           , MVT::i8    , Expand);
 239   setOperationAction(ISD::MULHU           , MVT::i8    , Expand);
 240   setOperationAction(ISD::SDIV            , MVT::i8    , Expand);
 241   setOperationAction(ISD::UDIV            , MVT::i8    , Expand);
 242   setOperationAction(ISD::SREM            , MVT::i8    , Expand);
 243   setOperationAction(ISD::UREM            , MVT::i8    , Expand);
 244   setOperationAction(ISD::MULHS           , MVT::i16   , Expand);
 245   setOperationAction(ISD::MULHU           , MVT::i16   , Expand);
 246   setOperationAction(ISD::SDIV            , MVT::i16   , Expand);
 247   setOperationAction(ISD::UDIV            , MVT::i16   , Expand);
 248   setOperationAction(ISD::SREM            , MVT::i16   , Expand);
 249   setOperationAction(ISD::UREM            , MVT::i16   , Expand);
 250   setOperationAction(ISD::MULHS           , MVT::i32   , Expand);
 251   setOperationAction(ISD::MULHU           , MVT::i32   , Expand);
 252   setOperationAction(ISD::SDIV            , MVT::i32   , Expand);
 253   setOperationAction(ISD::UDIV            , MVT::i32   , Expand);
 254   setOperationAction(ISD::SREM            , MVT::i32   , Expand);
 255   setOperationAction(ISD::UREM            , MVT::i32   , Expand);
 256   setOperationAction(ISD::MULHS           , MVT::i64   , Expand);
 257   setOperationAction(ISD::MULHU           , MVT::i64   , Expand);
 258   setOperationAction(ISD::SDIV            , MVT::i64   , Expand);
 259   setOperationAction(ISD::UDIV            , MVT::i64   , Expand);
 260   setOperationAction(ISD::SREM            , MVT::i64   , Expand);
 261   setOperationAction(ISD::UREM            , MVT::i64   , Expand);
 262
 263   setOperationAction(ISD::BR_JT            , MVT::Other, Expand);
 264   setOperationAction(ISD::BRCOND           , MVT::Other, Custom);
 265   setOperationAction(ISD::BR_CC            , MVT::Other, Expand);
 266   setOperationAction(ISD::SELECT_CC        , MVT::Other, Expand);
 267   if (Subtarget->is64Bit())
 268     setOperationAction(ISD::SIGN_EXTEND_INREG, MVT::i32, Legal);
 269   setOperationAction(ISD::SIGN_EXTEND_INREG, MVT::i16  , Legal);
 270   setOperationAction(ISD::SIGN_EXTEND_INREG, MVT::i8   , Legal);
 271   setOperationAction(ISD::SIGN_EXTEND_INREG, MVT::i1   , Expand);
 272   setOperationAction(ISD::FP_ROUND_INREG   , MVT::f32  , Expand);
 273   setOperationAction(ISD::FREM             , MVT::f32  , Expand);
 274   setOperationAction(ISD::FREM             , MVT::f64  , Expand);
 275   setOperationAction(ISD::FREM             , MVT::f80  , Expand);
 276   setOperationAction(ISD::FLT_ROUNDS_      , MVT::i32  , Custom);
 277
 278   setOperationAction(ISD::CTPOP            , MVT::i8   , Expand);
 279   setOperationAction(ISD::CTTZ             , MVT::i8   , Custom);
 280   setOperationAction(ISD::CTLZ             , MVT::i8   , Custom);
 281   setOperationAction(ISD::CTPOP            , MVT::i16  , Expand);
 282   setOperationAction(ISD::CTTZ             , MVT::i16  , Custom);
 283   setOperationAction(ISD::CTLZ             , MVT::i16  , Custom);
 284   setOperationAction(ISD::CTPOP            , MVT::i32  , Expand);
 285   setOperationAction(ISD::CTTZ             , MVT::i32  , Custom);
 286   setOperationAction(ISD::CTLZ             , MVT::i32  , Custom);
 287   if (Subtarget->is64Bit()) {
 288     setOperationAction(ISD::CTPOP          , MVT::i64  , Expand);
 289     setOperationAction(ISD::CTTZ           , MVT::i64  , Custom);
 290     setOperationAction(ISD::CTLZ           , MVT::i64  , Custom);
 291   }
 292
 293   setOperationAction(ISD::READCYCLECOUNTER , MVT::i64  , Custom);
 294   setOperationAction(ISD::BSWAP            , MVT::i16  , Expand);
 295
 296   // These should be promoted to a larger select which is supported.
 297   setOperationAction(ISD::SELECT          , MVT::i1   , Promote);
 298   // X86 wants to expand cmov itself.
 299   setOperationAction(ISD::SELECT          , MVT::i8   , Custom);
 300   setOperationAction(ISD::SELECT        , MVT::i16  , Custom);
 301   setOperationAction(ISD::SELECT          , MVT::i32  , Custom);
 302   setOperationAction(ISD::SELECT          , MVT::f32  , Custom);
 303   setOperationAction(ISD::SELECT          , MVT::f64  , Custom);
 304   setOperationAction(ISD::SELECT          , MVT::f80  , Custom);
 305   setOperationAction(ISD::SETCC           , MVT::i8   , Custom);
 306   setOperationAction(ISD::SETCC           , MVT::i16  , Custom);
 307   setOperationAction(ISD::SETCC           , MVT::i32  , Custom);
 308   setOperationAction(ISD::SETCC           , MVT::f32  , Custom);
 309   setOperationAction(ISD::SETCC           , MVT::f64  , Custom);
 310   setOperationAction(ISD::SETCC           , MVT::f80  , Custom);
 311   if (Subtarget->is64Bit()) {
 312     setOperationAction(ISD::SELECT        , MVT::i64  , Custom);
 313     setOperationAction(ISD::SETCC         , MVT::i64  , Custom);
 314   }
 315   setOperationAction(ISD::EH_RETURN       , MVT::Other, Custom);
 316
 317   // Darwin ABI issue.
 318   setOperationAction(ISD::ConstantPool    , MVT::i32  , Custom);
 319   setOperationAction(ISD::JumpTable       , MVT::i32  , Custom);
 320   setOperationAction(ISD::GlobalAddress   , MVT::i32  , Custom);
 321   setOperationAction(ISD::GlobalTLSAddress, MVT::i32  , Custom);
 322   if (Subtarget->is64Bit())
 323     setOperationAction(ISD::GlobalTLSAddress, MVT::i64, Custom);
 324   setOperationAction(ISD::ExternalSymbol  , MVT::i32  , Custom);
 325   setOperationAction(ISD::BlockAddress    , MVT::i32  , Custom);
 326   if (Subtarget->is64Bit()) {
 327     setOperationAction(ISD::ConstantPool  , MVT::i64  , Custom);
 328     setOperationAction(ISD::JumpTable     , MVT::i64  , Custom);
 329     setOperationAction(ISD::GlobalAddress , MVT::i64  , Custom);
 330     setOperationAction(ISD::ExternalSymbol, MVT::i64  , Custom);
 331     setOperationAction(ISD::BlockAddress  , MVT::i64  , Custom);
 332   }
 333   // 64-bit addm sub, shl, sra, srl (iff 32-bit x86)
 334   setOperationAction(ISD::SHL_PARTS       , MVT::i32  , Custom);
 335   setOperationAction(ISD::SRA_PARTS       , MVT::i32  , Custom);
 336   setOperationAction(ISD::SRL_PARTS       , MVT::i32  , Custom);
 337   if (Subtarget->is64Bit()) {
 338     setOperationAction(ISD::SHL_PARTS     , MVT::i64  , Custom);
 339     setOperationAction(ISD::SRA_PARTS     , MVT::i64  , Custom);
 340     setOperationAction(ISD::SRL_PARTS     , MVT::i64  , Custom);
 341   }
 342
 343   if (Subtarget->hasSSE1())
 344     setOperationAction(ISD::PREFETCH      , MVT::Other, Legal);
 345
 346   // We may not have a libcall for MEMBARRIER so we should lower this.
 347   setOperationAction(ISD::MEMBARRIER    , MVT::Other, Custom);
 348
 349   // On X86 and X86-64, atomic operations are lowered to locked instructions.
 350   // Locked instructions, in turn, have implicit fence semantics (all memory
 351   // operations are flushed before issuing the locked instruction, and they
 352   // are not buffered), so we can fold away the common pattern of
 353   // fence-atomic-fence.
 354   setShouldFoldAtomicFences(true);
 355
 356   // Expand certain atomics
 357   setOperationAction(ISD::ATOMIC_CMP_SWAP, MVT::i8, Custom);
 358   setOperationAction(ISD::ATOMIC_CMP_SWAP, MVT::i16, Custom);
 359   setOperationAction(ISD::ATOMIC_CMP_SWAP, MVT::i32, Custom);
 360   setOperationAction(ISD::ATOMIC_CMP_SWAP, MVT::i64, Custom);
 361
 362   setOperationAction(ISD::ATOMIC_LOAD_SUB, MVT::i8, Custom);
 363   setOperationAction(ISD::ATOMIC_LOAD_SUB, MVT::i16, Custom);
 364   setOperationAction(ISD::ATOMIC_LOAD_SUB, MVT::i32, Custom);
 365   setOperationAction(ISD::ATOMIC_LOAD_SUB, MVT::i64, Custom);
 366
 367   if (!Subtarget->is64Bit()) {
 368     setOperationAction(ISD::ATOMIC_LOAD_ADD, MVT::i64, Custom);
 369     setOperationAction(ISD::ATOMIC_LOAD_SUB, MVT::i64, Custom);
 370     setOperationAction(ISD::ATOMIC_LOAD_AND, MVT::i64, Custom);
 371     setOperationAction(ISD::ATOMIC_LOAD_OR, MVT::i64, Custom);
 372     setOperationAction(ISD::ATOMIC_LOAD_XOR, MVT::i64, Custom);
 373     setOperationAction(ISD::ATOMIC_LOAD_NAND, MVT::i64, Custom);
 374     setOperationAction(ISD::ATOMIC_SWAP, MVT::i64, Custom);
 375   }
 376
 377   // FIXME - use subtarget debug flags
 378   if (!Subtarget->isTargetDarwin() &&
 379       !Subtarget->isTargetELF() &&
 380       !Subtarget->isTargetCygMing()) {
 381     setOperationAction(ISD::EH_LABEL, MVT::Other, Expand);
 382   }
 383
 384   setOperationAction(ISD::EXCEPTIONADDR, MVT::i64, Expand);
 385   setOperationAction(ISD::EHSELECTION,   MVT::i64, Expand);
 386   setOperationAction(ISD::EXCEPTIONADDR, MVT::i32, Expand);
 387   setOperationAction(ISD::EHSELECTION,   MVT::i32, Expand);
 388   if (Subtarget->is64Bit()) {
 389     setExceptionPointerRegister(X86::RAX);
 390     setExceptionSelectorRegister(X86::RDX);
 391   } else {
 392     setExceptionPointerRegister(X86::EAX);
 393     setExceptionSelectorRegister(X86::EDX);
 394   }
 395   setOperationAction(ISD::FRAME_TO_ARGS_OFFSET, MVT::i32, Custom);
 396   setOperationAction(ISD::FRAME_TO_ARGS_OFFSET, MVT::i64, Custom);
 397
 398   setOperationAction(ISD::TRAMPOLINE, MVT::Other, Custom);
 399
 400   setOperationAction(ISD::TRAP, MVT::Other, Legal);
 401
 402   // VASTART needs to be custom lowered to use the VarArgsFrameIndex
 403   setOperationAction(ISD::VASTART           , MVT::Other, Custom);
 404   setOperationAction(ISD::VAEND             , MVT::Other, Expand);
 405   if (Subtarget->is64Bit()) {
 406     setOperationAction(ISD::VAARG           , MVT::Other, Custom);
 407     setOperationAction(ISD::VACOPY          , MVT::Other, Custom);
 408   } else {
 409     setOperationAction(ISD::VAARG           , MVT::Other, Expand);
 410     setOperationAction(ISD::VACOPY          , MVT::Other, Expand);
 411   }
 412
 413   setOperationAction(ISD::STACKSAVE,          MVT::Other, Expand);
 414   setOperationAction(ISD::STACKRESTORE,       MVT::Other, Expand);
 415   if (Subtarget->is64Bit())
 416     setOperationAction(ISD::DYNAMIC_STACKALLOC, MVT::i64, Expand);
 417   if (Subtarget->isTargetCygMing())
 418     setOperationAction(ISD::DYNAMIC_STACKALLOC, MVT::i32, Custom);
 419   else
 420     setOperationAction(ISD::DYNAMIC_STACKALLOC, MVT::i32, Expand);
 421
 422   if (!UseSoftFloat && X86ScalarSSEf64) {
 423     // f32 and f64 use SSE.
 424     // Set up the FP register classes.
 425     addRegisterClass(MVT::f32, X86::FR32RegisterClass);
 426     addRegisterClass(MVT::f64, X86::FR64RegisterClass);
 427
 428     // Use ANDPD to simulate FABS.
 429     setOperationAction(ISD::FABS , MVT::f64, Custom);
 430     setOperationAction(ISD::FABS , MVT::f32, Custom);
 431
 432     // Use XORP to simulate FNEG.
 433     setOperationAction(ISD::FNEG , MVT::f64, Custom);
 434     setOperationAction(ISD::FNEG , MVT::f32, Custom);
 435
 436     // Use ANDPD and ORPD to simulate FCOPYSIGN.
 437     setOperationAction(ISD::FCOPYSIGN, MVT::f64, Custom);
 438     setOperationAction(ISD::FCOPYSIGN, MVT::f32, Custom);
 439
 440     // We don't support sin/cos/fmod
 441     setOperationAction(ISD::FSIN , MVT::f64, Expand);
 442     setOperationAction(ISD::FCOS , MVT::f64, Expand);
 443     setOperationAction(ISD::FSIN , MVT::f32, Expand);
 444     setOperationAction(ISD::FCOS , MVT::f32, Expand);
 445
 446     // Expand FP immediates into loads from the stack, except for the special
 447     // cases we handle.
 448     addLegalFPImmediate(APFloat(+0.0)); // xorpd
 449     addLegalFPImmediate(APFloat(+0.0f)); // xorps
 450   } else if (!UseSoftFloat && X86ScalarSSEf32) {
 451     // Use SSE for f32, x87 for f64.
 452     // Set up the FP register classes.
 453     addRegisterClass(MVT::f32, X86::FR32RegisterClass);
 454     addRegisterClass(MVT::f64, X86::RFP64RegisterClass);
 455
 456     // Use ANDPS to simulate FABS.
 457     setOperationAction(ISD::FABS , MVT::f32, Custom);
 458
 459     // Use XORP to simulate FNEG.
 460     setOperationAction(ISD::FNEG , MVT::f32, Custom);
 461
 462     setOperationAction(ISD::UNDEF,     MVT::f64, Expand);
 463
 464     // Use ANDPS and ORPS to simulate FCOPYSIGN.
 465     setOperationAction(ISD::FCOPYSIGN, MVT::f64, Expand);
 466     setOperationAction(ISD::FCOPYSIGN, MVT::f32, Custom);
 467
 468     // We don't support sin/cos/fmod
 469     setOperationAction(ISD::FSIN , MVT::f32, Expand);
 470     setOperationAction(ISD::FCOS , MVT::f32, Expand);
 471
 472     // Special cases we handle for FP constants.
 473     addLegalFPImmediate(APFloat(+0.0f)); // xorps
 474     addLegalFPImmediate(APFloat(+0.0)); // FLD0
 475     addLegalFPImmediate(APFloat(+1.0)); // FLD1
 476     addLegalFPImmediate(APFloat(-0.0)); // FLD0/FCHS
 477     addLegalFPImmediate(APFloat(-1.0)); // FLD1/FCHS
 478
 479     if (!UnsafeFPMath) {
 480       setOperationAction(ISD::FSIN           , MVT::f64  , Expand);
 481       setOperationAction(ISD::FCOS           , MVT::f64  , Expand);
 482     }
 483   } else if (!UseSoftFloat) {
 484     // f32 and f64 in x87.
 485     // Set up the FP register classes.
 486     addRegisterClass(MVT::f64, X86::RFP64RegisterClass);
 487     addRegisterClass(MVT::f32, X86::RFP32RegisterClass);
 488
 489     setOperationAction(ISD::UNDEF,     MVT::f64, Expand);
 490     setOperationAction(ISD::UNDEF,     MVT::f32, Expand);
 491     setOperationAction(ISD::FCOPYSIGN, MVT::f64, Expand);
 492     setOperationAction(ISD::FCOPYSIGN, MVT::f32, Expand);
 493
 494     if (!UnsafeFPMath) {
 495       setOperationAction(ISD::FSIN           , MVT::f64  , Expand);
 496       setOperationAction(ISD::FCOS           , MVT::f64  , Expand);
 497     }
 498     addLegalFPImmediate(APFloat(+0.0)); // FLD0
 499     addLegalFPImmediate(APFloat(+1.0)); // FLD1
 500     addLegalFPImmediate(APFloat(-0.0)); // FLD0/FCHS
 501     addLegalFPImmediate(APFloat(-1.0)); // FLD1/FCHS
 502     addLegalFPImmediate(APFloat(+0.0f)); // FLD0
 503     addLegalFPImmediate(APFloat(+1.0f)); // FLD1
 504     addLegalFPImmediate(APFloat(-0.0f)); // FLD0/FCHS
 505     addLegalFPImmediate(APFloat(-1.0f)); // FLD1/FCHS
 506   }
 507
 508   // Long double always uses X87.
 509   if (!UseSoftFloat) {
 510     addRegisterClass(MVT::f80, X86::RFP80RegisterClass);
 511     setOperationAction(ISD::UNDEF,     MVT::f80, Expand);
 512     setOperationAction(ISD::FCOPYSIGN, MVT::f80, Expand);
 513     {
 514       bool ignored;
 515       APFloat TmpFlt(+0.0);
 516       TmpFlt.convert(APFloat::x87DoubleExtended, APFloat::rmNearestTiesToEven,
 517                      &ignored);
 518       addLegalFPImmediate(TmpFlt);  // FLD0
 519       TmpFlt.changeSign();
 520       addLegalFPImmediate(TmpFlt);  // FLD0/FCHS
 521       APFloat TmpFlt2(+1.0);
 522       TmpFlt2.convert(APFloat::x87DoubleExtended, APFloat::rmNearestTiesToEven,
 523                       &ignored);
 524       addLegalFPImmediate(TmpFlt2);  // FLD1
 525       TmpFlt2.changeSign();
 526       addLegalFPImmediate(TmpFlt2);  // FLD1/FCHS
 527     }
 528
 529     if (!UnsafeFPMath) {
 530       setOperationAction(ISD::FSIN           , MVT::f80  , Expand);
 531       setOperationAction(ISD::FCOS           , MVT::f80  , Expand);
 532     }
 533   }
 534
 535   // Always use a library call for pow.
 536   setOperationAction(ISD::FPOW             , MVT::f32  , Expand);
 537   setOperationAction(ISD::FPOW             , MVT::f64  , Expand);
 538   setOperationAction(ISD::FPOW             , MVT::f80  , Expand);
 539
 540   setOperationAction(ISD::FLOG, MVT::f80, Expand);
 541   setOperationAction(ISD::FLOG2, MVT::f80, Expand);
 542   setOperationAction(ISD::FLOG10, MVT::f80, Expand);
 543   setOperationAction(ISD::FEXP, MVT::f80, Expand);
 544   setOperationAction(ISD::FEXP2, MVT::f80, Expand);
 545
 546   // First set operation action for all vector types to either promote
 547   // (for widening) or expand (for scalarization). Then we will selectively
 548   // turn on ones that can be effectively codegen'd.
 549   for (unsigned VT = (unsigned)MVT::FIRST_VECTOR_VALUETYPE;
 550        VT <= (unsigned)MVT::LAST_VECTOR_VALUETYPE; ++VT) {
 551     setOperationAction(ISD::ADD , (MVT::SimpleValueType)VT, Expand);
 552     setOperationAction(ISD::SUB , (MVT::SimpleValueType)VT, Expand);
 553     setOperationAction(ISD::FADD, (MVT::SimpleValueType)VT, Expand);
 554     setOperationAction(ISD::FNEG, (MVT::SimpleValueType)VT, Expand);
 555     setOperationAction(ISD::FSUB, (MVT::SimpleValueType)VT, Expand);
 556     setOperationAction(ISD::MUL , (MVT::SimpleValueType)VT, Expand);
 557     setOperationAction(ISD::FMUL, (MVT::SimpleValueType)VT, Expand);
 558     setOperationAction(ISD::SDIV, (MVT::SimpleValueType)VT, Expand);
 559     setOperationAction(ISD::UDIV, (MVT::SimpleValueType)VT, Expand);
 560     setOperationAction(ISD::FDIV, (MVT::SimpleValueType)VT, Expand);
 561     setOperationAction(ISD::SREM, (MVT::SimpleValueType)VT, Expand);
 562     setOperationAction(ISD::UREM, (MVT::SimpleValueType)VT, Expand);
 563     setOperationAction(ISD::LOAD, (MVT::SimpleValueType)VT, Expand);
 564     setOperationAction(ISD::VECTOR_SHUFFLE, (MVT::SimpleValueType)VT, Expand);
 565     setOperationAction(ISD::EXTRACT_VECTOR_ELT,(MVT::SimpleValueType)VT,Expand);
 566     setOperationAction(ISD::EXTRACT_SUBVECTOR,(MVT::SimpleValueType)VT,Expand);
 567     setOperationAction(ISD::INSERT_VECTOR_ELT,(MVT::SimpleValueType)VT, Expand);
 568     setOperationAction(ISD::FABS, (MVT::SimpleValueType)VT, Expand);
 569     setOperationAction(ISD::FSIN, (MVT::SimpleValueType)VT, Expand);
 570     setOperationAction(ISD::FCOS, (MVT::SimpleValueType)VT, Expand);
 571     setOperationAction(ISD::FREM, (MVT::SimpleValueType)VT, Expand);
 572     setOperationAction(ISD::FPOWI, (MVT::SimpleValueType)VT, Expand);
 573     setOperationAction(ISD::FSQRT, (MVT::SimpleValueType)VT, Expand);
 574     setOperationAction(ISD::FCOPYSIGN, (MVT::SimpleValueType)VT, Expand);
 575     setOperationAction(ISD::SMUL_LOHI, (MVT::SimpleValueType)VT, Expand);
 576     setOperationAction(ISD::UMUL_LOHI, (MVT::SimpleValueType)VT, Expand);
 577     setOperationAction(ISD::SDIVREM, (MVT::SimpleValueType)VT, Expand);
 578     setOperationAction(ISD::UDIVREM, (MVT::SimpleValueType)VT, Expand);
 579     setOperationAction(ISD::FPOW, (MVT::SimpleValueType)VT, Expand);
 580     setOperationAction(ISD::CTPOP, (MVT::SimpleValueType)VT, Expand);
 581     setOperationAction(ISD::CTTZ, (MVT::SimpleValueType)VT, Expand);
 582     setOperationAction(ISD::CTLZ, (MVT::SimpleValueType)VT, Expand);
 583     setOperationAction(ISD::SHL, (MVT::SimpleValueType)VT, Expand);
 584     setOperationAction(ISD::SRA, (MVT::SimpleValueType)VT, Expand);
 585     setOperationAction(ISD::SRL, (MVT::SimpleValueType)VT, Expand);
 586     setOperationAction(ISD::ROTL, (MVT::SimpleValueType)VT, Expand);
 587     setOperationAction(ISD::ROTR, (MVT::SimpleValueType)VT, Expand);
 588     setOperationAction(ISD::BSWAP, (MVT::SimpleValueType)VT, Expand);
 589     setOperationAction(ISD::VSETCC, (MVT::SimpleValueType)VT, Expand);
 590     setOperationAction(ISD::FLOG, (MVT::SimpleValueType)VT, Expand);
 591     setOperationAction(ISD::FLOG2, (MVT::SimpleValueType)VT, Expand);
 592     setOperationAction(ISD::FLOG10, (MVT::SimpleValueType)VT, Expand);
 593     setOperationAction(ISD::FEXP, (MVT::SimpleValueType)VT, Expand);
 594     setOperationAction(ISD::FEXP2, (MVT::SimpleValueType)VT, Expand);
 595     setOperationAction(ISD::FP_TO_UINT, (MVT::SimpleValueType)VT, Expand);
 596     setOperationAction(ISD::FP_TO_SINT, (MVT::SimpleValueType)VT, Expand);
 597     setOperationAction(ISD::UINT_TO_FP, (MVT::SimpleValueType)VT, Expand);
 598     setOperationAction(ISD::SINT_TO_FP, (MVT::SimpleValueType)VT, Expand);
 599     setOperationAction(ISD::SIGN_EXTEND_INREG, (MVT::SimpleValueType)VT,Expand);
 600     setOperationAction(ISD::TRUNCATE,  (MVT::SimpleValueType)VT, Expand);
 601     setOperationAction(ISD::SIGN_EXTEND,  (MVT::SimpleValueType)VT, Expand);
 602     setOperationAction(ISD::ZERO_EXTEND,  (MVT::SimpleValueType)VT, Expand);
 603     setOperationAction(ISD::ANY_EXTEND,  (MVT::SimpleValueType)VT, Expand);
 604     for (unsigned InnerVT = (unsigned)MVT::FIRST_VECTOR_VALUETYPE;
 605          InnerVT <= (unsigned)MVT::LAST_VECTOR_VALUETYPE; ++InnerVT)
 606       setTruncStoreAction((MVT::SimpleValueType)VT,
 607                           (MVT::SimpleValueType)InnerVT, Expand);
 608     setLoadExtAction(ISD::SEXTLOAD, (MVT::SimpleValueType)VT, Expand);
 609     setLoadExtAction(ISD::ZEXTLOAD, (MVT::SimpleValueType)VT, Expand);
 610     setLoadExtAction(ISD::EXTLOAD, (MVT::SimpleValueType)VT, Expand);
 611   }
 612
 613   // FIXME: In order to prevent SSE instructions being expanded to MMX ones
 614   // with -msoft-float, disable use of MMX as well.
 615   if (!UseSoftFloat && !DisableMMX && Subtarget->hasMMX()) {
 616     addRegisterClass(MVT::v8i8,  X86::VR64RegisterClass, false);
 617     addRegisterClass(MVT::v4i16, X86::VR64RegisterClass, false);
 618     addRegisterClass(MVT::v2i32, X86::VR64RegisterClass, false);
 619
 620     addRegisterClass(MVT::v1i64, X86::VR64RegisterClass, false);
 621
 622     setOperationAction(ISD::ADD,                MVT::v8i8,  Legal);
 623     setOperationAction(ISD::ADD,                MVT::v4i16, Legal);
 624     setOperationAction(ISD::ADD,                MVT::v2i32, Legal);
 625     setOperationAction(ISD::ADD,                MVT::v1i64, Legal);
 626
 627     setOperationAction(ISD::SUB,                MVT::v8i8,  Legal);
 628     setOperationAction(ISD::SUB,                MVT::v4i16, Legal);
 629     setOperationAction(ISD::SUB,                MVT::v2i32, Legal);
 630     setOperationAction(ISD::SUB,                MVT::v1i64, Legal);
 631
 632     setOperationAction(ISD::MULHS,              MVT::v4i16, Legal);
 633     setOperationAction(ISD::MUL,                MVT::v4i16, Legal);
 634
 635     setOperationAction(ISD::AND,                MVT::v8i8,  Promote);
 636     AddPromotedToType (ISD::AND,                MVT::v8i8,  MVT::v1i64);
 637     setOperationAction(ISD::AND,                MVT::v4i16, Promote);
 638     AddPromotedToType (ISD::AND,                MVT::v4i16, MVT::v1i64);
 639     setOperationAction(ISD::AND,                MVT::v2i32, Promote);
 640     AddPromotedToType (ISD::AND,                MVT::v2i32, MVT::v1i64);
 641     setOperationAction(ISD::AND,                MVT::v1i64, Legal);
 642
 643     setOperationAction(ISD::OR,                 MVT::v8i8,  Promote);
 644     AddPromotedToType (ISD::OR,                 MVT::v8i8,  MVT::v1i64);
 645     setOperationAction(ISD::OR,                 MVT::v4i16, Promote);
 646     AddPromotedToType (ISD::OR,                 MVT::v4i16, MVT::v1i64);
 647     setOperationAction(ISD::OR,                 MVT::v2i32, Promote);
 648     AddPromotedToType (ISD::OR,                 MVT::v2i32, MVT::v1i64);
 649     setOperationAction(ISD::OR,                 MVT::v1i64, Legal);
 650
 651     setOperationAction(ISD::XOR,                MVT::v8i8,  Promote);
 652     AddPromotedToType (ISD::XOR,                MVT::v8i8,  MVT::v1i64);
 653     setOperationAction(ISD::XOR,                MVT::v4i16, Promote);
 654     AddPromotedToType (ISD::XOR,                MVT::v4i16, MVT::v1i64);
 655     setOperationAction(ISD::XOR,                MVT::v2i32, Promote);
 656     AddPromotedToType (ISD::XOR,                MVT::v2i32, MVT::v1i64);
 657     setOperationAction(ISD::XOR,                MVT::v1i64, Legal);
 658
 659     setOperationAction(ISD::LOAD,               MVT::v8i8,  Promote);
 660     AddPromotedToType (ISD::LOAD,               MVT::v8i8,  MVT::v1i64);
 661     setOperationAction(ISD::LOAD,               MVT::v4i16, Promote);
 662     AddPromotedToType (ISD::LOAD,               MVT::v4i16, MVT::v1i64);
 663     setOperationAction(ISD::LOAD,               MVT::v2i32, Promote);
 664     AddPromotedToType (ISD::LOAD,               MVT::v2i32, MVT::v1i64);
 665     setOperationAction(ISD::LOAD,               MVT::v1i64, Legal);
 666
 667     setOperationAction(ISD::BUILD_VECTOR,       MVT::v8i8,  Custom);
 668     setOperationAction(ISD::BUILD_VECTOR,       MVT::v4i16, Custom);
 669     setOperationAction(ISD::BUILD_VECTOR,       MVT::v2i32, Custom);
 670     setOperationAction(ISD::BUILD_VECTOR,       MVT::v1i64, Custom);
 671
 672     setOperationAction(ISD::VECTOR_SHUFFLE,     MVT::v8i8,  Custom);
 673     setOperationAction(ISD::VECTOR_SHUFFLE,     MVT::v4i16, Custom);
 674     setOperationAction(ISD::VECTOR_SHUFFLE,     MVT::v2i32, Custom);
 675     setOperationAction(ISD::VECTOR_SHUFFLE,     MVT::v1i64, Custom);
 676
 677     setOperationAction(ISD::SCALAR_TO_VECTOR,   MVT::v8i8,  Custom);
 678     setOperationAction(ISD::SCALAR_TO_VECTOR,   MVT::v4i16, Custom);
 679     setOperationAction(ISD::SCALAR_TO_VECTOR,   MVT::v1i64, Custom);
 680
 681     setOperationAction(ISD::INSERT_VECTOR_ELT,  MVT::v4i16, Custom);
 682
 683     setOperationAction(ISD::SELECT,             MVT::v8i8, Promote);
 684     setOperationAction(ISD::SELECT,             MVT::v4i16, Promote);
 685     setOperationAction(ISD::SELECT,             MVT::v2i32, Promote);
 686     setOperationAction(ISD::SELECT,             MVT::v1i64, Custom);
 687     setOperationAction(ISD::VSETCC,             MVT::v8i8, Custom);
 688     setOperationAction(ISD::VSETCC,             MVT::v4i16, Custom);
 689     setOperationAction(ISD::VSETCC,             MVT::v2i32, Custom);
 690
 691     if (!X86ScalarSSEf64 && Subtarget->is64Bit()) {
 692       setOperationAction(ISD::BIT_CONVERT,        MVT::v8i8,  Custom);
 693       setOperationAction(ISD::BIT_CONVERT,        MVT::v4i16, Custom);
 694       setOperationAction(ISD::BIT_CONVERT,        MVT::v2i32, Custom);
 695       setOperationAction(ISD::BIT_CONVERT,        MVT::v1i64, Custom);
 696     }
 697   }
 698
 699   if (!UseSoftFloat && Subtarget->hasSSE1()) {
 700     addRegisterClass(MVT::v4f32, X86::VR128RegisterClass);
 701
 702     setOperationAction(ISD::FADD,               MVT::v4f32, Legal);
 703     setOperationAction(ISD::FSUB,               MVT::v4f32, Legal);
 704     setOperationAction(ISD::FMUL,               MVT::v4f32, Legal);
 705     setOperationAction(ISD::FDIV,               MVT::v4f32, Legal);
 706     setOperationAction(ISD::FSQRT,              MVT::v4f32, Legal);
 707     setOperationAction(ISD::FNEG,               MVT::v4f32, Custom);
 708     setOperationAction(ISD::LOAD,               MVT::v4f32, Legal);
 709     setOperationAction(ISD::BUILD_VECTOR,       MVT::v4f32, Custom);
 710     setOperationAction(ISD::VECTOR_SHUFFLE,     MVT::v4f32, Custom);
 711     setOperationAction(ISD::EXTRACT_VECTOR_ELT, MVT::v4f32, Custom);
 712     setOperationAction(ISD::SELECT,             MVT::v4f32, Custom);
 713     setOperationAction(ISD::VSETCC,             MVT::v4f32, Custom);
 714   }
 715
 716   if (!UseSoftFloat && Subtarget->hasSSE2()) {
 717     addRegisterClass(MVT::v2f64, X86::VR128RegisterClass);
 718
 719     // FIXME: Unfortunately -soft-float and -no-implicit-float means XMM
 720     // registers cannot be used even for integer operations.
 721     addRegisterClass(MVT::v16i8, X86::VR128RegisterClass);
 722     addRegisterClass(MVT::v8i16, X86::VR128RegisterClass);
 723     addRegisterClass(MVT::v4i32, X86::VR128RegisterClass);
 724     addRegisterClass(MVT::v2i64, X86::VR128RegisterClass);
 725
 726     setOperationAction(ISD::ADD,                MVT::v16i8, Legal);
 727     setOperationAction(ISD::ADD,                MVT::v8i16, Legal);
 728     setOperationAction(ISD::ADD,                MVT::v4i32, Legal);
 729     setOperationAction(ISD::ADD,                MVT::v2i64, Legal);
 730     setOperationAction(ISD::MUL,                MVT::v2i64, Custom);
 731     setOperationAction(ISD::SUB,                MVT::v16i8, Legal);
 732     setOperationAction(ISD::SUB,                MVT::v8i16, Legal);
 733     setOperationAction(ISD::SUB,                MVT::v4i32, Legal);
 734     setOperationAction(ISD::SUB,                MVT::v2i64, Legal);
 735     setOperationAction(ISD::MUL,                MVT::v8i16, Legal);
 736     setOperationAction(ISD::FADD,               MVT::v2f64, Legal);
 737     setOperationAction(ISD::FSUB,               MVT::v2f64, Legal);
 738     setOperationAction(ISD::FMUL,               MVT::v2f64, Legal);
 739     setOperationAction(ISD::FDIV,               MVT::v2f64, Legal);
 740     setOperationAction(ISD::FSQRT,              MVT::v2f64, Legal);
 741     setOperationAction(ISD::FNEG,               MVT::v2f64, Custom);
 742
 743     setOperationAction(ISD::VSETCC,             MVT::v2f64, Custom);
 744     setOperationAction(ISD::VSETCC,             MVT::v16i8, Custom);
 745     setOperationAction(ISD::VSETCC,             MVT::v8i16, Custom);
 746     setOperationAction(ISD::VSETCC,             MVT::v4i32, Custom);
 747
 748     setOperationAction(ISD::SCALAR_TO_VECTOR,   MVT::v16i8, Custom);
 749     setOperationAction(ISD::SCALAR_TO_VECTOR,   MVT::v8i16, Custom);
 750     setOperationAction(ISD::INSERT_VECTOR_ELT,  MVT::v8i16, Custom);
 751     setOperationAction(ISD::INSERT_VECTOR_ELT,  MVT::v4i32, Custom);
 752     setOperationAction(ISD::INSERT_VECTOR_ELT,  MVT::v4f32, Custom);
 753
 754     setOperationAction(ISD::CONCAT_VECTORS,     MVT::v2f64, Custom);
 755     setOperationAction(ISD::CONCAT_VECTORS,     MVT::v2i64, Custom);
 756     setOperationAction(ISD::CONCAT_VECTORS,     MVT::v16i8, Custom);
 757     setOperationAction(ISD::CONCAT_VECTORS,     MVT::v8i16, Custom);
 758     setOperationAction(ISD::CONCAT_VECTORS,     MVT::v4i32, Custom);
 759
 760     // Custom lower build_vector, vector_shuffle, and extract_vector_elt.
 761     for (unsigned i = (unsigned)MVT::v16i8; i != (unsigned)MVT::v2i64; ++i) {
 762       EVT VT = (MVT::SimpleValueType)i;
 763       // Do not attempt to custom lower non-power-of-2 vectors
 764       if (!isPowerOf2_32(VT.getVectorNumElements()))
 765         continue;
 766       // Do not attempt to custom lower non-128-bit vectors
 767       if (!VT.is128BitVector())
 768         continue;
 769       setOperationAction(ISD::BUILD_VECTOR,
 770                          VT.getSimpleVT().SimpleTy, Custom);
 771       setOperationAction(ISD::VECTOR_SHUFFLE,
 772                          VT.getSimpleVT().SimpleTy, Custom);
 773       setOperationAction(ISD::EXTRACT_VECTOR_ELT,
 774                          VT.getSimpleVT().SimpleTy, Custom);
 775     }
 776
 777     setOperationAction(ISD::BUILD_VECTOR,       MVT::v2f64, Custom);
 778     setOperationAction(ISD::BUILD_VECTOR,       MVT::v2i64, Custom);
 779     setOperationAction(ISD::VECTOR_SHUFFLE,     MVT::v2f64, Custom);
 780     setOperationAction(ISD::VECTOR_SHUFFLE,     MVT::v2i64, Custom);
 781     setOperationAction(ISD::INSERT_VECTOR_ELT,  MVT::v2f64, Custom);
 782     setOperationAction(ISD::EXTRACT_VECTOR_ELT, MVT::v2f64, Custom);
 783
 784     if (Subtarget->is64Bit()) {
 785       setOperationAction(ISD::INSERT_VECTOR_ELT,  MVT::v2i64, Custom);
 786       setOperationAction(ISD::EXTRACT_VECTOR_ELT, MVT::v2i64, Custom);
 787     }
 788
 789     // Promote v16i8, v8i16, v4i32 load, select, and, or, xor to v2i64.
 790     for (unsigned i = (unsigned)MVT::v16i8; i != (unsigned)MVT::v2i64; i++) {
 791       MVT::SimpleValueType SVT = (MVT::SimpleValueType)i;
 792       EVT VT = SVT;
 793
 794       // Do not attempt to promote non-128-bit vectors
 795       if (!VT.is128BitVector())
 796         continue;
 797
 798       setOperationAction(ISD::AND,    SVT, Promote);
 799       AddPromotedToType (ISD::AND,    SVT, MVT::v2i64);
 800       setOperationAction(ISD::OR,     SVT, Promote);
 801       AddPromotedToType (ISD::OR,     SVT, MVT::v2i64);
 802       setOperationAction(ISD::XOR,    SVT, Promote);
 803       AddPromotedToType (ISD::XOR,    SVT, MVT::v2i64);
 804       setOperationAction(ISD::LOAD,   SVT, Promote);
 805       AddPromotedToType (ISD::LOAD,   SVT, MVT::v2i64);
 806       setOperationAction(ISD::SELECT, SVT, Promote);
 807       AddPromotedToType (ISD::SELECT, SVT, MVT::v2i64);
 808     }
 809
 810     setTruncStoreAction(MVT::f64, MVT::f32, Expand);
 811
 812     // Custom lower v2i64 and v2f64 selects.
 813     setOperationAction(ISD::LOAD,               MVT::v2f64, Legal);
 814     setOperationAction(ISD::LOAD,               MVT::v2i64, Legal);
 815     setOperationAction(ISD::SELECT,             MVT::v2f64, Custom);
 816     setOperationAction(ISD::SELECT,             MVT::v2i64, Custom);
 817
 818     setOperationAction(ISD::FP_TO_SINT,         MVT::v4i32, Legal);
 819     setOperationAction(ISD::SINT_TO_FP,         MVT::v4i32, Legal);
 820     if (!DisableMMX && Subtarget->hasMMX()) {
 821       setOperationAction(ISD::FP_TO_SINT,         MVT::v2i32, Custom);
 822       setOperationAction(ISD::SINT_TO_FP,         MVT::v2i32, Custom);
 823     }
 824   }
 825
 826   if (Subtarget->hasSSE41()) {
 827     setOperationAction(ISD::FFLOOR,             MVT::f32,   Legal);
 828     setOperationAction(ISD::FCEIL,              MVT::f32,   Legal);
 829     setOperationAction(ISD::FTRUNC,             MVT::f32,   Legal);
 830     setOperationAction(ISD::FRINT,              MVT::f32,   Legal);
 831     setOperationAction(ISD::FNEARBYINT,         MVT::f32,   Legal);
 832     setOperationAction(ISD::FFLOOR,             MVT::f64,   Legal);
 833     setOperationAction(ISD::FCEIL,              MVT::f64,   Legal);
 834     setOperationAction(ISD::FTRUNC,             MVT::f64,   Legal);
 835     setOperationAction(ISD::FRINT,              MVT::f64,   Legal);
 836     setOperationAction(ISD::FNEARBYINT,         MVT::f64,   Legal);
 837
 838     // FIXME: Do we need to handle scalar-to-vector here?
 839     setOperationAction(ISD::MUL,                MVT::v4i32, Legal);
 840
 841     // Can turn SHL into an integer multiply.
 842     setOperationAction(ISD::SHL,                MVT::v4i32, Custom);
 843     setOperationAction(ISD::SHL,                MVT::v16i8, Custom);
 844
 845     // i8 and i16 vectors are custom , because the source register and source
 846     // source memory operand types are not the same width.  f32 vectors are
 847     // custom since the immediate controlling the insert encodes additional
 848     // information.
 849     setOperationAction(ISD::INSERT_VECTOR_ELT,  MVT::v16i8, Custom);
 850     setOperationAction(ISD::INSERT_VECTOR_ELT,  MVT::v8i16, Custom);
 851     setOperationAction(ISD::INSERT_VECTOR_ELT,  MVT::v4i32, Custom);
 852     setOperationAction(ISD::INSERT_VECTOR_ELT,  MVT::v4f32, Custom);
 853
 854     setOperationAction(ISD::EXTRACT_VECTOR_ELT, MVT::v16i8, Custom);
 855     setOperationAction(ISD::EXTRACT_VECTOR_ELT, MVT::v8i16, Custom);
 856     setOperationAction(ISD::EXTRACT_VECTOR_ELT, MVT::v4i32, Custom);
 857     setOperationAction(ISD::EXTRACT_VECTOR_ELT, MVT::v4f32, Custom);
 858
 859     if (Subtarget->is64Bit()) {
 860       setOperationAction(ISD::INSERT_VECTOR_ELT,  MVT::v2i64, Legal);
 861       setOperationAction(ISD::EXTRACT_VECTOR_ELT, MVT::v2i64, Legal);
 862     }
 863   }
 864
 865   if (Subtarget->hasSSE42()) {
 866     setOperationAction(ISD::VSETCC,             MVT::v2i64, Custom);
 867   }
 868
 869   if (!UseSoftFloat && Subtarget->hasAVX()) {
 870     addRegisterClass(MVT::v8f32, X86::VR256RegisterClass);
 871     addRegisterClass(MVT::v4f64, X86::VR256RegisterClass);
 872     addRegisterClass(MVT::v8i32, X86::VR256RegisterClass);
 873     addRegisterClass(MVT::v4i64, X86::VR256RegisterClass);
 874     addRegisterClass(MVT::v32i8, X86::VR256RegisterClass);
 875
 876     setOperationAction(ISD::LOAD,               MVT::v8f32, Legal);
 877     setOperationAction(ISD::LOAD,               MVT::v8i32, Legal);
 878     setOperationAction(ISD::LOAD,               MVT::v4f64, Legal);
 879     setOperationAction(ISD::LOAD,               MVT::v4i64, Legal);
 880     setOperationAction(ISD::FADD,               MVT::v8f32, Legal);
 881     setOperationAction(ISD::FSUB,               MVT::v8f32, Legal);
 882     setOperationAction(ISD::FMUL,               MVT::v8f32, Legal);
 883     setOperationAction(ISD::FDIV,               MVT::v8f32, Legal);
 884     setOperationAction(ISD::FSQRT,              MVT::v8f32, Legal);
 885     setOperationAction(ISD::FNEG,               MVT::v8f32, Custom);
 886     setOperationAction(ISD::BUILD_VECTOR,       MVT::v8f32, Custom);
 887     //setOperationAction(ISD::VECTOR_SHUFFLE,     MVT::v8f32, Custom);
 888     //setOperationAction(ISD::EXTRACT_VECTOR_ELT, MVT::v8f32, Custom);
 889     //setOperationAction(ISD::SELECT,             MVT::v8f32, Custom);
 890     //setOperationAction(ISD::VSETCC,             MVT::v8f32, Custom);
 891
 892     // Operations to consider commented out -v16i16 v32i8
 893     //setOperationAction(ISD::ADD,                MVT::v16i16, Legal);
 894     setOperationAction(ISD::ADD,                MVT::v8i32, Custom);
 895     setOperationAction(ISD::ADD,                MVT::v4i64, Custom);
 896     //setOperationAction(ISD::SUB,                MVT::v32i8, Legal);
 897     //setOperationAction(ISD::SUB,                MVT::v16i16, Legal);
 898     setOperationAction(ISD::SUB,                MVT::v8i32, Custom);
 899     setOperationAction(ISD::SUB,                MVT::v4i64, Custom);
 900     //setOperationAction(ISD::MUL,                MVT::v16i16, Legal);
 901     setOperationAction(ISD::FADD,               MVT::v4f64, Legal);
 902     setOperationAction(ISD::FSUB,               MVT::v4f64, Legal);
 903     setOperationAction(ISD::FMUL,               MVT::v4f64, Legal);
 904     setOperationAction(ISD::FDIV,               MVT::v4f64, Legal);
 905     setOperationAction(ISD::FSQRT,              MVT::v4f64, Legal);
 906     setOperationAction(ISD::FNEG,               MVT::v4f64, Custom);
 907
 908     setOperationAction(ISD::VSETCC,             MVT::v4f64, Custom);
 909     // setOperationAction(ISD::VSETCC,             MVT::v32i8, Custom);
 910     // setOperationAction(ISD::VSETCC,             MVT::v16i16, Custom);
 911     setOperationAction(ISD::VSETCC,             MVT::v8i32, Custom);
 912
 913     // setOperationAction(ISD::SCALAR_TO_VECTOR,   MVT::v32i8, Custom);
 914     // setOperationAction(ISD::SCALAR_TO_VECTOR,   MVT::v16i16, Custom);
 915     // setOperationAction(ISD::INSERT_VECTOR_ELT,  MVT::v16i16, Custom);
 916     setOperationAction(ISD::INSERT_VECTOR_ELT,  MVT::v8i32, Custom);
 917     setOperationAction(ISD::INSERT_VECTOR_ELT,  MVT::v8f32, Custom);
 918
 919     setOperationAction(ISD::BUILD_VECTOR,       MVT::v4f64, Custom);
 920     setOperationAction(ISD::BUILD_VECTOR,       MVT::v4i64, Custom);
 921     setOperationAction(ISD::VECTOR_SHUFFLE,     MVT::v4f64, Custom);
 922     setOperationAction(ISD::VECTOR_SHUFFLE,     MVT::v4i64, Custom);
 923     setOperationAction(ISD::INSERT_VECTOR_ELT,  MVT::v4f64, Custom);
 924     setOperationAction(ISD::EXTRACT_VECTOR_ELT, MVT::v4f64, Custom);
 925
 926 #if 0
 927     // Not sure we want to do this since there are no 256-bit integer
 928     // operations in AVX
 929
 930     // Custom lower build_vector, vector_shuffle, and extract_vector_elt.
 931     // This includes 256-bit vectors
 932     for (unsigned i = (unsigned)MVT::v16i8; i != (unsigned)MVT::v4i64; ++i) {
 933       EVT VT = (MVT::SimpleValueType)i;
 934
 935       // Do not attempt to custom lower non-power-of-2 vectors
 936       if (!isPowerOf2_32(VT.getVectorNumElements()))
 937         continue;
 938
 939       setOperationAction(ISD::BUILD_VECTOR,       VT, Custom);
 940       setOperationAction(ISD::VECTOR_SHUFFLE,     VT, Custom);
 941       setOperationAction(ISD::EXTRACT_VECTOR_ELT, VT, Custom);
 942     }
 943
 944     if (Subtarget->is64Bit()) {
 945       setOperationAction(ISD::INSERT_VECTOR_ELT,  MVT::v4i64, Custom);
 946       setOperationAction(ISD::EXTRACT_VECTOR_ELT, MVT::v4i64, Custom);
 947     }
 948 #endif
 949
 950 #if 0
 951     // Not sure we want to do this since there are no 256-bit integer
 952     // operations in AVX
 953
 954     // Promote v32i8, v16i16, v8i32 load, select, and, or, xor to v4i64.
 955     // Including 256-bit vectors
 956     for (unsigned i = (unsigned)MVT::v16i8; i != (unsigned)MVT::v4i64; i++) {
 957       EVT VT = (MVT::SimpleValueType)i;
 958
 959       if (!VT.is256BitVector()) {
 960         continue;
 961       }
 962       setOperationAction(ISD::AND,    VT, Promote);
 963       AddPromotedToType (ISD::AND,    VT, MVT::v4i64);
 964       setOperationAction(ISD::OR,     VT, Promote);
 965       AddPromotedToType (ISD::OR,     VT, MVT::v4i64);
 966       setOperationAction(ISD::XOR,    VT, Promote);
 967       AddPromotedToType (ISD::XOR,    VT, MVT::v4i64);
 968       setOperationAction(ISD::LOAD,   VT, Promote);
 969       AddPromotedToType (ISD::LOAD,   VT, MVT::v4i64);
 970       setOperationAction(ISD::SELECT, VT, Promote);
 971       AddPromotedToType (ISD::SELECT, VT, MVT::v4i64);
 972     }
 973
 974     setTruncStoreAction(MVT::f64, MVT::f32, Expand);
 975 #endif
 976   }
 977
 978   // We want to custom lower some of our intrinsics.
 979   setOperationAction(ISD::INTRINSIC_WO_CHAIN, MVT::Other, Custom);
 980
 981   // Add/Sub/Mul with overflow operations are custom lowered.
 982   setOperationAction(ISD::SADDO, MVT::i32, Custom);
 983   setOperationAction(ISD::UADDO, MVT::i32, Custom);
 984   setOperationAction(ISD::SSUBO, MVT::i32, Custom);
 985   setOperationAction(ISD::USUBO, MVT::i32, Custom);
 986   setOperationAction(ISD::SMULO, MVT::i32, Custom);
 987
 988   // Only custom-lower 64-bit SADDO and friends on 64-bit because we don't
 989   // handle type legalization for these operations here.
 990   //
 991   // FIXME: We really should do custom legalization for addition and
 992   // subtraction on x86-32 once PR3203 is fixed.  We really can't do much better
 993   // than generic legalization for 64-bit multiplication-with-overflow, though.
 994   if (Subtarget->is64Bit()) {
 995     setOperationAction(ISD::SADDO, MVT::i64, Custom);
 996     setOperationAction(ISD::UADDO, MVT::i64, Custom);
 997     setOperationAction(ISD::SSUBO, MVT::i64, Custom);
 998     setOperationAction(ISD::USUBO, MVT::i64, Custom);
 999     setOperationAction(ISD::SMULO, MVT::i64, Custom);
1000   }
1001
1002   if (!Subtarget->is64Bit()) {
1003     // These libcalls are not available in 32-bit.
1004     setLibcallName(RTLIB::SHL_I128, 0);
1005     setLibcallName(RTLIB::SRL_I128, 0);
1006     setLibcallName(RTLIB::SRA_I128, 0);
1007   }
1008
1009   // We have target-specific dag combine patterns for the following nodes:
1010   setTargetDAGCombine(ISD::VECTOR_SHUFFLE);
1011   setTargetDAGCombine(ISD::EXTRACT_VECTOR_ELT);
1012   setTargetDAGCombine(ISD::BUILD_VECTOR);
1013   setTargetDAGCombine(ISD::SELECT);
1014   setTargetDAGCombine(ISD::SHL);
1015   setTargetDAGCombine(ISD::SRA);
1016   setTargetDAGCombine(ISD::SRL);
1017   setTargetDAGCombine(ISD::OR);
1018   setTargetDAGCombine(ISD::STORE);
1019   setTargetDAGCombine(ISD::ZERO_EXTEND);
1020   if (Subtarget->is64Bit())
1021     setTargetDAGCombine(ISD::MUL);
1022
1023   computeRegisterProperties();
1024
1025   // FIXME: These should be based on subtarget info. Plus, the values should
1026   // be smaller when we are in optimizing for size mode.
1027   maxStoresPerMemset = 16; // For @llvm.memset -> sequence of stores
1028   maxStoresPerMemcpy = 8; // For @llvm.memcpy -> sequence of stores
1029   maxStoresPerMemmove = 3; // For @llvm.memmove -> sequence of stores
1030   setPrefLoopAlignment(16);
1031   benefitFromCodePlacementOpt = true;
1032 }
1033
1034
1035 MVT::SimpleValueType X86TargetLowering::getSetCCResultType(EVT VT) const {
1036   return MVT::i8;
1037 }
1038
1039
1040 /// getMaxByValAlign - Helper for getByValTypeAlignment to determine
1041 /// the desired ByVal argument alignment.
1042 static void getMaxByValAlign(const Type *Ty, unsigned &MaxAlign) {
1043   if (MaxAlign == 16)
1044     return;
1045   if (const VectorType *VTy = dyn_cast<VectorType>(Ty)) {
1046     if (VTy->getBitWidth() == 128)
1047       MaxAlign = 16;
1048   } else if (const ArrayType *ATy = dyn_cast<ArrayType>(Ty)) {
1049     unsigned EltAlign = 0;
1050     getMaxByValAlign(ATy->getElementType(), EltAlign);
1051     if (EltAlign > MaxAlign)
1052       MaxAlign = EltAlign;
1053   } else if (const StructType *STy = dyn_cast<StructType>(Ty)) {
1054     for (unsigned i = 0, e = STy->getNumElements(); i != e; ++i) {
1055       unsigned EltAlign = 0;
1056       getMaxByValAlign(STy->getElementType(i), EltAlign);
1057       if (EltAlign > MaxAlign)
1058         MaxAlign = EltAlign;
1059       if (MaxAlign == 16)
1060         break;
1061     }
1062   }
1063   return;
1064 }
1065
1066 /// getByValTypeAlignment - Return the desired alignment for ByVal aggregate
1067 /// function arguments in the caller parameter area. For X86, aggregates
1068 /// that contain SSE vectors are placed at 16-byte boundaries while the rest
1069 /// are at 4-byte boundaries.
1070 unsigned X86TargetLowering::getByValTypeAlignment(const Type *Ty) const {
1071   if (Subtarget->is64Bit()) {
1072     // Max of 8 and alignment of type.
1073     unsigned TyAlign = TD->getABITypeAlignment(Ty);
1074     if (TyAlign > 8)
1075       return TyAlign;
1076     return 8;
1077   }
1078
1079   unsigned Align = 4;
1080   if (Subtarget->hasSSE1())
1081     getMaxByValAlign(Ty, Align);
1082   return Align;
1083 }
1084
1085 /// getOptimalMemOpType - Returns the target specific optimal type for load
1086 /// and store operations as a result of memset, memcpy, and memmove
1087 /// lowering. If DstAlign is zero that means it's safe to destination
1088 /// alignment can satisfy any constraint. Similarly if SrcAlign is zero it
1089 /// means there isn't a need to check it against alignment requirement,
1090 /// probably because the source does not need to be loaded. If
1091 /// 'NonScalarIntSafe' is true, that means it's safe to return a
1092 /// non-scalar-integer type, e.g. empty string source, constant, or loaded
1093 /// from memory. 'MemcpyStrSrc' indicates whether the memcpy source is
1094 /// constant so it does not need to be loaded.
1095 /// It returns EVT::Other if the type should be determined using generic
1096 /// target-independent logic.
1097 EVT
1098 X86TargetLowering::getOptimalMemOpType(uint64_t Size,
1099                                        unsigned DstAlign, unsigned SrcAlign,
1100                                        bool NonScalarIntSafe,
1101                                        bool MemcpyStrSrc,
1102                                        MachineFunction &MF) const {
1103   // FIXME: This turns off use of xmm stores for memset/memcpy on targets like
1104   // linux.  This is because the stack realignment code can't handle certain
1105   // cases like PR2962.  This should be removed when PR2962 is fixed.
1106   const Function *F = MF.getFunction();
1107   if (NonScalarIntSafe &&
1108       !F->hasFnAttr(Attribute::NoImplicitFloat)) {
1109     if (Size >= 16 &&
1110         (Subtarget->isUnalignedMemAccessFast() ||
1111          ((DstAlign == 0 || DstAlign >= 16) &&
1112           (SrcAlign == 0 || SrcAlign >= 16))) &&
1113         Subtarget->getStackAlignment() >= 16) {
1114       if (Subtarget->hasSSE2())
1115         return MVT::v4i32;
1116       if (Subtarget->hasSSE1())
1117         return MVT::v4f32;
1118     } else if (!MemcpyStrSrc && Size >= 8 &&
1119                !Subtarget->is64Bit() &&
1120                Subtarget->getStackAlignment() >= 8 &&
1121                Subtarget->hasSSE2()) {
1122       // Do not use f64 to lower memcpy if source is string constant. It's
1123       // better to use i32 to avoid the loads.
1124       return MVT::f64;
1125     }
1126   }
1127   if (Subtarget->is64Bit() && Size >= 8)
1128     return MVT::i64;
1129   return MVT::i32;
1130 }
1131
1132 /// getJumpTableEncoding - Return the entry encoding for a jump table in the
1133 /// current function.  The returned value is a member of the
1134 /// MachineJumpTableInfo::JTEntryKind enum.
1135 unsigned X86TargetLowering::getJumpTableEncoding() const {
1136   // In GOT pic mode, each entry in the jump table is emitted as a @GOTOFF
1137   // symbol.
1138   if (getTargetMachine().getRelocationModel() == Reloc::PIC_ &&
1139       Subtarget->isPICStyleGOT())
1140     return MachineJumpTableInfo::EK_Custom32;
1141
1142   // Otherwise, use the normal jump table encoding heuristics.
1143   return TargetLowering::getJumpTableEncoding();
1144 }
1145
1146 /// getPICBaseSymbol - Return the X86-32 PIC base.
1147 MCSymbol *
1148 X86TargetLowering::getPICBaseSymbol(const MachineFunction *MF,
1149                                     MCContext &Ctx) const {
1150   const MCAsmInfo &MAI = *getTargetMachine().getMCAsmInfo();
1151   return Ctx.GetOrCreateSymbol(Twine(MAI.getPrivateGlobalPrefix())+
1152                                Twine(MF->getFunctionNumber())+"$pb");
1153 }
1154
1155
1156 const MCExpr *
1157 X86TargetLowering::LowerCustomJumpTableEntry(const MachineJumpTableInfo *MJTI,
1158                                              const MachineBasicBlock *MBB,
1159                                              unsigned uid,MCContext &Ctx) const{
1160   assert(getTargetMachine().getRelocationModel() == Reloc::PIC_ &&
1161          Subtarget->isPICStyleGOT());
1162   // In 32-bit ELF systems, our jump table entries are formed with @GOTOFF
1163   // entries.
1164   return MCSymbolRefExpr::Create(MBB->getSymbol(),
1165                                  MCSymbolRefExpr::VK_GOTOFF, Ctx);
1166 }
1167
1168 /// getPICJumpTableRelocaBase - Returns relocation base for the given PIC
1169 /// jumptable.
1170 SDValue X86TargetLowering::getPICJumpTableRelocBase(SDValue Table,
1171                                                     SelectionDAG &DAG) const {
1172   if (!Subtarget->is64Bit())
1173     // This doesn't have DebugLoc associated with it, but is not really the
1174     // same as a Register.
1175     return DAG.getNode(X86ISD::GlobalBaseReg, DebugLoc(), getPointerTy());
1176   return Table;
1177 }
1178
1179 /// getPICJumpTableRelocBaseExpr - This returns the relocation base for the
1180 /// given PIC jumptable, the same as getPICJumpTableRelocBase, but as an
1181 /// MCExpr.
1182 const MCExpr *X86TargetLowering::
1183 getPICJumpTableRelocBaseExpr(const MachineFunction *MF, unsigned JTI,
1184                              MCContext &Ctx) const {
1185   // X86-64 uses RIP relative addressing based on the jump table label.
1186   if (Subtarget->isPICStyleRIPRel())
1187     return TargetLowering::getPICJumpTableRelocBaseExpr(MF, JTI, Ctx);
1188
1189   // Otherwise, the reference is relative to the PIC base.
1190   return MCSymbolRefExpr::Create(getPICBaseSymbol(MF, Ctx), Ctx);
1191 }
1192
1193 /// getFunctionAlignment - Return the Log2 alignment of this function.
1194 unsigned X86TargetLowering::getFunctionAlignment(const Function *F) const {
1195   return F->hasFnAttr(Attribute::OptimizeForSize) ? 0 : 4;
1196 }
1197
1198 std::pair<const TargetRegisterClass*, uint8_t>
1199 X86TargetLowering::findRepresentativeClass(EVT VT) const{
1200   const TargetRegisterClass *RRC = 0;
1201   uint8_t Cost = 1;
1202   switch (VT.getSimpleVT().SimpleTy) {
1203   default:
1204     return TargetLowering::findRepresentativeClass(VT);
1205   case MVT::i8: case MVT::i16: case MVT::i32: case MVT::i64:
1206     RRC = (Subtarget->is64Bit()
1207            ? X86::GR64RegisterClass : X86::GR32RegisterClass);
1208     break;
1209   case MVT::v8i8: case MVT::v4i16:
1210   case MVT::v2i32: case MVT::v1i64:
1211     RRC = X86::VR64RegisterClass;
1212     break;
1213   case MVT::f32: case MVT::f64:
1214   case MVT::v16i8: case MVT::v8i16: case MVT::v4i32: case MVT::v2i64:
1215   case MVT::v4f32: case MVT::v2f64:
1216   case MVT::v32i8: case MVT::v8i32: case MVT::v4i64: case MVT::v8f32:
1217   case MVT::v4f64:
1218     RRC = X86::VR128RegisterClass;
1219     break;
1220   }
1221   return std::make_pair(RRC, Cost);
1222 }
1223
1224 unsigned
1225 X86TargetLowering::getRegPressureLimit(const TargetRegisterClass *RC,
1226                                        MachineFunction &MF) const {
1227   unsigned FPDiff = RegInfo->hasFP(MF) ? 1 : 0;
1228   switch (RC->getID()) {
1229   default:
1230     return 0;
1231   case X86::GR32RegClassID:
1232     return 4 - FPDiff;
1233   case X86::GR64RegClassID:
1234     return 8 - FPDiff;
1235   case X86::VR128RegClassID:
1236     return Subtarget->is64Bit() ? 10 : 4;
1237   case X86::VR64RegClassID:
1238     return 4;
1239   }
1240 }
1241
1242 bool X86TargetLowering::getStackCookieLocation(unsigned &AddressSpace,
1243                                                unsigned &Offset) const {
1244   if (!Subtarget->isTargetLinux())
1245     return false;
1246
1247   if (Subtarget->is64Bit()) {
1248     // %fs:0x28, unless we're using a Kernel code model, in which case it's %gs:
1249     Offset = 0x28;
1250     if (getTargetMachine().getCodeModel() == CodeModel::Kernel)
1251       AddressSpace = 256;
1252     else
1253       AddressSpace = 257;
1254   } else {
1255     // %gs:0x14 on i386
1256     Offset = 0x14;
1257     AddressSpace = 256;
1258   }
1259   return true;
1260 }
1261
1262
1263 //===----------------------------------------------------------------------===//
1264 //               Return Value Calling Convention Implementation
1265 //===----------------------------------------------------------------------===//
1266
1267 #include "X86GenCallingConv.inc"
1268
1269 bool
1270 X86TargetLowering::CanLowerReturn(CallingConv::ID CallConv, bool isVarArg,
1271                         const SmallVectorImpl<ISD::OutputArg> &Outs,
1272                         LLVMContext &Context) const {
1273   SmallVector<CCValAssign, 16> RVLocs;
1274   CCState CCInfo(CallConv, isVarArg, getTargetMachine(),
1275                  RVLocs, Context);
1276   return CCInfo.CheckReturn(Outs, RetCC_X86);
1277 }
1278
1279 SDValue
1280 X86TargetLowering::LowerReturn(SDValue Chain,
1281                                CallingConv::ID CallConv, bool isVarArg,
1282                                const SmallVectorImpl<ISD::OutputArg> &Outs,
1283                                const SmallVectorImpl<SDValue> &OutVals,
1284                                DebugLoc dl, SelectionDAG &DAG) const {
1285   MachineFunction &MF = DAG.getMachineFunction();
1286   X86MachineFunctionInfo *FuncInfo = MF.getInfo<X86MachineFunctionInfo>();
1287
1288   SmallVector<CCValAssign, 16> RVLocs;
1289   CCState CCInfo(CallConv, isVarArg, getTargetMachine(),
1290                  RVLocs, *DAG.getContext());
1291   CCInfo.AnalyzeReturn(Outs, RetCC_X86);
1292
1293   // Add the regs to the liveout set for the function.
1294   MachineRegisterInfo &MRI = DAG.getMachineFunction().getRegInfo();
1295   for (unsigned i = 0; i != RVLocs.size(); ++i)
1296     if (RVLocs[i].isRegLoc() && !MRI.isLiveOut(RVLocs[i].getLocReg()))
1297       MRI.addLiveOut(RVLocs[i].getLocReg());
1298
1299   SDValue Flag;
1300
1301   SmallVector<SDValue, 6> RetOps;
1302   RetOps.push_back(Chain); // Operand #0 = Chain (updated below)
1303   // Operand #1 = Bytes To Pop
1304   RetOps.push_back(DAG.getTargetConstant(FuncInfo->getBytesToPopOnReturn(),
1305                    MVT::i16));
1306
1307   // Copy the result values into the output registers.
1308   for (unsigned i = 0; i != RVLocs.size(); ++i) {
1309     CCValAssign &VA = RVLocs[i];
1310     assert(VA.isRegLoc() && "Can only return in registers!");
1311     SDValue ValToCopy = OutVals[i];
1312     EVT ValVT = ValToCopy.getValueType();
1313
1314     // If this is x86-64, and we disabled SSE, we can't return FP values
1315     if ((ValVT == MVT::f32 || ValVT == MVT::f64) &&
1316         (Subtarget->is64Bit() && !Subtarget->hasSSE1())) {
1317       report_fatal_error("SSE register return with SSE disabled");
1318     }
1319     // Likewise we can't return F64 values with SSE1 only.  gcc does so, but
1320     // llvm-gcc has never done it right and no one has noticed, so this
1321     // should be OK for now.
1322     if (ValVT == MVT::f64 &&
1323         (Subtarget->is64Bit() && !Subtarget->hasSSE2()))
1324       report_fatal_error("SSE2 register return with SSE2 disabled");
1325
1326     // Returns in ST0/ST1 are handled specially: these are pushed as operands to
1327     // the RET instruction and handled by the FP Stackifier.
1328     if (VA.getLocReg() == X86::ST0 ||
1329         VA.getLocReg() == X86::ST1) {
1330       // If this is a copy from an xmm register to ST(0), use an FPExtend to
1331       // change the value to the FP stack register class.
1332       if (isScalarFPTypeInSSEReg(VA.getValVT()))
1333         ValToCopy = DAG.getNode(ISD::FP_EXTEND, dl, MVT::f80, ValToCopy);
1334       RetOps.push_back(ValToCopy);
1335       // Don't emit a copytoreg.
1336       continue;
1337     }
1338
1339     // 64-bit vector (MMX) values are returned in XMM0 / XMM1 except for v1i64
1340     // which is returned in RAX / RDX.
1341     if (Subtarget->is64Bit()) {
1342       if (ValVT.isVector() && ValVT.getSizeInBits() == 64) {
1343         ValToCopy = DAG.getNode(ISD::BIT_CONVERT, dl, MVT::i64, ValToCopy);
1344         if (VA.getLocReg() == X86::XMM0 || VA.getLocReg() == X86::XMM1) {
1345           ValToCopy = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, MVT::v2i64,
1346                                   ValToCopy);
1347
1348           // If we don't have SSE2 available, convert to v4f32 so the generated
1349           // register is legal.
1350           if (!Subtarget->hasSSE2())
1351             ValToCopy = DAG.getNode(ISD::BIT_CONVERT, dl, MVT::v4f32,ValToCopy);
1352         }
1353       }
1354     }
1355
1356     Chain = DAG.getCopyToReg(Chain, dl, VA.getLocReg(), ValToCopy, Flag);
1357     Flag = Chain.getValue(1);
1358   }
1359
1360   // The x86-64 ABI for returning structs by value requires that we copy
1361   // the sret argument into %rax for the return. We saved the argument into
1362   // a virtual register in the entry block, so now we copy the value out
1363   // and into %rax.
1364   if (Subtarget->is64Bit() &&
1365       DAG.getMachineFunction().getFunction()->hasStructRetAttr()) {
1366     MachineFunction &MF = DAG.getMachineFunction();
1367     X86MachineFunctionInfo *FuncInfo = MF.getInfo<X86MachineFunctionInfo>();
1368     unsigned Reg = FuncInfo->getSRetReturnReg();
1369     assert(Reg &&
1370            "SRetReturnReg should have been set in LowerFormalArguments().");
1371     SDValue Val = DAG.getCopyFromReg(Chain, dl, Reg, getPointerTy());
1372
1373     Chain = DAG.getCopyToReg(Chain, dl, X86::RAX, Val, Flag);
1374     Flag = Chain.getValue(1);
1375
1376     // RAX now acts like a return value.
1377     MRI.addLiveOut(X86::RAX);
1378   }
1379
1380   RetOps[0] = Chain;  // Update chain.
1381
1382   // Add the flag if we have it.
1383   if (Flag.getNode())
1384     RetOps.push_back(Flag);
1385
1386   return DAG.getNode(X86ISD::RET_FLAG, dl,
1387                      MVT::Other, &RetOps[0], RetOps.size());
1388 }
1389
1390 /// LowerCallResult - Lower the result values of a call into the
1391 /// appropriate copies out of appropriate physical registers.
1392 ///
1393 SDValue
1394 X86TargetLowering::LowerCallResult(SDValue Chain, SDValue InFlag,
1395                                    CallingConv::ID CallConv, bool isVarArg,
1396                                    const SmallVectorImpl<ISD::InputArg> &Ins,
1397                                    DebugLoc dl, SelectionDAG &DAG,
1398                                    SmallVectorImpl<SDValue> &InVals) const {
1399
1400   // Assign locations to each value returned by this call.
1401   SmallVector<CCValAssign, 16> RVLocs;
1402   bool Is64Bit = Subtarget->is64Bit();
1403   CCState CCInfo(CallConv, isVarArg, getTargetMachine(),
1404                  RVLocs, *DAG.getContext());
1405   CCInfo.AnalyzeCallResult(Ins, RetCC_X86);
1406
1407   // Copy all of the result registers out of their specified physreg.
1408   for (unsigned i = 0; i != RVLocs.size(); ++i) {
1409     CCValAssign &VA = RVLocs[i];
1410     EVT CopyVT = VA.getValVT();
1411
1412     // If this is x86-64, and we disabled SSE, we can't return FP values
1413     if ((CopyVT == MVT::f32 || CopyVT == MVT::f64) &&
1414         ((Is64Bit || Ins[i].Flags.isInReg()) && !Subtarget->hasSSE1())) {
1415       report_fatal_error("SSE register return with SSE disabled");
1416     }
1417
1418     SDValue Val;
1419
1420     // If this is a call to a function that returns an fp value on the floating
1421     // point stack, we must guarantee the the value is popped from the stack, so
1422     // a CopyFromReg is not good enough - the copy instruction may be eliminated
1423     // if the return value is not used. We use the FpGET_ST0 instructions
1424     // instead.
1425     if (VA.getLocReg() == X86::ST0 || VA.getLocReg() == X86::ST1) {
1426       // If we prefer to use the value in xmm registers, copy it out as f80 and
1427       // use a truncate to move it from fp stack reg to xmm reg.
1428       if (isScalarFPTypeInSSEReg(VA.getValVT())) CopyVT = MVT::f80;
1429       bool isST0 = VA.getLocReg() == X86::ST0;
1430       unsigned Opc = 0;
1431       if (CopyVT == MVT::f32) Opc = isST0 ? X86::FpGET_ST0_32:X86::FpGET_ST1_32;
1432       if (CopyVT == MVT::f64) Opc = isST0 ? X86::FpGET_ST0_64:X86::FpGET_ST1_64;
1433       if (CopyVT == MVT::f80) Opc = isST0 ? X86::FpGET_ST0_80:X86::FpGET_ST1_80;
1434       SDValue Ops[] = { Chain, InFlag };
1435       Chain = SDValue(DAG.getMachineNode(Opc, dl, CopyVT, MVT::Other, MVT::Flag,
1436                                          Ops, 2), 1);
1437       Val = Chain.getValue(0);
1438
1439       // Round the f80 to the right size, which also moves it to the appropriate
1440       // xmm register.
1441       if (CopyVT != VA.getValVT())
1442         Val = DAG.getNode(ISD::FP_ROUND, dl, VA.getValVT(), Val,
1443                           // This truncation won't change the value.
1444                           DAG.getIntPtrConstant(1));
1445     } else if (Is64Bit && CopyVT.isVector() && CopyVT.getSizeInBits() == 64) {
1446       // For x86-64, MMX values are returned in XMM0 / XMM1 except for v1i64.
1447       if (VA.getLocReg() == X86::XMM0 || VA.getLocReg() == X86::XMM1) {
1448         Chain = DAG.getCopyFromReg(Chain, dl, VA.getLocReg(),
1449                                    MVT::v2i64, InFlag).getValue(1);
1450         Val = Chain.getValue(0);
1451         Val = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, MVT::i64,
1452                           Val, DAG.getConstant(0, MVT::i64));
1453       } else {
1454         Chain = DAG.getCopyFromReg(Chain, dl, VA.getLocReg(),
1455                                    MVT::i64, InFlag).getValue(1);
1456         Val = Chain.getValue(0);
1457       }
1458       Val = DAG.getNode(ISD::BIT_CONVERT, dl, CopyVT, Val);
1459     } else {
1460       Chain = DAG.getCopyFromReg(Chain, dl, VA.getLocReg(),
1461                                  CopyVT, InFlag).getValue(1);
1462       Val = Chain.getValue(0);
1463     }
1464     InFlag = Chain.getValue(2);
1465     InVals.push_back(Val);
1466   }
1467
1468   return Chain;
1469 }
1470
1471
1472 //===----------------------------------------------------------------------===//
1473 //                C & StdCall & Fast Calling Convention implementation
1474 //===----------------------------------------------------------------------===//
1475 //  StdCall calling convention seems to be standard for many Windows' API
1476 //  routines and around. It differs from C calling convention just a little:
1477 //  callee should clean up the stack, not caller. Symbols should be also
1478 //  decorated in some fancy way :) It doesn't support any vector arguments.
1479 //  For info on fast calling convention see Fast Calling Convention (tail call)
1480 //  implementation LowerX86_32FastCCCallTo.
1481
1482 /// CallIsStructReturn - Determines whether a call uses struct return
1483 /// semantics.
1484 static bool CallIsStructReturn(const SmallVectorImpl<ISD::OutputArg> &Outs) {
1485   if (Outs.empty())
1486     return false;
1487
1488   return Outs[0].Flags.isSRet();
1489 }
1490
1491 /// ArgsAreStructReturn - Determines whether a function uses struct
1492 /// return semantics.
1493 static bool
1494 ArgsAreStructReturn(const SmallVectorImpl<ISD::InputArg> &Ins) {
1495   if (Ins.empty())
1496     return false;
1497
1498   return Ins[0].Flags.isSRet();
1499 }
1500
1501 /// CCAssignFnForNode - Selects the correct CCAssignFn for a the
1502 /// given CallingConvention value.
1503 CCAssignFn *X86TargetLowering::CCAssignFnForNode(CallingConv::ID CC) const {
1504   if (Subtarget->is64Bit()) {
1505     if (CC == CallingConv::GHC)
1506       return CC_X86_64_GHC;
1507     else if (Subtarget->isTargetWin64())
1508       return CC_X86_Win64_C;
1509     else
1510       return CC_X86_64_C;
1511   }
1512
1513   if (CC == CallingConv::X86_FastCall)
1514     return CC_X86_32_FastCall;
1515   else if (CC == CallingConv::X86_ThisCall)
1516     return CC_X86_32_ThisCall;
1517   else if (CC == CallingConv::Fast)
1518     return CC_X86_32_FastCC;
1519   else if (CC == CallingConv::GHC)
1520     return CC_X86_32_GHC;
1521   else
1522     return CC_X86_32_C;
1523 }
1524
1525 /// CreateCopyOfByValArgument - Make a copy of an aggregate at address specified
1526 /// by "Src" to address "Dst" with size and alignment information specified by
1527 /// the specific parameter attribute. The copy will be passed as a byval
1528 /// function parameter.
1529 static SDValue
1530 CreateCopyOfByValArgument(SDValue Src, SDValue Dst, SDValue Chain,
1531                           ISD::ArgFlagsTy Flags, SelectionDAG &DAG,
1532                           DebugLoc dl) {
1533   SDValue SizeNode     = DAG.getConstant(Flags.getByValSize(), MVT::i32);
1534   return DAG.getMemcpy(Chain, dl, Dst, Src, SizeNode, Flags.getByValAlign(),
1535                        /*isVolatile*/false, /*AlwaysInline=*/true,
1536                        NULL, 0, NULL, 0);
1537 }
1538
1539 /// IsTailCallConvention - Return true if the calling convention is one that
1540 /// supports tail call optimization.
1541 static bool IsTailCallConvention(CallingConv::ID CC) {
1542   return (CC == CallingConv::Fast || CC == CallingConv::GHC);
1543 }
1544
1545 /// FuncIsMadeTailCallSafe - Return true if the function is being made into
1546 /// a tailcall target by changing its ABI.
1547 static bool FuncIsMadeTailCallSafe(CallingConv::ID CC) {
1548   return GuaranteedTailCallOpt && IsTailCallConvention(CC);
1549 }
1550
1551 SDValue
1552 X86TargetLowering::LowerMemArgument(SDValue Chain,
1553                                     CallingConv::ID CallConv,
1554                                     const SmallVectorImpl<ISD::InputArg> &Ins,
1555                                     DebugLoc dl, SelectionDAG &DAG,
1556                                     const CCValAssign &VA,
1557                                     MachineFrameInfo *MFI,
1558                                     unsigned i) const {
1559   // Create the nodes corresponding to a load from this parameter slot.
1560   ISD::ArgFlagsTy Flags = Ins[i].Flags;
1561   bool AlwaysUseMutable = FuncIsMadeTailCallSafe(CallConv);
1562   bool isImmutable = !AlwaysUseMutable && !Flags.isByVal();
1563   EVT ValVT;
1564
1565   // If value is passed by pointer we have address passed instead of the value
1566   // itself.
1567   if (VA.getLocInfo() == CCValAssign::Indirect)
1568     ValVT = VA.getLocVT();
1569   else
1570     ValVT = VA.getValVT();
1571
1572   // FIXME: For now, all byval parameter objects are marked mutable. This can be
1573   // changed with more analysis.
1574   // In case of tail call optimization mark all arguments mutable. Since they
1575   // could be overwritten by lowering of arguments in case of a tail call.
1576   if (Flags.isByVal()) {
1577     int FI = MFI->CreateFixedObject(Flags.getByValSize(),
1578                                     VA.getLocMemOffset(), isImmutable);
1579     return DAG.getFrameIndex(FI, getPointerTy());
1580   } else {
1581     int FI = MFI->CreateFixedObject(ValVT.getSizeInBits()/8,
1582                                     VA.getLocMemOffset(), isImmutable);
1583     SDValue FIN = DAG.getFrameIndex(FI, getPointerTy());
1584     return DAG.getLoad(ValVT, dl, Chain, FIN,
1585                        PseudoSourceValue::getFixedStack(FI), 0,
1586                        false, false, 0);
1587   }
1588 }
1589
1590 SDValue
1591 X86TargetLowering::LowerFormalArguments(SDValue Chain,
1592                                         CallingConv::ID CallConv,
1593                                         bool isVarArg,
1594                                       const SmallVectorImpl<ISD::InputArg> &Ins,
1595                                         DebugLoc dl,
1596                                         SelectionDAG &DAG,
1597                                         SmallVectorImpl<SDValue> &InVals)
1598                                           const {
1599   MachineFunction &MF = DAG.getMachineFunction();
1600   X86MachineFunctionInfo *FuncInfo = MF.getInfo<X86MachineFunctionInfo>();
1601
1602   const Function* Fn = MF.getFunction();
1603   if (Fn->hasExternalLinkage() &&
1604       Subtarget->isTargetCygMing() &&
1605       Fn->getName() == "main")
1606     FuncInfo->setForceFramePointer(true);
1607
1608   MachineFrameInfo *MFI = MF.getFrameInfo();
1609   bool Is64Bit = Subtarget->is64Bit();
1610   bool IsWin64 = Subtarget->isTargetWin64();
1611
1612   assert(!(isVarArg && IsTailCallConvention(CallConv)) &&
1613          "Var args not supported with calling convention fastcc or ghc");
1614
1615   // Assign locations to all of the incoming arguments.
1616   SmallVector<CCValAssign, 16> ArgLocs;
1617   CCState CCInfo(CallConv, isVarArg, getTargetMachine(),
1618                  ArgLocs, *DAG.getContext());
1619   CCInfo.AnalyzeFormalArguments(Ins, CCAssignFnForNode(CallConv));
1620
1621   unsigned LastVal = ~0U;
1622   SDValue ArgValue;
1623   for (unsigned i = 0, e = ArgLocs.size(); i != e; ++i) {
1624     CCValAssign &VA = ArgLocs[i];
1625     // TODO: If an arg is passed in two places (e.g. reg and stack), skip later
1626     // places.
1627     assert(VA.getValNo() != LastVal &&
1628            "Don't support value assigned to multiple locs yet");
1629     LastVal = VA.getValNo();
1630
1631     if (VA.isRegLoc()) {
1632       EVT RegVT = VA.getLocVT();
1633       TargetRegisterClass *RC = NULL;
1634       if (RegVT == MVT::i32)
1635         RC = X86::GR32RegisterClass;
1636       else if (Is64Bit && RegVT == MVT::i64)
1637         RC = X86::GR64RegisterClass;
1638       else if (RegVT == MVT::f32)
1639         RC = X86::FR32RegisterClass;
1640       else if (RegVT == MVT::f64)
1641         RC = X86::FR64RegisterClass;
1642       else if (RegVT.isVector() && RegVT.getSizeInBits() == 256)
1643         RC = X86::VR256RegisterClass;
1644       else if (RegVT.isVector() && RegVT.getSizeInBits() == 128)
1645         RC = X86::VR128RegisterClass;
1646       else if (RegVT.isVector() && RegVT.getSizeInBits() == 64)
1647         RC = X86::VR64RegisterClass;
1648       else
1649         llvm_unreachable("Unknown argument type!");
1650
1651       unsigned Reg = MF.addLiveIn(VA.getLocReg(), RC);
1652       ArgValue = DAG.getCopyFromReg(Chain, dl, Reg, RegVT);
1653
1654       // If this is an 8 or 16-bit value, it is really passed promoted to 32
1655       // bits.  Insert an assert[sz]ext to capture this, then truncate to the
1656       // right size.
1657       if (VA.getLocInfo() == CCValAssign::SExt)
1658         ArgValue = DAG.getNode(ISD::AssertSext, dl, RegVT, ArgValue,
1659                                DAG.getValueType(VA.getValVT()));
1660       else if (VA.getLocInfo() == CCValAssign::ZExt)
1661         ArgValue = DAG.getNode(ISD::AssertZext, dl, RegVT, ArgValue,
1662                                DAG.getValueType(VA.getValVT()));
1663       else if (VA.getLocInfo() == CCValAssign::BCvt)
1664         ArgValue = DAG.getNode(ISD::BIT_CONVERT, dl, VA.getValVT(), ArgValue);
1665
1666       if (VA.isExtInLoc()) {
1667         // Handle MMX values passed in XMM regs.
1668         if (RegVT.isVector()) {
1669           ArgValue = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, MVT::i64,
1670                                  ArgValue, DAG.getConstant(0, MVT::i64));
1671           ArgValue = DAG.getNode(ISD::BIT_CONVERT, dl, VA.getValVT(), ArgValue);
1672         } else
1673           ArgValue = DAG.getNode(ISD::TRUNCATE, dl, VA.getValVT(), ArgValue);
1674       }
1675     } else {
1676       assert(VA.isMemLoc());
1677       ArgValue = LowerMemArgument(Chain, CallConv, Ins, dl, DAG, VA, MFI, i);
1678     }
1679
1680     // If value is passed via pointer - do a load.
1681     if (VA.getLocInfo() == CCValAssign::Indirect)
1682       ArgValue = DAG.getLoad(VA.getValVT(), dl, Chain, ArgValue, NULL, 0,
1683                              false, false, 0);
1684
1685     InVals.push_back(ArgValue);
1686   }
1687
1688   // The x86-64 ABI for returning structs by value requires that we copy
1689   // the sret argument into %rax for the return. Save the argument into
1690   // a virtual register so that we can access it from the return points.
1691   if (Is64Bit && MF.getFunction()->hasStructRetAttr()) {
1692     X86MachineFunctionInfo *FuncInfo = MF.getInfo<X86MachineFunctionInfo>();
1693     unsigned Reg = FuncInfo->getSRetReturnReg();
1694     if (!Reg) {
1695       Reg = MF.getRegInfo().createVirtualRegister(getRegClassFor(MVT::i64));
1696       FuncInfo->setSRetReturnReg(Reg);
1697     }
1698     SDValue Copy = DAG.getCopyToReg(DAG.getEntryNode(), dl, Reg, InVals[0]);
1699     Chain = DAG.getNode(ISD::TokenFactor, dl, MVT::Other, Copy, Chain);
1700   }
1701
1702   unsigned StackSize = CCInfo.getNextStackOffset();
1703   // Align stack specially for tail calls.
1704   if (FuncIsMadeTailCallSafe(CallConv))
1705     StackSize = GetAlignedArgumentStackSize(StackSize, DAG);
1706
1707   // If the function takes variable number of arguments, make a frame index for
1708   // the start of the first vararg value... for expansion of llvm.va_start.
1709   if (isVarArg) {
1710     if (Is64Bit || (CallConv != CallingConv::X86_FastCall &&
1711                     CallConv != CallingConv::X86_ThisCall)) {
1712       FuncInfo->setVarArgsFrameIndex(MFI->CreateFixedObject(1, StackSize,true));
1713     }
1714     if (Is64Bit) {
1715       unsigned TotalNumIntRegs = 0, TotalNumXMMRegs = 0;
1716
1717       // FIXME: We should really autogenerate these arrays
1718       static const unsigned GPR64ArgRegsWin64[] = {
1719         X86::RCX, X86::RDX, X86::R8,  X86::R9
1720       };
1721       static const unsigned XMMArgRegsWin64[] = {
1722         X86::XMM0, X86::XMM1, X86::XMM2, X86::XMM3
1723       };
1724       static const unsigned GPR64ArgRegs64Bit[] = {
1725         X86::RDI, X86::RSI, X86::RDX, X86::RCX, X86::R8, X86::R9
1726       };
1727       static const unsigned XMMArgRegs64Bit[] = {
1728         X86::XMM0, X86::XMM1, X86::XMM2, X86::XMM3,
1729         X86::XMM4, X86::XMM5, X86::XMM6, X86::XMM7
1730       };
1731       const unsigned *GPR64ArgRegs, *XMMArgRegs;
1732
1733       if (IsWin64) {
1734         TotalNumIntRegs = 4; TotalNumXMMRegs = 4;
1735         GPR64ArgRegs = GPR64ArgRegsWin64;
1736         XMMArgRegs = XMMArgRegsWin64;
1737       } else {
1738         TotalNumIntRegs = 6; TotalNumXMMRegs = 8;
1739         GPR64ArgRegs = GPR64ArgRegs64Bit;
1740         XMMArgRegs = XMMArgRegs64Bit;
1741       }
1742       unsigned NumIntRegs = CCInfo.getFirstUnallocated(GPR64ArgRegs,
1743                                                        TotalNumIntRegs);
1744       unsigned NumXMMRegs = CCInfo.getFirstUnallocated(XMMArgRegs,
1745                                                        TotalNumXMMRegs);
1746
1747       bool NoImplicitFloatOps = Fn->hasFnAttr(Attribute::NoImplicitFloat);
1748       assert(!(NumXMMRegs && !Subtarget->hasSSE1()) &&
1749              "SSE register cannot be used when SSE is disabled!");
1750       assert(!(NumXMMRegs && UseSoftFloat && NoImplicitFloatOps) &&
1751              "SSE register cannot be used when SSE is disabled!");
1752       if (UseSoftFloat || NoImplicitFloatOps || !Subtarget->hasSSE1())
1753         // Kernel mode asks for SSE to be disabled, so don't push them
1754         // on the stack.
1755         TotalNumXMMRegs = 0;
1756
1757       // For X86-64, if there are vararg parameters that are passed via
1758       // registers, then we must store them to their spots on the stack so they
1759       // may be loaded by deferencing the result of va_next.
1760       FuncInfo->setVarArgsGPOffset(NumIntRegs * 8);
1761       FuncInfo->setVarArgsFPOffset(TotalNumIntRegs * 8 + NumXMMRegs * 16);
1762       FuncInfo->setRegSaveFrameIndex(
1763         MFI->CreateStackObject(TotalNumIntRegs * 8 + TotalNumXMMRegs * 16, 16,
1764                                false));
1765
1766       // Store the integer parameter registers.
1767       SmallVector<SDValue, 8> MemOps;
1768       SDValue RSFIN = DAG.getFrameIndex(FuncInfo->getRegSaveFrameIndex(),
1769                                         getPointerTy());
1770       unsigned Offset = FuncInfo->getVarArgsGPOffset();
1771       for (; NumIntRegs != TotalNumIntRegs; ++NumIntRegs) {
1772         SDValue FIN = DAG.getNode(ISD::ADD, dl, getPointerTy(), RSFIN,
1773                                   DAG.getIntPtrConstant(Offset));
1774         unsigned VReg = MF.addLiveIn(GPR64ArgRegs[NumIntRegs],
1775                                      X86::GR64RegisterClass);
1776         SDValue Val = DAG.getCopyFromReg(Chain, dl, VReg, MVT::i64);
1777         SDValue Store =
1778           DAG.getStore(Val.getValue(1), dl, Val, FIN,
1779                        PseudoSourceValue::getFixedStack(
1780                          FuncInfo->getRegSaveFrameIndex()),
1781                        Offset, false, false, 0);
1782         MemOps.push_back(Store);
1783         Offset += 8;
1784       }
1785
1786       if (TotalNumXMMRegs != 0 && NumXMMRegs != TotalNumXMMRegs) {
1787         // Now store the XMM (fp + vector) parameter registers.
1788         SmallVector<SDValue, 11> SaveXMMOps;
1789         SaveXMMOps.push_back(Chain);
1790
1791         unsigned AL = MF.addLiveIn(X86::AL, X86::GR8RegisterClass);
1792         SDValue ALVal = DAG.getCopyFromReg(DAG.getEntryNode(), dl, AL, MVT::i8);
1793         SaveXMMOps.push_back(ALVal);
1794
1795         SaveXMMOps.push_back(DAG.getIntPtrConstant(
1796                                FuncInfo->getRegSaveFrameIndex()));
1797         SaveXMMOps.push_back(DAG.getIntPtrConstant(
1798                                FuncInfo->getVarArgsFPOffset()));
1799
1800         for (; NumXMMRegs != TotalNumXMMRegs; ++NumXMMRegs) {
1801           unsigned VReg = MF.addLiveIn(XMMArgRegs[NumXMMRegs],
1802                                        X86::VR128RegisterClass);
1803           SDValue Val = DAG.getCopyFromReg(Chain, dl, VReg, MVT::v4f32);
1804           SaveXMMOps.push_back(Val);
1805         }
1806         MemOps.push_back(DAG.getNode(X86ISD::VASTART_SAVE_XMM_REGS, dl,
1807                                      MVT::Other,
1808                                      &SaveXMMOps[0], SaveXMMOps.size()));
1809       }
1810
1811       if (!MemOps.empty())
1812         Chain = DAG.getNode(ISD::TokenFactor, dl, MVT::Other,
1813                             &MemOps[0], MemOps.size());
1814     }
1815   }
1816
1817   // Some CCs need callee pop.
1818   if (Subtarget->IsCalleePop(isVarArg, CallConv)) {
1819     FuncInfo->setBytesToPopOnReturn(StackSize); // Callee pops everything.
1820   } else {
1821     FuncInfo->setBytesToPopOnReturn(0); // Callee pops nothing.
1822     // If this is an sret function, the return should pop the hidden pointer.
1823     if (!Is64Bit && !IsTailCallConvention(CallConv) && ArgsAreStructReturn(Ins))
1824       FuncInfo->setBytesToPopOnReturn(4);
1825   }
1826
1827   if (!Is64Bit) {
1828     // RegSaveFrameIndex is X86-64 only.
1829     FuncInfo->setRegSaveFrameIndex(0xAAAAAAA);
1830     if (CallConv == CallingConv::X86_FastCall ||
1831         CallConv == CallingConv::X86_ThisCall)
1832       // fastcc functions can't have varargs.
1833       FuncInfo->setVarArgsFrameIndex(0xAAAAAAA);
1834   }
1835
1836   return Chain;
1837 }
1838
1839 SDValue
1840 X86TargetLowering::LowerMemOpCallTo(SDValue Chain,
1841                                     SDValue StackPtr, SDValue Arg,
1842                                     DebugLoc dl, SelectionDAG &DAG,
1843                                     const CCValAssign &VA,
1844                                     ISD::ArgFlagsTy Flags) const {
1845   const unsigned FirstStackArgOffset = (Subtarget->isTargetWin64() ? 32 : 0);
1846   unsigned LocMemOffset = FirstStackArgOffset + VA.getLocMemOffset();
1847   SDValue PtrOff = DAG.getIntPtrConstant(LocMemOffset);
1848   PtrOff = DAG.getNode(ISD::ADD, dl, getPointerTy(), StackPtr, PtrOff);
1849   if (Flags.isByVal()) {
1850     return CreateCopyOfByValArgument(Arg, PtrOff, Chain, Flags, DAG, dl);
1851   }
1852   return DAG.getStore(Chain, dl, Arg, PtrOff,
1853                       PseudoSourceValue::getStack(), LocMemOffset,
1854                       false, false, 0);
1855 }
1856
1857 /// EmitTailCallLoadRetAddr - Emit a load of return address if tail call
1858 /// optimization is performed and it is required.
1859 SDValue
1860 X86TargetLowering::EmitTailCallLoadRetAddr(SelectionDAG &DAG,
1861                                            SDValue &OutRetAddr, SDValue Chain,
1862                                            bool IsTailCall, bool Is64Bit,
1863                                            int FPDiff, DebugLoc dl) const {
1864   // Adjust the Return address stack slot.
1865   EVT VT = getPointerTy();
1866   OutRetAddr = getReturnAddressFrameIndex(DAG);
1867
1868   // Load the "old" Return address.
1869   OutRetAddr = DAG.getLoad(VT, dl, Chain, OutRetAddr, NULL, 0, false, false, 0);
1870   return SDValue(OutRetAddr.getNode(), 1);
1871 }
1872
1873 /// EmitTailCallStoreRetAddr - Emit a store of the return adress if tail call
1874 /// optimization is performed and it is required (FPDiff!=0).
1875 static SDValue
1876 EmitTailCallStoreRetAddr(SelectionDAG & DAG, MachineFunction &MF,
1877                          SDValue Chain, SDValue RetAddrFrIdx,
1878                          bool Is64Bit, int FPDiff, DebugLoc dl) {
1879   // Store the return address to the appropriate stack slot.
1880   if (!FPDiff) return Chain;
1881   // Calculate the new stack slot for the return address.
1882   int SlotSize = Is64Bit ? 8 : 4;
1883   int NewReturnAddrFI =
1884     MF.getFrameInfo()->CreateFixedObject(SlotSize, FPDiff-SlotSize, false);
1885   EVT VT = Is64Bit ? MVT::i64 : MVT::i32;
1886   SDValue NewRetAddrFrIdx = DAG.getFrameIndex(NewReturnAddrFI, VT);
1887   Chain = DAG.getStore(Chain, dl, RetAddrFrIdx, NewRetAddrFrIdx,
1888                        PseudoSourceValue::getFixedStack(NewReturnAddrFI), 0,
1889                        false, false, 0);
1890   return Chain;
1891 }
1892
1893 SDValue
1894 X86TargetLowering::LowerCall(SDValue Chain, SDValue Callee,
1895                              CallingConv::ID CallConv, bool isVarArg,
1896                              bool &isTailCall,
1897                              const SmallVectorImpl<ISD::OutputArg> &Outs,
1898                              const SmallVectorImpl<SDValue> &OutVals,
1899                              const SmallVectorImpl<ISD::InputArg> &Ins,
1900                              DebugLoc dl, SelectionDAG &DAG,
1901                              SmallVectorImpl<SDValue> &InVals) const {
1902   MachineFunction &MF = DAG.getMachineFunction();
1903   bool Is64Bit        = Subtarget->is64Bit();
1904   bool IsStructRet    = CallIsStructReturn(Outs);
1905   bool IsSibcall      = false;
1906
1907   if (isTailCall) {
1908     // Check if it's really possible to do a tail call.
1909     isTailCall = IsEligibleForTailCallOptimization(Callee, CallConv,
1910                     isVarArg, IsStructRet, MF.getFunction()->hasStructRetAttr(),
1911                                                    Outs, OutVals, Ins, DAG);
1912
1913     // Sibcalls are automatically detected tailcalls which do not require
1914     // ABI changes.
1915     if (!GuaranteedTailCallOpt && isTailCall)
1916       IsSibcall = true;
1917
1918     if (isTailCall)
1919       ++NumTailCalls;
1920   }
1921
1922   assert(!(isVarArg && IsTailCallConvention(CallConv)) &&
1923          "Var args not supported with calling convention fastcc or ghc");
1924
1925   // Analyze operands of the call, assigning locations to each operand.
1926   SmallVector<CCValAssign, 16> ArgLocs;
1927   CCState CCInfo(CallConv, isVarArg, getTargetMachine(),
1928                  ArgLocs, *DAG.getContext());
1929   CCInfo.AnalyzeCallOperands(Outs, CCAssignFnForNode(CallConv));
1930
1931   // Get a count of how many bytes are to be pushed on the stack.
1932   unsigned NumBytes = CCInfo.getNextStackOffset();
1933   if (IsSibcall)
1934     // This is a sibcall. The memory operands are available in caller's
1935     // own caller's stack.
1936     NumBytes = 0;
1937   else if (GuaranteedTailCallOpt && IsTailCallConvention(CallConv))
1938     NumBytes = GetAlignedArgumentStackSize(NumBytes, DAG);
1939
1940   int FPDiff = 0;
1941   if (isTailCall && !IsSibcall) {
1942     // Lower arguments at fp - stackoffset + fpdiff.
1943     unsigned NumBytesCallerPushed =
1944       MF.getInfo<X86MachineFunctionInfo>()->getBytesToPopOnReturn();
1945     FPDiff = NumBytesCallerPushed - NumBytes;
1946
1947     // Set the delta of movement of the returnaddr stackslot.
1948     // But only set if delta is greater than previous delta.
1949     if (FPDiff < (MF.getInfo<X86MachineFunctionInfo>()->getTCReturnAddrDelta()))
1950       MF.getInfo<X86MachineFunctionInfo>()->setTCReturnAddrDelta(FPDiff);
1951   }
1952
1953   if (!IsSibcall)
1954     Chain = DAG.getCALLSEQ_START(Chain, DAG.getIntPtrConstant(NumBytes, true));
1955
1956   SDValue RetAddrFrIdx;
1957   // Load return adress for tail calls.
1958   if (isTailCall && FPDiff)
1959     Chain = EmitTailCallLoadRetAddr(DAG, RetAddrFrIdx, Chain, isTailCall,
1960                                     Is64Bit, FPDiff, dl);
1961
1962   SmallVector<std::pair<unsigned, SDValue>, 8> RegsToPass;
1963   SmallVector<SDValue, 8> MemOpChains;
1964   SDValue StackPtr;
1965
1966   // Walk the register/memloc assignments, inserting copies/loads.  In the case
1967   // of tail call optimization arguments are handle later.
1968   for (unsigned i = 0, e = ArgLocs.size(); i != e; ++i) {
1969     CCValAssign &VA = ArgLocs[i];
1970     EVT RegVT = VA.getLocVT();
1971     SDValue Arg = OutVals[i];
1972     ISD::ArgFlagsTy Flags = Outs[i].Flags;
1973     bool isByVal = Flags.isByVal();
1974
1975     // Promote the value if needed.
1976     switch (VA.getLocInfo()) {
1977     default: llvm_unreachable("Unknown loc info!");
1978     case CCValAssign::Full: break;
1979     case CCValAssign::SExt:
1980       Arg = DAG.getNode(ISD::SIGN_EXTEND, dl, RegVT, Arg);
1981       break;
1982     case CCValAssign::ZExt:
1983       Arg = DAG.getNode(ISD::ZERO_EXTEND, dl, RegVT, Arg);
1984       break;
1985     case CCValAssign::AExt:
1986       if (RegVT.isVector() && RegVT.getSizeInBits() == 128) {
1987         // Special case: passing MMX values in XMM registers.
1988         Arg = DAG.getNode(ISD::BIT_CONVERT, dl, MVT::i64, Arg);
1989         Arg = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, MVT::v2i64, Arg);
1990         Arg = getMOVL(DAG, dl, MVT::v2i64, DAG.getUNDEF(MVT::v2i64), Arg);
1991       } else
1992         Arg = DAG.getNode(ISD::ANY_EXTEND, dl, RegVT, Arg);
1993       break;
1994     case CCValAssign::BCvt:
1995       Arg = DAG.getNode(ISD::BIT_CONVERT, dl, RegVT, Arg);
1996       break;
1997     case CCValAssign::Indirect: {
1998       // Store the argument.
1999       SDValue SpillSlot = DAG.CreateStackTemporary(VA.getValVT());
2000       int FI = cast<FrameIndexSDNode>(SpillSlot)->getIndex();
2001       Chain = DAG.getStore(Chain, dl, Arg, SpillSlot,
2002                            PseudoSourceValue::getFixedStack(FI), 0,
2003                            false, false, 0);
2004       Arg = SpillSlot;
2005       break;
2006     }
2007     }
2008
2009     if (VA.isRegLoc()) {
2010       RegsToPass.push_back(std::make_pair(VA.getLocReg(), Arg));
2011       if (isVarArg && Subtarget->isTargetWin64()) {
2012         // Win64 ABI requires argument XMM reg to be copied to the corresponding
2013         // shadow reg if callee is a varargs function.
2014         unsigned ShadowReg = 0;
2015         switch (VA.getLocReg()) {
2016         case X86::XMM0: ShadowReg = X86::RCX; break;
2017         case X86::XMM1: ShadowReg = X86::RDX; break;
2018         case X86::XMM2: ShadowReg = X86::R8; break;
2019         case X86::XMM3: ShadowReg = X86::R9; break;
2020         }
2021         if (ShadowReg)
2022           RegsToPass.push_back(std::make_pair(ShadowReg, Arg));
2023       }
2024     } else if (!IsSibcall && (!isTailCall || isByVal)) {
2025       assert(VA.isMemLoc());
2026       if (StackPtr.getNode() == 0)
2027         StackPtr = DAG.getCopyFromReg(Chain, dl, X86StackPtr, getPointerTy());
2028       MemOpChains.push_back(LowerMemOpCallTo(Chain, StackPtr, Arg,
2029                                              dl, DAG, VA, Flags));
2030     }
2031   }
2032
2033   if (!MemOpChains.empty())
2034     Chain = DAG.getNode(ISD::TokenFactor, dl, MVT::Other,
2035                         &MemOpChains[0], MemOpChains.size());
2036
2037   // Build a sequence of copy-to-reg nodes chained together with token chain
2038   // and flag operands which copy the outgoing args into registers.
2039   SDValue InFlag;
2040   // Tail call byval lowering might overwrite argument registers so in case of
2041   // tail call optimization the copies to registers are lowered later.
2042   if (!isTailCall)
2043     for (unsigned i = 0, e = RegsToPass.size(); i != e; ++i) {
2044       Chain = DAG.getCopyToReg(Chain, dl, RegsToPass[i].first,
2045                                RegsToPass[i].second, InFlag);
2046       InFlag = Chain.getValue(1);
2047     }
2048
2049   if (Subtarget->isPICStyleGOT()) {
2050     // ELF / PIC requires GOT in the EBX register before function calls via PLT
2051     // GOT pointer.
2052     if (!isTailCall) {
2053       Chain = DAG.getCopyToReg(Chain, dl, X86::EBX,
2054                                DAG.getNode(X86ISD::GlobalBaseReg,
2055                                            DebugLoc(), getPointerTy()),
2056                                InFlag);
2057       InFlag = Chain.getValue(1);
2058     } else {
2059       // If we are tail calling and generating PIC/GOT style code load the
2060       // address of the callee into ECX. The value in ecx is used as target of
2061       // the tail jump. This is done to circumvent the ebx/callee-saved problem
2062       // for tail calls on PIC/GOT architectures. Normally we would just put the
2063       // address of GOT into ebx and then call target@PLT. But for tail calls
2064       // ebx would be restored (since ebx is callee saved) before jumping to the
2065       // target@PLT.
2066
2067       // Note: The actual moving to ECX is done further down.
2068       GlobalAddressSDNode *G = dyn_cast<GlobalAddressSDNode>(Callee);
2069       if (G && !G->getGlobal()->hasHiddenVisibility() &&
2070           !G->getGlobal()->hasProtectedVisibility())
2071         Callee = LowerGlobalAddress(Callee, DAG);
2072       else if (isa<ExternalSymbolSDNode>(Callee))
2073         Callee = LowerExternalSymbol(Callee, DAG);
2074     }
2075   }
2076
2077   if (Is64Bit && isVarArg && !Subtarget->isTargetWin64()) {
2078     // From AMD64 ABI document:
2079     // For calls that may call functions that use varargs or stdargs
2080     // (prototype-less calls or calls to functions containing ellipsis (...) in
2081     // the declaration) %al is used as hidden argument to specify the number
2082     // of SSE registers used. The contents of %al do not need to match exactly
2083     // the number of registers, but must be an ubound on the number of SSE
2084     // registers used and is in the range 0 - 8 inclusive.
2085
2086     // Count the number of XMM registers allocated.
2087     static const unsigned XMMArgRegs[] = {
2088       X86::XMM0, X86::XMM1, X86::XMM2, X86::XMM3,
2089       X86::XMM4, X86::XMM5, X86::XMM6, X86::XMM7
2090     };
2091     unsigned NumXMMRegs = CCInfo.getFirstUnallocated(XMMArgRegs, 8);
2092     assert((Subtarget->hasSSE1() || !NumXMMRegs)
2093            && "SSE registers cannot be used when SSE is disabled");
2094
2095     Chain = DAG.getCopyToReg(Chain, dl, X86::AL,
2096                              DAG.getConstant(NumXMMRegs, MVT::i8), InFlag);
2097     InFlag = Chain.getValue(1);
2098   }
2099
2100
2101   // For tail calls lower the arguments to the 'real' stack slot.
2102   if (isTailCall) {
2103     // Force all the incoming stack arguments to be loaded from the stack
2104     // before any new outgoing arguments are stored to the stack, because the
2105     // outgoing stack slots may alias the incoming argument stack slots, and
2106     // the alias isn't otherwise explicit. This is slightly more conservative
2107     // than necessary, because it means that each store effectively depends
2108     // on every argument instead of just those arguments it would clobber.
2109     SDValue ArgChain = DAG.getStackArgumentTokenFactor(Chain);
2110
2111     SmallVector<SDValue, 8> MemOpChains2;
2112     SDValue FIN;
2113     int FI = 0;
2114     // Do not flag preceeding copytoreg stuff together with the following stuff.
2115     InFlag = SDValue();
2116     if (GuaranteedTailCallOpt) {
2117       for (unsigned i = 0, e = ArgLocs.size(); i != e; ++i) {
2118         CCValAssign &VA = ArgLocs[i];
2119         if (VA.isRegLoc())
2120           continue;
2121         assert(VA.isMemLoc());
2122         SDValue Arg = OutVals[i];
2123         ISD::ArgFlagsTy Flags = Outs[i].Flags;
2124         // Create frame index.
2125         int32_t Offset = VA.getLocMemOffset()+FPDiff;
2126         uint32_t OpSize = (VA.getLocVT().getSizeInBits()+7)/8;
2127         FI = MF.getFrameInfo()->CreateFixedObject(OpSize, Offset, true);
2128         FIN = DAG.getFrameIndex(FI, getPointerTy());
2129
2130         if (Flags.isByVal()) {
2131           // Copy relative to framepointer.
2132           SDValue Source = DAG.getIntPtrConstant(VA.getLocMemOffset());
2133           if (StackPtr.getNode() == 0)
2134             StackPtr = DAG.getCopyFromReg(Chain, dl, X86StackPtr,
2135                                           getPointerTy());
2136           Source = DAG.getNode(ISD::ADD, dl, getPointerTy(), StackPtr, Source);
2137
2138           MemOpChains2.push_back(CreateCopyOfByValArgument(Source, FIN,
2139                                                            ArgChain,
2140                                                            Flags, DAG, dl));
2141         } else {
2142           // Store relative to framepointer.
2143           MemOpChains2.push_back(
2144             DAG.getStore(ArgChain, dl, Arg, FIN,
2145                          PseudoSourceValue::getFixedStack(FI), 0,
2146                          false, false, 0));
2147         }
2148       }
2149     }
2150
2151     if (!MemOpChains2.empty())
2152       Chain = DAG.getNode(ISD::TokenFactor, dl, MVT::Other,
2153                           &MemOpChains2[0], MemOpChains2.size());
2154
2155     // Copy arguments to their registers.
2156     for (unsigned i = 0, e = RegsToPass.size(); i != e; ++i) {
2157       Chain = DAG.getCopyToReg(Chain, dl, RegsToPass[i].first,
2158                                RegsToPass[i].second, InFlag);
2159       InFlag = Chain.getValue(1);
2160     }
2161     InFlag =SDValue();
2162
2163     // Store the return address to the appropriate stack slot.
2164     Chain = EmitTailCallStoreRetAddr(DAG, MF, Chain, RetAddrFrIdx, Is64Bit,
2165                                      FPDiff, dl);
2166   }
2167
2168   if (getTargetMachine().getCodeModel() == CodeModel::Large) {
2169     assert(Is64Bit && "Large code model is only legal in 64-bit mode.");
2170     // In the 64-bit large code model, we have to make all calls
2171     // through a register, since the call instruction's 32-bit
2172     // pc-relative offset may not be large enough to hold the whole
2173     // address.
2174   } else if (GlobalAddressSDNode *G = dyn_cast<GlobalAddressSDNode>(Callee)) {
2175     // If the callee is a GlobalAddress node (quite common, every direct call
2176     // is) turn it into a TargetGlobalAddress node so that legalize doesn't hack
2177     // it.
2178
2179     // We should use extra load for direct calls to dllimported functions in
2180     // non-JIT mode.
2181     const GlobalValue *GV = G->getGlobal();
2182     if (!GV->hasDLLImportLinkage()) {
2183       unsigned char OpFlags = 0;
2184
2185       // On ELF targets, in both X86-64 and X86-32 mode, direct calls to
2186       // external symbols most go through the PLT in PIC mode.  If the symbol
2187       // has hidden or protected visibility, or if it is static or local, then
2188       // we don't need to use the PLT - we can directly call it.
2189       if (Subtarget->isTargetELF() &&
2190           getTargetMachine().getRelocationModel() == Reloc::PIC_ &&
2191           GV->hasDefaultVisibility() && !GV->hasLocalLinkage()) {
2192         OpFlags = X86II::MO_PLT;
2193       } else if (Subtarget->isPICStyleStubAny() &&
2194                (GV->isDeclaration() || GV->isWeakForLinker()) &&
2195                Subtarget->getDarwinVers() < 9) {
2196         // PC-relative references to external symbols should go through $stub,
2197         // unless we're building with the leopard linker or later, which
2198         // automatically synthesizes these stubs.
2199         OpFlags = X86II::MO_DARWIN_STUB;
2200       }
2201
2202       Callee = DAG.getTargetGlobalAddress(GV, dl, getPointerTy(),
2203                                           G->getOffset(), OpFlags);
2204     }
2205   } else if (ExternalSymbolSDNode *S = dyn_cast<ExternalSymbolSDNode>(Callee)) {
2206     unsigned char OpFlags = 0;
2207
2208     // On ELF targets, in either X86-64 or X86-32 mode, direct calls to external
2209     // symbols should go through the PLT.
2210     if (Subtarget->isTargetELF() &&
2211         getTargetMachine().getRelocationModel() == Reloc::PIC_) {
2212       OpFlags = X86II::MO_PLT;
2213     } else if (Subtarget->isPICStyleStubAny() &&
2214              Subtarget->getDarwinVers() < 9) {
2215       // PC-relative references to external symbols should go through $stub,
2216       // unless we're building with the leopard linker or later, which
2217       // automatically synthesizes these stubs.
2218       OpFlags = X86II::MO_DARWIN_STUB;
2219     }
2220
2221     Callee = DAG.getTargetExternalSymbol(S->getSymbol(), getPointerTy(),
2222                                          OpFlags);
2223   }
2224
2225   // Returns a chain & a flag for retval copy to use.
2226   SDVTList NodeTys = DAG.getVTList(MVT::Other, MVT::Flag);
2227   SmallVector<SDValue, 8> Ops;
2228
2229   if (!IsSibcall && isTailCall) {
2230     Chain = DAG.getCALLSEQ_END(Chain, DAG.getIntPtrConstant(NumBytes, true),
2231                            DAG.getIntPtrConstant(0, true), InFlag);
2232     InFlag = Chain.getValue(1);
2233   }
2234
2235   Ops.push_back(Chain);
2236   Ops.push_back(Callee);
2237
2238   if (isTailCall)
2239     Ops.push_back(DAG.getConstant(FPDiff, MVT::i32));
2240
2241   // Add argument registers to the end of the list so that they are known live
2242   // into the call.
2243   for (unsigned i = 0, e = RegsToPass.size(); i != e; ++i)
2244     Ops.push_back(DAG.getRegister(RegsToPass[i].first,
2245                                   RegsToPass[i].second.getValueType()));
2246
2247   // Add an implicit use GOT pointer in EBX.
2248   if (!isTailCall && Subtarget->isPICStyleGOT())
2249     Ops.push_back(DAG.getRegister(X86::EBX, getPointerTy()));
2250
2251   // Add an implicit use of AL for non-Windows x86 64-bit vararg functions.
2252   if (Is64Bit && isVarArg && !Subtarget->isTargetWin64())
2253     Ops.push_back(DAG.getRegister(X86::AL, MVT::i8));
2254
2255   if (InFlag.getNode())
2256     Ops.push_back(InFlag);
2257
2258   if (isTailCall) {
2259     // We used to do:
2260     //// If this is the first return lowered for this function, add the regs
2261     //// to the liveout set for the function.
2262     // This isn't right, although it's probably harmless on x86; liveouts
2263     // should be computed from returns not tail calls.  Consider a void
2264     // function making a tail call to a function returning int.
2265     return DAG.getNode(X86ISD::TC_RETURN, dl,
2266                        NodeTys, &Ops[0], Ops.size());
2267   }
2268
2269   Chain = DAG.getNode(X86ISD::CALL, dl, NodeTys, &Ops[0], Ops.size());
2270   InFlag = Chain.getValue(1);
2271
2272   // Create the CALLSEQ_END node.
2273   unsigned NumBytesForCalleeToPush;
2274   if (Subtarget->IsCalleePop(isVarArg, CallConv))
2275     NumBytesForCalleeToPush = NumBytes;    // Callee pops everything
2276   else if (!Is64Bit && !IsTailCallConvention(CallConv) && IsStructRet)
2277     // If this is a call to a struct-return function, the callee
2278     // pops the hidden struct pointer, so we have to push it back.
2279     // This is common for Darwin/X86, Linux & Mingw32 targets.
2280     NumBytesForCalleeToPush = 4;
2281   else
2282     NumBytesForCalleeToPush = 0;  // Callee pops nothing.
2283
2284   // Returns a flag for retval copy to use.
2285   if (!IsSibcall) {
2286     Chain = DAG.getCALLSEQ_END(Chain,
2287                                DAG.getIntPtrConstant(NumBytes, true),
2288                                DAG.getIntPtrConstant(NumBytesForCalleeToPush,
2289                                                      true),
2290                                InFlag);
2291     InFlag = Chain.getValue(1);
2292   }
2293
2294   // Handle result values, copying them out of physregs into vregs that we
2295   // return.
2296   return LowerCallResult(Chain, InFlag, CallConv, isVarArg,
2297                          Ins, dl, DAG, InVals);
2298 }
2299
2300
2301 //===----------------------------------------------------------------------===//
2302 //                Fast Calling Convention (tail call) implementation
2303 //===----------------------------------------------------------------------===//
2304
2305 //  Like std call, callee cleans arguments, convention except that ECX is
2306 //  reserved for storing the tail called function address. Only 2 registers are
2307 //  free for argument passing (inreg). Tail call optimization is performed
2308 //  provided:
2309 //                * tailcallopt is enabled
2310 //                * caller/callee are fastcc
2311 //  On X86_64 architecture with GOT-style position independent code only local
2312 //  (within module) calls are supported at the moment.
2313 //  To keep the stack aligned according to platform abi the function
2314 //  GetAlignedArgumentStackSize ensures that argument delta is always multiples
2315 //  of stack alignment. (Dynamic linkers need this - darwin's dyld for example)
2316 //  If a tail called function callee has more arguments than the caller the
2317 //  caller needs to make sure that there is room to move the RETADDR to. This is
2318 //  achieved by reserving an area the size of the argument delta right after the
2319 //  original REtADDR, but before the saved framepointer or the spilled registers
2320 //  e.g. caller(arg1, arg2) calls callee(arg1, arg2,arg3,arg4)
2321 //  stack layout:
2322 //    arg1
2323 //    arg2
2324 //    RETADDR
2325 //    [ new RETADDR
2326 //      move area ]
2327 //    (possible EBP)
2328 //    ESI
2329 //    EDI
2330 //    local1 ..
2331
2332 /// GetAlignedArgumentStackSize - Make the stack size align e.g 16n + 12 aligned
2333 /// for a 16 byte align requirement.
2334 unsigned
2335 X86TargetLowering::GetAlignedArgumentStackSize(unsigned StackSize,
2336                                                SelectionDAG& DAG) const {
2337   MachineFunction &MF = DAG.getMachineFunction();
2338   const TargetMachine &TM = MF.getTarget();
2339   const TargetFrameInfo &TFI = *TM.getFrameInfo();
2340   unsigned StackAlignment = TFI.getStackAlignment();
2341   uint64_t AlignMask = StackAlignment - 1;
2342   int64_t Offset = StackSize;
2343   uint64_t SlotSize = TD->getPointerSize();
2344   if ( (Offset & AlignMask) <= (StackAlignment - SlotSize) ) {
2345     // Number smaller than 12 so just add the difference.
2346     Offset += ((StackAlignment - SlotSize) - (Offset & AlignMask));
2347   } else {
2348     // Mask out lower bits, add stackalignment once plus the 12 bytes.
2349     Offset = ((~AlignMask) & Offset) + StackAlignment +
2350       (StackAlignment-SlotSize);
2351   }
2352   return Offset;
2353 }
2354
2355 /// MatchingStackOffset - Return true if the given stack call argument is
2356 /// already available in the same position (relatively) of the caller's
2357 /// incoming argument stack.
2358 static
2359 bool MatchingStackOffset(SDValue Arg, unsigned Offset, ISD::ArgFlagsTy Flags,
2360                          MachineFrameInfo *MFI, const MachineRegisterInfo *MRI,
2361                          const X86InstrInfo *TII) {
2362   unsigned Bytes = Arg.getValueType().getSizeInBits() / 8;
2363   int FI = INT_MAX;
2364   if (Arg.getOpcode() == ISD::CopyFromReg) {
2365     unsigned VR = cast<RegisterSDNode>(Arg.getOperand(1))->getReg();
2366     if (!VR || TargetRegisterInfo::isPhysicalRegister(VR))
2367       return false;
2368     MachineInstr *Def = MRI->getVRegDef(VR);
2369     if (!Def)
2370       return false;
2371     if (!Flags.isByVal()) {
2372       if (!TII->isLoadFromStackSlot(Def, FI))
2373         return false;
2374     } else {
2375       unsigned Opcode = Def->getOpcode();
2376       if ((Opcode == X86::LEA32r || Opcode == X86::LEA64r) &&
2377           Def->getOperand(1).isFI()) {
2378         FI = Def->getOperand(1).getIndex();
2379         Bytes = Flags.getByValSize();
2380       } else
2381         return false;
2382     }
2383   } else if (LoadSDNode *Ld = dyn_cast<LoadSDNode>(Arg)) {
2384     if (Flags.isByVal())
2385       // ByVal argument is passed in as a pointer but it's now being
2386       // dereferenced. e.g.
2387       // define @foo(%struct.X* %A) {
2388       //   tail call @bar(%struct.X* byval %A)
2389       // }
2390       return false;
2391     SDValue Ptr = Ld->getBasePtr();
2392     FrameIndexSDNode *FINode = dyn_cast<FrameIndexSDNode>(Ptr);
2393     if (!FINode)
2394       return false;
2395     FI = FINode->getIndex();
2396   } else
2397     return false;
2398
2399   assert(FI != INT_MAX);
2400   if (!MFI->isFixedObjectIndex(FI))
2401     return false;
2402   return Offset == MFI->getObjectOffset(FI) && Bytes == MFI->getObjectSize(FI);
2403 }
2404
2405 /// IsEligibleForTailCallOptimization - Check whether the call is eligible
2406 /// for tail call optimization. Targets which want to do tail call
2407 /// optimization should implement this function.
2408 bool
2409 X86TargetLowering::IsEligibleForTailCallOptimization(SDValue Callee,
2410                                                      CallingConv::ID CalleeCC,
2411                                                      bool isVarArg,
2412                                                      bool isCalleeStructRet,
2413                                                      bool isCallerStructRet,
2414                                     const SmallVectorImpl<ISD::OutputArg> &Outs,
2415                                     const SmallVectorImpl<SDValue> &OutVals,
2416                                     const SmallVectorImpl<ISD::InputArg> &Ins,
2417                                                      SelectionDAG& DAG) const {
2418   if (!IsTailCallConvention(CalleeCC) &&
2419       CalleeCC != CallingConv::C)
2420     return false;
2421
2422   // If -tailcallopt is specified, make fastcc functions tail-callable.
2423   const MachineFunction &MF = DAG.getMachineFunction();
2424   const Function *CallerF = DAG.getMachineFunction().getFunction();
2425   CallingConv::ID CallerCC = CallerF->getCallingConv();
2426   bool CCMatch = CallerCC == CalleeCC;
2427
2428   if (GuaranteedTailCallOpt) {
2429     if (IsTailCallConvention(CalleeCC) && CCMatch)
2430       return true;
2431     return false;
2432   }
2433
2434   // Look for obvious safe cases to perform tail call optimization that do not
2435   // require ABI changes. This is what gcc calls sibcall.
2436
2437   // Can't do sibcall if stack needs to be dynamically re-aligned. PEI needs to
2438   // emit a special epilogue.
2439   if (RegInfo->needsStackRealignment(MF))
2440     return false;
2441
2442   // Do not sibcall optimize vararg calls unless the call site is not passing
2443   // any arguments.
2444   if (isVarArg && !Outs.empty())
2445     return false;
2446
2447   // Also avoid sibcall optimization if either caller or callee uses struct
2448   // return semantics.
2449   if (isCalleeStructRet || isCallerStructRet)
2450     return false;
2451
2452   // If the call result is in ST0 / ST1, it needs to be popped off the x87 stack.
2453   // Therefore if it's not used by the call it is not safe to optimize this into
2454   // a sibcall.
2455   bool Unused = false;
2456   for (unsigned i = 0, e = Ins.size(); i != e; ++i) {
2457     if (!Ins[i].Used) {
2458       Unused = true;
2459       break;
2460     }
2461   }
2462   if (Unused) {
2463     SmallVector<CCValAssign, 16> RVLocs;
2464     CCState CCInfo(CalleeCC, false, getTargetMachine(),
2465                    RVLocs, *DAG.getContext());
2466     CCInfo.AnalyzeCallResult(Ins, RetCC_X86);
2467     for (unsigned i = 0, e = RVLocs.size(); i != e; ++i) {
2468       CCValAssign &VA = RVLocs[i];
2469       if (VA.getLocReg() == X86::ST0 || VA.getLocReg() == X86::ST1)
2470         return false;
2471     }
2472   }
2473
2474   // If the calling conventions do not match, then we'd better make sure the
2475   // results are returned in the same way as what the caller expects.
2476   if (!CCMatch) {
2477     SmallVector<CCValAssign, 16> RVLocs1;
2478     CCState CCInfo1(CalleeCC, false, getTargetMachine(),
2479                     RVLocs1, *DAG.getContext());
2480     CCInfo1.AnalyzeCallResult(Ins, RetCC_X86);
2481
2482     SmallVector<CCValAssign, 16> RVLocs2;
2483     CCState CCInfo2(CallerCC, false, getTargetMachine(),
2484                     RVLocs2, *DAG.getContext());
2485     CCInfo2.AnalyzeCallResult(Ins, RetCC_X86);
2486
2487     if (RVLocs1.size() != RVLocs2.size())
2488       return false;
2489     for (unsigned i = 0, e = RVLocs1.size(); i != e; ++i) {
2490       if (RVLocs1[i].isRegLoc() != RVLocs2[i].isRegLoc())
2491         return false;
2492       if (RVLocs1[i].getLocInfo() != RVLocs2[i].getLocInfo())
2493         return false;
2494       if (RVLocs1[i].isRegLoc()) {
2495         if (RVLocs1[i].getLocReg() != RVLocs2[i].getLocReg())
2496           return false;
2497       } else {
2498         if (RVLocs1[i].getLocMemOffset() != RVLocs2[i].getLocMemOffset())
2499           return false;
2500       }
2501     }
2502   }
2503
2504   // If the callee takes no arguments then go on to check the results of the
2505   // call.
2506   if (!Outs.empty()) {
2507     // Check if stack adjustment is needed. For now, do not do this if any
2508     // argument is passed on the stack.
2509     SmallVector<CCValAssign, 16> ArgLocs;
2510     CCState CCInfo(CalleeCC, isVarArg, getTargetMachine(),
2511                    ArgLocs, *DAG.getContext());
2512     CCInfo.AnalyzeCallOperands(Outs, CCAssignFnForNode(CalleeCC));
2513     if (CCInfo.getNextStackOffset()) {
2514       MachineFunction &MF = DAG.getMachineFunction();
2515       if (MF.getInfo<X86MachineFunctionInfo>()->getBytesToPopOnReturn())
2516         return false;
2517       if (Subtarget->isTargetWin64())
2518         // Win64 ABI has additional complications.
2519         return false;
2520
2521       // Check if the arguments are already laid out in the right way as
2522       // the caller's fixed stack objects.
2523       MachineFrameInfo *MFI = MF.getFrameInfo();
2524       const MachineRegisterInfo *MRI = &MF.getRegInfo();
2525       const X86InstrInfo *TII =
2526         ((X86TargetMachine&)getTargetMachine()).getInstrInfo();
2527       for (unsigned i = 0, e = ArgLocs.size(); i != e; ++i) {
2528         CCValAssign &VA = ArgLocs[i];
2529         SDValue Arg = OutVals[i];
2530         ISD::ArgFlagsTy Flags = Outs[i].Flags;
2531         if (VA.getLocInfo() == CCValAssign::Indirect)
2532           return false;
2533         if (!VA.isRegLoc()) {
2534           if (!MatchingStackOffset(Arg, VA.getLocMemOffset(), Flags,
2535                                    MFI, MRI, TII))
2536             return false;
2537         }
2538       }
2539     }
2540
2541     // If the tailcall address may be in a register, then make sure it's
2542     // possible to register allocate for it. In 32-bit, the call address can
2543     // only target EAX, EDX, or ECX since the tail call must be scheduled after
2544     // callee-saved registers are restored. These happen to be the same
2545     // registers used to pass 'inreg' arguments so watch out for those.
2546     if (!Subtarget->is64Bit() &&
2547         !isa<GlobalAddressSDNode>(Callee) &&
2548         !isa<ExternalSymbolSDNode>(Callee)) {
2549       unsigned NumInRegs = 0;
2550       for (unsigned i = 0, e = ArgLocs.size(); i != e; ++i) {
2551         CCValAssign &VA = ArgLocs[i];
2552         if (!VA.isRegLoc())
2553           continue;
2554         unsigned Reg = VA.getLocReg();
2555         switch (Reg) {
2556         default: break;
2557         case X86::EAX: case X86::EDX: case X86::ECX:
2558           if (++NumInRegs == 3)
2559             return false;
2560           break;
2561         }
2562       }
2563     }
2564   }
2565
2566   return true;
2567 }
2568
2569 FastISel *
2570 X86TargetLowering::createFastISel(FunctionLoweringInfo &funcInfo) const {
2571   return X86::createFastISel(funcInfo);
2572 }
2573
2574
2575 //===----------------------------------------------------------------------===//
2576 //                           Other Lowering Hooks
2577 //===----------------------------------------------------------------------===//
2578
2579 static bool isTargetShuffle(unsigned Opcode) {
2580   switch(Opcode) {
2581   default: return false;
2582   case X86ISD::PSHUFD:
2583   case X86ISD::PSHUFHW:
2584   case X86ISD::PSHUFLW:
2585   case X86ISD::SHUFPD:
2586   case X86ISD::SHUFPS:
2587   case X86ISD::MOVLHPS:
2588   case X86ISD::MOVSS:
2589   case X86ISD::MOVSD:
2590   case X86ISD::PUNPCKLDQ:
2591     return true;
2592   }
2593   return false;
2594 }
2595
2596 static SDValue getTargetShuffleNode(unsigned Opc, DebugLoc dl, EVT VT,
2597                           SDValue V1, unsigned TargetMask, SelectionDAG &DAG) {
2598   switch(Opc) {
2599   default: llvm_unreachable("Unknown x86 shuffle node");
2600   case X86ISD::PSHUFD:
2601   case X86ISD::PSHUFHW:
2602   case X86ISD::PSHUFLW:
2603     return DAG.getNode(Opc, dl, VT, V1, DAG.getConstant(TargetMask, MVT::i8));
2604   }
2605
2606   return SDValue();
2607 }
2608
2609 static SDValue getTargetShuffleNode(unsigned Opc, DebugLoc dl, EVT VT,
2610                SDValue V1, SDValue V2, unsigned TargetMask, SelectionDAG &DAG) {
2611   switch(Opc) {
2612   default: llvm_unreachable("Unknown x86 shuffle node");
2613   case X86ISD::SHUFPD:
2614   case X86ISD::SHUFPS:
2615     return DAG.getNode(Opc, dl, VT, V1, V2,
2616                        DAG.getConstant(TargetMask, MVT::i8));
2617   }
2618   return SDValue();
2619 }
2620
2621 static SDValue getTargetShuffleNode(unsigned Opc, DebugLoc dl, EVT VT,
2622                                     SDValue V1, SDValue V2, SelectionDAG &DAG) {
2623   switch(Opc) {
2624   default: llvm_unreachable("Unknown x86 shuffle node");
2625   case X86ISD::MOVLHPS:
2626   case X86ISD::MOVSS:
2627   case X86ISD::MOVSD:
2628   case X86ISD::PUNPCKLDQ:
2629     return DAG.getNode(Opc, dl, VT, V1, V2);
2630   }
2631   return SDValue();
2632 }
2633
2634 SDValue X86TargetLowering::getReturnAddressFrameIndex(SelectionDAG &DAG) const {
2635   MachineFunction &MF = DAG.getMachineFunction();
2636   X86MachineFunctionInfo *FuncInfo = MF.getInfo<X86MachineFunctionInfo>();
2637   int ReturnAddrIndex = FuncInfo->getRAIndex();
2638
2639   if (ReturnAddrIndex == 0) {
2640     // Set up a frame object for the return address.
2641     uint64_t SlotSize = TD->getPointerSize();
2642     ReturnAddrIndex = MF.getFrameInfo()->CreateFixedObject(SlotSize, -SlotSize,
2643                                                            false);
2644     FuncInfo->setRAIndex(ReturnAddrIndex);
2645   }
2646
2647   return DAG.getFrameIndex(ReturnAddrIndex, getPointerTy());
2648 }
2649
2650
2651 bool X86::isOffsetSuitableForCodeModel(int64_t Offset, CodeModel::Model M,
2652                                        bool hasSymbolicDisplacement) {
2653   // Offset should fit into 32 bit immediate field.
2654   if (!isInt<32>(Offset))
2655     return false;
2656
2657   // If we don't have a symbolic displacement - we don't have any extra
2658   // restrictions.
2659   if (!hasSymbolicDisplacement)
2660     return true;
2661
2662   // FIXME: Some tweaks might be needed for medium code model.
2663   if (M != CodeModel::Small && M != CodeModel::Kernel)
2664     return false;
2665
2666   // For small code model we assume that latest object is 16MB before end of 31
2667   // bits boundary. We may also accept pretty large negative constants knowing
2668   // that all objects are in the positive half of address space.
2669   if (M == CodeModel::Small && Offset < 16*1024*1024)
2670     return true;
2671
2672   // For kernel code model we know that all object resist in the negative half
2673   // of 32bits address space. We may not accept negative offsets, since they may
2674   // be just off and we may accept pretty large positive ones.
2675   if (M == CodeModel::Kernel && Offset > 0)
2676     return true;
2677
2678   return false;
2679 }
2680
2681 /// TranslateX86CC - do a one to one translation of a ISD::CondCode to the X86
2682 /// specific condition code, returning the condition code and the LHS/RHS of the
2683 /// comparison to make.
2684 static unsigned TranslateX86CC(ISD::CondCode SetCCOpcode, bool isFP,
2685                                SDValue &LHS, SDValue &RHS, SelectionDAG &DAG) {
2686   if (!isFP) {
2687     if (ConstantSDNode *RHSC = dyn_cast<ConstantSDNode>(RHS)) {
2688       if (SetCCOpcode == ISD::SETGT && RHSC->isAllOnesValue()) {
2689         // X > -1   -> X == 0, jump !sign.
2690         RHS = DAG.getConstant(0, RHS.getValueType());
2691         return X86::COND_NS;
2692       } else if (SetCCOpcode == ISD::SETLT && RHSC->isNullValue()) {
2693         // X < 0   -> X == 0, jump on sign.
2694         return X86::COND_S;
2695       } else if (SetCCOpcode == ISD::SETLT && RHSC->getZExtValue() == 1) {
2696         // X < 1   -> X <= 0
2697         RHS = DAG.getConstant(0, RHS.getValueType());
2698         return X86::COND_LE;
2699       }
2700     }
2701
2702     switch (SetCCOpcode) {
2703     default: llvm_unreachable("Invalid integer condition!");
2704     case ISD::SETEQ:  return X86::COND_E;
2705     case ISD::SETGT:  return X86::COND_G;
2706     case ISD::SETGE:  return X86::COND_GE;
2707     case ISD::SETLT:  return X86::COND_L;
2708     case ISD::SETLE:  return X86::COND_LE;
2709     case ISD::SETNE:  return X86::COND_NE;
2710     case ISD::SETULT: return X86::COND_B;
2711     case ISD::SETUGT: return X86::COND_A;
2712     case ISD::SETULE: return X86::COND_BE;
2713     case ISD::SETUGE: return X86::COND_AE;
2714     }
2715   }
2716
2717   // First determine if it is required or is profitable to flip the operands.
2718
2719   // If LHS is a foldable load, but RHS is not, flip the condition.
2720   if ((ISD::isNON_EXTLoad(LHS.getNode()) && LHS.hasOneUse()) &&
2721       !(ISD::isNON_EXTLoad(RHS.getNode()) && RHS.hasOneUse())) {
2722     SetCCOpcode = getSetCCSwappedOperands(SetCCOpcode);
2723     std::swap(LHS, RHS);
2724   }
2725
2726   switch (SetCCOpcode) {
2727   default: break;
2728   case ISD::SETOLT:
2729   case ISD::SETOLE:
2730   case ISD::SETUGT:
2731   case ISD::SETUGE:
2732     std::swap(LHS, RHS);
2733     break;
2734   }
2735
2736   // On a floating point condition, the flags are set as follows:
2737   // ZF  PF  CF   op
2738   //  0 | 0 | 0 | X > Y
2739   //  0 | 0 | 1 | X < Y
2740   //  1 | 0 | 0 | X == Y
2741   //  1 | 1 | 1 | unordered
2742   switch (SetCCOpcode) {
2743   default: llvm_unreachable("Condcode should be pre-legalized away");
2744   case ISD::SETUEQ:
2745   case ISD::SETEQ:   return X86::COND_E;
2746   case ISD::SETOLT:              // flipped
2747   case ISD::SETOGT:
2748   case ISD::SETGT:   return X86::COND_A;
2749   case ISD::SETOLE:              // flipped
2750   case ISD::SETOGE:
2751   case ISD::SETGE:   return X86::COND_AE;
2752   case ISD::SETUGT:              // flipped
2753   case ISD::SETULT:
2754   case ISD::SETLT:   return X86::COND_B;
2755   case ISD::SETUGE:              // flipped
2756   case ISD::SETULE:
2757   case ISD::SETLE:   return X86::COND_BE;
2758   case ISD::SETONE:
2759   case ISD::SETNE:   return X86::COND_NE;
2760   case ISD::SETUO:   return X86::COND_P;
2761   case ISD::SETO:    return X86::COND_NP;
2762   case ISD::SETOEQ:
2763   case ISD::SETUNE:  return X86::COND_INVALID;
2764   }
2765 }
2766
2767 /// hasFPCMov - is there a floating point cmov for the specific X86 condition
2768 /// code. Current x86 isa includes the following FP cmov instructions:
2769 /// fcmovb, fcomvbe, fcomve, fcmovu, fcmovae, fcmova, fcmovne, fcmovnu.
2770 static bool hasFPCMov(unsigned X86CC) {
2771   switch (X86CC) {
2772   default:
2773     return false;
2774   case X86::COND_B:
2775   case X86::COND_BE:
2776   case X86::COND_E:
2777   case X86::COND_P:
2778   case X86::COND_A:
2779   case X86::COND_AE:
2780   case X86::COND_NE:
2781   case X86::COND_NP:
2782     return true;
2783   }
2784 }
2785
2786 /// isFPImmLegal - Returns true if the target can instruction select the
2787 /// specified FP immediate natively. If false, the legalizer will
2788 /// materialize the FP immediate as a load from a constant pool.
2789 bool X86TargetLowering::isFPImmLegal(const APFloat &Imm, EVT VT) const {
2790   for (unsigned i = 0, e = LegalFPImmediates.size(); i != e; ++i) {
2791     if (Imm.bitwiseIsEqual(LegalFPImmediates[i]))
2792       return true;
2793   }
2794   return false;
2795 }
2796
2797 /// isUndefOrInRange - Return true if Val is undef or if its value falls within
2798 /// the specified range (L, H].
2799 static bool isUndefOrInRange(int Val, int Low, int Hi) {
2800   return (Val < 0) || (Val >= Low && Val < Hi);
2801 }
2802
2803 /// isUndefOrEqual - Val is either less than zero (undef) or equal to the
2804 /// specified value.
2805 static bool isUndefOrEqual(int Val, int CmpVal) {
2806   if (Val < 0 || Val == CmpVal)
2807     return true;
2808   return false;
2809 }
2810
2811 /// isPSHUFDMask - Return true if the node specifies a shuffle of elements that
2812 /// is suitable for input to PSHUFD or PSHUFW.  That is, it doesn't reference
2813 /// the second operand.
2814 static bool isPSHUFDMask(const SmallVectorImpl<int> &Mask, EVT VT) {
2815   if (VT == MVT::v4f32 || VT == MVT::v4i32 || VT == MVT::v4i16)
2816     return (Mask[0] < 4 && Mask[1] < 4 && Mask[2] < 4 && Mask[3] < 4);
2817   if (VT == MVT::v2f64 || VT == MVT::v2i64)
2818     return (Mask[0] < 2 && Mask[1] < 2);
2819   return false;
2820 }
2821
2822 bool X86::isPSHUFDMask(ShuffleVectorSDNode *N) {
2823   SmallVector<int, 8> M;
2824   N->getMask(M);
2825   return ::isPSHUFDMask(M, N->getValueType(0));
2826 }
2827
2828 /// isPSHUFHWMask - Return true if the node specifies a shuffle of elements that
2829 /// is suitable for input to PSHUFHW.
2830 static bool isPSHUFHWMask(const SmallVectorImpl<int> &Mask, EVT VT) {
2831   if (VT != MVT::v8i16)
2832     return false;
2833
2834   // Lower quadword copied in order or undef.
2835   for (int i = 0; i != 4; ++i)
2836     if (Mask[i] >= 0 && Mask[i] != i)
2837       return false;
2838
2839   // Upper quadword shuffled.
2840   for (int i = 4; i != 8; ++i)
2841     if (Mask[i] >= 0 && (Mask[i] < 4 || Mask[i] > 7))
2842       return false;
2843
2844   return true;
2845 }
2846
2847 bool X86::isPSHUFHWMask(ShuffleVectorSDNode *N) {
2848   SmallVector<int, 8> M;
2849   N->getMask(M);
2850   return ::isPSHUFHWMask(M, N->getValueType(0));
2851 }
2852
2853 /// isPSHUFLWMask - Return true if the node specifies a shuffle of elements that
2854 /// is suitable for input to PSHUFLW.
2855 static bool isPSHUFLWMask(const SmallVectorImpl<int> &Mask, EVT VT) {
2856   if (VT != MVT::v8i16)
2857     return false;
2858
2859   // Upper quadword copied in order.
2860   for (int i = 4; i != 8; ++i)
2861     if (Mask[i] >= 0 && Mask[i] != i)
2862       return false;
2863
2864   // Lower quadword shuffled.
2865   for (int i = 0; i != 4; ++i)
2866     if (Mask[i] >= 4)
2867       return false;
2868
2869   return true;
2870 }
2871
2872 bool X86::isPSHUFLWMask(ShuffleVectorSDNode *N) {
2873   SmallVector<int, 8> M;
2874   N->getMask(M);
2875   return ::isPSHUFLWMask(M, N->getValueType(0));
2876 }
2877
2878 /// isPALIGNRMask - Return true if the node specifies a shuffle of elements that
2879 /// is suitable for input to PALIGNR.
2880 static bool isPALIGNRMask(const SmallVectorImpl<int> &Mask, EVT VT,
2881                           bool hasSSSE3) {
2882   int i, e = VT.getVectorNumElements();
2883
2884   // Do not handle v2i64 / v2f64 shuffles with palignr.
2885   if (e < 4 || !hasSSSE3)
2886     return false;
2887
2888   for (i = 0; i != e; ++i)
2889     if (Mask[i] >= 0)
2890       break;
2891
2892   // All undef, not a palignr.
2893   if (i == e)
2894     return false;
2895
2896   // Determine if it's ok to perform a palignr with only the LHS, since we
2897   // don't have access to the actual shuffle elements to see if RHS is undef.
2898   bool Unary = Mask[i] < (int)e;
2899   bool NeedsUnary = false;
2900
2901   int s = Mask[i] - i;
2902
2903   // Check the rest of the elements to see if they are consecutive.
2904   for (++i; i != e; ++i) {
2905     int m = Mask[i];
2906     if (m < 0)
2907       continue;
2908
2909     Unary = Unary && (m < (int)e);
2910     NeedsUnary = NeedsUnary || (m < s);
2911
2912     if (NeedsUnary && !Unary)
2913       return false;
2914     if (Unary && m != ((s+i) & (e-1)))
2915       return false;
2916     if (!Unary && m != (s+i))
2917       return false;
2918   }
2919   return true;
2920 }
2921
2922 bool X86::isPALIGNRMask(ShuffleVectorSDNode *N) {
2923   SmallVector<int, 8> M;
2924   N->getMask(M);
2925   return ::isPALIGNRMask(M, N->getValueType(0), true);
2926 }
2927
2928 /// isSHUFPMask - Return true if the specified VECTOR_SHUFFLE operand
2929 /// specifies a shuffle of elements that is suitable for input to SHUFP*.
2930 static bool isSHUFPMask(const SmallVectorImpl<int> &Mask, EVT VT) {
2931   int NumElems = VT.getVectorNumElements();
2932   if (NumElems != 2 && NumElems != 4)
2933     return false;
2934
2935   int Half = NumElems / 2;
2936   for (int i = 0; i < Half; ++i)
2937     if (!isUndefOrInRange(Mask[i], 0, NumElems))
2938       return false;
2939   for (int i = Half; i < NumElems; ++i)
2940     if (!isUndefOrInRange(Mask[i], NumElems, NumElems*2))
2941       return false;
2942
2943   return true;
2944 }
2945
2946 bool X86::isSHUFPMask(ShuffleVectorSDNode *N) {
2947   SmallVector<int, 8> M;
2948   N->getMask(M);
2949   return ::isSHUFPMask(M, N->getValueType(0));
2950 }
2951
2952 /// isCommutedSHUFP - Returns true if the shuffle mask is exactly
2953 /// the reverse of what x86 shuffles want. x86 shuffles requires the lower
2954 /// half elements to come from vector 1 (which would equal the dest.) and
2955 /// the upper half to come from vector 2.
2956 static bool isCommutedSHUFPMask(const SmallVectorImpl<int> &Mask, EVT VT) {
2957   int NumElems = VT.getVectorNumElements();
2958
2959   if (NumElems != 2 && NumElems != 4)
2960     return false;
2961
2962   int Half = NumElems / 2;
2963   for (int i = 0; i < Half; ++i)
2964     if (!isUndefOrInRange(Mask[i], NumElems, NumElems*2))
2965       return false;
2966   for (int i = Half; i < NumElems; ++i)
2967     if (!isUndefOrInRange(Mask[i], 0, NumElems))
2968       return false;
2969   return true;
2970 }
2971
2972 static bool isCommutedSHUFP(ShuffleVectorSDNode *N) {
2973   SmallVector<int, 8> M;
2974   N->getMask(M);
2975   return isCommutedSHUFPMask(M, N->getValueType(0));
2976 }
2977
2978 /// isMOVHLPSMask - Return true if the specified VECTOR_SHUFFLE operand
2979 /// specifies a shuffle of elements that is suitable for input to MOVHLPS.
2980 bool X86::isMOVHLPSMask(ShuffleVectorSDNode *N) {
2981   if (N->getValueType(0).getVectorNumElements() != 4)
2982     return false;
2983
2984   // Expect bit0 == 6, bit1 == 7, bit2 == 2, bit3 == 3
2985   return isUndefOrEqual(N->getMaskElt(0), 6) &&
2986          isUndefOrEqual(N->getMaskElt(1), 7) &&
2987          isUndefOrEqual(N->getMaskElt(2), 2) &&
2988          isUndefOrEqual(N->getMaskElt(3), 3);
2989 }
2990
2991 /// isMOVHLPS_v_undef_Mask - Special case of isMOVHLPSMask for canonical form
2992 /// of vector_shuffle v, v, <2, 3, 2, 3>, i.e. vector_shuffle v, undef,
2993 /// <2, 3, 2, 3>
2994 bool X86::isMOVHLPS_v_undef_Mask(ShuffleVectorSDNode *N) {
2995   unsigned NumElems = N->getValueType(0).getVectorNumElements();
2996
2997   if (NumElems != 4)
2998     return false;
2999
3000   return isUndefOrEqual(N->getMaskElt(0), 2) &&
3001   isUndefOrEqual(N->getMaskElt(1), 3) &&
3002   isUndefOrEqual(N->getMaskElt(2), 2) &&
3003   isUndefOrEqual(N->getMaskElt(3), 3);
3004 }
3005
3006 /// isMOVLPMask - Return true if the specified VECTOR_SHUFFLE operand
3007 /// specifies a shuffle of elements that is suitable for input to MOVLP{S|D}.
3008 bool X86::isMOVLPMask(ShuffleVectorSDNode *N) {
3009   unsigned NumElems = N->getValueType(0).getVectorNumElements();
3010
3011   if (NumElems != 2 && NumElems != 4)
3012     return false;
3013
3014   for (unsigned i = 0; i < NumElems/2; ++i)
3015     if (!isUndefOrEqual(N->getMaskElt(i), i + NumElems))
3016       return false;
3017
3018   for (unsigned i = NumElems/2; i < NumElems; ++i)
3019     if (!isUndefOrEqual(N->getMaskElt(i), i))
3020       return false;
3021
3022   return true;
3023 }
3024
3025 /// isMOVLHPSMask - Return true if the specified VECTOR_SHUFFLE operand
3026 /// specifies a shuffle of elements that is suitable for input to MOVLHPS.
3027 bool X86::isMOVLHPSMask(ShuffleVectorSDNode *N) {
3028   unsigned NumElems = N->getValueType(0).getVectorNumElements();
3029
3030   if (NumElems != 2 && NumElems != 4)
3031     return false;
3032
3033   for (unsigned i = 0; i < NumElems/2; ++i)
3034     if (!isUndefOrEqual(N->getMaskElt(i), i))
3035       return false;
3036
3037   for (unsigned i = 0; i < NumElems/2; ++i)
3038     if (!isUndefOrEqual(N->getMaskElt(i + NumElems/2), i + NumElems))
3039       return false;
3040
3041   return true;
3042 }
3043
3044 /// isUNPCKLMask - Return true if the specified VECTOR_SHUFFLE operand
3045 /// specifies a shuffle of elements that is suitable for input to UNPCKL.
3046 static bool isUNPCKLMask(const SmallVectorImpl<int> &Mask, EVT VT,
3047                          bool V2IsSplat = false) {
3048   int NumElts = VT.getVectorNumElements();
3049   if (NumElts != 2 && NumElts != 4 && NumElts != 8 && NumElts != 16)
3050     return false;
3051
3052   for (int i = 0, j = 0; i != NumElts; i += 2, ++j) {
3053     int BitI  = Mask[i];
3054     int BitI1 = Mask[i+1];
3055     if (!isUndefOrEqual(BitI, j))
3056       return false;
3057     if (V2IsSplat) {
3058       if (!isUndefOrEqual(BitI1, NumElts))
3059         return false;
3060     } else {
3061       if (!isUndefOrEqual(BitI1, j + NumElts))
3062         return false;
3063     }
3064   }
3065   return true;
3066 }
3067
3068 bool X86::isUNPCKLMask(ShuffleVectorSDNode *N, bool V2IsSplat) {
3069   SmallVector<int, 8> M;
3070   N->getMask(M);
3071   return ::isUNPCKLMask(M, N->getValueType(0), V2IsSplat);
3072 }
3073
3074 /// isUNPCKHMask - Return true if the specified VECTOR_SHUFFLE operand
3075 /// specifies a shuffle of elements that is suitable for input to UNPCKH.
3076 static bool isUNPCKHMask(const SmallVectorImpl<int> &Mask, EVT VT,
3077                          bool V2IsSplat = false) {
3078   int NumElts = VT.getVectorNumElements();
3079   if (NumElts != 2 && NumElts != 4 && NumElts != 8 && NumElts != 16)
3080     return false;
3081
3082   for (int i = 0, j = 0; i != NumElts; i += 2, ++j) {
3083     int BitI  = Mask[i];
3084     int BitI1 = Mask[i+1];
3085     if (!isUndefOrEqual(BitI, j + NumElts/2))
3086       return false;
3087     if (V2IsSplat) {
3088       if (isUndefOrEqual(BitI1, NumElts))
3089         return false;
3090     } else {
3091       if (!isUndefOrEqual(BitI1, j + NumElts/2 + NumElts))
3092         return false;
3093     }
3094   }
3095   return true;
3096 }
3097
3098 bool X86::isUNPCKHMask(ShuffleVectorSDNode *N, bool V2IsSplat) {
3099   SmallVector<int, 8> M;
3100   N->getMask(M);
3101   return ::isUNPCKHMask(M, N->getValueType(0), V2IsSplat);
3102 }
3103
3104 /// isUNPCKL_v_undef_Mask - Special case of isUNPCKLMask for canonical form
3105 /// of vector_shuffle v, v, <0, 4, 1, 5>, i.e. vector_shuffle v, undef,
3106 /// <0, 0, 1, 1>
3107 static bool isUNPCKL_v_undef_Mask(const SmallVectorImpl<int> &Mask, EVT VT) {
3108   int NumElems = VT.getVectorNumElements();
3109   if (NumElems != 2 && NumElems != 4 && NumElems != 8 && NumElems != 16)
3110     return false;
3111
3112   for (int i = 0, j = 0; i != NumElems; i += 2, ++j) {
3113     int BitI  = Mask[i];
3114     int BitI1 = Mask[i+1];
3115     if (!isUndefOrEqual(BitI, j))
3116       return false;
3117     if (!isUndefOrEqual(BitI1, j))
3118       return false;
3119   }
3120   return true;
3121 }
3122
3123 bool X86::isUNPCKL_v_undef_Mask(ShuffleVectorSDNode *N) {
3124   SmallVector<int, 8> M;
3125   N->getMask(M);
3126   return ::isUNPCKL_v_undef_Mask(M, N->getValueType(0));
3127 }
3128
3129 /// isUNPCKH_v_undef_Mask - Special case of isUNPCKHMask for canonical form
3130 /// of vector_shuffle v, v, <2, 6, 3, 7>, i.e. vector_shuffle v, undef,
3131 /// <2, 2, 3, 3>
3132 static bool isUNPCKH_v_undef_Mask(const SmallVectorImpl<int> &Mask, EVT VT) {
3133   int NumElems = VT.getVectorNumElements();
3134   if (NumElems != 2 && NumElems != 4 && NumElems != 8 && NumElems != 16)
3135     return false;
3136
3137   for (int i = 0, j = NumElems / 2; i != NumElems; i += 2, ++j) {
3138     int BitI  = Mask[i];
3139     int BitI1 = Mask[i+1];
3140     if (!isUndefOrEqual(BitI, j))
3141       return false;
3142     if (!isUndefOrEqual(BitI1, j))
3143       return false;
3144   }
3145   return true;
3146 }
3147
3148 bool X86::isUNPCKH_v_undef_Mask(ShuffleVectorSDNode *N) {
3149   SmallVector<int, 8> M;
3150   N->getMask(M);
3151   return ::isUNPCKH_v_undef_Mask(M, N->getValueType(0));
3152 }
3153
3154 /// isMOVLMask - Return true if the specified VECTOR_SHUFFLE operand
3155 /// specifies a shuffle of elements that is suitable for input to MOVSS,
3156 /// MOVSD, and MOVD, i.e. setting the lowest element.
3157 static bool isMOVLMask(const SmallVectorImpl<int> &Mask, EVT VT) {
3158   if (VT.getVectorElementType().getSizeInBits() < 32)
3159     return false;
3160
3161   int NumElts = VT.getVectorNumElements();
3162
3163   if (!isUndefOrEqual(Mask[0], NumElts))
3164     return false;
3165
3166   for (int i = 1; i < NumElts; ++i)
3167     if (!isUndefOrEqual(Mask[i], i))
3168       return false;
3169
3170   return true;
3171 }
3172
3173 bool X86::isMOVLMask(ShuffleVectorSDNode *N) {
3174   SmallVector<int, 8> M;
3175   N->getMask(M);
3176   return ::isMOVLMask(M, N->getValueType(0));
3177 }
3178
3179 /// isCommutedMOVL - Returns true if the shuffle mask is except the reverse
3180 /// of what x86 movss want. X86 movs requires the lowest  element to be lowest
3181 /// element of vector 2 and the other elements to come from vector 1 in order.
3182 static bool isCommutedMOVLMask(const SmallVectorImpl<int> &Mask, EVT VT,
3183                                bool V2IsSplat = false, bool V2IsUndef = false) {
3184   int NumOps = VT.getVectorNumElements();
3185   if (NumOps != 2 && NumOps != 4 && NumOps != 8 && NumOps != 16)
3186     return false;
3187
3188   if (!isUndefOrEqual(Mask[0], 0))
3189     return false;
3190
3191   for (int i = 1; i < NumOps; ++i)
3192     if (!(isUndefOrEqual(Mask[i], i+NumOps) ||
3193           (V2IsUndef && isUndefOrInRange(Mask[i], NumOps, NumOps*2)) ||
3194           (V2IsSplat && isUndefOrEqual(Mask[i], NumOps))))
3195       return false;
3196
3197   return true;
3198 }
3199
3200 static bool isCommutedMOVL(ShuffleVectorSDNode *N, bool V2IsSplat = false,
3201                            bool V2IsUndef = false) {
3202   SmallVector<int, 8> M;
3203   N->getMask(M);
3204   return isCommutedMOVLMask(M, N->getValueType(0), V2IsSplat, V2IsUndef);
3205 }
3206
3207 /// isMOVSHDUPMask - Return true if the specified VECTOR_SHUFFLE operand
3208 /// specifies a shuffle of elements that is suitable for input to MOVSHDUP.
3209 bool X86::isMOVSHDUPMask(ShuffleVectorSDNode *N) {
3210   if (N->getValueType(0).getVectorNumElements() != 4)
3211     return false;
3212
3213   // Expect 1, 1, 3, 3
3214   for (unsigned i = 0; i < 2; ++i) {
3215     int Elt = N->getMaskElt(i);
3216     if (Elt >= 0 && Elt != 1)
3217       return false;
3218   }
3219
3220   bool HasHi = false;
3221   for (unsigned i = 2; i < 4; ++i) {
3222     int Elt = N->getMaskElt(i);
3223     if (Elt >= 0 && Elt != 3)
3224       return false;
3225     if (Elt == 3)
3226       HasHi = true;
3227   }
3228   // Don't use movshdup if it can be done with a shufps.
3229   // FIXME: verify that matching u, u, 3, 3 is what we want.
3230   return HasHi;
3231 }
3232
3233 /// isMOVSLDUPMask - Return true if the specified VECTOR_SHUFFLE operand
3234 /// specifies a shuffle of elements that is suitable for input to MOVSLDUP.
3235 bool X86::isMOVSLDUPMask(ShuffleVectorSDNode *N) {
3236   if (N->getValueType(0).getVectorNumElements() != 4)
3237     return false;
3238
3239   // Expect 0, 0, 2, 2
3240   for (unsigned i = 0; i < 2; ++i)
3241     if (N->getMaskElt(i) > 0)
3242       return false;
3243
3244   bool HasHi = false;
3245   for (unsigned i = 2; i < 4; ++i) {
3246     int Elt = N->getMaskElt(i);
3247     if (Elt >= 0 && Elt != 2)
3248       return false;
3249     if (Elt == 2)
3250       HasHi = true;
3251   }
3252   // Don't use movsldup if it can be done with a shufps.
3253   return HasHi;
3254 }
3255
3256 /// isMOVDDUPMask - Return true if the specified VECTOR_SHUFFLE operand
3257 /// specifies a shuffle of elements that is suitable for input to MOVDDUP.
3258 bool X86::isMOVDDUPMask(ShuffleVectorSDNode *N) {
3259   int e = N->getValueType(0).getVectorNumElements() / 2;
3260
3261   for (int i = 0; i < e; ++i)
3262     if (!isUndefOrEqual(N->getMaskElt(i), i))
3263       return false;
3264   for (int i = 0; i < e; ++i)
3265     if (!isUndefOrEqual(N->getMaskElt(e+i), i))
3266       return false;
3267   return true;
3268 }
3269
3270 /// getShuffleSHUFImmediate - Return the appropriate immediate to shuffle
3271 /// the specified VECTOR_SHUFFLE mask with PSHUF* and SHUFP* instructions.
3272 unsigned X86::getShuffleSHUFImmediate(SDNode *N) {
3273   ShuffleVectorSDNode *SVOp = cast<ShuffleVectorSDNode>(N);
3274   int NumOperands = SVOp->getValueType(0).getVectorNumElements();
3275
3276   unsigned Shift = (NumOperands == 4) ? 2 : 1;
3277   unsigned Mask = 0;
3278   for (int i = 0; i < NumOperands; ++i) {
3279     int Val = SVOp->getMaskElt(NumOperands-i-1);
3280     if (Val < 0) Val = 0;
3281     if (Val >= NumOperands) Val -= NumOperands;
3282     Mask |= Val;
3283     if (i != NumOperands - 1)
3284       Mask <<= Shift;
3285   }
3286   return Mask;
3287 }
3288
3289 /// getShufflePSHUFHWImmediate - Return the appropriate immediate to shuffle
3290 /// the specified VECTOR_SHUFFLE mask with the PSHUFHW instruction.
3291 unsigned X86::getShufflePSHUFHWImmediate(SDNode *N) {
3292   ShuffleVectorSDNode *SVOp = cast<ShuffleVectorSDNode>(N);
3293   unsigned Mask = 0;
3294   // 8 nodes, but we only care about the last 4.
3295   for (unsigned i = 7; i >= 4; --i) {
3296     int Val = SVOp->getMaskElt(i);
3297     if (Val >= 0)
3298       Mask |= (Val - 4);
3299     if (i != 4)
3300       Mask <<= 2;
3301   }
3302   return Mask;
3303 }
3304
3305 /// getShufflePSHUFLWImmediate - Return the appropriate immediate to shuffle
3306 /// the specified VECTOR_SHUFFLE mask with the PSHUFLW instruction.
3307 unsigned X86::getShufflePSHUFLWImmediate(SDNode *N) {
3308   ShuffleVectorSDNode *SVOp = cast<ShuffleVectorSDNode>(N);
3309   unsigned Mask = 0;
3310   // 8 nodes, but we only care about the first 4.
3311   for (int i = 3; i >= 0; --i) {
3312     int Val = SVOp->getMaskElt(i);
3313     if (Val >= 0)
3314       Mask |= Val;
3315     if (i != 0)
3316       Mask <<= 2;
3317   }
3318   return Mask;
3319 }
3320
3321 /// getShufflePALIGNRImmediate - Return the appropriate immediate to shuffle
3322 /// the specified VECTOR_SHUFFLE mask with the PALIGNR instruction.
3323 unsigned X86::getShufflePALIGNRImmediate(SDNode *N) {
3324   ShuffleVectorSDNode *SVOp = cast<ShuffleVectorSDNode>(N);
3325   EVT VVT = N->getValueType(0);
3326   unsigned EltSize = VVT.getVectorElementType().getSizeInBits() >> 3;
3327   int Val = 0;
3328
3329   unsigned i, e;
3330   for (i = 0, e = VVT.getVectorNumElements(); i != e; ++i) {
3331     Val = SVOp->getMaskElt(i);
3332     if (Val >= 0)
3333       break;
3334   }
3335   return (Val - i) * EltSize;
3336 }
3337
3338 /// isZeroNode - Returns true if Elt is a constant zero or a floating point
3339 /// constant +0.0.
3340 bool X86::isZeroNode(SDValue Elt) {
3341   return ((isa<ConstantSDNode>(Elt) &&
3342            cast<ConstantSDNode>(Elt)->isNullValue()) ||
3343           (isa<ConstantFPSDNode>(Elt) &&
3344            cast<ConstantFPSDNode>(Elt)->getValueAPF().isPosZero()));
3345 }
3346
3347 /// CommuteVectorShuffle - Swap vector_shuffle operands as well as values in
3348 /// their permute mask.
3349 static SDValue CommuteVectorShuffle(ShuffleVectorSDNode *SVOp,
3350                                     SelectionDAG &DAG) {
3351   EVT VT = SVOp->getValueType(0);
3352   unsigned NumElems = VT.getVectorNumElements();
3353   SmallVector<int, 8> MaskVec;
3354
3355   for (unsigned i = 0; i != NumElems; ++i) {
3356     int idx = SVOp->getMaskElt(i);
3357     if (idx < 0)
3358       MaskVec.push_back(idx);
3359     else if (idx < (int)NumElems)
3360       MaskVec.push_back(idx + NumElems);
3361     else
3362       MaskVec.push_back(idx - NumElems);
3363   }
3364   return DAG.getVectorShuffle(VT, SVOp->getDebugLoc(), SVOp->getOperand(1),
3365                               SVOp->getOperand(0), &MaskVec[0]);
3366 }
3367
3368 /// CommuteVectorShuffleMask - Change values in a shuffle permute mask assuming
3369 /// the two vector operands have swapped position.
3370 static void CommuteVectorShuffleMask(SmallVectorImpl<int> &Mask, EVT VT) {
3371   unsigned NumElems = VT.getVectorNumElements();
3372   for (unsigned i = 0; i != NumElems; ++i) {
3373     int idx = Mask[i];
3374     if (idx < 0)
3375       continue;
3376     else if (idx < (int)NumElems)
3377       Mask[i] = idx + NumElems;
3378     else
3379       Mask[i] = idx - NumElems;
3380   }
3381 }
3382
3383 /// ShouldXformToMOVHLPS - Return true if the node should be transformed to
3384 /// match movhlps. The lower half elements should come from upper half of
3385 /// V1 (and in order), and the upper half elements should come from the upper
3386 /// half of V2 (and in order).
3387 static bool ShouldXformToMOVHLPS(ShuffleVectorSDNode *Op) {
3388   if (Op->getValueType(0).getVectorNumElements() != 4)
3389     return false;
3390   for (unsigned i = 0, e = 2; i != e; ++i)
3391     if (!isUndefOrEqual(Op->getMaskElt(i), i+2))
3392       return false;
3393   for (unsigned i = 2; i != 4; ++i)
3394     if (!isUndefOrEqual(Op->getMaskElt(i), i+4))
3395       return false;
3396   return true;
3397 }
3398
3399 /// isScalarLoadToVector - Returns true if the node is a scalar load that
3400 /// is promoted to a vector. It also returns the LoadSDNode by reference if
3401 /// required.
3402 static bool isScalarLoadToVector(SDNode *N, LoadSDNode **LD = NULL) {
3403   if (N->getOpcode() != ISD::SCALAR_TO_VECTOR)
3404     return false;
3405   N = N->getOperand(0).getNode();
3406   if (!ISD::isNON_EXTLoad(N))
3407     return false;
3408   if (LD)
3409     *LD = cast<LoadSDNode>(N);
3410   return true;
3411 }
3412
3413 /// ShouldXformToMOVLP{S|D} - Return true if the node should be transformed to
3414 /// match movlp{s|d}. The lower half elements should come from lower half of
3415 /// V1 (and in order), and the upper half elements should come from the upper
3416 /// half of V2 (and in order). And since V1 will become the source of the
3417 /// MOVLP, it must be either a vector load or a scalar load to vector.
3418 static bool ShouldXformToMOVLP(SDNode *V1, SDNode *V2,
3419                                ShuffleVectorSDNode *Op) {
3420   if (!ISD::isNON_EXTLoad(V1) && !isScalarLoadToVector(V1))
3421     return false;
3422   // Is V2 is a vector load, don't do this transformation. We will try to use
3423   // load folding shufps op.
3424   if (ISD::isNON_EXTLoad(V2))
3425     return false;
3426
3427   unsigned NumElems = Op->getValueType(0).getVectorNumElements();
3428
3429   if (NumElems != 2 && NumElems != 4)
3430     return false;
3431   for (unsigned i = 0, e = NumElems/2; i != e; ++i)
3432     if (!isUndefOrEqual(Op->getMaskElt(i), i))
3433       return false;
3434   for (unsigned i = NumElems/2; i != NumElems; ++i)
3435     if (!isUndefOrEqual(Op->getMaskElt(i), i+NumElems))
3436       return false;
3437   return true;
3438 }
3439
3440 /// isSplatVector - Returns true if N is a BUILD_VECTOR node whose elements are
3441 /// all the same.
3442 static bool isSplatVector(SDNode *N) {
3443   if (N->getOpcode() != ISD::BUILD_VECTOR)
3444     return false;
3445
3446   SDValue SplatValue = N->getOperand(0);
3447   for (unsigned i = 1, e = N->getNumOperands(); i != e; ++i)
3448     if (N->getOperand(i) != SplatValue)
3449       return false;
3450   return true;
3451 }
3452
3453 /// isZeroShuffle - Returns true if N is a VECTOR_SHUFFLE that can be resolved
3454 /// to an zero vector.
3455 /// FIXME: move to dag combiner / method on ShuffleVectorSDNode
3456 static bool isZeroShuffle(ShuffleVectorSDNode *N) {
3457   SDValue V1 = N->getOperand(0);
3458   SDValue V2 = N->getOperand(1);
3459   unsigned NumElems = N->getValueType(0).getVectorNumElements();
3460   for (unsigned i = 0; i != NumElems; ++i) {
3461     int Idx = N->getMaskElt(i);
3462     if (Idx >= (int)NumElems) {
3463       unsigned Opc = V2.getOpcode();
3464       if (Opc == ISD::UNDEF || ISD::isBuildVectorAllZeros(V2.getNode()))
3465         continue;
3466       if (Opc != ISD::BUILD_VECTOR ||
3467           !X86::isZeroNode(V2.getOperand(Idx-NumElems)))
3468         return false;
3469     } else if (Idx >= 0) {
3470       unsigned Opc = V1.getOpcode();
3471       if (Opc == ISD::UNDEF || ISD::isBuildVectorAllZeros(V1.getNode()))
3472         continue;
3473       if (Opc != ISD::BUILD_VECTOR ||
3474           !X86::isZeroNode(V1.getOperand(Idx)))
3475         return false;
3476     }
3477   }
3478   return true;
3479 }
3480
3481 /// getZeroVector - Returns a vector of specified type with all zero elements.
3482 ///
3483 static SDValue getZeroVector(EVT VT, bool HasSSE2, SelectionDAG &DAG,
3484                              DebugLoc dl) {
3485   assert(VT.isVector() && "Expected a vector type");
3486
3487   // Always build zero vectors as <4 x i32> or <2 x i32> bitcasted
3488   // to their dest type. This ensures they get CSE'd.
3489   SDValue Vec;
3490   if (VT.getSizeInBits() == 64) { // MMX
3491     SDValue Cst = DAG.getTargetConstant(0, MVT::i32);
3492     Vec = DAG.getNode(ISD::BUILD_VECTOR, dl, MVT::v2i32, Cst, Cst);
3493   } else if (VT.getSizeInBits() == 128) {
3494     if (HasSSE2) {  // SSE2
3495       SDValue Cst = DAG.getTargetConstant(0, MVT::i32);
3496       Vec = DAG.getNode(ISD::BUILD_VECTOR, dl, MVT::v4i32, Cst, Cst, Cst, Cst);
3497     } else { // SSE1
3498       SDValue Cst = DAG.getTargetConstantFP(+0.0, MVT::f32);
3499       Vec = DAG.getNode(ISD::BUILD_VECTOR, dl, MVT::v4f32, Cst, Cst, Cst, Cst);
3500     }
3501   } else if (VT.getSizeInBits() == 256) { // AVX
3502     // 256-bit logic and arithmetic instructions in AVX are
3503     // all floating-point, no support for integer ops. Default
3504     // to emitting fp zeroed vectors then.
3505     SDValue Cst = DAG.getTargetConstantFP(+0.0, MVT::f32);
3506     SDValue Ops[] = { Cst, Cst, Cst, Cst, Cst, Cst, Cst, Cst };
3507     Vec = DAG.getNode(ISD::BUILD_VECTOR, dl, MVT::v8f32, Ops, 8);
3508   }
3509   return DAG.getNode(ISD::BIT_CONVERT, dl, VT, Vec);
3510 }
3511
3512 /// getOnesVector - Returns a vector of specified type with all bits set.
3513 ///
3514 static SDValue getOnesVector(EVT VT, SelectionDAG &DAG, DebugLoc dl) {
3515   assert(VT.isVector() && "Expected a vector type");
3516
3517   // Always build ones vectors as <4 x i32> or <2 x i32> bitcasted to their dest
3518   // type.  This ensures they get CSE'd.
3519   SDValue Cst = DAG.getTargetConstant(~0U, MVT::i32);
3520   SDValue Vec;
3521   if (VT.getSizeInBits() == 64) // MMX
3522     Vec = DAG.getNode(ISD::BUILD_VECTOR, dl, MVT::v2i32, Cst, Cst);
3523   else // SSE
3524     Vec = DAG.getNode(ISD::BUILD_VECTOR, dl, MVT::v4i32, Cst, Cst, Cst, Cst);
3525   return DAG.getNode(ISD::BIT_CONVERT, dl, VT, Vec);
3526 }
3527
3528
3529 /// NormalizeMask - V2 is a splat, modify the mask (if needed) so all elements
3530 /// that point to V2 points to its first element.
3531 static SDValue NormalizeMask(ShuffleVectorSDNode *SVOp, SelectionDAG &DAG) {
3532   EVT VT = SVOp->getValueType(0);
3533   unsigned NumElems = VT.getVectorNumElements();
3534
3535   bool Changed = false;
3536   SmallVector<int, 8> MaskVec;
3537   SVOp->getMask(MaskVec);
3538
3539   for (unsigned i = 0; i != NumElems; ++i) {
3540     if (MaskVec[i] > (int)NumElems) {
3541       MaskVec[i] = NumElems;
3542       Changed = true;
3543     }
3544   }
3545   if (Changed)
3546     return DAG.getVectorShuffle(VT, SVOp->getDebugLoc(), SVOp->getOperand(0),
3547                                 SVOp->getOperand(1), &MaskVec[0]);
3548   return SDValue(SVOp, 0);
3549 }
3550
3551 /// getMOVLMask - Returns a vector_shuffle mask for an movs{s|d}, movd
3552 /// operation of specified width.
3553 static SDValue getMOVL(SelectionDAG &DAG, DebugLoc dl, EVT VT, SDValue V1,
3554                        SDValue V2) {
3555   unsigned NumElems = VT.getVectorNumElements();
3556   SmallVector<int, 8> Mask;
3557   Mask.push_back(NumElems);
3558   for (unsigned i = 1; i != NumElems; ++i)
3559     Mask.push_back(i);
3560   return DAG.getVectorShuffle(VT, dl, V1, V2, &Mask[0]);
3561 }
3562
3563 /// getUnpackl - Returns a vector_shuffle node for an unpackl operation.
3564 static SDValue getUnpackl(SelectionDAG &DAG, DebugLoc dl, EVT VT, SDValue V1,
3565                           SDValue V2) {
3566   unsigned NumElems = VT.getVectorNumElements();
3567   SmallVector<int, 8> Mask;
3568   for (unsigned i = 0, e = NumElems/2; i != e; ++i) {
3569     Mask.push_back(i);
3570     Mask.push_back(i + NumElems);
3571   }
3572   return DAG.getVectorShuffle(VT, dl, V1, V2, &Mask[0]);
3573 }
3574
3575 /// getUnpackhMask - Returns a vector_shuffle node for an unpackh operation.
3576 static SDValue getUnpackh(SelectionDAG &DAG, DebugLoc dl, EVT VT, SDValue V1,
3577                           SDValue V2) {
3578   unsigned NumElems = VT.getVectorNumElements();
3579   unsigned Half = NumElems/2;
3580   SmallVector<int, 8> Mask;
3581   for (unsigned i = 0; i != Half; ++i) {
3582     Mask.push_back(i + Half);
3583     Mask.push_back(i + NumElems + Half);
3584   }
3585   return DAG.getVectorShuffle(VT, dl, V1, V2, &Mask[0]);
3586 }
3587
3588 /// PromoteSplat - Promote a splat of v4i32, v8i16 or v16i8 to v4f32.
3589 static SDValue PromoteSplat(ShuffleVectorSDNode *SV, SelectionDAG &DAG) {
3590   if (SV->getValueType(0).getVectorNumElements() <= 4)
3591     return SDValue(SV, 0);
3592
3593   EVT PVT = MVT::v4f32;
3594   EVT VT = SV->getValueType(0);
3595   DebugLoc dl = SV->getDebugLoc();
3596   SDValue V1 = SV->getOperand(0);
3597   int NumElems = VT.getVectorNumElements();
3598   int EltNo = SV->getSplatIndex();
3599
3600   // unpack elements to the correct location
3601   while (NumElems > 4) {
3602     if (EltNo < NumElems/2) {
3603       V1 = getUnpackl(DAG, dl, VT, V1, V1);
3604     } else {
3605       V1 = getUnpackh(DAG, dl, VT, V1, V1);
3606       EltNo -= NumElems/2;
3607     }
3608     NumElems >>= 1;
3609   }
3610
3611   // Perform the splat.
3612   int SplatMask[4] = { EltNo, EltNo, EltNo, EltNo };
3613   V1 = DAG.getNode(ISD::BIT_CONVERT, dl, PVT, V1);
3614   V1 = DAG.getVectorShuffle(PVT, dl, V1, DAG.getUNDEF(PVT), &SplatMask[0]);
3615   return DAG.getNode(ISD::BIT_CONVERT, dl, VT, V1);
3616 }
3617
3618 /// getShuffleVectorZeroOrUndef - Return a vector_shuffle of the specified
3619 /// vector of zero or undef vector.  This produces a shuffle where the low
3620 /// element of V2 is swizzled into the zero/undef vector, landing at element
3621 /// Idx.  This produces a shuffle mask like 4,1,2,3 (idx=0) or  0,1,2,4 (idx=3).
3622 static SDValue getShuffleVectorZeroOrUndef(SDValue V2, unsigned Idx,
3623                                              bool isZero, bool HasSSE2,
3624                                              SelectionDAG &DAG) {
3625   EVT VT = V2.getValueType();
3626   SDValue V1 = isZero
3627     ? getZeroVector(VT, HasSSE2, DAG, V2.getDebugLoc()) : DAG.getUNDEF(VT);
3628   unsigned NumElems = VT.getVectorNumElements();
3629   SmallVector<int, 16> MaskVec;
3630   for (unsigned i = 0; i != NumElems; ++i)
3631     // If this is the insertion idx, put the low elt of V2 here.
3632     MaskVec.push_back(i == Idx ? NumElems : i);
3633   return DAG.getVectorShuffle(VT, V2.getDebugLoc(), V1, V2, &MaskVec[0]);
3634 }
3635
3636 /// getShuffleScalarElt - Returns the scalar element that will make up the ith
3637 /// element of the result of the vector shuffle.
3638 SDValue getShuffleScalarElt(SDNode *N, int Index, SelectionDAG &DAG) {
3639   SDValue V = SDValue(N, 0);
3640   EVT VT = V.getValueType();
3641   unsigned Opcode = V.getOpcode();
3642   int NumElems = VT.getVectorNumElements();
3643
3644   // Recurse into ISD::VECTOR_SHUFFLE node to find scalars.
3645   if (const ShuffleVectorSDNode *SV = dyn_cast<ShuffleVectorSDNode>(N)) {
3646     Index = SV->getMaskElt(Index);
3647
3648     if (Index < 0)
3649       return DAG.getUNDEF(VT.getVectorElementType());
3650
3651     SDValue NewV = (Index < NumElems) ? SV->getOperand(0) : SV->getOperand(1);
3652     return getShuffleScalarElt(NewV.getNode(), Index % NumElems, DAG);
3653   }
3654
3655   // Recurse into target specific vector shuffles to find scalars.
3656   if (isTargetShuffle(Opcode)) {
3657     switch(Opcode) {
3658     case X86ISD::MOVSS:
3659     case X86ISD::MOVSD:
3660       // Only care about the second operand, which can contain
3661       // a scalar_to_vector which we are looking for.
3662       return getShuffleScalarElt(V.getOperand(1).getNode(),
3663                                  0 /* Index */, DAG);
3664     default:
3665       assert("not implemented for target shuffle node");
3666       return SDValue();
3667     }
3668   }
3669
3670   // Actual nodes that may contain scalar elements
3671   if (Opcode == ISD::BIT_CONVERT) {
3672     V = V.getOperand(0);
3673     EVT SrcVT = V.getValueType();
3674
3675     if (!SrcVT.isVector() || SrcVT.getVectorNumElements() != (unsigned)NumElems)
3676       return SDValue();
3677   }
3678
3679   if (V.getOpcode() == ISD::SCALAR_TO_VECTOR)
3680     return (Index == 0) ? V.getOperand(0)
3681                           : DAG.getUNDEF(VT.getVectorElementType());
3682
3683   if (V.getOpcode() == ISD::BUILD_VECTOR)
3684     return V.getOperand(Index);
3685
3686   return SDValue();
3687 }
3688
3689 /// getNumOfConsecutiveZeros - Return the number of elements of a vector
3690 /// shuffle operation which come from a consecutively from a zero. The
3691 /// search can start in two diferent directions, from left or right.
3692 static
3693 unsigned getNumOfConsecutiveZeros(SDNode *N, int NumElems,
3694                                   bool ZerosFromLeft, SelectionDAG &DAG) {
3695   int i = 0;
3696
3697   while (i < NumElems) {
3698     unsigned Index = ZerosFromLeft ? i : NumElems-i-1;
3699     SDValue Elt = getShuffleScalarElt(N, Index, DAG);
3700     if (!(Elt.getNode() &&
3701          (Elt.getOpcode() == ISD::UNDEF || X86::isZeroNode(Elt))))
3702       break;
3703     ++i;
3704   }
3705
3706   return i;
3707 }
3708
3709 /// isShuffleMaskConsecutive - Check if the shuffle mask indicies from MaskI to
3710 /// MaskE correspond consecutively to elements from one of the vector operands,
3711 /// starting from its index OpIdx. Also tell OpNum which source vector operand.
3712 static
3713 bool isShuffleMaskConsecutive(ShuffleVectorSDNode *SVOp, int MaskI, int MaskE,
3714                               int OpIdx, int NumElems, unsigned &OpNum) {
3715   bool SeenV1 = false;
3716   bool SeenV2 = false;
3717
3718   for (int i = MaskI; i <= MaskE; ++i, ++OpIdx) {
3719     int Idx = SVOp->getMaskElt(i);
3720     // Ignore undef indicies
3721     if (Idx < 0)
3722       continue;
3723
3724     if (Idx < NumElems)
3725       SeenV1 = true;
3726     else
3727       SeenV2 = true;
3728
3729     // Only accept consecutive elements from the same vector
3730     if ((Idx % NumElems != OpIdx) || (SeenV1 && SeenV2))
3731       return false;
3732   }
3733
3734   OpNum = SeenV1 ? 0 : 1;
3735   return true;
3736 }
3737
3738 /// isVectorShiftRight - Returns true if the shuffle can be implemented as a
3739 /// logical left shift of a vector.
3740 static bool isVectorShiftRight(ShuffleVectorSDNode *SVOp, SelectionDAG &DAG,
3741                                bool &isLeft, SDValue &ShVal, unsigned &ShAmt) {
3742   unsigned NumElems = SVOp->getValueType(0).getVectorNumElements();
3743   unsigned NumZeros = getNumOfConsecutiveZeros(SVOp, NumElems,
3744               false /* check zeros from right */, DAG);
3745   unsigned OpSrc;
3746
3747   if (!NumZeros)
3748     return false;
3749
3750   // Considering the elements in the mask that are not consecutive zeros,
3751   // check if they consecutively come from only one of the source vectors.
3752   //
3753   //               V1 = {X, A, B, C}     0
3754   //                         \  \  \    /
3755   //   vector_shuffle V1, V2 <1, 2, 3, X>
3756   //
3757   if (!isShuffleMaskConsecutive(SVOp,
3758             0,                   // Mask Start Index
3759             NumElems-NumZeros-1, // Mask End Index
3760             NumZeros,            // Where to start looking in the src vector
3761             NumElems,            // Number of elements in vector
3762             OpSrc))              // Which source operand ?
3763     return false;
3764
3765   isLeft = false;
3766   ShAmt = NumZeros;
3767   ShVal = SVOp->getOperand(OpSrc);
3768   return true;
3769 }
3770
3771 /// isVectorShiftLeft - Returns true if the shuffle can be implemented as a
3772 /// logical left shift of a vector.
3773 static bool isVectorShiftLeft(ShuffleVectorSDNode *SVOp, SelectionDAG &DAG,
3774                               bool &isLeft, SDValue &ShVal, unsigned &ShAmt) {
3775   unsigned NumElems = SVOp->getValueType(0).getVectorNumElements();
3776   unsigned NumZeros = getNumOfConsecutiveZeros(SVOp, NumElems,
3777               true /* check zeros from left */, DAG);
3778   unsigned OpSrc;
3779
3780   if (!NumZeros)
3781     return false;
3782
3783   // Considering the elements in the mask that are not consecutive zeros,
3784   // check if they consecutively come from only one of the source vectors.
3785   //
3786   //                           0    { A, B, X, X } = V2
3787   //                          / \    /  /
3788   //   vector_shuffle V1, V2 <X, X, 4, 5>
3789   //
3790   if (!isShuffleMaskConsecutive(SVOp,
3791             NumZeros,     // Mask Start Index
3792             NumElems-1,   // Mask End Index
3793             0,            // Where to start looking in the src vector
3794             NumElems,     // Number of elements in vector
3795             OpSrc))       // Which source operand ?
3796     return false;
3797
3798   isLeft = true;
3799   ShAmt = NumZeros;
3800   ShVal = SVOp->getOperand(OpSrc);
3801   return true;
3802 }
3803
3804 /// isVectorShift - Returns true if the shuffle can be implemented as a
3805 /// logical left or right shift of a vector.
3806 static bool isVectorShift(ShuffleVectorSDNode *SVOp, SelectionDAG &DAG,
3807                           bool &isLeft, SDValue &ShVal, unsigned &ShAmt) {
3808   if (isVectorShiftLeft(SVOp, DAG, isLeft, ShVal, ShAmt) ||
3809       isVectorShiftRight(SVOp, DAG, isLeft, ShVal, ShAmt))
3810     return true;
3811
3812   return false;
3813 }
3814
3815 /// LowerBuildVectorv16i8 - Custom lower build_vector of v16i8.
3816 ///
3817 static SDValue LowerBuildVectorv16i8(SDValue Op, unsigned NonZeros,
3818                                        unsigned NumNonZero, unsigned NumZero,
3819                                        SelectionDAG &DAG,
3820                                        const TargetLowering &TLI) {
3821   if (NumNonZero > 8)
3822     return SDValue();
3823
3824   DebugLoc dl = Op.getDebugLoc();
3825   SDValue V(0, 0);
3826   bool First = true;
3827   for (unsigned i = 0; i < 16; ++i) {
3828     bool ThisIsNonZero = (NonZeros & (1 << i)) != 0;
3829     if (ThisIsNonZero && First) {
3830       if (NumZero)
3831         V = getZeroVector(MVT::v8i16, true, DAG, dl);
3832       else
3833         V = DAG.getUNDEF(MVT::v8i16);
3834       First = false;
3835     }
3836
3837     if ((i & 1) != 0) {
3838       SDValue ThisElt(0, 0), LastElt(0, 0);
3839       bool LastIsNonZero = (NonZeros & (1 << (i-1))) != 0;
3840       if (LastIsNonZero) {
3841         LastElt = DAG.getNode(ISD::ZERO_EXTEND, dl,
3842                               MVT::i16, Op.getOperand(i-1));
3843       }
3844       if (ThisIsNonZero) {
3845         ThisElt = DAG.getNode(ISD::ZERO_EXTEND, dl, MVT::i16, Op.getOperand(i));
3846         ThisElt = DAG.getNode(ISD::SHL, dl, MVT::i16,
3847                               ThisElt, DAG.getConstant(8, MVT::i8));
3848         if (LastIsNonZero)
3849           ThisElt = DAG.getNode(ISD::OR, dl, MVT::i16, ThisElt, LastElt);
3850       } else
3851         ThisElt = LastElt;
3852
3853       if (ThisElt.getNode())
3854         V = DAG.getNode(ISD::INSERT_VECTOR_ELT, dl, MVT::v8i16, V, ThisElt,
3855                         DAG.getIntPtrConstant(i/2));
3856     }
3857   }
3858
3859   return DAG.getNode(ISD::BIT_CONVERT, dl, MVT::v16i8, V);
3860 }
3861
3862 /// LowerBuildVectorv8i16 - Custom lower build_vector of v8i16.
3863 ///
3864 static SDValue LowerBuildVectorv8i16(SDValue Op, unsigned NonZeros,
3865                                      unsigned NumNonZero, unsigned NumZero,
3866                                      SelectionDAG &DAG,
3867                                      const TargetLowering &TLI) {
3868   if (NumNonZero > 4)
3869     return SDValue();
3870
3871   DebugLoc dl = Op.getDebugLoc();
3872   SDValue V(0, 0);
3873   bool First = true;
3874   for (unsigned i = 0; i < 8; ++i) {
3875     bool isNonZero = (NonZeros & (1 << i)) != 0;
3876     if (isNonZero) {
3877       if (First) {
3878         if (NumZero)
3879           V = getZeroVector(MVT::v8i16, true, DAG, dl);
3880         else
3881           V = DAG.getUNDEF(MVT::v8i16);
3882         First = false;
3883       }
3884       V = DAG.getNode(ISD::INSERT_VECTOR_ELT, dl,
3885                       MVT::v8i16, V, Op.getOperand(i),
3886                       DAG.getIntPtrConstant(i));
3887     }
3888   }
3889
3890   return V;
3891 }
3892
3893 /// getVShift - Return a vector logical shift node.
3894 ///
3895 static SDValue getVShift(bool isLeft, EVT VT, SDValue SrcOp,
3896                          unsigned NumBits, SelectionDAG &DAG,
3897                          const TargetLowering &TLI, DebugLoc dl) {
3898   bool isMMX = VT.getSizeInBits() == 64;
3899   EVT ShVT = isMMX ? MVT::v1i64 : MVT::v2i64;
3900   unsigned Opc = isLeft ? X86ISD::VSHL : X86ISD::VSRL;
3901   SrcOp = DAG.getNode(ISD::BIT_CONVERT, dl, ShVT, SrcOp);
3902   return DAG.getNode(ISD::BIT_CONVERT, dl, VT,
3903                      DAG.getNode(Opc, dl, ShVT, SrcOp,
3904                              DAG.getConstant(NumBits, TLI.getShiftAmountTy())));
3905 }
3906
3907 SDValue
3908 X86TargetLowering::LowerAsSplatVectorLoad(SDValue SrcOp, EVT VT, DebugLoc dl,
3909                                           SelectionDAG &DAG) const {
3910
3911   // Check if the scalar load can be widened into a vector load. And if
3912   // the address is "base + cst" see if the cst can be "absorbed" into
3913   // the shuffle mask.
3914   if (LoadSDNode *LD = dyn_cast<LoadSDNode>(SrcOp)) {
3915     SDValue Ptr = LD->getBasePtr();
3916     if (!ISD::isNormalLoad(LD) || LD->isVolatile())
3917       return SDValue();
3918     EVT PVT = LD->getValueType(0);
3919     if (PVT != MVT::i32 && PVT != MVT::f32)
3920       return SDValue();
3921
3922     int FI = -1;
3923     int64_t Offset = 0;
3924     if (FrameIndexSDNode *FINode = dyn_cast<FrameIndexSDNode>(Ptr)) {
3925       FI = FINode->getIndex();
3926       Offset = 0;
3927     } else if (Ptr.getOpcode() == ISD::ADD &&
3928                isa<ConstantSDNode>(Ptr.getOperand(1)) &&
3929                isa<FrameIndexSDNode>(Ptr.getOperand(0))) {
3930       FI = cast<FrameIndexSDNode>(Ptr.getOperand(0))->getIndex();
3931       Offset = Ptr.getConstantOperandVal(1);
3932       Ptr = Ptr.getOperand(0);
3933     } else {
3934       return SDValue();
3935     }
3936
3937     SDValue Chain = LD->getChain();
3938     // Make sure the stack object alignment is at least 16.
3939     MachineFrameInfo *MFI = DAG.getMachineFunction().getFrameInfo();
3940     if (DAG.InferPtrAlignment(Ptr) < 16) {
3941       if (MFI->isFixedObjectIndex(FI)) {
3942         // Can't change the alignment. FIXME: It's possible to compute
3943         // the exact stack offset and reference FI + adjust offset instead.
3944         // If someone *really* cares about this. That's the way to implement it.
3945         return SDValue();
3946       } else {
3947         MFI->setObjectAlignment(FI, 16);
3948       }
3949     }
3950
3951     // (Offset % 16) must be multiple of 4. Then address is then
3952     // Ptr + (Offset & ~15).
3953     if (Offset < 0)
3954       return SDValue();
3955     if ((Offset % 16) & 3)
3956       return SDValue();
3957     int64_t StartOffset = Offset & ~15;
3958     if (StartOffset)
3959       Ptr = DAG.getNode(ISD::ADD, Ptr.getDebugLoc(), Ptr.getValueType(),
3960                         Ptr,DAG.getConstant(StartOffset, Ptr.getValueType()));
3961
3962     int EltNo = (Offset - StartOffset) >> 2;
3963     int Mask[4] = { EltNo, EltNo, EltNo, EltNo };
3964     EVT VT = (PVT == MVT::i32) ? MVT::v4i32 : MVT::v4f32;
3965     SDValue V1 = DAG.getLoad(VT, dl, Chain, Ptr,LD->getSrcValue(),0,
3966                              false, false, 0);
3967     // Canonicalize it to a v4i32 shuffle.
3968     V1 = DAG.getNode(ISD::BIT_CONVERT, dl, MVT::v4i32, V1);
3969     return DAG.getNode(ISD::BIT_CONVERT, dl, VT,
3970                        DAG.getVectorShuffle(MVT::v4i32, dl, V1,
3971                                             DAG.getUNDEF(MVT::v4i32), &Mask[0]));
3972   }
3973
3974   return SDValue();
3975 }
3976
3977 /// EltsFromConsecutiveLoads - Given the initializing elements 'Elts' of a
3978 /// vector of type 'VT', see if the elements can be replaced by a single large
3979 /// load which has the same value as a build_vector whose operands are 'elts'.
3980 ///
3981 /// Example: <load i32 *a, load i32 *a+4, undef, undef> -> zextload a
3982 ///
3983 /// FIXME: we'd also like to handle the case where the last elements are zero
3984 /// rather than undef via VZEXT_LOAD, but we do not detect that case today.
3985 /// There's even a handy isZeroNode for that purpose.
3986 static SDValue EltsFromConsecutiveLoads(EVT VT, SmallVectorImpl<SDValue> &Elts,
3987                                         DebugLoc &dl, SelectionDAG &DAG) {
3988   EVT EltVT = VT.getVectorElementType();
3989   unsigned NumElems = Elts.size();
3990
3991   LoadSDNode *LDBase = NULL;
3992   unsigned LastLoadedElt = -1U;
3993
3994   // For each element in the initializer, see if we've found a load or an undef.
3995   // If we don't find an initial load element, or later load elements are
3996   // non-consecutive, bail out.
3997   for (unsigned i = 0; i < NumElems; ++i) {
3998     SDValue Elt = Elts[i];
3999
4000     if (!Elt.getNode() ||
4001         (Elt.getOpcode() != ISD::UNDEF && !ISD::isNON_EXTLoad(Elt.getNode())))
4002       return SDValue();
4003     if (!LDBase) {
4004       if (Elt.getNode()->getOpcode() == ISD::UNDEF)
4005         return SDValue();
4006       LDBase = cast<LoadSDNode>(Elt.getNode());
4007       LastLoadedElt = i;
4008       continue;
4009     }
4010     if (Elt.getOpcode() == ISD::UNDEF)
4011       continue;
4012
4013     LoadSDNode *LD = cast<LoadSDNode>(Elt);
4014     if (!DAG.isConsecutiveLoad(LD, LDBase, EltVT.getSizeInBits()/8, i))
4015       return SDValue();
4016     LastLoadedElt = i;
4017   }
4018
4019   // If we have found an entire vector of loads and undefs, then return a large
4020   // load of the entire vector width starting at the base pointer.  If we found
4021   // consecutive loads for the low half, generate a vzext_load node.
4022   if (LastLoadedElt == NumElems - 1) {
4023     if (DAG.InferPtrAlignment(LDBase->getBasePtr()) >= 16)
4024       return DAG.getLoad(VT, dl, LDBase->getChain(), LDBase->getBasePtr(),
4025                          LDBase->getSrcValue(), LDBase->getSrcValueOffset(),
4026                          LDBase->isVolatile(), LDBase->isNonTemporal(), 0);
4027     return DAG.getLoad(VT, dl, LDBase->getChain(), LDBase->getBasePtr(),
4028                        LDBase->getSrcValue(), LDBase->getSrcValueOffset(),
4029                        LDBase->isVolatile(), LDBase->isNonTemporal(),
4030                        LDBase->getAlignment());
4031   } else if (NumElems == 4 && LastLoadedElt == 1) {
4032     SDVTList Tys = DAG.getVTList(MVT::v2i64, MVT::Other);
4033     SDValue Ops[] = { LDBase->getChain(), LDBase->getBasePtr() };
4034     SDValue ResNode = DAG.getNode(X86ISD::VZEXT_LOAD, dl, Tys, Ops, 2);
4035     return DAG.getNode(ISD::BIT_CONVERT, dl, VT, ResNode);
4036   }
4037   return SDValue();
4038 }
4039
4040 SDValue
4041 X86TargetLowering::LowerBUILD_VECTOR(SDValue Op, SelectionDAG &DAG) const {
4042   DebugLoc dl = Op.getDebugLoc();
4043   // All zero's are handled with pxor in SSE2 and above, xorps in SSE1.
4044   // All one's are handled with pcmpeqd. In AVX, zero's are handled with
4045   // vpxor in 128-bit and xor{pd,ps} in 256-bit, but no 256 version of pcmpeqd
4046   // is present, so AllOnes is ignored.
4047   if (ISD::isBuildVectorAllZeros(Op.getNode()) ||
4048       (Op.getValueType().getSizeInBits() != 256 &&
4049        ISD::isBuildVectorAllOnes(Op.getNode()))) {
4050     // Canonicalize this to either <4 x i32> or <2 x i32> (SSE vs MMX) to
4051     // 1) ensure the zero vectors are CSE'd, and 2) ensure that i64 scalars are
4052     // eliminated on x86-32 hosts.
4053     if (Op.getValueType() == MVT::v4i32 || Op.getValueType() == MVT::v2i32)
4054       return Op;
4055
4056     if (ISD::isBuildVectorAllOnes(Op.getNode()))
4057       return getOnesVector(Op.getValueType(), DAG, dl);
4058     return getZeroVector(Op.getValueType(), Subtarget->hasSSE2(), DAG, dl);
4059   }
4060
4061   EVT VT = Op.getValueType();
4062   EVT ExtVT = VT.getVectorElementType();
4063   unsigned EVTBits = ExtVT.getSizeInBits();
4064
4065   unsigned NumElems = Op.getNumOperands();
4066   unsigned NumZero  = 0;
4067   unsigned NumNonZero = 0;
4068   unsigned NonZeros = 0;
4069   bool IsAllConstants = true;
4070   SmallSet<SDValue, 8> Values;
4071   for (unsigned i = 0; i < NumElems; ++i) {
4072     SDValue Elt = Op.getOperand(i);
4073     if (Elt.getOpcode() == ISD::UNDEF)
4074       continue;
4075     Values.insert(Elt);
4076     if (Elt.getOpcode() != ISD::Constant &&
4077         Elt.getOpcode() != ISD::ConstantFP)
4078       IsAllConstants = false;
4079     if (X86::isZeroNode(Elt))
4080       NumZero++;
4081     else {
4082       NonZeros |= (1 << i);
4083       NumNonZero++;
4084     }
4085   }
4086
4087   // All undef vector. Return an UNDEF.  All zero vectors were handled above.
4088   if (NumNonZero == 0)
4089     return DAG.getUNDEF(VT);
4090
4091   // Special case for single non-zero, non-undef, element.
4092   if (NumNonZero == 1) {
4093     unsigned Idx = CountTrailingZeros_32(NonZeros);
4094     SDValue Item = Op.getOperand(Idx);
4095
4096     // If this is an insertion of an i64 value on x86-32, and if the top bits of
4097     // the value are obviously zero, truncate the value to i32 and do the
4098     // insertion that way.  Only do this if the value is non-constant or if the
4099     // value is a constant being inserted into element 0.  It is cheaper to do
4100     // a constant pool load than it is to do a movd + shuffle.
4101     if (ExtVT == MVT::i64 && !Subtarget->is64Bit() &&
4102         (!IsAllConstants || Idx == 0)) {
4103       if (DAG.MaskedValueIsZero(Item, APInt::getBitsSet(64, 32, 64))) {
4104         // Handle MMX and SSE both.
4105         EVT VecVT = VT == MVT::v2i64 ? MVT::v4i32 : MVT::v2i32;
4106         unsigned VecElts = VT == MVT::v2i64 ? 4 : 2;
4107
4108         // Truncate the value (which may itself be a constant) to i32, and
4109         // convert it to a vector with movd (S2V+shuffle to zero extend).
4110         Item = DAG.getNode(ISD::TRUNCATE, dl, MVT::i32, Item);
4111         Item = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, VecVT, Item);
4112         Item = getShuffleVectorZeroOrUndef(Item, 0, true,
4113                                            Subtarget->hasSSE2(), DAG);
4114
4115         // Now we have our 32-bit value zero extended in the low element of
4116         // a vector.  If Idx != 0, swizzle it into place.
4117         if (Idx != 0) {
4118           SmallVector<int, 4> Mask;
4119           Mask.push_back(Idx);
4120           for (unsigned i = 1; i != VecElts; ++i)
4121             Mask.push_back(i);
4122           Item = DAG.getVectorShuffle(VecVT, dl, Item,
4123                                       DAG.getUNDEF(Item.getValueType()),
4124                                       &Mask[0]);
4125         }
4126         return DAG.getNode(ISD::BIT_CONVERT, dl, Op.getValueType(), Item);
4127       }
4128     }
4129
4130     // If we have a constant or non-constant insertion into the low element of
4131     // a vector, we can do this with SCALAR_TO_VECTOR + shuffle of zero into
4132     // the rest of the elements.  This will be matched as movd/movq/movss/movsd
4133     // depending on what the source datatype is.
4134     if (Idx == 0) {
4135       if (NumZero == 0) {
4136         return DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, VT, Item);
4137       } else if (ExtVT == MVT::i32 || ExtVT == MVT::f32 || ExtVT == MVT::f64 ||
4138           (ExtVT == MVT::i64 && Subtarget->is64Bit())) {
4139         Item = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, VT, Item);
4140         // Turn it into a MOVL (i.e. movss, movsd, or movd) to a zero vector.
4141         return getShuffleVectorZeroOrUndef(Item, 0, true, Subtarget->hasSSE2(),
4142                                            DAG);
4143       } else if (ExtVT == MVT::i16 || ExtVT == MVT::i8) {
4144         Item = DAG.getNode(ISD::ZERO_EXTEND, dl, MVT::i32, Item);
4145         EVT MiddleVT = VT.getSizeInBits() == 64 ? MVT::v2i32 : MVT::v4i32;
4146         Item = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, MiddleVT, Item);
4147         Item = getShuffleVectorZeroOrUndef(Item, 0, true,
4148                                            Subtarget->hasSSE2(), DAG);
4149         return DAG.getNode(ISD::BIT_CONVERT, dl, VT, Item);
4150       }
4151     }
4152
4153     // Is it a vector logical left shift?
4154     if (NumElems == 2 && Idx == 1 &&
4155         X86::isZeroNode(Op.getOperand(0)) &&
4156         !X86::isZeroNode(Op.getOperand(1))) {
4157       unsigned NumBits = VT.getSizeInBits();
4158       return getVShift(true, VT,
4159                        DAG.getNode(ISD::SCALAR_TO_VECTOR, dl,
4160                                    VT, Op.getOperand(1)),
4161                        NumBits/2, DAG, *this, dl);
4162     }
4163
4164     if (IsAllConstants) // Otherwise, it's better to do a constpool load.
4165       return SDValue();
4166
4167     // Otherwise, if this is a vector with i32 or f32 elements, and the element
4168     // is a non-constant being inserted into an element other than the low one,
4169     // we can't use a constant pool load.  Instead, use SCALAR_TO_VECTOR (aka
4170     // movd/movss) to move this into the low element, then shuffle it into
4171     // place.
4172     if (EVTBits == 32) {
4173       Item = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, VT, Item);
4174
4175       // Turn it into a shuffle of zero and zero-extended scalar to vector.
4176       Item = getShuffleVectorZeroOrUndef(Item, 0, NumZero > 0,
4177                                          Subtarget->hasSSE2(), DAG);
4178       SmallVector<int, 8> MaskVec;
4179       for (unsigned i = 0; i < NumElems; i++)
4180         MaskVec.push_back(i == Idx ? 0 : 1);
4181       return DAG.getVectorShuffle(VT, dl, Item, DAG.getUNDEF(VT), &MaskVec[0]);
4182     }
4183   }
4184
4185   // Splat is obviously ok. Let legalizer expand it to a shuffle.
4186   if (Values.size() == 1) {
4187     if (EVTBits == 32) {
4188       // Instead of a shuffle like this:
4189       // shuffle (scalar_to_vector (load (ptr + 4))), undef, <0, 0, 0, 0>
4190       // Check if it's possible to issue this instead.
4191       // shuffle (vload ptr)), undef, <1, 1, 1, 1>
4192       unsigned Idx = CountTrailingZeros_32(NonZeros);
4193       SDValue Item = Op.getOperand(Idx);
4194       if (Op.getNode()->isOnlyUserOf(Item.getNode()))
4195         return LowerAsSplatVectorLoad(Item, VT, dl, DAG);
4196     }
4197     return SDValue();
4198   }
4199
4200   // A vector full of immediates; various special cases are already
4201   // handled, so this is best done with a single constant-pool load.
4202   if (IsAllConstants)
4203     return SDValue();
4204
4205   // Let legalizer expand 2-wide build_vectors.
4206   if (EVTBits == 64) {
4207     if (NumNonZero == 1) {
4208       // One half is zero or undef.
4209       unsigned Idx = CountTrailingZeros_32(NonZeros);
4210       SDValue V2 = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, VT,
4211                                  Op.getOperand(Idx));
4212       return getShuffleVectorZeroOrUndef(V2, Idx, true,
4213                                          Subtarget->hasSSE2(), DAG);
4214     }
4215     return SDValue();
4216   }
4217
4218   // If element VT is < 32 bits, convert it to inserts into a zero vector.
4219   if (EVTBits == 8 && NumElems == 16) {
4220     SDValue V = LowerBuildVectorv16i8(Op, NonZeros,NumNonZero,NumZero, DAG,
4221                                         *this);
4222     if (V.getNode()) return V;
4223   }
4224
4225   if (EVTBits == 16 && NumElems == 8) {
4226     SDValue V = LowerBuildVectorv8i16(Op, NonZeros,NumNonZero,NumZero, DAG,
4227                                       *this);
4228     if (V.getNode()) return V;
4229   }
4230
4231   // If element VT is == 32 bits, turn it into a number of shuffles.
4232   SmallVector<SDValue, 8> V;
4233   V.resize(NumElems);
4234   if (NumElems == 4 && NumZero > 0) {
4235     for (unsigned i = 0; i < 4; ++i) {
4236       bool isZero = !(NonZeros & (1 << i));
4237       if (isZero)
4238         V[i] = getZeroVector(VT, Subtarget->hasSSE2(), DAG, dl);
4239       else
4240         V[i] = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, VT, Op.getOperand(i));
4241     }
4242
4243     for (unsigned i = 0; i < 2; ++i) {
4244       switch ((NonZeros & (0x3 << i*2)) >> (i*2)) {
4245         default: break;
4246         case 0:
4247           V[i] = V[i*2];  // Must be a zero vector.
4248           break;
4249         case 1:
4250           V[i] = getMOVL(DAG, dl, VT, V[i*2+1], V[i*2]);
4251           break;
4252         case 2:
4253           V[i] = getMOVL(DAG, dl, VT, V[i*2], V[i*2+1]);
4254           break;
4255         case 3:
4256           V[i] = getUnpackl(DAG, dl, VT, V[i*2], V[i*2+1]);
4257           break;
4258       }
4259     }
4260
4261     SmallVector<int, 8> MaskVec;
4262     bool Reverse = (NonZeros & 0x3) == 2;
4263     for (unsigned i = 0; i < 2; ++i)
4264       MaskVec.push_back(Reverse ? 1-i : i);
4265     Reverse = ((NonZeros & (0x3 << 2)) >> 2) == 2;
4266     for (unsigned i = 0; i < 2; ++i)
4267       MaskVec.push_back(Reverse ? 1-i+NumElems : i+NumElems);
4268     return DAG.getVectorShuffle(VT, dl, V[0], V[1], &MaskVec[0]);
4269   }
4270
4271   if (Values.size() > 1 && VT.getSizeInBits() == 128) {
4272     // Check for a build vector of consecutive loads.
4273     for (unsigned i = 0; i < NumElems; ++i)
4274       V[i] = Op.getOperand(i);
4275
4276     // Check for elements which are consecutive loads.
4277     SDValue LD = EltsFromConsecutiveLoads(VT, V, dl, DAG);
4278     if (LD.getNode())
4279       return LD;
4280
4281     // For SSE 4.1, use insertps to put the high elements into the low element.
4282     if (getSubtarget()->hasSSE41()) {
4283       SDValue Result;
4284       if (Op.getOperand(0).getOpcode() != ISD::UNDEF)
4285         Result = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, VT, Op.getOperand(0));
4286       else
4287         Result = DAG.getUNDEF(VT);
4288
4289       for (unsigned i = 1; i < NumElems; ++i) {
4290         if (Op.getOperand(i).getOpcode() == ISD::UNDEF) continue;
4291         Result = DAG.getNode(ISD::INSERT_VECTOR_ELT, dl, VT, Result,
4292                              Op.getOperand(i), DAG.getIntPtrConstant(i));
4293       }
4294       return Result;
4295     }
4296
4297     // Otherwise, expand into a number of unpckl*, start by extending each of
4298     // our (non-undef) elements to the full vector width with the element in the
4299     // bottom slot of the vector (which generates no code for SSE).
4300     for (unsigned i = 0; i < NumElems; ++i) {
4301       if (Op.getOperand(i).getOpcode() != ISD::UNDEF)
4302         V[i] = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, VT, Op.getOperand(i));
4303       else
4304         V[i] = DAG.getUNDEF(VT);
4305     }
4306
4307     // Next, we iteratively mix elements, e.g. for v4f32:
4308     //   Step 1: unpcklps 0, 2 ==> X: <?, ?, 2, 0>
4309     //         : unpcklps 1, 3 ==> Y: <?, ?, 3, 1>
4310     //   Step 2: unpcklps X, Y ==>    <3, 2, 1, 0>
4311     unsigned EltStride = NumElems >> 1;
4312     while (EltStride != 0) {
4313       for (unsigned i = 0; i < EltStride; ++i) {
4314         // If V[i+EltStride] is undef and this is the first round of mixing,
4315         // then it is safe to just drop this shuffle: V[i] is already in the
4316         // right place, the one element (since it's the first round) being
4317         // inserted as undef can be dropped.  This isn't safe for successive
4318         // rounds because they will permute elements within both vectors.
4319         if (V[i+EltStride].getOpcode() == ISD::UNDEF &&
4320             EltStride == NumElems/2)
4321           continue;
4322
4323         V[i] = getUnpackl(DAG, dl, VT, V[i], V[i + EltStride]);
4324       }
4325       EltStride >>= 1;
4326     }
4327     return V[0];
4328   }
4329   return SDValue();
4330 }
4331
4332 SDValue
4333 X86TargetLowering::LowerCONCAT_VECTORS(SDValue Op, SelectionDAG &DAG) const {
4334   // We support concatenate two MMX registers and place them in a MMX
4335   // register.  This is better than doing a stack convert.
4336   DebugLoc dl = Op.getDebugLoc();
4337   EVT ResVT = Op.getValueType();
4338   assert(Op.getNumOperands() == 2);
4339   assert(ResVT == MVT::v2i64 || ResVT == MVT::v4i32 ||
4340          ResVT == MVT::v8i16 || ResVT == MVT::v16i8);
4341   int Mask[2];
4342   SDValue InVec = DAG.getNode(ISD::BIT_CONVERT,dl, MVT::v1i64, Op.getOperand(0));
4343   SDValue VecOp = DAG.getNode(X86ISD::MOVQ2DQ, dl, MVT::v2i64, InVec);
4344   InVec = Op.getOperand(1);
4345   if (InVec.getOpcode() == ISD::SCALAR_TO_VECTOR) {
4346     unsigned NumElts = ResVT.getVectorNumElements();
4347     VecOp = DAG.getNode(ISD::BIT_CONVERT, dl, ResVT, VecOp);
4348     VecOp = DAG.getNode(ISD::INSERT_VECTOR_ELT, dl, ResVT, VecOp,
4349                        InVec.getOperand(0), DAG.getIntPtrConstant(NumElts/2+1));
4350   } else {
4351     InVec = DAG.getNode(ISD::BIT_CONVERT, dl, MVT::v1i64, InVec);
4352     SDValue VecOp2 = DAG.getNode(X86ISD::MOVQ2DQ, dl, MVT::v2i64, InVec);
4353     Mask[0] = 0; Mask[1] = 2;
4354     VecOp = DAG.getVectorShuffle(MVT::v2i64, dl, VecOp, VecOp2, Mask);
4355   }
4356   return DAG.getNode(ISD::BIT_CONVERT, dl, ResVT, VecOp);
4357 }
4358
4359 // v8i16 shuffles - Prefer shuffles in the following order:
4360 // 1. [all]   pshuflw, pshufhw, optional move
4361 // 2. [ssse3] 1 x pshufb
4362 // 3. [ssse3] 2 x pshufb + 1 x por
4363 // 4. [all]   mov + pshuflw + pshufhw + N x (pextrw + pinsrw)
4364 SDValue
4365 X86TargetLowering::LowerVECTOR_SHUFFLEv8i16(SDValue Op,
4366                                             SelectionDAG &DAG) const {
4367   ShuffleVectorSDNode *SVOp = cast<ShuffleVectorSDNode>(Op);
4368   SDValue V1 = SVOp->getOperand(0);
4369   SDValue V2 = SVOp->getOperand(1);
4370   DebugLoc dl = SVOp->getDebugLoc();
4371   SmallVector<int, 8> MaskVals;
4372
4373   // Determine if more than 1 of the words in each of the low and high quadwords
4374   // of the result come from the same quadword of one of the two inputs.  Undef
4375   // mask values count as coming from any quadword, for better codegen.
4376   SmallVector<unsigned, 4> LoQuad(4);
4377   SmallVector<unsigned, 4> HiQuad(4);
4378   BitVector InputQuads(4);
4379   for (unsigned i = 0; i < 8; ++i) {
4380     SmallVectorImpl<unsigned> &Quad = i < 4 ? LoQuad : HiQuad;
4381     int EltIdx = SVOp->getMaskElt(i);
4382     MaskVals.push_back(EltIdx);
4383     if (EltIdx < 0) {
4384       ++Quad[0];
4385       ++Quad[1];
4386       ++Quad[2];
4387       ++Quad[3];
4388       continue;
4389     }
4390     ++Quad[EltIdx / 4];
4391     InputQuads.set(EltIdx / 4);
4392   }
4393
4394   int BestLoQuad = -1;
4395   unsigned MaxQuad = 1;
4396   for (unsigned i = 0; i < 4; ++i) {
4397     if (LoQuad[i] > MaxQuad) {
4398       BestLoQuad = i;
4399       MaxQuad = LoQuad[i];
4400     }
4401   }
4402
4403   int BestHiQuad = -1;
4404   MaxQuad = 1;
4405   for (unsigned i = 0; i < 4; ++i) {
4406     if (HiQuad[i] > MaxQuad) {
4407       BestHiQuad = i;
4408       MaxQuad = HiQuad[i];
4409     }
4410   }
4411
4412   // For SSSE3, If all 8 words of the result come from only 1 quadword of each
4413   // of the two input vectors, shuffle them into one input vector so only a
4414   // single pshufb instruction is necessary. If There are more than 2 input
4415   // quads, disable the next transformation since it does not help SSSE3.
4416   bool V1Used = InputQuads[0] || InputQuads[1];
4417   bool V2Used = InputQuads[2] || InputQuads[3];
4418   if (Subtarget->hasSSSE3()) {
4419     if (InputQuads.count() == 2 && V1Used && V2Used) {
4420       BestLoQuad = InputQuads.find_first();
4421       BestHiQuad = InputQuads.find_next(BestLoQuad);
4422     }
4423     if (InputQuads.count() > 2) {
4424       BestLoQuad = -1;
4425       BestHiQuad = -1;
4426     }
4427   }
4428
4429   // If BestLoQuad or BestHiQuad are set, shuffle the quads together and update
4430   // the shuffle mask.  If a quad is scored as -1, that means that it contains
4431   // words from all 4 input quadwords.
4432   SDValue NewV;
4433   if (BestLoQuad >= 0 || BestHiQuad >= 0) {
4434     SmallVector<int, 8> MaskV;
4435     MaskV.push_back(BestLoQuad < 0 ? 0 : BestLoQuad);
4436     MaskV.push_back(BestHiQuad < 0 ? 1 : BestHiQuad);
4437     NewV = DAG.getVectorShuffle(MVT::v2i64, dl,
4438                   DAG.getNode(ISD::BIT_CONVERT, dl, MVT::v2i64, V1),
4439                   DAG.getNode(ISD::BIT_CONVERT, dl, MVT::v2i64, V2), &MaskV[0]);
4440     NewV = DAG.getNode(ISD::BIT_CONVERT, dl, MVT::v8i16, NewV);
4441
4442     // Rewrite the MaskVals and assign NewV to V1 if NewV now contains all the
4443     // source words for the shuffle, to aid later transformations.
4444     bool AllWordsInNewV = true;
4445     bool InOrder[2] = { true, true };
4446     for (unsigned i = 0; i != 8; ++i) {
4447       int idx = MaskVals[i];
4448       if (idx != (int)i)
4449         InOrder[i/4] = false;
4450       if (idx < 0 || (idx/4) == BestLoQuad || (idx/4) == BestHiQuad)
4451         continue;
4452       AllWordsInNewV = false;
4453       break;
4454     }
4455
4456     bool pshuflw = AllWordsInNewV, pshufhw = AllWordsInNewV;
4457     if (AllWordsInNewV) {
4458       for (int i = 0; i != 8; ++i) {
4459         int idx = MaskVals[i];
4460         if (idx < 0)
4461           continue;
4462         idx = MaskVals[i] = (idx / 4) == BestLoQuad ? (idx & 3) : (idx & 3) + 4;
4463         if ((idx != i) && idx < 4)
4464           pshufhw = false;
4465         if ((idx != i) && idx > 3)
4466           pshuflw = false;
4467       }
4468       V1 = NewV;
4469       V2Used = false;
4470       BestLoQuad = 0;
4471       BestHiQuad = 1;
4472     }
4473
4474     // If we've eliminated the use of V2, and the new mask is a pshuflw or
4475     // pshufhw, that's as cheap as it gets.  Return the new shuffle.
4476     if ((pshufhw && InOrder[0]) || (pshuflw && InOrder[1])) {
4477       unsigned Opc = pshufhw ? X86ISD::PSHUFHW : X86ISD::PSHUFLW;
4478       unsigned TargetMask = 0;
4479       NewV = DAG.getVectorShuffle(MVT::v8i16, dl, NewV,
4480                                   DAG.getUNDEF(MVT::v8i16), &MaskVals[0]);
4481       TargetMask = pshufhw ? X86::getShufflePSHUFHWImmediate(NewV.getNode()):
4482                              X86::getShufflePSHUFLWImmediate(NewV.getNode());
4483       V1 = NewV.getOperand(0);
4484       return getTargetShuffleNode(Opc, dl, MVT::v8i16, V1, TargetMask, DAG);
4485     }
4486   }
4487
4488   // If we have SSSE3, and all words of the result are from 1 input vector,
4489   // case 2 is generated, otherwise case 3 is generated.  If no SSSE3
4490   // is present, fall back to case 4.
4491   if (Subtarget->hasSSSE3()) {
4492     SmallVector<SDValue,16> pshufbMask;
4493
4494     // If we have elements from both input vectors, set the high bit of the
4495     // shuffle mask element to zero out elements that come from V2 in the V1
4496     // mask, and elements that come from V1 in the V2 mask, so that the two
4497     // results can be OR'd together.
4498     bool TwoInputs = V1Used && V2Used;
4499     for (unsigned i = 0; i != 8; ++i) {
4500       int EltIdx = MaskVals[i] * 2;
4501       if (TwoInputs && (EltIdx >= 16)) {
4502         pshufbMask.push_back(DAG.getConstant(0x80, MVT::i8));
4503         pshufbMask.push_back(DAG.getConstant(0x80, MVT::i8));
4504         continue;
4505       }
4506       pshufbMask.push_back(DAG.getConstant(EltIdx,   MVT::i8));
4507       pshufbMask.push_back(DAG.getConstant(EltIdx+1, MVT::i8));
4508     }
4509     V1 = DAG.getNode(ISD::BIT_CONVERT, dl, MVT::v16i8, V1);
4510     V1 = DAG.getNode(X86ISD::PSHUFB, dl, MVT::v16i8, V1,
4511                      DAG.getNode(ISD::BUILD_VECTOR, dl,
4512                                  MVT::v16i8, &pshufbMask[0], 16));
4513     if (!TwoInputs)
4514       return DAG.getNode(ISD::BIT_CONVERT, dl, MVT::v8i16, V1);
4515
4516     // Calculate the shuffle mask for the second input, shuffle it, and
4517     // OR it with the first shuffled input.
4518     pshufbMask.clear();
4519     for (unsigned i = 0; i != 8; ++i) {
4520       int EltIdx = MaskVals[i] * 2;
4521       if (EltIdx < 16) {
4522         pshufbMask.push_back(DAG.getConstant(0x80, MVT::i8));
4523         pshufbMask.push_back(DAG.getConstant(0x80, MVT::i8));
4524         continue;
4525       }
4526       pshufbMask.push_back(DAG.getConstant(EltIdx - 16, MVT::i8));
4527       pshufbMask.push_back(DAG.getConstant(EltIdx - 15, MVT::i8));
4528     }
4529     V2 = DAG.getNode(ISD::BIT_CONVERT, dl, MVT::v16i8, V2);
4530     V2 = DAG.getNode(X86ISD::PSHUFB, dl, MVT::v16i8, V2,
4531                      DAG.getNode(ISD::BUILD_VECTOR, dl,
4532                                  MVT::v16i8, &pshufbMask[0], 16));
4533     V1 = DAG.getNode(ISD::OR, dl, MVT::v16i8, V1, V2);
4534     return DAG.getNode(ISD::BIT_CONVERT, dl, MVT::v8i16, V1);
4535   }
4536
4537   // If BestLoQuad >= 0, generate a pshuflw to put the low elements in order,
4538   // and update MaskVals with new element order.
4539   BitVector InOrder(8);
4540   if (BestLoQuad >= 0) {
4541     SmallVector<int, 8> MaskV;
4542     for (int i = 0; i != 4; ++i) {
4543       int idx = MaskVals[i];
4544       if (idx < 0) {
4545         MaskV.push_back(-1);
4546         InOrder.set(i);
4547       } else if ((idx / 4) == BestLoQuad) {
4548         MaskV.push_back(idx & 3);
4549         InOrder.set(i);
4550       } else {
4551         MaskV.push_back(-1);
4552       }
4553     }
4554     for (unsigned i = 4; i != 8; ++i)
4555       MaskV.push_back(i);
4556     NewV = DAG.getVectorShuffle(MVT::v8i16, dl, NewV, DAG.getUNDEF(MVT::v8i16),
4557                                 &MaskV[0]);
4558
4559     if (NewV.getOpcode() == ISD::VECTOR_SHUFFLE && Subtarget->hasSSSE3())
4560       NewV = getTargetShuffleNode(X86ISD::PSHUFLW, dl, MVT::v8i16,
4561                                NewV.getOperand(0),
4562                                X86::getShufflePSHUFLWImmediate(NewV.getNode()),
4563                                DAG);
4564   }
4565
4566   // If BestHi >= 0, generate a pshufhw to put the high elements in order,
4567   // and update MaskVals with the new element order.
4568   if (BestHiQuad >= 0) {
4569     SmallVector<int, 8> MaskV;
4570     for (unsigned i = 0; i != 4; ++i)
4571       MaskV.push_back(i);
4572     for (unsigned i = 4; i != 8; ++i) {
4573       int idx = MaskVals[i];
4574       if (idx < 0) {
4575         MaskV.push_back(-1);
4576         InOrder.set(i);
4577       } else if ((idx / 4) == BestHiQuad) {
4578         MaskV.push_back((idx & 3) + 4);
4579         InOrder.set(i);
4580       } else {
4581         MaskV.push_back(-1);
4582       }
4583     }
4584     NewV = DAG.getVectorShuffle(MVT::v8i16, dl, NewV, DAG.getUNDEF(MVT::v8i16),
4585                                 &MaskV[0]);
4586
4587     if (NewV.getOpcode() == ISD::VECTOR_SHUFFLE && Subtarget->hasSSSE3())
4588       NewV = getTargetShuffleNode(X86ISD::PSHUFHW, dl, MVT::v8i16,
4589                               NewV.getOperand(0),
4590                               X86::getShufflePSHUFHWImmediate(NewV.getNode()),
4591                               DAG);
4592   }
4593
4594   // In case BestHi & BestLo were both -1, which means each quadword has a word
4595   // from each of the four input quadwords, calculate the InOrder bitvector now
4596   // before falling through to the insert/extract cleanup.
4597   if (BestLoQuad == -1 && BestHiQuad == -1) {
4598     NewV = V1;
4599     for (int i = 0; i != 8; ++i)
4600       if (MaskVals[i] < 0 || MaskVals[i] == i)
4601         InOrder.set(i);
4602   }
4603
4604   // The other elements are put in the right place using pextrw and pinsrw.
4605   for (unsigned i = 0; i != 8; ++i) {
4606     if (InOrder[i])
4607       continue;
4608     int EltIdx = MaskVals[i];
4609     if (EltIdx < 0)
4610       continue;
4611     SDValue ExtOp = (EltIdx < 8)
4612     ? DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, MVT::i16, V1,
4613                   DAG.getIntPtrConstant(EltIdx))
4614     : DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, MVT::i16, V2,
4615                   DAG.getIntPtrConstant(EltIdx - 8));
4616     NewV = DAG.getNode(ISD::INSERT_VECTOR_ELT, dl, MVT::v8i16, NewV, ExtOp,
4617                        DAG.getIntPtrConstant(i));
4618   }
4619   return NewV;
4620 }
4621
4622 // v16i8 shuffles - Prefer shuffles in the following order:
4623 // 1. [ssse3] 1 x pshufb
4624 // 2. [ssse3] 2 x pshufb + 1 x por
4625 // 3. [all]   v8i16 shuffle + N x pextrw + rotate + pinsrw
4626 static
4627 SDValue LowerVECTOR_SHUFFLEv16i8(ShuffleVectorSDNode *SVOp,
4628                                  SelectionDAG &DAG,
4629                                  const X86TargetLowering &TLI) {
4630   SDValue V1 = SVOp->getOperand(0);
4631   SDValue V2 = SVOp->getOperand(1);
4632   DebugLoc dl = SVOp->getDebugLoc();
4633   SmallVector<int, 16> MaskVals;
4634   SVOp->getMask(MaskVals);
4635
4636   // If we have SSSE3, case 1 is generated when all result bytes come from
4637   // one of  the inputs.  Otherwise, case 2 is generated.  If no SSSE3 is
4638   // present, fall back to case 3.
4639   // FIXME: kill V2Only once shuffles are canonizalized by getNode.
4640   bool V1Only = true;
4641   bool V2Only = true;
4642   for (unsigned i = 0; i < 16; ++i) {
4643     int EltIdx = MaskVals[i];
4644     if (EltIdx < 0)
4645       continue;
4646     if (EltIdx < 16)
4647       V2Only = false;
4648     else
4649       V1Only = false;
4650   }
4651
4652   // If SSSE3, use 1 pshufb instruction per vector with elements in the result.
4653   if (TLI.getSubtarget()->hasSSSE3()) {
4654     SmallVector<SDValue,16> pshufbMask;
4655
4656     // If all result elements are from one input vector, then only translate
4657     // undef mask values to 0x80 (zero out result) in the pshufb mask.
4658     //
4659     // Otherwise, we have elements from both input vectors, and must zero out
4660     // elements that come from V2 in the first mask, and V1 in the second mask
4661     // so that we can OR them together.
4662     bool TwoInputs = !(V1Only || V2Only);
4663     for (unsigned i = 0; i != 16; ++i) {
4664       int EltIdx = MaskVals[i];
4665       if (EltIdx < 0 || (TwoInputs && EltIdx >= 16)) {
4666         pshufbMask.push_back(DAG.getConstant(0x80, MVT::i8));
4667         continue;
4668       }
4669       pshufbMask.push_back(DAG.getConstant(EltIdx, MVT::i8));
4670     }
4671     // If all the elements are from V2, assign it to V1 and return after
4672     // building the first pshufb.
4673     if (V2Only)
4674       V1 = V2;
4675     V1 = DAG.getNode(X86ISD::PSHUFB, dl, MVT::v16i8, V1,
4676                      DAG.getNode(ISD::BUILD_VECTOR, dl,
4677                                  MVT::v16i8, &pshufbMask[0], 16));
4678     if (!TwoInputs)
4679       return V1;
4680
4681     // Calculate the shuffle mask for the second input, shuffle it, and
4682     // OR it with the first shuffled input.
4683     pshufbMask.clear();
4684     for (unsigned i = 0; i != 16; ++i) {
4685       int EltIdx = MaskVals[i];
4686       if (EltIdx < 16) {
4687         pshufbMask.push_back(DAG.getConstant(0x80, MVT::i8));
4688         continue;
4689       }
4690       pshufbMask.push_back(DAG.getConstant(EltIdx - 16, MVT::i8));
4691     }
4692     V2 = DAG.getNode(X86ISD::PSHUFB, dl, MVT::v16i8, V2,
4693                      DAG.getNode(ISD::BUILD_VECTOR, dl,
4694                                  MVT::v16i8, &pshufbMask[0], 16));
4695     return DAG.getNode(ISD::OR, dl, MVT::v16i8, V1, V2);
4696   }
4697
4698   // No SSSE3 - Calculate in place words and then fix all out of place words
4699   // With 0-16 extracts & inserts.  Worst case is 16 bytes out of order from
4700   // the 16 different words that comprise the two doublequadword input vectors.
4701   V1 = DAG.getNode(ISD::BIT_CONVERT, dl, MVT::v8i16, V1);
4702   V2 = DAG.getNode(ISD::BIT_CONVERT, dl, MVT::v8i16, V2);
4703   SDValue NewV = V2Only ? V2 : V1;
4704   for (int i = 0; i != 8; ++i) {
4705     int Elt0 = MaskVals[i*2];
4706     int Elt1 = MaskVals[i*2+1];
4707
4708     // This word of the result is all undef, skip it.
4709     if (Elt0 < 0 && Elt1 < 0)
4710       continue;
4711
4712     // This word of the result is already in the correct place, skip it.
4713     if (V1Only && (Elt0 == i*2) && (Elt1 == i*2+1))
4714       continue;
4715     if (V2Only && (Elt0 == i*2+16) && (Elt1 == i*2+17))
4716       continue;
4717
4718     SDValue Elt0Src = Elt0 < 16 ? V1 : V2;
4719     SDValue Elt1Src = Elt1 < 16 ? V1 : V2;
4720     SDValue InsElt;
4721
4722     // If Elt0 and Elt1 are defined, are consecutive, and can be load
4723     // using a single extract together, load it and store it.
4724     if ((Elt0 >= 0) && ((Elt0 + 1) == Elt1) && ((Elt0 & 1) == 0)) {
4725       InsElt = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, MVT::i16, Elt1Src,
4726                            DAG.getIntPtrConstant(Elt1 / 2));
4727       NewV = DAG.getNode(ISD::INSERT_VECTOR_ELT, dl, MVT::v8i16, NewV, InsElt,
4728                         DAG.getIntPtrConstant(i));
4729       continue;
4730     }
4731
4732     // If Elt1 is defined, extract it from the appropriate source.  If the
4733     // source byte is not also odd, shift the extracted word left 8 bits
4734     // otherwise clear the bottom 8 bits if we need to do an or.
4735     if (Elt1 >= 0) {
4736       InsElt = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, MVT::i16, Elt1Src,
4737                            DAG.getIntPtrConstant(Elt1 / 2));
4738       if ((Elt1 & 1) == 0)
4739         InsElt = DAG.getNode(ISD::SHL, dl, MVT::i16, InsElt,
4740                              DAG.getConstant(8, TLI.getShiftAmountTy()));
4741       else if (Elt0 >= 0)
4742         InsElt = DAG.getNode(ISD::AND, dl, MVT::i16, InsElt,
4743                              DAG.getConstant(0xFF00, MVT::i16));
4744     }
4745     // If Elt0 is defined, extract it from the appropriate source.  If the
4746     // source byte is not also even, shift the extracted word right 8 bits. If
4747     // Elt1 was also defined, OR the extracted values together before
4748     // inserting them in the result.
4749     if (Elt0 >= 0) {
4750       SDValue InsElt0 = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, MVT::i16,
4751                                     Elt0Src, DAG.getIntPtrConstant(Elt0 / 2));
4752       if ((Elt0 & 1) != 0)
4753         InsElt0 = DAG.getNode(ISD::SRL, dl, MVT::i16, InsElt0,
4754                               DAG.getConstant(8, TLI.getShiftAmountTy()));
4755       else if (Elt1 >= 0)
4756         InsElt0 = DAG.getNode(ISD::AND, dl, MVT::i16, InsElt0,
4757                              DAG.getConstant(0x00FF, MVT::i16));
4758       InsElt = Elt1 >= 0 ? DAG.getNode(ISD::OR, dl, MVT::i16, InsElt, InsElt0)
4759                          : InsElt0;
4760     }
4761     NewV = DAG.getNode(ISD::INSERT_VECTOR_ELT, dl, MVT::v8i16, NewV, InsElt,
4762                        DAG.getIntPtrConstant(i));
4763   }
4764   return DAG.getNode(ISD::BIT_CONVERT, dl, MVT::v16i8, NewV);
4765 }
4766
4767 /// RewriteAsNarrowerShuffle - Try rewriting v8i16 and v16i8 shuffles as 4 wide
4768 /// ones, or rewriting v4i32 / v2i32 as 2 wide ones if possible. This can be
4769 /// done when every pair / quad of shuffle mask elements point to elements in
4770 /// the right sequence. e.g.
4771 /// vector_shuffle <>, <>, < 3, 4, | 10, 11, | 0, 1, | 14, 15>
4772 static
4773 SDValue RewriteAsNarrowerShuffle(ShuffleVectorSDNode *SVOp,
4774                                  SelectionDAG &DAG,
4775                                  const TargetLowering &TLI, DebugLoc dl) {
4776   EVT VT = SVOp->getValueType(0);
4777   SDValue V1 = SVOp->getOperand(0);
4778   SDValue V2 = SVOp->getOperand(1);
4779   unsigned NumElems = VT.getVectorNumElements();
4780   unsigned NewWidth = (NumElems == 4) ? 2 : 4;
4781   EVT MaskVT = (NewWidth == 4) ? MVT::v4i16 : MVT::v2i32;
4782   EVT NewVT = MaskVT;
4783   switch (VT.getSimpleVT().SimpleTy) {
4784   default: assert(false && "Unexpected!");
4785   case MVT::v4f32: NewVT = MVT::v2f64; break;
4786   case MVT::v4i32: NewVT = MVT::v2i64; break;
4787   case MVT::v8i16: NewVT = MVT::v4i32; break;
4788   case MVT::v16i8: NewVT = MVT::v4i32; break;
4789   }
4790
4791   if (NewWidth == 2) {
4792     if (VT.isInteger())
4793       NewVT = MVT::v2i64;
4794     else
4795       NewVT = MVT::v2f64;
4796   }
4797   int Scale = NumElems / NewWidth;
4798   SmallVector<int, 8> MaskVec;
4799   for (unsigned i = 0; i < NumElems; i += Scale) {
4800     int StartIdx = -1;
4801     for (int j = 0; j < Scale; ++j) {
4802       int EltIdx = SVOp->getMaskElt(i+j);
4803       if (EltIdx < 0)
4804         continue;
4805       if (StartIdx == -1)
4806         StartIdx = EltIdx - (EltIdx % Scale);
4807       if (EltIdx != StartIdx + j)
4808         return SDValue();
4809     }
4810     if (StartIdx == -1)
4811       MaskVec.push_back(-1);
4812     else
4813       MaskVec.push_back(StartIdx / Scale);
4814   }
4815
4816   V1 = DAG.getNode(ISD::BIT_CONVERT, dl, NewVT, V1);
4817   V2 = DAG.getNode(ISD::BIT_CONVERT, dl, NewVT, V2);
4818   return DAG.getVectorShuffle(NewVT, dl, V1, V2, &MaskVec[0]);
4819 }
4820
4821 /// getVZextMovL - Return a zero-extending vector move low node.
4822 ///
4823 static SDValue getVZextMovL(EVT VT, EVT OpVT,
4824                             SDValue SrcOp, SelectionDAG &DAG,
4825                             const X86Subtarget *Subtarget, DebugLoc dl) {
4826   if (VT == MVT::v2f64 || VT == MVT::v4f32) {
4827     LoadSDNode *LD = NULL;
4828     if (!isScalarLoadToVector(SrcOp.getNode(), &LD))
4829       LD = dyn_cast<LoadSDNode>(SrcOp);
4830     if (!LD) {
4831       // movssrr and movsdrr do not clear top bits. Try to use movd, movq
4832       // instead.
4833       MVT ExtVT = (OpVT == MVT::v2f64) ? MVT::i64 : MVT::i32;
4834       if ((ExtVT.SimpleTy != MVT::i64 || Subtarget->is64Bit()) &&
4835           SrcOp.getOpcode() == ISD::SCALAR_TO_VECTOR &&
4836           SrcOp.getOperand(0).getOpcode() == ISD::BIT_CONVERT &&
4837           SrcOp.getOperand(0).getOperand(0).getValueType() == ExtVT) {
4838         // PR2108
4839         OpVT = (OpVT == MVT::v2f64) ? MVT::v2i64 : MVT::v4i32;
4840         return DAG.getNode(ISD::BIT_CONVERT, dl, VT,
4841                            DAG.getNode(X86ISD::VZEXT_MOVL, dl, OpVT,
4842                                        DAG.getNode(ISD::SCALAR_TO_VECTOR, dl,
4843                                                    OpVT,
4844                                                    SrcOp.getOperand(0)
4845                                                           .getOperand(0))));
4846       }
4847     }
4848   }
4849
4850   return DAG.getNode(ISD::BIT_CONVERT, dl, VT,
4851                      DAG.getNode(X86ISD::VZEXT_MOVL, dl, OpVT,
4852                                  DAG.getNode(ISD::BIT_CONVERT, dl,
4853                                              OpVT, SrcOp)));
4854 }
4855
4856 /// LowerVECTOR_SHUFFLE_4wide - Handle all 4 wide cases with a number of
4857 /// shuffles.
4858 static SDValue
4859 LowerVECTOR_SHUFFLE_4wide(ShuffleVectorSDNode *SVOp, SelectionDAG &DAG) {
4860   SDValue V1 = SVOp->getOperand(0);
4861   SDValue V2 = SVOp->getOperand(1);
4862   DebugLoc dl = SVOp->getDebugLoc();
4863   EVT VT = SVOp->getValueType(0);
4864
4865   SmallVector<std::pair<int, int>, 8> Locs;
4866   Locs.resize(4);
4867   SmallVector<int, 8> Mask1(4U, -1);
4868   SmallVector<int, 8> PermMask;
4869   SVOp->getMask(PermMask);
4870
4871   unsigned NumHi = 0;
4872   unsigned NumLo = 0;
4873   for (unsigned i = 0; i != 4; ++i) {
4874     int Idx = PermMask[i];
4875     if (Idx < 0) {
4876       Locs[i] = std::make_pair(-1, -1);
4877     } else {
4878       assert(Idx < 8 && "Invalid VECTOR_SHUFFLE index!");
4879       if (Idx < 4) {
4880         Locs[i] = std::make_pair(0, NumLo);
4881         Mask1[NumLo] = Idx;
4882         NumLo++;
4883       } else {
4884         Locs[i] = std::make_pair(1, NumHi);
4885         if (2+NumHi < 4)
4886           Mask1[2+NumHi] = Idx;
4887         NumHi++;
4888       }
4889     }
4890   }
4891
4892   if (NumLo <= 2 && NumHi <= 2) {
4893     // If no more than two elements come from either vector. This can be
4894     // implemented with two shuffles. First shuffle gather the elements.
4895     // The second shuffle, which takes the first shuffle as both of its
4896     // vector operands, put the elements into the right order.
4897     V1 = DAG.getVectorShuffle(VT, dl, V1, V2, &Mask1[0]);
4898
4899     SmallVector<int, 8> Mask2(4U, -1);
4900
4901     for (unsigned i = 0; i != 4; ++i) {
4902       if (Locs[i].first == -1)
4903         continue;
4904       else {
4905         unsigned Idx = (i < 2) ? 0 : 4;
4906         Idx += Locs[i].first * 2 + Locs[i].second;
4907         Mask2[i] = Idx;
4908       }
4909     }
4910
4911     return DAG.getVectorShuffle(VT, dl, V1, V1, &Mask2[0]);
4912   } else if (NumLo == 3 || NumHi == 3) {
4913     // Otherwise, we must have three elements from one vector, call it X, and
4914     // one element from the other, call it Y.  First, use a shufps to build an
4915     // intermediate vector with the one element from Y and the element from X
4916     // that will be in the same half in the final destination (the indexes don't
4917     // matter). Then, use a shufps to build the final vector, taking the half
4918     // containing the element from Y from the intermediate, and the other half
4919     // from X.
4920     if (NumHi == 3) {
4921       // Normalize it so the 3 elements come from V1.
4922       CommuteVectorShuffleMask(PermMask, VT);
4923       std::swap(V1, V2);
4924     }
4925
4926     // Find the element from V2.
4927     unsigned HiIndex;
4928     for (HiIndex = 0; HiIndex < 3; ++HiIndex) {
4929       int Val = PermMask[HiIndex];
4930       if (Val < 0)
4931         continue;
4932       if (Val >= 4)
4933         break;
4934     }
4935
4936     Mask1[0] = PermMask[HiIndex];
4937     Mask1[1] = -1;
4938     Mask1[2] = PermMask[HiIndex^1];
4939     Mask1[3] = -1;
4940     V2 = DAG.getVectorShuffle(VT, dl, V1, V2, &Mask1[0]);
4941
4942     if (HiIndex >= 2) {
4943       Mask1[0] = PermMask[0];
4944       Mask1[1] = PermMask[1];
4945       Mask1[2] = HiIndex & 1 ? 6 : 4;
4946       Mask1[3] = HiIndex & 1 ? 4 : 6;
4947       return DAG.getVectorShuffle(VT, dl, V1, V2, &Mask1[0]);
4948     } else {
4949       Mask1[0] = HiIndex & 1 ? 2 : 0;
4950       Mask1[1] = HiIndex & 1 ? 0 : 2;
4951       Mask1[2] = PermMask[2];
4952       Mask1[3] = PermMask[3];
4953       if (Mask1[2] >= 0)
4954         Mask1[2] += 4;
4955       if (Mask1[3] >= 0)
4956         Mask1[3] += 4;
4957       return DAG.getVectorShuffle(VT, dl, V2, V1, &Mask1[0]);
4958     }
4959   }
4960
4961   // Break it into (shuffle shuffle_hi, shuffle_lo).
4962   Locs.clear();
4963   SmallVector<int,8> LoMask(4U, -1);
4964   SmallVector<int,8> HiMask(4U, -1);
4965
4966   SmallVector<int,8> *MaskPtr = &LoMask;
4967   unsigned MaskIdx = 0;
4968   unsigned LoIdx = 0;
4969   unsigned HiIdx = 2;
4970   for (unsigned i = 0; i != 4; ++i) {
4971     if (i == 2) {
4972       MaskPtr = &HiMask;
4973       MaskIdx = 1;
4974       LoIdx = 0;
4975       HiIdx = 2;
4976     }
4977     int Idx = PermMask[i];
4978     if (Idx < 0) {
4979       Locs[i] = std::make_pair(-1, -1);
4980     } else if (Idx < 4) {
4981       Locs[i] = std::make_pair(MaskIdx, LoIdx);
4982       (*MaskPtr)[LoIdx] = Idx;
4983       LoIdx++;
4984     } else {
4985       Locs[i] = std::make_pair(MaskIdx, HiIdx);
4986       (*MaskPtr)[HiIdx] = Idx;
4987       HiIdx++;
4988     }
4989   }
4990
4991   SDValue LoShuffle = DAG.getVectorShuffle(VT, dl, V1, V2, &LoMask[0]);
4992   SDValue HiShuffle = DAG.getVectorShuffle(VT, dl, V1, V2, &HiMask[0]);
4993   SmallVector<int, 8> MaskOps;
4994   for (unsigned i = 0; i != 4; ++i) {
4995     if (Locs[i].first == -1) {
4996       MaskOps.push_back(-1);
4997     } else {
4998       unsigned Idx = Locs[i].first * 4 + Locs[i].second;
4999       MaskOps.push_back(Idx);
5000     }
5001   }
5002   return DAG.getVectorShuffle(VT, dl, LoShuffle, HiShuffle, &MaskOps[0]);
5003 }
5004
5005 SDValue
5006 X86TargetLowering::LowerVECTOR_SHUFFLE(SDValue Op, SelectionDAG &DAG) const {
5007   ShuffleVectorSDNode *SVOp = cast<ShuffleVectorSDNode>(Op);
5008   SDValue V1 = Op.getOperand(0);
5009   SDValue V2 = Op.getOperand(1);
5010   EVT VT = Op.getValueType();
5011   DebugLoc dl = Op.getDebugLoc();
5012   unsigned NumElems = VT.getVectorNumElements();
5013   bool isMMX = VT.getSizeInBits() == 64;
5014   bool V1IsUndef = V1.getOpcode() == ISD::UNDEF;
5015   bool V2IsUndef = V2.getOpcode() == ISD::UNDEF;
5016   bool V1IsSplat = false;
5017   bool V2IsSplat = false;
5018   bool HasSSE2 = Subtarget->hasSSE2() || Subtarget->hasAVX();
5019   MachineFunction &MF = DAG.getMachineFunction();
5020   bool OptForSize = MF.getFunction()->hasFnAttr(Attribute::OptimizeForSize);
5021
5022   if (isZeroShuffle(SVOp))
5023     return getZeroVector(VT, Subtarget->hasSSE2(), DAG, dl);
5024
5025   // Promote splats to v4f32.
5026   if (SVOp->isSplat()) {
5027     if (isMMX || NumElems < 4)
5028       return Op;
5029     return PromoteSplat(SVOp, DAG);
5030   }
5031
5032   // If the shuffle can be profitably rewritten as a narrower shuffle, then
5033   // do it!
5034   if (VT == MVT::v8i16 || VT == MVT::v16i8) {
5035     SDValue NewOp = RewriteAsNarrowerShuffle(SVOp, DAG, *this, dl);
5036     if (NewOp.getNode())
5037       return DAG.getNode(ISD::BIT_CONVERT, dl, VT,
5038                          LowerVECTOR_SHUFFLE(NewOp, DAG));
5039   } else if ((VT == MVT::v4i32 || (VT == MVT::v4f32 && Subtarget->hasSSE2()))) {
5040     // FIXME: Figure out a cleaner way to do this.
5041     // Try to make use of movq to zero out the top part.
5042     if (ISD::isBuildVectorAllZeros(V2.getNode())) {
5043       SDValue NewOp = RewriteAsNarrowerShuffle(SVOp, DAG, *this, dl);
5044       if (NewOp.getNode()) {
5045         if (isCommutedMOVL(cast<ShuffleVectorSDNode>(NewOp), true, false))
5046           return getVZextMovL(VT, NewOp.getValueType(), NewOp.getOperand(0),
5047                               DAG, Subtarget, dl);
5048       }
5049     } else if (ISD::isBuildVectorAllZeros(V1.getNode())) {
5050       SDValue NewOp = RewriteAsNarrowerShuffle(SVOp, DAG, *this, dl);
5051       if (NewOp.getNode() && X86::isMOVLMask(cast<ShuffleVectorSDNode>(NewOp)))
5052         return getVZextMovL(VT, NewOp.getValueType(), NewOp.getOperand(1),
5053                             DAG, Subtarget, dl);
5054     }
5055   }
5056
5057   if (X86::isPSHUFDMask(SVOp)) {
5058     // The actual implementation will match the mask in the if above and then
5059     // during isel it can match several different instructions, not only pshufd
5060     // as its name says, sad but true, emulate the behavior for now...
5061     if (X86::isMOVDDUPMask(SVOp) && ((VT == MVT::v4f32 || VT == MVT::v2i64)))
5062         return getTargetShuffleNode(X86ISD::MOVLHPS, dl, VT, V1, V1, DAG);
5063
5064     if (OptForSize && HasSSE2 && X86::isUNPCKL_v_undef_Mask(SVOp) &&
5065         VT == MVT::v4i32)
5066       return getTargetShuffleNode(X86ISD::PUNPCKLDQ, dl, VT, V1, V1, DAG);
5067
5068     unsigned TargetMask = X86::getShuffleSHUFImmediate(SVOp);
5069
5070     if (HasSSE2 && (VT == MVT::v4f32 || VT == MVT::v4i32))
5071       return getTargetShuffleNode(X86ISD::PSHUFD, dl, VT, V1, TargetMask, DAG);
5072
5073     if (HasSSE2 && (VT == MVT::v2i64 || VT == MVT::v2f64))
5074       return getTargetShuffleNode(X86ISD::SHUFPD, dl, VT, V1, V1,
5075                                   TargetMask, DAG);
5076
5077     if (VT == MVT::v4f32)
5078       return getTargetShuffleNode(X86ISD::SHUFPS, dl, VT, V1, V1,
5079                                   TargetMask, DAG);
5080   }
5081
5082   // Check if this can be converted into a logical shift.
5083   bool isLeft = false;
5084   unsigned ShAmt = 0;
5085   SDValue ShVal;
5086   bool isShift = getSubtarget()->hasSSE2() &&
5087     isVectorShift(SVOp, DAG, isLeft, ShVal, ShAmt);
5088   if (isShift && ShVal.hasOneUse()) {
5089     // If the shifted value has multiple uses, it may be cheaper to use
5090     // v_set0 + movlhps or movhlps, etc.
5091     EVT EltVT = VT.getVectorElementType();
5092     ShAmt *= EltVT.getSizeInBits();
5093     return getVShift(isLeft, VT, ShVal, ShAmt, DAG, *this, dl);
5094   }
5095
5096   if (X86::isMOVLMask(SVOp)) {
5097     if (V1IsUndef)
5098       return V2;
5099     if (ISD::isBuildVectorAllZeros(V1.getNode()))
5100       return getVZextMovL(VT, VT, V2, DAG, Subtarget, dl);
5101     if (!isMMX)
5102       return Op;
5103   }
5104
5105   // FIXME: fold these into legal mask.
5106   if (!isMMX && (X86::isMOVSHDUPMask(SVOp) ||
5107                  X86::isMOVSLDUPMask(SVOp) ||
5108                  X86::isMOVHLPSMask(SVOp) ||
5109                  X86::isMOVLHPSMask(SVOp) ||
5110                  X86::isMOVLPMask(SVOp)))
5111     return Op;
5112
5113   if (ShouldXformToMOVHLPS(SVOp) ||
5114       ShouldXformToMOVLP(V1.getNode(), V2.getNode(), SVOp))
5115     return CommuteVectorShuffle(SVOp, DAG);
5116
5117   if (isShift) {
5118     // No better options. Use a vshl / vsrl.
5119     EVT EltVT = VT.getVectorElementType();
5120     ShAmt *= EltVT.getSizeInBits();
5121     return getVShift(isLeft, VT, ShVal, ShAmt, DAG, *this, dl);
5122   }
5123
5124   bool Commuted = false;
5125   // FIXME: This should also accept a bitcast of a splat?  Be careful, not
5126   // 1,1,1,1 -> v8i16 though.
5127   V1IsSplat = isSplatVector(V1.getNode());
5128   V2IsSplat = isSplatVector(V2.getNode());
5129
5130   // Canonicalize the splat or undef, if present, to be on the RHS.
5131   if ((V1IsSplat || V1IsUndef) && !(V2IsSplat || V2IsUndef)) {
5132     Op = CommuteVectorShuffle(SVOp, DAG);
5133     SVOp = cast<ShuffleVectorSDNode>(Op);
5134     V1 = SVOp->getOperand(0);
5135     V2 = SVOp->getOperand(1);
5136     std::swap(V1IsSplat, V2IsSplat);
5137     std::swap(V1IsUndef, V2IsUndef);
5138     Commuted = true;
5139   }
5140
5141   if (isCommutedMOVL(SVOp, V2IsSplat, V2IsUndef)) {
5142     // Shuffling low element of v1 into undef, just return v1.
5143     if (V2IsUndef)
5144       return V1;
5145     // If V2 is a splat, the mask may be malformed such as <4,3,3,3>, which
5146     // the instruction selector will not match, so get a canonical MOVL with
5147     // swapped operands to undo the commute.
5148     return getMOVL(DAG, dl, VT, V2, V1);
5149   }
5150
5151   if (X86::isUNPCKL_v_undef_Mask(SVOp) ||
5152       X86::isUNPCKH_v_undef_Mask(SVOp) ||
5153       X86::isUNPCKLMask(SVOp) ||
5154       X86::isUNPCKHMask(SVOp))
5155     return Op;
5156
5157   if (V2IsSplat) {
5158     // Normalize mask so all entries that point to V2 points to its first
5159     // element then try to match unpck{h|l} again. If match, return a
5160     // new vector_shuffle with the corrected mask.
5161     SDValue NewMask = NormalizeMask(SVOp, DAG);
5162     ShuffleVectorSDNode *NSVOp = cast<ShuffleVectorSDNode>(NewMask);
5163     if (NSVOp != SVOp) {
5164       if (X86::isUNPCKLMask(NSVOp, true)) {
5165         return NewMask;
5166       } else if (X86::isUNPCKHMask(NSVOp, true)) {
5167         return NewMask;
5168       }
5169     }
5170   }
5171
5172   if (Commuted) {
5173     // Commute is back and try unpck* again.
5174     // FIXME: this seems wrong.
5175     SDValue NewOp = CommuteVectorShuffle(SVOp, DAG);
5176     ShuffleVectorSDNode *NewSVOp = cast<ShuffleVectorSDNode>(NewOp);
5177     if (X86::isUNPCKL_v_undef_Mask(NewSVOp) ||
5178         X86::isUNPCKH_v_undef_Mask(NewSVOp) ||
5179         X86::isUNPCKLMask(NewSVOp) ||
5180         X86::isUNPCKHMask(NewSVOp))
5181       return NewOp;
5182   }
5183
5184   // FIXME: for mmx, bitcast v2i32 to v4i16 for shuffle.
5185
5186   // Normalize the node to match x86 shuffle ops if needed
5187   if (!isMMX && V2.getOpcode() != ISD::UNDEF && isCommutedSHUFP(SVOp))
5188     return CommuteVectorShuffle(SVOp, DAG);
5189
5190   // Check for legal shuffle and return?
5191   SmallVector<int, 16> PermMask;
5192   SVOp->getMask(PermMask);
5193   if (isShuffleMaskLegal(PermMask, VT))
5194     return Op;
5195
5196   // Handle v8i16 specifically since SSE can do byte extraction and insertion.
5197   if (VT == MVT::v8i16) {
5198     SDValue NewOp = LowerVECTOR_SHUFFLEv8i16(Op, DAG);
5199     if (NewOp.getNode())
5200       return NewOp;
5201   }
5202
5203   if (VT == MVT::v16i8) {
5204     SDValue NewOp = LowerVECTOR_SHUFFLEv16i8(SVOp, DAG, *this);
5205     if (NewOp.getNode())
5206       return NewOp;
5207   }
5208
5209   // Handle all 4 wide cases with a number of shuffles except for MMX.
5210   if (NumElems == 4 && !isMMX)
5211     return LowerVECTOR_SHUFFLE_4wide(SVOp, DAG);
5212
5213   return SDValue();
5214 }
5215
5216 SDValue
5217 X86TargetLowering::LowerEXTRACT_VECTOR_ELT_SSE4(SDValue Op,
5218                                                 SelectionDAG &DAG) const {
5219   EVT VT = Op.getValueType();
5220   DebugLoc dl = Op.getDebugLoc();
5221   if (VT.getSizeInBits() == 8) {
5222     SDValue Extract = DAG.getNode(X86ISD::PEXTRB, dl, MVT::i32,
5223                                     Op.getOperand(0), Op.getOperand(1));
5224     SDValue Assert  = DAG.getNode(ISD::AssertZext, dl, MVT::i32, Extract,
5225                                     DAG.getValueType(VT));
5226     return DAG.getNode(ISD::TRUNCATE, dl, VT, Assert);
5227   } else if (VT.getSizeInBits() == 16) {
5228     unsigned Idx = cast<ConstantSDNode>(Op.getOperand(1))->getZExtValue();
5229     // If Idx is 0, it's cheaper to do a move instead of a pextrw.
5230     if (Idx == 0)
5231       return DAG.getNode(ISD::TRUNCATE, dl, MVT::i16,
5232                          DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, MVT::i32,
5233                                      DAG.getNode(ISD::BIT_CONVERT, dl,
5234                                                  MVT::v4i32,
5235                                                  Op.getOperand(0)),
5236                                      Op.getOperand(1)));
5237     SDValue Extract = DAG.getNode(X86ISD::PEXTRW, dl, MVT::i32,
5238                                     Op.getOperand(0), Op.getOperand(1));
5239     SDValue Assert  = DAG.getNode(ISD::AssertZext, dl, MVT::i32, Extract,
5240                                     DAG.getValueType(VT));
5241     return DAG.getNode(ISD::TRUNCATE, dl, VT, Assert);
5242   } else if (VT == MVT::f32) {
5243     // EXTRACTPS outputs to a GPR32 register which will require a movd to copy
5244     // the result back to FR32 register. It's only worth matching if the
5245     // result has a single use which is a store or a bitcast to i32.  And in
5246     // the case of a store, it's not worth it if the index is a constant 0,
5247     // because a MOVSSmr can be used instead, which is smaller and faster.
5248     if (!Op.hasOneUse())
5249       return SDValue();
5250     SDNode *User = *Op.getNode()->use_begin();
5251     if ((User->getOpcode() != ISD::STORE ||
5252          (isa<ConstantSDNode>(Op.getOperand(1)) &&
5253           cast<ConstantSDNode>(Op.getOperand(1))->isNullValue())) &&
5254         (User->getOpcode() != ISD::BIT_CONVERT ||
5255          User->getValueType(0) != MVT::i32))
5256       return SDValue();
5257     SDValue Extract = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, MVT::i32,
5258                                   DAG.getNode(ISD::BIT_CONVERT, dl, MVT::v4i32,
5259                                               Op.getOperand(0)),
5260                                               Op.getOperand(1));
5261     return DAG.getNode(ISD::BIT_CONVERT, dl, MVT::f32, Extract);
5262   } else if (VT == MVT::i32) {
5263     // ExtractPS works with constant index.
5264     if (isa<ConstantSDNode>(Op.getOperand(1)))
5265       return Op;
5266   }
5267   return SDValue();
5268 }
5269
5270
5271 SDValue
5272 X86TargetLowering::LowerEXTRACT_VECTOR_ELT(SDValue Op,
5273                                            SelectionDAG &DAG) const {
5274   if (!isa<ConstantSDNode>(Op.getOperand(1)))
5275     return SDValue();
5276
5277   if (Subtarget->hasSSE41()) {
5278     SDValue Res = LowerEXTRACT_VECTOR_ELT_SSE4(Op, DAG);
5279     if (Res.getNode())
5280       return Res;
5281   }
5282
5283   EVT VT = Op.getValueType();
5284   DebugLoc dl = Op.getDebugLoc();
5285   // TODO: handle v16i8.
5286   if (VT.getSizeInBits() == 16) {
5287     SDValue Vec = Op.getOperand(0);
5288     unsigned Idx = cast<ConstantSDNode>(Op.getOperand(1))->getZExtValue();
5289     if (Idx == 0)
5290       return DAG.getNode(ISD::TRUNCATE, dl, MVT::i16,
5291                          DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, MVT::i32,
5292                                      DAG.getNode(ISD::BIT_CONVERT, dl,
5293                                                  MVT::v4i32, Vec),
5294                                      Op.getOperand(1)));
5295     // Transform it so it match pextrw which produces a 32-bit result.
5296     EVT EltVT = MVT::i32;
5297     SDValue Extract = DAG.getNode(X86ISD::PEXTRW, dl, EltVT,
5298                                     Op.getOperand(0), Op.getOperand(1));
5299     SDValue Assert  = DAG.getNode(ISD::AssertZext, dl, EltVT, Extract,
5300                                     DAG.getValueType(VT));
5301     return DAG.getNode(ISD::TRUNCATE, dl, VT, Assert);
5302   } else if (VT.getSizeInBits() == 32) {
5303     unsigned Idx = cast<ConstantSDNode>(Op.getOperand(1))->getZExtValue();
5304     if (Idx == 0)
5305       return Op;
5306
5307     // SHUFPS the element to the lowest double word, then movss.
5308     int Mask[4] = { Idx, -1, -1, -1 };
5309     EVT VVT = Op.getOperand(0).getValueType();
5310     SDValue Vec = DAG.getVectorShuffle(VVT, dl, Op.getOperand(0),
5311                                        DAG.getUNDEF(VVT), Mask);
5312     return DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, VT, Vec,
5313                        DAG.getIntPtrConstant(0));
5314   } else if (VT.getSizeInBits() == 64) {
5315     // FIXME: .td only matches this for <2 x f64>, not <2 x i64> on 32b
5316     // FIXME: seems like this should be unnecessary if mov{h,l}pd were taught
5317     //        to match extract_elt for f64.
5318     unsigned Idx = cast<ConstantSDNode>(Op.getOperand(1))->getZExtValue();
5319     if (Idx == 0)
5320       return Op;
5321
5322     // UNPCKHPD the element to the lowest double word, then movsd.
5323     // Note if the lower 64 bits of the result of the UNPCKHPD is then stored
5324     // to a f64mem, the whole operation is folded into a single MOVHPDmr.
5325     int Mask[2] = { 1, -1 };
5326     EVT VVT = Op.getOperand(0).getValueType();
5327     SDValue Vec = DAG.getVectorShuffle(VVT, dl, Op.getOperand(0),
5328                                        DAG.getUNDEF(VVT), Mask);
5329     return DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, VT, Vec,
5330                        DAG.getIntPtrConstant(0));
5331   }
5332
5333   return SDValue();
5334 }
5335
5336 SDValue
5337 X86TargetLowering::LowerINSERT_VECTOR_ELT_SSE4(SDValue Op,
5338                                                SelectionDAG &DAG) const {
5339   EVT VT = Op.getValueType();
5340   EVT EltVT = VT.getVectorElementType();
5341   DebugLoc dl = Op.getDebugLoc();
5342
5343   SDValue N0 = Op.getOperand(0);
5344   SDValue N1 = Op.getOperand(1);
5345   SDValue N2 = Op.getOperand(2);
5346
5347   if ((EltVT.getSizeInBits() == 8 || EltVT.getSizeInBits() == 16) &&
5348       isa<ConstantSDNode>(N2)) {
5349     unsigned Opc;
5350     if (VT == MVT::v8i16)
5351       Opc = X86ISD::PINSRW;
5352     else if (VT == MVT::v4i16)
5353       Opc = X86ISD::MMX_PINSRW;
5354     else if (VT == MVT::v16i8)
5355       Opc = X86ISD::PINSRB;
5356     else
5357       Opc = X86ISD::PINSRB;
5358
5359     // Transform it so it match pinsr{b,w} which expects a GR32 as its second
5360     // argument.
5361     if (N1.getValueType() != MVT::i32)
5362       N1 = DAG.getNode(ISD::ANY_EXTEND, dl, MVT::i32, N1);
5363     if (N2.getValueType() != MVT::i32)
5364       N2 = DAG.getIntPtrConstant(cast<ConstantSDNode>(N2)->getZExtValue());
5365     return DAG.getNode(Opc, dl, VT, N0, N1, N2);
5366   } else if (EltVT == MVT::f32 && isa<ConstantSDNode>(N2)) {
5367     // Bits [7:6] of the constant are the source select.  This will always be
5368     //  zero here.  The DAG Combiner may combine an extract_elt index into these
5369     //  bits.  For example (insert (extract, 3), 2) could be matched by putting
5370     //  the '3' into bits [7:6] of X86ISD::INSERTPS.
5371     // Bits [5:4] of the constant are the destination select.  This is the
5372     //  value of the incoming immediate.
5373     // Bits [3:0] of the constant are the zero mask.  The DAG Combiner may
5374     //   combine either bitwise AND or insert of float 0.0 to set these bits.
5375     N2 = DAG.getIntPtrConstant(cast<ConstantSDNode>(N2)->getZExtValue() << 4);
5376     // Create this as a scalar to vector..
5377     N1 = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, MVT::v4f32, N1);
5378     return DAG.getNode(X86ISD::INSERTPS, dl, VT, N0, N1, N2);
5379   } else if (EltVT == MVT::i32 && isa<ConstantSDNode>(N2)) {
5380     // PINSR* works with constant index.
5381     return Op;
5382   }
5383   return SDValue();
5384 }
5385
5386 SDValue
5387 X86TargetLowering::LowerINSERT_VECTOR_ELT(SDValue Op, SelectionDAG &DAG) const {
5388   EVT VT = Op.getValueType();
5389   EVT EltVT = VT.getVectorElementType();
5390
5391   if (Subtarget->hasSSE41())
5392     return LowerINSERT_VECTOR_ELT_SSE4(Op, DAG);
5393
5394   if (EltVT == MVT::i8)
5395     return SDValue();
5396
5397   DebugLoc dl = Op.getDebugLoc();
5398   SDValue N0 = Op.getOperand(0);
5399   SDValue N1 = Op.getOperand(1);
5400   SDValue N2 = Op.getOperand(2);
5401
5402   if (EltVT.getSizeInBits() == 16 && isa<ConstantSDNode>(N2)) {
5403     // Transform it so it match pinsrw which expects a 16-bit value in a GR32
5404     // as its second argument.
5405     if (N1.getValueType() != MVT::i32)
5406       N1 = DAG.getNode(ISD::ANY_EXTEND, dl, MVT::i32, N1);
5407     if (N2.getValueType() != MVT::i32)
5408       N2 = DAG.getIntPtrConstant(cast<ConstantSDNode>(N2)->getZExtValue());
5409     return DAG.getNode(VT == MVT::v8i16 ? X86ISD::PINSRW : X86ISD::MMX_PINSRW,
5410                        dl, VT, N0, N1, N2);
5411   }
5412   return SDValue();
5413 }
5414
5415 SDValue
5416 X86TargetLowering::LowerSCALAR_TO_VECTOR(SDValue Op, SelectionDAG &DAG) const {
5417   DebugLoc dl = Op.getDebugLoc();
5418
5419   if (Op.getValueType() == MVT::v1i64 &&
5420       Op.getOperand(0).getValueType() == MVT::i64)
5421     return DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, MVT::v1i64, Op.getOperand(0));
5422
5423   SDValue AnyExt = DAG.getNode(ISD::ANY_EXTEND, dl, MVT::i32, Op.getOperand(0));
5424   EVT VT = MVT::v2i32;
5425   switch (Op.getValueType().getSimpleVT().SimpleTy) {
5426   default: break;
5427   case MVT::v16i8:
5428   case MVT::v8i16:
5429     VT = MVT::v4i32;
5430     break;
5431   }
5432   return DAG.getNode(ISD::BIT_CONVERT, dl, Op.getValueType(),
5433                      DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, VT, AnyExt));
5434 }
5435
5436 // ConstantPool, JumpTable, GlobalAddress, and ExternalSymbol are lowered as
5437 // their target countpart wrapped in the X86ISD::Wrapper node. Suppose N is
5438 // one of the above mentioned nodes. It has to be wrapped because otherwise
5439 // Select(N) returns N. So the raw TargetGlobalAddress nodes, etc. can only
5440 // be used to form addressing mode. These wrapped nodes will be selected
5441 // into MOV32ri.
5442 SDValue
5443 X86TargetLowering::LowerConstantPool(SDValue Op, SelectionDAG &DAG) const {
5444   ConstantPoolSDNode *CP = cast<ConstantPoolSDNode>(Op);
5445
5446   // In PIC mode (unless we're in RIPRel PIC mode) we add an offset to the
5447   // global base reg.
5448   unsigned char OpFlag = 0;
5449   unsigned WrapperKind = X86ISD::Wrapper;
5450   CodeModel::Model M = getTargetMachine().getCodeModel();
5451
5452   if (Subtarget->isPICStyleRIPRel() &&
5453       (M == CodeModel::Small || M == CodeModel::Kernel))
5454     WrapperKind = X86ISD::WrapperRIP;
5455   else if (Subtarget->isPICStyleGOT())
5456     OpFlag = X86II::MO_GOTOFF;
5457   else if (Subtarget->isPICStyleStubPIC())
5458     OpFlag = X86II::MO_PIC_BASE_OFFSET;
5459
5460   SDValue Result = DAG.getTargetConstantPool(CP->getConstVal(), getPointerTy(),
5461                                              CP->getAlignment(),
5462                                              CP->getOffset(), OpFlag);
5463   DebugLoc DL = CP->getDebugLoc();
5464   Result = DAG.getNode(WrapperKind, DL, getPointerTy(), Result);
5465   // With PIC, the address is actually $g + Offset.
5466   if (OpFlag) {
5467     Result = DAG.getNode(ISD::ADD, DL, getPointerTy(),
5468                          DAG.getNode(X86ISD::GlobalBaseReg,
5469                                      DebugLoc(), getPointerTy()),
5470                          Result);
5471   }
5472
5473   return Result;
5474 }
5475
5476 SDValue X86TargetLowering::LowerJumpTable(SDValue Op, SelectionDAG &DAG) const {
5477   JumpTableSDNode *JT = cast<JumpTableSDNode>(Op);
5478
5479   // In PIC mode (unless we're in RIPRel PIC mode) we add an offset to the
5480   // global base reg.
5481   unsigned char OpFlag = 0;
5482   unsigned WrapperKind = X86ISD::Wrapper;
5483   CodeModel::Model M = getTargetMachine().getCodeModel();
5484
5485   if (Subtarget->isPICStyleRIPRel() &&
5486       (M == CodeModel::Small || M == CodeModel::Kernel))
5487     WrapperKind = X86ISD::WrapperRIP;
5488   else if (Subtarget->isPICStyleGOT())
5489     OpFlag = X86II::MO_GOTOFF;
5490   else if (Subtarget->isPICStyleStubPIC())
5491     OpFlag = X86II::MO_PIC_BASE_OFFSET;
5492
5493   SDValue Result = DAG.getTargetJumpTable(JT->getIndex(), getPointerTy(),
5494                                           OpFlag);
5495   DebugLoc DL = JT->getDebugLoc();
5496   Result = DAG.getNode(WrapperKind, DL, getPointerTy(), Result);
5497
5498   // With PIC, the address is actually $g + Offset.
5499   if (OpFlag) {
5500     Result = DAG.getNode(ISD::ADD, DL, getPointerTy(),
5501                          DAG.getNode(X86ISD::GlobalBaseReg,
5502                                      DebugLoc(), getPointerTy()),
5503                          Result);
5504   }
5505
5506   return Result;
5507 }
5508
5509 SDValue
5510 X86TargetLowering::LowerExternalSymbol(SDValue Op, SelectionDAG &DAG) const {
5511   const char *Sym = cast<ExternalSymbolSDNode>(Op)->getSymbol();
5512
5513   // In PIC mode (unless we're in RIPRel PIC mode) we add an offset to the
5514   // global base reg.
5515   unsigned char OpFlag = 0;
5516   unsigned WrapperKind = X86ISD::Wrapper;
5517   CodeModel::Model M = getTargetMachine().getCodeModel();
5518
5519   if (Subtarget->isPICStyleRIPRel() &&
5520       (M == CodeModel::Small || M == CodeModel::Kernel))
5521     WrapperKind = X86ISD::WrapperRIP;
5522   else if (Subtarget->isPICStyleGOT())
5523     OpFlag = X86II::MO_GOTOFF;
5524   else if (Subtarget->isPICStyleStubPIC())
5525     OpFlag = X86II::MO_PIC_BASE_OFFSET;
5526
5527   SDValue Result = DAG.getTargetExternalSymbol(Sym, getPointerTy(), OpFlag);
5528
5529   DebugLoc DL = Op.getDebugLoc();
5530   Result = DAG.getNode(WrapperKind, DL, getPointerTy(), Result);
5531
5532
5533   // With PIC, the address is actually $g + Offset.
5534   if (getTargetMachine().getRelocationModel() == Reloc::PIC_ &&
5535       !Subtarget->is64Bit()) {
5536     Result = DAG.getNode(ISD::ADD, DL, getPointerTy(),
5537                          DAG.getNode(X86ISD::GlobalBaseReg,
5538                                      DebugLoc(), getPointerTy()),
5539                          Result);
5540   }
5541
5542   return Result;
5543 }
5544
5545 SDValue
5546 X86TargetLowering::LowerBlockAddress(SDValue Op, SelectionDAG &DAG) const {
5547   // Create the TargetBlockAddressAddress node.
5548   unsigned char OpFlags =
5549     Subtarget->ClassifyBlockAddressReference();
5550   CodeModel::Model M = getTargetMachine().getCodeModel();
5551   const BlockAddress *BA = cast<BlockAddressSDNode>(Op)->getBlockAddress();
5552   DebugLoc dl = Op.getDebugLoc();
5553   SDValue Result = DAG.getBlockAddress(BA, getPointerTy(),
5554                                        /*isTarget=*/true, OpFlags);
5555
5556   if (Subtarget->isPICStyleRIPRel() &&
5557       (M == CodeModel::Small || M == CodeModel::Kernel))
5558     Result = DAG.getNode(X86ISD::WrapperRIP, dl, getPointerTy(), Result);
5559   else
5560     Result = DAG.getNode(X86ISD::Wrapper, dl, getPointerTy(), Result);
5561
5562   // With PIC, the address is actually $g + Offset.
5563   if (isGlobalRelativeToPICBase(OpFlags)) {
5564     Result = DAG.getNode(ISD::ADD, dl, getPointerTy(),
5565                          DAG.getNode(X86ISD::GlobalBaseReg, dl, getPointerTy()),
5566                          Result);
5567   }
5568
5569   return Result;
5570 }
5571
5572 SDValue
5573 X86TargetLowering::LowerGlobalAddress(const GlobalValue *GV, DebugLoc dl,
5574                                       int64_t Offset,
5575                                       SelectionDAG &DAG) const {
5576   // Create the TargetGlobalAddress node, folding in the constant
5577   // offset if it is legal.
5578   unsigned char OpFlags =
5579     Subtarget->ClassifyGlobalReference(GV, getTargetMachine());
5580   CodeModel::Model M = getTargetMachine().getCodeModel();
5581   SDValue Result;
5582   if (OpFlags == X86II::MO_NO_FLAG &&
5583       X86::isOffsetSuitableForCodeModel(Offset, M)) {
5584     // A direct static reference to a global.
5585     Result = DAG.getTargetGlobalAddress(GV, dl, getPointerTy(), Offset);
5586     Offset = 0;
5587   } else {
5588     Result = DAG.getTargetGlobalAddress(GV, dl, getPointerTy(), 0, OpFlags);
5589   }
5590
5591   if (Subtarget->isPICStyleRIPRel() &&
5592       (M == CodeModel::Small || M == CodeModel::Kernel))
5593     Result = DAG.getNode(X86ISD::WrapperRIP, dl, getPointerTy(), Result);
5594   else
5595     Result = DAG.getNode(X86ISD::Wrapper, dl, getPointerTy(), Result);
5596
5597   // With PIC, the address is actually $g + Offset.
5598   if (isGlobalRelativeToPICBase(OpFlags)) {
5599     Result = DAG.getNode(ISD::ADD, dl, getPointerTy(),
5600                          DAG.getNode(X86ISD::GlobalBaseReg, dl, getPointerTy()),
5601                          Result);
5602   }
5603
5604   // For globals that require a load from a stub to get the address, emit the
5605   // load.
5606   if (isGlobalStubReference(OpFlags))
5607     Result = DAG.getLoad(getPointerTy(), dl, DAG.getEntryNode(), Result,
5608                          PseudoSourceValue::getGOT(), 0, false, false, 0);
5609
5610   // If there was a non-zero offset that we didn't fold, create an explicit
5611   // addition for it.
5612   if (Offset != 0)
5613     Result = DAG.getNode(ISD::ADD, dl, getPointerTy(), Result,
5614                          DAG.getConstant(Offset, getPointerTy()));
5615
5616   return Result;
5617 }
5618
5619 SDValue
5620 X86TargetLowering::LowerGlobalAddress(SDValue Op, SelectionDAG &DAG) const {
5621   const GlobalValue *GV = cast<GlobalAddressSDNode>(Op)->getGlobal();
5622   int64_t Offset = cast<GlobalAddressSDNode>(Op)->getOffset();
5623   return LowerGlobalAddress(GV, Op.getDebugLoc(), Offset, DAG);
5624 }
5625
5626 static SDValue
5627 GetTLSADDR(SelectionDAG &DAG, SDValue Chain, GlobalAddressSDNode *GA,
5628            SDValue *InFlag, const EVT PtrVT, unsigned ReturnReg,
5629            unsigned char OperandFlags) {
5630   MachineFrameInfo *MFI = DAG.getMachineFunction().getFrameInfo();
5631   SDVTList NodeTys = DAG.getVTList(MVT::Other, MVT::Flag);
5632   DebugLoc dl = GA->getDebugLoc();
5633   SDValue TGA = DAG.getTargetGlobalAddress(GA->getGlobal(), dl,
5634                                            GA->getValueType(0),
5635                                            GA->getOffset(),
5636                                            OperandFlags);
5637   if (InFlag) {
5638     SDValue Ops[] = { Chain,  TGA, *InFlag };
5639     Chain = DAG.getNode(X86ISD::TLSADDR, dl, NodeTys, Ops, 3);
5640   } else {
5641     SDValue Ops[]  = { Chain, TGA };
5642     Chain = DAG.getNode(X86ISD::TLSADDR, dl, NodeTys, Ops, 2);
5643   }
5644
5645   // TLSADDR will be codegen'ed as call. Inform MFI that function has calls.
5646   MFI->setAdjustsStack(true);
5647
5648   SDValue Flag = Chain.getValue(1);
5649   return DAG.getCopyFromReg(Chain, dl, ReturnReg, PtrVT, Flag);
5650 }
5651
5652 // Lower ISD::GlobalTLSAddress using the "general dynamic" model, 32 bit
5653 static SDValue
5654 LowerToTLSGeneralDynamicModel32(GlobalAddressSDNode *GA, SelectionDAG &DAG,
5655                                 const EVT PtrVT) {
5656   SDValue InFlag;
5657   DebugLoc dl = GA->getDebugLoc();  // ? function entry point might be better
5658   SDValue Chain = DAG.getCopyToReg(DAG.getEntryNode(), dl, X86::EBX,
5659                                      DAG.getNode(X86ISD::GlobalBaseReg,
5660                                                  DebugLoc(), PtrVT), InFlag);
5661   InFlag = Chain.getValue(1);
5662
5663   return GetTLSADDR(DAG, Chain, GA, &InFlag, PtrVT, X86::EAX, X86II::MO_TLSGD);
5664 }
5665
5666 // Lower ISD::GlobalTLSAddress using the "general dynamic" model, 64 bit
5667 static SDValue
5668 LowerToTLSGeneralDynamicModel64(GlobalAddressSDNode *GA, SelectionDAG &DAG,
5669                                 const EVT PtrVT) {
5670   return GetTLSADDR(DAG, DAG.getEntryNode(), GA, NULL, PtrVT,
5671                     X86::RAX, X86II::MO_TLSGD);
5672 }
5673
5674 // Lower ISD::GlobalTLSAddress using the "initial exec" (for no-pic) or
5675 // "local exec" model.
5676 static SDValue LowerToTLSExecModel(GlobalAddressSDNode *GA, SelectionDAG &DAG,
5677                                    const EVT PtrVT, TLSModel::Model model,
5678                                    bool is64Bit) {
5679   DebugLoc dl = GA->getDebugLoc();
5680   // Get the Thread Pointer
5681   SDValue Base = DAG.getNode(X86ISD::SegmentBaseAddress,
5682                              DebugLoc(), PtrVT,
5683                              DAG.getRegister(is64Bit? X86::FS : X86::GS,
5684                                              MVT::i32));
5685
5686   SDValue ThreadPointer = DAG.getLoad(PtrVT, dl, DAG.getEntryNode(), Base,
5687                                       NULL, 0, false, false, 0);
5688
5689   unsigned char OperandFlags = 0;
5690   // Most TLS accesses are not RIP relative, even on x86-64.  One exception is
5691   // initialexec.
5692   unsigned WrapperKind = X86ISD::Wrapper;
5693   if (model == TLSModel::LocalExec) {
5694     OperandFlags = is64Bit ? X86II::MO_TPOFF : X86II::MO_NTPOFF;
5695   } else if (is64Bit) {
5696     assert(model == TLSModel::InitialExec);
5697     OperandFlags = X86II::MO_GOTTPOFF;
5698     WrapperKind = X86ISD::WrapperRIP;
5699   } else {
5700     assert(model == TLSModel::InitialExec);
5701     OperandFlags = X86II::MO_INDNTPOFF;
5702   }
5703
5704   // emit "addl x@ntpoff,%eax" (local exec) or "addl x@indntpoff,%eax" (initial
5705   // exec)
5706   SDValue TGA = DAG.getTargetGlobalAddress(GA->getGlobal(), dl,
5707                                            GA->getValueType(0),
5708                                            GA->getOffset(), OperandFlags);
5709   SDValue Offset = DAG.getNode(WrapperKind, dl, PtrVT, TGA);
5710
5711   if (model == TLSModel::InitialExec)
5712     Offset = DAG.getLoad(PtrVT, dl, DAG.getEntryNode(), Offset,
5713                          PseudoSourceValue::getGOT(), 0, false, false, 0);
5714
5715   // The address of the thread local variable is the add of the thread
5716   // pointer with the offset of the variable.
5717   return DAG.getNode(ISD::ADD, dl, PtrVT, ThreadPointer, Offset);
5718 }
5719
5720 SDValue
5721 X86TargetLowering::LowerGlobalTLSAddress(SDValue Op, SelectionDAG &DAG) const {
5722
5723   GlobalAddressSDNode *GA = cast<GlobalAddressSDNode>(Op);
5724   const GlobalValue *GV = GA->getGlobal();
5725
5726   if (Subtarget->isTargetELF()) {
5727     // TODO: implement the "local dynamic" model
5728     // TODO: implement the "initial exec"model for pic executables
5729
5730     // If GV is an alias then use the aliasee for determining
5731     // thread-localness.
5732     if (const GlobalAlias *GA = dyn_cast<GlobalAlias>(GV))
5733       GV = GA->resolveAliasedGlobal(false);
5734
5735     TLSModel::Model model
5736       = getTLSModel(GV, getTargetMachine().getRelocationModel());
5737
5738     switch (model) {
5739       case TLSModel::GeneralDynamic:
5740       case TLSModel::LocalDynamic: // not implemented
5741         if (Subtarget->is64Bit())
5742           return LowerToTLSGeneralDynamicModel64(GA, DAG, getPointerTy());
5743         return LowerToTLSGeneralDynamicModel32(GA, DAG, getPointerTy());
5744
5745       case TLSModel::InitialExec:
5746       case TLSModel::LocalExec:
5747         return LowerToTLSExecModel(GA, DAG, getPointerTy(), model,
5748                                    Subtarget->is64Bit());
5749     }
5750   } else if (Subtarget->isTargetDarwin()) {
5751     // Darwin only has one model of TLS.  Lower to that.
5752     unsigned char OpFlag = 0;
5753     unsigned WrapperKind = Subtarget->isPICStyleRIPRel() ?
5754                            X86ISD::WrapperRIP : X86ISD::Wrapper;
5755
5756     // In PIC mode (unless we're in RIPRel PIC mode) we add an offset to the
5757     // global base reg.
5758     bool PIC32 = (getTargetMachine().getRelocationModel() == Reloc::PIC_) &&
5759                   !Subtarget->is64Bit();
5760     if (PIC32)
5761       OpFlag = X86II::MO_TLVP_PIC_BASE;
5762     else
5763       OpFlag = X86II::MO_TLVP;
5764     DebugLoc DL = Op.getDebugLoc();
5765     SDValue Result = DAG.getTargetGlobalAddress(GA->getGlobal(), DL,
5766                                                 getPointerTy(),
5767                                                 GA->getOffset(), OpFlag);
5768     SDValue Offset = DAG.getNode(WrapperKind, DL, getPointerTy(), Result);
5769
5770     // With PIC32, the address is actually $g + Offset.
5771     if (PIC32)
5772       Offset = DAG.getNode(ISD::ADD, DL, getPointerTy(),
5773                            DAG.getNode(X86ISD::GlobalBaseReg,
5774                                        DebugLoc(), getPointerTy()),
5775                            Offset);
5776
5777     // Lowering the machine isd will make sure everything is in the right
5778     // location.
5779     SDValue Args[] = { Offset };
5780     SDValue Chain = DAG.getNode(X86ISD::TLSCALL, DL, MVT::Other, Args, 1);
5781
5782     // TLSCALL will be codegen'ed as call. Inform MFI that function has calls.
5783     MachineFrameInfo *MFI = DAG.getMachineFunction().getFrameInfo();
5784     MFI->setAdjustsStack(true);
5785
5786     // And our return value (tls address) is in the standard call return value
5787     // location.
5788     unsigned Reg = Subtarget->is64Bit() ? X86::RAX : X86::EAX;
5789     return DAG.getCopyFromReg(Chain, DL, Reg, getPointerTy());
5790   }
5791
5792   assert(false &&
5793          "TLS not implemented for this target.");
5794
5795   llvm_unreachable("Unreachable");
5796   return SDValue();
5797 }
5798
5799
5800 /// LowerShift - Lower SRA_PARTS and friends, which return two i32 values and
5801 /// take a 2 x i32 value to shift plus a shift amount.
5802 SDValue X86TargetLowering::LowerShift(SDValue Op, SelectionDAG &DAG) const {
5803   assert(Op.getNumOperands() == 3 && "Not a double-shift!");
5804   EVT VT = Op.getValueType();
5805   unsigned VTBits = VT.getSizeInBits();
5806   DebugLoc dl = Op.getDebugLoc();
5807   bool isSRA = Op.getOpcode() == ISD::SRA_PARTS;
5808   SDValue ShOpLo = Op.getOperand(0);
5809   SDValue ShOpHi = Op.getOperand(1);
5810   SDValue ShAmt  = Op.getOperand(2);
5811   SDValue Tmp1 = isSRA ? DAG.getNode(ISD::SRA, dl, VT, ShOpHi,
5812                                      DAG.getConstant(VTBits - 1, MVT::i8))
5813                        : DAG.getConstant(0, VT);
5814
5815   SDValue Tmp2, Tmp3;
5816   if (Op.getOpcode() == ISD::SHL_PARTS) {
5817     Tmp2 = DAG.getNode(X86ISD::SHLD, dl, VT, ShOpHi, ShOpLo, ShAmt);
5818     Tmp3 = DAG.getNode(ISD::SHL, dl, VT, ShOpLo, ShAmt);
5819   } else {
5820     Tmp2 = DAG.getNode(X86ISD::SHRD, dl, VT, ShOpLo, ShOpHi, ShAmt);
5821     Tmp3 = DAG.getNode(isSRA ? ISD::SRA : ISD::SRL, dl, VT, ShOpHi, ShAmt);
5822   }
5823
5824   SDValue AndNode = DAG.getNode(ISD::AND, dl, MVT::i8, ShAmt,
5825                                 DAG.getConstant(VTBits, MVT::i8));
5826   SDValue Cond = DAG.getNode(X86ISD::CMP, dl, MVT::i32,
5827                              AndNode, DAG.getConstant(0, MVT::i8));
5828
5829   SDValue Hi, Lo;
5830   SDValue CC = DAG.getConstant(X86::COND_NE, MVT::i8);
5831   SDValue Ops0[4] = { Tmp2, Tmp3, CC, Cond };
5832   SDValue Ops1[4] = { Tmp3, Tmp1, CC, Cond };
5833
5834   if (Op.getOpcode() == ISD::SHL_PARTS) {
5835     Hi = DAG.getNode(X86ISD::CMOV, dl, VT, Ops0, 4);
5836     Lo = DAG.getNode(X86ISD::CMOV, dl, VT, Ops1, 4);
5837   } else {
5838     Lo = DAG.getNode(X86ISD::CMOV, dl, VT, Ops0, 4);
5839     Hi = DAG.getNode(X86ISD::CMOV, dl, VT, Ops1, 4);
5840   }
5841
5842   SDValue Ops[2] = { Lo, Hi };
5843   return DAG.getMergeValues(Ops, 2, dl);
5844 }
5845
5846 SDValue X86TargetLowering::LowerSINT_TO_FP(SDValue Op,
5847                                            SelectionDAG &DAG) const {
5848   EVT SrcVT = Op.getOperand(0).getValueType();
5849
5850   if (SrcVT.isVector()) {
5851     if (SrcVT == MVT::v2i32 && Op.getValueType() == MVT::v2f64) {
5852       return Op;
5853     }
5854     return SDValue();
5855   }
5856
5857   assert(SrcVT.getSimpleVT() <= MVT::i64 && SrcVT.getSimpleVT() >= MVT::i16 &&
5858          "Unknown SINT_TO_FP to lower!");
5859
5860   // These are really Legal; return the operand so the caller accepts it as
5861   // Legal.
5862   if (SrcVT == MVT::i32 && isScalarFPTypeInSSEReg(Op.getValueType()))
5863     return Op;
5864   if (SrcVT == MVT::i64 && isScalarFPTypeInSSEReg(Op.getValueType()) &&
5865       Subtarget->is64Bit()) {
5866     return Op;
5867   }
5868
5869   DebugLoc dl = Op.getDebugLoc();
5870   unsigned Size = SrcVT.getSizeInBits()/8;
5871   MachineFunction &MF = DAG.getMachineFunction();
5872   int SSFI = MF.getFrameInfo()->CreateStackObject(Size, Size, false);
5873   SDValue StackSlot = DAG.getFrameIndex(SSFI, getPointerTy());
5874   SDValue Chain = DAG.getStore(DAG.getEntryNode(), dl, Op.getOperand(0),
5875                                StackSlot,
5876                                PseudoSourceValue::getFixedStack(SSFI), 0,
5877                                false, false, 0);
5878   return BuildFILD(Op, SrcVT, Chain, StackSlot, DAG);
5879 }
5880
5881 SDValue X86TargetLowering::BuildFILD(SDValue Op, EVT SrcVT, SDValue Chain,
5882                                      SDValue StackSlot,
5883                                      SelectionDAG &DAG) const {
5884   // Build the FILD
5885   DebugLoc dl = Op.getDebugLoc();
5886   SDVTList Tys;
5887   bool useSSE = isScalarFPTypeInSSEReg(Op.getValueType());
5888   if (useSSE)
5889     Tys = DAG.getVTList(MVT::f64, MVT::Other, MVT::Flag);
5890   else
5891     Tys = DAG.getVTList(Op.getValueType(), MVT::Other);
5892   SDValue Ops[] = { Chain, StackSlot, DAG.getValueType(SrcVT) };
5893   SDValue Result = DAG.getNode(useSSE ? X86ISD::FILD_FLAG : X86ISD::FILD, dl,
5894                                Tys, Ops, array_lengthof(Ops));
5895
5896   if (useSSE) {
5897     Chain = Result.getValue(1);
5898     SDValue InFlag = Result.getValue(2);
5899
5900     // FIXME: Currently the FST is flagged to the FILD_FLAG. This
5901     // shouldn't be necessary except that RFP cannot be live across
5902     // multiple blocks. When stackifier is fixed, they can be uncoupled.
5903     MachineFunction &MF = DAG.getMachineFunction();
5904     int SSFI = MF.getFrameInfo()->CreateStackObject(8, 8, false);
5905     SDValue StackSlot = DAG.getFrameIndex(SSFI, getPointerTy());
5906     Tys = DAG.getVTList(MVT::Other);
5907     SDValue Ops[] = {
5908       Chain, Result, StackSlot, DAG.getValueType(Op.getValueType()), InFlag
5909     };
5910     Chain = DAG.getNode(X86ISD::FST, dl, Tys, Ops, array_lengthof(Ops));
5911     Result = DAG.getLoad(Op.getValueType(), dl, Chain, StackSlot,
5912                          PseudoSourceValue::getFixedStack(SSFI), 0,
5913                          false, false, 0);
5914   }
5915
5916   return Result;
5917 }
5918
5919 // LowerUINT_TO_FP_i64 - 64-bit unsigned integer to double expansion.
5920 SDValue X86TargetLowering::LowerUINT_TO_FP_i64(SDValue Op,
5921                                                SelectionDAG &DAG) const {
5922   // This algorithm is not obvious. Here it is in C code, more or less:
5923   /*
5924     double uint64_to_double( uint32_t hi, uint32_t lo ) {
5925       static const __m128i exp = { 0x4330000045300000ULL, 0 };
5926       static const __m128d bias = { 0x1.0p84, 0x1.0p52 };
5927
5928       // Copy ints to xmm registers.
5929       __m128i xh = _mm_cvtsi32_si128( hi );
5930       __m128i xl = _mm_cvtsi32_si128( lo );
5931
5932       // Combine into low half of a single xmm register.
5933       __m128i x = _mm_unpacklo_epi32( xh, xl );
5934       __m128d d;
5935       double sd;
5936
5937       // Merge in appropriate exponents to give the integer bits the right
5938       // magnitude.
5939       x = _mm_unpacklo_epi32( x, exp );
5940
5941       // Subtract away the biases to deal with the IEEE-754 double precision
5942       // implicit 1.
5943       d = _mm_sub_pd( (__m128d) x, bias );
5944
5945       // All conversions up to here are exact. The correctly rounded result is
5946       // calculated using the current rounding mode using the following
5947       // horizontal add.
5948       d = _mm_add_sd( d, _mm_unpackhi_pd( d, d ) );
5949       _mm_store_sd( &sd, d );   // Because we are returning doubles in XMM, this
5950                                 // store doesn't really need to be here (except
5951                                 // maybe to zero the other double)
5952       return sd;
5953     }
5954   */
5955
5956   DebugLoc dl = Op.getDebugLoc();
5957   LLVMContext *Context = DAG.getContext();
5958
5959   // Build some magic constants.
5960   std::vector<Constant*> CV0;
5961   CV0.push_back(ConstantInt::get(*Context, APInt(32, 0x45300000)));
5962   CV0.push_back(ConstantInt::get(*Context, APInt(32, 0x43300000)));
5963   CV0.push_back(ConstantInt::get(*Context, APInt(32, 0)));
5964   CV0.push_back(ConstantInt::get(*Context, APInt(32, 0)));
5965   Constant *C0 = ConstantVector::get(CV0);
5966   SDValue CPIdx0 = DAG.getConstantPool(C0, getPointerTy(), 16);
5967
5968   std::vector<Constant*> CV1;
5969   CV1.push_back(
5970     ConstantFP::get(*Context, APFloat(APInt(64, 0x4530000000000000ULL))));
5971   CV1.push_back(
5972     ConstantFP::get(*Context, APFloat(APInt(64, 0x4330000000000000ULL))));
5973   Constant *C1 = ConstantVector::get(CV1);
5974   SDValue CPIdx1 = DAG.getConstantPool(C1, getPointerTy(), 16);
5975
5976   SDValue XR1 = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, MVT::v4i32,
5977                             DAG.getNode(ISD::EXTRACT_ELEMENT, dl, MVT::i32,
5978                                         Op.getOperand(0),
5979                                         DAG.getIntPtrConstant(1)));
5980   SDValue XR2 = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, MVT::v4i32,
5981                             DAG.getNode(ISD::EXTRACT_ELEMENT, dl, MVT::i32,
5982                                         Op.getOperand(0),
5983                                         DAG.getIntPtrConstant(0)));
5984   SDValue Unpck1 = getUnpackl(DAG, dl, MVT::v4i32, XR1, XR2);
5985   SDValue CLod0 = DAG.getLoad(MVT::v4i32, dl, DAG.getEntryNode(), CPIdx0,
5986                               PseudoSourceValue::getConstantPool(), 0,
5987                               false, false, 16);
5988   SDValue Unpck2 = getUnpackl(DAG, dl, MVT::v4i32, Unpck1, CLod0);
5989   SDValue XR2F = DAG.getNode(ISD::BIT_CONVERT, dl, MVT::v2f64, Unpck2);
5990   SDValue CLod1 = DAG.getLoad(MVT::v2f64, dl, CLod0.getValue(1), CPIdx1,
5991                               PseudoSourceValue::getConstantPool(), 0,
5992                               false, false, 16);
5993   SDValue Sub = DAG.getNode(ISD::FSUB, dl, MVT::v2f64, XR2F, CLod1);
5994
5995   // Add the halves; easiest way is to swap them into another reg first.
5996   int ShufMask[2] = { 1, -1 };
5997   SDValue Shuf = DAG.getVectorShuffle(MVT::v2f64, dl, Sub,
5998                                       DAG.getUNDEF(MVT::v2f64), ShufMask);
5999   SDValue Add = DAG.getNode(ISD::FADD, dl, MVT::v2f64, Shuf, Sub);
6000   return DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, MVT::f64, Add,
6001                      DAG.getIntPtrConstant(0));
6002 }
6003
6004 // LowerUINT_TO_FP_i32 - 32-bit unsigned integer to float expansion.
6005 SDValue X86TargetLowering::LowerUINT_TO_FP_i32(SDValue Op,
6006                                                SelectionDAG &DAG) const {
6007   DebugLoc dl = Op.getDebugLoc();
6008   // FP constant to bias correct the final result.
6009   SDValue Bias = DAG.getConstantFP(BitsToDouble(0x4330000000000000ULL),
6010                                    MVT::f64);
6011
6012   // Load the 32-bit value into an XMM register.
6013   SDValue Load = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, MVT::v4i32,
6014                              DAG.getNode(ISD::EXTRACT_ELEMENT, dl, MVT::i32,
6015                                          Op.getOperand(0),
6016                                          DAG.getIntPtrConstant(0)));
6017
6018   Load = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, MVT::f64,
6019                      DAG.getNode(ISD::BIT_CONVERT, dl, MVT::v2f64, Load),
6020                      DAG.getIntPtrConstant(0));
6021
6022   // Or the load with the bias.
6023   SDValue Or = DAG.getNode(ISD::OR, dl, MVT::v2i64,
6024                            DAG.getNode(ISD::BIT_CONVERT, dl, MVT::v2i64,
6025                                        DAG.getNode(ISD::SCALAR_TO_VECTOR, dl,
6026                                                    MVT::v2f64, Load)),
6027                            DAG.getNode(ISD::BIT_CONVERT, dl, MVT::v2i64,
6028                                        DAG.getNode(ISD::SCALAR_TO_VECTOR, dl,
6029                                                    MVT::v2f64, Bias)));
6030   Or = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, MVT::f64,
6031                    DAG.getNode(ISD::BIT_CONVERT, dl, MVT::v2f64, Or),
6032                    DAG.getIntPtrConstant(0));
6033
6034   // Subtract the bias.
6035   SDValue Sub = DAG.getNode(ISD::FSUB, dl, MVT::f64, Or, Bias);
6036
6037   // Handle final rounding.
6038   EVT DestVT = Op.getValueType();
6039
6040   if (DestVT.bitsLT(MVT::f64)) {
6041     return DAG.getNode(ISD::FP_ROUND, dl, DestVT, Sub,
6042                        DAG.getIntPtrConstant(0));
6043   } else if (DestVT.bitsGT(MVT::f64)) {
6044     return DAG.getNode(ISD::FP_EXTEND, dl, DestVT, Sub);
6045   }
6046
6047   // Handle final rounding.
6048   return Sub;
6049 }
6050
6051 SDValue X86TargetLowering::LowerUINT_TO_FP(SDValue Op,
6052                                            SelectionDAG &DAG) const {
6053   SDValue N0 = Op.getOperand(0);
6054   DebugLoc dl = Op.getDebugLoc();
6055
6056   // Since UINT_TO_FP is legal (it's marked custom), dag combiner won't
6057   // optimize it to a SINT_TO_FP when the sign bit is known zero. Perform
6058   // the optimization here.
6059   if (DAG.SignBitIsZero(N0))
6060     return DAG.getNode(ISD::SINT_TO_FP, dl, Op.getValueType(), N0);
6061
6062   EVT SrcVT = N0.getValueType();
6063   EVT DstVT = Op.getValueType();
6064   if (SrcVT == MVT::i64 && DstVT == MVT::f64 && X86ScalarSSEf64)
6065     return LowerUINT_TO_FP_i64(Op, DAG);
6066   else if (SrcVT == MVT::i32 && X86ScalarSSEf64)
6067     return LowerUINT_TO_FP_i32(Op, DAG);
6068
6069   // Make a 64-bit buffer, and use it to build an FILD.
6070   SDValue StackSlot = DAG.CreateStackTemporary(MVT::i64);
6071   if (SrcVT == MVT::i32) {
6072     SDValue WordOff = DAG.getConstant(4, getPointerTy());
6073     SDValue OffsetSlot = DAG.getNode(ISD::ADD, dl,
6074                                      getPointerTy(), StackSlot, WordOff);
6075     SDValue Store1 = DAG.getStore(DAG.getEntryNode(), dl, Op.getOperand(0),
6076                                   StackSlot, NULL, 0, false, false, 0);
6077     SDValue Store2 = DAG.getStore(Store1, dl, DAG.getConstant(0, MVT::i32),
6078                                   OffsetSlot, NULL, 0, false, false, 0);
6079     SDValue Fild = BuildFILD(Op, MVT::i64, Store2, StackSlot, DAG);
6080     return Fild;
6081   }
6082
6083   assert(SrcVT == MVT::i64 && "Unexpected type in UINT_TO_FP");
6084   SDValue Store = DAG.getStore(DAG.getEntryNode(), dl, Op.getOperand(0),
6085                                 StackSlot, NULL, 0, false, false, 0);
6086   // For i64 source, we need to add the appropriate power of 2 if the input
6087   // was negative.  This is the same as the optimization in
6088   // DAGTypeLegalizer::ExpandIntOp_UNIT_TO_FP, and for it to be safe here,
6089   // we must be careful to do the computation in x87 extended precision, not
6090   // in SSE. (The generic code can't know it's OK to do this, or how to.)
6091   SDVTList Tys = DAG.getVTList(MVT::f80, MVT::Other);
6092   SDValue Ops[] = { Store, StackSlot, DAG.getValueType(MVT::i64) };
6093   SDValue Fild = DAG.getNode(X86ISD::FILD, dl, Tys, Ops, 3);
6094
6095   APInt FF(32, 0x5F800000ULL);
6096
6097   // Check whether the sign bit is set.
6098   SDValue SignSet = DAG.getSetCC(dl, getSetCCResultType(MVT::i64),
6099                                  Op.getOperand(0), DAG.getConstant(0, MVT::i64),
6100                                  ISD::SETLT);
6101
6102   // Build a 64 bit pair (0, FF) in the constant pool, with FF in the lo bits.
6103   SDValue FudgePtr = DAG.getConstantPool(
6104                              ConstantInt::get(*DAG.getContext(), FF.zext(64)),
6105                                          getPointerTy());
6106
6107   // Get a pointer to FF if the sign bit was set, or to 0 otherwise.
6108   SDValue Zero = DAG.getIntPtrConstant(0);
6109   SDValue Four = DAG.getIntPtrConstant(4);
6110   SDValue Offset = DAG.getNode(ISD::SELECT, dl, Zero.getValueType(), SignSet,
6111                                Zero, Four);
6112   FudgePtr = DAG.getNode(ISD::ADD, dl, getPointerTy(), FudgePtr, Offset);
6113
6114   // Load the value out, extending it from f32 to f80.
6115   // FIXME: Avoid the extend by constructing the right constant pool?
6116   SDValue Fudge = DAG.getExtLoad(ISD::EXTLOAD, MVT::f80, dl, DAG.getEntryNode(),
6117                                  FudgePtr, PseudoSourceValue::getConstantPool(),
6118                                  0, MVT::f32, false, false, 4);
6119   // Extend everything to 80 bits to force it to be done on x87.
6120   SDValue Add = DAG.getNode(ISD::FADD, dl, MVT::f80, Fild, Fudge);
6121   return DAG.getNode(ISD::FP_ROUND, dl, DstVT, Add, DAG.getIntPtrConstant(0));
6122 }
6123
6124 std::pair<SDValue,SDValue> X86TargetLowering::
6125 FP_TO_INTHelper(SDValue Op, SelectionDAG &DAG, bool IsSigned) const {
6126   DebugLoc dl = Op.getDebugLoc();
6127
6128   EVT DstTy = Op.getValueType();
6129
6130   if (!IsSigned) {
6131     assert(DstTy == MVT::i32 && "Unexpected FP_TO_UINT");
6132     DstTy = MVT::i64;
6133   }
6134
6135   assert(DstTy.getSimpleVT() <= MVT::i64 &&
6136          DstTy.getSimpleVT() >= MVT::i16 &&
6137          "Unknown FP_TO_SINT to lower!");
6138
6139   // These are really Legal.
6140   if (DstTy == MVT::i32 &&
6141       isScalarFPTypeInSSEReg(Op.getOperand(0).getValueType()))
6142     return std::make_pair(SDValue(), SDValue());
6143   if (Subtarget->is64Bit() &&
6144       DstTy == MVT::i64 &&
6145       isScalarFPTypeInSSEReg(Op.getOperand(0).getValueType()))
6146     return std::make_pair(SDValue(), SDValue());
6147
6148   // We lower FP->sint64 into FISTP64, followed by a load, all to a temporary
6149   // stack slot.
6150   MachineFunction &MF = DAG.getMachineFunction();
6151   unsigned MemSize = DstTy.getSizeInBits()/8;
6152   int SSFI = MF.getFrameInfo()->CreateStackObject(MemSize, MemSize, false);
6153   SDValue StackSlot = DAG.getFrameIndex(SSFI, getPointerTy());
6154
6155   unsigned Opc;
6156   switch (DstTy.getSimpleVT().SimpleTy) {
6157   default: llvm_unreachable("Invalid FP_TO_SINT to lower!");
6158   case MVT::i16: Opc = X86ISD::FP_TO_INT16_IN_MEM; break;
6159   case MVT::i32: Opc = X86ISD::FP_TO_INT32_IN_MEM; break;
6160   case MVT::i64: Opc = X86ISD::FP_TO_INT64_IN_MEM; break;
6161   }
6162
6163   SDValue Chain = DAG.getEntryNode();
6164   SDValue Value = Op.getOperand(0);
6165   if (isScalarFPTypeInSSEReg(Op.getOperand(0).getValueType())) {
6166     assert(DstTy == MVT::i64 && "Invalid FP_TO_SINT to lower!");
6167     Chain = DAG.getStore(Chain, dl, Value, StackSlot,
6168                          PseudoSourceValue::getFixedStack(SSFI), 0,
6169                          false, false, 0);
6170     SDVTList Tys = DAG.getVTList(Op.getOperand(0).getValueType(), MVT::Other);
6171     SDValue Ops[] = {
6172       Chain, StackSlot, DAG.getValueType(Op.getOperand(0).getValueType())
6173     };
6174     Value = DAG.getNode(X86ISD::FLD, dl, Tys, Ops, 3);
6175     Chain = Value.getValue(1);
6176     SSFI = MF.getFrameInfo()->CreateStackObject(MemSize, MemSize, false);
6177     StackSlot = DAG.getFrameIndex(SSFI, getPointerTy());
6178   }
6179
6180   // Build the FP_TO_INT*_IN_MEM
6181   SDValue Ops[] = { Chain, Value, StackSlot };
6182   SDValue FIST = DAG.getNode(Opc, dl, MVT::Other, Ops, 3);
6183
6184   return std::make_pair(FIST, StackSlot);
6185 }
6186
6187 SDValue X86TargetLowering::LowerFP_TO_SINT(SDValue Op,
6188                                            SelectionDAG &DAG) const {
6189   if (Op.getValueType().isVector()) {
6190     if (Op.getValueType() == MVT::v2i32 &&
6191         Op.getOperand(0).getValueType() == MVT::v2f64) {
6192       return Op;
6193     }
6194     return SDValue();
6195   }
6196
6197   std::pair<SDValue,SDValue> Vals = FP_TO_INTHelper(Op, DAG, true);
6198   SDValue FIST = Vals.first, StackSlot = Vals.second;
6199   // If FP_TO_INTHelper failed, the node is actually supposed to be Legal.
6200   if (FIST.getNode() == 0) return Op;
6201
6202   // Load the result.
6203   return DAG.getLoad(Op.getValueType(), Op.getDebugLoc(),
6204                      FIST, StackSlot, NULL, 0, false, false, 0);
6205 }
6206
6207 SDValue X86TargetLowering::LowerFP_TO_UINT(SDValue Op,
6208                                            SelectionDAG &DAG) const {
6209   std::pair<SDValue,SDValue> Vals = FP_TO_INTHelper(Op, DAG, false);
6210   SDValue FIST = Vals.first, StackSlot = Vals.second;
6211   assert(FIST.getNode() && "Unexpected failure");
6212
6213   // Load the result.
6214   return DAG.getLoad(Op.getValueType(), Op.getDebugLoc(),
6215                      FIST, StackSlot, NULL, 0, false, false, 0);
6216 }
6217
6218 SDValue X86TargetLowering::LowerFABS(SDValue Op,
6219                                      SelectionDAG &DAG) const {
6220   LLVMContext *Context = DAG.getContext();
6221   DebugLoc dl = Op.getDebugLoc();
6222   EVT VT = Op.getValueType();
6223   EVT EltVT = VT;
6224   if (VT.isVector())
6225     EltVT = VT.getVectorElementType();
6226   std::vector<Constant*> CV;
6227   if (EltVT == MVT::f64) {
6228     Constant *C = ConstantFP::get(*Context, APFloat(APInt(64, ~(1ULL << 63))));
6229     CV.push_back(C);
6230     CV.push_back(C);
6231   } else {
6232     Constant *C = ConstantFP::get(*Context, APFloat(APInt(32, ~(1U << 31))));
6233     CV.push_back(C);
6234     CV.push_back(C);
6235     CV.push_back(C);
6236     CV.push_back(C);
6237   }
6238   Constant *C = ConstantVector::get(CV);
6239   SDValue CPIdx = DAG.getConstantPool(C, getPointerTy(), 16);
6240   SDValue Mask = DAG.getLoad(VT, dl, DAG.getEntryNode(), CPIdx,
6241                              PseudoSourceValue::getConstantPool(), 0,
6242                              false, false, 16);
6243   return DAG.getNode(X86ISD::FAND, dl, VT, Op.getOperand(0), Mask);
6244 }
6245
6246 SDValue X86TargetLowering::LowerFNEG(SDValue Op, SelectionDAG &DAG) const {
6247   LLVMContext *Context = DAG.getContext();
6248   DebugLoc dl = Op.getDebugLoc();
6249   EVT VT = Op.getValueType();
6250   EVT EltVT = VT;
6251   if (VT.isVector())
6252     EltVT = VT.getVectorElementType();
6253   std::vector<Constant*> CV;
6254   if (EltVT == MVT::f64) {
6255     Constant *C = ConstantFP::get(*Context, APFloat(APInt(64, 1ULL << 63)));
6256     CV.push_back(C);
6257     CV.push_back(C);
6258   } else {
6259     Constant *C = ConstantFP::get(*Context, APFloat(APInt(32, 1U << 31)));
6260     CV.push_back(C);
6261     CV.push_back(C);
6262     CV.push_back(C);
6263     CV.push_back(C);
6264   }
6265   Constant *C = ConstantVector::get(CV);
6266   SDValue CPIdx = DAG.getConstantPool(C, getPointerTy(), 16);
6267   SDValue Mask = DAG.getLoad(VT, dl, DAG.getEntryNode(), CPIdx,
6268                              PseudoSourceValue::getConstantPool(), 0,
6269                              false, false, 16);
6270   if (VT.isVector()) {
6271     return DAG.getNode(ISD::BIT_CONVERT, dl, VT,
6272                        DAG.getNode(ISD::XOR, dl, MVT::v2i64,
6273                     DAG.getNode(ISD::BIT_CONVERT, dl, MVT::v2i64,
6274                                 Op.getOperand(0)),
6275                     DAG.getNode(ISD::BIT_CONVERT, dl, MVT::v2i64, Mask)));
6276   } else {
6277     return DAG.getNode(X86ISD::FXOR, dl, VT, Op.getOperand(0), Mask);
6278   }
6279 }
6280
6281 SDValue X86TargetLowering::LowerFCOPYSIGN(SDValue Op, SelectionDAG &DAG) const {
6282   LLVMContext *Context = DAG.getContext();
6283   SDValue Op0 = Op.getOperand(0);
6284   SDValue Op1 = Op.getOperand(1);
6285   DebugLoc dl = Op.getDebugLoc();
6286   EVT VT = Op.getValueType();
6287   EVT SrcVT = Op1.getValueType();
6288
6289   // If second operand is smaller, extend it first.
6290   if (SrcVT.bitsLT(VT)) {
6291     Op1 = DAG.getNode(ISD::FP_EXTEND, dl, VT, Op1);
6292     SrcVT = VT;
6293   }
6294   // And if it is bigger, shrink it first.
6295   if (SrcVT.bitsGT(VT)) {
6296     Op1 = DAG.getNode(ISD::FP_ROUND, dl, VT, Op1, DAG.getIntPtrConstant(1));
6297     SrcVT = VT;
6298   }
6299
6300   // At this point the operands and the result should have the same
6301   // type, and that won't be f80 since that is not custom lowered.
6302
6303   // First get the sign bit of second operand.
6304   std::vector<Constant*> CV;
6305   if (SrcVT == MVT::f64) {
6306     CV.push_back(ConstantFP::get(*Context, APFloat(APInt(64, 1ULL << 63))));
6307     CV.push_back(ConstantFP::get(*Context, APFloat(APInt(64, 0))));
6308   } else {
6309     CV.push_back(ConstantFP::get(*Context, APFloat(APInt(32, 1U << 31))));
6310     CV.push_back(ConstantFP::get(*Context, APFloat(APInt(32, 0))));
6311     CV.push_back(ConstantFP::get(*Context, APFloat(APInt(32, 0))));
6312     CV.push_back(ConstantFP::get(*Context, APFloat(APInt(32, 0))));
6313   }
6314   Constant *C = ConstantVector::get(CV);
6315   SDValue CPIdx = DAG.getConstantPool(C, getPointerTy(), 16);
6316   SDValue Mask1 = DAG.getLoad(SrcVT, dl, DAG.getEntryNode(), CPIdx,
6317                               PseudoSourceValue::getConstantPool(), 0,
6318                               false, false, 16);
6319   SDValue SignBit = DAG.getNode(X86ISD::FAND, dl, SrcVT, Op1, Mask1);
6320
6321   // Shift sign bit right or left if the two operands have different types.
6322   if (SrcVT.bitsGT(VT)) {
6323     // Op0 is MVT::f32, Op1 is MVT::f64.
6324     SignBit = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, MVT::v2f64, SignBit);
6325     SignBit = DAG.getNode(X86ISD::FSRL, dl, MVT::v2f64, SignBit,
6326                           DAG.getConstant(32, MVT::i32));
6327     SignBit = DAG.getNode(ISD::BIT_CONVERT, dl, MVT::v4f32, SignBit);
6328     SignBit = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, MVT::f32, SignBit,
6329                           DAG.getIntPtrConstant(0));
6330   }
6331
6332   // Clear first operand sign bit.
6333   CV.clear();
6334   if (VT == MVT::f64) {
6335     CV.push_back(ConstantFP::get(*Context, APFloat(APInt(64, ~(1ULL << 63)))));
6336     CV.push_back(ConstantFP::get(*Context, APFloat(APInt(64, 0))));
6337   } else {
6338     CV.push_back(ConstantFP::get(*Context, APFloat(APInt(32, ~(1U << 31)))));
6339     CV.push_back(ConstantFP::get(*Context, APFloat(APInt(32, 0))));
6340     CV.push_back(ConstantFP::get(*Context, APFloat(APInt(32, 0))));
6341     CV.push_back(ConstantFP::get(*Context, APFloat(APInt(32, 0))));
6342   }
6343   C = ConstantVector::get(CV);
6344   CPIdx = DAG.getConstantPool(C, getPointerTy(), 16);
6345   SDValue Mask2 = DAG.getLoad(VT, dl, DAG.getEntryNode(), CPIdx,
6346                               PseudoSourceValue::getConstantPool(), 0,
6347                               false, false, 16);
6348   SDValue Val = DAG.getNode(X86ISD::FAND, dl, VT, Op0, Mask2);
6349
6350   // Or the value with the sign bit.
6351   return DAG.getNode(X86ISD::FOR, dl, VT, Val, SignBit);
6352 }
6353
6354 /// Emit nodes that will be selected as "test Op0,Op0", or something
6355 /// equivalent.
6356 SDValue X86TargetLowering::EmitTest(SDValue Op, unsigned X86CC,
6357                                     SelectionDAG &DAG) const {
6358   DebugLoc dl = Op.getDebugLoc();
6359
6360   // CF and OF aren't always set the way we want. Determine which
6361   // of these we need.
6362   bool NeedCF = false;
6363   bool NeedOF = false;
6364   switch (X86CC) {
6365   default: break;
6366   case X86::COND_A: case X86::COND_AE:
6367   case X86::COND_B: case X86::COND_BE:
6368     NeedCF = true;
6369     break;
6370   case X86::COND_G: case X86::COND_GE:
6371   case X86::COND_L: case X86::COND_LE:
6372   case X86::COND_O: case X86::COND_NO:
6373     NeedOF = true;
6374     break;
6375   }
6376
6377   // See if we can use the EFLAGS value from the operand instead of
6378   // doing a separate TEST. TEST always sets OF and CF to 0, so unless
6379   // we prove that the arithmetic won't overflow, we can't use OF or CF.
6380   if (Op.getResNo() != 0 || NeedOF || NeedCF)
6381     // Emit a CMP with 0, which is the TEST pattern.
6382     return DAG.getNode(X86ISD::CMP, dl, MVT::i32, Op,
6383                        DAG.getConstant(0, Op.getValueType()));
6384
6385   unsigned Opcode = 0;
6386   unsigned NumOperands = 0;
6387   switch (Op.getNode()->getOpcode()) {
6388   case ISD::ADD:
6389     // Due to an isel shortcoming, be conservative if this add is likely to be
6390     // selected as part of a load-modify-store instruction. When the root node
6391     // in a match is a store, isel doesn't know how to remap non-chain non-flag
6392     // uses of other nodes in the match, such as the ADD in this case. This
6393     // leads to the ADD being left around and reselected, with the result being
6394     // two adds in the output.  Alas, even if none our users are stores, that
6395     // doesn't prove we're O.K.  Ergo, if we have any parents that aren't
6396     // CopyToReg or SETCC, eschew INC/DEC.  A better fix seems to require
6397     // climbing the DAG back to the root, and it doesn't seem to be worth the
6398     // effort.
6399     for (SDNode::use_iterator UI = Op.getNode()->use_begin(),
6400            UE = Op.getNode()->use_end(); UI != UE; ++UI)
6401       if (UI->getOpcode() != ISD::CopyToReg && UI->getOpcode() != ISD::SETCC)
6402         goto default_case;
6403
6404     if (ConstantSDNode *C =
6405         dyn_cast<ConstantSDNode>(Op.getNode()->getOperand(1))) {
6406       // An add of one will be selected as an INC.
6407       if (C->getAPIntValue() == 1) {
6408         Opcode = X86ISD::INC;
6409         NumOperands = 1;
6410         break;
6411       }
6412
6413       // An add of negative one (subtract of one) will be selected as a DEC.
6414       if (C->getAPIntValue().isAllOnesValue()) {
6415         Opcode = X86ISD::DEC;
6416         NumOperands = 1;
6417         break;
6418       }
6419     }
6420
6421     // Otherwise use a regular EFLAGS-setting add.
6422     Opcode = X86ISD::ADD;
6423     NumOperands = 2;
6424     break;
6425   case ISD::AND: {
6426     // If the primary and result isn't used, don't bother using X86ISD::AND,
6427     // because a TEST instruction will be better.
6428     bool NonFlagUse = false;
6429     for (SDNode::use_iterator UI = Op.getNode()->use_begin(),
6430            UE = Op.getNode()->use_end(); UI != UE; ++UI) {
6431       SDNode *User = *UI;
6432       unsigned UOpNo = UI.getOperandNo();
6433       if (User->getOpcode() == ISD::TRUNCATE && User->hasOneUse()) {
6434         // Look pass truncate.
6435         UOpNo = User->use_begin().getOperandNo();
6436         User = *User->use_begin();
6437       }
6438
6439       if (User->getOpcode() != ISD::BRCOND &&
6440           User->getOpcode() != ISD::SETCC &&
6441           (User->getOpcode() != ISD::SELECT || UOpNo != 0)) {
6442         NonFlagUse = true;
6443         break;
6444       }
6445     }
6446
6447     if (!NonFlagUse)
6448       break;
6449   }
6450     // FALL THROUGH
6451   case ISD::SUB:
6452   case ISD::OR:
6453   case ISD::XOR:
6454     // Due to the ISEL shortcoming noted above, be conservative if this op is
6455     // likely to be selected as part of a load-modify-store instruction.
6456     for (SDNode::use_iterator UI = Op.getNode()->use_begin(),
6457            UE = Op.getNode()->use_end(); UI != UE; ++UI)
6458       if (UI->getOpcode() == ISD::STORE)
6459         goto default_case;
6460
6461     // Otherwise use a regular EFLAGS-setting instruction.
6462     switch (Op.getNode()->getOpcode()) {
6463     default: llvm_unreachable("unexpected operator!");
6464     case ISD::SUB: Opcode = X86ISD::SUB; break;
6465     case ISD::OR:  Opcode = X86ISD::OR;  break;
6466     case ISD::XOR: Opcode = X86ISD::XOR; break;
6467     case ISD::AND: Opcode = X86ISD::AND; break;
6468     }
6469
6470     NumOperands = 2;
6471     break;
6472   case X86ISD::ADD:
6473   case X86ISD::SUB:
6474   case X86ISD::INC:
6475   case X86ISD::DEC:
6476   case X86ISD::OR:
6477   case X86ISD::XOR:
6478   case X86ISD::AND:
6479     return SDValue(Op.getNode(), 1);
6480   default:
6481   default_case:
6482     break;
6483   }
6484
6485   if (Opcode == 0)
6486     // Emit a CMP with 0, which is the TEST pattern.
6487     return DAG.getNode(X86ISD::CMP, dl, MVT::i32, Op,
6488                        DAG.getConstant(0, Op.getValueType()));
6489
6490   SDVTList VTs = DAG.getVTList(Op.getValueType(), MVT::i32);
6491   SmallVector<SDValue, 4> Ops;
6492   for (unsigned i = 0; i != NumOperands; ++i)
6493     Ops.push_back(Op.getOperand(i));
6494
6495   SDValue New = DAG.getNode(Opcode, dl, VTs, &Ops[0], NumOperands);
6496   DAG.ReplaceAllUsesWith(Op, New);
6497   return SDValue(New.getNode(), 1);
6498 }
6499
6500 /// Emit nodes that will be selected as "cmp Op0,Op1", or something
6501 /// equivalent.
6502 SDValue X86TargetLowering::EmitCmp(SDValue Op0, SDValue Op1, unsigned X86CC,
6503                                    SelectionDAG &DAG) const {
6504   if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Op1))
6505     if (C->getAPIntValue() == 0)
6506       return EmitTest(Op0, X86CC, DAG);
6507
6508   DebugLoc dl = Op0.getDebugLoc();
6509   return DAG.getNode(X86ISD::CMP, dl, MVT::i32, Op0, Op1);
6510 }
6511
6512 /// LowerToBT - Result of 'and' is compared against zero. Turn it into a BT node
6513 /// if it's possible.
6514 SDValue X86TargetLowering::LowerToBT(SDValue And, ISD::CondCode CC,
6515                                      DebugLoc dl, SelectionDAG &DAG) const {
6516   SDValue Op0 = And.getOperand(0);
6517   SDValue Op1 = And.getOperand(1);
6518   if (Op0.getOpcode() == ISD::TRUNCATE)
6519     Op0 = Op0.getOperand(0);
6520   if (Op1.getOpcode() == ISD::TRUNCATE)
6521     Op1 = Op1.getOperand(0);
6522
6523   SDValue LHS, RHS;
6524   if (Op1.getOpcode() == ISD::SHL)
6525     std::swap(Op0, Op1);
6526   if (Op0.getOpcode() == ISD::SHL) {
6527     if (ConstantSDNode *And00C = dyn_cast<ConstantSDNode>(Op0.getOperand(0)))
6528       if (And00C->getZExtValue() == 1) {
6529         // If we looked past a truncate, check that it's only truncating away
6530         // known zeros.
6531         unsigned BitWidth = Op0.getValueSizeInBits();
6532         unsigned AndBitWidth = And.getValueSizeInBits();
6533         if (BitWidth > AndBitWidth) {
6534           APInt Mask = APInt::getAllOnesValue(BitWidth), Zeros, Ones;
6535           DAG.ComputeMaskedBits(Op0, Mask, Zeros, Ones);
6536           if (Zeros.countLeadingOnes() < BitWidth - AndBitWidth)
6537             return SDValue();
6538         }
6539         LHS = Op1;
6540         RHS = Op0.getOperand(1);
6541       }
6542   } else if (Op1.getOpcode() == ISD::Constant) {
6543     ConstantSDNode *AndRHS = cast<ConstantSDNode>(Op1);
6544     SDValue AndLHS = Op0;
6545     if (AndRHS->getZExtValue() == 1 && AndLHS.getOpcode() == ISD::SRL) {
6546       LHS = AndLHS.getOperand(0);
6547       RHS = AndLHS.getOperand(1);
6548     }
6549   }
6550
6551   if (LHS.getNode()) {
6552     // If LHS is i8, promote it to i32 with any_extend.  There is no i8 BT
6553     // instruction.  Since the shift amount is in-range-or-undefined, we know
6554     // that doing a bittest on the i32 value is ok.  We extend to i32 because
6555     // the encoding for the i16 version is larger than the i32 version.
6556     // Also promote i16 to i32 for performance / code size reason.
6557     if (LHS.getValueType() == MVT::i8 ||
6558         LHS.getValueType() == MVT::i16)
6559       LHS = DAG.getNode(ISD::ANY_EXTEND, dl, MVT::i32, LHS);
6560
6561     // If the operand types disagree, extend the shift amount to match.  Since
6562     // BT ignores high bits (like shifts) we can use anyextend.
6563     if (LHS.getValueType() != RHS.getValueType())
6564       RHS = DAG.getNode(ISD::ANY_EXTEND, dl, LHS.getValueType(), RHS);
6565
6566     SDValue BT = DAG.getNode(X86ISD::BT, dl, MVT::i32, LHS, RHS);
6567     unsigned Cond = CC == ISD::SETEQ ? X86::COND_AE : X86::COND_B;
6568     return DAG.getNode(X86ISD::SETCC, dl, MVT::i8,
6569                        DAG.getConstant(Cond, MVT::i8), BT);
6570   }
6571
6572   return SDValue();
6573 }
6574
6575 SDValue X86TargetLowering::LowerSETCC(SDValue Op, SelectionDAG &DAG) const {
6576   assert(Op.getValueType() == MVT::i8 && "SetCC type must be 8-bit integer");
6577   SDValue Op0 = Op.getOperand(0);
6578   SDValue Op1 = Op.getOperand(1);
6579   DebugLoc dl = Op.getDebugLoc();
6580   ISD::CondCode CC = cast<CondCodeSDNode>(Op.getOperand(2))->get();
6581
6582   // Optimize to BT if possible.
6583   // Lower (X & (1 << N)) == 0 to BT(X, N).
6584   // Lower ((X >>u N) & 1) != 0 to BT(X, N).
6585   // Lower ((X >>s N) & 1) != 0 to BT(X, N).
6586   if (Op0.getOpcode() == ISD::AND &&
6587       Op0.hasOneUse() &&
6588       Op1.getOpcode() == ISD::Constant &&
6589       cast<ConstantSDNode>(Op1)->isNullValue() &&
6590       (CC == ISD::SETEQ || CC == ISD::SETNE)) {
6591     SDValue NewSetCC = LowerToBT(Op0, CC, dl, DAG);
6592     if (NewSetCC.getNode())
6593       return NewSetCC;
6594   }
6595
6596   // Look for "(setcc) == / != 1" to avoid unncessary setcc.
6597   if (Op0.getOpcode() == X86ISD::SETCC &&
6598       Op1.getOpcode() == ISD::Constant &&
6599       (cast<ConstantSDNode>(Op1)->getZExtValue() == 1 ||
6600        cast<ConstantSDNode>(Op1)->isNullValue()) &&
6601       (CC == ISD::SETEQ || CC == ISD::SETNE)) {
6602     X86::CondCode CCode = (X86::CondCode)Op0.getConstantOperandVal(0);
6603     bool Invert = (CC == ISD::SETNE) ^
6604       cast<ConstantSDNode>(Op1)->isNullValue();
6605     if (Invert)
6606       CCode = X86::GetOppositeBranchCondition(CCode);
6607     return DAG.getNode(X86ISD::SETCC, dl, MVT::i8,
6608                        DAG.getConstant(CCode, MVT::i8), Op0.getOperand(1));
6609   }
6610
6611   bool isFP = Op1.getValueType().isFloatingPoint();
6612   unsigned X86CC = TranslateX86CC(CC, isFP, Op0, Op1, DAG);
6613   if (X86CC == X86::COND_INVALID)
6614     return SDValue();
6615
6616   SDValue Cond = EmitCmp(Op0, Op1, X86CC, DAG);
6617
6618   // Use sbb x, x to materialize carry bit into a GPR.
6619   if (X86CC == X86::COND_B)
6620     return DAG.getNode(ISD::AND, dl, MVT::i8,
6621                        DAG.getNode(X86ISD::SETCC_CARRY, dl, MVT::i8,
6622                                    DAG.getConstant(X86CC, MVT::i8), Cond),
6623                        DAG.getConstant(1, MVT::i8));
6624
6625   return DAG.getNode(X86ISD::SETCC, dl, MVT::i8,
6626                      DAG.getConstant(X86CC, MVT::i8), Cond);
6627 }
6628
6629 SDValue X86TargetLowering::LowerVSETCC(SDValue Op, SelectionDAG &DAG) const {
6630   SDValue Cond;
6631   SDValue Op0 = Op.getOperand(0);
6632   SDValue Op1 = Op.getOperand(1);
6633   SDValue CC = Op.getOperand(2);
6634   EVT VT = Op.getValueType();
6635   ISD::CondCode SetCCOpcode = cast<CondCodeSDNode>(CC)->get();
6636   bool isFP = Op.getOperand(1).getValueType().isFloatingPoint();
6637   DebugLoc dl = Op.getDebugLoc();
6638
6639   if (isFP) {
6640     unsigned SSECC = 8;
6641     EVT VT0 = Op0.getValueType();
6642     assert(VT0 == MVT::v4f32 || VT0 == MVT::v2f64);
6643     unsigned Opc = VT0 == MVT::v4f32 ? X86ISD::CMPPS : X86ISD::CMPPD;
6644     bool Swap = false;
6645
6646     switch (SetCCOpcode) {
6647     default: break;
6648     case ISD::SETOEQ:
6649     case ISD::SETEQ:  SSECC = 0; break;
6650     case ISD::SETOGT:
6651     case ISD::SETGT: Swap = true; // Fallthrough
6652     case ISD::SETLT:
6653     case ISD::SETOLT: SSECC = 1; break;
6654     case ISD::SETOGE:
6655     case ISD::SETGE: Swap = true; // Fallthrough
6656     case ISD::SETLE:
6657     case ISD::SETOLE: SSECC = 2; break;
6658     case ISD::SETUO:  SSECC = 3; break;
6659     case ISD::SETUNE:
6660     case ISD::SETNE:  SSECC = 4; break;
6661     case ISD::SETULE: Swap = true;
6662     case ISD::SETUGE: SSECC = 5; break;
6663     case ISD::SETULT: Swap = true;
6664     case ISD::SETUGT: SSECC = 6; break;
6665     case ISD::SETO:   SSECC = 7; break;
6666     }
6667     if (Swap)
6668       std::swap(Op0, Op1);
6669
6670     // In the two special cases we can't handle, emit two comparisons.
6671     if (SSECC == 8) {
6672       if (SetCCOpcode == ISD::SETUEQ) {
6673         SDValue UNORD, EQ;
6674         UNORD = DAG.getNode(Opc, dl, VT, Op0, Op1, DAG.getConstant(3, MVT::i8));
6675         EQ = DAG.getNode(Opc, dl, VT, Op0, Op1, DAG.getConstant(0, MVT::i8));
6676         return DAG.getNode(ISD::OR, dl, VT, UNORD, EQ);
6677       }
6678       else if (SetCCOpcode == ISD::SETONE) {
6679         SDValue ORD, NEQ;
6680         ORD = DAG.getNode(Opc, dl, VT, Op0, Op1, DAG.getConstant(7, MVT::i8));
6681         NEQ = DAG.getNode(Opc, dl, VT, Op0, Op1, DAG.getConstant(4, MVT::i8));
6682         return DAG.getNode(ISD::AND, dl, VT, ORD, NEQ);
6683       }
6684       llvm_unreachable("Illegal FP comparison");
6685     }
6686     // Handle all other FP comparisons here.
6687     return DAG.getNode(Opc, dl, VT, Op0, Op1, DAG.getConstant(SSECC, MVT::i8));
6688   }
6689
6690   // We are handling one of the integer comparisons here.  Since SSE only has
6691   // GT and EQ comparisons for integer, swapping operands and multiple
6692   // operations may be required for some comparisons.
6693   unsigned Opc = 0, EQOpc = 0, GTOpc = 0;
6694   bool Swap = false, Invert = false, FlipSigns = false;
6695
6696   switch (VT.getSimpleVT().SimpleTy) {
6697   default: break;
6698   case MVT::v8i8:
6699   case MVT::v16i8: EQOpc = X86ISD::PCMPEQB; GTOpc = X86ISD::PCMPGTB; break;
6700   case MVT::v4i16:
6701   case MVT::v8i16: EQOpc = X86ISD::PCMPEQW; GTOpc = X86ISD::PCMPGTW; break;
6702   case MVT::v2i32:
6703   case MVT::v4i32: EQOpc = X86ISD::PCMPEQD; GTOpc = X86ISD::PCMPGTD; break;
6704   case MVT::v2i64: EQOpc = X86ISD::PCMPEQQ; GTOpc = X86ISD::PCMPGTQ; break;
6705   }
6706
6707   switch (SetCCOpcode) {
6708   default: break;
6709   case ISD::SETNE:  Invert = true;
6710   case ISD::SETEQ:  Opc = EQOpc; break;
6711   case ISD::SETLT:  Swap = true;
6712   case ISD::SETGT:  Opc = GTOpc; break;
6713   case ISD::SETGE:  Swap = true;
6714   case ISD::SETLE:  Opc = GTOpc; Invert = true; break;
6715   case ISD::SETULT: Swap = true;
6716   case ISD::SETUGT: Opc = GTOpc; FlipSigns = true; break;
6717   case ISD::SETUGE: Swap = true;
6718   case ISD::SETULE: Opc = GTOpc; FlipSigns = true; Invert = true; break;
6719   }
6720   if (Swap)
6721     std::swap(Op0, Op1);
6722
6723   // Since SSE has no unsigned integer comparisons, we need to flip  the sign
6724   // bits of the inputs before performing those operations.
6725   if (FlipSigns) {
6726     EVT EltVT = VT.getVectorElementType();
6727     SDValue SignBit = DAG.getConstant(APInt::getSignBit(EltVT.getSizeInBits()),
6728                                       EltVT);
6729     std::vector<SDValue> SignBits(VT.getVectorNumElements(), SignBit);
6730     SDValue SignVec = DAG.getNode(ISD::BUILD_VECTOR, dl, VT, &SignBits[0],
6731                                     SignBits.size());
6732     Op0 = DAG.getNode(ISD::XOR, dl, VT, Op0, SignVec);
6733     Op1 = DAG.getNode(ISD::XOR, dl, VT, Op1, SignVec);
6734   }
6735
6736   SDValue Result = DAG.getNode(Opc, dl, VT, Op0, Op1);
6737
6738   // If the logical-not of the result is required, perform that now.
6739   if (Invert)
6740     Result = DAG.getNOT(dl, Result, VT);
6741
6742   return Result;
6743 }
6744
6745 // isX86LogicalCmp - Return true if opcode is a X86 logical comparison.
6746 static bool isX86LogicalCmp(SDValue Op) {
6747   unsigned Opc = Op.getNode()->getOpcode();
6748   if (Opc == X86ISD::CMP || Opc == X86ISD::COMI || Opc == X86ISD::UCOMI)
6749     return true;
6750   if (Op.getResNo() == 1 &&
6751       (Opc == X86ISD::ADD ||
6752        Opc == X86ISD::SUB ||
6753        Opc == X86ISD::SMUL ||
6754        Opc == X86ISD::UMUL ||
6755        Opc == X86ISD::INC ||
6756        Opc == X86ISD::DEC ||
6757        Opc == X86ISD::OR ||
6758        Opc == X86ISD::XOR ||
6759        Opc == X86ISD::AND))
6760     return true;
6761
6762   return false;
6763 }
6764
6765 SDValue X86TargetLowering::LowerSELECT(SDValue Op, SelectionDAG &DAG) const {
6766   bool addTest = true;
6767   SDValue Cond  = Op.getOperand(0);
6768   DebugLoc dl = Op.getDebugLoc();
6769   SDValue CC;
6770
6771   if (Cond.getOpcode() == ISD::SETCC) {
6772     SDValue NewCond = LowerSETCC(Cond, DAG);
6773     if (NewCond.getNode())
6774       Cond = NewCond;
6775   }
6776
6777   // (select (x == 0), -1, 0) -> (sign_bit (x - 1))
6778   SDValue Op1 = Op.getOperand(1);
6779   SDValue Op2 = Op.getOperand(2);
6780   if (Cond.getOpcode() == X86ISD::SETCC &&
6781       cast<ConstantSDNode>(Cond.getOperand(0))->getZExtValue() == X86::COND_E) {
6782     SDValue Cmp = Cond.getOperand(1);
6783     if (Cmp.getOpcode() == X86ISD::CMP) {
6784       ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(Op1);
6785       ConstantSDNode *N2C = dyn_cast<ConstantSDNode>(Op2);
6786       ConstantSDNode *RHSC =
6787         dyn_cast<ConstantSDNode>(Cmp.getOperand(1).getNode());
6788       if (N1C && N1C->isAllOnesValue() &&
6789           N2C && N2C->isNullValue() &&
6790           RHSC && RHSC->isNullValue()) {
6791         SDValue CmpOp0 = Cmp.getOperand(0);
6792         Cmp = DAG.getNode(X86ISD::CMP, dl, MVT::i32,
6793                           CmpOp0, DAG.getConstant(1, CmpOp0.getValueType()));
6794         return DAG.getNode(X86ISD::SETCC_CARRY, dl, Op.getValueType(),
6795                            DAG.getConstant(X86::COND_B, MVT::i8), Cmp);
6796       }
6797     }
6798   }
6799
6800   // Look pass (and (setcc_carry (cmp ...)), 1).
6801   if (Cond.getOpcode() == ISD::AND &&
6802       Cond.getOperand(0).getOpcode() == X86ISD::SETCC_CARRY) {
6803     ConstantSDNode *C = dyn_cast<ConstantSDNode>(Cond.getOperand(1));
6804     if (C && C->getAPIntValue() == 1)
6805       Cond = Cond.getOperand(0);
6806   }
6807
6808   // If condition flag is set by a X86ISD::CMP, then use it as the condition
6809   // setting operand in place of the X86ISD::SETCC.
6810   if (Cond.getOpcode() == X86ISD::SETCC ||
6811       Cond.getOpcode() == X86ISD::SETCC_CARRY) {
6812     CC = Cond.getOperand(0);
6813
6814     SDValue Cmp = Cond.getOperand(1);
6815     unsigned Opc = Cmp.getOpcode();
6816     EVT VT = Op.getValueType();
6817
6818     bool IllegalFPCMov = false;
6819     if (VT.isFloatingPoint() && !VT.isVector() &&
6820         !isScalarFPTypeInSSEReg(VT))  // FPStack?
6821       IllegalFPCMov = !hasFPCMov(cast<ConstantSDNode>(CC)->getSExtValue());
6822
6823     if ((isX86LogicalCmp(Cmp) && !IllegalFPCMov) ||
6824         Opc == X86ISD::BT) { // FIXME
6825       Cond = Cmp;
6826       addTest = false;
6827     }
6828   }
6829
6830   if (addTest) {
6831     // Look pass the truncate.
6832     if (Cond.getOpcode() == ISD::TRUNCATE)
6833       Cond = Cond.getOperand(0);
6834
6835     // We know the result of AND is compared against zero. Try to match
6836     // it to BT.
6837     if (Cond.getOpcode() == ISD::AND && Cond.hasOneUse()) {
6838       SDValue NewSetCC = LowerToBT(Cond, ISD::SETNE, dl, DAG);
6839       if (NewSetCC.getNode()) {
6840         CC = NewSetCC.getOperand(0);
6841         Cond = NewSetCC.getOperand(1);
6842         addTest = false;
6843       }
6844     }
6845   }
6846
6847   if (addTest) {
6848     CC = DAG.getConstant(X86::COND_NE, MVT::i8);
6849     Cond = EmitTest(Cond, X86::COND_NE, DAG);
6850   }
6851
6852   // X86ISD::CMOV means set the result (which is operand 1) to the RHS if
6853   // condition is true.
6854   SDVTList VTs = DAG.getVTList(Op.getValueType(), MVT::Flag);
6855   SDValue Ops[] = { Op2, Op1, CC, Cond };
6856   return DAG.getNode(X86ISD::CMOV, dl, VTs, Ops, array_lengthof(Ops));
6857 }
6858
6859 // isAndOrOfSingleUseSetCCs - Return true if node is an ISD::AND or
6860 // ISD::OR of two X86ISD::SETCC nodes each of which has no other use apart
6861 // from the AND / OR.
6862 static bool isAndOrOfSetCCs(SDValue Op, unsigned &Opc) {
6863   Opc = Op.getOpcode();
6864   if (Opc != ISD::OR && Opc != ISD::AND)
6865     return false;
6866   return (Op.getOperand(0).getOpcode() == X86ISD::SETCC &&
6867           Op.getOperand(0).hasOneUse() &&
6868           Op.getOperand(1).getOpcode() == X86ISD::SETCC &&
6869           Op.getOperand(1).hasOneUse());
6870 }
6871
6872 // isXor1OfSetCC - Return true if node is an ISD::XOR of a X86ISD::SETCC and
6873 // 1 and that the SETCC node has a single use.
6874 static bool isXor1OfSetCC(SDValue Op) {
6875   if (Op.getOpcode() != ISD::XOR)
6876     return false;
6877   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(Op.getOperand(1));
6878   if (N1C && N1C->getAPIntValue() == 1) {
6879     return Op.getOperand(0).getOpcode() == X86ISD::SETCC &&
6880       Op.getOperand(0).hasOneUse();
6881   }
6882   return false;
6883 }
6884
6885 SDValue X86TargetLowering::LowerBRCOND(SDValue Op, SelectionDAG &DAG) const {
6886   bool addTest = true;
6887   SDValue Chain = Op.getOperand(0);
6888   SDValue Cond  = Op.getOperand(1);
6889   SDValue Dest  = Op.getOperand(2);
6890   DebugLoc dl = Op.getDebugLoc();
6891   SDValue CC;
6892
6893   if (Cond.getOpcode() == ISD::SETCC) {
6894     SDValue NewCond = LowerSETCC(Cond, DAG);
6895     if (NewCond.getNode())
6896       Cond = NewCond;
6897   }
6898 #if 0
6899   // FIXME: LowerXALUO doesn't handle these!!
6900   else if (Cond.getOpcode() == X86ISD::ADD  ||
6901            Cond.getOpcode() == X86ISD::SUB  ||
6902            Cond.getOpcode() == X86ISD::SMUL ||
6903            Cond.getOpcode() == X86ISD::UMUL)
6904     Cond = LowerXALUO(Cond, DAG);
6905 #endif
6906
6907   // Look pass (and (setcc_carry (cmp ...)), 1).
6908   if (Cond.getOpcode() == ISD::AND &&
6909       Cond.getOperand(0).getOpcode() == X86ISD::SETCC_CARRY) {
6910     ConstantSDNode *C = dyn_cast<ConstantSDNode>(Cond.getOperand(1));
6911     if (C && C->getAPIntValue() == 1)
6912       Cond = Cond.getOperand(0);
6913   }
6914
6915   // If condition flag is set by a X86ISD::CMP, then use it as the condition
6916   // setting operand in place of the X86ISD::SETCC.
6917   if (Cond.getOpcode() == X86ISD::SETCC ||
6918       Cond.getOpcode() == X86ISD::SETCC_CARRY) {
6919     CC = Cond.getOperand(0);
6920
6921     SDValue Cmp = Cond.getOperand(1);
6922     unsigned Opc = Cmp.getOpcode();
6923     // FIXME: WHY THE SPECIAL CASING OF LogicalCmp??
6924     if (isX86LogicalCmp(Cmp) || Opc == X86ISD::BT) {
6925       Cond = Cmp;
6926       addTest = false;
6927     } else {
6928       switch (cast<ConstantSDNode>(CC)->getZExtValue()) {
6929       default: break;
6930       case X86::COND_O:
6931       case X86::COND_B:
6932         // These can only come from an arithmetic instruction with overflow,
6933         // e.g. SADDO, UADDO.
6934         Cond = Cond.getNode()->getOperand(1);
6935         addTest = false;
6936         break;
6937       }
6938     }
6939   } else {
6940     unsigned CondOpc;
6941     if (Cond.hasOneUse() && isAndOrOfSetCCs(Cond, CondOpc)) {
6942       SDValue Cmp = Cond.getOperand(0).getOperand(1);
6943       if (CondOpc == ISD::OR) {
6944         // Also, recognize the pattern generated by an FCMP_UNE. We can emit
6945         // two branches instead of an explicit OR instruction with a
6946         // separate test.
6947         if (Cmp == Cond.getOperand(1).getOperand(1) &&
6948             isX86LogicalCmp(Cmp)) {
6949           CC = Cond.getOperand(0).getOperand(0);
6950           Chain = DAG.getNode(X86ISD::BRCOND, dl, Op.getValueType(),
6951                               Chain, Dest, CC, Cmp);
6952           CC = Cond.getOperand(1).getOperand(0);
6953           Cond = Cmp;
6954           addTest = false;
6955         }
6956       } else { // ISD::AND
6957         // Also, recognize the pattern generated by an FCMP_OEQ. We can emit
6958         // two branches instead of an explicit AND instruction with a
6959         // separate test. However, we only do this if this block doesn't
6960         // have a fall-through edge, because this requires an explicit
6961         // jmp when the condition is false.
6962         if (Cmp == Cond.getOperand(1).getOperand(1) &&
6963             isX86LogicalCmp(Cmp) &&
6964             Op.getNode()->hasOneUse()) {
6965           X86::CondCode CCode =
6966             (X86::CondCode)Cond.getOperand(0).getConstantOperandVal(0);
6967           CCode = X86::GetOppositeBranchCondition(CCode);
6968           CC = DAG.getConstant(CCode, MVT::i8);
6969           SDNode *User = *Op.getNode()->use_begin();
6970           // Look for an unconditional branch following this conditional branch.
6971           // We need this because we need to reverse the successors in order
6972           // to implement FCMP_OEQ.
6973           if (User->getOpcode() == ISD::BR) {
6974             SDValue FalseBB = User->getOperand(1);
6975             SDNode *NewBR =
6976               DAG.UpdateNodeOperands(User, User->getOperand(0), Dest);
6977             assert(NewBR == User);
6978             (void)NewBR;
6979             Dest = FalseBB;
6980
6981             Chain = DAG.getNode(X86ISD::BRCOND, dl, Op.getValueType(),
6982                                 Chain, Dest, CC, Cmp);
6983             X86::CondCode CCode =
6984               (X86::CondCode)Cond.getOperand(1).getConstantOperandVal(0);
6985             CCode = X86::GetOppositeBranchCondition(CCode);
6986             CC = DAG.getConstant(CCode, MVT::i8);
6987             Cond = Cmp;
6988             addTest = false;
6989           }
6990         }
6991       }
6992     } else if (Cond.hasOneUse() && isXor1OfSetCC(Cond)) {
6993       // Recognize for xorb (setcc), 1 patterns. The xor inverts the condition.
6994       // It should be transformed during dag combiner except when the condition
6995       // is set by a arithmetics with overflow node.
6996       X86::CondCode CCode =
6997         (X86::CondCode)Cond.getOperand(0).getConstantOperandVal(0);
6998       CCode = X86::GetOppositeBranchCondition(CCode);
6999       CC = DAG.getConstant(CCode, MVT::i8);
7000       Cond = Cond.getOperand(0).getOperand(1);
7001       addTest = false;
7002     }
7003   }
7004
7005   if (addTest) {
7006     // Look pass the truncate.
7007     if (Cond.getOpcode() == ISD::TRUNCATE)
7008       Cond = Cond.getOperand(0);
7009
7010     // We know the result of AND is compared against zero. Try to match
7011     // it to BT.
7012     if (Cond.getOpcode() == ISD::AND && Cond.hasOneUse()) {
7013       SDValue NewSetCC = LowerToBT(Cond, ISD::SETNE, dl, DAG);
7014       if (NewSetCC.getNode()) {
7015         CC = NewSetCC.getOperand(0);
7016         Cond = NewSetCC.getOperand(1);
7017         addTest = false;
7018       }
7019     }
7020   }
7021
7022   if (addTest) {
7023     CC = DAG.getConstant(X86::COND_NE, MVT::i8);
7024     Cond = EmitTest(Cond, X86::COND_NE, DAG);
7025   }
7026   return DAG.getNode(X86ISD::BRCOND, dl, Op.getValueType(),
7027                      Chain, Dest, CC, Cond);
7028 }
7029
7030
7031 // Lower dynamic stack allocation to _alloca call for Cygwin/Mingw targets.
7032 // Calls to _alloca is needed to probe the stack when allocating more than 4k
7033 // bytes in one go. Touching the stack at 4K increments is necessary to ensure
7034 // that the guard pages used by the OS virtual memory manager are allocated in
7035 // correct sequence.
7036 SDValue
7037 X86TargetLowering::LowerDYNAMIC_STACKALLOC(SDValue Op,
7038                                            SelectionDAG &DAG) const {
7039   assert(Subtarget->isTargetCygMing() &&
7040          "This should be used only on Cygwin/Mingw targets");
7041   DebugLoc dl = Op.getDebugLoc();
7042
7043   // Get the inputs.
7044   SDValue Chain = Op.getOperand(0);
7045   SDValue Size  = Op.getOperand(1);
7046   // FIXME: Ensure alignment here
7047
7048   SDValue Flag;
7049
7050   EVT SPTy = Subtarget->is64Bit() ? MVT::i64 : MVT::i32;
7051
7052   Chain = DAG.getCopyToReg(Chain, dl, X86::EAX, Size, Flag);
7053   Flag = Chain.getValue(1);
7054
7055   SDVTList NodeTys = DAG.getVTList(MVT::Other, MVT::Flag);
7056
7057   Chain = DAG.getNode(X86ISD::MINGW_ALLOCA, dl, NodeTys, Chain, Flag);
7058   Flag = Chain.getValue(1);
7059
7060   Chain = DAG.getCopyFromReg(Chain, dl, X86StackPtr, SPTy).getValue(1);
7061
7062   SDValue Ops1[2] = { Chain.getValue(0), Chain };
7063   return DAG.getMergeValues(Ops1, 2, dl);
7064 }
7065
7066 SDValue X86TargetLowering::LowerVASTART(SDValue Op, SelectionDAG &DAG) const {
7067   MachineFunction &MF = DAG.getMachineFunction();
7068   X86MachineFunctionInfo *FuncInfo = MF.getInfo<X86MachineFunctionInfo>();
7069
7070   const Value *SV = cast<SrcValueSDNode>(Op.getOperand(2))->getValue();
7071   DebugLoc dl = Op.getDebugLoc();
7072
7073   if (!Subtarget->is64Bit()) {
7074     // vastart just stores the address of the VarArgsFrameIndex slot into the
7075     // memory location argument.
7076     SDValue FR = DAG.getFrameIndex(FuncInfo->getVarArgsFrameIndex(),
7077                                    getPointerTy());
7078     return DAG.getStore(Op.getOperand(0), dl, FR, Op.getOperand(1), SV, 0,
7079                         false, false, 0);
7080   }
7081
7082   // __va_list_tag:
7083   //   gp_offset         (0 - 6 * 8)
7084   //   fp_offset         (48 - 48 + 8 * 16)
7085   //   overflow_arg_area (point to parameters coming in memory).
7086   //   reg_save_area
7087   SmallVector<SDValue, 8> MemOps;
7088   SDValue FIN = Op.getOperand(1);
7089   // Store gp_offset
7090   SDValue Store = DAG.getStore(Op.getOperand(0), dl,
7091                                DAG.getConstant(FuncInfo->getVarArgsGPOffset(),
7092                                                MVT::i32),
7093                                FIN, SV, 0, false, false, 0);
7094   MemOps.push_back(Store);
7095
7096   // Store fp_offset
7097   FIN = DAG.getNode(ISD::ADD, dl, getPointerTy(),
7098                     FIN, DAG.getIntPtrConstant(4));
7099   Store = DAG.getStore(Op.getOperand(0), dl,
7100                        DAG.getConstant(FuncInfo->getVarArgsFPOffset(),
7101                                        MVT::i32),
7102                        FIN, SV, 4, false, false, 0);
7103   MemOps.push_back(Store);
7104
7105   // Store ptr to overflow_arg_area
7106   FIN = DAG.getNode(ISD::ADD, dl, getPointerTy(),
7107                     FIN, DAG.getIntPtrConstant(4));
7108   SDValue OVFIN = DAG.getFrameIndex(FuncInfo->getVarArgsFrameIndex(),
7109                                     getPointerTy());
7110   Store = DAG.getStore(Op.getOperand(0), dl, OVFIN, FIN, SV, 8,
7111                        false, false, 0);
7112   MemOps.push_back(Store);
7113
7114   // Store ptr to reg_save_area.
7115   FIN = DAG.getNode(ISD::ADD, dl, getPointerTy(),
7116                     FIN, DAG.getIntPtrConstant(8));
7117   SDValue RSFIN = DAG.getFrameIndex(FuncInfo->getRegSaveFrameIndex(),
7118                                     getPointerTy());
7119   Store = DAG.getStore(Op.getOperand(0), dl, RSFIN, FIN, SV, 16,
7120                        false, false, 0);
7121   MemOps.push_back(Store);
7122   return DAG.getNode(ISD::TokenFactor, dl, MVT::Other,
7123                      &MemOps[0], MemOps.size());
7124 }
7125
7126 SDValue X86TargetLowering::LowerVAARG(SDValue Op, SelectionDAG &DAG) const {
7127   // X86-64 va_list is a struct { i32, i32, i8*, i8* }.
7128   assert(Subtarget->is64Bit() && "This code only handles 64-bit va_arg!");
7129
7130   report_fatal_error("VAArgInst is not yet implemented for x86-64!");
7131   return SDValue();
7132 }
7133
7134 SDValue X86TargetLowering::LowerVACOPY(SDValue Op, SelectionDAG &DAG) const {
7135   // X86-64 va_list is a struct { i32, i32, i8*, i8* }.
7136   assert(Subtarget->is64Bit() && "This code only handles 64-bit va_copy!");
7137   SDValue Chain = Op.getOperand(0);
7138   SDValue DstPtr = Op.getOperand(1);
7139   SDValue SrcPtr = Op.getOperand(2);
7140   const Value *DstSV = cast<SrcValueSDNode>(Op.getOperand(3))->getValue();
7141   const Value *SrcSV = cast<SrcValueSDNode>(Op.getOperand(4))->getValue();
7142   DebugLoc dl = Op.getDebugLoc();
7143
7144   return DAG.getMemcpy(Chain, dl, DstPtr, SrcPtr,
7145                        DAG.getIntPtrConstant(24), 8, /*isVolatile*/false,
7146                        false, DstSV, 0, SrcSV, 0);
7147 }
7148
7149 SDValue
7150 X86TargetLowering::LowerINTRINSIC_WO_CHAIN(SDValue Op, SelectionDAG &DAG) const {
7151   DebugLoc dl = Op.getDebugLoc();
7152   unsigned IntNo = cast<ConstantSDNode>(Op.getOperand(0))->getZExtValue();
7153   switch (IntNo) {
7154   default: return SDValue();    // Don't custom lower most intrinsics.
7155   // Comparison intrinsics.
7156   case Intrinsic::x86_sse_comieq_ss:
7157   case Intrinsic::x86_sse_comilt_ss:
7158   case Intrinsic::x86_sse_comile_ss:
7159   case Intrinsic::x86_sse_comigt_ss:
7160   case Intrinsic::x86_sse_comige_ss:
7161   case Intrinsic::x86_sse_comineq_ss:
7162   case Intrinsic::x86_sse_ucomieq_ss:
7163   case Intrinsic::x86_sse_ucomilt_ss:
7164   case Intrinsic::x86_sse_ucomile_ss:
7165   case Intrinsic::x86_sse_ucomigt_ss:
7166   case Intrinsic::x86_sse_ucomige_ss:
7167   case Intrinsic::x86_sse_ucomineq_ss:
7168   case Intrinsic::x86_sse2_comieq_sd:
7169   case Intrinsic::x86_sse2_comilt_sd:
7170   case Intrinsic::x86_sse2_comile_sd:
7171   case Intrinsic::x86_sse2_comigt_sd:
7172   case Intrinsic::x86_sse2_comige_sd:
7173   case Intrinsic::x86_sse2_comineq_sd:
7174   case Intrinsic::x86_sse2_ucomieq_sd:
7175   case Intrinsic::x86_sse2_ucomilt_sd:
7176   case Intrinsic::x86_sse2_ucomile_sd:
7177   case Intrinsic::x86_sse2_ucomigt_sd:
7178   case Intrinsic::x86_sse2_ucomige_sd:
7179   case Intrinsic::x86_sse2_ucomineq_sd: {
7180     unsigned Opc = 0;
7181     ISD::CondCode CC = ISD::SETCC_INVALID;
7182     switch (IntNo) {
7183     default: break;
7184     case Intrinsic::x86_sse_comieq_ss:
7185     case Intrinsic::x86_sse2_comieq_sd:
7186       Opc = X86ISD::COMI;
7187       CC = ISD::SETEQ;
7188       break;
7189     case Intrinsic::x86_sse_comilt_ss:
7190     case Intrinsic::x86_sse2_comilt_sd:
7191       Opc = X86ISD::COMI;
7192       CC = ISD::SETLT;
7193       break;
7194     case Intrinsic::x86_sse_comile_ss:
7195     case Intrinsic::x86_sse2_comile_sd:
7196       Opc = X86ISD::COMI;
7197       CC = ISD::SETLE;
7198       break;
7199     case Intrinsic::x86_sse_comigt_ss:
7200     case Intrinsic::x86_sse2_comigt_sd:
7201       Opc = X86ISD::COMI;
7202       CC = ISD::SETGT;
7203       break;
7204     case Intrinsic::x86_sse_comige_ss:
7205     case Intrinsic::x86_sse2_comige_sd:
7206       Opc = X86ISD::COMI;
7207       CC = ISD::SETGE;
7208       break;
7209     case Intrinsic::x86_sse_comineq_ss:
7210     case Intrinsic::x86_sse2_comineq_sd:
7211       Opc = X86ISD::COMI;
7212       CC = ISD::SETNE;
7213       break;
7214     case Intrinsic::x86_sse_ucomieq_ss:
7215     case Intrinsic::x86_sse2_ucomieq_sd:
7216       Opc = X86ISD::UCOMI;
7217       CC = ISD::SETEQ;
7218       break;
7219     case Intrinsic::x86_sse_ucomilt_ss:
7220     case Intrinsic::x86_sse2_ucomilt_sd:
7221       Opc = X86ISD::UCOMI;
7222       CC = ISD::SETLT;
7223       break;
7224     case Intrinsic::x86_sse_ucomile_ss:
7225     case Intrinsic::x86_sse2_ucomile_sd:
7226       Opc = X86ISD::UCOMI;
7227       CC = ISD::SETLE;
7228       break;
7229     case Intrinsic::x86_sse_ucomigt_ss:
7230     case Intrinsic::x86_sse2_ucomigt_sd:
7231       Opc = X86ISD::UCOMI;
7232       CC = ISD::SETGT;
7233       break;
7234     case Intrinsic::x86_sse_ucomige_ss:
7235     case Intrinsic::x86_sse2_ucomige_sd:
7236       Opc = X86ISD::UCOMI;
7237       CC = ISD::SETGE;
7238       break;
7239     case Intrinsic::x86_sse_ucomineq_ss:
7240     case Intrinsic::x86_sse2_ucomineq_sd:
7241       Opc = X86ISD::UCOMI;
7242       CC = ISD::SETNE;
7243       break;
7244     }
7245
7246     SDValue LHS = Op.getOperand(1);
7247     SDValue RHS = Op.getOperand(2);
7248     unsigned X86CC = TranslateX86CC(CC, true, LHS, RHS, DAG);
7249     assert(X86CC != X86::COND_INVALID && "Unexpected illegal condition!");
7250     SDValue Cond = DAG.getNode(Opc, dl, MVT::i32, LHS, RHS);
7251     SDValue SetCC = DAG.getNode(X86ISD::SETCC, dl, MVT::i8,
7252                                 DAG.getConstant(X86CC, MVT::i8), Cond);
7253     return DAG.getNode(ISD::ZERO_EXTEND, dl, MVT::i32, SetCC);
7254   }
7255   // ptest and testp intrinsics. The intrinsic these come from are designed to
7256   // return an integer value, not just an instruction so lower it to the ptest
7257   // or testp pattern and a setcc for the result.
7258   case Intrinsic::x86_sse41_ptestz:
7259   case Intrinsic::x86_sse41_ptestc:
7260   case Intrinsic::x86_sse41_ptestnzc:
7261   case Intrinsic::x86_avx_ptestz_256:
7262   case Intrinsic::x86_avx_ptestc_256:
7263   case Intrinsic::x86_avx_ptestnzc_256:
7264   case Intrinsic::x86_avx_vtestz_ps:
7265   case Intrinsic::x86_avx_vtestc_ps:
7266   case Intrinsic::x86_avx_vtestnzc_ps:
7267   case Intrinsic::x86_avx_vtestz_pd:
7268   case Intrinsic::x86_avx_vtestc_pd:
7269   case Intrinsic::x86_avx_vtestnzc_pd:
7270   case Intrinsic::x86_avx_vtestz_ps_256:
7271   case Intrinsic::x86_avx_vtestc_ps_256:
7272   case Intrinsic::x86_avx_vtestnzc_ps_256:
7273   case Intrinsic::x86_avx_vtestz_pd_256:
7274   case Intrinsic::x86_avx_vtestc_pd_256:
7275   case Intrinsic::x86_avx_vtestnzc_pd_256: {
7276     bool IsTestPacked = false;
7277     unsigned X86CC = 0;
7278     switch (IntNo) {
7279     default: llvm_unreachable("Bad fallthrough in Intrinsic lowering.");
7280     case Intrinsic::x86_avx_vtestz_ps:
7281     case Intrinsic::x86_avx_vtestz_pd:
7282     case Intrinsic::x86_avx_vtestz_ps_256:
7283     case Intrinsic::x86_avx_vtestz_pd_256:
7284       IsTestPacked = true; // Fallthrough
7285     case Intrinsic::x86_sse41_ptestz:
7286     case Intrinsic::x86_avx_ptestz_256:
7287       // ZF = 1
7288       X86CC = X86::COND_E;
7289       break;
7290     case Intrinsic::x86_avx_vtestc_ps:
7291     case Intrinsic::x86_avx_vtestc_pd:
7292     case Intrinsic::x86_avx_vtestc_ps_256:
7293     case Intrinsic::x86_avx_vtestc_pd_256:
7294       IsTestPacked = true; // Fallthrough
7295     case Intrinsic::x86_sse41_ptestc:
7296     case Intrinsic::x86_avx_ptestc_256:
7297       // CF = 1
7298       X86CC = X86::COND_B;
7299       break;
7300     case Intrinsic::x86_avx_vtestnzc_ps:
7301     case Intrinsic::x86_avx_vtestnzc_pd:
7302     case Intrinsic::x86_avx_vtestnzc_ps_256:
7303     case Intrinsic::x86_avx_vtestnzc_pd_256:
7304       IsTestPacked = true; // Fallthrough
7305     case Intrinsic::x86_sse41_ptestnzc:
7306     case Intrinsic::x86_avx_ptestnzc_256:
7307       // ZF and CF = 0
7308       X86CC = X86::COND_A;
7309       break;
7310     }
7311
7312     SDValue LHS = Op.getOperand(1);
7313     SDValue RHS = Op.getOperand(2);
7314     unsigned TestOpc = IsTestPacked ? X86ISD::TESTP : X86ISD::PTEST;
7315     SDValue Test = DAG.getNode(TestOpc, dl, MVT::i32, LHS, RHS);
7316     SDValue CC = DAG.getConstant(X86CC, MVT::i8);
7317     SDValue SetCC = DAG.getNode(X86ISD::SETCC, dl, MVT::i8, CC, Test);
7318     return DAG.getNode(ISD::ZERO_EXTEND, dl, MVT::i32, SetCC);
7319   }
7320
7321   // Fix vector shift instructions where the last operand is a non-immediate
7322   // i32 value.
7323   case Intrinsic::x86_sse2_pslli_w:
7324   case Intrinsic::x86_sse2_pslli_d:
7325   case Intrinsic::x86_sse2_pslli_q:
7326   case Intrinsic::x86_sse2_psrli_w:
7327   case Intrinsic::x86_sse2_psrli_d:
7328   case Intrinsic::x86_sse2_psrli_q:
7329   case Intrinsic::x86_sse2_psrai_w:
7330   case Intrinsic::x86_sse2_psrai_d:
7331   case Intrinsic::x86_mmx_pslli_w:
7332   case Intrinsic::x86_mmx_pslli_d:
7333   case Intrinsic::x86_mmx_pslli_q:
7334   case Intrinsic::x86_mmx_psrli_w:
7335   case Intrinsic::x86_mmx_psrli_d:
7336   case Intrinsic::x86_mmx_psrli_q:
7337   case Intrinsic::x86_mmx_psrai_w:
7338   case Intrinsic::x86_mmx_psrai_d: {
7339     SDValue ShAmt = Op.getOperand(2);
7340     if (isa<ConstantSDNode>(ShAmt))
7341       return SDValue();
7342
7343     unsigned NewIntNo = 0;
7344     EVT ShAmtVT = MVT::v4i32;
7345     switch (IntNo) {
7346     case Intrinsic::x86_sse2_pslli_w:
7347       NewIntNo = Intrinsic::x86_sse2_psll_w;
7348       break;
7349     case Intrinsic::x86_sse2_pslli_d:
7350       NewIntNo = Intrinsic::x86_sse2_psll_d;
7351       break;
7352     case Intrinsic::x86_sse2_pslli_q:
7353       NewIntNo = Intrinsic::x86_sse2_psll_q;
7354       break;
7355     case Intrinsic::x86_sse2_psrli_w:
7356       NewIntNo = Intrinsic::x86_sse2_psrl_w;
7357       break;
7358     case Intrinsic::x86_sse2_psrli_d:
7359       NewIntNo = Intrinsic::x86_sse2_psrl_d;
7360       break;
7361     case Intrinsic::x86_sse2_psrli_q:
7362       NewIntNo = Intrinsic::x86_sse2_psrl_q;
7363       break;
7364     case Intrinsic::x86_sse2_psrai_w:
7365       NewIntNo = Intrinsic::x86_sse2_psra_w;
7366       break;
7367     case Intrinsic::x86_sse2_psrai_d:
7368       NewIntNo = Intrinsic::x86_sse2_psra_d;
7369       break;
7370     default: {
7371       ShAmtVT = MVT::v2i32;
7372       switch (IntNo) {
7373       case Intrinsic::x86_mmx_pslli_w:
7374         NewIntNo = Intrinsic::x86_mmx_psll_w;
7375         break;
7376       case Intrinsic::x86_mmx_pslli_d:
7377         NewIntNo = Intrinsic::x86_mmx_psll_d;
7378         break;
7379       case Intrinsic::x86_mmx_pslli_q:
7380         NewIntNo = Intrinsic::x86_mmx_psll_q;
7381         break;
7382       case Intrinsic::x86_mmx_psrli_w:
7383         NewIntNo = Intrinsic::x86_mmx_psrl_w;
7384         break;
7385       case Intrinsic::x86_mmx_psrli_d:
7386         NewIntNo = Intrinsic::x86_mmx_psrl_d;
7387         break;
7388       case Intrinsic::x86_mmx_psrli_q:
7389         NewIntNo = Intrinsic::x86_mmx_psrl_q;
7390         break;
7391       case Intrinsic::x86_mmx_psrai_w:
7392         NewIntNo = Intrinsic::x86_mmx_psra_w;
7393         break;
7394       case Intrinsic::x86_mmx_psrai_d:
7395         NewIntNo = Intrinsic::x86_mmx_psra_d;
7396         break;
7397       default: llvm_unreachable("Impossible intrinsic");  // Can't reach here.
7398       }
7399       break;
7400     }
7401     }
7402
7403     // The vector shift intrinsics with scalars uses 32b shift amounts but
7404     // the sse2/mmx shift instructions reads 64 bits. Set the upper 32 bits
7405     // to be zero.
7406     SDValue ShOps[4];
7407     ShOps[0] = ShAmt;
7408     ShOps[1] = DAG.getConstant(0, MVT::i32);
7409     if (ShAmtVT == MVT::v4i32) {
7410       ShOps[2] = DAG.getUNDEF(MVT::i32);
7411       ShOps[3] = DAG.getUNDEF(MVT::i32);
7412       ShAmt =  DAG.getNode(ISD::BUILD_VECTOR, dl, ShAmtVT, &ShOps[0], 4);
7413     } else {
7414       ShAmt =  DAG.getNode(ISD::BUILD_VECTOR, dl, ShAmtVT, &ShOps[0], 2);
7415     }
7416
7417     EVT VT = Op.getValueType();
7418     ShAmt = DAG.getNode(ISD::BIT_CONVERT, dl, VT, ShAmt);
7419     return DAG.getNode(ISD::INTRINSIC_WO_CHAIN, dl, VT,
7420                        DAG.getConstant(NewIntNo, MVT::i32),
7421                        Op.getOperand(1), ShAmt);
7422   }
7423   }
7424 }
7425
7426 SDValue X86TargetLowering::LowerRETURNADDR(SDValue Op,
7427                                            SelectionDAG &DAG) const {
7428   MachineFrameInfo *MFI = DAG.getMachineFunction().getFrameInfo();
7429   MFI->setReturnAddressIsTaken(true);
7430
7431   unsigned Depth = cast<ConstantSDNode>(Op.getOperand(0))->getZExtValue();
7432   DebugLoc dl = Op.getDebugLoc();
7433
7434   if (Depth > 0) {
7435     SDValue FrameAddr = LowerFRAMEADDR(Op, DAG);
7436     SDValue Offset =
7437       DAG.getConstant(TD->getPointerSize(),
7438                       Subtarget->is64Bit() ? MVT::i64 : MVT::i32);
7439     return DAG.getLoad(getPointerTy(), dl, DAG.getEntryNode(),
7440                        DAG.getNode(ISD::ADD, dl, getPointerTy(),
7441                                    FrameAddr, Offset),
7442                        NULL, 0, false, false, 0);
7443   }
7444
7445   // Just load the return address.
7446   SDValue RetAddrFI = getReturnAddressFrameIndex(DAG);
7447   return DAG.getLoad(getPointerTy(), dl, DAG.getEntryNode(),
7448                      RetAddrFI, NULL, 0, false, false, 0);
7449 }
7450
7451 SDValue X86TargetLowering::LowerFRAMEADDR(SDValue Op, SelectionDAG &DAG) const {
7452   MachineFrameInfo *MFI = DAG.getMachineFunction().getFrameInfo();
7453   MFI->setFrameAddressIsTaken(true);
7454
7455   EVT VT = Op.getValueType();
7456   DebugLoc dl = Op.getDebugLoc();  // FIXME probably not meaningful
7457   unsigned Depth = cast<ConstantSDNode>(Op.getOperand(0))->getZExtValue();
7458   unsigned FrameReg = Subtarget->is64Bit() ? X86::RBP : X86::EBP;
7459   SDValue FrameAddr = DAG.getCopyFromReg(DAG.getEntryNode(), dl, FrameReg, VT);
7460   while (Depth--)
7461     FrameAddr = DAG.getLoad(VT, dl, DAG.getEntryNode(), FrameAddr, NULL, 0,
7462                             false, false, 0);
7463   return FrameAddr;
7464 }
7465
7466 SDValue X86TargetLowering::LowerFRAME_TO_ARGS_OFFSET(SDValue Op,
7467                                                      SelectionDAG &DAG) const {
7468   return DAG.getIntPtrConstant(2*TD->getPointerSize());
7469 }
7470
7471 SDValue X86TargetLowering::LowerEH_RETURN(SDValue Op, SelectionDAG &DAG) const {
7472   MachineFunction &MF = DAG.getMachineFunction();
7473   SDValue Chain     = Op.getOperand(0);
7474   SDValue Offset    = Op.getOperand(1);
7475   SDValue Handler   = Op.getOperand(2);
7476   DebugLoc dl       = Op.getDebugLoc();
7477
7478   SDValue Frame = DAG.getCopyFromReg(DAG.getEntryNode(), dl,
7479                                      Subtarget->is64Bit() ? X86::RBP : X86::EBP,
7480                                      getPointerTy());
7481   unsigned StoreAddrReg = (Subtarget->is64Bit() ? X86::RCX : X86::ECX);
7482
7483   SDValue StoreAddr = DAG.getNode(ISD::ADD, dl, getPointerTy(), Frame,
7484                                   DAG.getIntPtrConstant(TD->getPointerSize()));
7485   StoreAddr = DAG.getNode(ISD::ADD, dl, getPointerTy(), StoreAddr, Offset);
7486   Chain = DAG.getStore(Chain, dl, Handler, StoreAddr, NULL, 0, false, false, 0);
7487   Chain = DAG.getCopyToReg(Chain, dl, StoreAddrReg, StoreAddr);
7488   MF.getRegInfo().addLiveOut(StoreAddrReg);
7489
7490   return DAG.getNode(X86ISD::EH_RETURN, dl,
7491                      MVT::Other,
7492                      Chain, DAG.getRegister(StoreAddrReg, getPointerTy()));
7493 }
7494
7495 SDValue X86TargetLowering::LowerTRAMPOLINE(SDValue Op,
7496                                              SelectionDAG &DAG) const {
7497   SDValue Root = Op.getOperand(0);
7498   SDValue Trmp = Op.getOperand(1); // trampoline
7499   SDValue FPtr = Op.getOperand(2); // nested function
7500   SDValue Nest = Op.getOperand(3); // 'nest' parameter value
7501   DebugLoc dl  = Op.getDebugLoc();
7502
7503   const Value *TrmpAddr = cast<SrcValueSDNode>(Op.getOperand(4))->getValue();
7504
7505   if (Subtarget->is64Bit()) {
7506     SDValue OutChains[6];
7507
7508     // Large code-model.
7509     const unsigned char JMP64r  = 0xFF; // 64-bit jmp through register opcode.
7510     const unsigned char MOV64ri = 0xB8; // X86::MOV64ri opcode.
7511
7512     const unsigned char N86R10 = RegInfo->getX86RegNum(X86::R10);
7513     const unsigned char N86R11 = RegInfo->getX86RegNum(X86::R11);
7514
7515     const unsigned char REX_WB = 0x40 | 0x08 | 0x01; // REX prefix
7516
7517     // Load the pointer to the nested function into R11.
7518     unsigned OpCode = ((MOV64ri | N86R11) << 8) | REX_WB; // movabsq r11
7519     SDValue Addr = Trmp;
7520     OutChains[0] = DAG.getStore(Root, dl, DAG.getConstant(OpCode, MVT::i16),
7521                                 Addr, TrmpAddr, 0, false, false, 0);
7522
7523     Addr = DAG.getNode(ISD::ADD, dl, MVT::i64, Trmp,
7524                        DAG.getConstant(2, MVT::i64));
7525     OutChains[1] = DAG.getStore(Root, dl, FPtr, Addr, TrmpAddr, 2,
7526                                 false, false, 2);
7527
7528     // Load the 'nest' parameter value into R10.
7529     // R10 is specified in X86CallingConv.td
7530     OpCode = ((MOV64ri | N86R10) << 8) | REX_WB; // movabsq r10
7531     Addr = DAG.getNode(ISD::ADD, dl, MVT::i64, Trmp,
7532                        DAG.getConstant(10, MVT::i64));
7533     OutChains[2] = DAG.getStore(Root, dl, DAG.getConstant(OpCode, MVT::i16),
7534                                 Addr, TrmpAddr, 10, false, false, 0);
7535
7536     Addr = DAG.getNode(ISD::ADD, dl, MVT::i64, Trmp,
7537                        DAG.getConstant(12, MVT::i64));
7538     OutChains[3] = DAG.getStore(Root, dl, Nest, Addr, TrmpAddr, 12,
7539                                 false, false, 2);
7540
7541     // Jump to the nested function.
7542     OpCode = (JMP64r << 8) | REX_WB; // jmpq *...
7543     Addr = DAG.getNode(ISD::ADD, dl, MVT::i64, Trmp,
7544                        DAG.getConstant(20, MVT::i64));
7545     OutChains[4] = DAG.getStore(Root, dl, DAG.getConstant(OpCode, MVT::i16),
7546                                 Addr, TrmpAddr, 20, false, false, 0);
7547
7548     unsigned char ModRM = N86R11 | (4 << 3) | (3 << 6); // ...r11
7549     Addr = DAG.getNode(ISD::ADD, dl, MVT::i64, Trmp,
7550                        DAG.getConstant(22, MVT::i64));
7551     OutChains[5] = DAG.getStore(Root, dl, DAG.getConstant(ModRM, MVT::i8), Addr,
7552                                 TrmpAddr, 22, false, false, 0);
7553
7554     SDValue Ops[] =
7555       { Trmp, DAG.getNode(ISD::TokenFactor, dl, MVT::Other, OutChains, 6) };
7556     return DAG.getMergeValues(Ops, 2, dl);
7557   } else {
7558     const Function *Func =
7559       cast<Function>(cast<SrcValueSDNode>(Op.getOperand(5))->getValue());
7560     CallingConv::ID CC = Func->getCallingConv();
7561     unsigned NestReg;
7562
7563     switch (CC) {
7564     default:
7565       llvm_unreachable("Unsupported calling convention");
7566     case CallingConv::C:
7567     case CallingConv::X86_StdCall: {
7568       // Pass 'nest' parameter in ECX.
7569       // Must be kept in sync with X86CallingConv.td
7570       NestReg = X86::ECX;
7571
7572       // Check that ECX wasn't needed by an 'inreg' parameter.
7573       const FunctionType *FTy = Func->getFunctionType();
7574       const AttrListPtr &Attrs = Func->getAttributes();
7575
7576       if (!Attrs.isEmpty() && !Func->isVarArg()) {
7577         unsigned InRegCount = 0;
7578         unsigned Idx = 1;
7579
7580         for (FunctionType::param_iterator I = FTy->param_begin(),
7581              E = FTy->param_end(); I != E; ++I, ++Idx)
7582           if (Attrs.paramHasAttr(Idx, Attribute::InReg))
7583             // FIXME: should only count parameters that are lowered to integers.
7584             InRegCount += (TD->getTypeSizeInBits(*I) + 31) / 32;
7585
7586         if (InRegCount > 2) {
7587           report_fatal_error("Nest register in use - reduce number of inreg"
7588                              " parameters!");
7589         }
7590       }
7591       break;
7592     }
7593     case CallingConv::X86_FastCall:
7594     case CallingConv::X86_ThisCall:
7595     case CallingConv::Fast:
7596       // Pass 'nest' parameter in EAX.
7597       // Must be kept in sync with X86CallingConv.td
7598       NestReg = X86::EAX;
7599       break;
7600     }
7601
7602     SDValue OutChains[4];
7603     SDValue Addr, Disp;
7604
7605     Addr = DAG.getNode(ISD::ADD, dl, MVT::i32, Trmp,
7606                        DAG.getConstant(10, MVT::i32));
7607     Disp = DAG.getNode(ISD::SUB, dl, MVT::i32, FPtr, Addr);
7608
7609     // This is storing the opcode for MOV32ri.
7610     const unsigned char MOV32ri = 0xB8; // X86::MOV32ri's opcode byte.
7611     const unsigned char N86Reg = RegInfo->getX86RegNum(NestReg);
7612     OutChains[0] = DAG.getStore(Root, dl,
7613                                 DAG.getConstant(MOV32ri|N86Reg, MVT::i8),
7614                                 Trmp, TrmpAddr, 0, false, false, 0);
7615
7616     Addr = DAG.getNode(ISD::ADD, dl, MVT::i32, Trmp,
7617                        DAG.getConstant(1, MVT::i32));
7618     OutChains[1] = DAG.getStore(Root, dl, Nest, Addr, TrmpAddr, 1,
7619                                 false, false, 1);
7620
7621     const unsigned char JMP = 0xE9; // jmp <32bit dst> opcode.
7622     Addr = DAG.getNode(ISD::ADD, dl, MVT::i32, Trmp,
7623                        DAG.getConstant(5, MVT::i32));
7624     OutChains[2] = DAG.getStore(Root, dl, DAG.getConstant(JMP, MVT::i8), Addr,
7625                                 TrmpAddr, 5, false, false, 1);
7626
7627     Addr = DAG.getNode(ISD::ADD, dl, MVT::i32, Trmp,
7628                        DAG.getConstant(6, MVT::i32));
7629     OutChains[3] = DAG.getStore(Root, dl, Disp, Addr, TrmpAddr, 6,
7630                                 false, false, 1);
7631
7632     SDValue Ops[] =
7633       { Trmp, DAG.getNode(ISD::TokenFactor, dl, MVT::Other, OutChains, 4) };
7634     return DAG.getMergeValues(Ops, 2, dl);
7635   }
7636 }
7637
7638 SDValue X86TargetLowering::LowerFLT_ROUNDS_(SDValue Op,
7639                                             SelectionDAG &DAG) const {
7640   /*
7641    The rounding mode is in bits 11:10 of FPSR, and has the following
7642    settings:
7643      00 Round to nearest
7644      01 Round to -inf
7645      10 Round to +inf
7646      11 Round to 0
7647
7648   FLT_ROUNDS, on the other hand, expects the following:
7649     -1 Undefined
7650      0 Round to 0
7651      1 Round to nearest
7652      2 Round to +inf
7653      3 Round to -inf
7654
7655   To perform the conversion, we do:
7656     (((((FPSR & 0x800) >> 11) | ((FPSR & 0x400) >> 9)) + 1) & 3)
7657   */
7658
7659   MachineFunction &MF = DAG.getMachineFunction();
7660   const TargetMachine &TM = MF.getTarget();
7661   const TargetFrameInfo &TFI = *TM.getFrameInfo();
7662   unsigned StackAlignment = TFI.getStackAlignment();
7663   EVT VT = Op.getValueType();
7664   DebugLoc dl = Op.getDebugLoc();
7665
7666   // Save FP Control Word to stack slot
7667   int SSFI = MF.getFrameInfo()->CreateStackObject(2, StackAlignment, false);
7668   SDValue StackSlot = DAG.getFrameIndex(SSFI, getPointerTy());
7669
7670   SDValue Chain = DAG.getNode(X86ISD::FNSTCW16m, dl, MVT::Other,
7671                               DAG.getEntryNode(), StackSlot);
7672
7673   // Load FP Control Word from stack slot
7674   SDValue CWD = DAG.getLoad(MVT::i16, dl, Chain, StackSlot, NULL, 0,
7675                             false, false, 0);
7676
7677   // Transform as necessary
7678   SDValue CWD1 =
7679     DAG.getNode(ISD::SRL, dl, MVT::i16,
7680                 DAG.getNode(ISD::AND, dl, MVT::i16,
7681                             CWD, DAG.getConstant(0x800, MVT::i16)),
7682                 DAG.getConstant(11, MVT::i8));
7683   SDValue CWD2 =
7684     DAG.getNode(ISD::SRL, dl, MVT::i16,
7685                 DAG.getNode(ISD::AND, dl, MVT::i16,
7686                             CWD, DAG.getConstant(0x400, MVT::i16)),
7687                 DAG.getConstant(9, MVT::i8));
7688
7689   SDValue RetVal =
7690     DAG.getNode(ISD::AND, dl, MVT::i16,
7691                 DAG.getNode(ISD::ADD, dl, MVT::i16,
7692                             DAG.getNode(ISD::OR, dl, MVT::i16, CWD1, CWD2),
7693                             DAG.getConstant(1, MVT::i16)),
7694                 DAG.getConstant(3, MVT::i16));
7695
7696
7697   return DAG.getNode((VT.getSizeInBits() < 16 ?
7698                       ISD::TRUNCATE : ISD::ZERO_EXTEND), dl, VT, RetVal);
7699 }
7700
7701 SDValue X86TargetLowering::LowerCTLZ(SDValue Op, SelectionDAG &DAG) const {
7702   EVT VT = Op.getValueType();
7703   EVT OpVT = VT;
7704   unsigned NumBits = VT.getSizeInBits();
7705   DebugLoc dl = Op.getDebugLoc();
7706
7707   Op = Op.getOperand(0);
7708   if (VT == MVT::i8) {
7709     // Zero extend to i32 since there is not an i8 bsr.
7710     OpVT = MVT::i32;
7711     Op = DAG.getNode(ISD::ZERO_EXTEND, dl, OpVT, Op);
7712   }
7713
7714   // Issue a bsr (scan bits in reverse) which also sets EFLAGS.
7715   SDVTList VTs = DAG.getVTList(OpVT, MVT::i32);
7716   Op = DAG.getNode(X86ISD::BSR, dl, VTs, Op);
7717
7718   // If src is zero (i.e. bsr sets ZF), returns NumBits.
7719   SDValue Ops[] = {
7720     Op,
7721     DAG.getConstant(NumBits+NumBits-1, OpVT),
7722     DAG.getConstant(X86::COND_E, MVT::i8),
7723     Op.getValue(1)
7724   };
7725   Op = DAG.getNode(X86ISD::CMOV, dl, OpVT, Ops, array_lengthof(Ops));
7726
7727   // Finally xor with NumBits-1.
7728   Op = DAG.getNode(ISD::XOR, dl, OpVT, Op, DAG.getConstant(NumBits-1, OpVT));
7729
7730   if (VT == MVT::i8)
7731     Op = DAG.getNode(ISD::TRUNCATE, dl, MVT::i8, Op);
7732   return Op;
7733 }
7734
7735 SDValue X86TargetLowering::LowerCTTZ(SDValue Op, SelectionDAG &DAG) const {
7736   EVT VT = Op.getValueType();
7737   EVT OpVT = VT;
7738   unsigned NumBits = VT.getSizeInBits();
7739   DebugLoc dl = Op.getDebugLoc();
7740
7741   Op = Op.getOperand(0);
7742   if (VT == MVT::i8) {
7743     OpVT = MVT::i32;
7744     Op = DAG.getNode(ISD::ZERO_EXTEND, dl, OpVT, Op);
7745   }
7746
7747   // Issue a bsf (scan bits forward) which also sets EFLAGS.
7748   SDVTList VTs = DAG.getVTList(OpVT, MVT::i32);
7749   Op = DAG.getNode(X86ISD::BSF, dl, VTs, Op);
7750
7751   // If src is zero (i.e. bsf sets ZF), returns NumBits.
7752   SDValue Ops[] = {
7753     Op,
7754     DAG.getConstant(NumBits, OpVT),
7755     DAG.getConstant(X86::COND_E, MVT::i8),
7756     Op.getValue(1)
7757   };
7758   Op = DAG.getNode(X86ISD::CMOV, dl, OpVT, Ops, array_lengthof(Ops));
7759
7760   if (VT == MVT::i8)
7761     Op = DAG.getNode(ISD::TRUNCATE, dl, MVT::i8, Op);
7762   return Op;
7763 }
7764
7765 SDValue X86TargetLowering::LowerMUL_V2I64(SDValue Op, SelectionDAG &DAG) const {
7766   EVT VT = Op.getValueType();
7767   assert(VT == MVT::v2i64 && "Only know how to lower V2I64 multiply");
7768   DebugLoc dl = Op.getDebugLoc();
7769
7770   //  ulong2 Ahi = __builtin_ia32_psrlqi128( a, 32);
7771   //  ulong2 Bhi = __builtin_ia32_psrlqi128( b, 32);
7772   //  ulong2 AloBlo = __builtin_ia32_pmuludq128( a, b );
7773   //  ulong2 AloBhi = __builtin_ia32_pmuludq128( a, Bhi );
7774   //  ulong2 AhiBlo = __builtin_ia32_pmuludq128( Ahi, b );
7775   //
7776   //  AloBhi = __builtin_ia32_psllqi128( AloBhi, 32 );
7777   //  AhiBlo = __builtin_ia32_psllqi128( AhiBlo, 32 );
7778   //  return AloBlo + AloBhi + AhiBlo;
7779
7780   SDValue A = Op.getOperand(0);
7781   SDValue B = Op.getOperand(1);
7782
7783   SDValue Ahi = DAG.getNode(ISD::INTRINSIC_WO_CHAIN, dl, VT,
7784                        DAG.getConstant(Intrinsic::x86_sse2_psrli_q, MVT::i32),
7785                        A, DAG.getConstant(32, MVT::i32));
7786   SDValue Bhi = DAG.getNode(ISD::INTRINSIC_WO_CHAIN, dl, VT,
7787                        DAG.getConstant(Intrinsic::x86_sse2_psrli_q, MVT::i32),
7788                        B, DAG.getConstant(32, MVT::i32));
7789   SDValue AloBlo = DAG.getNode(ISD::INTRINSIC_WO_CHAIN, dl, VT,
7790                        DAG.getConstant(Intrinsic::x86_sse2_pmulu_dq, MVT::i32),
7791                        A, B);
7792   SDValue AloBhi = DAG.getNode(ISD::INTRINSIC_WO_CHAIN, dl, VT,
7793                        DAG.getConstant(Intrinsic::x86_sse2_pmulu_dq, MVT::i32),
7794                        A, Bhi);
7795   SDValue AhiBlo = DAG.getNode(ISD::INTRINSIC_WO_CHAIN, dl, VT,
7796                        DAG.getConstant(Intrinsic::x86_sse2_pmulu_dq, MVT::i32),
7797                        Ahi, B);
7798   AloBhi = DAG.getNode(ISD::INTRINSIC_WO_CHAIN, dl, VT,
7799                        DAG.getConstant(Intrinsic::x86_sse2_pslli_q, MVT::i32),
7800                        AloBhi, DAG.getConstant(32, MVT::i32));
7801   AhiBlo = DAG.getNode(ISD::INTRINSIC_WO_CHAIN, dl, VT,
7802                        DAG.getConstant(Intrinsic::x86_sse2_pslli_q, MVT::i32),
7803                        AhiBlo, DAG.getConstant(32, MVT::i32));
7804   SDValue Res = DAG.getNode(ISD::ADD, dl, VT, AloBlo, AloBhi);
7805   Res = DAG.getNode(ISD::ADD, dl, VT, Res, AhiBlo);
7806   return Res;
7807 }
7808
7809 SDValue X86TargetLowering::LowerSHL(SDValue Op, SelectionDAG &DAG) const {
7810   EVT VT = Op.getValueType();
7811   DebugLoc dl = Op.getDebugLoc();
7812   SDValue R = Op.getOperand(0);
7813
7814   LLVMContext *Context = DAG.getContext();
7815
7816   assert(Subtarget->hasSSE41() && "Cannot lower SHL without SSE4.1 or later");
7817
7818   if (VT == MVT::v4i32) {
7819     Op = DAG.getNode(ISD::INTRINSIC_WO_CHAIN, dl, VT,
7820                      DAG.getConstant(Intrinsic::x86_sse2_pslli_d, MVT::i32),
7821                      Op.getOperand(1), DAG.getConstant(23, MVT::i32));
7822
7823     ConstantInt *CI = ConstantInt::get(*Context, APInt(32, 0x3f800000U));
7824
7825     std::vector<Constant*> CV(4, CI);
7826     Constant *C = ConstantVector::get(CV);
7827     SDValue CPIdx = DAG.getConstantPool(C, getPointerTy(), 16);
7828     SDValue Addend = DAG.getLoad(VT, dl, DAG.getEntryNode(), CPIdx,
7829                                  PseudoSourceValue::getConstantPool(), 0,
7830                                  false, false, 16);
7831
7832     Op = DAG.getNode(ISD::ADD, dl, VT, Op, Addend);
7833     Op = DAG.getNode(ISD::BIT_CONVERT, dl, MVT::v4f32, Op);
7834     Op = DAG.getNode(ISD::FP_TO_SINT, dl, VT, Op);
7835     return DAG.getNode(ISD::MUL, dl, VT, Op, R);
7836   }
7837   if (VT == MVT::v16i8) {
7838     // a = a << 5;
7839     Op = DAG.getNode(ISD::INTRINSIC_WO_CHAIN, dl, VT,
7840                      DAG.getConstant(Intrinsic::x86_sse2_pslli_w, MVT::i32),
7841                      Op.getOperand(1), DAG.getConstant(5, MVT::i32));
7842
7843     ConstantInt *CM1 = ConstantInt::get(*Context, APInt(8, 15));
7844     ConstantInt *CM2 = ConstantInt::get(*Context, APInt(8, 63));
7845
7846     std::vector<Constant*> CVM1(16, CM1);
7847     std::vector<Constant*> CVM2(16, CM2);
7848     Constant *C = ConstantVector::get(CVM1);
7849     SDValue CPIdx = DAG.getConstantPool(C, getPointerTy(), 16);
7850     SDValue M = DAG.getLoad(VT, dl, DAG.getEntryNode(), CPIdx,
7851                             PseudoSourceValue::getConstantPool(), 0,
7852                             false, false, 16);
7853
7854     // r = pblendv(r, psllw(r & (char16)15, 4), a);
7855     M = DAG.getNode(ISD::AND, dl, VT, R, M);
7856     M = DAG.getNode(ISD::INTRINSIC_WO_CHAIN, dl, VT,
7857                     DAG.getConstant(Intrinsic::x86_sse2_pslli_w, MVT::i32), M,
7858                     DAG.getConstant(4, MVT::i32));
7859     R = DAG.getNode(ISD::INTRINSIC_WO_CHAIN, dl, VT,
7860                     DAG.getConstant(Intrinsic::x86_sse41_pblendvb, MVT::i32),
7861                     R, M, Op);
7862     // a += a
7863     Op = DAG.getNode(ISD::ADD, dl, VT, Op, Op);
7864
7865     C = ConstantVector::get(CVM2);
7866     CPIdx = DAG.getConstantPool(C, getPointerTy(), 16);
7867     M = DAG.getLoad(VT, dl, DAG.getEntryNode(), CPIdx,
7868                     PseudoSourceValue::getConstantPool(), 0, false, false, 16);
7869
7870     // r = pblendv(r, psllw(r & (char16)63, 2), a);
7871     M = DAG.getNode(ISD::AND, dl, VT, R, M);
7872     M = DAG.getNode(ISD::INTRINSIC_WO_CHAIN, dl, VT,
7873                     DAG.getConstant(Intrinsic::x86_sse2_pslli_w, MVT::i32), M,
7874                     DAG.getConstant(2, MVT::i32));
7875     R = DAG.getNode(ISD::INTRINSIC_WO_CHAIN, dl, VT,
7876                     DAG.getConstant(Intrinsic::x86_sse41_pblendvb, MVT::i32),
7877                     R, M, Op);
7878     // a += a
7879     Op = DAG.getNode(ISD::ADD, dl, VT, Op, Op);
7880
7881     // return pblendv(r, r+r, a);
7882     R = DAG.getNode(ISD::INTRINSIC_WO_CHAIN, dl, VT,
7883                     DAG.getConstant(Intrinsic::x86_sse41_pblendvb, MVT::i32),
7884                     R, DAG.getNode(ISD::ADD, dl, VT, R, R), Op);
7885     return R;
7886   }
7887   return SDValue();
7888 }
7889
7890 SDValue X86TargetLowering::LowerXALUO(SDValue Op, SelectionDAG &DAG) const {
7891   // Lower the "add/sub/mul with overflow" instruction into a regular ins plus
7892   // a "setcc" instruction that checks the overflow flag. The "brcond" lowering
7893   // looks for this combo and may remove the "setcc" instruction if the "setcc"
7894   // has only one use.
7895   SDNode *N = Op.getNode();
7896   SDValue LHS = N->getOperand(0);
7897   SDValue RHS = N->getOperand(1);
7898   unsigned BaseOp = 0;
7899   unsigned Cond = 0;
7900   DebugLoc dl = Op.getDebugLoc();
7901
7902   switch (Op.getOpcode()) {
7903   default: llvm_unreachable("Unknown ovf instruction!");
7904   case ISD::SADDO:
7905     // A subtract of one will be selected as a INC. Note that INC doesn't
7906     // set CF, so we can't do this for UADDO.
7907     if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Op))
7908       if (C->getAPIntValue() == 1) {
7909         BaseOp = X86ISD::INC;
7910         Cond = X86::COND_O;
7911         break;
7912       }
7913     BaseOp = X86ISD::ADD;
7914     Cond = X86::COND_O;
7915     break;
7916   case ISD::UADDO:
7917     BaseOp = X86ISD::ADD;
7918     Cond = X86::COND_B;
7919     break;
7920   case ISD::SSUBO:
7921     // A subtract of one will be selected as a DEC. Note that DEC doesn't
7922     // set CF, so we can't do this for USUBO.
7923     if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Op))
7924       if (C->getAPIntValue() == 1) {
7925         BaseOp = X86ISD::DEC;
7926         Cond = X86::COND_O;
7927         break;
7928       }
7929     BaseOp = X86ISD::SUB;
7930     Cond = X86::COND_O;
7931     break;
7932   case ISD::USUBO:
7933     BaseOp = X86ISD::SUB;
7934     Cond = X86::COND_B;
7935     break;
7936   case ISD::SMULO:
7937     BaseOp = X86ISD::SMUL;
7938     Cond = X86::COND_O;
7939     break;
7940   case ISD::UMULO:
7941     BaseOp = X86ISD::UMUL;
7942     Cond = X86::COND_B;
7943     break;
7944   }
7945
7946   // Also sets EFLAGS.
7947   SDVTList VTs = DAG.getVTList(N->getValueType(0), MVT::i32);
7948   SDValue Sum = DAG.getNode(BaseOp, dl, VTs, LHS, RHS);
7949
7950   SDValue SetCC =
7951     DAG.getNode(X86ISD::SETCC, dl, N->getValueType(1),
7952                 DAG.getConstant(Cond, MVT::i32), SDValue(Sum.getNode(), 1));
7953
7954   DAG.ReplaceAllUsesOfValueWith(SDValue(N, 1), SetCC);
7955   return Sum;
7956 }
7957
7958 SDValue X86TargetLowering::LowerMEMBARRIER(SDValue Op, SelectionDAG &DAG) const{
7959   DebugLoc dl = Op.getDebugLoc();
7960
7961   if (!Subtarget->hasSSE2()) {
7962     SDValue Chain = Op.getOperand(0);
7963     SDValue Zero = DAG.getConstant(0,
7964                                    Subtarget->is64Bit() ? MVT::i64 : MVT::i32);
7965     SDValue Ops[] = {
7966       DAG.getRegister(X86::ESP, MVT::i32), // Base
7967       DAG.getTargetConstant(1, MVT::i8),   // Scale
7968       DAG.getRegister(0, MVT::i32),        // Index
7969       DAG.getTargetConstant(0, MVT::i32),  // Disp
7970       DAG.getRegister(0, MVT::i32),        // Segment.
7971       Zero,
7972       Chain
7973     };
7974     SDNode *Res =
7975       DAG.getMachineNode(X86::OR32mrLocked, dl, MVT::Other, Ops,
7976                           array_lengthof(Ops));
7977     return SDValue(Res, 0);
7978   }
7979
7980   unsigned isDev = cast<ConstantSDNode>(Op.getOperand(5))->getZExtValue();
7981   if (!isDev)
7982     return DAG.getNode(X86ISD::MEMBARRIER, dl, MVT::Other, Op.getOperand(0));
7983
7984   unsigned Op1 = cast<ConstantSDNode>(Op.getOperand(1))->getZExtValue();
7985   unsigned Op2 = cast<ConstantSDNode>(Op.getOperand(2))->getZExtValue();
7986   unsigned Op3 = cast<ConstantSDNode>(Op.getOperand(3))->getZExtValue();
7987   unsigned Op4 = cast<ConstantSDNode>(Op.getOperand(4))->getZExtValue();
7988
7989   // def : Pat<(membarrier (i8 0), (i8 0), (i8 0), (i8 1), (i8 1)), (SFENCE)>;
7990   if (!Op1 && !Op2 && !Op3 && Op4)
7991     return DAG.getNode(X86ISD::SFENCE, dl, MVT::Other, Op.getOperand(0));
7992
7993   // def : Pat<(membarrier (i8 1), (i8 0), (i8 0), (i8 0), (i8 1)), (LFENCE)>;
7994   if (Op1 && !Op2 && !Op3 && !Op4)
7995     return DAG.getNode(X86ISD::LFENCE, dl, MVT::Other, Op.getOperand(0));
7996
7997   // def : Pat<(membarrier (i8 imm), (i8 imm), (i8 imm), (i8 imm), (i8 1)),
7998   //           (MFENCE)>;
7999   return DAG.getNode(X86ISD::MFENCE, dl, MVT::Other, Op.getOperand(0));
8000 }
8001
8002 SDValue X86TargetLowering::LowerCMP_SWAP(SDValue Op, SelectionDAG &DAG) const {
8003   EVT T = Op.getValueType();
8004   DebugLoc dl = Op.getDebugLoc();
8005   unsigned Reg = 0;
8006   unsigned size = 0;
8007   switch(T.getSimpleVT().SimpleTy) {
8008   default:
8009     assert(false && "Invalid value type!");
8010   case MVT::i8:  Reg = X86::AL;  size = 1; break;
8011   case MVT::i16: Reg = X86::AX;  size = 2; break;
8012   case MVT::i32: Reg = X86::EAX; size = 4; break;
8013   case MVT::i64:
8014     assert(Subtarget->is64Bit() && "Node not type legal!");
8015     Reg = X86::RAX; size = 8;
8016     break;
8017   }
8018   SDValue cpIn = DAG.getCopyToReg(Op.getOperand(0), dl, Reg,
8019                                     Op.getOperand(2), SDValue());
8020   SDValue Ops[] = { cpIn.getValue(0),
8021                     Op.getOperand(1),
8022                     Op.getOperand(3),
8023                     DAG.getTargetConstant(size, MVT::i8),
8024                     cpIn.getValue(1) };
8025   SDVTList Tys = DAG.getVTList(MVT::Other, MVT::Flag);
8026   SDValue Result = DAG.getNode(X86ISD::LCMPXCHG_DAG, dl, Tys, Ops, 5);
8027   SDValue cpOut =
8028     DAG.getCopyFromReg(Result.getValue(0), dl, Reg, T, Result.getValue(1));
8029   return cpOut;
8030 }
8031
8032 SDValue X86TargetLowering::LowerREADCYCLECOUNTER(SDValue Op,
8033                                                  SelectionDAG &DAG) const {
8034   assert(Subtarget->is64Bit() && "Result not type legalized?");
8035   SDVTList Tys = DAG.getVTList(MVT::Other, MVT::Flag);
8036   SDValue TheChain = Op.getOperand(0);
8037   DebugLoc dl = Op.getDebugLoc();
8038   SDValue rd = DAG.getNode(X86ISD::RDTSC_DAG, dl, Tys, &TheChain, 1);
8039   SDValue rax = DAG.getCopyFromReg(rd, dl, X86::RAX, MVT::i64, rd.getValue(1));
8040   SDValue rdx = DAG.getCopyFromReg(rax.getValue(1), dl, X86::RDX, MVT::i64,
8041                                    rax.getValue(2));
8042   SDValue Tmp = DAG.getNode(ISD::SHL, dl, MVT::i64, rdx,
8043                             DAG.getConstant(32, MVT::i8));
8044   SDValue Ops[] = {
8045     DAG.getNode(ISD::OR, dl, MVT::i64, rax, Tmp),
8046     rdx.getValue(1)
8047   };
8048   return DAG.getMergeValues(Ops, 2, dl);
8049 }
8050
8051 SDValue X86TargetLowering::LowerBIT_CONVERT(SDValue Op,
8052                                             SelectionDAG &DAG) const {
8053   EVT SrcVT = Op.getOperand(0).getValueType();
8054   EVT DstVT = Op.getValueType();
8055   assert((Subtarget->is64Bit() && !Subtarget->hasSSE2() &&
8056           Subtarget->hasMMX() && !DisableMMX) &&
8057          "Unexpected custom BIT_CONVERT");
8058   assert((DstVT == MVT::i64 ||
8059           (DstVT.isVector() && DstVT.getSizeInBits()==64)) &&
8060          "Unexpected custom BIT_CONVERT");
8061   // i64 <=> MMX conversions are Legal.
8062   if (SrcVT==MVT::i64 && DstVT.isVector())
8063     return Op;
8064   if (DstVT==MVT::i64 && SrcVT.isVector())
8065     return Op;
8066   // MMX <=> MMX conversions are Legal.
8067   if (SrcVT.isVector() && DstVT.isVector())
8068     return Op;
8069   // All other conversions need to be expanded.
8070   return SDValue();
8071 }
8072 SDValue X86TargetLowering::LowerLOAD_SUB(SDValue Op, SelectionDAG &DAG) const {
8073   SDNode *Node = Op.getNode();
8074   DebugLoc dl = Node->getDebugLoc();
8075   EVT T = Node->getValueType(0);
8076   SDValue negOp = DAG.getNode(ISD::SUB, dl, T,
8077                               DAG.getConstant(0, T), Node->getOperand(2));
8078   return DAG.getAtomic(ISD::ATOMIC_LOAD_ADD, dl,
8079                        cast<AtomicSDNode>(Node)->getMemoryVT(),
8080                        Node->getOperand(0),
8081                        Node->getOperand(1), negOp,
8082                        cast<AtomicSDNode>(Node)->getSrcValue(),
8083                        cast<AtomicSDNode>(Node)->getAlignment());
8084 }
8085
8086 /// LowerOperation - Provide custom lowering hooks for some operations.
8087 ///
8088 SDValue X86TargetLowering::LowerOperation(SDValue Op, SelectionDAG &DAG) const {
8089   switch (Op.getOpcode()) {
8090   default: llvm_unreachable("Should not custom lower this!");
8091   case ISD::MEMBARRIER:         return LowerMEMBARRIER(Op,DAG);
8092   case ISD::ATOMIC_CMP_SWAP:    return LowerCMP_SWAP(Op,DAG);
8093   case ISD::ATOMIC_LOAD_SUB:    return LowerLOAD_SUB(Op,DAG);
8094   case ISD::BUILD_VECTOR:       return LowerBUILD_VECTOR(Op, DAG);
8095   case ISD::CONCAT_VECTORS:     return LowerCONCAT_VECTORS(Op, DAG);
8096   case ISD::VECTOR_SHUFFLE:     return LowerVECTOR_SHUFFLE(Op, DAG);
8097   case ISD::EXTRACT_VECTOR_ELT: return LowerEXTRACT_VECTOR_ELT(Op, DAG);
8098   case ISD::INSERT_VECTOR_ELT:  return LowerINSERT_VECTOR_ELT(Op, DAG);
8099   case ISD::SCALAR_TO_VECTOR:   return LowerSCALAR_TO_VECTOR(Op, DAG);
8100   case ISD::ConstantPool:       return LowerConstantPool(Op, DAG);
8101   case ISD::GlobalAddress:      return LowerGlobalAddress(Op, DAG);
8102   case ISD::GlobalTLSAddress:   return LowerGlobalTLSAddress(Op, DAG);
8103   case ISD::ExternalSymbol:     return LowerExternalSymbol(Op, DAG);
8104   case ISD::BlockAddress:       return LowerBlockAddress(Op, DAG);
8105   case ISD::SHL_PARTS:
8106   case ISD::SRA_PARTS:
8107   case ISD::SRL_PARTS:          return LowerShift(Op, DAG);
8108   case ISD::SINT_TO_FP:         return LowerSINT_TO_FP(Op, DAG);
8109   case ISD::UINT_TO_FP:         return LowerUINT_TO_FP(Op, DAG);
8110   case ISD::FP_TO_SINT:         return LowerFP_TO_SINT(Op, DAG);
8111   case ISD::FP_TO_UINT:         return LowerFP_TO_UINT(Op, DAG);
8112   case ISD::FABS:               return LowerFABS(Op, DAG);
8113   case ISD::FNEG:               return LowerFNEG(Op, DAG);
8114   case ISD::FCOPYSIGN:          return LowerFCOPYSIGN(Op, DAG);
8115   case ISD::SETCC:              return LowerSETCC(Op, DAG);
8116   case ISD::VSETCC:             return LowerVSETCC(Op, DAG);
8117   case ISD::SELECT:             return LowerSELECT(Op, DAG);
8118   case ISD::BRCOND:             return LowerBRCOND(Op, DAG);
8119   case ISD::JumpTable:          return LowerJumpTable(Op, DAG);
8120   case ISD::VASTART:            return LowerVASTART(Op, DAG);
8121   case ISD::VAARG:              return LowerVAARG(Op, DAG);
8122   case ISD::VACOPY:             return LowerVACOPY(Op, DAG);
8123   case ISD::INTRINSIC_WO_CHAIN: return LowerINTRINSIC_WO_CHAIN(Op, DAG);
8124   case ISD::RETURNADDR:         return LowerRETURNADDR(Op, DAG);
8125   case ISD::FRAMEADDR:          return LowerFRAMEADDR(Op, DAG);
8126   case ISD::FRAME_TO_ARGS_OFFSET:
8127                                 return LowerFRAME_TO_ARGS_OFFSET(Op, DAG);
8128   case ISD::DYNAMIC_STACKALLOC: return LowerDYNAMIC_STACKALLOC(Op, DAG);
8129   case ISD::EH_RETURN:          return LowerEH_RETURN(Op, DAG);
8130   case ISD::TRAMPOLINE:         return LowerTRAMPOLINE(Op, DAG);
8131   case ISD::FLT_ROUNDS_:        return LowerFLT_ROUNDS_(Op, DAG);
8132   case ISD::CTLZ:               return LowerCTLZ(Op, DAG);
8133   case ISD::CTTZ:               return LowerCTTZ(Op, DAG);
8134   case ISD::MUL:                return LowerMUL_V2I64(Op, DAG);
8135   case ISD::SHL:                return LowerSHL(Op, DAG);
8136   case ISD::SADDO:
8137   case ISD::UADDO:
8138   case ISD::SSUBO:
8139   case ISD::USUBO:
8140   case ISD::SMULO:
8141   case ISD::UMULO:              return LowerXALUO(Op, DAG);
8142   case ISD::READCYCLECOUNTER:   return LowerREADCYCLECOUNTER(Op, DAG);
8143   case ISD::BIT_CONVERT:        return LowerBIT_CONVERT(Op, DAG);
8144   }
8145 }
8146
8147 void X86TargetLowering::
8148 ReplaceATOMIC_BINARY_64(SDNode *Node, SmallVectorImpl<SDValue>&Results,
8149                         SelectionDAG &DAG, unsigned NewOp) const {
8150   EVT T = Node->getValueType(0);
8151   DebugLoc dl = Node->getDebugLoc();
8152   assert (T == MVT::i64 && "Only know how to expand i64 atomics");
8153
8154   SDValue Chain = Node->getOperand(0);
8155   SDValue In1 = Node->getOperand(1);
8156   SDValue In2L = DAG.getNode(ISD::EXTRACT_ELEMENT, dl, MVT::i32,
8157                              Node->getOperand(2), DAG.getIntPtrConstant(0));
8158   SDValue In2H = DAG.getNode(ISD::EXTRACT_ELEMENT, dl, MVT::i32,
8159                              Node->getOperand(2), DAG.getIntPtrConstant(1));
8160   SDValue Ops[] = { Chain, In1, In2L, In2H };
8161   SDVTList Tys = DAG.getVTList(MVT::i32, MVT::i32, MVT::Other);
8162   SDValue Result =
8163     DAG.getMemIntrinsicNode(NewOp, dl, Tys, Ops, 4, MVT::i64,
8164                             cast<MemSDNode>(Node)->getMemOperand());
8165   SDValue OpsF[] = { Result.getValue(0), Result.getValue(1)};
8166   Results.push_back(DAG.getNode(ISD::BUILD_PAIR, dl, MVT::i64, OpsF, 2));
8167   Results.push_back(Result.getValue(2));
8168 }
8169
8170 /// ReplaceNodeResults - Replace a node with an illegal result type
8171 /// with a new node built out of custom code.
8172 void X86TargetLowering::ReplaceNodeResults(SDNode *N,
8173                                            SmallVectorImpl<SDValue>&Results,
8174                                            SelectionDAG &DAG) const {
8175   DebugLoc dl = N->getDebugLoc();
8176   switch (N->getOpcode()) {
8177   default:
8178     assert(false && "Do not know how to custom type legalize this operation!");
8179     return;
8180   case ISD::FP_TO_SINT: {
8181     std::pair<SDValue,SDValue> Vals =
8182         FP_TO_INTHelper(SDValue(N, 0), DAG, true);
8183     SDValue FIST = Vals.first, StackSlot = Vals.second;
8184     if (FIST.getNode() != 0) {
8185       EVT VT = N->getValueType(0);
8186       // Return a load from the stack slot.
8187       Results.push_back(DAG.getLoad(VT, dl, FIST, StackSlot, NULL, 0,
8188                                     false, false, 0));
8189     }
8190     return;
8191   }
8192   case ISD::READCYCLECOUNTER: {
8193     SDVTList Tys = DAG.getVTList(MVT::Other, MVT::Flag);
8194     SDValue TheChain = N->getOperand(0);
8195     SDValue rd = DAG.getNode(X86ISD::RDTSC_DAG, dl, Tys, &TheChain, 1);
8196     SDValue eax = DAG.getCopyFromReg(rd, dl, X86::EAX, MVT::i32,
8197                                      rd.getValue(1));
8198     SDValue edx = DAG.getCopyFromReg(eax.getValue(1), dl, X86::EDX, MVT::i32,
8199                                      eax.getValue(2));
8200     // Use a buildpair to merge the two 32-bit values into a 64-bit one.
8201     SDValue Ops[] = { eax, edx };
8202     Results.push_back(DAG.getNode(ISD::BUILD_PAIR, dl, MVT::i64, Ops, 2));
8203     Results.push_back(edx.getValue(1));
8204     return;
8205   }
8206   case ISD::ATOMIC_CMP_SWAP: {
8207     EVT T = N->getValueType(0);
8208     assert (T == MVT::i64 && "Only know how to expand i64 Cmp and Swap");
8209     SDValue cpInL, cpInH;
8210     cpInL = DAG.getNode(ISD::EXTRACT_ELEMENT, dl, MVT::i32, N->getOperand(2),
8211                         DAG.getConstant(0, MVT::i32));
8212     cpInH = DAG.getNode(ISD::EXTRACT_ELEMENT, dl, MVT::i32, N->getOperand(2),
8213                         DAG.getConstant(1, MVT::i32));
8214     cpInL = DAG.getCopyToReg(N->getOperand(0), dl, X86::EAX, cpInL, SDValue());
8215     cpInH = DAG.getCopyToReg(cpInL.getValue(0), dl, X86::EDX, cpInH,
8216                              cpInL.getValue(1));
8217     SDValue swapInL, swapInH;
8218     swapInL = DAG.getNode(ISD::EXTRACT_ELEMENT, dl, MVT::i32, N->getOperand(3),
8219                           DAG.getConstant(0, MVT::i32));
8220     swapInH = DAG.getNode(ISD::EXTRACT_ELEMENT, dl, MVT::i32, N->getOperand(3),
8221                           DAG.getConstant(1, MVT::i32));
8222     swapInL = DAG.getCopyToReg(cpInH.getValue(0), dl, X86::EBX, swapInL,
8223                                cpInH.getValue(1));
8224     swapInH = DAG.getCopyToReg(swapInL.getValue(0), dl, X86::ECX, swapInH,
8225                                swapInL.getValue(1));
8226     SDValue Ops[] = { swapInH.getValue(0),
8227                       N->getOperand(1),
8228                       swapInH.getValue(1) };
8229     SDVTList Tys = DAG.getVTList(MVT::Other, MVT::Flag);
8230     SDValue Result = DAG.getNode(X86ISD::LCMPXCHG8_DAG, dl, Tys, Ops, 3);
8231     SDValue cpOutL = DAG.getCopyFromReg(Result.getValue(0), dl, X86::EAX,
8232                                         MVT::i32, Result.getValue(1));
8233     SDValue cpOutH = DAG.getCopyFromReg(cpOutL.getValue(1), dl, X86::EDX,
8234                                         MVT::i32, cpOutL.getValue(2));
8235     SDValue OpsF[] = { cpOutL.getValue(0), cpOutH.getValue(0)};
8236     Results.push_back(DAG.getNode(ISD::BUILD_PAIR, dl, MVT::i64, OpsF, 2));
8237     Results.push_back(cpOutH.getValue(1));
8238     return;
8239   }
8240   case ISD::ATOMIC_LOAD_ADD:
8241     ReplaceATOMIC_BINARY_64(N, Results, DAG, X86ISD::ATOMADD64_DAG);
8242     return;
8243   case ISD::ATOMIC_LOAD_AND:
8244     ReplaceATOMIC_BINARY_64(N, Results, DAG, X86ISD::ATOMAND64_DAG);
8245     return;
8246   case ISD::ATOMIC_LOAD_NAND:
8247     ReplaceATOMIC_BINARY_64(N, Results, DAG, X86ISD::ATOMNAND64_DAG);
8248     return;
8249   case ISD::ATOMIC_LOAD_OR:
8250     ReplaceATOMIC_BINARY_64(N, Results, DAG, X86ISD::ATOMOR64_DAG);
8251     return;
8252   case ISD::ATOMIC_LOAD_SUB:
8253     ReplaceATOMIC_BINARY_64(N, Results, DAG, X86ISD::ATOMSUB64_DAG);
8254     return;
8255   case ISD::ATOMIC_LOAD_XOR:
8256     ReplaceATOMIC_BINARY_64(N, Results, DAG, X86ISD::ATOMXOR64_DAG);
8257     return;
8258   case ISD::ATOMIC_SWAP:
8259     ReplaceATOMIC_BINARY_64(N, Results, DAG, X86ISD::ATOMSWAP64_DAG);
8260     return;
8261   }
8262 }
8263
8264 const char *X86TargetLowering::getTargetNodeName(unsigned Opcode) const {
8265   switch (Opcode) {
8266   default: return NULL;
8267   case X86ISD::BSF:                return "X86ISD::BSF";
8268   case X86ISD::BSR:                return "X86ISD::BSR";
8269   case X86ISD::SHLD:               return "X86ISD::SHLD";
8270   case X86ISD::SHRD:               return "X86ISD::SHRD";
8271   case X86ISD::FAND:               return "X86ISD::FAND";
8272   case X86ISD::FOR:                return "X86ISD::FOR";
8273   case X86ISD::FXOR:               return "X86ISD::FXOR";
8274   case X86ISD::FSRL:               return "X86ISD::FSRL";
8275   case X86ISD::FILD:               return "X86ISD::FILD";
8276   case X86ISD::FILD_FLAG:          return "X86ISD::FILD_FLAG";
8277   case X86ISD::FP_TO_INT16_IN_MEM: return "X86ISD::FP_TO_INT16_IN_MEM";
8278   case X86ISD::FP_TO_INT32_IN_MEM: return "X86ISD::FP_TO_INT32_IN_MEM";
8279   case X86ISD::FP_TO_INT64_IN_MEM: return "X86ISD::FP_TO_INT64_IN_MEM";
8280   case X86ISD::FLD:                return "X86ISD::FLD";
8281   case X86ISD::FST:                return "X86ISD::FST";
8282   case X86ISD::CALL:               return "X86ISD::CALL";
8283   case X86ISD::RDTSC_DAG:          return "X86ISD::RDTSC_DAG";
8284   case X86ISD::BT:                 return "X86ISD::BT";
8285   case X86ISD::CMP:                return "X86ISD::CMP";
8286   case X86ISD::COMI:               return "X86ISD::COMI";
8287   case X86ISD::UCOMI:              return "X86ISD::UCOMI";
8288   case X86ISD::SETCC:              return "X86ISD::SETCC";
8289   case X86ISD::SETCC_CARRY:        return "X86ISD::SETCC_CARRY";
8290   case X86ISD::CMOV:               return "X86ISD::CMOV";
8291   case X86ISD::BRCOND:             return "X86ISD::BRCOND";
8292   case X86ISD::RET_FLAG:           return "X86ISD::RET_FLAG";
8293   case X86ISD::REP_STOS:           return "X86ISD::REP_STOS";
8294   case X86ISD::REP_MOVS:           return "X86ISD::REP_MOVS";
8295   case X86ISD::GlobalBaseReg:      return "X86ISD::GlobalBaseReg";
8296   case X86ISD::Wrapper:            return "X86ISD::Wrapper";
8297   case X86ISD::WrapperRIP:         return "X86ISD::WrapperRIP";
8298   case X86ISD::PEXTRB:             return "X86ISD::PEXTRB";
8299   case X86ISD::PEXTRW:             return "X86ISD::PEXTRW";
8300   case X86ISD::INSERTPS:           return "X86ISD::INSERTPS";
8301   case X86ISD::PINSRB:             return "X86ISD::PINSRB";
8302   case X86ISD::PINSRW:             return "X86ISD::PINSRW";
8303   case X86ISD::MMX_PINSRW:         return "X86ISD::MMX_PINSRW";
8304   case X86ISD::PSHUFB:             return "X86ISD::PSHUFB";
8305   case X86ISD::FMAX:               return "X86ISD::FMAX";
8306   case X86ISD::FMIN:               return "X86ISD::FMIN";
8307   case X86ISD::FRSQRT:             return "X86ISD::FRSQRT";
8308   case X86ISD::FRCP:               return "X86ISD::FRCP";
8309   case X86ISD::TLSADDR:            return "X86ISD::TLSADDR";
8310   case X86ISD::TLSCALL:            return "X86ISD::TLSCALL";
8311   case X86ISD::SegmentBaseAddress: return "X86ISD::SegmentBaseAddress";
8312   case X86ISD::EH_RETURN:          return "X86ISD::EH_RETURN";
8313   case X86ISD::TC_RETURN:          return "X86ISD::TC_RETURN";
8314   case X86ISD::FNSTCW16m:          return "X86ISD::FNSTCW16m";
8315   case X86ISD::LCMPXCHG_DAG:       return "X86ISD::LCMPXCHG_DAG";
8316   case X86ISD::LCMPXCHG8_DAG:      return "X86ISD::LCMPXCHG8_DAG";
8317   case X86ISD::ATOMADD64_DAG:      return "X86ISD::ATOMADD64_DAG";
8318   case X86ISD::ATOMSUB64_DAG:      return "X86ISD::ATOMSUB64_DAG";
8319   case X86ISD::ATOMOR64_DAG:       return "X86ISD::ATOMOR64_DAG";
8320   case X86ISD::ATOMXOR64_DAG:      return "X86ISD::ATOMXOR64_DAG";
8321   case X86ISD::ATOMAND64_DAG:      return "X86ISD::ATOMAND64_DAG";
8322   case X86ISD::ATOMNAND64_DAG:     return "X86ISD::ATOMNAND64_DAG";
8323   case X86ISD::VZEXT_MOVL:         return "X86ISD::VZEXT_MOVL";
8324   case X86ISD::VZEXT_LOAD:         return "X86ISD::VZEXT_LOAD";
8325   case X86ISD::VSHL:               return "X86ISD::VSHL";
8326   case X86ISD::VSRL:               return "X86ISD::VSRL";
8327   case X86ISD::CMPPD:              return "X86ISD::CMPPD";
8328   case X86ISD::CMPPS:              return "X86ISD::CMPPS";
8329   case X86ISD::PCMPEQB:            return "X86ISD::PCMPEQB";
8330   case X86ISD::PCMPEQW:            return "X86ISD::PCMPEQW";
8331   case X86ISD::PCMPEQD:            return "X86ISD::PCMPEQD";
8332   case X86ISD::PCMPEQQ:            return "X86ISD::PCMPEQQ";
8333   case X86ISD::PCMPGTB:            return "X86ISD::PCMPGTB";
8334   case X86ISD::PCMPGTW:            return "X86ISD::PCMPGTW";
8335   case X86ISD::PCMPGTD:            return "X86ISD::PCMPGTD";
8336   case X86ISD::PCMPGTQ:            return "X86ISD::PCMPGTQ";
8337   case X86ISD::ADD:                return "X86ISD::ADD";
8338   case X86ISD::SUB:                return "X86ISD::SUB";
8339   case X86ISD::SMUL:               return "X86ISD::SMUL";
8340   case X86ISD::UMUL:               return "X86ISD::UMUL";
8341   case X86ISD::INC:                return "X86ISD::INC";
8342   case X86ISD::DEC:                return "X86ISD::DEC";
8343   case X86ISD::OR:                 return "X86ISD::OR";
8344   case X86ISD::XOR:                return "X86ISD::XOR";
8345   case X86ISD::AND:                return "X86ISD::AND";
8346   case X86ISD::MUL_IMM:            return "X86ISD::MUL_IMM";
8347   case X86ISD::PTEST:              return "X86ISD::PTEST";
8348   case X86ISD::TESTP:              return "X86ISD::TESTP";
8349   case X86ISD::PALIGN:             return "X86ISD::PALIGN";
8350   case X86ISD::PSHUFD:             return "X86ISD::PSHUFD";
8351   case X86ISD::PSHUFHW:            return "X86ISD::PSHUFHW";
8352   case X86ISD::PSHUFHW_LD:         return "X86ISD::PSHUFHW_LD";
8353   case X86ISD::PSHUFLW:            return "X86ISD::PSHUFLW";
8354   case X86ISD::PSHUFLW_LD:         return "X86ISD::PSHUFLW_LD";
8355   case X86ISD::SHUFPS:             return "X86ISD::SHUFPS";
8356   case X86ISD::SHUFPD:             return "X86ISD::SHUFPD";
8357   case X86ISD::MOVLHPS:            return "X86ISD::MOVLHPS";
8358   case X86ISD::MOVHLPS:            return "X86ISD::MOVHLPS";
8359   case X86ISD::MOVLHPD:            return "X86ISD::MOVLHPD";
8360   case X86ISD::MOVHLPD:            return "X86ISD::MOVHLPD";
8361   case X86ISD::MOVHPS:             return "X86ISD::MOVHPS";
8362   case X86ISD::MOVLPS:             return "X86ISD::MOVLPS";
8363   case X86ISD::MOVHPD:             return "X86ISD::MOVHPD";
8364   case X86ISD::MOVLPD:             return "X86ISD::MOVLPD";
8365   case X86ISD::MOVDDUP:            return "X86ISD::MOVDDUP";
8366   case X86ISD::MOVSHDUP:           return "X86ISD::MOVSHDUP";
8367   case X86ISD::MOVSLDUP:           return "X86ISD::MOVSLDUP";
8368   case X86ISD::MOVSHDUP_LD:        return "X86ISD::MOVSHDUP_LD";
8369   case X86ISD::MOVSLDUP_LD:        return "X86ISD::MOVSLDUP_LD";
8370   case X86ISD::MOVSD:              return "X86ISD::MOVSD";
8371   case X86ISD::MOVSS:              return "X86ISD::MOVSS";
8372   case X86ISD::UNPCKLPS:           return "X86ISD::UNPCKLPS";
8373   case X86ISD::UNPCKLPD:           return "X86ISD::UNPCKLPD";
8374   case X86ISD::UNPCKHPS:           return "X86ISD::UNPCKHPS";
8375   case X86ISD::UNPCKHPD:           return "X86ISD::UNPCKHPD";
8376   case X86ISD::PUNPCKLBW:          return "X86ISD::PUNPCKLBW";
8377   case X86ISD::PUNPCKLWD:          return "X86ISD::PUNPCKLWD";
8378   case X86ISD::PUNPCKLDQ:          return "X86ISD::PUNPCKLDQ";
8379   case X86ISD::PUNPCKLQDQ:         return "X86ISD::PUNPCKLQDQ";
8380   case X86ISD::PUNPCKHBW:          return "X86ISD::PUNPCKHBW";
8381   case X86ISD::PUNPCKHWD:          return "X86ISD::PUNPCKHWD";
8382   case X86ISD::PUNPCKHDQ:          return "X86ISD::PUNPCKHDQ";
8383   case X86ISD::PUNPCKHQDQ:         return "X86ISD::PUNPCKHQDQ";
8384   case X86ISD::VASTART_SAVE_XMM_REGS: return "X86ISD::VASTART_SAVE_XMM_REGS";
8385   case X86ISD::MINGW_ALLOCA:       return "X86ISD::MINGW_ALLOCA";
8386   }
8387 }
8388
8389 // isLegalAddressingMode - Return true if the addressing mode represented
8390 // by AM is legal for this target, for a load/store of the specified type.
8391 bool X86TargetLowering::isLegalAddressingMode(const AddrMode &AM,
8392                                               const Type *Ty) const {
8393   // X86 supports extremely general addressing modes.
8394   CodeModel::Model M = getTargetMachine().getCodeModel();
8395   Reloc::Model R = getTargetMachine().getRelocationModel();
8396
8397   // X86 allows a sign-extended 32-bit immediate field as a displacement.
8398   if (!X86::isOffsetSuitableForCodeModel(AM.BaseOffs, M, AM.BaseGV != NULL))
8399     return false;
8400
8401   if (AM.BaseGV) {
8402     unsigned GVFlags =
8403       Subtarget->ClassifyGlobalReference(AM.BaseGV, getTargetMachine());
8404
8405     // If a reference to this global requires an extra load, we can't fold it.
8406     if (isGlobalStubReference(GVFlags))
8407       return false;
8408
8409     // If BaseGV requires a register for the PIC base, we cannot also have a
8410     // BaseReg specified.
8411     if (AM.HasBaseReg && isGlobalRelativeToPICBase(GVFlags))
8412       return false;
8413
8414     // If lower 4G is not available, then we must use rip-relative addressing.
8415     if ((M != CodeModel::Small || R != Reloc::Static) &&
8416         Subtarget->is64Bit() && (AM.BaseOffs || AM.Scale > 1))
8417       return false;
8418   }
8419
8420   switch (AM.Scale) {
8421   case 0:
8422   case 1:
8423   case 2:
8424   case 4:
8425   case 8:
8426     // These scales always work.
8427     break;
8428   case 3:
8429   case 5:
8430   case 9:
8431     // These scales are formed with basereg+scalereg.  Only accept if there is
8432     // no basereg yet.
8433     if (AM.HasBaseReg)
8434       return false;
8435     break;
8436   default:  // Other stuff never works.
8437     return false;
8438   }
8439
8440   return true;
8441 }
8442
8443
8444 bool X86TargetLowering::isTruncateFree(const Type *Ty1, const Type *Ty2) const {
8445   if (!Ty1->isIntegerTy() || !Ty2->isIntegerTy())
8446     return false;
8447   unsigned NumBits1 = Ty1->getPrimitiveSizeInBits();
8448   unsigned NumBits2 = Ty2->getPrimitiveSizeInBits();
8449   if (NumBits1 <= NumBits2)
8450     return false;
8451   return true;
8452 }
8453
8454 bool X86TargetLowering::isTruncateFree(EVT VT1, EVT VT2) const {
8455   if (!VT1.isInteger() || !VT2.isInteger())
8456     return false;
8457   unsigned NumBits1 = VT1.getSizeInBits();
8458   unsigned NumBits2 = VT2.getSizeInBits();
8459   if (NumBits1 <= NumBits2)
8460     return false;
8461   return true;
8462 }
8463
8464 bool X86TargetLowering::isZExtFree(const Type *Ty1, const Type *Ty2) const {
8465   // x86-64 implicitly zero-extends 32-bit results in 64-bit registers.
8466   return Ty1->isIntegerTy(32) && Ty2->isIntegerTy(64) && Subtarget->is64Bit();
8467 }
8468
8469 bool X86TargetLowering::isZExtFree(EVT VT1, EVT VT2) const {
8470   // x86-64 implicitly zero-extends 32-bit results in 64-bit registers.
8471   return VT1 == MVT::i32 && VT2 == MVT::i64 && Subtarget->is64Bit();
8472 }
8473
8474 bool X86TargetLowering::isNarrowingProfitable(EVT VT1, EVT VT2) const {
8475   // i16 instructions are longer (0x66 prefix) and potentially slower.
8476   return !(VT1 == MVT::i32 && VT2 == MVT::i16);
8477 }
8478
8479 /// isShuffleMaskLegal - Targets can use this to indicate that they only
8480 /// support *some* VECTOR_SHUFFLE operations, those with specific masks.
8481 /// By default, if a target supports the VECTOR_SHUFFLE node, all mask values
8482 /// are assumed to be legal.
8483 bool
8484 X86TargetLowering::isShuffleMaskLegal(const SmallVectorImpl<int> &M,
8485                                       EVT VT) const {
8486   // Very little shuffling can be done for 64-bit vectors right now.
8487   if (VT.getSizeInBits() == 64)
8488     return isPALIGNRMask(M, VT, Subtarget->hasSSSE3());
8489
8490   // FIXME: pshufb, blends, shifts.
8491   return (VT.getVectorNumElements() == 2 ||
8492           ShuffleVectorSDNode::isSplatMask(&M[0], VT) ||
8493           isMOVLMask(M, VT) ||
8494           isSHUFPMask(M, VT) ||
8495           isPSHUFDMask(M, VT) ||
8496           isPSHUFHWMask(M, VT) ||
8497           isPSHUFLWMask(M, VT) ||
8498           isPALIGNRMask(M, VT, Subtarget->hasSSSE3()) ||
8499           isUNPCKLMask(M, VT) ||
8500           isUNPCKHMask(M, VT) ||
8501           isUNPCKL_v_undef_Mask(M, VT) ||
8502           isUNPCKH_v_undef_Mask(M, VT));
8503 }
8504
8505 bool
8506 X86TargetLowering::isVectorClearMaskLegal(const SmallVectorImpl<int> &Mask,
8507                                           EVT VT) const {
8508   unsigned NumElts = VT.getVectorNumElements();
8509   // FIXME: This collection of masks seems suspect.
8510   if (NumElts == 2)
8511     return true;
8512   if (NumElts == 4 && VT.getSizeInBits() == 128) {
8513     return (isMOVLMask(Mask, VT)  ||
8514             isCommutedMOVLMask(Mask, VT, true) ||
8515             isSHUFPMask(Mask, VT) ||
8516             isCommutedSHUFPMask(Mask, VT));
8517   }
8518   return false;
8519 }
8520
8521 //===----------------------------------------------------------------------===//
8522 //                           X86 Scheduler Hooks
8523 //===----------------------------------------------------------------------===//
8524
8525 // private utility function
8526 MachineBasicBlock *
8527 X86TargetLowering::EmitAtomicBitwiseWithCustomInserter(MachineInstr *bInstr,
8528                                                        MachineBasicBlock *MBB,
8529                                                        unsigned regOpc,
8530                                                        unsigned immOpc,
8531                                                        unsigned LoadOpc,
8532                                                        unsigned CXchgOpc,
8533                                                        unsigned notOpc,
8534                                                        unsigned EAXreg,
8535                                                        TargetRegisterClass *RC,
8536                                                        bool invSrc) const {
8537   // For the atomic bitwise operator, we generate
8538   //   thisMBB:
8539   //   newMBB:
8540   //     ld  t1 = [bitinstr.addr]
8541   //     op  t2 = t1, [bitinstr.val]
8542   //     mov EAX = t1
8543   //     lcs dest = [bitinstr.addr], t2  [EAX is implicit]
8544   //     bz  newMBB
8545   //     fallthrough -->nextMBB
8546   const TargetInstrInfo *TII = getTargetMachine().getInstrInfo();
8547   const BasicBlock *LLVM_BB = MBB->getBasicBlock();
8548   MachineFunction::iterator MBBIter = MBB;
8549   ++MBBIter;
8550
8551   /// First build the CFG
8552   MachineFunction *F = MBB->getParent();
8553   MachineBasicBlock *thisMBB = MBB;
8554   MachineBasicBlock *newMBB = F->CreateMachineBasicBlock(LLVM_BB);
8555   MachineBasicBlock *nextMBB = F->CreateMachineBasicBlock(LLVM_BB);
8556   F->insert(MBBIter, newMBB);
8557   F->insert(MBBIter, nextMBB);
8558
8559   // Transfer the remainder of thisMBB and its successor edges to nextMBB.
8560   nextMBB->splice(nextMBB->begin(), thisMBB,
8561                   llvm::next(MachineBasicBlock::iterator(bInstr)),
8562                   thisMBB->end());
8563   nextMBB->transferSuccessorsAndUpdatePHIs(thisMBB);
8564
8565   // Update thisMBB to fall through to newMBB
8566   thisMBB->addSuccessor(newMBB);
8567
8568   // newMBB jumps to itself and fall through to nextMBB
8569   newMBB->addSuccessor(nextMBB);
8570   newMBB->addSuccessor(newMBB);
8571
8572   // Insert instructions into newMBB based on incoming instruction
8573   assert(bInstr->getNumOperands() < X86::AddrNumOperands + 4 &&
8574          "unexpected number of operands");
8575   DebugLoc dl = bInstr->getDebugLoc();
8576   MachineOperand& destOper = bInstr->getOperand(0);
8577   MachineOperand* argOpers[2 + X86::AddrNumOperands];
8578   int numArgs = bInstr->getNumOperands() - 1;
8579   for (int i=0; i < numArgs; ++i)
8580     argOpers[i] = &bInstr->getOperand(i+1);
8581
8582   // x86 address has 4 operands: base, index, scale, and displacement
8583   int lastAddrIndx = X86::AddrNumOperands - 1; // [0,3]
8584   int valArgIndx = lastAddrIndx + 1;
8585
8586   unsigned t1 = F->getRegInfo().createVirtualRegister(RC);
8587   MachineInstrBuilder MIB = BuildMI(newMBB, dl, TII->get(LoadOpc), t1);
8588   for (int i=0; i <= lastAddrIndx; ++i)
8589     (*MIB).addOperand(*argOpers[i]);
8590
8591   unsigned tt = F->getRegInfo().createVirtualRegister(RC);
8592   if (invSrc) {
8593     MIB = BuildMI(newMBB, dl, TII->get(notOpc), tt).addReg(t1);
8594   }
8595   else
8596     tt = t1;
8597
8598   unsigned t2 = F->getRegInfo().createVirtualRegister(RC);
8599   assert((argOpers[valArgIndx]->isReg() ||
8600           argOpers[valArgIndx]->isImm()) &&
8601          "invalid operand");
8602   if (argOpers[valArgIndx]->isReg())
8603     MIB = BuildMI(newMBB, dl, TII->get(regOpc), t2);
8604   else
8605     MIB = BuildMI(newMBB, dl, TII->get(immOpc), t2);
8606   MIB.addReg(tt);
8607   (*MIB).addOperand(*argOpers[valArgIndx]);
8608
8609   MIB = BuildMI(newMBB, dl, TII->get(TargetOpcode::COPY), EAXreg);
8610   MIB.addReg(t1);
8611
8612   MIB = BuildMI(newMBB, dl, TII->get(CXchgOpc));
8613   for (int i=0; i <= lastAddrIndx; ++i)
8614     (*MIB).addOperand(*argOpers[i]);
8615   MIB.addReg(t2);
8616   assert(bInstr->hasOneMemOperand() && "Unexpected number of memoperand");
8617   (*MIB).setMemRefs(bInstr->memoperands_begin(),
8618                     bInstr->memoperands_end());
8619
8620   MIB = BuildMI(newMBB, dl, TII->get(TargetOpcode::COPY), destOper.getReg());
8621   MIB.addReg(EAXreg);
8622
8623   // insert branch
8624   BuildMI(newMBB, dl, TII->get(X86::JNE_4)).addMBB(newMBB);
8625
8626   bInstr->eraseFromParent();   // The pseudo instruction is gone now.
8627   return nextMBB;
8628 }
8629
8630 // private utility function:  64 bit atomics on 32 bit host.
8631 MachineBasicBlock *
8632 X86TargetLowering::EmitAtomicBit6432WithCustomInserter(MachineInstr *bInstr,
8633                                                        MachineBasicBlock *MBB,
8634                                                        unsigned regOpcL,
8635                                                        unsigned regOpcH,
8636                                                        unsigned immOpcL,
8637                                                        unsigned immOpcH,
8638                                                        bool invSrc) const {
8639   // For the atomic bitwise operator, we generate
8640   //   thisMBB (instructions are in pairs, except cmpxchg8b)
8641   //     ld t1,t2 = [bitinstr.addr]
8642   //   newMBB:
8643   //     out1, out2 = phi (thisMBB, t1/t2) (newMBB, t3/t4)
8644   //     op  t5, t6 <- out1, out2, [bitinstr.val]
8645   //      (for SWAP, substitute:  mov t5, t6 <- [bitinstr.val])
8646   //     mov ECX, EBX <- t5, t6
8647   //     mov EAX, EDX <- t1, t2
8648   //     cmpxchg8b [bitinstr.addr]  [EAX, EDX, EBX, ECX implicit]
8649   //     mov t3, t4 <- EAX, EDX
8650   //     bz  newMBB
8651   //     result in out1, out2
8652   //     fallthrough -->nextMBB
8653
8654   const TargetRegisterClass *RC = X86::GR32RegisterClass;
8655   const unsigned LoadOpc = X86::MOV32rm;
8656   const unsigned NotOpc = X86::NOT32r;
8657   const TargetInstrInfo *TII = getTargetMachine().getInstrInfo();
8658   const BasicBlock *LLVM_BB = MBB->getBasicBlock();
8659   MachineFunction::iterator MBBIter = MBB;
8660   ++MBBIter;
8661
8662   /// First build the CFG
8663   MachineFunction *F = MBB->getParent();
8664   MachineBasicBlock *thisMBB = MBB;
8665   MachineBasicBlock *newMBB = F->CreateMachineBasicBlock(LLVM_BB);
8666   MachineBasicBlock *nextMBB = F->CreateMachineBasicBlock(LLVM_BB);
8667   F->insert(MBBIter, newMBB);
8668   F->insert(MBBIter, nextMBB);
8669
8670   // Transfer the remainder of thisMBB and its successor edges to nextMBB.
8671   nextMBB->splice(nextMBB->begin(), thisMBB,
8672                   llvm::next(MachineBasicBlock::iterator(bInstr)),
8673                   thisMBB->end());
8674   nextMBB->transferSuccessorsAndUpdatePHIs(thisMBB);
8675
8676   // Update thisMBB to fall through to newMBB
8677   thisMBB->addSuccessor(newMBB);
8678
8679   // newMBB jumps to itself and fall through to nextMBB
8680   newMBB->addSuccessor(nextMBB);
8681   newMBB->addSuccessor(newMBB);
8682
8683   DebugLoc dl = bInstr->getDebugLoc();
8684   // Insert instructions into newMBB based on incoming instruction
8685   // There are 8 "real" operands plus 9 implicit def/uses, ignored here.
8686   assert(bInstr->getNumOperands() < X86::AddrNumOperands + 14 &&
8687          "unexpected number of operands");
8688   MachineOperand& dest1Oper = bInstr->getOperand(0);
8689   MachineOperand& dest2Oper = bInstr->getOperand(1);
8690   MachineOperand* argOpers[2 + X86::AddrNumOperands];
8691   for (int i=0; i < 2 + X86::AddrNumOperands; ++i) {
8692     argOpers[i] = &bInstr->getOperand(i+2);
8693
8694     // We use some of the operands multiple times, so conservatively just
8695     // clear any kill flags that might be present.
8696     if (argOpers[i]->isReg() && argOpers[i]->isUse())
8697       argOpers[i]->setIsKill(false);
8698   }
8699
8700   // x86 address has 5 operands: base, index, scale, displacement, and segment.
8701   int lastAddrIndx = X86::AddrNumOperands - 1; // [0,3]
8702
8703   unsigned t1 = F->getRegInfo().createVirtualRegister(RC);
8704   MachineInstrBuilder MIB = BuildMI(thisMBB, dl, TII->get(LoadOpc), t1);
8705   for (int i=0; i <= lastAddrIndx; ++i)
8706     (*MIB).addOperand(*argOpers[i]);
8707   unsigned t2 = F->getRegInfo().createVirtualRegister(RC);
8708   MIB = BuildMI(thisMBB, dl, TII->get(LoadOpc), t2);
8709   // add 4 to displacement.
8710   for (int i=0; i <= lastAddrIndx-2; ++i)
8711     (*MIB).addOperand(*argOpers[i]);
8712   MachineOperand newOp3 = *(argOpers[3]);
8713   if (newOp3.isImm())
8714     newOp3.setImm(newOp3.getImm()+4);
8715   else
8716     newOp3.setOffset(newOp3.getOffset()+4);
8717   (*MIB).addOperand(newOp3);
8718   (*MIB).addOperand(*argOpers[lastAddrIndx]);
8719
8720   // t3/4 are defined later, at the bottom of the loop
8721   unsigned t3 = F->getRegInfo().createVirtualRegister(RC);
8722   unsigned t4 = F->getRegInfo().createVirtualRegister(RC);
8723   BuildMI(newMBB, dl, TII->get(X86::PHI), dest1Oper.getReg())
8724     .addReg(t1).addMBB(thisMBB).addReg(t3).addMBB(newMBB);
8725   BuildMI(newMBB, dl, TII->get(X86::PHI), dest2Oper.getReg())
8726     .addReg(t2).addMBB(thisMBB).addReg(t4).addMBB(newMBB);
8727
8728   // The subsequent operations should be using the destination registers of
8729   //the PHI instructions.
8730   if (invSrc) {
8731     t1 = F->getRegInfo().createVirtualRegister(RC);
8732     t2 = F->getRegInfo().createVirtualRegister(RC);
8733     MIB = BuildMI(newMBB, dl, TII->get(NotOpc), t1).addReg(dest1Oper.getReg());
8734     MIB = BuildMI(newMBB, dl, TII->get(NotOpc), t2).addReg(dest2Oper.getReg());
8735   } else {
8736     t1 = dest1Oper.getReg();
8737     t2 = dest2Oper.getReg();
8738   }
8739
8740   int valArgIndx = lastAddrIndx + 1;
8741   assert((argOpers[valArgIndx]->isReg() ||
8742           argOpers[valArgIndx]->isImm()) &&
8743          "invalid operand");
8744   unsigned t5 = F->getRegInfo().createVirtualRegister(RC);
8745   unsigned t6 = F->getRegInfo().createVirtualRegister(RC);
8746   if (argOpers[valArgIndx]->isReg())
8747     MIB = BuildMI(newMBB, dl, TII->get(regOpcL), t5);
8748   else
8749     MIB = BuildMI(newMBB, dl, TII->get(immOpcL), t5);
8750   if (regOpcL != X86::MOV32rr)
8751     MIB.addReg(t1);
8752   (*MIB).addOperand(*argOpers[valArgIndx]);
8753   assert(argOpers[valArgIndx + 1]->isReg() ==
8754          argOpers[valArgIndx]->isReg());
8755   assert(argOpers[valArgIndx + 1]->isImm() ==
8756          argOpers[valArgIndx]->isImm());
8757   if (argOpers[valArgIndx + 1]->isReg())
8758     MIB = BuildMI(newMBB, dl, TII->get(regOpcH), t6);
8759   else
8760     MIB = BuildMI(newMBB, dl, TII->get(immOpcH), t6);
8761   if (regOpcH != X86::MOV32rr)
8762     MIB.addReg(t2);
8763   (*MIB).addOperand(*argOpers[valArgIndx + 1]);
8764
8765   MIB = BuildMI(newMBB, dl, TII->get(TargetOpcode::COPY), X86::EAX);
8766   MIB.addReg(t1);
8767   MIB = BuildMI(newMBB, dl, TII->get(TargetOpcode::COPY), X86::EDX);
8768   MIB.addReg(t2);
8769
8770   MIB = BuildMI(newMBB, dl, TII->get(TargetOpcode::COPY), X86::EBX);
8771   MIB.addReg(t5);
8772   MIB = BuildMI(newMBB, dl, TII->get(TargetOpcode::COPY), X86::ECX);
8773   MIB.addReg(t6);
8774
8775   MIB = BuildMI(newMBB, dl, TII->get(X86::LCMPXCHG8B));
8776   for (int i=0; i <= lastAddrIndx; ++i)
8777     (*MIB).addOperand(*argOpers[i]);
8778
8779   assert(bInstr->hasOneMemOperand() && "Unexpected number of memoperand");
8780   (*MIB).setMemRefs(bInstr->memoperands_begin(),
8781                     bInstr->memoperands_end());
8782
8783   MIB = BuildMI(newMBB, dl, TII->get(TargetOpcode::COPY), t3);
8784   MIB.addReg(X86::EAX);
8785   MIB = BuildMI(newMBB, dl, TII->get(TargetOpcode::COPY), t4);
8786   MIB.addReg(X86::EDX);
8787
8788   // insert branch
8789   BuildMI(newMBB, dl, TII->get(X86::JNE_4)).addMBB(newMBB);
8790
8791   bInstr->eraseFromParent();   // The pseudo instruction is gone now.
8792   return nextMBB;
8793 }
8794
8795 // private utility function
8796 MachineBasicBlock *
8797 X86TargetLowering::EmitAtomicMinMaxWithCustomInserter(MachineInstr *mInstr,
8798                                                       MachineBasicBlock *MBB,
8799                                                       unsigned cmovOpc) const {
8800   // For the atomic min/max operator, we generate
8801   //   thisMBB:
8802   //   newMBB:
8803   //     ld t1 = [min/max.addr]
8804   //     mov t2 = [min/max.val]
8805   //     cmp  t1, t2
8806   //     cmov[cond] t2 = t1
8807   //     mov EAX = t1
8808   //     lcs dest = [bitinstr.addr], t2  [EAX is implicit]
8809   //     bz   newMBB
8810   //     fallthrough -->nextMBB
8811   //
8812   const TargetInstrInfo *TII = getTargetMachine().getInstrInfo();
8813   const BasicBlock *LLVM_BB = MBB->getBasicBlock();
8814   MachineFunction::iterator MBBIter = MBB;
8815   ++MBBIter;
8816
8817   /// First build the CFG
8818   MachineFunction *F = MBB->getParent();
8819   MachineBasicBlock *thisMBB = MBB;
8820   MachineBasicBlock *newMBB = F->CreateMachineBasicBlock(LLVM_BB);
8821   MachineBasicBlock *nextMBB = F->CreateMachineBasicBlock(LLVM_BB);
8822   F->insert(MBBIter, newMBB);
8823   F->insert(MBBIter, nextMBB);
8824
8825   // Transfer the remainder of thisMBB and its successor edges to nextMBB.
8826   nextMBB->splice(nextMBB->begin(), thisMBB,
8827                   llvm::next(MachineBasicBlock::iterator(mInstr)),
8828                   thisMBB->end());
8829   nextMBB->transferSuccessorsAndUpdatePHIs(thisMBB);
8830
8831   // Update thisMBB to fall through to newMBB
8832   thisMBB->addSuccessor(newMBB);
8833
8834   // newMBB jumps to newMBB and fall through to nextMBB
8835   newMBB->addSuccessor(nextMBB);
8836   newMBB->addSuccessor(newMBB);
8837
8838   DebugLoc dl = mInstr->getDebugLoc();
8839   // Insert instructions into newMBB based on incoming instruction
8840   assert(mInstr->getNumOperands() < X86::AddrNumOperands + 4 &&
8841          "unexpected number of operands");
8842   MachineOperand& destOper = mInstr->getOperand(0);
8843   MachineOperand* argOpers[2 + X86::AddrNumOperands];
8844   int numArgs = mInstr->getNumOperands() - 1;
8845   for (int i=0; i < numArgs; ++i)
8846     argOpers[i] = &mInstr->getOperand(i+1);
8847
8848   // x86 address has 4 operands: base, index, scale, and displacement
8849   int lastAddrIndx = X86::AddrNumOperands - 1; // [0,3]
8850   int valArgIndx = lastAddrIndx + 1;
8851
8852   unsigned t1 = F->getRegInfo().createVirtualRegister(X86::GR32RegisterClass);
8853   MachineInstrBuilder MIB = BuildMI(newMBB, dl, TII->get(X86::MOV32rm), t1);
8854   for (int i=0; i <= lastAddrIndx; ++i)
8855     (*MIB).addOperand(*argOpers[i]);
8856
8857   // We only support register and immediate values
8858   assert((argOpers[valArgIndx]->isReg() ||
8859           argOpers[valArgIndx]->isImm()) &&
8860          "invalid operand");
8861
8862   unsigned t2 = F->getRegInfo().createVirtualRegister(X86::GR32RegisterClass);
8863   if (argOpers[valArgIndx]->isReg())
8864     MIB = BuildMI(newMBB, dl, TII->get(TargetOpcode::COPY), t2);
8865   else
8866     MIB = BuildMI(newMBB, dl, TII->get(X86::MOV32rr), t2);
8867   (*MIB).addOperand(*argOpers[valArgIndx]);
8868
8869   MIB = BuildMI(newMBB, dl, TII->get(TargetOpcode::COPY), X86::EAX);
8870   MIB.addReg(t1);
8871
8872   MIB = BuildMI(newMBB, dl, TII->get(X86::CMP32rr));
8873   MIB.addReg(t1);
8874   MIB.addReg(t2);
8875
8876   // Generate movc
8877   unsigned t3 = F->getRegInfo().createVirtualRegister(X86::GR32RegisterClass);
8878   MIB = BuildMI(newMBB, dl, TII->get(cmovOpc),t3);
8879   MIB.addReg(t2);
8880   MIB.addReg(t1);
8881
8882   // Cmp and exchange if none has modified the memory location
8883   MIB = BuildMI(newMBB, dl, TII->get(X86::LCMPXCHG32));
8884   for (int i=0; i <= lastAddrIndx; ++i)
8885     (*MIB).addOperand(*argOpers[i]);
8886   MIB.addReg(t3);
8887   assert(mInstr->hasOneMemOperand() && "Unexpected number of memoperand");
8888   (*MIB).setMemRefs(mInstr->memoperands_begin(),
8889                     mInstr->memoperands_end());
8890
8891   MIB = BuildMI(newMBB, dl, TII->get(TargetOpcode::COPY), destOper.getReg());
8892   MIB.addReg(X86::EAX);
8893
8894   // insert branch
8895   BuildMI(newMBB, dl, TII->get(X86::JNE_4)).addMBB(newMBB);
8896
8897   mInstr->eraseFromParent();   // The pseudo instruction is gone now.
8898   return nextMBB;
8899 }
8900
8901 // FIXME: When we get size specific XMM0 registers, i.e. XMM0_V16I8
8902 // or XMM0_V32I8 in AVX all of this code can be replaced with that
8903 // in the .td file.
8904 MachineBasicBlock *
8905 X86TargetLowering::EmitPCMP(MachineInstr *MI, MachineBasicBlock *BB,
8906                             unsigned numArgs, bool memArg) const {
8907
8908   assert((Subtarget->hasSSE42() || Subtarget->hasAVX()) &&
8909          "Target must have SSE4.2 or AVX features enabled");
8910
8911   DebugLoc dl = MI->getDebugLoc();
8912   const TargetInstrInfo *TII = getTargetMachine().getInstrInfo();
8913
8914   unsigned Opc;
8915
8916   if (!Subtarget->hasAVX()) {
8917     if (memArg)
8918       Opc = numArgs == 3 ? X86::PCMPISTRM128rm : X86::PCMPESTRM128rm;
8919     else
8920       Opc = numArgs == 3 ? X86::PCMPISTRM128rr : X86::PCMPESTRM128rr;
8921   } else {
8922     if (memArg)
8923       Opc = numArgs == 3 ? X86::VPCMPISTRM128rm : X86::VPCMPESTRM128rm;
8924     else
8925       Opc = numArgs == 3 ? X86::VPCMPISTRM128rr : X86::VPCMPESTRM128rr;
8926   }
8927
8928   MachineInstrBuilder MIB = BuildMI(BB, dl, TII->get(Opc));
8929
8930   for (unsigned i = 0; i < numArgs; ++i) {
8931     MachineOperand &Op = MI->getOperand(i+1);
8932
8933     if (!(Op.isReg() && Op.isImplicit()))
8934       MIB.addOperand(Op);
8935   }
8936
8937   BuildMI(BB, dl, TII->get(X86::MOVAPSrr), MI->getOperand(0).getReg())
8938     .addReg(X86::XMM0);
8939
8940   MI->eraseFromParent();
8941
8942   return BB;
8943 }
8944
8945 MachineBasicBlock *
8946 X86TargetLowering::EmitVAStartSaveXMMRegsWithCustomInserter(
8947                                                  MachineInstr *MI,
8948                                                  MachineBasicBlock *MBB) const {
8949   // Emit code to save XMM registers to the stack. The ABI says that the
8950   // number of registers to save is given in %al, so it's theoretically
8951   // possible to do an indirect jump trick to avoid saving all of them,
8952   // however this code takes a simpler approach and just executes all
8953   // of the stores if %al is non-zero. It's less code, and it's probably
8954   // easier on the hardware branch predictor, and stores aren't all that
8955   // expensive anyway.
8956
8957   // Create the new basic blocks. One block contains all the XMM stores,
8958   // and one block is the final destination regardless of whether any
8959   // stores were performed.
8960   const BasicBlock *LLVM_BB = MBB->getBasicBlock();
8961   MachineFunction *F = MBB->getParent();
8962   MachineFunction::iterator MBBIter = MBB;
8963   ++MBBIter;
8964   MachineBasicBlock *XMMSaveMBB = F->CreateMachineBasicBlock(LLVM_BB);
8965   MachineBasicBlock *EndMBB = F->CreateMachineBasicBlock(LLVM_BB);
8966   F->insert(MBBIter, XMMSaveMBB);
8967   F->insert(MBBIter, EndMBB);
8968
8969   // Transfer the remainder of MBB and its successor edges to EndMBB.
8970   EndMBB->splice(EndMBB->begin(), MBB,
8971                  llvm::next(MachineBasicBlock::iterator(MI)),
8972                  MBB->end());
8973   EndMBB->transferSuccessorsAndUpdatePHIs(MBB);
8974
8975   // The original block will now fall through to the XMM save block.
8976   MBB->addSuccessor(XMMSaveMBB);
8977   // The XMMSaveMBB will fall through to the end block.
8978   XMMSaveMBB->addSuccessor(EndMBB);
8979
8980   // Now add the instructions.
8981   const TargetInstrInfo *TII = getTargetMachine().getInstrInfo();
8982   DebugLoc DL = MI->getDebugLoc();
8983
8984   unsigned CountReg = MI->getOperand(0).getReg();
8985   int64_t RegSaveFrameIndex = MI->getOperand(1).getImm();
8986   int64_t VarArgsFPOffset = MI->getOperand(2).getImm();
8987
8988   if (!Subtarget->isTargetWin64()) {
8989     // If %al is 0, branch around the XMM save block.
8990     BuildMI(MBB, DL, TII->get(X86::TEST8rr)).addReg(CountReg).addReg(CountReg);
8991     BuildMI(MBB, DL, TII->get(X86::JE_4)).addMBB(EndMBB);
8992     MBB->addSuccessor(EndMBB);
8993   }
8994
8995   // In the XMM save block, save all the XMM argument registers.
8996   for (int i = 3, e = MI->getNumOperands(); i != e; ++i) {
8997     int64_t Offset = (i - 3) * 16 + VarArgsFPOffset;
8998     MachineMemOperand *MMO =
8999       F->getMachineMemOperand(
9000         PseudoSourceValue::getFixedStack(RegSaveFrameIndex),
9001         MachineMemOperand::MOStore, Offset,
9002         /*Size=*/16, /*Align=*/16);
9003     BuildMI(XMMSaveMBB, DL, TII->get(X86::MOVAPSmr))
9004       .addFrameIndex(RegSaveFrameIndex)
9005       .addImm(/*Scale=*/1)
9006       .addReg(/*IndexReg=*/0)
9007       .addImm(/*Disp=*/Offset)
9008       .addReg(/*Segment=*/0)
9009       .addReg(MI->getOperand(i).getReg())
9010       .addMemOperand(MMO);
9011   }
9012
9013   MI->eraseFromParent();   // The pseudo instruction is gone now.
9014
9015   return EndMBB;
9016 }
9017
9018 MachineBasicBlock *
9019 X86TargetLowering::EmitLoweredSelect(MachineInstr *MI,
9020                                      MachineBasicBlock *BB) const {
9021   const TargetInstrInfo *TII = getTargetMachine().getInstrInfo();
9022   DebugLoc DL = MI->getDebugLoc();
9023
9024   // To "insert" a SELECT_CC instruction, we actually have to insert the
9025   // diamond control-flow pattern.  The incoming instruction knows the
9026   // destination vreg to set, the condition code register to branch on, the
9027   // true/false values to select between, and a branch opcode to use.
9028   const BasicBlock *LLVM_BB = BB->getBasicBlock();
9029   MachineFunction::iterator It = BB;
9030   ++It;
9031
9032   //  thisMBB:
9033   //  ...
9034   //   TrueVal = ...
9035   //   cmpTY ccX, r1, r2
9036   //   bCC copy1MBB
9037   //   fallthrough --> copy0MBB
9038   MachineBasicBlock *thisMBB = BB;
9039   MachineFunction *F = BB->getParent();
9040   MachineBasicBlock *copy0MBB = F->CreateMachineBasicBlock(LLVM_BB);
9041   MachineBasicBlock *sinkMBB = F->CreateMachineBasicBlock(LLVM_BB);
9042   F->insert(It, copy0MBB);
9043   F->insert(It, sinkMBB);
9044
9045   // If the EFLAGS register isn't dead in the terminator, then claim that it's
9046   // live into the sink and copy blocks.
9047   const MachineFunction *MF = BB->getParent();
9048   const TargetRegisterInfo *TRI = MF->getTarget().getRegisterInfo();
9049   BitVector ReservedRegs = TRI->getReservedRegs(*MF);
9050
9051   for (unsigned I = 0, E = MI->getNumOperands(); I != E; ++I) {
9052     const MachineOperand &MO = MI->getOperand(I);
9053     if (!MO.isReg() || !MO.isUse() || MO.isKill()) continue;
9054     unsigned Reg = MO.getReg();
9055     if (Reg != X86::EFLAGS) continue;
9056     copy0MBB->addLiveIn(Reg);
9057     sinkMBB->addLiveIn(Reg);
9058   }
9059
9060   // Transfer the remainder of BB and its successor edges to sinkMBB.
9061   sinkMBB->splice(sinkMBB->begin(), BB,
9062                   llvm::next(MachineBasicBlock::iterator(MI)),
9063                   BB->end());
9064   sinkMBB->transferSuccessorsAndUpdatePHIs(BB);
9065
9066   // Add the true and fallthrough blocks as its successors.
9067   BB->addSuccessor(copy0MBB);
9068   BB->addSuccessor(sinkMBB);
9069
9070   // Create the conditional branch instruction.
9071   unsigned Opc =
9072     X86::GetCondBranchFromCond((X86::CondCode)MI->getOperand(3).getImm());
9073   BuildMI(BB, DL, TII->get(Opc)).addMBB(sinkMBB);
9074
9075   //  copy0MBB:
9076   //   %FalseValue = ...
9077   //   # fallthrough to sinkMBB
9078   copy0MBB->addSuccessor(sinkMBB);
9079
9080   //  sinkMBB:
9081   //   %Result = phi [ %FalseValue, copy0MBB ], [ %TrueValue, thisMBB ]
9082   //  ...
9083   BuildMI(*sinkMBB, sinkMBB->begin(), DL,
9084           TII->get(X86::PHI), MI->getOperand(0).getReg())
9085     .addReg(MI->getOperand(1).getReg()).addMBB(copy0MBB)
9086     .addReg(MI->getOperand(2).getReg()).addMBB(thisMBB);
9087
9088   MI->eraseFromParent();   // The pseudo instruction is gone now.
9089   return sinkMBB;
9090 }
9091
9092 MachineBasicBlock *
9093 X86TargetLowering::EmitLoweredMingwAlloca(MachineInstr *MI,
9094                                           MachineBasicBlock *BB) const {
9095   const TargetInstrInfo *TII = getTargetMachine().getInstrInfo();
9096   DebugLoc DL = MI->getDebugLoc();
9097
9098   // The lowering is pretty easy: we're just emitting the call to _alloca.  The
9099   // non-trivial part is impdef of ESP.
9100   // FIXME: The code should be tweaked as soon as we'll try to do codegen for
9101   // mingw-w64.
9102
9103   BuildMI(*BB, MI, DL, TII->get(X86::CALLpcrel32))
9104     .addExternalSymbol("_alloca")
9105     .addReg(X86::EAX, RegState::Implicit)
9106     .addReg(X86::ESP, RegState::Implicit)
9107     .addReg(X86::EAX, RegState::Define | RegState::Implicit)
9108     .addReg(X86::ESP, RegState::Define | RegState::Implicit)
9109     .addReg(X86::EFLAGS, RegState::Define | RegState::Implicit);
9110
9111   MI->eraseFromParent();   // The pseudo instruction is gone now.
9112   return BB;
9113 }
9114
9115 MachineBasicBlock *
9116 X86TargetLowering::EmitLoweredTLSCall(MachineInstr *MI,
9117                                       MachineBasicBlock *BB) const {
9118   // This is pretty easy.  We're taking the value that we received from
9119   // our load from the relocation, sticking it in either RDI (x86-64)
9120   // or EAX and doing an indirect call.  The return value will then
9121   // be in the normal return register.
9122   const X86InstrInfo *TII
9123     = static_cast<const X86InstrInfo*>(getTargetMachine().getInstrInfo());
9124   DebugLoc DL = MI->getDebugLoc();
9125   MachineFunction *F = BB->getParent();
9126   bool IsWin64 = Subtarget->isTargetWin64();
9127
9128   assert(MI->getOperand(3).isGlobal() && "This should be a global");
9129
9130   if (Subtarget->is64Bit()) {
9131     MachineInstrBuilder MIB = BuildMI(*BB, MI, DL,
9132                                       TII->get(X86::MOV64rm), X86::RDI)
9133     .addReg(X86::RIP)
9134     .addImm(0).addReg(0)
9135     .addGlobalAddress(MI->getOperand(3).getGlobal(), 0,
9136                       MI->getOperand(3).getTargetFlags())
9137     .addReg(0);
9138     MIB = BuildMI(*BB, MI, DL, TII->get(IsWin64 ? X86::WINCALL64m : X86::CALL64m));
9139     addDirectMem(MIB, X86::RDI);
9140   } else if (getTargetMachine().getRelocationModel() != Reloc::PIC_) {
9141     MachineInstrBuilder MIB = BuildMI(*BB, MI, DL,
9142                                       TII->get(X86::MOV32rm), X86::EAX)
9143     .addReg(0)
9144     .addImm(0).addReg(0)
9145     .addGlobalAddress(MI->getOperand(3).getGlobal(), 0,
9146                       MI->getOperand(3).getTargetFlags())
9147     .addReg(0);
9148     MIB = BuildMI(*BB, MI, DL, TII->get(X86::CALL32m));
9149     addDirectMem(MIB, X86::EAX);
9150   } else {
9151     MachineInstrBuilder MIB = BuildMI(*BB, MI, DL,
9152                                       TII->get(X86::MOV32rm), X86::EAX)
9153     .addReg(TII->getGlobalBaseReg(F))
9154     .addImm(0).addReg(0)
9155     .addGlobalAddress(MI->getOperand(3).getGlobal(), 0,
9156                       MI->getOperand(3).getTargetFlags())
9157     .addReg(0);
9158     MIB = BuildMI(*BB, MI, DL, TII->get(X86::CALL32m));
9159     addDirectMem(MIB, X86::EAX);
9160   }
9161
9162   MI->eraseFromParent(); // The pseudo instruction is gone now.
9163   return BB;
9164 }
9165
9166 MachineBasicBlock *
9167 X86TargetLowering::EmitInstrWithCustomInserter(MachineInstr *MI,
9168                                                MachineBasicBlock *BB) const {
9169   switch (MI->getOpcode()) {
9170   default: assert(false && "Unexpected instr type to insert");
9171   case X86::MINGW_ALLOCA:
9172     return EmitLoweredMingwAlloca(MI, BB);
9173   case X86::TLSCall_32:
9174   case X86::TLSCall_64:
9175     return EmitLoweredTLSCall(MI, BB);
9176   case X86::CMOV_GR8:
9177   case X86::CMOV_V1I64:
9178   case X86::CMOV_FR32:
9179   case X86::CMOV_FR64:
9180   case X86::CMOV_V4F32:
9181   case X86::CMOV_V2F64:
9182   case X86::CMOV_V2I64:
9183   case X86::CMOV_GR16:
9184   case X86::CMOV_GR32:
9185   case X86::CMOV_RFP32:
9186   case X86::CMOV_RFP64:
9187   case X86::CMOV_RFP80:
9188     return EmitLoweredSelect(MI, BB);
9189
9190   case X86::FP32_TO_INT16_IN_MEM:
9191   case X86::FP32_TO_INT32_IN_MEM:
9192   case X86::FP32_TO_INT64_IN_MEM:
9193   case X86::FP64_TO_INT16_IN_MEM:
9194   case X86::FP64_TO_INT32_IN_MEM:
9195   case X86::FP64_TO_INT64_IN_MEM:
9196   case X86::FP80_TO_INT16_IN_MEM:
9197   case X86::FP80_TO_INT32_IN_MEM:
9198   case X86::FP80_TO_INT64_IN_MEM: {
9199     const TargetInstrInfo *TII = getTargetMachine().getInstrInfo();
9200     DebugLoc DL = MI->getDebugLoc();
9201
9202     // Change the floating point control register to use "round towards zero"
9203     // mode when truncating to an integer value.
9204     MachineFunction *F = BB->getParent();
9205     int CWFrameIdx = F->getFrameInfo()->CreateStackObject(2, 2, false);
9206     addFrameReference(BuildMI(*BB, MI, DL,
9207                               TII->get(X86::FNSTCW16m)), CWFrameIdx);
9208
9209     // Load the old value of the high byte of the control word...
9210     unsigned OldCW =
9211       F->getRegInfo().createVirtualRegister(X86::GR16RegisterClass);
9212     addFrameReference(BuildMI(*BB, MI, DL, TII->get(X86::MOV16rm), OldCW),
9213                       CWFrameIdx);
9214
9215     // Set the high part to be round to zero...
9216     addFrameReference(BuildMI(*BB, MI, DL, TII->get(X86::MOV16mi)), CWFrameIdx)
9217       .addImm(0xC7F);
9218
9219     // Reload the modified control word now...
9220     addFrameReference(BuildMI(*BB, MI, DL,
9221                               TII->get(X86::FLDCW16m)), CWFrameIdx);
9222
9223     // Restore the memory image of control word to original value
9224     addFrameReference(BuildMI(*BB, MI, DL, TII->get(X86::MOV16mr)), CWFrameIdx)
9225       .addReg(OldCW);
9226
9227     // Get the X86 opcode to use.
9228     unsigned Opc;
9229     switch (MI->getOpcode()) {
9230     default: llvm_unreachable("illegal opcode!");
9231     case X86::FP32_TO_INT16_IN_MEM: Opc = X86::IST_Fp16m32; break;
9232     case X86::FP32_TO_INT32_IN_MEM: Opc = X86::IST_Fp32m32; break;
9233     case X86::FP32_TO_INT64_IN_MEM: Opc = X86::IST_Fp64m32; break;
9234     case X86::FP64_TO_INT16_IN_MEM: Opc = X86::IST_Fp16m64; break;
9235     case X86::FP64_TO_INT32_IN_MEM: Opc = X86::IST_Fp32m64; break;
9236     case X86::FP64_TO_INT64_IN_MEM: Opc = X86::IST_Fp64m64; break;
9237     case X86::FP80_TO_INT16_IN_MEM: Opc = X86::IST_Fp16m80; break;
9238     case X86::FP80_TO_INT32_IN_MEM: Opc = X86::IST_Fp32m80; break;
9239     case X86::FP80_TO_INT64_IN_MEM: Opc = X86::IST_Fp64m80; break;
9240     }
9241
9242     X86AddressMode AM;
9243     MachineOperand &Op = MI->getOperand(0);
9244     if (Op.isReg()) {
9245       AM.BaseType = X86AddressMode::RegBase;
9246       AM.Base.Reg = Op.getReg();
9247     } else {
9248       AM.BaseType = X86AddressMode::FrameIndexBase;
9249       AM.Base.FrameIndex = Op.getIndex();
9250     }
9251     Op = MI->getOperand(1);
9252     if (Op.isImm())
9253       AM.Scale = Op.getImm();
9254     Op = MI->getOperand(2);
9255     if (Op.isImm())
9256       AM.IndexReg = Op.getImm();
9257     Op = MI->getOperand(3);
9258     if (Op.isGlobal()) {
9259       AM.GV = Op.getGlobal();
9260     } else {
9261       AM.Disp = Op.getImm();
9262     }
9263     addFullAddress(BuildMI(*BB, MI, DL, TII->get(Opc)), AM)
9264                       .addReg(MI->getOperand(X86::AddrNumOperands).getReg());
9265
9266     // Reload the original control word now.
9267     addFrameReference(BuildMI(*BB, MI, DL,
9268                               TII->get(X86::FLDCW16m)), CWFrameIdx);
9269
9270     MI->eraseFromParent();   // The pseudo instruction is gone now.
9271     return BB;
9272   }
9273     // String/text processing lowering.
9274   case X86::PCMPISTRM128REG:
9275   case X86::VPCMPISTRM128REG:
9276     return EmitPCMP(MI, BB, 3, false /* in-mem */);
9277   case X86::PCMPISTRM128MEM:
9278   case X86::VPCMPISTRM128MEM:
9279     return EmitPCMP(MI, BB, 3, true /* in-mem */);
9280   case X86::PCMPESTRM128REG:
9281   case X86::VPCMPESTRM128REG:
9282     return EmitPCMP(MI, BB, 5, false /* in mem */);
9283   case X86::PCMPESTRM128MEM:
9284   case X86::VPCMPESTRM128MEM:
9285     return EmitPCMP(MI, BB, 5, true /* in mem */);
9286
9287     // Atomic Lowering.
9288   case X86::ATOMAND32:
9289     return EmitAtomicBitwiseWithCustomInserter(MI, BB, X86::AND32rr,
9290                                                X86::AND32ri, X86::MOV32rm,
9291                                                X86::LCMPXCHG32,
9292                                                X86::NOT32r, X86::EAX,
9293                                                X86::GR32RegisterClass);
9294   case X86::ATOMOR32:
9295     return EmitAtomicBitwiseWithCustomInserter(MI, BB, X86::OR32rr,
9296                                                X86::OR32ri, X86::MOV32rm,
9297                                                X86::LCMPXCHG32,
9298                                                X86::NOT32r, X86::EAX,
9299                                                X86::GR32RegisterClass);
9300   case X86::ATOMXOR32:
9301     return EmitAtomicBitwiseWithCustomInserter(MI, BB, X86::XOR32rr,
9302                                                X86::XOR32ri, X86::MOV32rm,
9303                                                X86::LCMPXCHG32,
9304                                                X86::NOT32r, X86::EAX,
9305                                                X86::GR32RegisterClass);
9306   case X86::ATOMNAND32:
9307     return EmitAtomicBitwiseWithCustomInserter(MI, BB, X86::AND32rr,
9308                                                X86::AND32ri, X86::MOV32rm,
9309                                                X86::LCMPXCHG32,
9310                                                X86::NOT32r, X86::EAX,
9311                                                X86::GR32RegisterClass, true);
9312   case X86::ATOMMIN32:
9313     return EmitAtomicMinMaxWithCustomInserter(MI, BB, X86::CMOVL32rr);
9314   case X86::ATOMMAX32:
9315     return EmitAtomicMinMaxWithCustomInserter(MI, BB, X86::CMOVG32rr);
9316   case X86::ATOMUMIN32:
9317     return EmitAtomicMinMaxWithCustomInserter(MI, BB, X86::CMOVB32rr);
9318   case X86::ATOMUMAX32:
9319     return EmitAtomicMinMaxWithCustomInserter(MI, BB, X86::CMOVA32rr);
9320
9321   case X86::ATOMAND16:
9322     return EmitAtomicBitwiseWithCustomInserter(MI, BB, X86::AND16rr,
9323                                                X86::AND16ri, X86::MOV16rm,
9324                                                X86::LCMPXCHG16,
9325                                                X86::NOT16r, X86::AX,
9326                                                X86::GR16RegisterClass);
9327   case X86::ATOMOR16:
9328     return EmitAtomicBitwiseWithCustomInserter(MI, BB, X86::OR16rr,
9329                                                X86::OR16ri, X86::MOV16rm,
9330                                                X86::LCMPXCHG16,
9331                                                X86::NOT16r, X86::AX,
9332                                                X86::GR16RegisterClass);
9333   case X86::ATOMXOR16:
9334     return EmitAtomicBitwiseWithCustomInserter(MI, BB, X86::XOR16rr,
9335                                                X86::XOR16ri, X86::MOV16rm,
9336                                                X86::LCMPXCHG16,
9337                                                X86::NOT16r, X86::AX,
9338                                                X86::GR16RegisterClass);
9339   case X86::ATOMNAND16:
9340     return EmitAtomicBitwiseWithCustomInserter(MI, BB, X86::AND16rr,
9341                                                X86::AND16ri, X86::MOV16rm,
9342                                                X86::LCMPXCHG16,
9343                                                X86::NOT16r, X86::AX,
9344                                                X86::GR16RegisterClass, true);
9345   case X86::ATOMMIN16:
9346     return EmitAtomicMinMaxWithCustomInserter(MI, BB, X86::CMOVL16rr);
9347   case X86::ATOMMAX16:
9348     return EmitAtomicMinMaxWithCustomInserter(MI, BB, X86::CMOVG16rr);
9349   case X86::ATOMUMIN16:
9350     return EmitAtomicMinMaxWithCustomInserter(MI, BB, X86::CMOVB16rr);
9351   case X86::ATOMUMAX16:
9352     return EmitAtomicMinMaxWithCustomInserter(MI, BB, X86::CMOVA16rr);
9353
9354   case X86::ATOMAND8:
9355     return EmitAtomicBitwiseWithCustomInserter(MI, BB, X86::AND8rr,
9356                                                X86::AND8ri, X86::MOV8rm,
9357                                                X86::LCMPXCHG8,
9358                                                X86::NOT8r, X86::AL,
9359                                                X86::GR8RegisterClass);
9360   case X86::ATOMOR8:
9361     return EmitAtomicBitwiseWithCustomInserter(MI, BB, X86::OR8rr,
9362                                                X86::OR8ri, X86::MOV8rm,
9363                                                X86::LCMPXCHG8,
9364                                                X86::NOT8r, X86::AL,
9365                                                X86::GR8RegisterClass);
9366   case X86::ATOMXOR8:
9367     return EmitAtomicBitwiseWithCustomInserter(MI, BB, X86::XOR8rr,
9368                                                X86::XOR8ri, X86::MOV8rm,
9369                                                X86::LCMPXCHG8,
9370                                                X86::NOT8r, X86::AL,
9371                                                X86::GR8RegisterClass);
9372   case X86::ATOMNAND8:
9373     return EmitAtomicBitwiseWithCustomInserter(MI, BB, X86::AND8rr,
9374                                                X86::AND8ri, X86::MOV8rm,
9375                                                X86::LCMPXCHG8,
9376                                                X86::NOT8r, X86::AL,
9377                                                X86::GR8RegisterClass, true);
9378   // FIXME: There are no CMOV8 instructions; MIN/MAX need some other way.
9379   // This group is for 64-bit host.
9380   case X86::ATOMAND64:
9381     return EmitAtomicBitwiseWithCustomInserter(MI, BB, X86::AND64rr,
9382                                                X86::AND64ri32, X86::MOV64rm,
9383                                                X86::LCMPXCHG64,
9384                                                X86::NOT64r, X86::RAX,
9385                                                X86::GR64RegisterClass);
9386   case X86::ATOMOR64:
9387     return EmitAtomicBitwiseWithCustomInserter(MI, BB, X86::OR64rr,
9388                                                X86::OR64ri32, X86::MOV64rm,
9389                                                X86::LCMPXCHG64,
9390                                                X86::NOT64r, X86::RAX,
9391                                                X86::GR64RegisterClass);
9392   case X86::ATOMXOR64:
9393     return EmitAtomicBitwiseWithCustomInserter(MI, BB, X86::XOR64rr,
9394                                                X86::XOR64ri32, X86::MOV64rm,
9395                                                X86::LCMPXCHG64,
9396                                                X86::NOT64r, X86::RAX,
9397                                                X86::GR64RegisterClass);
9398   case X86::ATOMNAND64:
9399     return EmitAtomicBitwiseWithCustomInserter(MI, BB, X86::AND64rr,
9400                                                X86::AND64ri32, X86::MOV64rm,
9401                                                X86::LCMPXCHG64,
9402                                                X86::NOT64r, X86::RAX,
9403                                                X86::GR64RegisterClass, true);
9404   case X86::ATOMMIN64:
9405     return EmitAtomicMinMaxWithCustomInserter(MI, BB, X86::CMOVL64rr);
9406   case X86::ATOMMAX64:
9407     return EmitAtomicMinMaxWithCustomInserter(MI, BB, X86::CMOVG64rr);
9408   case X86::ATOMUMIN64:
9409     return EmitAtomicMinMaxWithCustomInserter(MI, BB, X86::CMOVB64rr);
9410   case X86::ATOMUMAX64:
9411     return EmitAtomicMinMaxWithCustomInserter(MI, BB, X86::CMOVA64rr);
9412
9413   // This group does 64-bit operations on a 32-bit host.
9414   case X86::ATOMAND6432:
9415     return EmitAtomicBit6432WithCustomInserter(MI, BB,
9416                                                X86::AND32rr, X86::AND32rr,
9417                                                X86::AND32ri, X86::AND32ri,
9418                                                false);
9419   case X86::ATOMOR6432:
9420     return EmitAtomicBit6432WithCustomInserter(MI, BB,
9421                                                X86::OR32rr, X86::OR32rr,
9422                                                X86::OR32ri, X86::OR32ri,
9423                                                false);
9424   case X86::ATOMXOR6432:
9425     return EmitAtomicBit6432WithCustomInserter(MI, BB,
9426                                                X86::XOR32rr, X86::XOR32rr,
9427                                                X86::XOR32ri, X86::XOR32ri,
9428                                                false);
9429   case X86::ATOMNAND6432:
9430     return EmitAtomicBit6432WithCustomInserter(MI, BB,
9431                                                X86::AND32rr, X86::AND32rr,
9432                                                X86::AND32ri, X86::AND32ri,
9433                                                true);
9434   case X86::ATOMADD6432:
9435     return EmitAtomicBit6432WithCustomInserter(MI, BB,
9436                                                X86::ADD32rr, X86::ADC32rr,
9437                                                X86::ADD32ri, X86::ADC32ri,
9438                                                false);
9439   case X86::ATOMSUB6432:
9440     return EmitAtomicBit6432WithCustomInserter(MI, BB,
9441                                                X86::SUB32rr, X86::SBB32rr,
9442                                                X86::SUB32ri, X86::SBB32ri,
9443                                                false);
9444   case X86::ATOMSWAP6432:
9445     return EmitAtomicBit6432WithCustomInserter(MI, BB,
9446                                                X86::MOV32rr, X86::MOV32rr,
9447                                                X86::MOV32ri, X86::MOV32ri,
9448                                                false);
9449   case X86::VASTART_SAVE_XMM_REGS:
9450     return EmitVAStartSaveXMMRegsWithCustomInserter(MI, BB);
9451   }
9452 }
9453
9454 //===----------------------------------------------------------------------===//
9455 //                           X86 Optimization Hooks
9456 //===----------------------------------------------------------------------===//
9457
9458 void X86TargetLowering::computeMaskedBitsForTargetNode(const SDValue Op,
9459                                                        const APInt &Mask,
9460                                                        APInt &KnownZero,
9461                                                        APInt &KnownOne,
9462                                                        const SelectionDAG &DAG,
9463                                                        unsigned Depth) const {
9464   unsigned Opc = Op.getOpcode();
9465   assert((Opc >= ISD::BUILTIN_OP_END ||
9466           Opc == ISD::INTRINSIC_WO_CHAIN ||
9467           Opc == ISD::INTRINSIC_W_CHAIN ||
9468           Opc == ISD::INTRINSIC_VOID) &&
9469          "Should use MaskedValueIsZero if you don't know whether Op"
9470          " is a target node!");
9471
9472   KnownZero = KnownOne = APInt(Mask.getBitWidth(), 0);   // Don't know anything.
9473   switch (Opc) {
9474   default: break;
9475   case X86ISD::ADD:
9476   case X86ISD::SUB:
9477   case X86ISD::SMUL:
9478   case X86ISD::UMUL:
9479   case X86ISD::INC:
9480   case X86ISD::DEC:
9481   case X86ISD::OR:
9482   case X86ISD::XOR:
9483   case X86ISD::AND:
9484     // These nodes' second result is a boolean.
9485     if (Op.getResNo() == 0)
9486       break;
9487     // Fallthrough
9488   case X86ISD::SETCC:
9489     KnownZero |= APInt::getHighBitsSet(Mask.getBitWidth(),
9490                                        Mask.getBitWidth() - 1);
9491     break;
9492   }
9493 }
9494
9495 /// isGAPlusOffset - Returns true (and the GlobalValue and the offset) if the
9496 /// node is a GlobalAddress + offset.
9497 bool X86TargetLowering::isGAPlusOffset(SDNode *N,
9498                                        const GlobalValue* &GA,
9499                                        int64_t &Offset) const {
9500   if (N->getOpcode() == X86ISD::Wrapper) {
9501     if (isa<GlobalAddressSDNode>(N->getOperand(0))) {
9502       GA = cast<GlobalAddressSDNode>(N->getOperand(0))->getGlobal();
9503       Offset = cast<GlobalAddressSDNode>(N->getOperand(0))->getOffset();
9504       return true;
9505     }
9506   }
9507   return TargetLowering::isGAPlusOffset(N, GA, Offset);
9508 }
9509
9510 /// PerformShuffleCombine - Combine a vector_shuffle that is equal to
9511 /// build_vector load1, load2, load3, load4, <0, 1, 2, 3> into a 128-bit load
9512 /// if the load addresses are consecutive, non-overlapping, and in the right
9513 /// order.
9514 static SDValue PerformShuffleCombine(SDNode *N, SelectionDAG &DAG,
9515                                      const TargetLowering &TLI) {
9516   DebugLoc dl = N->getDebugLoc();
9517   EVT VT = N->getValueType(0);
9518
9519   if (VT.getSizeInBits() != 128)
9520     return SDValue();
9521
9522   SmallVector<SDValue, 16> Elts;
9523   for (unsigned i = 0, e = VT.getVectorNumElements(); i != e; ++i)
9524     Elts.push_back(getShuffleScalarElt(N, i, DAG));
9525
9526   return EltsFromConsecutiveLoads(VT, Elts, dl, DAG);
9527 }
9528
9529 /// PerformShuffleCombine - Detect vector gather/scatter index generation
9530 /// and convert it from being a bunch of shuffles and extracts to a simple
9531 /// store and scalar loads to extract the elements.
9532 static SDValue PerformEXTRACT_VECTOR_ELTCombine(SDNode *N, SelectionDAG &DAG,
9533                                                 const TargetLowering &TLI) {
9534   SDValue InputVector = N->getOperand(0);
9535
9536   // Only operate on vectors of 4 elements, where the alternative shuffling
9537   // gets to be more expensive.
9538   if (InputVector.getValueType() != MVT::v4i32)
9539     return SDValue();
9540
9541   // Check whether every use of InputVector is an EXTRACT_VECTOR_ELT with a
9542   // single use which is a sign-extend or zero-extend, and all elements are
9543   // used.
9544   SmallVector<SDNode *, 4> Uses;
9545   unsigned ExtractedElements = 0;
9546   for (SDNode::use_iterator UI = InputVector.getNode()->use_begin(),
9547        UE = InputVector.getNode()->use_end(); UI != UE; ++UI) {
9548     if (UI.getUse().getResNo() != InputVector.getResNo())
9549       return SDValue();
9550
9551     SDNode *Extract = *UI;
9552     if (Extract->getOpcode() != ISD::EXTRACT_VECTOR_ELT)
9553       return SDValue();
9554
9555     if (Extract->getValueType(0) != MVT::i32)
9556       return SDValue();
9557     if (!Extract->hasOneUse())
9558       return SDValue();
9559     if (Extract->use_begin()->getOpcode() != ISD::SIGN_EXTEND &&
9560         Extract->use_begin()->getOpcode() != ISD::ZERO_EXTEND)
9561       return SDValue();
9562     if (!isa<ConstantSDNode>(Extract->getOperand(1)))
9563       return SDValue();
9564
9565     // Record which element was extracted.
9566     ExtractedElements |=
9567       1 << cast<ConstantSDNode>(Extract->getOperand(1))->getZExtValue();
9568
9569     Uses.push_back(Extract);
9570   }
9571
9572   // If not all the elements were used, this may not be worthwhile.
9573   if (ExtractedElements != 15)
9574     return SDValue();
9575
9576   // Ok, we've now decided to do the transformation.
9577   DebugLoc dl = InputVector.getDebugLoc();
9578
9579   // Store the value to a temporary stack slot.
9580   SDValue StackPtr = DAG.CreateStackTemporary(InputVector.getValueType());
9581   SDValue Ch = DAG.getStore(DAG.getEntryNode(), dl, InputVector, StackPtr, NULL,
9582                             0, false, false, 0);
9583
9584   // Replace each use (extract) with a load of the appropriate element.
9585   for (SmallVectorImpl<SDNode *>::iterator UI = Uses.begin(),
9586        UE = Uses.end(); UI != UE; ++UI) {
9587     SDNode *Extract = *UI;
9588
9589     // Compute the element's address.
9590     SDValue Idx = Extract->getOperand(1);
9591     unsigned EltSize =
9592         InputVector.getValueType().getVectorElementType().getSizeInBits()/8;
9593     uint64_t Offset = EltSize * cast<ConstantSDNode>(Idx)->getZExtValue();
9594     SDValue OffsetVal = DAG.getConstant(Offset, TLI.getPointerTy());
9595
9596     SDValue ScalarAddr = DAG.getNode(ISD::ADD, dl, Idx.getValueType(),
9597                                      OffsetVal, StackPtr);
9598
9599     // Load the scalar.
9600     SDValue LoadScalar = DAG.getLoad(Extract->getValueType(0), dl, Ch,
9601                                      ScalarAddr, NULL, 0, false, false, 0);
9602
9603     // Replace the exact with the load.
9604     DAG.ReplaceAllUsesOfValueWith(SDValue(Extract, 0), LoadScalar);
9605   }
9606
9607   // The replacement was made in place; don't return anything.
9608   return SDValue();
9609 }
9610
9611 /// PerformSELECTCombine - Do target-specific dag combines on SELECT nodes.
9612 static SDValue PerformSELECTCombine(SDNode *N, SelectionDAG &DAG,
9613                                     const X86Subtarget *Subtarget) {
9614   DebugLoc DL = N->getDebugLoc();
9615   SDValue Cond = N->getOperand(0);
9616   // Get the LHS/RHS of the select.
9617   SDValue LHS = N->getOperand(1);
9618   SDValue RHS = N->getOperand(2);
9619
9620   // If we have SSE[12] support, try to form min/max nodes. SSE min/max
9621   // instructions match the semantics of the common C idiom x<y?x:y but not
9622   // x<=y?x:y, because of how they handle negative zero (which can be
9623   // ignored in unsafe-math mode).
9624   if (Subtarget->hasSSE2() &&
9625       (LHS.getValueType() == MVT::f32 || LHS.getValueType() == MVT::f64) &&
9626       Cond.getOpcode() == ISD::SETCC) {
9627     ISD::CondCode CC = cast<CondCodeSDNode>(Cond.getOperand(2))->get();
9628
9629     unsigned Opcode = 0;
9630     // Check for x CC y ? x : y.
9631     if (DAG.isEqualTo(LHS, Cond.getOperand(0)) &&
9632         DAG.isEqualTo(RHS, Cond.getOperand(1))) {
9633       switch (CC) {
9634       default: break;
9635       case ISD::SETULT:
9636         // Converting this to a min would handle NaNs incorrectly, and swapping
9637         // the operands would cause it to handle comparisons between positive
9638         // and negative zero incorrectly.
9639         if (!DAG.isKnownNeverNaN(LHS) || !DAG.isKnownNeverNaN(RHS)) {
9640           if (!UnsafeFPMath &&
9641               !(DAG.isKnownNeverZero(LHS) || DAG.isKnownNeverZero(RHS)))
9642             break;
9643           std::swap(LHS, RHS);
9644         }
9645         Opcode = X86ISD::FMIN;
9646         break;
9647       case ISD::SETOLE:
9648         // Converting this to a min would handle comparisons between positive
9649         // and negative zero incorrectly.
9650         if (!UnsafeFPMath &&
9651             !DAG.isKnownNeverZero(LHS) && !DAG.isKnownNeverZero(RHS))
9652           break;
9653         Opcode = X86ISD::FMIN;
9654         break;
9655       case ISD::SETULE:
9656         // Converting this to a min would handle both negative zeros and NaNs
9657         // incorrectly, but we can swap the operands to fix both.
9658         std::swap(LHS, RHS);
9659       case ISD::SETOLT:
9660       case ISD::SETLT:
9661       case ISD::SETLE:
9662         Opcode = X86ISD::FMIN;
9663         break;
9664
9665       case ISD::SETOGE:
9666         // Converting this to a max would handle comparisons between positive
9667         // and negative zero incorrectly.
9668         if (!UnsafeFPMath &&
9669             !DAG.isKnownNeverZero(LHS) && !DAG.isKnownNeverZero(LHS))
9670           break;
9671         Opcode = X86ISD::FMAX;
9672         break;
9673       case ISD::SETUGT:
9674         // Converting this to a max would handle NaNs incorrectly, and swapping
9675         // the operands would cause it to handle comparisons between positive
9676         // and negative zero incorrectly.
9677         if (!DAG.isKnownNeverNaN(LHS) || !DAG.isKnownNeverNaN(RHS)) {
9678           if (!UnsafeFPMath &&
9679               !(DAG.isKnownNeverZero(LHS) || DAG.isKnownNeverZero(RHS)))
9680             break;
9681           std::swap(LHS, RHS);
9682         }
9683         Opcode = X86ISD::FMAX;
9684         break;
9685       case ISD::SETUGE:
9686         // Converting this to a max would handle both negative zeros and NaNs
9687         // incorrectly, but we can swap the operands to fix both.
9688         std::swap(LHS, RHS);
9689       case ISD::SETOGT:
9690       case ISD::SETGT:
9691       case ISD::SETGE:
9692         Opcode = X86ISD::FMAX;
9693         break;
9694       }
9695     // Check for x CC y ? y : x -- a min/max with reversed arms.
9696     } else if (DAG.isEqualTo(LHS, Cond.getOperand(1)) &&
9697                DAG.isEqualTo(RHS, Cond.getOperand(0))) {
9698       switch (CC) {
9699       default: break;
9700       case ISD::SETOGE:
9701         // Converting this to a min would handle comparisons between positive
9702         // and negative zero incorrectly, and swapping the operands would
9703         // cause it to handle NaNs incorrectly.
9704         if (!UnsafeFPMath &&
9705             !(DAG.isKnownNeverZero(LHS) || DAG.isKnownNeverZero(RHS))) {
9706           if (!DAG.isKnownNeverNaN(LHS) || !DAG.isKnownNeverNaN(RHS))
9707             break;
9708           std::swap(LHS, RHS);
9709         }
9710         Opcode = X86ISD::FMIN;
9711         break;
9712       case ISD::SETUGT:
9713         // Converting this to a min would handle NaNs incorrectly.
9714         if (!UnsafeFPMath &&
9715             (!DAG.isKnownNeverNaN(LHS) || !DAG.isKnownNeverNaN(RHS)))
9716           break;
9717         Opcode = X86ISD::FMIN;
9718         break;
9719       case ISD::SETUGE:
9720         // Converting this to a min would handle both negative zeros and NaNs
9721         // incorrectly, but we can swap the operands to fix both.
9722         std::swap(LHS, RHS);
9723       case ISD::SETOGT:
9724       case ISD::SETGT:
9725       case ISD::SETGE:
9726         Opcode = X86ISD::FMIN;
9727         break;
9728
9729       case ISD::SETULT:
9730         // Converting this to a max would handle NaNs incorrectly.
9731         if (!DAG.isKnownNeverNaN(LHS) || !DAG.isKnownNeverNaN(RHS))
9732           break;
9733         Opcode = X86ISD::FMAX;
9734         break;
9735       case ISD::SETOLE:
9736         // Converting this to a max would handle comparisons between positive
9737         // and negative zero incorrectly, and swapping the operands would
9738         // cause it to handle NaNs incorrectly.
9739         if (!UnsafeFPMath &&
9740             !DAG.isKnownNeverZero(LHS) && !DAG.isKnownNeverZero(RHS)) {
9741           if (!DAG.isKnownNeverNaN(LHS) || !DAG.isKnownNeverNaN(RHS))
9742             break;
9743           std::swap(LHS, RHS);
9744         }
9745         Opcode = X86ISD::FMAX;
9746         break;
9747       case ISD::SETULE:
9748         // Converting this to a max would handle both negative zeros and NaNs
9749         // incorrectly, but we can swap the operands to fix both.
9750         std::swap(LHS, RHS);
9751       case ISD::SETOLT:
9752       case ISD::SETLT:
9753       case ISD::SETLE:
9754         Opcode = X86ISD::FMAX;
9755         break;
9756       }
9757     }
9758
9759     if (Opcode)
9760       return DAG.getNode(Opcode, DL, N->getValueType(0), LHS, RHS);
9761   }
9762
9763   // If this is a select between two integer constants, try to do some
9764   // optimizations.
9765   if (ConstantSDNode *TrueC = dyn_cast<ConstantSDNode>(LHS)) {
9766     if (ConstantSDNode *FalseC = dyn_cast<ConstantSDNode>(RHS))
9767       // Don't do this for crazy integer types.
9768       if (DAG.getTargetLoweringInfo().isTypeLegal(LHS.getValueType())) {
9769         // If this is efficiently invertible, canonicalize the LHSC/RHSC values
9770         // so that TrueC (the true value) is larger than FalseC.
9771         bool NeedsCondInvert = false;
9772
9773         if (TrueC->getAPIntValue().ult(FalseC->getAPIntValue()) &&
9774             // Efficiently invertible.
9775             (Cond.getOpcode() == ISD::SETCC ||  // setcc -> invertible.
9776              (Cond.getOpcode() == ISD::XOR &&   // xor(X, C) -> invertible.
9777               isa<ConstantSDNode>(Cond.getOperand(1))))) {
9778           NeedsCondInvert = true;
9779           std::swap(TrueC, FalseC);
9780         }
9781
9782         // Optimize C ? 8 : 0 -> zext(C) << 3.  Likewise for any pow2/0.
9783         if (FalseC->getAPIntValue() == 0 &&
9784             TrueC->getAPIntValue().isPowerOf2()) {
9785           if (NeedsCondInvert) // Invert the condition if needed.
9786             Cond = DAG.getNode(ISD::XOR, DL, Cond.getValueType(), Cond,
9787                                DAG.getConstant(1, Cond.getValueType()));
9788
9789           // Zero extend the condition if needed.
9790           Cond = DAG.getNode(ISD::ZERO_EXTEND, DL, LHS.getValueType(), Cond);
9791
9792           unsigned ShAmt = TrueC->getAPIntValue().logBase2();
9793           return DAG.getNode(ISD::SHL, DL, LHS.getValueType(), Cond,
9794                              DAG.getConstant(ShAmt, MVT::i8));
9795         }
9796
9797         // Optimize Cond ? cst+1 : cst -> zext(setcc(C)+cst.
9798         if (FalseC->getAPIntValue()+1 == TrueC->getAPIntValue()) {
9799           if (NeedsCondInvert) // Invert the condition if needed.
9800             Cond = DAG.getNode(ISD::XOR, DL, Cond.getValueType(), Cond,
9801                                DAG.getConstant(1, Cond.getValueType()));
9802
9803           // Zero extend the condition if needed.
9804           Cond = DAG.getNode(ISD::ZERO_EXTEND, DL,
9805                              FalseC->getValueType(0), Cond);
9806           return DAG.getNode(ISD::ADD, DL, Cond.getValueType(), Cond,
9807                              SDValue(FalseC, 0));
9808         }
9809
9810         // Optimize cases that will turn into an LEA instruction.  This requires
9811         // an i32 or i64 and an efficient multiplier (1, 2, 3, 4, 5, 8, 9).
9812         if (N->getValueType(0) == MVT::i32 || N->getValueType(0) == MVT::i64) {
9813           uint64_t Diff = TrueC->getZExtValue()-FalseC->getZExtValue();
9814           if (N->getValueType(0) == MVT::i32) Diff = (unsigned)Diff;
9815
9816           bool isFastMultiplier = false;
9817           if (Diff < 10) {
9818             switch ((unsigned char)Diff) {
9819               default: break;
9820               case 1:  // result = add base, cond
9821               case 2:  // result = lea base(    , cond*2)
9822               case 3:  // result = lea base(cond, cond*2)
9823               case 4:  // result = lea base(    , cond*4)
9824               case 5:  // result = lea base(cond, cond*4)
9825               case 8:  // result = lea base(    , cond*8)
9826               case 9:  // result = lea base(cond, cond*8)
9827                 isFastMultiplier = true;
9828                 break;
9829             }
9830           }
9831
9832           if (isFastMultiplier) {
9833             APInt Diff = TrueC->getAPIntValue()-FalseC->getAPIntValue();
9834             if (NeedsCondInvert) // Invert the condition if needed.
9835               Cond = DAG.getNode(ISD::XOR, DL, Cond.getValueType(), Cond,
9836                                  DAG.getConstant(1, Cond.getValueType()));
9837
9838             // Zero extend the condition if needed.
9839             Cond = DAG.getNode(ISD::ZERO_EXTEND, DL, FalseC->getValueType(0),
9840                                Cond);
9841             // Scale the condition by the difference.
9842             if (Diff != 1)
9843               Cond = DAG.getNode(ISD::MUL, DL, Cond.getValueType(), Cond,
9844                                  DAG.getConstant(Diff, Cond.getValueType()));
9845
9846             // Add the base if non-zero.
9847             if (FalseC->getAPIntValue() != 0)
9848               Cond = DAG.getNode(ISD::ADD, DL, Cond.getValueType(), Cond,
9849                                  SDValue(FalseC, 0));
9850             return Cond;
9851           }
9852         }
9853       }
9854   }
9855
9856   return SDValue();
9857 }
9858
9859 /// Optimize X86ISD::CMOV [LHS, RHS, CONDCODE (e.g. X86::COND_NE), CONDVAL]
9860 static SDValue PerformCMOVCombine(SDNode *N, SelectionDAG &DAG,
9861                                   TargetLowering::DAGCombinerInfo &DCI) {
9862   DebugLoc DL = N->getDebugLoc();
9863
9864   // If the flag operand isn't dead, don't touch this CMOV.
9865   if (N->getNumValues() == 2 && !SDValue(N, 1).use_empty())
9866     return SDValue();
9867
9868   // If this is a select between two integer constants, try to do some
9869   // optimizations.  Note that the operands are ordered the opposite of SELECT
9870   // operands.
9871   if (ConstantSDNode *TrueC = dyn_cast<ConstantSDNode>(N->getOperand(1))) {
9872     if (ConstantSDNode *FalseC = dyn_cast<ConstantSDNode>(N->getOperand(0))) {
9873       // Canonicalize the TrueC/FalseC values so that TrueC (the true value) is
9874       // larger than FalseC (the false value).
9875       X86::CondCode CC = (X86::CondCode)N->getConstantOperandVal(2);
9876
9877       if (TrueC->getAPIntValue().ult(FalseC->getAPIntValue())) {
9878         CC = X86::GetOppositeBranchCondition(CC);
9879         std::swap(TrueC, FalseC);
9880       }
9881
9882       // Optimize C ? 8 : 0 -> zext(setcc(C)) << 3.  Likewise for any pow2/0.
9883       // This is efficient for any integer data type (including i8/i16) and
9884       // shift amount.
9885       if (FalseC->getAPIntValue() == 0 && TrueC->getAPIntValue().isPowerOf2()) {
9886         SDValue Cond = N->getOperand(3);
9887         Cond = DAG.getNode(X86ISD::SETCC, DL, MVT::i8,
9888                            DAG.getConstant(CC, MVT::i8), Cond);
9889
9890         // Zero extend the condition if needed.
9891         Cond = DAG.getNode(ISD::ZERO_EXTEND, DL, TrueC->getValueType(0), Cond);
9892
9893         unsigned ShAmt = TrueC->getAPIntValue().logBase2();
9894         Cond = DAG.getNode(ISD::SHL, DL, Cond.getValueType(), Cond,
9895                            DAG.getConstant(ShAmt, MVT::i8));
9896         if (N->getNumValues() == 2)  // Dead flag value?
9897           return DCI.CombineTo(N, Cond, SDValue());
9898         return Cond;
9899       }
9900
9901       // Optimize Cond ? cst+1 : cst -> zext(setcc(C)+cst.  This is efficient
9902       // for any integer data type, including i8/i16.
9903       if (FalseC->getAPIntValue()+1 == TrueC->getAPIntValue()) {
9904         SDValue Cond = N->getOperand(3);
9905         Cond = DAG.getNode(X86ISD::SETCC, DL, MVT::i8,
9906                            DAG.getConstant(CC, MVT::i8), Cond);
9907
9908         // Zero extend the condition if needed.
9909         Cond = DAG.getNode(ISD::ZERO_EXTEND, DL,
9910                            FalseC->getValueType(0), Cond);
9911         Cond = DAG.getNode(ISD::ADD, DL, Cond.getValueType(), Cond,
9912                            SDValue(FalseC, 0));
9913
9914         if (N->getNumValues() == 2)  // Dead flag value?
9915           return DCI.CombineTo(N, Cond, SDValue());
9916         return Cond;
9917       }
9918
9919       // Optimize cases that will turn into an LEA instruction.  This requires
9920       // an i32 or i64 and an efficient multiplier (1, 2, 3, 4, 5, 8, 9).
9921       if (N->getValueType(0) == MVT::i32 || N->getValueType(0) == MVT::i64) {
9922         uint64_t Diff = TrueC->getZExtValue()-FalseC->getZExtValue();
9923         if (N->getValueType(0) == MVT::i32) Diff = (unsigned)Diff;
9924
9925         bool isFastMultiplier = false;
9926         if (Diff < 10) {
9927           switch ((unsigned char)Diff) {
9928           default: break;
9929           case 1:  // result = add base, cond
9930           case 2:  // result = lea base(    , cond*2)
9931           case 3:  // result = lea base(cond, cond*2)
9932           case 4:  // result = lea base(    , cond*4)
9933           case 5:  // result = lea base(cond, cond*4)
9934           case 8:  // result = lea base(    , cond*8)
9935           case 9:  // result = lea base(cond, cond*8)
9936             isFastMultiplier = true;
9937             break;
9938           }
9939         }
9940
9941         if (isFastMultiplier) {
9942           APInt Diff = TrueC->getAPIntValue()-FalseC->getAPIntValue();
9943           SDValue Cond = N->getOperand(3);
9944           Cond = DAG.getNode(X86ISD::SETCC, DL, MVT::i8,
9945                              DAG.getConstant(CC, MVT::i8), Cond);
9946           // Zero extend the condition if needed.
9947           Cond = DAG.getNode(ISD::ZERO_EXTEND, DL, FalseC->getValueType(0),
9948                              Cond);
9949           // Scale the condition by the difference.
9950           if (Diff != 1)
9951             Cond = DAG.getNode(ISD::MUL, DL, Cond.getValueType(), Cond,
9952                                DAG.getConstant(Diff, Cond.getValueType()));
9953
9954           // Add the base if non-zero.
9955           if (FalseC->getAPIntValue() != 0)
9956             Cond = DAG.getNode(ISD::ADD, DL, Cond.getValueType(), Cond,
9957                                SDValue(FalseC, 0));
9958           if (N->getNumValues() == 2)  // Dead flag value?
9959             return DCI.CombineTo(N, Cond, SDValue());
9960           return Cond;
9961         }
9962       }
9963     }
9964   }
9965   return SDValue();
9966 }
9967
9968
9969 /// PerformMulCombine - Optimize a single multiply with constant into two
9970 /// in order to implement it with two cheaper instructions, e.g.
9971 /// LEA + SHL, LEA + LEA.
9972 static SDValue PerformMulCombine(SDNode *N, SelectionDAG &DAG,
9973                                  TargetLowering::DAGCombinerInfo &DCI) {
9974   if (DCI.isBeforeLegalize() || DCI.isCalledByLegalizer())
9975     return SDValue();
9976
9977   EVT VT = N->getValueType(0);
9978   if (VT != MVT::i64)
9979     return SDValue();
9980
9981   ConstantSDNode *C = dyn_cast<ConstantSDNode>(N->getOperand(1));
9982   if (!C)
9983     return SDValue();
9984   uint64_t MulAmt = C->getZExtValue();
9985   if (isPowerOf2_64(MulAmt) || MulAmt == 3 || MulAmt == 5 || MulAmt == 9)
9986     return SDValue();
9987
9988   uint64_t MulAmt1 = 0;
9989   uint64_t MulAmt2 = 0;
9990   if ((MulAmt % 9) == 0) {
9991     MulAmt1 = 9;
9992     MulAmt2 = MulAmt / 9;
9993   } else if ((MulAmt % 5) == 0) {
9994     MulAmt1 = 5;
9995     MulAmt2 = MulAmt / 5;
9996   } else if ((MulAmt % 3) == 0) {
9997     MulAmt1 = 3;
9998     MulAmt2 = MulAmt / 3;
9999   }
10000   if (MulAmt2 &&
10001       (isPowerOf2_64(MulAmt2) || MulAmt2 == 3 || MulAmt2 == 5 || MulAmt2 == 9)){
10002     DebugLoc DL = N->getDebugLoc();
10003
10004     if (isPowerOf2_64(MulAmt2) &&
10005         !(N->hasOneUse() && N->use_begin()->getOpcode() == ISD::ADD))
10006       // If second multiplifer is pow2, issue it first. We want the multiply by
10007       // 3, 5, or 9 to be folded into the addressing mode unless the lone use
10008       // is an add.
10009       std::swap(MulAmt1, MulAmt2);
10010
10011     SDValue NewMul;
10012     if (isPowerOf2_64(MulAmt1))
10013       NewMul = DAG.getNode(ISD::SHL, DL, VT, N->getOperand(0),
10014                            DAG.getConstant(Log2_64(MulAmt1), MVT::i8));
10015     else
10016       NewMul = DAG.getNode(X86ISD::MUL_IMM, DL, VT, N->getOperand(0),
10017                            DAG.getConstant(MulAmt1, VT));
10018
10019     if (isPowerOf2_64(MulAmt2))
10020       NewMul = DAG.getNode(ISD::SHL, DL, VT, NewMul,
10021                            DAG.getConstant(Log2_64(MulAmt2), MVT::i8));
10022     else
10023       NewMul = DAG.getNode(X86ISD::MUL_IMM, DL, VT, NewMul,
10024                            DAG.getConstant(MulAmt2, VT));
10025
10026     // Do not add new nodes to DAG combiner worklist.
10027     DCI.CombineTo(N, NewMul, false);
10028   }
10029   return SDValue();
10030 }
10031
10032 static SDValue PerformSHLCombine(SDNode *N, SelectionDAG &DAG) {
10033   SDValue N0 = N->getOperand(0);
10034   SDValue N1 = N->getOperand(1);
10035   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
10036   EVT VT = N0.getValueType();
10037
10038   // fold (shl (and (setcc_c), c1), c2) -> (and setcc_c, (c1 << c2))
10039   // since the result of setcc_c is all zero's or all ones.
10040   if (N1C && N0.getOpcode() == ISD::AND &&
10041       N0.getOperand(1).getOpcode() == ISD::Constant) {
10042     SDValue N00 = N0.getOperand(0);
10043     if (N00.getOpcode() == X86ISD::SETCC_CARRY ||
10044         ((N00.getOpcode() == ISD::ANY_EXTEND ||
10045           N00.getOpcode() == ISD::ZERO_EXTEND) &&
10046          N00.getOperand(0).getOpcode() == X86ISD::SETCC_CARRY)) {
10047       APInt Mask = cast<ConstantSDNode>(N0.getOperand(1))->getAPIntValue();
10048       APInt ShAmt = N1C->getAPIntValue();
10049       Mask = Mask.shl(ShAmt);
10050       if (Mask != 0)
10051         return DAG.getNode(ISD::AND, N->getDebugLoc(), VT,
10052                            N00, DAG.getConstant(Mask, VT));
10053     }
10054   }
10055
10056   return SDValue();
10057 }
10058
10059 /// PerformShiftCombine - Transforms vector shift nodes to use vector shifts
10060 ///                       when possible.
10061 static SDValue PerformShiftCombine(SDNode* N, SelectionDAG &DAG,
10062                                    const X86Subtarget *Subtarget) {
10063   EVT VT = N->getValueType(0);
10064   if (!VT.isVector() && VT.isInteger() &&
10065       N->getOpcode() == ISD::SHL)
10066     return PerformSHLCombine(N, DAG);
10067
10068   // On X86 with SSE2 support, we can transform this to a vector shift if
10069   // all elements are shifted by the same amount.  We can't do this in legalize
10070   // because the a constant vector is typically transformed to a constant pool
10071   // so we have no knowledge of the shift amount.
10072   if (!Subtarget->hasSSE2())
10073     return SDValue();
10074
10075   if (VT != MVT::v2i64 && VT != MVT::v4i32 && VT != MVT::v8i16)
10076     return SDValue();
10077
10078   SDValue ShAmtOp = N->getOperand(1);
10079   EVT EltVT = VT.getVectorElementType();
10080   DebugLoc DL = N->getDebugLoc();
10081   SDValue BaseShAmt = SDValue();
10082   if (ShAmtOp.getOpcode() == ISD::BUILD_VECTOR) {
10083     unsigned NumElts = VT.getVectorNumElements();
10084     unsigned i = 0;
10085     for (; i != NumElts; ++i) {
10086       SDValue Arg = ShAmtOp.getOperand(i);
10087       if (Arg.getOpcode() == ISD::UNDEF) continue;
10088       BaseShAmt = Arg;
10089       break;
10090     }
10091     for (; i != NumElts; ++i) {
10092       SDValue Arg = ShAmtOp.getOperand(i);
10093       if (Arg.getOpcode() == ISD::UNDEF) continue;
10094       if (Arg != BaseShAmt) {
10095         return SDValue();
10096       }
10097     }
10098   } else if (ShAmtOp.getOpcode() == ISD::VECTOR_SHUFFLE &&
10099              cast<ShuffleVectorSDNode>(ShAmtOp)->isSplat()) {
10100     SDValue InVec = ShAmtOp.getOperand(0);
10101     if (InVec.getOpcode() == ISD::BUILD_VECTOR) {
10102       unsigned NumElts = InVec.getValueType().getVectorNumElements();
10103       unsigned i = 0;
10104       for (; i != NumElts; ++i) {
10105         SDValue Arg = InVec.getOperand(i);
10106         if (Arg.getOpcode() == ISD::UNDEF) continue;
10107         BaseShAmt = Arg;
10108         break;
10109       }
10110     } else if (InVec.getOpcode() == ISD::INSERT_VECTOR_ELT) {
10111        if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(InVec.getOperand(2))) {
10112          unsigned SplatIdx= cast<ShuffleVectorSDNode>(ShAmtOp)->getSplatIndex();
10113          if (C->getZExtValue() == SplatIdx)
10114            BaseShAmt = InVec.getOperand(1);
10115        }
10116     }
10117     if (BaseShAmt.getNode() == 0)
10118       BaseShAmt = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, DL, EltVT, ShAmtOp,
10119                               DAG.getIntPtrConstant(0));
10120   } else
10121     return SDValue();
10122
10123   // The shift amount is an i32.
10124   if (EltVT.bitsGT(MVT::i32))
10125     BaseShAmt = DAG.getNode(ISD::TRUNCATE, DL, MVT::i32, BaseShAmt);
10126   else if (EltVT.bitsLT(MVT::i32))
10127     BaseShAmt = DAG.getNode(ISD::ZERO_EXTEND, DL, MVT::i32, BaseShAmt);
10128
10129   // The shift amount is identical so we can do a vector shift.
10130   SDValue  ValOp = N->getOperand(0);
10131   switch (N->getOpcode()) {
10132   default:
10133     llvm_unreachable("Unknown shift opcode!");
10134     break;
10135   case ISD::SHL:
10136     if (VT == MVT::v2i64)
10137       return DAG.getNode(ISD::INTRINSIC_WO_CHAIN, DL, VT,
10138                          DAG.getConstant(Intrinsic::x86_sse2_pslli_q, MVT::i32),
10139                          ValOp, BaseShAmt);
10140     if (VT == MVT::v4i32)
10141       return DAG.getNode(ISD::INTRINSIC_WO_CHAIN, DL, VT,
10142                          DAG.getConstant(Intrinsic::x86_sse2_pslli_d, MVT::i32),
10143                          ValOp, BaseShAmt);
10144     if (VT == MVT::v8i16)
10145       return DAG.getNode(ISD::INTRINSIC_WO_CHAIN, DL, VT,
10146                          DAG.getConstant(Intrinsic::x86_sse2_pslli_w, MVT::i32),
10147                          ValOp, BaseShAmt);
10148     break;
10149   case ISD::SRA:
10150     if (VT == MVT::v4i32)
10151       return DAG.getNode(ISD::INTRINSIC_WO_CHAIN, DL, VT,
10152                          DAG.getConstant(Intrinsic::x86_sse2_psrai_d, MVT::i32),
10153                          ValOp, BaseShAmt);
10154     if (VT == MVT::v8i16)
10155       return DAG.getNode(ISD::INTRINSIC_WO_CHAIN, DL, VT,
10156                          DAG.getConstant(Intrinsic::x86_sse2_psrai_w, MVT::i32),
10157                          ValOp, BaseShAmt);
10158     break;
10159   case ISD::SRL:
10160     if (VT == MVT::v2i64)
10161       return DAG.getNode(ISD::INTRINSIC_WO_CHAIN, DL, VT,
10162                          DAG.getConstant(Intrinsic::x86_sse2_psrli_q, MVT::i32),
10163                          ValOp, BaseShAmt);
10164     if (VT == MVT::v4i32)
10165       return DAG.getNode(ISD::INTRINSIC_WO_CHAIN, DL, VT,
10166                          DAG.getConstant(Intrinsic::x86_sse2_psrli_d, MVT::i32),
10167                          ValOp, BaseShAmt);
10168     if (VT ==  MVT::v8i16)
10169       return DAG.getNode(ISD::INTRINSIC_WO_CHAIN, DL, VT,
10170                          DAG.getConstant(Intrinsic::x86_sse2_psrli_w, MVT::i32),
10171                          ValOp, BaseShAmt);
10172     break;
10173   }
10174   return SDValue();
10175 }
10176
10177 static SDValue PerformOrCombine(SDNode *N, SelectionDAG &DAG,
10178                                 TargetLowering::DAGCombinerInfo &DCI,
10179                                 const X86Subtarget *Subtarget) {
10180   if (DCI.isBeforeLegalizeOps())
10181     return SDValue();
10182
10183   EVT VT = N->getValueType(0);
10184   if (VT != MVT::i16 && VT != MVT::i32 && VT != MVT::i64)
10185     return SDValue();
10186
10187   // fold (or (x << c) | (y >> (64 - c))) ==> (shld64 x, y, c)
10188   SDValue N0 = N->getOperand(0);
10189   SDValue N1 = N->getOperand(1);
10190   if (N0.getOpcode() == ISD::SRL && N1.getOpcode() == ISD::SHL)
10191     std::swap(N0, N1);
10192   if (N0.getOpcode() != ISD::SHL || N1.getOpcode() != ISD::SRL)
10193     return SDValue();
10194   if (!N0.hasOneUse() || !N1.hasOneUse())
10195     return SDValue();
10196
10197   SDValue ShAmt0 = N0.getOperand(1);
10198   if (ShAmt0.getValueType() != MVT::i8)
10199     return SDValue();
10200   SDValue ShAmt1 = N1.getOperand(1);
10201   if (ShAmt1.getValueType() != MVT::i8)
10202     return SDValue();
10203   if (ShAmt0.getOpcode() == ISD::TRUNCATE)
10204     ShAmt0 = ShAmt0.getOperand(0);
10205   if (ShAmt1.getOpcode() == ISD::TRUNCATE)
10206     ShAmt1 = ShAmt1.getOperand(0);
10207
10208   DebugLoc DL = N->getDebugLoc();
10209   unsigned Opc = X86ISD::SHLD;
10210   SDValue Op0 = N0.getOperand(0);
10211   SDValue Op1 = N1.getOperand(0);
10212   if (ShAmt0.getOpcode() == ISD::SUB) {
10213     Opc = X86ISD::SHRD;
10214     std::swap(Op0, Op1);
10215     std::swap(ShAmt0, ShAmt1);
10216   }
10217
10218   unsigned Bits = VT.getSizeInBits();
10219   if (ShAmt1.getOpcode() == ISD::SUB) {
10220     SDValue Sum = ShAmt1.getOperand(0);
10221     if (ConstantSDNode *SumC = dyn_cast<ConstantSDNode>(Sum)) {
10222       SDValue ShAmt1Op1 = ShAmt1.getOperand(1);
10223       if (ShAmt1Op1.getNode()->getOpcode() == ISD::TRUNCATE)
10224         ShAmt1Op1 = ShAmt1Op1.getOperand(0);
10225       if (SumC->getSExtValue() == Bits && ShAmt1Op1 == ShAmt0)
10226         return DAG.getNode(Opc, DL, VT,
10227                            Op0, Op1,
10228                            DAG.getNode(ISD::TRUNCATE, DL,
10229                                        MVT::i8, ShAmt0));
10230     }
10231   } else if (ConstantSDNode *ShAmt1C = dyn_cast<ConstantSDNode>(ShAmt1)) {
10232     ConstantSDNode *ShAmt0C = dyn_cast<ConstantSDNode>(ShAmt0);
10233     if (ShAmt0C &&
10234         ShAmt0C->getSExtValue() + ShAmt1C->getSExtValue() == Bits)
10235       return DAG.getNode(Opc, DL, VT,
10236                          N0.getOperand(0), N1.getOperand(0),
10237                          DAG.getNode(ISD::TRUNCATE, DL,
10238                                        MVT::i8, ShAmt0));
10239   }
10240
10241   return SDValue();
10242 }
10243
10244 /// PerformSTORECombine - Do target-specific dag combines on STORE nodes.
10245 static SDValue PerformSTORECombine(SDNode *N, SelectionDAG &DAG,
10246                                    const X86Subtarget *Subtarget) {
10247   // Turn load->store of MMX types into GPR load/stores.  This avoids clobbering
10248   // the FP state in cases where an emms may be missing.
10249   // A preferable solution to the general problem is to figure out the right
10250   // places to insert EMMS.  This qualifies as a quick hack.
10251
10252   // Similarly, turn load->store of i64 into double load/stores in 32-bit mode.
10253   StoreSDNode *St = cast<StoreSDNode>(N);
10254   EVT VT = St->getValue().getValueType();
10255   if (VT.getSizeInBits() != 64)
10256     return SDValue();
10257
10258   const Function *F = DAG.getMachineFunction().getFunction();
10259   bool NoImplicitFloatOps = F->hasFnAttr(Attribute::NoImplicitFloat);
10260   bool F64IsLegal = !UseSoftFloat && !NoImplicitFloatOps
10261     && Subtarget->hasSSE2();
10262   if ((VT.isVector() ||
10263        (VT == MVT::i64 && F64IsLegal && !Subtarget->is64Bit())) &&
10264       isa<LoadSDNode>(St->getValue()) &&
10265       !cast<LoadSDNode>(St->getValue())->isVolatile() &&
10266       St->getChain().hasOneUse() && !St->isVolatile()) {
10267     SDNode* LdVal = St->getValue().getNode();
10268     LoadSDNode *Ld = 0;
10269     int TokenFactorIndex = -1;
10270     SmallVector<SDValue, 8> Ops;
10271     SDNode* ChainVal = St->getChain().getNode();
10272     // Must be a store of a load.  We currently handle two cases:  the load
10273     // is a direct child, and it's under an intervening TokenFactor.  It is
10274     // possible to dig deeper under nested TokenFactors.
10275     if (ChainVal == LdVal)
10276       Ld = cast<LoadSDNode>(St->getChain());
10277     else if (St->getValue().hasOneUse() &&
10278              ChainVal->getOpcode() == ISD::TokenFactor) {
10279       for (unsigned i=0, e = ChainVal->getNumOperands(); i != e; ++i) {
10280         if (ChainVal->getOperand(i).getNode() == LdVal) {
10281           TokenFactorIndex = i;
10282           Ld = cast<LoadSDNode>(St->getValue());
10283         } else
10284           Ops.push_back(ChainVal->getOperand(i));
10285       }
10286     }
10287
10288     if (!Ld || !ISD::isNormalLoad(Ld))
10289       return SDValue();
10290
10291     // If this is not the MMX case, i.e. we are just turning i64 load/store
10292     // into f64 load/store, avoid the transformation if there are multiple
10293     // uses of the loaded value.
10294     if (!VT.isVector() && !Ld->hasNUsesOfValue(1, 0))
10295       return SDValue();
10296
10297     DebugLoc LdDL = Ld->getDebugLoc();
10298     DebugLoc StDL = N->getDebugLoc();
10299     // If we are a 64-bit capable x86, lower to a single movq load/store pair.
10300     // Otherwise, if it's legal to use f64 SSE instructions, use f64 load/store
10301     // pair instead.
10302     if (Subtarget->is64Bit() || F64IsLegal) {
10303       EVT LdVT = Subtarget->is64Bit() ? MVT::i64 : MVT::f64;
10304       SDValue NewLd = DAG.getLoad(LdVT, LdDL, Ld->getChain(),
10305                                   Ld->getBasePtr(), Ld->getSrcValue(),
10306                                   Ld->getSrcValueOffset(), Ld->isVolatile(),
10307                                   Ld->isNonTemporal(), Ld->getAlignment());
10308       SDValue NewChain = NewLd.getValue(1);
10309       if (TokenFactorIndex != -1) {
10310         Ops.push_back(NewChain);
10311         NewChain = DAG.getNode(ISD::TokenFactor, LdDL, MVT::Other, &Ops[0],
10312                                Ops.size());
10313       }
10314       return DAG.getStore(NewChain, StDL, NewLd, St->getBasePtr(),
10315                           St->getSrcValue(), St->getSrcValueOffset(),
10316                           St->isVolatile(), St->isNonTemporal(),
10317                           St->getAlignment());
10318     }
10319
10320     // Otherwise, lower to two pairs of 32-bit loads / stores.
10321     SDValue LoAddr = Ld->getBasePtr();
10322     SDValue HiAddr = DAG.getNode(ISD::ADD, LdDL, MVT::i32, LoAddr,
10323                                  DAG.getConstant(4, MVT::i32));
10324
10325     SDValue LoLd = DAG.getLoad(MVT::i32, LdDL, Ld->getChain(), LoAddr,
10326                                Ld->getSrcValue(), Ld->getSrcValueOffset(),
10327                                Ld->isVolatile(), Ld->isNonTemporal(),
10328                                Ld->getAlignment());
10329     SDValue HiLd = DAG.getLoad(MVT::i32, LdDL, Ld->getChain(), HiAddr,
10330                                Ld->getSrcValue(), Ld->getSrcValueOffset()+4,
10331                                Ld->isVolatile(), Ld->isNonTemporal(),
10332                                MinAlign(Ld->getAlignment(), 4));
10333
10334     SDValue NewChain = LoLd.getValue(1);
10335     if (TokenFactorIndex != -1) {
10336       Ops.push_back(LoLd);
10337       Ops.push_back(HiLd);
10338       NewChain = DAG.getNode(ISD::TokenFactor, LdDL, MVT::Other, &Ops[0],
10339                              Ops.size());
10340     }
10341
10342     LoAddr = St->getBasePtr();
10343     HiAddr = DAG.getNode(ISD::ADD, StDL, MVT::i32, LoAddr,
10344                          DAG.getConstant(4, MVT::i32));
10345
10346     SDValue LoSt = DAG.getStore(NewChain, StDL, LoLd, LoAddr,
10347                                 St->getSrcValue(), St->getSrcValueOffset(),
10348                                 St->isVolatile(), St->isNonTemporal(),
10349                                 St->getAlignment());
10350     SDValue HiSt = DAG.getStore(NewChain, StDL, HiLd, HiAddr,
10351                                 St->getSrcValue(),
10352                                 St->getSrcValueOffset() + 4,
10353                                 St->isVolatile(),
10354                                 St->isNonTemporal(),
10355                                 MinAlign(St->getAlignment(), 4));
10356     return DAG.getNode(ISD::TokenFactor, StDL, MVT::Other, LoSt, HiSt);
10357   }
10358   return SDValue();
10359 }
10360
10361 /// PerformFORCombine - Do target-specific dag combines on X86ISD::FOR and
10362 /// X86ISD::FXOR nodes.
10363 static SDValue PerformFORCombine(SDNode *N, SelectionDAG &DAG) {
10364   assert(N->getOpcode() == X86ISD::FOR || N->getOpcode() == X86ISD::FXOR);
10365   // F[X]OR(0.0, x) -> x
10366   // F[X]OR(x, 0.0) -> x
10367   if (ConstantFPSDNode *C = dyn_cast<ConstantFPSDNode>(N->getOperand(0)))
10368     if (C->getValueAPF().isPosZero())
10369       return N->getOperand(1);
10370   if (ConstantFPSDNode *C = dyn_cast<ConstantFPSDNode>(N->getOperand(1)))
10371     if (C->getValueAPF().isPosZero())
10372       return N->getOperand(0);
10373   return SDValue();
10374 }
10375
10376 /// PerformFANDCombine - Do target-specific dag combines on X86ISD::FAND nodes.
10377 static SDValue PerformFANDCombine(SDNode *N, SelectionDAG &DAG) {
10378   // FAND(0.0, x) -> 0.0
10379   // FAND(x, 0.0) -> 0.0
10380   if (ConstantFPSDNode *C = dyn_cast<ConstantFPSDNode>(N->getOperand(0)))
10381     if (C->getValueAPF().isPosZero())
10382       return N->getOperand(0);
10383   if (ConstantFPSDNode *C = dyn_cast<ConstantFPSDNode>(N->getOperand(1)))
10384     if (C->getValueAPF().isPosZero())
10385       return N->getOperand(1);
10386   return SDValue();
10387 }
10388
10389 static SDValue PerformBTCombine(SDNode *N,
10390                                 SelectionDAG &DAG,
10391                                 TargetLowering::DAGCombinerInfo &DCI) {
10392   // BT ignores high bits in the bit index operand.
10393   SDValue Op1 = N->getOperand(1);
10394   if (Op1.hasOneUse()) {
10395     unsigned BitWidth = Op1.getValueSizeInBits();
10396     APInt DemandedMask = APInt::getLowBitsSet(BitWidth, Log2_32(BitWidth));
10397     APInt KnownZero, KnownOne;
10398     TargetLowering::TargetLoweringOpt TLO(DAG, !DCI.isBeforeLegalize(),
10399                                           !DCI.isBeforeLegalizeOps());
10400     const TargetLowering &TLI = DAG.getTargetLoweringInfo();
10401     if (TLO.ShrinkDemandedConstant(Op1, DemandedMask) ||
10402         TLI.SimplifyDemandedBits(Op1, DemandedMask, KnownZero, KnownOne, TLO))
10403       DCI.CommitTargetLoweringOpt(TLO);
10404   }
10405   return SDValue();
10406 }
10407
10408 static SDValue PerformVZEXT_MOVLCombine(SDNode *N, SelectionDAG &DAG) {
10409   SDValue Op = N->getOperand(0);
10410   if (Op.getOpcode() == ISD::BIT_CONVERT)
10411     Op = Op.getOperand(0);
10412   EVT VT = N->getValueType(0), OpVT = Op.getValueType();
10413   if (Op.getOpcode() == X86ISD::VZEXT_LOAD &&
10414       VT.getVectorElementType().getSizeInBits() ==
10415       OpVT.getVectorElementType().getSizeInBits()) {
10416     return DAG.getNode(ISD::BIT_CONVERT, N->getDebugLoc(), VT, Op);
10417   }
10418   return SDValue();
10419 }
10420
10421 static SDValue PerformZExtCombine(SDNode *N, SelectionDAG &DAG) {
10422   // (i32 zext (and (i8  x86isd::setcc_carry), 1)) ->
10423   //           (and (i32 x86isd::setcc_carry), 1)
10424   // This eliminates the zext. This transformation is necessary because
10425   // ISD::SETCC is always legalized to i8.
10426   DebugLoc dl = N->getDebugLoc();
10427   SDValue N0 = N->getOperand(0);
10428   EVT VT = N->getValueType(0);
10429   if (N0.getOpcode() == ISD::AND &&
10430       N0.hasOneUse() &&
10431       N0.getOperand(0).hasOneUse()) {
10432     SDValue N00 = N0.getOperand(0);
10433     if (N00.getOpcode() != X86ISD::SETCC_CARRY)
10434       return SDValue();
10435     ConstantSDNode *C = dyn_cast<ConstantSDNode>(N0.getOperand(1));
10436     if (!C || C->getZExtValue() != 1)
10437       return SDValue();
10438     return DAG.getNode(ISD::AND, dl, VT,
10439                        DAG.getNode(X86ISD::SETCC_CARRY, dl, VT,
10440                                    N00.getOperand(0), N00.getOperand(1)),
10441                        DAG.getConstant(1, VT));
10442   }
10443
10444   return SDValue();
10445 }
10446
10447 SDValue X86TargetLowering::PerformDAGCombine(SDNode *N,
10448                                              DAGCombinerInfo &DCI) const {
10449   SelectionDAG &DAG = DCI.DAG;
10450   switch (N->getOpcode()) {
10451   default: break;
10452   case ISD::VECTOR_SHUFFLE: return PerformShuffleCombine(N, DAG, *this);
10453   case ISD::EXTRACT_VECTOR_ELT:
10454                         return PerformEXTRACT_VECTOR_ELTCombine(N, DAG, *this);
10455   case ISD::SELECT:         return PerformSELECTCombine(N, DAG, Subtarget);
10456   case X86ISD::CMOV:        return PerformCMOVCombine(N, DAG, DCI);
10457   case ISD::MUL:            return PerformMulCombine(N, DAG, DCI);
10458   case ISD::SHL:
10459   case ISD::SRA:
10460   case ISD::SRL:            return PerformShiftCombine(N, DAG, Subtarget);
10461   case ISD::OR:             return PerformOrCombine(N, DAG, DCI, Subtarget);
10462   case ISD::STORE:          return PerformSTORECombine(N, DAG, Subtarget);
10463   case X86ISD::FXOR:
10464   case X86ISD::FOR:         return PerformFORCombine(N, DAG);
10465   case X86ISD::FAND:        return PerformFANDCombine(N, DAG);
10466   case X86ISD::BT:          return PerformBTCombine(N, DAG, DCI);
10467   case X86ISD::VZEXT_MOVL:  return PerformVZEXT_MOVLCombine(N, DAG);
10468   case ISD::ZERO_EXTEND:    return PerformZExtCombine(N, DAG);
10469   }
10470
10471   return SDValue();
10472 }
10473
10474 /// isTypeDesirableForOp - Return true if the target has native support for
10475 /// the specified value type and it is 'desirable' to use the type for the
10476 /// given node type. e.g. On x86 i16 is legal, but undesirable since i16
10477 /// instruction encodings are longer and some i16 instructions are slow.
10478 bool X86TargetLowering::isTypeDesirableForOp(unsigned Opc, EVT VT) const {
10479   if (!isTypeLegal(VT))
10480     return false;
10481   if (VT != MVT::i16)
10482     return true;
10483
10484   switch (Opc) {
10485   default:
10486     return true;
10487   case ISD::LOAD:
10488   case ISD::SIGN_EXTEND:
10489   case ISD::ZERO_EXTEND:
10490   case ISD::ANY_EXTEND:
10491   case ISD::SHL:
10492   case ISD::SRL:
10493   case ISD::SUB:
10494   case ISD::ADD:
10495   case ISD::MUL:
10496   case ISD::AND:
10497   case ISD::OR:
10498   case ISD::XOR:
10499     return false;
10500   }
10501 }
10502
10503 static bool MayFoldLoad(SDValue Op) {
10504   return Op.hasOneUse() && ISD::isNormalLoad(Op.getNode());
10505 }
10506
10507 static bool MayFoldIntoStore(SDValue Op) {
10508   return Op.hasOneUse() && ISD::isNormalStore(*Op.getNode()->use_begin());
10509 }
10510
10511 /// IsDesirableToPromoteOp - This method query the target whether it is
10512 /// beneficial for dag combiner to promote the specified node. If true, it
10513 /// should return the desired promotion type by reference.
10514 bool X86TargetLowering::IsDesirableToPromoteOp(SDValue Op, EVT &PVT) const {
10515   EVT VT = Op.getValueType();
10516   if (VT != MVT::i16)
10517     return false;
10518
10519   bool Promote = false;
10520   bool Commute = false;
10521   switch (Op.getOpcode()) {
10522   default: break;
10523   case ISD::LOAD: {
10524     LoadSDNode *LD = cast<LoadSDNode>(Op);
10525     // If the non-extending load has a single use and it's not live out, then it
10526     // might be folded.
10527     if (LD->getExtensionType() == ISD::NON_EXTLOAD /*&&
10528                                                      Op.hasOneUse()*/) {
10529       for (SDNode::use_iterator UI = Op.getNode()->use_begin(),
10530              UE = Op.getNode()->use_end(); UI != UE; ++UI) {
10531         // The only case where we'd want to promote LOAD (rather then it being
10532         // promoted as an operand is when it's only use is liveout.
10533         if (UI->getOpcode() != ISD::CopyToReg)
10534           return false;
10535       }
10536     }
10537     Promote = true;
10538     break;
10539   }
10540   case ISD::SIGN_EXTEND:
10541   case ISD::ZERO_EXTEND:
10542   case ISD::ANY_EXTEND:
10543     Promote = true;
10544     break;
10545   case ISD::SHL:
10546   case ISD::SRL: {
10547     SDValue N0 = Op.getOperand(0);
10548     // Look out for (store (shl (load), x)).
10549     if (MayFoldLoad(N0) && MayFoldIntoStore(Op))
10550       return false;
10551     Promote = true;
10552     break;
10553   }
10554   case ISD::ADD:
10555   case ISD::MUL:
10556   case ISD::AND:
10557   case ISD::OR:
10558   case ISD::XOR:
10559     Commute = true;
10560     // fallthrough
10561   case ISD::SUB: {
10562     SDValue N0 = Op.getOperand(0);
10563     SDValue N1 = Op.getOperand(1);
10564     if (!Commute && MayFoldLoad(N1))
10565       return false;
10566     // Avoid disabling potential load folding opportunities.
10567     if (MayFoldLoad(N0) && (!isa<ConstantSDNode>(N1) || MayFoldIntoStore(Op)))
10568       return false;
10569     if (MayFoldLoad(N1) && (!isa<ConstantSDNode>(N0) || MayFoldIntoStore(Op)))
10570       return false;
10571     Promote = true;
10572   }
10573   }
10574
10575   PVT = MVT::i32;
10576   return Promote;
10577 }
10578
10579 //===----------------------------------------------------------------------===//
10580 //                           X86 Inline Assembly Support
10581 //===----------------------------------------------------------------------===//
10582
10583 static bool LowerToBSwap(CallInst *CI) {
10584   // FIXME: this should verify that we are targetting a 486 or better.  If not,
10585   // we will turn this bswap into something that will be lowered to logical ops
10586   // instead of emitting the bswap asm.  For now, we don't support 486 or lower
10587   // so don't worry about this.
10588
10589   // Verify this is a simple bswap.
10590   if (CI->getNumArgOperands() != 1 ||
10591       CI->getType() != CI->getArgOperand(0)->getType() ||
10592       !CI->getType()->isIntegerTy())
10593     return false;
10594
10595   const IntegerType *Ty = dyn_cast<IntegerType>(CI->getType());
10596   if (!Ty || Ty->getBitWidth() % 16 != 0)
10597     return false;
10598
10599   // Okay, we can do this xform, do so now.
10600   const Type *Tys[] = { Ty };
10601   Module *M = CI->getParent()->getParent()->getParent();
10602   Constant *Int = Intrinsic::getDeclaration(M, Intrinsic::bswap, Tys, 1);
10603
10604   Value *Op = CI->getArgOperand(0);
10605   Op = CallInst::Create(Int, Op, CI->getName(), CI);
10606
10607   CI->replaceAllUsesWith(Op);
10608   CI->eraseFromParent();
10609   return true;
10610 }
10611
10612 bool X86TargetLowering::ExpandInlineAsm(CallInst *CI) const {
10613   InlineAsm *IA = cast<InlineAsm>(CI->getCalledValue());
10614   std::vector<InlineAsm::ConstraintInfo> Constraints = IA->ParseConstraints();
10615
10616   std::string AsmStr = IA->getAsmString();
10617
10618   // TODO: should remove alternatives from the asmstring: "foo {a|b}" -> "foo a"
10619   SmallVector<StringRef, 4> AsmPieces;
10620   SplitString(AsmStr, AsmPieces, "\n");  // ; as separator?
10621
10622   switch (AsmPieces.size()) {
10623   default: return false;
10624   case 1:
10625     AsmStr = AsmPieces[0];
10626     AsmPieces.clear();
10627     SplitString(AsmStr, AsmPieces, " \t");  // Split with whitespace.
10628
10629     // bswap $0
10630     if (AsmPieces.size() == 2 &&
10631         (AsmPieces[0] == "bswap" ||
10632          AsmPieces[0] == "bswapq" ||
10633          AsmPieces[0] == "bswapl") &&
10634         (AsmPieces[1] == "$0" ||
10635          AsmPieces[1] == "${0:q}")) {
10636       // No need to check constraints, nothing other than the equivalent of
10637       // "=r,0" would be valid here.
10638       return LowerToBSwap(CI);
10639     }
10640     // rorw $$8, ${0:w}  -->  llvm.bswap.i16
10641     if (CI->getType()->isIntegerTy(16) &&
10642         AsmPieces.size() == 3 &&
10643         (AsmPieces[0] == "rorw" || AsmPieces[0] == "rolw") &&
10644         AsmPieces[1] == "$$8," &&
10645         AsmPieces[2] == "${0:w}" &&
10646         IA->getConstraintString().compare(0, 5, "=r,0,") == 0) {
10647       AsmPieces.clear();
10648       const std::string &Constraints = IA->getConstraintString();
10649       SplitString(StringRef(Constraints).substr(5), AsmPieces, ",");
10650       std::sort(AsmPieces.begin(), AsmPieces.end());
10651       if (AsmPieces.size() == 4 &&
10652           AsmPieces[0] == "~{cc}" &&
10653           AsmPieces[1] == "~{dirflag}" &&
10654           AsmPieces[2] == "~{flags}" &&
10655           AsmPieces[3] == "~{fpsr}") {
10656         return LowerToBSwap(CI);
10657       }
10658     }
10659     break;
10660   case 3:
10661     if (CI->getType()->isIntegerTy(64) &&
10662         Constraints.size() >= 2 &&
10663         Constraints[0].Codes.size() == 1 && Constraints[0].Codes[0] == "A" &&
10664         Constraints[1].Codes.size() == 1 && Constraints[1].Codes[0] == "0") {
10665       // bswap %eax / bswap %edx / xchgl %eax, %edx  -> llvm.bswap.i64
10666       SmallVector<StringRef, 4> Words;
10667       SplitString(AsmPieces[0], Words, " \t");
10668       if (Words.size() == 2 && Words[0] == "bswap" && Words[1] == "%eax") {
10669         Words.clear();
10670         SplitString(AsmPieces[1], Words, " \t");
10671         if (Words.size() == 2 && Words[0] == "bswap" && Words[1] == "%edx") {
10672           Words.clear();
10673           SplitString(AsmPieces[2], Words, " \t,");
10674           if (Words.size() == 3 && Words[0] == "xchgl" && Words[1] == "%eax" &&
10675               Words[2] == "%edx") {
10676             return LowerToBSwap(CI);
10677           }
10678         }
10679       }
10680     }
10681     break;
10682   }
10683   return false;
10684 }
10685
10686
10687
10688 /// getConstraintType - Given a constraint letter, return the type of
10689 /// constraint it is for this target.
10690 X86TargetLowering::ConstraintType
10691 X86TargetLowering::getConstraintType(const std::string &Constraint) const {
10692   if (Constraint.size() == 1) {
10693     switch (Constraint[0]) {
10694     case 'A':
10695       return C_Register;
10696     case 'f':
10697     case 'r':
10698     case 'R':
10699     case 'l':
10700     case 'q':
10701     case 'Q':
10702     case 'x':
10703     case 'y':
10704     case 'Y':
10705       return C_RegisterClass;
10706     case 'e':
10707     case 'Z':
10708       return C_Other;
10709     default:
10710       break;
10711     }
10712   }
10713   return TargetLowering::getConstraintType(Constraint);
10714 }
10715
10716 /// LowerXConstraint - try to replace an X constraint, which matches anything,
10717 /// with another that has more specific requirements based on the type of the
10718 /// corresponding operand.
10719 const char *X86TargetLowering::
10720 LowerXConstraint(EVT ConstraintVT) const {
10721   // FP X constraints get lowered to SSE1/2 registers if available, otherwise
10722   // 'f' like normal targets.
10723   if (ConstraintVT.isFloatingPoint()) {
10724     if (Subtarget->hasSSE2())
10725       return "Y";
10726     if (Subtarget->hasSSE1())
10727       return "x";
10728   }
10729
10730   return TargetLowering::LowerXConstraint(ConstraintVT);
10731 }
10732
10733 /// LowerAsmOperandForConstraint - Lower the specified operand into the Ops
10734 /// vector.  If it is invalid, don't add anything to Ops.
10735 void X86TargetLowering::LowerAsmOperandForConstraint(SDValue Op,
10736                                                      char Constraint,
10737                                                      std::vector<SDValue>&Ops,
10738                                                      SelectionDAG &DAG) const {
10739   SDValue Result(0, 0);
10740
10741   switch (Constraint) {
10742   default: break;
10743   case 'I':
10744     if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Op)) {
10745       if (C->getZExtValue() <= 31) {
10746         Result = DAG.getTargetConstant(C->getZExtValue(), Op.getValueType());
10747         break;
10748       }
10749     }
10750     return;
10751   case 'J':
10752     if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Op)) {
10753       if (C->getZExtValue() <= 63) {
10754         Result = DAG.getTargetConstant(C->getZExtValue(), Op.getValueType());
10755         break;
10756       }
10757     }
10758     return;
10759   case 'K':
10760     if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Op)) {
10761       if ((int8_t)C->getSExtValue() == C->getSExtValue()) {
10762         Result = DAG.getTargetConstant(C->getZExtValue(), Op.getValueType());
10763         break;
10764       }
10765     }
10766     return;
10767   case 'N':
10768     if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Op)) {
10769       if (C->getZExtValue() <= 255) {
10770         Result = DAG.getTargetConstant(C->getZExtValue(), Op.getValueType());
10771         break;
10772       }
10773     }
10774     return;
10775   case 'e': {
10776     // 32-bit signed value
10777     if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Op)) {
10778       if (ConstantInt::isValueValidForType(Type::getInt32Ty(*DAG.getContext()),
10779                                            C->getSExtValue())) {
10780         // Widen to 64 bits here to get it sign extended.
10781         Result = DAG.getTargetConstant(C->getSExtValue(), MVT::i64);
10782         break;
10783       }
10784     // FIXME gcc accepts some relocatable values here too, but only in certain
10785     // memory models; it's complicated.
10786     }
10787     return;
10788   }
10789   case 'Z': {
10790     // 32-bit unsigned value
10791     if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Op)) {
10792       if (ConstantInt::isValueValidForType(Type::getInt32Ty(*DAG.getContext()),
10793                                            C->getZExtValue())) {
10794         Result = DAG.getTargetConstant(C->getZExtValue(), Op.getValueType());
10795         break;
10796       }
10797     }
10798     // FIXME gcc accepts some relocatable values here too, but only in certain
10799     // memory models; it's complicated.
10800     return;
10801   }
10802   case 'i': {
10803     // Literal immediates are always ok.
10804     if (ConstantSDNode *CST = dyn_cast<ConstantSDNode>(Op)) {
10805       // Widen to 64 bits here to get it sign extended.
10806       Result = DAG.getTargetConstant(CST->getSExtValue(), MVT::i64);
10807       break;
10808     }
10809
10810     // In any sort of PIC mode addresses need to be computed at runtime by
10811     // adding in a register or some sort of table lookup.  These can't
10812     // be used as immediates.
10813     if (Subtarget->isPICStyleGOT() || Subtarget->isPICStyleStubPIC())
10814       return;
10815
10816     // If we are in non-pic codegen mode, we allow the address of a global (with
10817     // an optional displacement) to be used with 'i'.
10818     GlobalAddressSDNode *GA = 0;
10819     int64_t Offset = 0;
10820
10821     // Match either (GA), (GA+C), (GA+C1+C2), etc.
10822     while (1) {
10823       if ((GA = dyn_cast<GlobalAddressSDNode>(Op))) {
10824         Offset += GA->getOffset();
10825         break;
10826       } else if (Op.getOpcode() == ISD::ADD) {
10827         if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Op.getOperand(1))) {
10828           Offset += C->getZExtValue();
10829           Op = Op.getOperand(0);
10830           continue;
10831         }
10832       } else if (Op.getOpcode() == ISD::SUB) {
10833         if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Op.getOperand(1))) {
10834           Offset += -C->getZExtValue();
10835           Op = Op.getOperand(0);
10836           continue;
10837         }
10838       }
10839
10840       // Otherwise, this isn't something we can handle, reject it.
10841       return;
10842     }
10843
10844     const GlobalValue *GV = GA->getGlobal();
10845     // If we require an extra load to get this address, as in PIC mode, we
10846     // can't accept it.
10847     if (isGlobalStubReference(Subtarget->ClassifyGlobalReference(GV,
10848                                                         getTargetMachine())))
10849       return;
10850
10851     Result = DAG.getTargetGlobalAddress(GV, Op.getDebugLoc(),
10852                                         GA->getValueType(0), Offset);
10853     break;
10854   }
10855   }
10856
10857   if (Result.getNode()) {
10858     Ops.push_back(Result);
10859     return;
10860   }
10861   return TargetLowering::LowerAsmOperandForConstraint(Op, Constraint, Ops, DAG);
10862 }
10863
10864 std::vector<unsigned> X86TargetLowering::
10865 getRegClassForInlineAsmConstraint(const std::string &Constraint,
10866                                   EVT VT) const {
10867   if (Constraint.size() == 1) {
10868     // FIXME: not handling fp-stack yet!
10869     switch (Constraint[0]) {      // GCC X86 Constraint Letters
10870     default: break;  // Unknown constraint letter
10871     case 'q':   // GENERAL_REGS in 64-bit mode, Q_REGS in 32-bit mode.
10872       if (Subtarget->is64Bit()) {
10873         if (VT == MVT::i32)
10874           return make_vector<unsigned>(X86::EAX, X86::EDX, X86::ECX, X86::EBX,
10875                                        X86::ESI, X86::EDI, X86::R8D, X86::R9D,
10876                                        X86::R10D,X86::R11D,X86::R12D,
10877                                        X86::R13D,X86::R14D,X86::R15D,
10878                                        X86::EBP, X86::ESP, 0);
10879         else if (VT == MVT::i16)
10880           return make_vector<unsigned>(X86::AX,  X86::DX,  X86::CX, X86::BX,
10881                                        X86::SI,  X86::DI,  X86::R8W,X86::R9W,
10882                                        X86::R10W,X86::R11W,X86::R12W,
10883                                        X86::R13W,X86::R14W,X86::R15W,
10884                                        X86::BP,  X86::SP, 0);
10885         else if (VT == MVT::i8)
10886           return make_vector<unsigned>(X86::AL,  X86::DL,  X86::CL, X86::BL,
10887                                        X86::SIL, X86::DIL, X86::R8B,X86::R9B,
10888                                        X86::R10B,X86::R11B,X86::R12B,
10889                                        X86::R13B,X86::R14B,X86::R15B,
10890                                        X86::BPL, X86::SPL, 0);
10891
10892         else if (VT == MVT::i64)
10893           return make_vector<unsigned>(X86::RAX, X86::RDX, X86::RCX, X86::RBX,
10894                                        X86::RSI, X86::RDI, X86::R8,  X86::R9,
10895                                        X86::R10, X86::R11, X86::R12,
10896                                        X86::R13, X86::R14, X86::R15,
10897                                        X86::RBP, X86::RSP, 0);
10898
10899         break;
10900       }
10901       // 32-bit fallthrough
10902     case 'Q':   // Q_REGS
10903       if (VT == MVT::i32)
10904         return make_vector<unsigned>(X86::EAX, X86::EDX, X86::ECX, X86::EBX, 0);
10905       else if (VT == MVT::i16)
10906         return make_vector<unsigned>(X86::AX, X86::DX, X86::CX, X86::BX, 0);
10907       else if (VT == MVT::i8)
10908         return make_vector<unsigned>(X86::AL, X86::DL, X86::CL, X86::BL, 0);
10909       else if (VT == MVT::i64)
10910         return make_vector<unsigned>(X86::RAX, X86::RDX, X86::RCX, X86::RBX, 0);
10911       break;
10912     }
10913   }
10914
10915   return std::vector<unsigned>();
10916 }
10917
10918 std::pair<unsigned, const TargetRegisterClass*>
10919 X86TargetLowering::getRegForInlineAsmConstraint(const std::string &Constraint,
10920                                                 EVT VT) const {
10921   // First, see if this is a constraint that directly corresponds to an LLVM
10922   // register class.
10923   if (Constraint.size() == 1) {
10924     // GCC Constraint Letters
10925     switch (Constraint[0]) {
10926     default: break;
10927     case 'r':   // GENERAL_REGS
10928     case 'l':   // INDEX_REGS
10929       if (VT == MVT::i8)
10930         return std::make_pair(0U, X86::GR8RegisterClass);
10931       if (VT == MVT::i16)
10932         return std::make_pair(0U, X86::GR16RegisterClass);
10933       if (VT == MVT::i32 || !Subtarget->is64Bit())
10934         return std::make_pair(0U, X86::GR32RegisterClass);
10935       return std::make_pair(0U, X86::GR64RegisterClass);
10936     case 'R':   // LEGACY_REGS
10937       if (VT == MVT::i8)
10938         return std::make_pair(0U, X86::GR8_NOREXRegisterClass);
10939       if (VT == MVT::i16)
10940         return std::make_pair(0U, X86::GR16_NOREXRegisterClass);
10941       if (VT == MVT::i32 || !Subtarget->is64Bit())
10942         return std::make_pair(0U, X86::GR32_NOREXRegisterClass);
10943       return std::make_pair(0U, X86::GR64_NOREXRegisterClass);
10944     case 'f':  // FP Stack registers.
10945       // If SSE is enabled for this VT, use f80 to ensure the isel moves the
10946       // value to the correct fpstack register class.
10947       if (VT == MVT::f32 && !isScalarFPTypeInSSEReg(VT))
10948         return std::make_pair(0U, X86::RFP32RegisterClass);
10949       if (VT == MVT::f64 && !isScalarFPTypeInSSEReg(VT))
10950         return std::make_pair(0U, X86::RFP64RegisterClass);
10951       return std::make_pair(0U, X86::RFP80RegisterClass);
10952     case 'y':   // MMX_REGS if MMX allowed.
10953       if (!Subtarget->hasMMX()) break;
10954       return std::make_pair(0U, X86::VR64RegisterClass);
10955     case 'Y':   // SSE_REGS if SSE2 allowed
10956       if (!Subtarget->hasSSE2()) break;
10957       // FALL THROUGH.
10958     case 'x':   // SSE_REGS if SSE1 allowed
10959       if (!Subtarget->hasSSE1()) break;
10960
10961       switch (VT.getSimpleVT().SimpleTy) {
10962       default: break;
10963       // Scalar SSE types.
10964       case MVT::f32:
10965       case MVT::i32:
10966         return std::make_pair(0U, X86::FR32RegisterClass);
10967       case MVT::f64:
10968       case MVT::i64:
10969         return std::make_pair(0U, X86::FR64RegisterClass);
10970       // Vector types.
10971       case MVT::v16i8:
10972       case MVT::v8i16:
10973       case MVT::v4i32:
10974       case MVT::v2i64:
10975       case MVT::v4f32:
10976       case MVT::v2f64:
10977         return std::make_pair(0U, X86::VR128RegisterClass);
10978       }
10979       break;
10980     }
10981   }
10982
10983   // Use the default implementation in TargetLowering to convert the register
10984   // constraint into a member of a register class.
10985   std::pair<unsigned, const TargetRegisterClass*> Res;
10986   Res = TargetLowering::getRegForInlineAsmConstraint(Constraint, VT);
10987
10988   // Not found as a standard register?
10989   if (Res.second == 0) {
10990     // Map st(0) -> st(7) -> ST0
10991     if (Constraint.size() == 7 && Constraint[0] == '{' &&
10992         tolower(Constraint[1]) == 's' &&
10993         tolower(Constraint[2]) == 't' &&
10994         Constraint[3] == '(' &&
10995         (Constraint[4] >= '0' && Constraint[4] <= '7') &&
10996         Constraint[5] == ')' &&
10997         Constraint[6] == '}') {
10998
10999       Res.first = X86::ST0+Constraint[4]-'0';
11000       Res.second = X86::RFP80RegisterClass;
11001       return Res;
11002     }
11003
11004     // GCC allows "st(0)" to be called just plain "st".
11005     if (StringRef("{st}").equals_lower(Constraint)) {
11006       Res.first = X86::ST0;
11007       Res.second = X86::RFP80RegisterClass;
11008       return Res;
11009     }
11010
11011     // flags -> EFLAGS
11012     if (StringRef("{flags}").equals_lower(Constraint)) {
11013       Res.first = X86::EFLAGS;
11014       Res.second = X86::CCRRegisterClass;
11015       return Res;
11016     }
11017
11018     // 'A' means EAX + EDX.
11019     if (Constraint == "A") {
11020       Res.first = X86::EAX;
11021       Res.second = X86::GR32_ADRegisterClass;
11022       return Res;
11023     }
11024     return Res;
11025   }
11026
11027   // Otherwise, check to see if this is a register class of the wrong value
11028   // type.  For example, we want to map "{ax},i32" -> {eax}, we don't want it to
11029   // turn into {ax},{dx}.
11030   if (Res.second->hasType(VT))
11031     return Res;   // Correct type already, nothing to do.
11032
11033   // All of the single-register GCC register classes map their values onto
11034   // 16-bit register pieces "ax","dx","cx","bx","si","di","bp","sp".  If we
11035   // really want an 8-bit or 32-bit register, map to the appropriate register
11036   // class and return the appropriate register.
11037   if (Res.second == X86::GR16RegisterClass) {
11038     if (VT == MVT::i8) {
11039       unsigned DestReg = 0;
11040       switch (Res.first) {
11041       default: break;
11042       case X86::AX: DestReg = X86::AL; break;
11043       case X86::DX: DestReg = X86::DL; break;
11044       case X86::CX: DestReg = X86::CL; break;
11045       case X86::BX: DestReg = X86::BL; break;
11046       }
11047       if (DestReg) {
11048         Res.first = DestReg;
11049         Res.second = X86::GR8RegisterClass;
11050       }
11051     } else if (VT == MVT::i32) {
11052       unsigned DestReg = 0;
11053       switch (Res.first) {
11054       default: break;
11055       case X86::AX: DestReg = X86::EAX; break;
11056       case X86::DX: DestReg = X86::EDX; break;
11057       case X86::CX: DestReg = X86::ECX; break;
11058       case X86::BX: DestReg = X86::EBX; break;
11059       case X86::SI: DestReg = X86::ESI; break;
11060       case X86::DI: DestReg = X86::EDI; break;
11061       case X86::BP: DestReg = X86::EBP; break;
11062       case X86::SP: DestReg = X86::ESP; break;
11063       }
11064       if (DestReg) {
11065         Res.first = DestReg;
11066         Res.second = X86::GR32RegisterClass;
11067       }
11068     } else if (VT == MVT::i64) {
11069       unsigned DestReg = 0;
11070       switch (Res.first) {
11071       default: break;
11072       case X86::AX: DestReg = X86::RAX; break;
11073       case X86::DX: DestReg = X86::RDX; break;
11074       case X86::CX: DestReg = X86::RCX; break;
11075       case X86::BX: DestReg = X86::RBX; break;
11076       case X86::SI: DestReg = X86::RSI; break;
11077       case X86::DI: DestReg = X86::RDI; break;
11078       case X86::BP: DestReg = X86::RBP; break;
11079       case X86::SP: DestReg = X86::RSP; break;
11080       }
11081       if (DestReg) {
11082         Res.first = DestReg;
11083         Res.second = X86::GR64RegisterClass;
11084       }
11085     }
11086   } else if (Res.second == X86::FR32RegisterClass ||
11087              Res.second == X86::FR64RegisterClass ||
11088              Res.second == X86::VR128RegisterClass) {
11089     // Handle references to XMM physical registers that got mapped into the
11090     // wrong class.  This can happen with constraints like {xmm0} where the
11091     // target independent register mapper will just pick the first match it can
11092     // find, ignoring the required type.
11093     if (VT == MVT::f32)
11094       Res.second = X86::FR32RegisterClass;
11095     else if (VT == MVT::f64)
11096       Res.second = X86::FR64RegisterClass;
11097     else if (X86::VR128RegisterClass->hasType(VT))
11098       Res.second = X86::VR128RegisterClass;
11099   }
11100
11101   return Res;
11102 }