lib/Target/X86/X86ISelLowering.cpp

   1 //===-- X86ISelLowering.cpp - X86 DAG Lowering Implementation -------------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file defines the interfaces that X86 uses to lower LLVM code into a
  11 // selection DAG.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #include "X86ISelLowering.h"
  16 #include "Utils/X86ShuffleDecode.h"
  17 #include "X86CallingConv.h"
  18 #include "X86InstrBuilder.h"
  19 #include "X86MachineFunctionInfo.h"
  20 #include "X86TargetMachine.h"
  21 #include "X86TargetObjectFile.h"
  22 #include "llvm/ADT/SmallSet.h"
  23 #include "llvm/ADT/Statistic.h"
  24 #include "llvm/ADT/StringExtras.h"
  25 #include "llvm/ADT/StringSwitch.h"
  26 #include "llvm/ADT/VariadicFunction.h"
  27 #include "llvm/CodeGen/IntrinsicLowering.h"
  28 #include "llvm/CodeGen/MachineFrameInfo.h"
  29 #include "llvm/CodeGen/MachineFunction.h"
  30 #include "llvm/CodeGen/MachineInstrBuilder.h"
  31 #include "llvm/CodeGen/MachineJumpTableInfo.h"
  32 #include "llvm/CodeGen/MachineModuleInfo.h"
  33 #include "llvm/CodeGen/MachineRegisterInfo.h"
  34 #include "llvm/IR/CallSite.h"
  35 #include "llvm/IR/CallingConv.h"
  36 #include "llvm/IR/Constants.h"
  37 #include "llvm/IR/DerivedTypes.h"
  38 #include "llvm/IR/Function.h"
  39 #include "llvm/IR/GlobalAlias.h"
  40 #include "llvm/IR/GlobalVariable.h"
  41 #include "llvm/IR/Instructions.h"
  42 #include "llvm/IR/Intrinsics.h"
  43 #include "llvm/MC/MCAsmInfo.h"
  44 #include "llvm/MC/MCContext.h"
  45 #include "llvm/MC/MCExpr.h"
  46 #include "llvm/MC/MCSymbol.h"
  47 #include "llvm/Support/CommandLine.h"
  48 #include "llvm/Support/Debug.h"
  49 #include "llvm/Support/ErrorHandling.h"
  50 #include "llvm/Support/MathExtras.h"
  51 #include "llvm/Target/TargetOptions.h"
  52 #include <bitset>
  53 #include <numeric>
  54 #include <cctype>
  55 using namespace llvm;
  56
  57 #define DEBUG_TYPE "x86-isel"
  58
  59 STATISTIC(NumTailCalls, "Number of tail calls");
  60
  61 static cl::opt<bool> ExperimentalVectorWideningLegalization(
  62     "x86-experimental-vector-widening-legalization", cl::init(false),
  63     cl::desc("Enable an experimental vector type legalization through widening "
  64              "rather than promotion."),
  65     cl::Hidden);
  66
  67 static cl::opt<bool> ExperimentalVectorShuffleLowering(
  68     "x86-experimental-vector-shuffle-lowering", cl::init(false),
  69     cl::desc("Enable an experimental vector shuffle lowering code path."),
  70     cl::Hidden);
  71
  72 // Forward declarations.
  73 static SDValue getMOVL(SelectionDAG &DAG, SDLoc dl, EVT VT, SDValue V1,
  74                        SDValue V2);
  75
  76 static SDValue ExtractSubVector(SDValue Vec, unsigned IdxVal,
  77                                 SelectionDAG &DAG, SDLoc dl,
  78                                 unsigned vectorWidth) {
  79   assert((vectorWidth == 128 || vectorWidth == 256) &&
  80          "Unsupported vector width");
  81   EVT VT = Vec.getValueType();
  82   EVT ElVT = VT.getVectorElementType();
  83   unsigned Factor = VT.getSizeInBits()/vectorWidth;
  84   EVT ResultVT = EVT::getVectorVT(*DAG.getContext(), ElVT,
  85                                   VT.getVectorNumElements()/Factor);
  86
  87   // Extract from UNDEF is UNDEF.
  88   if (Vec.getOpcode() == ISD::UNDEF)
  89     return DAG.getUNDEF(ResultVT);
  90
  91   // Extract the relevant vectorWidth bits.  Generate an EXTRACT_SUBVECTOR
  92   unsigned ElemsPerChunk = vectorWidth / ElVT.getSizeInBits();
  93
  94   // This is the index of the first element of the vectorWidth-bit chunk
  95   // we want.
  96   unsigned NormalizedIdxVal = (((IdxVal * ElVT.getSizeInBits()) / vectorWidth)
  97                                * ElemsPerChunk);
  98
  99   // If the input is a buildvector just emit a smaller one.
 100   if (Vec.getOpcode() == ISD::BUILD_VECTOR)
 101     return DAG.getNode(ISD::BUILD_VECTOR, dl, ResultVT,
 102                        makeArrayRef(Vec->op_begin()+NormalizedIdxVal,
 103                                     ElemsPerChunk));
 104
 105   SDValue VecIdx = DAG.getIntPtrConstant(NormalizedIdxVal);
 106   SDValue Result = DAG.getNode(ISD::EXTRACT_SUBVECTOR, dl, ResultVT, Vec,
 107                                VecIdx);
 108
 109   return Result;
 110
 111 }
 112 /// Generate a DAG to grab 128-bits from a vector > 128 bits.  This
 113 /// sets things up to match to an AVX VEXTRACTF128 / VEXTRACTI128
 114 /// or AVX-512 VEXTRACTF32x4 / VEXTRACTI32x4
 115 /// instructions or a simple subregister reference. Idx is an index in the
 116 /// 128 bits we want.  It need not be aligned to a 128-bit bounday.  That makes
 117 /// lowering EXTRACT_VECTOR_ELT operations easier.
 118 static SDValue Extract128BitVector(SDValue Vec, unsigned IdxVal,
 119                                    SelectionDAG &DAG, SDLoc dl) {
 120   assert((Vec.getValueType().is256BitVector() ||
 121           Vec.getValueType().is512BitVector()) && "Unexpected vector size!");
 122   return ExtractSubVector(Vec, IdxVal, DAG, dl, 128);
 123 }
 124
 125 /// Generate a DAG to grab 256-bits from a 512-bit vector.
 126 static SDValue Extract256BitVector(SDValue Vec, unsigned IdxVal,
 127                                    SelectionDAG &DAG, SDLoc dl) {
 128   assert(Vec.getValueType().is512BitVector() && "Unexpected vector size!");
 129   return ExtractSubVector(Vec, IdxVal, DAG, dl, 256);
 130 }
 131
 132 static SDValue InsertSubVector(SDValue Result, SDValue Vec,
 133                                unsigned IdxVal, SelectionDAG &DAG,
 134                                SDLoc dl, unsigned vectorWidth) {
 135   assert((vectorWidth == 128 || vectorWidth == 256) &&
 136          "Unsupported vector width");
 137   // Inserting UNDEF is Result
 138   if (Vec.getOpcode() == ISD::UNDEF)
 139     return Result;
 140   EVT VT = Vec.getValueType();
 141   EVT ElVT = VT.getVectorElementType();
 142   EVT ResultVT = Result.getValueType();
 143
 144   // Insert the relevant vectorWidth bits.
 145   unsigned ElemsPerChunk = vectorWidth/ElVT.getSizeInBits();
 146
 147   // This is the index of the first element of the vectorWidth-bit chunk
 148   // we want.
 149   unsigned NormalizedIdxVal = (((IdxVal * ElVT.getSizeInBits())/vectorWidth)
 150                                * ElemsPerChunk);
 151
 152   SDValue VecIdx = DAG.getIntPtrConstant(NormalizedIdxVal);
 153   return DAG.getNode(ISD::INSERT_SUBVECTOR, dl, ResultVT, Result, Vec,
 154                      VecIdx);
 155 }
 156 /// Generate a DAG to put 128-bits into a vector > 128 bits.  This
 157 /// sets things up to match to an AVX VINSERTF128/VINSERTI128 or
 158 /// AVX-512 VINSERTF32x4/VINSERTI32x4 instructions or a
 159 /// simple superregister reference.  Idx is an index in the 128 bits
 160 /// we want.  It need not be aligned to a 128-bit bounday.  That makes
 161 /// lowering INSERT_VECTOR_ELT operations easier.
 162 static SDValue Insert128BitVector(SDValue Result, SDValue Vec,
 163                                   unsigned IdxVal, SelectionDAG &DAG,
 164                                   SDLoc dl) {
 165   assert(Vec.getValueType().is128BitVector() && "Unexpected vector size!");
 166   return InsertSubVector(Result, Vec, IdxVal, DAG, dl, 128);
 167 }
 168
 169 static SDValue Insert256BitVector(SDValue Result, SDValue Vec,
 170                                   unsigned IdxVal, SelectionDAG &DAG,
 171                                   SDLoc dl) {
 172   assert(Vec.getValueType().is256BitVector() && "Unexpected vector size!");
 173   return InsertSubVector(Result, Vec, IdxVal, DAG, dl, 256);
 174 }
 175
 176 /// Concat two 128-bit vectors into a 256 bit vector using VINSERTF128
 177 /// instructions. This is used because creating CONCAT_VECTOR nodes of
 178 /// BUILD_VECTORS returns a larger BUILD_VECTOR while we're trying to lower
 179 /// large BUILD_VECTORS.
 180 static SDValue Concat128BitVectors(SDValue V1, SDValue V2, EVT VT,
 181                                    unsigned NumElems, SelectionDAG &DAG,
 182                                    SDLoc dl) {
 183   SDValue V = Insert128BitVector(DAG.getUNDEF(VT), V1, 0, DAG, dl);
 184   return Insert128BitVector(V, V2, NumElems/2, DAG, dl);
 185 }
 186
 187 static SDValue Concat256BitVectors(SDValue V1, SDValue V2, EVT VT,
 188                                    unsigned NumElems, SelectionDAG &DAG,
 189                                    SDLoc dl) {
 190   SDValue V = Insert256BitVector(DAG.getUNDEF(VT), V1, 0, DAG, dl);
 191   return Insert256BitVector(V, V2, NumElems/2, DAG, dl);
 192 }
 193
 194 static TargetLoweringObjectFile *createTLOF(const Triple &TT) {
 195   if (TT.isOSBinFormatMachO()) {
 196     if (TT.getArch() == Triple::x86_64)
 197       return new X86_64MachoTargetObjectFile();
 198     return new TargetLoweringObjectFileMachO();
 199   }
 200
 201   if (TT.isOSLinux())
 202     return new X86LinuxTargetObjectFile();
 203   if (TT.isOSBinFormatELF())
 204     return new TargetLoweringObjectFileELF();
 205   if (TT.isKnownWindowsMSVCEnvironment())
 206     return new X86WindowsTargetObjectFile();
 207   if (TT.isOSBinFormatCOFF())
 208     return new TargetLoweringObjectFileCOFF();
 209   llvm_unreachable("unknown subtarget type");
 210 }
 211
 212 // FIXME: This should stop caching the target machine as soon as
 213 // we can remove resetOperationActions et al.
 214 X86TargetLowering::X86TargetLowering(X86TargetMachine &TM)
 215   : TargetLowering(TM, createTLOF(Triple(TM.getTargetTriple()))) {
 216   Subtarget = &TM.getSubtarget<X86Subtarget>();
 217   X86ScalarSSEf64 = Subtarget->hasSSE2();
 218   X86ScalarSSEf32 = Subtarget->hasSSE1();
 219   TD = getDataLayout();
 220
 221   resetOperationActions();
 222 }
 223
 224 void X86TargetLowering::resetOperationActions() {
 225   const TargetMachine &TM = getTargetMachine();
 226   static bool FirstTimeThrough = true;
 227
 228   // If none of the target options have changed, then we don't need to reset the
 229   // operation actions.
 230   if (!FirstTimeThrough && TO == TM.Options) return;
 231
 232   if (!FirstTimeThrough) {
 233     // Reinitialize the actions.
 234     initActions();
 235     FirstTimeThrough = false;
 236   }
 237
 238   TO = TM.Options;
 239
 240   // Set up the TargetLowering object.
 241   static const MVT IntVTs[] = { MVT::i8, MVT::i16, MVT::i32, MVT::i64 };
 242
 243   // X86 is weird, it always uses i8 for shift amounts and setcc results.
 244   setBooleanContents(ZeroOrOneBooleanContent);
 245   // X86-SSE is even stranger. It uses -1 or 0 for vector masks.
 246   setBooleanVectorContents(ZeroOrNegativeOneBooleanContent);
 247
 248   // For 64-bit since we have so many registers use the ILP scheduler, for
 249   // 32-bit code use the register pressure specific scheduling.
 250   // For Atom, always use ILP scheduling.
 251   if (Subtarget->isAtom())
 252     setSchedulingPreference(Sched::ILP);
 253   else if (Subtarget->is64Bit())
 254     setSchedulingPreference(Sched::ILP);
 255   else
 256     setSchedulingPreference(Sched::RegPressure);
 257   const X86RegisterInfo *RegInfo =
 258     static_cast<const X86RegisterInfo*>(TM.getRegisterInfo());
 259   setStackPointerRegisterToSaveRestore(RegInfo->getStackRegister());
 260
 261   // Bypass expensive divides on Atom when compiling with O2
 262   if (Subtarget->hasSlowDivide() && TM.getOptLevel() >= CodeGenOpt::Default) {
 263     addBypassSlowDiv(32, 8);
 264     if (Subtarget->is64Bit())
 265       addBypassSlowDiv(64, 16);
 266   }
 267
 268   if (Subtarget->isTargetKnownWindowsMSVC()) {
 269     // Setup Windows compiler runtime calls.
 270     setLibcallName(RTLIB::SDIV_I64, "_alldiv");
 271     setLibcallName(RTLIB::UDIV_I64, "_aulldiv");
 272     setLibcallName(RTLIB::SREM_I64, "_allrem");
 273     setLibcallName(RTLIB::UREM_I64, "_aullrem");
 274     setLibcallName(RTLIB::MUL_I64, "_allmul");
 275     setLibcallCallingConv(RTLIB::SDIV_I64, CallingConv::X86_StdCall);
 276     setLibcallCallingConv(RTLIB::UDIV_I64, CallingConv::X86_StdCall);
 277     setLibcallCallingConv(RTLIB::SREM_I64, CallingConv::X86_StdCall);
 278     setLibcallCallingConv(RTLIB::UREM_I64, CallingConv::X86_StdCall);
 279     setLibcallCallingConv(RTLIB::MUL_I64, CallingConv::X86_StdCall);
 280
 281     // The _ftol2 runtime function has an unusual calling conv, which
 282     // is modeled by a special pseudo-instruction.
 283     setLibcallName(RTLIB::FPTOUINT_F64_I64, nullptr);
 284     setLibcallName(RTLIB::FPTOUINT_F32_I64, nullptr);
 285     setLibcallName(RTLIB::FPTOUINT_F64_I32, nullptr);
 286     setLibcallName(RTLIB::FPTOUINT_F32_I32, nullptr);
 287   }
 288
 289   if (Subtarget->isTargetDarwin()) {
 290     // Darwin should use _setjmp/_longjmp instead of setjmp/longjmp.
 291     setUseUnderscoreSetJmp(false);
 292     setUseUnderscoreLongJmp(false);
 293   } else if (Subtarget->isTargetWindowsGNU()) {
 294     // MS runtime is weird: it exports _setjmp, but longjmp!
 295     setUseUnderscoreSetJmp(true);
 296     setUseUnderscoreLongJmp(false);
 297   } else {
 298     setUseUnderscoreSetJmp(true);
 299     setUseUnderscoreLongJmp(true);
 300   }
 301
 302   // Set up the register classes.
 303   addRegisterClass(MVT::i8, &X86::GR8RegClass);
 304   addRegisterClass(MVT::i16, &X86::GR16RegClass);
 305   addRegisterClass(MVT::i32, &X86::GR32RegClass);
 306   if (Subtarget->is64Bit())
 307     addRegisterClass(MVT::i64, &X86::GR64RegClass);
 308
 309   setLoadExtAction(ISD::SEXTLOAD, MVT::i1, Promote);
 310
 311   // We don't accept any truncstore of integer registers.
 312   setTruncStoreAction(MVT::i64, MVT::i32, Expand);
 313   setTruncStoreAction(MVT::i64, MVT::i16, Expand);
 314   setTruncStoreAction(MVT::i64, MVT::i8 , Expand);
 315   setTruncStoreAction(MVT::i32, MVT::i16, Expand);
 316   setTruncStoreAction(MVT::i32, MVT::i8 , Expand);
 317   setTruncStoreAction(MVT::i16, MVT::i8,  Expand);
 318
 319   // SETOEQ and SETUNE require checking two conditions.
 320   setCondCodeAction(ISD::SETOEQ, MVT::f32, Expand);
 321   setCondCodeAction(ISD::SETOEQ, MVT::f64, Expand);
 322   setCondCodeAction(ISD::SETOEQ, MVT::f80, Expand);
 323   setCondCodeAction(ISD::SETUNE, MVT::f32, Expand);
 324   setCondCodeAction(ISD::SETUNE, MVT::f64, Expand);
 325   setCondCodeAction(ISD::SETUNE, MVT::f80, Expand);
 326
 327   // Promote all UINT_TO_FP to larger SINT_TO_FP's, as X86 doesn't have this
 328   // operation.
 329   setOperationAction(ISD::UINT_TO_FP       , MVT::i1   , Promote);
 330   setOperationAction(ISD::UINT_TO_FP       , MVT::i8   , Promote);
 331   setOperationAction(ISD::UINT_TO_FP       , MVT::i16  , Promote);
 332
 333   if (Subtarget->is64Bit()) {
 334     setOperationAction(ISD::UINT_TO_FP     , MVT::i32  , Promote);
 335     setOperationAction(ISD::UINT_TO_FP     , MVT::i64  , Custom);
 336   } else if (!TM.Options.UseSoftFloat) {
 337     // We have an algorithm for SSE2->double, and we turn this into a
 338     // 64-bit FILD followed by conditional FADD for other targets.
 339     setOperationAction(ISD::UINT_TO_FP     , MVT::i64  , Custom);
 340     // We have an algorithm for SSE2, and we turn this into a 64-bit
 341     // FILD for other targets.
 342     setOperationAction(ISD::UINT_TO_FP     , MVT::i32  , Custom);
 343   }
 344
 345   // Promote i1/i8 SINT_TO_FP to larger SINT_TO_FP's, as X86 doesn't have
 346   // this operation.
 347   setOperationAction(ISD::SINT_TO_FP       , MVT::i1   , Promote);
 348   setOperationAction(ISD::SINT_TO_FP       , MVT::i8   , Promote);
 349
 350   if (!TM.Options.UseSoftFloat) {
 351     // SSE has no i16 to fp conversion, only i32
 352     if (X86ScalarSSEf32) {
 353       setOperationAction(ISD::SINT_TO_FP     , MVT::i16  , Promote);
 354       // f32 and f64 cases are Legal, f80 case is not
 355       setOperationAction(ISD::SINT_TO_FP     , MVT::i32  , Custom);
 356     } else {
 357       setOperationAction(ISD::SINT_TO_FP     , MVT::i16  , Custom);
 358       setOperationAction(ISD::SINT_TO_FP     , MVT::i32  , Custom);
 359     }
 360   } else {
 361     setOperationAction(ISD::SINT_TO_FP     , MVT::i16  , Promote);
 362     setOperationAction(ISD::SINT_TO_FP     , MVT::i32  , Promote);
 363   }
 364
 365   // In 32-bit mode these are custom lowered.  In 64-bit mode F32 and F64
 366   // are Legal, f80 is custom lowered.
 367   setOperationAction(ISD::FP_TO_SINT     , MVT::i64  , Custom);
 368   setOperationAction(ISD::SINT_TO_FP     , MVT::i64  , Custom);
 369
 370   // Promote i1/i8 FP_TO_SINT to larger FP_TO_SINTS's, as X86 doesn't have
 371   // this operation.
 372   setOperationAction(ISD::FP_TO_SINT       , MVT::i1   , Promote);
 373   setOperationAction(ISD::FP_TO_SINT       , MVT::i8   , Promote);
 374
 375   if (X86ScalarSSEf32) {
 376     setOperationAction(ISD::FP_TO_SINT     , MVT::i16  , Promote);
 377     // f32 and f64 cases are Legal, f80 case is not
 378     setOperationAction(ISD::FP_TO_SINT     , MVT::i32  , Custom);
 379   } else {
 380     setOperationAction(ISD::FP_TO_SINT     , MVT::i16  , Custom);
 381     setOperationAction(ISD::FP_TO_SINT     , MVT::i32  , Custom);
 382   }
 383
 384   // Handle FP_TO_UINT by promoting the destination to a larger signed
 385   // conversion.
 386   setOperationAction(ISD::FP_TO_UINT       , MVT::i1   , Promote);
 387   setOperationAction(ISD::FP_TO_UINT       , MVT::i8   , Promote);
 388   setOperationAction(ISD::FP_TO_UINT       , MVT::i16  , Promote);
 389
 390   if (Subtarget->is64Bit()) {
 391     setOperationAction(ISD::FP_TO_UINT     , MVT::i64  , Expand);
 392     setOperationAction(ISD::FP_TO_UINT     , MVT::i32  , Promote);
 393   } else if (!TM.Options.UseSoftFloat) {
 394     // Since AVX is a superset of SSE3, only check for SSE here.
 395     if (Subtarget->hasSSE1() && !Subtarget->hasSSE3())
 396       // Expand FP_TO_UINT into a select.
 397       // FIXME: We would like to use a Custom expander here eventually to do
 398       // the optimal thing for SSE vs. the default expansion in the legalizer.
 399       setOperationAction(ISD::FP_TO_UINT   , MVT::i32  , Expand);
 400     else
 401       // With SSE3 we can use fisttpll to convert to a signed i64; without
 402       // SSE, we're stuck with a fistpll.
 403       setOperationAction(ISD::FP_TO_UINT   , MVT::i32  , Custom);
 404   }
 405
 406   if (isTargetFTOL()) {
 407     // Use the _ftol2 runtime function, which has a pseudo-instruction
 408     // to handle its weird calling convention.
 409     setOperationAction(ISD::FP_TO_UINT     , MVT::i64  , Custom);
 410   }
 411
 412   // TODO: when we have SSE, these could be more efficient, by using movd/movq.
 413   if (!X86ScalarSSEf64) {
 414     setOperationAction(ISD::BITCAST        , MVT::f32  , Expand);
 415     setOperationAction(ISD::BITCAST        , MVT::i32  , Expand);
 416     if (Subtarget->is64Bit()) {
 417       setOperationAction(ISD::BITCAST      , MVT::f64  , Expand);
 418       // Without SSE, i64->f64 goes through memory.
 419       setOperationAction(ISD::BITCAST      , MVT::i64  , Expand);
 420     }
 421   }
 422
 423   // Scalar integer divide and remainder are lowered to use operations that
 424   // produce two results, to match the available instructions. This exposes
 425   // the two-result form to trivial CSE, which is able to combine x/y and x%y
 426   // into a single instruction.
 427   //
 428   // Scalar integer multiply-high is also lowered to use two-result
 429   // operations, to match the available instructions. However, plain multiply
 430   // (low) operations are left as Legal, as there are single-result
 431   // instructions for this in x86. Using the two-result multiply instructions
 432   // when both high and low results are needed must be arranged by dagcombine.
 433   for (unsigned i = 0; i != array_lengthof(IntVTs); ++i) {
 434     MVT VT = IntVTs[i];
 435     setOperationAction(ISD::MULHS, VT, Expand);
 436     setOperationAction(ISD::MULHU, VT, Expand);
 437     setOperationAction(ISD::SDIV, VT, Expand);
 438     setOperationAction(ISD::UDIV, VT, Expand);
 439     setOperationAction(ISD::SREM, VT, Expand);
 440     setOperationAction(ISD::UREM, VT, Expand);
 441
 442     // Add/Sub overflow ops with MVT::Glues are lowered to EFLAGS dependences.
 443     setOperationAction(ISD::ADDC, VT, Custom);
 444     setOperationAction(ISD::ADDE, VT, Custom);
 445     setOperationAction(ISD::SUBC, VT, Custom);
 446     setOperationAction(ISD::SUBE, VT, Custom);
 447   }
 448
 449   setOperationAction(ISD::BR_JT            , MVT::Other, Expand);
 450   setOperationAction(ISD::BRCOND           , MVT::Other, Custom);
 451   setOperationAction(ISD::BR_CC            , MVT::f32,   Expand);
 452   setOperationAction(ISD::BR_CC            , MVT::f64,   Expand);
 453   setOperationAction(ISD::BR_CC            , MVT::f80,   Expand);
 454   setOperationAction(ISD::BR_CC            , MVT::i8,    Expand);
 455   setOperationAction(ISD::BR_CC            , MVT::i16,   Expand);
 456   setOperationAction(ISD::BR_CC            , MVT::i32,   Expand);
 457   setOperationAction(ISD::BR_CC            , MVT::i64,   Expand);
 458   setOperationAction(ISD::SELECT_CC        , MVT::f32,   Expand);
 459   setOperationAction(ISD::SELECT_CC        , MVT::f64,   Expand);
 460   setOperationAction(ISD::SELECT_CC        , MVT::f80,   Expand);
 461   setOperationAction(ISD::SELECT_CC        , MVT::i8,    Expand);
 462   setOperationAction(ISD::SELECT_CC        , MVT::i16,   Expand);
 463   setOperationAction(ISD::SELECT_CC        , MVT::i32,   Expand);
 464   setOperationAction(ISD::SELECT_CC        , MVT::i64,   Expand);
 465   if (Subtarget->is64Bit())
 466     setOperationAction(ISD::SIGN_EXTEND_INREG, MVT::i32, Legal);
 467   setOperationAction(ISD::SIGN_EXTEND_INREG, MVT::i16  , Legal);
 468   setOperationAction(ISD::SIGN_EXTEND_INREG, MVT::i8   , Legal);
 469   setOperationAction(ISD::SIGN_EXTEND_INREG, MVT::i1   , Expand);
 470   setOperationAction(ISD::FP_ROUND_INREG   , MVT::f32  , Expand);
 471   setOperationAction(ISD::FREM             , MVT::f32  , Expand);
 472   setOperationAction(ISD::FREM             , MVT::f64  , Expand);
 473   setOperationAction(ISD::FREM             , MVT::f80  , Expand);
 474   setOperationAction(ISD::FLT_ROUNDS_      , MVT::i32  , Custom);
 475
 476   // Promote the i8 variants and force them on up to i32 which has a shorter
 477   // encoding.
 478   setOperationAction(ISD::CTTZ             , MVT::i8   , Promote);
 479   AddPromotedToType (ISD::CTTZ             , MVT::i8   , MVT::i32);
 480   setOperationAction(ISD::CTTZ_ZERO_UNDEF  , MVT::i8   , Promote);
 481   AddPromotedToType (ISD::CTTZ_ZERO_UNDEF  , MVT::i8   , MVT::i32);
 482   if (Subtarget->hasBMI()) {
 483     setOperationAction(ISD::CTTZ_ZERO_UNDEF, MVT::i16  , Expand);
 484     setOperationAction(ISD::CTTZ_ZERO_UNDEF, MVT::i32  , Expand);
 485     if (Subtarget->is64Bit())
 486       setOperationAction(ISD::CTTZ_ZERO_UNDEF, MVT::i64, Expand);
 487   } else {
 488     setOperationAction(ISD::CTTZ           , MVT::i16  , Custom);
 489     setOperationAction(ISD::CTTZ           , MVT::i32  , Custom);
 490     if (Subtarget->is64Bit())
 491       setOperationAction(ISD::CTTZ         , MVT::i64  , Custom);
 492   }
 493
 494   if (Subtarget->hasLZCNT()) {
 495     // When promoting the i8 variants, force them to i32 for a shorter
 496     // encoding.
 497     setOperationAction(ISD::CTLZ           , MVT::i8   , Promote);
 498     AddPromotedToType (ISD::CTLZ           , MVT::i8   , MVT::i32);
 499     setOperationAction(ISD::CTLZ_ZERO_UNDEF, MVT::i8   , Promote);
 500     AddPromotedToType (ISD::CTLZ_ZERO_UNDEF, MVT::i8   , MVT::i32);
 501     setOperationAction(ISD::CTLZ_ZERO_UNDEF, MVT::i16  , Expand);
 502     setOperationAction(ISD::CTLZ_ZERO_UNDEF, MVT::i32  , Expand);
 503     if (Subtarget->is64Bit())
 504       setOperationAction(ISD::CTLZ_ZERO_UNDEF, MVT::i64, Expand);
 505   } else {
 506     setOperationAction(ISD::CTLZ           , MVT::i8   , Custom);
 507     setOperationAction(ISD::CTLZ           , MVT::i16  , Custom);
 508     setOperationAction(ISD::CTLZ           , MVT::i32  , Custom);
 509     setOperationAction(ISD::CTLZ_ZERO_UNDEF, MVT::i8   , Custom);
 510     setOperationAction(ISD::CTLZ_ZERO_UNDEF, MVT::i16  , Custom);
 511     setOperationAction(ISD::CTLZ_ZERO_UNDEF, MVT::i32  , Custom);
 512     if (Subtarget->is64Bit()) {
 513       setOperationAction(ISD::CTLZ         , MVT::i64  , Custom);
 514       setOperationAction(ISD::CTLZ_ZERO_UNDEF, MVT::i64, Custom);
 515     }
 516   }
 517
 518   if (Subtarget->hasPOPCNT()) {
 519     setOperationAction(ISD::CTPOP          , MVT::i8   , Promote);
 520   } else {
 521     setOperationAction(ISD::CTPOP          , MVT::i8   , Expand);
 522     setOperationAction(ISD::CTPOP          , MVT::i16  , Expand);
 523     setOperationAction(ISD::CTPOP          , MVT::i32  , Expand);
 524     if (Subtarget->is64Bit())
 525       setOperationAction(ISD::CTPOP        , MVT::i64  , Expand);
 526   }
 527
 528   setOperationAction(ISD::READCYCLECOUNTER , MVT::i64  , Custom);
 529
 530   if (!Subtarget->hasMOVBE())
 531     setOperationAction(ISD::BSWAP          , MVT::i16  , Expand);
 532
 533   // These should be promoted to a larger select which is supported.
 534   setOperationAction(ISD::SELECT          , MVT::i1   , Promote);
 535   // X86 wants to expand cmov itself.
 536   setOperationAction(ISD::SELECT          , MVT::i8   , Custom);
 537   setOperationAction(ISD::SELECT          , MVT::i16  , Custom);
 538   setOperationAction(ISD::SELECT          , MVT::i32  , Custom);
 539   setOperationAction(ISD::SELECT          , MVT::f32  , Custom);
 540   setOperationAction(ISD::SELECT          , MVT::f64  , Custom);
 541   setOperationAction(ISD::SELECT          , MVT::f80  , Custom);
 542   setOperationAction(ISD::SETCC           , MVT::i8   , Custom);
 543   setOperationAction(ISD::SETCC           , MVT::i16  , Custom);
 544   setOperationAction(ISD::SETCC           , MVT::i32  , Custom);
 545   setOperationAction(ISD::SETCC           , MVT::f32  , Custom);
 546   setOperationAction(ISD::SETCC           , MVT::f64  , Custom);
 547   setOperationAction(ISD::SETCC           , MVT::f80  , Custom);
 548   if (Subtarget->is64Bit()) {
 549     setOperationAction(ISD::SELECT        , MVT::i64  , Custom);
 550     setOperationAction(ISD::SETCC         , MVT::i64  , Custom);
 551   }
 552   setOperationAction(ISD::EH_RETURN       , MVT::Other, Custom);
 553   // NOTE: EH_SJLJ_SETJMP/_LONGJMP supported here is NOT intended to support
 554   // SjLj exception handling but a light-weight setjmp/longjmp replacement to
 555   // support continuation, user-level threading, and etc.. As a result, no
 556   // other SjLj exception interfaces are implemented and please don't build
 557   // your own exception handling based on them.
 558   // LLVM/Clang supports zero-cost DWARF exception handling.
 559   setOperationAction(ISD::EH_SJLJ_SETJMP, MVT::i32, Custom);
 560   setOperationAction(ISD::EH_SJLJ_LONGJMP, MVT::Other, Custom);
 561
 562   // Darwin ABI issue.
 563   setOperationAction(ISD::ConstantPool    , MVT::i32  , Custom);
 564   setOperationAction(ISD::JumpTable       , MVT::i32  , Custom);
 565   setOperationAction(ISD::GlobalAddress   , MVT::i32  , Custom);
 566   setOperationAction(ISD::GlobalTLSAddress, MVT::i32  , Custom);
 567   if (Subtarget->is64Bit())
 568     setOperationAction(ISD::GlobalTLSAddress, MVT::i64, Custom);
 569   setOperationAction(ISD::ExternalSymbol  , MVT::i32  , Custom);
 570   setOperationAction(ISD::BlockAddress    , MVT::i32  , Custom);
 571   if (Subtarget->is64Bit()) {
 572     setOperationAction(ISD::ConstantPool  , MVT::i64  , Custom);
 573     setOperationAction(ISD::JumpTable     , MVT::i64  , Custom);
 574     setOperationAction(ISD::GlobalAddress , MVT::i64  , Custom);
 575     setOperationAction(ISD::ExternalSymbol, MVT::i64  , Custom);
 576     setOperationAction(ISD::BlockAddress  , MVT::i64  , Custom);
 577   }
 578   // 64-bit addm sub, shl, sra, srl (iff 32-bit x86)
 579   setOperationAction(ISD::SHL_PARTS       , MVT::i32  , Custom);
 580   setOperationAction(ISD::SRA_PARTS       , MVT::i32  , Custom);
 581   setOperationAction(ISD::SRL_PARTS       , MVT::i32  , Custom);
 582   if (Subtarget->is64Bit()) {
 583     setOperationAction(ISD::SHL_PARTS     , MVT::i64  , Custom);
 584     setOperationAction(ISD::SRA_PARTS     , MVT::i64  , Custom);
 585     setOperationAction(ISD::SRL_PARTS     , MVT::i64  , Custom);
 586   }
 587
 588   if (Subtarget->hasSSE1())
 589     setOperationAction(ISD::PREFETCH      , MVT::Other, Legal);
 590
 591   setOperationAction(ISD::ATOMIC_FENCE  , MVT::Other, Custom);
 592
 593   // Expand certain atomics
 594   for (unsigned i = 0; i != array_lengthof(IntVTs); ++i) {
 595     MVT VT = IntVTs[i];
 596     setOperationAction(ISD::ATOMIC_CMP_SWAP_WITH_SUCCESS, VT, Custom);
 597     setOperationAction(ISD::ATOMIC_LOAD_SUB, VT, Custom);
 598     setOperationAction(ISD::ATOMIC_STORE, VT, Custom);
 599   }
 600
 601   if (Subtarget->hasCmpxchg16b()) {
 602     setOperationAction(ISD::ATOMIC_CMP_SWAP_WITH_SUCCESS, MVT::i128, Custom);
 603   }
 604
 605   // FIXME - use subtarget debug flags
 606   if (!Subtarget->isTargetDarwin() && !Subtarget->isTargetELF() &&
 607       !Subtarget->isTargetCygMing() && !Subtarget->isTargetWin64()) {
 608     setOperationAction(ISD::EH_LABEL, MVT::Other, Expand);
 609   }
 610
 611   if (Subtarget->is64Bit()) {
 612     setExceptionPointerRegister(X86::RAX);
 613     setExceptionSelectorRegister(X86::RDX);
 614   } else {
 615     setExceptionPointerRegister(X86::EAX);
 616     setExceptionSelectorRegister(X86::EDX);
 617   }
 618   setOperationAction(ISD::FRAME_TO_ARGS_OFFSET, MVT::i32, Custom);
 619   setOperationAction(ISD::FRAME_TO_ARGS_OFFSET, MVT::i64, Custom);
 620
 621   setOperationAction(ISD::INIT_TRAMPOLINE, MVT::Other, Custom);
 622   setOperationAction(ISD::ADJUST_TRAMPOLINE, MVT::Other, Custom);
 623
 624   setOperationAction(ISD::TRAP, MVT::Other, Legal);
 625   setOperationAction(ISD::DEBUGTRAP, MVT::Other, Legal);
 626
 627   // VASTART needs to be custom lowered to use the VarArgsFrameIndex
 628   setOperationAction(ISD::VASTART           , MVT::Other, Custom);
 629   setOperationAction(ISD::VAEND             , MVT::Other, Expand);
 630   if (Subtarget->is64Bit() && !Subtarget->isTargetWin64()) {
 631     // TargetInfo::X86_64ABIBuiltinVaList
 632     setOperationAction(ISD::VAARG           , MVT::Other, Custom);
 633     setOperationAction(ISD::VACOPY          , MVT::Other, Custom);
 634   } else {
 635     // TargetInfo::CharPtrBuiltinVaList
 636     setOperationAction(ISD::VAARG           , MVT::Other, Expand);
 637     setOperationAction(ISD::VACOPY          , MVT::Other, Expand);
 638   }
 639
 640   setOperationAction(ISD::STACKSAVE,          MVT::Other, Expand);
 641   setOperationAction(ISD::STACKRESTORE,       MVT::Other, Expand);
 642
 643   setOperationAction(ISD::DYNAMIC_STACKALLOC, Subtarget->is64Bit() ?
 644                      MVT::i64 : MVT::i32, Custom);
 645
 646   if (!TM.Options.UseSoftFloat && X86ScalarSSEf64) {
 647     // f32 and f64 use SSE.
 648     // Set up the FP register classes.
 649     addRegisterClass(MVT::f32, &X86::FR32RegClass);
 650     addRegisterClass(MVT::f64, &X86::FR64RegClass);
 651
 652     // Use ANDPD to simulate FABS.
 653     setOperationAction(ISD::FABS , MVT::f64, Custom);
 654     setOperationAction(ISD::FABS , MVT::f32, Custom);
 655
 656     // Use XORP to simulate FNEG.
 657     setOperationAction(ISD::FNEG , MVT::f64, Custom);
 658     setOperationAction(ISD::FNEG , MVT::f32, Custom);
 659
 660     // Use ANDPD and ORPD to simulate FCOPYSIGN.
 661     setOperationAction(ISD::FCOPYSIGN, MVT::f64, Custom);
 662     setOperationAction(ISD::FCOPYSIGN, MVT::f32, Custom);
 663
 664     // Lower this to FGETSIGNx86 plus an AND.
 665     setOperationAction(ISD::FGETSIGN, MVT::i64, Custom);
 666     setOperationAction(ISD::FGETSIGN, MVT::i32, Custom);
 667
 668     // We don't support sin/cos/fmod
 669     setOperationAction(ISD::FSIN   , MVT::f64, Expand);
 670     setOperationAction(ISD::FCOS   , MVT::f64, Expand);
 671     setOperationAction(ISD::FSINCOS, MVT::f64, Expand);
 672     setOperationAction(ISD::FSIN   , MVT::f32, Expand);
 673     setOperationAction(ISD::FCOS   , MVT::f32, Expand);
 674     setOperationAction(ISD::FSINCOS, MVT::f32, Expand);
 675
 676     // Expand FP immediates into loads from the stack, except for the special
 677     // cases we handle.
 678     addLegalFPImmediate(APFloat(+0.0)); // xorpd
 679     addLegalFPImmediate(APFloat(+0.0f)); // xorps
 680   } else if (!TM.Options.UseSoftFloat && X86ScalarSSEf32) {
 681     // Use SSE for f32, x87 for f64.
 682     // Set up the FP register classes.
 683     addRegisterClass(MVT::f32, &X86::FR32RegClass);
 684     addRegisterClass(MVT::f64, &X86::RFP64RegClass);
 685
 686     // Use ANDPS to simulate FABS.
 687     setOperationAction(ISD::FABS , MVT::f32, Custom);
 688
 689     // Use XORP to simulate FNEG.
 690     setOperationAction(ISD::FNEG , MVT::f32, Custom);
 691
 692     setOperationAction(ISD::UNDEF,     MVT::f64, Expand);
 693
 694     // Use ANDPS and ORPS to simulate FCOPYSIGN.
 695     setOperationAction(ISD::FCOPYSIGN, MVT::f64, Expand);
 696     setOperationAction(ISD::FCOPYSIGN, MVT::f32, Custom);
 697
 698     // We don't support sin/cos/fmod
 699     setOperationAction(ISD::FSIN   , MVT::f32, Expand);
 700     setOperationAction(ISD::FCOS   , MVT::f32, Expand);
 701     setOperationAction(ISD::FSINCOS, MVT::f32, Expand);
 702
 703     // Special cases we handle for FP constants.
 704     addLegalFPImmediate(APFloat(+0.0f)); // xorps
 705     addLegalFPImmediate(APFloat(+0.0)); // FLD0
 706     addLegalFPImmediate(APFloat(+1.0)); // FLD1
 707     addLegalFPImmediate(APFloat(-0.0)); // FLD0/FCHS
 708     addLegalFPImmediate(APFloat(-1.0)); // FLD1/FCHS
 709
 710     if (!TM.Options.UnsafeFPMath) {
 711       setOperationAction(ISD::FSIN   , MVT::f64, Expand);
 712       setOperationAction(ISD::FCOS   , MVT::f64, Expand);
 713       setOperationAction(ISD::FSINCOS, MVT::f64, Expand);
 714     }
 715   } else if (!TM.Options.UseSoftFloat) {
 716     // f32 and f64 in x87.
 717     // Set up the FP register classes.
 718     addRegisterClass(MVT::f64, &X86::RFP64RegClass);
 719     addRegisterClass(MVT::f32, &X86::RFP32RegClass);
 720
 721     setOperationAction(ISD::UNDEF,     MVT::f64, Expand);
 722     setOperationAction(ISD::UNDEF,     MVT::f32, Expand);
 723     setOperationAction(ISD::FCOPYSIGN, MVT::f64, Expand);
 724     setOperationAction(ISD::FCOPYSIGN, MVT::f32, Expand);
 725
 726     if (!TM.Options.UnsafeFPMath) {
 727       setOperationAction(ISD::FSIN   , MVT::f64, Expand);
 728       setOperationAction(ISD::FSIN   , MVT::f32, Expand);
 729       setOperationAction(ISD::FCOS   , MVT::f64, Expand);
 730       setOperationAction(ISD::FCOS   , MVT::f32, Expand);
 731       setOperationAction(ISD::FSINCOS, MVT::f64, Expand);
 732       setOperationAction(ISD::FSINCOS, MVT::f32, Expand);
 733     }
 734     addLegalFPImmediate(APFloat(+0.0)); // FLD0
 735     addLegalFPImmediate(APFloat(+1.0)); // FLD1
 736     addLegalFPImmediate(APFloat(-0.0)); // FLD0/FCHS
 737     addLegalFPImmediate(APFloat(-1.0)); // FLD1/FCHS
 738     addLegalFPImmediate(APFloat(+0.0f)); // FLD0
 739     addLegalFPImmediate(APFloat(+1.0f)); // FLD1
 740     addLegalFPImmediate(APFloat(-0.0f)); // FLD0/FCHS
 741     addLegalFPImmediate(APFloat(-1.0f)); // FLD1/FCHS
 742   }
 743
 744   // We don't support FMA.
 745   setOperationAction(ISD::FMA, MVT::f64, Expand);
 746   setOperationAction(ISD::FMA, MVT::f32, Expand);
 747
 748   // Long double always uses X87.
 749   if (!TM.Options.UseSoftFloat) {
 750     addRegisterClass(MVT::f80, &X86::RFP80RegClass);
 751     setOperationAction(ISD::UNDEF,     MVT::f80, Expand);
 752     setOperationAction(ISD::FCOPYSIGN, MVT::f80, Expand);
 753     {
 754       APFloat TmpFlt = APFloat::getZero(APFloat::x87DoubleExtended);
 755       addLegalFPImmediate(TmpFlt);  // FLD0
 756       TmpFlt.changeSign();
 757       addLegalFPImmediate(TmpFlt);  // FLD0/FCHS
 758
 759       bool ignored;
 760       APFloat TmpFlt2(+1.0);
 761       TmpFlt2.convert(APFloat::x87DoubleExtended, APFloat::rmNearestTiesToEven,
 762                       &ignored);
 763       addLegalFPImmediate(TmpFlt2);  // FLD1
 764       TmpFlt2.changeSign();
 765       addLegalFPImmediate(TmpFlt2);  // FLD1/FCHS
 766     }
 767
 768     if (!TM.Options.UnsafeFPMath) {
 769       setOperationAction(ISD::FSIN   , MVT::f80, Expand);
 770       setOperationAction(ISD::FCOS   , MVT::f80, Expand);
 771       setOperationAction(ISD::FSINCOS, MVT::f80, Expand);
 772     }
 773
 774     setOperationAction(ISD::FFLOOR, MVT::f80, Expand);
 775     setOperationAction(ISD::FCEIL,  MVT::f80, Expand);
 776     setOperationAction(ISD::FTRUNC, MVT::f80, Expand);
 777     setOperationAction(ISD::FRINT,  MVT::f80, Expand);
 778     setOperationAction(ISD::FNEARBYINT, MVT::f80, Expand);
 779     setOperationAction(ISD::FMA, MVT::f80, Expand);
 780   }
 781
 782   // Always use a library call for pow.
 783   setOperationAction(ISD::FPOW             , MVT::f32  , Expand);
 784   setOperationAction(ISD::FPOW             , MVT::f64  , Expand);
 785   setOperationAction(ISD::FPOW             , MVT::f80  , Expand);
 786
 787   setOperationAction(ISD::FLOG, MVT::f80, Expand);
 788   setOperationAction(ISD::FLOG2, MVT::f80, Expand);
 789   setOperationAction(ISD::FLOG10, MVT::f80, Expand);
 790   setOperationAction(ISD::FEXP, MVT::f80, Expand);
 791   setOperationAction(ISD::FEXP2, MVT::f80, Expand);
 792
 793   // First set operation action for all vector types to either promote
 794   // (for widening) or expand (for scalarization). Then we will selectively
 795   // turn on ones that can be effectively codegen'd.
 796   for (int i = MVT::FIRST_VECTOR_VALUETYPE;
 797            i <= MVT::LAST_VECTOR_VALUETYPE; ++i) {
 798     MVT VT = (MVT::SimpleValueType)i;
 799     setOperationAction(ISD::ADD , VT, Expand);
 800     setOperationAction(ISD::SUB , VT, Expand);
 801     setOperationAction(ISD::FADD, VT, Expand);
 802     setOperationAction(ISD::FNEG, VT, Expand);
 803     setOperationAction(ISD::FSUB, VT, Expand);
 804     setOperationAction(ISD::MUL , VT, Expand);
 805     setOperationAction(ISD::FMUL, VT, Expand);
 806     setOperationAction(ISD::SDIV, VT, Expand);
 807     setOperationAction(ISD::UDIV, VT, Expand);
 808     setOperationAction(ISD::FDIV, VT, Expand);
 809     setOperationAction(ISD::SREM, VT, Expand);
 810     setOperationAction(ISD::UREM, VT, Expand);
 811     setOperationAction(ISD::LOAD, VT, Expand);
 812     setOperationAction(ISD::VECTOR_SHUFFLE, VT, Expand);
 813     setOperationAction(ISD::EXTRACT_VECTOR_ELT, VT,Expand);
 814     setOperationAction(ISD::INSERT_VECTOR_ELT, VT, Expand);
 815     setOperationAction(ISD::EXTRACT_SUBVECTOR, VT,Expand);
 816     setOperationAction(ISD::INSERT_SUBVECTOR, VT,Expand);
 817     setOperationAction(ISD::FABS, VT, Expand);
 818     setOperationAction(ISD::FSIN, VT, Expand);
 819     setOperationAction(ISD::FSINCOS, VT, Expand);
 820     setOperationAction(ISD::FCOS, VT, Expand);
 821     setOperationAction(ISD::FSINCOS, VT, Expand);
 822     setOperationAction(ISD::FREM, VT, Expand);
 823     setOperationAction(ISD::FMA,  VT, Expand);
 824     setOperationAction(ISD::FPOWI, VT, Expand);
 825     setOperationAction(ISD::FSQRT, VT, Expand);
 826     setOperationAction(ISD::FCOPYSIGN, VT, Expand);
 827     setOperationAction(ISD::FFLOOR, VT, Expand);
 828     setOperationAction(ISD::FCEIL, VT, Expand);
 829     setOperationAction(ISD::FTRUNC, VT, Expand);
 830     setOperationAction(ISD::FRINT, VT, Expand);
 831     setOperationAction(ISD::FNEARBYINT, VT, Expand);
 832     setOperationAction(ISD::SMUL_LOHI, VT, Expand);
 833     setOperationAction(ISD::MULHS, VT, Expand);
 834     setOperationAction(ISD::UMUL_LOHI, VT, Expand);
 835     setOperationAction(ISD::MULHU, VT, Expand);
 836     setOperationAction(ISD::SDIVREM, VT, Expand);
 837     setOperationAction(ISD::UDIVREM, VT, Expand);
 838     setOperationAction(ISD::FPOW, VT, Expand);
 839     setOperationAction(ISD::CTPOP, VT, Expand);
 840     setOperationAction(ISD::CTTZ, VT, Expand);
 841     setOperationAction(ISD::CTTZ_ZERO_UNDEF, VT, Expand);
 842     setOperationAction(ISD::CTLZ, VT, Expand);
 843     setOperationAction(ISD::CTLZ_ZERO_UNDEF, VT, Expand);
 844     setOperationAction(ISD::SHL, VT, Expand);
 845     setOperationAction(ISD::SRA, VT, Expand);
 846     setOperationAction(ISD::SRL, VT, Expand);
 847     setOperationAction(ISD::ROTL, VT, Expand);
 848     setOperationAction(ISD::ROTR, VT, Expand);
 849     setOperationAction(ISD::BSWAP, VT, Expand);
 850     setOperationAction(ISD::SETCC, VT, Expand);
 851     setOperationAction(ISD::FLOG, VT, Expand);
 852     setOperationAction(ISD::FLOG2, VT, Expand);
 853     setOperationAction(ISD::FLOG10, VT, Expand);
 854     setOperationAction(ISD::FEXP, VT, Expand);
 855     setOperationAction(ISD::FEXP2, VT, Expand);
 856     setOperationAction(ISD::FP_TO_UINT, VT, Expand);
 857     setOperationAction(ISD::FP_TO_SINT, VT, Expand);
 858     setOperationAction(ISD::UINT_TO_FP, VT, Expand);
 859     setOperationAction(ISD::SINT_TO_FP, VT, Expand);
 860     setOperationAction(ISD::SIGN_EXTEND_INREG, VT,Expand);
 861     setOperationAction(ISD::TRUNCATE, VT, Expand);
 862     setOperationAction(ISD::SIGN_EXTEND, VT, Expand);
 863     setOperationAction(ISD::ZERO_EXTEND, VT, Expand);
 864     setOperationAction(ISD::ANY_EXTEND, VT, Expand);
 865     setOperationAction(ISD::VSELECT, VT, Expand);
 866     setOperationAction(ISD::SELECT_CC, VT, Expand);
 867     for (int InnerVT = MVT::FIRST_VECTOR_VALUETYPE;
 868              InnerVT <= MVT::LAST_VECTOR_VALUETYPE; ++InnerVT)
 869       setTruncStoreAction(VT,
 870                           (MVT::SimpleValueType)InnerVT, Expand);
 871     setLoadExtAction(ISD::SEXTLOAD, VT, Expand);
 872     setLoadExtAction(ISD::ZEXTLOAD, VT, Expand);
 873     setLoadExtAction(ISD::EXTLOAD, VT, Expand);
 874   }
 875
 876   // FIXME: In order to prevent SSE instructions being expanded to MMX ones
 877   // with -msoft-float, disable use of MMX as well.
 878   if (!TM.Options.UseSoftFloat && Subtarget->hasMMX()) {
 879     addRegisterClass(MVT::x86mmx, &X86::VR64RegClass);
 880     // No operations on x86mmx supported, everything uses intrinsics.
 881   }
 882
 883   // MMX-sized vectors (other than x86mmx) are expected to be expanded
 884   // into smaller operations.
 885   setOperationAction(ISD::MULHS,              MVT::v8i8,  Expand);
 886   setOperationAction(ISD::MULHS,              MVT::v4i16, Expand);
 887   setOperationAction(ISD::MULHS,              MVT::v2i32, Expand);
 888   setOperationAction(ISD::MULHS,              MVT::v1i64, Expand);
 889   setOperationAction(ISD::AND,                MVT::v8i8,  Expand);
 890   setOperationAction(ISD::AND,                MVT::v4i16, Expand);
 891   setOperationAction(ISD::AND,                MVT::v2i32, Expand);
 892   setOperationAction(ISD::AND,                MVT::v1i64, Expand);
 893   setOperationAction(ISD::OR,                 MVT::v8i8,  Expand);
 894   setOperationAction(ISD::OR,                 MVT::v4i16, Expand);
 895   setOperationAction(ISD::OR,                 MVT::v2i32, Expand);
 896   setOperationAction(ISD::OR,                 MVT::v1i64, Expand);
 897   setOperationAction(ISD::XOR,                MVT::v8i8,  Expand);
 898   setOperationAction(ISD::XOR,                MVT::v4i16, Expand);
 899   setOperationAction(ISD::XOR,                MVT::v2i32, Expand);
 900   setOperationAction(ISD::XOR,                MVT::v1i64, Expand);
 901   setOperationAction(ISD::SCALAR_TO_VECTOR,   MVT::v8i8,  Expand);
 902   setOperationAction(ISD::SCALAR_TO_VECTOR,   MVT::v4i16, Expand);
 903   setOperationAction(ISD::SCALAR_TO_VECTOR,   MVT::v2i32, Expand);
 904   setOperationAction(ISD::SCALAR_TO_VECTOR,   MVT::v1i64, Expand);
 905   setOperationAction(ISD::INSERT_VECTOR_ELT,  MVT::v1i64, Expand);
 906   setOperationAction(ISD::SELECT,             MVT::v8i8,  Expand);
 907   setOperationAction(ISD::SELECT,             MVT::v4i16, Expand);
 908   setOperationAction(ISD::SELECT,             MVT::v2i32, Expand);
 909   setOperationAction(ISD::SELECT,             MVT::v1i64, Expand);
 910   setOperationAction(ISD::BITCAST,            MVT::v8i8,  Expand);
 911   setOperationAction(ISD::BITCAST,            MVT::v4i16, Expand);
 912   setOperationAction(ISD::BITCAST,            MVT::v2i32, Expand);
 913   setOperationAction(ISD::BITCAST,            MVT::v1i64, Expand);
 914
 915   if (!TM.Options.UseSoftFloat && Subtarget->hasSSE1()) {
 916     addRegisterClass(MVT::v4f32, &X86::VR128RegClass);
 917
 918     setOperationAction(ISD::FADD,               MVT::v4f32, Legal);
 919     setOperationAction(ISD::FSUB,               MVT::v4f32, Legal);
 920     setOperationAction(ISD::FMUL,               MVT::v4f32, Legal);
 921     setOperationAction(ISD::FDIV,               MVT::v4f32, Legal);
 922     setOperationAction(ISD::FSQRT,              MVT::v4f32, Legal);
 923     setOperationAction(ISD::FNEG,               MVT::v4f32, Custom);
 924     setOperationAction(ISD::FABS,               MVT::v4f32, Custom);
 925     setOperationAction(ISD::LOAD,               MVT::v4f32, Legal);
 926     setOperationAction(ISD::BUILD_VECTOR,       MVT::v4f32, Custom);
 927     setOperationAction(ISD::VECTOR_SHUFFLE,     MVT::v4f32, Custom);
 928     setOperationAction(ISD::EXTRACT_VECTOR_ELT, MVT::v4f32, Custom);
 929     setOperationAction(ISD::SELECT,             MVT::v4f32, Custom);
 930   }
 931
 932   if (!TM.Options.UseSoftFloat && Subtarget->hasSSE2()) {
 933     addRegisterClass(MVT::v2f64, &X86::VR128RegClass);
 934
 935     // FIXME: Unfortunately -soft-float and -no-implicit-float means XMM
 936     // registers cannot be used even for integer operations.
 937     addRegisterClass(MVT::v16i8, &X86::VR128RegClass);
 938     addRegisterClass(MVT::v8i16, &X86::VR128RegClass);
 939     addRegisterClass(MVT::v4i32, &X86::VR128RegClass);
 940     addRegisterClass(MVT::v2i64, &X86::VR128RegClass);
 941
 942     setOperationAction(ISD::ADD,                MVT::v16i8, Legal);
 943     setOperationAction(ISD::ADD,                MVT::v8i16, Legal);
 944     setOperationAction(ISD::ADD,                MVT::v4i32, Legal);
 945     setOperationAction(ISD::ADD,                MVT::v2i64, Legal);
 946     setOperationAction(ISD::MUL,                MVT::v4i32, Custom);
 947     setOperationAction(ISD::MUL,                MVT::v2i64, Custom);
 948     setOperationAction(ISD::UMUL_LOHI,          MVT::v4i32, Custom);
 949     setOperationAction(ISD::SMUL_LOHI,          MVT::v4i32, Custom);
 950     setOperationAction(ISD::MULHU,              MVT::v8i16, Legal);
 951     setOperationAction(ISD::MULHS,              MVT::v8i16, Legal);
 952     setOperationAction(ISD::SUB,                MVT::v16i8, Legal);
 953     setOperationAction(ISD::SUB,                MVT::v8i16, Legal);
 954     setOperationAction(ISD::SUB,                MVT::v4i32, Legal);
 955     setOperationAction(ISD::SUB,                MVT::v2i64, Legal);
 956     setOperationAction(ISD::MUL,                MVT::v8i16, Legal);
 957     setOperationAction(ISD::FADD,               MVT::v2f64, Legal);
 958     setOperationAction(ISD::FSUB,               MVT::v2f64, Legal);
 959     setOperationAction(ISD::FMUL,               MVT::v2f64, Legal);
 960     setOperationAction(ISD::FDIV,               MVT::v2f64, Legal);
 961     setOperationAction(ISD::FSQRT,              MVT::v2f64, Legal);
 962     setOperationAction(ISD::FNEG,               MVT::v2f64, Custom);
 963     setOperationAction(ISD::FABS,               MVT::v2f64, Custom);
 964
 965     setOperationAction(ISD::SETCC,              MVT::v2i64, Custom);
 966     setOperationAction(ISD::SETCC,              MVT::v16i8, Custom);
 967     setOperationAction(ISD::SETCC,              MVT::v8i16, Custom);
 968     setOperationAction(ISD::SETCC,              MVT::v4i32, Custom);
 969
 970     setOperationAction(ISD::SCALAR_TO_VECTOR,   MVT::v16i8, Custom);
 971     setOperationAction(ISD::SCALAR_TO_VECTOR,   MVT::v8i16, Custom);
 972     setOperationAction(ISD::INSERT_VECTOR_ELT,  MVT::v8i16, Custom);
 973     setOperationAction(ISD::INSERT_VECTOR_ELT,  MVT::v4i32, Custom);
 974     setOperationAction(ISD::INSERT_VECTOR_ELT,  MVT::v4f32, Custom);
 975
 976     // Custom lower build_vector, vector_shuffle, and extract_vector_elt.
 977     for (int i = MVT::v16i8; i != MVT::v2i64; ++i) {
 978       MVT VT = (MVT::SimpleValueType)i;
 979       // Do not attempt to custom lower non-power-of-2 vectors
 980       if (!isPowerOf2_32(VT.getVectorNumElements()))
 981         continue;
 982       // Do not attempt to custom lower non-128-bit vectors
 983       if (!VT.is128BitVector())
 984         continue;
 985       setOperationAction(ISD::BUILD_VECTOR,       VT, Custom);
 986       setOperationAction(ISD::VECTOR_SHUFFLE,     VT, Custom);
 987       setOperationAction(ISD::EXTRACT_VECTOR_ELT, VT, Custom);
 988     }
 989
 990     setOperationAction(ISD::BUILD_VECTOR,       MVT::v2f64, Custom);
 991     setOperationAction(ISD::BUILD_VECTOR,       MVT::v2i64, Custom);
 992     setOperationAction(ISD::VECTOR_SHUFFLE,     MVT::v2f64, Custom);
 993     setOperationAction(ISD::VECTOR_SHUFFLE,     MVT::v2i64, Custom);
 994     setOperationAction(ISD::INSERT_VECTOR_ELT,  MVT::v2f64, Custom);
 995     setOperationAction(ISD::EXTRACT_VECTOR_ELT, MVT::v2f64, Custom);
 996
 997     if (Subtarget->is64Bit()) {
 998       setOperationAction(ISD::INSERT_VECTOR_ELT,  MVT::v2i64, Custom);
 999       setOperationAction(ISD::EXTRACT_VECTOR_ELT, MVT::v2i64, Custom);
1000     }
1001
1002     // Promote v16i8, v8i16, v4i32 load, select, and, or, xor to v2i64.
1003     for (int i = MVT::v16i8; i != MVT::v2i64; ++i) {
1004       MVT VT = (MVT::SimpleValueType)i;
1005
1006       // Do not attempt to promote non-128-bit vectors
1007       if (!VT.is128BitVector())
1008         continue;
1009
1010       setOperationAction(ISD::AND,    VT, Promote);
1011       AddPromotedToType (ISD::AND,    VT, MVT::v2i64);
1012       setOperationAction(ISD::OR,     VT, Promote);
1013       AddPromotedToType (ISD::OR,     VT, MVT::v2i64);
1014       setOperationAction(ISD::XOR,    VT, Promote);
1015       AddPromotedToType (ISD::XOR,    VT, MVT::v2i64);
1016       setOperationAction(ISD::LOAD,   VT, Promote);
1017       AddPromotedToType (ISD::LOAD,   VT, MVT::v2i64);
1018       setOperationAction(ISD::SELECT, VT, Promote);
1019       AddPromotedToType (ISD::SELECT, VT, MVT::v2i64);
1020     }
1021
1022     setTruncStoreAction(MVT::f64, MVT::f32, Expand);
1023
1024     // Custom lower v2i64 and v2f64 selects.
1025     setOperationAction(ISD::LOAD,               MVT::v2f64, Legal);
1026     setOperationAction(ISD::LOAD,               MVT::v2i64, Legal);
1027     setOperationAction(ISD::SELECT,             MVT::v2f64, Custom);
1028     setOperationAction(ISD::SELECT,             MVT::v2i64, Custom);
1029
1030     setOperationAction(ISD::FP_TO_SINT,         MVT::v4i32, Legal);
1031     setOperationAction(ISD::SINT_TO_FP,         MVT::v4i32, Legal);
1032
1033     setOperationAction(ISD::UINT_TO_FP,         MVT::v4i8,  Custom);
1034     setOperationAction(ISD::UINT_TO_FP,         MVT::v4i16, Custom);
1035     // As there is no 64-bit GPR available, we need build a special custom
1036     // sequence to convert from v2i32 to v2f32.
1037     if (!Subtarget->is64Bit())
1038       setOperationAction(ISD::UINT_TO_FP,       MVT::v2f32, Custom);
1039
1040     setOperationAction(ISD::FP_EXTEND,          MVT::v2f32, Custom);
1041     setOperationAction(ISD::FP_ROUND,           MVT::v2f32, Custom);
1042
1043     setLoadExtAction(ISD::EXTLOAD,              MVT::v2f32, Legal);
1044
1045     setOperationAction(ISD::BITCAST,            MVT::v2i32, Custom);
1046     setOperationAction(ISD::BITCAST,            MVT::v4i16, Custom);
1047     setOperationAction(ISD::BITCAST,            MVT::v8i8,  Custom);
1048   }
1049
1050   if (!TM.Options.UseSoftFloat && Subtarget->hasSSE41()) {
1051     setOperationAction(ISD::FFLOOR,             MVT::f32,   Legal);
1052     setOperationAction(ISD::FCEIL,              MVT::f32,   Legal);
1053     setOperationAction(ISD::FTRUNC,             MVT::f32,   Legal);
1054     setOperationAction(ISD::FRINT,              MVT::f32,   Legal);
1055     setOperationAction(ISD::FNEARBYINT,         MVT::f32,   Legal);
1056     setOperationAction(ISD::FFLOOR,             MVT::f64,   Legal);
1057     setOperationAction(ISD::FCEIL,              MVT::f64,   Legal);
1058     setOperationAction(ISD::FTRUNC,             MVT::f64,   Legal);
1059     setOperationAction(ISD::FRINT,              MVT::f64,   Legal);
1060     setOperationAction(ISD::FNEARBYINT,         MVT::f64,   Legal);
1061
1062     setOperationAction(ISD::FFLOOR,             MVT::v4f32, Legal);
1063     setOperationAction(ISD::FCEIL,              MVT::v4f32, Legal);
1064     setOperationAction(ISD::FTRUNC,             MVT::v4f32, Legal);
1065     setOperationAction(ISD::FRINT,              MVT::v4f32, Legal);
1066     setOperationAction(ISD::FNEARBYINT,         MVT::v4f32, Legal);
1067     setOperationAction(ISD::FFLOOR,             MVT::v2f64, Legal);
1068     setOperationAction(ISD::FCEIL,              MVT::v2f64, Legal);
1069     setOperationAction(ISD::FTRUNC,             MVT::v2f64, Legal);
1070     setOperationAction(ISD::FRINT,              MVT::v2f64, Legal);
1071     setOperationAction(ISD::FNEARBYINT,         MVT::v2f64, Legal);
1072
1073     // FIXME: Do we need to handle scalar-to-vector here?
1074     setOperationAction(ISD::MUL,                MVT::v4i32, Legal);
1075
1076     setOperationAction(ISD::VSELECT,            MVT::v2f64, Custom);
1077     setOperationAction(ISD::VSELECT,            MVT::v2i64, Custom);
1078     setOperationAction(ISD::VSELECT,            MVT::v4i32, Custom);
1079     setOperationAction(ISD::VSELECT,            MVT::v4f32, Custom);
1080     setOperationAction(ISD::VSELECT,            MVT::v8i16, Custom);
1081     // There is no BLENDI for byte vectors. We don't need to custom lower
1082     // some vselects for now.
1083     setOperationAction(ISD::VSELECT,            MVT::v16i8, Legal);
1084
1085     // i8 and i16 vectors are custom , because the source register and source
1086     // source memory operand types are not the same width.  f32 vectors are
1087     // custom since the immediate controlling the insert encodes additional
1088     // information.
1089     setOperationAction(ISD::INSERT_VECTOR_ELT,  MVT::v16i8, Custom);
1090     setOperationAction(ISD::INSERT_VECTOR_ELT,  MVT::v8i16, Custom);
1091     setOperationAction(ISD::INSERT_VECTOR_ELT,  MVT::v4i32, Custom);
1092     setOperationAction(ISD::INSERT_VECTOR_ELT,  MVT::v4f32, Custom);
1093
1094     setOperationAction(ISD::EXTRACT_VECTOR_ELT, MVT::v16i8, Custom);
1095     setOperationAction(ISD::EXTRACT_VECTOR_ELT, MVT::v8i16, Custom);
1096     setOperationAction(ISD::EXTRACT_VECTOR_ELT, MVT::v4i32, Custom);
1097     setOperationAction(ISD::EXTRACT_VECTOR_ELT, MVT::v4f32, Custom);
1098
1099     // FIXME: these should be Legal but thats only for the case where
1100     // the index is constant.  For now custom expand to deal with that.
1101     if (Subtarget->is64Bit()) {
1102       setOperationAction(ISD::INSERT_VECTOR_ELT,  MVT::v2i64, Custom);
1103       setOperationAction(ISD::EXTRACT_VECTOR_ELT, MVT::v2i64, Custom);
1104     }
1105   }
1106
1107   if (Subtarget->hasSSE2()) {
1108     setOperationAction(ISD::SRL,               MVT::v8i16, Custom);
1109     setOperationAction(ISD::SRL,               MVT::v16i8, Custom);
1110
1111     setOperationAction(ISD::SHL,               MVT::v8i16, Custom);
1112     setOperationAction(ISD::SHL,               MVT::v16i8, Custom);
1113
1114     setOperationAction(ISD::SRA,               MVT::v8i16, Custom);
1115     setOperationAction(ISD::SRA,               MVT::v16i8, Custom);
1116
1117     // In the customized shift lowering, the legal cases in AVX2 will be
1118     // recognized.
1119     setOperationAction(ISD::SRL,               MVT::v2i64, Custom);
1120     setOperationAction(ISD::SRL,               MVT::v4i32, Custom);
1121
1122     setOperationAction(ISD::SHL,               MVT::v2i64, Custom);
1123     setOperationAction(ISD::SHL,               MVT::v4i32, Custom);
1124
1125     setOperationAction(ISD::SRA,               MVT::v4i32, Custom);
1126   }
1127
1128   if (!TM.Options.UseSoftFloat && Subtarget->hasFp256()) {
1129     addRegisterClass(MVT::v32i8,  &X86::VR256RegClass);
1130     addRegisterClass(MVT::v16i16, &X86::VR256RegClass);
1131     addRegisterClass(MVT::v8i32,  &X86::VR256RegClass);
1132     addRegisterClass(MVT::v8f32,  &X86::VR256RegClass);
1133     addRegisterClass(MVT::v4i64,  &X86::VR256RegClass);
1134     addRegisterClass(MVT::v4f64,  &X86::VR256RegClass);
1135
1136     setOperationAction(ISD::LOAD,               MVT::v8f32, Legal);
1137     setOperationAction(ISD::LOAD,               MVT::v4f64, Legal);
1138     setOperationAction(ISD::LOAD,               MVT::v4i64, Legal);
1139
1140     setOperationAction(ISD::FADD,               MVT::v8f32, Legal);
1141     setOperationAction(ISD::FSUB,               MVT::v8f32, Legal);
1142     setOperationAction(ISD::FMUL,               MVT::v8f32, Legal);
1143     setOperationAction(ISD::FDIV,               MVT::v8f32, Legal);
1144     setOperationAction(ISD::FSQRT,              MVT::v8f32, Legal);
1145     setOperationAction(ISD::FFLOOR,             MVT::v8f32, Legal);
1146     setOperationAction(ISD::FCEIL,              MVT::v8f32, Legal);
1147     setOperationAction(ISD::FTRUNC,             MVT::v8f32, Legal);
1148     setOperationAction(ISD::FRINT,              MVT::v8f32, Legal);
1149     setOperationAction(ISD::FNEARBYINT,         MVT::v8f32, Legal);
1150     setOperationAction(ISD::FNEG,               MVT::v8f32, Custom);
1151     setOperationAction(ISD::FABS,               MVT::v8f32, Custom);
1152
1153     setOperationAction(ISD::FADD,               MVT::v4f64, Legal);
1154     setOperationAction(ISD::FSUB,               MVT::v4f64, Legal);
1155     setOperationAction(ISD::FMUL,               MVT::v4f64, Legal);
1156     setOperationAction(ISD::FDIV,               MVT::v4f64, Legal);
1157     setOperationAction(ISD::FSQRT,              MVT::v4f64, Legal);
1158     setOperationAction(ISD::FFLOOR,             MVT::v4f64, Legal);
1159     setOperationAction(ISD::FCEIL,              MVT::v4f64, Legal);
1160     setOperationAction(ISD::FTRUNC,             MVT::v4f64, Legal);
1161     setOperationAction(ISD::FRINT,              MVT::v4f64, Legal);
1162     setOperationAction(ISD::FNEARBYINT,         MVT::v4f64, Legal);
1163     setOperationAction(ISD::FNEG,               MVT::v4f64, Custom);
1164     setOperationAction(ISD::FABS,               MVT::v4f64, Custom);
1165
1166     // (fp_to_int:v8i16 (v8f32 ..)) requires the result type to be promoted
1167     // even though v8i16 is a legal type.
1168     setOperationAction(ISD::FP_TO_SINT,         MVT::v8i16, Promote);
1169     setOperationAction(ISD::FP_TO_UINT,         MVT::v8i16, Promote);
1170     setOperationAction(ISD::FP_TO_SINT,         MVT::v8i32, Legal);
1171
1172     setOperationAction(ISD::SINT_TO_FP,         MVT::v8i16, Promote);
1173     setOperationAction(ISD::SINT_TO_FP,         MVT::v8i32, Legal);
1174     setOperationAction(ISD::FP_ROUND,           MVT::v4f32, Legal);
1175
1176     setOperationAction(ISD::UINT_TO_FP,         MVT::v8i8,  Custom);
1177     setOperationAction(ISD::UINT_TO_FP,         MVT::v8i16, Custom);
1178
1179     setLoadExtAction(ISD::EXTLOAD,              MVT::v4f32, Legal);
1180
1181     setOperationAction(ISD::SRL,               MVT::v16i16, Custom);
1182     setOperationAction(ISD::SRL,               MVT::v32i8, Custom);
1183
1184     setOperationAction(ISD::SHL,               MVT::v16i16, Custom);
1185     setOperationAction(ISD::SHL,               MVT::v32i8, Custom);
1186
1187     setOperationAction(ISD::SRA,               MVT::v16i16, Custom);
1188     setOperationAction(ISD::SRA,               MVT::v32i8, Custom);
1189
1190     setOperationAction(ISD::SETCC,             MVT::v32i8, Custom);
1191     setOperationAction(ISD::SETCC,             MVT::v16i16, Custom);
1192     setOperationAction(ISD::SETCC,             MVT::v8i32, Custom);
1193     setOperationAction(ISD::SETCC,             MVT::v4i64, Custom);
1194
1195     setOperationAction(ISD::SELECT,            MVT::v4f64, Custom);
1196     setOperationAction(ISD::SELECT,            MVT::v4i64, Custom);
1197     setOperationAction(ISD::SELECT,            MVT::v8f32, Custom);
1198
1199     setOperationAction(ISD::VSELECT,           MVT::v4f64, Custom);
1200     setOperationAction(ISD::VSELECT,           MVT::v4i64, Custom);
1201     setOperationAction(ISD::VSELECT,           MVT::v8i32, Custom);
1202     setOperationAction(ISD::VSELECT,           MVT::v8f32, Custom);
1203
1204     setOperationAction(ISD::SIGN_EXTEND,       MVT::v4i64, Custom);
1205     setOperationAction(ISD::SIGN_EXTEND,       MVT::v8i32, Custom);
1206     setOperationAction(ISD::SIGN_EXTEND,       MVT::v16i16, Custom);
1207     setOperationAction(ISD::ZERO_EXTEND,       MVT::v4i64, Custom);
1208     setOperationAction(ISD::ZERO_EXTEND,       MVT::v8i32, Custom);
1209     setOperationAction(ISD::ZERO_EXTEND,       MVT::v16i16, Custom);
1210     setOperationAction(ISD::ANY_EXTEND,        MVT::v4i64, Custom);
1211     setOperationAction(ISD::ANY_EXTEND,        MVT::v8i32, Custom);
1212     setOperationAction(ISD::ANY_EXTEND,        MVT::v16i16, Custom);
1213     setOperationAction(ISD::TRUNCATE,          MVT::v16i8, Custom);
1214     setOperationAction(ISD::TRUNCATE,          MVT::v8i16, Custom);
1215     setOperationAction(ISD::TRUNCATE,          MVT::v4i32, Custom);
1216
1217     if (Subtarget->hasFMA() || Subtarget->hasFMA4()) {
1218       setOperationAction(ISD::FMA,             MVT::v8f32, Legal);
1219       setOperationAction(ISD::FMA,             MVT::v4f64, Legal);
1220       setOperationAction(ISD::FMA,             MVT::v4f32, Legal);
1221       setOperationAction(ISD::FMA,             MVT::v2f64, Legal);
1222       setOperationAction(ISD::FMA,             MVT::f32, Legal);
1223       setOperationAction(ISD::FMA,             MVT::f64, Legal);
1224     }
1225
1226     if (Subtarget->hasInt256()) {
1227       setOperationAction(ISD::ADD,             MVT::v4i64, Legal);
1228       setOperationAction(ISD::ADD,             MVT::v8i32, Legal);
1229       setOperationAction(ISD::ADD,             MVT::v16i16, Legal);
1230       setOperationAction(ISD::ADD,             MVT::v32i8, Legal);
1231
1232       setOperationAction(ISD::SUB,             MVT::v4i64, Legal);
1233       setOperationAction(ISD::SUB,             MVT::v8i32, Legal);
1234       setOperationAction(ISD::SUB,             MVT::v16i16, Legal);
1235       setOperationAction(ISD::SUB,             MVT::v32i8, Legal);
1236
1237       setOperationAction(ISD::MUL,             MVT::v4i64, Custom);
1238       setOperationAction(ISD::MUL,             MVT::v8i32, Legal);
1239       setOperationAction(ISD::MUL,             MVT::v16i16, Legal);
1240       // Don't lower v32i8 because there is no 128-bit byte mul
1241
1242       setOperationAction(ISD::UMUL_LOHI,       MVT::v8i32, Custom);
1243       setOperationAction(ISD::SMUL_LOHI,       MVT::v8i32, Custom);
1244       setOperationAction(ISD::MULHU,           MVT::v16i16, Legal);
1245       setOperationAction(ISD::MULHS,           MVT::v16i16, Legal);
1246
1247       setOperationAction(ISD::VSELECT,         MVT::v16i16, Custom);
1248       setOperationAction(ISD::VSELECT,         MVT::v32i8, Legal);
1249     } else {
1250       setOperationAction(ISD::ADD,             MVT::v4i64, Custom);
1251       setOperationAction(ISD::ADD,             MVT::v8i32, Custom);
1252       setOperationAction(ISD::ADD,             MVT::v16i16, Custom);
1253       setOperationAction(ISD::ADD,             MVT::v32i8, Custom);
1254
1255       setOperationAction(ISD::SUB,             MVT::v4i64, Custom);
1256       setOperationAction(ISD::SUB,             MVT::v8i32, Custom);
1257       setOperationAction(ISD::SUB,             MVT::v16i16, Custom);
1258       setOperationAction(ISD::SUB,             MVT::v32i8, Custom);
1259
1260       setOperationAction(ISD::MUL,             MVT::v4i64, Custom);
1261       setOperationAction(ISD::MUL,             MVT::v8i32, Custom);
1262       setOperationAction(ISD::MUL,             MVT::v16i16, Custom);
1263       // Don't lower v32i8 because there is no 128-bit byte mul
1264     }
1265
1266     // In the customized shift lowering, the legal cases in AVX2 will be
1267     // recognized.
1268     setOperationAction(ISD::SRL,               MVT::v4i64, Custom);
1269     setOperationAction(ISD::SRL,               MVT::v8i32, Custom);
1270
1271     setOperationAction(ISD::SHL,               MVT::v4i64, Custom);
1272     setOperationAction(ISD::SHL,               MVT::v8i32, Custom);
1273
1274     setOperationAction(ISD::SRA,               MVT::v8i32, Custom);
1275
1276     // Custom lower several nodes for 256-bit types.
1277     for (int i = MVT::FIRST_VECTOR_VALUETYPE;
1278              i <= MVT::LAST_VECTOR_VALUETYPE; ++i) {
1279       MVT VT = (MVT::SimpleValueType)i;
1280
1281       // Extract subvector is special because the value type
1282       // (result) is 128-bit but the source is 256-bit wide.
1283       if (VT.is128BitVector())
1284         setOperationAction(ISD::EXTRACT_SUBVECTOR, VT, Custom);
1285
1286       // Do not attempt to custom lower other non-256-bit vectors
1287       if (!VT.is256BitVector())
1288         continue;
1289
1290       setOperationAction(ISD::BUILD_VECTOR,       VT, Custom);
1291       setOperationAction(ISD::VECTOR_SHUFFLE,     VT, Custom);
1292       setOperationAction(ISD::INSERT_VECTOR_ELT,  VT, Custom);
1293       setOperationAction(ISD::EXTRACT_VECTOR_ELT, VT, Custom);
1294       setOperationAction(ISD::SCALAR_TO_VECTOR,   VT, Custom);
1295       setOperationAction(ISD::INSERT_SUBVECTOR,   VT, Custom);
1296       setOperationAction(ISD::CONCAT_VECTORS,     VT, Custom);
1297     }
1298
1299     // Promote v32i8, v16i16, v8i32 select, and, or, xor to v4i64.
1300     for (int i = MVT::v32i8; i != MVT::v4i64; ++i) {
1301       MVT VT = (MVT::SimpleValueType)i;
1302
1303       // Do not attempt to promote non-256-bit vectors
1304       if (!VT.is256BitVector())
1305         continue;
1306
1307       setOperationAction(ISD::AND,    VT, Promote);
1308       AddPromotedToType (ISD::AND,    VT, MVT::v4i64);
1309       setOperationAction(ISD::OR,     VT, Promote);
1310       AddPromotedToType (ISD::OR,     VT, MVT::v4i64);
1311       setOperationAction(ISD::XOR,    VT, Promote);
1312       AddPromotedToType (ISD::XOR,    VT, MVT::v4i64);
1313       setOperationAction(ISD::LOAD,   VT, Promote);
1314       AddPromotedToType (ISD::LOAD,   VT, MVT::v4i64);
1315       setOperationAction(ISD::SELECT, VT, Promote);
1316       AddPromotedToType (ISD::SELECT, VT, MVT::v4i64);
1317     }
1318   }
1319
1320   if (!TM.Options.UseSoftFloat && Subtarget->hasAVX512()) {
1321     addRegisterClass(MVT::v16i32, &X86::VR512RegClass);
1322     addRegisterClass(MVT::v16f32, &X86::VR512RegClass);
1323     addRegisterClass(MVT::v8i64,  &X86::VR512RegClass);
1324     addRegisterClass(MVT::v8f64,  &X86::VR512RegClass);
1325
1326     addRegisterClass(MVT::i1,     &X86::VK1RegClass);
1327     addRegisterClass(MVT::v8i1,   &X86::VK8RegClass);
1328     addRegisterClass(MVT::v16i1,  &X86::VK16RegClass);
1329
1330     setOperationAction(ISD::BR_CC,              MVT::i1,    Expand);
1331     setOperationAction(ISD::SETCC,              MVT::i1,    Custom);
1332     setOperationAction(ISD::XOR,                MVT::i1,    Legal);
1333     setOperationAction(ISD::OR,                 MVT::i1,    Legal);
1334     setOperationAction(ISD::AND,                MVT::i1,    Legal);
1335     setLoadExtAction(ISD::EXTLOAD,              MVT::v8f32, Legal);
1336     setOperationAction(ISD::LOAD,               MVT::v16f32, Legal);
1337     setOperationAction(ISD::LOAD,               MVT::v8f64, Legal);
1338     setOperationAction(ISD::LOAD,               MVT::v8i64, Legal);
1339     setOperationAction(ISD::LOAD,               MVT::v16i32, Legal);
1340     setOperationAction(ISD::LOAD,               MVT::v16i1, Legal);
1341
1342     setOperationAction(ISD::FADD,               MVT::v16f32, Legal);
1343     setOperationAction(ISD::FSUB,               MVT::v16f32, Legal);
1344     setOperationAction(ISD::FMUL,               MVT::v16f32, Legal);
1345     setOperationAction(ISD::FDIV,               MVT::v16f32, Legal);
1346     setOperationAction(ISD::FSQRT,              MVT::v16f32, Legal);
1347     setOperationAction(ISD::FNEG,               MVT::v16f32, Custom);
1348
1349     setOperationAction(ISD::FADD,               MVT::v8f64, Legal);
1350     setOperationAction(ISD::FSUB,               MVT::v8f64, Legal);
1351     setOperationAction(ISD::FMUL,               MVT::v8f64, Legal);
1352     setOperationAction(ISD::FDIV,               MVT::v8f64, Legal);
1353     setOperationAction(ISD::FSQRT,              MVT::v8f64, Legal);
1354     setOperationAction(ISD::FNEG,               MVT::v8f64, Custom);
1355     setOperationAction(ISD::FMA,                MVT::v8f64, Legal);
1356     setOperationAction(ISD::FMA,                MVT::v16f32, Legal);
1357
1358     setOperationAction(ISD::FP_TO_SINT,         MVT::i32, Legal);
1359     setOperationAction(ISD::FP_TO_UINT,         MVT::i32, Legal);
1360     setOperationAction(ISD::SINT_TO_FP,         MVT::i32, Legal);
1361     setOperationAction(ISD::UINT_TO_FP,         MVT::i32, Legal);
1362     if (Subtarget->is64Bit()) {
1363       setOperationAction(ISD::FP_TO_UINT,       MVT::i64, Legal);
1364       setOperationAction(ISD::FP_TO_SINT,       MVT::i64, Legal);
1365       setOperationAction(ISD::SINT_TO_FP,       MVT::i64, Legal);
1366       setOperationAction(ISD::UINT_TO_FP,       MVT::i64, Legal);
1367     }
1368     setOperationAction(ISD::FP_TO_SINT,         MVT::v16i32, Legal);
1369     setOperationAction(ISD::FP_TO_UINT,         MVT::v16i32, Legal);
1370     setOperationAction(ISD::FP_TO_UINT,         MVT::v8i32, Legal);
1371     setOperationAction(ISD::FP_TO_UINT,         MVT::v4i32, Legal);
1372     setOperationAction(ISD::SINT_TO_FP,         MVT::v16i32, Legal);
1373     setOperationAction(ISD::UINT_TO_FP,         MVT::v16i32, Legal);
1374     setOperationAction(ISD::UINT_TO_FP,         MVT::v8i32, Legal);
1375     setOperationAction(ISD::UINT_TO_FP,         MVT::v4i32, Legal);
1376     setOperationAction(ISD::FP_ROUND,           MVT::v8f32, Legal);
1377     setOperationAction(ISD::FP_EXTEND,          MVT::v8f32, Legal);
1378
1379     setOperationAction(ISD::TRUNCATE,           MVT::i1, Custom);
1380     setOperationAction(ISD::TRUNCATE,           MVT::v16i8, Custom);
1381     setOperationAction(ISD::TRUNCATE,           MVT::v8i32, Custom);
1382     setOperationAction(ISD::TRUNCATE,           MVT::v8i1, Custom);
1383     setOperationAction(ISD::TRUNCATE,           MVT::v16i1, Custom);
1384     setOperationAction(ISD::TRUNCATE,           MVT::v16i16, Custom);
1385     setOperationAction(ISD::ZERO_EXTEND,        MVT::v16i32, Custom);
1386     setOperationAction(ISD::ZERO_EXTEND,        MVT::v8i64, Custom);
1387     setOperationAction(ISD::SIGN_EXTEND,        MVT::v16i32, Custom);
1388     setOperationAction(ISD::SIGN_EXTEND,        MVT::v8i64, Custom);
1389     setOperationAction(ISD::SIGN_EXTEND,        MVT::v16i8, Custom);
1390     setOperationAction(ISD::SIGN_EXTEND,        MVT::v8i16, Custom);
1391     setOperationAction(ISD::SIGN_EXTEND,        MVT::v16i16, Custom);
1392
1393     setOperationAction(ISD::CONCAT_VECTORS,     MVT::v8f64,  Custom);
1394     setOperationAction(ISD::CONCAT_VECTORS,     MVT::v8i64,  Custom);
1395     setOperationAction(ISD::CONCAT_VECTORS,     MVT::v16f32,  Custom);
1396     setOperationAction(ISD::CONCAT_VECTORS,     MVT::v16i32,  Custom);
1397     setOperationAction(ISD::CONCAT_VECTORS,     MVT::v8i1,    Custom);
1398     setOperationAction(ISD::CONCAT_VECTORS,     MVT::v16i1, Legal);
1399
1400     setOperationAction(ISD::SETCC,              MVT::v16i1, Custom);
1401     setOperationAction(ISD::SETCC,              MVT::v8i1, Custom);
1402
1403     setOperationAction(ISD::MUL,              MVT::v8i64, Custom);
1404
1405     setOperationAction(ISD::EXTRACT_VECTOR_ELT, MVT::v8i1,  Custom);
1406     setOperationAction(ISD::EXTRACT_VECTOR_ELT, MVT::v16i1, Custom);
1407     setOperationAction(ISD::INSERT_VECTOR_ELT,  MVT::v16i1, Custom);
1408     setOperationAction(ISD::INSERT_VECTOR_ELT,  MVT::v8i1, Custom);
1409     setOperationAction(ISD::BUILD_VECTOR,       MVT::v8i1, Custom);
1410     setOperationAction(ISD::BUILD_VECTOR,       MVT::v16i1, Custom);
1411     setOperationAction(ISD::SELECT,             MVT::v8f64, Custom);
1412     setOperationAction(ISD::SELECT,             MVT::v8i64, Custom);
1413     setOperationAction(ISD::SELECT,             MVT::v16f32, Custom);
1414
1415     setOperationAction(ISD::ADD,                MVT::v8i64, Legal);
1416     setOperationAction(ISD::ADD,                MVT::v16i32, Legal);
1417
1418     setOperationAction(ISD::SUB,                MVT::v8i64, Legal);
1419     setOperationAction(ISD::SUB,                MVT::v16i32, Legal);
1420
1421     setOperationAction(ISD::MUL,                MVT::v16i32, Legal);
1422
1423     setOperationAction(ISD::SRL,                MVT::v8i64, Custom);
1424     setOperationAction(ISD::SRL,                MVT::v16i32, Custom);
1425
1426     setOperationAction(ISD::SHL,                MVT::v8i64, Custom);
1427     setOperationAction(ISD::SHL,                MVT::v16i32, Custom);
1428
1429     setOperationAction(ISD::SRA,                MVT::v8i64, Custom);
1430     setOperationAction(ISD::SRA,                MVT::v16i32, Custom);
1431
1432     setOperationAction(ISD::AND,                MVT::v8i64, Legal);
1433     setOperationAction(ISD::OR,                 MVT::v8i64, Legal);
1434     setOperationAction(ISD::XOR,                MVT::v8i64, Legal);
1435     setOperationAction(ISD::AND,                MVT::v16i32, Legal);
1436     setOperationAction(ISD::OR,                 MVT::v16i32, Legal);
1437     setOperationAction(ISD::XOR,                MVT::v16i32, Legal);
1438
1439     if (Subtarget->hasCDI()) {
1440       setOperationAction(ISD::CTLZ,             MVT::v8i64, Legal);
1441       setOperationAction(ISD::CTLZ,             MVT::v16i32, Legal);
1442     }
1443
1444     // Custom lower several nodes.
1445     for (int i = MVT::FIRST_VECTOR_VALUETYPE;
1446              i <= MVT::LAST_VECTOR_VALUETYPE; ++i) {
1447       MVT VT = (MVT::SimpleValueType)i;
1448
1449       unsigned EltSize = VT.getVectorElementType().getSizeInBits();
1450       // Extract subvector is special because the value type
1451       // (result) is 256/128-bit but the source is 512-bit wide.
1452       if (VT.is128BitVector() || VT.is256BitVector())
1453         setOperationAction(ISD::EXTRACT_SUBVECTOR, VT, Custom);
1454
1455       if (VT.getVectorElementType() == MVT::i1)
1456         setOperationAction(ISD::EXTRACT_SUBVECTOR, VT, Legal);
1457
1458       // Do not attempt to custom lower other non-512-bit vectors
1459       if (!VT.is512BitVector())
1460         continue;
1461
1462       if ( EltSize >= 32) {
1463         setOperationAction(ISD::VECTOR_SHUFFLE,      VT, Custom);
1464         setOperationAction(ISD::INSERT_VECTOR_ELT,   VT, Custom);
1465         setOperationAction(ISD::BUILD_VECTOR,        VT, Custom);
1466         setOperationAction(ISD::VSELECT,             VT, Legal);
1467         setOperationAction(ISD::EXTRACT_VECTOR_ELT,  VT, Custom);
1468         setOperationAction(ISD::SCALAR_TO_VECTOR,    VT, Custom);
1469         setOperationAction(ISD::INSERT_SUBVECTOR,    VT, Custom);
1470       }
1471     }
1472     for (int i = MVT::v32i8; i != MVT::v8i64; ++i) {
1473       MVT VT = (MVT::SimpleValueType)i;
1474
1475       // Do not attempt to promote non-256-bit vectors
1476       if (!VT.is512BitVector())
1477         continue;
1478
1479       setOperationAction(ISD::SELECT, VT, Promote);
1480       AddPromotedToType (ISD::SELECT, VT, MVT::v8i64);
1481     }
1482   }// has  AVX-512
1483
1484   // SIGN_EXTEND_INREGs are evaluated by the extend type. Handle the expansion
1485   // of this type with custom code.
1486   for (int VT = MVT::FIRST_VECTOR_VALUETYPE;
1487            VT != MVT::LAST_VECTOR_VALUETYPE; VT++) {
1488     setOperationAction(ISD::SIGN_EXTEND_INREG, (MVT::SimpleValueType)VT,
1489                        Custom);
1490   }
1491
1492   // We want to custom lower some of our intrinsics.
1493   setOperationAction(ISD::INTRINSIC_WO_CHAIN, MVT::Other, Custom);
1494   setOperationAction(ISD::INTRINSIC_W_CHAIN, MVT::Other, Custom);
1495   setOperationAction(ISD::INTRINSIC_VOID, MVT::Other, Custom);
1496   if (!Subtarget->is64Bit())
1497     setOperationAction(ISD::INTRINSIC_W_CHAIN, MVT::i64, Custom);
1498
1499   // Only custom-lower 64-bit SADDO and friends on 64-bit because we don't
1500   // handle type legalization for these operations here.
1501   //
1502   // FIXME: We really should do custom legalization for addition and
1503   // subtraction on x86-32 once PR3203 is fixed.  We really can't do much better
1504   // than generic legalization for 64-bit multiplication-with-overflow, though.
1505   for (unsigned i = 0, e = 3+Subtarget->is64Bit(); i != e; ++i) {
1506     // Add/Sub/Mul with overflow operations are custom lowered.
1507     MVT VT = IntVTs[i];
1508     setOperationAction(ISD::SADDO, VT, Custom);
1509     setOperationAction(ISD::UADDO, VT, Custom);
1510     setOperationAction(ISD::SSUBO, VT, Custom);
1511     setOperationAction(ISD::USUBO, VT, Custom);
1512     setOperationAction(ISD::SMULO, VT, Custom);
1513     setOperationAction(ISD::UMULO, VT, Custom);
1514   }
1515
1516   // There are no 8-bit 3-address imul/mul instructions
1517   setOperationAction(ISD::SMULO, MVT::i8, Expand);
1518   setOperationAction(ISD::UMULO, MVT::i8, Expand);
1519
1520   if (!Subtarget->is64Bit()) {
1521     // These libcalls are not available in 32-bit.
1522     setLibcallName(RTLIB::SHL_I128, nullptr);
1523     setLibcallName(RTLIB::SRL_I128, nullptr);
1524     setLibcallName(RTLIB::SRA_I128, nullptr);
1525   }
1526
1527   // Combine sin / cos into one node or libcall if possible.
1528   if (Subtarget->hasSinCos()) {
1529     setLibcallName(RTLIB::SINCOS_F32, "sincosf");
1530     setLibcallName(RTLIB::SINCOS_F64, "sincos");
1531     if (Subtarget->isTargetDarwin()) {
1532       // For MacOSX, we don't want to the normal expansion of a libcall to
1533       // sincos. We want to issue a libcall to __sincos_stret to avoid memory
1534       // traffic.
1535       setOperationAction(ISD::FSINCOS, MVT::f64, Custom);
1536       setOperationAction(ISD::FSINCOS, MVT::f32, Custom);
1537     }
1538   }
1539
1540   if (Subtarget->isTargetWin64()) {
1541     setOperationAction(ISD::SDIV, MVT::i128, Custom);
1542     setOperationAction(ISD::UDIV, MVT::i128, Custom);
1543     setOperationAction(ISD::SREM, MVT::i128, Custom);
1544     setOperationAction(ISD::UREM, MVT::i128, Custom);
1545     setOperationAction(ISD::SDIVREM, MVT::i128, Custom);
1546     setOperationAction(ISD::UDIVREM, MVT::i128, Custom);
1547   }
1548
1549   // We have target-specific dag combine patterns for the following nodes:
1550   setTargetDAGCombine(ISD::VECTOR_SHUFFLE);
1551   setTargetDAGCombine(ISD::EXTRACT_VECTOR_ELT);
1552   setTargetDAGCombine(ISD::VSELECT);
1553   setTargetDAGCombine(ISD::SELECT);
1554   setTargetDAGCombine(ISD::SHL);
1555   setTargetDAGCombine(ISD::SRA);
1556   setTargetDAGCombine(ISD::SRL);
1557   setTargetDAGCombine(ISD::OR);
1558   setTargetDAGCombine(ISD::AND);
1559   setTargetDAGCombine(ISD::ADD);
1560   setTargetDAGCombine(ISD::FADD);
1561   setTargetDAGCombine(ISD::FSUB);
1562   setTargetDAGCombine(ISD::FMA);
1563   setTargetDAGCombine(ISD::SUB);
1564   setTargetDAGCombine(ISD::LOAD);
1565   setTargetDAGCombine(ISD::STORE);
1566   setTargetDAGCombine(ISD::ZERO_EXTEND);
1567   setTargetDAGCombine(ISD::ANY_EXTEND);
1568   setTargetDAGCombine(ISD::SIGN_EXTEND);
1569   setTargetDAGCombine(ISD::SIGN_EXTEND_INREG);
1570   setTargetDAGCombine(ISD::TRUNCATE);
1571   setTargetDAGCombine(ISD::SINT_TO_FP);
1572   setTargetDAGCombine(ISD::SETCC);
1573   setTargetDAGCombine(ISD::INTRINSIC_WO_CHAIN);
1574   setTargetDAGCombine(ISD::BUILD_VECTOR);
1575   if (Subtarget->is64Bit())
1576     setTargetDAGCombine(ISD::MUL);
1577   setTargetDAGCombine(ISD::XOR);
1578
1579   computeRegisterProperties();
1580
1581   // On Darwin, -Os means optimize for size without hurting performance,
1582   // do not reduce the limit.
1583   MaxStoresPerMemset = 16; // For @llvm.memset -> sequence of stores
1584   MaxStoresPerMemsetOptSize = Subtarget->isTargetDarwin() ? 16 : 8;
1585   MaxStoresPerMemcpy = 8; // For @llvm.memcpy -> sequence of stores
1586   MaxStoresPerMemcpyOptSize = Subtarget->isTargetDarwin() ? 8 : 4;
1587   MaxStoresPerMemmove = 8; // For @llvm.memmove -> sequence of stores
1588   MaxStoresPerMemmoveOptSize = Subtarget->isTargetDarwin() ? 8 : 4;
1589   setPrefLoopAlignment(4); // 2^4 bytes.
1590
1591   // Predictable cmov don't hurt on atom because it's in-order.
1592   PredictableSelectIsExpensive = !Subtarget->isAtom();
1593
1594   setPrefFunctionAlignment(4); // 2^4 bytes.
1595 }
1596
1597 TargetLoweringBase::LegalizeTypeAction
1598 X86TargetLowering::getPreferredVectorAction(EVT VT) const {
1599   if (ExperimentalVectorWideningLegalization &&
1600       VT.getVectorNumElements() != 1 &&
1601       VT.getVectorElementType().getSimpleVT() != MVT::i1)
1602     return TypeWidenVector;
1603
1604   return TargetLoweringBase::getPreferredVectorAction(VT);
1605 }
1606
1607 EVT X86TargetLowering::getSetCCResultType(LLVMContext &, EVT VT) const {
1608   if (!VT.isVector())
1609     return Subtarget->hasAVX512() ? MVT::i1: MVT::i8;
1610
1611   if (Subtarget->hasAVX512())
1612     switch(VT.getVectorNumElements()) {
1613     case  8: return MVT::v8i1;
1614     case 16: return MVT::v16i1;
1615   }
1616
1617   return VT.changeVectorElementTypeToInteger();
1618 }
1619
1620 /// getMaxByValAlign - Helper for getByValTypeAlignment to determine
1621 /// the desired ByVal argument alignment.
1622 static void getMaxByValAlign(Type *Ty, unsigned &MaxAlign) {
1623   if (MaxAlign == 16)
1624     return;
1625   if (VectorType *VTy = dyn_cast<VectorType>(Ty)) {
1626     if (VTy->getBitWidth() == 128)
1627       MaxAlign = 16;
1628   } else if (ArrayType *ATy = dyn_cast<ArrayType>(Ty)) {
1629     unsigned EltAlign = 0;
1630     getMaxByValAlign(ATy->getElementType(), EltAlign);
1631     if (EltAlign > MaxAlign)
1632       MaxAlign = EltAlign;
1633   } else if (StructType *STy = dyn_cast<StructType>(Ty)) {
1634     for (unsigned i = 0, e = STy->getNumElements(); i != e; ++i) {
1635       unsigned EltAlign = 0;
1636       getMaxByValAlign(STy->getElementType(i), EltAlign);
1637       if (EltAlign > MaxAlign)
1638         MaxAlign = EltAlign;
1639       if (MaxAlign == 16)
1640         break;
1641     }
1642   }
1643 }
1644
1645 /// getByValTypeAlignment - Return the desired alignment for ByVal aggregate
1646 /// function arguments in the caller parameter area. For X86, aggregates
1647 /// that contain SSE vectors are placed at 16-byte boundaries while the rest
1648 /// are at 4-byte boundaries.
1649 unsigned X86TargetLowering::getByValTypeAlignment(Type *Ty) const {
1650   if (Subtarget->is64Bit()) {
1651     // Max of 8 and alignment of type.
1652     unsigned TyAlign = TD->getABITypeAlignment(Ty);
1653     if (TyAlign > 8)
1654       return TyAlign;
1655     return 8;
1656   }
1657
1658   unsigned Align = 4;
1659   if (Subtarget->hasSSE1())
1660     getMaxByValAlign(Ty, Align);
1661   return Align;
1662 }
1663
1664 /// getOptimalMemOpType - Returns the target specific optimal type for load
1665 /// and store operations as a result of memset, memcpy, and memmove
1666 /// lowering. If DstAlign is zero that means it's safe to destination
1667 /// alignment can satisfy any constraint. Similarly if SrcAlign is zero it
1668 /// means there isn't a need to check it against alignment requirement,
1669 /// probably because the source does not need to be loaded. If 'IsMemset' is
1670 /// true, that means it's expanding a memset. If 'ZeroMemset' is true, that
1671 /// means it's a memset of zero. 'MemcpyStrSrc' indicates whether the memcpy
1672 /// source is constant so it does not need to be loaded.
1673 /// It returns EVT::Other if the type should be determined using generic
1674 /// target-independent logic.
1675 EVT
1676 X86TargetLowering::getOptimalMemOpType(uint64_t Size,
1677                                        unsigned DstAlign, unsigned SrcAlign,
1678                                        bool IsMemset, bool ZeroMemset,
1679                                        bool MemcpyStrSrc,
1680                                        MachineFunction &MF) const {
1681   const Function *F = MF.getFunction();
1682   if ((!IsMemset || ZeroMemset) &&
1683       !F->getAttributes().hasAttribute(AttributeSet::FunctionIndex,
1684                                        Attribute::NoImplicitFloat)) {
1685     if (Size >= 16 &&
1686         (Subtarget->isUnalignedMemAccessFast() ||
1687          ((DstAlign == 0 || DstAlign >= 16) &&
1688           (SrcAlign == 0 || SrcAlign >= 16)))) {
1689       if (Size >= 32) {
1690         if (Subtarget->hasInt256())
1691           return MVT::v8i32;
1692         if (Subtarget->hasFp256())
1693           return MVT::v8f32;
1694       }
1695       if (Subtarget->hasSSE2())
1696         return MVT::v4i32;
1697       if (Subtarget->hasSSE1())
1698         return MVT::v4f32;
1699     } else if (!MemcpyStrSrc && Size >= 8 &&
1700                !Subtarget->is64Bit() &&
1701                Subtarget->hasSSE2()) {
1702       // Do not use f64 to lower memcpy if source is string constant. It's
1703       // better to use i32 to avoid the loads.
1704       return MVT::f64;
1705     }
1706   }
1707   if (Subtarget->is64Bit() && Size >= 8)
1708     return MVT::i64;
1709   return MVT::i32;
1710 }
1711
1712 bool X86TargetLowering::isSafeMemOpType(MVT VT) const {
1713   if (VT == MVT::f32)
1714     return X86ScalarSSEf32;
1715   else if (VT == MVT::f64)
1716     return X86ScalarSSEf64;
1717   return true;
1718 }
1719
1720 bool
1721 X86TargetLowering::allowsUnalignedMemoryAccesses(EVT VT,
1722                                                  unsigned,
1723                                                  bool *Fast) const {
1724   if (Fast)
1725     *Fast = Subtarget->isUnalignedMemAccessFast();
1726   return true;
1727 }
1728
1729 /// getJumpTableEncoding - Return the entry encoding for a jump table in the
1730 /// current function.  The returned value is a member of the
1731 /// MachineJumpTableInfo::JTEntryKind enum.
1732 unsigned X86TargetLowering::getJumpTableEncoding() const {
1733   // In GOT pic mode, each entry in the jump table is emitted as a @GOTOFF
1734   // symbol.
1735   if (getTargetMachine().getRelocationModel() == Reloc::PIC_ &&
1736       Subtarget->isPICStyleGOT())
1737     return MachineJumpTableInfo::EK_Custom32;
1738
1739   // Otherwise, use the normal jump table encoding heuristics.
1740   return TargetLowering::getJumpTableEncoding();
1741 }
1742
1743 const MCExpr *
1744 X86TargetLowering::LowerCustomJumpTableEntry(const MachineJumpTableInfo *MJTI,
1745                                              const MachineBasicBlock *MBB,
1746                                              unsigned uid,MCContext &Ctx) const{
1747   assert(MBB->getParent()->getTarget().getRelocationModel() == Reloc::PIC_ &&
1748          Subtarget->isPICStyleGOT());
1749   // In 32-bit ELF systems, our jump table entries are formed with @GOTOFF
1750   // entries.
1751   return MCSymbolRefExpr::Create(MBB->getSymbol(),
1752                                  MCSymbolRefExpr::VK_GOTOFF, Ctx);
1753 }
1754
1755 /// getPICJumpTableRelocaBase - Returns relocation base for the given PIC
1756 /// jumptable.
1757 SDValue X86TargetLowering::getPICJumpTableRelocBase(SDValue Table,
1758                                                     SelectionDAG &DAG) const {
1759   if (!Subtarget->is64Bit())
1760     // This doesn't have SDLoc associated with it, but is not really the
1761     // same as a Register.
1762     return DAG.getNode(X86ISD::GlobalBaseReg, SDLoc(), getPointerTy());
1763   return Table;
1764 }
1765
1766 /// getPICJumpTableRelocBaseExpr - This returns the relocation base for the
1767 /// given PIC jumptable, the same as getPICJumpTableRelocBase, but as an
1768 /// MCExpr.
1769 const MCExpr *X86TargetLowering::
1770 getPICJumpTableRelocBaseExpr(const MachineFunction *MF, unsigned JTI,
1771                              MCContext &Ctx) const {
1772   // X86-64 uses RIP relative addressing based on the jump table label.
1773   if (Subtarget->isPICStyleRIPRel())
1774     return TargetLowering::getPICJumpTableRelocBaseExpr(MF, JTI, Ctx);
1775
1776   // Otherwise, the reference is relative to the PIC base.
1777   return MCSymbolRefExpr::Create(MF->getPICBaseSymbol(), Ctx);
1778 }
1779
1780 // FIXME: Why this routine is here? Move to RegInfo!
1781 std::pair<const TargetRegisterClass*, uint8_t>
1782 X86TargetLowering::findRepresentativeClass(MVT VT) const{
1783   const TargetRegisterClass *RRC = nullptr;
1784   uint8_t Cost = 1;
1785   switch (VT.SimpleTy) {
1786   default:
1787     return TargetLowering::findRepresentativeClass(VT);
1788   case MVT::i8: case MVT::i16: case MVT::i32: case MVT::i64:
1789     RRC = Subtarget->is64Bit() ?
1790       (const TargetRegisterClass*)&X86::GR64RegClass :
1791       (const TargetRegisterClass*)&X86::GR32RegClass;
1792     break;
1793   case MVT::x86mmx:
1794     RRC = &X86::VR64RegClass;
1795     break;
1796   case MVT::f32: case MVT::f64:
1797   case MVT::v16i8: case MVT::v8i16: case MVT::v4i32: case MVT::v2i64:
1798   case MVT::v4f32: case MVT::v2f64:
1799   case MVT::v32i8: case MVT::v8i32: case MVT::v4i64: case MVT::v8f32:
1800   case MVT::v4f64:
1801     RRC = &X86::VR128RegClass;
1802     break;
1803   }
1804   return std::make_pair(RRC, Cost);
1805 }
1806
1807 bool X86TargetLowering::getStackCookieLocation(unsigned &AddressSpace,
1808                                                unsigned &Offset) const {
1809   if (!Subtarget->isTargetLinux())
1810     return false;
1811
1812   if (Subtarget->is64Bit()) {
1813     // %fs:0x28, unless we're using a Kernel code model, in which case it's %gs:
1814     Offset = 0x28;
1815     if (getTargetMachine().getCodeModel() == CodeModel::Kernel)
1816       AddressSpace = 256;
1817     else
1818       AddressSpace = 257;
1819   } else {
1820     // %gs:0x14 on i386
1821     Offset = 0x14;
1822     AddressSpace = 256;
1823   }
1824   return true;
1825 }
1826
1827 bool X86TargetLowering::isNoopAddrSpaceCast(unsigned SrcAS,
1828                                             unsigned DestAS) const {
1829   assert(SrcAS != DestAS && "Expected different address spaces!");
1830
1831   return SrcAS < 256 && DestAS < 256;
1832 }
1833
1834 //===----------------------------------------------------------------------===//
1835 //               Return Value Calling Convention Implementation
1836 //===----------------------------------------------------------------------===//
1837
1838 #include "X86GenCallingConv.inc"
1839
1840 bool
1841 X86TargetLowering::CanLowerReturn(CallingConv::ID CallConv,
1842                                   MachineFunction &MF, bool isVarArg,
1843                         const SmallVectorImpl<ISD::OutputArg> &Outs,
1844                         LLVMContext &Context) const {
1845   SmallVector<CCValAssign, 16> RVLocs;
1846   CCState CCInfo(CallConv, isVarArg, MF, MF.getTarget(),
1847                  RVLocs, Context);
1848   return CCInfo.CheckReturn(Outs, RetCC_X86);
1849 }
1850
1851 const MCPhysReg *X86TargetLowering::getScratchRegisters(CallingConv::ID) const {
1852   static const MCPhysReg ScratchRegs[] = { X86::R11, 0 };
1853   return ScratchRegs;
1854 }
1855
1856 SDValue
1857 X86TargetLowering::LowerReturn(SDValue Chain,
1858                                CallingConv::ID CallConv, bool isVarArg,
1859                                const SmallVectorImpl<ISD::OutputArg> &Outs,
1860                                const SmallVectorImpl<SDValue> &OutVals,
1861                                SDLoc dl, SelectionDAG &DAG) const {
1862   MachineFunction &MF = DAG.getMachineFunction();
1863   X86MachineFunctionInfo *FuncInfo = MF.getInfo<X86MachineFunctionInfo>();
1864
1865   SmallVector<CCValAssign, 16> RVLocs;
1866   CCState CCInfo(CallConv, isVarArg, MF, DAG.getTarget(),
1867                  RVLocs, *DAG.getContext());
1868   CCInfo.AnalyzeReturn(Outs, RetCC_X86);
1869
1870   SDValue Flag;
1871   SmallVector<SDValue, 6> RetOps;
1872   RetOps.push_back(Chain); // Operand #0 = Chain (updated below)
1873   // Operand #1 = Bytes To Pop
1874   RetOps.push_back(DAG.getTargetConstant(FuncInfo->getBytesToPopOnReturn(),
1875                    MVT::i16));
1876
1877   // Copy the result values into the output registers.
1878   for (unsigned i = 0; i != RVLocs.size(); ++i) {
1879     CCValAssign &VA = RVLocs[i];
1880     assert(VA.isRegLoc() && "Can only return in registers!");
1881     SDValue ValToCopy = OutVals[i];
1882     EVT ValVT = ValToCopy.getValueType();
1883
1884     // Promote values to the appropriate types
1885     if (VA.getLocInfo() == CCValAssign::SExt)
1886       ValToCopy = DAG.getNode(ISD::SIGN_EXTEND, dl, VA.getLocVT(), ValToCopy);
1887     else if (VA.getLocInfo() == CCValAssign::ZExt)
1888       ValToCopy = DAG.getNode(ISD::ZERO_EXTEND, dl, VA.getLocVT(), ValToCopy);
1889     else if (VA.getLocInfo() == CCValAssign::AExt)
1890       ValToCopy = DAG.getNode(ISD::ANY_EXTEND, dl, VA.getLocVT(), ValToCopy);
1891     else if (VA.getLocInfo() == CCValAssign::BCvt)
1892       ValToCopy = DAG.getNode(ISD::BITCAST, dl, VA.getLocVT(), ValToCopy);
1893
1894     assert(VA.getLocInfo() != CCValAssign::FPExt &&
1895            "Unexpected FP-extend for return value.");
1896
1897     // If this is x86-64, and we disabled SSE, we can't return FP values,
1898     // or SSE or MMX vectors.
1899     if ((ValVT == MVT::f32 || ValVT == MVT::f64 ||
1900          VA.getLocReg() == X86::XMM0 || VA.getLocReg() == X86::XMM1) &&
1901           (Subtarget->is64Bit() && !Subtarget->hasSSE1())) {
1902       report_fatal_error("SSE register return with SSE disabled");
1903     }
1904     // Likewise we can't return F64 values with SSE1 only.  gcc does so, but
1905     // llvm-gcc has never done it right and no one has noticed, so this
1906     // should be OK for now.
1907     if (ValVT == MVT::f64 &&
1908         (Subtarget->is64Bit() && !Subtarget->hasSSE2()))
1909       report_fatal_error("SSE2 register return with SSE2 disabled");
1910
1911     // Returns in ST0/ST1 are handled specially: these are pushed as operands to
1912     // the RET instruction and handled by the FP Stackifier.
1913     if (VA.getLocReg() == X86::ST0 ||
1914         VA.getLocReg() == X86::ST1) {
1915       // If this is a copy from an xmm register to ST(0), use an FPExtend to
1916       // change the value to the FP stack register class.
1917       if (isScalarFPTypeInSSEReg(VA.getValVT()))
1918         ValToCopy = DAG.getNode(ISD::FP_EXTEND, dl, MVT::f80, ValToCopy);
1919       RetOps.push_back(ValToCopy);
1920       // Don't emit a copytoreg.
1921       continue;
1922     }
1923
1924     // 64-bit vector (MMX) values are returned in XMM0 / XMM1 except for v1i64
1925     // which is returned in RAX / RDX.
1926     if (Subtarget->is64Bit()) {
1927       if (ValVT == MVT::x86mmx) {
1928         if (VA.getLocReg() == X86::XMM0 || VA.getLocReg() == X86::XMM1) {
1929           ValToCopy = DAG.getNode(ISD::BITCAST, dl, MVT::i64, ValToCopy);
1930           ValToCopy = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, MVT::v2i64,
1931                                   ValToCopy);
1932           // If we don't have SSE2 available, convert to v4f32 so the generated
1933           // register is legal.
1934           if (!Subtarget->hasSSE2())
1935             ValToCopy = DAG.getNode(ISD::BITCAST, dl, MVT::v4f32,ValToCopy);
1936         }
1937       }
1938     }
1939
1940     Chain = DAG.getCopyToReg(Chain, dl, VA.getLocReg(), ValToCopy, Flag);
1941     Flag = Chain.getValue(1);
1942     RetOps.push_back(DAG.getRegister(VA.getLocReg(), VA.getLocVT()));
1943   }
1944
1945   // The x86-64 ABIs require that for returning structs by value we copy
1946   // the sret argument into %rax/%eax (depending on ABI) for the return.
1947   // Win32 requires us to put the sret argument to %eax as well.
1948   // We saved the argument into a virtual register in the entry block,
1949   // so now we copy the value out and into %rax/%eax.
1950   if (DAG.getMachineFunction().getFunction()->hasStructRetAttr() &&
1951       (Subtarget->is64Bit() || Subtarget->isTargetKnownWindowsMSVC())) {
1952     MachineFunction &MF = DAG.getMachineFunction();
1953     X86MachineFunctionInfo *FuncInfo = MF.getInfo<X86MachineFunctionInfo>();
1954     unsigned Reg = FuncInfo->getSRetReturnReg();
1955     assert(Reg &&
1956            "SRetReturnReg should have been set in LowerFormalArguments().");
1957     SDValue Val = DAG.getCopyFromReg(Chain, dl, Reg, getPointerTy());
1958
1959     unsigned RetValReg
1960         = (Subtarget->is64Bit() && !Subtarget->isTarget64BitILP32()) ?
1961           X86::RAX : X86::EAX;
1962     Chain = DAG.getCopyToReg(Chain, dl, RetValReg, Val, Flag);
1963     Flag = Chain.getValue(1);
1964
1965     // RAX/EAX now acts like a return value.
1966     RetOps.push_back(DAG.getRegister(RetValReg, getPointerTy()));
1967   }
1968
1969   RetOps[0] = Chain;  // Update chain.
1970
1971   // Add the flag if we have it.
1972   if (Flag.getNode())
1973     RetOps.push_back(Flag);
1974
1975   return DAG.getNode(X86ISD::RET_FLAG, dl, MVT::Other, RetOps);
1976 }
1977
1978 bool X86TargetLowering::isUsedByReturnOnly(SDNode *N, SDValue &Chain) const {
1979   if (N->getNumValues() != 1)
1980     return false;
1981   if (!N->hasNUsesOfValue(1, 0))
1982     return false;
1983
1984   SDValue TCChain = Chain;
1985   SDNode *Copy = *N->use_begin();
1986   if (Copy->getOpcode() == ISD::CopyToReg) {
1987     // If the copy has a glue operand, we conservatively assume it isn't safe to
1988     // perform a tail call.
1989     if (Copy->getOperand(Copy->getNumOperands()-1).getValueType() == MVT::Glue)
1990       return false;
1991     TCChain = Copy->getOperand(0);
1992   } else if (Copy->getOpcode() != ISD::FP_EXTEND)
1993     return false;
1994
1995   bool HasRet = false;
1996   for (SDNode::use_iterator UI = Copy->use_begin(), UE = Copy->use_end();
1997        UI != UE; ++UI) {
1998     if (UI->getOpcode() != X86ISD::RET_FLAG)
1999       return false;
2000     HasRet = true;
2001   }
2002
2003   if (!HasRet)
2004     return false;
2005
2006   Chain = TCChain;
2007   return true;
2008 }
2009
2010 MVT
2011 X86TargetLowering::getTypeForExtArgOrReturn(MVT VT,
2012                                             ISD::NodeType ExtendKind) const {
2013   MVT ReturnMVT;
2014   // TODO: Is this also valid on 32-bit?
2015   if (Subtarget->is64Bit() && VT == MVT::i1 && ExtendKind == ISD::ZERO_EXTEND)
2016     ReturnMVT = MVT::i8;
2017   else
2018     ReturnMVT = MVT::i32;
2019
2020   MVT MinVT = getRegisterType(ReturnMVT);
2021   return VT.bitsLT(MinVT) ? MinVT : VT;
2022 }
2023
2024 /// LowerCallResult - Lower the result values of a call into the
2025 /// appropriate copies out of appropriate physical registers.
2026 ///
2027 SDValue
2028 X86TargetLowering::LowerCallResult(SDValue Chain, SDValue InFlag,
2029                                    CallingConv::ID CallConv, bool isVarArg,
2030                                    const SmallVectorImpl<ISD::InputArg> &Ins,
2031                                    SDLoc dl, SelectionDAG &DAG,
2032                                    SmallVectorImpl<SDValue> &InVals) const {
2033
2034   // Assign locations to each value returned by this call.
2035   SmallVector<CCValAssign, 16> RVLocs;
2036   bool Is64Bit = Subtarget->is64Bit();
2037   CCState CCInfo(CallConv, isVarArg, DAG.getMachineFunction(),
2038                  DAG.getTarget(), RVLocs, *DAG.getContext());
2039   CCInfo.AnalyzeCallResult(Ins, RetCC_X86);
2040
2041   // Copy all of the result registers out of their specified physreg.
2042   for (unsigned i = 0, e = RVLocs.size(); i != e; ++i) {
2043     CCValAssign &VA = RVLocs[i];
2044     EVT CopyVT = VA.getValVT();
2045
2046     // If this is x86-64, and we disabled SSE, we can't return FP values
2047     if ((CopyVT == MVT::f32 || CopyVT == MVT::f64) &&
2048         ((Is64Bit || Ins[i].Flags.isInReg()) && !Subtarget->hasSSE1())) {
2049       report_fatal_error("SSE register return with SSE disabled");
2050     }
2051
2052     SDValue Val;
2053
2054     // If this is a call to a function that returns an fp value on the floating
2055     // point stack, we must guarantee the value is popped from the stack, so
2056     // a CopyFromReg is not good enough - the copy instruction may be eliminated
2057     // if the return value is not used. We use the FpPOP_RETVAL instruction
2058     // instead.
2059     if (VA.getLocReg() == X86::ST0 || VA.getLocReg() == X86::ST1) {
2060       // If we prefer to use the value in xmm registers, copy it out as f80 and
2061       // use a truncate to move it from fp stack reg to xmm reg.
2062       if (isScalarFPTypeInSSEReg(VA.getValVT())) CopyVT = MVT::f80;
2063       SDValue Ops[] = { Chain, InFlag };
2064       Chain = SDValue(DAG.getMachineNode(X86::FpPOP_RETVAL, dl, CopyVT,
2065                                          MVT::Other, MVT::Glue, Ops), 1);
2066       Val = Chain.getValue(0);
2067
2068       // Round the f80 to the right size, which also moves it to the appropriate
2069       // xmm register.
2070       if (CopyVT != VA.getValVT())
2071         Val = DAG.getNode(ISD::FP_ROUND, dl, VA.getValVT(), Val,
2072                           // This truncation won't change the value.
2073                           DAG.getIntPtrConstant(1));
2074     } else {
2075       Chain = DAG.getCopyFromReg(Chain, dl, VA.getLocReg(),
2076                                  CopyVT, InFlag).getValue(1);
2077       Val = Chain.getValue(0);
2078     }
2079     InFlag = Chain.getValue(2);
2080     InVals.push_back(Val);
2081   }
2082
2083   return Chain;
2084 }
2085
2086 //===----------------------------------------------------------------------===//
2087 //                C & StdCall & Fast Calling Convention implementation
2088 //===----------------------------------------------------------------------===//
2089 //  StdCall calling convention seems to be standard for many Windows' API
2090 //  routines and around. It differs from C calling convention just a little:
2091 //  callee should clean up the stack, not caller. Symbols should be also
2092 //  decorated in some fancy way :) It doesn't support any vector arguments.
2093 //  For info on fast calling convention see Fast Calling Convention (tail call)
2094 //  implementation LowerX86_32FastCCCallTo.
2095
2096 /// CallIsStructReturn - Determines whether a call uses struct return
2097 /// semantics.
2098 enum StructReturnType {
2099   NotStructReturn,
2100   RegStructReturn,
2101   StackStructReturn
2102 };
2103 static StructReturnType
2104 callIsStructReturn(const SmallVectorImpl<ISD::OutputArg> &Outs) {
2105   if (Outs.empty())
2106     return NotStructReturn;
2107
2108   const ISD::ArgFlagsTy &Flags = Outs[0].Flags;
2109   if (!Flags.isSRet())
2110     return NotStructReturn;
2111   if (Flags.isInReg())
2112     return RegStructReturn;
2113   return StackStructReturn;
2114 }
2115
2116 /// ArgsAreStructReturn - Determines whether a function uses struct
2117 /// return semantics.
2118 static StructReturnType
2119 argsAreStructReturn(const SmallVectorImpl<ISD::InputArg> &Ins) {
2120   if (Ins.empty())
2121     return NotStructReturn;
2122
2123   const ISD::ArgFlagsTy &Flags = Ins[0].Flags;
2124   if (!Flags.isSRet())
2125     return NotStructReturn;
2126   if (Flags.isInReg())
2127     return RegStructReturn;
2128   return StackStructReturn;
2129 }
2130
2131 /// CreateCopyOfByValArgument - Make a copy of an aggregate at address specified
2132 /// by "Src" to address "Dst" with size and alignment information specified by
2133 /// the specific parameter attribute. The copy will be passed as a byval
2134 /// function parameter.
2135 static SDValue
2136 CreateCopyOfByValArgument(SDValue Src, SDValue Dst, SDValue Chain,
2137                           ISD::ArgFlagsTy Flags, SelectionDAG &DAG,
2138                           SDLoc dl) {
2139   SDValue SizeNode = DAG.getConstant(Flags.getByValSize(), MVT::i32);
2140
2141   return DAG.getMemcpy(Chain, dl, Dst, Src, SizeNode, Flags.getByValAlign(),
2142                        /*isVolatile*/false, /*AlwaysInline=*/true,
2143                        MachinePointerInfo(), MachinePointerInfo());
2144 }
2145
2146 /// IsTailCallConvention - Return true if the calling convention is one that
2147 /// supports tail call optimization.
2148 static bool IsTailCallConvention(CallingConv::ID CC) {
2149   return (CC == CallingConv::Fast || CC == CallingConv::GHC ||
2150           CC == CallingConv::HiPE);
2151 }
2152
2153 /// \brief Return true if the calling convention is a C calling convention.
2154 static bool IsCCallConvention(CallingConv::ID CC) {
2155   return (CC == CallingConv::C || CC == CallingConv::X86_64_Win64 ||
2156           CC == CallingConv::X86_64_SysV);
2157 }
2158
2159 bool X86TargetLowering::mayBeEmittedAsTailCall(CallInst *CI) const {
2160   if (!CI->isTailCall() || getTargetMachine().Options.DisableTailCalls)
2161     return false;
2162
2163   CallSite CS(CI);
2164   CallingConv::ID CalleeCC = CS.getCallingConv();
2165   if (!IsTailCallConvention(CalleeCC) && !IsCCallConvention(CalleeCC))
2166     return false;
2167
2168   return true;
2169 }
2170
2171 /// FuncIsMadeTailCallSafe - Return true if the function is being made into
2172 /// a tailcall target by changing its ABI.
2173 static bool FuncIsMadeTailCallSafe(CallingConv::ID CC,
2174                                    bool GuaranteedTailCallOpt) {
2175   return GuaranteedTailCallOpt && IsTailCallConvention(CC);
2176 }
2177
2178 SDValue
2179 X86TargetLowering::LowerMemArgument(SDValue Chain,
2180                                     CallingConv::ID CallConv,
2181                                     const SmallVectorImpl<ISD::InputArg> &Ins,
2182                                     SDLoc dl, SelectionDAG &DAG,
2183                                     const CCValAssign &VA,
2184                                     MachineFrameInfo *MFI,
2185                                     unsigned i) const {
2186   // Create the nodes corresponding to a load from this parameter slot.
2187   ISD::ArgFlagsTy Flags = Ins[i].Flags;
2188   bool AlwaysUseMutable = FuncIsMadeTailCallSafe(
2189       CallConv, DAG.getTarget().Options.GuaranteedTailCallOpt);
2190   bool isImmutable = !AlwaysUseMutable && !Flags.isByVal();
2191   EVT ValVT;
2192
2193   // If value is passed by pointer we have address passed instead of the value
2194   // itself.
2195   if (VA.getLocInfo() == CCValAssign::Indirect)
2196     ValVT = VA.getLocVT();
2197   else
2198     ValVT = VA.getValVT();
2199
2200   // FIXME: For now, all byval parameter objects are marked mutable. This can be
2201   // changed with more analysis.
2202   // In case of tail call optimization mark all arguments mutable. Since they
2203   // could be overwritten by lowering of arguments in case of a tail call.
2204   if (Flags.isByVal()) {
2205     unsigned Bytes = Flags.getByValSize();
2206     if (Bytes == 0) Bytes = 1; // Don't create zero-sized stack objects.
2207     int FI = MFI->CreateFixedObject(Bytes, VA.getLocMemOffset(), isImmutable);
2208     return DAG.getFrameIndex(FI, getPointerTy());
2209   } else {
2210     int FI = MFI->CreateFixedObject(ValVT.getSizeInBits()/8,
2211                                     VA.getLocMemOffset(), isImmutable);
2212     SDValue FIN = DAG.getFrameIndex(FI, getPointerTy());
2213     return DAG.getLoad(ValVT, dl, Chain, FIN,
2214                        MachinePointerInfo::getFixedStack(FI),
2215                        false, false, false, 0);
2216   }
2217 }
2218
2219 SDValue
2220 X86TargetLowering::LowerFormalArguments(SDValue Chain,
2221                                         CallingConv::ID CallConv,
2222                                         bool isVarArg,
2223                                       const SmallVectorImpl<ISD::InputArg> &Ins,
2224                                         SDLoc dl,
2225                                         SelectionDAG &DAG,
2226                                         SmallVectorImpl<SDValue> &InVals)
2227                                           const {
2228   MachineFunction &MF = DAG.getMachineFunction();
2229   X86MachineFunctionInfo *FuncInfo = MF.getInfo<X86MachineFunctionInfo>();
2230
2231   const Function* Fn = MF.getFunction();
2232   if (Fn->hasExternalLinkage() &&
2233       Subtarget->isTargetCygMing() &&
2234       Fn->getName() == "main")
2235     FuncInfo->setForceFramePointer(true);
2236
2237   MachineFrameInfo *MFI = MF.getFrameInfo();
2238   bool Is64Bit = Subtarget->is64Bit();
2239   bool IsWin64 = Subtarget->isCallingConvWin64(CallConv);
2240
2241   assert(!(isVarArg && IsTailCallConvention(CallConv)) &&
2242          "Var args not supported with calling convention fastcc, ghc or hipe");
2243
2244   // Assign locations to all of the incoming arguments.
2245   SmallVector<CCValAssign, 16> ArgLocs;
2246   CCState CCInfo(CallConv, isVarArg, MF, DAG.getTarget(),
2247                  ArgLocs, *DAG.getContext());
2248
2249   // Allocate shadow area for Win64
2250   if (IsWin64)
2251     CCInfo.AllocateStack(32, 8);
2252
2253   CCInfo.AnalyzeFormalArguments(Ins, CC_X86);
2254
2255   unsigned LastVal = ~0U;
2256   SDValue ArgValue;
2257   for (unsigned i = 0, e = ArgLocs.size(); i != e; ++i) {
2258     CCValAssign &VA = ArgLocs[i];
2259     // TODO: If an arg is passed in two places (e.g. reg and stack), skip later
2260     // places.
2261     assert(VA.getValNo() != LastVal &&
2262            "Don't support value assigned to multiple locs yet");
2263     (void)LastVal;
2264     LastVal = VA.getValNo();
2265
2266     if (VA.isRegLoc()) {
2267       EVT RegVT = VA.getLocVT();
2268       const TargetRegisterClass *RC;
2269       if (RegVT == MVT::i32)
2270         RC = &X86::GR32RegClass;
2271       else if (Is64Bit && RegVT == MVT::i64)
2272         RC = &X86::GR64RegClass;
2273       else if (RegVT == MVT::f32)
2274         RC = &X86::FR32RegClass;
2275       else if (RegVT == MVT::f64)
2276         RC = &X86::FR64RegClass;
2277       else if (RegVT.is512BitVector())
2278         RC = &X86::VR512RegClass;
2279       else if (RegVT.is256BitVector())
2280         RC = &X86::VR256RegClass;
2281       else if (RegVT.is128BitVector())
2282         RC = &X86::VR128RegClass;
2283       else if (RegVT == MVT::x86mmx)
2284         RC = &X86::VR64RegClass;
2285       else if (RegVT == MVT::i1)
2286         RC = &X86::VK1RegClass;
2287       else if (RegVT == MVT::v8i1)
2288         RC = &X86::VK8RegClass;
2289       else if (RegVT == MVT::v16i1)
2290         RC = &X86::VK16RegClass;
2291       else
2292         llvm_unreachable("Unknown argument type!");
2293
2294       unsigned Reg = MF.addLiveIn(VA.getLocReg(), RC);
2295       ArgValue = DAG.getCopyFromReg(Chain, dl, Reg, RegVT);
2296
2297       // If this is an 8 or 16-bit value, it is really passed promoted to 32
2298       // bits.  Insert an assert[sz]ext to capture this, then truncate to the
2299       // right size.
2300       if (VA.getLocInfo() == CCValAssign::SExt)
2301         ArgValue = DAG.getNode(ISD::AssertSext, dl, RegVT, ArgValue,
2302                                DAG.getValueType(VA.getValVT()));
2303       else if (VA.getLocInfo() == CCValAssign::ZExt)
2304         ArgValue = DAG.getNode(ISD::AssertZext, dl, RegVT, ArgValue,
2305                                DAG.getValueType(VA.getValVT()));
2306       else if (VA.getLocInfo() == CCValAssign::BCvt)
2307         ArgValue = DAG.getNode(ISD::BITCAST, dl, VA.getValVT(), ArgValue);
2308
2309       if (VA.isExtInLoc()) {
2310         // Handle MMX values passed in XMM regs.
2311         if (RegVT.isVector())
2312           ArgValue = DAG.getNode(X86ISD::MOVDQ2Q, dl, VA.getValVT(), ArgValue);
2313         else
2314           ArgValue = DAG.getNode(ISD::TRUNCATE, dl, VA.getValVT(), ArgValue);
2315       }
2316     } else {
2317       assert(VA.isMemLoc());
2318       ArgValue = LowerMemArgument(Chain, CallConv, Ins, dl, DAG, VA, MFI, i);
2319     }
2320
2321     // If value is passed via pointer - do a load.
2322     if (VA.getLocInfo() == CCValAssign::Indirect)
2323       ArgValue = DAG.getLoad(VA.getValVT(), dl, Chain, ArgValue,
2324                              MachinePointerInfo(), false, false, false, 0);
2325
2326     InVals.push_back(ArgValue);
2327   }
2328
2329   if (Subtarget->is64Bit() || Subtarget->isTargetKnownWindowsMSVC()) {
2330     for (unsigned i = 0, e = ArgLocs.size(); i != e; ++i) {
2331       // The x86-64 ABIs require that for returning structs by value we copy
2332       // the sret argument into %rax/%eax (depending on ABI) for the return.
2333       // Win32 requires us to put the sret argument to %eax as well.
2334       // Save the argument into a virtual register so that we can access it
2335       // from the return points.
2336       if (Ins[i].Flags.isSRet()) {
2337         unsigned Reg = FuncInfo->getSRetReturnReg();
2338         if (!Reg) {
2339           MVT PtrTy = getPointerTy();
2340           Reg = MF.getRegInfo().createVirtualRegister(getRegClassFor(PtrTy));
2341           FuncInfo->setSRetReturnReg(Reg);
2342         }
2343         SDValue Copy = DAG.getCopyToReg(DAG.getEntryNode(), dl, Reg, InVals[i]);
2344         Chain = DAG.getNode(ISD::TokenFactor, dl, MVT::Other, Copy, Chain);
2345         break;
2346       }
2347     }
2348   }
2349
2350   unsigned StackSize = CCInfo.getNextStackOffset();
2351   // Align stack specially for tail calls.
2352   if (FuncIsMadeTailCallSafe(CallConv,
2353                              MF.getTarget().Options.GuaranteedTailCallOpt))
2354     StackSize = GetAlignedArgumentStackSize(StackSize, DAG);
2355
2356   // If the function takes variable number of arguments, make a frame index for
2357   // the start of the first vararg value... for expansion of llvm.va_start.
2358   if (isVarArg) {
2359     if (Is64Bit || (CallConv != CallingConv::X86_FastCall &&
2360                     CallConv != CallingConv::X86_ThisCall)) {
2361       FuncInfo->setVarArgsFrameIndex(MFI->CreateFixedObject(1, StackSize,true));
2362     }
2363     if (Is64Bit) {
2364       unsigned TotalNumIntRegs = 0, TotalNumXMMRegs = 0;
2365
2366       // FIXME: We should really autogenerate these arrays
2367       static const MCPhysReg GPR64ArgRegsWin64[] = {
2368         X86::RCX, X86::RDX, X86::R8,  X86::R9
2369       };
2370       static const MCPhysReg GPR64ArgRegs64Bit[] = {
2371         X86::RDI, X86::RSI, X86::RDX, X86::RCX, X86::R8, X86::R9
2372       };
2373       static const MCPhysReg XMMArgRegs64Bit[] = {
2374         X86::XMM0, X86::XMM1, X86::XMM2, X86::XMM3,
2375         X86::XMM4, X86::XMM5, X86::XMM6, X86::XMM7
2376       };
2377       const MCPhysReg *GPR64ArgRegs;
2378       unsigned NumXMMRegs = 0;
2379
2380       if (IsWin64) {
2381         // The XMM registers which might contain var arg parameters are shadowed
2382         // in their paired GPR.  So we only need to save the GPR to their home
2383         // slots.
2384         TotalNumIntRegs = 4;
2385         GPR64ArgRegs = GPR64ArgRegsWin64;
2386       } else {
2387         TotalNumIntRegs = 6; TotalNumXMMRegs = 8;
2388         GPR64ArgRegs = GPR64ArgRegs64Bit;
2389
2390         NumXMMRegs = CCInfo.getFirstUnallocated(XMMArgRegs64Bit,
2391                                                 TotalNumXMMRegs);
2392       }
2393       unsigned NumIntRegs = CCInfo.getFirstUnallocated(GPR64ArgRegs,
2394                                                        TotalNumIntRegs);
2395
2396       bool NoImplicitFloatOps = Fn->getAttributes().
2397         hasAttribute(AttributeSet::FunctionIndex, Attribute::NoImplicitFloat);
2398       assert(!(NumXMMRegs && !Subtarget->hasSSE1()) &&
2399              "SSE register cannot be used when SSE is disabled!");
2400       assert(!(NumXMMRegs && MF.getTarget().Options.UseSoftFloat &&
2401                NoImplicitFloatOps) &&
2402              "SSE register cannot be used when SSE is disabled!");
2403       if (MF.getTarget().Options.UseSoftFloat || NoImplicitFloatOps ||
2404           !Subtarget->hasSSE1())
2405         // Kernel mode asks for SSE to be disabled, so don't push them
2406         // on the stack.
2407         TotalNumXMMRegs = 0;
2408
2409       if (IsWin64) {
2410         const TargetFrameLowering &TFI = *MF.getTarget().getFrameLowering();
2411         // Get to the caller-allocated home save location.  Add 8 to account
2412         // for the return address.
2413         int HomeOffset = TFI.getOffsetOfLocalArea() + 8;
2414         FuncInfo->setRegSaveFrameIndex(
2415           MFI->CreateFixedObject(1, NumIntRegs * 8 + HomeOffset, false));
2416         // Fixup to set vararg frame on shadow area (4 x i64).
2417         if (NumIntRegs < 4)
2418           FuncInfo->setVarArgsFrameIndex(FuncInfo->getRegSaveFrameIndex());
2419       } else {
2420         // For X86-64, if there are vararg parameters that are passed via
2421         // registers, then we must store them to their spots on the stack so
2422         // they may be loaded by deferencing the result of va_next.
2423         FuncInfo->setVarArgsGPOffset(NumIntRegs * 8);
2424         FuncInfo->setVarArgsFPOffset(TotalNumIntRegs * 8 + NumXMMRegs * 16);
2425         FuncInfo->setRegSaveFrameIndex(
2426           MFI->CreateStackObject(TotalNumIntRegs * 8 + TotalNumXMMRegs * 16, 16,
2427                                false));
2428       }
2429
2430       // Store the integer parameter registers.
2431       SmallVector<SDValue, 8> MemOps;
2432       SDValue RSFIN = DAG.getFrameIndex(FuncInfo->getRegSaveFrameIndex(),
2433                                         getPointerTy());
2434       unsigned Offset = FuncInfo->getVarArgsGPOffset();
2435       for (; NumIntRegs != TotalNumIntRegs; ++NumIntRegs) {
2436         SDValue FIN = DAG.getNode(ISD::ADD, dl, getPointerTy(), RSFIN,
2437                                   DAG.getIntPtrConstant(Offset));
2438         unsigned VReg = MF.addLiveIn(GPR64ArgRegs[NumIntRegs],
2439                                      &X86::GR64RegClass);
2440         SDValue Val = DAG.getCopyFromReg(Chain, dl, VReg, MVT::i64);
2441         SDValue Store =
2442           DAG.getStore(Val.getValue(1), dl, Val, FIN,
2443                        MachinePointerInfo::getFixedStack(
2444                          FuncInfo->getRegSaveFrameIndex(), Offset),
2445                        false, false, 0);
2446         MemOps.push_back(Store);
2447         Offset += 8;
2448       }
2449
2450       if (TotalNumXMMRegs != 0 && NumXMMRegs != TotalNumXMMRegs) {
2451         // Now store the XMM (fp + vector) parameter registers.
2452         SmallVector<SDValue, 11> SaveXMMOps;
2453         SaveXMMOps.push_back(Chain);
2454
2455         unsigned AL = MF.addLiveIn(X86::AL, &X86::GR8RegClass);
2456         SDValue ALVal = DAG.getCopyFromReg(DAG.getEntryNode(), dl, AL, MVT::i8);
2457         SaveXMMOps.push_back(ALVal);
2458
2459         SaveXMMOps.push_back(DAG.getIntPtrConstant(
2460                                FuncInfo->getRegSaveFrameIndex()));
2461         SaveXMMOps.push_back(DAG.getIntPtrConstant(
2462                                FuncInfo->getVarArgsFPOffset()));
2463
2464         for (; NumXMMRegs != TotalNumXMMRegs; ++NumXMMRegs) {
2465           unsigned VReg = MF.addLiveIn(XMMArgRegs64Bit[NumXMMRegs],
2466                                        &X86::VR128RegClass);
2467           SDValue Val = DAG.getCopyFromReg(Chain, dl, VReg, MVT::v4f32);
2468           SaveXMMOps.push_back(Val);
2469         }
2470         MemOps.push_back(DAG.getNode(X86ISD::VASTART_SAVE_XMM_REGS, dl,
2471                                      MVT::Other, SaveXMMOps));
2472       }
2473
2474       if (!MemOps.empty())
2475         Chain = DAG.getNode(ISD::TokenFactor, dl, MVT::Other, MemOps);
2476     }
2477   }
2478
2479   // Some CCs need callee pop.
2480   if (X86::isCalleePop(CallConv, Is64Bit, isVarArg,
2481                        MF.getTarget().Options.GuaranteedTailCallOpt)) {
2482     FuncInfo->setBytesToPopOnReturn(StackSize); // Callee pops everything.
2483   } else {
2484     FuncInfo->setBytesToPopOnReturn(0); // Callee pops nothing.
2485     // If this is an sret function, the return should pop the hidden pointer.
2486     if (!Is64Bit && !IsTailCallConvention(CallConv) &&
2487         !Subtarget->getTargetTriple().isOSMSVCRT() &&
2488         argsAreStructReturn(Ins) == StackStructReturn)
2489       FuncInfo->setBytesToPopOnReturn(4);
2490   }
2491
2492   if (!Is64Bit) {
2493     // RegSaveFrameIndex is X86-64 only.
2494     FuncInfo->setRegSaveFrameIndex(0xAAAAAAA);
2495     if (CallConv == CallingConv::X86_FastCall ||
2496         CallConv == CallingConv::X86_ThisCall)
2497       // fastcc functions can't have varargs.
2498       FuncInfo->setVarArgsFrameIndex(0xAAAAAAA);
2499   }
2500
2501   FuncInfo->setArgumentStackSize(StackSize);
2502
2503   return Chain;
2504 }
2505
2506 SDValue
2507 X86TargetLowering::LowerMemOpCallTo(SDValue Chain,
2508                                     SDValue StackPtr, SDValue Arg,
2509                                     SDLoc dl, SelectionDAG &DAG,
2510                                     const CCValAssign &VA,
2511                                     ISD::ArgFlagsTy Flags) const {
2512   unsigned LocMemOffset = VA.getLocMemOffset();
2513   SDValue PtrOff = DAG.getIntPtrConstant(LocMemOffset);
2514   PtrOff = DAG.getNode(ISD::ADD, dl, getPointerTy(), StackPtr, PtrOff);
2515   if (Flags.isByVal())
2516     return CreateCopyOfByValArgument(Arg, PtrOff, Chain, Flags, DAG, dl);
2517
2518   return DAG.getStore(Chain, dl, Arg, PtrOff,
2519                       MachinePointerInfo::getStack(LocMemOffset),
2520                       false, false, 0);
2521 }
2522
2523 /// EmitTailCallLoadRetAddr - Emit a load of return address if tail call
2524 /// optimization is performed and it is required.
2525 SDValue
2526 X86TargetLowering::EmitTailCallLoadRetAddr(SelectionDAG &DAG,
2527                                            SDValue &OutRetAddr, SDValue Chain,
2528                                            bool IsTailCall, bool Is64Bit,
2529                                            int FPDiff, SDLoc dl) const {
2530   // Adjust the Return address stack slot.
2531   EVT VT = getPointerTy();
2532   OutRetAddr = getReturnAddressFrameIndex(DAG);
2533
2534   // Load the "old" Return address.
2535   OutRetAddr = DAG.getLoad(VT, dl, Chain, OutRetAddr, MachinePointerInfo(),
2536                            false, false, false, 0);
2537   return SDValue(OutRetAddr.getNode(), 1);
2538 }
2539
2540 /// EmitTailCallStoreRetAddr - Emit a store of the return address if tail call
2541 /// optimization is performed and it is required (FPDiff!=0).
2542 static SDValue EmitTailCallStoreRetAddr(SelectionDAG &DAG, MachineFunction &MF,
2543                                         SDValue Chain, SDValue RetAddrFrIdx,
2544                                         EVT PtrVT, unsigned SlotSize,
2545                                         int FPDiff, SDLoc dl) {
2546   // Store the return address to the appropriate stack slot.
2547   if (!FPDiff) return Chain;
2548   // Calculate the new stack slot for the return address.
2549   int NewReturnAddrFI =
2550     MF.getFrameInfo()->CreateFixedObject(SlotSize, (int64_t)FPDiff - SlotSize,
2551                                          false);
2552   SDValue NewRetAddrFrIdx = DAG.getFrameIndex(NewReturnAddrFI, PtrVT);
2553   Chain = DAG.getStore(Chain, dl, RetAddrFrIdx, NewRetAddrFrIdx,
2554                        MachinePointerInfo::getFixedStack(NewReturnAddrFI),
2555                        false, false, 0);
2556   return Chain;
2557 }
2558
2559 SDValue
2560 X86TargetLowering::LowerCall(TargetLowering::CallLoweringInfo &CLI,
2561                              SmallVectorImpl<SDValue> &InVals) const {
2562   SelectionDAG &DAG                     = CLI.DAG;
2563   SDLoc &dl                             = CLI.DL;
2564   SmallVectorImpl<ISD::OutputArg> &Outs = CLI.Outs;
2565   SmallVectorImpl<SDValue> &OutVals     = CLI.OutVals;
2566   SmallVectorImpl<ISD::InputArg> &Ins   = CLI.Ins;
2567   SDValue Chain                         = CLI.Chain;
2568   SDValue Callee                        = CLI.Callee;
2569   CallingConv::ID CallConv              = CLI.CallConv;
2570   bool &isTailCall                      = CLI.IsTailCall;
2571   bool isVarArg                         = CLI.IsVarArg;
2572
2573   MachineFunction &MF = DAG.getMachineFunction();
2574   bool Is64Bit        = Subtarget->is64Bit();
2575   bool IsWin64        = Subtarget->isCallingConvWin64(CallConv);
2576   StructReturnType SR = callIsStructReturn(Outs);
2577   bool IsSibcall      = false;
2578
2579   if (MF.getTarget().Options.DisableTailCalls)
2580     isTailCall = false;
2581
2582   bool IsMustTail = CLI.CS && CLI.CS->isMustTailCall();
2583   if (IsMustTail) {
2584     // Force this to be a tail call.  The verifier rules are enough to ensure
2585     // that we can lower this successfully without moving the return address
2586     // around.
2587     isTailCall = true;
2588   } else if (isTailCall) {
2589     // Check if it's really possible to do a tail call.
2590     isTailCall = IsEligibleForTailCallOptimization(Callee, CallConv,
2591                     isVarArg, SR != NotStructReturn,
2592                     MF.getFunction()->hasStructRetAttr(), CLI.RetTy,
2593                     Outs, OutVals, Ins, DAG);
2594
2595     // Sibcalls are automatically detected tailcalls which do not require
2596     // ABI changes.
2597     if (!MF.getTarget().Options.GuaranteedTailCallOpt && isTailCall)
2598       IsSibcall = true;
2599
2600     if (isTailCall)
2601       ++NumTailCalls;
2602   }
2603
2604   assert(!(isVarArg && IsTailCallConvention(CallConv)) &&
2605          "Var args not supported with calling convention fastcc, ghc or hipe");
2606
2607   // Analyze operands of the call, assigning locations to each operand.
2608   SmallVector<CCValAssign, 16> ArgLocs;
2609   CCState CCInfo(CallConv, isVarArg, MF, MF.getTarget(),
2610                  ArgLocs, *DAG.getContext());
2611
2612   // Allocate shadow area for Win64
2613   if (IsWin64)
2614     CCInfo.AllocateStack(32, 8);
2615
2616   CCInfo.AnalyzeCallOperands(Outs, CC_X86);
2617
2618   // Get a count of how many bytes are to be pushed on the stack.
2619   unsigned NumBytes = CCInfo.getNextStackOffset();
2620   if (IsSibcall)
2621     // This is a sibcall. The memory operands are available in caller's
2622     // own caller's stack.
2623     NumBytes = 0;
2624   else if (MF.getTarget().Options.GuaranteedTailCallOpt &&
2625            IsTailCallConvention(CallConv))
2626     NumBytes = GetAlignedArgumentStackSize(NumBytes, DAG);
2627
2628   int FPDiff = 0;
2629   if (isTailCall && !IsSibcall && !IsMustTail) {
2630     // Lower arguments at fp - stackoffset + fpdiff.
2631     X86MachineFunctionInfo *X86Info = MF.getInfo<X86MachineFunctionInfo>();
2632     unsigned NumBytesCallerPushed = X86Info->getBytesToPopOnReturn();
2633
2634     FPDiff = NumBytesCallerPushed - NumBytes;
2635
2636     // Set the delta of movement of the returnaddr stackslot.
2637     // But only set if delta is greater than previous delta.
2638     if (FPDiff < X86Info->getTCReturnAddrDelta())
2639       X86Info->setTCReturnAddrDelta(FPDiff);
2640   }
2641
2642   unsigned NumBytesToPush = NumBytes;
2643   unsigned NumBytesToPop = NumBytes;
2644
2645   // If we have an inalloca argument, all stack space has already been allocated
2646   // for us and be right at the top of the stack.  We don't support multiple
2647   // arguments passed in memory when using inalloca.
2648   if (!Outs.empty() && Outs.back().Flags.isInAlloca()) {
2649     NumBytesToPush = 0;
2650     assert(ArgLocs.back().getLocMemOffset() == 0 &&
2651            "an inalloca argument must be the only memory argument");
2652   }
2653
2654   if (!IsSibcall)
2655     Chain = DAG.getCALLSEQ_START(
2656         Chain, DAG.getIntPtrConstant(NumBytesToPush, true), dl);
2657
2658   SDValue RetAddrFrIdx;
2659   // Load return address for tail calls.
2660   if (isTailCall && FPDiff)
2661     Chain = EmitTailCallLoadRetAddr(DAG, RetAddrFrIdx, Chain, isTailCall,
2662                                     Is64Bit, FPDiff, dl);
2663
2664   SmallVector<std::pair<unsigned, SDValue>, 8> RegsToPass;
2665   SmallVector<SDValue, 8> MemOpChains;
2666   SDValue StackPtr;
2667
2668   // Walk the register/memloc assignments, inserting copies/loads.  In the case
2669   // of tail call optimization arguments are handle later.
2670   const X86RegisterInfo *RegInfo =
2671     static_cast<const X86RegisterInfo*>(DAG.getTarget().getRegisterInfo());
2672   for (unsigned i = 0, e = ArgLocs.size(); i != e; ++i) {
2673     // Skip inalloca arguments, they have already been written.
2674     ISD::ArgFlagsTy Flags = Outs[i].Flags;
2675     if (Flags.isInAlloca())
2676       continue;
2677
2678     CCValAssign &VA = ArgLocs[i];
2679     EVT RegVT = VA.getLocVT();
2680     SDValue Arg = OutVals[i];
2681     bool isByVal = Flags.isByVal();
2682
2683     // Promote the value if needed.
2684     switch (VA.getLocInfo()) {
2685     default: llvm_unreachable("Unknown loc info!");
2686     case CCValAssign::Full: break;
2687     case CCValAssign::SExt:
2688       Arg = DAG.getNode(ISD::SIGN_EXTEND, dl, RegVT, Arg);
2689       break;
2690     case CCValAssign::ZExt:
2691       Arg = DAG.getNode(ISD::ZERO_EXTEND, dl, RegVT, Arg);
2692       break;
2693     case CCValAssign::AExt:
2694       if (RegVT.is128BitVector()) {
2695         // Special case: passing MMX values in XMM registers.
2696         Arg = DAG.getNode(ISD::BITCAST, dl, MVT::i64, Arg);
2697         Arg = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, MVT::v2i64, Arg);
2698         Arg = getMOVL(DAG, dl, MVT::v2i64, DAG.getUNDEF(MVT::v2i64), Arg);
2699       } else
2700         Arg = DAG.getNode(ISD::ANY_EXTEND, dl, RegVT, Arg);
2701       break;
2702     case CCValAssign::BCvt:
2703       Arg = DAG.getNode(ISD::BITCAST, dl, RegVT, Arg);
2704       break;
2705     case CCValAssign::Indirect: {
2706       // Store the argument.
2707       SDValue SpillSlot = DAG.CreateStackTemporary(VA.getValVT());
2708       int FI = cast<FrameIndexSDNode>(SpillSlot)->getIndex();
2709       Chain = DAG.getStore(Chain, dl, Arg, SpillSlot,
2710                            MachinePointerInfo::getFixedStack(FI),
2711                            false, false, 0);
2712       Arg = SpillSlot;
2713       break;
2714     }
2715     }
2716
2717     if (VA.isRegLoc()) {
2718       RegsToPass.push_back(std::make_pair(VA.getLocReg(), Arg));
2719       if (isVarArg && IsWin64) {
2720         // Win64 ABI requires argument XMM reg to be copied to the corresponding
2721         // shadow reg if callee is a varargs function.
2722         unsigned ShadowReg = 0;
2723         switch (VA.getLocReg()) {
2724         case X86::XMM0: ShadowReg = X86::RCX; break;
2725         case X86::XMM1: ShadowReg = X86::RDX; break;
2726         case X86::XMM2: ShadowReg = X86::R8; break;
2727         case X86::XMM3: ShadowReg = X86::R9; break;
2728         }
2729         if (ShadowReg)
2730           RegsToPass.push_back(std::make_pair(ShadowReg, Arg));
2731       }
2732     } else if (!IsSibcall && (!isTailCall || isByVal)) {
2733       assert(VA.isMemLoc());
2734       if (!StackPtr.getNode())
2735         StackPtr = DAG.getCopyFromReg(Chain, dl, RegInfo->getStackRegister(),
2736                                       getPointerTy());
2737       MemOpChains.push_back(LowerMemOpCallTo(Chain, StackPtr, Arg,
2738                                              dl, DAG, VA, Flags));
2739     }
2740   }
2741
2742   if (!MemOpChains.empty())
2743     Chain = DAG.getNode(ISD::TokenFactor, dl, MVT::Other, MemOpChains);
2744
2745   if (Subtarget->isPICStyleGOT()) {
2746     // ELF / PIC requires GOT in the EBX register before function calls via PLT
2747     // GOT pointer.
2748     if (!isTailCall) {
2749       RegsToPass.push_back(std::make_pair(unsigned(X86::EBX),
2750                DAG.getNode(X86ISD::GlobalBaseReg, SDLoc(), getPointerTy())));
2751     } else {
2752       // If we are tail calling and generating PIC/GOT style code load the
2753       // address of the callee into ECX. The value in ecx is used as target of
2754       // the tail jump. This is done to circumvent the ebx/callee-saved problem
2755       // for tail calls on PIC/GOT architectures. Normally we would just put the
2756       // address of GOT into ebx and then call target@PLT. But for tail calls
2757       // ebx would be restored (since ebx is callee saved) before jumping to the
2758       // target@PLT.
2759
2760       // Note: The actual moving to ECX is done further down.
2761       GlobalAddressSDNode *G = dyn_cast<GlobalAddressSDNode>(Callee);
2762       if (G && !G->getGlobal()->hasHiddenVisibility() &&
2763           !G->getGlobal()->hasProtectedVisibility())
2764         Callee = LowerGlobalAddress(Callee, DAG);
2765       else if (isa<ExternalSymbolSDNode>(Callee))
2766         Callee = LowerExternalSymbol(Callee, DAG);
2767     }
2768   }
2769
2770   if (Is64Bit && isVarArg && !IsWin64) {
2771     // From AMD64 ABI document:
2772     // For calls that may call functions that use varargs or stdargs
2773     // (prototype-less calls or calls to functions containing ellipsis (...) in
2774     // the declaration) %al is used as hidden argument to specify the number
2775     // of SSE registers used. The contents of %al do not need to match exactly
2776     // the number of registers, but must be an ubound on the number of SSE
2777     // registers used and is in the range 0 - 8 inclusive.
2778
2779     // Count the number of XMM registers allocated.
2780     static const MCPhysReg XMMArgRegs[] = {
2781       X86::XMM0, X86::XMM1, X86::XMM2, X86::XMM3,
2782       X86::XMM4, X86::XMM5, X86::XMM6, X86::XMM7
2783     };
2784     unsigned NumXMMRegs = CCInfo.getFirstUnallocated(XMMArgRegs, 8);
2785     assert((Subtarget->hasSSE1() || !NumXMMRegs)
2786            && "SSE registers cannot be used when SSE is disabled");
2787
2788     RegsToPass.push_back(std::make_pair(unsigned(X86::AL),
2789                                         DAG.getConstant(NumXMMRegs, MVT::i8)));
2790   }
2791
2792   // For tail calls lower the arguments to the 'real' stack slots.  Sibcalls
2793   // don't need this because the eligibility check rejects calls that require
2794   // shuffling arguments passed in memory.
2795   if (!IsSibcall && isTailCall) {
2796     // Force all the incoming stack arguments to be loaded from the stack
2797     // before any new outgoing arguments are stored to the stack, because the
2798     // outgoing stack slots may alias the incoming argument stack slots, and
2799     // the alias isn't otherwise explicit. This is slightly more conservative
2800     // than necessary, because it means that each store effectively depends
2801     // on every argument instead of just those arguments it would clobber.
2802     SDValue ArgChain = DAG.getStackArgumentTokenFactor(Chain);
2803
2804     SmallVector<SDValue, 8> MemOpChains2;
2805     SDValue FIN;
2806     int FI = 0;
2807     for (unsigned i = 0, e = ArgLocs.size(); i != e; ++i) {
2808       CCValAssign &VA = ArgLocs[i];
2809       if (VA.isRegLoc())
2810         continue;
2811       assert(VA.isMemLoc());
2812       SDValue Arg = OutVals[i];
2813       ISD::ArgFlagsTy Flags = Outs[i].Flags;
2814       // Skip inalloca arguments.  They don't require any work.
2815       if (Flags.isInAlloca())
2816         continue;
2817       // Create frame index.
2818       int32_t Offset = VA.getLocMemOffset()+FPDiff;
2819       uint32_t OpSize = (VA.getLocVT().getSizeInBits()+7)/8;
2820       FI = MF.getFrameInfo()->CreateFixedObject(OpSize, Offset, true);
2821       FIN = DAG.getFrameIndex(FI, getPointerTy());
2822
2823       if (Flags.isByVal()) {
2824         // Copy relative to framepointer.
2825         SDValue Source = DAG.getIntPtrConstant(VA.getLocMemOffset());
2826         if (!StackPtr.getNode())
2827           StackPtr = DAG.getCopyFromReg(Chain, dl,
2828                                         RegInfo->getStackRegister(),
2829                                         getPointerTy());
2830         Source = DAG.getNode(ISD::ADD, dl, getPointerTy(), StackPtr, Source);
2831
2832         MemOpChains2.push_back(CreateCopyOfByValArgument(Source, FIN,
2833                                                          ArgChain,
2834                                                          Flags, DAG, dl));
2835       } else {
2836         // Store relative to framepointer.
2837         MemOpChains2.push_back(
2838           DAG.getStore(ArgChain, dl, Arg, FIN,
2839                        MachinePointerInfo::getFixedStack(FI),
2840                        false, false, 0));
2841       }
2842     }
2843
2844     if (!MemOpChains2.empty())
2845       Chain = DAG.getNode(ISD::TokenFactor, dl, MVT::Other, MemOpChains2);
2846
2847     // Store the return address to the appropriate stack slot.
2848     Chain = EmitTailCallStoreRetAddr(DAG, MF, Chain, RetAddrFrIdx,
2849                                      getPointerTy(), RegInfo->getSlotSize(),
2850                                      FPDiff, dl);
2851   }
2852
2853   // Build a sequence of copy-to-reg nodes chained together with token chain
2854   // and flag operands which copy the outgoing args into registers.
2855   SDValue InFlag;
2856   for (unsigned i = 0, e = RegsToPass.size(); i != e; ++i) {
2857     Chain = DAG.getCopyToReg(Chain, dl, RegsToPass[i].first,
2858                              RegsToPass[i].second, InFlag);
2859     InFlag = Chain.getValue(1);
2860   }
2861
2862   if (DAG.getTarget().getCodeModel() == CodeModel::Large) {
2863     assert(Is64Bit && "Large code model is only legal in 64-bit mode.");
2864     // In the 64-bit large code model, we have to make all calls
2865     // through a register, since the call instruction's 32-bit
2866     // pc-relative offset may not be large enough to hold the whole
2867     // address.
2868   } else if (GlobalAddressSDNode *G = dyn_cast<GlobalAddressSDNode>(Callee)) {
2869     // If the callee is a GlobalAddress node (quite common, every direct call
2870     // is) turn it into a TargetGlobalAddress node so that legalize doesn't hack
2871     // it.
2872
2873     // We should use extra load for direct calls to dllimported functions in
2874     // non-JIT mode.
2875     const GlobalValue *GV = G->getGlobal();
2876     if (!GV->hasDLLImportStorageClass()) {
2877       unsigned char OpFlags = 0;
2878       bool ExtraLoad = false;
2879       unsigned WrapperKind = ISD::DELETED_NODE;
2880
2881       // On ELF targets, in both X86-64 and X86-32 mode, direct calls to
2882       // external symbols most go through the PLT in PIC mode.  If the symbol
2883       // has hidden or protected visibility, or if it is static or local, then
2884       // we don't need to use the PLT - we can directly call it.
2885       if (Subtarget->isTargetELF() &&
2886           DAG.getTarget().getRelocationModel() == Reloc::PIC_ &&
2887           GV->hasDefaultVisibility() && !GV->hasLocalLinkage()) {
2888         OpFlags = X86II::MO_PLT;
2889       } else if (Subtarget->isPICStyleStubAny() &&
2890                  (GV->isDeclaration() || GV->isWeakForLinker()) &&
2891                  (!Subtarget->getTargetTriple().isMacOSX() ||
2892                   Subtarget->getTargetTriple().isMacOSXVersionLT(10, 5))) {
2893         // PC-relative references to external symbols should go through $stub,
2894         // unless we're building with the leopard linker or later, which
2895         // automatically synthesizes these stubs.
2896         OpFlags = X86II::MO_DARWIN_STUB;
2897       } else if (Subtarget->isPICStyleRIPRel() &&
2898                  isa<Function>(GV) &&
2899                  cast<Function>(GV)->getAttributes().
2900                    hasAttribute(AttributeSet::FunctionIndex,
2901                                 Attribute::NonLazyBind)) {
2902         // If the function is marked as non-lazy, generate an indirect call
2903         // which loads from the GOT directly. This avoids runtime overhead
2904         // at the cost of eager binding (and one extra byte of encoding).
2905         OpFlags = X86II::MO_GOTPCREL;
2906         WrapperKind = X86ISD::WrapperRIP;
2907         ExtraLoad = true;
2908       }
2909
2910       Callee = DAG.getTargetGlobalAddress(GV, dl, getPointerTy(),
2911                                           G->getOffset(), OpFlags);
2912
2913       // Add a wrapper if needed.
2914       if (WrapperKind != ISD::DELETED_NODE)
2915         Callee = DAG.getNode(X86ISD::WrapperRIP, dl, getPointerTy(), Callee);
2916       // Add extra indirection if needed.
2917       if (ExtraLoad)
2918         Callee = DAG.getLoad(getPointerTy(), dl, DAG.getEntryNode(), Callee,
2919                              MachinePointerInfo::getGOT(),
2920                              false, false, false, 0);
2921     }
2922   } else if (ExternalSymbolSDNode *S = dyn_cast<ExternalSymbolSDNode>(Callee)) {
2923     unsigned char OpFlags = 0;
2924
2925     // On ELF targets, in either X86-64 or X86-32 mode, direct calls to
2926     // external symbols should go through the PLT.
2927     if (Subtarget->isTargetELF() &&
2928         DAG.getTarget().getRelocationModel() == Reloc::PIC_) {
2929       OpFlags = X86II::MO_PLT;
2930     } else if (Subtarget->isPICStyleStubAny() &&
2931                (!Subtarget->getTargetTriple().isMacOSX() ||
2932                 Subtarget->getTargetTriple().isMacOSXVersionLT(10, 5))) {
2933       // PC-relative references to external symbols should go through $stub,
2934       // unless we're building with the leopard linker or later, which
2935       // automatically synthesizes these stubs.
2936       OpFlags = X86II::MO_DARWIN_STUB;
2937     }
2938
2939     Callee = DAG.getTargetExternalSymbol(S->getSymbol(), getPointerTy(),
2940                                          OpFlags);
2941   }
2942
2943   // Returns a chain & a flag for retval copy to use.
2944   SDVTList NodeTys = DAG.getVTList(MVT::Other, MVT::Glue);
2945   SmallVector<SDValue, 8> Ops;
2946
2947   if (!IsSibcall && isTailCall) {
2948     Chain = DAG.getCALLSEQ_END(Chain,
2949                                DAG.getIntPtrConstant(NumBytesToPop, true),
2950                                DAG.getIntPtrConstant(0, true), InFlag, dl);
2951     InFlag = Chain.getValue(1);
2952   }
2953
2954   Ops.push_back(Chain);
2955   Ops.push_back(Callee);
2956
2957   if (isTailCall)
2958     Ops.push_back(DAG.getConstant(FPDiff, MVT::i32));
2959
2960   // Add argument registers to the end of the list so that they are known live
2961   // into the call.
2962   for (unsigned i = 0, e = RegsToPass.size(); i != e; ++i)
2963     Ops.push_back(DAG.getRegister(RegsToPass[i].first,
2964                                   RegsToPass[i].second.getValueType()));
2965
2966   // Add a register mask operand representing the call-preserved registers.
2967   const TargetRegisterInfo *TRI = DAG.getTarget().getRegisterInfo();
2968   const uint32_t *Mask = TRI->getCallPreservedMask(CallConv);
2969   assert(Mask && "Missing call preserved mask for calling convention");
2970   Ops.push_back(DAG.getRegisterMask(Mask));
2971
2972   if (InFlag.getNode())
2973     Ops.push_back(InFlag);
2974
2975   if (isTailCall) {
2976     // We used to do:
2977     //// If this is the first return lowered for this function, add the regs
2978     //// to the liveout set for the function.
2979     // This isn't right, although it's probably harmless on x86; liveouts
2980     // should be computed from returns not tail calls.  Consider a void
2981     // function making a tail call to a function returning int.
2982     return DAG.getNode(X86ISD::TC_RETURN, dl, NodeTys, Ops);
2983   }
2984
2985   Chain = DAG.getNode(X86ISD::CALL, dl, NodeTys, Ops);
2986   InFlag = Chain.getValue(1);
2987
2988   // Create the CALLSEQ_END node.
2989   unsigned NumBytesForCalleeToPop;
2990   if (X86::isCalleePop(CallConv, Is64Bit, isVarArg,
2991                        DAG.getTarget().Options.GuaranteedTailCallOpt))
2992     NumBytesForCalleeToPop = NumBytes;    // Callee pops everything
2993   else if (!Is64Bit && !IsTailCallConvention(CallConv) &&
2994            !Subtarget->getTargetTriple().isOSMSVCRT() &&
2995            SR == StackStructReturn)
2996     // If this is a call to a struct-return function, the callee
2997     // pops the hidden struct pointer, so we have to push it back.
2998     // This is common for Darwin/X86, Linux & Mingw32 targets.
2999     // For MSVC Win32 targets, the caller pops the hidden struct pointer.
3000     NumBytesForCalleeToPop = 4;
3001   else
3002     NumBytesForCalleeToPop = 0;  // Callee pops nothing.
3003
3004   // Returns a flag for retval copy to use.
3005   if (!IsSibcall) {
3006     Chain = DAG.getCALLSEQ_END(Chain,
3007                                DAG.getIntPtrConstant(NumBytesToPop, true),
3008                                DAG.getIntPtrConstant(NumBytesForCalleeToPop,
3009                                                      true),
3010                                InFlag, dl);
3011     InFlag = Chain.getValue(1);
3012   }
3013
3014   // Handle result values, copying them out of physregs into vregs that we
3015   // return.
3016   return LowerCallResult(Chain, InFlag, CallConv, isVarArg,
3017                          Ins, dl, DAG, InVals);
3018 }
3019
3020 //===----------------------------------------------------------------------===//
3021 //                Fast Calling Convention (tail call) implementation
3022 //===----------------------------------------------------------------------===//
3023
3024 //  Like std call, callee cleans arguments, convention except that ECX is
3025 //  reserved for storing the tail called function address. Only 2 registers are
3026 //  free for argument passing (inreg). Tail call optimization is performed
3027 //  provided:
3028 //                * tailcallopt is enabled
3029 //                * caller/callee are fastcc
3030 //  On X86_64 architecture with GOT-style position independent code only local
3031 //  (within module) calls are supported at the moment.
3032 //  To keep the stack aligned according to platform abi the function
3033 //  GetAlignedArgumentStackSize ensures that argument delta is always multiples
3034 //  of stack alignment. (Dynamic linkers need this - darwin's dyld for example)
3035 //  If a tail called function callee has more arguments than the caller the
3036 //  caller needs to make sure that there is room to move the RETADDR to. This is
3037 //  achieved by reserving an area the size of the argument delta right after the
3038 //  original REtADDR, but before the saved framepointer or the spilled registers
3039 //  e.g. caller(arg1, arg2) calls callee(arg1, arg2,arg3,arg4)
3040 //  stack layout:
3041 //    arg1
3042 //    arg2
3043 //    RETADDR
3044 //    [ new RETADDR
3045 //      move area ]
3046 //    (possible EBP)
3047 //    ESI
3048 //    EDI
3049 //    local1 ..
3050
3051 /// GetAlignedArgumentStackSize - Make the stack size align e.g 16n + 12 aligned
3052 /// for a 16 byte align requirement.
3053 unsigned
3054 X86TargetLowering::GetAlignedArgumentStackSize(unsigned StackSize,
3055                                                SelectionDAG& DAG) const {
3056   MachineFunction &MF = DAG.getMachineFunction();
3057   const TargetMachine &TM = MF.getTarget();
3058   const X86RegisterInfo *RegInfo =
3059     static_cast<const X86RegisterInfo*>(TM.getRegisterInfo());
3060   const TargetFrameLowering &TFI = *TM.getFrameLowering();
3061   unsigned StackAlignment = TFI.getStackAlignment();
3062   uint64_t AlignMask = StackAlignment - 1;
3063   int64_t Offset = StackSize;
3064   unsigned SlotSize = RegInfo->getSlotSize();
3065   if ( (Offset & AlignMask) <= (StackAlignment - SlotSize) ) {
3066     // Number smaller than 12 so just add the difference.
3067     Offset += ((StackAlignment - SlotSize) - (Offset & AlignMask));
3068   } else {
3069     // Mask out lower bits, add stackalignment once plus the 12 bytes.
3070     Offset = ((~AlignMask) & Offset) + StackAlignment +
3071       (StackAlignment-SlotSize);
3072   }
3073   return Offset;
3074 }
3075
3076 /// MatchingStackOffset - Return true if the given stack call argument is
3077 /// already available in the same position (relatively) of the caller's
3078 /// incoming argument stack.
3079 static
3080 bool MatchingStackOffset(SDValue Arg, unsigned Offset, ISD::ArgFlagsTy Flags,
3081                          MachineFrameInfo *MFI, const MachineRegisterInfo *MRI,
3082                          const X86InstrInfo *TII) {
3083   unsigned Bytes = Arg.getValueType().getSizeInBits() / 8;
3084   int FI = INT_MAX;
3085   if (Arg.getOpcode() == ISD::CopyFromReg) {
3086     unsigned VR = cast<RegisterSDNode>(Arg.getOperand(1))->getReg();
3087     if (!TargetRegisterInfo::isVirtualRegister(VR))
3088       return false;
3089     MachineInstr *Def = MRI->getVRegDef(VR);
3090     if (!Def)
3091       return false;
3092     if (!Flags.isByVal()) {
3093       if (!TII->isLoadFromStackSlot(Def, FI))
3094         return false;
3095     } else {
3096       unsigned Opcode = Def->getOpcode();
3097       if ((Opcode == X86::LEA32r || Opcode == X86::LEA64r) &&
3098           Def->getOperand(1).isFI()) {
3099         FI = Def->getOperand(1).getIndex();
3100         Bytes = Flags.getByValSize();
3101       } else
3102         return false;
3103     }
3104   } else if (LoadSDNode *Ld = dyn_cast<LoadSDNode>(Arg)) {
3105     if (Flags.isByVal())
3106       // ByVal argument is passed in as a pointer but it's now being
3107       // dereferenced. e.g.
3108       // define @foo(%struct.X* %A) {
3109       //   tail call @bar(%struct.X* byval %A)
3110       // }
3111       return false;
3112     SDValue Ptr = Ld->getBasePtr();
3113     FrameIndexSDNode *FINode = dyn_cast<FrameIndexSDNode>(Ptr);
3114     if (!FINode)
3115       return false;
3116     FI = FINode->getIndex();
3117   } else if (Arg.getOpcode() == ISD::FrameIndex && Flags.isByVal()) {
3118     FrameIndexSDNode *FINode = cast<FrameIndexSDNode>(Arg);
3119     FI = FINode->getIndex();
3120     Bytes = Flags.getByValSize();
3121   } else
3122     return false;
3123
3124   assert(FI != INT_MAX);
3125   if (!MFI->isFixedObjectIndex(FI))
3126     return false;
3127   return Offset == MFI->getObjectOffset(FI) && Bytes == MFI->getObjectSize(FI);
3128 }
3129
3130 /// IsEligibleForTailCallOptimization - Check whether the call is eligible
3131 /// for tail call optimization. Targets which want to do tail call
3132 /// optimization should implement this function.
3133 bool
3134 X86TargetLowering::IsEligibleForTailCallOptimization(SDValue Callee,
3135                                                      CallingConv::ID CalleeCC,
3136                                                      bool isVarArg,
3137                                                      bool isCalleeStructRet,
3138                                                      bool isCallerStructRet,
3139                                                      Type *RetTy,
3140                                     const SmallVectorImpl<ISD::OutputArg> &Outs,
3141                                     const SmallVectorImpl<SDValue> &OutVals,
3142                                     const SmallVectorImpl<ISD::InputArg> &Ins,
3143                                                      SelectionDAG &DAG) const {
3144   if (!IsTailCallConvention(CalleeCC) && !IsCCallConvention(CalleeCC))
3145     return false;
3146
3147   // If -tailcallopt is specified, make fastcc functions tail-callable.
3148   const MachineFunction &MF = DAG.getMachineFunction();
3149   const Function *CallerF = MF.getFunction();
3150
3151   // If the function return type is x86_fp80 and the callee return type is not,
3152   // then the FP_EXTEND of the call result is not a nop. It's not safe to
3153   // perform a tailcall optimization here.
3154   if (CallerF->getReturnType()->isX86_FP80Ty() && !RetTy->isX86_FP80Ty())
3155     return false;
3156
3157   CallingConv::ID CallerCC = CallerF->getCallingConv();
3158   bool CCMatch = CallerCC == CalleeCC;
3159   bool IsCalleeWin64 = Subtarget->isCallingConvWin64(CalleeCC);
3160   bool IsCallerWin64 = Subtarget->isCallingConvWin64(CallerCC);
3161
3162   if (DAG.getTarget().Options.GuaranteedTailCallOpt) {
3163     if (IsTailCallConvention(CalleeCC) && CCMatch)
3164       return true;
3165     return false;
3166   }
3167
3168   // Look for obvious safe cases to perform tail call optimization that do not
3169   // require ABI changes. This is what gcc calls sibcall.
3170
3171   // Can't do sibcall if stack needs to be dynamically re-aligned. PEI needs to
3172   // emit a special epilogue.
3173   const X86RegisterInfo *RegInfo =
3174     static_cast<const X86RegisterInfo*>(DAG.getTarget().getRegisterInfo());
3175   if (RegInfo->needsStackRealignment(MF))
3176     return false;
3177
3178   // Also avoid sibcall optimization if either caller or callee uses struct
3179   // return semantics.
3180   if (isCalleeStructRet || isCallerStructRet)
3181     return false;
3182
3183   // An stdcall/thiscall caller is expected to clean up its arguments; the
3184   // callee isn't going to do that.
3185   // FIXME: this is more restrictive than needed. We could produce a tailcall
3186   // when the stack adjustment matches. For example, with a thiscall that takes
3187   // only one argument.
3188   if (!CCMatch && (CallerCC == CallingConv::X86_StdCall ||
3189                    CallerCC == CallingConv::X86_ThisCall))
3190     return false;
3191
3192   // Do not sibcall optimize vararg calls unless all arguments are passed via
3193   // registers.
3194   if (isVarArg && !Outs.empty()) {
3195
3196     // Optimizing for varargs on Win64 is unlikely to be safe without
3197     // additional testing.
3198     if (IsCalleeWin64 || IsCallerWin64)
3199       return false;
3200
3201     SmallVector<CCValAssign, 16> ArgLocs;
3202     CCState CCInfo(CalleeCC, isVarArg, DAG.getMachineFunction(),
3203                    DAG.getTarget(), ArgLocs, *DAG.getContext());
3204
3205     CCInfo.AnalyzeCallOperands(Outs, CC_X86);
3206     for (unsigned i = 0, e = ArgLocs.size(); i != e; ++i)
3207       if (!ArgLocs[i].isRegLoc())
3208         return false;
3209   }
3210
3211   // If the call result is in ST0 / ST1, it needs to be popped off the x87
3212   // stack.  Therefore, if it's not used by the call it is not safe to optimize
3213   // this into a sibcall.
3214   bool Unused = false;
3215   for (unsigned i = 0, e = Ins.size(); i != e; ++i) {
3216     if (!Ins[i].Used) {
3217       Unused = true;
3218       break;
3219     }
3220   }
3221   if (Unused) {
3222     SmallVector<CCValAssign, 16> RVLocs;
3223     CCState CCInfo(CalleeCC, false, DAG.getMachineFunction(),
3224                    DAG.getTarget(), RVLocs, *DAG.getContext());
3225     CCInfo.AnalyzeCallResult(Ins, RetCC_X86);
3226     for (unsigned i = 0, e = RVLocs.size(); i != e; ++i) {
3227       CCValAssign &VA = RVLocs[i];
3228       if (VA.getLocReg() == X86::ST0 || VA.getLocReg() == X86::ST1)
3229         return false;
3230     }
3231   }
3232
3233   // If the calling conventions do not match, then we'd better make sure the
3234   // results are returned in the same way as what the caller expects.
3235   if (!CCMatch) {
3236     SmallVector<CCValAssign, 16> RVLocs1;
3237     CCState CCInfo1(CalleeCC, false, DAG.getMachineFunction(),
3238                     DAG.getTarget(), RVLocs1, *DAG.getContext());
3239     CCInfo1.AnalyzeCallResult(Ins, RetCC_X86);
3240
3241     SmallVector<CCValAssign, 16> RVLocs2;
3242     CCState CCInfo2(CallerCC, false, DAG.getMachineFunction(),
3243                     DAG.getTarget(), RVLocs2, *DAG.getContext());
3244     CCInfo2.AnalyzeCallResult(Ins, RetCC_X86);
3245
3246     if (RVLocs1.size() != RVLocs2.size())
3247       return false;
3248     for (unsigned i = 0, e = RVLocs1.size(); i != e; ++i) {
3249       if (RVLocs1[i].isRegLoc() != RVLocs2[i].isRegLoc())
3250         return false;
3251       if (RVLocs1[i].getLocInfo() != RVLocs2[i].getLocInfo())
3252         return false;
3253       if (RVLocs1[i].isRegLoc()) {
3254         if (RVLocs1[i].getLocReg() != RVLocs2[i].getLocReg())
3255           return false;
3256       } else {
3257         if (RVLocs1[i].getLocMemOffset() != RVLocs2[i].getLocMemOffset())
3258           return false;
3259       }
3260     }
3261   }
3262
3263   // If the callee takes no arguments then go on to check the results of the
3264   // call.
3265   if (!Outs.empty()) {
3266     // Check if stack adjustment is needed. For now, do not do this if any
3267     // argument is passed on the stack.
3268     SmallVector<CCValAssign, 16> ArgLocs;
3269     CCState CCInfo(CalleeCC, isVarArg, DAG.getMachineFunction(),
3270                    DAG.getTarget(), ArgLocs, *DAG.getContext());
3271
3272     // Allocate shadow area for Win64
3273     if (IsCalleeWin64)
3274       CCInfo.AllocateStack(32, 8);
3275
3276     CCInfo.AnalyzeCallOperands(Outs, CC_X86);
3277     if (CCInfo.getNextStackOffset()) {
3278       MachineFunction &MF = DAG.getMachineFunction();
3279       if (MF.getInfo<X86MachineFunctionInfo>()->getBytesToPopOnReturn())
3280         return false;
3281
3282       // Check if the arguments are already laid out in the right way as
3283       // the caller's fixed stack objects.
3284       MachineFrameInfo *MFI = MF.getFrameInfo();
3285       const MachineRegisterInfo *MRI = &MF.getRegInfo();
3286       const X86InstrInfo *TII =
3287           static_cast<const X86InstrInfo *>(DAG.getTarget().getInstrInfo());
3288       for (unsigned i = 0, e = ArgLocs.size(); i != e; ++i) {
3289         CCValAssign &VA = ArgLocs[i];
3290         SDValue Arg = OutVals[i];
3291         ISD::ArgFlagsTy Flags = Outs[i].Flags;
3292         if (VA.getLocInfo() == CCValAssign::Indirect)
3293           return false;
3294         if (!VA.isRegLoc()) {
3295           if (!MatchingStackOffset(Arg, VA.getLocMemOffset(), Flags,
3296                                    MFI, MRI, TII))
3297             return false;
3298         }
3299       }
3300     }
3301
3302     // If the tailcall address may be in a register, then make sure it's
3303     // possible to register allocate for it. In 32-bit, the call address can
3304     // only target EAX, EDX, or ECX since the tail call must be scheduled after
3305     // callee-saved registers are restored. These happen to be the same
3306     // registers used to pass 'inreg' arguments so watch out for those.
3307     if (!Subtarget->is64Bit() &&
3308         ((!isa<GlobalAddressSDNode>(Callee) &&
3309           !isa<ExternalSymbolSDNode>(Callee)) ||
3310          DAG.getTarget().getRelocationModel() == Reloc::PIC_)) {
3311       unsigned NumInRegs = 0;
3312       // In PIC we need an extra register to formulate the address computation
3313       // for the callee.
3314       unsigned MaxInRegs =
3315         (DAG.getTarget().getRelocationModel() == Reloc::PIC_) ? 2 : 3;
3316
3317       for (unsigned i = 0, e = ArgLocs.size(); i != e; ++i) {
3318         CCValAssign &VA = ArgLocs[i];
3319         if (!VA.isRegLoc())
3320           continue;
3321         unsigned Reg = VA.getLocReg();
3322         switch (Reg) {
3323         default: break;
3324         case X86::EAX: case X86::EDX: case X86::ECX:
3325           if (++NumInRegs == MaxInRegs)
3326             return false;
3327           break;
3328         }
3329       }
3330     }
3331   }
3332
3333   return true;
3334 }
3335
3336 FastISel *
3337 X86TargetLowering::createFastISel(FunctionLoweringInfo &funcInfo,
3338                                   const TargetLibraryInfo *libInfo) const {
3339   return X86::createFastISel(funcInfo, libInfo);
3340 }
3341
3342 //===----------------------------------------------------------------------===//
3343 //                           Other Lowering Hooks
3344 //===----------------------------------------------------------------------===//
3345
3346 static bool MayFoldLoad(SDValue Op) {
3347   return Op.hasOneUse() && ISD::isNormalLoad(Op.getNode());
3348 }
3349
3350 static bool MayFoldIntoStore(SDValue Op) {
3351   return Op.hasOneUse() && ISD::isNormalStore(*Op.getNode()->use_begin());
3352 }
3353
3354 static bool isTargetShuffle(unsigned Opcode) {
3355   switch(Opcode) {
3356   default: return false;
3357   case X86ISD::PSHUFD:
3358   case X86ISD::PSHUFHW:
3359   case X86ISD::PSHUFLW:
3360   case X86ISD::SHUFP:
3361   case X86ISD::PALIGNR:
3362   case X86ISD::MOVLHPS:
3363   case X86ISD::MOVLHPD:
3364   case X86ISD::MOVHLPS:
3365   case X86ISD::MOVLPS:
3366   case X86ISD::MOVLPD:
3367   case X86ISD::MOVSHDUP:
3368   case X86ISD::MOVSLDUP:
3369   case X86ISD::MOVDDUP:
3370   case X86ISD::MOVSS:
3371   case X86ISD::MOVSD:
3372   case X86ISD::UNPCKL:
3373   case X86ISD::UNPCKH:
3374   case X86ISD::VPERMILP:
3375   case X86ISD::VPERM2X128:
3376   case X86ISD::VPERMI:
3377     return true;
3378   }
3379 }
3380
3381 static SDValue getTargetShuffleNode(unsigned Opc, SDLoc dl, EVT VT,
3382                                     SDValue V1, SelectionDAG &DAG) {
3383   switch(Opc) {
3384   default: llvm_unreachable("Unknown x86 shuffle node");
3385   case X86ISD::MOVSHDUP:
3386   case X86ISD::MOVSLDUP:
3387   case X86ISD::MOVDDUP:
3388     return DAG.getNode(Opc, dl, VT, V1);
3389   }
3390 }
3391
3392 static SDValue getTargetShuffleNode(unsigned Opc, SDLoc dl, EVT VT,
3393                                     SDValue V1, unsigned TargetMask,
3394                                     SelectionDAG &DAG) {
3395   switch(Opc) {
3396   default: llvm_unreachable("Unknown x86 shuffle node");
3397   case X86ISD::PSHUFD:
3398   case X86ISD::PSHUFHW:
3399   case X86ISD::PSHUFLW:
3400   case X86ISD::VPERMILP:
3401   case X86ISD::VPERMI:
3402     return DAG.getNode(Opc, dl, VT, V1, DAG.getConstant(TargetMask, MVT::i8));
3403   }
3404 }
3405
3406 static SDValue getTargetShuffleNode(unsigned Opc, SDLoc dl, EVT VT,
3407                                     SDValue V1, SDValue V2, unsigned TargetMask,
3408                                     SelectionDAG &DAG) {
3409   switch(Opc) {
3410   default: llvm_unreachable("Unknown x86 shuffle node");
3411   case X86ISD::PALIGNR:
3412   case X86ISD::SHUFP:
3413   case X86ISD::VPERM2X128:
3414     return DAG.getNode(Opc, dl, VT, V1, V2,
3415                        DAG.getConstant(TargetMask, MVT::i8));
3416   }
3417 }
3418
3419 static SDValue getTargetShuffleNode(unsigned Opc, SDLoc dl, EVT VT,
3420                                     SDValue V1, SDValue V2, SelectionDAG &DAG) {
3421   switch(Opc) {
3422   default: llvm_unreachable("Unknown x86 shuffle node");
3423   case X86ISD::MOVLHPS:
3424   case X86ISD::MOVLHPD:
3425   case X86ISD::MOVHLPS:
3426   case X86ISD::MOVLPS:
3427   case X86ISD::MOVLPD:
3428   case X86ISD::MOVSS:
3429   case X86ISD::MOVSD:
3430   case X86ISD::UNPCKL:
3431   case X86ISD::UNPCKH:
3432     return DAG.getNode(Opc, dl, VT, V1, V2);
3433   }
3434 }
3435
3436 SDValue X86TargetLowering::getReturnAddressFrameIndex(SelectionDAG &DAG) const {
3437   MachineFunction &MF = DAG.getMachineFunction();
3438   const X86RegisterInfo *RegInfo =
3439     static_cast<const X86RegisterInfo*>(DAG.getTarget().getRegisterInfo());
3440   X86MachineFunctionInfo *FuncInfo = MF.getInfo<X86MachineFunctionInfo>();
3441   int ReturnAddrIndex = FuncInfo->getRAIndex();
3442
3443   if (ReturnAddrIndex == 0) {
3444     // Set up a frame object for the return address.
3445     unsigned SlotSize = RegInfo->getSlotSize();
3446     ReturnAddrIndex = MF.getFrameInfo()->CreateFixedObject(SlotSize,
3447                                                            -(int64_t)SlotSize,
3448                                                            false);
3449     FuncInfo->setRAIndex(ReturnAddrIndex);
3450   }
3451
3452   return DAG.getFrameIndex(ReturnAddrIndex, getPointerTy());
3453 }
3454
3455 bool X86::isOffsetSuitableForCodeModel(int64_t Offset, CodeModel::Model M,
3456                                        bool hasSymbolicDisplacement) {
3457   // Offset should fit into 32 bit immediate field.
3458   if (!isInt<32>(Offset))
3459     return false;
3460
3461   // If we don't have a symbolic displacement - we don't have any extra
3462   // restrictions.
3463   if (!hasSymbolicDisplacement)
3464     return true;
3465
3466   // FIXME: Some tweaks might be needed for medium code model.
3467   if (M != CodeModel::Small && M != CodeModel::Kernel)
3468     return false;
3469
3470   // For small code model we assume that latest object is 16MB before end of 31
3471   // bits boundary. We may also accept pretty large negative constants knowing
3472   // that all objects are in the positive half of address space.
3473   if (M == CodeModel::Small && Offset < 16*1024*1024)
3474     return true;
3475
3476   // For kernel code model we know that all object resist in the negative half
3477   // of 32bits address space. We may not accept negative offsets, since they may
3478   // be just off and we may accept pretty large positive ones.
3479   if (M == CodeModel::Kernel && Offset > 0)
3480     return true;
3481
3482   return false;
3483 }
3484
3485 /// isCalleePop - Determines whether the callee is required to pop its
3486 /// own arguments. Callee pop is necessary to support tail calls.
3487 bool X86::isCalleePop(CallingConv::ID CallingConv,
3488                       bool is64Bit, bool IsVarArg, bool TailCallOpt) {
3489   if (IsVarArg)
3490     return false;
3491
3492   switch (CallingConv) {
3493   default:
3494     return false;
3495   case CallingConv::X86_StdCall:
3496     return !is64Bit;
3497   case CallingConv::X86_FastCall:
3498     return !is64Bit;
3499   case CallingConv::X86_ThisCall:
3500     return !is64Bit;
3501   case CallingConv::Fast:
3502     return TailCallOpt;
3503   case CallingConv::GHC:
3504     return TailCallOpt;
3505   case CallingConv::HiPE:
3506     return TailCallOpt;
3507   }
3508 }
3509
3510 /// \brief Return true if the condition is an unsigned comparison operation.
3511 static bool isX86CCUnsigned(unsigned X86CC) {
3512   switch (X86CC) {
3513   default: llvm_unreachable("Invalid integer condition!");
3514   case X86::COND_E:     return true;
3515   case X86::COND_G:     return false;
3516   case X86::COND_GE:    return false;
3517   case X86::COND_L:     return false;
3518   case X86::COND_LE:    return false;
3519   case X86::COND_NE:    return true;
3520   case X86::COND_B:     return true;
3521   case X86::COND_A:     return true;
3522   case X86::COND_BE:    return true;
3523   case X86::COND_AE:    return true;
3524   }
3525   llvm_unreachable("covered switch fell through?!");
3526 }
3527
3528 /// TranslateX86CC - do a one to one translation of a ISD::CondCode to the X86
3529 /// specific condition code, returning the condition code and the LHS/RHS of the
3530 /// comparison to make.
3531 static unsigned TranslateX86CC(ISD::CondCode SetCCOpcode, bool isFP,
3532                                SDValue &LHS, SDValue &RHS, SelectionDAG &DAG) {
3533   if (!isFP) {
3534     if (ConstantSDNode *RHSC = dyn_cast<ConstantSDNode>(RHS)) {
3535       if (SetCCOpcode == ISD::SETGT && RHSC->isAllOnesValue()) {
3536         // X > -1   -> X == 0, jump !sign.
3537         RHS = DAG.getConstant(0, RHS.getValueType());
3538         return X86::COND_NS;
3539       }
3540       if (SetCCOpcode == ISD::SETLT && RHSC->isNullValue()) {
3541         // X < 0   -> X == 0, jump on sign.
3542         return X86::COND_S;
3543       }
3544       if (SetCCOpcode == ISD::SETLT && RHSC->getZExtValue() == 1) {
3545         // X < 1   -> X <= 0
3546         RHS = DAG.getConstant(0, RHS.getValueType());
3547         return X86::COND_LE;
3548       }
3549     }
3550
3551     switch (SetCCOpcode) {
3552     default: llvm_unreachable("Invalid integer condition!");
3553     case ISD::SETEQ:  return X86::COND_E;
3554     case ISD::SETGT:  return X86::COND_G;
3555     case ISD::SETGE:  return X86::COND_GE;
3556     case ISD::SETLT:  return X86::COND_L;
3557     case ISD::SETLE:  return X86::COND_LE;
3558     case ISD::SETNE:  return X86::COND_NE;
3559     case ISD::SETULT: return X86::COND_B;
3560     case ISD::SETUGT: return X86::COND_A;
3561     case ISD::SETULE: return X86::COND_BE;
3562     case ISD::SETUGE: return X86::COND_AE;
3563     }
3564   }
3565
3566   // First determine if it is required or is profitable to flip the operands.
3567
3568   // If LHS is a foldable load, but RHS is not, flip the condition.
3569   if (ISD::isNON_EXTLoad(LHS.getNode()) &&
3570       !ISD::isNON_EXTLoad(RHS.getNode())) {
3571     SetCCOpcode = getSetCCSwappedOperands(SetCCOpcode);
3572     std::swap(LHS, RHS);
3573   }
3574
3575   switch (SetCCOpcode) {
3576   default: break;
3577   case ISD::SETOLT:
3578   case ISD::SETOLE:
3579   case ISD::SETUGT:
3580   case ISD::SETUGE:
3581     std::swap(LHS, RHS);
3582     break;
3583   }
3584
3585   // On a floating point condition, the flags are set as follows:
3586   // ZF  PF  CF   op
3587   //  0 | 0 | 0 | X > Y
3588   //  0 | 0 | 1 | X < Y
3589   //  1 | 0 | 0 | X == Y
3590   //  1 | 1 | 1 | unordered
3591   switch (SetCCOpcode) {
3592   default: llvm_unreachable("Condcode should be pre-legalized away");
3593   case ISD::SETUEQ:
3594   case ISD::SETEQ:   return X86::COND_E;
3595   case ISD::SETOLT:              // flipped
3596   case ISD::SETOGT:
3597   case ISD::SETGT:   return X86::COND_A;
3598   case ISD::SETOLE:              // flipped
3599   case ISD::SETOGE:
3600   case ISD::SETGE:   return X86::COND_AE;
3601   case ISD::SETUGT:              // flipped
3602   case ISD::SETULT:
3603   case ISD::SETLT:   return X86::COND_B;
3604   case ISD::SETUGE:              // flipped
3605   case ISD::SETULE:
3606   case ISD::SETLE:   return X86::COND_BE;
3607   case ISD::SETONE:
3608   case ISD::SETNE:   return X86::COND_NE;
3609   case ISD::SETUO:   return X86::COND_P;
3610   case ISD::SETO:    return X86::COND_NP;
3611   case ISD::SETOEQ:
3612   case ISD::SETUNE:  return X86::COND_INVALID;
3613   }
3614 }
3615
3616 /// hasFPCMov - is there a floating point cmov for the specific X86 condition
3617 /// code. Current x86 isa includes the following FP cmov instructions:
3618 /// fcmovb, fcomvbe, fcomve, fcmovu, fcmovae, fcmova, fcmovne, fcmovnu.
3619 static bool hasFPCMov(unsigned X86CC) {
3620   switch (X86CC) {
3621   default:
3622     return false;
3623   case X86::COND_B:
3624   case X86::COND_BE:
3625   case X86::COND_E:
3626   case X86::COND_P:
3627   case X86::COND_A:
3628   case X86::COND_AE:
3629   case X86::COND_NE:
3630   case X86::COND_NP:
3631     return true;
3632   }
3633 }
3634
3635 /// isFPImmLegal - Returns true if the target can instruction select the
3636 /// specified FP immediate natively. If false, the legalizer will
3637 /// materialize the FP immediate as a load from a constant pool.
3638 bool X86TargetLowering::isFPImmLegal(const APFloat &Imm, EVT VT) const {
3639   for (unsigned i = 0, e = LegalFPImmediates.size(); i != e; ++i) {
3640     if (Imm.bitwiseIsEqual(LegalFPImmediates[i]))
3641       return true;
3642   }
3643   return false;
3644 }
3645
3646 /// \brief Returns true if it is beneficial to convert a load of a constant
3647 /// to just the constant itself.
3648 bool X86TargetLowering::shouldConvertConstantLoadToIntImm(const APInt &Imm,
3649                                                           Type *Ty) const {
3650   assert(Ty->isIntegerTy());
3651
3652   unsigned BitSize = Ty->getPrimitiveSizeInBits();
3653   if (BitSize == 0 || BitSize > 64)
3654     return false;
3655   return true;
3656 }
3657
3658 /// isUndefOrInRange - Return true if Val is undef or if its value falls within
3659 /// the specified range (L, H].
3660 static bool isUndefOrInRange(int Val, int Low, int Hi) {
3661   return (Val < 0) || (Val >= Low && Val < Hi);
3662 }
3663
3664 /// isUndefOrEqual - Val is either less than zero (undef) or equal to the
3665 /// specified value.
3666 static bool isUndefOrEqual(int Val, int CmpVal) {
3667   return (Val < 0 || Val == CmpVal);
3668 }
3669
3670 /// isSequentialOrUndefInRange - Return true if every element in Mask, beginning
3671 /// from position Pos and ending in Pos+Size, falls within the specified
3672 /// sequential range (L, L+Pos]. or is undef.
3673 static bool isSequentialOrUndefInRange(ArrayRef<int> Mask,
3674                                        unsigned Pos, unsigned Size, int Low) {
3675   for (unsigned i = Pos, e = Pos+Size; i != e; ++i, ++Low)
3676     if (!isUndefOrEqual(Mask[i], Low))
3677       return false;
3678   return true;
3679 }
3680
3681 /// isPSHUFDMask - Return true if the node specifies a shuffle of elements that
3682 /// is suitable for input to PSHUFD or PSHUFW.  That is, it doesn't reference
3683 /// the second operand.
3684 static bool isPSHUFDMask(ArrayRef<int> Mask, MVT VT) {
3685   if (VT == MVT::v4f32 || VT == MVT::v4i32 )
3686     return (Mask[0] < 4 && Mask[1] < 4 && Mask[2] < 4 && Mask[3] < 4);
3687   if (VT == MVT::v2f64 || VT == MVT::v2i64)
3688     return (Mask[0] < 2 && Mask[1] < 2);
3689   return false;
3690 }
3691
3692 /// isPSHUFHWMask - Return true if the node specifies a shuffle of elements that
3693 /// is suitable for input to PSHUFHW.
3694 static bool isPSHUFHWMask(ArrayRef<int> Mask, MVT VT, bool HasInt256) {
3695   if (VT != MVT::v8i16 && (!HasInt256 || VT != MVT::v16i16))
3696     return false;
3697
3698   // Lower quadword copied in order or undef.
3699   if (!isSequentialOrUndefInRange(Mask, 0, 4, 0))
3700     return false;
3701
3702   // Upper quadword shuffled.
3703   for (unsigned i = 4; i != 8; ++i)
3704     if (!isUndefOrInRange(Mask[i], 4, 8))
3705       return false;
3706
3707   if (VT == MVT::v16i16) {
3708     // Lower quadword copied in order or undef.
3709     if (!isSequentialOrUndefInRange(Mask, 8, 4, 8))
3710       return false;
3711
3712     // Upper quadword shuffled.
3713     for (unsigned i = 12; i != 16; ++i)
3714       if (!isUndefOrInRange(Mask[i], 12, 16))
3715         return false;
3716   }
3717
3718   return true;
3719 }
3720
3721 /// isPSHUFLWMask - Return true if the node specifies a shuffle of elements that
3722 /// is suitable for input to PSHUFLW.
3723 static bool isPSHUFLWMask(ArrayRef<int> Mask, MVT VT, bool HasInt256) {
3724   if (VT != MVT::v8i16 && (!HasInt256 || VT != MVT::v16i16))
3725     return false;
3726
3727   // Upper quadword copied in order.
3728   if (!isSequentialOrUndefInRange(Mask, 4, 4, 4))
3729     return false;
3730
3731   // Lower quadword shuffled.
3732   for (unsigned i = 0; i != 4; ++i)
3733     if (!isUndefOrInRange(Mask[i], 0, 4))
3734       return false;
3735
3736   if (VT == MVT::v16i16) {
3737     // Upper quadword copied in order.
3738     if (!isSequentialOrUndefInRange(Mask, 12, 4, 12))
3739       return false;
3740
3741     // Lower quadword shuffled.
3742     for (unsigned i = 8; i != 12; ++i)
3743       if (!isUndefOrInRange(Mask[i], 8, 12))
3744         return false;
3745   }
3746
3747   return true;
3748 }
3749
3750 /// isPALIGNRMask - Return true if the node specifies a shuffle of elements that
3751 /// is suitable for input to PALIGNR.
3752 static bool isPALIGNRMask(ArrayRef<int> Mask, MVT VT,
3753                           const X86Subtarget *Subtarget) {
3754   if ((VT.is128BitVector() && !Subtarget->hasSSSE3()) ||
3755       (VT.is256BitVector() && !Subtarget->hasInt256()))
3756     return false;
3757
3758   unsigned NumElts = VT.getVectorNumElements();
3759   unsigned NumLanes = VT.is512BitVector() ? 1: VT.getSizeInBits()/128;
3760   unsigned NumLaneElts = NumElts/NumLanes;
3761
3762   // Do not handle 64-bit element shuffles with palignr.
3763   if (NumLaneElts == 2)
3764     return false;
3765
3766   for (unsigned l = 0; l != NumElts; l+=NumLaneElts) {
3767     unsigned i;
3768     for (i = 0; i != NumLaneElts; ++i) {
3769       if (Mask[i+l] >= 0)
3770         break;
3771     }
3772
3773     // Lane is all undef, go to next lane
3774     if (i == NumLaneElts)
3775       continue;
3776
3777     int Start = Mask[i+l];
3778
3779     // Make sure its in this lane in one of the sources
3780     if (!isUndefOrInRange(Start, l, l+NumLaneElts) &&
3781         !isUndefOrInRange(Start, l+NumElts, l+NumElts+NumLaneElts))
3782       return false;
3783
3784     // If not lane 0, then we must match lane 0
3785     if (l != 0 && Mask[i] >= 0 && !isUndefOrEqual(Start, Mask[i]+l))
3786       return false;
3787
3788     // Correct second source to be contiguous with first source
3789     if (Start >= (int)NumElts)
3790       Start -= NumElts - NumLaneElts;
3791
3792     // Make sure we're shifting in the right direction.
3793     if (Start <= (int)(i+l))
3794       return false;
3795
3796     Start -= i;
3797
3798     // Check the rest of the elements to see if they are consecutive.
3799     for (++i; i != NumLaneElts; ++i) {
3800       int Idx = Mask[i+l];
3801
3802       // Make sure its in this lane
3803       if (!isUndefOrInRange(Idx, l, l+NumLaneElts) &&
3804           !isUndefOrInRange(Idx, l+NumElts, l+NumElts+NumLaneElts))
3805         return false;
3806
3807       // If not lane 0, then we must match lane 0
3808       if (l != 0 && Mask[i] >= 0 && !isUndefOrEqual(Idx, Mask[i]+l))
3809         return false;
3810
3811       if (Idx >= (int)NumElts)
3812         Idx -= NumElts - NumLaneElts;
3813
3814       if (!isUndefOrEqual(Idx, Start+i))
3815         return false;
3816
3817     }
3818   }
3819
3820   return true;
3821 }
3822
3823 /// CommuteVectorShuffleMask - Change values in a shuffle permute mask assuming
3824 /// the two vector operands have swapped position.
3825 static void CommuteVectorShuffleMask(SmallVectorImpl<int> &Mask,
3826                                      unsigned NumElems) {
3827   for (unsigned i = 0; i != NumElems; ++i) {
3828     int idx = Mask[i];
3829     if (idx < 0)
3830       continue;
3831     else if (idx < (int)NumElems)
3832       Mask[i] = idx + NumElems;
3833     else
3834       Mask[i] = idx - NumElems;
3835   }
3836 }
3837
3838 /// isSHUFPMask - Return true if the specified VECTOR_SHUFFLE operand
3839 /// specifies a shuffle of elements that is suitable for input to 128/256-bit
3840 /// SHUFPS and SHUFPD. If Commuted is true, then it checks for sources to be
3841 /// reverse of what x86 shuffles want.
3842 static bool isSHUFPMask(ArrayRef<int> Mask, MVT VT, bool Commuted = false) {
3843
3844   unsigned NumElems = VT.getVectorNumElements();
3845   unsigned NumLanes = VT.getSizeInBits()/128;
3846   unsigned NumLaneElems = NumElems/NumLanes;
3847
3848   if (NumLaneElems != 2 && NumLaneElems != 4)
3849     return false;
3850
3851   unsigned EltSize = VT.getVectorElementType().getSizeInBits();
3852   bool symetricMaskRequired =
3853     (VT.getSizeInBits() >= 256) && (EltSize == 32);
3854
3855   // VSHUFPSY divides the resulting vector into 4 chunks.
3856   // The sources are also splitted into 4 chunks, and each destination
3857   // chunk must come from a different source chunk.
3858   //
3859   //  SRC1 =>   X7    X6    X5    X4    X3    X2    X1    X0
3860   //  SRC2 =>   Y7    Y6    Y5    Y4    Y3    Y2    Y1    Y9
3861   //
3862   //  DST  =>  Y7..Y4,   Y7..Y4,   X7..X4,   X7..X4,
3863   //           Y3..Y0,   Y3..Y0,   X3..X0,   X3..X0
3864   //
3865   // VSHUFPDY divides the resulting vector into 4 chunks.
3866   // The sources are also splitted into 4 chunks, and each destination
3867   // chunk must come from a different source chunk.
3868   //
3869   //  SRC1 =>      X3       X2       X1       X0
3870   //  SRC2 =>      Y3       Y2       Y1       Y0
3871   //
3872   //  DST  =>  Y3..Y2,  X3..X2,  Y1..Y0,  X1..X0
3873   //
3874   SmallVector<int, 4> MaskVal(NumLaneElems, -1);
3875   unsigned HalfLaneElems = NumLaneElems/2;
3876   for (unsigned l = 0; l != NumElems; l += NumLaneElems) {
3877     for (unsigned i = 0; i != NumLaneElems; ++i) {
3878       int Idx = Mask[i+l];
3879       unsigned RngStart = l + ((Commuted == (i<HalfLaneElems)) ? NumElems : 0);
3880       if (!isUndefOrInRange(Idx, RngStart, RngStart+NumLaneElems))
3881         return false;
3882       // For VSHUFPSY, the mask of the second half must be the same as the
3883       // first but with the appropriate offsets. This works in the same way as
3884       // VPERMILPS works with masks.
3885       if (!symetricMaskRequired || Idx < 0)
3886         continue;
3887       if (MaskVal[i] < 0) {
3888         MaskVal[i] = Idx - l;
3889         continue;
3890       }
3891       if ((signed)(Idx - l) != MaskVal[i])
3892         return false;
3893     }
3894   }
3895
3896   return true;
3897 }
3898
3899 /// isMOVHLPSMask - Return true if the specified VECTOR_SHUFFLE operand
3900 /// specifies a shuffle of elements that is suitable for input to MOVHLPS.
3901 static bool isMOVHLPSMask(ArrayRef<int> Mask, MVT VT) {
3902   if (!VT.is128BitVector())
3903     return false;
3904
3905   unsigned NumElems = VT.getVectorNumElements();
3906
3907   if (NumElems != 4)
3908     return false;
3909
3910   // Expect bit0 == 6, bit1 == 7, bit2 == 2, bit3 == 3
3911   return isUndefOrEqual(Mask[0], 6) &&
3912          isUndefOrEqual(Mask[1], 7) &&
3913          isUndefOrEqual(Mask[2], 2) &&
3914          isUndefOrEqual(Mask[3], 3);
3915 }
3916
3917 /// isMOVHLPS_v_undef_Mask - Special case of isMOVHLPSMask for canonical form
3918 /// of vector_shuffle v, v, <2, 3, 2, 3>, i.e. vector_shuffle v, undef,
3919 /// <2, 3, 2, 3>
3920 static bool isMOVHLPS_v_undef_Mask(ArrayRef<int> Mask, MVT VT) {
3921   if (!VT.is128BitVector())
3922     return false;
3923
3924   unsigned NumElems = VT.getVectorNumElements();
3925
3926   if (NumElems != 4)
3927     return false;
3928
3929   return isUndefOrEqual(Mask[0], 2) &&
3930          isUndefOrEqual(Mask[1], 3) &&
3931          isUndefOrEqual(Mask[2], 2) &&
3932          isUndefOrEqual(Mask[3], 3);
3933 }
3934
3935 /// isMOVLPMask - Return true if the specified VECTOR_SHUFFLE operand
3936 /// specifies a shuffle of elements that is suitable for input to MOVLP{S|D}.
3937 static bool isMOVLPMask(ArrayRef<int> Mask, MVT VT) {
3938   if (!VT.is128BitVector())
3939     return false;
3940
3941   unsigned NumElems = VT.getVectorNumElements();
3942
3943   if (NumElems != 2 && NumElems != 4)
3944     return false;
3945
3946   for (unsigned i = 0, e = NumElems/2; i != e; ++i)
3947     if (!isUndefOrEqual(Mask[i], i + NumElems))
3948       return false;
3949
3950   for (unsigned i = NumElems/2, e = NumElems; i != e; ++i)
3951     if (!isUndefOrEqual(Mask[i], i))
3952       return false;
3953
3954   return true;
3955 }
3956
3957 /// isMOVLHPSMask - Return true if the specified VECTOR_SHUFFLE operand
3958 /// specifies a shuffle of elements that is suitable for input to MOVLHPS.
3959 static bool isMOVLHPSMask(ArrayRef<int> Mask, MVT VT) {
3960   if (!VT.is128BitVector())
3961     return false;
3962
3963   unsigned NumElems = VT.getVectorNumElements();
3964
3965   if (NumElems != 2 && NumElems != 4)
3966     return false;
3967
3968   for (unsigned i = 0, e = NumElems/2; i != e; ++i)
3969     if (!isUndefOrEqual(Mask[i], i))
3970       return false;
3971
3972   for (unsigned i = 0, e = NumElems/2; i != e; ++i)
3973     if (!isUndefOrEqual(Mask[i + e], i + NumElems))
3974       return false;
3975
3976   return true;
3977 }
3978
3979 /// isINSERTPSMask - Return true if the specified VECTOR_SHUFFLE operand
3980 /// specifies a shuffle of elements that is suitable for input to INSERTPS.
3981 /// i. e: If all but one element come from the same vector.
3982 static bool isINSERTPSMask(ArrayRef<int> Mask, MVT VT) {
3983   // TODO: Deal with AVX's VINSERTPS
3984   if (!VT.is128BitVector() || (VT != MVT::v4f32 && VT != MVT::v4i32))
3985     return false;
3986
3987   unsigned CorrectPosV1 = 0;
3988   unsigned CorrectPosV2 = 0;
3989   for (int i = 0, e = (int)VT.getVectorNumElements(); i != e; ++i) {
3990     if (Mask[i] == -1) {
3991       ++CorrectPosV1;
3992       ++CorrectPosV2;
3993       continue;
3994     }
3995
3996     if (Mask[i] == i)
3997       ++CorrectPosV1;
3998     else if (Mask[i] == i + 4)
3999       ++CorrectPosV2;
4000   }
4001
4002   if (CorrectPosV1 == 3 || CorrectPosV2 == 3)
4003     // We have 3 elements (undefs count as elements from any vector) from one
4004     // vector, and one from another.
4005     return true;
4006
4007   return false;
4008 }
4009
4010 //
4011 // Some special combinations that can be optimized.
4012 //
4013 static
4014 SDValue Compact8x32ShuffleNode(ShuffleVectorSDNode *SVOp,
4015                                SelectionDAG &DAG) {
4016   MVT VT = SVOp->getSimpleValueType(0);
4017   SDLoc dl(SVOp);
4018
4019   if (VT != MVT::v8i32 && VT != MVT::v8f32)
4020     return SDValue();
4021
4022   ArrayRef<int> Mask = SVOp->getMask();
4023
4024   // These are the special masks that may be optimized.
4025   static const int MaskToOptimizeEven[] = {0, 8, 2, 10, 4, 12, 6, 14};
4026   static const int MaskToOptimizeOdd[]  = {1, 9, 3, 11, 5, 13, 7, 15};
4027   bool MatchEvenMask = true;
4028   bool MatchOddMask  = true;
4029   for (int i=0; i<8; ++i) {
4030     if (!isUndefOrEqual(Mask[i], MaskToOptimizeEven[i]))
4031       MatchEvenMask = false;
4032     if (!isUndefOrEqual(Mask[i], MaskToOptimizeOdd[i]))
4033       MatchOddMask = false;
4034   }
4035
4036   if (!MatchEvenMask && !MatchOddMask)
4037     return SDValue();
4038
4039   SDValue UndefNode = DAG.getNode(ISD::UNDEF, dl, VT);
4040
4041   SDValue Op0 = SVOp->getOperand(0);
4042   SDValue Op1 = SVOp->getOperand(1);
4043
4044   if (MatchEvenMask) {
4045     // Shift the second operand right to 32 bits.
4046     static const int ShiftRightMask[] = {-1, 0, -1, 2, -1, 4, -1, 6 };
4047     Op1 = DAG.getVectorShuffle(VT, dl, Op1, UndefNode, ShiftRightMask);
4048   } else {
4049     // Shift the first operand left to 32 bits.
4050     static const int ShiftLeftMask[] = {1, -1, 3, -1, 5, -1, 7, -1 };
4051     Op0 = DAG.getVectorShuffle(VT, dl, Op0, UndefNode, ShiftLeftMask);
4052   }
4053   static const int BlendMask[] = {0, 9, 2, 11, 4, 13, 6, 15};
4054   return DAG.getVectorShuffle(VT, dl, Op0, Op1, BlendMask);
4055 }
4056
4057 /// isUNPCKLMask - Return true if the specified VECTOR_SHUFFLE operand
4058 /// specifies a shuffle of elements that is suitable for input to UNPCKL.
4059 static bool isUNPCKLMask(ArrayRef<int> Mask, MVT VT,
4060                          bool HasInt256, bool V2IsSplat = false) {
4061
4062   assert(VT.getSizeInBits() >= 128 &&
4063          "Unsupported vector type for unpckl");
4064
4065   // AVX defines UNPCK* to operate independently on 128-bit lanes.
4066   unsigned NumLanes;
4067   unsigned NumOf256BitLanes;
4068   unsigned NumElts = VT.getVectorNumElements();
4069   if (VT.is256BitVector()) {
4070     if (NumElts != 4 && NumElts != 8 &&
4071         (!HasInt256 || (NumElts != 16 && NumElts != 32)))
4072     return false;
4073     NumLanes = 2;
4074     NumOf256BitLanes = 1;
4075   } else if (VT.is512BitVector()) {
4076     assert(VT.getScalarType().getSizeInBits() >= 32 &&
4077            "Unsupported vector type for unpckh");
4078     NumLanes = 2;
4079     NumOf256BitLanes = 2;
4080   } else {
4081     NumLanes = 1;
4082     NumOf256BitLanes = 1;
4083   }
4084
4085   unsigned NumEltsInStride = NumElts/NumOf256BitLanes;
4086   unsigned NumLaneElts = NumEltsInStride/NumLanes;
4087
4088   for (unsigned l256 = 0; l256 < NumOf256BitLanes; l256 += 1) {
4089     for (unsigned l = 0; l != NumEltsInStride; l += NumLaneElts) {
4090       for (unsigned i = 0, j = l; i != NumLaneElts; i += 2, ++j) {
4091         int BitI  = Mask[l256*NumEltsInStride+l+i];
4092         int BitI1 = Mask[l256*NumEltsInStride+l+i+1];
4093         if (!isUndefOrEqual(BitI, j+l256*NumElts))
4094           return false;
4095         if (V2IsSplat && !isUndefOrEqual(BitI1, NumElts))
4096           return false;
4097         if (!isUndefOrEqual(BitI1, j+l256*NumElts+NumEltsInStride))
4098           return false;
4099       }
4100     }
4101   }
4102   return true;
4103 }
4104
4105 /// isUNPCKHMask - Return true if the specified VECTOR_SHUFFLE operand
4106 /// specifies a shuffle of elements that is suitable for input to UNPCKH.
4107 static bool isUNPCKHMask(ArrayRef<int> Mask, MVT VT,
4108                          bool HasInt256, bool V2IsSplat = false) {
4109   assert(VT.getSizeInBits() >= 128 &&
4110          "Unsupported vector type for unpckh");
4111
4112   // AVX defines UNPCK* to operate independently on 128-bit lanes.
4113   unsigned NumLanes;
4114   unsigned NumOf256BitLanes;
4115   unsigned NumElts = VT.getVectorNumElements();
4116   if (VT.is256BitVector()) {
4117     if (NumElts != 4 && NumElts != 8 &&
4118         (!HasInt256 || (NumElts != 16 && NumElts != 32)))
4119     return false;
4120     NumLanes = 2;
4121     NumOf256BitLanes = 1;
4122   } else if (VT.is512BitVector()) {
4123     assert(VT.getScalarType().getSizeInBits() >= 32 &&
4124            "Unsupported vector type for unpckh");
4125     NumLanes = 2;
4126     NumOf256BitLanes = 2;
4127   } else {
4128     NumLanes = 1;
4129     NumOf256BitLanes = 1;
4130   }
4131
4132   unsigned NumEltsInStride = NumElts/NumOf256BitLanes;
4133   unsigned NumLaneElts = NumEltsInStride/NumLanes;
4134
4135   for (unsigned l256 = 0; l256 < NumOf256BitLanes; l256 += 1) {
4136     for (unsigned l = 0; l != NumEltsInStride; l += NumLaneElts) {
4137       for (unsigned i = 0, j = l+NumLaneElts/2; i != NumLaneElts; i += 2, ++j) {
4138         int BitI  = Mask[l256*NumEltsInStride+l+i];
4139         int BitI1 = Mask[l256*NumEltsInStride+l+i+1];
4140         if (!isUndefOrEqual(BitI, j+l256*NumElts))
4141           return false;
4142         if (V2IsSplat && !isUndefOrEqual(BitI1, NumElts))
4143           return false;
4144         if (!isUndefOrEqual(BitI1, j+l256*NumElts+NumEltsInStride))
4145           return false;
4146       }
4147     }
4148   }
4149   return true;
4150 }
4151
4152 /// isUNPCKL_v_undef_Mask - Special case of isUNPCKLMask for canonical form
4153 /// of vector_shuffle v, v, <0, 4, 1, 5>, i.e. vector_shuffle v, undef,
4154 /// <0, 0, 1, 1>
4155 static bool isUNPCKL_v_undef_Mask(ArrayRef<int> Mask, MVT VT, bool HasInt256) {
4156   unsigned NumElts = VT.getVectorNumElements();
4157   bool Is256BitVec = VT.is256BitVector();
4158
4159   if (VT.is512BitVector())
4160     return false;
4161   assert((VT.is128BitVector() || VT.is256BitVector()) &&
4162          "Unsupported vector type for unpckh");
4163
4164   if (Is256BitVec && NumElts != 4 && NumElts != 8 &&
4165       (!HasInt256 || (NumElts != 16 && NumElts != 32)))
4166     return false;
4167
4168   // For 256-bit i64/f64, use MOVDDUPY instead, so reject the matching pattern
4169   // FIXME: Need a better way to get rid of this, there's no latency difference
4170   // between UNPCKLPD and MOVDDUP, the later should always be checked first and
4171   // the former later. We should also remove the "_undef" special mask.
4172   if (NumElts == 4 && Is256BitVec)
4173     return false;
4174
4175   // Handle 128 and 256-bit vector lengths. AVX defines UNPCK* to operate
4176   // independently on 128-bit lanes.
4177   unsigned NumLanes = VT.getSizeInBits()/128;
4178   unsigned NumLaneElts = NumElts/NumLanes;
4179
4180   for (unsigned l = 0; l != NumElts; l += NumLaneElts) {
4181     for (unsigned i = 0, j = l; i != NumLaneElts; i += 2, ++j) {
4182       int BitI  = Mask[l+i];
4183       int BitI1 = Mask[l+i+1];
4184
4185       if (!isUndefOrEqual(BitI, j))
4186         return false;
4187       if (!isUndefOrEqual(BitI1, j))
4188         return false;
4189     }
4190   }
4191
4192   return true;
4193 }
4194
4195 /// isUNPCKH_v_undef_Mask - Special case of isUNPCKHMask for canonical form
4196 /// of vector_shuffle v, v, <2, 6, 3, 7>, i.e. vector_shuffle v, undef,
4197 /// <2, 2, 3, 3>
4198 static bool isUNPCKH_v_undef_Mask(ArrayRef<int> Mask, MVT VT, bool HasInt256) {
4199   unsigned NumElts = VT.getVectorNumElements();
4200
4201   if (VT.is512BitVector())
4202     return false;
4203
4204   assert((VT.is128BitVector() || VT.is256BitVector()) &&
4205          "Unsupported vector type for unpckh");
4206
4207   if (VT.is256BitVector() && NumElts != 4 && NumElts != 8 &&
4208       (!HasInt256 || (NumElts != 16 && NumElts != 32)))
4209     return false;
4210
4211   // Handle 128 and 256-bit vector lengths. AVX defines UNPCK* to operate
4212   // independently on 128-bit lanes.
4213   unsigned NumLanes = VT.getSizeInBits()/128;
4214   unsigned NumLaneElts = NumElts/NumLanes;
4215
4216   for (unsigned l = 0; l != NumElts; l += NumLaneElts) {
4217     for (unsigned i = 0, j = l+NumLaneElts/2; i != NumLaneElts; i += 2, ++j) {
4218       int BitI  = Mask[l+i];
4219       int BitI1 = Mask[l+i+1];
4220       if (!isUndefOrEqual(BitI, j))
4221         return false;
4222       if (!isUndefOrEqual(BitI1, j))
4223         return false;
4224     }
4225   }
4226   return true;
4227 }
4228
4229 // Match for INSERTI64x4 INSERTF64x4 instructions (src0[0], src1[0]) or
4230 // (src1[0], src0[1]), manipulation with 256-bit sub-vectors
4231 static bool isINSERT64x4Mask(ArrayRef<int> Mask, MVT VT, unsigned int *Imm) {
4232   if (!VT.is512BitVector())
4233     return false;
4234
4235   unsigned NumElts = VT.getVectorNumElements();
4236   unsigned HalfSize = NumElts/2;
4237   if (isSequentialOrUndefInRange(Mask, 0, HalfSize, 0)) {
4238     if (isSequentialOrUndefInRange(Mask, HalfSize, HalfSize, NumElts)) {
4239       *Imm = 1;
4240       return true;
4241     }
4242   }
4243   if (isSequentialOrUndefInRange(Mask, 0, HalfSize, NumElts)) {
4244     if (isSequentialOrUndefInRange(Mask, HalfSize, HalfSize, HalfSize)) {
4245       *Imm = 0;
4246       return true;
4247     }
4248   }
4249   return false;
4250 }
4251
4252 /// isMOVLMask - Return true if the specified VECTOR_SHUFFLE operand
4253 /// specifies a shuffle of elements that is suitable for input to MOVSS,
4254 /// MOVSD, and MOVD, i.e. setting the lowest element.
4255 static bool isMOVLMask(ArrayRef<int> Mask, EVT VT) {
4256   if (VT.getVectorElementType().getSizeInBits() < 32)
4257     return false;
4258   if (!VT.is128BitVector())
4259     return false;
4260
4261   unsigned NumElts = VT.getVectorNumElements();
4262
4263   if (!isUndefOrEqual(Mask[0], NumElts))
4264     return false;
4265
4266   for (unsigned i = 1; i != NumElts; ++i)
4267     if (!isUndefOrEqual(Mask[i], i))
4268       return false;
4269
4270   return true;
4271 }
4272
4273 /// isVPERM2X128Mask - Match 256-bit shuffles where the elements are considered
4274 /// as permutations between 128-bit chunks or halves. As an example: this
4275 /// shuffle bellow:
4276 ///   vector_shuffle <4, 5, 6, 7, 12, 13, 14, 15>
4277 /// The first half comes from the second half of V1 and the second half from the
4278 /// the second half of V2.
4279 static bool isVPERM2X128Mask(ArrayRef<int> Mask, MVT VT, bool HasFp256) {
4280   if (!HasFp256 || !VT.is256BitVector())
4281     return false;
4282
4283   // The shuffle result is divided into half A and half B. In total the two
4284   // sources have 4 halves, namely: C, D, E, F. The final values of A and
4285   // B must come from C, D, E or F.
4286   unsigned HalfSize = VT.getVectorNumElements()/2;
4287   bool MatchA = false, MatchB = false;
4288
4289   // Check if A comes from one of C, D, E, F.
4290   for (unsigned Half = 0; Half != 4; ++Half) {
4291     if (isSequentialOrUndefInRange(Mask, 0, HalfSize, Half*HalfSize)) {
4292       MatchA = true;
4293       break;
4294     }
4295   }
4296
4297   // Check if B comes from one of C, D, E, F.
4298   for (unsigned Half = 0; Half != 4; ++Half) {
4299     if (isSequentialOrUndefInRange(Mask, HalfSize, HalfSize, Half*HalfSize)) {
4300       MatchB = true;
4301       break;
4302     }
4303   }
4304
4305   return MatchA && MatchB;
4306 }
4307
4308 /// getShuffleVPERM2X128Immediate - Return the appropriate immediate to shuffle
4309 /// the specified VECTOR_MASK mask with VPERM2F128/VPERM2I128 instructions.
4310 static unsigned getShuffleVPERM2X128Immediate(ShuffleVectorSDNode *SVOp) {
4311   MVT VT = SVOp->getSimpleValueType(0);
4312
4313   unsigned HalfSize = VT.getVectorNumElements()/2;
4314
4315   unsigned FstHalf = 0, SndHalf = 0;
4316   for (unsigned i = 0; i < HalfSize; ++i) {
4317     if (SVOp->getMaskElt(i) > 0) {
4318       FstHalf = SVOp->getMaskElt(i)/HalfSize;
4319       break;
4320     }
4321   }
4322   for (unsigned i = HalfSize; i < HalfSize*2; ++i) {
4323     if (SVOp->getMaskElt(i) > 0) {
4324       SndHalf = SVOp->getMaskElt(i)/HalfSize;
4325       break;
4326     }
4327   }
4328
4329   return (FstHalf | (SndHalf << 4));
4330 }
4331
4332 // Symetric in-lane mask. Each lane has 4 elements (for imm8)
4333 static bool isPermImmMask(ArrayRef<int> Mask, MVT VT, unsigned& Imm8) {
4334   unsigned EltSize = VT.getVectorElementType().getSizeInBits();
4335   if (EltSize < 32)
4336     return false;
4337
4338   unsigned NumElts = VT.getVectorNumElements();
4339   Imm8 = 0;
4340   if (VT.is128BitVector() || (VT.is256BitVector() && EltSize == 64)) {
4341     for (unsigned i = 0; i != NumElts; ++i) {
4342       if (Mask[i] < 0)
4343         continue;
4344       Imm8 |= Mask[i] << (i*2);
4345     }
4346     return true;
4347   }
4348
4349   unsigned LaneSize = 4;
4350   SmallVector<int, 4> MaskVal(LaneSize, -1);
4351
4352   for (unsigned l = 0; l != NumElts; l += LaneSize) {
4353     for (unsigned i = 0; i != LaneSize; ++i) {
4354       if (!isUndefOrInRange(Mask[i+l], l, l+LaneSize))
4355         return false;
4356       if (Mask[i+l] < 0)
4357         continue;
4358       if (MaskVal[i] < 0) {
4359         MaskVal[i] = Mask[i+l] - l;
4360         Imm8 |= MaskVal[i] << (i*2);
4361         continue;
4362       }
4363       if (Mask[i+l] != (signed)(MaskVal[i]+l))
4364         return false;
4365     }
4366   }
4367   return true;
4368 }
4369
4370 /// isVPERMILPMask - Return true if the specified VECTOR_SHUFFLE operand
4371 /// specifies a shuffle of elements that is suitable for input to VPERMILPD*.
4372 /// Note that VPERMIL mask matching is different depending whether theunderlying
4373 /// type is 32 or 64. In the VPERMILPS the high half of the mask should point
4374 /// to the same elements of the low, but to the higher half of the source.
4375 /// In VPERMILPD the two lanes could be shuffled independently of each other
4376 /// with the same restriction that lanes can't be crossed. Also handles PSHUFDY.
4377 static bool isVPERMILPMask(ArrayRef<int> Mask, MVT VT) {
4378   unsigned EltSize = VT.getVectorElementType().getSizeInBits();
4379   if (VT.getSizeInBits() < 256 || EltSize < 32)
4380     return false;
4381   bool symetricMaskRequired = (EltSize == 32);
4382   unsigned NumElts = VT.getVectorNumElements();
4383
4384   unsigned NumLanes = VT.getSizeInBits()/128;
4385   unsigned LaneSize = NumElts/NumLanes;
4386   // 2 or 4 elements in one lane
4387
4388   SmallVector<int, 4> ExpectedMaskVal(LaneSize, -1);
4389   for (unsigned l = 0; l != NumElts; l += LaneSize) {
4390     for (unsigned i = 0; i != LaneSize; ++i) {
4391       if (!isUndefOrInRange(Mask[i+l], l, l+LaneSize))
4392         return false;
4393       if (symetricMaskRequired) {
4394         if (ExpectedMaskVal[i] < 0 && Mask[i+l] >= 0) {
4395           ExpectedMaskVal[i] = Mask[i+l] - l;
4396           continue;
4397         }
4398         if (!isUndefOrEqual(Mask[i+l], ExpectedMaskVal[i]+l))
4399           return false;
4400       }
4401     }
4402   }
4403   return true;
4404 }
4405
4406 /// isCommutedMOVLMask - Returns true if the shuffle mask is except the reverse
4407 /// of what x86 movss want. X86 movs requires the lowest  element to be lowest
4408 /// element of vector 2 and the other elements to come from vector 1 in order.
4409 static bool isCommutedMOVLMask(ArrayRef<int> Mask, MVT VT,
4410                                bool V2IsSplat = false, bool V2IsUndef = false) {
4411   if (!VT.is128BitVector())
4412     return false;
4413
4414   unsigned NumOps = VT.getVectorNumElements();
4415   if (NumOps != 2 && NumOps != 4 && NumOps != 8 && NumOps != 16)
4416     return false;
4417
4418   if (!isUndefOrEqual(Mask[0], 0))
4419     return false;
4420
4421   for (unsigned i = 1; i != NumOps; ++i)
4422     if (!(isUndefOrEqual(Mask[i], i+NumOps) ||
4423           (V2IsUndef && isUndefOrInRange(Mask[i], NumOps, NumOps*2)) ||
4424           (V2IsSplat && isUndefOrEqual(Mask[i], NumOps))))
4425       return false;
4426
4427   return true;
4428 }
4429
4430 /// isMOVSHDUPMask - Return true if the specified VECTOR_SHUFFLE operand
4431 /// specifies a shuffle of elements that is suitable for input to MOVSHDUP.
4432 /// Masks to match: <1, 1, 3, 3> or <1, 1, 3, 3, 5, 5, 7, 7>
4433 static bool isMOVSHDUPMask(ArrayRef<int> Mask, MVT VT,
4434                            const X86Subtarget *Subtarget) {
4435   if (!Subtarget->hasSSE3())
4436     return false;
4437
4438   unsigned NumElems = VT.getVectorNumElements();
4439
4440   if ((VT.is128BitVector() && NumElems != 4) ||
4441       (VT.is256BitVector() && NumElems != 8) ||
4442       (VT.is512BitVector() && NumElems != 16))
4443     return false;
4444
4445   // "i+1" is the value the indexed mask element must have
4446   for (unsigned i = 0; i != NumElems; i += 2)
4447     if (!isUndefOrEqual(Mask[i], i+1) ||
4448         !isUndefOrEqual(Mask[i+1], i+1))
4449       return false;
4450
4451   return true;
4452 }
4453
4454 /// isMOVSLDUPMask - Return true if the specified VECTOR_SHUFFLE operand
4455 /// specifies a shuffle of elements that is suitable for input to MOVSLDUP.
4456 /// Masks to match: <0, 0, 2, 2> or <0, 0, 2, 2, 4, 4, 6, 6>
4457 static bool isMOVSLDUPMask(ArrayRef<int> Mask, MVT VT,
4458                            const X86Subtarget *Subtarget) {
4459   if (!Subtarget->hasSSE3())
4460     return false;
4461
4462   unsigned NumElems = VT.getVectorNumElements();
4463
4464   if ((VT.is128BitVector() && NumElems != 4) ||
4465       (VT.is256BitVector() && NumElems != 8) ||
4466       (VT.is512BitVector() && NumElems != 16))
4467     return false;
4468
4469   // "i" is the value the indexed mask element must have
4470   for (unsigned i = 0; i != NumElems; i += 2)
4471     if (!isUndefOrEqual(Mask[i], i) ||
4472         !isUndefOrEqual(Mask[i+1], i))
4473       return false;
4474
4475   return true;
4476 }
4477
4478 /// isMOVDDUPYMask - Return true if the specified VECTOR_SHUFFLE operand
4479 /// specifies a shuffle of elements that is suitable for input to 256-bit
4480 /// version of MOVDDUP.
4481 static bool isMOVDDUPYMask(ArrayRef<int> Mask, MVT VT, bool HasFp256) {
4482   if (!HasFp256 || !VT.is256BitVector())
4483     return false;
4484
4485   unsigned NumElts = VT.getVectorNumElements();
4486   if (NumElts != 4)
4487     return false;
4488
4489   for (unsigned i = 0; i != NumElts/2; ++i)
4490     if (!isUndefOrEqual(Mask[i], 0))
4491       return false;
4492   for (unsigned i = NumElts/2; i != NumElts; ++i)
4493     if (!isUndefOrEqual(Mask[i], NumElts/2))
4494       return false;
4495   return true;
4496 }
4497
4498 /// isMOVDDUPMask - Return true if the specified VECTOR_SHUFFLE operand
4499 /// specifies a shuffle of elements that is suitable for input to 128-bit
4500 /// version of MOVDDUP.
4501 static bool isMOVDDUPMask(ArrayRef<int> Mask, MVT VT) {
4502   if (!VT.is128BitVector())
4503     return false;
4504
4505   unsigned e = VT.getVectorNumElements() / 2;
4506   for (unsigned i = 0; i != e; ++i)
4507     if (!isUndefOrEqual(Mask[i], i))
4508       return false;
4509   for (unsigned i = 0; i != e; ++i)
4510     if (!isUndefOrEqual(Mask[e+i], i))
4511       return false;
4512   return true;
4513 }
4514
4515 /// isVEXTRACTIndex - Return true if the specified
4516 /// EXTRACT_SUBVECTOR operand specifies a vector extract that is
4517 /// suitable for instruction that extract 128 or 256 bit vectors
4518 static bool isVEXTRACTIndex(SDNode *N, unsigned vecWidth) {
4519   assert((vecWidth == 128 || vecWidth == 256) && "Unexpected vector width");
4520   if (!isa<ConstantSDNode>(N->getOperand(1).getNode()))
4521     return false;
4522
4523   // The index should be aligned on a vecWidth-bit boundary.
4524   uint64_t Index =
4525     cast<ConstantSDNode>(N->getOperand(1).getNode())->getZExtValue();
4526
4527   MVT VT = N->getSimpleValueType(0);
4528   unsigned ElSize = VT.getVectorElementType().getSizeInBits();
4529   bool Result = (Index * ElSize) % vecWidth == 0;
4530
4531   return Result;
4532 }
4533
4534 /// isVINSERTIndex - Return true if the specified INSERT_SUBVECTOR
4535 /// operand specifies a subvector insert that is suitable for input to
4536 /// insertion of 128 or 256-bit subvectors
4537 static bool isVINSERTIndex(SDNode *N, unsigned vecWidth) {
4538   assert((vecWidth == 128 || vecWidth == 256) && "Unexpected vector width");
4539   if (!isa<ConstantSDNode>(N->getOperand(2).getNode()))
4540     return false;
4541   // The index should be aligned on a vecWidth-bit boundary.
4542   uint64_t Index =
4543     cast<ConstantSDNode>(N->getOperand(2).getNode())->getZExtValue();
4544
4545   MVT VT = N->getSimpleValueType(0);
4546   unsigned ElSize = VT.getVectorElementType().getSizeInBits();
4547   bool Result = (Index * ElSize) % vecWidth == 0;
4548
4549   return Result;
4550 }
4551
4552 bool X86::isVINSERT128Index(SDNode *N) {
4553   return isVINSERTIndex(N, 128);
4554 }
4555
4556 bool X86::isVINSERT256Index(SDNode *N) {
4557   return isVINSERTIndex(N, 256);
4558 }
4559
4560 bool X86::isVEXTRACT128Index(SDNode *N) {
4561   return isVEXTRACTIndex(N, 128);
4562 }
4563
4564 bool X86::isVEXTRACT256Index(SDNode *N) {
4565   return isVEXTRACTIndex(N, 256);
4566 }
4567
4568 /// getShuffleSHUFImmediate - Return the appropriate immediate to shuffle
4569 /// the specified VECTOR_SHUFFLE mask with PSHUF* and SHUFP* instructions.
4570 /// Handles 128-bit and 256-bit.
4571 static unsigned getShuffleSHUFImmediate(ShuffleVectorSDNode *N) {
4572   MVT VT = N->getSimpleValueType(0);
4573
4574   assert((VT.getSizeInBits() >= 128) &&
4575          "Unsupported vector type for PSHUF/SHUFP");
4576
4577   // Handle 128 and 256-bit vector lengths. AVX defines PSHUF/SHUFP to operate
4578   // independently on 128-bit lanes.
4579   unsigned NumElts = VT.getVectorNumElements();
4580   unsigned NumLanes = VT.getSizeInBits()/128;
4581   unsigned NumLaneElts = NumElts/NumLanes;
4582
4583   assert((NumLaneElts == 2 || NumLaneElts == 4 || NumLaneElts == 8) &&
4584          "Only supports 2, 4 or 8 elements per lane");
4585
4586   unsigned Shift = (NumLaneElts >= 4) ? 1 : 0;
4587   unsigned Mask = 0;
4588   for (unsigned i = 0; i != NumElts; ++i) {
4589     int Elt = N->getMaskElt(i);
4590     if (Elt < 0) continue;
4591     Elt &= NumLaneElts - 1;
4592     unsigned ShAmt = (i << Shift) % 8;
4593     Mask |= Elt << ShAmt;
4594   }
4595
4596   return Mask;
4597 }
4598
4599 /// getShufflePSHUFHWImmediate - Return the appropriate immediate to shuffle
4600 /// the specified VECTOR_SHUFFLE mask with the PSHUFHW instruction.
4601 static unsigned getShufflePSHUFHWImmediate(ShuffleVectorSDNode *N) {
4602   MVT VT = N->getSimpleValueType(0);
4603
4604   assert((VT == MVT::v8i16 || VT == MVT::v16i16) &&
4605          "Unsupported vector type for PSHUFHW");
4606
4607   unsigned NumElts = VT.getVectorNumElements();
4608
4609   unsigned Mask = 0;
4610   for (unsigned l = 0; l != NumElts; l += 8) {
4611     // 8 nodes per lane, but we only care about the last 4.
4612     for (unsigned i = 0; i < 4; ++i) {
4613       int Elt = N->getMaskElt(l+i+4);
4614       if (Elt < 0) continue;
4615       Elt &= 0x3; // only 2-bits.
4616       Mask |= Elt << (i * 2);
4617     }
4618   }
4619
4620   return Mask;
4621 }
4622
4623 /// getShufflePSHUFLWImmediate - Return the appropriate immediate to shuffle
4624 /// the specified VECTOR_SHUFFLE mask with the PSHUFLW instruction.
4625 static unsigned getShufflePSHUFLWImmediate(ShuffleVectorSDNode *N) {
4626   MVT VT = N->getSimpleValueType(0);
4627
4628   assert((VT == MVT::v8i16 || VT == MVT::v16i16) &&
4629          "Unsupported vector type for PSHUFHW");
4630
4631   unsigned NumElts = VT.getVectorNumElements();
4632
4633   unsigned Mask = 0;
4634   for (unsigned l = 0; l != NumElts; l += 8) {
4635     // 8 nodes per lane, but we only care about the first 4.
4636     for (unsigned i = 0; i < 4; ++i) {
4637       int Elt = N->getMaskElt(l+i);
4638       if (Elt < 0) continue;
4639       Elt &= 0x3; // only 2-bits
4640       Mask |= Elt << (i * 2);
4641     }
4642   }
4643
4644   return Mask;
4645 }
4646
4647 /// getShufflePALIGNRImmediate - Return the appropriate immediate to shuffle
4648 /// the specified VECTOR_SHUFFLE mask with the PALIGNR instruction.
4649 static unsigned getShufflePALIGNRImmediate(ShuffleVectorSDNode *SVOp) {
4650   MVT VT = SVOp->getSimpleValueType(0);
4651   unsigned EltSize = VT.is512BitVector() ? 1 :
4652     VT.getVectorElementType().getSizeInBits() >> 3;
4653
4654   unsigned NumElts = VT.getVectorNumElements();
4655   unsigned NumLanes = VT.is512BitVector() ? 1 : VT.getSizeInBits()/128;
4656   unsigned NumLaneElts = NumElts/NumLanes;
4657
4658   int Val = 0;
4659   unsigned i;
4660   for (i = 0; i != NumElts; ++i) {
4661     Val = SVOp->getMaskElt(i);
4662     if (Val >= 0)
4663       break;
4664   }
4665   if (Val >= (int)NumElts)
4666     Val -= NumElts - NumLaneElts;
4667
4668   assert(Val - i > 0 && "PALIGNR imm should be positive");
4669   return (Val - i) * EltSize;
4670 }
4671
4672 static unsigned getExtractVEXTRACTImmediate(SDNode *N, unsigned vecWidth) {
4673   assert((vecWidth == 128 || vecWidth == 256) && "Unsupported vector width");
4674   if (!isa<ConstantSDNode>(N->getOperand(1).getNode()))
4675     llvm_unreachable("Illegal extract subvector for VEXTRACT");
4676
4677   uint64_t Index =
4678     cast<ConstantSDNode>(N->getOperand(1).getNode())->getZExtValue();
4679
4680   MVT VecVT = N->getOperand(0).getSimpleValueType();
4681   MVT ElVT = VecVT.getVectorElementType();
4682
4683   unsigned NumElemsPerChunk = vecWidth / ElVT.getSizeInBits();
4684   return Index / NumElemsPerChunk;
4685 }
4686
4687 static unsigned getInsertVINSERTImmediate(SDNode *N, unsigned vecWidth) {
4688   assert((vecWidth == 128 || vecWidth == 256) && "Unsupported vector width");
4689   if (!isa<ConstantSDNode>(N->getOperand(2).getNode()))
4690     llvm_unreachable("Illegal insert subvector for VINSERT");
4691
4692   uint64_t Index =
4693     cast<ConstantSDNode>(N->getOperand(2).getNode())->getZExtValue();
4694
4695   MVT VecVT = N->getSimpleValueType(0);
4696   MVT ElVT = VecVT.getVectorElementType();
4697
4698   unsigned NumElemsPerChunk = vecWidth / ElVT.getSizeInBits();
4699   return Index / NumElemsPerChunk;
4700 }
4701
4702 /// getExtractVEXTRACT128Immediate - Return the appropriate immediate
4703 /// to extract the specified EXTRACT_SUBVECTOR index with VEXTRACTF128
4704 /// and VINSERTI128 instructions.
4705 unsigned X86::getExtractVEXTRACT128Immediate(SDNode *N) {
4706   return getExtractVEXTRACTImmediate(N, 128);
4707 }
4708
4709 /// getExtractVEXTRACT256Immediate - Return the appropriate immediate
4710 /// to extract the specified EXTRACT_SUBVECTOR index with VEXTRACTF64x4
4711 /// and VINSERTI64x4 instructions.
4712 unsigned X86::getExtractVEXTRACT256Immediate(SDNode *N) {
4713   return getExtractVEXTRACTImmediate(N, 256);
4714 }
4715
4716 /// getInsertVINSERT128Immediate - Return the appropriate immediate
4717 /// to insert at the specified INSERT_SUBVECTOR index with VINSERTF128
4718 /// and VINSERTI128 instructions.
4719 unsigned X86::getInsertVINSERT128Immediate(SDNode *N) {
4720   return getInsertVINSERTImmediate(N, 128);
4721 }
4722
4723 /// getInsertVINSERT256Immediate - Return the appropriate immediate
4724 /// to insert at the specified INSERT_SUBVECTOR index with VINSERTF46x4
4725 /// and VINSERTI64x4 instructions.
4726 unsigned X86::getInsertVINSERT256Immediate(SDNode *N) {
4727   return getInsertVINSERTImmediate(N, 256);
4728 }
4729
4730 /// isZero - Returns true if Elt is a constant integer zero
4731 static bool isZero(SDValue V) {
4732   ConstantSDNode *C = dyn_cast<ConstantSDNode>(V);
4733   return C && C->isNullValue();
4734 }
4735
4736 /// isZeroNode - Returns true if Elt is a constant zero or a floating point
4737 /// constant +0.0.
4738 bool X86::isZeroNode(SDValue Elt) {
4739   if (isZero(Elt))
4740     return true;
4741   if (ConstantFPSDNode *CFP = dyn_cast<ConstantFPSDNode>(Elt))
4742     return CFP->getValueAPF().isPosZero();
4743   return false;
4744 }
4745
4746 /// CommuteVectorShuffle - Swap vector_shuffle operands as well as values in
4747 /// their permute mask.
4748 static SDValue CommuteVectorShuffle(ShuffleVectorSDNode *SVOp,
4749                                     SelectionDAG &DAG) {
4750   MVT VT = SVOp->getSimpleValueType(0);
4751   unsigned NumElems = VT.getVectorNumElements();
4752   SmallVector<int, 8> MaskVec;
4753
4754   for (unsigned i = 0; i != NumElems; ++i) {
4755     int Idx = SVOp->getMaskElt(i);
4756     if (Idx >= 0) {
4757       if (Idx < (int)NumElems)
4758         Idx += NumElems;
4759       else
4760         Idx -= NumElems;
4761     }
4762     MaskVec.push_back(Idx);
4763   }
4764   return DAG.getVectorShuffle(VT, SDLoc(SVOp), SVOp->getOperand(1),
4765                               SVOp->getOperand(0), &MaskVec[0]);
4766 }
4767
4768 /// ShouldXformToMOVHLPS - Return true if the node should be transformed to
4769 /// match movhlps. The lower half elements should come from upper half of
4770 /// V1 (and in order), and the upper half elements should come from the upper
4771 /// half of V2 (and in order).
4772 static bool ShouldXformToMOVHLPS(ArrayRef<int> Mask, MVT VT) {
4773   if (!VT.is128BitVector())
4774     return false;
4775   if (VT.getVectorNumElements() != 4)
4776     return false;
4777   for (unsigned i = 0, e = 2; i != e; ++i)
4778     if (!isUndefOrEqual(Mask[i], i+2))
4779       return false;
4780   for (unsigned i = 2; i != 4; ++i)
4781     if (!isUndefOrEqual(Mask[i], i+4))
4782       return false;
4783   return true;
4784 }
4785
4786 /// isScalarLoadToVector - Returns true if the node is a scalar load that
4787 /// is promoted to a vector. It also returns the LoadSDNode by reference if
4788 /// required.
4789 static bool isScalarLoadToVector(SDNode *N, LoadSDNode **LD = nullptr) {
4790   if (N->getOpcode() != ISD::SCALAR_TO_VECTOR)
4791     return false;
4792   N = N->getOperand(0).getNode();
4793   if (!ISD::isNON_EXTLoad(N))
4794     return false;
4795   if (LD)
4796     *LD = cast<LoadSDNode>(N);
4797   return true;
4798 }
4799
4800 // Test whether the given value is a vector value which will be legalized
4801 // into a load.
4802 static bool WillBeConstantPoolLoad(SDNode *N) {
4803   if (N->getOpcode() != ISD::BUILD_VECTOR)
4804     return false;
4805
4806   // Check for any non-constant elements.
4807   for (unsigned i = 0, e = N->getNumOperands(); i != e; ++i)
4808     switch (N->getOperand(i).getNode()->getOpcode()) {
4809     case ISD::UNDEF:
4810     case ISD::ConstantFP:
4811     case ISD::Constant:
4812       break;
4813     default:
4814       return false;
4815     }
4816
4817   // Vectors of all-zeros and all-ones are materialized with special
4818   // instructions rather than being loaded.
4819   return !ISD::isBuildVectorAllZeros(N) &&
4820          !ISD::isBuildVectorAllOnes(N);
4821 }
4822
4823 /// ShouldXformToMOVLP{S|D} - Return true if the node should be transformed to
4824 /// match movlp{s|d}. The lower half elements should come from lower half of
4825 /// V1 (and in order), and the upper half elements should come from the upper
4826 /// half of V2 (and in order). And since V1 will become the source of the
4827 /// MOVLP, it must be either a vector load or a scalar load to vector.
4828 static bool ShouldXformToMOVLP(SDNode *V1, SDNode *V2,
4829                                ArrayRef<int> Mask, MVT VT) {
4830   if (!VT.is128BitVector())
4831     return false;
4832
4833   if (!ISD::isNON_EXTLoad(V1) && !isScalarLoadToVector(V1))
4834     return false;
4835   // Is V2 is a vector load, don't do this transformation. We will try to use
4836   // load folding shufps op.
4837   if (ISD::isNON_EXTLoad(V2) || WillBeConstantPoolLoad(V2))
4838     return false;
4839
4840   unsigned NumElems = VT.getVectorNumElements();
4841
4842   if (NumElems != 2 && NumElems != 4)
4843     return false;
4844   for (unsigned i = 0, e = NumElems/2; i != e; ++i)
4845     if (!isUndefOrEqual(Mask[i], i))
4846       return false;
4847   for (unsigned i = NumElems/2, e = NumElems; i != e; ++i)
4848     if (!isUndefOrEqual(Mask[i], i+NumElems))
4849       return false;
4850   return true;
4851 }
4852
4853 /// isSplatVector - Returns true if N is a BUILD_VECTOR node whose elements are
4854 /// all the same.
4855 static bool isSplatVector(SDNode *N) {
4856   if (N->getOpcode() != ISD::BUILD_VECTOR)
4857     return false;
4858
4859   SDValue SplatValue = N->getOperand(0);
4860   for (unsigned i = 1, e = N->getNumOperands(); i != e; ++i)
4861     if (N->getOperand(i) != SplatValue)
4862       return false;
4863   return true;
4864 }
4865
4866 /// isZeroShuffle - Returns true if N is a VECTOR_SHUFFLE that can be resolved
4867 /// to an zero vector.
4868 /// FIXME: move to dag combiner / method on ShuffleVectorSDNode
4869 static bool isZeroShuffle(ShuffleVectorSDNode *N) {
4870   SDValue V1 = N->getOperand(0);
4871   SDValue V2 = N->getOperand(1);
4872   unsigned NumElems = N->getValueType(0).getVectorNumElements();
4873   for (unsigned i = 0; i != NumElems; ++i) {
4874     int Idx = N->getMaskElt(i);
4875     if (Idx >= (int)NumElems) {
4876       unsigned Opc = V2.getOpcode();
4877       if (Opc == ISD::UNDEF || ISD::isBuildVectorAllZeros(V2.getNode()))
4878         continue;
4879       if (Opc != ISD::BUILD_VECTOR ||
4880           !X86::isZeroNode(V2.getOperand(Idx-NumElems)))
4881         return false;
4882     } else if (Idx >= 0) {
4883       unsigned Opc = V1.getOpcode();
4884       if (Opc == ISD::UNDEF || ISD::isBuildVectorAllZeros(V1.getNode()))
4885         continue;
4886       if (Opc != ISD::BUILD_VECTOR ||
4887           !X86::isZeroNode(V1.getOperand(Idx)))
4888         return false;
4889     }
4890   }
4891   return true;
4892 }
4893
4894 /// getZeroVector - Returns a vector of specified type with all zero elements.
4895 ///
4896 static SDValue getZeroVector(EVT VT, const X86Subtarget *Subtarget,
4897                              SelectionDAG &DAG, SDLoc dl) {
4898   assert(VT.isVector() && "Expected a vector type");
4899
4900   // Always build SSE zero vectors as <4 x i32> bitcasted
4901   // to their dest type. This ensures they get CSE'd.
4902   SDValue Vec;
4903   if (VT.is128BitVector()) {  // SSE
4904     if (Subtarget->hasSSE2()) {  // SSE2
4905       SDValue Cst = DAG.getTargetConstant(0, MVT::i32);
4906       Vec = DAG.getNode(ISD::BUILD_VECTOR, dl, MVT::v4i32, Cst, Cst, Cst, Cst);
4907     } else { // SSE1
4908       SDValue Cst = DAG.getTargetConstantFP(+0.0, MVT::f32);
4909       Vec = DAG.getNode(ISD::BUILD_VECTOR, dl, MVT::v4f32, Cst, Cst, Cst, Cst);
4910     }
4911   } else if (VT.is256BitVector()) { // AVX
4912     if (Subtarget->hasInt256()) { // AVX2
4913       SDValue Cst = DAG.getTargetConstant(0, MVT::i32);
4914       SDValue Ops[] = { Cst, Cst, Cst, Cst, Cst, Cst, Cst, Cst };
4915       Vec = DAG.getNode(ISD::BUILD_VECTOR, dl, MVT::v8i32, Ops);
4916     } else {
4917       // 256-bit logic and arithmetic instructions in AVX are all
4918       // floating-point, no support for integer ops. Emit fp zeroed vectors.
4919       SDValue Cst = DAG.getTargetConstantFP(+0.0, MVT::f32);
4920       SDValue Ops[] = { Cst, Cst, Cst, Cst, Cst, Cst, Cst, Cst };
4921       Vec = DAG.getNode(ISD::BUILD_VECTOR, dl, MVT::v8f32, Ops);
4922     }
4923   } else if (VT.is512BitVector()) { // AVX-512
4924       SDValue Cst = DAG.getTargetConstant(0, MVT::i32);
4925       SDValue Ops[] = { Cst, Cst, Cst, Cst, Cst, Cst, Cst, Cst,
4926                         Cst, Cst, Cst, Cst, Cst, Cst, Cst, Cst };
4927       Vec = DAG.getNode(ISD::BUILD_VECTOR, dl, MVT::v16i32, Ops);
4928   } else if (VT.getScalarType() == MVT::i1) {
4929     assert(VT.getVectorNumElements() <= 16 && "Unexpected vector type");
4930     SDValue Cst = DAG.getTargetConstant(0, MVT::i1);
4931     SmallVector<SDValue, 16> Ops(VT.getVectorNumElements(), Cst);
4932     return DAG.getNode(ISD::BUILD_VECTOR, dl, VT, Ops);
4933   } else
4934     llvm_unreachable("Unexpected vector type");
4935
4936   return DAG.getNode(ISD::BITCAST, dl, VT, Vec);
4937 }
4938
4939 /// getOnesVector - Returns a vector of specified type with all bits set.
4940 /// Always build ones vectors as <4 x i32> or <8 x i32>. For 256-bit types with
4941 /// no AVX2 supprt, use two <4 x i32> inserted in a <8 x i32> appropriately.
4942 /// Then bitcast to their original type, ensuring they get CSE'd.
4943 static SDValue getOnesVector(MVT VT, bool HasInt256, SelectionDAG &DAG,
4944                              SDLoc dl) {
4945   assert(VT.isVector() && "Expected a vector type");
4946
4947   SDValue Cst = DAG.getTargetConstant(~0U, MVT::i32);
4948   SDValue Vec;
4949   if (VT.is256BitVector()) {
4950     if (HasInt256) { // AVX2
4951       SDValue Ops[] = { Cst, Cst, Cst, Cst, Cst, Cst, Cst, Cst };
4952       Vec = DAG.getNode(ISD::BUILD_VECTOR, dl, MVT::v8i32, Ops);
4953     } else { // AVX
4954       Vec = DAG.getNode(ISD::BUILD_VECTOR, dl, MVT::v4i32, Cst, Cst, Cst, Cst);
4955       Vec = Concat128BitVectors(Vec, Vec, MVT::v8i32, 8, DAG, dl);
4956     }
4957   } else if (VT.is128BitVector()) {
4958     Vec = DAG.getNode(ISD::BUILD_VECTOR, dl, MVT::v4i32, Cst, Cst, Cst, Cst);
4959   } else
4960     llvm_unreachable("Unexpected vector type");
4961
4962   return DAG.getNode(ISD::BITCAST, dl, VT, Vec);
4963 }
4964
4965 /// NormalizeMask - V2 is a splat, modify the mask (if needed) so all elements
4966 /// that point to V2 points to its first element.
4967 static void NormalizeMask(SmallVectorImpl<int> &Mask, unsigned NumElems) {
4968   for (unsigned i = 0; i != NumElems; ++i) {
4969     if (Mask[i] > (int)NumElems) {
4970       Mask[i] = NumElems;
4971     }
4972   }
4973 }
4974
4975 /// getMOVLMask - Returns a vector_shuffle mask for an movs{s|d}, movd
4976 /// operation of specified width.
4977 static SDValue getMOVL(SelectionDAG &DAG, SDLoc dl, EVT VT, SDValue V1,
4978                        SDValue V2) {
4979   unsigned NumElems = VT.getVectorNumElements();
4980   SmallVector<int, 8> Mask;
4981   Mask.push_back(NumElems);
4982   for (unsigned i = 1; i != NumElems; ++i)
4983     Mask.push_back(i);
4984   return DAG.getVectorShuffle(VT, dl, V1, V2, &Mask[0]);
4985 }
4986
4987 /// getUnpackl - Returns a vector_shuffle node for an unpackl operation.
4988 static SDValue getUnpackl(SelectionDAG &DAG, SDLoc dl, MVT VT, SDValue V1,
4989                           SDValue V2) {
4990   unsigned NumElems = VT.getVectorNumElements();
4991   SmallVector<int, 8> Mask;
4992   for (unsigned i = 0, e = NumElems/2; i != e; ++i) {
4993     Mask.push_back(i);
4994     Mask.push_back(i + NumElems);
4995   }
4996   return DAG.getVectorShuffle(VT, dl, V1, V2, &Mask[0]);
4997 }
4998
4999 /// getUnpackh - Returns a vector_shuffle node for an unpackh operation.
5000 static SDValue getUnpackh(SelectionDAG &DAG, SDLoc dl, MVT VT, SDValue V1,
5001                           SDValue V2) {
5002   unsigned NumElems = VT.getVectorNumElements();
5003   SmallVector<int, 8> Mask;
5004   for (unsigned i = 0, Half = NumElems/2; i != Half; ++i) {
5005     Mask.push_back(i + Half);
5006     Mask.push_back(i + NumElems + Half);
5007   }
5008   return DAG.getVectorShuffle(VT, dl, V1, V2, &Mask[0]);
5009 }
5010
5011 // PromoteSplati8i16 - All i16 and i8 vector types can't be used directly by
5012 // a generic shuffle instruction because the target has no such instructions.
5013 // Generate shuffles which repeat i16 and i8 several times until they can be
5014 // represented by v4f32 and then be manipulated by target suported shuffles.
5015 static SDValue PromoteSplati8i16(SDValue V, SelectionDAG &DAG, int &EltNo) {
5016   MVT VT = V.getSimpleValueType();
5017   int NumElems = VT.getVectorNumElements();
5018   SDLoc dl(V);
5019
5020   while (NumElems > 4) {
5021     if (EltNo < NumElems/2) {
5022       V = getUnpackl(DAG, dl, VT, V, V);
5023     } else {
5024       V = getUnpackh(DAG, dl, VT, V, V);
5025       EltNo -= NumElems/2;
5026     }
5027     NumElems >>= 1;
5028   }
5029   return V;
5030 }
5031
5032 /// getLegalSplat - Generate a legal splat with supported x86 shuffles
5033 static SDValue getLegalSplat(SelectionDAG &DAG, SDValue V, int EltNo) {
5034   MVT VT = V.getSimpleValueType();
5035   SDLoc dl(V);
5036
5037   if (VT.is128BitVector()) {
5038     V = DAG.getNode(ISD::BITCAST, dl, MVT::v4f32, V);
5039     int SplatMask[4] = { EltNo, EltNo, EltNo, EltNo };
5040     V = DAG.getVectorShuffle(MVT::v4f32, dl, V, DAG.getUNDEF(MVT::v4f32),
5041                              &SplatMask[0]);
5042   } else if (VT.is256BitVector()) {
5043     // To use VPERMILPS to splat scalars, the second half of indicies must
5044     // refer to the higher part, which is a duplication of the lower one,
5045     // because VPERMILPS can only handle in-lane permutations.
5046     int SplatMask[8] = { EltNo, EltNo, EltNo, EltNo,
5047                          EltNo+4, EltNo+4, EltNo+4, EltNo+4 };
5048
5049     V = DAG.getNode(ISD::BITCAST, dl, MVT::v8f32, V);
5050     V = DAG.getVectorShuffle(MVT::v8f32, dl, V, DAG.getUNDEF(MVT::v8f32),
5051                              &SplatMask[0]);
5052   } else
5053     llvm_unreachable("Vector size not supported");
5054
5055   return DAG.getNode(ISD::BITCAST, dl, VT, V);
5056 }
5057
5058 /// PromoteSplat - Splat is promoted to target supported vector shuffles.
5059 static SDValue PromoteSplat(ShuffleVectorSDNode *SV, SelectionDAG &DAG) {
5060   MVT SrcVT = SV->getSimpleValueType(0);
5061   SDValue V1 = SV->getOperand(0);
5062   SDLoc dl(SV);
5063
5064   int EltNo = SV->getSplatIndex();
5065   int NumElems = SrcVT.getVectorNumElements();
5066   bool Is256BitVec = SrcVT.is256BitVector();
5067
5068   assert(((SrcVT.is128BitVector() && NumElems > 4) || Is256BitVec) &&
5069          "Unknown how to promote splat for type");
5070
5071   // Extract the 128-bit part containing the splat element and update
5072   // the splat element index when it refers to the higher register.
5073   if (Is256BitVec) {
5074     V1 = Extract128BitVector(V1, EltNo, DAG, dl);
5075     if (EltNo >= NumElems/2)
5076       EltNo -= NumElems/2;
5077   }
5078
5079   // All i16 and i8 vector types can't be used directly by a generic shuffle
5080   // instruction because the target has no such instruction. Generate shuffles
5081   // which repeat i16 and i8 several times until they fit in i32, and then can
5082   // be manipulated by target suported shuffles.
5083   MVT EltVT = SrcVT.getVectorElementType();
5084   if (EltVT == MVT::i8 || EltVT == MVT::i16)
5085     V1 = PromoteSplati8i16(V1, DAG, EltNo);
5086
5087   // Recreate the 256-bit vector and place the same 128-bit vector
5088   // into the low and high part. This is necessary because we want
5089   // to use VPERM* to shuffle the vectors
5090   if (Is256BitVec) {
5091     V1 = DAG.getNode(ISD::CONCAT_VECTORS, dl, SrcVT, V1, V1);
5092   }
5093
5094   return getLegalSplat(DAG, V1, EltNo);
5095 }
5096
5097 /// getShuffleVectorZeroOrUndef - Return a vector_shuffle of the specified
5098 /// vector of zero or undef vector.  This produces a shuffle where the low
5099 /// element of V2 is swizzled into the zero/undef vector, landing at element
5100 /// Idx.  This produces a shuffle mask like 4,1,2,3 (idx=0) or  0,1,2,4 (idx=3).
5101 static SDValue getShuffleVectorZeroOrUndef(SDValue V2, unsigned Idx,
5102                                            bool IsZero,
5103                                            const X86Subtarget *Subtarget,
5104                                            SelectionDAG &DAG) {
5105   MVT VT = V2.getSimpleValueType();
5106   SDValue V1 = IsZero
5107     ? getZeroVector(VT, Subtarget, DAG, SDLoc(V2)) : DAG.getUNDEF(VT);
5108   unsigned NumElems = VT.getVectorNumElements();
5109   SmallVector<int, 16> MaskVec;
5110   for (unsigned i = 0; i != NumElems; ++i)
5111     // If this is the insertion idx, put the low elt of V2 here.
5112     MaskVec.push_back(i == Idx ? NumElems : i);
5113   return DAG.getVectorShuffle(VT, SDLoc(V2), V1, V2, &MaskVec[0]);
5114 }
5115
5116 /// getTargetShuffleMask - Calculates the shuffle mask corresponding to the
5117 /// target specific opcode. Returns true if the Mask could be calculated.
5118 /// Sets IsUnary to true if only uses one source.
5119 static bool getTargetShuffleMask(SDNode *N, MVT VT,
5120                                  SmallVectorImpl<int> &Mask, bool &IsUnary) {
5121   unsigned NumElems = VT.getVectorNumElements();
5122   SDValue ImmN;
5123
5124   IsUnary = false;
5125   switch(N->getOpcode()) {
5126   case X86ISD::SHUFP:
5127     ImmN = N->getOperand(N->getNumOperands()-1);
5128     DecodeSHUFPMask(VT, cast<ConstantSDNode>(ImmN)->getZExtValue(), Mask);
5129     break;
5130   case X86ISD::UNPCKH:
5131     DecodeUNPCKHMask(VT, Mask);
5132     break;
5133   case X86ISD::UNPCKL:
5134     DecodeUNPCKLMask(VT, Mask);
5135     break;
5136   case X86ISD::MOVHLPS:
5137     DecodeMOVHLPSMask(NumElems, Mask);
5138     break;
5139   case X86ISD::MOVLHPS:
5140     DecodeMOVLHPSMask(NumElems, Mask);
5141     break;
5142   case X86ISD::PALIGNR:
5143     ImmN = N->getOperand(N->getNumOperands()-1);
5144     DecodePALIGNRMask(VT, cast<ConstantSDNode>(ImmN)->getZExtValue(), Mask);
5145     break;
5146   case X86ISD::PSHUFD:
5147   case X86ISD::VPERMILP:
5148     ImmN = N->getOperand(N->getNumOperands()-1);
5149     DecodePSHUFMask(VT, cast<ConstantSDNode>(ImmN)->getZExtValue(), Mask);
5150     IsUnary = true;
5151     break;
5152   case X86ISD::PSHUFHW:
5153     ImmN = N->getOperand(N->getNumOperands()-1);
5154     DecodePSHUFHWMask(VT, cast<ConstantSDNode>(ImmN)->getZExtValue(), Mask);
5155     IsUnary = true;
5156     break;
5157   case X86ISD::PSHUFLW:
5158     ImmN = N->getOperand(N->getNumOperands()-1);
5159     DecodePSHUFLWMask(VT, cast<ConstantSDNode>(ImmN)->getZExtValue(), Mask);
5160     IsUnary = true;
5161     break;
5162   case X86ISD::VPERMI:
5163     ImmN = N->getOperand(N->getNumOperands()-1);
5164     DecodeVPERMMask(cast<ConstantSDNode>(ImmN)->getZExtValue(), Mask);
5165     IsUnary = true;
5166     break;
5167   case X86ISD::MOVSS:
5168   case X86ISD::MOVSD: {
5169     // The index 0 always comes from the first element of the second source,
5170     // this is why MOVSS and MOVSD are used in the first place. The other
5171     // elements come from the other positions of the first source vector
5172     Mask.push_back(NumElems);
5173     for (unsigned i = 1; i != NumElems; ++i) {
5174       Mask.push_back(i);
5175     }
5176     break;
5177   }
5178   case X86ISD::VPERM2X128:
5179     ImmN = N->getOperand(N->getNumOperands()-1);
5180     DecodeVPERM2X128Mask(VT, cast<ConstantSDNode>(ImmN)->getZExtValue(), Mask);
5181     if (Mask.empty()) return false;
5182     break;
5183   case X86ISD::MOVDDUP:
5184   case X86ISD::MOVLHPD:
5185   case X86ISD::MOVLPD:
5186   case X86ISD::MOVLPS:
5187   case X86ISD::MOVSHDUP:
5188   case X86ISD::MOVSLDUP:
5189     // Not yet implemented
5190     return false;
5191   default: llvm_unreachable("unknown target shuffle node");
5192   }
5193
5194   return true;
5195 }
5196
5197 /// getShuffleScalarElt - Returns the scalar element that will make up the ith
5198 /// element of the result of the vector shuffle.
5199 static SDValue getShuffleScalarElt(SDNode *N, unsigned Index, SelectionDAG &DAG,
5200                                    unsigned Depth) {
5201   if (Depth == 6)
5202     return SDValue();  // Limit search depth.
5203
5204   SDValue V = SDValue(N, 0);
5205   EVT VT = V.getValueType();
5206   unsigned Opcode = V.getOpcode();
5207
5208   // Recurse into ISD::VECTOR_SHUFFLE node to find scalars.
5209   if (const ShuffleVectorSDNode *SV = dyn_cast<ShuffleVectorSDNode>(N)) {
5210     int Elt = SV->getMaskElt(Index);
5211
5212     if (Elt < 0)
5213       return DAG.getUNDEF(VT.getVectorElementType());
5214
5215     unsigned NumElems = VT.getVectorNumElements();
5216     SDValue NewV = (Elt < (int)NumElems) ? SV->getOperand(0)
5217                                          : SV->getOperand(1);
5218     return getShuffleScalarElt(NewV.getNode(), Elt % NumElems, DAG, Depth+1);
5219   }
5220
5221   // Recurse into target specific vector shuffles to find scalars.
5222   if (isTargetShuffle(Opcode)) {
5223     MVT ShufVT = V.getSimpleValueType();
5224     unsigned NumElems = ShufVT.getVectorNumElements();
5225     SmallVector<int, 16> ShuffleMask;
5226     bool IsUnary;
5227
5228     if (!getTargetShuffleMask(N, ShufVT, ShuffleMask, IsUnary))
5229       return SDValue();
5230
5231     int Elt = ShuffleMask[Index];
5232     if (Elt < 0)
5233       return DAG.getUNDEF(ShufVT.getVectorElementType());
5234
5235     SDValue NewV = (Elt < (int)NumElems) ? N->getOperand(0)
5236                                          : N->getOperand(1);
5237     return getShuffleScalarElt(NewV.getNode(), Elt % NumElems, DAG,
5238                                Depth+1);
5239   }
5240
5241   // Actual nodes that may contain scalar elements
5242   if (Opcode == ISD::BITCAST) {
5243     V = V.getOperand(0);
5244     EVT SrcVT = V.getValueType();
5245     unsigned NumElems = VT.getVectorNumElements();
5246
5247     if (!SrcVT.isVector() || SrcVT.getVectorNumElements() != NumElems)
5248       return SDValue();
5249   }
5250
5251   if (V.getOpcode() == ISD::SCALAR_TO_VECTOR)
5252     return (Index == 0) ? V.getOperand(0)
5253                         : DAG.getUNDEF(VT.getVectorElementType());
5254
5255   if (V.getOpcode() == ISD::BUILD_VECTOR)
5256     return V.getOperand(Index);
5257
5258   return SDValue();
5259 }
5260
5261 /// getNumOfConsecutiveZeros - Return the number of elements of a vector
5262 /// shuffle operation which come from a consecutively from a zero. The
5263 /// search can start in two different directions, from left or right.
5264 /// We count undefs as zeros until PreferredNum is reached.
5265 static unsigned getNumOfConsecutiveZeros(ShuffleVectorSDNode *SVOp,
5266                                          unsigned NumElems, bool ZerosFromLeft,
5267                                          SelectionDAG &DAG,
5268                                          unsigned PreferredNum = -1U) {
5269   unsigned NumZeros = 0;
5270   for (unsigned i = 0; i != NumElems; ++i) {
5271     unsigned Index = ZerosFromLeft ? i : NumElems - i - 1;
5272     SDValue Elt = getShuffleScalarElt(SVOp, Index, DAG, 0);
5273     if (!Elt.getNode())
5274       break;
5275
5276     if (X86::isZeroNode(Elt))
5277       ++NumZeros;
5278     else if (Elt.getOpcode() == ISD::UNDEF) // Undef as zero up to PreferredNum.
5279       NumZeros = std::min(NumZeros + 1, PreferredNum);
5280     else
5281       break;
5282   }
5283
5284   return NumZeros;
5285 }
5286
5287 /// isShuffleMaskConsecutive - Check if the shuffle mask indicies [MaskI, MaskE)
5288 /// correspond consecutively to elements from one of the vector operands,
5289 /// starting from its index OpIdx. Also tell OpNum which source vector operand.
5290 static
5291 bool isShuffleMaskConsecutive(ShuffleVectorSDNode *SVOp,
5292                               unsigned MaskI, unsigned MaskE, unsigned OpIdx,
5293                               unsigned NumElems, unsigned &OpNum) {
5294   bool SeenV1 = false;
5295   bool SeenV2 = false;
5296
5297   for (unsigned i = MaskI; i != MaskE; ++i, ++OpIdx) {
5298     int Idx = SVOp->getMaskElt(i);
5299     // Ignore undef indicies
5300     if (Idx < 0)
5301       continue;
5302
5303     if (Idx < (int)NumElems)
5304       SeenV1 = true;
5305     else
5306       SeenV2 = true;
5307
5308     // Only accept consecutive elements from the same vector
5309     if ((Idx % NumElems != OpIdx) || (SeenV1 && SeenV2))
5310       return false;
5311   }
5312
5313   OpNum = SeenV1 ? 0 : 1;
5314   return true;
5315 }
5316
5317 /// isVectorShiftRight - Returns true if the shuffle can be implemented as a
5318 /// logical left shift of a vector.
5319 static bool isVectorShiftRight(ShuffleVectorSDNode *SVOp, SelectionDAG &DAG,
5320                                bool &isLeft, SDValue &ShVal, unsigned &ShAmt) {
5321   unsigned NumElems =
5322     SVOp->getSimpleValueType(0).getVectorNumElements();
5323   unsigned NumZeros = getNumOfConsecutiveZeros(
5324       SVOp, NumElems, false /* check zeros from right */, DAG,
5325       SVOp->getMaskElt(0));
5326   unsigned OpSrc;
5327
5328   if (!NumZeros)
5329     return false;
5330
5331   // Considering the elements in the mask that are not consecutive zeros,
5332   // check if they consecutively come from only one of the source vectors.
5333   //
5334   //               V1 = {X, A, B, C}     0
5335   //                         \  \  \    /
5336   //   vector_shuffle V1, V2 <1, 2, 3, X>
5337   //
5338   if (!isShuffleMaskConsecutive(SVOp,
5339             0,                   // Mask Start Index
5340             NumElems-NumZeros,   // Mask End Index(exclusive)
5341             NumZeros,            // Where to start looking in the src vector
5342             NumElems,            // Number of elements in vector
5343             OpSrc))              // Which source operand ?
5344     return false;
5345
5346   isLeft = false;
5347   ShAmt = NumZeros;
5348   ShVal = SVOp->getOperand(OpSrc);
5349   return true;
5350 }
5351
5352 /// isVectorShiftLeft - Returns true if the shuffle can be implemented as a
5353 /// logical left shift of a vector.
5354 static bool isVectorShiftLeft(ShuffleVectorSDNode *SVOp, SelectionDAG &DAG,
5355                               bool &isLeft, SDValue &ShVal, unsigned &ShAmt) {
5356   unsigned NumElems =
5357     SVOp->getSimpleValueType(0).getVectorNumElements();
5358   unsigned NumZeros = getNumOfConsecutiveZeros(
5359       SVOp, NumElems, true /* check zeros from left */, DAG,
5360       NumElems - SVOp->getMaskElt(NumElems - 1) - 1);
5361   unsigned OpSrc;
5362
5363   if (!NumZeros)
5364     return false;
5365
5366   // Considering the elements in the mask that are not consecutive zeros,
5367   // check if they consecutively come from only one of the source vectors.
5368   //
5369   //                           0    { A, B, X, X } = V2
5370   //                          / \    /  /
5371   //   vector_shuffle V1, V2 <X, X, 4, 5>
5372   //
5373   if (!isShuffleMaskConsecutive(SVOp,
5374             NumZeros,     // Mask Start Index
5375             NumElems,     // Mask End Index(exclusive)
5376             0,            // Where to start looking in the src vector
5377             NumElems,     // Number of elements in vector
5378             OpSrc))       // Which source operand ?
5379     return false;
5380
5381   isLeft = true;
5382   ShAmt = NumZeros;
5383   ShVal = SVOp->getOperand(OpSrc);
5384   return true;
5385 }
5386
5387 /// isVectorShift - Returns true if the shuffle can be implemented as a
5388 /// logical left or right shift of a vector.
5389 static bool isVectorShift(ShuffleVectorSDNode *SVOp, SelectionDAG &DAG,
5390                           bool &isLeft, SDValue &ShVal, unsigned &ShAmt) {
5391   // Although the logic below support any bitwidth size, there are no
5392   // shift instructions which handle more than 128-bit vectors.
5393   if (!SVOp->getSimpleValueType(0).is128BitVector())
5394     return false;
5395
5396   if (isVectorShiftLeft(SVOp, DAG, isLeft, ShVal, ShAmt) ||
5397       isVectorShiftRight(SVOp, DAG, isLeft, ShVal, ShAmt))
5398     return true;
5399
5400   return false;
5401 }
5402
5403 /// LowerBuildVectorv16i8 - Custom lower build_vector of v16i8.
5404 ///
5405 static SDValue LowerBuildVectorv16i8(SDValue Op, unsigned NonZeros,
5406                                        unsigned NumNonZero, unsigned NumZero,
5407                                        SelectionDAG &DAG,
5408                                        const X86Subtarget* Subtarget,
5409                                        const TargetLowering &TLI) {
5410   if (NumNonZero > 8)
5411     return SDValue();
5412
5413   SDLoc dl(Op);
5414   SDValue V;
5415   bool First = true;
5416   for (unsigned i = 0; i < 16; ++i) {
5417     bool ThisIsNonZero = (NonZeros & (1 << i)) != 0;
5418     if (ThisIsNonZero && First) {
5419       if (NumZero)
5420         V = getZeroVector(MVT::v8i16, Subtarget, DAG, dl);
5421       else
5422         V = DAG.getUNDEF(MVT::v8i16);
5423       First = false;
5424     }
5425
5426     if ((i & 1) != 0) {
5427       SDValue ThisElt, LastElt;
5428       bool LastIsNonZero = (NonZeros & (1 << (i-1))) != 0;
5429       if (LastIsNonZero) {
5430         LastElt = DAG.getNode(ISD::ZERO_EXTEND, dl,
5431                               MVT::i16, Op.getOperand(i-1));
5432       }
5433       if (ThisIsNonZero) {
5434         ThisElt = DAG.getNode(ISD::ZERO_EXTEND, dl, MVT::i16, Op.getOperand(i));
5435         ThisElt = DAG.getNode(ISD::SHL, dl, MVT::i16,
5436                               ThisElt, DAG.getConstant(8, MVT::i8));
5437         if (LastIsNonZero)
5438           ThisElt = DAG.getNode(ISD::OR, dl, MVT::i16, ThisElt, LastElt);
5439       } else
5440         ThisElt = LastElt;
5441
5442       if (ThisElt.getNode())
5443         V = DAG.getNode(ISD::INSERT_VECTOR_ELT, dl, MVT::v8i16, V, ThisElt,
5444                         DAG.getIntPtrConstant(i/2));
5445     }
5446   }
5447
5448   return DAG.getNode(ISD::BITCAST, dl, MVT::v16i8, V);
5449 }
5450
5451 /// LowerBuildVectorv8i16 - Custom lower build_vector of v8i16.
5452 ///
5453 static SDValue LowerBuildVectorv8i16(SDValue Op, unsigned NonZeros,
5454                                      unsigned NumNonZero, unsigned NumZero,
5455                                      SelectionDAG &DAG,
5456                                      const X86Subtarget* Subtarget,
5457                                      const TargetLowering &TLI) {
5458   if (NumNonZero > 4)
5459     return SDValue();
5460
5461   SDLoc dl(Op);
5462   SDValue V;
5463   bool First = true;
5464   for (unsigned i = 0; i < 8; ++i) {
5465     bool isNonZero = (NonZeros & (1 << i)) != 0;
5466     if (isNonZero) {
5467       if (First) {
5468         if (NumZero)
5469           V = getZeroVector(MVT::v8i16, Subtarget, DAG, dl);
5470         else
5471           V = DAG.getUNDEF(MVT::v8i16);
5472         First = false;
5473       }
5474       V = DAG.getNode(ISD::INSERT_VECTOR_ELT, dl,
5475                       MVT::v8i16, V, Op.getOperand(i),
5476                       DAG.getIntPtrConstant(i));
5477     }
5478   }
5479
5480   return V;
5481 }
5482
5483 /// LowerBuildVectorv4x32 - Custom lower build_vector of v4i32 or v4f32.
5484 static SDValue LowerBuildVectorv4x32(SDValue Op, unsigned NumElems,
5485                                      unsigned NonZeros, unsigned NumNonZero,
5486                                      unsigned NumZero, SelectionDAG &DAG,
5487                                      const X86Subtarget *Subtarget,
5488                                      const TargetLowering &TLI) {
5489   // We know there's at least one non-zero element
5490   unsigned FirstNonZeroIdx = 0;
5491   SDValue FirstNonZero = Op->getOperand(FirstNonZeroIdx);
5492   while (FirstNonZero.getOpcode() == ISD::UNDEF ||
5493          X86::isZeroNode(FirstNonZero)) {
5494     ++FirstNonZeroIdx;
5495     FirstNonZero = Op->getOperand(FirstNonZeroIdx);
5496   }
5497
5498   if (FirstNonZero.getOpcode() != ISD::EXTRACT_VECTOR_ELT ||
5499       !isa<ConstantSDNode>(FirstNonZero.getOperand(1)))
5500     return SDValue();
5501
5502   SDValue V = FirstNonZero.getOperand(0);
5503   MVT VVT = V.getSimpleValueType();
5504   if (!Subtarget->hasSSE41() || (VVT != MVT::v4f32 && VVT != MVT::v4i32))
5505     return SDValue();
5506
5507   unsigned FirstNonZeroDst =
5508       cast<ConstantSDNode>(FirstNonZero.getOperand(1))->getZExtValue();
5509   unsigned CorrectIdx = FirstNonZeroDst == FirstNonZeroIdx;
5510   unsigned IncorrectIdx = CorrectIdx ? -1U : FirstNonZeroIdx;
5511   unsigned IncorrectDst = CorrectIdx ? -1U : FirstNonZeroDst;
5512
5513   for (unsigned Idx = FirstNonZeroIdx + 1; Idx < NumElems; ++Idx) {
5514     SDValue Elem = Op.getOperand(Idx);
5515     if (Elem.getOpcode() == ISD::UNDEF || X86::isZeroNode(Elem))
5516       continue;
5517
5518     // TODO: What else can be here? Deal with it.
5519     if (Elem.getOpcode() != ISD::EXTRACT_VECTOR_ELT)
5520       return SDValue();
5521
5522     // TODO: Some optimizations are still possible here
5523     // ex: Getting one element from a vector, and the rest from another.
5524     if (Elem.getOperand(0) != V)
5525       return SDValue();
5526
5527     unsigned Dst = cast<ConstantSDNode>(Elem.getOperand(1))->getZExtValue();
5528     if (Dst == Idx)
5529       ++CorrectIdx;
5530     else if (IncorrectIdx == -1U) {
5531       IncorrectIdx = Idx;
5532       IncorrectDst = Dst;
5533     } else
5534       // There was already one element with an incorrect index.
5535       // We can't optimize this case to an insertps.
5536       return SDValue();
5537   }
5538
5539   if (NumNonZero == CorrectIdx || NumNonZero == CorrectIdx + 1) {
5540     SDLoc dl(Op);
5541     EVT VT = Op.getSimpleValueType();
5542     unsigned ElementMoveMask = 0;
5543     if (IncorrectIdx == -1U)
5544       ElementMoveMask = FirstNonZeroIdx << 6 | FirstNonZeroIdx << 4;
5545     else
5546       ElementMoveMask = IncorrectDst << 6 | IncorrectIdx << 4;
5547
5548     SDValue InsertpsMask =
5549         DAG.getIntPtrConstant(ElementMoveMask | (~NonZeros & 0xf));
5550     return DAG.getNode(X86ISD::INSERTPS, dl, VT, V, V, InsertpsMask);
5551   }
5552
5553   return SDValue();
5554 }
5555
5556 /// getVShift - Return a vector logical shift node.
5557 ///
5558 static SDValue getVShift(bool isLeft, EVT VT, SDValue SrcOp,
5559                          unsigned NumBits, SelectionDAG &DAG,
5560                          const TargetLowering &TLI, SDLoc dl) {
5561   assert(VT.is128BitVector() && "Unknown type for VShift");
5562   EVT ShVT = MVT::v2i64;
5563   unsigned Opc = isLeft ? X86ISD::VSHLDQ : X86ISD::VSRLDQ;
5564   SrcOp = DAG.getNode(ISD::BITCAST, dl, ShVT, SrcOp);
5565   return DAG.getNode(ISD::BITCAST, dl, VT,
5566                      DAG.getNode(Opc, dl, ShVT, SrcOp,
5567                              DAG.getConstant(NumBits,
5568                                   TLI.getScalarShiftAmountTy(SrcOp.getValueType()))));
5569 }
5570
5571 static SDValue
5572 LowerAsSplatVectorLoad(SDValue SrcOp, MVT VT, SDLoc dl, SelectionDAG &DAG) {
5573
5574   // Check if the scalar load can be widened into a vector load. And if
5575   // the address is "base + cst" see if the cst can be "absorbed" into
5576   // the shuffle mask.
5577   if (LoadSDNode *LD = dyn_cast<LoadSDNode>(SrcOp)) {
5578     SDValue Ptr = LD->getBasePtr();
5579     if (!ISD::isNormalLoad(LD) || LD->isVolatile())
5580       return SDValue();
5581     EVT PVT = LD->getValueType(0);
5582     if (PVT != MVT::i32 && PVT != MVT::f32)
5583       return SDValue();
5584
5585     int FI = -1;
5586     int64_t Offset = 0;
5587     if (FrameIndexSDNode *FINode = dyn_cast<FrameIndexSDNode>(Ptr)) {
5588       FI = FINode->getIndex();
5589       Offset = 0;
5590     } else if (DAG.isBaseWithConstantOffset(Ptr) &&
5591                isa<FrameIndexSDNode>(Ptr.getOperand(0))) {
5592       FI = cast<FrameIndexSDNode>(Ptr.getOperand(0))->getIndex();
5593       Offset = Ptr.getConstantOperandVal(1);
5594       Ptr = Ptr.getOperand(0);
5595     } else {
5596       return SDValue();
5597     }
5598
5599     // FIXME: 256-bit vector instructions don't require a strict alignment,
5600     // improve this code to support it better.
5601     unsigned RequiredAlign = VT.getSizeInBits()/8;
5602     SDValue Chain = LD->getChain();
5603     // Make sure the stack object alignment is at least 16 or 32.
5604     MachineFrameInfo *MFI = DAG.getMachineFunction().getFrameInfo();
5605     if (DAG.InferPtrAlignment(Ptr) < RequiredAlign) {
5606       if (MFI->isFixedObjectIndex(FI)) {
5607         // Can't change the alignment. FIXME: It's possible to compute
5608         // the exact stack offset and reference FI + adjust offset instead.
5609         // If someone *really* cares about this. That's the way to implement it.
5610         return SDValue();
5611       } else {
5612         MFI->setObjectAlignment(FI, RequiredAlign);
5613       }
5614     }
5615
5616     // (Offset % 16 or 32) must be multiple of 4. Then address is then
5617     // Ptr + (Offset & ~15).
5618     if (Offset < 0)
5619       return SDValue();
5620     if ((Offset % RequiredAlign) & 3)
5621       return SDValue();
5622     int64_t StartOffset = Offset & ~(RequiredAlign-1);
5623     if (StartOffset)
5624       Ptr = DAG.getNode(ISD::ADD, SDLoc(Ptr), Ptr.getValueType(),
5625                         Ptr,DAG.getConstant(StartOffset, Ptr.getValueType()));
5626
5627     int EltNo = (Offset - StartOffset) >> 2;
5628     unsigned NumElems = VT.getVectorNumElements();
5629
5630     EVT NVT = EVT::getVectorVT(*DAG.getContext(), PVT, NumElems);
5631     SDValue V1 = DAG.getLoad(NVT, dl, Chain, Ptr,
5632                              LD->getPointerInfo().getWithOffset(StartOffset),
5633                              false, false, false, 0);
5634
5635     SmallVector<int, 8> Mask;
5636     for (unsigned i = 0; i != NumElems; ++i)
5637       Mask.push_back(EltNo);
5638
5639     return DAG.getVectorShuffle(NVT, dl, V1, DAG.getUNDEF(NVT), &Mask[0]);
5640   }
5641
5642   return SDValue();
5643 }
5644
5645 /// EltsFromConsecutiveLoads - Given the initializing elements 'Elts' of a
5646 /// vector of type 'VT', see if the elements can be replaced by a single large
5647 /// load which has the same value as a build_vector whose operands are 'elts'.
5648 ///
5649 /// Example: <load i32 *a, load i32 *a+4, undef, undef> -> zextload a
5650 ///
5651 /// FIXME: we'd also like to handle the case where the last elements are zero
5652 /// rather than undef via VZEXT_LOAD, but we do not detect that case today.
5653 /// There's even a handy isZeroNode for that purpose.
5654 static SDValue EltsFromConsecutiveLoads(EVT VT, SmallVectorImpl<SDValue> &Elts,
5655                                         SDLoc &DL, SelectionDAG &DAG,
5656                                         bool isAfterLegalize) {
5657   EVT EltVT = VT.getVectorElementType();
5658   unsigned NumElems = Elts.size();
5659
5660   LoadSDNode *LDBase = nullptr;
5661   unsigned LastLoadedElt = -1U;
5662
5663   // For each element in the initializer, see if we've found a load or an undef.
5664   // If we don't find an initial load element, or later load elements are
5665   // non-consecutive, bail out.
5666   for (unsigned i = 0; i < NumElems; ++i) {
5667     SDValue Elt = Elts[i];
5668
5669     if (!Elt.getNode() ||
5670         (Elt.getOpcode() != ISD::UNDEF && !ISD::isNON_EXTLoad(Elt.getNode())))
5671       return SDValue();
5672     if (!LDBase) {
5673       if (Elt.getNode()->getOpcode() == ISD::UNDEF)
5674         return SDValue();
5675       LDBase = cast<LoadSDNode>(Elt.getNode());
5676       LastLoadedElt = i;
5677       continue;
5678     }
5679     if (Elt.getOpcode() == ISD::UNDEF)
5680       continue;
5681
5682     LoadSDNode *LD = cast<LoadSDNode>(Elt);
5683     if (!DAG.isConsecutiveLoad(LD, LDBase, EltVT.getSizeInBits()/8, i))
5684       return SDValue();
5685     LastLoadedElt = i;
5686   }
5687
5688   // If we have found an entire vector of loads and undefs, then return a large
5689   // load of the entire vector width starting at the base pointer.  If we found
5690   // consecutive loads for the low half, generate a vzext_load node.
5691   if (LastLoadedElt == NumElems - 1) {
5692
5693     if (isAfterLegalize &&
5694         !DAG.getTargetLoweringInfo().isOperationLegal(ISD::LOAD, VT))
5695       return SDValue();
5696
5697     SDValue NewLd = SDValue();
5698
5699     if (DAG.InferPtrAlignment(LDBase->getBasePtr()) >= 16)
5700       NewLd = DAG.getLoad(VT, DL, LDBase->getChain(), LDBase->getBasePtr(),
5701                           LDBase->getPointerInfo(),
5702                           LDBase->isVolatile(), LDBase->isNonTemporal(),
5703                           LDBase->isInvariant(), 0);
5704     NewLd = DAG.getLoad(VT, DL, LDBase->getChain(), LDBase->getBasePtr(),
5705                         LDBase->getPointerInfo(),
5706                         LDBase->isVolatile(), LDBase->isNonTemporal(),
5707                         LDBase->isInvariant(), LDBase->getAlignment());
5708
5709     if (LDBase->hasAnyUseOfValue(1)) {
5710       SDValue NewChain = DAG.getNode(ISD::TokenFactor, DL, MVT::Other,
5711                                      SDValue(LDBase, 1),
5712                                      SDValue(NewLd.getNode(), 1));
5713       DAG.ReplaceAllUsesOfValueWith(SDValue(LDBase, 1), NewChain);
5714       DAG.UpdateNodeOperands(NewChain.getNode(), SDValue(LDBase, 1),
5715                              SDValue(NewLd.getNode(), 1));
5716     }
5717
5718     return NewLd;
5719   }
5720   if (NumElems == 4 && LastLoadedElt == 1 &&
5721       DAG.getTargetLoweringInfo().isTypeLegal(MVT::v2i64)) {
5722     SDVTList Tys = DAG.getVTList(MVT::v2i64, MVT::Other);
5723     SDValue Ops[] = { LDBase->getChain(), LDBase->getBasePtr() };
5724     SDValue ResNode =
5725         DAG.getMemIntrinsicNode(X86ISD::VZEXT_LOAD, DL, Tys, Ops, MVT::i64,
5726                                 LDBase->getPointerInfo(),
5727                                 LDBase->getAlignment(),
5728                                 false/*isVolatile*/, true/*ReadMem*/,
5729                                 false/*WriteMem*/);
5730
5731     // Make sure the newly-created LOAD is in the same position as LDBase in
5732     // terms of dependency. We create a TokenFactor for LDBase and ResNode, and
5733     // update uses of LDBase's output chain to use the TokenFactor.
5734     if (LDBase->hasAnyUseOfValue(1)) {
5735       SDValue NewChain = DAG.getNode(ISD::TokenFactor, DL, MVT::Other,
5736                              SDValue(LDBase, 1), SDValue(ResNode.getNode(), 1));
5737       DAG.ReplaceAllUsesOfValueWith(SDValue(LDBase, 1), NewChain);
5738       DAG.UpdateNodeOperands(NewChain.getNode(), SDValue(LDBase, 1),
5739                              SDValue(ResNode.getNode(), 1));
5740     }
5741
5742     return DAG.getNode(ISD::BITCAST, DL, VT, ResNode);
5743   }
5744   return SDValue();
5745 }
5746
5747 /// LowerVectorBroadcast - Attempt to use the vbroadcast instruction
5748 /// to generate a splat value for the following cases:
5749 /// 1. A splat BUILD_VECTOR which uses a single scalar load, or a constant.
5750 /// 2. A splat shuffle which uses a scalar_to_vector node which comes from
5751 /// a scalar load, or a constant.
5752 /// The VBROADCAST node is returned when a pattern is found,
5753 /// or SDValue() otherwise.
5754 static SDValue LowerVectorBroadcast(SDValue Op, const X86Subtarget* Subtarget,
5755                                     SelectionDAG &DAG) {
5756   if (!Subtarget->hasFp256())
5757     return SDValue();
5758
5759   MVT VT = Op.getSimpleValueType();
5760   SDLoc dl(Op);
5761
5762   assert((VT.is128BitVector() || VT.is256BitVector() || VT.is512BitVector()) &&
5763          "Unsupported vector type for broadcast.");
5764
5765   SDValue Ld;
5766   bool ConstSplatVal;
5767
5768   switch (Op.getOpcode()) {
5769     default:
5770       // Unknown pattern found.
5771       return SDValue();
5772
5773     case ISD::BUILD_VECTOR: {
5774       // The BUILD_VECTOR node must be a splat.
5775       if (!isSplatVector(Op.getNode()))
5776         return SDValue();
5777
5778       Ld = Op.getOperand(0);
5779       ConstSplatVal = (Ld.getOpcode() == ISD::Constant ||
5780                      Ld.getOpcode() == ISD::ConstantFP);
5781
5782       // The suspected load node has several users. Make sure that all
5783       // of its users are from the BUILD_VECTOR node.
5784       // Constants may have multiple users.
5785       if (!ConstSplatVal && !Ld->hasNUsesOfValue(VT.getVectorNumElements(), 0))
5786         return SDValue();
5787       break;
5788     }
5789
5790     case ISD::VECTOR_SHUFFLE: {
5791       ShuffleVectorSDNode *SVOp = cast<ShuffleVectorSDNode>(Op);
5792
5793       // Shuffles must have a splat mask where the first element is
5794       // broadcasted.
5795       if ((!SVOp->isSplat()) || SVOp->getMaskElt(0) != 0)
5796         return SDValue();
5797
5798       SDValue Sc = Op.getOperand(0);
5799       if (Sc.getOpcode() != ISD::SCALAR_TO_VECTOR &&
5800           Sc.getOpcode() != ISD::BUILD_VECTOR) {
5801
5802         if (!Subtarget->hasInt256())
5803           return SDValue();
5804
5805         // Use the register form of the broadcast instruction available on AVX2.
5806         if (VT.getSizeInBits() >= 256)
5807           Sc = Extract128BitVector(Sc, 0, DAG, dl);
5808         return DAG.getNode(X86ISD::VBROADCAST, dl, VT, Sc);
5809       }
5810
5811       Ld = Sc.getOperand(0);
5812       ConstSplatVal = (Ld.getOpcode() == ISD::Constant ||
5813                        Ld.getOpcode() == ISD::ConstantFP);
5814
5815       // The scalar_to_vector node and the suspected
5816       // load node must have exactly one user.
5817       // Constants may have multiple users.
5818
5819       // AVX-512 has register version of the broadcast
5820       bool hasRegVer = Subtarget->hasAVX512() && VT.is512BitVector() &&
5821         Ld.getValueType().getSizeInBits() >= 32;
5822       if (!ConstSplatVal && ((!Sc.hasOneUse() || !Ld.hasOneUse()) &&
5823           !hasRegVer))
5824         return SDValue();
5825       break;
5826     }
5827   }
5828
5829   bool IsGE256 = (VT.getSizeInBits() >= 256);
5830
5831   // Handle the broadcasting a single constant scalar from the constant pool
5832   // into a vector. On Sandybridge it is still better to load a constant vector
5833   // from the constant pool and not to broadcast it from a scalar.
5834   if (ConstSplatVal && Subtarget->hasInt256()) {
5835     EVT CVT = Ld.getValueType();
5836     assert(!CVT.isVector() && "Must not broadcast a vector type");
5837     unsigned ScalarSize = CVT.getSizeInBits();
5838
5839     if (ScalarSize == 32 || (IsGE256 && ScalarSize == 64)) {
5840       const Constant *C = nullptr;
5841       if (ConstantSDNode *CI = dyn_cast<ConstantSDNode>(Ld))
5842         C = CI->getConstantIntValue();
5843       else if (ConstantFPSDNode *CF = dyn_cast<ConstantFPSDNode>(Ld))
5844         C = CF->getConstantFPValue();
5845
5846       assert(C && "Invalid constant type");
5847
5848       const TargetLowering &TLI = DAG.getTargetLoweringInfo();
5849       SDValue CP = DAG.getConstantPool(C, TLI.getPointerTy());
5850       unsigned Alignment = cast<ConstantPoolSDNode>(CP)->getAlignment();
5851       Ld = DAG.getLoad(CVT, dl, DAG.getEntryNode(), CP,
5852                        MachinePointerInfo::getConstantPool(),
5853                        false, false, false, Alignment);
5854
5855       return DAG.getNode(X86ISD::VBROADCAST, dl, VT, Ld);
5856     }
5857   }
5858
5859   bool IsLoad = ISD::isNormalLoad(Ld.getNode());
5860   unsigned ScalarSize = Ld.getValueType().getSizeInBits();
5861
5862   // Handle AVX2 in-register broadcasts.
5863   if (!IsLoad && Subtarget->hasInt256() &&
5864       (ScalarSize == 32 || (IsGE256 && ScalarSize == 64)))
5865     return DAG.getNode(X86ISD::VBROADCAST, dl, VT, Ld);
5866
5867   // The scalar source must be a normal load.
5868   if (!IsLoad)
5869     return SDValue();
5870
5871   if (ScalarSize == 32 || (IsGE256 && ScalarSize == 64))
5872     return DAG.getNode(X86ISD::VBROADCAST, dl, VT, Ld);
5873
5874   // The integer check is needed for the 64-bit into 128-bit so it doesn't match
5875   // double since there is no vbroadcastsd xmm
5876   if (Subtarget->hasInt256() && Ld.getValueType().isInteger()) {
5877     if (ScalarSize == 8 || ScalarSize == 16 || ScalarSize == 64)
5878       return DAG.getNode(X86ISD::VBROADCAST, dl, VT, Ld);
5879   }
5880
5881   // Unsupported broadcast.
5882   return SDValue();
5883 }
5884
5885 /// \brief For an EXTRACT_VECTOR_ELT with a constant index return the real
5886 /// underlying vector and index.
5887 ///
5888 /// Modifies \p ExtractedFromVec to the real vector and returns the real
5889 /// index.
5890 static int getUnderlyingExtractedFromVec(SDValue &ExtractedFromVec,
5891                                          SDValue ExtIdx) {
5892   int Idx = cast<ConstantSDNode>(ExtIdx)->getZExtValue();
5893   if (!isa<ShuffleVectorSDNode>(ExtractedFromVec))
5894     return Idx;
5895
5896   // For 256-bit vectors, LowerEXTRACT_VECTOR_ELT_SSE4 may have already
5897   // lowered this:
5898   //   (extract_vector_elt (v8f32 %vreg1), Constant<6>)
5899   // to:
5900   //   (extract_vector_elt (vector_shuffle<2,u,u,u>
5901   //                           (extract_subvector (v8f32 %vreg0), Constant<4>),
5902   //                           undef)
5903   //                       Constant<0>)
5904   // In this case the vector is the extract_subvector expression and the index
5905   // is 2, as specified by the shuffle.
5906   ShuffleVectorSDNode *SVOp = cast<ShuffleVectorSDNode>(ExtractedFromVec);
5907   SDValue ShuffleVec = SVOp->getOperand(0);
5908   MVT ShuffleVecVT = ShuffleVec.getSimpleValueType();
5909   assert(ShuffleVecVT.getVectorElementType() ==
5910          ExtractedFromVec.getSimpleValueType().getVectorElementType());
5911
5912   int ShuffleIdx = SVOp->getMaskElt(Idx);
5913   if (isUndefOrInRange(ShuffleIdx, 0, ShuffleVecVT.getVectorNumElements())) {
5914     ExtractedFromVec = ShuffleVec;
5915     return ShuffleIdx;
5916   }
5917   return Idx;
5918 }
5919
5920 static SDValue buildFromShuffleMostly(SDValue Op, SelectionDAG &DAG) {
5921   MVT VT = Op.getSimpleValueType();
5922
5923   // Skip if insert_vec_elt is not supported.
5924   const TargetLowering &TLI = DAG.getTargetLoweringInfo();
5925   if (!TLI.isOperationLegalOrCustom(ISD::INSERT_VECTOR_ELT, VT))
5926     return SDValue();
5927
5928   SDLoc DL(Op);
5929   unsigned NumElems = Op.getNumOperands();
5930
5931   SDValue VecIn1;
5932   SDValue VecIn2;
5933   SmallVector<unsigned, 4> InsertIndices;
5934   SmallVector<int, 8> Mask(NumElems, -1);
5935
5936   for (unsigned i = 0; i != NumElems; ++i) {
5937     unsigned Opc = Op.getOperand(i).getOpcode();
5938
5939     if (Opc == ISD::UNDEF)
5940       continue;
5941
5942     if (Opc != ISD::EXTRACT_VECTOR_ELT) {
5943       // Quit if more than 1 elements need inserting.
5944       if (InsertIndices.size() > 1)
5945         return SDValue();
5946
5947       InsertIndices.push_back(i);
5948       continue;
5949     }
5950
5951     SDValue ExtractedFromVec = Op.getOperand(i).getOperand(0);
5952     SDValue ExtIdx = Op.getOperand(i).getOperand(1);
5953     // Quit if non-constant index.
5954     if (!isa<ConstantSDNode>(ExtIdx))
5955       return SDValue();
5956     int Idx = getUnderlyingExtractedFromVec(ExtractedFromVec, ExtIdx);
5957
5958     // Quit if extracted from vector of different type.
5959     if (ExtractedFromVec.getValueType() != VT)
5960       return SDValue();
5961
5962     if (!VecIn1.getNode())
5963       VecIn1 = ExtractedFromVec;
5964     else if (VecIn1 != ExtractedFromVec) {
5965       if (!VecIn2.getNode())
5966         VecIn2 = ExtractedFromVec;
5967       else if (VecIn2 != ExtractedFromVec)
5968         // Quit if more than 2 vectors to shuffle
5969         return SDValue();
5970     }
5971
5972     if (ExtractedFromVec == VecIn1)
5973       Mask[i] = Idx;
5974     else if (ExtractedFromVec == VecIn2)
5975       Mask[i] = Idx + NumElems;
5976   }
5977
5978   if (!VecIn1.getNode())
5979     return SDValue();
5980
5981   VecIn2 = VecIn2.getNode() ? VecIn2 : DAG.getUNDEF(VT);
5982   SDValue NV = DAG.getVectorShuffle(VT, DL, VecIn1, VecIn2, &Mask[0]);
5983   for (unsigned i = 0, e = InsertIndices.size(); i != e; ++i) {
5984     unsigned Idx = InsertIndices[i];
5985     NV = DAG.getNode(ISD::INSERT_VECTOR_ELT, DL, VT, NV, Op.getOperand(Idx),
5986                      DAG.getIntPtrConstant(Idx));
5987   }
5988
5989   return NV;
5990 }
5991
5992 // Lower BUILD_VECTOR operation for v8i1 and v16i1 types.
5993 SDValue
5994 X86TargetLowering::LowerBUILD_VECTORvXi1(SDValue Op, SelectionDAG &DAG) const {
5995
5996   MVT VT = Op.getSimpleValueType();
5997   assert((VT.getVectorElementType() == MVT::i1) && (VT.getSizeInBits() <= 16) &&
5998          "Unexpected type in LowerBUILD_VECTORvXi1!");
5999
6000   SDLoc dl(Op);
6001   if (ISD::isBuildVectorAllZeros(Op.getNode())) {
6002     SDValue Cst = DAG.getTargetConstant(0, MVT::i1);
6003     SmallVector<SDValue, 16> Ops(VT.getVectorNumElements(), Cst);
6004     return DAG.getNode(ISD::BUILD_VECTOR, dl, VT, Ops);
6005   }
6006
6007   if (ISD::isBuildVectorAllOnes(Op.getNode())) {
6008     SDValue Cst = DAG.getTargetConstant(1, MVT::i1);
6009     SmallVector<SDValue, 16> Ops(VT.getVectorNumElements(), Cst);
6010     return DAG.getNode(ISD::BUILD_VECTOR, dl, VT, Ops);
6011   }
6012
6013   bool AllContants = true;
6014   uint64_t Immediate = 0;
6015   int NonConstIdx = -1;
6016   bool IsSplat = true;
6017   unsigned NumNonConsts = 0;
6018   unsigned NumConsts = 0;
6019   for (unsigned idx = 0, e = Op.getNumOperands(); idx < e; ++idx) {
6020     SDValue In = Op.getOperand(idx);
6021     if (In.getOpcode() == ISD::UNDEF)
6022       continue;
6023     if (!isa<ConstantSDNode>(In)) {
6024       AllContants = false;
6025       NonConstIdx = idx;
6026       NumNonConsts++;
6027     }
6028     else {
6029       NumConsts++;
6030       if (cast<ConstantSDNode>(In)->getZExtValue())
6031       Immediate |= (1ULL << idx);
6032     }
6033     if (In != Op.getOperand(0))
6034       IsSplat = false;
6035   }
6036
6037   if (AllContants) {
6038     SDValue FullMask = DAG.getNode(ISD::BITCAST, dl, MVT::v16i1,
6039       DAG.getConstant(Immediate, MVT::i16));
6040     return DAG.getNode(ISD::EXTRACT_SUBVECTOR, dl, VT, FullMask,
6041                        DAG.getIntPtrConstant(0));
6042   }
6043
6044   if (NumNonConsts == 1 && NonConstIdx != 0) {
6045     SDValue DstVec;
6046     if (NumConsts) {
6047       SDValue VecAsImm = DAG.getConstant(Immediate,
6048                                          MVT::getIntegerVT(VT.getSizeInBits()));
6049       DstVec = DAG.getNode(ISD::BITCAST, dl, VT, VecAsImm);
6050     }
6051     else
6052       DstVec = DAG.getUNDEF(VT);
6053     return DAG.getNode(ISD::INSERT_VECTOR_ELT, dl, VT, DstVec,
6054                        Op.getOperand(NonConstIdx),
6055                        DAG.getIntPtrConstant(NonConstIdx));
6056   }
6057   if (!IsSplat && (NonConstIdx != 0))
6058     llvm_unreachable("Unsupported BUILD_VECTOR operation");
6059   MVT SelectVT = (VT == MVT::v16i1)? MVT::i16 : MVT::i8;
6060   SDValue Select;
6061   if (IsSplat)
6062     Select = DAG.getNode(ISD::SELECT, dl, SelectVT, Op.getOperand(0),
6063                           DAG.getConstant(-1, SelectVT),
6064                           DAG.getConstant(0, SelectVT));
6065   else
6066     Select = DAG.getNode(ISD::SELECT, dl, SelectVT, Op.getOperand(0),
6067                          DAG.getConstant((Immediate | 1), SelectVT),
6068                          DAG.getConstant(Immediate, SelectVT));
6069   return DAG.getNode(ISD::BITCAST, dl, VT, Select);
6070 }
6071
6072 /// \brief Return true if \p N implements a horizontal binop and return the
6073 /// operands for the horizontal binop into V0 and V1.
6074 ///
6075 /// This is a helper function of PerformBUILD_VECTORCombine.
6076 /// This function checks that the build_vector \p N in input implements a
6077 /// horizontal operation. Parameter \p Opcode defines the kind of horizontal
6078 /// operation to match.
6079 /// For example, if \p Opcode is equal to ISD::ADD, then this function
6080 /// checks if \p N implements a horizontal arithmetic add; if instead \p Opcode
6081 /// is equal to ISD::SUB, then this function checks if this is a horizontal
6082 /// arithmetic sub.
6083 ///
6084 /// This function only analyzes elements of \p N whose indices are
6085 /// in range [BaseIdx, LastIdx).
6086 static bool isHorizontalBinOp(const BuildVectorSDNode *N, unsigned Opcode,
6087                               SelectionDAG &DAG,
6088                               unsigned BaseIdx, unsigned LastIdx,
6089                               SDValue &V0, SDValue &V1) {
6090   EVT VT = N->getValueType(0);
6091
6092   assert(BaseIdx * 2 <= LastIdx && "Invalid Indices in input!");
6093   assert(VT.isVector() && VT.getVectorNumElements() >= LastIdx &&
6094          "Invalid Vector in input!");
6095
6096   bool IsCommutable = (Opcode == ISD::ADD || Opcode == ISD::FADD);
6097   bool CanFold = true;
6098   unsigned ExpectedVExtractIdx = BaseIdx;
6099   unsigned NumElts = LastIdx - BaseIdx;
6100   V0 = DAG.getUNDEF(VT);
6101   V1 = DAG.getUNDEF(VT);
6102
6103   // Check if N implements a horizontal binop.
6104   for (unsigned i = 0, e = NumElts; i != e && CanFold; ++i) {
6105     SDValue Op = N->getOperand(i + BaseIdx);
6106
6107     // Skip UNDEFs.
6108     if (Op->getOpcode() == ISD::UNDEF) {
6109       // Update the expected vector extract index.
6110       if (i * 2 == NumElts)
6111         ExpectedVExtractIdx = BaseIdx;
6112       ExpectedVExtractIdx += 2;
6113       continue;
6114     }
6115
6116     CanFold = Op->getOpcode() == Opcode && Op->hasOneUse();
6117
6118     if (!CanFold)
6119       break;
6120
6121     SDValue Op0 = Op.getOperand(0);
6122     SDValue Op1 = Op.getOperand(1);
6123
6124     // Try to match the following pattern:
6125     // (BINOP (extract_vector_elt A, I), (extract_vector_elt A, I+1))
6126     CanFold = (Op0.getOpcode() == ISD::EXTRACT_VECTOR_ELT &&
6127         Op1.getOpcode() == ISD::EXTRACT_VECTOR_ELT &&
6128         Op0.getOperand(0) == Op1.getOperand(0) &&
6129         isa<ConstantSDNode>(Op0.getOperand(1)) &&
6130         isa<ConstantSDNode>(Op1.getOperand(1)));
6131     if (!CanFold)
6132       break;
6133
6134     unsigned I0 = cast<ConstantSDNode>(Op0.getOperand(1))->getZExtValue();
6135     unsigned I1 = cast<ConstantSDNode>(Op1.getOperand(1))->getZExtValue();
6136
6137     if (i * 2 < NumElts) {
6138       if (V0.getOpcode() == ISD::UNDEF)
6139         V0 = Op0.getOperand(0);
6140     } else {
6141       if (V1.getOpcode() == ISD::UNDEF)
6142         V1 = Op0.getOperand(0);
6143       if (i * 2 == NumElts)
6144         ExpectedVExtractIdx = BaseIdx;
6145     }
6146
6147     SDValue Expected = (i * 2 < NumElts) ? V0 : V1;
6148     if (I0 == ExpectedVExtractIdx)
6149       CanFold = I1 == I0 + 1 && Op0.getOperand(0) == Expected;
6150     else if (IsCommutable && I1 == ExpectedVExtractIdx) {
6151       // Try to match the following dag sequence:
6152       // (BINOP (extract_vector_elt A, I+1), (extract_vector_elt A, I))
6153       CanFold = I0 == I1 + 1 && Op1.getOperand(0) == Expected;
6154     } else
6155       CanFold = false;
6156
6157     ExpectedVExtractIdx += 2;
6158   }
6159
6160   return CanFold;
6161 }
6162
6163 /// \brief Emit a sequence of two 128-bit horizontal add/sub followed by
6164 /// a concat_vector.
6165 ///
6166 /// This is a helper function of PerformBUILD_VECTORCombine.
6167 /// This function expects two 256-bit vectors called V0 and V1.
6168 /// At first, each vector is split into two separate 128-bit vectors.
6169 /// Then, the resulting 128-bit vectors are used to implement two
6170 /// horizontal binary operations.
6171 ///
6172 /// The kind of horizontal binary operation is defined by \p X86Opcode.
6173 ///
6174 /// \p Mode specifies how the 128-bit parts of V0 and V1 are passed in input to
6175 /// the two new horizontal binop.
6176 /// When Mode is set, the first horizontal binop dag node would take as input
6177 /// the lower 128-bit of V0 and the upper 128-bit of V0. The second
6178 /// horizontal binop dag node would take as input the lower 128-bit of V1
6179 /// and the upper 128-bit of V1.
6180 ///   Example:
6181 ///     HADD V0_LO, V0_HI
6182 ///     HADD V1_LO, V1_HI
6183 ///
6184 /// Otherwise, the first horizontal binop dag node takes as input the lower
6185 /// 128-bit of V0 and the lower 128-bit of V1, and the second horizontal binop
6186 /// dag node takes the the upper 128-bit of V0 and the upper 128-bit of V1.
6187 ///   Example:
6188 ///     HADD V0_LO, V1_LO
6189 ///     HADD V0_HI, V1_HI
6190 ///
6191 /// If \p isUndefLO is set, then the algorithm propagates UNDEF to the lower
6192 /// 128-bits of the result. If \p isUndefHI is set, then UNDEF is propagated to
6193 /// the upper 128-bits of the result.
6194 static SDValue ExpandHorizontalBinOp(const SDValue &V0, const SDValue &V1,
6195                                      SDLoc DL, SelectionDAG &DAG,
6196                                      unsigned X86Opcode, bool Mode,
6197                                      bool isUndefLO, bool isUndefHI) {
6198   EVT VT = V0.getValueType();
6199   assert(VT.is256BitVector() && VT == V1.getValueType() &&
6200          "Invalid nodes in input!");
6201
6202   unsigned NumElts = VT.getVectorNumElements();
6203   SDValue V0_LO = Extract128BitVector(V0, 0, DAG, DL);
6204   SDValue V0_HI = Extract128BitVector(V0, NumElts/2, DAG, DL);
6205   SDValue V1_LO = Extract128BitVector(V1, 0, DAG, DL);
6206   SDValue V1_HI = Extract128BitVector(V1, NumElts/2, DAG, DL);
6207   EVT NewVT = V0_LO.getValueType();
6208
6209   SDValue LO = DAG.getUNDEF(NewVT);
6210   SDValue HI = DAG.getUNDEF(NewVT);
6211
6212   if (Mode) {
6213     // Don't emit a horizontal binop if the result is expected to be UNDEF.
6214     if (!isUndefLO && V0->getOpcode() != ISD::UNDEF)
6215       LO = DAG.getNode(X86Opcode, DL, NewVT, V0_LO, V0_HI);
6216     if (!isUndefHI && V1->getOpcode() != ISD::UNDEF)
6217       HI = DAG.getNode(X86Opcode, DL, NewVT, V1_LO, V1_HI);
6218   } else {
6219     // Don't emit a horizontal binop if the result is expected to be UNDEF.
6220     if (!isUndefLO && (V0_LO->getOpcode() != ISD::UNDEF ||
6221                        V1_LO->getOpcode() != ISD::UNDEF))
6222       LO = DAG.getNode(X86Opcode, DL, NewVT, V0_LO, V1_LO);
6223
6224     if (!isUndefHI && (V0_HI->getOpcode() != ISD::UNDEF ||
6225                        V1_HI->getOpcode() != ISD::UNDEF))
6226       HI = DAG.getNode(X86Opcode, DL, NewVT, V0_HI, V1_HI);
6227   }
6228
6229   return DAG.getNode(ISD::CONCAT_VECTORS, DL, VT, LO, HI);
6230 }
6231
6232 /// \brief Try to fold a build_vector that performs an 'addsub' into the
6233 /// sequence of 'vadd + vsub + blendi'.
6234 static SDValue matchAddSub(const BuildVectorSDNode *BV, SelectionDAG &DAG,
6235                            const X86Subtarget *Subtarget) {
6236   SDLoc DL(BV);
6237   EVT VT = BV->getValueType(0);
6238   unsigned NumElts = VT.getVectorNumElements();
6239   SDValue InVec0 = DAG.getUNDEF(VT);
6240   SDValue InVec1 = DAG.getUNDEF(VT);
6241
6242   assert((VT == MVT::v8f32 || VT == MVT::v4f64 || VT == MVT::v4f32 ||
6243           VT == MVT::v2f64) && "build_vector with an invalid type found!");
6244
6245   // Don't try to emit a VSELECT that cannot be lowered into a blend.
6246   const TargetLowering &TLI = DAG.getTargetLoweringInfo();
6247   if (!TLI.isOperationLegalOrCustom(ISD::VSELECT, VT))
6248     return SDValue();
6249
6250   // Odd-numbered elements in the input build vector are obtained from
6251   // adding two integer/float elements.
6252   // Even-numbered elements in the input build vector are obtained from
6253   // subtracting two integer/float elements.
6254   unsigned ExpectedOpcode = ISD::FSUB;
6255   unsigned NextExpectedOpcode = ISD::FADD;
6256   bool AddFound = false;
6257   bool SubFound = false;
6258
6259   for (unsigned i = 0, e = NumElts; i != e; i++) {
6260     SDValue Op = BV->getOperand(i);
6261
6262     // Skip 'undef' values.
6263     unsigned Opcode = Op.getOpcode();
6264     if (Opcode == ISD::UNDEF) {
6265       std::swap(ExpectedOpcode, NextExpectedOpcode);
6266       continue;
6267     }
6268
6269     // Early exit if we found an unexpected opcode.
6270     if (Opcode != ExpectedOpcode)
6271       return SDValue();
6272
6273     SDValue Op0 = Op.getOperand(0);
6274     SDValue Op1 = Op.getOperand(1);
6275
6276     // Try to match the following pattern:
6277     // (BINOP (extract_vector_elt A, i), (extract_vector_elt B, i))
6278     // Early exit if we cannot match that sequence.
6279     if (Op0.getOpcode() != ISD::EXTRACT_VECTOR_ELT ||
6280         Op1.getOpcode() != ISD::EXTRACT_VECTOR_ELT ||
6281         !isa<ConstantSDNode>(Op0.getOperand(1)) ||
6282         !isa<ConstantSDNode>(Op1.getOperand(1)) ||
6283         Op0.getOperand(1) != Op1.getOperand(1))
6284       return SDValue();
6285
6286     unsigned I0 = cast<ConstantSDNode>(Op0.getOperand(1))->getZExtValue();
6287     if (I0 != i)
6288       return SDValue();
6289
6290     // We found a valid add/sub node. Update the information accordingly.
6291     if (i & 1)
6292       AddFound = true;
6293     else
6294       SubFound = true;
6295
6296     // Update InVec0 and InVec1.
6297     if (InVec0.getOpcode() == ISD::UNDEF)
6298       InVec0 = Op0.getOperand(0);
6299     if (InVec1.getOpcode() == ISD::UNDEF)
6300       InVec1 = Op1.getOperand(0);
6301
6302     // Make sure that operands in input to each add/sub node always
6303     // come from a same pair of vectors.
6304     if (InVec0 != Op0.getOperand(0)) {
6305       if (ExpectedOpcode == ISD::FSUB)
6306         return SDValue();
6307
6308       // FADD is commutable. Try to commute the operands
6309       // and then test again.
6310       std::swap(Op0, Op1);
6311       if (InVec0 != Op0.getOperand(0))
6312         return SDValue();
6313     }
6314
6315     if (InVec1 != Op1.getOperand(0))
6316       return SDValue();
6317
6318     // Update the pair of expected opcodes.
6319     std::swap(ExpectedOpcode, NextExpectedOpcode);
6320   }
6321
6322   // Don't try to fold this build_vector into a VSELECT if it has
6323   // too many UNDEF operands.
6324   if (AddFound && SubFound && InVec0.getOpcode() != ISD::UNDEF &&
6325       InVec1.getOpcode() != ISD::UNDEF) {
6326     // Emit a sequence of vector add and sub followed by a VSELECT.
6327     // The new VSELECT will be lowered into a BLENDI.
6328     // At ISel stage, we pattern-match the sequence 'add + sub + BLENDI'
6329     // and emit a single ADDSUB instruction.
6330     SDValue Sub = DAG.getNode(ExpectedOpcode, DL, VT, InVec0, InVec1);
6331     SDValue Add = DAG.getNode(NextExpectedOpcode, DL, VT, InVec0, InVec1);
6332
6333     // Construct the VSELECT mask.
6334     EVT MaskVT = VT.changeVectorElementTypeToInteger();
6335     EVT SVT = MaskVT.getVectorElementType();
6336     unsigned SVTBits = SVT.getSizeInBits();
6337     SmallVector<SDValue, 8> Ops;
6338
6339     for (unsigned i = 0, e = NumElts; i != e; ++i) {
6340       APInt Value = i & 1 ? APInt::getNullValue(SVTBits) :
6341                             APInt::getAllOnesValue(SVTBits);
6342       SDValue Constant = DAG.getConstant(Value, SVT);
6343       Ops.push_back(Constant);
6344     }
6345
6346     SDValue Mask = DAG.getNode(ISD::BUILD_VECTOR, DL, MaskVT, Ops);
6347     return DAG.getSelect(DL, VT, Mask, Sub, Add);
6348   }
6349
6350   return SDValue();
6351 }
6352
6353 static SDValue PerformBUILD_VECTORCombine(SDNode *N, SelectionDAG &DAG,
6354                                           const X86Subtarget *Subtarget) {
6355   SDLoc DL(N);
6356   EVT VT = N->getValueType(0);
6357   unsigned NumElts = VT.getVectorNumElements();
6358   BuildVectorSDNode *BV = cast<BuildVectorSDNode>(N);
6359   SDValue InVec0, InVec1;
6360
6361   // Try to match an ADDSUB.
6362   if ((Subtarget->hasSSE3() && (VT == MVT::v4f32 || VT == MVT::v2f64)) ||
6363       (Subtarget->hasAVX() && (VT == MVT::v8f32 || VT == MVT::v4f64))) {
6364     SDValue Value = matchAddSub(BV, DAG, Subtarget);
6365     if (Value.getNode())
6366       return Value;
6367   }
6368
6369   // Try to match horizontal ADD/SUB.
6370   unsigned NumUndefsLO = 0;
6371   unsigned NumUndefsHI = 0;
6372   unsigned Half = NumElts/2;
6373
6374   // Count the number of UNDEF operands in the build_vector in input.
6375   for (unsigned i = 0, e = Half; i != e; ++i)
6376     if (BV->getOperand(i)->getOpcode() == ISD::UNDEF)
6377       NumUndefsLO++;
6378
6379   for (unsigned i = Half, e = NumElts; i != e; ++i)
6380     if (BV->getOperand(i)->getOpcode() == ISD::UNDEF)
6381       NumUndefsHI++;
6382
6383   // Early exit if this is either a build_vector of all UNDEFs or all the
6384   // operands but one are UNDEF.
6385   if (NumUndefsLO + NumUndefsHI + 1 >= NumElts)
6386     return SDValue();
6387
6388   if ((VT == MVT::v4f32 || VT == MVT::v2f64) && Subtarget->hasSSE3()) {
6389     // Try to match an SSE3 float HADD/HSUB.
6390     if (isHorizontalBinOp(BV, ISD::FADD, DAG, 0, NumElts, InVec0, InVec1))
6391       return DAG.getNode(X86ISD::FHADD, DL, VT, InVec0, InVec1);
6392
6393     if (isHorizontalBinOp(BV, ISD::FSUB, DAG, 0, NumElts, InVec0, InVec1))
6394       return DAG.getNode(X86ISD::FHSUB, DL, VT, InVec0, InVec1);
6395   } else if ((VT == MVT::v4i32 || VT == MVT::v8i16) && Subtarget->hasSSSE3()) {
6396     // Try to match an SSSE3 integer HADD/HSUB.
6397     if (isHorizontalBinOp(BV, ISD::ADD, DAG, 0, NumElts, InVec0, InVec1))
6398       return DAG.getNode(X86ISD::HADD, DL, VT, InVec0, InVec1);
6399
6400     if (isHorizontalBinOp(BV, ISD::SUB, DAG, 0, NumElts, InVec0, InVec1))
6401       return DAG.getNode(X86ISD::HSUB, DL, VT, InVec0, InVec1);
6402   }
6403
6404   if (!Subtarget->hasAVX())
6405     return SDValue();
6406
6407   if ((VT == MVT::v8f32 || VT == MVT::v4f64)) {
6408     // Try to match an AVX horizontal add/sub of packed single/double
6409     // precision floating point values from 256-bit vectors.
6410     SDValue InVec2, InVec3;
6411     if (isHorizontalBinOp(BV, ISD::FADD, DAG, 0, Half, InVec0, InVec1) &&
6412         isHorizontalBinOp(BV, ISD::FADD, DAG, Half, NumElts, InVec2, InVec3) &&
6413         ((InVec0.getOpcode() == ISD::UNDEF ||
6414           InVec2.getOpcode() == ISD::UNDEF) || InVec0 == InVec2) &&
6415         ((InVec1.getOpcode() == ISD::UNDEF ||
6416           InVec3.getOpcode() == ISD::UNDEF) || InVec1 == InVec3))
6417       return DAG.getNode(X86ISD::FHADD, DL, VT, InVec0, InVec1);
6418
6419     if (isHorizontalBinOp(BV, ISD::FSUB, DAG, 0, Half, InVec0, InVec1) &&
6420         isHorizontalBinOp(BV, ISD::FSUB, DAG, Half, NumElts, InVec2, InVec3) &&
6421         ((InVec0.getOpcode() == ISD::UNDEF ||
6422           InVec2.getOpcode() == ISD::UNDEF) || InVec0 == InVec2) &&
6423         ((InVec1.getOpcode() == ISD::UNDEF ||
6424           InVec3.getOpcode() == ISD::UNDEF) || InVec1 == InVec3))
6425       return DAG.getNode(X86ISD::FHSUB, DL, VT, InVec0, InVec1);
6426   } else if (VT == MVT::v8i32 || VT == MVT::v16i16) {
6427     // Try to match an AVX2 horizontal add/sub of signed integers.
6428     SDValue InVec2, InVec3;
6429     unsigned X86Opcode;
6430     bool CanFold = true;
6431
6432     if (isHorizontalBinOp(BV, ISD::ADD, DAG, 0, Half, InVec0, InVec1) &&
6433         isHorizontalBinOp(BV, ISD::ADD, DAG, Half, NumElts, InVec2, InVec3) &&
6434         ((InVec0.getOpcode() == ISD::UNDEF ||
6435           InVec2.getOpcode() == ISD::UNDEF) || InVec0 == InVec2) &&
6436         ((InVec1.getOpcode() == ISD::UNDEF ||
6437           InVec3.getOpcode() == ISD::UNDEF) || InVec1 == InVec3))
6438       X86Opcode = X86ISD::HADD;
6439     else if (isHorizontalBinOp(BV, ISD::SUB, DAG, 0, Half, InVec0, InVec1) &&
6440         isHorizontalBinOp(BV, ISD::SUB, DAG, Half, NumElts, InVec2, InVec3) &&
6441         ((InVec0.getOpcode() == ISD::UNDEF ||
6442           InVec2.getOpcode() == ISD::UNDEF) || InVec0 == InVec2) &&
6443         ((InVec1.getOpcode() == ISD::UNDEF ||
6444           InVec3.getOpcode() == ISD::UNDEF) || InVec1 == InVec3))
6445       X86Opcode = X86ISD::HSUB;
6446     else
6447       CanFold = false;
6448
6449     if (CanFold) {
6450       // Fold this build_vector into a single horizontal add/sub.
6451       // Do this only if the target has AVX2.
6452       if (Subtarget->hasAVX2())
6453         return DAG.getNode(X86Opcode, DL, VT, InVec0, InVec1);
6454
6455       // Do not try to expand this build_vector into a pair of horizontal
6456       // add/sub if we can emit a pair of scalar add/sub.
6457       if (NumUndefsLO + 1 == Half || NumUndefsHI + 1 == Half)
6458         return SDValue();
6459
6460       // Convert this build_vector into a pair of horizontal binop followed by
6461       // a concat vector.
6462       bool isUndefLO = NumUndefsLO == Half;
6463       bool isUndefHI = NumUndefsHI == Half;
6464       return ExpandHorizontalBinOp(InVec0, InVec1, DL, DAG, X86Opcode, false,
6465                                    isUndefLO, isUndefHI);
6466     }
6467   }
6468
6469   if ((VT == MVT::v8f32 || VT == MVT::v4f64 || VT == MVT::v8i32 ||
6470        VT == MVT::v16i16) && Subtarget->hasAVX()) {
6471     unsigned X86Opcode;
6472     if (isHorizontalBinOp(BV, ISD::ADD, DAG, 0, NumElts, InVec0, InVec1))
6473       X86Opcode = X86ISD::HADD;
6474     else if (isHorizontalBinOp(BV, ISD::SUB, DAG, 0, NumElts, InVec0, InVec1))
6475       X86Opcode = X86ISD::HSUB;
6476     else if (isHorizontalBinOp(BV, ISD::FADD, DAG, 0, NumElts, InVec0, InVec1))
6477       X86Opcode = X86ISD::FHADD;
6478     else if (isHorizontalBinOp(BV, ISD::FSUB, DAG, 0, NumElts, InVec0, InVec1))
6479       X86Opcode = X86ISD::FHSUB;
6480     else
6481       return SDValue();
6482
6483     // Don't try to expand this build_vector into a pair of horizontal add/sub
6484     // if we can simply emit a pair of scalar add/sub.
6485     if (NumUndefsLO + 1 == Half || NumUndefsHI + 1 == Half)
6486       return SDValue();
6487
6488     // Convert this build_vector into two horizontal add/sub followed by
6489     // a concat vector.
6490     bool isUndefLO = NumUndefsLO == Half;
6491     bool isUndefHI = NumUndefsHI == Half;
6492     return ExpandHorizontalBinOp(InVec0, InVec1, DL, DAG, X86Opcode, true,
6493                                  isUndefLO, isUndefHI);
6494   }
6495
6496   return SDValue();
6497 }
6498
6499 SDValue
6500 X86TargetLowering::LowerBUILD_VECTOR(SDValue Op, SelectionDAG &DAG) const {
6501   SDLoc dl(Op);
6502
6503   MVT VT = Op.getSimpleValueType();
6504   MVT ExtVT = VT.getVectorElementType();
6505   unsigned NumElems = Op.getNumOperands();
6506
6507   // Generate vectors for predicate vectors.
6508   if (VT.getScalarType() == MVT::i1 && Subtarget->hasAVX512())
6509     return LowerBUILD_VECTORvXi1(Op, DAG);
6510
6511   // Vectors containing all zeros can be matched by pxor and xorps later
6512   if (ISD::isBuildVectorAllZeros(Op.getNode())) {
6513     // Canonicalize this to <4 x i32> to 1) ensure the zero vectors are CSE'd
6514     // and 2) ensure that i64 scalars are eliminated on x86-32 hosts.
6515     if (VT == MVT::v4i32 || VT == MVT::v8i32 || VT == MVT::v16i32)
6516       return Op;
6517
6518     return getZeroVector(VT, Subtarget, DAG, dl);
6519   }
6520
6521   // Vectors containing all ones can be matched by pcmpeqd on 128-bit width
6522   // vectors or broken into v4i32 operations on 256-bit vectors. AVX2 can use
6523   // vpcmpeqd on 256-bit vectors.
6524   if (Subtarget->hasSSE2() && ISD::isBuildVectorAllOnes(Op.getNode())) {
6525     if (VT == MVT::v4i32 || (VT == MVT::v8i32 && Subtarget->hasInt256()))
6526       return Op;
6527
6528     if (!VT.is512BitVector())
6529       return getOnesVector(VT, Subtarget->hasInt256(), DAG, dl);
6530   }
6531
6532   SDValue Broadcast = LowerVectorBroadcast(Op, Subtarget, DAG);
6533   if (Broadcast.getNode())
6534     return Broadcast;
6535
6536   unsigned EVTBits = ExtVT.getSizeInBits();
6537
6538   unsigned NumZero  = 0;
6539   unsigned NumNonZero = 0;
6540   unsigned NonZeros = 0;
6541   bool IsAllConstants = true;
6542   SmallSet<SDValue, 8> Values;
6543   for (unsigned i = 0; i < NumElems; ++i) {
6544     SDValue Elt = Op.getOperand(i);
6545     if (Elt.getOpcode() == ISD::UNDEF)
6546       continue;
6547     Values.insert(Elt);
6548     if (Elt.getOpcode() != ISD::Constant &&
6549         Elt.getOpcode() != ISD::ConstantFP)
6550       IsAllConstants = false;
6551     if (X86::isZeroNode(Elt))
6552       NumZero++;
6553     else {
6554       NonZeros |= (1 << i);
6555       NumNonZero++;
6556     }
6557   }
6558
6559   // All undef vector. Return an UNDEF.  All zero vectors were handled above.
6560   if (NumNonZero == 0)
6561     return DAG.getUNDEF(VT);
6562
6563   // Special case for single non-zero, non-undef, element.
6564   if (NumNonZero == 1) {
6565     unsigned Idx = countTrailingZeros(NonZeros);
6566     SDValue Item = Op.getOperand(Idx);
6567
6568     // If this is an insertion of an i64 value on x86-32, and if the top bits of
6569     // the value are obviously zero, truncate the value to i32 and do the
6570     // insertion that way.  Only do this if the value is non-constant or if the
6571     // value is a constant being inserted into element 0.  It is cheaper to do
6572     // a constant pool load than it is to do a movd + shuffle.
6573     if (ExtVT == MVT::i64 && !Subtarget->is64Bit() &&
6574         (!IsAllConstants || Idx == 0)) {
6575       if (DAG.MaskedValueIsZero(Item, APInt::getBitsSet(64, 32, 64))) {
6576         // Handle SSE only.
6577         assert(VT == MVT::v2i64 && "Expected an SSE value type!");
6578         EVT VecVT = MVT::v4i32;
6579         unsigned VecElts = 4;
6580
6581         // Truncate the value (which may itself be a constant) to i32, and
6582         // convert it to a vector with movd (S2V+shuffle to zero extend).
6583         Item = DAG.getNode(ISD::TRUNCATE, dl, MVT::i32, Item);
6584         Item = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, VecVT, Item);
6585         Item = getShuffleVectorZeroOrUndef(Item, 0, true, Subtarget, DAG);
6586
6587         // Now we have our 32-bit value zero extended in the low element of
6588         // a vector.  If Idx != 0, swizzle it into place.
6589         if (Idx != 0) {
6590           SmallVector<int, 4> Mask;
6591           Mask.push_back(Idx);
6592           for (unsigned i = 1; i != VecElts; ++i)
6593             Mask.push_back(i);
6594           Item = DAG.getVectorShuffle(VecVT, dl, Item, DAG.getUNDEF(VecVT),
6595                                       &Mask[0]);
6596         }
6597         return DAG.getNode(ISD::BITCAST, dl, VT, Item);
6598       }
6599     }
6600
6601     // If we have a constant or non-constant insertion into the low element of
6602     // a vector, we can do this with SCALAR_TO_VECTOR + shuffle of zero into
6603     // the rest of the elements.  This will be matched as movd/movq/movss/movsd
6604     // depending on what the source datatype is.
6605     if (Idx == 0) {
6606       if (NumZero == 0)
6607         return DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, VT, Item);
6608
6609       if (ExtVT == MVT::i32 || ExtVT == MVT::f32 || ExtVT == MVT::f64 ||
6610           (ExtVT == MVT::i64 && Subtarget->is64Bit())) {
6611         if (VT.is256BitVector() || VT.is512BitVector()) {
6612           SDValue ZeroVec = getZeroVector(VT, Subtarget, DAG, dl);
6613           return DAG.getNode(ISD::INSERT_VECTOR_ELT, dl, VT, ZeroVec,
6614                              Item, DAG.getIntPtrConstant(0));
6615         }
6616         assert(VT.is128BitVector() && "Expected an SSE value type!");
6617         Item = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, VT, Item);
6618         // Turn it into a MOVL (i.e. movss, movsd, or movd) to a zero vector.
6619         return getShuffleVectorZeroOrUndef(Item, 0, true, Subtarget, DAG);
6620       }
6621
6622       if (ExtVT == MVT::i16 || ExtVT == MVT::i8) {
6623         Item = DAG.getNode(ISD::ZERO_EXTEND, dl, MVT::i32, Item);
6624         Item = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, MVT::v4i32, Item);
6625         if (VT.is256BitVector()) {
6626           SDValue ZeroVec = getZeroVector(MVT::v8i32, Subtarget, DAG, dl);
6627           Item = Insert128BitVector(ZeroVec, Item, 0, DAG, dl);
6628         } else {
6629           assert(VT.is128BitVector() && "Expected an SSE value type!");
6630           Item = getShuffleVectorZeroOrUndef(Item, 0, true, Subtarget, DAG);
6631         }
6632         return DAG.getNode(ISD::BITCAST, dl, VT, Item);
6633       }
6634     }
6635
6636     // Is it a vector logical left shift?
6637     if (NumElems == 2 && Idx == 1 &&
6638         X86::isZeroNode(Op.getOperand(0)) &&
6639         !X86::isZeroNode(Op.getOperand(1))) {
6640       unsigned NumBits = VT.getSizeInBits();
6641       return getVShift(true, VT,
6642                        DAG.getNode(ISD::SCALAR_TO_VECTOR, dl,
6643                                    VT, Op.getOperand(1)),
6644                        NumBits/2, DAG, *this, dl);
6645     }
6646
6647     if (IsAllConstants) // Otherwise, it's better to do a constpool load.
6648       return SDValue();
6649
6650     // Otherwise, if this is a vector with i32 or f32 elements, and the element
6651     // is a non-constant being inserted into an element other than the low one,
6652     // we can't use a constant pool load.  Instead, use SCALAR_TO_VECTOR (aka
6653     // movd/movss) to move this into the low element, then shuffle it into
6654     // place.
6655     if (EVTBits == 32) {
6656       Item = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, VT, Item);
6657
6658       // Turn it into a shuffle of zero and zero-extended scalar to vector.
6659       Item = getShuffleVectorZeroOrUndef(Item, 0, NumZero > 0, Subtarget, DAG);
6660       SmallVector<int, 8> MaskVec;
6661       for (unsigned i = 0; i != NumElems; ++i)
6662         MaskVec.push_back(i == Idx ? 0 : 1);
6663       return DAG.getVectorShuffle(VT, dl, Item, DAG.getUNDEF(VT), &MaskVec[0]);
6664     }
6665   }
6666
6667   // Splat is obviously ok. Let legalizer expand it to a shuffle.
6668   if (Values.size() == 1) {
6669     if (EVTBits == 32) {
6670       // Instead of a shuffle like this:
6671       // shuffle (scalar_to_vector (load (ptr + 4))), undef, <0, 0, 0, 0>
6672       // Check if it's possible to issue this instead.
6673       // shuffle (vload ptr)), undef, <1, 1, 1, 1>
6674       unsigned Idx = countTrailingZeros(NonZeros);
6675       SDValue Item = Op.getOperand(Idx);
6676       if (Op.getNode()->isOnlyUserOf(Item.getNode()))
6677         return LowerAsSplatVectorLoad(Item, VT, dl, DAG);
6678     }
6679     return SDValue();
6680   }
6681
6682   // A vector full of immediates; various special cases are already
6683   // handled, so this is best done with a single constant-pool load.
6684   if (IsAllConstants)
6685     return SDValue();
6686
6687   // For AVX-length vectors, build the individual 128-bit pieces and use
6688   // shuffles to put them in place.
6689   if (VT.is256BitVector() || VT.is512BitVector()) {
6690     SmallVector<SDValue, 64> V;
6691     for (unsigned i = 0; i != NumElems; ++i)
6692       V.push_back(Op.getOperand(i));
6693
6694     EVT HVT = EVT::getVectorVT(*DAG.getContext(), ExtVT, NumElems/2);
6695
6696     // Build both the lower and upper subvector.
6697     SDValue Lower = DAG.getNode(ISD::BUILD_VECTOR, dl, HVT,
6698                                 makeArrayRef(&V[0], NumElems/2));
6699     SDValue Upper = DAG.getNode(ISD::BUILD_VECTOR, dl, HVT,
6700                                 makeArrayRef(&V[NumElems / 2], NumElems/2));
6701
6702     // Recreate the wider vector with the lower and upper part.
6703     if (VT.is256BitVector())
6704       return Concat128BitVectors(Lower, Upper, VT, NumElems, DAG, dl);
6705     return Concat256BitVectors(Lower, Upper, VT, NumElems, DAG, dl);
6706   }
6707
6708   // Let legalizer expand 2-wide build_vectors.
6709   if (EVTBits == 64) {
6710     if (NumNonZero == 1) {
6711       // One half is zero or undef.
6712       unsigned Idx = countTrailingZeros(NonZeros);
6713       SDValue V2 = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, VT,
6714                                  Op.getOperand(Idx));
6715       return getShuffleVectorZeroOrUndef(V2, Idx, true, Subtarget, DAG);
6716     }
6717     return SDValue();
6718   }
6719
6720   // If element VT is < 32 bits, convert it to inserts into a zero vector.
6721   if (EVTBits == 8 && NumElems == 16) {
6722     SDValue V = LowerBuildVectorv16i8(Op, NonZeros,NumNonZero,NumZero, DAG,
6723                                         Subtarget, *this);
6724     if (V.getNode()) return V;
6725   }
6726
6727   if (EVTBits == 16 && NumElems == 8) {
6728     SDValue V = LowerBuildVectorv8i16(Op, NonZeros,NumNonZero,NumZero, DAG,
6729                                       Subtarget, *this);
6730     if (V.getNode()) return V;
6731   }
6732
6733   // If element VT is == 32 bits and has 4 elems, try to generate an INSERTPS
6734   if (EVTBits == 32 && NumElems == 4) {
6735     SDValue V = LowerBuildVectorv4x32(Op, NumElems, NonZeros, NumNonZero,
6736                                       NumZero, DAG, Subtarget, *this);
6737     if (V.getNode())
6738       return V;
6739   }
6740
6741   // If element VT is == 32 bits, turn it into a number of shuffles.
6742   SmallVector<SDValue, 8> V(NumElems);
6743   if (NumElems == 4 && NumZero > 0) {
6744     for (unsigned i = 0; i < 4; ++i) {
6745       bool isZero = !(NonZeros & (1 << i));
6746       if (isZero)
6747         V[i] = getZeroVector(VT, Subtarget, DAG, dl);
6748       else
6749         V[i] = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, VT, Op.getOperand(i));
6750     }
6751
6752     for (unsigned i = 0; i < 2; ++i) {
6753       switch ((NonZeros & (0x3 << i*2)) >> (i*2)) {
6754         default: break;
6755         case 0:
6756           V[i] = V[i*2];  // Must be a zero vector.
6757           break;
6758         case 1:
6759           V[i] = getMOVL(DAG, dl, VT, V[i*2+1], V[i*2]);
6760           break;
6761         case 2:
6762           V[i] = getMOVL(DAG, dl, VT, V[i*2], V[i*2+1]);
6763           break;
6764         case 3:
6765           V[i] = getUnpackl(DAG, dl, VT, V[i*2], V[i*2+1]);
6766           break;
6767       }
6768     }
6769
6770     bool Reverse1 = (NonZeros & 0x3) == 2;
6771     bool Reverse2 = ((NonZeros & (0x3 << 2)) >> 2) == 2;
6772     int MaskVec[] = {
6773       Reverse1 ? 1 : 0,
6774       Reverse1 ? 0 : 1,
6775       static_cast<int>(Reverse2 ? NumElems+1 : NumElems),
6776       static_cast<int>(Reverse2 ? NumElems   : NumElems+1)
6777     };
6778     return DAG.getVectorShuffle(VT, dl, V[0], V[1], &MaskVec[0]);
6779   }
6780
6781   if (Values.size() > 1 && VT.is128BitVector()) {
6782     // Check for a build vector of consecutive loads.
6783     for (unsigned i = 0; i < NumElems; ++i)
6784       V[i] = Op.getOperand(i);
6785
6786     // Check for elements which are consecutive loads.
6787     SDValue LD = EltsFromConsecutiveLoads(VT, V, dl, DAG, false);
6788     if (LD.getNode())
6789       return LD;
6790
6791     // Check for a build vector from mostly shuffle plus few inserting.
6792     SDValue Sh = buildFromShuffleMostly(Op, DAG);
6793     if (Sh.getNode())
6794       return Sh;
6795
6796     // For SSE 4.1, use insertps to put the high elements into the low element.
6797     if (getSubtarget()->hasSSE41()) {
6798       SDValue Result;
6799       if (Op.getOperand(0).getOpcode() != ISD::UNDEF)
6800         Result = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, VT, Op.getOperand(0));
6801       else
6802         Result = DAG.getUNDEF(VT);
6803
6804       for (unsigned i = 1; i < NumElems; ++i) {
6805         if (Op.getOperand(i).getOpcode() == ISD::UNDEF) continue;
6806         Result = DAG.getNode(ISD::INSERT_VECTOR_ELT, dl, VT, Result,
6807                              Op.getOperand(i), DAG.getIntPtrConstant(i));
6808       }
6809       return Result;
6810     }
6811
6812     // Otherwise, expand into a number of unpckl*, start by extending each of
6813     // our (non-undef) elements to the full vector width with the element in the
6814     // bottom slot of the vector (which generates no code for SSE).
6815     for (unsigned i = 0; i < NumElems; ++i) {
6816       if (Op.getOperand(i).getOpcode() != ISD::UNDEF)
6817         V[i] = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, VT, Op.getOperand(i));
6818       else
6819         V[i] = DAG.getUNDEF(VT);
6820     }
6821
6822     // Next, we iteratively mix elements, e.g. for v4f32:
6823     //   Step 1: unpcklps 0, 2 ==> X: <?, ?, 2, 0>
6824     //         : unpcklps 1, 3 ==> Y: <?, ?, 3, 1>
6825     //   Step 2: unpcklps X, Y ==>    <3, 2, 1, 0>
6826     unsigned EltStride = NumElems >> 1;
6827     while (EltStride != 0) {
6828       for (unsigned i = 0; i < EltStride; ++i) {
6829         // If V[i+EltStride] is undef and this is the first round of mixing,
6830         // then it is safe to just drop this shuffle: V[i] is already in the
6831         // right place, the one element (since it's the first round) being
6832         // inserted as undef can be dropped.  This isn't safe for successive
6833         // rounds because they will permute elements within both vectors.
6834         if (V[i+EltStride].getOpcode() == ISD::UNDEF &&
6835             EltStride == NumElems/2)
6836           continue;
6837
6838         V[i] = getUnpackl(DAG, dl, VT, V[i], V[i + EltStride]);
6839       }
6840       EltStride >>= 1;
6841     }
6842     return V[0];
6843   }
6844   return SDValue();
6845 }
6846
6847 // LowerAVXCONCAT_VECTORS - 256-bit AVX can use the vinsertf128 instruction
6848 // to create 256-bit vectors from two other 128-bit ones.
6849 static SDValue LowerAVXCONCAT_VECTORS(SDValue Op, SelectionDAG &DAG) {
6850   SDLoc dl(Op);
6851   MVT ResVT = Op.getSimpleValueType();
6852
6853   assert((ResVT.is256BitVector() ||
6854           ResVT.is512BitVector()) && "Value type must be 256-/512-bit wide");
6855
6856   SDValue V1 = Op.getOperand(0);
6857   SDValue V2 = Op.getOperand(1);
6858   unsigned NumElems = ResVT.getVectorNumElements();
6859   if(ResVT.is256BitVector())
6860     return Concat128BitVectors(V1, V2, ResVT, NumElems, DAG, dl);
6861
6862   if (Op.getNumOperands() == 4) {
6863     MVT HalfVT = MVT::getVectorVT(ResVT.getScalarType(),
6864                                 ResVT.getVectorNumElements()/2);
6865     SDValue V3 = Op.getOperand(2);
6866     SDValue V4 = Op.getOperand(3);
6867     return Concat256BitVectors(Concat128BitVectors(V1, V2, HalfVT, NumElems/2, DAG, dl),
6868       Concat128BitVectors(V3, V4, HalfVT, NumElems/2, DAG, dl), ResVT, NumElems, DAG, dl);
6869   }
6870   return Concat256BitVectors(V1, V2, ResVT, NumElems, DAG, dl);
6871 }
6872
6873 static SDValue LowerCONCAT_VECTORS(SDValue Op, SelectionDAG &DAG) {
6874   MVT LLVM_ATTRIBUTE_UNUSED VT = Op.getSimpleValueType();
6875   assert((VT.is256BitVector() && Op.getNumOperands() == 2) ||
6876          (VT.is512BitVector() && (Op.getNumOperands() == 2 ||
6877           Op.getNumOperands() == 4)));
6878
6879   // AVX can use the vinsertf128 instruction to create 256-bit vectors
6880   // from two other 128-bit ones.
6881
6882   // 512-bit vector may contain 2 256-bit vectors or 4 128-bit vectors
6883   return LowerAVXCONCAT_VECTORS(Op, DAG);
6884 }
6885
6886
6887 //===----------------------------------------------------------------------===//
6888 // Vector shuffle lowering
6889 //
6890 // This is an experimental code path for lowering vector shuffles on x86. It is
6891 // designed to handle arbitrary vector shuffles and blends, gracefully
6892 // degrading performance as necessary. It works hard to recognize idiomatic
6893 // shuffles and lower them to optimal instruction patterns without leaving
6894 // a framework that allows reasonably efficient handling of all vector shuffle
6895 // patterns.
6896 //===----------------------------------------------------------------------===//
6897
6898 /// \brief Tiny helper function to identify a no-op mask.
6899 ///
6900 /// This is a somewhat boring predicate function. It checks whether the mask
6901 /// array input, which is assumed to be a single-input shuffle mask of the kind
6902 /// used by the X86 shuffle instructions (not a fully general
6903 /// ShuffleVectorSDNode mask) requires any shuffles to occur. Both undef and an
6904 /// in-place shuffle are 'no-op's.
6905 static bool isNoopShuffleMask(ArrayRef<int> Mask) {
6906   for (int i = 0, Size = Mask.size(); i < Size; ++i)
6907     if (Mask[i] != -1 && Mask[i] != i)
6908       return false;
6909   return true;
6910 }
6911
6912 /// \brief Helper function to classify a mask as a single-input mask.
6913 ///
6914 /// This isn't a generic single-input test because in the vector shuffle
6915 /// lowering we canonicalize single inputs to be the first input operand. This
6916 /// means we can more quickly test for a single input by only checking whether
6917 /// an input from the second operand exists. We also assume that the size of
6918 /// mask corresponds to the size of the input vectors which isn't true in the
6919 /// fully general case.
6920 static bool isSingleInputShuffleMask(ArrayRef<int> Mask) {
6921   for (int M : Mask)
6922     if (M >= (int)Mask.size())
6923       return false;
6924   return true;
6925 }
6926
6927 /// \brief Get a 4-lane 8-bit shuffle immediate for a mask.
6928 ///
6929 /// This helper function produces an 8-bit shuffle immediate corresponding to
6930 /// the ubiquitous shuffle encoding scheme used in x86 instructions for
6931 /// shuffling 4 lanes. It can be used with most of the PSHUF instructions for
6932 /// example.
6933 ///
6934 /// NB: We rely heavily on "undef" masks preserving the input lane.
6935 static SDValue getV4X86ShuffleImm8ForMask(ArrayRef<int> Mask,
6936                                           SelectionDAG &DAG) {
6937   assert(Mask.size() == 4 && "Only 4-lane shuffle masks");
6938   assert(Mask[0] >= -1 && Mask[0] < 4 && "Out of bound mask element!");
6939   assert(Mask[1] >= -1 && Mask[1] < 4 && "Out of bound mask element!");
6940   assert(Mask[2] >= -1 && Mask[2] < 4 && "Out of bound mask element!");
6941   assert(Mask[3] >= -1 && Mask[3] < 4 && "Out of bound mask element!");
6942
6943   unsigned Imm = 0;
6944   Imm |= (Mask[0] == -1 ? 0 : Mask[0]) << 0;
6945   Imm |= (Mask[1] == -1 ? 1 : Mask[1]) << 2;
6946   Imm |= (Mask[2] == -1 ? 2 : Mask[2]) << 4;
6947   Imm |= (Mask[3] == -1 ? 3 : Mask[3]) << 6;
6948   return DAG.getConstant(Imm, MVT::i8);
6949 }
6950
6951 /// \brief Handle lowering of 2-lane 64-bit floating point shuffles.
6952 ///
6953 /// This is the basis function for the 2-lane 64-bit shuffles as we have full
6954 /// support for floating point shuffles but not integer shuffles. These
6955 /// instructions will incur a domain crossing penalty on some chips though so
6956 /// it is better to avoid lowering through this for integer vectors where
6957 /// possible.
6958 static SDValue lowerV2F64VectorShuffle(SDValue Op, SDValue V1, SDValue V2,
6959                                        const X86Subtarget *Subtarget,
6960                                        SelectionDAG &DAG) {
6961   SDLoc DL(Op);
6962   assert(Op.getSimpleValueType() == MVT::v2f64 && "Bad shuffle type!");
6963   assert(V1.getSimpleValueType() == MVT::v2f64 && "Bad operand type!");
6964   assert(V2.getSimpleValueType() == MVT::v2f64 && "Bad operand type!");
6965   ShuffleVectorSDNode *SVOp = cast<ShuffleVectorSDNode>(Op);
6966   ArrayRef<int> Mask = SVOp->getMask();
6967   assert(Mask.size() == 2 && "Unexpected mask size for v2 shuffle!");
6968
6969   if (isSingleInputShuffleMask(Mask)) {
6970     // Straight shuffle of a single input vector. Simulate this by using the
6971     // single input as both of the "inputs" to this instruction..
6972     unsigned SHUFPDMask = (Mask[0] == 1) | ((Mask[1] == 1) << 1);
6973     return DAG.getNode(X86ISD::SHUFP, SDLoc(Op), MVT::v2f64, V1, V1,
6974                        DAG.getConstant(SHUFPDMask, MVT::i8));
6975   }
6976   assert(Mask[0] >= 0 && Mask[0] < 2 && "Non-canonicalized blend!");
6977   assert(Mask[1] >= 2 && "Non-canonicalized blend!");
6978
6979   unsigned SHUFPDMask = (Mask[0] == 1) | (((Mask[1] - 2) == 1) << 1);
6980   return DAG.getNode(X86ISD::SHUFP, SDLoc(Op), MVT::v2f64, V1, V2,
6981                      DAG.getConstant(SHUFPDMask, MVT::i8));
6982 }
6983
6984 /// \brief Handle lowering of 2-lane 64-bit integer shuffles.
6985 ///
6986 /// Tries to lower a 2-lane 64-bit shuffle using shuffle operations provided by
6987 /// the integer unit to minimize domain crossing penalties. However, for blends
6988 /// it falls back to the floating point shuffle operation with appropriate bit
6989 /// casting.
6990 static SDValue lowerV2I64VectorShuffle(SDValue Op, SDValue V1, SDValue V2,
6991                                        const X86Subtarget *Subtarget,
6992                                        SelectionDAG &DAG) {
6993   SDLoc DL(Op);
6994   assert(Op.getSimpleValueType() == MVT::v2i64 && "Bad shuffle type!");
6995   assert(V1.getSimpleValueType() == MVT::v2i64 && "Bad operand type!");
6996   assert(V2.getSimpleValueType() == MVT::v2i64 && "Bad operand type!");
6997   ShuffleVectorSDNode *SVOp = cast<ShuffleVectorSDNode>(Op);
6998   ArrayRef<int> Mask = SVOp->getMask();
6999   assert(Mask.size() == 2 && "Unexpected mask size for v2 shuffle!");
7000
7001   if (isSingleInputShuffleMask(Mask)) {
7002     // Straight shuffle of a single input vector. For everything from SSE2
7003     // onward this has a single fast instruction with no scary immediates.
7004     // We have to map the mask as it is actually a v4i32 shuffle instruction.
7005     V1 = DAG.getNode(ISD::BITCAST, DL, MVT::v4i32, V1);
7006     int WidenedMask[4] = {
7007         std::max(Mask[0], 0) * 2, std::max(Mask[0], 0) * 2 + 1,
7008         std::max(Mask[1], 0) * 2, std::max(Mask[1], 0) * 2 + 1};
7009     return DAG.getNode(
7010         ISD::BITCAST, DL, MVT::v2i64,
7011         DAG.getNode(X86ISD::PSHUFD, SDLoc(Op), MVT::v4i32, V1,
7012                     getV4X86ShuffleImm8ForMask(WidenedMask, DAG)));
7013   }
7014
7015   // We implement this with SHUFPD which is pretty lame because it will likely
7016   // incur 2 cycles of stall for integer vectors on Nehalem and older chips.
7017   // However, all the alternatives are still more cycles and newer chips don't
7018   // have this problem. It would be really nice if x86 had better shuffles here.
7019   V1 = DAG.getNode(ISD::BITCAST, DL, MVT::v2f64, V1);
7020   V2 = DAG.getNode(ISD::BITCAST, DL, MVT::v2f64, V2);
7021   return DAG.getNode(ISD::BITCAST, DL, MVT::v2i64,
7022                      DAG.getVectorShuffle(MVT::v2f64, DL, V1, V2, Mask));
7023 }
7024
7025 /// \brief Lower 4-lane 32-bit floating point shuffles.
7026 ///
7027 /// Uses instructions exclusively from the floating point unit to minimize
7028 /// domain crossing penalties, as these are sufficient to implement all v4f32
7029 /// shuffles.
7030 static SDValue lowerV4F32VectorShuffle(SDValue Op, SDValue V1, SDValue V2,
7031                                        const X86Subtarget *Subtarget,
7032                                        SelectionDAG &DAG) {
7033   SDLoc DL(Op);
7034   assert(Op.getSimpleValueType() == MVT::v4f32 && "Bad shuffle type!");
7035   assert(V1.getSimpleValueType() == MVT::v4f32 && "Bad operand type!");
7036   assert(V2.getSimpleValueType() == MVT::v4f32 && "Bad operand type!");
7037   ShuffleVectorSDNode *SVOp = cast<ShuffleVectorSDNode>(Op);
7038   ArrayRef<int> Mask = SVOp->getMask();
7039   assert(Mask.size() == 4 && "Unexpected mask size for v4 shuffle!");
7040
7041   SDValue LowV = V1, HighV = V2;
7042   int NewMask[4] = {Mask[0], Mask[1], Mask[2], Mask[3]};
7043
7044   int NumV2Elements =
7045       std::count_if(Mask.begin(), Mask.end(), [](int M) { return M >= 4; });
7046
7047   if (NumV2Elements == 0)
7048     // Straight shuffle of a single input vector. We pass the input vector to
7049     // both operands to simulate this with a SHUFPS.
7050     return DAG.getNode(X86ISD::SHUFP, DL, MVT::v4f32, V1, V1,
7051                        getV4X86ShuffleImm8ForMask(Mask, DAG));
7052
7053   if (NumV2Elements == 1) {
7054     int V2Index =
7055         std::find_if(Mask.begin(), Mask.end(), [](int M) { return M >= 4; }) -
7056         Mask.begin();
7057     // Compute the index adjacent to V2Index and in the same half by toggling
7058     // the low bit.
7059     int V2AdjIndex = V2Index ^ 1;
7060
7061     if (Mask[V2AdjIndex] == -1) {
7062       // Handles all the cases where we have a single V2 element and an undef.
7063       // This will only ever happen in the high lanes because we commute the
7064       // vector otherwise.
7065       if (V2Index < 2)
7066         std::swap(LowV, HighV);
7067       NewMask[V2Index] -= 4;
7068     } else {
7069       // Handle the case where the V2 element ends up adjacent to a V1 element.
7070       // To make this work, blend them together as the first step.
7071       int V1Index = V2AdjIndex;
7072       int BlendMask[4] = {Mask[V2Index] - 4, 0, Mask[V1Index], 0};
7073       V2 = DAG.getNode(X86ISD::SHUFP, DL, MVT::v4f32, V2, V1,
7074                        getV4X86ShuffleImm8ForMask(BlendMask, DAG));
7075
7076       // Now proceed to reconstruct the final blend as we have the necessary
7077       // high or low half formed.
7078       if (V2Index < 2) {
7079         LowV = V2;
7080         HighV = V1;
7081       } else {
7082         HighV = V2;
7083       }
7084       NewMask[V1Index] = 2; // We put the V1 element in V2[2].
7085       NewMask[V2Index] = 0; // We shifted the V2 element into V2[0].
7086     }
7087   } else if (NumV2Elements == 2) {
7088     if (Mask[0] < 4 && Mask[1] < 4) {
7089       // Handle the easy case where we have V1 in the low lanes and V2 in the
7090       // high lanes. We never see this reversed because we sort the shuffle.
7091       NewMask[2] -= 4;
7092       NewMask[3] -= 4;
7093     } else {
7094       // We have a mixture of V1 and V2 in both low and high lanes. Rather than
7095       // trying to place elements directly, just blend them and set up the final
7096       // shuffle to place them.
7097
7098       // The first two blend mask elements are for V1, the second two are for
7099       // V2.
7100       int BlendMask[4] = {Mask[0] < 4 ? Mask[0] : Mask[1],
7101                           Mask[2] < 4 ? Mask[2] : Mask[3],
7102                           (Mask[0] >= 4 ? Mask[0] : Mask[1]) - 4,
7103                           (Mask[2] >= 4 ? Mask[2] : Mask[3]) - 4};
7104       V1 = DAG.getNode(X86ISD::SHUFP, DL, MVT::v4f32, V1, V2,
7105                        getV4X86ShuffleImm8ForMask(BlendMask, DAG));
7106
7107       // Now we do a normal shuffle of V1 by giving V1 as both operands to
7108       // a blend.
7109       LowV = HighV = V1;
7110       NewMask[0] = Mask[0] < 4 ? 0 : 2;
7111       NewMask[1] = Mask[0] < 4 ? 2 : 0;
7112       NewMask[2] = Mask[2] < 4 ? 1 : 3;
7113       NewMask[3] = Mask[2] < 4 ? 3 : 1;
7114     }
7115   }
7116   return DAG.getNode(X86ISD::SHUFP, DL, MVT::v4f32, LowV, HighV,
7117                      getV4X86ShuffleImm8ForMask(NewMask, DAG));
7118 }
7119
7120 /// \brief Lower 4-lane i32 vector shuffles.
7121 ///
7122 /// We try to handle these with integer-domain shuffles where we can, but for
7123 /// blends we use the floating point domain blend instructions.
7124 static SDValue lowerV4I32VectorShuffle(SDValue Op, SDValue V1, SDValue V2,
7125                                        const X86Subtarget *Subtarget,
7126                                        SelectionDAG &DAG) {
7127   SDLoc DL(Op);
7128   assert(Op.getSimpleValueType() == MVT::v4i32 && "Bad shuffle type!");
7129   assert(V1.getSimpleValueType() == MVT::v4i32 && "Bad operand type!");
7130   assert(V2.getSimpleValueType() == MVT::v4i32 && "Bad operand type!");
7131   ShuffleVectorSDNode *SVOp = cast<ShuffleVectorSDNode>(Op);
7132   ArrayRef<int> Mask = SVOp->getMask();
7133   assert(Mask.size() == 4 && "Unexpected mask size for v4 shuffle!");
7134
7135   if (isSingleInputShuffleMask(Mask))
7136     // Straight shuffle of a single input vector. For everything from SSE2
7137     // onward this has a single fast instruction with no scary immediates.
7138     return DAG.getNode(X86ISD::PSHUFD, DL, MVT::v4i32, V1,
7139                        getV4X86ShuffleImm8ForMask(Mask, DAG));
7140
7141   // We implement this with SHUFPS because it can blend from two vectors.
7142   // Because we're going to eventually use SHUFPS, we use SHUFPS even to build
7143   // up the inputs, bypassing domain shift penalties that we would encur if we
7144   // directly used PSHUFD on Nehalem and older. For newer chips, this isn't
7145   // relevant.
7146   return DAG.getNode(ISD::BITCAST, DL, MVT::v4i32,
7147                      DAG.getVectorShuffle(
7148                          MVT::v4f32, DL,
7149                          DAG.getNode(ISD::BITCAST, DL, MVT::v4f32, V1),
7150                          DAG.getNode(ISD::BITCAST, DL, MVT::v4f32, V2), Mask));
7151 }
7152
7153 /// \brief Lowering of single-input v8i16 shuffles is the cornerstone of SSE2
7154 /// shuffle lowering, and the most complex part.
7155 ///
7156 /// The lowering strategy is to try to form pairs of input lanes which are
7157 /// targeted at the same half of the final vector, and then use a dword shuffle
7158 /// to place them onto the right half, and finally unpack the paired lanes into
7159 /// their final position.
7160 ///
7161 /// The exact breakdown of how to form these dword pairs and align them on the
7162 /// correct sides is really tricky. See the comments within the function for
7163 /// more of the details.
7164 static SDValue lowerV8I16SingleInputVectorShuffle(
7165     SDLoc DL, SDValue V, MutableArrayRef<int> Mask,
7166     const X86Subtarget *Subtarget, SelectionDAG &DAG) {
7167   assert(V.getSimpleValueType() == MVT::v8i16 && "Bad input type!");
7168   MutableArrayRef<int> LoMask = Mask.slice(0, 4);
7169   MutableArrayRef<int> HiMask = Mask.slice(4, 4);
7170
7171   SmallVector<int, 4> LoInputs;
7172   std::copy_if(LoMask.begin(), LoMask.end(), std::back_inserter(LoInputs),
7173                [](int M) { return M >= 0; });
7174   std::sort(LoInputs.begin(), LoInputs.end());
7175   LoInputs.erase(std::unique(LoInputs.begin(), LoInputs.end()), LoInputs.end());
7176   SmallVector<int, 4> HiInputs;
7177   std::copy_if(HiMask.begin(), HiMask.end(), std::back_inserter(HiInputs),
7178                [](int M) { return M >= 0; });
7179   std::sort(HiInputs.begin(), HiInputs.end());
7180   HiInputs.erase(std::unique(HiInputs.begin(), HiInputs.end()), HiInputs.end());
7181   int NumLToL =
7182       std::lower_bound(LoInputs.begin(), LoInputs.end(), 4) - LoInputs.begin();
7183   int NumHToL = LoInputs.size() - NumLToL;
7184   int NumLToH =
7185       std::lower_bound(HiInputs.begin(), HiInputs.end(), 4) - HiInputs.begin();
7186   int NumHToH = HiInputs.size() - NumLToH;
7187   MutableArrayRef<int> LToLInputs(LoInputs.data(), NumLToL);
7188   MutableArrayRef<int> LToHInputs(HiInputs.data(), NumLToH);
7189   MutableArrayRef<int> HToLInputs(LoInputs.data() + NumLToL, NumHToL);
7190   MutableArrayRef<int> HToHInputs(HiInputs.data() + NumLToH, NumHToH);
7191
7192   // Simplify the 1-into-3 and 3-into-1 cases with a single pshufd. For all
7193   // such inputs we can swap two of the dwords across the half mark and end up
7194   // with <=2 inputs to each half in each half. Once there, we can fall through
7195   // to the generic code below. For example:
7196   //
7197   // Input: [a, b, c, d, e, f, g, h] -PSHUFD[0,2,1,3]-> [a, b, e, f, c, d, g, h]
7198   // Mask:  [0, 1, 2, 7, 4, 5, 6, 3] -----------------> [0, 1, 4, 7, 2, 3, 6, 5]
7199   //
7200   // Before we had 3-1 in the low half and 3-1 in the high half. Afterward, 2-2
7201   // and 2-2.
7202   auto balanceSides = [&](ArrayRef<int> ThreeInputs, int OneInput,
7203                           int ThreeInputHalfSum, int OneInputHalfOffset) {
7204     // Compute the index of dword with only one word among the three inputs in
7205     // a half by taking the sum of the half with three inputs and subtracting
7206     // the sum of the actual three inputs. The difference is the remaining
7207     // slot.
7208     int DWordA = (ThreeInputHalfSum -
7209                   std::accumulate(ThreeInputs.begin(), ThreeInputs.end(), 0)) /
7210                  2;
7211     int DWordB = OneInputHalfOffset / 2 + (OneInput / 2 + 1) % 2;
7212
7213     int PSHUFDMask[] = {0, 1, 2, 3};
7214     PSHUFDMask[DWordA] = DWordB;
7215     PSHUFDMask[DWordB] = DWordA;
7216     V = DAG.getNode(ISD::BITCAST, DL, MVT::v8i16,
7217                     DAG.getNode(X86ISD::PSHUFD, DL, MVT::v4i32,
7218                                 DAG.getNode(ISD::BITCAST, DL, MVT::v4i32, V),
7219                                 getV4X86ShuffleImm8ForMask(PSHUFDMask, DAG)));
7220
7221     // Adjust the mask to match the new locations of A and B.
7222     for (int &M : Mask)
7223       if (M != -1 && M/2 == DWordA)
7224         M = 2 * DWordB + M % 2;
7225       else if (M != -1 && M/2 == DWordB)
7226         M = 2 * DWordA + M % 2;
7227
7228     // Recurse back into this routine to re-compute state now that this isn't
7229     // a 3 and 1 problem.
7230     return DAG.getVectorShuffle(MVT::v8i16, DL, V, DAG.getUNDEF(MVT::v8i16),
7231                                 Mask);
7232   };
7233   if (NumLToL == 3 && NumHToL == 1)
7234     return balanceSides(LToLInputs, HToLInputs[0], 0 + 1 + 2 + 3, 4);
7235   else if (NumLToL == 1 && NumHToL == 3)
7236     return balanceSides(HToLInputs, LToLInputs[0], 4 + 5 + 6 + 7, 0);
7237   else if (NumLToH == 1 && NumHToH == 3)
7238     return balanceSides(HToHInputs, LToHInputs[0], 4 + 5 + 6 + 7, 0);
7239   else if (NumLToH == 3 && NumHToH == 1)
7240     return balanceSides(LToHInputs, HToHInputs[0], 0 + 1 + 2 + 3, 4);
7241
7242   // At this point there are at most two inputs to the low and high halves from
7243   // each half. That means the inputs can always be grouped into dwords and
7244   // those dwords can then be moved to the correct half with a dword shuffle.
7245   // We use at most one low and one high word shuffle to collect these paired
7246   // inputs into dwords, and finally a dword shuffle to place them.
7247   int PSHUFLMask[4] = {-1, -1, -1, -1};
7248   int PSHUFHMask[4] = {-1, -1, -1, -1};
7249   int PSHUFDMask[4] = {-1, -1, -1, -1};
7250
7251   // First fix the masks for all the inputs that are staying in their
7252   // original halves. This will then dictate the targets of the cross-half
7253   // shuffles.
7254   auto fixInPlaceInputs = [&PSHUFDMask](
7255       ArrayRef<int> InPlaceInputs, MutableArrayRef<int> SourceHalfMask,
7256       MutableArrayRef<int> HalfMask, int HalfOffset) {
7257     if (InPlaceInputs.empty())
7258       return;
7259     if (InPlaceInputs.size() == 1) {
7260       SourceHalfMask[InPlaceInputs[0] - HalfOffset] =
7261           InPlaceInputs[0] - HalfOffset;
7262       PSHUFDMask[InPlaceInputs[0] / 2] = InPlaceInputs[0] / 2;
7263       return;
7264     }
7265
7266     assert(InPlaceInputs.size() == 2 && "Cannot handle 3 or 4 inputs!");
7267     SourceHalfMask[InPlaceInputs[0] - HalfOffset] =
7268         InPlaceInputs[0] - HalfOffset;
7269     // Put the second input next to the first so that they are packed into
7270     // a dword. We find the adjacent index by toggling the low bit.
7271     int AdjIndex = InPlaceInputs[0] ^ 1;
7272     SourceHalfMask[AdjIndex - HalfOffset] = InPlaceInputs[1] - HalfOffset;
7273     std::replace(HalfMask.begin(), HalfMask.end(), InPlaceInputs[1], AdjIndex);
7274     PSHUFDMask[AdjIndex / 2] = AdjIndex / 2;
7275   };
7276   if (!HToLInputs.empty())
7277     fixInPlaceInputs(LToLInputs, PSHUFLMask, LoMask, 0);
7278   if (!LToHInputs.empty())
7279     fixInPlaceInputs(HToHInputs, PSHUFHMask, HiMask, 4);
7280
7281   // Now gather the cross-half inputs and place them into a free dword of
7282   // their target half.
7283   // FIXME: This operation could almost certainly be simplified dramatically to
7284   // look more like the 3-1 fixing operation.
7285   auto moveInputsToRightHalf = [&PSHUFDMask](
7286       MutableArrayRef<int> IncomingInputs, ArrayRef<int> ExistingInputs,
7287       MutableArrayRef<int> SourceHalfMask, MutableArrayRef<int> HalfMask,
7288       int SourceOffset, int DestOffset) {
7289     auto isWordClobbered = [](ArrayRef<int> SourceHalfMask, int Word) {
7290       return SourceHalfMask[Word] != -1 && SourceHalfMask[Word] != Word;
7291     };
7292     auto isDWordClobbered = [&isWordClobbered](ArrayRef<int> SourceHalfMask,
7293                                                int Word) {
7294       int LowWord = Word & ~1;
7295       int HighWord = Word | 1;
7296       return isWordClobbered(SourceHalfMask, LowWord) ||
7297              isWordClobbered(SourceHalfMask, HighWord);
7298     };
7299
7300     if (IncomingInputs.empty())
7301       return;
7302
7303     if (ExistingInputs.empty()) {
7304       // Map any dwords with inputs from them into the right half.
7305       for (int Input : IncomingInputs) {
7306         // If the source half mask maps over the inputs, turn those into
7307         // swaps and use the swapped lane.
7308         if (isWordClobbered(SourceHalfMask, Input - SourceOffset)) {
7309           if (SourceHalfMask[SourceHalfMask[Input - SourceOffset]] == -1) {
7310             SourceHalfMask[SourceHalfMask[Input - SourceOffset]] =
7311                 Input - SourceOffset;
7312             // We have to swap the uses in our half mask in one sweep.
7313             for (int &M : HalfMask)
7314               if (M == SourceHalfMask[Input - SourceOffset])
7315                 M = Input;
7316               else if (M == Input)
7317                 M = SourceHalfMask[Input - SourceOffset] + SourceOffset;
7318           } else {
7319             assert(SourceHalfMask[SourceHalfMask[Input - SourceOffset]] ==
7320                        Input - SourceOffset &&
7321                    "Previous placement doesn't match!");
7322           }
7323           // Note that this correctly re-maps both when we do a swap and when
7324           // we observe the other side of the swap above. We rely on that to
7325           // avoid swapping the members of the input list directly.
7326           Input = SourceHalfMask[Input - SourceOffset] + SourceOffset;
7327         }
7328
7329         // Map the input's dword into the correct half.
7330         if (PSHUFDMask[(Input - SourceOffset + DestOffset) / 2] == -1)
7331           PSHUFDMask[(Input - SourceOffset + DestOffset) / 2] = Input / 2;
7332         else
7333           assert(PSHUFDMask[(Input - SourceOffset + DestOffset) / 2] ==
7334                      Input / 2 &&
7335                  "Previous placement doesn't match!");
7336       }
7337
7338       // And just directly shift any other-half mask elements to be same-half
7339       // as we will have mirrored the dword containing the element into the
7340       // same position within that half.
7341       for (int &M : HalfMask)
7342         if (M >= SourceOffset && M < SourceOffset + 4) {
7343           M = M - SourceOffset + DestOffset;
7344           assert(M >= 0 && "This should never wrap below zero!");
7345         }
7346       return;
7347     }
7348
7349     // Ensure we have the input in a viable dword of its current half. This
7350     // is particularly tricky because the original position may be clobbered
7351     // by inputs being moved and *staying* in that half.
7352     if (IncomingInputs.size() == 1) {
7353       if (isWordClobbered(SourceHalfMask, IncomingInputs[0] - SourceOffset)) {
7354         int InputFixed = std::find(std::begin(SourceHalfMask),
7355                                    std::end(SourceHalfMask), -1) -
7356                          std::begin(SourceHalfMask) + SourceOffset;
7357         SourceHalfMask[InputFixed - SourceOffset] =
7358             IncomingInputs[0] - SourceOffset;
7359         std::replace(HalfMask.begin(), HalfMask.end(), IncomingInputs[0],
7360                      InputFixed);
7361         IncomingInputs[0] = InputFixed;
7362       }
7363     } else if (IncomingInputs.size() == 2) {
7364       if (IncomingInputs[0] / 2 != IncomingInputs[1] / 2 ||
7365           isDWordClobbered(SourceHalfMask, IncomingInputs[0] - SourceOffset)) {
7366         int SourceDWordBase = !isDWordClobbered(SourceHalfMask, 0) ? 0 : 2;
7367         assert(!isDWordClobbered(SourceHalfMask, SourceDWordBase) &&
7368                "Not all dwords can be clobbered!");
7369         SourceHalfMask[SourceDWordBase] = IncomingInputs[0] - SourceOffset;
7370         SourceHalfMask[SourceDWordBase + 1] = IncomingInputs[1] - SourceOffset;
7371         for (int &M : HalfMask)
7372           if (M == IncomingInputs[0])
7373             M = SourceDWordBase + SourceOffset;
7374           else if (M == IncomingInputs[1])
7375             M = SourceDWordBase + 1 + SourceOffset;
7376         IncomingInputs[0] = SourceDWordBase + SourceOffset;
7377         IncomingInputs[1] = SourceDWordBase + 1 + SourceOffset;
7378       }
7379     } else {
7380       llvm_unreachable("Unhandled input size!");
7381     }
7382
7383     // Now hoist the DWord down to the right half.
7384     int FreeDWord = (PSHUFDMask[DestOffset / 2] == -1 ? 0 : 1) + DestOffset / 2;
7385     assert(PSHUFDMask[FreeDWord] == -1 && "DWord not free");
7386     PSHUFDMask[FreeDWord] = IncomingInputs[0] / 2;
7387     for (int Input : IncomingInputs)
7388       std::replace(HalfMask.begin(), HalfMask.end(), Input,
7389                    FreeDWord * 2 + Input % 2);
7390   };
7391   moveInputsToRightHalf(HToLInputs, LToLInputs, PSHUFHMask, LoMask,
7392                         /*SourceOffset*/ 4, /*DestOffset*/ 0);
7393   moveInputsToRightHalf(LToHInputs, HToHInputs, PSHUFLMask, HiMask,
7394                         /*SourceOffset*/ 0, /*DestOffset*/ 4);
7395
7396   // Now enact all the shuffles we've computed to move the inputs into their
7397   // target half.
7398   if (!isNoopShuffleMask(PSHUFLMask))
7399     V = DAG.getNode(X86ISD::PSHUFLW, DL, MVT::v8i16, V,
7400                     getV4X86ShuffleImm8ForMask(PSHUFLMask, DAG));
7401   if (!isNoopShuffleMask(PSHUFHMask))
7402     V = DAG.getNode(X86ISD::PSHUFHW, DL, MVT::v8i16, V,
7403                     getV4X86ShuffleImm8ForMask(PSHUFHMask, DAG));
7404   if (!isNoopShuffleMask(PSHUFDMask))
7405     V = DAG.getNode(ISD::BITCAST, DL, MVT::v8i16,
7406                     DAG.getNode(X86ISD::PSHUFD, DL, MVT::v4i32,
7407                                 DAG.getNode(ISD::BITCAST, DL, MVT::v4i32, V),
7408                                 getV4X86ShuffleImm8ForMask(PSHUFDMask, DAG)));
7409
7410   // At this point, each half should contain all its inputs, and we can then
7411   // just shuffle them into their final position.
7412   assert(std::count_if(LoMask.begin(), LoMask.end(),
7413                        [](int M) { return M >= 4; }) == 0 &&
7414          "Failed to lift all the high half inputs to the low mask!");
7415   assert(std::count_if(HiMask.begin(), HiMask.end(),
7416                        [](int M) { return M >= 0 && M < 4; }) == 0 &&
7417          "Failed to lift all the low half inputs to the high mask!");
7418
7419   // Do a half shuffle for the low mask.
7420   if (!isNoopShuffleMask(LoMask))
7421     V = DAG.getNode(X86ISD::PSHUFLW, DL, MVT::v8i16, V,
7422                     getV4X86ShuffleImm8ForMask(LoMask, DAG));
7423
7424   // Do a half shuffle with the high mask after shifting its values down.
7425   for (int &M : HiMask)
7426     if (M >= 0)
7427       M -= 4;
7428   if (!isNoopShuffleMask(HiMask))
7429     V = DAG.getNode(X86ISD::PSHUFHW, DL, MVT::v8i16, V,
7430                     getV4X86ShuffleImm8ForMask(HiMask, DAG));
7431
7432   return V;
7433 }
7434
7435 /// \brief Detect whether the mask pattern should be lowered through
7436 /// interleaving.
7437 ///
7438 /// This essentially tests whether viewing the mask as an interleaving of two
7439 /// sub-sequences reduces the cross-input traffic of a blend operation. If so,
7440 /// lowering it through interleaving is a significantly better strategy.
7441 static bool shouldLowerAsInterleaving(ArrayRef<int> Mask) {
7442   int NumEvenInputs[2] = {0, 0};
7443   int NumOddInputs[2] = {0, 0};
7444   int NumLoInputs[2] = {0, 0};
7445   int NumHiInputs[2] = {0, 0};
7446   for (int i = 0, Size = Mask.size(); i < Size; ++i) {
7447     if (Mask[i] < 0)
7448       continue;
7449
7450     int InputIdx = Mask[i] >= Size;
7451
7452     if (i < Size / 2)
7453       ++NumLoInputs[InputIdx];
7454     else
7455       ++NumHiInputs[InputIdx];
7456
7457     if ((i % 2) == 0)
7458       ++NumEvenInputs[InputIdx];
7459     else
7460       ++NumOddInputs[InputIdx];
7461   }
7462
7463   // The minimum number of cross-input results for both the interleaved and
7464   // split cases. If interleaving results in fewer cross-input results, return
7465   // true.
7466   int InterleavedCrosses = std::min(NumEvenInputs[1] + NumOddInputs[0],
7467                                     NumEvenInputs[0] + NumOddInputs[1]);
7468   int SplitCrosses = std::min(NumLoInputs[1] + NumHiInputs[0],
7469                               NumLoInputs[0] + NumHiInputs[1]);
7470   return InterleavedCrosses < SplitCrosses;
7471 }
7472
7473 /// \brief Blend two v8i16 vectors using a naive unpack strategy.
7474 ///
7475 /// This strategy only works when the inputs from each vector fit into a single
7476 /// half of that vector, and generally there are not so many inputs as to leave
7477 /// the in-place shuffles required highly constrained (and thus expensive). It
7478 /// shifts all the inputs into a single side of both input vectors and then
7479 /// uses an unpack to interleave these inputs in a single vector. At that
7480 /// point, we will fall back on the generic single input shuffle lowering.
7481 static SDValue lowerV8I16BasicBlendVectorShuffle(SDLoc DL, SDValue V1,
7482                                                  SDValue V2,
7483                                                  MutableArrayRef<int> Mask,
7484                                                  const X86Subtarget *Subtarget,
7485                                                  SelectionDAG &DAG) {
7486   assert(V1.getSimpleValueType() == MVT::v8i16 && "Bad input type!");
7487   assert(V2.getSimpleValueType() == MVT::v8i16 && "Bad input type!");
7488   SmallVector<int, 3> LoV1Inputs, HiV1Inputs, LoV2Inputs, HiV2Inputs;
7489   for (int i = 0; i < 8; ++i)
7490     if (Mask[i] >= 0 && Mask[i] < 4)
7491       LoV1Inputs.push_back(i);
7492     else if (Mask[i] >= 4 && Mask[i] < 8)
7493       HiV1Inputs.push_back(i);
7494     else if (Mask[i] >= 8 && Mask[i] < 12)
7495       LoV2Inputs.push_back(i);
7496     else if (Mask[i] >= 12)
7497       HiV2Inputs.push_back(i);
7498
7499   int NumV1Inputs = LoV1Inputs.size() + HiV1Inputs.size();
7500   int NumV2Inputs = LoV2Inputs.size() + HiV2Inputs.size();
7501   (void)NumV1Inputs;
7502   (void)NumV2Inputs;
7503   assert(NumV1Inputs > 0 && NumV1Inputs <= 3 && "At most 3 inputs supported");
7504   assert(NumV2Inputs > 0 && NumV2Inputs <= 3 && "At most 3 inputs supported");
7505   assert(NumV1Inputs + NumV2Inputs <= 4 && "At most 4 combined inputs");
7506
7507   bool MergeFromLo = LoV1Inputs.size() + LoV2Inputs.size() >=
7508                      HiV1Inputs.size() + HiV2Inputs.size();
7509
7510   auto moveInputsToHalf = [&](SDValue V, ArrayRef<int> LoInputs,
7511                               ArrayRef<int> HiInputs, bool MoveToLo,
7512                               int MaskOffset) {
7513     ArrayRef<int> GoodInputs = MoveToLo ? LoInputs : HiInputs;
7514     ArrayRef<int> BadInputs = MoveToLo ? HiInputs : LoInputs;
7515     if (BadInputs.empty())
7516       return V;
7517
7518     int MoveMask[] = {-1, -1, -1, -1, -1, -1, -1, -1};
7519     int MoveOffset = MoveToLo ? 0 : 4;
7520
7521     if (GoodInputs.empty()) {
7522       for (int BadInput : BadInputs) {
7523         MoveMask[Mask[BadInput] % 4 + MoveOffset] = Mask[BadInput] - MaskOffset;
7524         Mask[BadInput] = Mask[BadInput] % 4 + MoveOffset + MaskOffset;
7525       }
7526     } else {
7527       if (GoodInputs.size() == 2) {
7528         // If the low inputs are spread across two dwords, pack them into
7529         // a single dword.
7530         MoveMask[Mask[GoodInputs[0]] % 2 + MoveOffset] =
7531             Mask[GoodInputs[0]] - MaskOffset;
7532         MoveMask[Mask[GoodInputs[1]] % 2 + MoveOffset] =
7533             Mask[GoodInputs[1]] - MaskOffset;
7534         Mask[GoodInputs[0]] = Mask[GoodInputs[0]] % 2 + MoveOffset + MaskOffset;
7535         Mask[GoodInputs[1]] = Mask[GoodInputs[0]] % 2 + MoveOffset + MaskOffset;
7536       } else {
7537         // Otherwise pin the low inputs.
7538         for (int GoodInput : GoodInputs)
7539           MoveMask[Mask[GoodInput] - MaskOffset] = Mask[GoodInput] - MaskOffset;
7540       }
7541
7542       int MoveMaskIdx =
7543           std::find(std::begin(MoveMask) + MoveOffset, std::end(MoveMask), -1) -
7544           std::begin(MoveMask);
7545       assert(MoveMaskIdx >= MoveOffset && "Established above");
7546
7547       if (BadInputs.size() == 2) {
7548         assert(MoveMask[MoveMaskIdx] == -1 && "Expected empty slot");
7549         assert(MoveMask[MoveMaskIdx + 1] == -1 && "Expected empty slot");
7550         MoveMask[MoveMaskIdx + Mask[BadInputs[0]] % 2] =
7551             Mask[BadInputs[0]] - MaskOffset;
7552         MoveMask[MoveMaskIdx + Mask[BadInputs[1]] % 2] =
7553             Mask[BadInputs[1]] - MaskOffset;
7554         Mask[BadInputs[0]] = MoveMaskIdx + Mask[BadInputs[0]] % 2 + MaskOffset;
7555         Mask[BadInputs[1]] = MoveMaskIdx + Mask[BadInputs[1]] % 2 + MaskOffset;
7556       } else {
7557         assert(BadInputs.size() == 1 && "All sizes handled");
7558         MoveMask[MoveMaskIdx] = Mask[BadInputs[0]] - MaskOffset;
7559         Mask[BadInputs[0]] = MoveMaskIdx + MaskOffset;
7560       }
7561     }
7562
7563     return DAG.getVectorShuffle(MVT::v8i16, DL, V, DAG.getUNDEF(MVT::v8i16),
7564                                 MoveMask);
7565   };
7566   V1 = moveInputsToHalf(V1, LoV1Inputs, HiV1Inputs, MergeFromLo,
7567                         /*MaskOffset*/ 0);
7568   V2 = moveInputsToHalf(V2, LoV2Inputs, HiV2Inputs, MergeFromLo,
7569                         /*MaskOffset*/ 8);
7570
7571   // FIXME: Select an interleaving of the merge of V1 and V2 that minimizes
7572   // cross-half traffic in the final shuffle.
7573
7574   // Munge the mask to be a single-input mask after the unpack merges the
7575   // results.
7576   for (int &M : Mask)
7577     if (M != -1)
7578       M = 2 * (M % 4) + (M / 8);
7579
7580   return DAG.getVectorShuffle(
7581       MVT::v8i16, DL, DAG.getNode(MergeFromLo ? X86ISD::UNPCKL : X86ISD::UNPCKH,
7582                                   DL, MVT::v8i16, V1, V2),
7583       DAG.getUNDEF(MVT::v8i16), Mask);
7584 }
7585
7586 /// \brief Generic lowering of 8-lane i16 shuffles.
7587 ///
7588 /// This handles both single-input shuffles and combined shuffle/blends with
7589 /// two inputs. The single input shuffles are immediately delegated to
7590 /// a dedicated lowering routine.
7591 ///
7592 /// The blends are lowered in one of three fundamental ways. If there are few
7593 /// enough inputs, it delegates to a basic UNPCK-based strategy. If the shuffle
7594 /// of the input is significantly cheaper when lowered as an interleaving of
7595 /// the two inputs, try to interleave them. Otherwise, blend the low and high
7596 /// halves of the inputs separately (making them have relatively few inputs)
7597 /// and then concatenate them.
7598 static SDValue lowerV8I16VectorShuffle(SDValue Op, SDValue V1, SDValue V2,
7599                                        const X86Subtarget *Subtarget,
7600                                        SelectionDAG &DAG) {
7601   SDLoc DL(Op);
7602   assert(Op.getSimpleValueType() == MVT::v8i16 && "Bad shuffle type!");
7603   assert(V1.getSimpleValueType() == MVT::v8i16 && "Bad operand type!");
7604   assert(V2.getSimpleValueType() == MVT::v8i16 && "Bad operand type!");
7605   ShuffleVectorSDNode *SVOp = cast<ShuffleVectorSDNode>(Op);
7606   ArrayRef<int> OrigMask = SVOp->getMask();
7607   int MaskStorage[8] = {OrigMask[0], OrigMask[1], OrigMask[2], OrigMask[3],
7608                         OrigMask[4], OrigMask[5], OrigMask[6], OrigMask[7]};
7609   MutableArrayRef<int> Mask(MaskStorage);
7610
7611   assert(Mask.size() == 8 && "Unexpected mask size for v8 shuffle!");
7612
7613   auto isV1 = [](int M) { return M >= 0 && M < 8; };
7614   auto isV2 = [](int M) { return M >= 8; };
7615
7616   int NumV1Inputs = std::count_if(Mask.begin(), Mask.end(), isV1);
7617   int NumV2Inputs = std::count_if(Mask.begin(), Mask.end(), isV2);
7618
7619   if (NumV2Inputs == 0)
7620     return lowerV8I16SingleInputVectorShuffle(DL, V1, Mask, Subtarget, DAG);
7621
7622   assert(NumV1Inputs > 0 && "All single-input shuffles should be canonicalized "
7623                             "to be V1-input shuffles.");
7624
7625   if (NumV1Inputs + NumV2Inputs <= 4)
7626     return lowerV8I16BasicBlendVectorShuffle(DL, V1, V2, Mask, Subtarget, DAG);
7627
7628   // Check whether an interleaving lowering is likely to be more efficient.
7629   // This isn't perfect but it is a strong heuristic that tends to work well on
7630   // the kinds of shuffles that show up in practice.
7631   //
7632   // FIXME: Handle 1x, 2x, and 4x interleaving.
7633   if (shouldLowerAsInterleaving(Mask)) {
7634     // FIXME: Figure out whether we should pack these into the low or high
7635     // halves.
7636
7637     int EMask[8], OMask[8];
7638     for (int i = 0; i < 4; ++i) {
7639       EMask[i] = Mask[2*i];
7640       OMask[i] = Mask[2*i + 1];
7641       EMask[i + 4] = -1;
7642       OMask[i + 4] = -1;
7643     }
7644
7645     SDValue Evens = DAG.getVectorShuffle(MVT::v8i16, DL, V1, V2, EMask);
7646     SDValue Odds = DAG.getVectorShuffle(MVT::v8i16, DL, V1, V2, OMask);
7647
7648     return DAG.getNode(X86ISD::UNPCKL, DL, MVT::v8i16, Evens, Odds);
7649   }
7650
7651   int LoBlendMask[8] = {-1, -1, -1, -1, -1, -1, -1, -1};
7652   int HiBlendMask[8] = {-1, -1, -1, -1, -1, -1, -1, -1};
7653
7654   for (int i = 0; i < 4; ++i) {
7655     LoBlendMask[i] = Mask[i];
7656     HiBlendMask[i] = Mask[i + 4];
7657   }
7658
7659   SDValue LoV = DAG.getVectorShuffle(MVT::v8i16, DL, V1, V2, LoBlendMask);
7660   SDValue HiV = DAG.getVectorShuffle(MVT::v8i16, DL, V1, V2, HiBlendMask);
7661   LoV = DAG.getNode(ISD::BITCAST, DL, MVT::v2i64, LoV);
7662   HiV = DAG.getNode(ISD::BITCAST, DL, MVT::v2i64, HiV);
7663
7664   return DAG.getNode(ISD::BITCAST, DL, MVT::v8i16,
7665                      DAG.getNode(X86ISD::UNPCKL, DL, MVT::v2i64, LoV, HiV));
7666 }
7667
7668 /// \brief Generic lowering of v16i8 shuffles.
7669 ///
7670 /// This is a hybrid strategy to lower v16i8 vectors. It first attempts to
7671 /// detect any complexity reducing interleaving. If that doesn't help, it uses
7672 /// UNPCK to spread the i8 elements across two i16-element vectors, and uses
7673 /// the existing lowering for v8i16 blends on each half, finally PACK-ing them
7674 /// back together.
7675 static SDValue lowerV16I8VectorShuffle(SDValue Op, SDValue V1, SDValue V2,
7676                                        const X86Subtarget *Subtarget,
7677                                        SelectionDAG &DAG) {
7678   SDLoc DL(Op);
7679   assert(Op.getSimpleValueType() == MVT::v16i8 && "Bad shuffle type!");
7680   assert(V1.getSimpleValueType() == MVT::v16i8 && "Bad operand type!");
7681   assert(V2.getSimpleValueType() == MVT::v16i8 && "Bad operand type!");
7682   ShuffleVectorSDNode *SVOp = cast<ShuffleVectorSDNode>(Op);
7683   ArrayRef<int> OrigMask = SVOp->getMask();
7684   assert(OrigMask.size() == 16 && "Unexpected mask size for v16 shuffle!");
7685   int MaskStorage[16] = {
7686       OrigMask[0],  OrigMask[1],  OrigMask[2],  OrigMask[3],
7687       OrigMask[4],  OrigMask[5],  OrigMask[6],  OrigMask[7],
7688       OrigMask[8],  OrigMask[9],  OrigMask[10], OrigMask[11],
7689       OrigMask[12], OrigMask[13], OrigMask[14], OrigMask[15]};
7690   MutableArrayRef<int> Mask(MaskStorage);
7691   MutableArrayRef<int> LoMask = Mask.slice(0, 8);
7692   MutableArrayRef<int> HiMask = Mask.slice(8, 8);
7693
7694   // For single-input shuffles, there are some nicer lowering tricks we can use.
7695   if (isSingleInputShuffleMask(Mask)) {
7696     // Check whether we can widen this to an i16 shuffle by duplicating bytes.
7697     // Notably, this handles splat and partial-splat shuffles more efficiently.
7698     //
7699     // FIXME: We should check for other patterns which can be widened into an
7700     // i16 shuffle as well.
7701     auto canWidenViaDuplication = [](ArrayRef<int> Mask) {
7702       for (int i = 0; i < 16; i += 2) {
7703         if (Mask[i] != Mask[i + 1])
7704           return false;
7705       }
7706       return true;
7707     };
7708     if (canWidenViaDuplication(Mask)) {
7709       SmallVector<int, 4> LoInputs;
7710       std::copy_if(Mask.begin(), Mask.end(), std::back_inserter(LoInputs),
7711                    [](int M) { return M >= 0 && M < 8; });
7712       std::sort(LoInputs.begin(), LoInputs.end());
7713       LoInputs.erase(std::unique(LoInputs.begin(), LoInputs.end()),
7714                      LoInputs.end());
7715       SmallVector<int, 4> HiInputs;
7716       std::copy_if(Mask.begin(), Mask.end(), std::back_inserter(HiInputs),
7717                    [](int M) { return M >= 8; });
7718       std::sort(HiInputs.begin(), HiInputs.end());
7719       HiInputs.erase(std::unique(HiInputs.begin(), HiInputs.end()),
7720                      HiInputs.end());
7721
7722       bool TargetLo = LoInputs.size() >= HiInputs.size();
7723       ArrayRef<int> InPlaceInputs = TargetLo ? LoInputs : HiInputs;
7724       ArrayRef<int> MovingInputs = TargetLo ? HiInputs : LoInputs;
7725
7726       int ByteMask[16];
7727       SmallDenseMap<int, int, 8> LaneMap;
7728       for (int i = 0; i < 16; ++i)
7729         ByteMask[i] = -1;
7730       for (int I : InPlaceInputs) {
7731         ByteMask[I] = I;
7732         LaneMap[I] = I;
7733       }
7734       int FreeByteIdx = 0;
7735       int TargetOffset = TargetLo ? 0 : 8;
7736       for (int I : MovingInputs) {
7737         // Walk the free index into the byte mask until we find an unoccupied
7738         // spot. We bound this to 8 steps to catch bugs, the pigeonhole
7739         // principle indicates that there *must* be a spot as we can only have
7740         // 8 duplicated inputs. We have to walk the index using modular
7741         // arithmetic to wrap around as necessary.
7742         // FIXME: We could do a much better job of picking an inexpensive slot
7743         // so this doesn't go through the worst case for the byte shuffle.
7744         for (int j = 0; j < 8 && ByteMask[FreeByteIdx + TargetOffset] != -1;
7745              ++j, FreeByteIdx = (FreeByteIdx + 1) % 8)
7746           ;
7747         assert(ByteMask[FreeByteIdx + TargetOffset] == -1 &&
7748                "Failed to find a free byte!");
7749         ByteMask[FreeByteIdx + TargetOffset] = I;
7750         LaneMap[I] = FreeByteIdx + TargetOffset;
7751       }
7752       V1 = DAG.getVectorShuffle(MVT::v16i8, DL, V1, DAG.getUNDEF(MVT::v16i8),
7753                                 ByteMask);
7754       for (int &M : Mask)
7755         if (M != -1)
7756           M = LaneMap[M];
7757
7758       // Unpack the bytes to form the i16s that will be shuffled into place.
7759       V1 = DAG.getNode(TargetLo ? X86ISD::UNPCKL : X86ISD::UNPCKH, DL,
7760                        MVT::v16i8, V1, V1);
7761
7762       int I16Shuffle[8] = {-1, -1, -1, -1, -1, -1, -1, -1};
7763       for (int i = 0; i < 16; i += 2) {
7764         if (Mask[i] != -1)
7765           I16Shuffle[i / 2] = Mask[i] - (TargetLo ? 0 : 8);
7766         assert(I16Shuffle[i / 2] < 8 && "Invalid v8 shuffle mask!");
7767       }
7768       return DAG.getVectorShuffle(MVT::v8i16, DL,
7769                                   DAG.getNode(ISD::BITCAST, DL, MVT::v8i16, V1),
7770                                   DAG.getUNDEF(MVT::v8i16), I16Shuffle);
7771     }
7772   }
7773
7774   // Check whether an interleaving lowering is likely to be more efficient.
7775   // This isn't perfect but it is a strong heuristic that tends to work well on
7776   // the kinds of shuffles that show up in practice.
7777   //
7778   // FIXME: We need to handle other interleaving widths (i16, i32, ...).
7779   if (shouldLowerAsInterleaving(Mask)) {
7780     // FIXME: Figure out whether we should pack these into the low or high
7781     // halves.
7782
7783     int EMask[16], OMask[16];
7784     for (int i = 0; i < 8; ++i) {
7785       EMask[i] = Mask[2*i];
7786       OMask[i] = Mask[2*i + 1];
7787       EMask[i + 8] = -1;
7788       OMask[i + 8] = -1;
7789     }
7790
7791     SDValue Evens = DAG.getVectorShuffle(MVT::v16i8, DL, V1, V2, EMask);
7792     SDValue Odds = DAG.getVectorShuffle(MVT::v16i8, DL, V1, V2, OMask);
7793
7794     return DAG.getNode(X86ISD::UNPCKL, DL, MVT::v16i8, Evens, Odds);
7795   }
7796   SDValue Zero = getZeroVector(MVT::v8i16, Subtarget, DAG, DL);
7797   SDValue LoV1 =
7798       DAG.getNode(ISD::BITCAST, DL, MVT::v8i16,
7799                   DAG.getNode(X86ISD::UNPCKL, DL, MVT::v16i8, V1, Zero));
7800   SDValue HiV1 =
7801       DAG.getNode(ISD::BITCAST, DL, MVT::v8i16,
7802                   DAG.getNode(X86ISD::UNPCKH, DL, MVT::v16i8, V1, Zero));
7803   SDValue LoV2 =
7804       DAG.getNode(ISD::BITCAST, DL, MVT::v8i16,
7805                   DAG.getNode(X86ISD::UNPCKL, DL, MVT::v16i8, V2, Zero));
7806   SDValue HiV2 =
7807       DAG.getNode(ISD::BITCAST, DL, MVT::v8i16,
7808                   DAG.getNode(X86ISD::UNPCKH, DL, MVT::v16i8, V2, Zero));
7809
7810   int V1LoBlendMask[8] = {-1, -1, -1, -1, -1, -1, -1, -1};
7811   int V1HiBlendMask[8] = {-1, -1, -1, -1, -1, -1, -1, -1};
7812   int V2LoBlendMask[8] = {-1, -1, -1, -1, -1, -1, -1, -1};
7813   int V2HiBlendMask[8] = {-1, -1, -1, -1, -1, -1, -1, -1};
7814
7815   auto buildBlendMasks = [](MutableArrayRef<int> HalfMask,
7816                             MutableArrayRef<int> V1HalfBlendMask,
7817                             MutableArrayRef<int> V2HalfBlendMask) {
7818     for (int i = 0; i < 8; ++i)
7819       if (HalfMask[i] >= 0 && HalfMask[i] < 16) {
7820         V1HalfBlendMask[i] = HalfMask[i];
7821         HalfMask[i] = i;
7822       } else if (HalfMask[i] >= 16) {
7823         V2HalfBlendMask[i] = HalfMask[i] - 16;
7824         HalfMask[i] = i + 8;
7825       }
7826   };
7827   buildBlendMasks(LoMask, V1LoBlendMask, V2LoBlendMask);
7828   buildBlendMasks(HiMask, V1HiBlendMask, V2HiBlendMask);
7829
7830   SDValue V1Lo = DAG.getVectorShuffle(MVT::v8i16, DL, LoV1, HiV1, V1LoBlendMask);
7831   SDValue V2Lo = DAG.getVectorShuffle(MVT::v8i16, DL, LoV2, HiV2, V2LoBlendMask);
7832   SDValue V1Hi = DAG.getVectorShuffle(MVT::v8i16, DL, LoV1, HiV1, V1HiBlendMask);
7833   SDValue V2Hi = DAG.getVectorShuffle(MVT::v8i16, DL, LoV2, HiV2, V2HiBlendMask);
7834
7835   SDValue LoV = DAG.getVectorShuffle(MVT::v8i16, DL, V1Lo, V2Lo, LoMask);
7836   SDValue HiV = DAG.getVectorShuffle(MVT::v8i16, DL, V1Hi, V2Hi, HiMask);
7837
7838   return DAG.getNode(X86ISD::PACKUS, DL, MVT::v16i8, LoV, HiV);
7839 }
7840
7841 /// \brief Dispatching routine to lower various 128-bit x86 vector shuffles.
7842 ///
7843 /// This routine breaks down the specific type of 128-bit shuffle and
7844 /// dispatches to the lowering routines accordingly.
7845 static SDValue lower128BitVectorShuffle(SDValue Op, SDValue V1, SDValue V2,
7846                                         MVT VT, const X86Subtarget *Subtarget,
7847                                         SelectionDAG &DAG) {
7848   switch (VT.SimpleTy) {
7849   case MVT::v2i64:
7850     return lowerV2I64VectorShuffle(Op, V1, V2, Subtarget, DAG);
7851   case MVT::v2f64:
7852     return lowerV2F64VectorShuffle(Op, V1, V2, Subtarget, DAG);
7853   case MVT::v4i32:
7854     return lowerV4I32VectorShuffle(Op, V1, V2, Subtarget, DAG);
7855   case MVT::v4f32:
7856     return lowerV4F32VectorShuffle(Op, V1, V2, Subtarget, DAG);
7857   case MVT::v8i16:
7858     return lowerV8I16VectorShuffle(Op, V1, V2, Subtarget, DAG);
7859   case MVT::v16i8:
7860     return lowerV16I8VectorShuffle(Op, V1, V2, Subtarget, DAG);
7861
7862   default:
7863     llvm_unreachable("Unimplemented!");
7864   }
7865 }
7866
7867 /// \brief Tiny helper function to test whether adjacent masks are sequential.
7868 static bool areAdjacentMasksSequential(ArrayRef<int> Mask) {
7869   for (int i = 0, Size = Mask.size(); i < Size; i += 2)
7870     if (Mask[i] + 1 != Mask[i+1])
7871       return false;
7872
7873   return true;
7874 }
7875
7876 /// \brief Top-level lowering for x86 vector shuffles.
7877 ///
7878 /// This handles decomposition, canonicalization, and lowering of all x86
7879 /// vector shuffles. Most of the specific lowering strategies are encapsulated
7880 /// above in helper routines. The canonicalization attempts to widen shuffles
7881 /// to involve fewer lanes of wider elements, consolidate symmetric patterns
7882 /// s.t. only one of the two inputs needs to be tested, etc.
7883 static SDValue lowerVectorShuffle(SDValue Op, const X86Subtarget *Subtarget,
7884                                   SelectionDAG &DAG) {
7885   ShuffleVectorSDNode *SVOp = cast<ShuffleVectorSDNode>(Op);
7886   ArrayRef<int> Mask = SVOp->getMask();
7887   SDValue V1 = Op.getOperand(0);
7888   SDValue V2 = Op.getOperand(1);
7889   MVT VT = Op.getSimpleValueType();
7890   int NumElements = VT.getVectorNumElements();
7891   SDLoc dl(Op);
7892
7893   assert(VT.getSizeInBits() != 64 && "Can't lower MMX shuffles");
7894
7895   bool V1IsUndef = V1.getOpcode() == ISD::UNDEF;
7896   bool V2IsUndef = V2.getOpcode() == ISD::UNDEF;
7897   if (V1IsUndef && V2IsUndef)
7898     return DAG.getUNDEF(VT);
7899
7900   // When we create a shuffle node we put the UNDEF node to second operand,
7901   // but in some cases the first operand may be transformed to UNDEF.
7902   // In this case we should just commute the node.
7903   if (V1IsUndef)
7904     return CommuteVectorShuffle(SVOp, DAG);
7905
7906   // Check for non-undef masks pointing at an undef vector and make the masks
7907   // undef as well. This makes it easier to match the shuffle based solely on
7908   // the mask.
7909   if (V2IsUndef)
7910     for (int M : Mask)
7911       if (M >= NumElements) {
7912         SmallVector<int, 8> NewMask(Mask.begin(), Mask.end());
7913         for (int &M : NewMask)
7914           if (M >= NumElements)
7915             M = -1;
7916         return DAG.getVectorShuffle(VT, dl, V1, V2, NewMask);
7917       }
7918
7919   // For integer vector shuffles, try to collapse them into a shuffle of fewer
7920   // lanes but wider integers. We cap this to not form integers larger than i64
7921   // but it might be interesting to form i128 integers to handle flipping the
7922   // low and high halves of AVX 256-bit vectors.
7923   if (VT.isInteger() && VT.getScalarSizeInBits() < 64 &&
7924       areAdjacentMasksSequential(Mask)) {
7925     SmallVector<int, 8> NewMask;
7926     for (int i = 0, Size = Mask.size(); i < Size; i += 2)
7927       NewMask.push_back(Mask[i] / 2);
7928     MVT NewVT =
7929         MVT::getVectorVT(MVT::getIntegerVT(VT.getScalarSizeInBits() * 2),
7930                          VT.getVectorNumElements() / 2);
7931     V1 = DAG.getNode(ISD::BITCAST, dl, NewVT, V1);
7932     V2 = DAG.getNode(ISD::BITCAST, dl, NewVT, V2);
7933     return DAG.getNode(ISD::BITCAST, dl, VT,
7934                        DAG.getVectorShuffle(NewVT, dl, V1, V2, NewMask));
7935   }
7936
7937   int NumV1Elements = 0, NumUndefElements = 0, NumV2Elements = 0;
7938   for (int M : SVOp->getMask())
7939     if (M < 0)
7940       ++NumUndefElements;
7941     else if (M < NumElements)
7942       ++NumV1Elements;
7943     else
7944       ++NumV2Elements;
7945
7946   // Commute the shuffle as needed such that more elements come from V1 than
7947   // V2. This allows us to match the shuffle pattern strictly on how many
7948   // elements come from V1 without handling the symmetric cases.
7949   if (NumV2Elements > NumV1Elements)
7950     return CommuteVectorShuffle(SVOp, DAG);
7951
7952   // When the number of V1 and V2 elements are the same, try to minimize the
7953   // number of uses of V2 in the low half of the vector.
7954   if (NumV1Elements == NumV2Elements) {
7955     int LowV1Elements = 0, LowV2Elements = 0;
7956     for (int M : SVOp->getMask().slice(0, NumElements / 2))
7957       if (M >= NumElements)
7958         ++LowV2Elements;
7959       else if (M >= 0)
7960         ++LowV1Elements;
7961     if (LowV2Elements > LowV1Elements)
7962       return CommuteVectorShuffle(SVOp, DAG);
7963   }
7964
7965   // For each vector width, delegate to a specialized lowering routine.
7966   if (VT.getSizeInBits() == 128)
7967     return lower128BitVectorShuffle(Op, V1, V2, VT, Subtarget, DAG);
7968
7969   llvm_unreachable("Unimplemented!");
7970 }
7971
7972
7973 //===----------------------------------------------------------------------===//
7974 // Legacy vector shuffle lowering
7975 //
7976 // This code is the legacy code handling vector shuffles until the above
7977 // replaces its functionality and performance.
7978 //===----------------------------------------------------------------------===//
7979
7980 static bool isBlendMask(ArrayRef<int> MaskVals, MVT VT, bool hasSSE41,
7981                         bool hasInt256, unsigned *MaskOut = nullptr) {
7982   MVT EltVT = VT.getVectorElementType();
7983
7984   // There is no blend with immediate in AVX-512.
7985   if (VT.is512BitVector())
7986     return false;
7987
7988   if (!hasSSE41 || EltVT == MVT::i8)
7989     return false;
7990   if (!hasInt256 && VT == MVT::v16i16)
7991     return false;
7992
7993   unsigned MaskValue = 0;
7994   unsigned NumElems = VT.getVectorNumElements();
7995   // There are 2 lanes if (NumElems > 8), and 1 lane otherwise.
7996   unsigned NumLanes = (NumElems - 1) / 8 + 1;
7997   unsigned NumElemsInLane = NumElems / NumLanes;
7998
7999   // Blend for v16i16 should be symetric for the both lanes.
8000   for (unsigned i = 0; i < NumElemsInLane; ++i) {
8001
8002     int SndLaneEltIdx = (NumLanes == 2) ? MaskVals[i + NumElemsInLane] : -1;
8003     int EltIdx = MaskVals[i];
8004
8005     if ((EltIdx < 0 || EltIdx == (int)i) &&
8006         (SndLaneEltIdx < 0 || SndLaneEltIdx == (int)(i + NumElemsInLane)))
8007       continue;
8008
8009     if (((unsigned)EltIdx == (i + NumElems)) &&
8010         (SndLaneEltIdx < 0 ||
8011          (unsigned)SndLaneEltIdx == i + NumElems + NumElemsInLane))
8012       MaskValue |= (1 << i);
8013     else
8014       return false;
8015   }
8016
8017   if (MaskOut)
8018     *MaskOut = MaskValue;
8019   return true;
8020 }
8021
8022 // Try to lower a shuffle node into a simple blend instruction.
8023 // This function assumes isBlendMask returns true for this
8024 // SuffleVectorSDNode
8025 static SDValue LowerVECTOR_SHUFFLEtoBlend(ShuffleVectorSDNode *SVOp,
8026                                           unsigned MaskValue,
8027                                           const X86Subtarget *Subtarget,
8028                                           SelectionDAG &DAG) {
8029   MVT VT = SVOp->getSimpleValueType(0);
8030   MVT EltVT = VT.getVectorElementType();
8031   assert(isBlendMask(SVOp->getMask(), VT, Subtarget->hasSSE41(),
8032                      Subtarget->hasInt256() && "Trying to lower a "
8033                                                "VECTOR_SHUFFLE to a Blend but "
8034                                                "with the wrong mask"));
8035   SDValue V1 = SVOp->getOperand(0);
8036   SDValue V2 = SVOp->getOperand(1);
8037   SDLoc dl(SVOp);
8038   unsigned NumElems = VT.getVectorNumElements();
8039
8040   // Convert i32 vectors to floating point if it is not AVX2.
8041   // AVX2 introduced VPBLENDD instruction for 128 and 256-bit vectors.
8042   MVT BlendVT = VT;
8043   if (EltVT == MVT::i64 || (EltVT == MVT::i32 && !Subtarget->hasInt256())) {
8044     BlendVT = MVT::getVectorVT(MVT::getFloatingPointVT(EltVT.getSizeInBits()),
8045                                NumElems);
8046     V1 = DAG.getNode(ISD::BITCAST, dl, VT, V1);
8047     V2 = DAG.getNode(ISD::BITCAST, dl, VT, V2);
8048   }
8049
8050   SDValue Ret = DAG.getNode(X86ISD::BLENDI, dl, BlendVT, V1, V2,
8051                             DAG.getConstant(MaskValue, MVT::i32));
8052   return DAG.getNode(ISD::BITCAST, dl, VT, Ret);
8053 }
8054
8055 /// In vector type \p VT, return true if the element at index \p InputIdx
8056 /// falls on a different 128-bit lane than \p OutputIdx.
8057 static bool ShuffleCrosses128bitLane(MVT VT, unsigned InputIdx,
8058                                      unsigned OutputIdx) {
8059   unsigned EltSize = VT.getVectorElementType().getSizeInBits();
8060   return InputIdx * EltSize / 128 != OutputIdx * EltSize / 128;
8061 }
8062
8063 /// Generate a PSHUFB if possible.  Selects elements from \p V1 according to
8064 /// \p MaskVals.  MaskVals[OutputIdx] = InputIdx specifies that we want to
8065 /// shuffle the element at InputIdx in V1 to OutputIdx in the result.  If \p
8066 /// MaskVals refers to elements outside of \p V1 or is undef (-1), insert a
8067 /// zero.
8068 static SDValue getPSHUFB(ArrayRef<int> MaskVals, SDValue V1, SDLoc &dl,
8069                          SelectionDAG &DAG) {
8070   MVT VT = V1.getSimpleValueType();
8071   assert(VT.is128BitVector() || VT.is256BitVector());
8072
8073   MVT EltVT = VT.getVectorElementType();
8074   unsigned EltSizeInBytes = EltVT.getSizeInBits() / 8;
8075   unsigned NumElts = VT.getVectorNumElements();
8076
8077   SmallVector<SDValue, 32> PshufbMask;
8078   for (unsigned OutputIdx = 0; OutputIdx < NumElts; ++OutputIdx) {
8079     int InputIdx = MaskVals[OutputIdx];
8080     unsigned InputByteIdx;
8081
8082     if (InputIdx < 0 || NumElts <= (unsigned)InputIdx)
8083       InputByteIdx = 0x80;
8084     else {
8085       // Cross lane is not allowed.
8086       if (ShuffleCrosses128bitLane(VT, InputIdx, OutputIdx))
8087         return SDValue();
8088       InputByteIdx = InputIdx * EltSizeInBytes;
8089       // Index is an byte offset within the 128-bit lane.
8090       InputByteIdx &= 0xf;
8091     }
8092
8093     for (unsigned j = 0; j < EltSizeInBytes; ++j) {
8094       PshufbMask.push_back(DAG.getConstant(InputByteIdx, MVT::i8));
8095       if (InputByteIdx != 0x80)
8096         ++InputByteIdx;
8097     }
8098   }
8099
8100   MVT ShufVT = MVT::getVectorVT(MVT::i8, PshufbMask.size());
8101   if (ShufVT != VT)
8102     V1 = DAG.getNode(ISD::BITCAST, dl, ShufVT, V1);
8103   return DAG.getNode(X86ISD::PSHUFB, dl, ShufVT, V1,
8104                      DAG.getNode(ISD::BUILD_VECTOR, dl, ShufVT, PshufbMask));
8105 }
8106
8107 // v8i16 shuffles - Prefer shuffles in the following order:
8108 // 1. [all]   pshuflw, pshufhw, optional move
8109 // 2. [ssse3] 1 x pshufb
8110 // 3. [ssse3] 2 x pshufb + 1 x por
8111 // 4. [all]   mov + pshuflw + pshufhw + N x (pextrw + pinsrw)
8112 static SDValue
8113 LowerVECTOR_SHUFFLEv8i16(SDValue Op, const X86Subtarget *Subtarget,
8114                          SelectionDAG &DAG) {
8115   ShuffleVectorSDNode *SVOp = cast<ShuffleVectorSDNode>(Op);
8116   SDValue V1 = SVOp->getOperand(0);
8117   SDValue V2 = SVOp->getOperand(1);
8118   SDLoc dl(SVOp);
8119   SmallVector<int, 8> MaskVals;
8120
8121   // Determine if more than 1 of the words in each of the low and high quadwords
8122   // of the result come from the same quadword of one of the two inputs.  Undef
8123   // mask values count as coming from any quadword, for better codegen.
8124   //
8125   // Lo/HiQuad[i] = j indicates how many words from the ith quad of the input
8126   // feeds this quad.  For i, 0 and 1 refer to V1, 2 and 3 refer to V2.
8127   unsigned LoQuad[] = { 0, 0, 0, 0 };
8128   unsigned HiQuad[] = { 0, 0, 0, 0 };
8129   // Indices of quads used.
8130   std::bitset<4> InputQuads;
8131   for (unsigned i = 0; i < 8; ++i) {
8132     unsigned *Quad = i < 4 ? LoQuad : HiQuad;
8133     int EltIdx = SVOp->getMaskElt(i);
8134     MaskVals.push_back(EltIdx);
8135     if (EltIdx < 0) {
8136       ++Quad[0];
8137       ++Quad[1];
8138       ++Quad[2];
8139       ++Quad[3];
8140       continue;
8141     }
8142     ++Quad[EltIdx / 4];
8143     InputQuads.set(EltIdx / 4);
8144   }
8145
8146   int BestLoQuad = -1;
8147   unsigned MaxQuad = 1;
8148   for (unsigned i = 0; i < 4; ++i) {
8149     if (LoQuad[i] > MaxQuad) {
8150       BestLoQuad = i;
8151       MaxQuad = LoQuad[i];
8152     }
8153   }
8154
8155   int BestHiQuad = -1;
8156   MaxQuad = 1;
8157   for (unsigned i = 0; i < 4; ++i) {
8158     if (HiQuad[i] > MaxQuad) {
8159       BestHiQuad = i;
8160       MaxQuad = HiQuad[i];
8161     }
8162   }
8163
8164   // For SSSE3, If all 8 words of the result come from only 1 quadword of each
8165   // of the two input vectors, shuffle them into one input vector so only a
8166   // single pshufb instruction is necessary. If there are more than 2 input
8167   // quads, disable the next transformation since it does not help SSSE3.
8168   bool V1Used = InputQuads[0] || InputQuads[1];
8169   bool V2Used = InputQuads[2] || InputQuads[3];
8170   if (Subtarget->hasSSSE3()) {
8171     if (InputQuads.count() == 2 && V1Used && V2Used) {
8172       BestLoQuad = InputQuads[0] ? 0 : 1;
8173       BestHiQuad = InputQuads[2] ? 2 : 3;
8174     }
8175     if (InputQuads.count() > 2) {
8176       BestLoQuad = -1;
8177       BestHiQuad = -1;
8178     }
8179   }
8180
8181   // If BestLoQuad or BestHiQuad are set, shuffle the quads together and update
8182   // the shuffle mask.  If a quad is scored as -1, that means that it contains
8183   // words from all 4 input quadwords.
8184   SDValue NewV;
8185   if (BestLoQuad >= 0 || BestHiQuad >= 0) {
8186     int MaskV[] = {
8187       BestLoQuad < 0 ? 0 : BestLoQuad,
8188       BestHiQuad < 0 ? 1 : BestHiQuad
8189     };
8190     NewV = DAG.getVectorShuffle(MVT::v2i64, dl,
8191                   DAG.getNode(ISD::BITCAST, dl, MVT::v2i64, V1),
8192                   DAG.getNode(ISD::BITCAST, dl, MVT::v2i64, V2), &MaskV[0]);
8193     NewV = DAG.getNode(ISD::BITCAST, dl, MVT::v8i16, NewV);
8194
8195     // Rewrite the MaskVals and assign NewV to V1 if NewV now contains all the
8196     // source words for the shuffle, to aid later transformations.
8197     bool AllWordsInNewV = true;
8198     bool InOrder[2] = { true, true };
8199     for (unsigned i = 0; i != 8; ++i) {
8200       int idx = MaskVals[i];
8201       if (idx != (int)i)
8202         InOrder[i/4] = false;
8203       if (idx < 0 || (idx/4) == BestLoQuad || (idx/4) == BestHiQuad)
8204         continue;
8205       AllWordsInNewV = false;
8206       break;
8207     }
8208
8209     bool pshuflw = AllWordsInNewV, pshufhw = AllWordsInNewV;
8210     if (AllWordsInNewV) {
8211       for (int i = 0; i != 8; ++i) {
8212         int idx = MaskVals[i];
8213         if (idx < 0)
8214           continue;
8215         idx = MaskVals[i] = (idx / 4) == BestLoQuad ? (idx & 3) : (idx & 3) + 4;
8216         if ((idx != i) && idx < 4)
8217           pshufhw = false;
8218         if ((idx != i) && idx > 3)
8219           pshuflw = false;
8220       }
8221       V1 = NewV;
8222       V2Used = false;
8223       BestLoQuad = 0;
8224       BestHiQuad = 1;
8225     }
8226
8227     // If we've eliminated the use of V2, and the new mask is a pshuflw or
8228     // pshufhw, that's as cheap as it gets.  Return the new shuffle.
8229     if ((pshufhw && InOrder[0]) || (pshuflw && InOrder[1])) {
8230       unsigned Opc = pshufhw ? X86ISD::PSHUFHW : X86ISD::PSHUFLW;
8231       unsigned TargetMask = 0;
8232       NewV = DAG.getVectorShuffle(MVT::v8i16, dl, NewV,
8233                                   DAG.getUNDEF(MVT::v8i16), &MaskVals[0]);
8234       ShuffleVectorSDNode *SVOp = cast<ShuffleVectorSDNode>(NewV.getNode());
8235       TargetMask = pshufhw ? getShufflePSHUFHWImmediate(SVOp):
8236                              getShufflePSHUFLWImmediate(SVOp);
8237       V1 = NewV.getOperand(0);
8238       return getTargetShuffleNode(Opc, dl, MVT::v8i16, V1, TargetMask, DAG);
8239     }
8240   }
8241
8242   // Promote splats to a larger type which usually leads to more efficient code.
8243   // FIXME: Is this true if pshufb is available?
8244   if (SVOp->isSplat())
8245     return PromoteSplat(SVOp, DAG);
8246
8247   // If we have SSSE3, and all words of the result are from 1 input vector,
8248   // case 2 is generated, otherwise case 3 is generated.  If no SSSE3
8249   // is present, fall back to case 4.
8250   if (Subtarget->hasSSSE3()) {
8251     SmallVector<SDValue,16> pshufbMask;
8252
8253     // If we have elements from both input vectors, set the high bit of the
8254     // shuffle mask element to zero out elements that come from V2 in the V1
8255     // mask, and elements that come from V1 in the V2 mask, so that the two
8256     // results can be OR'd together.
8257     bool TwoInputs = V1Used && V2Used;
8258     V1 = getPSHUFB(MaskVals, V1, dl, DAG);
8259     if (!TwoInputs)
8260       return DAG.getNode(ISD::BITCAST, dl, MVT::v8i16, V1);
8261
8262     // Calculate the shuffle mask for the second input, shuffle it, and
8263     // OR it with the first shuffled input.
8264     CommuteVectorShuffleMask(MaskVals, 8);
8265     V2 = getPSHUFB(MaskVals, V2, dl, DAG);
8266     V1 = DAG.getNode(ISD::OR, dl, MVT::v16i8, V1, V2);
8267     return DAG.getNode(ISD::BITCAST, dl, MVT::v8i16, V1);
8268   }
8269
8270   // If BestLoQuad >= 0, generate a pshuflw to put the low elements in order,
8271   // and update MaskVals with new element order.
8272   std::bitset<8> InOrder;
8273   if (BestLoQuad >= 0) {
8274     int MaskV[] = { -1, -1, -1, -1, 4, 5, 6, 7 };
8275     for (int i = 0; i != 4; ++i) {
8276       int idx = MaskVals[i];
8277       if (idx < 0) {
8278         InOrder.set(i);
8279       } else if ((idx / 4) == BestLoQuad) {
8280         MaskV[i] = idx & 3;
8281         InOrder.set(i);
8282       }
8283     }
8284     NewV = DAG.getVectorShuffle(MVT::v8i16, dl, NewV, DAG.getUNDEF(MVT::v8i16),
8285                                 &MaskV[0]);
8286
8287     if (NewV.getOpcode() == ISD::VECTOR_SHUFFLE && Subtarget->hasSSE2()) {
8288       ShuffleVectorSDNode *SVOp = cast<ShuffleVectorSDNode>(NewV.getNode());
8289       NewV = getTargetShuffleNode(X86ISD::PSHUFLW, dl, MVT::v8i16,
8290                                   NewV.getOperand(0),
8291                                   getShufflePSHUFLWImmediate(SVOp), DAG);
8292     }
8293   }
8294
8295   // If BestHi >= 0, generate a pshufhw to put the high elements in order,
8296   // and update MaskVals with the new element order.
8297   if (BestHiQuad >= 0) {
8298     int MaskV[] = { 0, 1, 2, 3, -1, -1, -1, -1 };
8299     for (unsigned i = 4; i != 8; ++i) {
8300       int idx = MaskVals[i];
8301       if (idx < 0) {
8302         InOrder.set(i);
8303       } else if ((idx / 4) == BestHiQuad) {
8304         MaskV[i] = (idx & 3) + 4;
8305         InOrder.set(i);
8306       }
8307     }
8308     NewV = DAG.getVectorShuffle(MVT::v8i16, dl, NewV, DAG.getUNDEF(MVT::v8i16),
8309                                 &MaskV[0]);
8310
8311     if (NewV.getOpcode() == ISD::VECTOR_SHUFFLE && Subtarget->hasSSE2()) {
8312       ShuffleVectorSDNode *SVOp = cast<ShuffleVectorSDNode>(NewV.getNode());
8313       NewV = getTargetShuffleNode(X86ISD::PSHUFHW, dl, MVT::v8i16,
8314                                   NewV.getOperand(0),
8315                                   getShufflePSHUFHWImmediate(SVOp), DAG);
8316     }
8317   }
8318
8319   // In case BestHi & BestLo were both -1, which means each quadword has a word
8320   // from each of the four input quadwords, calculate the InOrder bitvector now
8321   // before falling through to the insert/extract cleanup.
8322   if (BestLoQuad == -1 && BestHiQuad == -1) {
8323     NewV = V1;
8324     for (int i = 0; i != 8; ++i)
8325       if (MaskVals[i] < 0 || MaskVals[i] == i)
8326         InOrder.set(i);
8327   }
8328
8329   // The other elements are put in the right place using pextrw and pinsrw.
8330   for (unsigned i = 0; i != 8; ++i) {
8331     if (InOrder[i])
8332       continue;
8333     int EltIdx = MaskVals[i];
8334     if (EltIdx < 0)
8335       continue;
8336     SDValue ExtOp = (EltIdx < 8) ?
8337       DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, MVT::i16, V1,
8338                   DAG.getIntPtrConstant(EltIdx)) :
8339       DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, MVT::i16, V2,
8340                   DAG.getIntPtrConstant(EltIdx - 8));
8341     NewV = DAG.getNode(ISD::INSERT_VECTOR_ELT, dl, MVT::v8i16, NewV, ExtOp,
8342                        DAG.getIntPtrConstant(i));
8343   }
8344   return NewV;
8345 }
8346
8347 /// \brief v16i16 shuffles
8348 ///
8349 /// FIXME: We only support generation of a single pshufb currently.  We can
8350 /// generalize the other applicable cases from LowerVECTOR_SHUFFLEv8i16 as
8351 /// well (e.g 2 x pshufb + 1 x por).
8352 static SDValue
8353 LowerVECTOR_SHUFFLEv16i16(SDValue Op, SelectionDAG &DAG) {
8354   ShuffleVectorSDNode *SVOp = cast<ShuffleVectorSDNode>(Op);
8355   SDValue V1 = SVOp->getOperand(0);
8356   SDValue V2 = SVOp->getOperand(1);
8357   SDLoc dl(SVOp);
8358
8359   if (V2.getOpcode() != ISD::UNDEF)
8360     return SDValue();
8361
8362   SmallVector<int, 16> MaskVals(SVOp->getMask().begin(), SVOp->getMask().end());
8363   return getPSHUFB(MaskVals, V1, dl, DAG);
8364 }
8365
8366 // v16i8 shuffles - Prefer shuffles in the following order:
8367 // 1. [ssse3] 1 x pshufb
8368 // 2. [ssse3] 2 x pshufb + 1 x por
8369 // 3. [all]   v8i16 shuffle + N x pextrw + rotate + pinsrw
8370 static SDValue LowerVECTOR_SHUFFLEv16i8(ShuffleVectorSDNode *SVOp,
8371                                         const X86Subtarget* Subtarget,
8372                                         SelectionDAG &DAG) {
8373   const TargetLowering &TLI = DAG.getTargetLoweringInfo();
8374   SDValue V1 = SVOp->getOperand(0);
8375   SDValue V2 = SVOp->getOperand(1);
8376   SDLoc dl(SVOp);
8377   ArrayRef<int> MaskVals = SVOp->getMask();
8378
8379   // Promote splats to a larger type which usually leads to more efficient code.
8380   // FIXME: Is this true if pshufb is available?
8381   if (SVOp->isSplat())
8382     return PromoteSplat(SVOp, DAG);
8383
8384   // If we have SSSE3, case 1 is generated when all result bytes come from
8385   // one of  the inputs.  Otherwise, case 2 is generated.  If no SSSE3 is
8386   // present, fall back to case 3.
8387
8388   // If SSSE3, use 1 pshufb instruction per vector with elements in the result.
8389   if (Subtarget->hasSSSE3()) {
8390     SmallVector<SDValue,16> pshufbMask;
8391
8392     // If all result elements are from one input vector, then only translate
8393     // undef mask values to 0x80 (zero out result) in the pshufb mask.
8394     //
8395     // Otherwise, we have elements from both input vectors, and must zero out
8396     // elements that come from V2 in the first mask, and V1 in the second mask
8397     // so that we can OR them together.
8398     for (unsigned i = 0; i != 16; ++i) {
8399       int EltIdx = MaskVals[i];
8400       if (EltIdx < 0 || EltIdx >= 16)
8401         EltIdx = 0x80;
8402       pshufbMask.push_back(DAG.getConstant(EltIdx, MVT::i8));
8403     }
8404     V1 = DAG.getNode(X86ISD::PSHUFB, dl, MVT::v16i8, V1,
8405                      DAG.getNode(ISD::BUILD_VECTOR, dl,
8406                                  MVT::v16i8, pshufbMask));
8407
8408     // As PSHUFB will zero elements with negative indices, it's safe to ignore
8409     // the 2nd operand if it's undefined or zero.
8410     if (V2.getOpcode() == ISD::UNDEF ||
8411         ISD::isBuildVectorAllZeros(V2.getNode()))
8412       return V1;
8413
8414     // Calculate the shuffle mask for the second input, shuffle it, and
8415     // OR it with the first shuffled input.
8416     pshufbMask.clear();
8417     for (unsigned i = 0; i != 16; ++i) {
8418       int EltIdx = MaskVals[i];
8419       EltIdx = (EltIdx < 16) ? 0x80 : EltIdx - 16;
8420       pshufbMask.push_back(DAG.getConstant(EltIdx, MVT::i8));
8421     }
8422     V2 = DAG.getNode(X86ISD::PSHUFB, dl, MVT::v16i8, V2,
8423                      DAG.getNode(ISD::BUILD_VECTOR, dl,
8424                                  MVT::v16i8, pshufbMask));
8425     return DAG.getNode(ISD::OR, dl, MVT::v16i8, V1, V2);
8426   }
8427
8428   // No SSSE3 - Calculate in place words and then fix all out of place words
8429   // With 0-16 extracts & inserts.  Worst case is 16 bytes out of order from
8430   // the 16 different words that comprise the two doublequadword input vectors.
8431   V1 = DAG.getNode(ISD::BITCAST, dl, MVT::v8i16, V1);
8432   V2 = DAG.getNode(ISD::BITCAST, dl, MVT::v8i16, V2);
8433   SDValue NewV = V1;
8434   for (int i = 0; i != 8; ++i) {
8435     int Elt0 = MaskVals[i*2];
8436     int Elt1 = MaskVals[i*2+1];
8437
8438     // This word of the result is all undef, skip it.
8439     if (Elt0 < 0 && Elt1 < 0)
8440       continue;
8441
8442     // This word of the result is already in the correct place, skip it.
8443     if ((Elt0 == i*2) && (Elt1 == i*2+1))
8444       continue;
8445
8446     SDValue Elt0Src = Elt0 < 16 ? V1 : V2;
8447     SDValue Elt1Src = Elt1 < 16 ? V1 : V2;
8448     SDValue InsElt;
8449
8450     // If Elt0 and Elt1 are defined, are consecutive, and can be load
8451     // using a single extract together, load it and store it.
8452     if ((Elt0 >= 0) && ((Elt0 + 1) == Elt1) && ((Elt0 & 1) == 0)) {
8453       InsElt = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, MVT::i16, Elt1Src,
8454                            DAG.getIntPtrConstant(Elt1 / 2));
8455       NewV = DAG.getNode(ISD::INSERT_VECTOR_ELT, dl, MVT::v8i16, NewV, InsElt,
8456                         DAG.getIntPtrConstant(i));
8457       continue;
8458     }
8459
8460     // If Elt1 is defined, extract it from the appropriate source.  If the
8461     // source byte is not also odd, shift the extracted word left 8 bits
8462     // otherwise clear the bottom 8 bits if we need to do an or.
8463     if (Elt1 >= 0) {
8464       InsElt = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, MVT::i16, Elt1Src,
8465                            DAG.getIntPtrConstant(Elt1 / 2));
8466       if ((Elt1 & 1) == 0)
8467         InsElt = DAG.getNode(ISD::SHL, dl, MVT::i16, InsElt,
8468                              DAG.getConstant(8,
8469                                   TLI.getShiftAmountTy(InsElt.getValueType())));
8470       else if (Elt0 >= 0)
8471         InsElt = DAG.getNode(ISD::AND, dl, MVT::i16, InsElt,
8472                              DAG.getConstant(0xFF00, MVT::i16));
8473     }
8474     // If Elt0 is defined, extract it from the appropriate source.  If the
8475     // source byte is not also even, shift the extracted word right 8 bits. If
8476     // Elt1 was also defined, OR the extracted values together before
8477     // inserting them in the result.
8478     if (Elt0 >= 0) {
8479       SDValue InsElt0 = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, MVT::i16,
8480                                     Elt0Src, DAG.getIntPtrConstant(Elt0 / 2));
8481       if ((Elt0 & 1) != 0)
8482         InsElt0 = DAG.getNode(ISD::SRL, dl, MVT::i16, InsElt0,
8483                               DAG.getConstant(8,
8484                                  TLI.getShiftAmountTy(InsElt0.getValueType())));
8485       else if (Elt1 >= 0)
8486         InsElt0 = DAG.getNode(ISD::AND, dl, MVT::i16, InsElt0,
8487                              DAG.getConstant(0x00FF, MVT::i16));
8488       InsElt = Elt1 >= 0 ? DAG.getNode(ISD::OR, dl, MVT::i16, InsElt, InsElt0)
8489                          : InsElt0;
8490     }
8491     NewV = DAG.getNode(ISD::INSERT_VECTOR_ELT, dl, MVT::v8i16, NewV, InsElt,
8492                        DAG.getIntPtrConstant(i));
8493   }
8494   return DAG.getNode(ISD::BITCAST, dl, MVT::v16i8, NewV);
8495 }
8496
8497 // v32i8 shuffles - Translate to VPSHUFB if possible.
8498 static
8499 SDValue LowerVECTOR_SHUFFLEv32i8(ShuffleVectorSDNode *SVOp,
8500                                  const X86Subtarget *Subtarget,
8501                                  SelectionDAG &DAG) {
8502   MVT VT = SVOp->getSimpleValueType(0);
8503   SDValue V1 = SVOp->getOperand(0);
8504   SDValue V2 = SVOp->getOperand(1);
8505   SDLoc dl(SVOp);
8506   SmallVector<int, 32> MaskVals(SVOp->getMask().begin(), SVOp->getMask().end());
8507
8508   bool V2IsUndef = V2.getOpcode() == ISD::UNDEF;
8509   bool V1IsAllZero = ISD::isBuildVectorAllZeros(V1.getNode());
8510   bool V2IsAllZero = ISD::isBuildVectorAllZeros(V2.getNode());
8511
8512   // VPSHUFB may be generated if
8513   // (1) one of input vector is undefined or zeroinitializer.
8514   // The mask value 0x80 puts 0 in the corresponding slot of the vector.
8515   // And (2) the mask indexes don't cross the 128-bit lane.
8516   if (VT != MVT::v32i8 || !Subtarget->hasInt256() ||
8517       (!V2IsUndef && !V2IsAllZero && !V1IsAllZero))
8518     return SDValue();
8519
8520   if (V1IsAllZero && !V2IsAllZero) {
8521     CommuteVectorShuffleMask(MaskVals, 32);
8522     V1 = V2;
8523   }
8524   return getPSHUFB(MaskVals, V1, dl, DAG);
8525 }
8526
8527 /// RewriteAsNarrowerShuffle - Try rewriting v8i16 and v16i8 shuffles as 4 wide
8528 /// ones, or rewriting v4i32 / v4f32 as 2 wide ones if possible. This can be
8529 /// done when every pair / quad of shuffle mask elements point to elements in
8530 /// the right sequence. e.g.
8531 /// vector_shuffle X, Y, <2, 3, | 10, 11, | 0, 1, | 14, 15>
8532 static
8533 SDValue RewriteAsNarrowerShuffle(ShuffleVectorSDNode *SVOp,
8534                                  SelectionDAG &DAG) {
8535   MVT VT = SVOp->getSimpleValueType(0);
8536   SDLoc dl(SVOp);
8537   unsigned NumElems = VT.getVectorNumElements();
8538   MVT NewVT;
8539   unsigned Scale;
8540   switch (VT.SimpleTy) {
8541   default: llvm_unreachable("Unexpected!");
8542   case MVT::v2i64:
8543   case MVT::v2f64:
8544            return SDValue(SVOp, 0);
8545   case MVT::v4f32:  NewVT = MVT::v2f64; Scale = 2; break;
8546   case MVT::v4i32:  NewVT = MVT::v2i64; Scale = 2; break;
8547   case MVT::v8i16:  NewVT = MVT::v4i32; Scale = 2; break;
8548   case MVT::v16i8:  NewVT = MVT::v4i32; Scale = 4; break;
8549   case MVT::v16i16: NewVT = MVT::v8i32; Scale = 2; break;
8550   case MVT::v32i8:  NewVT = MVT::v8i32; Scale = 4; break;
8551   }
8552
8553   SmallVector<int, 8> MaskVec;
8554   for (unsigned i = 0; i != NumElems; i += Scale) {
8555     int StartIdx = -1;
8556     for (unsigned j = 0; j != Scale; ++j) {
8557       int EltIdx = SVOp->getMaskElt(i+j);
8558       if (EltIdx < 0)
8559         continue;
8560       if (StartIdx < 0)
8561         StartIdx = (EltIdx / Scale);
8562       if (EltIdx != (int)(StartIdx*Scale + j))
8563         return SDValue();
8564     }
8565     MaskVec.push_back(StartIdx);
8566   }
8567
8568   SDValue V1 = DAG.getNode(ISD::BITCAST, dl, NewVT, SVOp->getOperand(0));
8569   SDValue V2 = DAG.getNode(ISD::BITCAST, dl, NewVT, SVOp->getOperand(1));
8570   return DAG.getVectorShuffle(NewVT, dl, V1, V2, &MaskVec[0]);
8571 }
8572
8573 /// getVZextMovL - Return a zero-extending vector move low node.
8574 ///
8575 static SDValue getVZextMovL(MVT VT, MVT OpVT,
8576                             SDValue SrcOp, SelectionDAG &DAG,
8577                             const X86Subtarget *Subtarget, SDLoc dl) {
8578   if (VT == MVT::v2f64 || VT == MVT::v4f32) {
8579     LoadSDNode *LD = nullptr;
8580     if (!isScalarLoadToVector(SrcOp.getNode(), &LD))
8581       LD = dyn_cast<LoadSDNode>(SrcOp);
8582     if (!LD) {
8583       // movssrr and movsdrr do not clear top bits. Try to use movd, movq
8584       // instead.
8585       MVT ExtVT = (OpVT == MVT::v2f64) ? MVT::i64 : MVT::i32;
8586       if ((ExtVT != MVT::i64 || Subtarget->is64Bit()) &&
8587           SrcOp.getOpcode() == ISD::SCALAR_TO_VECTOR &&
8588           SrcOp.getOperand(0).getOpcode() == ISD::BITCAST &&
8589           SrcOp.getOperand(0).getOperand(0).getValueType() == ExtVT) {
8590         // PR2108
8591         OpVT = (OpVT == MVT::v2f64) ? MVT::v2i64 : MVT::v4i32;
8592         return DAG.getNode(ISD::BITCAST, dl, VT,
8593                            DAG.getNode(X86ISD::VZEXT_MOVL, dl, OpVT,
8594                                        DAG.getNode(ISD::SCALAR_TO_VECTOR, dl,
8595                                                    OpVT,
8596                                                    SrcOp.getOperand(0)
8597                                                           .getOperand(0))));
8598       }
8599     }
8600   }
8601
8602   return DAG.getNode(ISD::BITCAST, dl, VT,
8603                      DAG.getNode(X86ISD::VZEXT_MOVL, dl, OpVT,
8604                                  DAG.getNode(ISD::BITCAST, dl,
8605                                              OpVT, SrcOp)));
8606 }
8607
8608 /// LowerVECTOR_SHUFFLE_256 - Handle all 256-bit wide vectors shuffles
8609 /// which could not be matched by any known target speficic shuffle
8610 static SDValue
8611 LowerVECTOR_SHUFFLE_256(ShuffleVectorSDNode *SVOp, SelectionDAG &DAG) {
8612
8613   SDValue NewOp = Compact8x32ShuffleNode(SVOp, DAG);
8614   if (NewOp.getNode())
8615     return NewOp;
8616
8617   MVT VT = SVOp->getSimpleValueType(0);
8618
8619   unsigned NumElems = VT.getVectorNumElements();
8620   unsigned NumLaneElems = NumElems / 2;
8621
8622   SDLoc dl(SVOp);
8623   MVT EltVT = VT.getVectorElementType();
8624   MVT NVT = MVT::getVectorVT(EltVT, NumLaneElems);
8625   SDValue Output[2];
8626
8627   SmallVector<int, 16> Mask;
8628   for (unsigned l = 0; l < 2; ++l) {
8629     // Build a shuffle mask for the output, discovering on the fly which
8630     // input vectors to use as shuffle operands (recorded in InputUsed).
8631     // If building a suitable shuffle vector proves too hard, then bail
8632     // out with UseBuildVector set.
8633     bool UseBuildVector = false;
8634     int InputUsed[2] = { -1, -1 }; // Not yet discovered.
8635     unsigned LaneStart = l * NumLaneElems;
8636     for (unsigned i = 0; i != NumLaneElems; ++i) {
8637       // The mask element.  This indexes into the input.
8638       int Idx = SVOp->getMaskElt(i+LaneStart);
8639       if (Idx < 0) {
8640         // the mask element does not index into any input vector.
8641         Mask.push_back(-1);
8642         continue;
8643       }
8644
8645       // The input vector this mask element indexes into.
8646       int Input = Idx / NumLaneElems;
8647
8648       // Turn the index into an offset from the start of the input vector.
8649       Idx -= Input * NumLaneElems;
8650
8651       // Find or create a shuffle vector operand to hold this input.
8652       unsigned OpNo;
8653       for (OpNo = 0; OpNo < array_lengthof(InputUsed); ++OpNo) {
8654         if (InputUsed[OpNo] == Input)
8655           // This input vector is already an operand.
8656           break;
8657         if (InputUsed[OpNo] < 0) {
8658           // Create a new operand for this input vector.
8659           InputUsed[OpNo] = Input;
8660           break;
8661         }
8662       }
8663
8664       if (OpNo >= array_lengthof(InputUsed)) {
8665         // More than two input vectors used!  Give up on trying to create a
8666         // shuffle vector.  Insert all elements into a BUILD_VECTOR instead.
8667         UseBuildVector = true;
8668         break;
8669       }
8670
8671       // Add the mask index for the new shuffle vector.
8672       Mask.push_back(Idx + OpNo * NumLaneElems);
8673     }
8674
8675     if (UseBuildVector) {
8676       SmallVector<SDValue, 16> SVOps;
8677       for (unsigned i = 0; i != NumLaneElems; ++i) {
8678         // The mask element.  This indexes into the input.
8679         int Idx = SVOp->getMaskElt(i+LaneStart);
8680         if (Idx < 0) {
8681           SVOps.push_back(DAG.getUNDEF(EltVT));
8682           continue;
8683         }
8684
8685         // The input vector this mask element indexes into.
8686         int Input = Idx / NumElems;
8687
8688         // Turn the index into an offset from the start of the input vector.
8689         Idx -= Input * NumElems;
8690
8691         // Extract the vector element by hand.
8692         SVOps.push_back(DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, EltVT,
8693                                     SVOp->getOperand(Input),
8694                                     DAG.getIntPtrConstant(Idx)));
8695       }
8696
8697       // Construct the output using a BUILD_VECTOR.
8698       Output[l] = DAG.getNode(ISD::BUILD_VECTOR, dl, NVT, SVOps);
8699     } else if (InputUsed[0] < 0) {
8700       // No input vectors were used! The result is undefined.
8701       Output[l] = DAG.getUNDEF(NVT);
8702     } else {
8703       SDValue Op0 = Extract128BitVector(SVOp->getOperand(InputUsed[0] / 2),
8704                                         (InputUsed[0] % 2) * NumLaneElems,
8705                                         DAG, dl);
8706       // If only one input was used, use an undefined vector for the other.
8707       SDValue Op1 = (InputUsed[1] < 0) ? DAG.getUNDEF(NVT) :
8708         Extract128BitVector(SVOp->getOperand(InputUsed[1] / 2),
8709                             (InputUsed[1] % 2) * NumLaneElems, DAG, dl);
8710       // At least one input vector was used. Create a new shuffle vector.
8711       Output[l] = DAG.getVectorShuffle(NVT, dl, Op0, Op1, &Mask[0]);
8712     }
8713
8714     Mask.clear();
8715   }
8716
8717   // Concatenate the result back
8718   return DAG.getNode(ISD::CONCAT_VECTORS, dl, VT, Output[0], Output[1]);
8719 }
8720
8721 /// LowerVECTOR_SHUFFLE_128v4 - Handle all 128-bit wide vectors with
8722 /// 4 elements, and match them with several different shuffle types.
8723 static SDValue
8724 LowerVECTOR_SHUFFLE_128v4(ShuffleVectorSDNode *SVOp, SelectionDAG &DAG) {
8725   SDValue V1 = SVOp->getOperand(0);
8726   SDValue V2 = SVOp->getOperand(1);
8727   SDLoc dl(SVOp);
8728   MVT VT = SVOp->getSimpleValueType(0);
8729
8730   assert(VT.is128BitVector() && "Unsupported vector size");
8731
8732   std::pair<int, int> Locs[4];
8733   int Mask1[] = { -1, -1, -1, -1 };
8734   SmallVector<int, 8> PermMask(SVOp->getMask().begin(), SVOp->getMask().end());
8735
8736   unsigned NumHi = 0;
8737   unsigned NumLo = 0;
8738   for (unsigned i = 0; i != 4; ++i) {
8739     int Idx = PermMask[i];
8740     if (Idx < 0) {
8741       Locs[i] = std::make_pair(-1, -1);
8742     } else {
8743       assert(Idx < 8 && "Invalid VECTOR_SHUFFLE index!");
8744       if (Idx < 4) {
8745         Locs[i] = std::make_pair(0, NumLo);
8746         Mask1[NumLo] = Idx;
8747         NumLo++;
8748       } else {
8749         Locs[i] = std::make_pair(1, NumHi);
8750         if (2+NumHi < 4)
8751           Mask1[2+NumHi] = Idx;
8752         NumHi++;
8753       }
8754     }
8755   }
8756
8757   if (NumLo <= 2 && NumHi <= 2) {
8758     // If no more than two elements come from either vector. This can be
8759     // implemented with two shuffles. First shuffle gather the elements.
8760     // The second shuffle, which takes the first shuffle as both of its
8761     // vector operands, put the elements into the right order.
8762     V1 = DAG.getVectorShuffle(VT, dl, V1, V2, &Mask1[0]);
8763
8764     int Mask2[] = { -1, -1, -1, -1 };
8765
8766     for (unsigned i = 0; i != 4; ++i)
8767       if (Locs[i].first != -1) {
8768         unsigned Idx = (i < 2) ? 0 : 4;
8769         Idx += Locs[i].first * 2 + Locs[i].second;
8770         Mask2[i] = Idx;
8771       }
8772
8773     return DAG.getVectorShuffle(VT, dl, V1, V1, &Mask2[0]);
8774   }
8775
8776   if (NumLo == 3 || NumHi == 3) {
8777     // Otherwise, we must have three elements from one vector, call it X, and
8778     // one element from the other, call it Y.  First, use a shufps to build an
8779     // intermediate vector with the one element from Y and the element from X
8780     // that will be in the same half in the final destination (the indexes don't
8781     // matter). Then, use a shufps to build the final vector, taking the half
8782     // containing the element from Y from the intermediate, and the other half
8783     // from X.
8784     if (NumHi == 3) {
8785       // Normalize it so the 3 elements come from V1.
8786       CommuteVectorShuffleMask(PermMask, 4);
8787       std::swap(V1, V2);
8788     }
8789
8790     // Find the element from V2.
8791     unsigned HiIndex;
8792     for (HiIndex = 0; HiIndex < 3; ++HiIndex) {
8793       int Val = PermMask[HiIndex];
8794       if (Val < 0)
8795         continue;
8796       if (Val >= 4)
8797         break;
8798     }
8799
8800     Mask1[0] = PermMask[HiIndex];
8801     Mask1[1] = -1;
8802     Mask1[2] = PermMask[HiIndex^1];
8803     Mask1[3] = -1;
8804     V2 = DAG.getVectorShuffle(VT, dl, V1, V2, &Mask1[0]);
8805
8806     if (HiIndex >= 2) {
8807       Mask1[0] = PermMask[0];
8808       Mask1[1] = PermMask[1];
8809       Mask1[2] = HiIndex & 1 ? 6 : 4;
8810       Mask1[3] = HiIndex & 1 ? 4 : 6;
8811       return DAG.getVectorShuffle(VT, dl, V1, V2, &Mask1[0]);
8812     }
8813
8814     Mask1[0] = HiIndex & 1 ? 2 : 0;
8815     Mask1[1] = HiIndex & 1 ? 0 : 2;
8816     Mask1[2] = PermMask[2];
8817     Mask1[3] = PermMask[3];
8818     if (Mask1[2] >= 0)
8819       Mask1[2] += 4;
8820     if (Mask1[3] >= 0)
8821       Mask1[3] += 4;
8822     return DAG.getVectorShuffle(VT, dl, V2, V1, &Mask1[0]);
8823   }
8824
8825   // Break it into (shuffle shuffle_hi, shuffle_lo).
8826   int LoMask[] = { -1, -1, -1, -1 };
8827   int HiMask[] = { -1, -1, -1, -1 };
8828
8829   int *MaskPtr = LoMask;
8830   unsigned MaskIdx = 0;
8831   unsigned LoIdx = 0;
8832   unsigned HiIdx = 2;
8833   for (unsigned i = 0; i != 4; ++i) {
8834     if (i == 2) {
8835       MaskPtr = HiMask;
8836       MaskIdx = 1;
8837       LoIdx = 0;
8838       HiIdx = 2;
8839     }
8840     int Idx = PermMask[i];
8841     if (Idx < 0) {
8842       Locs[i] = std::make_pair(-1, -1);
8843     } else if (Idx < 4) {
8844       Locs[i] = std::make_pair(MaskIdx, LoIdx);
8845       MaskPtr[LoIdx] = Idx;
8846       LoIdx++;
8847     } else {
8848       Locs[i] = std::make_pair(MaskIdx, HiIdx);
8849       MaskPtr[HiIdx] = Idx;
8850       HiIdx++;
8851     }
8852   }
8853
8854   SDValue LoShuffle = DAG.getVectorShuffle(VT, dl, V1, V2, &LoMask[0]);
8855   SDValue HiShuffle = DAG.getVectorShuffle(VT, dl, V1, V2, &HiMask[0]);
8856   int MaskOps[] = { -1, -1, -1, -1 };
8857   for (unsigned i = 0; i != 4; ++i)
8858     if (Locs[i].first != -1)
8859       MaskOps[i] = Locs[i].first * 4 + Locs[i].second;
8860   return DAG.getVectorShuffle(VT, dl, LoShuffle, HiShuffle, &MaskOps[0]);
8861 }
8862
8863 static bool MayFoldVectorLoad(SDValue V) {
8864   while (V.hasOneUse() && V.getOpcode() == ISD::BITCAST)
8865     V = V.getOperand(0);
8866
8867   if (V.hasOneUse() && V.getOpcode() == ISD::SCALAR_TO_VECTOR)
8868     V = V.getOperand(0);
8869   if (V.hasOneUse() && V.getOpcode() == ISD::BUILD_VECTOR &&
8870       V.getNumOperands() == 2 && V.getOperand(1).getOpcode() == ISD::UNDEF)
8871     // BUILD_VECTOR (load), undef
8872     V = V.getOperand(0);
8873
8874   return MayFoldLoad(V);
8875 }
8876
8877 static
8878 SDValue getMOVDDup(SDValue &Op, SDLoc &dl, SDValue V1, SelectionDAG &DAG) {
8879   MVT VT = Op.getSimpleValueType();
8880
8881   // Canonizalize to v2f64.
8882   V1 = DAG.getNode(ISD::BITCAST, dl, MVT::v2f64, V1);
8883   return DAG.getNode(ISD::BITCAST, dl, VT,
8884                      getTargetShuffleNode(X86ISD::MOVDDUP, dl, MVT::v2f64,
8885                                           V1, DAG));
8886 }
8887
8888 static
8889 SDValue getMOVLowToHigh(SDValue &Op, SDLoc &dl, SelectionDAG &DAG,
8890                         bool HasSSE2) {
8891   SDValue V1 = Op.getOperand(0);
8892   SDValue V2 = Op.getOperand(1);
8893   MVT VT = Op.getSimpleValueType();
8894
8895   assert(VT != MVT::v2i64 && "unsupported shuffle type");
8896
8897   if (HasSSE2 && VT == MVT::v2f64)
8898     return getTargetShuffleNode(X86ISD::MOVLHPD, dl, VT, V1, V2, DAG);
8899
8900   // v4f32 or v4i32: canonizalized to v4f32 (which is legal for SSE1)
8901   return DAG.getNode(ISD::BITCAST, dl, VT,
8902                      getTargetShuffleNode(X86ISD::MOVLHPS, dl, MVT::v4f32,
8903                            DAG.getNode(ISD::BITCAST, dl, MVT::v4f32, V1),
8904                            DAG.getNode(ISD::BITCAST, dl, MVT::v4f32, V2), DAG));
8905 }
8906
8907 static
8908 SDValue getMOVHighToLow(SDValue &Op, SDLoc &dl, SelectionDAG &DAG) {
8909   SDValue V1 = Op.getOperand(0);
8910   SDValue V2 = Op.getOperand(1);
8911   MVT VT = Op.getSimpleValueType();
8912
8913   assert((VT == MVT::v4i32 || VT == MVT::v4f32) &&
8914          "unsupported shuffle type");
8915
8916   if (V2.getOpcode() == ISD::UNDEF)
8917     V2 = V1;
8918
8919   // v4i32 or v4f32
8920   return getTargetShuffleNode(X86ISD::MOVHLPS, dl, VT, V1, V2, DAG);
8921 }
8922
8923 static
8924 SDValue getMOVLP(SDValue &Op, SDLoc &dl, SelectionDAG &DAG, bool HasSSE2) {
8925   SDValue V1 = Op.getOperand(0);
8926   SDValue V2 = Op.getOperand(1);
8927   MVT VT = Op.getSimpleValueType();
8928   unsigned NumElems = VT.getVectorNumElements();
8929
8930   // Use MOVLPS and MOVLPD in case V1 or V2 are loads. During isel, the second
8931   // operand of these instructions is only memory, so check if there's a
8932   // potencial load folding here, otherwise use SHUFPS or MOVSD to match the
8933   // same masks.
8934   bool CanFoldLoad = false;
8935
8936   // Trivial case, when V2 comes from a load.
8937   if (MayFoldVectorLoad(V2))
8938     CanFoldLoad = true;
8939
8940   // When V1 is a load, it can be folded later into a store in isel, example:
8941   //  (store (v4f32 (X86Movlps (load addr:$src1), VR128:$src2)), addr:$src1)
8942   //    turns into:
8943   //  (MOVLPSmr addr:$src1, VR128:$src2)
8944   // So, recognize this potential and also use MOVLPS or MOVLPD
8945   else if (MayFoldVectorLoad(V1) && MayFoldIntoStore(Op))
8946     CanFoldLoad = true;
8947
8948   ShuffleVectorSDNode *SVOp = cast<ShuffleVectorSDNode>(Op);
8949   if (CanFoldLoad) {
8950     if (HasSSE2 && NumElems == 2)
8951       return getTargetShuffleNode(X86ISD::MOVLPD, dl, VT, V1, V2, DAG);
8952
8953     if (NumElems == 4)
8954       // If we don't care about the second element, proceed to use movss.
8955       if (SVOp->getMaskElt(1) != -1)
8956         return getTargetShuffleNode(X86ISD::MOVLPS, dl, VT, V1, V2, DAG);
8957   }
8958
8959   // movl and movlp will both match v2i64, but v2i64 is never matched by
8960   // movl earlier because we make it strict to avoid messing with the movlp load
8961   // folding logic (see the code above getMOVLP call). Match it here then,
8962   // this is horrible, but will stay like this until we move all shuffle
8963   // matching to x86 specific nodes. Note that for the 1st condition all
8964   // types are matched with movsd.
8965   if (HasSSE2) {
8966     // FIXME: isMOVLMask should be checked and matched before getMOVLP,
8967     // as to remove this logic from here, as much as possible
8968     if (NumElems == 2 || !isMOVLMask(SVOp->getMask(), VT))
8969       return getTargetShuffleNode(X86ISD::MOVSD, dl, VT, V1, V2, DAG);
8970     return getTargetShuffleNode(X86ISD::MOVSS, dl, VT, V1, V2, DAG);
8971   }
8972
8973   assert(VT != MVT::v4i32 && "unsupported shuffle type");
8974
8975   // Invert the operand order and use SHUFPS to match it.
8976   return getTargetShuffleNode(X86ISD::SHUFP, dl, VT, V2, V1,
8977                               getShuffleSHUFImmediate(SVOp), DAG);
8978 }
8979
8980 static SDValue NarrowVectorLoadToElement(LoadSDNode *Load, unsigned Index,
8981                                          SelectionDAG &DAG) {
8982   SDLoc dl(Load);
8983   MVT VT = Load->getSimpleValueType(0);
8984   MVT EVT = VT.getVectorElementType();
8985   SDValue Addr = Load->getOperand(1);
8986   SDValue NewAddr = DAG.getNode(
8987       ISD::ADD, dl, Addr.getSimpleValueType(), Addr,
8988       DAG.getConstant(Index * EVT.getStoreSize(), Addr.getSimpleValueType()));
8989
8990   SDValue NewLoad =
8991       DAG.getLoad(EVT, dl, Load->getChain(), NewAddr,
8992                   DAG.getMachineFunction().getMachineMemOperand(
8993                       Load->getMemOperand(), 0, EVT.getStoreSize()));
8994   return NewLoad;
8995 }
8996
8997 // It is only safe to call this function if isINSERTPSMask is true for
8998 // this shufflevector mask.
8999 static SDValue getINSERTPS(ShuffleVectorSDNode *SVOp, SDLoc &dl,
9000                            SelectionDAG &DAG) {
9001   // Generate an insertps instruction when inserting an f32 from memory onto a
9002   // v4f32 or when copying a member from one v4f32 to another.
9003   // We also use it for transferring i32 from one register to another,
9004   // since it simply copies the same bits.
9005   // If we're transferring an i32 from memory to a specific element in a
9006   // register, we output a generic DAG that will match the PINSRD
9007   // instruction.
9008   MVT VT = SVOp->getSimpleValueType(0);
9009   MVT EVT = VT.getVectorElementType();
9010   SDValue V1 = SVOp->getOperand(0);
9011   SDValue V2 = SVOp->getOperand(1);
9012   auto Mask = SVOp->getMask();
9013   assert((VT == MVT::v4f32 || VT == MVT::v4i32) &&
9014          "unsupported vector type for insertps/pinsrd");
9015
9016   auto FromV1Predicate = [](const int &i) { return i < 4 && i > -1; };
9017   auto FromV2Predicate = [](const int &i) { return i >= 4; };
9018   int FromV1 = std::count_if(Mask.begin(), Mask.end(), FromV1Predicate);
9019
9020   SDValue From;
9021   SDValue To;
9022   unsigned DestIndex;
9023   if (FromV1 == 1) {
9024     From = V1;
9025     To = V2;
9026     DestIndex = std::find_if(Mask.begin(), Mask.end(), FromV1Predicate) -
9027                 Mask.begin();
9028   } else {
9029     assert(std::count_if(Mask.begin(), Mask.end(), FromV2Predicate) == 1 &&
9030            "More than one element from V1 and from V2, or no elements from one "
9031            "of the vectors. This case should not have returned true from "
9032            "isINSERTPSMask");
9033     From = V2;
9034     To = V1;
9035     DestIndex =
9036         std::find_if(Mask.begin(), Mask.end(), FromV2Predicate) - Mask.begin();
9037   }
9038
9039   unsigned SrcIndex = Mask[DestIndex] % 4;
9040   if (MayFoldLoad(From)) {
9041     // Trivial case, when From comes from a load and is only used by the
9042     // shuffle. Make it use insertps from the vector that we need from that
9043     // load.
9044     SDValue NewLoad =
9045         NarrowVectorLoadToElement(cast<LoadSDNode>(From), SrcIndex, DAG);
9046     if (!NewLoad.getNode())
9047       return SDValue();
9048
9049     if (EVT == MVT::f32) {
9050       // Create this as a scalar to vector to match the instruction pattern.
9051       SDValue LoadScalarToVector =
9052           DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, VT, NewLoad);
9053       SDValue InsertpsMask = DAG.getIntPtrConstant(DestIndex << 4);
9054       return DAG.getNode(X86ISD::INSERTPS, dl, VT, To, LoadScalarToVector,
9055                          InsertpsMask);
9056     } else { // EVT == MVT::i32
9057       // If we're getting an i32 from memory, use an INSERT_VECTOR_ELT
9058       // instruction, to match the PINSRD instruction, which loads an i32 to a
9059       // certain vector element.
9060       return DAG.getNode(ISD::INSERT_VECTOR_ELT, dl, VT, To, NewLoad,
9061                          DAG.getConstant(DestIndex, MVT::i32));
9062     }
9063   }
9064
9065   // Vector-element-to-vector
9066   SDValue InsertpsMask = DAG.getIntPtrConstant(DestIndex << 4 | SrcIndex << 6);
9067   return DAG.getNode(X86ISD::INSERTPS, dl, VT, To, From, InsertpsMask);
9068 }
9069
9070 // Reduce a vector shuffle to zext.
9071 static SDValue LowerVectorIntExtend(SDValue Op, const X86Subtarget *Subtarget,
9072                                     SelectionDAG &DAG) {
9073   // PMOVZX is only available from SSE41.
9074   if (!Subtarget->hasSSE41())
9075     return SDValue();
9076
9077   MVT VT = Op.getSimpleValueType();
9078
9079   // Only AVX2 support 256-bit vector integer extending.
9080   if (!Subtarget->hasInt256() && VT.is256BitVector())
9081     return SDValue();
9082
9083   ShuffleVectorSDNode *SVOp = cast<ShuffleVectorSDNode>(Op);
9084   SDLoc DL(Op);
9085   SDValue V1 = Op.getOperand(0);
9086   SDValue V2 = Op.getOperand(1);
9087   unsigned NumElems = VT.getVectorNumElements();
9088
9089   // Extending is an unary operation and the element type of the source vector
9090   // won't be equal to or larger than i64.
9091   if (V2.getOpcode() != ISD::UNDEF || !VT.isInteger() ||
9092       VT.getVectorElementType() == MVT::i64)
9093     return SDValue();
9094
9095   // Find the expansion ratio, e.g. expanding from i8 to i32 has a ratio of 4.
9096   unsigned Shift = 1; // Start from 2, i.e. 1 << 1.
9097   while ((1U << Shift) < NumElems) {
9098     if (SVOp->getMaskElt(1U << Shift) == 1)
9099       break;
9100     Shift += 1;
9101     // The maximal ratio is 8, i.e. from i8 to i64.
9102     if (Shift > 3)
9103       return SDValue();
9104   }
9105
9106   // Check the shuffle mask.
9107   unsigned Mask = (1U << Shift) - 1;
9108   for (unsigned i = 0; i != NumElems; ++i) {
9109     int EltIdx = SVOp->getMaskElt(i);
9110     if ((i & Mask) != 0 && EltIdx != -1)
9111       return SDValue();
9112     if ((i & Mask) == 0 && (unsigned)EltIdx != (i >> Shift))
9113       return SDValue();
9114   }
9115
9116   unsigned NBits = VT.getVectorElementType().getSizeInBits() << Shift;
9117   MVT NeVT = MVT::getIntegerVT(NBits);
9118   MVT NVT = MVT::getVectorVT(NeVT, NumElems >> Shift);
9119
9120   if (!DAG.getTargetLoweringInfo().isTypeLegal(NVT))
9121     return SDValue();
9122
9123   // Simplify the operand as it's prepared to be fed into shuffle.
9124   unsigned SignificantBits = NVT.getSizeInBits() >> Shift;
9125   if (V1.getOpcode() == ISD::BITCAST &&
9126       V1.getOperand(0).getOpcode() == ISD::SCALAR_TO_VECTOR &&
9127       V1.getOperand(0).getOperand(0).getOpcode() == ISD::EXTRACT_VECTOR_ELT &&
9128       V1.getOperand(0).getOperand(0)
9129         .getSimpleValueType().getSizeInBits() == SignificantBits) {
9130     // (bitcast (sclr2vec (ext_vec_elt x))) -> (bitcast x)
9131     SDValue V = V1.getOperand(0).getOperand(0).getOperand(0);
9132     ConstantSDNode *CIdx =
9133       dyn_cast<ConstantSDNode>(V1.getOperand(0).getOperand(0).getOperand(1));
9134     // If it's foldable, i.e. normal load with single use, we will let code
9135     // selection to fold it. Otherwise, we will short the conversion sequence.
9136     if (CIdx && CIdx->getZExtValue() == 0 &&
9137         (!ISD::isNormalLoad(V.getNode()) || !V.hasOneUse())) {
9138       MVT FullVT = V.getSimpleValueType();
9139       MVT V1VT = V1.getSimpleValueType();
9140       if (FullVT.getSizeInBits() > V1VT.getSizeInBits()) {
9141         // The "ext_vec_elt" node is wider than the result node.
9142         // In this case we should extract subvector from V.
9143         // (bitcast (sclr2vec (ext_vec_elt x))) -> (bitcast (extract_subvector x)).
9144         unsigned Ratio = FullVT.getSizeInBits() / V1VT.getSizeInBits();
9145         MVT SubVecVT = MVT::getVectorVT(FullVT.getVectorElementType(),
9146                                         FullVT.getVectorNumElements()/Ratio);
9147         V = DAG.getNode(ISD::EXTRACT_SUBVECTOR, DL, SubVecVT, V,
9148                         DAG.getIntPtrConstant(0));
9149       }
9150       V1 = DAG.getNode(ISD::BITCAST, DL, V1VT, V);
9151     }
9152   }
9153
9154   return DAG.getNode(ISD::BITCAST, DL, VT,
9155                      DAG.getNode(X86ISD::VZEXT, DL, NVT, V1));
9156 }
9157
9158 static SDValue NormalizeVectorShuffle(SDValue Op, const X86Subtarget *Subtarget,
9159                                       SelectionDAG &DAG) {
9160   ShuffleVectorSDNode *SVOp = cast<ShuffleVectorSDNode>(Op);
9161   MVT VT = Op.getSimpleValueType();
9162   SDLoc dl(Op);
9163   SDValue V1 = Op.getOperand(0);
9164   SDValue V2 = Op.getOperand(1);
9165
9166   if (isZeroShuffle(SVOp))
9167     return getZeroVector(VT, Subtarget, DAG, dl);
9168
9169   // Handle splat operations
9170   if (SVOp->isSplat()) {
9171     // Use vbroadcast whenever the splat comes from a foldable load
9172     SDValue Broadcast = LowerVectorBroadcast(Op, Subtarget, DAG);
9173     if (Broadcast.getNode())
9174       return Broadcast;
9175   }
9176
9177   // Check integer expanding shuffles.
9178   SDValue NewOp = LowerVectorIntExtend(Op, Subtarget, DAG);
9179   if (NewOp.getNode())
9180     return NewOp;
9181
9182   // If the shuffle can be profitably rewritten as a narrower shuffle, then
9183   // do it!
9184   if (VT == MVT::v8i16 || VT == MVT::v16i8 || VT == MVT::v16i16 ||
9185       VT == MVT::v32i8) {
9186     SDValue NewOp = RewriteAsNarrowerShuffle(SVOp, DAG);
9187     if (NewOp.getNode())
9188       return DAG.getNode(ISD::BITCAST, dl, VT, NewOp);
9189   } else if (VT.is128BitVector() && Subtarget->hasSSE2()) {
9190     // FIXME: Figure out a cleaner way to do this.
9191     if (ISD::isBuildVectorAllZeros(V2.getNode())) {
9192       SDValue NewOp = RewriteAsNarrowerShuffle(SVOp, DAG);
9193       if (NewOp.getNode()) {
9194         MVT NewVT = NewOp.getSimpleValueType();
9195         if (isCommutedMOVLMask(cast<ShuffleVectorSDNode>(NewOp)->getMask(),
9196                                NewVT, true, false))
9197           return getVZextMovL(VT, NewVT, NewOp.getOperand(0), DAG, Subtarget,
9198                               dl);
9199       }
9200     } else if (ISD::isBuildVectorAllZeros(V1.getNode())) {
9201       SDValue NewOp = RewriteAsNarrowerShuffle(SVOp, DAG);
9202       if (NewOp.getNode()) {
9203         MVT NewVT = NewOp.getSimpleValueType();
9204         if (isMOVLMask(cast<ShuffleVectorSDNode>(NewOp)->getMask(), NewVT))
9205           return getVZextMovL(VT, NewVT, NewOp.getOperand(1), DAG, Subtarget,
9206                               dl);
9207       }
9208     }
9209   }
9210   return SDValue();
9211 }
9212
9213 SDValue
9214 X86TargetLowering::LowerVECTOR_SHUFFLE(SDValue Op, SelectionDAG &DAG) const {
9215   ShuffleVectorSDNode *SVOp = cast<ShuffleVectorSDNode>(Op);
9216   SDValue V1 = Op.getOperand(0);
9217   SDValue V2 = Op.getOperand(1);
9218   MVT VT = Op.getSimpleValueType();
9219   SDLoc dl(Op);
9220   unsigned NumElems = VT.getVectorNumElements();
9221   bool V1IsUndef = V1.getOpcode() == ISD::UNDEF;
9222   bool V2IsUndef = V2.getOpcode() == ISD::UNDEF;
9223   bool V1IsSplat = false;
9224   bool V2IsSplat = false;
9225   bool HasSSE2 = Subtarget->hasSSE2();
9226   bool HasFp256    = Subtarget->hasFp256();
9227   bool HasInt256   = Subtarget->hasInt256();
9228   MachineFunction &MF = DAG.getMachineFunction();
9229   bool OptForSize = MF.getFunction()->getAttributes().
9230     hasAttribute(AttributeSet::FunctionIndex, Attribute::OptimizeForSize);
9231
9232   // Check if we should use the experimental vector shuffle lowering. If so,
9233   // delegate completely to that code path.
9234   if (ExperimentalVectorShuffleLowering)
9235     return lowerVectorShuffle(Op, Subtarget, DAG);
9236
9237   assert(VT.getSizeInBits() != 64 && "Can't lower MMX shuffles");
9238
9239   if (V1IsUndef && V2IsUndef)
9240     return DAG.getUNDEF(VT);
9241
9242   // When we create a shuffle node we put the UNDEF node to second operand,
9243   // but in some cases the first operand may be transformed to UNDEF.
9244   // In this case we should just commute the node.
9245   if (V1IsUndef)
9246     return CommuteVectorShuffle(SVOp, DAG);
9247
9248   // Vector shuffle lowering takes 3 steps:
9249   //
9250   // 1) Normalize the input vectors. Here splats, zeroed vectors, profitable
9251   //    narrowing and commutation of operands should be handled.
9252   // 2) Matching of shuffles with known shuffle masks to x86 target specific
9253   //    shuffle nodes.
9254   // 3) Rewriting of unmatched masks into new generic shuffle operations,
9255   //    so the shuffle can be broken into other shuffles and the legalizer can
9256   //    try the lowering again.
9257   //
9258   // The general idea is that no vector_shuffle operation should be left to
9259   // be matched during isel, all of them must be converted to a target specific
9260   // node here.
9261
9262   // Normalize the input vectors. Here splats, zeroed vectors, profitable
9263   // narrowing and commutation of operands should be handled. The actual code
9264   // doesn't include all of those, work in progress...
9265   SDValue NewOp = NormalizeVectorShuffle(Op, Subtarget, DAG);
9266   if (NewOp.getNode())
9267     return NewOp;
9268
9269   SmallVector<int, 8> M(SVOp->getMask().begin(), SVOp->getMask().end());
9270
9271   // NOTE: isPSHUFDMask can also match both masks below (unpckl_undef and
9272   // unpckh_undef). Only use pshufd if speed is more important than size.
9273   if (OptForSize && isUNPCKL_v_undef_Mask(M, VT, HasInt256))
9274     return getTargetShuffleNode(X86ISD::UNPCKL, dl, VT, V1, V1, DAG);
9275   if (OptForSize && isUNPCKH_v_undef_Mask(M, VT, HasInt256))
9276     return getTargetShuffleNode(X86ISD::UNPCKH, dl, VT, V1, V1, DAG);
9277
9278   if (isMOVDDUPMask(M, VT) && Subtarget->hasSSE3() &&
9279       V2IsUndef && MayFoldVectorLoad(V1))
9280     return getMOVDDup(Op, dl, V1, DAG);
9281
9282   if (isMOVHLPS_v_undef_Mask(M, VT))
9283     return getMOVHighToLow(Op, dl, DAG);
9284
9285   // Use to match splats
9286   if (HasSSE2 && isUNPCKHMask(M, VT, HasInt256) && V2IsUndef &&
9287       (VT == MVT::v2f64 || VT == MVT::v2i64))
9288     return getTargetShuffleNode(X86ISD::UNPCKH, dl, VT, V1, V1, DAG);
9289
9290   if (isPSHUFDMask(M, VT)) {
9291     // The actual implementation will match the mask in the if above and then
9292     // during isel it can match several different instructions, not only pshufd
9293     // as its name says, sad but true, emulate the behavior for now...
9294     if (isMOVDDUPMask(M, VT) && ((VT == MVT::v4f32 || VT == MVT::v2i64)))
9295       return getTargetShuffleNode(X86ISD::MOVLHPS, dl, VT, V1, V1, DAG);
9296
9297     unsigned TargetMask = getShuffleSHUFImmediate(SVOp);
9298
9299     if (HasSSE2 && (VT == MVT::v4f32 || VT == MVT::v4i32))
9300       return getTargetShuffleNode(X86ISD::PSHUFD, dl, VT, V1, TargetMask, DAG);
9301
9302     if (HasFp256 && (VT == MVT::v4f32 || VT == MVT::v2f64))
9303       return getTargetShuffleNode(X86ISD::VPERMILP, dl, VT, V1, TargetMask,
9304                                   DAG);
9305
9306     return getTargetShuffleNode(X86ISD::SHUFP, dl, VT, V1, V1,
9307                                 TargetMask, DAG);
9308   }
9309
9310   if (isPALIGNRMask(M, VT, Subtarget))
9311     return getTargetShuffleNode(X86ISD::PALIGNR, dl, VT, V1, V2,
9312                                 getShufflePALIGNRImmediate(SVOp),
9313                                 DAG);
9314
9315   // Check if this can be converted into a logical shift.
9316   bool isLeft = false;
9317   unsigned ShAmt = 0;
9318   SDValue ShVal;
9319   bool isShift = HasSSE2 && isVectorShift(SVOp, DAG, isLeft, ShVal, ShAmt);
9320   if (isShift && ShVal.hasOneUse()) {
9321     // If the shifted value has multiple uses, it may be cheaper to use
9322     // v_set0 + movlhps or movhlps, etc.
9323     MVT EltVT = VT.getVectorElementType();
9324     ShAmt *= EltVT.getSizeInBits();
9325     return getVShift(isLeft, VT, ShVal, ShAmt, DAG, *this, dl);
9326   }
9327
9328   if (isMOVLMask(M, VT)) {
9329     if (ISD::isBuildVectorAllZeros(V1.getNode()))
9330       return getVZextMovL(VT, VT, V2, DAG, Subtarget, dl);
9331     if (!isMOVLPMask(M, VT)) {
9332       if (HasSSE2 && (VT == MVT::v2i64 || VT == MVT::v2f64))
9333         return getTargetShuffleNode(X86ISD::MOVSD, dl, VT, V1, V2, DAG);
9334
9335       if (VT == MVT::v4i32 || VT == MVT::v4f32)
9336         return getTargetShuffleNode(X86ISD::MOVSS, dl, VT, V1, V2, DAG);
9337     }
9338   }
9339
9340   // FIXME: fold these into legal mask.
9341   if (isMOVLHPSMask(M, VT) && !isUNPCKLMask(M, VT, HasInt256))
9342     return getMOVLowToHigh(Op, dl, DAG, HasSSE2);
9343
9344   if (isMOVHLPSMask(M, VT))
9345     return getMOVHighToLow(Op, dl, DAG);
9346
9347   if (V2IsUndef && isMOVSHDUPMask(M, VT, Subtarget))
9348     return getTargetShuffleNode(X86ISD::MOVSHDUP, dl, VT, V1, DAG);
9349
9350   if (V2IsUndef && isMOVSLDUPMask(M, VT, Subtarget))
9351     return getTargetShuffleNode(X86ISD::MOVSLDUP, dl, VT, V1, DAG);
9352
9353   if (isMOVLPMask(M, VT))
9354     return getMOVLP(Op, dl, DAG, HasSSE2);
9355
9356   if (ShouldXformToMOVHLPS(M, VT) ||
9357       ShouldXformToMOVLP(V1.getNode(), V2.getNode(), M, VT))
9358     return CommuteVectorShuffle(SVOp, DAG);
9359
9360   if (isShift) {
9361     // No better options. Use a vshldq / vsrldq.
9362     MVT EltVT = VT.getVectorElementType();
9363     ShAmt *= EltVT.getSizeInBits();
9364     return getVShift(isLeft, VT, ShVal, ShAmt, DAG, *this, dl);
9365   }
9366
9367   bool Commuted = false;
9368   // FIXME: This should also accept a bitcast of a splat?  Be careful, not
9369   // 1,1,1,1 -> v8i16 though.
9370   V1IsSplat = isSplatVector(V1.getNode());
9371   V2IsSplat = isSplatVector(V2.getNode());
9372
9373   // Canonicalize the splat or undef, if present, to be on the RHS.
9374   if (!V2IsUndef && V1IsSplat && !V2IsSplat) {
9375     CommuteVectorShuffleMask(M, NumElems);
9376     std::swap(V1, V2);
9377     std::swap(V1IsSplat, V2IsSplat);
9378     Commuted = true;
9379   }
9380
9381   if (isCommutedMOVLMask(M, VT, V2IsSplat, V2IsUndef)) {
9382     // Shuffling low element of v1 into undef, just return v1.
9383     if (V2IsUndef)
9384       return V1;
9385     // If V2 is a splat, the mask may be malformed such as <4,3,3,3>, which
9386     // the instruction selector will not match, so get a canonical MOVL with
9387     // swapped operands to undo the commute.
9388     return getMOVL(DAG, dl, VT, V2, V1);
9389   }
9390
9391   if (isUNPCKLMask(M, VT, HasInt256))
9392     return getTargetShuffleNode(X86ISD::UNPCKL, dl, VT, V1, V2, DAG);
9393
9394   if (isUNPCKHMask(M, VT, HasInt256))
9395     return getTargetShuffleNode(X86ISD::UNPCKH, dl, VT, V1, V2, DAG);
9396
9397   if (V2IsSplat) {
9398     // Normalize mask so all entries that point to V2 points to its first
9399     // element then try to match unpck{h|l} again. If match, return a
9400     // new vector_shuffle with the corrected mask.p
9401     SmallVector<int, 8> NewMask(M.begin(), M.end());
9402     NormalizeMask(NewMask, NumElems);
9403     if (isUNPCKLMask(NewMask, VT, HasInt256, true))
9404       return getTargetShuffleNode(X86ISD::UNPCKL, dl, VT, V1, V2, DAG);
9405     if (isUNPCKHMask(NewMask, VT, HasInt256, true))
9406       return getTargetShuffleNode(X86ISD::UNPCKH, dl, VT, V1, V2, DAG);
9407   }
9408
9409   if (Commuted) {
9410     // Commute is back and try unpck* again.
9411     // FIXME: this seems wrong.
9412     CommuteVectorShuffleMask(M, NumElems);
9413     std::swap(V1, V2);
9414     std::swap(V1IsSplat, V2IsSplat);
9415
9416     if (isUNPCKLMask(M, VT, HasInt256))
9417       return getTargetShuffleNode(X86ISD::UNPCKL, dl, VT, V1, V2, DAG);
9418
9419     if (isUNPCKHMask(M, VT, HasInt256))
9420       return getTargetShuffleNode(X86ISD::UNPCKH, dl, VT, V1, V2, DAG);
9421   }
9422
9423   // Normalize the node to match x86 shuffle ops if needed
9424   if (!V2IsUndef && (isSHUFPMask(M, VT, /* Commuted */ true)))
9425     return CommuteVectorShuffle(SVOp, DAG);
9426
9427   // The checks below are all present in isShuffleMaskLegal, but they are
9428   // inlined here right now to enable us to directly emit target specific
9429   // nodes, and remove one by one until they don't return Op anymore.
9430
9431   if (ShuffleVectorSDNode::isSplatMask(&M[0], VT) &&
9432       SVOp->getSplatIndex() == 0 && V2IsUndef) {
9433     if (VT == MVT::v2f64 || VT == MVT::v2i64)
9434       return getTargetShuffleNode(X86ISD::UNPCKL, dl, VT, V1, V1, DAG);
9435   }
9436
9437   if (isPSHUFHWMask(M, VT, HasInt256))
9438     return getTargetShuffleNode(X86ISD::PSHUFHW, dl, VT, V1,
9439                                 getShufflePSHUFHWImmediate(SVOp),
9440                                 DAG);
9441
9442   if (isPSHUFLWMask(M, VT, HasInt256))
9443     return getTargetShuffleNode(X86ISD::PSHUFLW, dl, VT, V1,
9444                                 getShufflePSHUFLWImmediate(SVOp),
9445                                 DAG);
9446
9447   unsigned MaskValue;
9448   if (isBlendMask(M, VT, Subtarget->hasSSE41(), Subtarget->hasInt256(),
9449                   &MaskValue))
9450     return LowerVECTOR_SHUFFLEtoBlend(SVOp, MaskValue, Subtarget, DAG);
9451
9452   if (isSHUFPMask(M, VT))
9453     return getTargetShuffleNode(X86ISD::SHUFP, dl, VT, V1, V2,
9454                                 getShuffleSHUFImmediate(SVOp), DAG);
9455
9456   if (isUNPCKL_v_undef_Mask(M, VT, HasInt256))
9457     return getTargetShuffleNode(X86ISD::UNPCKL, dl, VT, V1, V1, DAG);
9458   if (isUNPCKH_v_undef_Mask(M, VT, HasInt256))
9459     return getTargetShuffleNode(X86ISD::UNPCKH, dl, VT, V1, V1, DAG);
9460
9461   //===--------------------------------------------------------------------===//
9462   // Generate target specific nodes for 128 or 256-bit shuffles only
9463   // supported in the AVX instruction set.
9464   //
9465
9466   // Handle VMOVDDUPY permutations
9467   if (V2IsUndef && isMOVDDUPYMask(M, VT, HasFp256))
9468     return getTargetShuffleNode(X86ISD::MOVDDUP, dl, VT, V1, DAG);
9469
9470   // Handle VPERMILPS/D* permutations
9471   if (isVPERMILPMask(M, VT)) {
9472     if ((HasInt256 && VT == MVT::v8i32) || VT == MVT::v16i32)
9473       return getTargetShuffleNode(X86ISD::PSHUFD, dl, VT, V1,
9474                                   getShuffleSHUFImmediate(SVOp), DAG);
9475     return getTargetShuffleNode(X86ISD::VPERMILP, dl, VT, V1,
9476                                 getShuffleSHUFImmediate(SVOp), DAG);
9477   }
9478
9479   unsigned Idx;
9480   if (VT.is512BitVector() && isINSERT64x4Mask(M, VT, &Idx))
9481     return Insert256BitVector(V1, Extract256BitVector(V2, 0, DAG, dl),
9482                               Idx*(NumElems/2), DAG, dl);
9483
9484   // Handle VPERM2F128/VPERM2I128 permutations
9485   if (isVPERM2X128Mask(M, VT, HasFp256))
9486     return getTargetShuffleNode(X86ISD::VPERM2X128, dl, VT, V1,
9487                                 V2, getShuffleVPERM2X128Immediate(SVOp), DAG);
9488
9489   if (Subtarget->hasSSE41() && isINSERTPSMask(M, VT))
9490     return getINSERTPS(SVOp, dl, DAG);
9491
9492   unsigned Imm8;
9493   if (V2IsUndef && HasInt256 && isPermImmMask(M, VT, Imm8))
9494     return getTargetShuffleNode(X86ISD::VPERMI, dl, VT, V1, Imm8, DAG);
9495
9496   if ((V2IsUndef && HasInt256 && VT.is256BitVector() && NumElems == 8) ||
9497       VT.is512BitVector()) {
9498     MVT MaskEltVT = MVT::getIntegerVT(VT.getVectorElementType().getSizeInBits());
9499     MVT MaskVectorVT = MVT::getVectorVT(MaskEltVT, NumElems);
9500     SmallVector<SDValue, 16> permclMask;
9501     for (unsigned i = 0; i != NumElems; ++i) {
9502       permclMask.push_back(DAG.getConstant((M[i]>=0) ? M[i] : 0, MaskEltVT));
9503     }
9504
9505     SDValue Mask = DAG.getNode(ISD::BUILD_VECTOR, dl, MaskVectorVT, permclMask);
9506     if (V2IsUndef)
9507       // Bitcast is for VPERMPS since mask is v8i32 but node takes v8f32
9508       return DAG.getNode(X86ISD::VPERMV, dl, VT,
9509                           DAG.getNode(ISD::BITCAST, dl, VT, Mask), V1);
9510     return DAG.getNode(X86ISD::VPERMV3, dl, VT, V1,
9511                        DAG.getNode(ISD::BITCAST, dl, VT, Mask), V2);
9512   }
9513
9514   //===--------------------------------------------------------------------===//
9515   // Since no target specific shuffle was selected for this generic one,
9516   // lower it into other known shuffles. FIXME: this isn't true yet, but
9517   // this is the plan.
9518   //
9519
9520   // Handle v8i16 specifically since SSE can do byte extraction and insertion.
9521   if (VT == MVT::v8i16) {
9522     SDValue NewOp = LowerVECTOR_SHUFFLEv8i16(Op, Subtarget, DAG);
9523     if (NewOp.getNode())
9524       return NewOp;
9525   }
9526
9527   if (VT == MVT::v16i16 && Subtarget->hasInt256()) {
9528     SDValue NewOp = LowerVECTOR_SHUFFLEv16i16(Op, DAG);
9529     if (NewOp.getNode())
9530       return NewOp;
9531   }
9532
9533   if (VT == MVT::v16i8) {
9534     SDValue NewOp = LowerVECTOR_SHUFFLEv16i8(SVOp, Subtarget, DAG);
9535     if (NewOp.getNode())
9536       return NewOp;
9537   }
9538
9539   if (VT == MVT::v32i8) {
9540     SDValue NewOp = LowerVECTOR_SHUFFLEv32i8(SVOp, Subtarget, DAG);
9541     if (NewOp.getNode())
9542       return NewOp;
9543   }
9544
9545   // Handle all 128-bit wide vectors with 4 elements, and match them with
9546   // several different shuffle types.
9547   if (NumElems == 4 && VT.is128BitVector())
9548     return LowerVECTOR_SHUFFLE_128v4(SVOp, DAG);
9549
9550   // Handle general 256-bit shuffles
9551   if (VT.is256BitVector())
9552     return LowerVECTOR_SHUFFLE_256(SVOp, DAG);
9553
9554   return SDValue();
9555 }
9556
9557 // This function assumes its argument is a BUILD_VECTOR of constants or
9558 // undef SDNodes. i.e: ISD::isBuildVectorOfConstantSDNodes(BuildVector) is
9559 // true.
9560 static bool BUILD_VECTORtoBlendMask(BuildVectorSDNode *BuildVector,
9561                                     unsigned &MaskValue) {
9562   MaskValue = 0;
9563   unsigned NumElems = BuildVector->getNumOperands();
9564   // There are 2 lanes if (NumElems > 8), and 1 lane otherwise.
9565   unsigned NumLanes = (NumElems - 1) / 8 + 1;
9566   unsigned NumElemsInLane = NumElems / NumLanes;
9567
9568   // Blend for v16i16 should be symetric for the both lanes.
9569   for (unsigned i = 0; i < NumElemsInLane; ++i) {
9570     SDValue EltCond = BuildVector->getOperand(i);
9571     SDValue SndLaneEltCond =
9572         (NumLanes == 2) ? BuildVector->getOperand(i + NumElemsInLane) : EltCond;
9573
9574     int Lane1Cond = -1, Lane2Cond = -1;
9575     if (isa<ConstantSDNode>(EltCond))
9576       Lane1Cond = !isZero(EltCond);
9577     if (isa<ConstantSDNode>(SndLaneEltCond))
9578       Lane2Cond = !isZero(SndLaneEltCond);
9579
9580     if (Lane1Cond == Lane2Cond || Lane2Cond < 0)
9581       // Lane1Cond != 0, means we want the first argument.
9582       // Lane1Cond == 0, means we want the second argument.
9583       // The encoding of this argument is 0 for the first argument, 1
9584       // for the second. Therefore, invert the condition.
9585       MaskValue |= !Lane1Cond << i;
9586     else if (Lane1Cond < 0)
9587       MaskValue |= !Lane2Cond << i;
9588     else
9589       return false;
9590   }
9591   return true;
9592 }
9593
9594 // Try to lower a vselect node into a simple blend instruction.
9595 static SDValue LowerVSELECTtoBlend(SDValue Op, const X86Subtarget *Subtarget,
9596                                    SelectionDAG &DAG) {
9597   SDValue Cond = Op.getOperand(0);
9598   SDValue LHS = Op.getOperand(1);
9599   SDValue RHS = Op.getOperand(2);
9600   SDLoc dl(Op);
9601   MVT VT = Op.getSimpleValueType();
9602   MVT EltVT = VT.getVectorElementType();
9603   unsigned NumElems = VT.getVectorNumElements();
9604
9605   // There is no blend with immediate in AVX-512.
9606   if (VT.is512BitVector())
9607     return SDValue();
9608
9609   if (!Subtarget->hasSSE41() || EltVT == MVT::i8)
9610     return SDValue();
9611   if (!Subtarget->hasInt256() && VT == MVT::v16i16)
9612     return SDValue();
9613
9614   if (!ISD::isBuildVectorOfConstantSDNodes(Cond.getNode()))
9615     return SDValue();
9616
9617   // Check the mask for BLEND and build the value.
9618   unsigned MaskValue = 0;
9619   if (!BUILD_VECTORtoBlendMask(cast<BuildVectorSDNode>(Cond), MaskValue))
9620     return SDValue();
9621
9622   // Convert i32 vectors to floating point if it is not AVX2.
9623   // AVX2 introduced VPBLENDD instruction for 128 and 256-bit vectors.
9624   MVT BlendVT = VT;
9625   if (EltVT == MVT::i64 || (EltVT == MVT::i32 && !Subtarget->hasInt256())) {
9626     BlendVT = MVT::getVectorVT(MVT::getFloatingPointVT(EltVT.getSizeInBits()),
9627                                NumElems);
9628     LHS = DAG.getNode(ISD::BITCAST, dl, VT, LHS);
9629     RHS = DAG.getNode(ISD::BITCAST, dl, VT, RHS);
9630   }
9631
9632   SDValue Ret = DAG.getNode(X86ISD::BLENDI, dl, BlendVT, LHS, RHS,
9633                             DAG.getConstant(MaskValue, MVT::i32));
9634   return DAG.getNode(ISD::BITCAST, dl, VT, Ret);
9635 }
9636
9637 SDValue X86TargetLowering::LowerVSELECT(SDValue Op, SelectionDAG &DAG) const {
9638   SDValue BlendOp = LowerVSELECTtoBlend(Op, Subtarget, DAG);
9639   if (BlendOp.getNode())
9640     return BlendOp;
9641
9642   // Some types for vselect were previously set to Expand, not Legal or
9643   // Custom. Return an empty SDValue so we fall-through to Expand, after
9644   // the Custom lowering phase.
9645   MVT VT = Op.getSimpleValueType();
9646   switch (VT.SimpleTy) {
9647   default:
9648     break;
9649   case MVT::v8i16:
9650   case MVT::v16i16:
9651     return SDValue();
9652   }
9653
9654   // We couldn't create a "Blend with immediate" node.
9655   // This node should still be legal, but we'll have to emit a blendv*
9656   // instruction.
9657   return Op;
9658 }
9659
9660 static SDValue LowerEXTRACT_VECTOR_ELT_SSE4(SDValue Op, SelectionDAG &DAG) {
9661   MVT VT = Op.getSimpleValueType();
9662   SDLoc dl(Op);
9663
9664   if (!Op.getOperand(0).getSimpleValueType().is128BitVector())
9665     return SDValue();
9666
9667   if (VT.getSizeInBits() == 8) {
9668     SDValue Extract = DAG.getNode(X86ISD::PEXTRB, dl, MVT::i32,
9669                                   Op.getOperand(0), Op.getOperand(1));
9670     SDValue Assert  = DAG.getNode(ISD::AssertZext, dl, MVT::i32, Extract,
9671                                   DAG.getValueType(VT));
9672     return DAG.getNode(ISD::TRUNCATE, dl, VT, Assert);
9673   }
9674
9675   if (VT.getSizeInBits() == 16) {
9676     unsigned Idx = cast<ConstantSDNode>(Op.getOperand(1))->getZExtValue();
9677     // If Idx is 0, it's cheaper to do a move instead of a pextrw.
9678     if (Idx == 0)
9679       return DAG.getNode(ISD::TRUNCATE, dl, MVT::i16,
9680                          DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, MVT::i32,
9681                                      DAG.getNode(ISD::BITCAST, dl,
9682                                                  MVT::v4i32,
9683                                                  Op.getOperand(0)),
9684                                      Op.getOperand(1)));
9685     SDValue Extract = DAG.getNode(X86ISD::PEXTRW, dl, MVT::i32,
9686                                   Op.getOperand(0), Op.getOperand(1));
9687     SDValue Assert  = DAG.getNode(ISD::AssertZext, dl, MVT::i32, Extract,
9688                                   DAG.getValueType(VT));
9689     return DAG.getNode(ISD::TRUNCATE, dl, VT, Assert);
9690   }
9691
9692   if (VT == MVT::f32) {
9693     // EXTRACTPS outputs to a GPR32 register which will require a movd to copy
9694     // the result back to FR32 register. It's only worth matching if the
9695     // result has a single use which is a store or a bitcast to i32.  And in
9696     // the case of a store, it's not worth it if the index is a constant 0,
9697     // because a MOVSSmr can be used instead, which is smaller and faster.
9698     if (!Op.hasOneUse())
9699       return SDValue();
9700     SDNode *User = *Op.getNode()->use_begin();
9701     if ((User->getOpcode() != ISD::STORE ||
9702          (isa<ConstantSDNode>(Op.getOperand(1)) &&
9703           cast<ConstantSDNode>(Op.getOperand(1))->isNullValue())) &&
9704         (User->getOpcode() != ISD::BITCAST ||
9705          User->getValueType(0) != MVT::i32))
9706       return SDValue();
9707     SDValue Extract = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, MVT::i32,
9708                                   DAG.getNode(ISD::BITCAST, dl, MVT::v4i32,
9709                                               Op.getOperand(0)),
9710                                               Op.getOperand(1));
9711     return DAG.getNode(ISD::BITCAST, dl, MVT::f32, Extract);
9712   }
9713
9714   if (VT == MVT::i32 || VT == MVT::i64) {
9715     // ExtractPS/pextrq works with constant index.
9716     if (isa<ConstantSDNode>(Op.getOperand(1)))
9717       return Op;
9718   }
9719   return SDValue();
9720 }
9721
9722 /// Extract one bit from mask vector, like v16i1 or v8i1.
9723 /// AVX-512 feature.
9724 SDValue
9725 X86TargetLowering::ExtractBitFromMaskVector(SDValue Op, SelectionDAG &DAG) const {
9726   SDValue Vec = Op.getOperand(0);
9727   SDLoc dl(Vec);
9728   MVT VecVT = Vec.getSimpleValueType();
9729   SDValue Idx = Op.getOperand(1);
9730   MVT EltVT = Op.getSimpleValueType();
9731
9732   assert((EltVT == MVT::i1) && "Unexpected operands in ExtractBitFromMaskVector");
9733
9734   // variable index can't be handled in mask registers,
9735   // extend vector to VR512
9736   if (!isa<ConstantSDNode>(Idx)) {
9737     MVT ExtVT = (VecVT == MVT::v8i1 ?  MVT::v8i64 : MVT::v16i32);
9738     SDValue Ext = DAG.getNode(ISD::ZERO_EXTEND, dl, ExtVT, Vec);
9739     SDValue Elt = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl,
9740                               ExtVT.getVectorElementType(), Ext, Idx);
9741     return DAG.getNode(ISD::TRUNCATE, dl, EltVT, Elt);
9742   }
9743
9744   unsigned IdxVal = cast<ConstantSDNode>(Idx)->getZExtValue();
9745   const TargetRegisterClass* rc = getRegClassFor(VecVT);
9746   unsigned MaxSift = rc->getSize()*8 - 1;
9747   Vec = DAG.getNode(X86ISD::VSHLI, dl, VecVT, Vec,
9748                     DAG.getConstant(MaxSift - IdxVal, MVT::i8));
9749   Vec = DAG.getNode(X86ISD::VSRLI, dl, VecVT, Vec,
9750                     DAG.getConstant(MaxSift, MVT::i8));
9751   return DAG.getNode(X86ISD::VEXTRACT, dl, MVT::i1, Vec,
9752                        DAG.getIntPtrConstant(0));
9753 }
9754
9755 SDValue
9756 X86TargetLowering::LowerEXTRACT_VECTOR_ELT(SDValue Op,
9757                                            SelectionDAG &DAG) const {
9758   SDLoc dl(Op);
9759   SDValue Vec = Op.getOperand(0);
9760   MVT VecVT = Vec.getSimpleValueType();
9761   SDValue Idx = Op.getOperand(1);
9762
9763   if (Op.getSimpleValueType() == MVT::i1)
9764     return ExtractBitFromMaskVector(Op, DAG);
9765
9766   if (!isa<ConstantSDNode>(Idx)) {
9767     if (VecVT.is512BitVector() ||
9768         (VecVT.is256BitVector() && Subtarget->hasInt256() &&
9769          VecVT.getVectorElementType().getSizeInBits() == 32)) {
9770
9771       MVT MaskEltVT =
9772         MVT::getIntegerVT(VecVT.getVectorElementType().getSizeInBits());
9773       MVT MaskVT = MVT::getVectorVT(MaskEltVT, VecVT.getSizeInBits() /
9774                                     MaskEltVT.getSizeInBits());
9775
9776       Idx = DAG.getZExtOrTrunc(Idx, dl, MaskEltVT);
9777       SDValue Mask = DAG.getNode(X86ISD::VINSERT, dl, MaskVT,
9778                                 getZeroVector(MaskVT, Subtarget, DAG, dl),
9779                                 Idx, DAG.getConstant(0, getPointerTy()));
9780       SDValue Perm = DAG.getNode(X86ISD::VPERMV, dl, VecVT, Mask, Vec);
9781       return DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, Op.getValueType(),
9782                         Perm, DAG.getConstant(0, getPointerTy()));
9783     }
9784     return SDValue();
9785   }
9786
9787   // If this is a 256-bit vector result, first extract the 128-bit vector and
9788   // then extract the element from the 128-bit vector.
9789   if (VecVT.is256BitVector() || VecVT.is512BitVector()) {
9790
9791     unsigned IdxVal = cast<ConstantSDNode>(Idx)->getZExtValue();
9792     // Get the 128-bit vector.
9793     Vec = Extract128BitVector(Vec, IdxVal, DAG, dl);
9794     MVT EltVT = VecVT.getVectorElementType();
9795
9796     unsigned ElemsPerChunk = 128 / EltVT.getSizeInBits();
9797
9798     //if (IdxVal >= NumElems/2)
9799     //  IdxVal -= NumElems/2;
9800     IdxVal -= (IdxVal/ElemsPerChunk)*ElemsPerChunk;
9801     return DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, Op.getValueType(), Vec,
9802                        DAG.getConstant(IdxVal, MVT::i32));
9803   }
9804
9805   assert(VecVT.is128BitVector() && "Unexpected vector length");
9806
9807   if (Subtarget->hasSSE41()) {
9808     SDValue Res = LowerEXTRACT_VECTOR_ELT_SSE4(Op, DAG);
9809     if (Res.getNode())
9810       return Res;
9811   }
9812
9813   MVT VT = Op.getSimpleValueType();
9814   // TODO: handle v16i8.
9815   if (VT.getSizeInBits() == 16) {
9816     SDValue Vec = Op.getOperand(0);
9817     unsigned Idx = cast<ConstantSDNode>(Op.getOperand(1))->getZExtValue();
9818     if (Idx == 0)
9819       return DAG.getNode(ISD::TRUNCATE, dl, MVT::i16,
9820                          DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, MVT::i32,
9821                                      DAG.getNode(ISD::BITCAST, dl,
9822                                                  MVT::v4i32, Vec),
9823                                      Op.getOperand(1)));
9824     // Transform it so it match pextrw which produces a 32-bit result.
9825     MVT EltVT = MVT::i32;
9826     SDValue Extract = DAG.getNode(X86ISD::PEXTRW, dl, EltVT,
9827                                   Op.getOperand(0), Op.getOperand(1));
9828     SDValue Assert  = DAG.getNode(ISD::AssertZext, dl, EltVT, Extract,
9829                                   DAG.getValueType(VT));
9830     return DAG.getNode(ISD::TRUNCATE, dl, VT, Assert);
9831   }
9832
9833   if (VT.getSizeInBits() == 32) {
9834     unsigned Idx = cast<ConstantSDNode>(Op.getOperand(1))->getZExtValue();
9835     if (Idx == 0)
9836       return Op;
9837
9838     // SHUFPS the element to the lowest double word, then movss.
9839     int Mask[4] = { static_cast<int>(Idx), -1, -1, -1 };
9840     MVT VVT = Op.getOperand(0).getSimpleValueType();
9841     SDValue Vec = DAG.getVectorShuffle(VVT, dl, Op.getOperand(0),
9842                                        DAG.getUNDEF(VVT), Mask);
9843     return DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, VT, Vec,
9844                        DAG.getIntPtrConstant(0));
9845   }
9846
9847   if (VT.getSizeInBits() == 64) {
9848     // FIXME: .td only matches this for <2 x f64>, not <2 x i64> on 32b
9849     // FIXME: seems like this should be unnecessary if mov{h,l}pd were taught
9850     //        to match extract_elt for f64.
9851     unsigned Idx = cast<ConstantSDNode>(Op.getOperand(1))->getZExtValue();
9852     if (Idx == 0)
9853       return Op;
9854
9855     // UNPCKHPD the element to the lowest double word, then movsd.
9856     // Note if the lower 64 bits of the result of the UNPCKHPD is then stored
9857     // to a f64mem, the whole operation is folded into a single MOVHPDmr.
9858     int Mask[2] = { 1, -1 };
9859     MVT VVT = Op.getOperand(0).getSimpleValueType();
9860     SDValue Vec = DAG.getVectorShuffle(VVT, dl, Op.getOperand(0),
9861                                        DAG.getUNDEF(VVT), Mask);
9862     return DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, VT, Vec,
9863                        DAG.getIntPtrConstant(0));
9864   }
9865
9866   return SDValue();
9867 }
9868
9869 static SDValue LowerINSERT_VECTOR_ELT_SSE4(SDValue Op, SelectionDAG &DAG) {
9870   MVT VT = Op.getSimpleValueType();
9871   MVT EltVT = VT.getVectorElementType();
9872   SDLoc dl(Op);
9873
9874   SDValue N0 = Op.getOperand(0);
9875   SDValue N1 = Op.getOperand(1);
9876   SDValue N2 = Op.getOperand(2);
9877
9878   if (!VT.is128BitVector())
9879     return SDValue();
9880
9881   if ((EltVT.getSizeInBits() == 8 || EltVT.getSizeInBits() == 16) &&
9882       isa<ConstantSDNode>(N2)) {
9883     unsigned Opc;
9884     if (VT == MVT::v8i16)
9885       Opc = X86ISD::PINSRW;
9886     else if (VT == MVT::v16i8)
9887       Opc = X86ISD::PINSRB;
9888     else
9889       Opc = X86ISD::PINSRB;
9890
9891     // Transform it so it match pinsr{b,w} which expects a GR32 as its second
9892     // argument.
9893     if (N1.getValueType() != MVT::i32)
9894       N1 = DAG.getNode(ISD::ANY_EXTEND, dl, MVT::i32, N1);
9895     if (N2.getValueType() != MVT::i32)
9896       N2 = DAG.getIntPtrConstant(cast<ConstantSDNode>(N2)->getZExtValue());
9897     return DAG.getNode(Opc, dl, VT, N0, N1, N2);
9898   }
9899
9900   if (EltVT == MVT::f32 && isa<ConstantSDNode>(N2)) {
9901     // Bits [7:6] of the constant are the source select.  This will always be
9902     //  zero here.  The DAG Combiner may combine an extract_elt index into these
9903     //  bits.  For example (insert (extract, 3), 2) could be matched by putting
9904     //  the '3' into bits [7:6] of X86ISD::INSERTPS.
9905     // Bits [5:4] of the constant are the destination select.  This is the
9906     //  value of the incoming immediate.
9907     // Bits [3:0] of the constant are the zero mask.  The DAG Combiner may
9908     //   combine either bitwise AND or insert of float 0.0 to set these bits.
9909     N2 = DAG.getIntPtrConstant(cast<ConstantSDNode>(N2)->getZExtValue() << 4);
9910     // Create this as a scalar to vector..
9911     N1 = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, MVT::v4f32, N1);
9912     return DAG.getNode(X86ISD::INSERTPS, dl, VT, N0, N1, N2);
9913   }
9914
9915   if ((EltVT == MVT::i32 || EltVT == MVT::i64) && isa<ConstantSDNode>(N2)) {
9916     // PINSR* works with constant index.
9917     return Op;
9918   }
9919   return SDValue();
9920 }
9921
9922 /// Insert one bit to mask vector, like v16i1 or v8i1.
9923 /// AVX-512 feature.
9924 SDValue
9925 X86TargetLowering::InsertBitToMaskVector(SDValue Op, SelectionDAG &DAG) const {
9926   SDLoc dl(Op);
9927   SDValue Vec = Op.getOperand(0);
9928   SDValue Elt = Op.getOperand(1);
9929   SDValue Idx = Op.getOperand(2);
9930   MVT VecVT = Vec.getSimpleValueType();
9931
9932   if (!isa<ConstantSDNode>(Idx)) {
9933     // Non constant index. Extend source and destination,
9934     // insert element and then truncate the result.
9935     MVT ExtVecVT = (VecVT == MVT::v8i1 ?  MVT::v8i64 : MVT::v16i32);
9936     MVT ExtEltVT = (VecVT == MVT::v8i1 ?  MVT::i64 : MVT::i32);
9937     SDValue ExtOp = DAG.getNode(ISD::INSERT_VECTOR_ELT, dl, ExtVecVT,
9938       DAG.getNode(ISD::ZERO_EXTEND, dl, ExtVecVT, Vec),
9939       DAG.getNode(ISD::ZERO_EXTEND, dl, ExtEltVT, Elt), Idx);
9940     return DAG.getNode(ISD::TRUNCATE, dl, VecVT, ExtOp);
9941   }
9942
9943   unsigned IdxVal = cast<ConstantSDNode>(Idx)->getZExtValue();
9944   SDValue EltInVec = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, VecVT, Elt);
9945   if (Vec.getOpcode() == ISD::UNDEF)
9946     return DAG.getNode(X86ISD::VSHLI, dl, VecVT, EltInVec,
9947                        DAG.getConstant(IdxVal, MVT::i8));
9948   const TargetRegisterClass* rc = getRegClassFor(VecVT);
9949   unsigned MaxSift = rc->getSize()*8 - 1;
9950   EltInVec = DAG.getNode(X86ISD::VSHLI, dl, VecVT, EltInVec,
9951                     DAG.getConstant(MaxSift, MVT::i8));
9952   EltInVec = DAG.getNode(X86ISD::VSRLI, dl, VecVT, EltInVec,
9953                     DAG.getConstant(MaxSift - IdxVal, MVT::i8));
9954   return DAG.getNode(ISD::OR, dl, VecVT, Vec, EltInVec);
9955 }
9956 SDValue
9957 X86TargetLowering::LowerINSERT_VECTOR_ELT(SDValue Op, SelectionDAG &DAG) const {
9958   MVT VT = Op.getSimpleValueType();
9959   MVT EltVT = VT.getVectorElementType();
9960
9961   if (EltVT == MVT::i1)
9962     return InsertBitToMaskVector(Op, DAG);
9963
9964   SDLoc dl(Op);
9965   SDValue N0 = Op.getOperand(0);
9966   SDValue N1 = Op.getOperand(1);
9967   SDValue N2 = Op.getOperand(2);
9968
9969   // If this is a 256-bit vector result, first extract the 128-bit vector,
9970   // insert the element into the extracted half and then place it back.
9971   if (VT.is256BitVector() || VT.is512BitVector()) {
9972     if (!isa<ConstantSDNode>(N2))
9973       return SDValue();
9974
9975     // Get the desired 128-bit vector half.
9976     unsigned IdxVal = cast<ConstantSDNode>(N2)->getZExtValue();
9977     SDValue V = Extract128BitVector(N0, IdxVal, DAG, dl);
9978
9979     // Insert the element into the desired half.
9980     unsigned NumEltsIn128 = 128/EltVT.getSizeInBits();
9981     unsigned IdxIn128 = IdxVal - (IdxVal/NumEltsIn128) * NumEltsIn128;
9982
9983     V = DAG.getNode(ISD::INSERT_VECTOR_ELT, dl, V.getValueType(), V, N1,
9984                     DAG.getConstant(IdxIn128, MVT::i32));
9985
9986     // Insert the changed part back to the 256-bit vector
9987     return Insert128BitVector(N0, V, IdxVal, DAG, dl);
9988   }
9989
9990   if (Subtarget->hasSSE41())
9991     return LowerINSERT_VECTOR_ELT_SSE4(Op, DAG);
9992
9993   if (EltVT == MVT::i8)
9994     return SDValue();
9995
9996   if (EltVT.getSizeInBits() == 16 && isa<ConstantSDNode>(N2)) {
9997     // Transform it so it match pinsrw which expects a 16-bit value in a GR32
9998     // as its second argument.
9999     if (N1.getValueType() != MVT::i32)
10000       N1 = DAG.getNode(ISD::ANY_EXTEND, dl, MVT::i32, N1);
10001     if (N2.getValueType() != MVT::i32)
10002       N2 = DAG.getIntPtrConstant(cast<ConstantSDNode>(N2)->getZExtValue());
10003     return DAG.getNode(X86ISD::PINSRW, dl, VT, N0, N1, N2);
10004   }
10005   return SDValue();
10006 }
10007
10008 static SDValue LowerSCALAR_TO_VECTOR(SDValue Op, SelectionDAG &DAG) {
10009   SDLoc dl(Op);
10010   MVT OpVT = Op.getSimpleValueType();
10011
10012   // If this is a 256-bit vector result, first insert into a 128-bit
10013   // vector and then insert into the 256-bit vector.
10014   if (!OpVT.is128BitVector()) {
10015     // Insert into a 128-bit vector.
10016     unsigned SizeFactor = OpVT.getSizeInBits()/128;
10017     MVT VT128 = MVT::getVectorVT(OpVT.getVectorElementType(),
10018                                  OpVT.getVectorNumElements() / SizeFactor);
10019
10020     Op = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, VT128, Op.getOperand(0));
10021
10022     // Insert the 128-bit vector.
10023     return Insert128BitVector(DAG.getUNDEF(OpVT), Op, 0, DAG, dl);
10024   }
10025
10026   if (OpVT == MVT::v1i64 &&
10027       Op.getOperand(0).getValueType() == MVT::i64)
10028     return DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, MVT::v1i64, Op.getOperand(0));
10029
10030   SDValue AnyExt = DAG.getNode(ISD::ANY_EXTEND, dl, MVT::i32, Op.getOperand(0));
10031   assert(OpVT.is128BitVector() && "Expected an SSE type!");
10032   return DAG.getNode(ISD::BITCAST, dl, OpVT,
10033                      DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, MVT::v4i32,AnyExt));
10034 }
10035
10036 // Lower a node with an EXTRACT_SUBVECTOR opcode.  This may result in
10037 // a simple subregister reference or explicit instructions to grab
10038 // upper bits of a vector.
10039 static SDValue LowerEXTRACT_SUBVECTOR(SDValue Op, const X86Subtarget *Subtarget,
10040                                       SelectionDAG &DAG) {
10041   SDLoc dl(Op);
10042   SDValue In =  Op.getOperand(0);
10043   SDValue Idx = Op.getOperand(1);
10044   unsigned IdxVal = cast<ConstantSDNode>(Idx)->getZExtValue();
10045   MVT ResVT   = Op.getSimpleValueType();
10046   MVT InVT    = In.getSimpleValueType();
10047
10048   if (Subtarget->hasFp256()) {
10049     if (ResVT.is128BitVector() &&
10050         (InVT.is256BitVector() || InVT.is512BitVector()) &&
10051         isa<ConstantSDNode>(Idx)) {
10052       return Extract128BitVector(In, IdxVal, DAG, dl);
10053     }
10054     if (ResVT.is256BitVector() && InVT.is512BitVector() &&
10055         isa<ConstantSDNode>(Idx)) {
10056       return Extract256BitVector(In, IdxVal, DAG, dl);
10057     }
10058   }
10059   return SDValue();
10060 }
10061
10062 // Lower a node with an INSERT_SUBVECTOR opcode.  This may result in a
10063 // simple superregister reference or explicit instructions to insert
10064 // the upper bits of a vector.
10065 static SDValue LowerINSERT_SUBVECTOR(SDValue Op, const X86Subtarget *Subtarget,
10066                                      SelectionDAG &DAG) {
10067   if (Subtarget->hasFp256()) {
10068     SDLoc dl(Op.getNode());
10069     SDValue Vec = Op.getNode()->getOperand(0);
10070     SDValue SubVec = Op.getNode()->getOperand(1);
10071     SDValue Idx = Op.getNode()->getOperand(2);
10072
10073     if ((Op.getNode()->getSimpleValueType(0).is256BitVector() ||
10074          Op.getNode()->getSimpleValueType(0).is512BitVector()) &&
10075         SubVec.getNode()->getSimpleValueType(0).is128BitVector() &&
10076         isa<ConstantSDNode>(Idx)) {
10077       unsigned IdxVal = cast<ConstantSDNode>(Idx)->getZExtValue();
10078       return Insert128BitVector(Vec, SubVec, IdxVal, DAG, dl);
10079     }
10080
10081     if (Op.getNode()->getSimpleValueType(0).is512BitVector() &&
10082         SubVec.getNode()->getSimpleValueType(0).is256BitVector() &&
10083         isa<ConstantSDNode>(Idx)) {
10084       unsigned IdxVal = cast<ConstantSDNode>(Idx)->getZExtValue();
10085       return Insert256BitVector(Vec, SubVec, IdxVal, DAG, dl);
10086     }
10087   }
10088   return SDValue();
10089 }
10090
10091 // ConstantPool, JumpTable, GlobalAddress, and ExternalSymbol are lowered as
10092 // their target countpart wrapped in the X86ISD::Wrapper node. Suppose N is
10093 // one of the above mentioned nodes. It has to be wrapped because otherwise
10094 // Select(N) returns N. So the raw TargetGlobalAddress nodes, etc. can only
10095 // be used to form addressing mode. These wrapped nodes will be selected
10096 // into MOV32ri.
10097 SDValue
10098 X86TargetLowering::LowerConstantPool(SDValue Op, SelectionDAG &DAG) const {
10099   ConstantPoolSDNode *CP = cast<ConstantPoolSDNode>(Op);
10100
10101   // In PIC mode (unless we're in RIPRel PIC mode) we add an offset to the
10102   // global base reg.
10103   unsigned char OpFlag = 0;
10104   unsigned WrapperKind = X86ISD::Wrapper;
10105   CodeModel::Model M = DAG.getTarget().getCodeModel();
10106
10107   if (Subtarget->isPICStyleRIPRel() &&
10108       (M == CodeModel::Small || M == CodeModel::Kernel))
10109     WrapperKind = X86ISD::WrapperRIP;
10110   else if (Subtarget->isPICStyleGOT())
10111     OpFlag = X86II::MO_GOTOFF;
10112   else if (Subtarget->isPICStyleStubPIC())
10113     OpFlag = X86II::MO_PIC_BASE_OFFSET;
10114
10115   SDValue Result = DAG.getTargetConstantPool(CP->getConstVal(), getPointerTy(),
10116                                              CP->getAlignment(),
10117                                              CP->getOffset(), OpFlag);
10118   SDLoc DL(CP);
10119   Result = DAG.getNode(WrapperKind, DL, getPointerTy(), Result);
10120   // With PIC, the address is actually $g + Offset.
10121   if (OpFlag) {
10122     Result = DAG.getNode(ISD::ADD, DL, getPointerTy(),
10123                          DAG.getNode(X86ISD::GlobalBaseReg,
10124                                      SDLoc(), getPointerTy()),
10125                          Result);
10126   }
10127
10128   return Result;
10129 }
10130
10131 SDValue X86TargetLowering::LowerJumpTable(SDValue Op, SelectionDAG &DAG) const {
10132   JumpTableSDNode *JT = cast<JumpTableSDNode>(Op);
10133
10134   // In PIC mode (unless we're in RIPRel PIC mode) we add an offset to the
10135   // global base reg.
10136   unsigned char OpFlag = 0;
10137   unsigned WrapperKind = X86ISD::Wrapper;
10138   CodeModel::Model M = DAG.getTarget().getCodeModel();
10139
10140   if (Subtarget->isPICStyleRIPRel() &&
10141       (M == CodeModel::Small || M == CodeModel::Kernel))
10142     WrapperKind = X86ISD::WrapperRIP;
10143   else if (Subtarget->isPICStyleGOT())
10144     OpFlag = X86II::MO_GOTOFF;
10145   else if (Subtarget->isPICStyleStubPIC())
10146     OpFlag = X86II::MO_PIC_BASE_OFFSET;
10147
10148   SDValue Result = DAG.getTargetJumpTable(JT->getIndex(), getPointerTy(),
10149                                           OpFlag);
10150   SDLoc DL(JT);
10151   Result = DAG.getNode(WrapperKind, DL, getPointerTy(), Result);
10152
10153   // With PIC, the address is actually $g + Offset.
10154   if (OpFlag)
10155     Result = DAG.getNode(ISD::ADD, DL, getPointerTy(),
10156                          DAG.getNode(X86ISD::GlobalBaseReg,
10157                                      SDLoc(), getPointerTy()),
10158                          Result);
10159
10160   return Result;
10161 }
10162
10163 SDValue
10164 X86TargetLowering::LowerExternalSymbol(SDValue Op, SelectionDAG &DAG) const {
10165   const char *Sym = cast<ExternalSymbolSDNode>(Op)->getSymbol();
10166
10167   // In PIC mode (unless we're in RIPRel PIC mode) we add an offset to the
10168   // global base reg.
10169   unsigned char OpFlag = 0;
10170   unsigned WrapperKind = X86ISD::Wrapper;
10171   CodeModel::Model M = DAG.getTarget().getCodeModel();
10172
10173   if (Subtarget->isPICStyleRIPRel() &&
10174       (M == CodeModel::Small || M == CodeModel::Kernel)) {
10175     if (Subtarget->isTargetDarwin() || Subtarget->isTargetELF())
10176       OpFlag = X86II::MO_GOTPCREL;
10177     WrapperKind = X86ISD::WrapperRIP;
10178   } else if (Subtarget->isPICStyleGOT()) {
10179     OpFlag = X86II::MO_GOT;
10180   } else if (Subtarget->isPICStyleStubPIC()) {
10181     OpFlag = X86II::MO_DARWIN_NONLAZY_PIC_BASE;
10182   } else if (Subtarget->isPICStyleStubNoDynamic()) {
10183     OpFlag = X86II::MO_DARWIN_NONLAZY;
10184   }
10185
10186   SDValue Result = DAG.getTargetExternalSymbol(Sym, getPointerTy(), OpFlag);
10187
10188   SDLoc DL(Op);
10189   Result = DAG.getNode(WrapperKind, DL, getPointerTy(), Result);
10190
10191   // With PIC, the address is actually $g + Offset.
10192   if (DAG.getTarget().getRelocationModel() == Reloc::PIC_ &&
10193       !Subtarget->is64Bit()) {
10194     Result = DAG.getNode(ISD::ADD, DL, getPointerTy(),
10195                          DAG.getNode(X86ISD::GlobalBaseReg,
10196                                      SDLoc(), getPointerTy()),
10197                          Result);
10198   }
10199
10200   // For symbols that require a load from a stub to get the address, emit the
10201   // load.
10202   if (isGlobalStubReference(OpFlag))
10203     Result = DAG.getLoad(getPointerTy(), DL, DAG.getEntryNode(), Result,
10204                          MachinePointerInfo::getGOT(), false, false, false, 0);
10205
10206   return Result;
10207 }
10208
10209 SDValue
10210 X86TargetLowering::LowerBlockAddress(SDValue Op, SelectionDAG &DAG) const {
10211   // Create the TargetBlockAddressAddress node.
10212   unsigned char OpFlags =
10213     Subtarget->ClassifyBlockAddressReference();
10214   CodeModel::Model M = DAG.getTarget().getCodeModel();
10215   const BlockAddress *BA = cast<BlockAddressSDNode>(Op)->getBlockAddress();
10216   int64_t Offset = cast<BlockAddressSDNode>(Op)->getOffset();
10217   SDLoc dl(Op);
10218   SDValue Result = DAG.getTargetBlockAddress(BA, getPointerTy(), Offset,
10219                                              OpFlags);
10220
10221   if (Subtarget->isPICStyleRIPRel() &&
10222       (M == CodeModel::Small || M == CodeModel::Kernel))
10223     Result = DAG.getNode(X86ISD::WrapperRIP, dl, getPointerTy(), Result);
10224   else
10225     Result = DAG.getNode(X86ISD::Wrapper, dl, getPointerTy(), Result);
10226
10227   // With PIC, the address is actually $g + Offset.
10228   if (isGlobalRelativeToPICBase(OpFlags)) {
10229     Result = DAG.getNode(ISD::ADD, dl, getPointerTy(),
10230                          DAG.getNode(X86ISD::GlobalBaseReg, dl, getPointerTy()),
10231                          Result);
10232   }
10233
10234   return Result;
10235 }
10236
10237 SDValue
10238 X86TargetLowering::LowerGlobalAddress(const GlobalValue *GV, SDLoc dl,
10239                                       int64_t Offset, SelectionDAG &DAG) const {
10240   // Create the TargetGlobalAddress node, folding in the constant
10241   // offset if it is legal.
10242   unsigned char OpFlags =
10243       Subtarget->ClassifyGlobalReference(GV, DAG.getTarget());
10244   CodeModel::Model M = DAG.getTarget().getCodeModel();
10245   SDValue Result;
10246   if (OpFlags == X86II::MO_NO_FLAG &&
10247       X86::isOffsetSuitableForCodeModel(Offset, M)) {
10248     // A direct static reference to a global.
10249     Result = DAG.getTargetGlobalAddress(GV, dl, getPointerTy(), Offset);
10250     Offset = 0;
10251   } else {
10252     Result = DAG.getTargetGlobalAddress(GV, dl, getPointerTy(), 0, OpFlags);
10253   }
10254
10255   if (Subtarget->isPICStyleRIPRel() &&
10256       (M == CodeModel::Small || M == CodeModel::Kernel))
10257     Result = DAG.getNode(X86ISD::WrapperRIP, dl, getPointerTy(), Result);
10258   else
10259     Result = DAG.getNode(X86ISD::Wrapper, dl, getPointerTy(), Result);
10260
10261   // With PIC, the address is actually $g + Offset.
10262   if (isGlobalRelativeToPICBase(OpFlags)) {
10263     Result = DAG.getNode(ISD::ADD, dl, getPointerTy(),
10264                          DAG.getNode(X86ISD::GlobalBaseReg, dl, getPointerTy()),
10265                          Result);
10266   }
10267
10268   // For globals that require a load from a stub to get the address, emit the
10269   // load.
10270   if (isGlobalStubReference(OpFlags))
10271     Result = DAG.getLoad(getPointerTy(), dl, DAG.getEntryNode(), Result,
10272                          MachinePointerInfo::getGOT(), false, false, false, 0);
10273
10274   // If there was a non-zero offset that we didn't fold, create an explicit
10275   // addition for it.
10276   if (Offset != 0)
10277     Result = DAG.getNode(ISD::ADD, dl, getPointerTy(), Result,
10278                          DAG.getConstant(Offset, getPointerTy()));
10279
10280   return Result;
10281 }
10282
10283 SDValue
10284 X86TargetLowering::LowerGlobalAddress(SDValue Op, SelectionDAG &DAG) const {
10285   const GlobalValue *GV = cast<GlobalAddressSDNode>(Op)->getGlobal();
10286   int64_t Offset = cast<GlobalAddressSDNode>(Op)->getOffset();
10287   return LowerGlobalAddress(GV, SDLoc(Op), Offset, DAG);
10288 }
10289
10290 static SDValue
10291 GetTLSADDR(SelectionDAG &DAG, SDValue Chain, GlobalAddressSDNode *GA,
10292            SDValue *InFlag, const EVT PtrVT, unsigned ReturnReg,
10293            unsigned char OperandFlags, bool LocalDynamic = false) {
10294   MachineFrameInfo *MFI = DAG.getMachineFunction().getFrameInfo();
10295   SDVTList NodeTys = DAG.getVTList(MVT::Other, MVT::Glue);
10296   SDLoc dl(GA);
10297   SDValue TGA = DAG.getTargetGlobalAddress(GA->getGlobal(), dl,
10298                                            GA->getValueType(0),
10299                                            GA->getOffset(),
10300                                            OperandFlags);
10301
10302   X86ISD::NodeType CallType = LocalDynamic ? X86ISD::TLSBASEADDR
10303                                            : X86ISD::TLSADDR;
10304
10305   if (InFlag) {
10306     SDValue Ops[] = { Chain,  TGA, *InFlag };
10307     Chain = DAG.getNode(CallType, dl, NodeTys, Ops);
10308   } else {
10309     SDValue Ops[]  = { Chain, TGA };
10310     Chain = DAG.getNode(CallType, dl, NodeTys, Ops);
10311   }
10312
10313   // TLSADDR will be codegen'ed as call. Inform MFI that function has calls.
10314   MFI->setAdjustsStack(true);
10315
10316   SDValue Flag = Chain.getValue(1);
10317   return DAG.getCopyFromReg(Chain, dl, ReturnReg, PtrVT, Flag);
10318 }
10319
10320 // Lower ISD::GlobalTLSAddress using the "general dynamic" model, 32 bit
10321 static SDValue
10322 LowerToTLSGeneralDynamicModel32(GlobalAddressSDNode *GA, SelectionDAG &DAG,
10323                                 const EVT PtrVT) {
10324   SDValue InFlag;
10325   SDLoc dl(GA);  // ? function entry point might be better
10326   SDValue Chain = DAG.getCopyToReg(DAG.getEntryNode(), dl, X86::EBX,
10327                                    DAG.getNode(X86ISD::GlobalBaseReg,
10328                                                SDLoc(), PtrVT), InFlag);
10329   InFlag = Chain.getValue(1);
10330
10331   return GetTLSADDR(DAG, Chain, GA, &InFlag, PtrVT, X86::EAX, X86II::MO_TLSGD);
10332 }
10333
10334 // Lower ISD::GlobalTLSAddress using the "general dynamic" model, 64 bit
10335 static SDValue
10336 LowerToTLSGeneralDynamicModel64(GlobalAddressSDNode *GA, SelectionDAG &DAG,
10337                                 const EVT PtrVT) {
10338   return GetTLSADDR(DAG, DAG.getEntryNode(), GA, nullptr, PtrVT,
10339                     X86::RAX, X86II::MO_TLSGD);
10340 }
10341
10342 static SDValue LowerToTLSLocalDynamicModel(GlobalAddressSDNode *GA,
10343                                            SelectionDAG &DAG,
10344                                            const EVT PtrVT,
10345                                            bool is64Bit) {
10346   SDLoc dl(GA);
10347
10348   // Get the start address of the TLS block for this module.
10349   X86MachineFunctionInfo* MFI = DAG.getMachineFunction()
10350       .getInfo<X86MachineFunctionInfo>();
10351   MFI->incNumLocalDynamicTLSAccesses();
10352
10353   SDValue Base;
10354   if (is64Bit) {
10355     Base = GetTLSADDR(DAG, DAG.getEntryNode(), GA, nullptr, PtrVT, X86::RAX,
10356                       X86II::MO_TLSLD, /*LocalDynamic=*/true);
10357   } else {
10358     SDValue InFlag;
10359     SDValue Chain = DAG.getCopyToReg(DAG.getEntryNode(), dl, X86::EBX,
10360         DAG.getNode(X86ISD::GlobalBaseReg, SDLoc(), PtrVT), InFlag);
10361     InFlag = Chain.getValue(1);
10362     Base = GetTLSADDR(DAG, Chain, GA, &InFlag, PtrVT, X86::EAX,
10363                       X86II::MO_TLSLDM, /*LocalDynamic=*/true);
10364   }
10365
10366   // Note: the CleanupLocalDynamicTLSPass will remove redundant computations
10367   // of Base.
10368
10369   // Build x@dtpoff.
10370   unsigned char OperandFlags = X86II::MO_DTPOFF;
10371   unsigned WrapperKind = X86ISD::Wrapper;
10372   SDValue TGA = DAG.getTargetGlobalAddress(GA->getGlobal(), dl,
10373                                            GA->getValueType(0),
10374                                            GA->getOffset(), OperandFlags);
10375   SDValue Offset = DAG.getNode(WrapperKind, dl, PtrVT, TGA);
10376
10377   // Add x@dtpoff with the base.
10378   return DAG.getNode(ISD::ADD, dl, PtrVT, Offset, Base);
10379 }
10380
10381 // Lower ISD::GlobalTLSAddress using the "initial exec" or "local exec" model.
10382 static SDValue LowerToTLSExecModel(GlobalAddressSDNode *GA, SelectionDAG &DAG,
10383                                    const EVT PtrVT, TLSModel::Model model,
10384                                    bool is64Bit, bool isPIC) {
10385   SDLoc dl(GA);
10386
10387   // Get the Thread Pointer, which is %gs:0 (32-bit) or %fs:0 (64-bit).
10388   Value *Ptr = Constant::getNullValue(Type::getInt8PtrTy(*DAG.getContext(),
10389                                                          is64Bit ? 257 : 256));
10390
10391   SDValue ThreadPointer =
10392       DAG.getLoad(PtrVT, dl, DAG.getEntryNode(), DAG.getIntPtrConstant(0),
10393                   MachinePointerInfo(Ptr), false, false, false, 0);
10394
10395   unsigned char OperandFlags = 0;
10396   // Most TLS accesses are not RIP relative, even on x86-64.  One exception is
10397   // initialexec.
10398   unsigned WrapperKind = X86ISD::Wrapper;
10399   if (model == TLSModel::LocalExec) {
10400     OperandFlags = is64Bit ? X86II::MO_TPOFF : X86II::MO_NTPOFF;
10401   } else if (model == TLSModel::InitialExec) {
10402     if (is64Bit) {
10403       OperandFlags = X86II::MO_GOTTPOFF;
10404       WrapperKind = X86ISD::WrapperRIP;
10405     } else {
10406       OperandFlags = isPIC ? X86II::MO_GOTNTPOFF : X86II::MO_INDNTPOFF;
10407     }
10408   } else {
10409     llvm_unreachable("Unexpected model");
10410   }
10411
10412   // emit "addl x@ntpoff,%eax" (local exec)
10413   // or "addl x@indntpoff,%eax" (initial exec)
10414   // or "addl x@gotntpoff(%ebx) ,%eax" (initial exec, 32-bit pic)
10415   SDValue TGA =
10416       DAG.getTargetGlobalAddress(GA->getGlobal(), dl, GA->getValueType(0),
10417                                  GA->getOffset(), OperandFlags);
10418   SDValue Offset = DAG.getNode(WrapperKind, dl, PtrVT, TGA);
10419
10420   if (model == TLSModel::InitialExec) {
10421     if (isPIC && !is64Bit) {
10422       Offset = DAG.getNode(ISD::ADD, dl, PtrVT,
10423                            DAG.getNode(X86ISD::GlobalBaseReg, SDLoc(), PtrVT),
10424                            Offset);
10425     }
10426
10427     Offset = DAG.getLoad(PtrVT, dl, DAG.getEntryNode(), Offset,
10428                          MachinePointerInfo::getGOT(), false, false, false, 0);
10429   }
10430
10431   // The address of the thread local variable is the add of the thread
10432   // pointer with the offset of the variable.
10433   return DAG.getNode(ISD::ADD, dl, PtrVT, ThreadPointer, Offset);
10434 }
10435
10436 SDValue
10437 X86TargetLowering::LowerGlobalTLSAddress(SDValue Op, SelectionDAG &DAG) const {
10438
10439   GlobalAddressSDNode *GA = cast<GlobalAddressSDNode>(Op);
10440   const GlobalValue *GV = GA->getGlobal();
10441
10442   if (Subtarget->isTargetELF()) {
10443     TLSModel::Model model = DAG.getTarget().getTLSModel(GV);
10444
10445     switch (model) {
10446       case TLSModel::GeneralDynamic:
10447         if (Subtarget->is64Bit())
10448           return LowerToTLSGeneralDynamicModel64(GA, DAG, getPointerTy());
10449         return LowerToTLSGeneralDynamicModel32(GA, DAG, getPointerTy());
10450       case TLSModel::LocalDynamic:
10451         return LowerToTLSLocalDynamicModel(GA, DAG, getPointerTy(),
10452                                            Subtarget->is64Bit());
10453       case TLSModel::InitialExec:
10454       case TLSModel::LocalExec:
10455         return LowerToTLSExecModel(
10456             GA, DAG, getPointerTy(), model, Subtarget->is64Bit(),
10457             DAG.getTarget().getRelocationModel() == Reloc::PIC_);
10458     }
10459     llvm_unreachable("Unknown TLS model.");
10460   }
10461
10462   if (Subtarget->isTargetDarwin()) {
10463     // Darwin only has one model of TLS.  Lower to that.
10464     unsigned char OpFlag = 0;
10465     unsigned WrapperKind = Subtarget->isPICStyleRIPRel() ?
10466                            X86ISD::WrapperRIP : X86ISD::Wrapper;
10467
10468     // In PIC mode (unless we're in RIPRel PIC mode) we add an offset to the
10469     // global base reg.
10470     bool PIC32 = (DAG.getTarget().getRelocationModel() == Reloc::PIC_) &&
10471                  !Subtarget->is64Bit();
10472     if (PIC32)
10473       OpFlag = X86II::MO_TLVP_PIC_BASE;
10474     else
10475       OpFlag = X86II::MO_TLVP;
10476     SDLoc DL(Op);
10477     SDValue Result = DAG.getTargetGlobalAddress(GA->getGlobal(), DL,
10478                                                 GA->getValueType(0),
10479                                                 GA->getOffset(), OpFlag);
10480     SDValue Offset = DAG.getNode(WrapperKind, DL, getPointerTy(), Result);
10481
10482     // With PIC32, the address is actually $g + Offset.
10483     if (PIC32)
10484       Offset = DAG.getNode(ISD::ADD, DL, getPointerTy(),
10485                            DAG.getNode(X86ISD::GlobalBaseReg,
10486                                        SDLoc(), getPointerTy()),
10487                            Offset);
10488
10489     // Lowering the machine isd will make sure everything is in the right
10490     // location.
10491     SDValue Chain = DAG.getEntryNode();
10492     SDVTList NodeTys = DAG.getVTList(MVT::Other, MVT::Glue);
10493     SDValue Args[] = { Chain, Offset };
10494     Chain = DAG.getNode(X86ISD::TLSCALL, DL, NodeTys, Args);
10495
10496     // TLSCALL will be codegen'ed as call. Inform MFI that function has calls.
10497     MachineFrameInfo *MFI = DAG.getMachineFunction().getFrameInfo();
10498     MFI->setAdjustsStack(true);
10499
10500     // And our return value (tls address) is in the standard call return value
10501     // location.
10502     unsigned Reg = Subtarget->is64Bit() ? X86::RAX : X86::EAX;
10503     return DAG.getCopyFromReg(Chain, DL, Reg, getPointerTy(),
10504                               Chain.getValue(1));
10505   }
10506
10507   if (Subtarget->isTargetKnownWindowsMSVC() ||
10508       Subtarget->isTargetWindowsGNU()) {
10509     // Just use the implicit TLS architecture
10510     // Need to generate someting similar to:
10511     //   mov     rdx, qword [gs:abs 58H]; Load pointer to ThreadLocalStorage
10512     //                                  ; from TEB
10513     //   mov     ecx, dword [rel _tls_index]: Load index (from C runtime)
10514     //   mov     rcx, qword [rdx+rcx*8]
10515     //   mov     eax, .tls$:tlsvar
10516     //   [rax+rcx] contains the address
10517     // Windows 64bit: gs:0x58
10518     // Windows 32bit: fs:__tls_array
10519
10520     SDLoc dl(GA);
10521     SDValue Chain = DAG.getEntryNode();
10522
10523     // Get the Thread Pointer, which is %fs:__tls_array (32-bit) or
10524     // %gs:0x58 (64-bit). On MinGW, __tls_array is not available, so directly
10525     // use its literal value of 0x2C.
10526     Value *Ptr = Constant::getNullValue(Subtarget->is64Bit()
10527                                         ? Type::getInt8PtrTy(*DAG.getContext(),
10528                                                              256)
10529                                         : Type::getInt32PtrTy(*DAG.getContext(),
10530                                                               257));
10531
10532     SDValue TlsArray =
10533         Subtarget->is64Bit()
10534             ? DAG.getIntPtrConstant(0x58)
10535             : (Subtarget->isTargetWindowsGNU()
10536                    ? DAG.getIntPtrConstant(0x2C)
10537                    : DAG.getExternalSymbol("_tls_array", getPointerTy()));
10538
10539     SDValue ThreadPointer =
10540         DAG.getLoad(getPointerTy(), dl, Chain, TlsArray,
10541                     MachinePointerInfo(Ptr), false, false, false, 0);
10542
10543     // Load the _tls_index variable
10544     SDValue IDX = DAG.getExternalSymbol("_tls_index", getPointerTy());
10545     if (Subtarget->is64Bit())
10546       IDX = DAG.getExtLoad(ISD::ZEXTLOAD, dl, getPointerTy(), Chain,
10547                            IDX, MachinePointerInfo(), MVT::i32,
10548                            false, false, 0);
10549     else
10550       IDX = DAG.getLoad(getPointerTy(), dl, Chain, IDX, MachinePointerInfo(),
10551                         false, false, false, 0);
10552
10553     SDValue Scale = DAG.getConstant(Log2_64_Ceil(TD->getPointerSize()),
10554                                     getPointerTy());
10555     IDX = DAG.getNode(ISD::SHL, dl, getPointerTy(), IDX, Scale);
10556
10557     SDValue res = DAG.getNode(ISD::ADD, dl, getPointerTy(), ThreadPointer, IDX);
10558     res = DAG.getLoad(getPointerTy(), dl, Chain, res, MachinePointerInfo(),
10559                       false, false, false, 0);
10560
10561     // Get the offset of start of .tls section
10562     SDValue TGA = DAG.getTargetGlobalAddress(GA->getGlobal(), dl,
10563                                              GA->getValueType(0),
10564                                              GA->getOffset(), X86II::MO_SECREL);
10565     SDValue Offset = DAG.getNode(X86ISD::Wrapper, dl, getPointerTy(), TGA);
10566
10567     // The address of the thread local variable is the add of the thread
10568     // pointer with the offset of the variable.
10569     return DAG.getNode(ISD::ADD, dl, getPointerTy(), res, Offset);
10570   }
10571
10572   llvm_unreachable("TLS not implemented for this target.");
10573 }
10574
10575 /// LowerShiftParts - Lower SRA_PARTS and friends, which return two i32 values
10576 /// and take a 2 x i32 value to shift plus a shift amount.
10577 static SDValue LowerShiftParts(SDValue Op, SelectionDAG &DAG) {
10578   assert(Op.getNumOperands() == 3 && "Not a double-shift!");
10579   MVT VT = Op.getSimpleValueType();
10580   unsigned VTBits = VT.getSizeInBits();
10581   SDLoc dl(Op);
10582   bool isSRA = Op.getOpcode() == ISD::SRA_PARTS;
10583   SDValue ShOpLo = Op.getOperand(0);
10584   SDValue ShOpHi = Op.getOperand(1);
10585   SDValue ShAmt  = Op.getOperand(2);
10586   // X86ISD::SHLD and X86ISD::SHRD have defined overflow behavior but the
10587   // generic ISD nodes haven't. Insert an AND to be safe, it's optimized away
10588   // during isel.
10589   SDValue SafeShAmt = DAG.getNode(ISD::AND, dl, MVT::i8, ShAmt,
10590                                   DAG.getConstant(VTBits - 1, MVT::i8));
10591   SDValue Tmp1 = isSRA ? DAG.getNode(ISD::SRA, dl, VT, ShOpHi,
10592                                      DAG.getConstant(VTBits - 1, MVT::i8))
10593                        : DAG.getConstant(0, VT);
10594
10595   SDValue Tmp2, Tmp3;
10596   if (Op.getOpcode() == ISD::SHL_PARTS) {
10597     Tmp2 = DAG.getNode(X86ISD::SHLD, dl, VT, ShOpHi, ShOpLo, ShAmt);
10598     Tmp3 = DAG.getNode(ISD::SHL, dl, VT, ShOpLo, SafeShAmt);
10599   } else {
10600     Tmp2 = DAG.getNode(X86ISD::SHRD, dl, VT, ShOpLo, ShOpHi, ShAmt);
10601     Tmp3 = DAG.getNode(isSRA ? ISD::SRA : ISD::SRL, dl, VT, ShOpHi, SafeShAmt);
10602   }
10603
10604   // If the shift amount is larger or equal than the width of a part we can't
10605   // rely on the results of shld/shrd. Insert a test and select the appropriate
10606   // values for large shift amounts.
10607   SDValue AndNode = DAG.getNode(ISD::AND, dl, MVT::i8, ShAmt,
10608                                 DAG.getConstant(VTBits, MVT::i8));
10609   SDValue Cond = DAG.getNode(X86ISD::CMP, dl, MVT::i32,
10610                              AndNode, DAG.getConstant(0, MVT::i8));
10611
10612   SDValue Hi, Lo;
10613   SDValue CC = DAG.getConstant(X86::COND_NE, MVT::i8);
10614   SDValue Ops0[4] = { Tmp2, Tmp3, CC, Cond };
10615   SDValue Ops1[4] = { Tmp3, Tmp1, CC, Cond };
10616
10617   if (Op.getOpcode() == ISD::SHL_PARTS) {
10618     Hi = DAG.getNode(X86ISD::CMOV, dl, VT, Ops0);
10619     Lo = DAG.getNode(X86ISD::CMOV, dl, VT, Ops1);
10620   } else {
10621     Lo = DAG.getNode(X86ISD::CMOV, dl, VT, Ops0);
10622     Hi = DAG.getNode(X86ISD::CMOV, dl, VT, Ops1);
10623   }
10624
10625   SDValue Ops[2] = { Lo, Hi };
10626   return DAG.getMergeValues(Ops, dl);
10627 }
10628
10629 SDValue X86TargetLowering::LowerSINT_TO_FP(SDValue Op,
10630                                            SelectionDAG &DAG) const {
10631   MVT SrcVT = Op.getOperand(0).getSimpleValueType();
10632
10633   if (SrcVT.isVector())
10634     return SDValue();
10635
10636   assert(SrcVT <= MVT::i64 && SrcVT >= MVT::i16 &&
10637          "Unknown SINT_TO_FP to lower!");
10638
10639   // These are really Legal; return the operand so the caller accepts it as
10640   // Legal.
10641   if (SrcVT == MVT::i32 && isScalarFPTypeInSSEReg(Op.getValueType()))
10642     return Op;
10643   if (SrcVT == MVT::i64 && isScalarFPTypeInSSEReg(Op.getValueType()) &&
10644       Subtarget->is64Bit()) {
10645     return Op;
10646   }
10647
10648   SDLoc dl(Op);
10649   unsigned Size = SrcVT.getSizeInBits()/8;
10650   MachineFunction &MF = DAG.getMachineFunction();
10651   int SSFI = MF.getFrameInfo()->CreateStackObject(Size, Size, false);
10652   SDValue StackSlot = DAG.getFrameIndex(SSFI, getPointerTy());
10653   SDValue Chain = DAG.getStore(DAG.getEntryNode(), dl, Op.getOperand(0),
10654                                StackSlot,
10655                                MachinePointerInfo::getFixedStack(SSFI),
10656                                false, false, 0);
10657   return BuildFILD(Op, SrcVT, Chain, StackSlot, DAG);
10658 }
10659
10660 SDValue X86TargetLowering::BuildFILD(SDValue Op, EVT SrcVT, SDValue Chain,
10661                                      SDValue StackSlot,
10662                                      SelectionDAG &DAG) const {
10663   // Build the FILD
10664   SDLoc DL(Op);
10665   SDVTList Tys;
10666   bool useSSE = isScalarFPTypeInSSEReg(Op.getValueType());
10667   if (useSSE)
10668     Tys = DAG.getVTList(MVT::f64, MVT::Other, MVT::Glue);
10669   else
10670     Tys = DAG.getVTList(Op.getValueType(), MVT::Other);
10671
10672   unsigned ByteSize = SrcVT.getSizeInBits()/8;
10673
10674   FrameIndexSDNode *FI = dyn_cast<FrameIndexSDNode>(StackSlot);
10675   MachineMemOperand *MMO;
10676   if (FI) {
10677     int SSFI = FI->getIndex();
10678     MMO =
10679       DAG.getMachineFunction()
10680       .getMachineMemOperand(MachinePointerInfo::getFixedStack(SSFI),
10681                             MachineMemOperand::MOLoad, ByteSize, ByteSize);
10682   } else {
10683     MMO = cast<LoadSDNode>(StackSlot)->getMemOperand();
10684     StackSlot = StackSlot.getOperand(1);
10685   }
10686   SDValue Ops[] = { Chain, StackSlot, DAG.getValueType(SrcVT) };
10687   SDValue Result = DAG.getMemIntrinsicNode(useSSE ? X86ISD::FILD_FLAG :
10688                                            X86ISD::FILD, DL,
10689                                            Tys, Ops, SrcVT, MMO);
10690
10691   if (useSSE) {
10692     Chain = Result.getValue(1);
10693     SDValue InFlag = Result.getValue(2);
10694
10695     // FIXME: Currently the FST is flagged to the FILD_FLAG. This
10696     // shouldn't be necessary except that RFP cannot be live across
10697     // multiple blocks. When stackifier is fixed, they can be uncoupled.
10698     MachineFunction &MF = DAG.getMachineFunction();
10699     unsigned SSFISize = Op.getValueType().getSizeInBits()/8;
10700     int SSFI = MF.getFrameInfo()->CreateStackObject(SSFISize, SSFISize, false);
10701     SDValue StackSlot = DAG.getFrameIndex(SSFI, getPointerTy());
10702     Tys = DAG.getVTList(MVT::Other);
10703     SDValue Ops[] = {
10704       Chain, Result, StackSlot, DAG.getValueType(Op.getValueType()), InFlag
10705     };
10706     MachineMemOperand *MMO =
10707       DAG.getMachineFunction()
10708       .getMachineMemOperand(MachinePointerInfo::getFixedStack(SSFI),
10709                             MachineMemOperand::MOStore, SSFISize, SSFISize);
10710
10711     Chain = DAG.getMemIntrinsicNode(X86ISD::FST, DL, Tys,
10712                                     Ops, Op.getValueType(), MMO);
10713     Result = DAG.getLoad(Op.getValueType(), DL, Chain, StackSlot,
10714                          MachinePointerInfo::getFixedStack(SSFI),
10715                          false, false, false, 0);
10716   }
10717
10718   return Result;
10719 }
10720
10721 // LowerUINT_TO_FP_i64 - 64-bit unsigned integer to double expansion.
10722 SDValue X86TargetLowering::LowerUINT_TO_FP_i64(SDValue Op,
10723                                                SelectionDAG &DAG) const {
10724   // This algorithm is not obvious. Here it is what we're trying to output:
10725   /*
10726      movq       %rax,  %xmm0
10727      punpckldq  (c0),  %xmm0  // c0: (uint4){ 0x43300000U, 0x45300000U, 0U, 0U }
10728      subpd      (c1),  %xmm0  // c1: (double2){ 0x1.0p52, 0x1.0p52 * 0x1.0p32 }
10729      #ifdef __SSE3__
10730        haddpd   %xmm0, %xmm0
10731      #else
10732        pshufd   $0x4e, %xmm0, %xmm1
10733        addpd    %xmm1, %xmm0
10734      #endif
10735   */
10736
10737   SDLoc dl(Op);
10738   LLVMContext *Context = DAG.getContext();
10739
10740   // Build some magic constants.
10741   static const uint32_t CV0[] = { 0x43300000, 0x45300000, 0, 0 };
10742   Constant *C0 = ConstantDataVector::get(*Context, CV0);
10743   SDValue CPIdx0 = DAG.getConstantPool(C0, getPointerTy(), 16);
10744
10745   SmallVector<Constant*,2> CV1;
10746   CV1.push_back(
10747     ConstantFP::get(*Context, APFloat(APFloat::IEEEdouble,
10748                                       APInt(64, 0x4330000000000000ULL))));
10749   CV1.push_back(
10750     ConstantFP::get(*Context, APFloat(APFloat::IEEEdouble,
10751                                       APInt(64, 0x4530000000000000ULL))));
10752   Constant *C1 = ConstantVector::get(CV1);
10753   SDValue CPIdx1 = DAG.getConstantPool(C1, getPointerTy(), 16);
10754
10755   // Load the 64-bit value into an XMM register.
10756   SDValue XR1 = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, MVT::v2i64,
10757                             Op.getOperand(0));
10758   SDValue CLod0 = DAG.getLoad(MVT::v4i32, dl, DAG.getEntryNode(), CPIdx0,
10759                               MachinePointerInfo::getConstantPool(),
10760                               false, false, false, 16);
10761   SDValue Unpck1 = getUnpackl(DAG, dl, MVT::v4i32,
10762                               DAG.getNode(ISD::BITCAST, dl, MVT::v4i32, XR1),
10763                               CLod0);
10764
10765   SDValue CLod1 = DAG.getLoad(MVT::v2f64, dl, CLod0.getValue(1), CPIdx1,
10766                               MachinePointerInfo::getConstantPool(),
10767                               false, false, false, 16);
10768   SDValue XR2F = DAG.getNode(ISD::BITCAST, dl, MVT::v2f64, Unpck1);
10769   SDValue Sub = DAG.getNode(ISD::FSUB, dl, MVT::v2f64, XR2F, CLod1);
10770   SDValue Result;
10771
10772   if (Subtarget->hasSSE3()) {
10773     // FIXME: The 'haddpd' instruction may be slower than 'movhlps + addsd'.
10774     Result = DAG.getNode(X86ISD::FHADD, dl, MVT::v2f64, Sub, Sub);
10775   } else {
10776     SDValue S2F = DAG.getNode(ISD::BITCAST, dl, MVT::v4i32, Sub);
10777     SDValue Shuffle = getTargetShuffleNode(X86ISD::PSHUFD, dl, MVT::v4i32,
10778                                            S2F, 0x4E, DAG);
10779     Result = DAG.getNode(ISD::FADD, dl, MVT::v2f64,
10780                          DAG.getNode(ISD::BITCAST, dl, MVT::v2f64, Shuffle),
10781                          Sub);
10782   }
10783
10784   return DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, MVT::f64, Result,
10785                      DAG.getIntPtrConstant(0));
10786 }
10787
10788 // LowerUINT_TO_FP_i32 - 32-bit unsigned integer to float expansion.
10789 SDValue X86TargetLowering::LowerUINT_TO_FP_i32(SDValue Op,
10790                                                SelectionDAG &DAG) const {
10791   SDLoc dl(Op);
10792   // FP constant to bias correct the final result.
10793   SDValue Bias = DAG.getConstantFP(BitsToDouble(0x4330000000000000ULL),
10794                                    MVT::f64);
10795
10796   // Load the 32-bit value into an XMM register.
10797   SDValue Load = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, MVT::v4i32,
10798                              Op.getOperand(0));
10799
10800   // Zero out the upper parts of the register.
10801   Load = getShuffleVectorZeroOrUndef(Load, 0, true, Subtarget, DAG);
10802
10803   Load = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, MVT::f64,
10804                      DAG.getNode(ISD::BITCAST, dl, MVT::v2f64, Load),
10805                      DAG.getIntPtrConstant(0));
10806
10807   // Or the load with the bias.
10808   SDValue Or = DAG.getNode(ISD::OR, dl, MVT::v2i64,
10809                            DAG.getNode(ISD::BITCAST, dl, MVT::v2i64,
10810                                        DAG.getNode(ISD::SCALAR_TO_VECTOR, dl,
10811                                                    MVT::v2f64, Load)),
10812                            DAG.getNode(ISD::BITCAST, dl, MVT::v2i64,
10813                                        DAG.getNode(ISD::SCALAR_TO_VECTOR, dl,
10814                                                    MVT::v2f64, Bias)));
10815   Or = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, MVT::f64,
10816                    DAG.getNode(ISD::BITCAST, dl, MVT::v2f64, Or),
10817                    DAG.getIntPtrConstant(0));
10818
10819   // Subtract the bias.
10820   SDValue Sub = DAG.getNode(ISD::FSUB, dl, MVT::f64, Or, Bias);
10821
10822   // Handle final rounding.
10823   EVT DestVT = Op.getValueType();
10824
10825   if (DestVT.bitsLT(MVT::f64))
10826     return DAG.getNode(ISD::FP_ROUND, dl, DestVT, Sub,
10827                        DAG.getIntPtrConstant(0));
10828   if (DestVT.bitsGT(MVT::f64))
10829     return DAG.getNode(ISD::FP_EXTEND, dl, DestVT, Sub);
10830
10831   // Handle final rounding.
10832   return Sub;
10833 }
10834
10835 SDValue X86TargetLowering::lowerUINT_TO_FP_vec(SDValue Op,
10836                                                SelectionDAG &DAG) const {
10837   SDValue N0 = Op.getOperand(0);
10838   MVT SVT = N0.getSimpleValueType();
10839   SDLoc dl(Op);
10840
10841   assert((SVT == MVT::v4i8 || SVT == MVT::v4i16 ||
10842           SVT == MVT::v8i8 || SVT == MVT::v8i16) &&
10843          "Custom UINT_TO_FP is not supported!");
10844
10845   MVT NVT = MVT::getVectorVT(MVT::i32, SVT.getVectorNumElements());
10846   return DAG.getNode(ISD::SINT_TO_FP, dl, Op.getValueType(),
10847                      DAG.getNode(ISD::ZERO_EXTEND, dl, NVT, N0));
10848 }
10849
10850 SDValue X86TargetLowering::LowerUINT_TO_FP(SDValue Op,
10851                                            SelectionDAG &DAG) const {
10852   SDValue N0 = Op.getOperand(0);
10853   SDLoc dl(Op);
10854
10855   if (Op.getValueType().isVector())
10856     return lowerUINT_TO_FP_vec(Op, DAG);
10857
10858   // Since UINT_TO_FP is legal (it's marked custom), dag combiner won't
10859   // optimize it to a SINT_TO_FP when the sign bit is known zero. Perform
10860   // the optimization here.
10861   if (DAG.SignBitIsZero(N0))
10862     return DAG.getNode(ISD::SINT_TO_FP, dl, Op.getValueType(), N0);
10863
10864   MVT SrcVT = N0.getSimpleValueType();
10865   MVT DstVT = Op.getSimpleValueType();
10866   if (SrcVT == MVT::i64 && DstVT == MVT::f64 && X86ScalarSSEf64)
10867     return LowerUINT_TO_FP_i64(Op, DAG);
10868   if (SrcVT == MVT::i32 && X86ScalarSSEf64)
10869     return LowerUINT_TO_FP_i32(Op, DAG);
10870   if (Subtarget->is64Bit() && SrcVT == MVT::i64 && DstVT == MVT::f32)
10871     return SDValue();
10872
10873   // Make a 64-bit buffer, and use it to build an FILD.
10874   SDValue StackSlot = DAG.CreateStackTemporary(MVT::i64);
10875   if (SrcVT == MVT::i32) {
10876     SDValue WordOff = DAG.getConstant(4, getPointerTy());
10877     SDValue OffsetSlot = DAG.getNode(ISD::ADD, dl,
10878                                      getPointerTy(), StackSlot, WordOff);
10879     SDValue Store1 = DAG.getStore(DAG.getEntryNode(), dl, Op.getOperand(0),
10880                                   StackSlot, MachinePointerInfo(),
10881                                   false, false, 0);
10882     SDValue Store2 = DAG.getStore(Store1, dl, DAG.getConstant(0, MVT::i32),
10883                                   OffsetSlot, MachinePointerInfo(),
10884                                   false, false, 0);
10885     SDValue Fild = BuildFILD(Op, MVT::i64, Store2, StackSlot, DAG);
10886     return Fild;
10887   }
10888
10889   assert(SrcVT == MVT::i64 && "Unexpected type in UINT_TO_FP");
10890   SDValue Store = DAG.getStore(DAG.getEntryNode(), dl, Op.getOperand(0),
10891                                StackSlot, MachinePointerInfo(),
10892                                false, false, 0);
10893   // For i64 source, we need to add the appropriate power of 2 if the input
10894   // was negative.  This is the same as the optimization in
10895   // DAGTypeLegalizer::ExpandIntOp_UNIT_TO_FP, and for it to be safe here,
10896   // we must be careful to do the computation in x87 extended precision, not
10897   // in SSE. (The generic code can't know it's OK to do this, or how to.)
10898   int SSFI = cast<FrameIndexSDNode>(StackSlot)->getIndex();
10899   MachineMemOperand *MMO =
10900     DAG.getMachineFunction()
10901     .getMachineMemOperand(MachinePointerInfo::getFixedStack(SSFI),
10902                           MachineMemOperand::MOLoad, 8, 8);
10903
10904   SDVTList Tys = DAG.getVTList(MVT::f80, MVT::Other);
10905   SDValue Ops[] = { Store, StackSlot, DAG.getValueType(MVT::i64) };
10906   SDValue Fild = DAG.getMemIntrinsicNode(X86ISD::FILD, dl, Tys, Ops,
10907                                          MVT::i64, MMO);
10908
10909   APInt FF(32, 0x5F800000ULL);
10910
10911   // Check whether the sign bit is set.
10912   SDValue SignSet = DAG.getSetCC(dl,
10913                                  getSetCCResultType(*DAG.getContext(), MVT::i64),
10914                                  Op.getOperand(0), DAG.getConstant(0, MVT::i64),
10915                                  ISD::SETLT);
10916
10917   // Build a 64 bit pair (0, FF) in the constant pool, with FF in the lo bits.
10918   SDValue FudgePtr = DAG.getConstantPool(
10919                              ConstantInt::get(*DAG.getContext(), FF.zext(64)),
10920                                          getPointerTy());
10921
10922   // Get a pointer to FF if the sign bit was set, or to 0 otherwise.
10923   SDValue Zero = DAG.getIntPtrConstant(0);
10924   SDValue Four = DAG.getIntPtrConstant(4);
10925   SDValue Offset = DAG.getNode(ISD::SELECT, dl, Zero.getValueType(), SignSet,
10926                                Zero, Four);
10927   FudgePtr = DAG.getNode(ISD::ADD, dl, getPointerTy(), FudgePtr, Offset);
10928
10929   // Load the value out, extending it from f32 to f80.
10930   // FIXME: Avoid the extend by constructing the right constant pool?
10931   SDValue Fudge = DAG.getExtLoad(ISD::EXTLOAD, dl, MVT::f80, DAG.getEntryNode(),
10932                                  FudgePtr, MachinePointerInfo::getConstantPool(),
10933                                  MVT::f32, false, false, 4);
10934   // Extend everything to 80 bits to force it to be done on x87.
10935   SDValue Add = DAG.getNode(ISD::FADD, dl, MVT::f80, Fild, Fudge);
10936   return DAG.getNode(ISD::FP_ROUND, dl, DstVT, Add, DAG.getIntPtrConstant(0));
10937 }
10938
10939 std::pair<SDValue,SDValue>
10940 X86TargetLowering:: FP_TO_INTHelper(SDValue Op, SelectionDAG &DAG,
10941                                     bool IsSigned, bool IsReplace) const {
10942   SDLoc DL(Op);
10943
10944   EVT DstTy = Op.getValueType();
10945
10946   if (!IsSigned && !isIntegerTypeFTOL(DstTy)) {
10947     assert(DstTy == MVT::i32 && "Unexpected FP_TO_UINT");
10948     DstTy = MVT::i64;
10949   }
10950
10951   assert(DstTy.getSimpleVT() <= MVT::i64 &&
10952          DstTy.getSimpleVT() >= MVT::i16 &&
10953          "Unknown FP_TO_INT to lower!");
10954
10955   // These are really Legal.
10956   if (DstTy == MVT::i32 &&
10957       isScalarFPTypeInSSEReg(Op.getOperand(0).getValueType()))
10958     return std::make_pair(SDValue(), SDValue());
10959   if (Subtarget->is64Bit() &&
10960       DstTy == MVT::i64 &&
10961       isScalarFPTypeInSSEReg(Op.getOperand(0).getValueType()))
10962     return std::make_pair(SDValue(), SDValue());
10963
10964   // We lower FP->int64 either into FISTP64 followed by a load from a temporary
10965   // stack slot, or into the FTOL runtime function.
10966   MachineFunction &MF = DAG.getMachineFunction();
10967   unsigned MemSize = DstTy.getSizeInBits()/8;
10968   int SSFI = MF.getFrameInfo()->CreateStackObject(MemSize, MemSize, false);
10969   SDValue StackSlot = DAG.getFrameIndex(SSFI, getPointerTy());
10970
10971   unsigned Opc;
10972   if (!IsSigned && isIntegerTypeFTOL(DstTy))
10973     Opc = X86ISD::WIN_FTOL;
10974   else
10975     switch (DstTy.getSimpleVT().SimpleTy) {
10976     default: llvm_unreachable("Invalid FP_TO_SINT to lower!");
10977     case MVT::i16: Opc = X86ISD::FP_TO_INT16_IN_MEM; break;
10978     case MVT::i32: Opc = X86ISD::FP_TO_INT32_IN_MEM; break;
10979     case MVT::i64: Opc = X86ISD::FP_TO_INT64_IN_MEM; break;
10980     }
10981
10982   SDValue Chain = DAG.getEntryNode();
10983   SDValue Value = Op.getOperand(0);
10984   EVT TheVT = Op.getOperand(0).getValueType();
10985   // FIXME This causes a redundant load/store if the SSE-class value is already
10986   // in memory, such as if it is on the callstack.
10987   if (isScalarFPTypeInSSEReg(TheVT)) {
10988     assert(DstTy == MVT::i64 && "Invalid FP_TO_SINT to lower!");
10989     Chain = DAG.getStore(Chain, DL, Value, StackSlot,
10990                          MachinePointerInfo::getFixedStack(SSFI),
10991                          false, false, 0);
10992     SDVTList Tys = DAG.getVTList(Op.getOperand(0).getValueType(), MVT::Other);
10993     SDValue Ops[] = {
10994       Chain, StackSlot, DAG.getValueType(TheVT)
10995     };
10996
10997     MachineMemOperand *MMO =
10998       MF.getMachineMemOperand(MachinePointerInfo::getFixedStack(SSFI),
10999                               MachineMemOperand::MOLoad, MemSize, MemSize);
11000     Value = DAG.getMemIntrinsicNode(X86ISD::FLD, DL, Tys, Ops, DstTy, MMO);
11001     Chain = Value.getValue(1);
11002     SSFI = MF.getFrameInfo()->CreateStackObject(MemSize, MemSize, false);
11003     StackSlot = DAG.getFrameIndex(SSFI, getPointerTy());
11004   }
11005
11006   MachineMemOperand *MMO =
11007     MF.getMachineMemOperand(MachinePointerInfo::getFixedStack(SSFI),
11008                             MachineMemOperand::MOStore, MemSize, MemSize);
11009
11010   if (Opc != X86ISD::WIN_FTOL) {
11011     // Build the FP_TO_INT*_IN_MEM
11012     SDValue Ops[] = { Chain, Value, StackSlot };
11013     SDValue FIST = DAG.getMemIntrinsicNode(Opc, DL, DAG.getVTList(MVT::Other),
11014                                            Ops, DstTy, MMO);
11015     return std::make_pair(FIST, StackSlot);
11016   } else {
11017     SDValue ftol = DAG.getNode(X86ISD::WIN_FTOL, DL,
11018       DAG.getVTList(MVT::Other, MVT::Glue),
11019       Chain, Value);
11020     SDValue eax = DAG.getCopyFromReg(ftol, DL, X86::EAX,
11021       MVT::i32, ftol.getValue(1));
11022     SDValue edx = DAG.getCopyFromReg(eax.getValue(1), DL, X86::EDX,
11023       MVT::i32, eax.getValue(2));
11024     SDValue Ops[] = { eax, edx };
11025     SDValue pair = IsReplace
11026       ? DAG.getNode(ISD::BUILD_PAIR, DL, MVT::i64, Ops)
11027       : DAG.getMergeValues(Ops, DL);
11028     return std::make_pair(pair, SDValue());
11029   }
11030 }
11031
11032 static SDValue LowerAVXExtend(SDValue Op, SelectionDAG &DAG,
11033                               const X86Subtarget *Subtarget) {
11034   MVT VT = Op->getSimpleValueType(0);
11035   SDValue In = Op->getOperand(0);
11036   MVT InVT = In.getSimpleValueType();
11037   SDLoc dl(Op);
11038
11039   // Optimize vectors in AVX mode:
11040   //
11041   //   v8i16 -> v8i32
11042   //   Use vpunpcklwd for 4 lower elements  v8i16 -> v4i32.
11043   //   Use vpunpckhwd for 4 upper elements  v8i16 -> v4i32.
11044   //   Concat upper and lower parts.
11045   //
11046   //   v4i32 -> v4i64
11047   //   Use vpunpckldq for 4 lower elements  v4i32 -> v2i64.
11048   //   Use vpunpckhdq for 4 upper elements  v4i32 -> v2i64.
11049   //   Concat upper and lower parts.
11050   //
11051
11052   if (((VT != MVT::v16i16) || (InVT != MVT::v16i8)) &&
11053       ((VT != MVT::v8i32) || (InVT != MVT::v8i16)) &&
11054       ((VT != MVT::v4i64) || (InVT != MVT::v4i32)))
11055     return SDValue();
11056
11057   if (Subtarget->hasInt256())
11058     return DAG.getNode(X86ISD::VZEXT, dl, VT, In);
11059
11060   SDValue ZeroVec = getZeroVector(InVT, Subtarget, DAG, dl);
11061   SDValue Undef = DAG.getUNDEF(InVT);
11062   bool NeedZero = Op.getOpcode() == ISD::ZERO_EXTEND;
11063   SDValue OpLo = getUnpackl(DAG, dl, InVT, In, NeedZero ? ZeroVec : Undef);
11064   SDValue OpHi = getUnpackh(DAG, dl, InVT, In, NeedZero ? ZeroVec : Undef);
11065
11066   MVT HVT = MVT::getVectorVT(VT.getVectorElementType(),
11067                              VT.getVectorNumElements()/2);
11068
11069   OpLo = DAG.getNode(ISD::BITCAST, dl, HVT, OpLo);
11070   OpHi = DAG.getNode(ISD::BITCAST, dl, HVT, OpHi);
11071
11072   return DAG.getNode(ISD::CONCAT_VECTORS, dl, VT, OpLo, OpHi);
11073 }
11074
11075 static  SDValue LowerZERO_EXTEND_AVX512(SDValue Op,
11076                                         SelectionDAG &DAG) {
11077   MVT VT = Op->getSimpleValueType(0);
11078   SDValue In = Op->getOperand(0);
11079   MVT InVT = In.getSimpleValueType();
11080   SDLoc DL(Op);
11081   unsigned int NumElts = VT.getVectorNumElements();
11082   if (NumElts != 8 && NumElts != 16)
11083     return SDValue();
11084
11085   if (VT.is512BitVector() && InVT.getVectorElementType() != MVT::i1)
11086     return DAG.getNode(X86ISD::VZEXT, DL, VT, In);
11087
11088   EVT ExtVT = (NumElts == 8)? MVT::v8i64 : MVT::v16i32;
11089   const TargetLowering &TLI = DAG.getTargetLoweringInfo();
11090   // Now we have only mask extension
11091   assert(InVT.getVectorElementType() == MVT::i1);
11092   SDValue Cst = DAG.getTargetConstant(1, ExtVT.getScalarType());
11093   const Constant *C = (dyn_cast<ConstantSDNode>(Cst))->getConstantIntValue();
11094   SDValue CP = DAG.getConstantPool(C, TLI.getPointerTy());
11095   unsigned Alignment = cast<ConstantPoolSDNode>(CP)->getAlignment();
11096   SDValue Ld = DAG.getLoad(Cst.getValueType(), DL, DAG.getEntryNode(), CP,
11097                            MachinePointerInfo::getConstantPool(),
11098                            false, false, false, Alignment);
11099
11100   SDValue Brcst = DAG.getNode(X86ISD::VBROADCASTM, DL, ExtVT, In, Ld);
11101   if (VT.is512BitVector())
11102     return Brcst;
11103   return DAG.getNode(X86ISD::VTRUNC, DL, VT, Brcst);
11104 }
11105
11106 static SDValue LowerANY_EXTEND(SDValue Op, const X86Subtarget *Subtarget,
11107                                SelectionDAG &DAG) {
11108   if (Subtarget->hasFp256()) {
11109     SDValue Res = LowerAVXExtend(Op, DAG, Subtarget);
11110     if (Res.getNode())
11111       return Res;
11112   }
11113
11114   return SDValue();
11115 }
11116
11117 static SDValue LowerZERO_EXTEND(SDValue Op, const X86Subtarget *Subtarget,
11118                                 SelectionDAG &DAG) {
11119   SDLoc DL(Op);
11120   MVT VT = Op.getSimpleValueType();
11121   SDValue In = Op.getOperand(0);
11122   MVT SVT = In.getSimpleValueType();
11123
11124   if (VT.is512BitVector() || SVT.getVectorElementType() == MVT::i1)
11125     return LowerZERO_EXTEND_AVX512(Op, DAG);
11126
11127   if (Subtarget->hasFp256()) {
11128     SDValue Res = LowerAVXExtend(Op, DAG, Subtarget);
11129     if (Res.getNode())
11130       return Res;
11131   }
11132
11133   assert(!VT.is256BitVector() || !SVT.is128BitVector() ||
11134          VT.getVectorNumElements() != SVT.getVectorNumElements());
11135   return SDValue();
11136 }
11137
11138 SDValue X86TargetLowering::LowerTRUNCATE(SDValue Op, SelectionDAG &DAG) const {
11139   SDLoc DL(Op);
11140   MVT VT = Op.getSimpleValueType();
11141   SDValue In = Op.getOperand(0);
11142   MVT InVT = In.getSimpleValueType();
11143
11144   if (VT == MVT::i1) {
11145     assert((InVT.isInteger() && (InVT.getSizeInBits() <= 64)) &&
11146            "Invalid scalar TRUNCATE operation");
11147     if (InVT == MVT::i32)
11148       return SDValue();
11149     if (InVT.getSizeInBits() == 64)
11150       In = DAG.getNode(ISD::EXTRACT_SUBVECTOR, DL, MVT::i32, In);
11151     else if (InVT.getSizeInBits() < 32)
11152       In = DAG.getNode(ISD::ANY_EXTEND, DL, MVT::i32, In);
11153     return DAG.getNode(ISD::TRUNCATE, DL, VT, In);
11154   }
11155   assert(VT.getVectorNumElements() == InVT.getVectorNumElements() &&
11156          "Invalid TRUNCATE operation");
11157
11158   if (InVT.is512BitVector() || VT.getVectorElementType() == MVT::i1) {
11159     if (VT.getVectorElementType().getSizeInBits() >=8)
11160       return DAG.getNode(X86ISD::VTRUNC, DL, VT, In);
11161
11162     assert(VT.getVectorElementType() == MVT::i1 && "Unexpected vector type");
11163     unsigned NumElts = InVT.getVectorNumElements();
11164     assert ((NumElts == 8 || NumElts == 16) && "Unexpected vector type");
11165     if (InVT.getSizeInBits() < 512) {
11166       MVT ExtVT = (NumElts == 16)? MVT::v16i32 : MVT::v8i64;
11167       In = DAG.getNode(ISD::SIGN_EXTEND, DL, ExtVT, In);
11168       InVT = ExtVT;
11169     }
11170
11171     SDValue Cst = DAG.getTargetConstant(1, InVT.getVectorElementType());
11172     const Constant *C = (dyn_cast<ConstantSDNode>(Cst))->getConstantIntValue();
11173     SDValue CP = DAG.getConstantPool(C, getPointerTy());
11174     unsigned Alignment = cast<ConstantPoolSDNode>(CP)->getAlignment();
11175     SDValue Ld = DAG.getLoad(Cst.getValueType(), DL, DAG.getEntryNode(), CP,
11176                            MachinePointerInfo::getConstantPool(),
11177                            false, false, false, Alignment);
11178     SDValue OneV = DAG.getNode(X86ISD::VBROADCAST, DL, InVT, Ld);
11179     SDValue And = DAG.getNode(ISD::AND, DL, InVT, OneV, In);
11180     return DAG.getNode(X86ISD::TESTM, DL, VT, And, And);
11181   }
11182
11183   if ((VT == MVT::v4i32) && (InVT == MVT::v4i64)) {
11184     // On AVX2, v4i64 -> v4i32 becomes VPERMD.
11185     if (Subtarget->hasInt256()) {
11186       static const int ShufMask[] = {0, 2, 4, 6, -1, -1, -1, -1};
11187       In = DAG.getNode(ISD::BITCAST, DL, MVT::v8i32, In);
11188       In = DAG.getVectorShuffle(MVT::v8i32, DL, In, DAG.getUNDEF(MVT::v8i32),
11189                                 ShufMask);
11190       return DAG.getNode(ISD::EXTRACT_SUBVECTOR, DL, VT, In,
11191                          DAG.getIntPtrConstant(0));
11192     }
11193
11194     SDValue OpLo = DAG.getNode(ISD::EXTRACT_SUBVECTOR, DL, MVT::v2i64, In,
11195                                DAG.getIntPtrConstant(0));
11196     SDValue OpHi = DAG.getNode(ISD::EXTRACT_SUBVECTOR, DL, MVT::v2i64, In,
11197                                DAG.getIntPtrConstant(2));
11198     OpLo = DAG.getNode(ISD::BITCAST, DL, MVT::v4i32, OpLo);
11199     OpHi = DAG.getNode(ISD::BITCAST, DL, MVT::v4i32, OpHi);
11200     static const int ShufMask[] = {0, 2, 4, 6};
11201     return DAG.getVectorShuffle(VT, DL, OpLo, OpHi, ShufMask);
11202   }
11203
11204   if ((VT == MVT::v8i16) && (InVT == MVT::v8i32)) {
11205     // On AVX2, v8i32 -> v8i16 becomed PSHUFB.
11206     if (Subtarget->hasInt256()) {
11207       In = DAG.getNode(ISD::BITCAST, DL, MVT::v32i8, In);
11208
11209       SmallVector<SDValue,32> pshufbMask;
11210       for (unsigned i = 0; i < 2; ++i) {
11211         pshufbMask.push_back(DAG.getConstant(0x0, MVT::i8));
11212         pshufbMask.push_back(DAG.getConstant(0x1, MVT::i8));
11213         pshufbMask.push_back(DAG.getConstant(0x4, MVT::i8));
11214         pshufbMask.push_back(DAG.getConstant(0x5, MVT::i8));
11215         pshufbMask.push_back(DAG.getConstant(0x8, MVT::i8));
11216         pshufbMask.push_back(DAG.getConstant(0x9, MVT::i8));
11217         pshufbMask.push_back(DAG.getConstant(0xc, MVT::i8));
11218         pshufbMask.push_back(DAG.getConstant(0xd, MVT::i8));
11219         for (unsigned j = 0; j < 8; ++j)
11220           pshufbMask.push_back(DAG.getConstant(0x80, MVT::i8));
11221       }
11222       SDValue BV = DAG.getNode(ISD::BUILD_VECTOR, DL, MVT::v32i8, pshufbMask);
11223       In = DAG.getNode(X86ISD::PSHUFB, DL, MVT::v32i8, In, BV);
11224       In = DAG.getNode(ISD::BITCAST, DL, MVT::v4i64, In);
11225
11226       static const int ShufMask[] = {0,  2,  -1,  -1};
11227       In = DAG.getVectorShuffle(MVT::v4i64, DL,  In, DAG.getUNDEF(MVT::v4i64),
11228                                 &ShufMask[0]);
11229       In = DAG.getNode(ISD::EXTRACT_SUBVECTOR, DL, MVT::v2i64, In,
11230                        DAG.getIntPtrConstant(0));
11231       return DAG.getNode(ISD::BITCAST, DL, VT, In);
11232     }
11233
11234     SDValue OpLo = DAG.getNode(ISD::EXTRACT_SUBVECTOR, DL, MVT::v4i32, In,
11235                                DAG.getIntPtrConstant(0));
11236
11237     SDValue OpHi = DAG.getNode(ISD::EXTRACT_SUBVECTOR, DL, MVT::v4i32, In,
11238                                DAG.getIntPtrConstant(4));
11239
11240     OpLo = DAG.getNode(ISD::BITCAST, DL, MVT::v16i8, OpLo);
11241     OpHi = DAG.getNode(ISD::BITCAST, DL, MVT::v16i8, OpHi);
11242
11243     // The PSHUFB mask:
11244     static const int ShufMask1[] = {0,  1,  4,  5,  8,  9, 12, 13,
11245                                    -1, -1, -1, -1, -1, -1, -1, -1};
11246
11247     SDValue Undef = DAG.getUNDEF(MVT::v16i8);
11248     OpLo = DAG.getVectorShuffle(MVT::v16i8, DL, OpLo, Undef, ShufMask1);
11249     OpHi = DAG.getVectorShuffle(MVT::v16i8, DL, OpHi, Undef, ShufMask1);
11250
11251     OpLo = DAG.getNode(ISD::BITCAST, DL, MVT::v4i32, OpLo);
11252     OpHi = DAG.getNode(ISD::BITCAST, DL, MVT::v4i32, OpHi);
11253
11254     // The MOVLHPS Mask:
11255     static const int ShufMask2[] = {0, 1, 4, 5};
11256     SDValue res = DAG.getVectorShuffle(MVT::v4i32, DL, OpLo, OpHi, ShufMask2);
11257     return DAG.getNode(ISD::BITCAST, DL, MVT::v8i16, res);
11258   }
11259
11260   // Handle truncation of V256 to V128 using shuffles.
11261   if (!VT.is128BitVector() || !InVT.is256BitVector())
11262     return SDValue();
11263
11264   assert(Subtarget->hasFp256() && "256-bit vector without AVX!");
11265
11266   unsigned NumElems = VT.getVectorNumElements();
11267   MVT NVT = MVT::getVectorVT(VT.getVectorElementType(), NumElems * 2);
11268
11269   SmallVector<int, 16> MaskVec(NumElems * 2, -1);
11270   // Prepare truncation shuffle mask
11271   for (unsigned i = 0; i != NumElems; ++i)
11272     MaskVec[i] = i * 2;
11273   SDValue V = DAG.getVectorShuffle(NVT, DL,
11274                                    DAG.getNode(ISD::BITCAST, DL, NVT, In),
11275                                    DAG.getUNDEF(NVT), &MaskVec[0]);
11276   return DAG.getNode(ISD::EXTRACT_SUBVECTOR, DL, VT, V,
11277                      DAG.getIntPtrConstant(0));
11278 }
11279
11280 SDValue X86TargetLowering::LowerFP_TO_SINT(SDValue Op,
11281                                            SelectionDAG &DAG) const {
11282   assert(!Op.getSimpleValueType().isVector());
11283
11284   std::pair<SDValue,SDValue> Vals = FP_TO_INTHelper(Op, DAG,
11285     /*IsSigned=*/ true, /*IsReplace=*/ false);
11286   SDValue FIST = Vals.first, StackSlot = Vals.second;
11287   // If FP_TO_INTHelper failed, the node is actually supposed to be Legal.
11288   if (!FIST.getNode()) return Op;
11289
11290   if (StackSlot.getNode())
11291     // Load the result.
11292     return DAG.getLoad(Op.getValueType(), SDLoc(Op),
11293                        FIST, StackSlot, MachinePointerInfo(),
11294                        false, false, false, 0);
11295
11296   // The node is the result.
11297   return FIST;
11298 }
11299
11300 SDValue X86TargetLowering::LowerFP_TO_UINT(SDValue Op,
11301                                            SelectionDAG &DAG) const {
11302   std::pair<SDValue,SDValue> Vals = FP_TO_INTHelper(Op, DAG,
11303     /*IsSigned=*/ false, /*IsReplace=*/ false);
11304   SDValue FIST = Vals.first, StackSlot = Vals.second;
11305   assert(FIST.getNode() && "Unexpected failure");
11306
11307   if (StackSlot.getNode())
11308     // Load the result.
11309     return DAG.getLoad(Op.getValueType(), SDLoc(Op),
11310                        FIST, StackSlot, MachinePointerInfo(),
11311                        false, false, false, 0);
11312
11313   // The node is the result.
11314   return FIST;
11315 }
11316
11317 static SDValue LowerFP_EXTEND(SDValue Op, SelectionDAG &DAG) {
11318   SDLoc DL(Op);
11319   MVT VT = Op.getSimpleValueType();
11320   SDValue In = Op.getOperand(0);
11321   MVT SVT = In.getSimpleValueType();
11322
11323   assert(SVT == MVT::v2f32 && "Only customize MVT::v2f32 type legalization!");
11324
11325   return DAG.getNode(X86ISD::VFPEXT, DL, VT,
11326                      DAG.getNode(ISD::CONCAT_VECTORS, DL, MVT::v4f32,
11327                                  In, DAG.getUNDEF(SVT)));
11328 }
11329
11330 static SDValue LowerFABS(SDValue Op, SelectionDAG &DAG) {
11331   LLVMContext *Context = DAG.getContext();
11332   SDLoc dl(Op);
11333   MVT VT = Op.getSimpleValueType();
11334   MVT EltVT = VT;
11335   unsigned NumElts = VT == MVT::f64 ? 2 : 4;
11336   if (VT.isVector()) {
11337     EltVT = VT.getVectorElementType();
11338     NumElts = VT.getVectorNumElements();
11339   }
11340   Constant *C;
11341   if (EltVT == MVT::f64)
11342     C = ConstantFP::get(*Context, APFloat(APFloat::IEEEdouble,
11343                                           APInt(64, ~(1ULL << 63))));
11344   else
11345     C = ConstantFP::get(*Context, APFloat(APFloat::IEEEsingle,
11346                                           APInt(32, ~(1U << 31))));
11347   C = ConstantVector::getSplat(NumElts, C);
11348   const TargetLowering &TLI = DAG.getTargetLoweringInfo();
11349   SDValue CPIdx = DAG.getConstantPool(C, TLI.getPointerTy());
11350   unsigned Alignment = cast<ConstantPoolSDNode>(CPIdx)->getAlignment();
11351   SDValue Mask = DAG.getLoad(VT, dl, DAG.getEntryNode(), CPIdx,
11352                              MachinePointerInfo::getConstantPool(),
11353                              false, false, false, Alignment);
11354   if (VT.isVector()) {
11355     MVT ANDVT = VT.is128BitVector() ? MVT::v2i64 : MVT::v4i64;
11356     return DAG.getNode(ISD::BITCAST, dl, VT,
11357                        DAG.getNode(ISD::AND, dl, ANDVT,
11358                                    DAG.getNode(ISD::BITCAST, dl, ANDVT,
11359                                                Op.getOperand(0)),
11360                                    DAG.getNode(ISD::BITCAST, dl, ANDVT, Mask)));
11361   }
11362   return DAG.getNode(X86ISD::FAND, dl, VT, Op.getOperand(0), Mask);
11363 }
11364
11365 static SDValue LowerFNEG(SDValue Op, SelectionDAG &DAG) {
11366   LLVMContext *Context = DAG.getContext();
11367   SDLoc dl(Op);
11368   MVT VT = Op.getSimpleValueType();
11369   MVT EltVT = VT;
11370   unsigned NumElts = VT == MVT::f64 ? 2 : 4;
11371   if (VT.isVector()) {
11372     EltVT = VT.getVectorElementType();
11373     NumElts = VT.getVectorNumElements();
11374   }
11375   Constant *C;
11376   if (EltVT == MVT::f64)
11377     C = ConstantFP::get(*Context, APFloat(APFloat::IEEEdouble,
11378                                           APInt(64, 1ULL << 63)));
11379   else
11380     C = ConstantFP::get(*Context, APFloat(APFloat::IEEEsingle,
11381                                           APInt(32, 1U << 31)));
11382   C = ConstantVector::getSplat(NumElts, C);
11383   const TargetLowering &TLI = DAG.getTargetLoweringInfo();
11384   SDValue CPIdx = DAG.getConstantPool(C, TLI.getPointerTy());
11385   unsigned Alignment = cast<ConstantPoolSDNode>(CPIdx)->getAlignment();
11386   SDValue Mask = DAG.getLoad(VT, dl, DAG.getEntryNode(), CPIdx,
11387                              MachinePointerInfo::getConstantPool(),
11388                              false, false, false, Alignment);
11389   if (VT.isVector()) {
11390     MVT XORVT = MVT::getVectorVT(MVT::i64, VT.getSizeInBits()/64);
11391     return DAG.getNode(ISD::BITCAST, dl, VT,
11392                        DAG.getNode(ISD::XOR, dl, XORVT,
11393                                    DAG.getNode(ISD::BITCAST, dl, XORVT,
11394                                                Op.getOperand(0)),
11395                                    DAG.getNode(ISD::BITCAST, dl, XORVT, Mask)));
11396   }
11397
11398   return DAG.getNode(X86ISD::FXOR, dl, VT, Op.getOperand(0), Mask);
11399 }
11400
11401 static SDValue LowerFCOPYSIGN(SDValue Op, SelectionDAG &DAG) {
11402   const TargetLowering &TLI = DAG.getTargetLoweringInfo();
11403   LLVMContext *Context = DAG.getContext();
11404   SDValue Op0 = Op.getOperand(0);
11405   SDValue Op1 = Op.getOperand(1);
11406   SDLoc dl(Op);
11407   MVT VT = Op.getSimpleValueType();
11408   MVT SrcVT = Op1.getSimpleValueType();
11409
11410   // If second operand is smaller, extend it first.
11411   if (SrcVT.bitsLT(VT)) {
11412     Op1 = DAG.getNode(ISD::FP_EXTEND, dl, VT, Op1);
11413     SrcVT = VT;
11414   }
11415   // And if it is bigger, shrink it first.
11416   if (SrcVT.bitsGT(VT)) {
11417     Op1 = DAG.getNode(ISD::FP_ROUND, dl, VT, Op1, DAG.getIntPtrConstant(1));
11418     SrcVT = VT;
11419   }
11420
11421   // At this point the operands and the result should have the same
11422   // type, and that won't be f80 since that is not custom lowered.
11423
11424   // First get the sign bit of second operand.
11425   SmallVector<Constant*,4> CV;
11426   if (SrcVT == MVT::f64) {
11427     const fltSemantics &Sem = APFloat::IEEEdouble;
11428     CV.push_back(ConstantFP::get(*Context, APFloat(Sem, APInt(64, 1ULL << 63))));
11429     CV.push_back(ConstantFP::get(*Context, APFloat(Sem, APInt(64, 0))));
11430   } else {
11431     const fltSemantics &Sem = APFloat::IEEEsingle;
11432     CV.push_back(ConstantFP::get(*Context, APFloat(Sem, APInt(32, 1U << 31))));
11433     CV.push_back(ConstantFP::get(*Context, APFloat(Sem, APInt(32, 0))));
11434     CV.push_back(ConstantFP::get(*Context, APFloat(Sem, APInt(32, 0))));
11435     CV.push_back(ConstantFP::get(*Context, APFloat(Sem, APInt(32, 0))));
11436   }
11437   Constant *C = ConstantVector::get(CV);
11438   SDValue CPIdx = DAG.getConstantPool(C, TLI.getPointerTy(), 16);
11439   SDValue Mask1 = DAG.getLoad(SrcVT, dl, DAG.getEntryNode(), CPIdx,
11440                               MachinePointerInfo::getConstantPool(),
11441                               false, false, false, 16);
11442   SDValue SignBit = DAG.getNode(X86ISD::FAND, dl, SrcVT, Op1, Mask1);
11443
11444   // Shift sign bit right or left if the two operands have different types.
11445   if (SrcVT.bitsGT(VT)) {
11446     // Op0 is MVT::f32, Op1 is MVT::f64.
11447     SignBit = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, MVT::v2f64, SignBit);
11448     SignBit = DAG.getNode(X86ISD::FSRL, dl, MVT::v2f64, SignBit,
11449                           DAG.getConstant(32, MVT::i32));
11450     SignBit = DAG.getNode(ISD::BITCAST, dl, MVT::v4f32, SignBit);
11451     SignBit = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, MVT::f32, SignBit,
11452                           DAG.getIntPtrConstant(0));
11453   }
11454
11455   // Clear first operand sign bit.
11456   CV.clear();
11457   if (VT == MVT::f64) {
11458     const fltSemantics &Sem = APFloat::IEEEdouble;
11459     CV.push_back(ConstantFP::get(*Context, APFloat(Sem,
11460                                                    APInt(64, ~(1ULL << 63)))));
11461     CV.push_back(ConstantFP::get(*Context, APFloat(Sem, APInt(64, 0))));
11462   } else {
11463     const fltSemantics &Sem = APFloat::IEEEsingle;
11464     CV.push_back(ConstantFP::get(*Context, APFloat(Sem,
11465                                                    APInt(32, ~(1U << 31)))));
11466     CV.push_back(ConstantFP::get(*Context, APFloat(Sem, APInt(32, 0))));
11467     CV.push_back(ConstantFP::get(*Context, APFloat(Sem, APInt(32, 0))));
11468     CV.push_back(ConstantFP::get(*Context, APFloat(Sem, APInt(32, 0))));
11469   }
11470   C = ConstantVector::get(CV);
11471   CPIdx = DAG.getConstantPool(C, TLI.getPointerTy(), 16);
11472   SDValue Mask2 = DAG.getLoad(VT, dl, DAG.getEntryNode(), CPIdx,
11473                               MachinePointerInfo::getConstantPool(),
11474                               false, false, false, 16);
11475   SDValue Val = DAG.getNode(X86ISD::FAND, dl, VT, Op0, Mask2);
11476
11477   // Or the value with the sign bit.
11478   return DAG.getNode(X86ISD::FOR, dl, VT, Val, SignBit);
11479 }
11480
11481 static SDValue LowerFGETSIGN(SDValue Op, SelectionDAG &DAG) {
11482   SDValue N0 = Op.getOperand(0);
11483   SDLoc dl(Op);
11484   MVT VT = Op.getSimpleValueType();
11485
11486   // Lower ISD::FGETSIGN to (AND (X86ISD::FGETSIGNx86 ...) 1).
11487   SDValue xFGETSIGN = DAG.getNode(X86ISD::FGETSIGNx86, dl, VT, N0,
11488                                   DAG.getConstant(1, VT));
11489   return DAG.getNode(ISD::AND, dl, VT, xFGETSIGN, DAG.getConstant(1, VT));
11490 }
11491
11492 // LowerVectorAllZeroTest - Check whether an OR'd tree is PTEST-able.
11493 //
11494 static SDValue LowerVectorAllZeroTest(SDValue Op, const X86Subtarget *Subtarget,
11495                                       SelectionDAG &DAG) {
11496   assert(Op.getOpcode() == ISD::OR && "Only check OR'd tree.");
11497
11498   if (!Subtarget->hasSSE41())
11499     return SDValue();
11500
11501   if (!Op->hasOneUse())
11502     return SDValue();
11503
11504   SDNode *N = Op.getNode();
11505   SDLoc DL(N);
11506
11507   SmallVector<SDValue, 8> Opnds;
11508   DenseMap<SDValue, unsigned> VecInMap;
11509   SmallVector<SDValue, 8> VecIns;
11510   EVT VT = MVT::Other;
11511
11512   // Recognize a special case where a vector is casted into wide integer to
11513   // test all 0s.
11514   Opnds.push_back(N->getOperand(0));
11515   Opnds.push_back(N->getOperand(1));
11516
11517   for (unsigned Slot = 0, e = Opnds.size(); Slot < e; ++Slot) {
11518     SmallVectorImpl<SDValue>::const_iterator I = Opnds.begin() + Slot;
11519     // BFS traverse all OR'd operands.
11520     if (I->getOpcode() == ISD::OR) {
11521       Opnds.push_back(I->getOperand(0));
11522       Opnds.push_back(I->getOperand(1));
11523       // Re-evaluate the number of nodes to be traversed.
11524       e += 2; // 2 more nodes (LHS and RHS) are pushed.
11525       continue;
11526     }
11527
11528     // Quit if a non-EXTRACT_VECTOR_ELT
11529     if (I->getOpcode() != ISD::EXTRACT_VECTOR_ELT)
11530       return SDValue();
11531
11532     // Quit if without a constant index.
11533     SDValue Idx = I->getOperand(1);
11534     if (!isa<ConstantSDNode>(Idx))
11535       return SDValue();
11536
11537     SDValue ExtractedFromVec = I->getOperand(0);
11538     DenseMap<SDValue, unsigned>::iterator M = VecInMap.find(ExtractedFromVec);
11539     if (M == VecInMap.end()) {
11540       VT = ExtractedFromVec.getValueType();
11541       // Quit if not 128/256-bit vector.
11542       if (!VT.is128BitVector() && !VT.is256BitVector())
11543         return SDValue();
11544       // Quit if not the same type.
11545       if (VecInMap.begin() != VecInMap.end() &&
11546           VT != VecInMap.begin()->first.getValueType())
11547         return SDValue();
11548       M = VecInMap.insert(std::make_pair(ExtractedFromVec, 0)).first;
11549       VecIns.push_back(ExtractedFromVec);
11550     }
11551     M->second |= 1U << cast<ConstantSDNode>(Idx)->getZExtValue();
11552   }
11553
11554   assert((VT.is128BitVector() || VT.is256BitVector()) &&
11555          "Not extracted from 128-/256-bit vector.");
11556
11557   unsigned FullMask = (1U << VT.getVectorNumElements()) - 1U;
11558
11559   for (DenseMap<SDValue, unsigned>::const_iterator
11560         I = VecInMap.begin(), E = VecInMap.end(); I != E; ++I) {
11561     // Quit if not all elements are used.
11562     if (I->second != FullMask)
11563       return SDValue();
11564   }
11565
11566   EVT TestVT = VT.is128BitVector() ? MVT::v2i64 : MVT::v4i64;
11567
11568   // Cast all vectors into TestVT for PTEST.
11569   for (unsigned i = 0, e = VecIns.size(); i < e; ++i)
11570     VecIns[i] = DAG.getNode(ISD::BITCAST, DL, TestVT, VecIns[i]);
11571
11572   // If more than one full vectors are evaluated, OR them first before PTEST.
11573   for (unsigned Slot = 0, e = VecIns.size(); e - Slot > 1; Slot += 2, e += 1) {
11574     // Each iteration will OR 2 nodes and append the result until there is only
11575     // 1 node left, i.e. the final OR'd value of all vectors.
11576     SDValue LHS = VecIns[Slot];
11577     SDValue RHS = VecIns[Slot + 1];
11578     VecIns.push_back(DAG.getNode(ISD::OR, DL, TestVT, LHS, RHS));
11579   }
11580
11581   return DAG.getNode(X86ISD::PTEST, DL, MVT::i32,
11582                      VecIns.back(), VecIns.back());
11583 }
11584
11585 /// \brief return true if \c Op has a use that doesn't just read flags.
11586 static bool hasNonFlagsUse(SDValue Op) {
11587   for (SDNode::use_iterator UI = Op->use_begin(), UE = Op->use_end(); UI != UE;
11588        ++UI) {
11589     SDNode *User = *UI;
11590     unsigned UOpNo = UI.getOperandNo();
11591     if (User->getOpcode() == ISD::TRUNCATE && User->hasOneUse()) {
11592       // Look pass truncate.
11593       UOpNo = User->use_begin().getOperandNo();
11594       User = *User->use_begin();
11595     }
11596
11597     if (User->getOpcode() != ISD::BRCOND && User->getOpcode() != ISD::SETCC &&
11598         !(User->getOpcode() == ISD::SELECT && UOpNo == 0))
11599       return true;
11600   }
11601   return false;
11602 }
11603
11604 /// Emit nodes that will be selected as "test Op0,Op0", or something
11605 /// equivalent.
11606 SDValue X86TargetLowering::EmitTest(SDValue Op, unsigned X86CC, SDLoc dl,
11607                                     SelectionDAG &DAG) const {
11608   if (Op.getValueType() == MVT::i1)
11609     // KORTEST instruction should be selected
11610     return DAG.getNode(X86ISD::CMP, dl, MVT::i32, Op,
11611                        DAG.getConstant(0, Op.getValueType()));
11612
11613   // CF and OF aren't always set the way we want. Determine which
11614   // of these we need.
11615   bool NeedCF = false;
11616   bool NeedOF = false;
11617   switch (X86CC) {
11618   default: break;
11619   case X86::COND_A: case X86::COND_AE:
11620   case X86::COND_B: case X86::COND_BE:
11621     NeedCF = true;
11622     break;
11623   case X86::COND_G: case X86::COND_GE:
11624   case X86::COND_L: case X86::COND_LE:
11625   case X86::COND_O: case X86::COND_NO: {
11626     // Check if we really need to set the
11627     // Overflow flag. If NoSignedWrap is present
11628     // that is not actually needed.
11629     switch (Op->getOpcode()) {
11630     case ISD::ADD:
11631     case ISD::SUB:
11632     case ISD::MUL:
11633     case ISD::SHL: {
11634       const BinaryWithFlagsSDNode *BinNode =
11635           cast<BinaryWithFlagsSDNode>(Op.getNode());
11636       if (BinNode->hasNoSignedWrap())
11637         break;
11638     }
11639     default:
11640       NeedOF = true;
11641       break;
11642     }
11643     break;
11644   }
11645   }
11646   // See if we can use the EFLAGS value from the operand instead of
11647   // doing a separate TEST. TEST always sets OF and CF to 0, so unless
11648   // we prove that the arithmetic won't overflow, we can't use OF or CF.
11649   if (Op.getResNo() != 0 || NeedOF || NeedCF) {
11650     // Emit a CMP with 0, which is the TEST pattern.
11651     //if (Op.getValueType() == MVT::i1)
11652     //  return DAG.getNode(X86ISD::CMP, dl, MVT::i1, Op,
11653     //                     DAG.getConstant(0, MVT::i1));
11654     return DAG.getNode(X86ISD::CMP, dl, MVT::i32, Op,
11655                        DAG.getConstant(0, Op.getValueType()));
11656   }
11657   unsigned Opcode = 0;
11658   unsigned NumOperands = 0;
11659
11660   // Truncate operations may prevent the merge of the SETCC instruction
11661   // and the arithmetic instruction before it. Attempt to truncate the operands
11662   // of the arithmetic instruction and use a reduced bit-width instruction.
11663   bool NeedTruncation = false;
11664   SDValue ArithOp = Op;
11665   if (Op->getOpcode() == ISD::TRUNCATE && Op->hasOneUse()) {
11666     SDValue Arith = Op->getOperand(0);
11667     // Both the trunc and the arithmetic op need to have one user each.
11668     if (Arith->hasOneUse())
11669       switch (Arith.getOpcode()) {
11670         default: break;
11671         case ISD::ADD:
11672         case ISD::SUB:
11673         case ISD::AND:
11674         case ISD::OR:
11675         case ISD::XOR: {
11676           NeedTruncation = true;
11677           ArithOp = Arith;
11678         }
11679       }
11680   }
11681
11682   // NOTICE: In the code below we use ArithOp to hold the arithmetic operation
11683   // which may be the result of a CAST.  We use the variable 'Op', which is the
11684   // non-casted variable when we check for possible users.
11685   switch (ArithOp.getOpcode()) {
11686   case ISD::ADD:
11687     // Due to an isel shortcoming, be conservative if this add is likely to be
11688     // selected as part of a load-modify-store instruction. When the root node
11689     // in a match is a store, isel doesn't know how to remap non-chain non-flag
11690     // uses of other nodes in the match, such as the ADD in this case. This
11691     // leads to the ADD being left around and reselected, with the result being
11692     // two adds in the output.  Alas, even if none our users are stores, that
11693     // doesn't prove we're O.K.  Ergo, if we have any parents that aren't
11694     // CopyToReg or SETCC, eschew INC/DEC.  A better fix seems to require
11695     // climbing the DAG back to the root, and it doesn't seem to be worth the
11696     // effort.
11697     for (SDNode::use_iterator UI = Op.getNode()->use_begin(),
11698          UE = Op.getNode()->use_end(); UI != UE; ++UI)
11699       if (UI->getOpcode() != ISD::CopyToReg &&
11700           UI->getOpcode() != ISD::SETCC &&
11701           UI->getOpcode() != ISD::STORE)
11702         goto default_case;
11703
11704     if (ConstantSDNode *C =
11705         dyn_cast<ConstantSDNode>(ArithOp.getNode()->getOperand(1))) {
11706       // An add of one will be selected as an INC.
11707       if (C->getAPIntValue() == 1 && !Subtarget->slowIncDec()) {
11708         Opcode = X86ISD::INC;
11709         NumOperands = 1;
11710         break;
11711       }
11712
11713       // An add of negative one (subtract of one) will be selected as a DEC.
11714       if (C->getAPIntValue().isAllOnesValue() && !Subtarget->slowIncDec()) {
11715         Opcode = X86ISD::DEC;
11716         NumOperands = 1;
11717         break;
11718       }
11719     }
11720
11721     // Otherwise use a regular EFLAGS-setting add.
11722     Opcode = X86ISD::ADD;
11723     NumOperands = 2;
11724     break;
11725   case ISD::SHL:
11726   case ISD::SRL:
11727     // If we have a constant logical shift that's only used in a comparison
11728     // against zero turn it into an equivalent AND. This allows turning it into
11729     // a TEST instruction later.
11730     if ((X86CC == X86::COND_E || X86CC == X86::COND_NE) && Op->hasOneUse() &&
11731         isa<ConstantSDNode>(Op->getOperand(1)) && !hasNonFlagsUse(Op)) {
11732       EVT VT = Op.getValueType();
11733       unsigned BitWidth = VT.getSizeInBits();
11734       unsigned ShAmt = Op->getConstantOperandVal(1);
11735       if (ShAmt >= BitWidth) // Avoid undefined shifts.
11736         break;
11737       APInt Mask = ArithOp.getOpcode() == ISD::SRL
11738                        ? APInt::getHighBitsSet(BitWidth, BitWidth - ShAmt)
11739                        : APInt::getLowBitsSet(BitWidth, BitWidth - ShAmt);
11740       if (!Mask.isSignedIntN(32)) // Avoid large immediates.
11741         break;
11742       SDValue New = DAG.getNode(ISD::AND, dl, VT, Op->getOperand(0),
11743                                 DAG.getConstant(Mask, VT));
11744       DAG.ReplaceAllUsesWith(Op, New);
11745       Op = New;
11746     }
11747     break;
11748
11749   case ISD::AND:
11750     // If the primary and result isn't used, don't bother using X86ISD::AND,
11751     // because a TEST instruction will be better.
11752     if (!hasNonFlagsUse(Op))
11753       break;
11754     // FALL THROUGH
11755   case ISD::SUB:
11756   case ISD::OR:
11757   case ISD::XOR:
11758     // Due to the ISEL shortcoming noted above, be conservative if this op is
11759     // likely to be selected as part of a load-modify-store instruction.
11760     for (SDNode::use_iterator UI = Op.getNode()->use_begin(),
11761            UE = Op.getNode()->use_end(); UI != UE; ++UI)
11762       if (UI->getOpcode() == ISD::STORE)
11763         goto default_case;
11764
11765     // Otherwise use a regular EFLAGS-setting instruction.
11766     switch (ArithOp.getOpcode()) {
11767     default: llvm_unreachable("unexpected operator!");
11768     case ISD::SUB: Opcode = X86ISD::SUB; break;
11769     case ISD::XOR: Opcode = X86ISD::XOR; break;
11770     case ISD::AND: Opcode = X86ISD::AND; break;
11771     case ISD::OR: {
11772       if (!NeedTruncation && (X86CC == X86::COND_E || X86CC == X86::COND_NE)) {
11773         SDValue EFLAGS = LowerVectorAllZeroTest(Op, Subtarget, DAG);
11774         if (EFLAGS.getNode())
11775           return EFLAGS;
11776       }
11777       Opcode = X86ISD::OR;
11778       break;
11779     }
11780     }
11781
11782     NumOperands = 2;
11783     break;
11784   case X86ISD::ADD:
11785   case X86ISD::SUB:
11786   case X86ISD::INC:
11787   case X86ISD::DEC:
11788   case X86ISD::OR:
11789   case X86ISD::XOR:
11790   case X86ISD::AND:
11791     return SDValue(Op.getNode(), 1);
11792   default:
11793   default_case:
11794     break;
11795   }
11796
11797   // If we found that truncation is beneficial, perform the truncation and
11798   // update 'Op'.
11799   if (NeedTruncation) {
11800     EVT VT = Op.getValueType();
11801     SDValue WideVal = Op->getOperand(0);
11802     EVT WideVT = WideVal.getValueType();
11803     unsigned ConvertedOp = 0;
11804     // Use a target machine opcode to prevent further DAGCombine
11805     // optimizations that may separate the arithmetic operations
11806     // from the setcc node.
11807     switch (WideVal.getOpcode()) {
11808       default: break;
11809       case ISD::ADD: ConvertedOp = X86ISD::ADD; break;
11810       case ISD::SUB: ConvertedOp = X86ISD::SUB; break;
11811       case ISD::AND: ConvertedOp = X86ISD::AND; break;
11812       case ISD::OR:  ConvertedOp = X86ISD::OR;  break;
11813       case ISD::XOR: ConvertedOp = X86ISD::XOR; break;
11814     }
11815
11816     if (ConvertedOp) {
11817       const TargetLowering &TLI = DAG.getTargetLoweringInfo();
11818       if (TLI.isOperationLegal(WideVal.getOpcode(), WideVT)) {
11819         SDValue V0 = DAG.getNode(ISD::TRUNCATE, dl, VT, WideVal.getOperand(0));
11820         SDValue V1 = DAG.getNode(ISD::TRUNCATE, dl, VT, WideVal.getOperand(1));
11821         Op = DAG.getNode(ConvertedOp, dl, VT, V0, V1);
11822       }
11823     }
11824   }
11825
11826   if (Opcode == 0)
11827     // Emit a CMP with 0, which is the TEST pattern.
11828     return DAG.getNode(X86ISD::CMP, dl, MVT::i32, Op,
11829                        DAG.getConstant(0, Op.getValueType()));
11830
11831   SDVTList VTs = DAG.getVTList(Op.getValueType(), MVT::i32);
11832   SmallVector<SDValue, 4> Ops;
11833   for (unsigned i = 0; i != NumOperands; ++i)
11834     Ops.push_back(Op.getOperand(i));
11835
11836   SDValue New = DAG.getNode(Opcode, dl, VTs, Ops);
11837   DAG.ReplaceAllUsesWith(Op, New);
11838   return SDValue(New.getNode(), 1);
11839 }
11840
11841 /// Emit nodes that will be selected as "cmp Op0,Op1", or something
11842 /// equivalent.
11843 SDValue X86TargetLowering::EmitCmp(SDValue Op0, SDValue Op1, unsigned X86CC,
11844                                    SDLoc dl, SelectionDAG &DAG) const {
11845   if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Op1)) {
11846     if (C->getAPIntValue() == 0)
11847       return EmitTest(Op0, X86CC, dl, DAG);
11848
11849      if (Op0.getValueType() == MVT::i1)
11850        llvm_unreachable("Unexpected comparison operation for MVT::i1 operands");
11851   }
11852
11853   if ((Op0.getValueType() == MVT::i8 || Op0.getValueType() == MVT::i16 ||
11854        Op0.getValueType() == MVT::i32 || Op0.getValueType() == MVT::i64)) {
11855     // Do the comparison at i32 if it's smaller, besides the Atom case.
11856     // This avoids subregister aliasing issues. Keep the smaller reference
11857     // if we're optimizing for size, however, as that'll allow better folding
11858     // of memory operations.
11859     if (Op0.getValueType() != MVT::i32 && Op0.getValueType() != MVT::i64 &&
11860         !DAG.getMachineFunction().getFunction()->getAttributes().hasAttribute(
11861              AttributeSet::FunctionIndex, Attribute::MinSize) &&
11862         !Subtarget->isAtom()) {
11863       unsigned ExtendOp =
11864           isX86CCUnsigned(X86CC) ? ISD::ZERO_EXTEND : ISD::SIGN_EXTEND;
11865       Op0 = DAG.getNode(ExtendOp, dl, MVT::i32, Op0);
11866       Op1 = DAG.getNode(ExtendOp, dl, MVT::i32, Op1);
11867     }
11868     // Use SUB instead of CMP to enable CSE between SUB and CMP.
11869     SDVTList VTs = DAG.getVTList(Op0.getValueType(), MVT::i32);
11870     SDValue Sub = DAG.getNode(X86ISD::SUB, dl, VTs,
11871                               Op0, Op1);
11872     return SDValue(Sub.getNode(), 1);
11873   }
11874   return DAG.getNode(X86ISD::CMP, dl, MVT::i32, Op0, Op1);
11875 }
11876
11877 /// Convert a comparison if required by the subtarget.
11878 SDValue X86TargetLowering::ConvertCmpIfNecessary(SDValue Cmp,
11879                                                  SelectionDAG &DAG) const {
11880   // If the subtarget does not support the FUCOMI instruction, floating-point
11881   // comparisons have to be converted.
11882   if (Subtarget->hasCMov() ||
11883       Cmp.getOpcode() != X86ISD::CMP ||
11884       !Cmp.getOperand(0).getValueType().isFloatingPoint() ||
11885       !Cmp.getOperand(1).getValueType().isFloatingPoint())
11886     return Cmp;
11887
11888   // The instruction selector will select an FUCOM instruction instead of
11889   // FUCOMI, which writes the comparison result to FPSW instead of EFLAGS. Hence
11890   // build an SDNode sequence that transfers the result from FPSW into EFLAGS:
11891   // (X86sahf (trunc (srl (X86fp_stsw (trunc (X86cmp ...)), 8))))
11892   SDLoc dl(Cmp);
11893   SDValue TruncFPSW = DAG.getNode(ISD::TRUNCATE, dl, MVT::i16, Cmp);
11894   SDValue FNStSW = DAG.getNode(X86ISD::FNSTSW16r, dl, MVT::i16, TruncFPSW);
11895   SDValue Srl = DAG.getNode(ISD::SRL, dl, MVT::i16, FNStSW,
11896                             DAG.getConstant(8, MVT::i8));
11897   SDValue TruncSrl = DAG.getNode(ISD::TRUNCATE, dl, MVT::i8, Srl);
11898   return DAG.getNode(X86ISD::SAHF, dl, MVT::i32, TruncSrl);
11899 }
11900
11901 static bool isAllOnes(SDValue V) {
11902   ConstantSDNode *C = dyn_cast<ConstantSDNode>(V);
11903   return C && C->isAllOnesValue();
11904 }
11905
11906 /// LowerToBT - Result of 'and' is compared against zero. Turn it into a BT node
11907 /// if it's possible.
11908 SDValue X86TargetLowering::LowerToBT(SDValue And, ISD::CondCode CC,
11909                                      SDLoc dl, SelectionDAG &DAG) const {
11910   SDValue Op0 = And.getOperand(0);
11911   SDValue Op1 = And.getOperand(1);
11912   if (Op0.getOpcode() == ISD::TRUNCATE)
11913     Op0 = Op0.getOperand(0);
11914   if (Op1.getOpcode() == ISD::TRUNCATE)
11915     Op1 = Op1.getOperand(0);
11916
11917   SDValue LHS, RHS;
11918   if (Op1.getOpcode() == ISD::SHL)
11919     std::swap(Op0, Op1);
11920   if (Op0.getOpcode() == ISD::SHL) {
11921     if (ConstantSDNode *And00C = dyn_cast<ConstantSDNode>(Op0.getOperand(0)))
11922       if (And00C->getZExtValue() == 1) {
11923         // If we looked past a truncate, check that it's only truncating away
11924         // known zeros.
11925         unsigned BitWidth = Op0.getValueSizeInBits();
11926         unsigned AndBitWidth = And.getValueSizeInBits();
11927         if (BitWidth > AndBitWidth) {
11928           APInt Zeros, Ones;
11929           DAG.computeKnownBits(Op0, Zeros, Ones);
11930           if (Zeros.countLeadingOnes() < BitWidth - AndBitWidth)
11931             return SDValue();
11932         }
11933         LHS = Op1;
11934         RHS = Op0.getOperand(1);
11935       }
11936   } else if (Op1.getOpcode() == ISD::Constant) {
11937     ConstantSDNode *AndRHS = cast<ConstantSDNode>(Op1);
11938     uint64_t AndRHSVal = AndRHS->getZExtValue();
11939     SDValue AndLHS = Op0;
11940
11941     if (AndRHSVal == 1 && AndLHS.getOpcode() == ISD::SRL) {
11942       LHS = AndLHS.getOperand(0);
11943       RHS = AndLHS.getOperand(1);
11944     }
11945
11946     // Use BT if the immediate can't be encoded in a TEST instruction.
11947     if (!isUInt<32>(AndRHSVal) && isPowerOf2_64(AndRHSVal)) {
11948       LHS = AndLHS;
11949       RHS = DAG.getConstant(Log2_64_Ceil(AndRHSVal), LHS.getValueType());
11950     }
11951   }
11952
11953   if (LHS.getNode()) {
11954     // If LHS is i8, promote it to i32 with any_extend.  There is no i8 BT
11955     // instruction.  Since the shift amount is in-range-or-undefined, we know
11956     // that doing a bittest on the i32 value is ok.  We extend to i32 because
11957     // the encoding for the i16 version is larger than the i32 version.
11958     // Also promote i16 to i32 for performance / code size reason.
11959     if (LHS.getValueType() == MVT::i8 ||
11960         LHS.getValueType() == MVT::i16)
11961       LHS = DAG.getNode(ISD::ANY_EXTEND, dl, MVT::i32, LHS);
11962
11963     // If the operand types disagree, extend the shift amount to match.  Since
11964     // BT ignores high bits (like shifts) we can use anyextend.
11965     if (LHS.getValueType() != RHS.getValueType())
11966       RHS = DAG.getNode(ISD::ANY_EXTEND, dl, LHS.getValueType(), RHS);
11967
11968     SDValue BT = DAG.getNode(X86ISD::BT, dl, MVT::i32, LHS, RHS);
11969     X86::CondCode Cond = CC == ISD::SETEQ ? X86::COND_AE : X86::COND_B;
11970     return DAG.getNode(X86ISD::SETCC, dl, MVT::i8,
11971                        DAG.getConstant(Cond, MVT::i8), BT);
11972   }
11973
11974   return SDValue();
11975 }
11976
11977 /// \brief - Turns an ISD::CondCode into a value suitable for SSE floating point
11978 /// mask CMPs.
11979 static int translateX86FSETCC(ISD::CondCode SetCCOpcode, SDValue &Op0,
11980                               SDValue &Op1) {
11981   unsigned SSECC;
11982   bool Swap = false;
11983
11984   // SSE Condition code mapping:
11985   //  0 - EQ
11986   //  1 - LT
11987   //  2 - LE
11988   //  3 - UNORD
11989   //  4 - NEQ
11990   //  5 - NLT
11991   //  6 - NLE
11992   //  7 - ORD
11993   switch (SetCCOpcode) {
11994   default: llvm_unreachable("Unexpected SETCC condition");
11995   case ISD::SETOEQ:
11996   case ISD::SETEQ:  SSECC = 0; break;
11997   case ISD::SETOGT:
11998   case ISD::SETGT:  Swap = true; // Fallthrough
11999   case ISD::SETLT:
12000   case ISD::SETOLT: SSECC = 1; break;
12001   case ISD::SETOGE:
12002   case ISD::SETGE:  Swap = true; // Fallthrough
12003   case ISD::SETLE:
12004   case ISD::SETOLE: SSECC = 2; break;
12005   case ISD::SETUO:  SSECC = 3; break;
12006   case ISD::SETUNE:
12007   case ISD::SETNE:  SSECC = 4; break;
12008   case ISD::SETULE: Swap = true; // Fallthrough
12009   case ISD::SETUGE: SSECC = 5; break;
12010   case ISD::SETULT: Swap = true; // Fallthrough
12011   case ISD::SETUGT: SSECC = 6; break;
12012   case ISD::SETO:   SSECC = 7; break;
12013   case ISD::SETUEQ:
12014   case ISD::SETONE: SSECC = 8; break;
12015   }
12016   if (Swap)
12017     std::swap(Op0, Op1);
12018
12019   return SSECC;
12020 }
12021
12022 // Lower256IntVSETCC - Break a VSETCC 256-bit integer VSETCC into two new 128
12023 // ones, and then concatenate the result back.
12024 static SDValue Lower256IntVSETCC(SDValue Op, SelectionDAG &DAG) {
12025   MVT VT = Op.getSimpleValueType();
12026
12027   assert(VT.is256BitVector() && Op.getOpcode() == ISD::SETCC &&
12028          "Unsupported value type for operation");
12029
12030   unsigned NumElems = VT.getVectorNumElements();
12031   SDLoc dl(Op);
12032   SDValue CC = Op.getOperand(2);
12033
12034   // Extract the LHS vectors
12035   SDValue LHS = Op.getOperand(0);
12036   SDValue LHS1 = Extract128BitVector(LHS, 0, DAG, dl);
12037   SDValue LHS2 = Extract128BitVector(LHS, NumElems/2, DAG, dl);
12038
12039   // Extract the RHS vectors
12040   SDValue RHS = Op.getOperand(1);
12041   SDValue RHS1 = Extract128BitVector(RHS, 0, DAG, dl);
12042   SDValue RHS2 = Extract128BitVector(RHS, NumElems/2, DAG, dl);
12043
12044   // Issue the operation on the smaller types and concatenate the result back
12045   MVT EltVT = VT.getVectorElementType();
12046   MVT NewVT = MVT::getVectorVT(EltVT, NumElems/2);
12047   return DAG.getNode(ISD::CONCAT_VECTORS, dl, VT,
12048                      DAG.getNode(Op.getOpcode(), dl, NewVT, LHS1, RHS1, CC),
12049                      DAG.getNode(Op.getOpcode(), dl, NewVT, LHS2, RHS2, CC));
12050 }
12051
12052 static SDValue LowerIntVSETCC_AVX512(SDValue Op, SelectionDAG &DAG,
12053                                      const X86Subtarget *Subtarget) {
12054   SDValue Op0 = Op.getOperand(0);
12055   SDValue Op1 = Op.getOperand(1);
12056   SDValue CC = Op.getOperand(2);
12057   MVT VT = Op.getSimpleValueType();
12058   SDLoc dl(Op);
12059
12060   assert(Op0.getValueType().getVectorElementType().getSizeInBits() >= 32 &&
12061          Op.getValueType().getScalarType() == MVT::i1 &&
12062          "Cannot set masked compare for this operation");
12063
12064   ISD::CondCode SetCCOpcode = cast<CondCodeSDNode>(CC)->get();
12065   unsigned  Opc = 0;
12066   bool Unsigned = false;
12067   bool Swap = false;
12068   unsigned SSECC;
12069   switch (SetCCOpcode) {
12070   default: llvm_unreachable("Unexpected SETCC condition");
12071   case ISD::SETNE:  SSECC = 4; break;
12072   case ISD::SETEQ:  Opc = X86ISD::PCMPEQM; break;
12073   case ISD::SETUGT: SSECC = 6; Unsigned = true; break;
12074   case ISD::SETLT:  Swap = true; //fall-through
12075   case ISD::SETGT:  Opc = X86ISD::PCMPGTM; break;
12076   case ISD::SETULT: SSECC = 1; Unsigned = true; break;
12077   case ISD::SETUGE: SSECC = 5; Unsigned = true; break; //NLT
12078   case ISD::SETGE:  Swap = true; SSECC = 2; break; // LE + swap
12079   case ISD::SETULE: Unsigned = true; //fall-through
12080   case ISD::SETLE:  SSECC = 2; break;
12081   }
12082
12083   if (Swap)
12084     std::swap(Op0, Op1);
12085   if (Opc)
12086     return DAG.getNode(Opc, dl, VT, Op0, Op1);
12087   Opc = Unsigned ? X86ISD::CMPMU: X86ISD::CMPM;
12088   return DAG.getNode(Opc, dl, VT, Op0, Op1,
12089                      DAG.getConstant(SSECC, MVT::i8));
12090 }
12091
12092 /// \brief Try to turn a VSETULT into a VSETULE by modifying its second
12093 /// operand \p Op1.  If non-trivial (for example because it's not constant)
12094 /// return an empty value.
12095 static SDValue ChangeVSETULTtoVSETULE(SDLoc dl, SDValue Op1, SelectionDAG &DAG)
12096 {
12097   BuildVectorSDNode *BV = dyn_cast<BuildVectorSDNode>(Op1.getNode());
12098   if (!BV)
12099     return SDValue();
12100
12101   MVT VT = Op1.getSimpleValueType();
12102   MVT EVT = VT.getVectorElementType();
12103   unsigned n = VT.getVectorNumElements();
12104   SmallVector<SDValue, 8> ULTOp1;
12105
12106   for (unsigned i = 0; i < n; ++i) {
12107     ConstantSDNode *Elt = dyn_cast<ConstantSDNode>(BV->getOperand(i));
12108     if (!Elt || Elt->isOpaque() || Elt->getValueType(0) != EVT)
12109       return SDValue();
12110
12111     // Avoid underflow.
12112     APInt Val = Elt->getAPIntValue();
12113     if (Val == 0)
12114       return SDValue();
12115
12116     ULTOp1.push_back(DAG.getConstant(Val - 1, EVT));
12117   }
12118
12119   return DAG.getNode(ISD::BUILD_VECTOR, dl, VT, ULTOp1);
12120 }
12121
12122 static SDValue LowerVSETCC(SDValue Op, const X86Subtarget *Subtarget,
12123                            SelectionDAG &DAG) {
12124   SDValue Op0 = Op.getOperand(0);
12125   SDValue Op1 = Op.getOperand(1);
12126   SDValue CC = Op.getOperand(2);
12127   MVT VT = Op.getSimpleValueType();
12128   ISD::CondCode SetCCOpcode = cast<CondCodeSDNode>(CC)->get();
12129   bool isFP = Op.getOperand(1).getSimpleValueType().isFloatingPoint();
12130   SDLoc dl(Op);
12131
12132   if (isFP) {
12133 #ifndef NDEBUG
12134     MVT EltVT = Op0.getSimpleValueType().getVectorElementType();
12135     assert(EltVT == MVT::f32 || EltVT == MVT::f64);
12136 #endif
12137
12138     unsigned SSECC = translateX86FSETCC(SetCCOpcode, Op0, Op1);
12139     unsigned Opc = X86ISD::CMPP;
12140     if (Subtarget->hasAVX512() && VT.getVectorElementType() == MVT::i1) {
12141       assert(VT.getVectorNumElements() <= 16);
12142       Opc = X86ISD::CMPM;
12143     }
12144     // In the two special cases we can't handle, emit two comparisons.
12145     if (SSECC == 8) {
12146       unsigned CC0, CC1;
12147       unsigned CombineOpc;
12148       if (SetCCOpcode == ISD::SETUEQ) {
12149         CC0 = 3; CC1 = 0; CombineOpc = ISD::OR;
12150       } else {
12151         assert(SetCCOpcode == ISD::SETONE);
12152         CC0 = 7; CC1 = 4; CombineOpc = ISD::AND;
12153       }
12154
12155       SDValue Cmp0 = DAG.getNode(Opc, dl, VT, Op0, Op1,
12156                                  DAG.getConstant(CC0, MVT::i8));
12157       SDValue Cmp1 = DAG.getNode(Opc, dl, VT, Op0, Op1,
12158                                  DAG.getConstant(CC1, MVT::i8));
12159       return DAG.getNode(CombineOpc, dl, VT, Cmp0, Cmp1);
12160     }
12161     // Handle all other FP comparisons here.
12162     return DAG.getNode(Opc, dl, VT, Op0, Op1,
12163                        DAG.getConstant(SSECC, MVT::i8));
12164   }
12165
12166   // Break 256-bit integer vector compare into smaller ones.
12167   if (VT.is256BitVector() && !Subtarget->hasInt256())
12168     return Lower256IntVSETCC(Op, DAG);
12169
12170   bool MaskResult = (VT.getVectorElementType() == MVT::i1);
12171   EVT OpVT = Op1.getValueType();
12172   if (Subtarget->hasAVX512()) {
12173     if (Op1.getValueType().is512BitVector() ||
12174         (MaskResult && OpVT.getVectorElementType().getSizeInBits() >= 32))
12175       return LowerIntVSETCC_AVX512(Op, DAG, Subtarget);
12176
12177     // In AVX-512 architecture setcc returns mask with i1 elements,
12178     // But there is no compare instruction for i8 and i16 elements.
12179     // We are not talking about 512-bit operands in this case, these
12180     // types are illegal.
12181     if (MaskResult &&
12182         (OpVT.getVectorElementType().getSizeInBits() < 32 &&
12183          OpVT.getVectorElementType().getSizeInBits() >= 8))
12184       return DAG.getNode(ISD::TRUNCATE, dl, VT,
12185                          DAG.getNode(ISD::SETCC, dl, OpVT, Op0, Op1, CC));
12186   }
12187
12188   // We are handling one of the integer comparisons here.  Since SSE only has
12189   // GT and EQ comparisons for integer, swapping operands and multiple
12190   // operations may be required for some comparisons.
12191   unsigned Opc;
12192   bool Swap = false, Invert = false, FlipSigns = false, MinMax = false;
12193   bool Subus = false;
12194
12195   switch (SetCCOpcode) {
12196   default: llvm_unreachable("Unexpected SETCC condition");
12197   case ISD::SETNE:  Invert = true;
12198   case ISD::SETEQ:  Opc = X86ISD::PCMPEQ; break;
12199   case ISD::SETLT:  Swap = true;
12200   case ISD::SETGT:  Opc = X86ISD::PCMPGT; break;
12201   case ISD::SETGE:  Swap = true;
12202   case ISD::SETLE:  Opc = X86ISD::PCMPGT;
12203                     Invert = true; break;
12204   case ISD::SETULT: Swap = true;
12205   case ISD::SETUGT: Opc = X86ISD::PCMPGT;
12206                     FlipSigns = true; break;
12207   case ISD::SETUGE: Swap = true;
12208   case ISD::SETULE: Opc = X86ISD::PCMPGT;
12209                     FlipSigns = true; Invert = true; break;
12210   }
12211
12212   // Special case: Use min/max operations for SETULE/SETUGE
12213   MVT VET = VT.getVectorElementType();
12214   bool hasMinMax =
12215        (Subtarget->hasSSE41() && (VET >= MVT::i8 && VET <= MVT::i32))
12216     || (Subtarget->hasSSE2()  && (VET == MVT::i8));
12217
12218   if (hasMinMax) {
12219     switch (SetCCOpcode) {
12220     default: break;
12221     case ISD::SETULE: Opc = X86ISD::UMIN; MinMax = true; break;
12222     case ISD::SETUGE: Opc = X86ISD::UMAX; MinMax = true; break;
12223     }
12224
12225     if (MinMax) { Swap = false; Invert = false; FlipSigns = false; }
12226   }
12227
12228   bool hasSubus = Subtarget->hasSSE2() && (VET == MVT::i8 || VET == MVT::i16);
12229   if (!MinMax && hasSubus) {
12230     // As another special case, use PSUBUS[BW] when it's profitable. E.g. for
12231     // Op0 u<= Op1:
12232     //   t = psubus Op0, Op1
12233     //   pcmpeq t, <0..0>
12234     switch (SetCCOpcode) {
12235     default: break;
12236     case ISD::SETULT: {
12237       // If the comparison is against a constant we can turn this into a
12238       // setule.  With psubus, setule does not require a swap.  This is
12239       // beneficial because the constant in the register is no longer
12240       // destructed as the destination so it can be hoisted out of a loop.
12241       // Only do this pre-AVX since vpcmp* is no longer destructive.
12242       if (Subtarget->hasAVX())
12243         break;
12244       SDValue ULEOp1 = ChangeVSETULTtoVSETULE(dl, Op1, DAG);
12245       if (ULEOp1.getNode()) {
12246         Op1 = ULEOp1;
12247         Subus = true; Invert = false; Swap = false;
12248       }
12249       break;
12250     }
12251     // Psubus is better than flip-sign because it requires no inversion.
12252     case ISD::SETUGE: Subus = true; Invert = false; Swap = true;  break;
12253     case ISD::SETULE: Subus = true; Invert = false; Swap = false; break;
12254     }
12255
12256     if (Subus) {
12257       Opc = X86ISD::SUBUS;
12258       FlipSigns = false;
12259     }
12260   }
12261
12262   if (Swap)
12263     std::swap(Op0, Op1);
12264
12265   // Check that the operation in question is available (most are plain SSE2,
12266   // but PCMPGTQ and PCMPEQQ have different requirements).
12267   if (VT == MVT::v2i64) {
12268     if (Opc == X86ISD::PCMPGT && !Subtarget->hasSSE42()) {
12269       assert(Subtarget->hasSSE2() && "Don't know how to lower!");
12270
12271       // First cast everything to the right type.
12272       Op0 = DAG.getNode(ISD::BITCAST, dl, MVT::v4i32, Op0);
12273       Op1 = DAG.getNode(ISD::BITCAST, dl, MVT::v4i32, Op1);
12274
12275       // Since SSE has no unsigned integer comparisons, we need to flip the sign
12276       // bits of the inputs before performing those operations. The lower
12277       // compare is always unsigned.
12278       SDValue SB;
12279       if (FlipSigns) {
12280         SB = DAG.getConstant(0x80000000U, MVT::v4i32);
12281       } else {
12282         SDValue Sign = DAG.getConstant(0x80000000U, MVT::i32);
12283         SDValue Zero = DAG.getConstant(0x00000000U, MVT::i32);
12284         SB = DAG.getNode(ISD::BUILD_VECTOR, dl, MVT::v4i32,
12285                          Sign, Zero, Sign, Zero);
12286       }
12287       Op0 = DAG.getNode(ISD::XOR, dl, MVT::v4i32, Op0, SB);
12288       Op1 = DAG.getNode(ISD::XOR, dl, MVT::v4i32, Op1, SB);
12289
12290       // Emulate PCMPGTQ with (hi1 > hi2) | ((hi1 == hi2) & (lo1 > lo2))
12291       SDValue GT = DAG.getNode(X86ISD::PCMPGT, dl, MVT::v4i32, Op0, Op1);
12292       SDValue EQ = DAG.getNode(X86ISD::PCMPEQ, dl, MVT::v4i32, Op0, Op1);
12293
12294       // Create masks for only the low parts/high parts of the 64 bit integers.
12295       static const int MaskHi[] = { 1, 1, 3, 3 };
12296       static const int MaskLo[] = { 0, 0, 2, 2 };
12297       SDValue EQHi = DAG.getVectorShuffle(MVT::v4i32, dl, EQ, EQ, MaskHi);
12298       SDValue GTLo = DAG.getVectorShuffle(MVT::v4i32, dl, GT, GT, MaskLo);
12299       SDValue GTHi = DAG.getVectorShuffle(MVT::v4i32, dl, GT, GT, MaskHi);
12300
12301       SDValue Result = DAG.getNode(ISD::AND, dl, MVT::v4i32, EQHi, GTLo);
12302       Result = DAG.getNode(ISD::OR, dl, MVT::v4i32, Result, GTHi);
12303
12304       if (Invert)
12305         Result = DAG.getNOT(dl, Result, MVT::v4i32);
12306
12307       return DAG.getNode(ISD::BITCAST, dl, VT, Result);
12308     }
12309
12310     if (Opc == X86ISD::PCMPEQ && !Subtarget->hasSSE41()) {
12311       // If pcmpeqq is missing but pcmpeqd is available synthesize pcmpeqq with
12312       // pcmpeqd + pshufd + pand.
12313       assert(Subtarget->hasSSE2() && !FlipSigns && "Don't know how to lower!");
12314
12315       // First cast everything to the right type.
12316       Op0 = DAG.getNode(ISD::BITCAST, dl, MVT::v4i32, Op0);
12317       Op1 = DAG.getNode(ISD::BITCAST, dl, MVT::v4i32, Op1);
12318
12319       // Do the compare.
12320       SDValue Result = DAG.getNode(Opc, dl, MVT::v4i32, Op0, Op1);
12321
12322       // Make sure the lower and upper halves are both all-ones.
12323       static const int Mask[] = { 1, 0, 3, 2 };
12324       SDValue Shuf = DAG.getVectorShuffle(MVT::v4i32, dl, Result, Result, Mask);
12325       Result = DAG.getNode(ISD::AND, dl, MVT::v4i32, Result, Shuf);
12326
12327       if (Invert)
12328         Result = DAG.getNOT(dl, Result, MVT::v4i32);
12329
12330       return DAG.getNode(ISD::BITCAST, dl, VT, Result);
12331     }
12332   }
12333
12334   // Since SSE has no unsigned integer comparisons, we need to flip the sign
12335   // bits of the inputs before performing those operations.
12336   if (FlipSigns) {
12337     EVT EltVT = VT.getVectorElementType();
12338     SDValue SB = DAG.getConstant(APInt::getSignBit(EltVT.getSizeInBits()), VT);
12339     Op0 = DAG.getNode(ISD::XOR, dl, VT, Op0, SB);
12340     Op1 = DAG.getNode(ISD::XOR, dl, VT, Op1, SB);
12341   }
12342
12343   SDValue Result = DAG.getNode(Opc, dl, VT, Op0, Op1);
12344
12345   // If the logical-not of the result is required, perform that now.
12346   if (Invert)
12347     Result = DAG.getNOT(dl, Result, VT);
12348
12349   if (MinMax)
12350     Result = DAG.getNode(X86ISD::PCMPEQ, dl, VT, Op0, Result);
12351
12352   if (Subus)
12353     Result = DAG.getNode(X86ISD::PCMPEQ, dl, VT, Result,
12354                          getZeroVector(VT, Subtarget, DAG, dl));
12355
12356   return Result;
12357 }
12358
12359 SDValue X86TargetLowering::LowerSETCC(SDValue Op, SelectionDAG &DAG) const {
12360
12361   MVT VT = Op.getSimpleValueType();
12362
12363   if (VT.isVector()) return LowerVSETCC(Op, Subtarget, DAG);
12364
12365   assert(((!Subtarget->hasAVX512() && VT == MVT::i8) || (VT == MVT::i1))
12366          && "SetCC type must be 8-bit or 1-bit integer");
12367   SDValue Op0 = Op.getOperand(0);
12368   SDValue Op1 = Op.getOperand(1);
12369   SDLoc dl(Op);
12370   ISD::CondCode CC = cast<CondCodeSDNode>(Op.getOperand(2))->get();
12371
12372   // Optimize to BT if possible.
12373   // Lower (X & (1 << N)) == 0 to BT(X, N).
12374   // Lower ((X >>u N) & 1) != 0 to BT(X, N).
12375   // Lower ((X >>s N) & 1) != 0 to BT(X, N).
12376   if (Op0.getOpcode() == ISD::AND && Op0.hasOneUse() &&
12377       Op1.getOpcode() == ISD::Constant &&
12378       cast<ConstantSDNode>(Op1)->isNullValue() &&
12379       (CC == ISD::SETEQ || CC == ISD::SETNE)) {
12380     SDValue NewSetCC = LowerToBT(Op0, CC, dl, DAG);
12381     if (NewSetCC.getNode())
12382       return NewSetCC;
12383   }
12384
12385   // Look for X == 0, X == 1, X != 0, or X != 1.  We can simplify some forms of
12386   // these.
12387   if (Op1.getOpcode() == ISD::Constant &&
12388       (cast<ConstantSDNode>(Op1)->getZExtValue() == 1 ||
12389        cast<ConstantSDNode>(Op1)->isNullValue()) &&
12390       (CC == ISD::SETEQ || CC == ISD::SETNE)) {
12391
12392     // If the input is a setcc, then reuse the input setcc or use a new one with
12393     // the inverted condition.
12394     if (Op0.getOpcode() == X86ISD::SETCC) {
12395       X86::CondCode CCode = (X86::CondCode)Op0.getConstantOperandVal(0);
12396       bool Invert = (CC == ISD::SETNE) ^
12397         cast<ConstantSDNode>(Op1)->isNullValue();
12398       if (!Invert)
12399         return Op0;
12400
12401       CCode = X86::GetOppositeBranchCondition(CCode);
12402       SDValue SetCC = DAG.getNode(X86ISD::SETCC, dl, MVT::i8,
12403                                   DAG.getConstant(CCode, MVT::i8),
12404                                   Op0.getOperand(1));
12405       if (VT == MVT::i1)
12406         return DAG.getNode(ISD::TRUNCATE, dl, MVT::i1, SetCC);
12407       return SetCC;
12408     }
12409   }
12410   if ((Op0.getValueType() == MVT::i1) && (Op1.getOpcode() == ISD::Constant) &&
12411       (cast<ConstantSDNode>(Op1)->getZExtValue() == 1) &&
12412       (CC == ISD::SETEQ || CC == ISD::SETNE)) {
12413
12414     ISD::CondCode NewCC = ISD::getSetCCInverse(CC, true);
12415     return DAG.getSetCC(dl, VT, Op0, DAG.getConstant(0, MVT::i1), NewCC);
12416   }
12417
12418   bool isFP = Op1.getSimpleValueType().isFloatingPoint();
12419   unsigned X86CC = TranslateX86CC(CC, isFP, Op0, Op1, DAG);
12420   if (X86CC == X86::COND_INVALID)
12421     return SDValue();
12422
12423   SDValue EFLAGS = EmitCmp(Op0, Op1, X86CC, dl, DAG);
12424   EFLAGS = ConvertCmpIfNecessary(EFLAGS, DAG);
12425   SDValue SetCC = DAG.getNode(X86ISD::SETCC, dl, MVT::i8,
12426                               DAG.getConstant(X86CC, MVT::i8), EFLAGS);
12427   if (VT == MVT::i1)
12428     return DAG.getNode(ISD::TRUNCATE, dl, MVT::i1, SetCC);
12429   return SetCC;
12430 }
12431
12432 // isX86LogicalCmp - Return true if opcode is a X86 logical comparison.
12433 static bool isX86LogicalCmp(SDValue Op) {
12434   unsigned Opc = Op.getNode()->getOpcode();
12435   if (Opc == X86ISD::CMP || Opc == X86ISD::COMI || Opc == X86ISD::UCOMI ||
12436       Opc == X86ISD::SAHF)
12437     return true;
12438   if (Op.getResNo() == 1 &&
12439       (Opc == X86ISD::ADD ||
12440        Opc == X86ISD::SUB ||
12441        Opc == X86ISD::ADC ||
12442        Opc == X86ISD::SBB ||
12443        Opc == X86ISD::SMUL ||
12444        Opc == X86ISD::UMUL ||
12445        Opc == X86ISD::INC ||
12446        Opc == X86ISD::DEC ||
12447        Opc == X86ISD::OR ||
12448        Opc == X86ISD::XOR ||
12449        Opc == X86ISD::AND))
12450     return true;
12451
12452   if (Op.getResNo() == 2 && Opc == X86ISD::UMUL)
12453     return true;
12454
12455   return false;
12456 }
12457
12458 static bool isTruncWithZeroHighBitsInput(SDValue V, SelectionDAG &DAG) {
12459   if (V.getOpcode() != ISD::TRUNCATE)
12460     return false;
12461
12462   SDValue VOp0 = V.getOperand(0);
12463   unsigned InBits = VOp0.getValueSizeInBits();
12464   unsigned Bits = V.getValueSizeInBits();
12465   return DAG.MaskedValueIsZero(VOp0, APInt::getHighBitsSet(InBits,InBits-Bits));
12466 }
12467
12468 SDValue X86TargetLowering::LowerSELECT(SDValue Op, SelectionDAG &DAG) const {
12469   bool addTest = true;
12470   SDValue Cond  = Op.getOperand(0);
12471   SDValue Op1 = Op.getOperand(1);
12472   SDValue Op2 = Op.getOperand(2);
12473   SDLoc DL(Op);
12474   EVT VT = Op1.getValueType();
12475   SDValue CC;
12476
12477   // Lower fp selects into a CMP/AND/ANDN/OR sequence when the necessary SSE ops
12478   // are available. Otherwise fp cmovs get lowered into a less efficient branch
12479   // sequence later on.
12480   if (Cond.getOpcode() == ISD::SETCC &&
12481       ((Subtarget->hasSSE2() && (VT == MVT::f32 || VT == MVT::f64)) ||
12482        (Subtarget->hasSSE1() && VT == MVT::f32)) &&
12483       VT == Cond.getOperand(0).getValueType() && Cond->hasOneUse()) {
12484     SDValue CondOp0 = Cond.getOperand(0), CondOp1 = Cond.getOperand(1);
12485     int SSECC = translateX86FSETCC(
12486         cast<CondCodeSDNode>(Cond.getOperand(2))->get(), CondOp0, CondOp1);
12487
12488     if (SSECC != 8) {
12489       if (Subtarget->hasAVX512()) {
12490         SDValue Cmp = DAG.getNode(X86ISD::FSETCC, DL, MVT::i1, CondOp0, CondOp1,
12491                                   DAG.getConstant(SSECC, MVT::i8));
12492         return DAG.getNode(X86ISD::SELECT, DL, VT, Cmp, Op1, Op2);
12493       }
12494       SDValue Cmp = DAG.getNode(X86ISD::FSETCC, DL, VT, CondOp0, CondOp1,
12495                                 DAG.getConstant(SSECC, MVT::i8));
12496       SDValue AndN = DAG.getNode(X86ISD::FANDN, DL, VT, Cmp, Op2);
12497       SDValue And = DAG.getNode(X86ISD::FAND, DL, VT, Cmp, Op1);
12498       return DAG.getNode(X86ISD::FOR, DL, VT, AndN, And);
12499     }
12500   }
12501
12502   if (Cond.getOpcode() == ISD::SETCC) {
12503     SDValue NewCond = LowerSETCC(Cond, DAG);
12504     if (NewCond.getNode())
12505       Cond = NewCond;
12506   }
12507
12508   // (select (x == 0), -1, y) -> (sign_bit (x - 1)) | y
12509   // (select (x == 0), y, -1) -> ~(sign_bit (x - 1)) | y
12510   // (select (x != 0), y, -1) -> (sign_bit (x - 1)) | y
12511   // (select (x != 0), -1, y) -> ~(sign_bit (x - 1)) | y
12512   if (Cond.getOpcode() == X86ISD::SETCC &&
12513       Cond.getOperand(1).getOpcode() == X86ISD::CMP &&
12514       isZero(Cond.getOperand(1).getOperand(1))) {
12515     SDValue Cmp = Cond.getOperand(1);
12516
12517     unsigned CondCode =cast<ConstantSDNode>(Cond.getOperand(0))->getZExtValue();
12518
12519     if ((isAllOnes(Op1) || isAllOnes(Op2)) &&
12520         (CondCode == X86::COND_E || CondCode == X86::COND_NE)) {
12521       SDValue Y = isAllOnes(Op2) ? Op1 : Op2;
12522
12523       SDValue CmpOp0 = Cmp.getOperand(0);
12524       // Apply further optimizations for special cases
12525       // (select (x != 0), -1, 0) -> neg & sbb
12526       // (select (x == 0), 0, -1) -> neg & sbb
12527       if (ConstantSDNode *YC = dyn_cast<ConstantSDNode>(Y))
12528         if (YC->isNullValue() &&
12529             (isAllOnes(Op1) == (CondCode == X86::COND_NE))) {
12530           SDVTList VTs = DAG.getVTList(CmpOp0.getValueType(), MVT::i32);
12531           SDValue Neg = DAG.getNode(X86ISD::SUB, DL, VTs,
12532                                     DAG.getConstant(0, CmpOp0.getValueType()),
12533                                     CmpOp0);
12534           SDValue Res = DAG.getNode(X86ISD::SETCC_CARRY, DL, Op.getValueType(),
12535                                     DAG.getConstant(X86::COND_B, MVT::i8),
12536                                     SDValue(Neg.getNode(), 1));
12537           return Res;
12538         }
12539
12540       Cmp = DAG.getNode(X86ISD::CMP, DL, MVT::i32,
12541                         CmpOp0, DAG.getConstant(1, CmpOp0.getValueType()));
12542       Cmp = ConvertCmpIfNecessary(Cmp, DAG);
12543
12544       SDValue Res =   // Res = 0 or -1.
12545         DAG.getNode(X86ISD::SETCC_CARRY, DL, Op.getValueType(),
12546                     DAG.getConstant(X86::COND_B, MVT::i8), Cmp);
12547
12548       if (isAllOnes(Op1) != (CondCode == X86::COND_E))
12549         Res = DAG.getNOT(DL, Res, Res.getValueType());
12550
12551       ConstantSDNode *N2C = dyn_cast<ConstantSDNode>(Op2);
12552       if (!N2C || !N2C->isNullValue())
12553         Res = DAG.getNode(ISD::OR, DL, Res.getValueType(), Res, Y);
12554       return Res;
12555     }
12556   }
12557
12558   // Look past (and (setcc_carry (cmp ...)), 1).
12559   if (Cond.getOpcode() == ISD::AND &&
12560       Cond.getOperand(0).getOpcode() == X86ISD::SETCC_CARRY) {
12561     ConstantSDNode *C = dyn_cast<ConstantSDNode>(Cond.getOperand(1));
12562     if (C && C->getAPIntValue() == 1)
12563       Cond = Cond.getOperand(0);
12564   }
12565
12566   // If condition flag is set by a X86ISD::CMP, then use it as the condition
12567   // setting operand in place of the X86ISD::SETCC.
12568   unsigned CondOpcode = Cond.getOpcode();
12569   if (CondOpcode == X86ISD::SETCC ||
12570       CondOpcode == X86ISD::SETCC_CARRY) {
12571     CC = Cond.getOperand(0);
12572
12573     SDValue Cmp = Cond.getOperand(1);
12574     unsigned Opc = Cmp.getOpcode();
12575     MVT VT = Op.getSimpleValueType();
12576
12577     bool IllegalFPCMov = false;
12578     if (VT.isFloatingPoint() && !VT.isVector() &&
12579         !isScalarFPTypeInSSEReg(VT))  // FPStack?
12580       IllegalFPCMov = !hasFPCMov(cast<ConstantSDNode>(CC)->getSExtValue());
12581
12582     if ((isX86LogicalCmp(Cmp) && !IllegalFPCMov) ||
12583         Opc == X86ISD::BT) { // FIXME
12584       Cond = Cmp;
12585       addTest = false;
12586     }
12587   } else if (CondOpcode == ISD::USUBO || CondOpcode == ISD::SSUBO ||
12588              CondOpcode == ISD::UADDO || CondOpcode == ISD::SADDO ||
12589              ((CondOpcode == ISD::UMULO || CondOpcode == ISD::SMULO) &&
12590               Cond.getOperand(0).getValueType() != MVT::i8)) {
12591     SDValue LHS = Cond.getOperand(0);
12592     SDValue RHS = Cond.getOperand(1);
12593     unsigned X86Opcode;
12594     unsigned X86Cond;
12595     SDVTList VTs;
12596     switch (CondOpcode) {
12597     case ISD::UADDO: X86Opcode = X86ISD::ADD; X86Cond = X86::COND_B; break;
12598     case ISD::SADDO: X86Opcode = X86ISD::ADD; X86Cond = X86::COND_O; break;
12599     case ISD::USUBO: X86Opcode = X86ISD::SUB; X86Cond = X86::COND_B; break;
12600     case ISD::SSUBO: X86Opcode = X86ISD::SUB; X86Cond = X86::COND_O; break;
12601     case ISD::UMULO: X86Opcode = X86ISD::UMUL; X86Cond = X86::COND_O; break;
12602     case ISD::SMULO: X86Opcode = X86ISD::SMUL; X86Cond = X86::COND_O; break;
12603     default: llvm_unreachable("unexpected overflowing operator");
12604     }
12605     if (CondOpcode == ISD::UMULO)
12606       VTs = DAG.getVTList(LHS.getValueType(), LHS.getValueType(),
12607                           MVT::i32);
12608     else
12609       VTs = DAG.getVTList(LHS.getValueType(), MVT::i32);
12610
12611     SDValue X86Op = DAG.getNode(X86Opcode, DL, VTs, LHS, RHS);
12612
12613     if (CondOpcode == ISD::UMULO)
12614       Cond = X86Op.getValue(2);
12615     else
12616       Cond = X86Op.getValue(1);
12617
12618     CC = DAG.getConstant(X86Cond, MVT::i8);
12619     addTest = false;
12620   }
12621
12622   if (addTest) {
12623     // Look pass the truncate if the high bits are known zero.
12624     if (isTruncWithZeroHighBitsInput(Cond, DAG))
12625         Cond = Cond.getOperand(0);
12626
12627     // We know the result of AND is compared against zero. Try to match
12628     // it to BT.
12629     if (Cond.getOpcode() == ISD::AND && Cond.hasOneUse()) {
12630       SDValue NewSetCC = LowerToBT(Cond, ISD::SETNE, DL, DAG);
12631       if (NewSetCC.getNode()) {
12632         CC = NewSetCC.getOperand(0);
12633         Cond = NewSetCC.getOperand(1);
12634         addTest = false;
12635       }
12636     }
12637   }
12638
12639   if (addTest) {
12640     CC = DAG.getConstant(X86::COND_NE, MVT::i8);
12641     Cond = EmitTest(Cond, X86::COND_NE, DL, DAG);
12642   }
12643
12644   // a <  b ? -1 :  0 -> RES = ~setcc_carry
12645   // a <  b ?  0 : -1 -> RES = setcc_carry
12646   // a >= b ? -1 :  0 -> RES = setcc_carry
12647   // a >= b ?  0 : -1 -> RES = ~setcc_carry
12648   if (Cond.getOpcode() == X86ISD::SUB) {
12649     Cond = ConvertCmpIfNecessary(Cond, DAG);
12650     unsigned CondCode = cast<ConstantSDNode>(CC)->getZExtValue();
12651
12652     if ((CondCode == X86::COND_AE || CondCode == X86::COND_B) &&
12653         (isAllOnes(Op1) || isAllOnes(Op2)) && (isZero(Op1) || isZero(Op2))) {
12654       SDValue Res = DAG.getNode(X86ISD::SETCC_CARRY, DL, Op.getValueType(),
12655                                 DAG.getConstant(X86::COND_B, MVT::i8), Cond);
12656       if (isAllOnes(Op1) != (CondCode == X86::COND_B))
12657         return DAG.getNOT(DL, Res, Res.getValueType());
12658       return Res;
12659     }
12660   }
12661
12662   // X86 doesn't have an i8 cmov. If both operands are the result of a truncate
12663   // widen the cmov and push the truncate through. This avoids introducing a new
12664   // branch during isel and doesn't add any extensions.
12665   if (Op.getValueType() == MVT::i8 &&
12666       Op1.getOpcode() == ISD::TRUNCATE && Op2.getOpcode() == ISD::TRUNCATE) {
12667     SDValue T1 = Op1.getOperand(0), T2 = Op2.getOperand(0);
12668     if (T1.getValueType() == T2.getValueType() &&
12669         // Blacklist CopyFromReg to avoid partial register stalls.
12670         T1.getOpcode() != ISD::CopyFromReg && T2.getOpcode()!=ISD::CopyFromReg){
12671       SDVTList VTs = DAG.getVTList(T1.getValueType(), MVT::Glue);
12672       SDValue Cmov = DAG.getNode(X86ISD::CMOV, DL, VTs, T2, T1, CC, Cond);
12673       return DAG.getNode(ISD::TRUNCATE, DL, Op.getValueType(), Cmov);
12674     }
12675   }
12676
12677   // X86ISD::CMOV means set the result (which is operand 1) to the RHS if
12678   // condition is true.
12679   SDVTList VTs = DAG.getVTList(Op.getValueType(), MVT::Glue);
12680   SDValue Ops[] = { Op2, Op1, CC, Cond };
12681   return DAG.getNode(X86ISD::CMOV, DL, VTs, Ops);
12682 }
12683
12684 static SDValue LowerSIGN_EXTEND_AVX512(SDValue Op, SelectionDAG &DAG) {
12685   MVT VT = Op->getSimpleValueType(0);
12686   SDValue In = Op->getOperand(0);
12687   MVT InVT = In.getSimpleValueType();
12688   SDLoc dl(Op);
12689
12690   unsigned int NumElts = VT.getVectorNumElements();
12691   if (NumElts != 8 && NumElts != 16)
12692     return SDValue();
12693
12694   if (VT.is512BitVector() && InVT.getVectorElementType() != MVT::i1)
12695     return DAG.getNode(X86ISD::VSEXT, dl, VT, In);
12696
12697   const TargetLowering &TLI = DAG.getTargetLoweringInfo();
12698   assert (InVT.getVectorElementType() == MVT::i1 && "Unexpected vector type");
12699
12700   MVT ExtVT = (NumElts == 8) ? MVT::v8i64 : MVT::v16i32;
12701   Constant *C = ConstantInt::get(*DAG.getContext(),
12702     APInt::getAllOnesValue(ExtVT.getScalarType().getSizeInBits()));
12703
12704   SDValue CP = DAG.getConstantPool(C, TLI.getPointerTy());
12705   unsigned Alignment = cast<ConstantPoolSDNode>(CP)->getAlignment();
12706   SDValue Ld = DAG.getLoad(ExtVT.getScalarType(), dl, DAG.getEntryNode(), CP,
12707                           MachinePointerInfo::getConstantPool(),
12708                           false, false, false, Alignment);
12709   SDValue Brcst = DAG.getNode(X86ISD::VBROADCASTM, dl, ExtVT, In, Ld);
12710   if (VT.is512BitVector())
12711     return Brcst;
12712   return DAG.getNode(X86ISD::VTRUNC, dl, VT, Brcst);
12713 }
12714
12715 static SDValue LowerSIGN_EXTEND(SDValue Op, const X86Subtarget *Subtarget,
12716                                 SelectionDAG &DAG) {
12717   MVT VT = Op->getSimpleValueType(0);
12718   SDValue In = Op->getOperand(0);
12719   MVT InVT = In.getSimpleValueType();
12720   SDLoc dl(Op);
12721
12722   if (VT.is512BitVector() || InVT.getVectorElementType() == MVT::i1)
12723     return LowerSIGN_EXTEND_AVX512(Op, DAG);
12724
12725   if ((VT != MVT::v4i64 || InVT != MVT::v4i32) &&
12726       (VT != MVT::v8i32 || InVT != MVT::v8i16) &&
12727       (VT != MVT::v16i16 || InVT != MVT::v16i8))
12728     return SDValue();
12729
12730   if (Subtarget->hasInt256())
12731     return DAG.getNode(X86ISD::VSEXT, dl, VT, In);
12732
12733   // Optimize vectors in AVX mode
12734   // Sign extend  v8i16 to v8i32 and
12735   //              v4i32 to v4i64
12736   //
12737   // Divide input vector into two parts
12738   // for v4i32 the shuffle mask will be { 0, 1, -1, -1} {2, 3, -1, -1}
12739   // use vpmovsx instruction to extend v4i32 -> v2i64; v8i16 -> v4i32
12740   // concat the vectors to original VT
12741
12742   unsigned NumElems = InVT.getVectorNumElements();
12743   SDValue Undef = DAG.getUNDEF(InVT);
12744
12745   SmallVector<int,8> ShufMask1(NumElems, -1);
12746   for (unsigned i = 0; i != NumElems/2; ++i)
12747     ShufMask1[i] = i;
12748
12749   SDValue OpLo = DAG.getVectorShuffle(InVT, dl, In, Undef, &ShufMask1[0]);
12750
12751   SmallVector<int,8> ShufMask2(NumElems, -1);
12752   for (unsigned i = 0; i != NumElems/2; ++i)
12753     ShufMask2[i] = i + NumElems/2;
12754
12755   SDValue OpHi = DAG.getVectorShuffle(InVT, dl, In, Undef, &ShufMask2[0]);
12756
12757   MVT HalfVT = MVT::getVectorVT(VT.getScalarType(),
12758                                 VT.getVectorNumElements()/2);
12759
12760   OpLo = DAG.getNode(X86ISD::VSEXT, dl, HalfVT, OpLo);
12761   OpHi = DAG.getNode(X86ISD::VSEXT, dl, HalfVT, OpHi);
12762
12763   return DAG.getNode(ISD::CONCAT_VECTORS, dl, VT, OpLo, OpHi);
12764 }
12765
12766 // isAndOrOfSingleUseSetCCs - Return true if node is an ISD::AND or
12767 // ISD::OR of two X86ISD::SETCC nodes each of which has no other use apart
12768 // from the AND / OR.
12769 static bool isAndOrOfSetCCs(SDValue Op, unsigned &Opc) {
12770   Opc = Op.getOpcode();
12771   if (Opc != ISD::OR && Opc != ISD::AND)
12772     return false;
12773   return (Op.getOperand(0).getOpcode() == X86ISD::SETCC &&
12774           Op.getOperand(0).hasOneUse() &&
12775           Op.getOperand(1).getOpcode() == X86ISD::SETCC &&
12776           Op.getOperand(1).hasOneUse());
12777 }
12778
12779 // isXor1OfSetCC - Return true if node is an ISD::XOR of a X86ISD::SETCC and
12780 // 1 and that the SETCC node has a single use.
12781 static bool isXor1OfSetCC(SDValue Op) {
12782   if (Op.getOpcode() != ISD::XOR)
12783     return false;
12784   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(Op.getOperand(1));
12785   if (N1C && N1C->getAPIntValue() == 1) {
12786     return Op.getOperand(0).getOpcode() == X86ISD::SETCC &&
12787       Op.getOperand(0).hasOneUse();
12788   }
12789   return false;
12790 }
12791
12792 SDValue X86TargetLowering::LowerBRCOND(SDValue Op, SelectionDAG &DAG) const {
12793   bool addTest = true;
12794   SDValue Chain = Op.getOperand(0);
12795   SDValue Cond  = Op.getOperand(1);
12796   SDValue Dest  = Op.getOperand(2);
12797   SDLoc dl(Op);
12798   SDValue CC;
12799   bool Inverted = false;
12800
12801   if (Cond.getOpcode() == ISD::SETCC) {
12802     // Check for setcc([su]{add,sub,mul}o == 0).
12803     if (cast<CondCodeSDNode>(Cond.getOperand(2))->get() == ISD::SETEQ &&
12804         isa<ConstantSDNode>(Cond.getOperand(1)) &&
12805         cast<ConstantSDNode>(Cond.getOperand(1))->isNullValue() &&
12806         Cond.getOperand(0).getResNo() == 1 &&
12807         (Cond.getOperand(0).getOpcode() == ISD::SADDO ||
12808          Cond.getOperand(0).getOpcode() == ISD::UADDO ||
12809          Cond.getOperand(0).getOpcode() == ISD::SSUBO ||
12810          Cond.getOperand(0).getOpcode() == ISD::USUBO ||
12811          Cond.getOperand(0).getOpcode() == ISD::SMULO ||
12812          Cond.getOperand(0).getOpcode() == ISD::UMULO)) {
12813       Inverted = true;
12814       Cond = Cond.getOperand(0);
12815     } else {
12816       SDValue NewCond = LowerSETCC(Cond, DAG);
12817       if (NewCond.getNode())
12818         Cond = NewCond;
12819     }
12820   }
12821 #if 0
12822   // FIXME: LowerXALUO doesn't handle these!!
12823   else if (Cond.getOpcode() == X86ISD::ADD  ||
12824            Cond.getOpcode() == X86ISD::SUB  ||
12825            Cond.getOpcode() == X86ISD::SMUL ||
12826            Cond.getOpcode() == X86ISD::UMUL)
12827     Cond = LowerXALUO(Cond, DAG);
12828 #endif
12829
12830   // Look pass (and (setcc_carry (cmp ...)), 1).
12831   if (Cond.getOpcode() == ISD::AND &&
12832       Cond.getOperand(0).getOpcode() == X86ISD::SETCC_CARRY) {
12833     ConstantSDNode *C = dyn_cast<ConstantSDNode>(Cond.getOperand(1));
12834     if (C && C->getAPIntValue() == 1)
12835       Cond = Cond.getOperand(0);
12836   }
12837
12838   // If condition flag is set by a X86ISD::CMP, then use it as the condition
12839   // setting operand in place of the X86ISD::SETCC.
12840   unsigned CondOpcode = Cond.getOpcode();
12841   if (CondOpcode == X86ISD::SETCC ||
12842       CondOpcode == X86ISD::SETCC_CARRY) {
12843     CC = Cond.getOperand(0);
12844
12845     SDValue Cmp = Cond.getOperand(1);
12846     unsigned Opc = Cmp.getOpcode();
12847     // FIXME: WHY THE SPECIAL CASING OF LogicalCmp??
12848     if (isX86LogicalCmp(Cmp) || Opc == X86ISD::BT) {
12849       Cond = Cmp;
12850       addTest = false;
12851     } else {
12852       switch (cast<ConstantSDNode>(CC)->getZExtValue()) {
12853       default: break;
12854       case X86::COND_O:
12855       case X86::COND_B:
12856         // These can only come from an arithmetic instruction with overflow,
12857         // e.g. SADDO, UADDO.
12858         Cond = Cond.getNode()->getOperand(1);
12859         addTest = false;
12860         break;
12861       }
12862     }
12863   }
12864   CondOpcode = Cond.getOpcode();
12865   if (CondOpcode == ISD::UADDO || CondOpcode == ISD::SADDO ||
12866       CondOpcode == ISD::USUBO || CondOpcode == ISD::SSUBO ||
12867       ((CondOpcode == ISD::UMULO || CondOpcode == ISD::SMULO) &&
12868        Cond.getOperand(0).getValueType() != MVT::i8)) {
12869     SDValue LHS = Cond.getOperand(0);
12870     SDValue RHS = Cond.getOperand(1);
12871     unsigned X86Opcode;
12872     unsigned X86Cond;
12873     SDVTList VTs;
12874     // Keep this in sync with LowerXALUO, otherwise we might create redundant
12875     // instructions that can't be removed afterwards (i.e. X86ISD::ADD and
12876     // X86ISD::INC).
12877     switch (CondOpcode) {
12878     case ISD::UADDO: X86Opcode = X86ISD::ADD; X86Cond = X86::COND_B; break;
12879     case ISD::SADDO:
12880       if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(RHS))
12881         if (C->isOne()) {
12882           X86Opcode = X86ISD::INC; X86Cond = X86::COND_O;
12883           break;
12884         }
12885       X86Opcode = X86ISD::ADD; X86Cond = X86::COND_O; break;
12886     case ISD::USUBO: X86Opcode = X86ISD::SUB; X86Cond = X86::COND_B; break;
12887     case ISD::SSUBO:
12888       if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(RHS))
12889         if (C->isOne()) {
12890           X86Opcode = X86ISD::DEC; X86Cond = X86::COND_O;
12891           break;
12892         }
12893       X86Opcode = X86ISD::SUB; X86Cond = X86::COND_O; break;
12894     case ISD::UMULO: X86Opcode = X86ISD::UMUL; X86Cond = X86::COND_O; break;
12895     case ISD::SMULO: X86Opcode = X86ISD::SMUL; X86Cond = X86::COND_O; break;
12896     default: llvm_unreachable("unexpected overflowing operator");
12897     }
12898     if (Inverted)
12899       X86Cond = X86::GetOppositeBranchCondition((X86::CondCode)X86Cond);
12900     if (CondOpcode == ISD::UMULO)
12901       VTs = DAG.getVTList(LHS.getValueType(), LHS.getValueType(),
12902                           MVT::i32);
12903     else
12904       VTs = DAG.getVTList(LHS.getValueType(), MVT::i32);
12905
12906     SDValue X86Op = DAG.getNode(X86Opcode, dl, VTs, LHS, RHS);
12907
12908     if (CondOpcode == ISD::UMULO)
12909       Cond = X86Op.getValue(2);
12910     else
12911       Cond = X86Op.getValue(1);
12912
12913     CC = DAG.getConstant(X86Cond, MVT::i8);
12914     addTest = false;
12915   } else {
12916     unsigned CondOpc;
12917     if (Cond.hasOneUse() && isAndOrOfSetCCs(Cond, CondOpc)) {
12918       SDValue Cmp = Cond.getOperand(0).getOperand(1);
12919       if (CondOpc == ISD::OR) {
12920         // Also, recognize the pattern generated by an FCMP_UNE. We can emit
12921         // two branches instead of an explicit OR instruction with a
12922         // separate test.
12923         if (Cmp == Cond.getOperand(1).getOperand(1) &&
12924             isX86LogicalCmp(Cmp)) {
12925           CC = Cond.getOperand(0).getOperand(0);
12926           Chain = DAG.getNode(X86ISD::BRCOND, dl, Op.getValueType(),
12927                               Chain, Dest, CC, Cmp);
12928           CC = Cond.getOperand(1).getOperand(0);
12929           Cond = Cmp;
12930           addTest = false;
12931         }
12932       } else { // ISD::AND
12933         // Also, recognize the pattern generated by an FCMP_OEQ. We can emit
12934         // two branches instead of an explicit AND instruction with a
12935         // separate test. However, we only do this if this block doesn't
12936         // have a fall-through edge, because this requires an explicit
12937         // jmp when the condition is false.
12938         if (Cmp == Cond.getOperand(1).getOperand(1) &&
12939             isX86LogicalCmp(Cmp) &&
12940             Op.getNode()->hasOneUse()) {
12941           X86::CondCode CCode =
12942             (X86::CondCode)Cond.getOperand(0).getConstantOperandVal(0);
12943           CCode = X86::GetOppositeBranchCondition(CCode);
12944           CC = DAG.getConstant(CCode, MVT::i8);
12945           SDNode *User = *Op.getNode()->use_begin();
12946           // Look for an unconditional branch following this conditional branch.
12947           // We need this because we need to reverse the successors in order
12948           // to implement FCMP_OEQ.
12949           if (User->getOpcode() == ISD::BR) {
12950             SDValue FalseBB = User->getOperand(1);
12951             SDNode *NewBR =
12952               DAG.UpdateNodeOperands(User, User->getOperand(0), Dest);
12953             assert(NewBR == User);
12954             (void)NewBR;
12955             Dest = FalseBB;
12956
12957             Chain = DAG.getNode(X86ISD::BRCOND, dl, Op.getValueType(),
12958                                 Chain, Dest, CC, Cmp);
12959             X86::CondCode CCode =
12960               (X86::CondCode)Cond.getOperand(1).getConstantOperandVal(0);
12961             CCode = X86::GetOppositeBranchCondition(CCode);
12962             CC = DAG.getConstant(CCode, MVT::i8);
12963             Cond = Cmp;
12964             addTest = false;
12965           }
12966         }
12967       }
12968     } else if (Cond.hasOneUse() && isXor1OfSetCC(Cond)) {
12969       // Recognize for xorb (setcc), 1 patterns. The xor inverts the condition.
12970       // It should be transformed during dag combiner except when the condition
12971       // is set by a arithmetics with overflow node.
12972       X86::CondCode CCode =
12973         (X86::CondCode)Cond.getOperand(0).getConstantOperandVal(0);
12974       CCode = X86::GetOppositeBranchCondition(CCode);
12975       CC = DAG.getConstant(CCode, MVT::i8);
12976       Cond = Cond.getOperand(0).getOperand(1);
12977       addTest = false;
12978     } else if (Cond.getOpcode() == ISD::SETCC &&
12979                cast<CondCodeSDNode>(Cond.getOperand(2))->get() == ISD::SETOEQ) {
12980       // For FCMP_OEQ, we can emit
12981       // two branches instead of an explicit AND instruction with a
12982       // separate test. However, we only do this if this block doesn't
12983       // have a fall-through edge, because this requires an explicit
12984       // jmp when the condition is false.
12985       if (Op.getNode()->hasOneUse()) {
12986         SDNode *User = *Op.getNode()->use_begin();
12987         // Look for an unconditional branch following this conditional branch.
12988         // We need this because we need to reverse the successors in order
12989         // to implement FCMP_OEQ.
12990         if (User->getOpcode() == ISD::BR) {
12991           SDValue FalseBB = User->getOperand(1);
12992           SDNode *NewBR =
12993             DAG.UpdateNodeOperands(User, User->getOperand(0), Dest);
12994           assert(NewBR == User);
12995           (void)NewBR;
12996           Dest = FalseBB;
12997
12998           SDValue Cmp = DAG.getNode(X86ISD::CMP, dl, MVT::i32,
12999                                     Cond.getOperand(0), Cond.getOperand(1));
13000           Cmp = ConvertCmpIfNecessary(Cmp, DAG);
13001           CC = DAG.getConstant(X86::COND_NE, MVT::i8);
13002           Chain = DAG.getNode(X86ISD::BRCOND, dl, Op.getValueType(),
13003                               Chain, Dest, CC, Cmp);
13004           CC = DAG.getConstant(X86::COND_P, MVT::i8);
13005           Cond = Cmp;
13006           addTest = false;
13007         }
13008       }
13009     } else if (Cond.getOpcode() == ISD::SETCC &&
13010                cast<CondCodeSDNode>(Cond.getOperand(2))->get() == ISD::SETUNE) {
13011       // For FCMP_UNE, we can emit
13012       // two branches instead of an explicit AND instruction with a
13013       // separate test. However, we only do this if this block doesn't
13014       // have a fall-through edge, because this requires an explicit
13015       // jmp when the condition is false.
13016       if (Op.getNode()->hasOneUse()) {
13017         SDNode *User = *Op.getNode()->use_begin();
13018         // Look for an unconditional branch following this conditional branch.
13019         // We need this because we need to reverse the successors in order
13020         // to implement FCMP_UNE.
13021         if (User->getOpcode() == ISD::BR) {
13022           SDValue FalseBB = User->getOperand(1);
13023           SDNode *NewBR =
13024             DAG.UpdateNodeOperands(User, User->getOperand(0), Dest);
13025           assert(NewBR == User);
13026           (void)NewBR;
13027
13028           SDValue Cmp = DAG.getNode(X86ISD::CMP, dl, MVT::i32,
13029                                     Cond.getOperand(0), Cond.getOperand(1));
13030           Cmp = ConvertCmpIfNecessary(Cmp, DAG);
13031           CC = DAG.getConstant(X86::COND_NE, MVT::i8);
13032           Chain = DAG.getNode(X86ISD::BRCOND, dl, Op.getValueType(),
13033                               Chain, Dest, CC, Cmp);
13034           CC = DAG.getConstant(X86::COND_NP, MVT::i8);
13035           Cond = Cmp;
13036           addTest = false;
13037           Dest = FalseBB;
13038         }
13039       }
13040     }
13041   }
13042
13043   if (addTest) {
13044     // Look pass the truncate if the high bits are known zero.
13045     if (isTruncWithZeroHighBitsInput(Cond, DAG))
13046         Cond = Cond.getOperand(0);
13047
13048     // We know the result of AND is compared against zero. Try to match
13049     // it to BT.
13050     if (Cond.getOpcode() == ISD::AND && Cond.hasOneUse()) {
13051       SDValue NewSetCC = LowerToBT(Cond, ISD::SETNE, dl, DAG);
13052       if (NewSetCC.getNode()) {
13053         CC = NewSetCC.getOperand(0);
13054         Cond = NewSetCC.getOperand(1);
13055         addTest = false;
13056       }
13057     }
13058   }
13059
13060   if (addTest) {
13061     X86::CondCode X86Cond = Inverted ? X86::COND_E : X86::COND_NE;
13062     CC = DAG.getConstant(X86Cond, MVT::i8);
13063     Cond = EmitTest(Cond, X86Cond, dl, DAG);
13064   }
13065   Cond = ConvertCmpIfNecessary(Cond, DAG);
13066   return DAG.getNode(X86ISD::BRCOND, dl, Op.getValueType(),
13067                      Chain, Dest, CC, Cond);
13068 }
13069
13070 // Lower dynamic stack allocation to _alloca call for Cygwin/Mingw targets.
13071 // Calls to _alloca is needed to probe the stack when allocating more than 4k
13072 // bytes in one go. Touching the stack at 4K increments is necessary to ensure
13073 // that the guard pages used by the OS virtual memory manager are allocated in
13074 // correct sequence.
13075 SDValue
13076 X86TargetLowering::LowerDYNAMIC_STACKALLOC(SDValue Op,
13077                                            SelectionDAG &DAG) const {
13078   MachineFunction &MF = DAG.getMachineFunction();
13079   bool SplitStack = MF.shouldSplitStack();
13080   bool Lower = (Subtarget->isOSWindows() && !Subtarget->isTargetMacho()) ||
13081                SplitStack;
13082   SDLoc dl(Op);
13083
13084   if (!Lower) {
13085     const TargetLowering &TLI = DAG.getTargetLoweringInfo();
13086     SDNode* Node = Op.getNode();
13087
13088     unsigned SPReg = TLI.getStackPointerRegisterToSaveRestore();
13089     assert(SPReg && "Target cannot require DYNAMIC_STACKALLOC expansion and"
13090         " not tell us which reg is the stack pointer!");
13091     EVT VT = Node->getValueType(0);
13092     SDValue Tmp1 = SDValue(Node, 0);
13093     SDValue Tmp2 = SDValue(Node, 1);
13094     SDValue Tmp3 = Node->getOperand(2);
13095     SDValue Chain = Tmp1.getOperand(0);
13096
13097     // Chain the dynamic stack allocation so that it doesn't modify the stack
13098     // pointer when other instructions are using the stack.
13099     Chain = DAG.getCALLSEQ_START(Chain, DAG.getIntPtrConstant(0, true),
13100         SDLoc(Node));
13101
13102     SDValue Size = Tmp2.getOperand(1);
13103     SDValue SP = DAG.getCopyFromReg(Chain, dl, SPReg, VT);
13104     Chain = SP.getValue(1);
13105     unsigned Align = cast<ConstantSDNode>(Tmp3)->getZExtValue();
13106     const TargetFrameLowering &TFI = *DAG.getTarget().getFrameLowering();
13107     unsigned StackAlign = TFI.getStackAlignment();
13108     Tmp1 = DAG.getNode(ISD::SUB, dl, VT, SP, Size); // Value
13109     if (Align > StackAlign)
13110       Tmp1 = DAG.getNode(ISD::AND, dl, VT, Tmp1,
13111           DAG.getConstant(-(uint64_t)Align, VT));
13112     Chain = DAG.getCopyToReg(Chain, dl, SPReg, Tmp1); // Output chain
13113
13114     Tmp2 = DAG.getCALLSEQ_END(Chain, DAG.getIntPtrConstant(0, true),
13115         DAG.getIntPtrConstant(0, true), SDValue(),
13116         SDLoc(Node));
13117
13118     SDValue Ops[2] = { Tmp1, Tmp2 };
13119     return DAG.getMergeValues(Ops, dl);
13120   }
13121
13122   // Get the inputs.
13123   SDValue Chain = Op.getOperand(0);
13124   SDValue Size  = Op.getOperand(1);
13125   unsigned Align = cast<ConstantSDNode>(Op.getOperand(2))->getZExtValue();
13126   EVT VT = Op.getNode()->getValueType(0);
13127
13128   bool Is64Bit = Subtarget->is64Bit();
13129   EVT SPTy = Is64Bit ? MVT::i64 : MVT::i32;
13130
13131   if (SplitStack) {
13132     MachineRegisterInfo &MRI = MF.getRegInfo();
13133
13134     if (Is64Bit) {
13135       // The 64 bit implementation of segmented stacks needs to clobber both r10
13136       // r11. This makes it impossible to use it along with nested parameters.
13137       const Function *F = MF.getFunction();
13138
13139       for (Function::const_arg_iterator I = F->arg_begin(), E = F->arg_end();
13140            I != E; ++I)
13141         if (I->hasNestAttr())
13142           report_fatal_error("Cannot use segmented stacks with functions that "
13143                              "have nested arguments.");
13144     }
13145
13146     const TargetRegisterClass *AddrRegClass =
13147       getRegClassFor(Subtarget->is64Bit() ? MVT::i64:MVT::i32);
13148     unsigned Vreg = MRI.createVirtualRegister(AddrRegClass);
13149     Chain = DAG.getCopyToReg(Chain, dl, Vreg, Size);
13150     SDValue Value = DAG.getNode(X86ISD::SEG_ALLOCA, dl, SPTy, Chain,
13151                                 DAG.getRegister(Vreg, SPTy));
13152     SDValue Ops1[2] = { Value, Chain };
13153     return DAG.getMergeValues(Ops1, dl);
13154   } else {
13155     SDValue Flag;
13156     unsigned Reg = (Subtarget->is64Bit() ? X86::RAX : X86::EAX);
13157
13158     Chain = DAG.getCopyToReg(Chain, dl, Reg, Size, Flag);
13159     Flag = Chain.getValue(1);
13160     SDVTList NodeTys = DAG.getVTList(MVT::Other, MVT::Glue);
13161
13162     Chain = DAG.getNode(X86ISD::WIN_ALLOCA, dl, NodeTys, Chain, Flag);
13163
13164     const X86RegisterInfo *RegInfo =
13165       static_cast<const X86RegisterInfo*>(DAG.getTarget().getRegisterInfo());
13166     unsigned SPReg = RegInfo->getStackRegister();
13167     SDValue SP = DAG.getCopyFromReg(Chain, dl, SPReg, SPTy);
13168     Chain = SP.getValue(1);
13169
13170     if (Align) {
13171       SP = DAG.getNode(ISD::AND, dl, VT, SP.getValue(0),
13172                        DAG.getConstant(-(uint64_t)Align, VT));
13173       Chain = DAG.getCopyToReg(Chain, dl, SPReg, SP);
13174     }
13175
13176     SDValue Ops1[2] = { SP, Chain };
13177     return DAG.getMergeValues(Ops1, dl);
13178   }
13179 }
13180
13181 SDValue X86TargetLowering::LowerVASTART(SDValue Op, SelectionDAG &DAG) const {
13182   MachineFunction &MF = DAG.getMachineFunction();
13183   X86MachineFunctionInfo *FuncInfo = MF.getInfo<X86MachineFunctionInfo>();
13184
13185   const Value *SV = cast<SrcValueSDNode>(Op.getOperand(2))->getValue();
13186   SDLoc DL(Op);
13187
13188   if (!Subtarget->is64Bit() || Subtarget->isTargetWin64()) {
13189     // vastart just stores the address of the VarArgsFrameIndex slot into the
13190     // memory location argument.
13191     SDValue FR = DAG.getFrameIndex(FuncInfo->getVarArgsFrameIndex(),
13192                                    getPointerTy());
13193     return DAG.getStore(Op.getOperand(0), DL, FR, Op.getOperand(1),
13194                         MachinePointerInfo(SV), false, false, 0);
13195   }
13196
13197   // __va_list_tag:
13198   //   gp_offset         (0 - 6 * 8)
13199   //   fp_offset         (48 - 48 + 8 * 16)
13200   //   overflow_arg_area (point to parameters coming in memory).
13201   //   reg_save_area
13202   SmallVector<SDValue, 8> MemOps;
13203   SDValue FIN = Op.getOperand(1);
13204   // Store gp_offset
13205   SDValue Store = DAG.getStore(Op.getOperand(0), DL,
13206                                DAG.getConstant(FuncInfo->getVarArgsGPOffset(),
13207                                                MVT::i32),
13208                                FIN, MachinePointerInfo(SV), false, false, 0);
13209   MemOps.push_back(Store);
13210
13211   // Store fp_offset
13212   FIN = DAG.getNode(ISD::ADD, DL, getPointerTy(),
13213                     FIN, DAG.getIntPtrConstant(4));
13214   Store = DAG.getStore(Op.getOperand(0), DL,
13215                        DAG.getConstant(FuncInfo->getVarArgsFPOffset(),
13216                                        MVT::i32),
13217                        FIN, MachinePointerInfo(SV, 4), false, false, 0);
13218   MemOps.push_back(Store);
13219
13220   // Store ptr to overflow_arg_area
13221   FIN = DAG.getNode(ISD::ADD, DL, getPointerTy(),
13222                     FIN, DAG.getIntPtrConstant(4));
13223   SDValue OVFIN = DAG.getFrameIndex(FuncInfo->getVarArgsFrameIndex(),
13224                                     getPointerTy());
13225   Store = DAG.getStore(Op.getOperand(0), DL, OVFIN, FIN,
13226                        MachinePointerInfo(SV, 8),
13227                        false, false, 0);
13228   MemOps.push_back(Store);
13229
13230   // Store ptr to reg_save_area.
13231   FIN = DAG.getNode(ISD::ADD, DL, getPointerTy(),
13232                     FIN, DAG.getIntPtrConstant(8));
13233   SDValue RSFIN = DAG.getFrameIndex(FuncInfo->getRegSaveFrameIndex(),
13234                                     getPointerTy());
13235   Store = DAG.getStore(Op.getOperand(0), DL, RSFIN, FIN,
13236                        MachinePointerInfo(SV, 16), false, false, 0);
13237   MemOps.push_back(Store);
13238   return DAG.getNode(ISD::TokenFactor, DL, MVT::Other, MemOps);
13239 }
13240
13241 SDValue X86TargetLowering::LowerVAARG(SDValue Op, SelectionDAG &DAG) const {
13242   assert(Subtarget->is64Bit() &&
13243          "LowerVAARG only handles 64-bit va_arg!");
13244   assert((Subtarget->isTargetLinux() ||
13245           Subtarget->isTargetDarwin()) &&
13246           "Unhandled target in LowerVAARG");
13247   assert(Op.getNode()->getNumOperands() == 4);
13248   SDValue Chain = Op.getOperand(0);
13249   SDValue SrcPtr = Op.getOperand(1);
13250   const Value *SV = cast<SrcValueSDNode>(Op.getOperand(2))->getValue();
13251   unsigned Align = Op.getConstantOperandVal(3);
13252   SDLoc dl(Op);
13253
13254   EVT ArgVT = Op.getNode()->getValueType(0);
13255   Type *ArgTy = ArgVT.getTypeForEVT(*DAG.getContext());
13256   uint32_t ArgSize = getDataLayout()->getTypeAllocSize(ArgTy);
13257   uint8_t ArgMode;
13258
13259   // Decide which area this value should be read from.
13260   // TODO: Implement the AMD64 ABI in its entirety. This simple
13261   // selection mechanism works only for the basic types.
13262   if (ArgVT == MVT::f80) {
13263     llvm_unreachable("va_arg for f80 not yet implemented");
13264   } else if (ArgVT.isFloatingPoint() && ArgSize <= 16 /*bytes*/) {
13265     ArgMode = 2;  // Argument passed in XMM register. Use fp_offset.
13266   } else if (ArgVT.isInteger() && ArgSize <= 32 /*bytes*/) {
13267     ArgMode = 1;  // Argument passed in GPR64 register(s). Use gp_offset.
13268   } else {
13269     llvm_unreachable("Unhandled argument type in LowerVAARG");
13270   }
13271
13272   if (ArgMode == 2) {
13273     // Sanity Check: Make sure using fp_offset makes sense.
13274     assert(!DAG.getTarget().Options.UseSoftFloat &&
13275            !(DAG.getMachineFunction()
13276                 .getFunction()->getAttributes()
13277                 .hasAttribute(AttributeSet::FunctionIndex,
13278                               Attribute::NoImplicitFloat)) &&
13279            Subtarget->hasSSE1());
13280   }
13281
13282   // Insert VAARG_64 node into the DAG
13283   // VAARG_64 returns two values: Variable Argument Address, Chain
13284   SmallVector<SDValue, 11> InstOps;
13285   InstOps.push_back(Chain);
13286   InstOps.push_back(SrcPtr);
13287   InstOps.push_back(DAG.getConstant(ArgSize, MVT::i32));
13288   InstOps.push_back(DAG.getConstant(ArgMode, MVT::i8));
13289   InstOps.push_back(DAG.getConstant(Align, MVT::i32));
13290   SDVTList VTs = DAG.getVTList(getPointerTy(), MVT::Other);
13291   SDValue VAARG = DAG.getMemIntrinsicNode(X86ISD::VAARG_64, dl,
13292                                           VTs, InstOps, MVT::i64,
13293                                           MachinePointerInfo(SV),
13294                                           /*Align=*/0,
13295                                           /*Volatile=*/false,
13296                                           /*ReadMem=*/true,
13297                                           /*WriteMem=*/true);
13298   Chain = VAARG.getValue(1);
13299
13300   // Load the next argument and return it
13301   return DAG.getLoad(ArgVT, dl,
13302                      Chain,
13303                      VAARG,
13304                      MachinePointerInfo(),
13305                      false, false, false, 0);
13306 }
13307
13308 static SDValue LowerVACOPY(SDValue Op, const X86Subtarget *Subtarget,
13309                            SelectionDAG &DAG) {
13310   // X86-64 va_list is a struct { i32, i32, i8*, i8* }.
13311   assert(Subtarget->is64Bit() && "This code only handles 64-bit va_copy!");
13312   SDValue Chain = Op.getOperand(0);
13313   SDValue DstPtr = Op.getOperand(1);
13314   SDValue SrcPtr = Op.getOperand(2);
13315   const Value *DstSV = cast<SrcValueSDNode>(Op.getOperand(3))->getValue();
13316   const Value *SrcSV = cast<SrcValueSDNode>(Op.getOperand(4))->getValue();
13317   SDLoc DL(Op);
13318
13319   return DAG.getMemcpy(Chain, DL, DstPtr, SrcPtr,
13320                        DAG.getIntPtrConstant(24), 8, /*isVolatile*/false,
13321                        false,
13322                        MachinePointerInfo(DstSV), MachinePointerInfo(SrcSV));
13323 }
13324
13325 // getTargetVShiftByConstNode - Handle vector element shifts where the shift
13326 // amount is a constant. Takes immediate version of shift as input.
13327 static SDValue getTargetVShiftByConstNode(unsigned Opc, SDLoc dl, MVT VT,
13328                                           SDValue SrcOp, uint64_t ShiftAmt,
13329                                           SelectionDAG &DAG) {
13330   MVT ElementType = VT.getVectorElementType();
13331
13332   // Fold this packed shift into its first operand if ShiftAmt is 0.
13333   if (ShiftAmt == 0)
13334     return SrcOp;
13335
13336   // Check for ShiftAmt >= element width
13337   if (ShiftAmt >= ElementType.getSizeInBits()) {
13338     if (Opc == X86ISD::VSRAI)
13339       ShiftAmt = ElementType.getSizeInBits() - 1;
13340     else
13341       return DAG.getConstant(0, VT);
13342   }
13343
13344   assert((Opc == X86ISD::VSHLI || Opc == X86ISD::VSRLI || Opc == X86ISD::VSRAI)
13345          && "Unknown target vector shift-by-constant node");
13346
13347   // Fold this packed vector shift into a build vector if SrcOp is a
13348   // vector of Constants or UNDEFs, and SrcOp valuetype is the same as VT.
13349   if (VT == SrcOp.getSimpleValueType() &&
13350       ISD::isBuildVectorOfConstantSDNodes(SrcOp.getNode())) {
13351     SmallVector<SDValue, 8> Elts;
13352     unsigned NumElts = SrcOp->getNumOperands();
13353     ConstantSDNode *ND;
13354
13355     switch(Opc) {
13356     default: llvm_unreachable(nullptr);
13357     case X86ISD::VSHLI:
13358       for (unsigned i=0; i!=NumElts; ++i) {
13359         SDValue CurrentOp = SrcOp->getOperand(i);
13360         if (CurrentOp->getOpcode() == ISD::UNDEF) {
13361           Elts.push_back(CurrentOp);
13362           continue;
13363         }
13364         ND = cast<ConstantSDNode>(CurrentOp);
13365         const APInt &C = ND->getAPIntValue();
13366         Elts.push_back(DAG.getConstant(C.shl(ShiftAmt), ElementType));
13367       }
13368       break;
13369     case X86ISD::VSRLI:
13370       for (unsigned i=0; i!=NumElts; ++i) {
13371         SDValue CurrentOp = SrcOp->getOperand(i);
13372         if (CurrentOp->getOpcode() == ISD::UNDEF) {
13373           Elts.push_back(CurrentOp);
13374           continue;
13375         }
13376         ND = cast<ConstantSDNode>(CurrentOp);
13377         const APInt &C = ND->getAPIntValue();
13378         Elts.push_back(DAG.getConstant(C.lshr(ShiftAmt), ElementType));
13379       }
13380       break;
13381     case X86ISD::VSRAI:
13382       for (unsigned i=0; i!=NumElts; ++i) {
13383         SDValue CurrentOp = SrcOp->getOperand(i);
13384         if (CurrentOp->getOpcode() == ISD::UNDEF) {
13385           Elts.push_back(CurrentOp);
13386           continue;
13387         }
13388         ND = cast<ConstantSDNode>(CurrentOp);
13389         const APInt &C = ND->getAPIntValue();
13390         Elts.push_back(DAG.getConstant(C.ashr(ShiftAmt), ElementType));
13391       }
13392       break;
13393     }
13394
13395     return DAG.getNode(ISD::BUILD_VECTOR, dl, VT, Elts);
13396   }
13397
13398   return DAG.getNode(Opc, dl, VT, SrcOp, DAG.getConstant(ShiftAmt, MVT::i8));
13399 }
13400
13401 // getTargetVShiftNode - Handle vector element shifts where the shift amount
13402 // may or may not be a constant. Takes immediate version of shift as input.
13403 static SDValue getTargetVShiftNode(unsigned Opc, SDLoc dl, MVT VT,
13404                                    SDValue SrcOp, SDValue ShAmt,
13405                                    SelectionDAG &DAG) {
13406   assert(ShAmt.getValueType() == MVT::i32 && "ShAmt is not i32");
13407
13408   // Catch shift-by-constant.
13409   if (ConstantSDNode *CShAmt = dyn_cast<ConstantSDNode>(ShAmt))
13410     return getTargetVShiftByConstNode(Opc, dl, VT, SrcOp,
13411                                       CShAmt->getZExtValue(), DAG);
13412
13413   // Change opcode to non-immediate version
13414   switch (Opc) {
13415     default: llvm_unreachable("Unknown target vector shift node");
13416     case X86ISD::VSHLI: Opc = X86ISD::VSHL; break;
13417     case X86ISD::VSRLI: Opc = X86ISD::VSRL; break;
13418     case X86ISD::VSRAI: Opc = X86ISD::VSRA; break;
13419   }
13420
13421   // Need to build a vector containing shift amount
13422   // Shift amount is 32-bits, but SSE instructions read 64-bit, so fill with 0
13423   SDValue ShOps[4];
13424   ShOps[0] = ShAmt;
13425   ShOps[1] = DAG.getConstant(0, MVT::i32);
13426   ShOps[2] = ShOps[3] = DAG.getUNDEF(MVT::i32);
13427   ShAmt = DAG.getNode(ISD::BUILD_VECTOR, dl, MVT::v4i32, ShOps);
13428
13429   // The return type has to be a 128-bit type with the same element
13430   // type as the input type.
13431   MVT EltVT = VT.getVectorElementType();
13432   EVT ShVT = MVT::getVectorVT(EltVT, 128/EltVT.getSizeInBits());
13433
13434   ShAmt = DAG.getNode(ISD::BITCAST, dl, ShVT, ShAmt);
13435   return DAG.getNode(Opc, dl, VT, SrcOp, ShAmt);
13436 }
13437
13438 static SDValue LowerINTRINSIC_WO_CHAIN(SDValue Op, SelectionDAG &DAG) {
13439   SDLoc dl(Op);
13440   unsigned IntNo = cast<ConstantSDNode>(Op.getOperand(0))->getZExtValue();
13441   switch (IntNo) {
13442   default: return SDValue();    // Don't custom lower most intrinsics.
13443   // Comparison intrinsics.
13444   case Intrinsic::x86_sse_comieq_ss:
13445   case Intrinsic::x86_sse_comilt_ss:
13446   case Intrinsic::x86_sse_comile_ss:
13447   case Intrinsic::x86_sse_comigt_ss:
13448   case Intrinsic::x86_sse_comige_ss:
13449   case Intrinsic::x86_sse_comineq_ss:
13450   case Intrinsic::x86_sse_ucomieq_ss:
13451   case Intrinsic::x86_sse_ucomilt_ss:
13452   case Intrinsic::x86_sse_ucomile_ss:
13453   case Intrinsic::x86_sse_ucomigt_ss:
13454   case Intrinsic::x86_sse_ucomige_ss:
13455   case Intrinsic::x86_sse_ucomineq_ss:
13456   case Intrinsic::x86_sse2_comieq_sd:
13457   case Intrinsic::x86_sse2_comilt_sd:
13458   case Intrinsic::x86_sse2_comile_sd:
13459   case Intrinsic::x86_sse2_comigt_sd:
13460   case Intrinsic::x86_sse2_comige_sd:
13461   case Intrinsic::x86_sse2_comineq_sd:
13462   case Intrinsic::x86_sse2_ucomieq_sd:
13463   case Intrinsic::x86_sse2_ucomilt_sd:
13464   case Intrinsic::x86_sse2_ucomile_sd:
13465   case Intrinsic::x86_sse2_ucomigt_sd:
13466   case Intrinsic::x86_sse2_ucomige_sd:
13467   case Intrinsic::x86_sse2_ucomineq_sd: {
13468     unsigned Opc;
13469     ISD::CondCode CC;
13470     switch (IntNo) {
13471     default: llvm_unreachable("Impossible intrinsic");  // Can't reach here.
13472     case Intrinsic::x86_sse_comieq_ss:
13473     case Intrinsic::x86_sse2_comieq_sd:
13474       Opc = X86ISD::COMI;
13475       CC = ISD::SETEQ;
13476       break;
13477     case Intrinsic::x86_sse_comilt_ss:
13478     case Intrinsic::x86_sse2_comilt_sd:
13479       Opc = X86ISD::COMI;
13480       CC = ISD::SETLT;
13481       break;
13482     case Intrinsic::x86_sse_comile_ss:
13483     case Intrinsic::x86_sse2_comile_sd:
13484       Opc = X86ISD::COMI;
13485       CC = ISD::SETLE;
13486       break;
13487     case Intrinsic::x86_sse_comigt_ss:
13488     case Intrinsic::x86_sse2_comigt_sd:
13489       Opc = X86ISD::COMI;
13490       CC = ISD::SETGT;
13491       break;
13492     case Intrinsic::x86_sse_comige_ss:
13493     case Intrinsic::x86_sse2_comige_sd:
13494       Opc = X86ISD::COMI;
13495       CC = ISD::SETGE;
13496       break;
13497     case Intrinsic::x86_sse_comineq_ss:
13498     case Intrinsic::x86_sse2_comineq_sd:
13499       Opc = X86ISD::COMI;
13500       CC = ISD::SETNE;
13501       break;
13502     case Intrinsic::x86_sse_ucomieq_ss:
13503     case Intrinsic::x86_sse2_ucomieq_sd:
13504       Opc = X86ISD::UCOMI;
13505       CC = ISD::SETEQ;
13506       break;
13507     case Intrinsic::x86_sse_ucomilt_ss:
13508     case Intrinsic::x86_sse2_ucomilt_sd:
13509       Opc = X86ISD::UCOMI;
13510       CC = ISD::SETLT;
13511       break;
13512     case Intrinsic::x86_sse_ucomile_ss:
13513     case Intrinsic::x86_sse2_ucomile_sd:
13514       Opc = X86ISD::UCOMI;
13515       CC = ISD::SETLE;
13516       break;
13517     case Intrinsic::x86_sse_ucomigt_ss:
13518     case Intrinsic::x86_sse2_ucomigt_sd:
13519       Opc = X86ISD::UCOMI;
13520       CC = ISD::SETGT;
13521       break;
13522     case Intrinsic::x86_sse_ucomige_ss:
13523     case Intrinsic::x86_sse2_ucomige_sd:
13524       Opc = X86ISD::UCOMI;
13525       CC = ISD::SETGE;
13526       break;
13527     case Intrinsic::x86_sse_ucomineq_ss:
13528     case Intrinsic::x86_sse2_ucomineq_sd:
13529       Opc = X86ISD::UCOMI;
13530       CC = ISD::SETNE;
13531       break;
13532     }
13533
13534     SDValue LHS = Op.getOperand(1);
13535     SDValue RHS = Op.getOperand(2);
13536     unsigned X86CC = TranslateX86CC(CC, true, LHS, RHS, DAG);
13537     assert(X86CC != X86::COND_INVALID && "Unexpected illegal condition!");
13538     SDValue Cond = DAG.getNode(Opc, dl, MVT::i32, LHS, RHS);
13539     SDValue SetCC = DAG.getNode(X86ISD::SETCC, dl, MVT::i8,
13540                                 DAG.getConstant(X86CC, MVT::i8), Cond);
13541     return DAG.getNode(ISD::ZERO_EXTEND, dl, MVT::i32, SetCC);
13542   }
13543
13544   // Arithmetic intrinsics.
13545   case Intrinsic::x86_sse2_pmulu_dq:
13546   case Intrinsic::x86_avx2_pmulu_dq:
13547     return DAG.getNode(X86ISD::PMULUDQ, dl, Op.getValueType(),
13548                        Op.getOperand(1), Op.getOperand(2));
13549
13550   case Intrinsic::x86_sse41_pmuldq:
13551   case Intrinsic::x86_avx2_pmul_dq:
13552     return DAG.getNode(X86ISD::PMULDQ, dl, Op.getValueType(),
13553                        Op.getOperand(1), Op.getOperand(2));
13554
13555   case Intrinsic::x86_sse2_pmulhu_w:
13556   case Intrinsic::x86_avx2_pmulhu_w:
13557     return DAG.getNode(ISD::MULHU, dl, Op.getValueType(),
13558                        Op.getOperand(1), Op.getOperand(2));
13559
13560   case Intrinsic::x86_sse2_pmulh_w:
13561   case Intrinsic::x86_avx2_pmulh_w:
13562     return DAG.getNode(ISD::MULHS, dl, Op.getValueType(),
13563                        Op.getOperand(1), Op.getOperand(2));
13564
13565   // SSE2/AVX2 sub with unsigned saturation intrinsics
13566   case Intrinsic::x86_sse2_psubus_b:
13567   case Intrinsic::x86_sse2_psubus_w:
13568   case Intrinsic::x86_avx2_psubus_b:
13569   case Intrinsic::x86_avx2_psubus_w:
13570     return DAG.getNode(X86ISD::SUBUS, dl, Op.getValueType(),
13571                        Op.getOperand(1), Op.getOperand(2));
13572
13573   // SSE3/AVX horizontal add/sub intrinsics
13574   case Intrinsic::x86_sse3_hadd_ps:
13575   case Intrinsic::x86_sse3_hadd_pd:
13576   case Intrinsic::x86_avx_hadd_ps_256:
13577   case Intrinsic::x86_avx_hadd_pd_256:
13578   case Intrinsic::x86_sse3_hsub_ps:
13579   case Intrinsic::x86_sse3_hsub_pd:
13580   case Intrinsic::x86_avx_hsub_ps_256:
13581   case Intrinsic::x86_avx_hsub_pd_256:
13582   case Intrinsic::x86_ssse3_phadd_w_128:
13583   case Intrinsic::x86_ssse3_phadd_d_128:
13584   case Intrinsic::x86_avx2_phadd_w:
13585   case Intrinsic::x86_avx2_phadd_d:
13586   case Intrinsic::x86_ssse3_phsub_w_128:
13587   case Intrinsic::x86_ssse3_phsub_d_128:
13588   case Intrinsic::x86_avx2_phsub_w:
13589   case Intrinsic::x86_avx2_phsub_d: {
13590     unsigned Opcode;
13591     switch (IntNo) {
13592     default: llvm_unreachable("Impossible intrinsic");  // Can't reach here.
13593     case Intrinsic::x86_sse3_hadd_ps:
13594     case Intrinsic::x86_sse3_hadd_pd:
13595     case Intrinsic::x86_avx_hadd_ps_256:
13596     case Intrinsic::x86_avx_hadd_pd_256:
13597       Opcode = X86ISD::FHADD;
13598       break;
13599     case Intrinsic::x86_sse3_hsub_ps:
13600     case Intrinsic::x86_sse3_hsub_pd:
13601     case Intrinsic::x86_avx_hsub_ps_256:
13602     case Intrinsic::x86_avx_hsub_pd_256:
13603       Opcode = X86ISD::FHSUB;
13604       break;
13605     case Intrinsic::x86_ssse3_phadd_w_128:
13606     case Intrinsic::x86_ssse3_phadd_d_128:
13607     case Intrinsic::x86_avx2_phadd_w:
13608     case Intrinsic::x86_avx2_phadd_d:
13609       Opcode = X86ISD::HADD;
13610       break;
13611     case Intrinsic::x86_ssse3_phsub_w_128:
13612     case Intrinsic::x86_ssse3_phsub_d_128:
13613     case Intrinsic::x86_avx2_phsub_w:
13614     case Intrinsic::x86_avx2_phsub_d:
13615       Opcode = X86ISD::HSUB;
13616       break;
13617     }
13618     return DAG.getNode(Opcode, dl, Op.getValueType(),
13619                        Op.getOperand(1), Op.getOperand(2));
13620   }
13621
13622   // SSE2/SSE41/AVX2 integer max/min intrinsics.
13623   case Intrinsic::x86_sse2_pmaxu_b:
13624   case Intrinsic::x86_sse41_pmaxuw:
13625   case Intrinsic::x86_sse41_pmaxud:
13626   case Intrinsic::x86_avx2_pmaxu_b:
13627   case Intrinsic::x86_avx2_pmaxu_w:
13628   case Intrinsic::x86_avx2_pmaxu_d:
13629   case Intrinsic::x86_sse2_pminu_b:
13630   case Intrinsic::x86_sse41_pminuw:
13631   case Intrinsic::x86_sse41_pminud:
13632   case Intrinsic::x86_avx2_pminu_b:
13633   case Intrinsic::x86_avx2_pminu_w:
13634   case Intrinsic::x86_avx2_pminu_d:
13635   case Intrinsic::x86_sse41_pmaxsb:
13636   case Intrinsic::x86_sse2_pmaxs_w:
13637   case Intrinsic::x86_sse41_pmaxsd:
13638   case Intrinsic::x86_avx2_pmaxs_b:
13639   case Intrinsic::x86_avx2_pmaxs_w:
13640   case Intrinsic::x86_avx2_pmaxs_d:
13641   case Intrinsic::x86_sse41_pminsb:
13642   case Intrinsic::x86_sse2_pmins_w:
13643   case Intrinsic::x86_sse41_pminsd:
13644   case Intrinsic::x86_avx2_pmins_b:
13645   case Intrinsic::x86_avx2_pmins_w:
13646   case Intrinsic::x86_avx2_pmins_d: {
13647     unsigned Opcode;
13648     switch (IntNo) {
13649     default: llvm_unreachable("Impossible intrinsic");  // Can't reach here.
13650     case Intrinsic::x86_sse2_pmaxu_b:
13651     case Intrinsic::x86_sse41_pmaxuw:
13652     case Intrinsic::x86_sse41_pmaxud:
13653     case Intrinsic::x86_avx2_pmaxu_b:
13654     case Intrinsic::x86_avx2_pmaxu_w:
13655     case Intrinsic::x86_avx2_pmaxu_d:
13656       Opcode = X86ISD::UMAX;
13657       break;
13658     case Intrinsic::x86_sse2_pminu_b:
13659     case Intrinsic::x86_sse41_pminuw:
13660     case Intrinsic::x86_sse41_pminud:
13661     case Intrinsic::x86_avx2_pminu_b:
13662     case Intrinsic::x86_avx2_pminu_w:
13663     case Intrinsic::x86_avx2_pminu_d:
13664       Opcode = X86ISD::UMIN;
13665       break;
13666     case Intrinsic::x86_sse41_pmaxsb:
13667     case Intrinsic::x86_sse2_pmaxs_w:
13668     case Intrinsic::x86_sse41_pmaxsd:
13669     case Intrinsic::x86_avx2_pmaxs_b:
13670     case Intrinsic::x86_avx2_pmaxs_w:
13671     case Intrinsic::x86_avx2_pmaxs_d:
13672       Opcode = X86ISD::SMAX;
13673       break;
13674     case Intrinsic::x86_sse41_pminsb:
13675     case Intrinsic::x86_sse2_pmins_w:
13676     case Intrinsic::x86_sse41_pminsd:
13677     case Intrinsic::x86_avx2_pmins_b:
13678     case Intrinsic::x86_avx2_pmins_w:
13679     case Intrinsic::x86_avx2_pmins_d:
13680       Opcode = X86ISD::SMIN;
13681       break;
13682     }
13683     return DAG.getNode(Opcode, dl, Op.getValueType(),
13684                        Op.getOperand(1), Op.getOperand(2));
13685   }
13686
13687   // SSE/SSE2/AVX floating point max/min intrinsics.
13688   case Intrinsic::x86_sse_max_ps:
13689   case Intrinsic::x86_sse2_max_pd:
13690   case Intrinsic::x86_avx_max_ps_256:
13691   case Intrinsic::x86_avx_max_pd_256:
13692   case Intrinsic::x86_sse_min_ps:
13693   case Intrinsic::x86_sse2_min_pd:
13694   case Intrinsic::x86_avx_min_ps_256:
13695   case Intrinsic::x86_avx_min_pd_256: {
13696     unsigned Opcode;
13697     switch (IntNo) {
13698     default: llvm_unreachable("Impossible intrinsic");  // Can't reach here.
13699     case Intrinsic::x86_sse_max_ps:
13700     case Intrinsic::x86_sse2_max_pd:
13701     case Intrinsic::x86_avx_max_ps_256:
13702     case Intrinsic::x86_avx_max_pd_256:
13703       Opcode = X86ISD::FMAX;
13704       break;
13705     case Intrinsic::x86_sse_min_ps:
13706     case Intrinsic::x86_sse2_min_pd:
13707     case Intrinsic::x86_avx_min_ps_256:
13708     case Intrinsic::x86_avx_min_pd_256:
13709       Opcode = X86ISD::FMIN;
13710       break;
13711     }
13712     return DAG.getNode(Opcode, dl, Op.getValueType(),
13713                        Op.getOperand(1), Op.getOperand(2));
13714   }
13715
13716   // AVX2 variable shift intrinsics
13717   case Intrinsic::x86_avx2_psllv_d:
13718   case Intrinsic::x86_avx2_psllv_q:
13719   case Intrinsic::x86_avx2_psllv_d_256:
13720   case Intrinsic::x86_avx2_psllv_q_256:
13721   case Intrinsic::x86_avx2_psrlv_d:
13722   case Intrinsic::x86_avx2_psrlv_q:
13723   case Intrinsic::x86_avx2_psrlv_d_256:
13724   case Intrinsic::x86_avx2_psrlv_q_256:
13725   case Intrinsic::x86_avx2_psrav_d:
13726   case Intrinsic::x86_avx2_psrav_d_256: {
13727     unsigned Opcode;
13728     switch (IntNo) {
13729     default: llvm_unreachable("Impossible intrinsic");  // Can't reach here.
13730     case Intrinsic::x86_avx2_psllv_d:
13731     case Intrinsic::x86_avx2_psllv_q:
13732     case Intrinsic::x86_avx2_psllv_d_256:
13733     case Intrinsic::x86_avx2_psllv_q_256:
13734       Opcode = ISD::SHL;
13735       break;
13736     case Intrinsic::x86_avx2_psrlv_d:
13737     case Intrinsic::x86_avx2_psrlv_q:
13738     case Intrinsic::x86_avx2_psrlv_d_256:
13739     case Intrinsic::x86_avx2_psrlv_q_256:
13740       Opcode = ISD::SRL;
13741       break;
13742     case Intrinsic::x86_avx2_psrav_d:
13743     case Intrinsic::x86_avx2_psrav_d_256:
13744       Opcode = ISD::SRA;
13745       break;
13746     }
13747     return DAG.getNode(Opcode, dl, Op.getValueType(),
13748                        Op.getOperand(1), Op.getOperand(2));
13749   }
13750
13751   case Intrinsic::x86_sse2_packssdw_128:
13752   case Intrinsic::x86_sse2_packsswb_128:
13753   case Intrinsic::x86_avx2_packssdw:
13754   case Intrinsic::x86_avx2_packsswb:
13755     return DAG.getNode(X86ISD::PACKSS, dl, Op.getValueType(),
13756                        Op.getOperand(1), Op.getOperand(2));
13757
13758   case Intrinsic::x86_sse2_packuswb_128:
13759   case Intrinsic::x86_sse41_packusdw:
13760   case Intrinsic::x86_avx2_packuswb:
13761   case Intrinsic::x86_avx2_packusdw:
13762     return DAG.getNode(X86ISD::PACKUS, dl, Op.getValueType(),
13763                        Op.getOperand(1), Op.getOperand(2));
13764
13765   case Intrinsic::x86_ssse3_pshuf_b_128:
13766   case Intrinsic::x86_avx2_pshuf_b:
13767     return DAG.getNode(X86ISD::PSHUFB, dl, Op.getValueType(),
13768                        Op.getOperand(1), Op.getOperand(2));
13769
13770   case Intrinsic::x86_sse2_pshuf_d:
13771     return DAG.getNode(X86ISD::PSHUFD, dl, Op.getValueType(),
13772                        Op.getOperand(1), Op.getOperand(2));
13773
13774   case Intrinsic::x86_sse2_pshufl_w:
13775     return DAG.getNode(X86ISD::PSHUFLW, dl, Op.getValueType(),
13776                        Op.getOperand(1), Op.getOperand(2));
13777
13778   case Intrinsic::x86_sse2_pshufh_w:
13779     return DAG.getNode(X86ISD::PSHUFHW, dl, Op.getValueType(),
13780                        Op.getOperand(1), Op.getOperand(2));
13781
13782   case Intrinsic::x86_ssse3_psign_b_128:
13783   case Intrinsic::x86_ssse3_psign_w_128:
13784   case Intrinsic::x86_ssse3_psign_d_128:
13785   case Intrinsic::x86_avx2_psign_b:
13786   case Intrinsic::x86_avx2_psign_w:
13787   case Intrinsic::x86_avx2_psign_d:
13788     return DAG.getNode(X86ISD::PSIGN, dl, Op.getValueType(),
13789                        Op.getOperand(1), Op.getOperand(2));
13790
13791   case Intrinsic::x86_sse41_insertps:
13792     return DAG.getNode(X86ISD::INSERTPS, dl, Op.getValueType(),
13793                        Op.getOperand(1), Op.getOperand(2), Op.getOperand(3));
13794
13795   case Intrinsic::x86_avx_vperm2f128_ps_256:
13796   case Intrinsic::x86_avx_vperm2f128_pd_256:
13797   case Intrinsic::x86_avx_vperm2f128_si_256:
13798   case Intrinsic::x86_avx2_vperm2i128:
13799     return DAG.getNode(X86ISD::VPERM2X128, dl, Op.getValueType(),
13800                        Op.getOperand(1), Op.getOperand(2), Op.getOperand(3));
13801
13802   case Intrinsic::x86_avx2_permd:
13803   case Intrinsic::x86_avx2_permps:
13804     // Operands intentionally swapped. Mask is last operand to intrinsic,
13805     // but second operand for node/instruction.
13806     return DAG.getNode(X86ISD::VPERMV, dl, Op.getValueType(),
13807                        Op.getOperand(2), Op.getOperand(1));
13808
13809   case Intrinsic::x86_sse_sqrt_ps:
13810   case Intrinsic::x86_sse2_sqrt_pd:
13811   case Intrinsic::x86_avx_sqrt_ps_256:
13812   case Intrinsic::x86_avx_sqrt_pd_256:
13813     return DAG.getNode(ISD::FSQRT, dl, Op.getValueType(), Op.getOperand(1));
13814
13815   // ptest and testp intrinsics. The intrinsic these come from are designed to
13816   // return an integer value, not just an instruction so lower it to the ptest
13817   // or testp pattern and a setcc for the result.
13818   case Intrinsic::x86_sse41_ptestz:
13819   case Intrinsic::x86_sse41_ptestc:
13820   case Intrinsic::x86_sse41_ptestnzc:
13821   case Intrinsic::x86_avx_ptestz_256:
13822   case Intrinsic::x86_avx_ptestc_256:
13823   case Intrinsic::x86_avx_ptestnzc_256:
13824   case Intrinsic::x86_avx_vtestz_ps:
13825   case Intrinsic::x86_avx_vtestc_ps:
13826   case Intrinsic::x86_avx_vtestnzc_ps:
13827   case Intrinsic::x86_avx_vtestz_pd:
13828   case Intrinsic::x86_avx_vtestc_pd:
13829   case Intrinsic::x86_avx_vtestnzc_pd:
13830   case Intrinsic::x86_avx_vtestz_ps_256:
13831   case Intrinsic::x86_avx_vtestc_ps_256:
13832   case Intrinsic::x86_avx_vtestnzc_ps_256:
13833   case Intrinsic::x86_avx_vtestz_pd_256:
13834   case Intrinsic::x86_avx_vtestc_pd_256:
13835   case Intrinsic::x86_avx_vtestnzc_pd_256: {
13836     bool IsTestPacked = false;
13837     unsigned X86CC;
13838     switch (IntNo) {
13839     default: llvm_unreachable("Bad fallthrough in Intrinsic lowering.");
13840     case Intrinsic::x86_avx_vtestz_ps:
13841     case Intrinsic::x86_avx_vtestz_pd:
13842     case Intrinsic::x86_avx_vtestz_ps_256:
13843     case Intrinsic::x86_avx_vtestz_pd_256:
13844       IsTestPacked = true; // Fallthrough
13845     case Intrinsic::x86_sse41_ptestz:
13846     case Intrinsic::x86_avx_ptestz_256:
13847       // ZF = 1
13848       X86CC = X86::COND_E;
13849       break;
13850     case Intrinsic::x86_avx_vtestc_ps:
13851     case Intrinsic::x86_avx_vtestc_pd:
13852     case Intrinsic::x86_avx_vtestc_ps_256:
13853     case Intrinsic::x86_avx_vtestc_pd_256:
13854       IsTestPacked = true; // Fallthrough
13855     case Intrinsic::x86_sse41_ptestc:
13856     case Intrinsic::x86_avx_ptestc_256:
13857       // CF = 1
13858       X86CC = X86::COND_B;
13859       break;
13860     case Intrinsic::x86_avx_vtestnzc_ps:
13861     case Intrinsic::x86_avx_vtestnzc_pd:
13862     case Intrinsic::x86_avx_vtestnzc_ps_256:
13863     case Intrinsic::x86_avx_vtestnzc_pd_256:
13864       IsTestPacked = true; // Fallthrough
13865     case Intrinsic::x86_sse41_ptestnzc:
13866     case Intrinsic::x86_avx_ptestnzc_256:
13867       // ZF and CF = 0
13868       X86CC = X86::COND_A;
13869       break;
13870     }
13871
13872     SDValue LHS = Op.getOperand(1);
13873     SDValue RHS = Op.getOperand(2);
13874     unsigned TestOpc = IsTestPacked ? X86ISD::TESTP : X86ISD::PTEST;
13875     SDValue Test = DAG.getNode(TestOpc, dl, MVT::i32, LHS, RHS);
13876     SDValue CC = DAG.getConstant(X86CC, MVT::i8);
13877     SDValue SetCC = DAG.getNode(X86ISD::SETCC, dl, MVT::i8, CC, Test);
13878     return DAG.getNode(ISD::ZERO_EXTEND, dl, MVT::i32, SetCC);
13879   }
13880   case Intrinsic::x86_avx512_kortestz_w:
13881   case Intrinsic::x86_avx512_kortestc_w: {
13882     unsigned X86CC = (IntNo == Intrinsic::x86_avx512_kortestz_w)? X86::COND_E: X86::COND_B;
13883     SDValue LHS = DAG.getNode(ISD::BITCAST, dl, MVT::v16i1, Op.getOperand(1));
13884     SDValue RHS = DAG.getNode(ISD::BITCAST, dl, MVT::v16i1, Op.getOperand(2));
13885     SDValue CC = DAG.getConstant(X86CC, MVT::i8);
13886     SDValue Test = DAG.getNode(X86ISD::KORTEST, dl, MVT::i32, LHS, RHS);
13887     SDValue SetCC = DAG.getNode(X86ISD::SETCC, dl, MVT::i1, CC, Test);
13888     return DAG.getNode(ISD::ZERO_EXTEND, dl, MVT::i32, SetCC);
13889   }
13890
13891   // SSE/AVX shift intrinsics
13892   case Intrinsic::x86_sse2_psll_w:
13893   case Intrinsic::x86_sse2_psll_d:
13894   case Intrinsic::x86_sse2_psll_q:
13895   case Intrinsic::x86_avx2_psll_w:
13896   case Intrinsic::x86_avx2_psll_d:
13897   case Intrinsic::x86_avx2_psll_q:
13898   case Intrinsic::x86_sse2_psrl_w:
13899   case Intrinsic::x86_sse2_psrl_d:
13900   case Intrinsic::x86_sse2_psrl_q:
13901   case Intrinsic::x86_avx2_psrl_w:
13902   case Intrinsic::x86_avx2_psrl_d:
13903   case Intrinsic::x86_avx2_psrl_q:
13904   case Intrinsic::x86_sse2_psra_w:
13905   case Intrinsic::x86_sse2_psra_d:
13906   case Intrinsic::x86_avx2_psra_w:
13907   case Intrinsic::x86_avx2_psra_d: {
13908     unsigned Opcode;
13909     switch (IntNo) {
13910     default: llvm_unreachable("Impossible intrinsic");  // Can't reach here.
13911     case Intrinsic::x86_sse2_psll_w:
13912     case Intrinsic::x86_sse2_psll_d:
13913     case Intrinsic::x86_sse2_psll_q:
13914     case Intrinsic::x86_avx2_psll_w:
13915     case Intrinsic::x86_avx2_psll_d:
13916     case Intrinsic::x86_avx2_psll_q:
13917       Opcode = X86ISD::VSHL;
13918       break;
13919     case Intrinsic::x86_sse2_psrl_w:
13920     case Intrinsic::x86_sse2_psrl_d:
13921     case Intrinsic::x86_sse2_psrl_q:
13922     case Intrinsic::x86_avx2_psrl_w:
13923     case Intrinsic::x86_avx2_psrl_d:
13924     case Intrinsic::x86_avx2_psrl_q:
13925       Opcode = X86ISD::VSRL;
13926       break;
13927     case Intrinsic::x86_sse2_psra_w:
13928     case Intrinsic::x86_sse2_psra_d:
13929     case Intrinsic::x86_avx2_psra_w:
13930     case Intrinsic::x86_avx2_psra_d:
13931       Opcode = X86ISD::VSRA;
13932       break;
13933     }
13934     return DAG.getNode(Opcode, dl, Op.getValueType(),
13935                        Op.getOperand(1), Op.getOperand(2));
13936   }
13937
13938   // SSE/AVX immediate shift intrinsics
13939   case Intrinsic::x86_sse2_pslli_w:
13940   case Intrinsic::x86_sse2_pslli_d:
13941   case Intrinsic::x86_sse2_pslli_q:
13942   case Intrinsic::x86_avx2_pslli_w:
13943   case Intrinsic::x86_avx2_pslli_d:
13944   case Intrinsic::x86_avx2_pslli_q:
13945   case Intrinsic::x86_sse2_psrli_w:
13946   case Intrinsic::x86_sse2_psrli_d:
13947   case Intrinsic::x86_sse2_psrli_q:
13948   case Intrinsic::x86_avx2_psrli_w:
13949   case Intrinsic::x86_avx2_psrli_d:
13950   case Intrinsic::x86_avx2_psrli_q:
13951   case Intrinsic::x86_sse2_psrai_w:
13952   case Intrinsic::x86_sse2_psrai_d:
13953   case Intrinsic::x86_avx2_psrai_w:
13954   case Intrinsic::x86_avx2_psrai_d: {
13955     unsigned Opcode;
13956     switch (IntNo) {
13957     default: llvm_unreachable("Impossible intrinsic");  // Can't reach here.
13958     case Intrinsic::x86_sse2_pslli_w:
13959     case Intrinsic::x86_sse2_pslli_d:
13960     case Intrinsic::x86_sse2_pslli_q:
13961     case Intrinsic::x86_avx2_pslli_w:
13962     case Intrinsic::x86_avx2_pslli_d:
13963     case Intrinsic::x86_avx2_pslli_q:
13964       Opcode = X86ISD::VSHLI;
13965       break;
13966     case Intrinsic::x86_sse2_psrli_w:
13967     case Intrinsic::x86_sse2_psrli_d:
13968     case Intrinsic::x86_sse2_psrli_q:
13969     case Intrinsic::x86_avx2_psrli_w:
13970     case Intrinsic::x86_avx2_psrli_d:
13971     case Intrinsic::x86_avx2_psrli_q:
13972       Opcode = X86ISD::VSRLI;
13973       break;
13974     case Intrinsic::x86_sse2_psrai_w:
13975     case Intrinsic::x86_sse2_psrai_d:
13976     case Intrinsic::x86_avx2_psrai_w:
13977     case Intrinsic::x86_avx2_psrai_d:
13978       Opcode = X86ISD::VSRAI;
13979       break;
13980     }
13981     return getTargetVShiftNode(Opcode, dl, Op.getSimpleValueType(),
13982                                Op.getOperand(1), Op.getOperand(2), DAG);
13983   }
13984
13985   case Intrinsic::x86_sse42_pcmpistria128:
13986   case Intrinsic::x86_sse42_pcmpestria128:
13987   case Intrinsic::x86_sse42_pcmpistric128:
13988   case Intrinsic::x86_sse42_pcmpestric128:
13989   case Intrinsic::x86_sse42_pcmpistrio128:
13990   case Intrinsic::x86_sse42_pcmpestrio128:
13991   case Intrinsic::x86_sse42_pcmpistris128:
13992   case Intrinsic::x86_sse42_pcmpestris128:
13993   case Intrinsic::x86_sse42_pcmpistriz128:
13994   case Intrinsic::x86_sse42_pcmpestriz128: {
13995     unsigned Opcode;
13996     unsigned X86CC;
13997     switch (IntNo) {
13998     default: llvm_unreachable("Impossible intrinsic");  // Can't reach here.
13999     case Intrinsic::x86_sse42_pcmpistria128:
14000       Opcode = X86ISD::PCMPISTRI;
14001       X86CC = X86::COND_A;
14002       break;
14003     case Intrinsic::x86_sse42_pcmpestria128:
14004       Opcode = X86ISD::PCMPESTRI;
14005       X86CC = X86::COND_A;
14006       break;
14007     case Intrinsic::x86_sse42_pcmpistric128:
14008       Opcode = X86ISD::PCMPISTRI;
14009       X86CC = X86::COND_B;
14010       break;
14011     case Intrinsic::x86_sse42_pcmpestric128:
14012       Opcode = X86ISD::PCMPESTRI;
14013       X86CC = X86::COND_B;
14014       break;
14015     case Intrinsic::x86_sse42_pcmpistrio128:
14016       Opcode = X86ISD::PCMPISTRI;
14017       X86CC = X86::COND_O;
14018       break;
14019     case Intrinsic::x86_sse42_pcmpestrio128:
14020       Opcode = X86ISD::PCMPESTRI;
14021       X86CC = X86::COND_O;
14022       break;
14023     case Intrinsic::x86_sse42_pcmpistris128:
14024       Opcode = X86ISD::PCMPISTRI;
14025       X86CC = X86::COND_S;
14026       break;
14027     case Intrinsic::x86_sse42_pcmpestris128:
14028       Opcode = X86ISD::PCMPESTRI;
14029       X86CC = X86::COND_S;
14030       break;
14031     case Intrinsic::x86_sse42_pcmpistriz128:
14032       Opcode = X86ISD::PCMPISTRI;
14033       X86CC = X86::COND_E;
14034       break;
14035     case Intrinsic::x86_sse42_pcmpestriz128:
14036       Opcode = X86ISD::PCMPESTRI;
14037       X86CC = X86::COND_E;
14038       break;
14039     }
14040     SmallVector<SDValue, 5> NewOps(Op->op_begin()+1, Op->op_end());
14041     SDVTList VTs = DAG.getVTList(Op.getValueType(), MVT::i32);
14042     SDValue PCMP = DAG.getNode(Opcode, dl, VTs, NewOps);
14043     SDValue SetCC = DAG.getNode(X86ISD::SETCC, dl, MVT::i8,
14044                                 DAG.getConstant(X86CC, MVT::i8),
14045                                 SDValue(PCMP.getNode(), 1));
14046     return DAG.getNode(ISD::ZERO_EXTEND, dl, MVT::i32, SetCC);
14047   }
14048
14049   case Intrinsic::x86_sse42_pcmpistri128:
14050   case Intrinsic::x86_sse42_pcmpestri128: {
14051     unsigned Opcode;
14052     if (IntNo == Intrinsic::x86_sse42_pcmpistri128)
14053       Opcode = X86ISD::PCMPISTRI;
14054     else
14055       Opcode = X86ISD::PCMPESTRI;
14056
14057     SmallVector<SDValue, 5> NewOps(Op->op_begin()+1, Op->op_end());
14058     SDVTList VTs = DAG.getVTList(Op.getValueType(), MVT::i32);
14059     return DAG.getNode(Opcode, dl, VTs, NewOps);
14060   }
14061   case Intrinsic::x86_fma_vfmadd_ps:
14062   case Intrinsic::x86_fma_vfmadd_pd:
14063   case Intrinsic::x86_fma_vfmsub_ps:
14064   case Intrinsic::x86_fma_vfmsub_pd:
14065   case Intrinsic::x86_fma_vfnmadd_ps:
14066   case Intrinsic::x86_fma_vfnmadd_pd:
14067   case Intrinsic::x86_fma_vfnmsub_ps:
14068   case Intrinsic::x86_fma_vfnmsub_pd:
14069   case Intrinsic::x86_fma_vfmaddsub_ps:
14070   case Intrinsic::x86_fma_vfmaddsub_pd:
14071   case Intrinsic::x86_fma_vfmsubadd_ps:
14072   case Intrinsic::x86_fma_vfmsubadd_pd:
14073   case Intrinsic::x86_fma_vfmadd_ps_256:
14074   case Intrinsic::x86_fma_vfmadd_pd_256:
14075   case Intrinsic::x86_fma_vfmsub_ps_256:
14076   case Intrinsic::x86_fma_vfmsub_pd_256:
14077   case Intrinsic::x86_fma_vfnmadd_ps_256:
14078   case Intrinsic::x86_fma_vfnmadd_pd_256:
14079   case Intrinsic::x86_fma_vfnmsub_ps_256:
14080   case Intrinsic::x86_fma_vfnmsub_pd_256:
14081   case Intrinsic::x86_fma_vfmaddsub_ps_256:
14082   case Intrinsic::x86_fma_vfmaddsub_pd_256:
14083   case Intrinsic::x86_fma_vfmsubadd_ps_256:
14084   case Intrinsic::x86_fma_vfmsubadd_pd_256:
14085   case Intrinsic::x86_fma_vfmadd_ps_512:
14086   case Intrinsic::x86_fma_vfmadd_pd_512:
14087   case Intrinsic::x86_fma_vfmsub_ps_512:
14088   case Intrinsic::x86_fma_vfmsub_pd_512:
14089   case Intrinsic::x86_fma_vfnmadd_ps_512:
14090   case Intrinsic::x86_fma_vfnmadd_pd_512:
14091   case Intrinsic::x86_fma_vfnmsub_ps_512:
14092   case Intrinsic::x86_fma_vfnmsub_pd_512:
14093   case Intrinsic::x86_fma_vfmaddsub_ps_512:
14094   case Intrinsic::x86_fma_vfmaddsub_pd_512:
14095   case Intrinsic::x86_fma_vfmsubadd_ps_512:
14096   case Intrinsic::x86_fma_vfmsubadd_pd_512: {
14097     unsigned Opc;
14098     switch (IntNo) {
14099     default: llvm_unreachable("Impossible intrinsic");  // Can't reach here.
14100     case Intrinsic::x86_fma_vfmadd_ps:
14101     case Intrinsic::x86_fma_vfmadd_pd:
14102     case Intrinsic::x86_fma_vfmadd_ps_256:
14103     case Intrinsic::x86_fma_vfmadd_pd_256:
14104     case Intrinsic::x86_fma_vfmadd_ps_512:
14105     case Intrinsic::x86_fma_vfmadd_pd_512:
14106       Opc = X86ISD::FMADD;
14107       break;
14108     case Intrinsic::x86_fma_vfmsub_ps:
14109     case Intrinsic::x86_fma_vfmsub_pd:
14110     case Intrinsic::x86_fma_vfmsub_ps_256:
14111     case Intrinsic::x86_fma_vfmsub_pd_256:
14112     case Intrinsic::x86_fma_vfmsub_ps_512:
14113     case Intrinsic::x86_fma_vfmsub_pd_512:
14114       Opc = X86ISD::FMSUB;
14115       break;
14116     case Intrinsic::x86_fma_vfnmadd_ps:
14117     case Intrinsic::x86_fma_vfnmadd_pd:
14118     case Intrinsic::x86_fma_vfnmadd_ps_256:
14119     case Intrinsic::x86_fma_vfnmadd_pd_256:
14120     case Intrinsic::x86_fma_vfnmadd_ps_512:
14121     case Intrinsic::x86_fma_vfnmadd_pd_512:
14122       Opc = X86ISD::FNMADD;
14123       break;
14124     case Intrinsic::x86_fma_vfnmsub_ps:
14125     case Intrinsic::x86_fma_vfnmsub_pd:
14126     case Intrinsic::x86_fma_vfnmsub_ps_256:
14127     case Intrinsic::x86_fma_vfnmsub_pd_256:
14128     case Intrinsic::x86_fma_vfnmsub_ps_512:
14129     case Intrinsic::x86_fma_vfnmsub_pd_512:
14130       Opc = X86ISD::FNMSUB;
14131       break;
14132     case Intrinsic::x86_fma_vfmaddsub_ps:
14133     case Intrinsic::x86_fma_vfmaddsub_pd:
14134     case Intrinsic::x86_fma_vfmaddsub_ps_256:
14135     case Intrinsic::x86_fma_vfmaddsub_pd_256:
14136     case Intrinsic::x86_fma_vfmaddsub_ps_512:
14137     case Intrinsic::x86_fma_vfmaddsub_pd_512:
14138       Opc = X86ISD::FMADDSUB;
14139       break;
14140     case Intrinsic::x86_fma_vfmsubadd_ps:
14141     case Intrinsic::x86_fma_vfmsubadd_pd:
14142     case Intrinsic::x86_fma_vfmsubadd_ps_256:
14143     case Intrinsic::x86_fma_vfmsubadd_pd_256:
14144     case Intrinsic::x86_fma_vfmsubadd_ps_512:
14145     case Intrinsic::x86_fma_vfmsubadd_pd_512:
14146       Opc = X86ISD::FMSUBADD;
14147       break;
14148     }
14149
14150     return DAG.getNode(Opc, dl, Op.getValueType(), Op.getOperand(1),
14151                        Op.getOperand(2), Op.getOperand(3));
14152   }
14153   }
14154 }
14155
14156 static SDValue getGatherNode(unsigned Opc, SDValue Op, SelectionDAG &DAG,
14157                               SDValue Src, SDValue Mask, SDValue Base,
14158                               SDValue Index, SDValue ScaleOp, SDValue Chain,
14159                               const X86Subtarget * Subtarget) {
14160   SDLoc dl(Op);
14161   ConstantSDNode *C = dyn_cast<ConstantSDNode>(ScaleOp);
14162   assert(C && "Invalid scale type");
14163   SDValue Scale = DAG.getTargetConstant(C->getZExtValue(), MVT::i8);
14164   EVT MaskVT = MVT::getVectorVT(MVT::i1,
14165                              Index.getSimpleValueType().getVectorNumElements());
14166   SDValue MaskInReg;
14167   ConstantSDNode *MaskC = dyn_cast<ConstantSDNode>(Mask);
14168   if (MaskC)
14169     MaskInReg = DAG.getTargetConstant(MaskC->getSExtValue(), MaskVT);
14170   else
14171     MaskInReg = DAG.getNode(ISD::BITCAST, dl, MaskVT, Mask);
14172   SDVTList VTs = DAG.getVTList(Op.getValueType(), MaskVT, MVT::Other);
14173   SDValue Disp = DAG.getTargetConstant(0, MVT::i32);
14174   SDValue Segment = DAG.getRegister(0, MVT::i32);
14175   if (Src.getOpcode() == ISD::UNDEF)
14176     Src = getZeroVector(Op.getValueType(), Subtarget, DAG, dl);
14177   SDValue Ops[] = {Src, MaskInReg, Base, Scale, Index, Disp, Segment, Chain};
14178   SDNode *Res = DAG.getMachineNode(Opc, dl, VTs, Ops);
14179   SDValue RetOps[] = { SDValue(Res, 0), SDValue(Res, 2) };
14180   return DAG.getMergeValues(RetOps, dl);
14181 }
14182
14183 static SDValue getScatterNode(unsigned Opc, SDValue Op, SelectionDAG &DAG,
14184                                SDValue Src, SDValue Mask, SDValue Base,
14185                                SDValue Index, SDValue ScaleOp, SDValue Chain) {
14186   SDLoc dl(Op);
14187   ConstantSDNode *C = dyn_cast<ConstantSDNode>(ScaleOp);
14188   assert(C && "Invalid scale type");
14189   SDValue Scale = DAG.getTargetConstant(C->getZExtValue(), MVT::i8);
14190   SDValue Disp = DAG.getTargetConstant(0, MVT::i32);
14191   SDValue Segment = DAG.getRegister(0, MVT::i32);
14192   EVT MaskVT = MVT::getVectorVT(MVT::i1,
14193                              Index.getSimpleValueType().getVectorNumElements());
14194   SDValue MaskInReg;
14195   ConstantSDNode *MaskC = dyn_cast<ConstantSDNode>(Mask);
14196   if (MaskC)
14197     MaskInReg = DAG.getTargetConstant(MaskC->getSExtValue(), MaskVT);
14198   else
14199     MaskInReg = DAG.getNode(ISD::BITCAST, dl, MaskVT, Mask);
14200   SDVTList VTs = DAG.getVTList(MaskVT, MVT::Other);
14201   SDValue Ops[] = {Base, Scale, Index, Disp, Segment, MaskInReg, Src, Chain};
14202   SDNode *Res = DAG.getMachineNode(Opc, dl, VTs, Ops);
14203   return SDValue(Res, 1);
14204 }
14205
14206 static SDValue getPrefetchNode(unsigned Opc, SDValue Op, SelectionDAG &DAG,
14207                                SDValue Mask, SDValue Base, SDValue Index,
14208                                SDValue ScaleOp, SDValue Chain) {
14209   SDLoc dl(Op);
14210   ConstantSDNode *C = dyn_cast<ConstantSDNode>(ScaleOp);
14211   assert(C && "Invalid scale type");
14212   SDValue Scale = DAG.getTargetConstant(C->getZExtValue(), MVT::i8);
14213   SDValue Disp = DAG.getTargetConstant(0, MVT::i32);
14214   SDValue Segment = DAG.getRegister(0, MVT::i32);
14215   EVT MaskVT =
14216     MVT::getVectorVT(MVT::i1, Index.getSimpleValueType().getVectorNumElements());
14217   SDValue MaskInReg;
14218   ConstantSDNode *MaskC = dyn_cast<ConstantSDNode>(Mask);
14219   if (MaskC)
14220     MaskInReg = DAG.getTargetConstant(MaskC->getSExtValue(), MaskVT);
14221   else
14222     MaskInReg = DAG.getNode(ISD::BITCAST, dl, MaskVT, Mask);
14223   //SDVTList VTs = DAG.getVTList(MVT::Other);
14224   SDValue Ops[] = {MaskInReg, Base, Scale, Index, Disp, Segment, Chain};
14225   SDNode *Res = DAG.getMachineNode(Opc, dl, MVT::Other, Ops);
14226   return SDValue(Res, 0);
14227 }
14228
14229 // getReadPerformanceCounter - Handles the lowering of builtin intrinsics that
14230 // read performance monitor counters (x86_rdpmc).
14231 static void getReadPerformanceCounter(SDNode *N, SDLoc DL,
14232                               SelectionDAG &DAG, const X86Subtarget *Subtarget,
14233                               SmallVectorImpl<SDValue> &Results) {
14234   assert(N->getNumOperands() == 3 && "Unexpected number of operands!");
14235   SDVTList Tys = DAG.getVTList(MVT::Other, MVT::Glue);
14236   SDValue LO, HI;
14237
14238   // The ECX register is used to select the index of the performance counter
14239   // to read.
14240   SDValue Chain = DAG.getCopyToReg(N->getOperand(0), DL, X86::ECX,
14241                                    N->getOperand(2));
14242   SDValue rd = DAG.getNode(X86ISD::RDPMC_DAG, DL, Tys, Chain);
14243
14244   // Reads the content of a 64-bit performance counter and returns it in the
14245   // registers EDX:EAX.
14246   if (Subtarget->is64Bit()) {
14247     LO = DAG.getCopyFromReg(rd, DL, X86::RAX, MVT::i64, rd.getValue(1));
14248     HI = DAG.getCopyFromReg(LO.getValue(1), DL, X86::RDX, MVT::i64,
14249                             LO.getValue(2));
14250   } else {
14251     LO = DAG.getCopyFromReg(rd, DL, X86::EAX, MVT::i32, rd.getValue(1));
14252     HI = DAG.getCopyFromReg(LO.getValue(1), DL, X86::EDX, MVT::i32,
14253                             LO.getValue(2));
14254   }
14255   Chain = HI.getValue(1);
14256
14257   if (Subtarget->is64Bit()) {
14258     // The EAX register is loaded with the low-order 32 bits. The EDX register
14259     // is loaded with the supported high-order bits of the counter.
14260     SDValue Tmp = DAG.getNode(ISD::SHL, DL, MVT::i64, HI,
14261                               DAG.getConstant(32, MVT::i8));
14262     Results.push_back(DAG.getNode(ISD::OR, DL, MVT::i64, LO, Tmp));
14263     Results.push_back(Chain);
14264     return;
14265   }
14266
14267   // Use a buildpair to merge the two 32-bit values into a 64-bit one.
14268   SDValue Ops[] = { LO, HI };
14269   SDValue Pair = DAG.getNode(ISD::BUILD_PAIR, DL, MVT::i64, Ops);
14270   Results.push_back(Pair);
14271   Results.push_back(Chain);
14272 }
14273
14274 // getReadTimeStampCounter - Handles the lowering of builtin intrinsics that
14275 // read the time stamp counter (x86_rdtsc and x86_rdtscp). This function is
14276 // also used to custom lower READCYCLECOUNTER nodes.
14277 static void getReadTimeStampCounter(SDNode *N, SDLoc DL, unsigned Opcode,
14278                               SelectionDAG &DAG, const X86Subtarget *Subtarget,
14279                               SmallVectorImpl<SDValue> &Results) {
14280   SDVTList Tys = DAG.getVTList(MVT::Other, MVT::Glue);
14281   SDValue rd = DAG.getNode(Opcode, DL, Tys, N->getOperand(0));
14282   SDValue LO, HI;
14283
14284   // The processor's time-stamp counter (a 64-bit MSR) is stored into the
14285   // EDX:EAX registers. EDX is loaded with the high-order 32 bits of the MSR
14286   // and the EAX register is loaded with the low-order 32 bits.
14287   if (Subtarget->is64Bit()) {
14288     LO = DAG.getCopyFromReg(rd, DL, X86::RAX, MVT::i64, rd.getValue(1));
14289     HI = DAG.getCopyFromReg(LO.getValue(1), DL, X86::RDX, MVT::i64,
14290                             LO.getValue(2));
14291   } else {
14292     LO = DAG.getCopyFromReg(rd, DL, X86::EAX, MVT::i32, rd.getValue(1));
14293     HI = DAG.getCopyFromReg(LO.getValue(1), DL, X86::EDX, MVT::i32,
14294                             LO.getValue(2));
14295   }
14296   SDValue Chain = HI.getValue(1);
14297
14298   if (Opcode == X86ISD::RDTSCP_DAG) {
14299     assert(N->getNumOperands() == 3 && "Unexpected number of operands!");
14300
14301     // Instruction RDTSCP loads the IA32:TSC_AUX_MSR (address C000_0103H) into
14302     // the ECX register. Add 'ecx' explicitly to the chain.
14303     SDValue ecx = DAG.getCopyFromReg(Chain, DL, X86::ECX, MVT::i32,
14304                                      HI.getValue(2));
14305     // Explicitly store the content of ECX at the location passed in input
14306     // to the 'rdtscp' intrinsic.
14307     Chain = DAG.getStore(ecx.getValue(1), DL, ecx, N->getOperand(2),
14308                          MachinePointerInfo(), false, false, 0);
14309   }
14310
14311   if (Subtarget->is64Bit()) {
14312     // The EDX register is loaded with the high-order 32 bits of the MSR, and
14313     // the EAX register is loaded with the low-order 32 bits.
14314     SDValue Tmp = DAG.getNode(ISD::SHL, DL, MVT::i64, HI,
14315                               DAG.getConstant(32, MVT::i8));
14316     Results.push_back(DAG.getNode(ISD::OR, DL, MVT::i64, LO, Tmp));
14317     Results.push_back(Chain);
14318     return;
14319   }
14320
14321   // Use a buildpair to merge the two 32-bit values into a 64-bit one.
14322   SDValue Ops[] = { LO, HI };
14323   SDValue Pair = DAG.getNode(ISD::BUILD_PAIR, DL, MVT::i64, Ops);
14324   Results.push_back(Pair);
14325   Results.push_back(Chain);
14326 }
14327
14328 static SDValue LowerREADCYCLECOUNTER(SDValue Op, const X86Subtarget *Subtarget,
14329                                      SelectionDAG &DAG) {
14330   SmallVector<SDValue, 2> Results;
14331   SDLoc DL(Op);
14332   getReadTimeStampCounter(Op.getNode(), DL, X86ISD::RDTSC_DAG, DAG, Subtarget,
14333                           Results);
14334   return DAG.getMergeValues(Results, DL);
14335 }
14336
14337 enum IntrinsicType {
14338   GATHER, SCATTER, PREFETCH, RDSEED, RDRAND, RDPMC, RDTSC, XTEST
14339 };
14340
14341 struct IntrinsicData {
14342   IntrinsicData(IntrinsicType IType, unsigned IOpc0, unsigned IOpc1)
14343     :Type(IType), Opc0(IOpc0), Opc1(IOpc1) {}
14344   IntrinsicType Type;
14345   unsigned      Opc0;
14346   unsigned      Opc1;
14347 };
14348
14349 std::map < unsigned, IntrinsicData> IntrMap;
14350 static void InitIntinsicsMap() {
14351   static bool Initialized = false;
14352   if (Initialized)
14353     return;
14354   IntrMap.insert(std::make_pair(Intrinsic::x86_avx512_gather_qps_512,
14355                                 IntrinsicData(GATHER, X86::VGATHERQPSZrm, 0)));
14356   IntrMap.insert(std::make_pair(Intrinsic::x86_avx512_gather_qps_512,
14357                                 IntrinsicData(GATHER, X86::VGATHERQPSZrm, 0)));
14358   IntrMap.insert(std::make_pair(Intrinsic::x86_avx512_gather_qpd_512,
14359                                 IntrinsicData(GATHER, X86::VGATHERQPDZrm, 0)));
14360   IntrMap.insert(std::make_pair(Intrinsic::x86_avx512_gather_dpd_512,
14361                                 IntrinsicData(GATHER, X86::VGATHERDPDZrm, 0)));
14362   IntrMap.insert(std::make_pair(Intrinsic::x86_avx512_gather_dps_512,
14363                                 IntrinsicData(GATHER, X86::VGATHERDPSZrm, 0)));
14364   IntrMap.insert(std::make_pair(Intrinsic::x86_avx512_gather_qpi_512,
14365                                 IntrinsicData(GATHER, X86::VPGATHERQDZrm, 0)));
14366   IntrMap.insert(std::make_pair(Intrinsic::x86_avx512_gather_qpq_512,
14367                                 IntrinsicData(GATHER, X86::VPGATHERQQZrm, 0)));
14368   IntrMap.insert(std::make_pair(Intrinsic::x86_avx512_gather_dpi_512,
14369                                 IntrinsicData(GATHER, X86::VPGATHERDDZrm, 0)));
14370   IntrMap.insert(std::make_pair(Intrinsic::x86_avx512_gather_dpq_512,
14371                                 IntrinsicData(GATHER, X86::VPGATHERDQZrm, 0)));
14372
14373   IntrMap.insert(std::make_pair(Intrinsic::x86_avx512_scatter_qps_512,
14374                                 IntrinsicData(SCATTER, X86::VSCATTERQPSZmr, 0)));
14375   IntrMap.insert(std::make_pair(Intrinsic::x86_avx512_scatter_qpd_512,
14376                                 IntrinsicData(SCATTER, X86::VSCATTERQPDZmr, 0)));
14377   IntrMap.insert(std::make_pair(Intrinsic::x86_avx512_scatter_dpd_512,
14378                                 IntrinsicData(SCATTER, X86::VSCATTERDPDZmr, 0)));
14379   IntrMap.insert(std::make_pair(Intrinsic::x86_avx512_scatter_dps_512,
14380                                 IntrinsicData(SCATTER, X86::VSCATTERDPSZmr, 0)));
14381   IntrMap.insert(std::make_pair(Intrinsic::x86_avx512_scatter_qpi_512,
14382                                 IntrinsicData(SCATTER, X86::VPSCATTERQDZmr, 0)));
14383   IntrMap.insert(std::make_pair(Intrinsic::x86_avx512_scatter_qpq_512,
14384                                 IntrinsicData(SCATTER, X86::VPSCATTERQQZmr, 0)));
14385   IntrMap.insert(std::make_pair(Intrinsic::x86_avx512_scatter_dpi_512,
14386                                 IntrinsicData(SCATTER, X86::VPSCATTERDDZmr, 0)));
14387   IntrMap.insert(std::make_pair(Intrinsic::x86_avx512_scatter_dpq_512,
14388                                 IntrinsicData(SCATTER, X86::VPSCATTERDQZmr, 0)));
14389
14390   IntrMap.insert(std::make_pair(Intrinsic::x86_avx512_gatherpf_qps_512,
14391                                 IntrinsicData(PREFETCH, X86::VGATHERPF0QPSm,
14392                                                         X86::VGATHERPF1QPSm)));
14393   IntrMap.insert(std::make_pair(Intrinsic::x86_avx512_gatherpf_qpd_512,
14394                                 IntrinsicData(PREFETCH, X86::VGATHERPF0QPDm,
14395                                                         X86::VGATHERPF1QPDm)));
14396   IntrMap.insert(std::make_pair(Intrinsic::x86_avx512_gatherpf_dpd_512,
14397                                 IntrinsicData(PREFETCH, X86::VGATHERPF0DPDm,
14398                                                         X86::VGATHERPF1DPDm)));
14399   IntrMap.insert(std::make_pair(Intrinsic::x86_avx512_gatherpf_dps_512,
14400                                 IntrinsicData(PREFETCH, X86::VGATHERPF0DPSm,
14401                                                         X86::VGATHERPF1DPSm)));
14402   IntrMap.insert(std::make_pair(Intrinsic::x86_avx512_scatterpf_qps_512,
14403                                 IntrinsicData(PREFETCH, X86::VSCATTERPF0QPSm,
14404                                                         X86::VSCATTERPF1QPSm)));
14405   IntrMap.insert(std::make_pair(Intrinsic::x86_avx512_scatterpf_qpd_512,
14406                                 IntrinsicData(PREFETCH, X86::VSCATTERPF0QPDm,
14407                                                         X86::VSCATTERPF1QPDm)));
14408   IntrMap.insert(std::make_pair(Intrinsic::x86_avx512_scatterpf_dpd_512,
14409                                 IntrinsicData(PREFETCH, X86::VSCATTERPF0DPDm,
14410                                                         X86::VSCATTERPF1DPDm)));
14411   IntrMap.insert(std::make_pair(Intrinsic::x86_avx512_scatterpf_dps_512,
14412                                 IntrinsicData(PREFETCH, X86::VSCATTERPF0DPSm,
14413                                                         X86::VSCATTERPF1DPSm)));
14414   IntrMap.insert(std::make_pair(Intrinsic::x86_rdrand_16,
14415                                 IntrinsicData(RDRAND, X86ISD::RDRAND, 0)));
14416   IntrMap.insert(std::make_pair(Intrinsic::x86_rdrand_32,
14417                                 IntrinsicData(RDRAND, X86ISD::RDRAND, 0)));
14418   IntrMap.insert(std::make_pair(Intrinsic::x86_rdrand_64,
14419                                 IntrinsicData(RDRAND, X86ISD::RDRAND, 0)));
14420   IntrMap.insert(std::make_pair(Intrinsic::x86_rdseed_16,
14421                                 IntrinsicData(RDSEED, X86ISD::RDSEED, 0)));
14422   IntrMap.insert(std::make_pair(Intrinsic::x86_rdseed_32,
14423                                 IntrinsicData(RDSEED, X86ISD::RDSEED, 0)));
14424   IntrMap.insert(std::make_pair(Intrinsic::x86_rdseed_64,
14425                                 IntrinsicData(RDSEED, X86ISD::RDSEED, 0)));
14426   IntrMap.insert(std::make_pair(Intrinsic::x86_xtest,
14427                                 IntrinsicData(XTEST,  X86ISD::XTEST,  0)));
14428   IntrMap.insert(std::make_pair(Intrinsic::x86_rdtsc,
14429                                 IntrinsicData(RDTSC,  X86ISD::RDTSC_DAG, 0)));
14430   IntrMap.insert(std::make_pair(Intrinsic::x86_rdtscp,
14431                                 IntrinsicData(RDTSC,  X86ISD::RDTSCP_DAG, 0)));
14432   IntrMap.insert(std::make_pair(Intrinsic::x86_rdpmc,
14433                                 IntrinsicData(RDPMC,  X86ISD::RDPMC_DAG, 0)));
14434   Initialized = true;
14435 }
14436
14437 static SDValue LowerINTRINSIC_W_CHAIN(SDValue Op, const X86Subtarget *Subtarget,
14438                                       SelectionDAG &DAG) {
14439   InitIntinsicsMap();
14440   unsigned IntNo = cast<ConstantSDNode>(Op.getOperand(1))->getZExtValue();
14441   std::map < unsigned, IntrinsicData>::const_iterator itr = IntrMap.find(IntNo);
14442   if (itr == IntrMap.end())
14443     return SDValue();
14444
14445   SDLoc dl(Op);
14446   IntrinsicData Intr = itr->second;
14447   switch(Intr.Type) {
14448   case RDSEED:
14449   case RDRAND: {
14450     // Emit the node with the right value type.
14451     SDVTList VTs = DAG.getVTList(Op->getValueType(0), MVT::Glue, MVT::Other);
14452     SDValue Result = DAG.getNode(Intr.Opc0, dl, VTs, Op.getOperand(0));
14453
14454     // If the value returned by RDRAND/RDSEED was valid (CF=1), return 1.
14455     // Otherwise return the value from Rand, which is always 0, casted to i32.
14456     SDValue Ops[] = { DAG.getZExtOrTrunc(Result, dl, Op->getValueType(1)),
14457                       DAG.getConstant(1, Op->getValueType(1)),
14458                       DAG.getConstant(X86::COND_B, MVT::i32),
14459                       SDValue(Result.getNode(), 1) };
14460     SDValue isValid = DAG.getNode(X86ISD::CMOV, dl,
14461                                   DAG.getVTList(Op->getValueType(1), MVT::Glue),
14462                                   Ops);
14463
14464     // Return { result, isValid, chain }.
14465     return DAG.getNode(ISD::MERGE_VALUES, dl, Op->getVTList(), Result, isValid,
14466                        SDValue(Result.getNode(), 2));
14467   }
14468   case GATHER: {
14469   //gather(v1, mask, index, base, scale);
14470     SDValue Chain = Op.getOperand(0);
14471     SDValue Src   = Op.getOperand(2);
14472     SDValue Base  = Op.getOperand(3);
14473     SDValue Index = Op.getOperand(4);
14474     SDValue Mask  = Op.getOperand(5);
14475     SDValue Scale = Op.getOperand(6);
14476     return getGatherNode(Intr.Opc0, Op, DAG, Src, Mask, Base, Index, Scale, Chain,
14477                           Subtarget);
14478   }
14479   case SCATTER: {
14480   //scatter(base, mask, index, v1, scale);
14481     SDValue Chain = Op.getOperand(0);
14482     SDValue Base  = Op.getOperand(2);
14483     SDValue Mask  = Op.getOperand(3);
14484     SDValue Index = Op.getOperand(4);
14485     SDValue Src   = Op.getOperand(5);
14486     SDValue Scale = Op.getOperand(6);
14487     return getScatterNode(Intr.Opc0, Op, DAG, Src, Mask, Base, Index, Scale, Chain);
14488   }
14489   case PREFETCH: {
14490     SDValue Hint = Op.getOperand(6);
14491     unsigned HintVal;
14492     if (dyn_cast<ConstantSDNode> (Hint) == nullptr ||
14493         (HintVal = dyn_cast<ConstantSDNode> (Hint)->getZExtValue()) > 1)
14494       llvm_unreachable("Wrong prefetch hint in intrinsic: should be 0 or 1");
14495     unsigned Opcode = (HintVal ? Intr.Opc1 : Intr.Opc0);
14496     SDValue Chain = Op.getOperand(0);
14497     SDValue Mask  = Op.getOperand(2);
14498     SDValue Index = Op.getOperand(3);
14499     SDValue Base  = Op.getOperand(4);
14500     SDValue Scale = Op.getOperand(5);
14501     return getPrefetchNode(Opcode, Op, DAG, Mask, Base, Index, Scale, Chain);
14502   }
14503   // Read Time Stamp Counter (RDTSC) and Processor ID (RDTSCP).
14504   case RDTSC: {
14505     SmallVector<SDValue, 2> Results;
14506     getReadTimeStampCounter(Op.getNode(), dl, Intr.Opc0, DAG, Subtarget, Results);
14507     return DAG.getMergeValues(Results, dl);
14508   }
14509   // Read Performance Monitoring Counters.
14510   case RDPMC: {
14511     SmallVector<SDValue, 2> Results;
14512     getReadPerformanceCounter(Op.getNode(), dl, DAG, Subtarget, Results);
14513     return DAG.getMergeValues(Results, dl);
14514   }
14515   // XTEST intrinsics.
14516   case XTEST: {
14517     SDVTList VTs = DAG.getVTList(Op->getValueType(0), MVT::Other);
14518     SDValue InTrans = DAG.getNode(X86ISD::XTEST, dl, VTs, Op.getOperand(0));
14519     SDValue SetCC = DAG.getNode(X86ISD::SETCC, dl, MVT::i8,
14520                                 DAG.getConstant(X86::COND_NE, MVT::i8),
14521                                 InTrans);
14522     SDValue Ret = DAG.getNode(ISD::ZERO_EXTEND, dl, Op->getValueType(0), SetCC);
14523     return DAG.getNode(ISD::MERGE_VALUES, dl, Op->getVTList(),
14524                        Ret, SDValue(InTrans.getNode(), 1));
14525   }
14526   }
14527   llvm_unreachable("Unknown Intrinsic Type");
14528 }
14529
14530 SDValue X86TargetLowering::LowerRETURNADDR(SDValue Op,
14531                                            SelectionDAG &DAG) const {
14532   MachineFrameInfo *MFI = DAG.getMachineFunction().getFrameInfo();
14533   MFI->setReturnAddressIsTaken(true);
14534
14535   if (verifyReturnAddressArgumentIsConstant(Op, DAG))
14536     return SDValue();
14537
14538   unsigned Depth = cast<ConstantSDNode>(Op.getOperand(0))->getZExtValue();
14539   SDLoc dl(Op);
14540   EVT PtrVT = getPointerTy();
14541
14542   if (Depth > 0) {
14543     SDValue FrameAddr = LowerFRAMEADDR(Op, DAG);
14544     const X86RegisterInfo *RegInfo =
14545       static_cast<const X86RegisterInfo*>(DAG.getTarget().getRegisterInfo());
14546     SDValue Offset = DAG.getConstant(RegInfo->getSlotSize(), PtrVT);
14547     return DAG.getLoad(PtrVT, dl, DAG.getEntryNode(),
14548                        DAG.getNode(ISD::ADD, dl, PtrVT,
14549                                    FrameAddr, Offset),
14550                        MachinePointerInfo(), false, false, false, 0);
14551   }
14552
14553   // Just load the return address.
14554   SDValue RetAddrFI = getReturnAddressFrameIndex(DAG);
14555   return DAG.getLoad(PtrVT, dl, DAG.getEntryNode(),
14556                      RetAddrFI, MachinePointerInfo(), false, false, false, 0);
14557 }
14558
14559 SDValue X86TargetLowering::LowerFRAMEADDR(SDValue Op, SelectionDAG &DAG) const {
14560   MachineFrameInfo *MFI = DAG.getMachineFunction().getFrameInfo();
14561   MFI->setFrameAddressIsTaken(true);
14562
14563   EVT VT = Op.getValueType();
14564   SDLoc dl(Op);  // FIXME probably not meaningful
14565   unsigned Depth = cast<ConstantSDNode>(Op.getOperand(0))->getZExtValue();
14566   const X86RegisterInfo *RegInfo =
14567     static_cast<const X86RegisterInfo*>(DAG.getTarget().getRegisterInfo());
14568   unsigned FrameReg = RegInfo->getFrameRegister(DAG.getMachineFunction());
14569   assert(((FrameReg == X86::RBP && VT == MVT::i64) ||
14570           (FrameReg == X86::EBP && VT == MVT::i32)) &&
14571          "Invalid Frame Register!");
14572   SDValue FrameAddr = DAG.getCopyFromReg(DAG.getEntryNode(), dl, FrameReg, VT);
14573   while (Depth--)
14574     FrameAddr = DAG.getLoad(VT, dl, DAG.getEntryNode(), FrameAddr,
14575                             MachinePointerInfo(),
14576                             false, false, false, 0);
14577   return FrameAddr;
14578 }
14579
14580 // FIXME? Maybe this could be a TableGen attribute on some registers and
14581 // this table could be generated automatically from RegInfo.
14582 unsigned X86TargetLowering::getRegisterByName(const char* RegName,
14583                                               EVT VT) const {
14584   unsigned Reg = StringSwitch<unsigned>(RegName)
14585                        .Case("esp", X86::ESP)
14586                        .Case("rsp", X86::RSP)
14587                        .Default(0);
14588   if (Reg)
14589     return Reg;
14590   report_fatal_error("Invalid register name global variable");
14591 }
14592
14593 SDValue X86TargetLowering::LowerFRAME_TO_ARGS_OFFSET(SDValue Op,
14594                                                      SelectionDAG &DAG) const {
14595   const X86RegisterInfo *RegInfo =
14596     static_cast<const X86RegisterInfo*>(DAG.getTarget().getRegisterInfo());
14597   return DAG.getIntPtrConstant(2 * RegInfo->getSlotSize());
14598 }
14599
14600 SDValue X86TargetLowering::LowerEH_RETURN(SDValue Op, SelectionDAG &DAG) const {
14601   SDValue Chain     = Op.getOperand(0);
14602   SDValue Offset    = Op.getOperand(1);
14603   SDValue Handler   = Op.getOperand(2);
14604   SDLoc dl      (Op);
14605
14606   EVT PtrVT = getPointerTy();
14607   const X86RegisterInfo *RegInfo =
14608     static_cast<const X86RegisterInfo*>(DAG.getTarget().getRegisterInfo());
14609   unsigned FrameReg = RegInfo->getFrameRegister(DAG.getMachineFunction());
14610   assert(((FrameReg == X86::RBP && PtrVT == MVT::i64) ||
14611           (FrameReg == X86::EBP && PtrVT == MVT::i32)) &&
14612          "Invalid Frame Register!");
14613   SDValue Frame = DAG.getCopyFromReg(DAG.getEntryNode(), dl, FrameReg, PtrVT);
14614   unsigned StoreAddrReg = (PtrVT == MVT::i64) ? X86::RCX : X86::ECX;
14615
14616   SDValue StoreAddr = DAG.getNode(ISD::ADD, dl, PtrVT, Frame,
14617                                  DAG.getIntPtrConstant(RegInfo->getSlotSize()));
14618   StoreAddr = DAG.getNode(ISD::ADD, dl, PtrVT, StoreAddr, Offset);
14619   Chain = DAG.getStore(Chain, dl, Handler, StoreAddr, MachinePointerInfo(),
14620                        false, false, 0);
14621   Chain = DAG.getCopyToReg(Chain, dl, StoreAddrReg, StoreAddr);
14622
14623   return DAG.getNode(X86ISD::EH_RETURN, dl, MVT::Other, Chain,
14624                      DAG.getRegister(StoreAddrReg, PtrVT));
14625 }
14626
14627 SDValue X86TargetLowering::lowerEH_SJLJ_SETJMP(SDValue Op,
14628                                                SelectionDAG &DAG) const {
14629   SDLoc DL(Op);
14630   return DAG.getNode(X86ISD::EH_SJLJ_SETJMP, DL,
14631                      DAG.getVTList(MVT::i32, MVT::Other),
14632                      Op.getOperand(0), Op.getOperand(1));
14633 }
14634
14635 SDValue X86TargetLowering::lowerEH_SJLJ_LONGJMP(SDValue Op,
14636                                                 SelectionDAG &DAG) const {
14637   SDLoc DL(Op);
14638   return DAG.getNode(X86ISD::EH_SJLJ_LONGJMP, DL, MVT::Other,
14639                      Op.getOperand(0), Op.getOperand(1));
14640 }
14641
14642 static SDValue LowerADJUST_TRAMPOLINE(SDValue Op, SelectionDAG &DAG) {
14643   return Op.getOperand(0);
14644 }
14645
14646 SDValue X86TargetLowering::LowerINIT_TRAMPOLINE(SDValue Op,
14647                                                 SelectionDAG &DAG) const {
14648   SDValue Root = Op.getOperand(0);
14649   SDValue Trmp = Op.getOperand(1); // trampoline
14650   SDValue FPtr = Op.getOperand(2); // nested function
14651   SDValue Nest = Op.getOperand(3); // 'nest' parameter value
14652   SDLoc dl (Op);
14653
14654   const Value *TrmpAddr = cast<SrcValueSDNode>(Op.getOperand(4))->getValue();
14655   const TargetRegisterInfo* TRI = DAG.getTarget().getRegisterInfo();
14656
14657   if (Subtarget->is64Bit()) {
14658     SDValue OutChains[6];
14659
14660     // Large code-model.
14661     const unsigned char JMP64r  = 0xFF; // 64-bit jmp through register opcode.
14662     const unsigned char MOV64ri = 0xB8; // X86::MOV64ri opcode.
14663
14664     const unsigned char N86R10 = TRI->getEncodingValue(X86::R10) & 0x7;
14665     const unsigned char N86R11 = TRI->getEncodingValue(X86::R11) & 0x7;
14666
14667     const unsigned char REX_WB = 0x40 | 0x08 | 0x01; // REX prefix
14668
14669     // Load the pointer to the nested function into R11.
14670     unsigned OpCode = ((MOV64ri | N86R11) << 8) | REX_WB; // movabsq r11
14671     SDValue Addr = Trmp;
14672     OutChains[0] = DAG.getStore(Root, dl, DAG.getConstant(OpCode, MVT::i16),
14673                                 Addr, MachinePointerInfo(TrmpAddr),
14674                                 false, false, 0);
14675
14676     Addr = DAG.getNode(ISD::ADD, dl, MVT::i64, Trmp,
14677                        DAG.getConstant(2, MVT::i64));
14678     OutChains[1] = DAG.getStore(Root, dl, FPtr, Addr,
14679                                 MachinePointerInfo(TrmpAddr, 2),
14680                                 false, false, 2);
14681
14682     // Load the 'nest' parameter value into R10.
14683     // R10 is specified in X86CallingConv.td
14684     OpCode = ((MOV64ri | N86R10) << 8) | REX_WB; // movabsq r10
14685     Addr = DAG.getNode(ISD::ADD, dl, MVT::i64, Trmp,
14686                        DAG.getConstant(10, MVT::i64));
14687     OutChains[2] = DAG.getStore(Root, dl, DAG.getConstant(OpCode, MVT::i16),
14688                                 Addr, MachinePointerInfo(TrmpAddr, 10),
14689                                 false, false, 0);
14690
14691     Addr = DAG.getNode(ISD::ADD, dl, MVT::i64, Trmp,
14692                        DAG.getConstant(12, MVT::i64));
14693     OutChains[3] = DAG.getStore(Root, dl, Nest, Addr,
14694                                 MachinePointerInfo(TrmpAddr, 12),
14695                                 false, false, 2);
14696
14697     // Jump to the nested function.
14698     OpCode = (JMP64r << 8) | REX_WB; // jmpq *...
14699     Addr = DAG.getNode(ISD::ADD, dl, MVT::i64, Trmp,
14700                        DAG.getConstant(20, MVT::i64));
14701     OutChains[4] = DAG.getStore(Root, dl, DAG.getConstant(OpCode, MVT::i16),
14702                                 Addr, MachinePointerInfo(TrmpAddr, 20),
14703                                 false, false, 0);
14704
14705     unsigned char ModRM = N86R11 | (4 << 3) | (3 << 6); // ...r11
14706     Addr = DAG.getNode(ISD::ADD, dl, MVT::i64, Trmp,
14707                        DAG.getConstant(22, MVT::i64));
14708     OutChains[5] = DAG.getStore(Root, dl, DAG.getConstant(ModRM, MVT::i8), Addr,
14709                                 MachinePointerInfo(TrmpAddr, 22),
14710                                 false, false, 0);
14711
14712     return DAG.getNode(ISD::TokenFactor, dl, MVT::Other, OutChains);
14713   } else {
14714     const Function *Func =
14715       cast<Function>(cast<SrcValueSDNode>(Op.getOperand(5))->getValue());
14716     CallingConv::ID CC = Func->getCallingConv();
14717     unsigned NestReg;
14718
14719     switch (CC) {
14720     default:
14721       llvm_unreachable("Unsupported calling convention");
14722     case CallingConv::C:
14723     case CallingConv::X86_StdCall: {
14724       // Pass 'nest' parameter in ECX.
14725       // Must be kept in sync with X86CallingConv.td
14726       NestReg = X86::ECX;
14727
14728       // Check that ECX wasn't needed by an 'inreg' parameter.
14729       FunctionType *FTy = Func->getFunctionType();
14730       const AttributeSet &Attrs = Func->getAttributes();
14731
14732       if (!Attrs.isEmpty() && !Func->isVarArg()) {
14733         unsigned InRegCount = 0;
14734         unsigned Idx = 1;
14735
14736         for (FunctionType::param_iterator I = FTy->param_begin(),
14737              E = FTy->param_end(); I != E; ++I, ++Idx)
14738           if (Attrs.hasAttribute(Idx, Attribute::InReg))
14739             // FIXME: should only count parameters that are lowered to integers.
14740             InRegCount += (TD->getTypeSizeInBits(*I) + 31) / 32;
14741
14742         if (InRegCount > 2) {
14743           report_fatal_error("Nest register in use - reduce number of inreg"
14744                              " parameters!");
14745         }
14746       }
14747       break;
14748     }
14749     case CallingConv::X86_FastCall:
14750     case CallingConv::X86_ThisCall:
14751     case CallingConv::Fast:
14752       // Pass 'nest' parameter in EAX.
14753       // Must be kept in sync with X86CallingConv.td
14754       NestReg = X86::EAX;
14755       break;
14756     }
14757
14758     SDValue OutChains[4];
14759     SDValue Addr, Disp;
14760
14761     Addr = DAG.getNode(ISD::ADD, dl, MVT::i32, Trmp,
14762                        DAG.getConstant(10, MVT::i32));
14763     Disp = DAG.getNode(ISD::SUB, dl, MVT::i32, FPtr, Addr);
14764
14765     // This is storing the opcode for MOV32ri.
14766     const unsigned char MOV32ri = 0xB8; // X86::MOV32ri's opcode byte.
14767     const unsigned char N86Reg = TRI->getEncodingValue(NestReg) & 0x7;
14768     OutChains[0] = DAG.getStore(Root, dl,
14769                                 DAG.getConstant(MOV32ri|N86Reg, MVT::i8),
14770                                 Trmp, MachinePointerInfo(TrmpAddr),
14771                                 false, false, 0);
14772
14773     Addr = DAG.getNode(ISD::ADD, dl, MVT::i32, Trmp,
14774                        DAG.getConstant(1, MVT::i32));
14775     OutChains[1] = DAG.getStore(Root, dl, Nest, Addr,
14776                                 MachinePointerInfo(TrmpAddr, 1),
14777                                 false, false, 1);
14778
14779     const unsigned char JMP = 0xE9; // jmp <32bit dst> opcode.
14780     Addr = DAG.getNode(ISD::ADD, dl, MVT::i32, Trmp,
14781                        DAG.getConstant(5, MVT::i32));
14782     OutChains[2] = DAG.getStore(Root, dl, DAG.getConstant(JMP, MVT::i8), Addr,
14783                                 MachinePointerInfo(TrmpAddr, 5),
14784                                 false, false, 1);
14785
14786     Addr = DAG.getNode(ISD::ADD, dl, MVT::i32, Trmp,
14787                        DAG.getConstant(6, MVT::i32));
14788     OutChains[3] = DAG.getStore(Root, dl, Disp, Addr,
14789                                 MachinePointerInfo(TrmpAddr, 6),
14790                                 false, false, 1);
14791
14792     return DAG.getNode(ISD::TokenFactor, dl, MVT::Other, OutChains);
14793   }
14794 }
14795
14796 SDValue X86TargetLowering::LowerFLT_ROUNDS_(SDValue Op,
14797                                             SelectionDAG &DAG) const {
14798   /*
14799    The rounding mode is in bits 11:10 of FPSR, and has the following
14800    settings:
14801      00 Round to nearest
14802      01 Round to -inf
14803      10 Round to +inf
14804      11 Round to 0
14805
14806   FLT_ROUNDS, on the other hand, expects the following:
14807     -1 Undefined
14808      0 Round to 0
14809      1 Round to nearest
14810      2 Round to +inf
14811      3 Round to -inf
14812
14813   To perform the conversion, we do:
14814     (((((FPSR & 0x800) >> 11) | ((FPSR & 0x400) >> 9)) + 1) & 3)
14815   */
14816
14817   MachineFunction &MF = DAG.getMachineFunction();
14818   const TargetMachine &TM = MF.getTarget();
14819   const TargetFrameLowering &TFI = *TM.getFrameLowering();
14820   unsigned StackAlignment = TFI.getStackAlignment();
14821   MVT VT = Op.getSimpleValueType();
14822   SDLoc DL(Op);
14823
14824   // Save FP Control Word to stack slot
14825   int SSFI = MF.getFrameInfo()->CreateStackObject(2, StackAlignment, false);
14826   SDValue StackSlot = DAG.getFrameIndex(SSFI, getPointerTy());
14827
14828   MachineMemOperand *MMO =
14829    MF.getMachineMemOperand(MachinePointerInfo::getFixedStack(SSFI),
14830                            MachineMemOperand::MOStore, 2, 2);
14831
14832   SDValue Ops[] = { DAG.getEntryNode(), StackSlot };
14833   SDValue Chain = DAG.getMemIntrinsicNode(X86ISD::FNSTCW16m, DL,
14834                                           DAG.getVTList(MVT::Other),
14835                                           Ops, MVT::i16, MMO);
14836
14837   // Load FP Control Word from stack slot
14838   SDValue CWD = DAG.getLoad(MVT::i16, DL, Chain, StackSlot,
14839                             MachinePointerInfo(), false, false, false, 0);
14840
14841   // Transform as necessary
14842   SDValue CWD1 =
14843     DAG.getNode(ISD::SRL, DL, MVT::i16,
14844                 DAG.getNode(ISD::AND, DL, MVT::i16,
14845                             CWD, DAG.getConstant(0x800, MVT::i16)),
14846                 DAG.getConstant(11, MVT::i8));
14847   SDValue CWD2 =
14848     DAG.getNode(ISD::SRL, DL, MVT::i16,
14849                 DAG.getNode(ISD::AND, DL, MVT::i16,
14850                             CWD, DAG.getConstant(0x400, MVT::i16)),
14851                 DAG.getConstant(9, MVT::i8));
14852
14853   SDValue RetVal =
14854     DAG.getNode(ISD::AND, DL, MVT::i16,
14855                 DAG.getNode(ISD::ADD, DL, MVT::i16,
14856                             DAG.getNode(ISD::OR, DL, MVT::i16, CWD1, CWD2),
14857                             DAG.getConstant(1, MVT::i16)),
14858                 DAG.getConstant(3, MVT::i16));
14859
14860   return DAG.getNode((VT.getSizeInBits() < 16 ?
14861                       ISD::TRUNCATE : ISD::ZERO_EXTEND), DL, VT, RetVal);
14862 }
14863
14864 static SDValue LowerCTLZ(SDValue Op, SelectionDAG &DAG) {
14865   MVT VT = Op.getSimpleValueType();
14866   EVT OpVT = VT;
14867   unsigned NumBits = VT.getSizeInBits();
14868   SDLoc dl(Op);
14869
14870   Op = Op.getOperand(0);
14871   if (VT == MVT::i8) {
14872     // Zero extend to i32 since there is not an i8 bsr.
14873     OpVT = MVT::i32;
14874     Op = DAG.getNode(ISD::ZERO_EXTEND, dl, OpVT, Op);
14875   }
14876
14877   // Issue a bsr (scan bits in reverse) which also sets EFLAGS.
14878   SDVTList VTs = DAG.getVTList(OpVT, MVT::i32);
14879   Op = DAG.getNode(X86ISD::BSR, dl, VTs, Op);
14880
14881   // If src is zero (i.e. bsr sets ZF), returns NumBits.
14882   SDValue Ops[] = {
14883     Op,
14884     DAG.getConstant(NumBits+NumBits-1, OpVT),
14885     DAG.getConstant(X86::COND_E, MVT::i8),
14886     Op.getValue(1)
14887   };
14888   Op = DAG.getNode(X86ISD::CMOV, dl, OpVT, Ops);
14889
14890   // Finally xor with NumBits-1.
14891   Op = DAG.getNode(ISD::XOR, dl, OpVT, Op, DAG.getConstant(NumBits-1, OpVT));
14892
14893   if (VT == MVT::i8)
14894     Op = DAG.getNode(ISD::TRUNCATE, dl, MVT::i8, Op);
14895   return Op;
14896 }
14897
14898 static SDValue LowerCTLZ_ZERO_UNDEF(SDValue Op, SelectionDAG &DAG) {
14899   MVT VT = Op.getSimpleValueType();
14900   EVT OpVT = VT;
14901   unsigned NumBits = VT.getSizeInBits();
14902   SDLoc dl(Op);
14903
14904   Op = Op.getOperand(0);
14905   if (VT == MVT::i8) {
14906     // Zero extend to i32 since there is not an i8 bsr.
14907     OpVT = MVT::i32;
14908     Op = DAG.getNode(ISD::ZERO_EXTEND, dl, OpVT, Op);
14909   }
14910
14911   // Issue a bsr (scan bits in reverse).
14912   SDVTList VTs = DAG.getVTList(OpVT, MVT::i32);
14913   Op = DAG.getNode(X86ISD::BSR, dl, VTs, Op);
14914
14915   // And xor with NumBits-1.
14916   Op = DAG.getNode(ISD::XOR, dl, OpVT, Op, DAG.getConstant(NumBits-1, OpVT));
14917
14918   if (VT == MVT::i8)
14919     Op = DAG.getNode(ISD::TRUNCATE, dl, MVT::i8, Op);
14920   return Op;
14921 }
14922
14923 static SDValue LowerCTTZ(SDValue Op, SelectionDAG &DAG) {
14924   MVT VT = Op.getSimpleValueType();
14925   unsigned NumBits = VT.getSizeInBits();
14926   SDLoc dl(Op);
14927   Op = Op.getOperand(0);
14928
14929   // Issue a bsf (scan bits forward) which also sets EFLAGS.
14930   SDVTList VTs = DAG.getVTList(VT, MVT::i32);
14931   Op = DAG.getNode(X86ISD::BSF, dl, VTs, Op);
14932
14933   // If src is zero (i.e. bsf sets ZF), returns NumBits.
14934   SDValue Ops[] = {
14935     Op,
14936     DAG.getConstant(NumBits, VT),
14937     DAG.getConstant(X86::COND_E, MVT::i8),
14938     Op.getValue(1)
14939   };
14940   return DAG.getNode(X86ISD::CMOV, dl, VT, Ops);
14941 }
14942
14943 // Lower256IntArith - Break a 256-bit integer operation into two new 128-bit
14944 // ones, and then concatenate the result back.
14945 static SDValue Lower256IntArith(SDValue Op, SelectionDAG &DAG) {
14946   MVT VT = Op.getSimpleValueType();
14947
14948   assert(VT.is256BitVector() && VT.isInteger() &&
14949          "Unsupported value type for operation");
14950
14951   unsigned NumElems = VT.getVectorNumElements();
14952   SDLoc dl(Op);
14953
14954   // Extract the LHS vectors
14955   SDValue LHS = Op.getOperand(0);
14956   SDValue LHS1 = Extract128BitVector(LHS, 0, DAG, dl);
14957   SDValue LHS2 = Extract128BitVector(LHS, NumElems/2, DAG, dl);
14958
14959   // Extract the RHS vectors
14960   SDValue RHS = Op.getOperand(1);
14961   SDValue RHS1 = Extract128BitVector(RHS, 0, DAG, dl);
14962   SDValue RHS2 = Extract128BitVector(RHS, NumElems/2, DAG, dl);
14963
14964   MVT EltVT = VT.getVectorElementType();
14965   MVT NewVT = MVT::getVectorVT(EltVT, NumElems/2);
14966
14967   return DAG.getNode(ISD::CONCAT_VECTORS, dl, VT,
14968                      DAG.getNode(Op.getOpcode(), dl, NewVT, LHS1, RHS1),
14969                      DAG.getNode(Op.getOpcode(), dl, NewVT, LHS2, RHS2));
14970 }
14971
14972 static SDValue LowerADD(SDValue Op, SelectionDAG &DAG) {
14973   assert(Op.getSimpleValueType().is256BitVector() &&
14974          Op.getSimpleValueType().isInteger() &&
14975          "Only handle AVX 256-bit vector integer operation");
14976   return Lower256IntArith(Op, DAG);
14977 }
14978
14979 static SDValue LowerSUB(SDValue Op, SelectionDAG &DAG) {
14980   assert(Op.getSimpleValueType().is256BitVector() &&
14981          Op.getSimpleValueType().isInteger() &&
14982          "Only handle AVX 256-bit vector integer operation");
14983   return Lower256IntArith(Op, DAG);
14984 }
14985
14986 static SDValue LowerMUL(SDValue Op, const X86Subtarget *Subtarget,
14987                         SelectionDAG &DAG) {
14988   SDLoc dl(Op);
14989   MVT VT = Op.getSimpleValueType();
14990
14991   // Decompose 256-bit ops into smaller 128-bit ops.
14992   if (VT.is256BitVector() && !Subtarget->hasInt256())
14993     return Lower256IntArith(Op, DAG);
14994
14995   SDValue A = Op.getOperand(0);
14996   SDValue B = Op.getOperand(1);
14997
14998   // Lower v4i32 mul as 2x shuffle, 2x pmuludq, 2x shuffle.
14999   if (VT == MVT::v4i32) {
15000     assert(Subtarget->hasSSE2() && !Subtarget->hasSSE41() &&
15001            "Should not custom lower when pmuldq is available!");
15002
15003     // Extract the odd parts.
15004     static const int UnpackMask[] = { 1, -1, 3, -1 };
15005     SDValue Aodds = DAG.getVectorShuffle(VT, dl, A, A, UnpackMask);
15006     SDValue Bodds = DAG.getVectorShuffle(VT, dl, B, B, UnpackMask);
15007
15008     // Multiply the even parts.
15009     SDValue Evens = DAG.getNode(X86ISD::PMULUDQ, dl, MVT::v2i64, A, B);
15010     // Now multiply odd parts.
15011     SDValue Odds = DAG.getNode(X86ISD::PMULUDQ, dl, MVT::v2i64, Aodds, Bodds);
15012
15013     Evens = DAG.getNode(ISD::BITCAST, dl, VT, Evens);
15014     Odds = DAG.getNode(ISD::BITCAST, dl, VT, Odds);
15015
15016     // Merge the two vectors back together with a shuffle. This expands into 2
15017     // shuffles.
15018     static const int ShufMask[] = { 0, 4, 2, 6 };
15019     return DAG.getVectorShuffle(VT, dl, Evens, Odds, ShufMask);
15020   }
15021
15022   assert((VT == MVT::v2i64 || VT == MVT::v4i64 || VT == MVT::v8i64) &&
15023          "Only know how to lower V2I64/V4I64/V8I64 multiply");
15024
15025   //  Ahi = psrlqi(a, 32);
15026   //  Bhi = psrlqi(b, 32);
15027   //
15028   //  AloBlo = pmuludq(a, b);
15029   //  AloBhi = pmuludq(a, Bhi);
15030   //  AhiBlo = pmuludq(Ahi, b);
15031
15032   //  AloBhi = psllqi(AloBhi, 32);
15033   //  AhiBlo = psllqi(AhiBlo, 32);
15034   //  return AloBlo + AloBhi + AhiBlo;
15035
15036   SDValue Ahi = getTargetVShiftByConstNode(X86ISD::VSRLI, dl, VT, A, 32, DAG);
15037   SDValue Bhi = getTargetVShiftByConstNode(X86ISD::VSRLI, dl, VT, B, 32, DAG);
15038
15039   // Bit cast to 32-bit vectors for MULUDQ
15040   EVT MulVT = (VT == MVT::v2i64) ? MVT::v4i32 :
15041                                   (VT == MVT::v4i64) ? MVT::v8i32 : MVT::v16i32;
15042   A = DAG.getNode(ISD::BITCAST, dl, MulVT, A);
15043   B = DAG.getNode(ISD::BITCAST, dl, MulVT, B);
15044   Ahi = DAG.getNode(ISD::BITCAST, dl, MulVT, Ahi);
15045   Bhi = DAG.getNode(ISD::BITCAST, dl, MulVT, Bhi);
15046
15047   SDValue AloBlo = DAG.getNode(X86ISD::PMULUDQ, dl, VT, A, B);
15048   SDValue AloBhi = DAG.getNode(X86ISD::PMULUDQ, dl, VT, A, Bhi);
15049   SDValue AhiBlo = DAG.getNode(X86ISD::PMULUDQ, dl, VT, Ahi, B);
15050
15051   AloBhi = getTargetVShiftByConstNode(X86ISD::VSHLI, dl, VT, AloBhi, 32, DAG);
15052   AhiBlo = getTargetVShiftByConstNode(X86ISD::VSHLI, dl, VT, AhiBlo, 32, DAG);
15053
15054   SDValue Res = DAG.getNode(ISD::ADD, dl, VT, AloBlo, AloBhi);
15055   return DAG.getNode(ISD::ADD, dl, VT, Res, AhiBlo);
15056 }
15057
15058 SDValue X86TargetLowering::LowerWin64_i128OP(SDValue Op, SelectionDAG &DAG) const {
15059   assert(Subtarget->isTargetWin64() && "Unexpected target");
15060   EVT VT = Op.getValueType();
15061   assert(VT.isInteger() && VT.getSizeInBits() == 128 &&
15062          "Unexpected return type for lowering");
15063
15064   RTLIB::Libcall LC;
15065   bool isSigned;
15066   switch (Op->getOpcode()) {
15067   default: llvm_unreachable("Unexpected request for libcall!");
15068   case ISD::SDIV:      isSigned = true;  LC = RTLIB::SDIV_I128;    break;
15069   case ISD::UDIV:      isSigned = false; LC = RTLIB::UDIV_I128;    break;
15070   case ISD::SREM:      isSigned = true;  LC = RTLIB::SREM_I128;    break;
15071   case ISD::UREM:      isSigned = false; LC = RTLIB::UREM_I128;    break;
15072   case ISD::SDIVREM:   isSigned = true;  LC = RTLIB::SDIVREM_I128; break;
15073   case ISD::UDIVREM:   isSigned = false; LC = RTLIB::UDIVREM_I128; break;
15074   }
15075
15076   SDLoc dl(Op);
15077   SDValue InChain = DAG.getEntryNode();
15078
15079   TargetLowering::ArgListTy Args;
15080   TargetLowering::ArgListEntry Entry;
15081   for (unsigned i = 0, e = Op->getNumOperands(); i != e; ++i) {
15082     EVT ArgVT = Op->getOperand(i).getValueType();
15083     assert(ArgVT.isInteger() && ArgVT.getSizeInBits() == 128 &&
15084            "Unexpected argument type for lowering");
15085     SDValue StackPtr = DAG.CreateStackTemporary(ArgVT, 16);
15086     Entry.Node = StackPtr;
15087     InChain = DAG.getStore(InChain, dl, Op->getOperand(i), StackPtr, MachinePointerInfo(),
15088                            false, false, 16);
15089     Type *ArgTy = ArgVT.getTypeForEVT(*DAG.getContext());
15090     Entry.Ty = PointerType::get(ArgTy,0);
15091     Entry.isSExt = false;
15092     Entry.isZExt = false;
15093     Args.push_back(Entry);
15094   }
15095
15096   SDValue Callee = DAG.getExternalSymbol(getLibcallName(LC),
15097                                          getPointerTy());
15098
15099   TargetLowering::CallLoweringInfo CLI(DAG);
15100   CLI.setDebugLoc(dl).setChain(InChain)
15101     .setCallee(getLibcallCallingConv(LC),
15102                static_cast<EVT>(MVT::v2i64).getTypeForEVT(*DAG.getContext()),
15103                Callee, std::move(Args), 0)
15104     .setInRegister().setSExtResult(isSigned).setZExtResult(!isSigned);
15105
15106   std::pair<SDValue, SDValue> CallInfo = LowerCallTo(CLI);
15107   return DAG.getNode(ISD::BITCAST, dl, VT, CallInfo.first);
15108 }
15109
15110 static SDValue LowerMUL_LOHI(SDValue Op, const X86Subtarget *Subtarget,
15111                              SelectionDAG &DAG) {
15112   SDValue Op0 = Op.getOperand(0), Op1 = Op.getOperand(1);
15113   EVT VT = Op0.getValueType();
15114   SDLoc dl(Op);
15115
15116   assert((VT == MVT::v4i32 && Subtarget->hasSSE2()) ||
15117          (VT == MVT::v8i32 && Subtarget->hasInt256()));
15118
15119   // Get the high parts.
15120   const int Mask[] = {1, 2, 3, 4, 5, 6, 7, 8};
15121   SDValue Hi0 = DAG.getVectorShuffle(VT, dl, Op0, Op0, Mask);
15122   SDValue Hi1 = DAG.getVectorShuffle(VT, dl, Op1, Op1, Mask);
15123
15124   // Emit two multiplies, one for the lower 2 ints and one for the higher 2
15125   // ints.
15126   MVT MulVT = VT == MVT::v4i32 ? MVT::v2i64 : MVT::v4i64;
15127   bool IsSigned = Op->getOpcode() == ISD::SMUL_LOHI;
15128   unsigned Opcode =
15129       (!IsSigned || !Subtarget->hasSSE41()) ? X86ISD::PMULUDQ : X86ISD::PMULDQ;
15130   SDValue Mul1 = DAG.getNode(ISD::BITCAST, dl, VT,
15131                              DAG.getNode(Opcode, dl, MulVT, Op0, Op1));
15132   SDValue Mul2 = DAG.getNode(ISD::BITCAST, dl, VT,
15133                              DAG.getNode(Opcode, dl, MulVT, Hi0, Hi1));
15134
15135   // Shuffle it back into the right order.
15136   const int HighMask[] = {1, 5, 3, 7, 9, 13, 11, 15};
15137   SDValue Highs = DAG.getVectorShuffle(VT, dl, Mul1, Mul2, HighMask);
15138   const int LowMask[] = {0, 4, 2, 6, 8, 12, 10, 14};
15139   SDValue Lows = DAG.getVectorShuffle(VT, dl, Mul1, Mul2, LowMask);
15140
15141   // If we have a signed multiply but no PMULDQ fix up the high parts of a
15142   // unsigned multiply.
15143   if (IsSigned && !Subtarget->hasSSE41()) {
15144     SDValue ShAmt =
15145         DAG.getConstant(31, DAG.getTargetLoweringInfo().getShiftAmountTy(VT));
15146     SDValue T1 = DAG.getNode(ISD::AND, dl, VT,
15147                              DAG.getNode(ISD::SRA, dl, VT, Op0, ShAmt), Op1);
15148     SDValue T2 = DAG.getNode(ISD::AND, dl, VT,
15149                              DAG.getNode(ISD::SRA, dl, VT, Op1, ShAmt), Op0);
15150
15151     SDValue Fixup = DAG.getNode(ISD::ADD, dl, VT, T1, T2);
15152     Highs = DAG.getNode(ISD::SUB, dl, VT, Highs, Fixup);
15153   }
15154
15155   return DAG.getNode(ISD::MERGE_VALUES, dl, Op.getValueType(), Highs, Lows);
15156 }
15157
15158 static SDValue LowerScalarImmediateShift(SDValue Op, SelectionDAG &DAG,
15159                                          const X86Subtarget *Subtarget) {
15160   MVT VT = Op.getSimpleValueType();
15161   SDLoc dl(Op);
15162   SDValue R = Op.getOperand(0);
15163   SDValue Amt = Op.getOperand(1);
15164
15165   // Optimize shl/srl/sra with constant shift amount.
15166   if (isSplatVector(Amt.getNode())) {
15167     SDValue SclrAmt = Amt->getOperand(0);
15168     if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(SclrAmt)) {
15169       uint64_t ShiftAmt = C->getZExtValue();
15170
15171       if (VT == MVT::v2i64 || VT == MVT::v4i32 || VT == MVT::v8i16 ||
15172           (Subtarget->hasInt256() &&
15173            (VT == MVT::v4i64 || VT == MVT::v8i32 || VT == MVT::v16i16)) ||
15174           (Subtarget->hasAVX512() &&
15175            (VT == MVT::v8i64 || VT == MVT::v16i32))) {
15176         if (Op.getOpcode() == ISD::SHL)
15177           return getTargetVShiftByConstNode(X86ISD::VSHLI, dl, VT, R, ShiftAmt,
15178                                             DAG);
15179         if (Op.getOpcode() == ISD::SRL)
15180           return getTargetVShiftByConstNode(X86ISD::VSRLI, dl, VT, R, ShiftAmt,
15181                                             DAG);
15182         if (Op.getOpcode() == ISD::SRA && VT != MVT::v2i64 && VT != MVT::v4i64)
15183           return getTargetVShiftByConstNode(X86ISD::VSRAI, dl, VT, R, ShiftAmt,
15184                                             DAG);
15185       }
15186
15187       if (VT == MVT::v16i8) {
15188         if (Op.getOpcode() == ISD::SHL) {
15189           // Make a large shift.
15190           SDValue SHL = getTargetVShiftByConstNode(X86ISD::VSHLI, dl,
15191                                                    MVT::v8i16, R, ShiftAmt,
15192                                                    DAG);
15193           SHL = DAG.getNode(ISD::BITCAST, dl, VT, SHL);
15194           // Zero out the rightmost bits.
15195           SmallVector<SDValue, 16> V(16,
15196                                      DAG.getConstant(uint8_t(-1U << ShiftAmt),
15197                                                      MVT::i8));
15198           return DAG.getNode(ISD::AND, dl, VT, SHL,
15199                              DAG.getNode(ISD::BUILD_VECTOR, dl, VT, V));
15200         }
15201         if (Op.getOpcode() == ISD::SRL) {
15202           // Make a large shift.
15203           SDValue SRL = getTargetVShiftByConstNode(X86ISD::VSRLI, dl,
15204                                                    MVT::v8i16, R, ShiftAmt,
15205                                                    DAG);
15206           SRL = DAG.getNode(ISD::BITCAST, dl, VT, SRL);
15207           // Zero out the leftmost bits.
15208           SmallVector<SDValue, 16> V(16,
15209                                      DAG.getConstant(uint8_t(-1U) >> ShiftAmt,
15210                                                      MVT::i8));
15211           return DAG.getNode(ISD::AND, dl, VT, SRL,
15212                              DAG.getNode(ISD::BUILD_VECTOR, dl, VT, V));
15213         }
15214         if (Op.getOpcode() == ISD::SRA) {
15215           if (ShiftAmt == 7) {
15216             // R s>> 7  ===  R s< 0
15217             SDValue Zeros = getZeroVector(VT, Subtarget, DAG, dl);
15218             return DAG.getNode(X86ISD::PCMPGT, dl, VT, Zeros, R);
15219           }
15220
15221           // R s>> a === ((R u>> a) ^ m) - m
15222           SDValue Res = DAG.getNode(ISD::SRL, dl, VT, R, Amt);
15223           SmallVector<SDValue, 16> V(16, DAG.getConstant(128 >> ShiftAmt,
15224                                                          MVT::i8));
15225           SDValue Mask = DAG.getNode(ISD::BUILD_VECTOR, dl, VT, V);
15226           Res = DAG.getNode(ISD::XOR, dl, VT, Res, Mask);
15227           Res = DAG.getNode(ISD::SUB, dl, VT, Res, Mask);
15228           return Res;
15229         }
15230         llvm_unreachable("Unknown shift opcode.");
15231       }
15232
15233       if (Subtarget->hasInt256() && VT == MVT::v32i8) {
15234         if (Op.getOpcode() == ISD::SHL) {
15235           // Make a large shift.
15236           SDValue SHL = getTargetVShiftByConstNode(X86ISD::VSHLI, dl,
15237                                                    MVT::v16i16, R, ShiftAmt,
15238                                                    DAG);
15239           SHL = DAG.getNode(ISD::BITCAST, dl, VT, SHL);
15240           // Zero out the rightmost bits.
15241           SmallVector<SDValue, 32> V(32,
15242                                      DAG.getConstant(uint8_t(-1U << ShiftAmt),
15243                                                      MVT::i8));
15244           return DAG.getNode(ISD::AND, dl, VT, SHL,
15245                              DAG.getNode(ISD::BUILD_VECTOR, dl, VT, V));
15246         }
15247         if (Op.getOpcode() == ISD::SRL) {
15248           // Make a large shift.
15249           SDValue SRL = getTargetVShiftByConstNode(X86ISD::VSRLI, dl,
15250                                                    MVT::v16i16, R, ShiftAmt,
15251                                                    DAG);
15252           SRL = DAG.getNode(ISD::BITCAST, dl, VT, SRL);
15253           // Zero out the leftmost bits.
15254           SmallVector<SDValue, 32> V(32,
15255                                      DAG.getConstant(uint8_t(-1U) >> ShiftAmt,
15256                                                      MVT::i8));
15257           return DAG.getNode(ISD::AND, dl, VT, SRL,
15258                              DAG.getNode(ISD::BUILD_VECTOR, dl, VT, V));
15259         }
15260         if (Op.getOpcode() == ISD::SRA) {
15261           if (ShiftAmt == 7) {
15262             // R s>> 7  ===  R s< 0
15263             SDValue Zeros = getZeroVector(VT, Subtarget, DAG, dl);
15264             return DAG.getNode(X86ISD::PCMPGT, dl, VT, Zeros, R);
15265           }
15266
15267           // R s>> a === ((R u>> a) ^ m) - m
15268           SDValue Res = DAG.getNode(ISD::SRL, dl, VT, R, Amt);
15269           SmallVector<SDValue, 32> V(32, DAG.getConstant(128 >> ShiftAmt,
15270                                                          MVT::i8));
15271           SDValue Mask = DAG.getNode(ISD::BUILD_VECTOR, dl, VT, V);
15272           Res = DAG.getNode(ISD::XOR, dl, VT, Res, Mask);
15273           Res = DAG.getNode(ISD::SUB, dl, VT, Res, Mask);
15274           return Res;
15275         }
15276         llvm_unreachable("Unknown shift opcode.");
15277       }
15278     }
15279   }
15280
15281   // Special case in 32-bit mode, where i64 is expanded into high and low parts.
15282   if (!Subtarget->is64Bit() &&
15283       (VT == MVT::v2i64 || (Subtarget->hasInt256() && VT == MVT::v4i64)) &&
15284       Amt.getOpcode() == ISD::BITCAST &&
15285       Amt.getOperand(0).getOpcode() == ISD::BUILD_VECTOR) {
15286     Amt = Amt.getOperand(0);
15287     unsigned Ratio = Amt.getSimpleValueType().getVectorNumElements() /
15288                      VT.getVectorNumElements();
15289     unsigned RatioInLog2 = Log2_32_Ceil(Ratio);
15290     uint64_t ShiftAmt = 0;
15291     for (unsigned i = 0; i != Ratio; ++i) {
15292       ConstantSDNode *C = dyn_cast<ConstantSDNode>(Amt.getOperand(i));
15293       if (!C)
15294         return SDValue();
15295       // 6 == Log2(64)
15296       ShiftAmt |= C->getZExtValue() << (i * (1 << (6 - RatioInLog2)));
15297     }
15298     // Check remaining shift amounts.
15299     for (unsigned i = Ratio; i != Amt.getNumOperands(); i += Ratio) {
15300       uint64_t ShAmt = 0;
15301       for (unsigned j = 0; j != Ratio; ++j) {
15302         ConstantSDNode *C =
15303           dyn_cast<ConstantSDNode>(Amt.getOperand(i + j));
15304         if (!C)
15305           return SDValue();
15306         // 6 == Log2(64)
15307         ShAmt |= C->getZExtValue() << (j * (1 << (6 - RatioInLog2)));
15308       }
15309       if (ShAmt != ShiftAmt)
15310         return SDValue();
15311     }
15312     switch (Op.getOpcode()) {
15313     default:
15314       llvm_unreachable("Unknown shift opcode!");
15315     case ISD::SHL:
15316       return getTargetVShiftByConstNode(X86ISD::VSHLI, dl, VT, R, ShiftAmt,
15317                                         DAG);
15318     case ISD::SRL:
15319       return getTargetVShiftByConstNode(X86ISD::VSRLI, dl, VT, R, ShiftAmt,
15320                                         DAG);
15321     case ISD::SRA:
15322       return getTargetVShiftByConstNode(X86ISD::VSRAI, dl, VT, R, ShiftAmt,
15323                                         DAG);
15324     }
15325   }
15326
15327   return SDValue();
15328 }
15329
15330 static SDValue LowerScalarVariableShift(SDValue Op, SelectionDAG &DAG,
15331                                         const X86Subtarget* Subtarget) {
15332   MVT VT = Op.getSimpleValueType();
15333   SDLoc dl(Op);
15334   SDValue R = Op.getOperand(0);
15335   SDValue Amt = Op.getOperand(1);
15336
15337   if ((VT == MVT::v2i64 && Op.getOpcode() != ISD::SRA) ||
15338       VT == MVT::v4i32 || VT == MVT::v8i16 ||
15339       (Subtarget->hasInt256() &&
15340        ((VT == MVT::v4i64 && Op.getOpcode() != ISD::SRA) ||
15341         VT == MVT::v8i32 || VT == MVT::v16i16)) ||
15342        (Subtarget->hasAVX512() && (VT == MVT::v8i64 || VT == MVT::v16i32))) {
15343     SDValue BaseShAmt;
15344     EVT EltVT = VT.getVectorElementType();
15345
15346     if (Amt.getOpcode() == ISD::BUILD_VECTOR) {
15347       unsigned NumElts = VT.getVectorNumElements();
15348       unsigned i, j;
15349       for (i = 0; i != NumElts; ++i) {
15350         if (Amt.getOperand(i).getOpcode() == ISD::UNDEF)
15351           continue;
15352         break;
15353       }
15354       for (j = i; j != NumElts; ++j) {
15355         SDValue Arg = Amt.getOperand(j);
15356         if (Arg.getOpcode() == ISD::UNDEF) continue;
15357         if (Arg != Amt.getOperand(i))
15358           break;
15359       }
15360       if (i != NumElts && j == NumElts)
15361         BaseShAmt = Amt.getOperand(i);
15362     } else {
15363       if (Amt.getOpcode() == ISD::EXTRACT_SUBVECTOR)
15364         Amt = Amt.getOperand(0);
15365       if (Amt.getOpcode() == ISD::VECTOR_SHUFFLE &&
15366                cast<ShuffleVectorSDNode>(Amt)->isSplat()) {
15367         SDValue InVec = Amt.getOperand(0);
15368         if (InVec.getOpcode() == ISD::BUILD_VECTOR) {
15369           unsigned NumElts = InVec.getValueType().getVectorNumElements();
15370           unsigned i = 0;
15371           for (; i != NumElts; ++i) {
15372             SDValue Arg = InVec.getOperand(i);
15373             if (Arg.getOpcode() == ISD::UNDEF) continue;
15374             BaseShAmt = Arg;
15375             break;
15376           }
15377         } else if (InVec.getOpcode() == ISD::INSERT_VECTOR_ELT) {
15378            if (ConstantSDNode *C =
15379                dyn_cast<ConstantSDNode>(InVec.getOperand(2))) {
15380              unsigned SplatIdx =
15381                cast<ShuffleVectorSDNode>(Amt)->getSplatIndex();
15382              if (C->getZExtValue() == SplatIdx)
15383                BaseShAmt = InVec.getOperand(1);
15384            }
15385         }
15386         if (!BaseShAmt.getNode())
15387           BaseShAmt = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, EltVT, Amt,
15388                                   DAG.getIntPtrConstant(0));
15389       }
15390     }
15391
15392     if (BaseShAmt.getNode()) {
15393       if (EltVT.bitsGT(MVT::i32))
15394         BaseShAmt = DAG.getNode(ISD::TRUNCATE, dl, MVT::i32, BaseShAmt);
15395       else if (EltVT.bitsLT(MVT::i32))
15396         BaseShAmt = DAG.getNode(ISD::ZERO_EXTEND, dl, MVT::i32, BaseShAmt);
15397
15398       switch (Op.getOpcode()) {
15399       default:
15400         llvm_unreachable("Unknown shift opcode!");
15401       case ISD::SHL:
15402         switch (VT.SimpleTy) {
15403         default: return SDValue();
15404         case MVT::v2i64:
15405         case MVT::v4i32:
15406         case MVT::v8i16:
15407         case MVT::v4i64:
15408         case MVT::v8i32:
15409         case MVT::v16i16:
15410         case MVT::v16i32:
15411         case MVT::v8i64:
15412           return getTargetVShiftNode(X86ISD::VSHLI, dl, VT, R, BaseShAmt, DAG);
15413         }
15414       case ISD::SRA:
15415         switch (VT.SimpleTy) {
15416         default: return SDValue();
15417         case MVT::v4i32:
15418         case MVT::v8i16:
15419         case MVT::v8i32:
15420         case MVT::v16i16:
15421         case MVT::v16i32:
15422         case MVT::v8i64:
15423           return getTargetVShiftNode(X86ISD::VSRAI, dl, VT, R, BaseShAmt, DAG);
15424         }
15425       case ISD::SRL:
15426         switch (VT.SimpleTy) {
15427         default: return SDValue();
15428         case MVT::v2i64:
15429         case MVT::v4i32:
15430         case MVT::v8i16:
15431         case MVT::v4i64:
15432         case MVT::v8i32:
15433         case MVT::v16i16:
15434         case MVT::v16i32:
15435         case MVT::v8i64:
15436           return getTargetVShiftNode(X86ISD::VSRLI, dl, VT, R, BaseShAmt, DAG);
15437         }
15438       }
15439     }
15440   }
15441
15442   // Special case in 32-bit mode, where i64 is expanded into high and low parts.
15443   if (!Subtarget->is64Bit() &&
15444       (VT == MVT::v2i64 || (Subtarget->hasInt256() && VT == MVT::v4i64) ||
15445       (Subtarget->hasAVX512() && VT == MVT::v8i64)) &&
15446       Amt.getOpcode() == ISD::BITCAST &&
15447       Amt.getOperand(0).getOpcode() == ISD::BUILD_VECTOR) {
15448     Amt = Amt.getOperand(0);
15449     unsigned Ratio = Amt.getSimpleValueType().getVectorNumElements() /
15450                      VT.getVectorNumElements();
15451     std::vector<SDValue> Vals(Ratio);
15452     for (unsigned i = 0; i != Ratio; ++i)
15453       Vals[i] = Amt.getOperand(i);
15454     for (unsigned i = Ratio; i != Amt.getNumOperands(); i += Ratio) {
15455       for (unsigned j = 0; j != Ratio; ++j)
15456         if (Vals[j] != Amt.getOperand(i + j))
15457           return SDValue();
15458     }
15459     switch (Op.getOpcode()) {
15460     default:
15461       llvm_unreachable("Unknown shift opcode!");
15462     case ISD::SHL:
15463       return DAG.getNode(X86ISD::VSHL, dl, VT, R, Op.getOperand(1));
15464     case ISD::SRL:
15465       return DAG.getNode(X86ISD::VSRL, dl, VT, R, Op.getOperand(1));
15466     case ISD::SRA:
15467       return DAG.getNode(X86ISD::VSRA, dl, VT, R, Op.getOperand(1));
15468     }
15469   }
15470
15471   return SDValue();
15472 }
15473
15474 static SDValue LowerShift(SDValue Op, const X86Subtarget* Subtarget,
15475                           SelectionDAG &DAG) {
15476
15477   MVT VT = Op.getSimpleValueType();
15478   SDLoc dl(Op);
15479   SDValue R = Op.getOperand(0);
15480   SDValue Amt = Op.getOperand(1);
15481   SDValue V;
15482
15483   if (!Subtarget->hasSSE2())
15484     return SDValue();
15485
15486   V = LowerScalarImmediateShift(Op, DAG, Subtarget);
15487   if (V.getNode())
15488     return V;
15489
15490   V = LowerScalarVariableShift(Op, DAG, Subtarget);
15491   if (V.getNode())
15492       return V;
15493
15494   if (Subtarget->hasAVX512() && (VT == MVT::v16i32 || VT == MVT::v8i64))
15495     return Op;
15496   // AVX2 has VPSLLV/VPSRAV/VPSRLV.
15497   if (Subtarget->hasInt256()) {
15498     if (Op.getOpcode() == ISD::SRL &&
15499         (VT == MVT::v2i64 || VT == MVT::v4i32 ||
15500          VT == MVT::v4i64 || VT == MVT::v8i32))
15501       return Op;
15502     if (Op.getOpcode() == ISD::SHL &&
15503         (VT == MVT::v2i64 || VT == MVT::v4i32 ||
15504          VT == MVT::v4i64 || VT == MVT::v8i32))
15505       return Op;
15506     if (Op.getOpcode() == ISD::SRA && (VT == MVT::v4i32 || VT == MVT::v8i32))
15507       return Op;
15508   }
15509
15510   // If possible, lower this packed shift into a vector multiply instead of
15511   // expanding it into a sequence of scalar shifts.
15512   // Do this only if the vector shift count is a constant build_vector.
15513   if (Op.getOpcode() == ISD::SHL &&
15514       (VT == MVT::v8i16 || VT == MVT::v4i32 ||
15515        (Subtarget->hasInt256() && VT == MVT::v16i16)) &&
15516       ISD::isBuildVectorOfConstantSDNodes(Amt.getNode())) {
15517     SmallVector<SDValue, 8> Elts;
15518     EVT SVT = VT.getScalarType();
15519     unsigned SVTBits = SVT.getSizeInBits();
15520     const APInt &One = APInt(SVTBits, 1);
15521     unsigned NumElems = VT.getVectorNumElements();
15522
15523     for (unsigned i=0; i !=NumElems; ++i) {
15524       SDValue Op = Amt->getOperand(i);
15525       if (Op->getOpcode() == ISD::UNDEF) {
15526         Elts.push_back(Op);
15527         continue;
15528       }
15529
15530       ConstantSDNode *ND = cast<ConstantSDNode>(Op);
15531       const APInt &C = APInt(SVTBits, ND->getAPIntValue().getZExtValue());
15532       uint64_t ShAmt = C.getZExtValue();
15533       if (ShAmt >= SVTBits) {
15534         Elts.push_back(DAG.getUNDEF(SVT));
15535         continue;
15536       }
15537       Elts.push_back(DAG.getConstant(One.shl(ShAmt), SVT));
15538     }
15539     SDValue BV = DAG.getNode(ISD::BUILD_VECTOR, dl, VT, Elts);
15540     return DAG.getNode(ISD::MUL, dl, VT, R, BV);
15541   }
15542
15543   // Lower SHL with variable shift amount.
15544   if (VT == MVT::v4i32 && Op->getOpcode() == ISD::SHL) {
15545     Op = DAG.getNode(ISD::SHL, dl, VT, Amt, DAG.getConstant(23, VT));
15546
15547     Op = DAG.getNode(ISD::ADD, dl, VT, Op, DAG.getConstant(0x3f800000U, VT));
15548     Op = DAG.getNode(ISD::BITCAST, dl, MVT::v4f32, Op);
15549     Op = DAG.getNode(ISD::FP_TO_SINT, dl, VT, Op);
15550     return DAG.getNode(ISD::MUL, dl, VT, Op, R);
15551   }
15552
15553   // If possible, lower this shift as a sequence of two shifts by
15554   // constant plus a MOVSS/MOVSD instead of scalarizing it.
15555   // Example:
15556   //   (v4i32 (srl A, (build_vector < X, Y, Y, Y>)))
15557   //
15558   // Could be rewritten as:
15559   //   (v4i32 (MOVSS (srl A, <Y,Y,Y,Y>), (srl A, <X,X,X,X>)))
15560   //
15561   // The advantage is that the two shifts from the example would be
15562   // lowered as X86ISD::VSRLI nodes. This would be cheaper than scalarizing
15563   // the vector shift into four scalar shifts plus four pairs of vector
15564   // insert/extract.
15565   if ((VT == MVT::v8i16 || VT == MVT::v4i32) &&
15566       ISD::isBuildVectorOfConstantSDNodes(Amt.getNode())) {
15567     unsigned TargetOpcode = X86ISD::MOVSS;
15568     bool CanBeSimplified;
15569     // The splat value for the first packed shift (the 'X' from the example).
15570     SDValue Amt1 = Amt->getOperand(0);
15571     // The splat value for the second packed shift (the 'Y' from the example).
15572     SDValue Amt2 = (VT == MVT::v4i32) ? Amt->getOperand(1) :
15573                                         Amt->getOperand(2);
15574
15575     // See if it is possible to replace this node with a sequence of
15576     // two shifts followed by a MOVSS/MOVSD
15577     if (VT == MVT::v4i32) {
15578       // Check if it is legal to use a MOVSS.
15579       CanBeSimplified = Amt2 == Amt->getOperand(2) &&
15580                         Amt2 == Amt->getOperand(3);
15581       if (!CanBeSimplified) {
15582         // Otherwise, check if we can still simplify this node using a MOVSD.
15583         CanBeSimplified = Amt1 == Amt->getOperand(1) &&
15584                           Amt->getOperand(2) == Amt->getOperand(3);
15585         TargetOpcode = X86ISD::MOVSD;
15586         Amt2 = Amt->getOperand(2);
15587       }
15588     } else {
15589       // Do similar checks for the case where the machine value type
15590       // is MVT::v8i16.
15591       CanBeSimplified = Amt1 == Amt->getOperand(1);
15592       for (unsigned i=3; i != 8 && CanBeSimplified; ++i)
15593         CanBeSimplified = Amt2 == Amt->getOperand(i);
15594
15595       if (!CanBeSimplified) {
15596         TargetOpcode = X86ISD::MOVSD;
15597         CanBeSimplified = true;
15598         Amt2 = Amt->getOperand(4);
15599         for (unsigned i=0; i != 4 && CanBeSimplified; ++i)
15600           CanBeSimplified = Amt1 == Amt->getOperand(i);
15601         for (unsigned j=4; j != 8 && CanBeSimplified; ++j)
15602           CanBeSimplified = Amt2 == Amt->getOperand(j);
15603       }
15604     }
15605
15606     if (CanBeSimplified && isa<ConstantSDNode>(Amt1) &&
15607         isa<ConstantSDNode>(Amt2)) {
15608       // Replace this node with two shifts followed by a MOVSS/MOVSD.
15609       EVT CastVT = MVT::v4i32;
15610       SDValue Splat1 =
15611         DAG.getConstant(cast<ConstantSDNode>(Amt1)->getAPIntValue(), VT);
15612       SDValue Shift1 = DAG.getNode(Op->getOpcode(), dl, VT, R, Splat1);
15613       SDValue Splat2 =
15614         DAG.getConstant(cast<ConstantSDNode>(Amt2)->getAPIntValue(), VT);
15615       SDValue Shift2 = DAG.getNode(Op->getOpcode(), dl, VT, R, Splat2);
15616       if (TargetOpcode == X86ISD::MOVSD)
15617         CastVT = MVT::v2i64;
15618       SDValue BitCast1 = DAG.getNode(ISD::BITCAST, dl, CastVT, Shift1);
15619       SDValue BitCast2 = DAG.getNode(ISD::BITCAST, dl, CastVT, Shift2);
15620       SDValue Result = getTargetShuffleNode(TargetOpcode, dl, CastVT, BitCast2,
15621                                             BitCast1, DAG);
15622       return DAG.getNode(ISD::BITCAST, dl, VT, Result);
15623     }
15624   }
15625
15626   if (VT == MVT::v16i8 && Op->getOpcode() == ISD::SHL) {
15627     assert(Subtarget->hasSSE2() && "Need SSE2 for pslli/pcmpeq.");
15628
15629     // a = a << 5;
15630     Op = DAG.getNode(ISD::SHL, dl, VT, Amt, DAG.getConstant(5, VT));
15631     Op = DAG.getNode(ISD::BITCAST, dl, VT, Op);
15632
15633     // Turn 'a' into a mask suitable for VSELECT
15634     SDValue VSelM = DAG.getConstant(0x80, VT);
15635     SDValue OpVSel = DAG.getNode(ISD::AND, dl, VT, VSelM, Op);
15636     OpVSel = DAG.getNode(X86ISD::PCMPEQ, dl, VT, OpVSel, VSelM);
15637
15638     SDValue CM1 = DAG.getConstant(0x0f, VT);
15639     SDValue CM2 = DAG.getConstant(0x3f, VT);
15640
15641     // r = VSELECT(r, psllw(r & (char16)15, 4), a);
15642     SDValue M = DAG.getNode(ISD::AND, dl, VT, R, CM1);
15643     M = getTargetVShiftByConstNode(X86ISD::VSHLI, dl, MVT::v8i16, M, 4, DAG);
15644     M = DAG.getNode(ISD::BITCAST, dl, VT, M);
15645     R = DAG.getNode(ISD::VSELECT, dl, VT, OpVSel, M, R);
15646
15647     // a += a
15648     Op = DAG.getNode(ISD::ADD, dl, VT, Op, Op);
15649     OpVSel = DAG.getNode(ISD::AND, dl, VT, VSelM, Op);
15650     OpVSel = DAG.getNode(X86ISD::PCMPEQ, dl, VT, OpVSel, VSelM);
15651
15652     // r = VSELECT(r, psllw(r & (char16)63, 2), a);
15653     M = DAG.getNode(ISD::AND, dl, VT, R, CM2);
15654     M = getTargetVShiftByConstNode(X86ISD::VSHLI, dl, MVT::v8i16, M, 2, DAG);
15655     M = DAG.getNode(ISD::BITCAST, dl, VT, M);
15656     R = DAG.getNode(ISD::VSELECT, dl, VT, OpVSel, M, R);
15657
15658     // a += a
15659     Op = DAG.getNode(ISD::ADD, dl, VT, Op, Op);
15660     OpVSel = DAG.getNode(ISD::AND, dl, VT, VSelM, Op);
15661     OpVSel = DAG.getNode(X86ISD::PCMPEQ, dl, VT, OpVSel, VSelM);
15662
15663     // return VSELECT(r, r+r, a);
15664     R = DAG.getNode(ISD::VSELECT, dl, VT, OpVSel,
15665                     DAG.getNode(ISD::ADD, dl, VT, R, R), R);
15666     return R;
15667   }
15668
15669   // It's worth extending once and using the v8i32 shifts for 16-bit types, but
15670   // the extra overheads to get from v16i8 to v8i32 make the existing SSE
15671   // solution better.
15672   if (Subtarget->hasInt256() && VT == MVT::v8i16) {
15673     MVT NewVT = VT == MVT::v8i16 ? MVT::v8i32 : MVT::v16i16;
15674     unsigned ExtOpc =
15675         Op.getOpcode() == ISD::SRA ? ISD::SIGN_EXTEND : ISD::ZERO_EXTEND;
15676     R = DAG.getNode(ExtOpc, dl, NewVT, R);
15677     Amt = DAG.getNode(ISD::ANY_EXTEND, dl, NewVT, Amt);
15678     return DAG.getNode(ISD::TRUNCATE, dl, VT,
15679                        DAG.getNode(Op.getOpcode(), dl, NewVT, R, Amt));
15680     }
15681
15682   // Decompose 256-bit shifts into smaller 128-bit shifts.
15683   if (VT.is256BitVector()) {
15684     unsigned NumElems = VT.getVectorNumElements();
15685     MVT EltVT = VT.getVectorElementType();
15686     EVT NewVT = MVT::getVectorVT(EltVT, NumElems/2);
15687
15688     // Extract the two vectors
15689     SDValue V1 = Extract128BitVector(R, 0, DAG, dl);
15690     SDValue V2 = Extract128BitVector(R, NumElems/2, DAG, dl);
15691
15692     // Recreate the shift amount vectors
15693     SDValue Amt1, Amt2;
15694     if (Amt.getOpcode() == ISD::BUILD_VECTOR) {
15695       // Constant shift amount
15696       SmallVector<SDValue, 4> Amt1Csts;
15697       SmallVector<SDValue, 4> Amt2Csts;
15698       for (unsigned i = 0; i != NumElems/2; ++i)
15699         Amt1Csts.push_back(Amt->getOperand(i));
15700       for (unsigned i = NumElems/2; i != NumElems; ++i)
15701         Amt2Csts.push_back(Amt->getOperand(i));
15702
15703       Amt1 = DAG.getNode(ISD::BUILD_VECTOR, dl, NewVT, Amt1Csts);
15704       Amt2 = DAG.getNode(ISD::BUILD_VECTOR, dl, NewVT, Amt2Csts);
15705     } else {
15706       // Variable shift amount
15707       Amt1 = Extract128BitVector(Amt, 0, DAG, dl);
15708       Amt2 = Extract128BitVector(Amt, NumElems/2, DAG, dl);
15709     }
15710
15711     // Issue new vector shifts for the smaller types
15712     V1 = DAG.getNode(Op.getOpcode(), dl, NewVT, V1, Amt1);
15713     V2 = DAG.getNode(Op.getOpcode(), dl, NewVT, V2, Amt2);
15714
15715     // Concatenate the result back
15716     return DAG.getNode(ISD::CONCAT_VECTORS, dl, VT, V1, V2);
15717   }
15718
15719   return SDValue();
15720 }
15721
15722 static SDValue LowerXALUO(SDValue Op, SelectionDAG &DAG) {
15723   // Lower the "add/sub/mul with overflow" instruction into a regular ins plus
15724   // a "setcc" instruction that checks the overflow flag. The "brcond" lowering
15725   // looks for this combo and may remove the "setcc" instruction if the "setcc"
15726   // has only one use.
15727   SDNode *N = Op.getNode();
15728   SDValue LHS = N->getOperand(0);
15729   SDValue RHS = N->getOperand(1);
15730   unsigned BaseOp = 0;
15731   unsigned Cond = 0;
15732   SDLoc DL(Op);
15733   switch (Op.getOpcode()) {
15734   default: llvm_unreachable("Unknown ovf instruction!");
15735   case ISD::SADDO:
15736     // A subtract of one will be selected as a INC. Note that INC doesn't
15737     // set CF, so we can't do this for UADDO.
15738     if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(RHS))
15739       if (C->isOne()) {
15740         BaseOp = X86ISD::INC;
15741         Cond = X86::COND_O;
15742         break;
15743       }
15744     BaseOp = X86ISD::ADD;
15745     Cond = X86::COND_O;
15746     break;
15747   case ISD::UADDO:
15748     BaseOp = X86ISD::ADD;
15749     Cond = X86::COND_B;
15750     break;
15751   case ISD::SSUBO:
15752     // A subtract of one will be selected as a DEC. Note that DEC doesn't
15753     // set CF, so we can't do this for USUBO.
15754     if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(RHS))
15755       if (C->isOne()) {
15756         BaseOp = X86ISD::DEC;
15757         Cond = X86::COND_O;
15758         break;
15759       }
15760     BaseOp = X86ISD::SUB;
15761     Cond = X86::COND_O;
15762     break;
15763   case ISD::USUBO:
15764     BaseOp = X86ISD::SUB;
15765     Cond = X86::COND_B;
15766     break;
15767   case ISD::SMULO:
15768     BaseOp = X86ISD::SMUL;
15769     Cond = X86::COND_O;
15770     break;
15771   case ISD::UMULO: { // i64, i8 = umulo lhs, rhs --> i64, i64, i32 umul lhs,rhs
15772     SDVTList VTs = DAG.getVTList(N->getValueType(0), N->getValueType(0),
15773                                  MVT::i32);
15774     SDValue Sum = DAG.getNode(X86ISD::UMUL, DL, VTs, LHS, RHS);
15775
15776     SDValue SetCC =
15777       DAG.getNode(X86ISD::SETCC, DL, MVT::i8,
15778                   DAG.getConstant(X86::COND_O, MVT::i32),
15779                   SDValue(Sum.getNode(), 2));
15780
15781     return DAG.getNode(ISD::MERGE_VALUES, DL, N->getVTList(), Sum, SetCC);
15782   }
15783   }
15784
15785   // Also sets EFLAGS.
15786   SDVTList VTs = DAG.getVTList(N->getValueType(0), MVT::i32);
15787   SDValue Sum = DAG.getNode(BaseOp, DL, VTs, LHS, RHS);
15788
15789   SDValue SetCC =
15790     DAG.getNode(X86ISD::SETCC, DL, N->getValueType(1),
15791                 DAG.getConstant(Cond, MVT::i32),
15792                 SDValue(Sum.getNode(), 1));
15793
15794   return DAG.getNode(ISD::MERGE_VALUES, DL, N->getVTList(), Sum, SetCC);
15795 }
15796
15797 SDValue X86TargetLowering::LowerSIGN_EXTEND_INREG(SDValue Op,
15798                                                   SelectionDAG &DAG) const {
15799   SDLoc dl(Op);
15800   EVT ExtraVT = cast<VTSDNode>(Op.getOperand(1))->getVT();
15801   MVT VT = Op.getSimpleValueType();
15802
15803   if (!Subtarget->hasSSE2() || !VT.isVector())
15804     return SDValue();
15805
15806   unsigned BitsDiff = VT.getScalarType().getSizeInBits() -
15807                       ExtraVT.getScalarType().getSizeInBits();
15808
15809   switch (VT.SimpleTy) {
15810     default: return SDValue();
15811     case MVT::v8i32:
15812     case MVT::v16i16:
15813       if (!Subtarget->hasFp256())
15814         return SDValue();
15815       if (!Subtarget->hasInt256()) {
15816         // needs to be split
15817         unsigned NumElems = VT.getVectorNumElements();
15818
15819         // Extract the LHS vectors
15820         SDValue LHS = Op.getOperand(0);
15821         SDValue LHS1 = Extract128BitVector(LHS, 0, DAG, dl);
15822         SDValue LHS2 = Extract128BitVector(LHS, NumElems/2, DAG, dl);
15823
15824         MVT EltVT = VT.getVectorElementType();
15825         EVT NewVT = MVT::getVectorVT(EltVT, NumElems/2);
15826
15827         EVT ExtraEltVT = ExtraVT.getVectorElementType();
15828         unsigned ExtraNumElems = ExtraVT.getVectorNumElements();
15829         ExtraVT = EVT::getVectorVT(*DAG.getContext(), ExtraEltVT,
15830                                    ExtraNumElems/2);
15831         SDValue Extra = DAG.getValueType(ExtraVT);
15832
15833         LHS1 = DAG.getNode(Op.getOpcode(), dl, NewVT, LHS1, Extra);
15834         LHS2 = DAG.getNode(Op.getOpcode(), dl, NewVT, LHS2, Extra);
15835
15836         return DAG.getNode(ISD::CONCAT_VECTORS, dl, VT, LHS1, LHS2);
15837       }
15838       // fall through
15839     case MVT::v4i32:
15840     case MVT::v8i16: {
15841       SDValue Op0 = Op.getOperand(0);
15842       SDValue Op00 = Op0.getOperand(0);
15843       SDValue Tmp1;
15844       // Hopefully, this VECTOR_SHUFFLE is just a VZEXT.
15845       if (Op0.getOpcode() == ISD::BITCAST &&
15846           Op00.getOpcode() == ISD::VECTOR_SHUFFLE) {
15847         // (sext (vzext x)) -> (vsext x)
15848         Tmp1 = LowerVectorIntExtend(Op00, Subtarget, DAG);
15849         if (Tmp1.getNode()) {
15850           EVT ExtraEltVT = ExtraVT.getVectorElementType();
15851           // This folding is only valid when the in-reg type is a vector of i8,
15852           // i16, or i32.
15853           if (ExtraEltVT == MVT::i8 || ExtraEltVT == MVT::i16 ||
15854               ExtraEltVT == MVT::i32) {
15855             SDValue Tmp1Op0 = Tmp1.getOperand(0);
15856             assert(Tmp1Op0.getOpcode() == X86ISD::VZEXT &&
15857                    "This optimization is invalid without a VZEXT.");
15858             return DAG.getNode(X86ISD::VSEXT, dl, VT, Tmp1Op0.getOperand(0));
15859           }
15860           Op0 = Tmp1;
15861         }
15862       }
15863
15864       // If the above didn't work, then just use Shift-Left + Shift-Right.
15865       Tmp1 = getTargetVShiftByConstNode(X86ISD::VSHLI, dl, VT, Op0, BitsDiff,
15866                                         DAG);
15867       return getTargetVShiftByConstNode(X86ISD::VSRAI, dl, VT, Tmp1, BitsDiff,
15868                                         DAG);
15869     }
15870   }
15871 }
15872
15873 static SDValue LowerATOMIC_FENCE(SDValue Op, const X86Subtarget *Subtarget,
15874                                  SelectionDAG &DAG) {
15875   SDLoc dl(Op);
15876   AtomicOrdering FenceOrdering = static_cast<AtomicOrdering>(
15877     cast<ConstantSDNode>(Op.getOperand(1))->getZExtValue());
15878   SynchronizationScope FenceScope = static_cast<SynchronizationScope>(
15879     cast<ConstantSDNode>(Op.getOperand(2))->getZExtValue());
15880
15881   // The only fence that needs an instruction is a sequentially-consistent
15882   // cross-thread fence.
15883   if (FenceOrdering == SequentiallyConsistent && FenceScope == CrossThread) {
15884     // Use mfence if we have SSE2 or we're on x86-64 (even if we asked for
15885     // no-sse2). There isn't any reason to disable it if the target processor
15886     // supports it.
15887     if (Subtarget->hasSSE2() || Subtarget->is64Bit())
15888       return DAG.getNode(X86ISD::MFENCE, dl, MVT::Other, Op.getOperand(0));
15889
15890     SDValue Chain = Op.getOperand(0);
15891     SDValue Zero = DAG.getConstant(0, MVT::i32);
15892     SDValue Ops[] = {
15893       DAG.getRegister(X86::ESP, MVT::i32), // Base
15894       DAG.getTargetConstant(1, MVT::i8),   // Scale
15895       DAG.getRegister(0, MVT::i32),        // Index
15896       DAG.getTargetConstant(0, MVT::i32),  // Disp
15897       DAG.getRegister(0, MVT::i32),        // Segment.
15898       Zero,
15899       Chain
15900     };
15901     SDNode *Res = DAG.getMachineNode(X86::OR32mrLocked, dl, MVT::Other, Ops);
15902     return SDValue(Res, 0);
15903   }
15904
15905   // MEMBARRIER is a compiler barrier; it codegens to a no-op.
15906   return DAG.getNode(X86ISD::MEMBARRIER, dl, MVT::Other, Op.getOperand(0));
15907 }
15908
15909 static SDValue LowerCMP_SWAP(SDValue Op, const X86Subtarget *Subtarget,
15910                              SelectionDAG &DAG) {
15911   MVT T = Op.getSimpleValueType();
15912   SDLoc DL(Op);
15913   unsigned Reg = 0;
15914   unsigned size = 0;
15915   switch(T.SimpleTy) {
15916   default: llvm_unreachable("Invalid value type!");
15917   case MVT::i8:  Reg = X86::AL;  size = 1; break;
15918   case MVT::i16: Reg = X86::AX;  size = 2; break;
15919   case MVT::i32: Reg = X86::EAX; size = 4; break;
15920   case MVT::i64:
15921     assert(Subtarget->is64Bit() && "Node not type legal!");
15922     Reg = X86::RAX; size = 8;
15923     break;
15924   }
15925   SDValue cpIn = DAG.getCopyToReg(Op.getOperand(0), DL, Reg,
15926                                   Op.getOperand(2), SDValue());
15927   SDValue Ops[] = { cpIn.getValue(0),
15928                     Op.getOperand(1),
15929                     Op.getOperand(3),
15930                     DAG.getTargetConstant(size, MVT::i8),
15931                     cpIn.getValue(1) };
15932   SDVTList Tys = DAG.getVTList(MVT::Other, MVT::Glue);
15933   MachineMemOperand *MMO = cast<AtomicSDNode>(Op)->getMemOperand();
15934   SDValue Result = DAG.getMemIntrinsicNode(X86ISD::LCMPXCHG_DAG, DL, Tys,
15935                                            Ops, T, MMO);
15936
15937   SDValue cpOut =
15938     DAG.getCopyFromReg(Result.getValue(0), DL, Reg, T, Result.getValue(1));
15939   SDValue EFLAGS = DAG.getCopyFromReg(cpOut.getValue(1), DL, X86::EFLAGS,
15940                                       MVT::i32, cpOut.getValue(2));
15941   SDValue Success = DAG.getNode(X86ISD::SETCC, DL, Op->getValueType(1),
15942                                 DAG.getConstant(X86::COND_E, MVT::i8), EFLAGS);
15943
15944   DAG.ReplaceAllUsesOfValueWith(Op.getValue(0), cpOut);
15945   DAG.ReplaceAllUsesOfValueWith(Op.getValue(1), Success);
15946   DAG.ReplaceAllUsesOfValueWith(Op.getValue(2), EFLAGS.getValue(1));
15947   return SDValue();
15948 }
15949
15950 static SDValue LowerBITCAST(SDValue Op, const X86Subtarget *Subtarget,
15951                             SelectionDAG &DAG) {
15952   MVT SrcVT = Op.getOperand(0).getSimpleValueType();
15953   MVT DstVT = Op.getSimpleValueType();
15954
15955   if (SrcVT == MVT::v2i32 || SrcVT == MVT::v4i16 || SrcVT == MVT::v8i8) {
15956     assert(Subtarget->hasSSE2() && "Requires at least SSE2!");
15957     if (DstVT != MVT::f64)
15958       // This conversion needs to be expanded.
15959       return SDValue();
15960
15961     SDValue InVec = Op->getOperand(0);
15962     SDLoc dl(Op);
15963     unsigned NumElts = SrcVT.getVectorNumElements();
15964     EVT SVT = SrcVT.getVectorElementType();
15965
15966     // Widen the vector in input in the case of MVT::v2i32.
15967     // Example: from MVT::v2i32 to MVT::v4i32.
15968     SmallVector<SDValue, 16> Elts;
15969     for (unsigned i = 0, e = NumElts; i != e; ++i)
15970       Elts.push_back(DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, SVT, InVec,
15971                                  DAG.getIntPtrConstant(i)));
15972
15973     // Explicitly mark the extra elements as Undef.
15974     SDValue Undef = DAG.getUNDEF(SVT);
15975     for (unsigned i = NumElts, e = NumElts * 2; i != e; ++i)
15976       Elts.push_back(Undef);
15977
15978     EVT NewVT = EVT::getVectorVT(*DAG.getContext(), SVT, NumElts * 2);
15979     SDValue BV = DAG.getNode(ISD::BUILD_VECTOR, dl, NewVT, Elts);
15980     SDValue ToV2F64 = DAG.getNode(ISD::BITCAST, dl, MVT::v2f64, BV);
15981     return DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, MVT::f64, ToV2F64,
15982                        DAG.getIntPtrConstant(0));
15983   }
15984
15985   assert(Subtarget->is64Bit() && !Subtarget->hasSSE2() &&
15986          Subtarget->hasMMX() && "Unexpected custom BITCAST");
15987   assert((DstVT == MVT::i64 ||
15988           (DstVT.isVector() && DstVT.getSizeInBits()==64)) &&
15989          "Unexpected custom BITCAST");
15990   // i64 <=> MMX conversions are Legal.
15991   if (SrcVT==MVT::i64 && DstVT.isVector())
15992     return Op;
15993   if (DstVT==MVT::i64 && SrcVT.isVector())
15994     return Op;
15995   // MMX <=> MMX conversions are Legal.
15996   if (SrcVT.isVector() && DstVT.isVector())
15997     return Op;
15998   // All other conversions need to be expanded.
15999   return SDValue();
16000 }
16001
16002 static SDValue LowerLOAD_SUB(SDValue Op, SelectionDAG &DAG) {
16003   SDNode *Node = Op.getNode();
16004   SDLoc dl(Node);
16005   EVT T = Node->getValueType(0);
16006   SDValue negOp = DAG.getNode(ISD::SUB, dl, T,
16007                               DAG.getConstant(0, T), Node->getOperand(2));
16008   return DAG.getAtomic(ISD::ATOMIC_LOAD_ADD, dl,
16009                        cast<AtomicSDNode>(Node)->getMemoryVT(),
16010                        Node->getOperand(0),
16011                        Node->getOperand(1), negOp,
16012                        cast<AtomicSDNode>(Node)->getMemOperand(),
16013                        cast<AtomicSDNode>(Node)->getOrdering(),
16014                        cast<AtomicSDNode>(Node)->getSynchScope());
16015 }
16016
16017 static SDValue LowerATOMIC_STORE(SDValue Op, SelectionDAG &DAG) {
16018   SDNode *Node = Op.getNode();
16019   SDLoc dl(Node);
16020   EVT VT = cast<AtomicSDNode>(Node)->getMemoryVT();
16021
16022   // Convert seq_cst store -> xchg
16023   // Convert wide store -> swap (-> cmpxchg8b/cmpxchg16b)
16024   // FIXME: On 32-bit, store -> fist or movq would be more efficient
16025   //        (The only way to get a 16-byte store is cmpxchg16b)
16026   // FIXME: 16-byte ATOMIC_SWAP isn't actually hooked up at the moment.
16027   if (cast<AtomicSDNode>(Node)->getOrdering() == SequentiallyConsistent ||
16028       !DAG.getTargetLoweringInfo().isTypeLegal(VT)) {
16029     SDValue Swap = DAG.getAtomic(ISD::ATOMIC_SWAP, dl,
16030                                  cast<AtomicSDNode>(Node)->getMemoryVT(),
16031                                  Node->getOperand(0),
16032                                  Node->getOperand(1), Node->getOperand(2),
16033                                  cast<AtomicSDNode>(Node)->getMemOperand(),
16034                                  cast<AtomicSDNode>(Node)->getOrdering(),
16035                                  cast<AtomicSDNode>(Node)->getSynchScope());
16036     return Swap.getValue(1);
16037   }
16038   // Other atomic stores have a simple pattern.
16039   return Op;
16040 }
16041
16042 static SDValue LowerADDC_ADDE_SUBC_SUBE(SDValue Op, SelectionDAG &DAG) {
16043   EVT VT = Op.getNode()->getSimpleValueType(0);
16044
16045   // Let legalize expand this if it isn't a legal type yet.
16046   if (!DAG.getTargetLoweringInfo().isTypeLegal(VT))
16047     return SDValue();
16048
16049   SDVTList VTs = DAG.getVTList(VT, MVT::i32);
16050
16051   unsigned Opc;
16052   bool ExtraOp = false;
16053   switch (Op.getOpcode()) {
16054   default: llvm_unreachable("Invalid code");
16055   case ISD::ADDC: Opc = X86ISD::ADD; break;
16056   case ISD::ADDE: Opc = X86ISD::ADC; ExtraOp = true; break;
16057   case ISD::SUBC: Opc = X86ISD::SUB; break;
16058   case ISD::SUBE: Opc = X86ISD::SBB; ExtraOp = true; break;
16059   }
16060
16061   if (!ExtraOp)
16062     return DAG.getNode(Opc, SDLoc(Op), VTs, Op.getOperand(0),
16063                        Op.getOperand(1));
16064   return DAG.getNode(Opc, SDLoc(Op), VTs, Op.getOperand(0),
16065                      Op.getOperand(1), Op.getOperand(2));
16066 }
16067
16068 static SDValue LowerFSINCOS(SDValue Op, const X86Subtarget *Subtarget,
16069                             SelectionDAG &DAG) {
16070   assert(Subtarget->isTargetDarwin() && Subtarget->is64Bit());
16071
16072   // For MacOSX, we want to call an alternative entry point: __sincos_stret,
16073   // which returns the values as { float, float } (in XMM0) or
16074   // { double, double } (which is returned in XMM0, XMM1).
16075   SDLoc dl(Op);
16076   SDValue Arg = Op.getOperand(0);
16077   EVT ArgVT = Arg.getValueType();
16078   Type *ArgTy = ArgVT.getTypeForEVT(*DAG.getContext());
16079
16080   TargetLowering::ArgListTy Args;
16081   TargetLowering::ArgListEntry Entry;
16082
16083   Entry.Node = Arg;
16084   Entry.Ty = ArgTy;
16085   Entry.isSExt = false;
16086   Entry.isZExt = false;
16087   Args.push_back(Entry);
16088
16089   bool isF64 = ArgVT == MVT::f64;
16090   // Only optimize x86_64 for now. i386 is a bit messy. For f32,
16091   // the small struct {f32, f32} is returned in (eax, edx). For f64,
16092   // the results are returned via SRet in memory.
16093   const char *LibcallName =  isF64 ? "__sincos_stret" : "__sincosf_stret";
16094   const TargetLowering &TLI = DAG.getTargetLoweringInfo();
16095   SDValue Callee = DAG.getExternalSymbol(LibcallName, TLI.getPointerTy());
16096
16097   Type *RetTy = isF64
16098     ? (Type*)StructType::get(ArgTy, ArgTy, NULL)
16099     : (Type*)VectorType::get(ArgTy, 4);
16100
16101   TargetLowering::CallLoweringInfo CLI(DAG);
16102   CLI.setDebugLoc(dl).setChain(DAG.getEntryNode())
16103     .setCallee(CallingConv::C, RetTy, Callee, std::move(Args), 0);
16104
16105   std::pair<SDValue, SDValue> CallResult = TLI.LowerCallTo(CLI);
16106
16107   if (isF64)
16108     // Returned in xmm0 and xmm1.
16109     return CallResult.first;
16110
16111   // Returned in bits 0:31 and 32:64 xmm0.
16112   SDValue SinVal = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, ArgVT,
16113                                CallResult.first, DAG.getIntPtrConstant(0));
16114   SDValue CosVal = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, ArgVT,
16115                                CallResult.first, DAG.getIntPtrConstant(1));
16116   SDVTList Tys = DAG.getVTList(ArgVT, ArgVT);
16117   return DAG.getNode(ISD::MERGE_VALUES, dl, Tys, SinVal, CosVal);
16118 }
16119
16120 /// LowerOperation - Provide custom lowering hooks for some operations.
16121 ///
16122 SDValue X86TargetLowering::LowerOperation(SDValue Op, SelectionDAG &DAG) const {
16123   switch (Op.getOpcode()) {
16124   default: llvm_unreachable("Should not custom lower this!");
16125   case ISD::SIGN_EXTEND_INREG:  return LowerSIGN_EXTEND_INREG(Op,DAG);
16126   case ISD::ATOMIC_FENCE:       return LowerATOMIC_FENCE(Op, Subtarget, DAG);
16127   case ISD::ATOMIC_CMP_SWAP_WITH_SUCCESS:
16128     return LowerCMP_SWAP(Op, Subtarget, DAG);
16129   case ISD::ATOMIC_LOAD_SUB:    return LowerLOAD_SUB(Op,DAG);
16130   case ISD::ATOMIC_STORE:       return LowerATOMIC_STORE(Op,DAG);
16131   case ISD::BUILD_VECTOR:       return LowerBUILD_VECTOR(Op, DAG);
16132   case ISD::CONCAT_VECTORS:     return LowerCONCAT_VECTORS(Op, DAG);
16133   case ISD::VECTOR_SHUFFLE:     return LowerVECTOR_SHUFFLE(Op, DAG);
16134   case ISD::VSELECT:            return LowerVSELECT(Op, DAG);
16135   case ISD::EXTRACT_VECTOR_ELT: return LowerEXTRACT_VECTOR_ELT(Op, DAG);
16136   case ISD::INSERT_VECTOR_ELT:  return LowerINSERT_VECTOR_ELT(Op, DAG);
16137   case ISD::EXTRACT_SUBVECTOR:  return LowerEXTRACT_SUBVECTOR(Op,Subtarget,DAG);
16138   case ISD::INSERT_SUBVECTOR:   return LowerINSERT_SUBVECTOR(Op, Subtarget,DAG);
16139   case ISD::SCALAR_TO_VECTOR:   return LowerSCALAR_TO_VECTOR(Op, DAG);
16140   case ISD::ConstantPool:       return LowerConstantPool(Op, DAG);
16141   case ISD::GlobalAddress:      return LowerGlobalAddress(Op, DAG);
16142   case ISD::GlobalTLSAddress:   return LowerGlobalTLSAddress(Op, DAG);
16143   case ISD::ExternalSymbol:     return LowerExternalSymbol(Op, DAG);
16144   case ISD::BlockAddress:       return LowerBlockAddress(Op, DAG);
16145   case ISD::SHL_PARTS:
16146   case ISD::SRA_PARTS:
16147   case ISD::SRL_PARTS:          return LowerShiftParts(Op, DAG);
16148   case ISD::SINT_TO_FP:         return LowerSINT_TO_FP(Op, DAG);
16149   case ISD::UINT_TO_FP:         return LowerUINT_TO_FP(Op, DAG);
16150   case ISD::TRUNCATE:           return LowerTRUNCATE(Op, DAG);
16151   case ISD::ZERO_EXTEND:        return LowerZERO_EXTEND(Op, Subtarget, DAG);
16152   case ISD::SIGN_EXTEND:        return LowerSIGN_EXTEND(Op, Subtarget, DAG);
16153   case ISD::ANY_EXTEND:         return LowerANY_EXTEND(Op, Subtarget, DAG);
16154   case ISD::FP_TO_SINT:         return LowerFP_TO_SINT(Op, DAG);
16155   case ISD::FP_TO_UINT:         return LowerFP_TO_UINT(Op, DAG);
16156   case ISD::FP_EXTEND:          return LowerFP_EXTEND(Op, DAG);
16157   case ISD::FABS:               return LowerFABS(Op, DAG);
16158   case ISD::FNEG:               return LowerFNEG(Op, DAG);
16159   case ISD::FCOPYSIGN:          return LowerFCOPYSIGN(Op, DAG);
16160   case ISD::FGETSIGN:           return LowerFGETSIGN(Op, DAG);
16161   case ISD::SETCC:              return LowerSETCC(Op, DAG);
16162   case ISD::SELECT:             return LowerSELECT(Op, DAG);
16163   case ISD::BRCOND:             return LowerBRCOND(Op, DAG);
16164   case ISD::JumpTable:          return LowerJumpTable(Op, DAG);
16165   case ISD::VASTART:            return LowerVASTART(Op, DAG);
16166   case ISD::VAARG:              return LowerVAARG(Op, DAG);
16167   case ISD::VACOPY:             return LowerVACOPY(Op, Subtarget, DAG);
16168   case ISD::INTRINSIC_WO_CHAIN: return LowerINTRINSIC_WO_CHAIN(Op, DAG);
16169   case ISD::INTRINSIC_VOID:
16170   case ISD::INTRINSIC_W_CHAIN:  return LowerINTRINSIC_W_CHAIN(Op, Subtarget, DAG);
16171   case ISD::RETURNADDR:         return LowerRETURNADDR(Op, DAG);
16172   case ISD::FRAMEADDR:          return LowerFRAMEADDR(Op, DAG);
16173   case ISD::FRAME_TO_ARGS_OFFSET:
16174                                 return LowerFRAME_TO_ARGS_OFFSET(Op, DAG);
16175   case ISD::DYNAMIC_STACKALLOC: return LowerDYNAMIC_STACKALLOC(Op, DAG);
16176   case ISD::EH_RETURN:          return LowerEH_RETURN(Op, DAG);
16177   case ISD::EH_SJLJ_SETJMP:     return lowerEH_SJLJ_SETJMP(Op, DAG);
16178   case ISD::EH_SJLJ_LONGJMP:    return lowerEH_SJLJ_LONGJMP(Op, DAG);
16179   case ISD::INIT_TRAMPOLINE:    return LowerINIT_TRAMPOLINE(Op, DAG);
16180   case ISD::ADJUST_TRAMPOLINE:  return LowerADJUST_TRAMPOLINE(Op, DAG);
16181   case ISD::FLT_ROUNDS_:        return LowerFLT_ROUNDS_(Op, DAG);
16182   case ISD::CTLZ:               return LowerCTLZ(Op, DAG);
16183   case ISD::CTLZ_ZERO_UNDEF:    return LowerCTLZ_ZERO_UNDEF(Op, DAG);
16184   case ISD::CTTZ:               return LowerCTTZ(Op, DAG);
16185   case ISD::MUL:                return LowerMUL(Op, Subtarget, DAG);
16186   case ISD::UMUL_LOHI:
16187   case ISD::SMUL_LOHI:          return LowerMUL_LOHI(Op, Subtarget, DAG);
16188   case ISD::SRA:
16189   case ISD::SRL:
16190   case ISD::SHL:                return LowerShift(Op, Subtarget, DAG);
16191   case ISD::SADDO:
16192   case ISD::UADDO:
16193   case ISD::SSUBO:
16194   case ISD::USUBO:
16195   case ISD::SMULO:
16196   case ISD::UMULO:              return LowerXALUO(Op, DAG);
16197   case ISD::READCYCLECOUNTER:   return LowerREADCYCLECOUNTER(Op, Subtarget,DAG);
16198   case ISD::BITCAST:            return LowerBITCAST(Op, Subtarget, DAG);
16199   case ISD::ADDC:
16200   case ISD::ADDE:
16201   case ISD::SUBC:
16202   case ISD::SUBE:               return LowerADDC_ADDE_SUBC_SUBE(Op, DAG);
16203   case ISD::ADD:                return LowerADD(Op, DAG);
16204   case ISD::SUB:                return LowerSUB(Op, DAG);
16205   case ISD::FSINCOS:            return LowerFSINCOS(Op, Subtarget, DAG);
16206   }
16207 }
16208
16209 static void ReplaceATOMIC_LOAD(SDNode *Node,
16210                                SmallVectorImpl<SDValue> &Results,
16211                                SelectionDAG &DAG) {
16212   SDLoc dl(Node);
16213   EVT VT = cast<AtomicSDNode>(Node)->getMemoryVT();
16214
16215   // Convert wide load -> cmpxchg8b/cmpxchg16b
16216   // FIXME: On 32-bit, load -> fild or movq would be more efficient
16217   //        (The only way to get a 16-byte load is cmpxchg16b)
16218   // FIXME: 16-byte ATOMIC_CMP_SWAP isn't actually hooked up at the moment.
16219   SDValue Zero = DAG.getConstant(0, VT);
16220   SDVTList VTs = DAG.getVTList(VT, MVT::i1, MVT::Other);
16221   SDValue Swap =
16222       DAG.getAtomicCmpSwap(ISD::ATOMIC_CMP_SWAP_WITH_SUCCESS, dl, VT, VTs,
16223                            Node->getOperand(0), Node->getOperand(1), Zero, Zero,
16224                            cast<AtomicSDNode>(Node)->getMemOperand(),
16225                            cast<AtomicSDNode>(Node)->getOrdering(),
16226                            cast<AtomicSDNode>(Node)->getOrdering(),
16227                            cast<AtomicSDNode>(Node)->getSynchScope());
16228   Results.push_back(Swap.getValue(0));
16229   Results.push_back(Swap.getValue(2));
16230 }
16231
16232 /// ReplaceNodeResults - Replace a node with an illegal result type
16233 /// with a new node built out of custom code.
16234 void X86TargetLowering::ReplaceNodeResults(SDNode *N,
16235                                            SmallVectorImpl<SDValue>&Results,
16236                                            SelectionDAG &DAG) const {
16237   SDLoc dl(N);
16238   const TargetLowering &TLI = DAG.getTargetLoweringInfo();
16239   switch (N->getOpcode()) {
16240   default:
16241     llvm_unreachable("Do not know how to custom type legalize this operation!");
16242   case ISD::SIGN_EXTEND_INREG:
16243   case ISD::ADDC:
16244   case ISD::ADDE:
16245   case ISD::SUBC:
16246   case ISD::SUBE:
16247     // We don't want to expand or promote these.
16248     return;
16249   case ISD::SDIV:
16250   case ISD::UDIV:
16251   case ISD::SREM:
16252   case ISD::UREM:
16253   case ISD::SDIVREM:
16254   case ISD::UDIVREM: {
16255     SDValue V = LowerWin64_i128OP(SDValue(N,0), DAG);
16256     Results.push_back(V);
16257     return;
16258   }
16259   case ISD::FP_TO_SINT:
16260   case ISD::FP_TO_UINT: {
16261     bool IsSigned = N->getOpcode() == ISD::FP_TO_SINT;
16262
16263     if (!IsSigned && !isIntegerTypeFTOL(SDValue(N, 0).getValueType()))
16264       return;
16265
16266     std::pair<SDValue,SDValue> Vals =
16267         FP_TO_INTHelper(SDValue(N, 0), DAG, IsSigned, /*IsReplace=*/ true);
16268     SDValue FIST = Vals.first, StackSlot = Vals.second;
16269     if (FIST.getNode()) {
16270       EVT VT = N->getValueType(0);
16271       // Return a load from the stack slot.
16272       if (StackSlot.getNode())
16273         Results.push_back(DAG.getLoad(VT, dl, FIST, StackSlot,
16274                                       MachinePointerInfo(),
16275                                       false, false, false, 0));
16276       else
16277         Results.push_back(FIST);
16278     }
16279     return;
16280   }
16281   case ISD::UINT_TO_FP: {
16282     assert(Subtarget->hasSSE2() && "Requires at least SSE2!");
16283     if (N->getOperand(0).getValueType() != MVT::v2i32 ||
16284         N->getValueType(0) != MVT::v2f32)
16285       return;
16286     SDValue ZExtIn = DAG.getNode(ISD::ZERO_EXTEND, dl, MVT::v2i64,
16287                                  N->getOperand(0));
16288     SDValue Bias = DAG.getConstantFP(BitsToDouble(0x4330000000000000ULL),
16289                                      MVT::f64);
16290     SDValue VBias = DAG.getNode(ISD::BUILD_VECTOR, dl, MVT::v2f64, Bias, Bias);
16291     SDValue Or = DAG.getNode(ISD::OR, dl, MVT::v2i64, ZExtIn,
16292                              DAG.getNode(ISD::BITCAST, dl, MVT::v2i64, VBias));
16293     Or = DAG.getNode(ISD::BITCAST, dl, MVT::v2f64, Or);
16294     SDValue Sub = DAG.getNode(ISD::FSUB, dl, MVT::v2f64, Or, VBias);
16295     Results.push_back(DAG.getNode(X86ISD::VFPROUND, dl, MVT::v4f32, Sub));
16296     return;
16297   }
16298   case ISD::FP_ROUND: {
16299     if (!TLI.isTypeLegal(N->getOperand(0).getValueType()))
16300         return;
16301     SDValue V = DAG.getNode(X86ISD::VFPROUND, dl, MVT::v4f32, N->getOperand(0));
16302     Results.push_back(V);
16303     return;
16304   }
16305   case ISD::INTRINSIC_W_CHAIN: {
16306     unsigned IntNo = cast<ConstantSDNode>(N->getOperand(1))->getZExtValue();
16307     switch (IntNo) {
16308     default : llvm_unreachable("Do not know how to custom type "
16309                                "legalize this intrinsic operation!");
16310     case Intrinsic::x86_rdtsc:
16311       return getReadTimeStampCounter(N, dl, X86ISD::RDTSC_DAG, DAG, Subtarget,
16312                                      Results);
16313     case Intrinsic::x86_rdtscp:
16314       return getReadTimeStampCounter(N, dl, X86ISD::RDTSCP_DAG, DAG, Subtarget,
16315                                      Results);
16316     case Intrinsic::x86_rdpmc:
16317       return getReadPerformanceCounter(N, dl, DAG, Subtarget, Results);
16318     }
16319   }
16320   case ISD::READCYCLECOUNTER: {
16321     return getReadTimeStampCounter(N, dl, X86ISD::RDTSC_DAG, DAG, Subtarget,
16322                                    Results);
16323   }
16324   case ISD::ATOMIC_CMP_SWAP_WITH_SUCCESS: {
16325     EVT T = N->getValueType(0);
16326     assert((T == MVT::i64 || T == MVT::i128) && "can only expand cmpxchg pair");
16327     bool Regs64bit = T == MVT::i128;
16328     EVT HalfT = Regs64bit ? MVT::i64 : MVT::i32;
16329     SDValue cpInL, cpInH;
16330     cpInL = DAG.getNode(ISD::EXTRACT_ELEMENT, dl, HalfT, N->getOperand(2),
16331                         DAG.getConstant(0, HalfT));
16332     cpInH = DAG.getNode(ISD::EXTRACT_ELEMENT, dl, HalfT, N->getOperand(2),
16333                         DAG.getConstant(1, HalfT));
16334     cpInL = DAG.getCopyToReg(N->getOperand(0), dl,
16335                              Regs64bit ? X86::RAX : X86::EAX,
16336                              cpInL, SDValue());
16337     cpInH = DAG.getCopyToReg(cpInL.getValue(0), dl,
16338                              Regs64bit ? X86::RDX : X86::EDX,
16339                              cpInH, cpInL.getValue(1));
16340     SDValue swapInL, swapInH;
16341     swapInL = DAG.getNode(ISD::EXTRACT_ELEMENT, dl, HalfT, N->getOperand(3),
16342                           DAG.getConstant(0, HalfT));
16343     swapInH = DAG.getNode(ISD::EXTRACT_ELEMENT, dl, HalfT, N->getOperand(3),
16344                           DAG.getConstant(1, HalfT));
16345     swapInL = DAG.getCopyToReg(cpInH.getValue(0), dl,
16346                                Regs64bit ? X86::RBX : X86::EBX,
16347                                swapInL, cpInH.getValue(1));
16348     swapInH = DAG.getCopyToReg(swapInL.getValue(0), dl,
16349                                Regs64bit ? X86::RCX : X86::ECX,
16350                                swapInH, swapInL.getValue(1));
16351     SDValue Ops[] = { swapInH.getValue(0),
16352                       N->getOperand(1),
16353                       swapInH.getValue(1) };
16354     SDVTList Tys = DAG.getVTList(MVT::Other, MVT::Glue);
16355     MachineMemOperand *MMO = cast<AtomicSDNode>(N)->getMemOperand();
16356     unsigned Opcode = Regs64bit ? X86ISD::LCMPXCHG16_DAG :
16357                                   X86ISD::LCMPXCHG8_DAG;
16358     SDValue Result = DAG.getMemIntrinsicNode(Opcode, dl, Tys, Ops, T, MMO);
16359     SDValue cpOutL = DAG.getCopyFromReg(Result.getValue(0), dl,
16360                                         Regs64bit ? X86::RAX : X86::EAX,
16361                                         HalfT, Result.getValue(1));
16362     SDValue cpOutH = DAG.getCopyFromReg(cpOutL.getValue(1), dl,
16363                                         Regs64bit ? X86::RDX : X86::EDX,
16364                                         HalfT, cpOutL.getValue(2));
16365     SDValue OpsF[] = { cpOutL.getValue(0), cpOutH.getValue(0)};
16366
16367     SDValue EFLAGS = DAG.getCopyFromReg(cpOutH.getValue(1), dl, X86::EFLAGS,
16368                                         MVT::i32, cpOutH.getValue(2));
16369     SDValue Success =
16370         DAG.getNode(X86ISD::SETCC, dl, MVT::i8,
16371                     DAG.getConstant(X86::COND_E, MVT::i8), EFLAGS);
16372     Success = DAG.getZExtOrTrunc(Success, dl, N->getValueType(1));
16373
16374     Results.push_back(DAG.getNode(ISD::BUILD_PAIR, dl, T, OpsF));
16375     Results.push_back(Success);
16376     Results.push_back(EFLAGS.getValue(1));
16377     return;
16378   }
16379   case ISD::ATOMIC_SWAP:
16380   case ISD::ATOMIC_LOAD_ADD:
16381   case ISD::ATOMIC_LOAD_SUB:
16382   case ISD::ATOMIC_LOAD_AND:
16383   case ISD::ATOMIC_LOAD_OR:
16384   case ISD::ATOMIC_LOAD_XOR:
16385   case ISD::ATOMIC_LOAD_NAND:
16386   case ISD::ATOMIC_LOAD_MIN:
16387   case ISD::ATOMIC_LOAD_MAX:
16388   case ISD::ATOMIC_LOAD_UMIN:
16389   case ISD::ATOMIC_LOAD_UMAX:
16390     // Delegate to generic TypeLegalization. Situations we can really handle
16391     // should have already been dealt with by X86AtomicExpand.cpp.
16392     break;
16393   case ISD::ATOMIC_LOAD: {
16394     ReplaceATOMIC_LOAD(N, Results, DAG);
16395     return;
16396   }
16397   case ISD::BITCAST: {
16398     assert(Subtarget->hasSSE2() && "Requires at least SSE2!");
16399     EVT DstVT = N->getValueType(0);
16400     EVT SrcVT = N->getOperand(0)->getValueType(0);
16401
16402     if (SrcVT != MVT::f64 ||
16403         (DstVT != MVT::v2i32 && DstVT != MVT::v4i16 && DstVT != MVT::v8i8))
16404       return;
16405
16406     unsigned NumElts = DstVT.getVectorNumElements();
16407     EVT SVT = DstVT.getVectorElementType();
16408     EVT WiderVT = EVT::getVectorVT(*DAG.getContext(), SVT, NumElts * 2);
16409     SDValue Expanded = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl,
16410                                    MVT::v2f64, N->getOperand(0));
16411     SDValue ToVecInt = DAG.getNode(ISD::BITCAST, dl, WiderVT, Expanded);
16412
16413     SmallVector<SDValue, 8> Elts;
16414     for (unsigned i = 0, e = NumElts; i != e; ++i)
16415       Elts.push_back(DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, SVT,
16416                                    ToVecInt, DAG.getIntPtrConstant(i)));
16417
16418     Results.push_back(DAG.getNode(ISD::BUILD_VECTOR, dl, DstVT, Elts));
16419   }
16420   }
16421 }
16422
16423 const char *X86TargetLowering::getTargetNodeName(unsigned Opcode) const {
16424   switch (Opcode) {
16425   default: return nullptr;
16426   case X86ISD::BSF:                return "X86ISD::BSF";
16427   case X86ISD::BSR:                return "X86ISD::BSR";
16428   case X86ISD::SHLD:               return "X86ISD::SHLD";
16429   case X86ISD::SHRD:               return "X86ISD::SHRD";
16430   case X86ISD::FAND:               return "X86ISD::FAND";
16431   case X86ISD::FANDN:              return "X86ISD::FANDN";
16432   case X86ISD::FOR:                return "X86ISD::FOR";
16433   case X86ISD::FXOR:               return "X86ISD::FXOR";
16434   case X86ISD::FSRL:               return "X86ISD::FSRL";
16435   case X86ISD::FILD:               return "X86ISD::FILD";
16436   case X86ISD::FILD_FLAG:          return "X86ISD::FILD_FLAG";
16437   case X86ISD::FP_TO_INT16_IN_MEM: return "X86ISD::FP_TO_INT16_IN_MEM";
16438   case X86ISD::FP_TO_INT32_IN_MEM: return "X86ISD::FP_TO_INT32_IN_MEM";
16439   case X86ISD::FP_TO_INT64_IN_MEM: return "X86ISD::FP_TO_INT64_IN_MEM";
16440   case X86ISD::FLD:                return "X86ISD::FLD";
16441   case X86ISD::FST:                return "X86ISD::FST";
16442   case X86ISD::CALL:               return "X86ISD::CALL";
16443   case X86ISD::RDTSC_DAG:          return "X86ISD::RDTSC_DAG";
16444   case X86ISD::RDTSCP_DAG:         return "X86ISD::RDTSCP_DAG";
16445   case X86ISD::RDPMC_DAG:          return "X86ISD::RDPMC_DAG";
16446   case X86ISD::BT:                 return "X86ISD::BT";
16447   case X86ISD::CMP:                return "X86ISD::CMP";
16448   case X86ISD::COMI:               return "X86ISD::COMI";
16449   case X86ISD::UCOMI:              return "X86ISD::UCOMI";
16450   case X86ISD::CMPM:               return "X86ISD::CMPM";
16451   case X86ISD::CMPMU:              return "X86ISD::CMPMU";
16452   case X86ISD::SETCC:              return "X86ISD::SETCC";
16453   case X86ISD::SETCC_CARRY:        return "X86ISD::SETCC_CARRY";
16454   case X86ISD::FSETCC:             return "X86ISD::FSETCC";
16455   case X86ISD::CMOV:               return "X86ISD::CMOV";
16456   case X86ISD::BRCOND:             return "X86ISD::BRCOND";
16457   case X86ISD::RET_FLAG:           return "X86ISD::RET_FLAG";
16458   case X86ISD::REP_STOS:           return "X86ISD::REP_STOS";
16459   case X86ISD::REP_MOVS:           return "X86ISD::REP_MOVS";
16460   case X86ISD::GlobalBaseReg:      return "X86ISD::GlobalBaseReg";
16461   case X86ISD::Wrapper:            return "X86ISD::Wrapper";
16462   case X86ISD::WrapperRIP:         return "X86ISD::WrapperRIP";
16463   case X86ISD::PEXTRB:             return "X86ISD::PEXTRB";
16464   case X86ISD::PEXTRW:             return "X86ISD::PEXTRW";
16465   case X86ISD::INSERTPS:           return "X86ISD::INSERTPS";
16466   case X86ISD::PINSRB:             return "X86ISD::PINSRB";
16467   case X86ISD::PINSRW:             return "X86ISD::PINSRW";
16468   case X86ISD::PSHUFB:             return "X86ISD::PSHUFB";
16469   case X86ISD::ANDNP:              return "X86ISD::ANDNP";
16470   case X86ISD::PSIGN:              return "X86ISD::PSIGN";
16471   case X86ISD::BLENDV:             return "X86ISD::BLENDV";
16472   case X86ISD::BLENDI:             return "X86ISD::BLENDI";
16473   case X86ISD::SUBUS:              return "X86ISD::SUBUS";
16474   case X86ISD::HADD:               return "X86ISD::HADD";
16475   case X86ISD::HSUB:               return "X86ISD::HSUB";
16476   case X86ISD::FHADD:              return "X86ISD::FHADD";
16477   case X86ISD::FHSUB:              return "X86ISD::FHSUB";
16478   case X86ISD::UMAX:               return "X86ISD::UMAX";
16479   case X86ISD::UMIN:               return "X86ISD::UMIN";
16480   case X86ISD::SMAX:               return "X86ISD::SMAX";
16481   case X86ISD::SMIN:               return "X86ISD::SMIN";
16482   case X86ISD::FMAX:               return "X86ISD::FMAX";
16483   case X86ISD::FMIN:               return "X86ISD::FMIN";
16484   case X86ISD::FMAXC:              return "X86ISD::FMAXC";
16485   case X86ISD::FMINC:              return "X86ISD::FMINC";
16486   case X86ISD::FRSQRT:             return "X86ISD::FRSQRT";
16487   case X86ISD::FRCP:               return "X86ISD::FRCP";
16488   case X86ISD::TLSADDR:            return "X86ISD::TLSADDR";
16489   case X86ISD::TLSBASEADDR:        return "X86ISD::TLSBASEADDR";
16490   case X86ISD::TLSCALL:            return "X86ISD::TLSCALL";
16491   case X86ISD::EH_SJLJ_SETJMP:     return "X86ISD::EH_SJLJ_SETJMP";
16492   case X86ISD::EH_SJLJ_LONGJMP:    return "X86ISD::EH_SJLJ_LONGJMP";
16493   case X86ISD::EH_RETURN:          return "X86ISD::EH_RETURN";
16494   case X86ISD::TC_RETURN:          return "X86ISD::TC_RETURN";
16495   case X86ISD::FNSTCW16m:          return "X86ISD::FNSTCW16m";
16496   case X86ISD::FNSTSW16r:          return "X86ISD::FNSTSW16r";
16497   case X86ISD::LCMPXCHG_DAG:       return "X86ISD::LCMPXCHG_DAG";
16498   case X86ISD::LCMPXCHG8_DAG:      return "X86ISD::LCMPXCHG8_DAG";
16499   case X86ISD::LCMPXCHG16_DAG:     return "X86ISD::LCMPXCHG16_DAG";
16500   case X86ISD::VZEXT_MOVL:         return "X86ISD::VZEXT_MOVL";
16501   case X86ISD::VZEXT_LOAD:         return "X86ISD::VZEXT_LOAD";
16502   case X86ISD::VZEXT:              return "X86ISD::VZEXT";
16503   case X86ISD::VSEXT:              return "X86ISD::VSEXT";
16504   case X86ISD::VTRUNC:             return "X86ISD::VTRUNC";
16505   case X86ISD::VTRUNCM:            return "X86ISD::VTRUNCM";
16506   case X86ISD::VINSERT:            return "X86ISD::VINSERT";
16507   case X86ISD::VFPEXT:             return "X86ISD::VFPEXT";
16508   case X86ISD::VFPROUND:           return "X86ISD::VFPROUND";
16509   case X86ISD::VSHLDQ:             return "X86ISD::VSHLDQ";
16510   case X86ISD::VSRLDQ:             return "X86ISD::VSRLDQ";
16511   case X86ISD::VSHL:               return "X86ISD::VSHL";
16512   case X86ISD::VSRL:               return "X86ISD::VSRL";
16513   case X86ISD::VSRA:               return "X86ISD::VSRA";
16514   case X86ISD::VSHLI:              return "X86ISD::VSHLI";
16515   case X86ISD::VSRLI:              return "X86ISD::VSRLI";
16516   case X86ISD::VSRAI:              return "X86ISD::VSRAI";
16517   case X86ISD::CMPP:               return "X86ISD::CMPP";
16518   case X86ISD::PCMPEQ:             return "X86ISD::PCMPEQ";
16519   case X86ISD::PCMPGT:             return "X86ISD::PCMPGT";
16520   case X86ISD::PCMPEQM:            return "X86ISD::PCMPEQM";
16521   case X86ISD::PCMPGTM:            return "X86ISD::PCMPGTM";
16522   case X86ISD::ADD:                return "X86ISD::ADD";
16523   case X86ISD::SUB:                return "X86ISD::SUB";
16524   case X86ISD::ADC:                return "X86ISD::ADC";
16525   case X86ISD::SBB:                return "X86ISD::SBB";
16526   case X86ISD::SMUL:               return "X86ISD::SMUL";
16527   case X86ISD::UMUL:               return "X86ISD::UMUL";
16528   case X86ISD::INC:                return "X86ISD::INC";
16529   case X86ISD::DEC:                return "X86ISD::DEC";
16530   case X86ISD::OR:                 return "X86ISD::OR";
16531   case X86ISD::XOR:                return "X86ISD::XOR";
16532   case X86ISD::AND:                return "X86ISD::AND";
16533   case X86ISD::BEXTR:              return "X86ISD::BEXTR";
16534   case X86ISD::MUL_IMM:            return "X86ISD::MUL_IMM";
16535   case X86ISD::PTEST:              return "X86ISD::PTEST";
16536   case X86ISD::TESTP:              return "X86ISD::TESTP";
16537   case X86ISD::TESTM:              return "X86ISD::TESTM";
16538   case X86ISD::TESTNM:             return "X86ISD::TESTNM";
16539   case X86ISD::KORTEST:            return "X86ISD::KORTEST";
16540   case X86ISD::PACKSS:             return "X86ISD::PACKSS";
16541   case X86ISD::PACKUS:             return "X86ISD::PACKUS";
16542   case X86ISD::PALIGNR:            return "X86ISD::PALIGNR";
16543   case X86ISD::PSHUFD:             return "X86ISD::PSHUFD";
16544   case X86ISD::PSHUFHW:            return "X86ISD::PSHUFHW";
16545   case X86ISD::PSHUFLW:            return "X86ISD::PSHUFLW";
16546   case X86ISD::SHUFP:              return "X86ISD::SHUFP";
16547   case X86ISD::MOVLHPS:            return "X86ISD::MOVLHPS";
16548   case X86ISD::MOVLHPD:            return "X86ISD::MOVLHPD";
16549   case X86ISD::MOVHLPS:            return "X86ISD::MOVHLPS";
16550   case X86ISD::MOVLPS:             return "X86ISD::MOVLPS";
16551   case X86ISD::MOVLPD:             return "X86ISD::MOVLPD";
16552   case X86ISD::MOVDDUP:            return "X86ISD::MOVDDUP";
16553   case X86ISD::MOVSHDUP:           return "X86ISD::MOVSHDUP";
16554   case X86ISD::MOVSLDUP:           return "X86ISD::MOVSLDUP";
16555   case X86ISD::MOVSD:              return "X86ISD::MOVSD";
16556   case X86ISD::MOVSS:              return "X86ISD::MOVSS";
16557   case X86ISD::UNPCKL:             return "X86ISD::UNPCKL";
16558   case X86ISD::UNPCKH:             return "X86ISD::UNPCKH";
16559   case X86ISD::VBROADCAST:         return "X86ISD::VBROADCAST";
16560   case X86ISD::VBROADCASTM:        return "X86ISD::VBROADCASTM";
16561   case X86ISD::VEXTRACT:           return "X86ISD::VEXTRACT";
16562   case X86ISD::VPERMILP:           return "X86ISD::VPERMILP";
16563   case X86ISD::VPERM2X128:         return "X86ISD::VPERM2X128";
16564   case X86ISD::VPERMV:             return "X86ISD::VPERMV";
16565   case X86ISD::VPERMV3:            return "X86ISD::VPERMV3";
16566   case X86ISD::VPERMIV3:           return "X86ISD::VPERMIV3";
16567   case X86ISD::VPERMI:             return "X86ISD::VPERMI";
16568   case X86ISD::PMULUDQ:            return "X86ISD::PMULUDQ";
16569   case X86ISD::PMULDQ:             return "X86ISD::PMULDQ";
16570   case X86ISD::VASTART_SAVE_XMM_REGS: return "X86ISD::VASTART_SAVE_XMM_REGS";
16571   case X86ISD::VAARG_64:           return "X86ISD::VAARG_64";
16572   case X86ISD::WIN_ALLOCA:         return "X86ISD::WIN_ALLOCA";
16573   case X86ISD::MEMBARRIER:         return "X86ISD::MEMBARRIER";
16574   case X86ISD::SEG_ALLOCA:         return "X86ISD::SEG_ALLOCA";
16575   case X86ISD::WIN_FTOL:           return "X86ISD::WIN_FTOL";
16576   case X86ISD::SAHF:               return "X86ISD::SAHF";
16577   case X86ISD::RDRAND:             return "X86ISD::RDRAND";
16578   case X86ISD::RDSEED:             return "X86ISD::RDSEED";
16579   case X86ISD::FMADD:              return "X86ISD::FMADD";
16580   case X86ISD::FMSUB:              return "X86ISD::FMSUB";
16581   case X86ISD::FNMADD:             return "X86ISD::FNMADD";
16582   case X86ISD::FNMSUB:             return "X86ISD::FNMSUB";
16583   case X86ISD::FMADDSUB:           return "X86ISD::FMADDSUB";
16584   case X86ISD::FMSUBADD:           return "X86ISD::FMSUBADD";
16585   case X86ISD::PCMPESTRI:          return "X86ISD::PCMPESTRI";
16586   case X86ISD::PCMPISTRI:          return "X86ISD::PCMPISTRI";
16587   case X86ISD::XTEST:              return "X86ISD::XTEST";
16588   }
16589 }
16590
16591 // isLegalAddressingMode - Return true if the addressing mode represented
16592 // by AM is legal for this target, for a load/store of the specified type.
16593 bool X86TargetLowering::isLegalAddressingMode(const AddrMode &AM,
16594                                               Type *Ty) const {
16595   // X86 supports extremely general addressing modes.
16596   CodeModel::Model M = getTargetMachine().getCodeModel();
16597   Reloc::Model R = getTargetMachine().getRelocationModel();
16598
16599   // X86 allows a sign-extended 32-bit immediate field as a displacement.
16600   if (!X86::isOffsetSuitableForCodeModel(AM.BaseOffs, M, AM.BaseGV != nullptr))
16601     return false;
16602
16603   if (AM.BaseGV) {
16604     unsigned GVFlags =
16605       Subtarget->ClassifyGlobalReference(AM.BaseGV, getTargetMachine());
16606
16607     // If a reference to this global requires an extra load, we can't fold it.
16608     if (isGlobalStubReference(GVFlags))
16609       return false;
16610
16611     // If BaseGV requires a register for the PIC base, we cannot also have a
16612     // BaseReg specified.
16613     if (AM.HasBaseReg && isGlobalRelativeToPICBase(GVFlags))
16614       return false;
16615
16616     // If lower 4G is not available, then we must use rip-relative addressing.
16617     if ((M != CodeModel::Small || R != Reloc::Static) &&
16618         Subtarget->is64Bit() && (AM.BaseOffs || AM.Scale > 1))
16619       return false;
16620   }
16621
16622   switch (AM.Scale) {
16623   case 0:
16624   case 1:
16625   case 2:
16626   case 4:
16627   case 8:
16628     // These scales always work.
16629     break;
16630   case 3:
16631   case 5:
16632   case 9:
16633     // These scales are formed with basereg+scalereg.  Only accept if there is
16634     // no basereg yet.
16635     if (AM.HasBaseReg)
16636       return false;
16637     break;
16638   default:  // Other stuff never works.
16639     return false;
16640   }
16641
16642   return true;
16643 }
16644
16645 bool X86TargetLowering::isVectorShiftByScalarCheap(Type *Ty) const {
16646   unsigned Bits = Ty->getScalarSizeInBits();
16647
16648   // 8-bit shifts are always expensive, but versions with a scalar amount aren't
16649   // particularly cheaper than those without.
16650   if (Bits == 8)
16651     return false;
16652
16653   // On AVX2 there are new vpsllv[dq] instructions (and other shifts), that make
16654   // variable shifts just as cheap as scalar ones.
16655   if (Subtarget->hasInt256() && (Bits == 32 || Bits == 64))
16656     return false;
16657
16658   // Otherwise, it's significantly cheaper to shift by a scalar amount than by a
16659   // fully general vector.
16660   return true;
16661 }
16662
16663 bool X86TargetLowering::isTruncateFree(Type *Ty1, Type *Ty2) const {
16664   if (!Ty1->isIntegerTy() || !Ty2->isIntegerTy())
16665     return false;
16666   unsigned NumBits1 = Ty1->getPrimitiveSizeInBits();
16667   unsigned NumBits2 = Ty2->getPrimitiveSizeInBits();
16668   return NumBits1 > NumBits2;
16669 }
16670
16671 bool X86TargetLowering::allowTruncateForTailCall(Type *Ty1, Type *Ty2) const {
16672   if (!Ty1->isIntegerTy() || !Ty2->isIntegerTy())
16673     return false;
16674
16675   if (!isTypeLegal(EVT::getEVT(Ty1)))
16676     return false;
16677
16678   assert(Ty1->getPrimitiveSizeInBits() <= 64 && "i128 is probably not a noop");
16679
16680   // Assuming the caller doesn't have a zeroext or signext return parameter,
16681   // truncation all the way down to i1 is valid.
16682   return true;
16683 }
16684
16685 bool X86TargetLowering::isLegalICmpImmediate(int64_t Imm) const {
16686   return isInt<32>(Imm);
16687 }
16688
16689 bool X86TargetLowering::isLegalAddImmediate(int64_t Imm) const {
16690   // Can also use sub to handle negated immediates.
16691   return isInt<32>(Imm);
16692 }
16693
16694 bool X86TargetLowering::isTruncateFree(EVT VT1, EVT VT2) const {
16695   if (!VT1.isInteger() || !VT2.isInteger())
16696     return false;
16697   unsigned NumBits1 = VT1.getSizeInBits();
16698   unsigned NumBits2 = VT2.getSizeInBits();
16699   return NumBits1 > NumBits2;
16700 }
16701
16702 bool X86TargetLowering::isZExtFree(Type *Ty1, Type *Ty2) const {
16703   // x86-64 implicitly zero-extends 32-bit results in 64-bit registers.
16704   return Ty1->isIntegerTy(32) && Ty2->isIntegerTy(64) && Subtarget->is64Bit();
16705 }
16706
16707 bool X86TargetLowering::isZExtFree(EVT VT1, EVT VT2) const {
16708   // x86-64 implicitly zero-extends 32-bit results in 64-bit registers.
16709   return VT1 == MVT::i32 && VT2 == MVT::i64 && Subtarget->is64Bit();
16710 }
16711
16712 bool X86TargetLowering::isZExtFree(SDValue Val, EVT VT2) const {
16713   EVT VT1 = Val.getValueType();
16714   if (isZExtFree(VT1, VT2))
16715     return true;
16716
16717   if (Val.getOpcode() != ISD::LOAD)
16718     return false;
16719
16720   if (!VT1.isSimple() || !VT1.isInteger() ||
16721       !VT2.isSimple() || !VT2.isInteger())
16722     return false;
16723
16724   switch (VT1.getSimpleVT().SimpleTy) {
16725   default: break;
16726   case MVT::i8:
16727   case MVT::i16:
16728   case MVT::i32:
16729     // X86 has 8, 16, and 32-bit zero-extending loads.
16730     return true;
16731   }
16732
16733   return false;
16734 }
16735
16736 bool
16737 X86TargetLowering::isFMAFasterThanFMulAndFAdd(EVT VT) const {
16738   if (!(Subtarget->hasFMA() || Subtarget->hasFMA4()))
16739     return false;
16740
16741   VT = VT.getScalarType();
16742
16743   if (!VT.isSimple())
16744     return false;
16745
16746   switch (VT.getSimpleVT().SimpleTy) {
16747   case MVT::f32:
16748   case MVT::f64:
16749     return true;
16750   default:
16751     break;
16752   }
16753
16754   return false;
16755 }
16756
16757 bool X86TargetLowering::isNarrowingProfitable(EVT VT1, EVT VT2) const {
16758   // i16 instructions are longer (0x66 prefix) and potentially slower.
16759   return !(VT1 == MVT::i32 && VT2 == MVT::i16);
16760 }
16761
16762 /// isShuffleMaskLegal - Targets can use this to indicate that they only
16763 /// support *some* VECTOR_SHUFFLE operations, those with specific masks.
16764 /// By default, if a target supports the VECTOR_SHUFFLE node, all mask values
16765 /// are assumed to be legal.
16766 bool
16767 X86TargetLowering::isShuffleMaskLegal(const SmallVectorImpl<int> &M,
16768                                       EVT VT) const {
16769   if (!VT.isSimple())
16770     return false;
16771
16772   MVT SVT = VT.getSimpleVT();
16773
16774   // Very little shuffling can be done for 64-bit vectors right now.
16775   if (VT.getSizeInBits() == 64)
16776     return false;
16777
16778   // If this is a single-input shuffle with no 128 bit lane crossings we can
16779   // lower it into pshufb.
16780   if ((SVT.is128BitVector() && Subtarget->hasSSSE3()) ||
16781       (SVT.is256BitVector() && Subtarget->hasInt256())) {
16782     bool isLegal = true;
16783     for (unsigned I = 0, E = M.size(); I != E; ++I) {
16784       if (M[I] >= (int)SVT.getVectorNumElements() ||
16785           ShuffleCrosses128bitLane(SVT, I, M[I])) {
16786         isLegal = false;
16787         break;
16788       }
16789     }
16790     if (isLegal)
16791       return true;
16792   }
16793
16794   // FIXME: blends, shifts.
16795   return (SVT.getVectorNumElements() == 2 ||
16796           ShuffleVectorSDNode::isSplatMask(&M[0], VT) ||
16797           isMOVLMask(M, SVT) ||
16798           isSHUFPMask(M, SVT) ||
16799           isPSHUFDMask(M, SVT) ||
16800           isPSHUFHWMask(M, SVT, Subtarget->hasInt256()) ||
16801           isPSHUFLWMask(M, SVT, Subtarget->hasInt256()) ||
16802           isPALIGNRMask(M, SVT, Subtarget) ||
16803           isUNPCKLMask(M, SVT, Subtarget->hasInt256()) ||
16804           isUNPCKHMask(M, SVT, Subtarget->hasInt256()) ||
16805           isUNPCKL_v_undef_Mask(M, SVT, Subtarget->hasInt256()) ||
16806           isUNPCKH_v_undef_Mask(M, SVT, Subtarget->hasInt256()) ||
16807           isBlendMask(M, SVT, Subtarget->hasSSE41(), Subtarget->hasInt256()));
16808 }
16809
16810 bool
16811 X86TargetLowering::isVectorClearMaskLegal(const SmallVectorImpl<int> &Mask,
16812                                           EVT VT) const {
16813   if (!VT.isSimple())
16814     return false;
16815
16816   MVT SVT = VT.getSimpleVT();
16817   unsigned NumElts = SVT.getVectorNumElements();
16818   // FIXME: This collection of masks seems suspect.
16819   if (NumElts == 2)
16820     return true;
16821   if (NumElts == 4 && SVT.is128BitVector()) {
16822     return (isMOVLMask(Mask, SVT)  ||
16823             isCommutedMOVLMask(Mask, SVT, true) ||
16824             isSHUFPMask(Mask, SVT) ||
16825             isSHUFPMask(Mask, SVT, /* Commuted */ true));
16826   }
16827   return false;
16828 }
16829
16830 //===----------------------------------------------------------------------===//
16831 //                           X86 Scheduler Hooks
16832 //===----------------------------------------------------------------------===//
16833
16834 /// Utility function to emit xbegin specifying the start of an RTM region.
16835 static MachineBasicBlock *EmitXBegin(MachineInstr *MI, MachineBasicBlock *MBB,
16836                                      const TargetInstrInfo *TII) {
16837   DebugLoc DL = MI->getDebugLoc();
16838
16839   const BasicBlock *BB = MBB->getBasicBlock();
16840   MachineFunction::iterator I = MBB;
16841   ++I;
16842
16843   // For the v = xbegin(), we generate
16844   //
16845   // thisMBB:
16846   //  xbegin sinkMBB
16847   //
16848   // mainMBB:
16849   //  eax = -1
16850   //
16851   // sinkMBB:
16852   //  v = eax
16853
16854   MachineBasicBlock *thisMBB = MBB;
16855   MachineFunction *MF = MBB->getParent();
16856   MachineBasicBlock *mainMBB = MF->CreateMachineBasicBlock(BB);
16857   MachineBasicBlock *sinkMBB = MF->CreateMachineBasicBlock(BB);
16858   MF->insert(I, mainMBB);
16859   MF->insert(I, sinkMBB);
16860
16861   // Transfer the remainder of BB and its successor edges to sinkMBB.
16862   sinkMBB->splice(sinkMBB->begin(), MBB,
16863                   std::next(MachineBasicBlock::iterator(MI)), MBB->end());
16864   sinkMBB->transferSuccessorsAndUpdatePHIs(MBB);
16865
16866   // thisMBB:
16867   //  xbegin sinkMBB
16868   //  # fallthrough to mainMBB
16869   //  # abortion to sinkMBB
16870   BuildMI(thisMBB, DL, TII->get(X86::XBEGIN_4)).addMBB(sinkMBB);
16871   thisMBB->addSuccessor(mainMBB);
16872   thisMBB->addSuccessor(sinkMBB);
16873
16874   // mainMBB:
16875   //  EAX = -1
16876   BuildMI(mainMBB, DL, TII->get(X86::MOV32ri), X86::EAX).addImm(-1);
16877   mainMBB->addSuccessor(sinkMBB);
16878
16879   // sinkMBB:
16880   // EAX is live into the sinkMBB
16881   sinkMBB->addLiveIn(X86::EAX);
16882   BuildMI(*sinkMBB, sinkMBB->begin(), DL,
16883           TII->get(TargetOpcode::COPY), MI->getOperand(0).getReg())
16884     .addReg(X86::EAX);
16885
16886   MI->eraseFromParent();
16887   return sinkMBB;
16888 }
16889
16890 // FIXME: When we get size specific XMM0 registers, i.e. XMM0_V16I8
16891 // or XMM0_V32I8 in AVX all of this code can be replaced with that
16892 // in the .td file.
16893 static MachineBasicBlock *EmitPCMPSTRM(MachineInstr *MI, MachineBasicBlock *BB,
16894                                        const TargetInstrInfo *TII) {
16895   unsigned Opc;
16896   switch (MI->getOpcode()) {
16897   default: llvm_unreachable("illegal opcode!");
16898   case X86::PCMPISTRM128REG:  Opc = X86::PCMPISTRM128rr;  break;
16899   case X86::VPCMPISTRM128REG: Opc = X86::VPCMPISTRM128rr; break;
16900   case X86::PCMPISTRM128MEM:  Opc = X86::PCMPISTRM128rm;  break;
16901   case X86::VPCMPISTRM128MEM: Opc = X86::VPCMPISTRM128rm; break;
16902   case X86::PCMPESTRM128REG:  Opc = X86::PCMPESTRM128rr;  break;
16903   case X86::VPCMPESTRM128REG: Opc = X86::VPCMPESTRM128rr; break;
16904   case X86::PCMPESTRM128MEM:  Opc = X86::PCMPESTRM128rm;  break;
16905   case X86::VPCMPESTRM128MEM: Opc = X86::VPCMPESTRM128rm; break;
16906   }
16907
16908   DebugLoc dl = MI->getDebugLoc();
16909   MachineInstrBuilder MIB = BuildMI(*BB, MI, dl, TII->get(Opc));
16910
16911   unsigned NumArgs = MI->getNumOperands();
16912   for (unsigned i = 1; i < NumArgs; ++i) {
16913     MachineOperand &Op = MI->getOperand(i);
16914     if (!(Op.isReg() && Op.isImplicit()))
16915       MIB.addOperand(Op);
16916   }
16917   if (MI->hasOneMemOperand())
16918     MIB->setMemRefs(MI->memoperands_begin(), MI->memoperands_end());
16919
16920   BuildMI(*BB, MI, dl,
16921     TII->get(TargetOpcode::COPY), MI->getOperand(0).getReg())
16922     .addReg(X86::XMM0);
16923
16924   MI->eraseFromParent();
16925   return BB;
16926 }
16927
16928 // FIXME: Custom handling because TableGen doesn't support multiple implicit
16929 // defs in an instruction pattern
16930 static MachineBasicBlock *EmitPCMPSTRI(MachineInstr *MI, MachineBasicBlock *BB,
16931                                        const TargetInstrInfo *TII) {
16932   unsigned Opc;
16933   switch (MI->getOpcode()) {
16934   default: llvm_unreachable("illegal opcode!");
16935   case X86::PCMPISTRIREG:  Opc = X86::PCMPISTRIrr;  break;
16936   case X86::VPCMPISTRIREG: Opc = X86::VPCMPISTRIrr; break;
16937   case X86::PCMPISTRIMEM:  Opc = X86::PCMPISTRIrm;  break;
16938   case X86::VPCMPISTRIMEM: Opc = X86::VPCMPISTRIrm; break;
16939   case X86::PCMPESTRIREG:  Opc = X86::PCMPESTRIrr;  break;
16940   case X86::VPCMPESTRIREG: Opc = X86::VPCMPESTRIrr; break;
16941   case X86::PCMPESTRIMEM:  Opc = X86::PCMPESTRIrm;  break;
16942   case X86::VPCMPESTRIMEM: Opc = X86::VPCMPESTRIrm; break;
16943   }
16944
16945   DebugLoc dl = MI->getDebugLoc();
16946   MachineInstrBuilder MIB = BuildMI(*BB, MI, dl, TII->get(Opc));
16947
16948   unsigned NumArgs = MI->getNumOperands(); // remove the results
16949   for (unsigned i = 1; i < NumArgs; ++i) {
16950     MachineOperand &Op = MI->getOperand(i);
16951     if (!(Op.isReg() && Op.isImplicit()))
16952       MIB.addOperand(Op);
16953   }
16954   if (MI->hasOneMemOperand())
16955     MIB->setMemRefs(MI->memoperands_begin(), MI->memoperands_end());
16956
16957   BuildMI(*BB, MI, dl,
16958     TII->get(TargetOpcode::COPY), MI->getOperand(0).getReg())
16959     .addReg(X86::ECX);
16960
16961   MI->eraseFromParent();
16962   return BB;
16963 }
16964
16965 static MachineBasicBlock * EmitMonitor(MachineInstr *MI, MachineBasicBlock *BB,
16966                                        const TargetInstrInfo *TII,
16967                                        const X86Subtarget* Subtarget) {
16968   DebugLoc dl = MI->getDebugLoc();
16969
16970   // Address into RAX/EAX, other two args into ECX, EDX.
16971   unsigned MemOpc = Subtarget->is64Bit() ? X86::LEA64r : X86::LEA32r;
16972   unsigned MemReg = Subtarget->is64Bit() ? X86::RAX : X86::EAX;
16973   MachineInstrBuilder MIB = BuildMI(*BB, MI, dl, TII->get(MemOpc), MemReg);
16974   for (int i = 0; i < X86::AddrNumOperands; ++i)
16975     MIB.addOperand(MI->getOperand(i));
16976
16977   unsigned ValOps = X86::AddrNumOperands;
16978   BuildMI(*BB, MI, dl, TII->get(TargetOpcode::COPY), X86::ECX)
16979     .addReg(MI->getOperand(ValOps).getReg());
16980   BuildMI(*BB, MI, dl, TII->get(TargetOpcode::COPY), X86::EDX)
16981     .addReg(MI->getOperand(ValOps+1).getReg());
16982
16983   // The instruction doesn't actually take any operands though.
16984   BuildMI(*BB, MI, dl, TII->get(X86::MONITORrrr));
16985
16986   MI->eraseFromParent(); // The pseudo is gone now.
16987   return BB;
16988 }
16989
16990 MachineBasicBlock *
16991 X86TargetLowering::EmitVAARG64WithCustomInserter(
16992                    MachineInstr *MI,
16993                    MachineBasicBlock *MBB) const {
16994   // Emit va_arg instruction on X86-64.
16995
16996   // Operands to this pseudo-instruction:
16997   // 0  ) Output        : destination address (reg)
16998   // 1-5) Input         : va_list address (addr, i64mem)
16999   // 6  ) ArgSize       : Size (in bytes) of vararg type
17000   // 7  ) ArgMode       : 0=overflow only, 1=use gp_offset, 2=use fp_offset
17001   // 8  ) Align         : Alignment of type
17002   // 9  ) EFLAGS (implicit-def)
17003
17004   assert(MI->getNumOperands() == 10 && "VAARG_64 should have 10 operands!");
17005   assert(X86::AddrNumOperands == 5 && "VAARG_64 assumes 5 address operands");
17006
17007   unsigned DestReg = MI->getOperand(0).getReg();
17008   MachineOperand &Base = MI->getOperand(1);
17009   MachineOperand &Scale = MI->getOperand(2);
17010   MachineOperand &Index = MI->getOperand(3);
17011   MachineOperand &Disp = MI->getOperand(4);
17012   MachineOperand &Segment = MI->getOperand(5);
17013   unsigned ArgSize = MI->getOperand(6).getImm();
17014   unsigned ArgMode = MI->getOperand(7).getImm();
17015   unsigned Align = MI->getOperand(8).getImm();
17016
17017   // Memory Reference
17018   assert(MI->hasOneMemOperand() && "Expected VAARG_64 to have one memoperand");
17019   MachineInstr::mmo_iterator MMOBegin = MI->memoperands_begin();
17020   MachineInstr::mmo_iterator MMOEnd = MI->memoperands_end();
17021
17022   // Machine Information
17023   const TargetInstrInfo *TII = MBB->getParent()->getTarget().getInstrInfo();
17024   MachineRegisterInfo &MRI = MBB->getParent()->getRegInfo();
17025   const TargetRegisterClass *AddrRegClass = getRegClassFor(MVT::i64);
17026   const TargetRegisterClass *OffsetRegClass = getRegClassFor(MVT::i32);
17027   DebugLoc DL = MI->getDebugLoc();
17028
17029   // struct va_list {
17030   //   i32   gp_offset
17031   //   i32   fp_offset
17032   //   i64   overflow_area (address)
17033   //   i64   reg_save_area (address)
17034   // }
17035   // sizeof(va_list) = 24
17036   // alignment(va_list) = 8
17037
17038   unsigned TotalNumIntRegs = 6;
17039   unsigned TotalNumXMMRegs = 8;
17040   bool UseGPOffset = (ArgMode == 1);
17041   bool UseFPOffset = (ArgMode == 2);
17042   unsigned MaxOffset = TotalNumIntRegs * 8 +
17043                        (UseFPOffset ? TotalNumXMMRegs * 16 : 0);
17044
17045   /* Align ArgSize to a multiple of 8 */
17046   unsigned ArgSizeA8 = (ArgSize + 7) & ~7;
17047   bool NeedsAlign = (Align > 8);
17048
17049   MachineBasicBlock *thisMBB = MBB;
17050   MachineBasicBlock *overflowMBB;
17051   MachineBasicBlock *offsetMBB;
17052   MachineBasicBlock *endMBB;
17053
17054   unsigned OffsetDestReg = 0;    // Argument address computed by offsetMBB
17055   unsigned OverflowDestReg = 0;  // Argument address computed by overflowMBB
17056   unsigned OffsetReg = 0;
17057
17058   if (!UseGPOffset && !UseFPOffset) {
17059     // If we only pull from the overflow region, we don't create a branch.
17060     // We don't need to alter control flow.
17061     OffsetDestReg = 0; // unused
17062     OverflowDestReg = DestReg;
17063
17064     offsetMBB = nullptr;
17065     overflowMBB = thisMBB;
17066     endMBB = thisMBB;
17067   } else {
17068     // First emit code to check if gp_offset (or fp_offset) is below the bound.
17069     // If so, pull the argument from reg_save_area. (branch to offsetMBB)
17070     // If not, pull from overflow_area. (branch to overflowMBB)
17071     //
17072     //       thisMBB
17073     //         |     .
17074     //         |        .
17075     //     offsetMBB   overflowMBB
17076     //         |        .
17077     //         |     .
17078     //        endMBB
17079
17080     // Registers for the PHI in endMBB
17081     OffsetDestReg = MRI.createVirtualRegister(AddrRegClass);
17082     OverflowDestReg = MRI.createVirtualRegister(AddrRegClass);
17083
17084     const BasicBlock *LLVM_BB = MBB->getBasicBlock();
17085     MachineFunction *MF = MBB->getParent();
17086     overflowMBB = MF->CreateMachineBasicBlock(LLVM_BB);
17087     offsetMBB = MF->CreateMachineBasicBlock(LLVM_BB);
17088     endMBB = MF->CreateMachineBasicBlock(LLVM_BB);
17089
17090     MachineFunction::iterator MBBIter = MBB;
17091     ++MBBIter;
17092
17093     // Insert the new basic blocks
17094     MF->insert(MBBIter, offsetMBB);
17095     MF->insert(MBBIter, overflowMBB);
17096     MF->insert(MBBIter, endMBB);
17097
17098     // Transfer the remainder of MBB and its successor edges to endMBB.
17099     endMBB->splice(endMBB->begin(), thisMBB,
17100                    std::next(MachineBasicBlock::iterator(MI)), thisMBB->end());
17101     endMBB->transferSuccessorsAndUpdatePHIs(thisMBB);
17102
17103     // Make offsetMBB and overflowMBB successors of thisMBB
17104     thisMBB->addSuccessor(offsetMBB);
17105     thisMBB->addSuccessor(overflowMBB);
17106
17107     // endMBB is a successor of both offsetMBB and overflowMBB
17108     offsetMBB->addSuccessor(endMBB);
17109     overflowMBB->addSuccessor(endMBB);
17110
17111     // Load the offset value into a register
17112     OffsetReg = MRI.createVirtualRegister(OffsetRegClass);
17113     BuildMI(thisMBB, DL, TII->get(X86::MOV32rm), OffsetReg)
17114       .addOperand(Base)
17115       .addOperand(Scale)
17116       .addOperand(Index)
17117       .addDisp(Disp, UseFPOffset ? 4 : 0)
17118       .addOperand(Segment)
17119       .setMemRefs(MMOBegin, MMOEnd);
17120
17121     // Check if there is enough room left to pull this argument.
17122     BuildMI(thisMBB, DL, TII->get(X86::CMP32ri))
17123       .addReg(OffsetReg)
17124       .addImm(MaxOffset + 8 - ArgSizeA8);
17125
17126     // Branch to "overflowMBB" if offset >= max
17127     // Fall through to "offsetMBB" otherwise
17128     BuildMI(thisMBB, DL, TII->get(X86::GetCondBranchFromCond(X86::COND_AE)))
17129       .addMBB(overflowMBB);
17130   }
17131
17132   // In offsetMBB, emit code to use the reg_save_area.
17133   if (offsetMBB) {
17134     assert(OffsetReg != 0);
17135
17136     // Read the reg_save_area address.
17137     unsigned RegSaveReg = MRI.createVirtualRegister(AddrRegClass);
17138     BuildMI(offsetMBB, DL, TII->get(X86::MOV64rm), RegSaveReg)
17139       .addOperand(Base)
17140       .addOperand(Scale)
17141       .addOperand(Index)
17142       .addDisp(Disp, 16)
17143       .addOperand(Segment)
17144       .setMemRefs(MMOBegin, MMOEnd);
17145
17146     // Zero-extend the offset
17147     unsigned OffsetReg64 = MRI.createVirtualRegister(AddrRegClass);
17148       BuildMI(offsetMBB, DL, TII->get(X86::SUBREG_TO_REG), OffsetReg64)
17149         .addImm(0)
17150         .addReg(OffsetReg)
17151         .addImm(X86::sub_32bit);
17152
17153     // Add the offset to the reg_save_area to get the final address.
17154     BuildMI(offsetMBB, DL, TII->get(X86::ADD64rr), OffsetDestReg)
17155       .addReg(OffsetReg64)
17156       .addReg(RegSaveReg);
17157
17158     // Compute the offset for the next argument
17159     unsigned NextOffsetReg = MRI.createVirtualRegister(OffsetRegClass);
17160     BuildMI(offsetMBB, DL, TII->get(X86::ADD32ri), NextOffsetReg)
17161       .addReg(OffsetReg)
17162       .addImm(UseFPOffset ? 16 : 8);
17163
17164     // Store it back into the va_list.
17165     BuildMI(offsetMBB, DL, TII->get(X86::MOV32mr))
17166       .addOperand(Base)
17167       .addOperand(Scale)
17168       .addOperand(Index)
17169       .addDisp(Disp, UseFPOffset ? 4 : 0)
17170       .addOperand(Segment)
17171       .addReg(NextOffsetReg)
17172       .setMemRefs(MMOBegin, MMOEnd);
17173
17174     // Jump to endMBB
17175     BuildMI(offsetMBB, DL, TII->get(X86::JMP_4))
17176       .addMBB(endMBB);
17177   }
17178
17179   //
17180   // Emit code to use overflow area
17181   //
17182
17183   // Load the overflow_area address into a register.
17184   unsigned OverflowAddrReg = MRI.createVirtualRegister(AddrRegClass);
17185   BuildMI(overflowMBB, DL, TII->get(X86::MOV64rm), OverflowAddrReg)
17186     .addOperand(Base)
17187     .addOperand(Scale)
17188     .addOperand(Index)
17189     .addDisp(Disp, 8)
17190     .addOperand(Segment)
17191     .setMemRefs(MMOBegin, MMOEnd);
17192
17193   // If we need to align it, do so. Otherwise, just copy the address
17194   // to OverflowDestReg.
17195   if (NeedsAlign) {
17196     // Align the overflow address
17197     assert((Align & (Align-1)) == 0 && "Alignment must be a power of 2");
17198     unsigned TmpReg = MRI.createVirtualRegister(AddrRegClass);
17199
17200     // aligned_addr = (addr + (align-1)) & ~(align-1)
17201     BuildMI(overflowMBB, DL, TII->get(X86::ADD64ri32), TmpReg)
17202       .addReg(OverflowAddrReg)
17203       .addImm(Align-1);
17204
17205     BuildMI(overflowMBB, DL, TII->get(X86::AND64ri32), OverflowDestReg)
17206       .addReg(TmpReg)
17207       .addImm(~(uint64_t)(Align-1));
17208   } else {
17209     BuildMI(overflowMBB, DL, TII->get(TargetOpcode::COPY), OverflowDestReg)
17210       .addReg(OverflowAddrReg);
17211   }
17212
17213   // Compute the next overflow address after this argument.
17214   // (the overflow address should be kept 8-byte aligned)
17215   unsigned NextAddrReg = MRI.createVirtualRegister(AddrRegClass);
17216   BuildMI(overflowMBB, DL, TII->get(X86::ADD64ri32), NextAddrReg)
17217     .addReg(OverflowDestReg)
17218     .addImm(ArgSizeA8);
17219
17220   // Store the new overflow address.
17221   BuildMI(overflowMBB, DL, TII->get(X86::MOV64mr))
17222     .addOperand(Base)
17223     .addOperand(Scale)
17224     .addOperand(Index)
17225     .addDisp(Disp, 8)
17226     .addOperand(Segment)
17227     .addReg(NextAddrReg)
17228     .setMemRefs(MMOBegin, MMOEnd);
17229
17230   // If we branched, emit the PHI to the front of endMBB.
17231   if (offsetMBB) {
17232     BuildMI(*endMBB, endMBB->begin(), DL,
17233             TII->get(X86::PHI), DestReg)
17234       .addReg(OffsetDestReg).addMBB(offsetMBB)
17235       .addReg(OverflowDestReg).addMBB(overflowMBB);
17236   }
17237
17238   // Erase the pseudo instruction
17239   MI->eraseFromParent();
17240
17241   return endMBB;
17242 }
17243
17244 MachineBasicBlock *
17245 X86TargetLowering::EmitVAStartSaveXMMRegsWithCustomInserter(
17246                                                  MachineInstr *MI,
17247                                                  MachineBasicBlock *MBB) const {
17248   // Emit code to save XMM registers to the stack. The ABI says that the
17249   // number of registers to save is given in %al, so it's theoretically
17250   // possible to do an indirect jump trick to avoid saving all of them,
17251   // however this code takes a simpler approach and just executes all
17252   // of the stores if %al is non-zero. It's less code, and it's probably
17253   // easier on the hardware branch predictor, and stores aren't all that
17254   // expensive anyway.
17255
17256   // Create the new basic blocks. One block contains all the XMM stores,
17257   // and one block is the final destination regardless of whether any
17258   // stores were performed.
17259   const BasicBlock *LLVM_BB = MBB->getBasicBlock();
17260   MachineFunction *F = MBB->getParent();
17261   MachineFunction::iterator MBBIter = MBB;
17262   ++MBBIter;
17263   MachineBasicBlock *XMMSaveMBB = F->CreateMachineBasicBlock(LLVM_BB);
17264   MachineBasicBlock *EndMBB = F->CreateMachineBasicBlock(LLVM_BB);
17265   F->insert(MBBIter, XMMSaveMBB);
17266   F->insert(MBBIter, EndMBB);
17267
17268   // Transfer the remainder of MBB and its successor edges to EndMBB.
17269   EndMBB->splice(EndMBB->begin(), MBB,
17270                  std::next(MachineBasicBlock::iterator(MI)), MBB->end());
17271   EndMBB->transferSuccessorsAndUpdatePHIs(MBB);
17272
17273   // The original block will now fall through to the XMM save block.
17274   MBB->addSuccessor(XMMSaveMBB);
17275   // The XMMSaveMBB will fall through to the end block.
17276   XMMSaveMBB->addSuccessor(EndMBB);
17277
17278   // Now add the instructions.
17279   const TargetInstrInfo *TII = MBB->getParent()->getTarget().getInstrInfo();
17280   DebugLoc DL = MI->getDebugLoc();
17281
17282   unsigned CountReg = MI->getOperand(0).getReg();
17283   int64_t RegSaveFrameIndex = MI->getOperand(1).getImm();
17284   int64_t VarArgsFPOffset = MI->getOperand(2).getImm();
17285
17286   if (!Subtarget->isTargetWin64()) {
17287     // If %al is 0, branch around the XMM save block.
17288     BuildMI(MBB, DL, TII->get(X86::TEST8rr)).addReg(CountReg).addReg(CountReg);
17289     BuildMI(MBB, DL, TII->get(X86::JE_4)).addMBB(EndMBB);
17290     MBB->addSuccessor(EndMBB);
17291   }
17292
17293   // Make sure the last operand is EFLAGS, which gets clobbered by the branch
17294   // that was just emitted, but clearly shouldn't be "saved".
17295   assert((MI->getNumOperands() <= 3 ||
17296           !MI->getOperand(MI->getNumOperands() - 1).isReg() ||
17297           MI->getOperand(MI->getNumOperands() - 1).getReg() == X86::EFLAGS)
17298          && "Expected last argument to be EFLAGS");
17299   unsigned MOVOpc = Subtarget->hasFp256() ? X86::VMOVAPSmr : X86::MOVAPSmr;
17300   // In the XMM save block, save all the XMM argument registers.
17301   for (int i = 3, e = MI->getNumOperands() - 1; i != e; ++i) {
17302     int64_t Offset = (i - 3) * 16 + VarArgsFPOffset;
17303     MachineMemOperand *MMO =
17304       F->getMachineMemOperand(
17305           MachinePointerInfo::getFixedStack(RegSaveFrameIndex, Offset),
17306         MachineMemOperand::MOStore,
17307         /*Size=*/16, /*Align=*/16);
17308     BuildMI(XMMSaveMBB, DL, TII->get(MOVOpc))
17309       .addFrameIndex(RegSaveFrameIndex)
17310       .addImm(/*Scale=*/1)
17311       .addReg(/*IndexReg=*/0)
17312       .addImm(/*Disp=*/Offset)
17313       .addReg(/*Segment=*/0)
17314       .addReg(MI->getOperand(i).getReg())
17315       .addMemOperand(MMO);
17316   }
17317
17318   MI->eraseFromParent();   // The pseudo instruction is gone now.
17319
17320   return EndMBB;
17321 }
17322
17323 // The EFLAGS operand of SelectItr might be missing a kill marker
17324 // because there were multiple uses of EFLAGS, and ISel didn't know
17325 // which to mark. Figure out whether SelectItr should have had a
17326 // kill marker, and set it if it should. Returns the correct kill
17327 // marker value.
17328 static bool checkAndUpdateEFLAGSKill(MachineBasicBlock::iterator SelectItr,
17329                                      MachineBasicBlock* BB,
17330                                      const TargetRegisterInfo* TRI) {
17331   // Scan forward through BB for a use/def of EFLAGS.
17332   MachineBasicBlock::iterator miI(std::next(SelectItr));
17333   for (MachineBasicBlock::iterator miE = BB->end(); miI != miE; ++miI) {
17334     const MachineInstr& mi = *miI;
17335     if (mi.readsRegister(X86::EFLAGS))
17336       return false;
17337     if (mi.definesRegister(X86::EFLAGS))
17338       break; // Should have kill-flag - update below.
17339   }
17340
17341   // If we hit the end of the block, check whether EFLAGS is live into a
17342   // successor.
17343   if (miI == BB->end()) {
17344     for (MachineBasicBlock::succ_iterator sItr = BB->succ_begin(),
17345                                           sEnd = BB->succ_end();
17346          sItr != sEnd; ++sItr) {
17347       MachineBasicBlock* succ = *sItr;
17348       if (succ->isLiveIn(X86::EFLAGS))
17349         return false;
17350     }
17351   }
17352
17353   // We found a def, or hit the end of the basic block and EFLAGS wasn't live
17354   // out. SelectMI should have a kill flag on EFLAGS.
17355   SelectItr->addRegisterKilled(X86::EFLAGS, TRI);
17356   return true;
17357 }
17358
17359 MachineBasicBlock *
17360 X86TargetLowering::EmitLoweredSelect(MachineInstr *MI,
17361                                      MachineBasicBlock *BB) const {
17362   const TargetInstrInfo *TII = BB->getParent()->getTarget().getInstrInfo();
17363   DebugLoc DL = MI->getDebugLoc();
17364
17365   // To "insert" a SELECT_CC instruction, we actually have to insert the
17366   // diamond control-flow pattern.  The incoming instruction knows the
17367   // destination vreg to set, the condition code register to branch on, the
17368   // true/false values to select between, and a branch opcode to use.
17369   const BasicBlock *LLVM_BB = BB->getBasicBlock();
17370   MachineFunction::iterator It = BB;
17371   ++It;
17372
17373   //  thisMBB:
17374   //  ...
17375   //   TrueVal = ...
17376   //   cmpTY ccX, r1, r2
17377   //   bCC copy1MBB
17378   //   fallthrough --> copy0MBB
17379   MachineBasicBlock *thisMBB = BB;
17380   MachineFunction *F = BB->getParent();
17381   MachineBasicBlock *copy0MBB = F->CreateMachineBasicBlock(LLVM_BB);
17382   MachineBasicBlock *sinkMBB = F->CreateMachineBasicBlock(LLVM_BB);
17383   F->insert(It, copy0MBB);
17384   F->insert(It, sinkMBB);
17385
17386   // If the EFLAGS register isn't dead in the terminator, then claim that it's
17387   // live into the sink and copy blocks.
17388   const TargetRegisterInfo* TRI = BB->getParent()->getTarget().getRegisterInfo();
17389   if (!MI->killsRegister(X86::EFLAGS) &&
17390       !checkAndUpdateEFLAGSKill(MI, BB, TRI)) {
17391     copy0MBB->addLiveIn(X86::EFLAGS);
17392     sinkMBB->addLiveIn(X86::EFLAGS);
17393   }
17394
17395   // Transfer the remainder of BB and its successor edges to sinkMBB.
17396   sinkMBB->splice(sinkMBB->begin(), BB,
17397                   std::next(MachineBasicBlock::iterator(MI)), BB->end());
17398   sinkMBB->transferSuccessorsAndUpdatePHIs(BB);
17399
17400   // Add the true and fallthrough blocks as its successors.
17401   BB->addSuccessor(copy0MBB);
17402   BB->addSuccessor(sinkMBB);
17403
17404   // Create the conditional branch instruction.
17405   unsigned Opc =
17406     X86::GetCondBranchFromCond((X86::CondCode)MI->getOperand(3).getImm());
17407   BuildMI(BB, DL, TII->get(Opc)).addMBB(sinkMBB);
17408
17409   //  copy0MBB:
17410   //   %FalseValue = ...
17411   //   # fallthrough to sinkMBB
17412   copy0MBB->addSuccessor(sinkMBB);
17413
17414   //  sinkMBB:
17415   //   %Result = phi [ %FalseValue, copy0MBB ], [ %TrueValue, thisMBB ]
17416   //  ...
17417   BuildMI(*sinkMBB, sinkMBB->begin(), DL,
17418           TII->get(X86::PHI), MI->getOperand(0).getReg())
17419     .addReg(MI->getOperand(1).getReg()).addMBB(copy0MBB)
17420     .addReg(MI->getOperand(2).getReg()).addMBB(thisMBB);
17421
17422   MI->eraseFromParent();   // The pseudo instruction is gone now.
17423   return sinkMBB;
17424 }
17425
17426 MachineBasicBlock *
17427 X86TargetLowering::EmitLoweredSegAlloca(MachineInstr *MI, MachineBasicBlock *BB,
17428                                         bool Is64Bit) const {
17429   MachineFunction *MF = BB->getParent();
17430   const TargetInstrInfo *TII = MF->getTarget().getInstrInfo();
17431   DebugLoc DL = MI->getDebugLoc();
17432   const BasicBlock *LLVM_BB = BB->getBasicBlock();
17433
17434   assert(MF->shouldSplitStack());
17435
17436   unsigned TlsReg = Is64Bit ? X86::FS : X86::GS;
17437   unsigned TlsOffset = Is64Bit ? 0x70 : 0x30;
17438
17439   // BB:
17440   //  ... [Till the alloca]
17441   // If stacklet is not large enough, jump to mallocMBB
17442   //
17443   // bumpMBB:
17444   //  Allocate by subtracting from RSP
17445   //  Jump to continueMBB
17446   //
17447   // mallocMBB:
17448   //  Allocate by call to runtime
17449   //
17450   // continueMBB:
17451   //  ...
17452   //  [rest of original BB]
17453   //
17454
17455   MachineBasicBlock *mallocMBB = MF->CreateMachineBasicBlock(LLVM_BB);
17456   MachineBasicBlock *bumpMBB = MF->CreateMachineBasicBlock(LLVM_BB);
17457   MachineBasicBlock *continueMBB = MF->CreateMachineBasicBlock(LLVM_BB);
17458
17459   MachineRegisterInfo &MRI = MF->getRegInfo();
17460   const TargetRegisterClass *AddrRegClass =
17461     getRegClassFor(Is64Bit ? MVT::i64:MVT::i32);
17462
17463   unsigned mallocPtrVReg = MRI.createVirtualRegister(AddrRegClass),
17464     bumpSPPtrVReg = MRI.createVirtualRegister(AddrRegClass),
17465     tmpSPVReg = MRI.createVirtualRegister(AddrRegClass),
17466     SPLimitVReg = MRI.createVirtualRegister(AddrRegClass),
17467     sizeVReg = MI->getOperand(1).getReg(),
17468     physSPReg = Is64Bit ? X86::RSP : X86::ESP;
17469
17470   MachineFunction::iterator MBBIter = BB;
17471   ++MBBIter;
17472
17473   MF->insert(MBBIter, bumpMBB);
17474   MF->insert(MBBIter, mallocMBB);
17475   MF->insert(MBBIter, continueMBB);
17476
17477   continueMBB->splice(continueMBB->begin(), BB,
17478                       std::next(MachineBasicBlock::iterator(MI)), BB->end());
17479   continueMBB->transferSuccessorsAndUpdatePHIs(BB);
17480
17481   // Add code to the main basic block to check if the stack limit has been hit,
17482   // and if so, jump to mallocMBB otherwise to bumpMBB.
17483   BuildMI(BB, DL, TII->get(TargetOpcode::COPY), tmpSPVReg).addReg(physSPReg);
17484   BuildMI(BB, DL, TII->get(Is64Bit ? X86::SUB64rr:X86::SUB32rr), SPLimitVReg)
17485     .addReg(tmpSPVReg).addReg(sizeVReg);
17486   BuildMI(BB, DL, TII->get(Is64Bit ? X86::CMP64mr:X86::CMP32mr))
17487     .addReg(0).addImm(1).addReg(0).addImm(TlsOffset).addReg(TlsReg)
17488     .addReg(SPLimitVReg);
17489   BuildMI(BB, DL, TII->get(X86::JG_4)).addMBB(mallocMBB);
17490
17491   // bumpMBB simply decreases the stack pointer, since we know the current
17492   // stacklet has enough space.
17493   BuildMI(bumpMBB, DL, TII->get(TargetOpcode::COPY), physSPReg)
17494     .addReg(SPLimitVReg);
17495   BuildMI(bumpMBB, DL, TII->get(TargetOpcode::COPY), bumpSPPtrVReg)
17496     .addReg(SPLimitVReg);
17497   BuildMI(bumpMBB, DL, TII->get(X86::JMP_4)).addMBB(continueMBB);
17498
17499   // Calls into a routine in libgcc to allocate more space from the heap.
17500   const uint32_t *RegMask =
17501     MF->getTarget().getRegisterInfo()->getCallPreservedMask(CallingConv::C);
17502   if (Is64Bit) {
17503     BuildMI(mallocMBB, DL, TII->get(X86::MOV64rr), X86::RDI)
17504       .addReg(sizeVReg);
17505     BuildMI(mallocMBB, DL, TII->get(X86::CALL64pcrel32))
17506       .addExternalSymbol("__morestack_allocate_stack_space")
17507       .addRegMask(RegMask)
17508       .addReg(X86::RDI, RegState::Implicit)
17509       .addReg(X86::RAX, RegState::ImplicitDefine);
17510   } else {
17511     BuildMI(mallocMBB, DL, TII->get(X86::SUB32ri), physSPReg).addReg(physSPReg)
17512       .addImm(12);
17513     BuildMI(mallocMBB, DL, TII->get(X86::PUSH32r)).addReg(sizeVReg);
17514     BuildMI(mallocMBB, DL, TII->get(X86::CALLpcrel32))
17515       .addExternalSymbol("__morestack_allocate_stack_space")
17516       .addRegMask(RegMask)
17517       .addReg(X86::EAX, RegState::ImplicitDefine);
17518   }
17519
17520   if (!Is64Bit)
17521     BuildMI(mallocMBB, DL, TII->get(X86::ADD32ri), physSPReg).addReg(physSPReg)
17522       .addImm(16);
17523
17524   BuildMI(mallocMBB, DL, TII->get(TargetOpcode::COPY), mallocPtrVReg)
17525     .addReg(Is64Bit ? X86::RAX : X86::EAX);
17526   BuildMI(mallocMBB, DL, TII->get(X86::JMP_4)).addMBB(continueMBB);
17527
17528   // Set up the CFG correctly.
17529   BB->addSuccessor(bumpMBB);
17530   BB->addSuccessor(mallocMBB);
17531   mallocMBB->addSuccessor(continueMBB);
17532   bumpMBB->addSuccessor(continueMBB);
17533
17534   // Take care of the PHI nodes.
17535   BuildMI(*continueMBB, continueMBB->begin(), DL, TII->get(X86::PHI),
17536           MI->getOperand(0).getReg())
17537     .addReg(mallocPtrVReg).addMBB(mallocMBB)
17538     .addReg(bumpSPPtrVReg).addMBB(bumpMBB);
17539
17540   // Delete the original pseudo instruction.
17541   MI->eraseFromParent();
17542
17543   // And we're done.
17544   return continueMBB;
17545 }
17546
17547 MachineBasicBlock *
17548 X86TargetLowering::EmitLoweredWinAlloca(MachineInstr *MI,
17549                                         MachineBasicBlock *BB) const {
17550   const TargetInstrInfo *TII = BB->getParent()->getTarget().getInstrInfo();
17551   DebugLoc DL = MI->getDebugLoc();
17552
17553   assert(!Subtarget->isTargetMacho());
17554
17555   // The lowering is pretty easy: we're just emitting the call to _alloca.  The
17556   // non-trivial part is impdef of ESP.
17557
17558   if (Subtarget->isTargetWin64()) {
17559     if (Subtarget->isTargetCygMing()) {
17560       // ___chkstk(Mingw64):
17561       // Clobbers R10, R11, RAX and EFLAGS.
17562       // Updates RSP.
17563       BuildMI(*BB, MI, DL, TII->get(X86::W64ALLOCA))
17564         .addExternalSymbol("___chkstk")
17565         .addReg(X86::RAX, RegState::Implicit)
17566         .addReg(X86::RSP, RegState::Implicit)
17567         .addReg(X86::RAX, RegState::Define | RegState::Implicit)
17568         .addReg(X86::RSP, RegState::Define | RegState::Implicit)
17569         .addReg(X86::EFLAGS, RegState::Define | RegState::Implicit);
17570     } else {
17571       // __chkstk(MSVCRT): does not update stack pointer.
17572       // Clobbers R10, R11 and EFLAGS.
17573       BuildMI(*BB, MI, DL, TII->get(X86::W64ALLOCA))
17574         .addExternalSymbol("__chkstk")
17575         .addReg(X86::RAX, RegState::Implicit)
17576         .addReg(X86::EFLAGS, RegState::Define | RegState::Implicit);
17577       // RAX has the offset to be subtracted from RSP.
17578       BuildMI(*BB, MI, DL, TII->get(X86::SUB64rr), X86::RSP)
17579         .addReg(X86::RSP)
17580         .addReg(X86::RAX);
17581     }
17582   } else {
17583     const char *StackProbeSymbol =
17584       Subtarget->isTargetKnownWindowsMSVC() ? "_chkstk" : "_alloca";
17585
17586     BuildMI(*BB, MI, DL, TII->get(X86::CALLpcrel32))
17587       .addExternalSymbol(StackProbeSymbol)
17588       .addReg(X86::EAX, RegState::Implicit)
17589       .addReg(X86::ESP, RegState::Implicit)
17590       .addReg(X86::EAX, RegState::Define | RegState::Implicit)
17591       .addReg(X86::ESP, RegState::Define | RegState::Implicit)
17592       .addReg(X86::EFLAGS, RegState::Define | RegState::Implicit);
17593   }
17594
17595   MI->eraseFromParent();   // The pseudo instruction is gone now.
17596   return BB;
17597 }
17598
17599 MachineBasicBlock *
17600 X86TargetLowering::EmitLoweredTLSCall(MachineInstr *MI,
17601                                       MachineBasicBlock *BB) const {
17602   // This is pretty easy.  We're taking the value that we received from
17603   // our load from the relocation, sticking it in either RDI (x86-64)
17604   // or EAX and doing an indirect call.  The return value will then
17605   // be in the normal return register.
17606   MachineFunction *F = BB->getParent();
17607   const X86InstrInfo *TII
17608     = static_cast<const X86InstrInfo*>(F->getTarget().getInstrInfo());
17609   DebugLoc DL = MI->getDebugLoc();
17610
17611   assert(Subtarget->isTargetDarwin() && "Darwin only instr emitted?");
17612   assert(MI->getOperand(3).isGlobal() && "This should be a global");
17613
17614   // Get a register mask for the lowered call.
17615   // FIXME: The 32-bit calls have non-standard calling conventions. Use a
17616   // proper register mask.
17617   const uint32_t *RegMask =
17618     F->getTarget().getRegisterInfo()->getCallPreservedMask(CallingConv::C);
17619   if (Subtarget->is64Bit()) {
17620     MachineInstrBuilder MIB = BuildMI(*BB, MI, DL,
17621                                       TII->get(X86::MOV64rm), X86::RDI)
17622     .addReg(X86::RIP)
17623     .addImm(0).addReg(0)
17624     .addGlobalAddress(MI->getOperand(3).getGlobal(), 0,
17625                       MI->getOperand(3).getTargetFlags())
17626     .addReg(0);
17627     MIB = BuildMI(*BB, MI, DL, TII->get(X86::CALL64m));
17628     addDirectMem(MIB, X86::RDI);
17629     MIB.addReg(X86::RAX, RegState::ImplicitDefine).addRegMask(RegMask);
17630   } else if (F->getTarget().getRelocationModel() != Reloc::PIC_) {
17631     MachineInstrBuilder MIB = BuildMI(*BB, MI, DL,
17632                                       TII->get(X86::MOV32rm), X86::EAX)
17633     .addReg(0)
17634     .addImm(0).addReg(0)
17635     .addGlobalAddress(MI->getOperand(3).getGlobal(), 0,
17636                       MI->getOperand(3).getTargetFlags())
17637     .addReg(0);
17638     MIB = BuildMI(*BB, MI, DL, TII->get(X86::CALL32m));
17639     addDirectMem(MIB, X86::EAX);
17640     MIB.addReg(X86::EAX, RegState::ImplicitDefine).addRegMask(RegMask);
17641   } else {
17642     MachineInstrBuilder MIB = BuildMI(*BB, MI, DL,
17643                                       TII->get(X86::MOV32rm), X86::EAX)
17644     .addReg(TII->getGlobalBaseReg(F))
17645     .addImm(0).addReg(0)
17646     .addGlobalAddress(MI->getOperand(3).getGlobal(), 0,
17647                       MI->getOperand(3).getTargetFlags())
17648     .addReg(0);
17649     MIB = BuildMI(*BB, MI, DL, TII->get(X86::CALL32m));
17650     addDirectMem(MIB, X86::EAX);
17651     MIB.addReg(X86::EAX, RegState::ImplicitDefine).addRegMask(RegMask);
17652   }
17653
17654   MI->eraseFromParent(); // The pseudo instruction is gone now.
17655   return BB;
17656 }
17657
17658 MachineBasicBlock *
17659 X86TargetLowering::emitEHSjLjSetJmp(MachineInstr *MI,
17660                                     MachineBasicBlock *MBB) const {
17661   DebugLoc DL = MI->getDebugLoc();
17662   MachineFunction *MF = MBB->getParent();
17663   const TargetInstrInfo *TII = MF->getTarget().getInstrInfo();
17664   MachineRegisterInfo &MRI = MF->getRegInfo();
17665
17666   const BasicBlock *BB = MBB->getBasicBlock();
17667   MachineFunction::iterator I = MBB;
17668   ++I;
17669
17670   // Memory Reference
17671   MachineInstr::mmo_iterator MMOBegin = MI->memoperands_begin();
17672   MachineInstr::mmo_iterator MMOEnd = MI->memoperands_end();
17673
17674   unsigned DstReg;
17675   unsigned MemOpndSlot = 0;
17676
17677   unsigned CurOp = 0;
17678
17679   DstReg = MI->getOperand(CurOp++).getReg();
17680   const TargetRegisterClass *RC = MRI.getRegClass(DstReg);
17681   assert(RC->hasType(MVT::i32) && "Invalid destination!");
17682   unsigned mainDstReg = MRI.createVirtualRegister(RC);
17683   unsigned restoreDstReg = MRI.createVirtualRegister(RC);
17684
17685   MemOpndSlot = CurOp;
17686
17687   MVT PVT = getPointerTy();
17688   assert((PVT == MVT::i64 || PVT == MVT::i32) &&
17689          "Invalid Pointer Size!");
17690
17691   // For v = setjmp(buf), we generate
17692   //
17693   // thisMBB:
17694   //  buf[LabelOffset] = restoreMBB
17695   //  SjLjSetup restoreMBB
17696   //
17697   // mainMBB:
17698   //  v_main = 0
17699   //
17700   // sinkMBB:
17701   //  v = phi(main, restore)
17702   //
17703   // restoreMBB:
17704   //  v_restore = 1
17705
17706   MachineBasicBlock *thisMBB = MBB;
17707   MachineBasicBlock *mainMBB = MF->CreateMachineBasicBlock(BB);
17708   MachineBasicBlock *sinkMBB = MF->CreateMachineBasicBlock(BB);
17709   MachineBasicBlock *restoreMBB = MF->CreateMachineBasicBlock(BB);
17710   MF->insert(I, mainMBB);
17711   MF->insert(I, sinkMBB);
17712   MF->push_back(restoreMBB);
17713
17714   MachineInstrBuilder MIB;
17715
17716   // Transfer the remainder of BB and its successor edges to sinkMBB.
17717   sinkMBB->splice(sinkMBB->begin(), MBB,
17718                   std::next(MachineBasicBlock::iterator(MI)), MBB->end());
17719   sinkMBB->transferSuccessorsAndUpdatePHIs(MBB);
17720
17721   // thisMBB:
17722   unsigned PtrStoreOpc = 0;
17723   unsigned LabelReg = 0;
17724   const int64_t LabelOffset = 1 * PVT.getStoreSize();
17725   Reloc::Model RM = MF->getTarget().getRelocationModel();
17726   bool UseImmLabel = (MF->getTarget().getCodeModel() == CodeModel::Small) &&
17727                      (RM == Reloc::Static || RM == Reloc::DynamicNoPIC);
17728
17729   // Prepare IP either in reg or imm.
17730   if (!UseImmLabel) {
17731     PtrStoreOpc = (PVT == MVT::i64) ? X86::MOV64mr : X86::MOV32mr;
17732     const TargetRegisterClass *PtrRC = getRegClassFor(PVT);
17733     LabelReg = MRI.createVirtualRegister(PtrRC);
17734     if (Subtarget->is64Bit()) {
17735       MIB = BuildMI(*thisMBB, MI, DL, TII->get(X86::LEA64r), LabelReg)
17736               .addReg(X86::RIP)
17737               .addImm(0)
17738               .addReg(0)
17739               .addMBB(restoreMBB)
17740               .addReg(0);
17741     } else {
17742       const X86InstrInfo *XII = static_cast<const X86InstrInfo*>(TII);
17743       MIB = BuildMI(*thisMBB, MI, DL, TII->get(X86::LEA32r), LabelReg)
17744               .addReg(XII->getGlobalBaseReg(MF))
17745               .addImm(0)
17746               .addReg(0)
17747               .addMBB(restoreMBB, Subtarget->ClassifyBlockAddressReference())
17748               .addReg(0);
17749     }
17750   } else
17751     PtrStoreOpc = (PVT == MVT::i64) ? X86::MOV64mi32 : X86::MOV32mi;
17752   // Store IP
17753   MIB = BuildMI(*thisMBB, MI, DL, TII->get(PtrStoreOpc));
17754   for (unsigned i = 0; i < X86::AddrNumOperands; ++i) {
17755     if (i == X86::AddrDisp)
17756       MIB.addDisp(MI->getOperand(MemOpndSlot + i), LabelOffset);
17757     else
17758       MIB.addOperand(MI->getOperand(MemOpndSlot + i));
17759   }
17760   if (!UseImmLabel)
17761     MIB.addReg(LabelReg);
17762   else
17763     MIB.addMBB(restoreMBB);
17764   MIB.setMemRefs(MMOBegin, MMOEnd);
17765   // Setup
17766   MIB = BuildMI(*thisMBB, MI, DL, TII->get(X86::EH_SjLj_Setup))
17767           .addMBB(restoreMBB);
17768
17769   const X86RegisterInfo *RegInfo =
17770     static_cast<const X86RegisterInfo*>(MF->getTarget().getRegisterInfo());
17771   MIB.addRegMask(RegInfo->getNoPreservedMask());
17772   thisMBB->addSuccessor(mainMBB);
17773   thisMBB->addSuccessor(restoreMBB);
17774
17775   // mainMBB:
17776   //  EAX = 0
17777   BuildMI(mainMBB, DL, TII->get(X86::MOV32r0), mainDstReg);
17778   mainMBB->addSuccessor(sinkMBB);
17779
17780   // sinkMBB:
17781   BuildMI(*sinkMBB, sinkMBB->begin(), DL,
17782           TII->get(X86::PHI), DstReg)
17783     .addReg(mainDstReg).addMBB(mainMBB)
17784     .addReg(restoreDstReg).addMBB(restoreMBB);
17785
17786   // restoreMBB:
17787   BuildMI(restoreMBB, DL, TII->get(X86::MOV32ri), restoreDstReg).addImm(1);
17788   BuildMI(restoreMBB, DL, TII->get(X86::JMP_4)).addMBB(sinkMBB);
17789   restoreMBB->addSuccessor(sinkMBB);
17790
17791   MI->eraseFromParent();
17792   return sinkMBB;
17793 }
17794
17795 MachineBasicBlock *
17796 X86TargetLowering::emitEHSjLjLongJmp(MachineInstr *MI,
17797                                      MachineBasicBlock *MBB) const {
17798   DebugLoc DL = MI->getDebugLoc();
17799   MachineFunction *MF = MBB->getParent();
17800   const TargetInstrInfo *TII = MF->getTarget().getInstrInfo();
17801   MachineRegisterInfo &MRI = MF->getRegInfo();
17802
17803   // Memory Reference
17804   MachineInstr::mmo_iterator MMOBegin = MI->memoperands_begin();
17805   MachineInstr::mmo_iterator MMOEnd = MI->memoperands_end();
17806
17807   MVT PVT = getPointerTy();
17808   assert((PVT == MVT::i64 || PVT == MVT::i32) &&
17809          "Invalid Pointer Size!");
17810
17811   const TargetRegisterClass *RC =
17812     (PVT == MVT::i64) ? &X86::GR64RegClass : &X86::GR32RegClass;
17813   unsigned Tmp = MRI.createVirtualRegister(RC);
17814   // Since FP is only updated here but NOT referenced, it's treated as GPR.
17815   const X86RegisterInfo *RegInfo =
17816     static_cast<const X86RegisterInfo*>(MF->getTarget().getRegisterInfo());
17817   unsigned FP = (PVT == MVT::i64) ? X86::RBP : X86::EBP;
17818   unsigned SP = RegInfo->getStackRegister();
17819
17820   MachineInstrBuilder MIB;
17821
17822   const int64_t LabelOffset = 1 * PVT.getStoreSize();
17823   const int64_t SPOffset = 2 * PVT.getStoreSize();
17824
17825   unsigned PtrLoadOpc = (PVT == MVT::i64) ? X86::MOV64rm : X86::MOV32rm;
17826   unsigned IJmpOpc = (PVT == MVT::i64) ? X86::JMP64r : X86::JMP32r;
17827
17828   // Reload FP
17829   MIB = BuildMI(*MBB, MI, DL, TII->get(PtrLoadOpc), FP);
17830   for (unsigned i = 0; i < X86::AddrNumOperands; ++i)
17831     MIB.addOperand(MI->getOperand(i));
17832   MIB.setMemRefs(MMOBegin, MMOEnd);
17833   // Reload IP
17834   MIB = BuildMI(*MBB, MI, DL, TII->get(PtrLoadOpc), Tmp);
17835   for (unsigned i = 0; i < X86::AddrNumOperands; ++i) {
17836     if (i == X86::AddrDisp)
17837       MIB.addDisp(MI->getOperand(i), LabelOffset);
17838     else
17839       MIB.addOperand(MI->getOperand(i));
17840   }
17841   MIB.setMemRefs(MMOBegin, MMOEnd);
17842   // Reload SP
17843   MIB = BuildMI(*MBB, MI, DL, TII->get(PtrLoadOpc), SP);
17844   for (unsigned i = 0; i < X86::AddrNumOperands; ++i) {
17845     if (i == X86::AddrDisp)
17846       MIB.addDisp(MI->getOperand(i), SPOffset);
17847     else
17848       MIB.addOperand(MI->getOperand(i));
17849   }
17850   MIB.setMemRefs(MMOBegin, MMOEnd);
17851   // Jump
17852   BuildMI(*MBB, MI, DL, TII->get(IJmpOpc)).addReg(Tmp);
17853
17854   MI->eraseFromParent();
17855   return MBB;
17856 }
17857
17858 // Replace 213-type (isel default) FMA3 instructions with 231-type for
17859 // accumulator loops. Writing back to the accumulator allows the coalescer
17860 // to remove extra copies in the loop.
17861 MachineBasicBlock *
17862 X86TargetLowering::emitFMA3Instr(MachineInstr *MI,
17863                                  MachineBasicBlock *MBB) const {
17864   MachineOperand &AddendOp = MI->getOperand(3);
17865
17866   // Bail out early if the addend isn't a register - we can't switch these.
17867   if (!AddendOp.isReg())
17868     return MBB;
17869
17870   MachineFunction &MF = *MBB->getParent();
17871   MachineRegisterInfo &MRI = MF.getRegInfo();
17872
17873   // Check whether the addend is defined by a PHI:
17874   assert(MRI.hasOneDef(AddendOp.getReg()) && "Multiple defs in SSA?");
17875   MachineInstr &AddendDef = *MRI.def_instr_begin(AddendOp.getReg());
17876   if (!AddendDef.isPHI())
17877     return MBB;
17878
17879   // Look for the following pattern:
17880   // loop:
17881   //   %addend = phi [%entry, 0], [%loop, %result]
17882   //   ...
17883   //   %result<tied1> = FMA213 %m2<tied0>, %m1, %addend
17884
17885   // Replace with:
17886   //   loop:
17887   //   %addend = phi [%entry, 0], [%loop, %result]
17888   //   ...
17889   //   %result<tied1> = FMA231 %addend<tied0>, %m1, %m2
17890
17891   for (unsigned i = 1, e = AddendDef.getNumOperands(); i < e; i += 2) {
17892     assert(AddendDef.getOperand(i).isReg());
17893     MachineOperand PHISrcOp = AddendDef.getOperand(i);
17894     MachineInstr &PHISrcInst = *MRI.def_instr_begin(PHISrcOp.getReg());
17895     if (&PHISrcInst == MI) {
17896       // Found a matching instruction.
17897       unsigned NewFMAOpc = 0;
17898       switch (MI->getOpcode()) {
17899         case X86::VFMADDPDr213r: NewFMAOpc = X86::VFMADDPDr231r; break;
17900         case X86::VFMADDPSr213r: NewFMAOpc = X86::VFMADDPSr231r; break;
17901         case X86::VFMADDSDr213r: NewFMAOpc = X86::VFMADDSDr231r; break;
17902         case X86::VFMADDSSr213r: NewFMAOpc = X86::VFMADDSSr231r; break;
17903         case X86::VFMSUBPDr213r: NewFMAOpc = X86::VFMSUBPDr231r; break;
17904         case X86::VFMSUBPSr213r: NewFMAOpc = X86::VFMSUBPSr231r; break;
17905         case X86::VFMSUBSDr213r: NewFMAOpc = X86::VFMSUBSDr231r; break;
17906         case X86::VFMSUBSSr213r: NewFMAOpc = X86::VFMSUBSSr231r; break;
17907         case X86::VFNMADDPDr213r: NewFMAOpc = X86::VFNMADDPDr231r; break;
17908         case X86::VFNMADDPSr213r: NewFMAOpc = X86::VFNMADDPSr231r; break;
17909         case X86::VFNMADDSDr213r: NewFMAOpc = X86::VFNMADDSDr231r; break;
17910         case X86::VFNMADDSSr213r: NewFMAOpc = X86::VFNMADDSSr231r; break;
17911         case X86::VFNMSUBPDr213r: NewFMAOpc = X86::VFNMSUBPDr231r; break;
17912         case X86::VFNMSUBPSr213r: NewFMAOpc = X86::VFNMSUBPSr231r; break;
17913         case X86::VFNMSUBSDr213r: NewFMAOpc = X86::VFNMSUBSDr231r; break;
17914         case X86::VFNMSUBSSr213r: NewFMAOpc = X86::VFNMSUBSSr231r; break;
17915         case X86::VFMADDPDr213rY: NewFMAOpc = X86::VFMADDPDr231rY; break;
17916         case X86::VFMADDPSr213rY: NewFMAOpc = X86::VFMADDPSr231rY; break;
17917         case X86::VFMSUBPDr213rY: NewFMAOpc = X86::VFMSUBPDr231rY; break;
17918         case X86::VFMSUBPSr213rY: NewFMAOpc = X86::VFMSUBPSr231rY; break;
17919         case X86::VFNMADDPDr213rY: NewFMAOpc = X86::VFNMADDPDr231rY; break;
17920         case X86::VFNMADDPSr213rY: NewFMAOpc = X86::VFNMADDPSr231rY; break;
17921         case X86::VFNMSUBPDr213rY: NewFMAOpc = X86::VFNMSUBPDr231rY; break;
17922         case X86::VFNMSUBPSr213rY: NewFMAOpc = X86::VFNMSUBPSr231rY; break;
17923         default: llvm_unreachable("Unrecognized FMA variant.");
17924       }
17925
17926       const TargetInstrInfo &TII = *MF.getTarget().getInstrInfo();
17927       MachineInstrBuilder MIB =
17928         BuildMI(MF, MI->getDebugLoc(), TII.get(NewFMAOpc))
17929         .addOperand(MI->getOperand(0))
17930         .addOperand(MI->getOperand(3))
17931         .addOperand(MI->getOperand(2))
17932         .addOperand(MI->getOperand(1));
17933       MBB->insert(MachineBasicBlock::iterator(MI), MIB);
17934       MI->eraseFromParent();
17935     }
17936   }
17937
17938   return MBB;
17939 }
17940
17941 MachineBasicBlock *
17942 X86TargetLowering::EmitInstrWithCustomInserter(MachineInstr *MI,
17943                                                MachineBasicBlock *BB) const {
17944   switch (MI->getOpcode()) {
17945   default: llvm_unreachable("Unexpected instr type to insert");
17946   case X86::TAILJMPd64:
17947   case X86::TAILJMPr64:
17948   case X86::TAILJMPm64:
17949     llvm_unreachable("TAILJMP64 would not be touched here.");
17950   case X86::TCRETURNdi64:
17951   case X86::TCRETURNri64:
17952   case X86::TCRETURNmi64:
17953     return BB;
17954   case X86::WIN_ALLOCA:
17955     return EmitLoweredWinAlloca(MI, BB);
17956   case X86::SEG_ALLOCA_32:
17957     return EmitLoweredSegAlloca(MI, BB, false);
17958   case X86::SEG_ALLOCA_64:
17959     return EmitLoweredSegAlloca(MI, BB, true);
17960   case X86::TLSCall_32:
17961   case X86::TLSCall_64:
17962     return EmitLoweredTLSCall(MI, BB);
17963   case X86::CMOV_GR8:
17964   case X86::CMOV_FR32:
17965   case X86::CMOV_FR64:
17966   case X86::CMOV_V4F32:
17967   case X86::CMOV_V2F64:
17968   case X86::CMOV_V2I64:
17969   case X86::CMOV_V8F32:
17970   case X86::CMOV_V4F64:
17971   case X86::CMOV_V4I64:
17972   case X86::CMOV_V16F32:
17973   case X86::CMOV_V8F64:
17974   case X86::CMOV_V8I64:
17975   case X86::CMOV_GR16:
17976   case X86::CMOV_GR32:
17977   case X86::CMOV_RFP32:
17978   case X86::CMOV_RFP64:
17979   case X86::CMOV_RFP80:
17980     return EmitLoweredSelect(MI, BB);
17981
17982   case X86::FP32_TO_INT16_IN_MEM:
17983   case X86::FP32_TO_INT32_IN_MEM:
17984   case X86::FP32_TO_INT64_IN_MEM:
17985   case X86::FP64_TO_INT16_IN_MEM:
17986   case X86::FP64_TO_INT32_IN_MEM:
17987   case X86::FP64_TO_INT64_IN_MEM:
17988   case X86::FP80_TO_INT16_IN_MEM:
17989   case X86::FP80_TO_INT32_IN_MEM:
17990   case X86::FP80_TO_INT64_IN_MEM: {
17991     MachineFunction *F = BB->getParent();
17992     const TargetInstrInfo *TII = F->getTarget().getInstrInfo();
17993     DebugLoc DL = MI->getDebugLoc();
17994
17995     // Change the floating point control register to use "round towards zero"
17996     // mode when truncating to an integer value.
17997     int CWFrameIdx = F->getFrameInfo()->CreateStackObject(2, 2, false);
17998     addFrameReference(BuildMI(*BB, MI, DL,
17999                               TII->get(X86::FNSTCW16m)), CWFrameIdx);
18000
18001     // Load the old value of the high byte of the control word...
18002     unsigned OldCW =
18003       F->getRegInfo().createVirtualRegister(&X86::GR16RegClass);
18004     addFrameReference(BuildMI(*BB, MI, DL, TII->get(X86::MOV16rm), OldCW),
18005                       CWFrameIdx);
18006
18007     // Set the high part to be round to zero...
18008     addFrameReference(BuildMI(*BB, MI, DL, TII->get(X86::MOV16mi)), CWFrameIdx)
18009       .addImm(0xC7F);
18010
18011     // Reload the modified control word now...
18012     addFrameReference(BuildMI(*BB, MI, DL,
18013                               TII->get(X86::FLDCW16m)), CWFrameIdx);
18014
18015     // Restore the memory image of control word to original value
18016     addFrameReference(BuildMI(*BB, MI, DL, TII->get(X86::MOV16mr)), CWFrameIdx)
18017       .addReg(OldCW);
18018
18019     // Get the X86 opcode to use.
18020     unsigned Opc;
18021     switch (MI->getOpcode()) {
18022     default: llvm_unreachable("illegal opcode!");
18023     case X86::FP32_TO_INT16_IN_MEM: Opc = X86::IST_Fp16m32; break;
18024     case X86::FP32_TO_INT32_IN_MEM: Opc = X86::IST_Fp32m32; break;
18025     case X86::FP32_TO_INT64_IN_MEM: Opc = X86::IST_Fp64m32; break;
18026     case X86::FP64_TO_INT16_IN_MEM: Opc = X86::IST_Fp16m64; break;
18027     case X86::FP64_TO_INT32_IN_MEM: Opc = X86::IST_Fp32m64; break;
18028     case X86::FP64_TO_INT64_IN_MEM: Opc = X86::IST_Fp64m64; break;
18029     case X86::FP80_TO_INT16_IN_MEM: Opc = X86::IST_Fp16m80; break;
18030     case X86::FP80_TO_INT32_IN_MEM: Opc = X86::IST_Fp32m80; break;
18031     case X86::FP80_TO_INT64_IN_MEM: Opc = X86::IST_Fp64m80; break;
18032     }
18033
18034     X86AddressMode AM;
18035     MachineOperand &Op = MI->getOperand(0);
18036     if (Op.isReg()) {
18037       AM.BaseType = X86AddressMode::RegBase;
18038       AM.Base.Reg = Op.getReg();
18039     } else {
18040       AM.BaseType = X86AddressMode::FrameIndexBase;
18041       AM.Base.FrameIndex = Op.getIndex();
18042     }
18043     Op = MI->getOperand(1);
18044     if (Op.isImm())
18045       AM.Scale = Op.getImm();
18046     Op = MI->getOperand(2);
18047     if (Op.isImm())
18048       AM.IndexReg = Op.getImm();
18049     Op = MI->getOperand(3);
18050     if (Op.isGlobal()) {
18051       AM.GV = Op.getGlobal();
18052     } else {
18053       AM.Disp = Op.getImm();
18054     }
18055     addFullAddress(BuildMI(*BB, MI, DL, TII->get(Opc)), AM)
18056                       .addReg(MI->getOperand(X86::AddrNumOperands).getReg());
18057
18058     // Reload the original control word now.
18059     addFrameReference(BuildMI(*BB, MI, DL,
18060                               TII->get(X86::FLDCW16m)), CWFrameIdx);
18061
18062     MI->eraseFromParent();   // The pseudo instruction is gone now.
18063     return BB;
18064   }
18065     // String/text processing lowering.
18066   case X86::PCMPISTRM128REG:
18067   case X86::VPCMPISTRM128REG:
18068   case X86::PCMPISTRM128MEM:
18069   case X86::VPCMPISTRM128MEM:
18070   case X86::PCMPESTRM128REG:
18071   case X86::VPCMPESTRM128REG:
18072   case X86::PCMPESTRM128MEM:
18073   case X86::VPCMPESTRM128MEM:
18074     assert(Subtarget->hasSSE42() &&
18075            "Target must have SSE4.2 or AVX features enabled");
18076     return EmitPCMPSTRM(MI, BB, BB->getParent()->getTarget().getInstrInfo());
18077
18078   // String/text processing lowering.
18079   case X86::PCMPISTRIREG:
18080   case X86::VPCMPISTRIREG:
18081   case X86::PCMPISTRIMEM:
18082   case X86::VPCMPISTRIMEM:
18083   case X86::PCMPESTRIREG:
18084   case X86::VPCMPESTRIREG:
18085   case X86::PCMPESTRIMEM:
18086   case X86::VPCMPESTRIMEM:
18087     assert(Subtarget->hasSSE42() &&
18088            "Target must have SSE4.2 or AVX features enabled");
18089     return EmitPCMPSTRI(MI, BB, BB->getParent()->getTarget().getInstrInfo());
18090
18091   // Thread synchronization.
18092   case X86::MONITOR:
18093     return EmitMonitor(MI, BB, BB->getParent()->getTarget().getInstrInfo(), Subtarget);
18094
18095   // xbegin
18096   case X86::XBEGIN:
18097     return EmitXBegin(MI, BB, BB->getParent()->getTarget().getInstrInfo());
18098
18099   case X86::VASTART_SAVE_XMM_REGS:
18100     return EmitVAStartSaveXMMRegsWithCustomInserter(MI, BB);
18101
18102   case X86::VAARG_64:
18103     return EmitVAARG64WithCustomInserter(MI, BB);
18104
18105   case X86::EH_SjLj_SetJmp32:
18106   case X86::EH_SjLj_SetJmp64:
18107     return emitEHSjLjSetJmp(MI, BB);
18108
18109   case X86::EH_SjLj_LongJmp32:
18110   case X86::EH_SjLj_LongJmp64:
18111     return emitEHSjLjLongJmp(MI, BB);
18112
18113   case TargetOpcode::STACKMAP:
18114   case TargetOpcode::PATCHPOINT:
18115     return emitPatchPoint(MI, BB);
18116
18117   case X86::VFMADDPDr213r:
18118   case X86::VFMADDPSr213r:
18119   case X86::VFMADDSDr213r:
18120   case X86::VFMADDSSr213r:
18121   case X86::VFMSUBPDr213r:
18122   case X86::VFMSUBPSr213r:
18123   case X86::VFMSUBSDr213r:
18124   case X86::VFMSUBSSr213r:
18125   case X86::VFNMADDPDr213r:
18126   case X86::VFNMADDPSr213r:
18127   case X86::VFNMADDSDr213r:
18128   case X86::VFNMADDSSr213r:
18129   case X86::VFNMSUBPDr213r:
18130   case X86::VFNMSUBPSr213r:
18131   case X86::VFNMSUBSDr213r:
18132   case X86::VFNMSUBSSr213r:
18133   case X86::VFMADDPDr213rY:
18134   case X86::VFMADDPSr213rY:
18135   case X86::VFMSUBPDr213rY:
18136   case X86::VFMSUBPSr213rY:
18137   case X86::VFNMADDPDr213rY:
18138   case X86::VFNMADDPSr213rY:
18139   case X86::VFNMSUBPDr213rY:
18140   case X86::VFNMSUBPSr213rY:
18141     return emitFMA3Instr(MI, BB);
18142   }
18143 }
18144
18145 //===----------------------------------------------------------------------===//
18146 //                           X86 Optimization Hooks
18147 //===----------------------------------------------------------------------===//
18148
18149 void X86TargetLowering::computeKnownBitsForTargetNode(const SDValue Op,
18150                                                       APInt &KnownZero,
18151                                                       APInt &KnownOne,
18152                                                       const SelectionDAG &DAG,
18153                                                       unsigned Depth) const {
18154   unsigned BitWidth = KnownZero.getBitWidth();
18155   unsigned Opc = Op.getOpcode();
18156   assert((Opc >= ISD::BUILTIN_OP_END ||
18157           Opc == ISD::INTRINSIC_WO_CHAIN ||
18158           Opc == ISD::INTRINSIC_W_CHAIN ||
18159           Opc == ISD::INTRINSIC_VOID) &&
18160          "Should use MaskedValueIsZero if you don't know whether Op"
18161          " is a target node!");
18162
18163   KnownZero = KnownOne = APInt(BitWidth, 0);   // Don't know anything.
18164   switch (Opc) {
18165   default: break;
18166   case X86ISD::ADD:
18167   case X86ISD::SUB:
18168   case X86ISD::ADC:
18169   case X86ISD::SBB:
18170   case X86ISD::SMUL:
18171   case X86ISD::UMUL:
18172   case X86ISD::INC:
18173   case X86ISD::DEC:
18174   case X86ISD::OR:
18175   case X86ISD::XOR:
18176   case X86ISD::AND:
18177     // These nodes' second result is a boolean.
18178     if (Op.getResNo() == 0)
18179       break;
18180     // Fallthrough
18181   case X86ISD::SETCC:
18182     KnownZero |= APInt::getHighBitsSet(BitWidth, BitWidth - 1);
18183     break;
18184   case ISD::INTRINSIC_WO_CHAIN: {
18185     unsigned IntId = cast<ConstantSDNode>(Op.getOperand(0))->getZExtValue();
18186     unsigned NumLoBits = 0;
18187     switch (IntId) {
18188     default: break;
18189     case Intrinsic::x86_sse_movmsk_ps:
18190     case Intrinsic::x86_avx_movmsk_ps_256:
18191     case Intrinsic::x86_sse2_movmsk_pd:
18192     case Intrinsic::x86_avx_movmsk_pd_256:
18193     case Intrinsic::x86_mmx_pmovmskb:
18194     case Intrinsic::x86_sse2_pmovmskb_128:
18195     case Intrinsic::x86_avx2_pmovmskb: {
18196       // High bits of movmskp{s|d}, pmovmskb are known zero.
18197       switch (IntId) {
18198         default: llvm_unreachable("Impossible intrinsic");  // Can't reach here.
18199         case Intrinsic::x86_sse_movmsk_ps:      NumLoBits = 4; break;
18200         case Intrinsic::x86_avx_movmsk_ps_256:  NumLoBits = 8; break;
18201         case Intrinsic::x86_sse2_movmsk_pd:     NumLoBits = 2; break;
18202         case Intrinsic::x86_avx_movmsk_pd_256:  NumLoBits = 4; break;
18203         case Intrinsic::x86_mmx_pmovmskb:       NumLoBits = 8; break;
18204         case Intrinsic::x86_sse2_pmovmskb_128:  NumLoBits = 16; break;
18205         case Intrinsic::x86_avx2_pmovmskb:      NumLoBits = 32; break;
18206       }
18207       KnownZero = APInt::getHighBitsSet(BitWidth, BitWidth - NumLoBits);
18208       break;
18209     }
18210     }
18211     break;
18212   }
18213   }
18214 }
18215
18216 unsigned X86TargetLowering::ComputeNumSignBitsForTargetNode(
18217   SDValue Op,
18218   const SelectionDAG &,
18219   unsigned Depth) const {
18220   // SETCC_CARRY sets the dest to ~0 for true or 0 for false.
18221   if (Op.getOpcode() == X86ISD::SETCC_CARRY)
18222     return Op.getValueType().getScalarType().getSizeInBits();
18223
18224   // Fallback case.
18225   return 1;
18226 }
18227
18228 /// isGAPlusOffset - Returns true (and the GlobalValue and the offset) if the
18229 /// node is a GlobalAddress + offset.
18230 bool X86TargetLowering::isGAPlusOffset(SDNode *N,
18231                                        const GlobalValue* &GA,
18232                                        int64_t &Offset) const {
18233   if (N->getOpcode() == X86ISD::Wrapper) {
18234     if (isa<GlobalAddressSDNode>(N->getOperand(0))) {
18235       GA = cast<GlobalAddressSDNode>(N->getOperand(0))->getGlobal();
18236       Offset = cast<GlobalAddressSDNode>(N->getOperand(0))->getOffset();
18237       return true;
18238     }
18239   }
18240   return TargetLowering::isGAPlusOffset(N, GA, Offset);
18241 }
18242
18243 /// isShuffleHigh128VectorInsertLow - Checks whether the shuffle node is the
18244 /// same as extracting the high 128-bit part of 256-bit vector and then
18245 /// inserting the result into the low part of a new 256-bit vector
18246 static bool isShuffleHigh128VectorInsertLow(ShuffleVectorSDNode *SVOp) {
18247   EVT VT = SVOp->getValueType(0);
18248   unsigned NumElems = VT.getVectorNumElements();
18249
18250   // vector_shuffle <4, 5, 6, 7, u, u, u, u> or <2, 3, u, u>
18251   for (unsigned i = 0, j = NumElems/2; i != NumElems/2; ++i, ++j)
18252     if (!isUndefOrEqual(SVOp->getMaskElt(i), j) ||
18253         SVOp->getMaskElt(j) >= 0)
18254       return false;
18255
18256   return true;
18257 }
18258
18259 /// isShuffleLow128VectorInsertHigh - Checks whether the shuffle node is the
18260 /// same as extracting the low 128-bit part of 256-bit vector and then
18261 /// inserting the result into the high part of a new 256-bit vector
18262 static bool isShuffleLow128VectorInsertHigh(ShuffleVectorSDNode *SVOp) {
18263   EVT VT = SVOp->getValueType(0);
18264   unsigned NumElems = VT.getVectorNumElements();
18265
18266   // vector_shuffle <u, u, u, u, 0, 1, 2, 3> or <u, u, 0, 1>
18267   for (unsigned i = NumElems/2, j = 0; i != NumElems; ++i, ++j)
18268     if (!isUndefOrEqual(SVOp->getMaskElt(i), j) ||
18269         SVOp->getMaskElt(j) >= 0)
18270       return false;
18271
18272   return true;
18273 }
18274
18275 /// PerformShuffleCombine256 - Performs shuffle combines for 256-bit vectors.
18276 static SDValue PerformShuffleCombine256(SDNode *N, SelectionDAG &DAG,
18277                                         TargetLowering::DAGCombinerInfo &DCI,
18278                                         const X86Subtarget* Subtarget) {
18279   SDLoc dl(N);
18280   ShuffleVectorSDNode *SVOp = cast<ShuffleVectorSDNode>(N);
18281   SDValue V1 = SVOp->getOperand(0);
18282   SDValue V2 = SVOp->getOperand(1);
18283   EVT VT = SVOp->getValueType(0);
18284   unsigned NumElems = VT.getVectorNumElements();
18285
18286   if (V1.getOpcode() == ISD::CONCAT_VECTORS &&
18287       V2.getOpcode() == ISD::CONCAT_VECTORS) {
18288     //
18289     //                   0,0,0,...
18290     //                      |
18291     //    V      UNDEF    BUILD_VECTOR    UNDEF
18292     //     \      /           \           /
18293     //  CONCAT_VECTOR         CONCAT_VECTOR
18294     //         \                  /
18295     //          \                /
18296     //          RESULT: V + zero extended
18297     //
18298     if (V2.getOperand(0).getOpcode() != ISD::BUILD_VECTOR ||
18299         V2.getOperand(1).getOpcode() != ISD::UNDEF ||
18300         V1.getOperand(1).getOpcode() != ISD::UNDEF)
18301       return SDValue();
18302
18303     if (!ISD::isBuildVectorAllZeros(V2.getOperand(0).getNode()))
18304       return SDValue();
18305
18306     // To match the shuffle mask, the first half of the mask should
18307     // be exactly the first vector, and all the rest a splat with the
18308     // first element of the second one.
18309     for (unsigned i = 0; i != NumElems/2; ++i)
18310       if (!isUndefOrEqual(SVOp->getMaskElt(i), i) ||
18311           !isUndefOrEqual(SVOp->getMaskElt(i+NumElems/2), NumElems))
18312         return SDValue();
18313
18314     // If V1 is coming from a vector load then just fold to a VZEXT_LOAD.
18315     if (LoadSDNode *Ld = dyn_cast<LoadSDNode>(V1.getOperand(0))) {
18316       if (Ld->hasNUsesOfValue(1, 0)) {
18317         SDVTList Tys = DAG.getVTList(MVT::v4i64, MVT::Other);
18318         SDValue Ops[] = { Ld->getChain(), Ld->getBasePtr() };
18319         SDValue ResNode =
18320           DAG.getMemIntrinsicNode(X86ISD::VZEXT_LOAD, dl, Tys, Ops,
18321                                   Ld->getMemoryVT(),
18322                                   Ld->getPointerInfo(),
18323                                   Ld->getAlignment(),
18324                                   false/*isVolatile*/, true/*ReadMem*/,
18325                                   false/*WriteMem*/);
18326
18327         // Make sure the newly-created LOAD is in the same position as Ld in
18328         // terms of dependency. We create a TokenFactor for Ld and ResNode,
18329         // and update uses of Ld's output chain to use the TokenFactor.
18330         if (Ld->hasAnyUseOfValue(1)) {
18331           SDValue NewChain = DAG.getNode(ISD::TokenFactor, dl, MVT::Other,
18332                              SDValue(Ld, 1), SDValue(ResNode.getNode(), 1));
18333           DAG.ReplaceAllUsesOfValueWith(SDValue(Ld, 1), NewChain);
18334           DAG.UpdateNodeOperands(NewChain.getNode(), SDValue(Ld, 1),
18335                                  SDValue(ResNode.getNode(), 1));
18336         }
18337
18338         return DAG.getNode(ISD::BITCAST, dl, VT, ResNode);
18339       }
18340     }
18341
18342     // Emit a zeroed vector and insert the desired subvector on its
18343     // first half.
18344     SDValue Zeros = getZeroVector(VT, Subtarget, DAG, dl);
18345     SDValue InsV = Insert128BitVector(Zeros, V1.getOperand(0), 0, DAG, dl);
18346     return DCI.CombineTo(N, InsV);
18347   }
18348
18349   //===--------------------------------------------------------------------===//
18350   // Combine some shuffles into subvector extracts and inserts:
18351   //
18352
18353   // vector_shuffle <4, 5, 6, 7, u, u, u, u> or <2, 3, u, u>
18354   if (isShuffleHigh128VectorInsertLow(SVOp)) {
18355     SDValue V = Extract128BitVector(V1, NumElems/2, DAG, dl);
18356     SDValue InsV = Insert128BitVector(DAG.getUNDEF(VT), V, 0, DAG, dl);
18357     return DCI.CombineTo(N, InsV);
18358   }
18359
18360   // vector_shuffle <u, u, u, u, 0, 1, 2, 3> or <u, u, 0, 1>
18361   if (isShuffleLow128VectorInsertHigh(SVOp)) {
18362     SDValue V = Extract128BitVector(V1, 0, DAG, dl);
18363     SDValue InsV = Insert128BitVector(DAG.getUNDEF(VT), V, NumElems/2, DAG, dl);
18364     return DCI.CombineTo(N, InsV);
18365   }
18366
18367   return SDValue();
18368 }
18369
18370 /// \brief Get the PSHUF-style mask from PSHUF node.
18371 ///
18372 /// This is a very minor wrapper around getTargetShuffleMask to easy forming v4
18373 /// PSHUF-style masks that can be reused with such instructions.
18374 static SmallVector<int, 4> getPSHUFShuffleMask(SDValue N) {
18375   SmallVector<int, 4> Mask;
18376   bool IsUnary;
18377   bool HaveMask = getTargetShuffleMask(N.getNode(), N.getSimpleValueType(), Mask, IsUnary);
18378   (void)HaveMask;
18379   assert(HaveMask);
18380
18381   switch (N.getOpcode()) {
18382   case X86ISD::PSHUFD:
18383     return Mask;
18384   case X86ISD::PSHUFLW:
18385     Mask.resize(4);
18386     return Mask;
18387   case X86ISD::PSHUFHW:
18388     Mask.erase(Mask.begin(), Mask.begin() + 4);
18389     for (int &M : Mask)
18390       M -= 4;
18391     return Mask;
18392   default:
18393     llvm_unreachable("No valid shuffle instruction found!");
18394   }
18395 }
18396
18397 /// \brief Search for a combinable shuffle across a chain ending in pshufd.
18398 ///
18399 /// We walk up the chain and look for a combinable shuffle, skipping over
18400 /// shuffles that we could hoist this shuffle's transformation past without
18401 /// altering anything.
18402 static bool combineRedundantDWordShuffle(SDValue N, MutableArrayRef<int> Mask,
18403                                          SelectionDAG &DAG,
18404                                          TargetLowering::DAGCombinerInfo &DCI) {
18405   assert(N.getOpcode() == X86ISD::PSHUFD &&
18406          "Called with something other than an x86 128-bit half shuffle!");
18407   SDLoc DL(N);
18408
18409   // Walk up a single-use chain looking for a combinable shuffle.
18410   SDValue V = N.getOperand(0);
18411   for (; V.hasOneUse(); V = V.getOperand(0)) {
18412     switch (V.getOpcode()) {
18413     default:
18414       return false; // Nothing combined!
18415
18416     case ISD::BITCAST:
18417       // Skip bitcasts as we always know the type for the target specific
18418       // instructions.
18419       continue;
18420
18421     case X86ISD::PSHUFD:
18422       // Found another dword shuffle.
18423       break;
18424
18425     case X86ISD::PSHUFLW:
18426       // Check that the low words (being shuffled) are the identity in the
18427       // dword shuffle, and the high words are self-contained.
18428       if (Mask[0] != 0 || Mask[1] != 1 ||
18429           !(Mask[2] >= 2 && Mask[2] < 4 && Mask[3] >= 2 && Mask[3] < 4))
18430         return false;
18431
18432       continue;
18433
18434     case X86ISD::PSHUFHW:
18435       // Check that the high words (being shuffled) are the identity in the
18436       // dword shuffle, and the low words are self-contained.
18437       if (Mask[2] != 2 || Mask[3] != 3 ||
18438           !(Mask[0] >= 0 && Mask[0] < 2 && Mask[1] >= 0 && Mask[1] < 2))
18439         return false;
18440
18441       continue;
18442     }
18443     // Break out of the loop if we break out of the switch.
18444     break;
18445   }
18446
18447   if (!V.hasOneUse())
18448     // We fell out of the loop without finding a viable combining instruction.
18449     return false;
18450
18451   // Record the old value to use in RAUW-ing.
18452   SDValue Old = V;
18453
18454   // Merge this node's mask and our incoming mask.
18455   SmallVector<int, 4> VMask = getPSHUFShuffleMask(V);
18456   for (int &M : Mask)
18457     M = VMask[M];
18458   V = DAG.getNode(X86ISD::PSHUFD, DL, MVT::v4i32, V.getOperand(0),
18459                   getV4X86ShuffleImm8ForMask(Mask, DAG));
18460
18461   // It is possible that one of the combinable shuffles was completely absorbed
18462   // by the other, just replace it and revisit all users in that case.
18463   if (Old.getNode() == V.getNode()) {
18464     DCI.CombineTo(N.getNode(), N.getOperand(0), /*AddTo=*/true);
18465     return true;
18466   }
18467
18468   // Replace N with its operand as we're going to combine that shuffle away.
18469   DAG.ReplaceAllUsesWith(N, N.getOperand(0));
18470
18471   // Replace the combinable shuffle with the combined one, updating all users
18472   // so that we re-evaluate the chain here.
18473   DCI.CombineTo(Old.getNode(), V, /*AddTo*/ true);
18474   return true;
18475 }
18476
18477 /// \brief Search for a combinable shuffle across a chain ending in pshuflw or pshufhw.
18478 ///
18479 /// We walk up the chain, skipping shuffles of the other half and looking
18480 /// through shuffles which switch halves trying to find a shuffle of the same
18481 /// pair of dwords.
18482 static bool combineRedundantHalfShuffle(SDValue N, MutableArrayRef<int> Mask,
18483                                         SelectionDAG &DAG,
18484                                         TargetLowering::DAGCombinerInfo &DCI) {
18485   assert(
18486       (N.getOpcode() == X86ISD::PSHUFLW || N.getOpcode() == X86ISD::PSHUFHW) &&
18487       "Called with something other than an x86 128-bit half shuffle!");
18488   SDLoc DL(N);
18489   unsigned CombineOpcode = N.getOpcode();
18490
18491   // Walk up a single-use chain looking for a combinable shuffle.
18492   SDValue V = N.getOperand(0);
18493   for (; V.hasOneUse(); V = V.getOperand(0)) {
18494     switch (V.getOpcode()) {
18495     default:
18496       return false; // Nothing combined!
18497
18498     case ISD::BITCAST:
18499       // Skip bitcasts as we always know the type for the target specific
18500       // instructions.
18501       continue;
18502
18503     case X86ISD::PSHUFLW:
18504     case X86ISD::PSHUFHW:
18505       if (V.getOpcode() == CombineOpcode)
18506         break;
18507
18508       // Other-half shuffles are no-ops.
18509       continue;
18510
18511     case X86ISD::PSHUFD: {
18512       // We can only handle pshufd if the half we are combining either stays in
18513       // its half, or switches to the other half. Bail if one of these isn't
18514       // true.
18515       SmallVector<int, 4> VMask = getPSHUFShuffleMask(V);
18516       int DOffset = CombineOpcode == X86ISD::PSHUFLW ? 0 : 2;
18517       if (!((VMask[DOffset + 0] < 2 && VMask[DOffset + 1] < 2) ||
18518             (VMask[DOffset + 0] >= 2 && VMask[DOffset + 1] >= 2)))
18519         return false;
18520
18521       // Map the mask through the pshufd and keep walking up the chain.
18522       for (int i = 0; i < 4; ++i)
18523         Mask[i] = 2 * (VMask[DOffset + Mask[i] / 2] % 2) + Mask[i] % 2;
18524
18525       // Switch halves if the pshufd does.
18526       CombineOpcode =
18527           VMask[DOffset + Mask[0] / 2] < 2 ? X86ISD::PSHUFLW : X86ISD::PSHUFHW;
18528       continue;
18529     }
18530     }
18531     // Break out of the loop if we break out of the switch.
18532     break;
18533   }
18534
18535   if (!V.hasOneUse())
18536     // We fell out of the loop without finding a viable combining instruction.
18537     return false;
18538
18539   // Record the old value to use in RAUW-ing.
18540   SDValue Old = V;
18541
18542   // Merge this node's mask and our incoming mask (adjusted to account for all
18543   // the pshufd instructions encountered).
18544   SmallVector<int, 4> VMask = getPSHUFShuffleMask(V);
18545   for (int &M : Mask)
18546     M = VMask[M];
18547   V = DAG.getNode(V.getOpcode(), DL, MVT::v8i16, V.getOperand(0),
18548                   getV4X86ShuffleImm8ForMask(Mask, DAG));
18549
18550   // Replace N with its operand as we're going to combine that shuffle away.
18551   DAG.ReplaceAllUsesWith(N, N.getOperand(0));
18552
18553   // Replace the combinable shuffle with the combined one, updating all users
18554   // so that we re-evaluate the chain here.
18555   DCI.CombineTo(Old.getNode(), V, /*AddTo*/ true);
18556   return true;
18557 }
18558
18559 /// \brief Try to combine x86 target specific shuffles.
18560 static SDValue PerformTargetShuffleCombine(SDValue N, SelectionDAG &DAG,
18561                                            TargetLowering::DAGCombinerInfo &DCI,
18562                                            const X86Subtarget *Subtarget) {
18563   SDLoc DL(N);
18564   MVT VT = N.getSimpleValueType();
18565   SmallVector<int, 4> Mask;
18566
18567   switch (N.getOpcode()) {
18568   case X86ISD::PSHUFD:
18569   case X86ISD::PSHUFLW:
18570   case X86ISD::PSHUFHW:
18571     Mask = getPSHUFShuffleMask(N);
18572     assert(Mask.size() == 4);
18573     break;
18574   default:
18575     return SDValue();
18576   }
18577
18578   // Nuke no-op shuffles that show up after combining.
18579   if (isNoopShuffleMask(Mask))
18580     return DCI.CombineTo(N.getNode(), N.getOperand(0), /*AddTo*/ true);
18581
18582   // Look for simplifications involving one or two shuffle instructions.
18583   SDValue V = N.getOperand(0);
18584   switch (N.getOpcode()) {
18585   default:
18586     break;
18587   case X86ISD::PSHUFLW:
18588   case X86ISD::PSHUFHW:
18589     assert(VT == MVT::v8i16);
18590     (void)VT;
18591
18592     if (combineRedundantHalfShuffle(N, Mask, DAG, DCI))
18593       return SDValue(); // We combined away this shuffle, so we're done.
18594
18595     // See if this reduces to a PSHUFD which is no more expensive and can
18596     // combine with more operations.
18597     if (Mask[0] % 2 == 0 && Mask[2] % 2 == 0 &&
18598         areAdjacentMasksSequential(Mask)) {
18599       int DMask[] = {-1, -1, -1, -1};
18600       int DOffset = N.getOpcode() == X86ISD::PSHUFLW ? 0 : 2;
18601       DMask[DOffset + 0] = DOffset + Mask[0] / 2;
18602       DMask[DOffset + 1] = DOffset + Mask[2] / 2;
18603       V = DAG.getNode(ISD::BITCAST, DL, MVT::v4i32, V);
18604       DCI.AddToWorklist(V.getNode());
18605       V = DAG.getNode(X86ISD::PSHUFD, DL, MVT::v4i32, V,
18606                       getV4X86ShuffleImm8ForMask(DMask, DAG));
18607       DCI.AddToWorklist(V.getNode());
18608       return DAG.getNode(ISD::BITCAST, DL, MVT::v8i16, V);
18609     }
18610
18611     break;
18612
18613   case X86ISD::PSHUFD:
18614     if (combineRedundantDWordShuffle(N, Mask, DAG, DCI))
18615       return SDValue(); // We combined away this shuffle.
18616
18617     break;
18618   }
18619
18620   return SDValue();
18621 }
18622
18623 /// PerformShuffleCombine - Performs several different shuffle combines.
18624 static SDValue PerformShuffleCombine(SDNode *N, SelectionDAG &DAG,
18625                                      TargetLowering::DAGCombinerInfo &DCI,
18626                                      const X86Subtarget *Subtarget) {
18627   SDLoc dl(N);
18628   SDValue N0 = N->getOperand(0);
18629   SDValue N1 = N->getOperand(1);
18630   EVT VT = N->getValueType(0);
18631
18632   // Canonicalize shuffles that perform 'addsub' on packed float vectors
18633   // according to the rule:
18634   //  (shuffle (FADD A, B), (FSUB A, B), Mask) ->
18635   //  (shuffle (FSUB A, -B), (FADD A, -B), Mask)
18636   //
18637   // Where 'Mask' is:
18638   //  <0,5,2,7>             -- for v4f32 and v4f64 shuffles;
18639   //  <0,3>                 -- for v2f64 shuffles;
18640   //  <0,9,2,11,4,13,6,15>  -- for v8f32 shuffles.
18641   //
18642   // This helps pattern-matching more SSE3/AVX ADDSUB instructions
18643   // during ISel stage.
18644   if (N->getOpcode() == ISD::VECTOR_SHUFFLE &&
18645       ((Subtarget->hasSSE3() && (VT == MVT::v4f32 || VT == MVT::v2f64)) ||
18646        (Subtarget->hasAVX() && (VT == MVT::v8f32 || VT == MVT::v4f64))) &&
18647       N0->getOpcode() == ISD::FADD && N1->getOpcode() == ISD::FSUB &&
18648       // Operands to the FADD and FSUB must be the same.
18649       ((N0->getOperand(0) == N1->getOperand(0) &&
18650         N0->getOperand(1) == N1->getOperand(1)) ||
18651        // FADD is commutable. See if by commuting the operands of the FADD
18652        // we would still be able to match the operands of the FSUB dag node.
18653        (N0->getOperand(1) == N1->getOperand(0) &&
18654         N0->getOperand(0) == N1->getOperand(1))) &&
18655       N0->getOperand(0)->getOpcode() != ISD::UNDEF &&
18656       N0->getOperand(1)->getOpcode() != ISD::UNDEF) {
18657
18658     ShuffleVectorSDNode *SV = cast<ShuffleVectorSDNode>(N);
18659     unsigned NumElts = VT.getVectorNumElements();
18660     ArrayRef<int> Mask = SV->getMask();
18661     bool CanFold = true;
18662
18663     for (unsigned i = 0, e = NumElts; i != e && CanFold; ++i)
18664       CanFold = Mask[i] == (int)((i & 1) ? i + NumElts : i);
18665
18666     if (CanFold) {
18667       SDValue Op0 = N1->getOperand(0);
18668       SDValue Op1 = DAG.getNode(ISD::FNEG, dl, VT, N1->getOperand(1));
18669       SDValue Sub = DAG.getNode(ISD::FSUB, dl, VT, Op0, Op1);
18670       SDValue Add = DAG.getNode(ISD::FADD, dl, VT, Op0, Op1);
18671       return DAG.getVectorShuffle(VT, dl, Sub, Add, Mask);
18672     }
18673   }
18674
18675   // Don't create instructions with illegal types after legalize types has run.
18676   const TargetLowering &TLI = DAG.getTargetLoweringInfo();
18677   if (!DCI.isBeforeLegalize() && !TLI.isTypeLegal(VT.getVectorElementType()))
18678     return SDValue();
18679
18680   // Combine 256-bit vector shuffles. This is only profitable when in AVX mode
18681   if (Subtarget->hasFp256() && VT.is256BitVector() &&
18682       N->getOpcode() == ISD::VECTOR_SHUFFLE)
18683     return PerformShuffleCombine256(N, DAG, DCI, Subtarget);
18684
18685   // During Type Legalization, when promoting illegal vector types,
18686   // the backend might introduce new shuffle dag nodes and bitcasts.
18687   //
18688   // This code performs the following transformation:
18689   // fold: (shuffle (bitcast (BINOP A, B)), Undef, <Mask>) ->
18690   //       (shuffle (BINOP (bitcast A), (bitcast B)), Undef, <Mask>)
18691   //
18692   // We do this only if both the bitcast and the BINOP dag nodes have
18693   // one use. Also, perform this transformation only if the new binary
18694   // operation is legal. This is to avoid introducing dag nodes that
18695   // potentially need to be further expanded (or custom lowered) into a
18696   // less optimal sequence of dag nodes.
18697   if (!DCI.isBeforeLegalize() && DCI.isBeforeLegalizeOps() &&
18698       N1.getOpcode() == ISD::UNDEF && N0.hasOneUse() &&
18699       N0.getOpcode() == ISD::BITCAST) {
18700     SDValue BC0 = N0.getOperand(0);
18701     EVT SVT = BC0.getValueType();
18702     unsigned Opcode = BC0.getOpcode();
18703     unsigned NumElts = VT.getVectorNumElements();
18704
18705     if (BC0.hasOneUse() && SVT.isVector() &&
18706         SVT.getVectorNumElements() * 2 == NumElts &&
18707         TLI.isOperationLegal(Opcode, VT)) {
18708       bool CanFold = false;
18709       switch (Opcode) {
18710       default : break;
18711       case ISD::ADD :
18712       case ISD::FADD :
18713       case ISD::SUB :
18714       case ISD::FSUB :
18715       case ISD::MUL :
18716       case ISD::FMUL :
18717         CanFold = true;
18718       }
18719
18720       unsigned SVTNumElts = SVT.getVectorNumElements();
18721       ShuffleVectorSDNode *SVOp = cast<ShuffleVectorSDNode>(N);
18722       for (unsigned i = 0, e = SVTNumElts; i != e && CanFold; ++i)
18723         CanFold = SVOp->getMaskElt(i) == (int)(i * 2);
18724       for (unsigned i = SVTNumElts, e = NumElts; i != e && CanFold; ++i)
18725         CanFold = SVOp->getMaskElt(i) < 0;
18726
18727       if (CanFold) {
18728         SDValue BC00 = DAG.getNode(ISD::BITCAST, dl, VT, BC0.getOperand(0));
18729         SDValue BC01 = DAG.getNode(ISD::BITCAST, dl, VT, BC0.getOperand(1));
18730         SDValue NewBinOp = DAG.getNode(BC0.getOpcode(), dl, VT, BC00, BC01);
18731         return DAG.getVectorShuffle(VT, dl, NewBinOp, N1, &SVOp->getMask()[0]);
18732       }
18733     }
18734   }
18735
18736   // Only handle 128 wide vector from here on.
18737   if (!VT.is128BitVector())
18738     return SDValue();
18739
18740   // Combine a vector_shuffle that is equal to build_vector load1, load2, load3,
18741   // load4, <0, 1, 2, 3> into a 128-bit load if the load addresses are
18742   // consecutive, non-overlapping, and in the right order.
18743   SmallVector<SDValue, 16> Elts;
18744   for (unsigned i = 0, e = VT.getVectorNumElements(); i != e; ++i)
18745     Elts.push_back(getShuffleScalarElt(N, i, DAG, 0));
18746
18747   SDValue LD = EltsFromConsecutiveLoads(VT, Elts, dl, DAG, true);
18748   if (LD.getNode())
18749     return LD;
18750
18751   if (isTargetShuffle(N->getOpcode())) {
18752     SDValue Shuffle =
18753         PerformTargetShuffleCombine(SDValue(N, 0), DAG, DCI, Subtarget);
18754     if (Shuffle.getNode())
18755       return Shuffle;
18756   }
18757
18758   return SDValue();
18759 }
18760
18761 /// PerformTruncateCombine - Converts truncate operation to
18762 /// a sequence of vector shuffle operations.
18763 /// It is possible when we truncate 256-bit vector to 128-bit vector
18764 static SDValue PerformTruncateCombine(SDNode *N, SelectionDAG &DAG,
18765                                       TargetLowering::DAGCombinerInfo &DCI,
18766                                       const X86Subtarget *Subtarget)  {
18767   return SDValue();
18768 }
18769
18770 /// XFormVExtractWithShuffleIntoLoad - Check if a vector extract from a target
18771 /// specific shuffle of a load can be folded into a single element load.
18772 /// Similar handling for VECTOR_SHUFFLE is performed by DAGCombiner, but
18773 /// shuffles have been customed lowered so we need to handle those here.
18774 static SDValue XFormVExtractWithShuffleIntoLoad(SDNode *N, SelectionDAG &DAG,
18775                                          TargetLowering::DAGCombinerInfo &DCI) {
18776   if (DCI.isBeforeLegalizeOps())
18777     return SDValue();
18778
18779   SDValue InVec = N->getOperand(0);
18780   SDValue EltNo = N->getOperand(1);
18781
18782   if (!isa<ConstantSDNode>(EltNo))
18783     return SDValue();
18784
18785   EVT VT = InVec.getValueType();
18786
18787   bool HasShuffleIntoBitcast = false;
18788   if (InVec.getOpcode() == ISD::BITCAST) {
18789     // Don't duplicate a load with other uses.
18790     if (!InVec.hasOneUse())
18791       return SDValue();
18792     EVT BCVT = InVec.getOperand(0).getValueType();
18793     if (BCVT.getVectorNumElements() != VT.getVectorNumElements())
18794       return SDValue();
18795     InVec = InVec.getOperand(0);
18796     HasShuffleIntoBitcast = true;
18797   }
18798
18799   if (!isTargetShuffle(InVec.getOpcode()))
18800     return SDValue();
18801
18802   // Don't duplicate a load with other uses.
18803   if (!InVec.hasOneUse())
18804     return SDValue();
18805
18806   SmallVector<int, 16> ShuffleMask;
18807   bool UnaryShuffle;
18808   if (!getTargetShuffleMask(InVec.getNode(), VT.getSimpleVT(), ShuffleMask,
18809                             UnaryShuffle))
18810     return SDValue();
18811
18812   // Select the input vector, guarding against out of range extract vector.
18813   unsigned NumElems = VT.getVectorNumElements();
18814   int Elt = cast<ConstantSDNode>(EltNo)->getZExtValue();
18815   int Idx = (Elt > (int)NumElems) ? -1 : ShuffleMask[Elt];
18816   SDValue LdNode = (Idx < (int)NumElems) ? InVec.getOperand(0)
18817                                          : InVec.getOperand(1);
18818
18819   // If inputs to shuffle are the same for both ops, then allow 2 uses
18820   unsigned AllowedUses = InVec.getOperand(0) == InVec.getOperand(1) ? 2 : 1;
18821
18822   if (LdNode.getOpcode() == ISD::BITCAST) {
18823     // Don't duplicate a load with other uses.
18824     if (!LdNode.getNode()->hasNUsesOfValue(AllowedUses, 0))
18825       return SDValue();
18826
18827     AllowedUses = 1; // only allow 1 load use if we have a bitcast
18828     LdNode = LdNode.getOperand(0);
18829   }
18830
18831   if (!ISD::isNormalLoad(LdNode.getNode()))
18832     return SDValue();
18833
18834   LoadSDNode *LN0 = cast<LoadSDNode>(LdNode);
18835
18836   if (!LN0 ||!LN0->hasNUsesOfValue(AllowedUses, 0) || LN0->isVolatile())
18837     return SDValue();
18838
18839   if (HasShuffleIntoBitcast) {
18840     // If there's a bitcast before the shuffle, check if the load type and
18841     // alignment is valid.
18842     unsigned Align = LN0->getAlignment();
18843     const TargetLowering &TLI = DAG.getTargetLoweringInfo();
18844     unsigned NewAlign = TLI.getDataLayout()->
18845       getABITypeAlignment(VT.getTypeForEVT(*DAG.getContext()));
18846
18847     if (NewAlign > Align || !TLI.isOperationLegalOrCustom(ISD::LOAD, VT))
18848       return SDValue();
18849   }
18850
18851   // All checks match so transform back to vector_shuffle so that DAG combiner
18852   // can finish the job
18853   SDLoc dl(N);
18854
18855   // Create shuffle node taking into account the case that its a unary shuffle
18856   SDValue Shuffle = (UnaryShuffle) ? DAG.getUNDEF(VT) : InVec.getOperand(1);
18857   Shuffle = DAG.getVectorShuffle(InVec.getValueType(), dl,
18858                                  InVec.getOperand(0), Shuffle,
18859                                  &ShuffleMask[0]);
18860   Shuffle = DAG.getNode(ISD::BITCAST, dl, VT, Shuffle);
18861   return DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, N->getValueType(0), Shuffle,
18862                      EltNo);
18863 }
18864
18865 /// PerformEXTRACT_VECTOR_ELTCombine - Detect vector gather/scatter index
18866 /// generation and convert it from being a bunch of shuffles and extracts
18867 /// to a simple store and scalar loads to extract the elements.
18868 static SDValue PerformEXTRACT_VECTOR_ELTCombine(SDNode *N, SelectionDAG &DAG,
18869                                          TargetLowering::DAGCombinerInfo &DCI) {
18870   SDValue NewOp = XFormVExtractWithShuffleIntoLoad(N, DAG, DCI);
18871   if (NewOp.getNode())
18872     return NewOp;
18873
18874   SDValue InputVector = N->getOperand(0);
18875
18876   // Detect whether we are trying to convert from mmx to i32 and the bitcast
18877   // from mmx to v2i32 has a single usage.
18878   if (InputVector.getNode()->getOpcode() == llvm::ISD::BITCAST &&
18879       InputVector.getNode()->getOperand(0).getValueType() == MVT::x86mmx &&
18880       InputVector.hasOneUse() && N->getValueType(0) == MVT::i32)
18881     return DAG.getNode(X86ISD::MMX_MOVD2W, SDLoc(InputVector),
18882                        N->getValueType(0),
18883                        InputVector.getNode()->getOperand(0));
18884
18885   // Only operate on vectors of 4 elements, where the alternative shuffling
18886   // gets to be more expensive.
18887   if (InputVector.getValueType() != MVT::v4i32)
18888     return SDValue();
18889
18890   // Check whether every use of InputVector is an EXTRACT_VECTOR_ELT with a
18891   // single use which is a sign-extend or zero-extend, and all elements are
18892   // used.
18893   SmallVector<SDNode *, 4> Uses;
18894   unsigned ExtractedElements = 0;
18895   for (SDNode::use_iterator UI = InputVector.getNode()->use_begin(),
18896        UE = InputVector.getNode()->use_end(); UI != UE; ++UI) {
18897     if (UI.getUse().getResNo() != InputVector.getResNo())
18898       return SDValue();
18899
18900     SDNode *Extract = *UI;
18901     if (Extract->getOpcode() != ISD::EXTRACT_VECTOR_ELT)
18902       return SDValue();
18903
18904     if (Extract->getValueType(0) != MVT::i32)
18905       return SDValue();
18906     if (!Extract->hasOneUse())
18907       return SDValue();
18908     if (Extract->use_begin()->getOpcode() != ISD::SIGN_EXTEND &&
18909         Extract->use_begin()->getOpcode() != ISD::ZERO_EXTEND)
18910       return SDValue();
18911     if (!isa<ConstantSDNode>(Extract->getOperand(1)))
18912       return SDValue();
18913
18914     // Record which element was extracted.
18915     ExtractedElements |=
18916       1 << cast<ConstantSDNode>(Extract->getOperand(1))->getZExtValue();
18917
18918     Uses.push_back(Extract);
18919   }
18920
18921   // If not all the elements were used, this may not be worthwhile.
18922   if (ExtractedElements != 15)
18923     return SDValue();
18924
18925   // Ok, we've now decided to do the transformation.
18926   SDLoc dl(InputVector);
18927
18928   // Store the value to a temporary stack slot.
18929   SDValue StackPtr = DAG.CreateStackTemporary(InputVector.getValueType());
18930   SDValue Ch = DAG.getStore(DAG.getEntryNode(), dl, InputVector, StackPtr,
18931                             MachinePointerInfo(), false, false, 0);
18932
18933   // Replace each use (extract) with a load of the appropriate element.
18934   for (SmallVectorImpl<SDNode *>::iterator UI = Uses.begin(),
18935        UE = Uses.end(); UI != UE; ++UI) {
18936     SDNode *Extract = *UI;
18937
18938     // cOMpute the element's address.
18939     SDValue Idx = Extract->getOperand(1);
18940     unsigned EltSize =
18941         InputVector.getValueType().getVectorElementType().getSizeInBits()/8;
18942     uint64_t Offset = EltSize * cast<ConstantSDNode>(Idx)->getZExtValue();
18943     const TargetLowering &TLI = DAG.getTargetLoweringInfo();
18944     SDValue OffsetVal = DAG.getConstant(Offset, TLI.getPointerTy());
18945
18946     SDValue ScalarAddr = DAG.getNode(ISD::ADD, dl, TLI.getPointerTy(),
18947                                      StackPtr, OffsetVal);
18948
18949     // Load the scalar.
18950     SDValue LoadScalar = DAG.getLoad(Extract->getValueType(0), dl, Ch,
18951                                      ScalarAddr, MachinePointerInfo(),
18952                                      false, false, false, 0);
18953
18954     // Replace the exact with the load.
18955     DAG.ReplaceAllUsesOfValueWith(SDValue(Extract, 0), LoadScalar);
18956   }
18957
18958   // The replacement was made in place; don't return anything.
18959   return SDValue();
18960 }
18961
18962 /// \brief Matches a VSELECT onto min/max or return 0 if the node doesn't match.
18963 static std::pair<unsigned, bool>
18964 matchIntegerMINMAX(SDValue Cond, EVT VT, SDValue LHS, SDValue RHS,
18965                    SelectionDAG &DAG, const X86Subtarget *Subtarget) {
18966   if (!VT.isVector())
18967     return std::make_pair(0, false);
18968
18969   bool NeedSplit = false;
18970   switch (VT.getSimpleVT().SimpleTy) {
18971   default: return std::make_pair(0, false);
18972   case MVT::v32i8:
18973   case MVT::v16i16:
18974   case MVT::v8i32:
18975     if (!Subtarget->hasAVX2())
18976       NeedSplit = true;
18977     if (!Subtarget->hasAVX())
18978       return std::make_pair(0, false);
18979     break;
18980   case MVT::v16i8:
18981   case MVT::v8i16:
18982   case MVT::v4i32:
18983     if (!Subtarget->hasSSE2())
18984       return std::make_pair(0, false);
18985   }
18986
18987   // SSE2 has only a small subset of the operations.
18988   bool hasUnsigned = Subtarget->hasSSE41() ||
18989                      (Subtarget->hasSSE2() && VT == MVT::v16i8);
18990   bool hasSigned = Subtarget->hasSSE41() ||
18991                    (Subtarget->hasSSE2() && VT == MVT::v8i16);
18992
18993   ISD::CondCode CC = cast<CondCodeSDNode>(Cond.getOperand(2))->get();
18994
18995   unsigned Opc = 0;
18996   // Check for x CC y ? x : y.
18997   if (DAG.isEqualTo(LHS, Cond.getOperand(0)) &&
18998       DAG.isEqualTo(RHS, Cond.getOperand(1))) {
18999     switch (CC) {
19000     default: break;
19001     case ISD::SETULT:
19002     case ISD::SETULE:
19003       Opc = hasUnsigned ? X86ISD::UMIN : 0; break;
19004     case ISD::SETUGT:
19005     case ISD::SETUGE:
19006       Opc = hasUnsigned ? X86ISD::UMAX : 0; break;
19007     case ISD::SETLT:
19008     case ISD::SETLE:
19009       Opc = hasSigned ? X86ISD::SMIN : 0; break;
19010     case ISD::SETGT:
19011     case ISD::SETGE:
19012       Opc = hasSigned ? X86ISD::SMAX : 0; break;
19013     }
19014   // Check for x CC y ? y : x -- a min/max with reversed arms.
19015   } else if (DAG.isEqualTo(LHS, Cond.getOperand(1)) &&
19016              DAG.isEqualTo(RHS, Cond.getOperand(0))) {
19017     switch (CC) {
19018     default: break;
19019     case ISD::SETULT:
19020     case ISD::SETULE:
19021       Opc = hasUnsigned ? X86ISD::UMAX : 0; break;
19022     case ISD::SETUGT:
19023     case ISD::SETUGE:
19024       Opc = hasUnsigned ? X86ISD::UMIN : 0; break;
19025     case ISD::SETLT:
19026     case ISD::SETLE:
19027       Opc = hasSigned ? X86ISD::SMAX : 0; break;
19028     case ISD::SETGT:
19029     case ISD::SETGE:
19030       Opc = hasSigned ? X86ISD::SMIN : 0; break;
19031     }
19032   }
19033
19034   return std::make_pair(Opc, NeedSplit);
19035 }
19036
19037 static SDValue
19038 TransformVSELECTtoBlendVECTOR_SHUFFLE(SDNode *N, SelectionDAG &DAG,
19039                                       const X86Subtarget *Subtarget) {
19040   SDLoc dl(N);
19041   SDValue Cond = N->getOperand(0);
19042   SDValue LHS = N->getOperand(1);
19043   SDValue RHS = N->getOperand(2);
19044
19045   if (Cond.getOpcode() == ISD::SIGN_EXTEND) {
19046     SDValue CondSrc = Cond->getOperand(0);
19047     if (CondSrc->getOpcode() == ISD::SIGN_EXTEND_INREG)
19048       Cond = CondSrc->getOperand(0);
19049   }
19050
19051   MVT VT = N->getSimpleValueType(0);
19052   MVT EltVT = VT.getVectorElementType();
19053   unsigned NumElems = VT.getVectorNumElements();
19054   // There is no blend with immediate in AVX-512.
19055   if (VT.is512BitVector())
19056     return SDValue();
19057
19058   if (!Subtarget->hasSSE41() || EltVT == MVT::i8)
19059     return SDValue();
19060   if (!Subtarget->hasInt256() && VT == MVT::v16i16)
19061     return SDValue();
19062
19063   if (!ISD::isBuildVectorOfConstantSDNodes(Cond.getNode()))
19064     return SDValue();
19065
19066   unsigned MaskValue = 0;
19067   if (!BUILD_VECTORtoBlendMask(cast<BuildVectorSDNode>(Cond), MaskValue))
19068     return SDValue();
19069
19070   SmallVector<int, 8> ShuffleMask(NumElems, -1);
19071   for (unsigned i = 0; i < NumElems; ++i) {
19072     // Be sure we emit undef where we can.
19073     if (Cond.getOperand(i)->getOpcode() == ISD::UNDEF)
19074       ShuffleMask[i] = -1;
19075     else
19076       ShuffleMask[i] = i + NumElems * ((MaskValue >> i) & 1);
19077   }
19078
19079   return DAG.getVectorShuffle(VT, dl, LHS, RHS, &ShuffleMask[0]);
19080 }
19081
19082 /// PerformSELECTCombine - Do target-specific dag combines on SELECT and VSELECT
19083 /// nodes.
19084 static SDValue PerformSELECTCombine(SDNode *N, SelectionDAG &DAG,
19085                                     TargetLowering::DAGCombinerInfo &DCI,
19086                                     const X86Subtarget *Subtarget) {
19087   SDLoc DL(N);
19088   SDValue Cond = N->getOperand(0);
19089   // Get the LHS/RHS of the select.
19090   SDValue LHS = N->getOperand(1);
19091   SDValue RHS = N->getOperand(2);
19092   EVT VT = LHS.getValueType();
19093   const TargetLowering &TLI = DAG.getTargetLoweringInfo();
19094
19095   // If we have SSE[12] support, try to form min/max nodes. SSE min/max
19096   // instructions match the semantics of the common C idiom x<y?x:y but not
19097   // x<=y?x:y, because of how they handle negative zero (which can be
19098   // ignored in unsafe-math mode).
19099   if (Cond.getOpcode() == ISD::SETCC && VT.isFloatingPoint() &&
19100       VT != MVT::f80 && TLI.isTypeLegal(VT) &&
19101       (Subtarget->hasSSE2() ||
19102        (Subtarget->hasSSE1() && VT.getScalarType() == MVT::f32))) {
19103     ISD::CondCode CC = cast<CondCodeSDNode>(Cond.getOperand(2))->get();
19104
19105     unsigned Opcode = 0;
19106     // Check for x CC y ? x : y.
19107     if (DAG.isEqualTo(LHS, Cond.getOperand(0)) &&
19108         DAG.isEqualTo(RHS, Cond.getOperand(1))) {
19109       switch (CC) {
19110       default: break;
19111       case ISD::SETULT:
19112         // Converting this to a min would handle NaNs incorrectly, and swapping
19113         // the operands would cause it to handle comparisons between positive
19114         // and negative zero incorrectly.
19115         if (!DAG.isKnownNeverNaN(LHS) || !DAG.isKnownNeverNaN(RHS)) {
19116           if (!DAG.getTarget().Options.UnsafeFPMath &&
19117               !(DAG.isKnownNeverZero(LHS) || DAG.isKnownNeverZero(RHS)))
19118             break;
19119           std::swap(LHS, RHS);
19120         }
19121         Opcode = X86ISD::FMIN;
19122         break;
19123       case ISD::SETOLE:
19124         // Converting this to a min would handle comparisons between positive
19125         // and negative zero incorrectly.
19126         if (!DAG.getTarget().Options.UnsafeFPMath &&
19127             !DAG.isKnownNeverZero(LHS) && !DAG.isKnownNeverZero(RHS))
19128           break;
19129         Opcode = X86ISD::FMIN;
19130         break;
19131       case ISD::SETULE:
19132         // Converting this to a min would handle both negative zeros and NaNs
19133         // incorrectly, but we can swap the operands to fix both.
19134         std::swap(LHS, RHS);
19135       case ISD::SETOLT:
19136       case ISD::SETLT:
19137       case ISD::SETLE:
19138         Opcode = X86ISD::FMIN;
19139         break;
19140
19141       case ISD::SETOGE:
19142         // Converting this to a max would handle comparisons between positive
19143         // and negative zero incorrectly.
19144         if (!DAG.getTarget().Options.UnsafeFPMath &&
19145             !DAG.isKnownNeverZero(LHS) && !DAG.isKnownNeverZero(RHS))
19146           break;
19147         Opcode = X86ISD::FMAX;
19148         break;
19149       case ISD::SETUGT:
19150         // Converting this to a max would handle NaNs incorrectly, and swapping
19151         // the operands would cause it to handle comparisons between positive
19152         // and negative zero incorrectly.
19153         if (!DAG.isKnownNeverNaN(LHS) || !DAG.isKnownNeverNaN(RHS)) {
19154           if (!DAG.getTarget().Options.UnsafeFPMath &&
19155               !(DAG.isKnownNeverZero(LHS) || DAG.isKnownNeverZero(RHS)))
19156             break;
19157           std::swap(LHS, RHS);
19158         }
19159         Opcode = X86ISD::FMAX;
19160         break;
19161       case ISD::SETUGE:
19162         // Converting this to a max would handle both negative zeros and NaNs
19163         // incorrectly, but we can swap the operands to fix both.
19164         std::swap(LHS, RHS);
19165       case ISD::SETOGT:
19166       case ISD::SETGT:
19167       case ISD::SETGE:
19168         Opcode = X86ISD::FMAX;
19169         break;
19170       }
19171     // Check for x CC y ? y : x -- a min/max with reversed arms.
19172     } else if (DAG.isEqualTo(LHS, Cond.getOperand(1)) &&
19173                DAG.isEqualTo(RHS, Cond.getOperand(0))) {
19174       switch (CC) {
19175       default: break;
19176       case ISD::SETOGE:
19177         // Converting this to a min would handle comparisons between positive
19178         // and negative zero incorrectly, and swapping the operands would
19179         // cause it to handle NaNs incorrectly.
19180         if (!DAG.getTarget().Options.UnsafeFPMath &&
19181             !(DAG.isKnownNeverZero(LHS) || DAG.isKnownNeverZero(RHS))) {
19182           if (!DAG.isKnownNeverNaN(LHS) || !DAG.isKnownNeverNaN(RHS))
19183             break;
19184           std::swap(LHS, RHS);
19185         }
19186         Opcode = X86ISD::FMIN;
19187         break;
19188       case ISD::SETUGT:
19189         // Converting this to a min would handle NaNs incorrectly.
19190         if (!DAG.getTarget().Options.UnsafeFPMath &&
19191             (!DAG.isKnownNeverNaN(LHS) || !DAG.isKnownNeverNaN(RHS)))
19192           break;
19193         Opcode = X86ISD::FMIN;
19194         break;
19195       case ISD::SETUGE:
19196         // Converting this to a min would handle both negative zeros and NaNs
19197         // incorrectly, but we can swap the operands to fix both.
19198         std::swap(LHS, RHS);
19199       case ISD::SETOGT:
19200       case ISD::SETGT:
19201       case ISD::SETGE:
19202         Opcode = X86ISD::FMIN;
19203         break;
19204
19205       case ISD::SETULT:
19206         // Converting this to a max would handle NaNs incorrectly.
19207         if (!DAG.isKnownNeverNaN(LHS) || !DAG.isKnownNeverNaN(RHS))
19208           break;
19209         Opcode = X86ISD::FMAX;
19210         break;
19211       case ISD::SETOLE:
19212         // Converting this to a max would handle comparisons between positive
19213         // and negative zero incorrectly, and swapping the operands would
19214         // cause it to handle NaNs incorrectly.
19215         if (!DAG.getTarget().Options.UnsafeFPMath &&
19216             !DAG.isKnownNeverZero(LHS) && !DAG.isKnownNeverZero(RHS)) {
19217           if (!DAG.isKnownNeverNaN(LHS) || !DAG.isKnownNeverNaN(RHS))
19218             break;
19219           std::swap(LHS, RHS);
19220         }
19221         Opcode = X86ISD::FMAX;
19222         break;
19223       case ISD::SETULE:
19224         // Converting this to a max would handle both negative zeros and NaNs
19225         // incorrectly, but we can swap the operands to fix both.
19226         std::swap(LHS, RHS);
19227       case ISD::SETOLT:
19228       case ISD::SETLT:
19229       case ISD::SETLE:
19230         Opcode = X86ISD::FMAX;
19231         break;
19232       }
19233     }
19234
19235     if (Opcode)
19236       return DAG.getNode(Opcode, DL, N->getValueType(0), LHS, RHS);
19237   }
19238
19239   EVT CondVT = Cond.getValueType();
19240   if (Subtarget->hasAVX512() && VT.isVector() && CondVT.isVector() &&
19241       CondVT.getVectorElementType() == MVT::i1) {
19242     // v16i8 (select v16i1, v16i8, v16i8) does not have a proper
19243     // lowering on AVX-512. In this case we convert it to
19244     // v16i8 (select v16i8, v16i8, v16i8) and use AVX instruction.
19245     // The same situation for all 128 and 256-bit vectors of i8 and i16
19246     EVT OpVT = LHS.getValueType();
19247     if ((OpVT.is128BitVector() || OpVT.is256BitVector()) &&
19248         (OpVT.getVectorElementType() == MVT::i8 ||
19249          OpVT.getVectorElementType() == MVT::i16)) {
19250       Cond = DAG.getNode(ISD::SIGN_EXTEND, DL, OpVT, Cond);
19251       DCI.AddToWorklist(Cond.getNode());
19252       return DAG.getNode(N->getOpcode(), DL, OpVT, Cond, LHS, RHS);
19253     }
19254   }
19255   // If this is a select between two integer constants, try to do some
19256   // optimizations.
19257   if (ConstantSDNode *TrueC = dyn_cast<ConstantSDNode>(LHS)) {
19258     if (ConstantSDNode *FalseC = dyn_cast<ConstantSDNode>(RHS))
19259       // Don't do this for crazy integer types.
19260       if (DAG.getTargetLoweringInfo().isTypeLegal(LHS.getValueType())) {
19261         // If this is efficiently invertible, canonicalize the LHSC/RHSC values
19262         // so that TrueC (the true value) is larger than FalseC.
19263         bool NeedsCondInvert = false;
19264
19265         if (TrueC->getAPIntValue().ult(FalseC->getAPIntValue()) &&
19266             // Efficiently invertible.
19267             (Cond.getOpcode() == ISD::SETCC ||  // setcc -> invertible.
19268              (Cond.getOpcode() == ISD::XOR &&   // xor(X, C) -> invertible.
19269               isa<ConstantSDNode>(Cond.getOperand(1))))) {
19270           NeedsCondInvert = true;
19271           std::swap(TrueC, FalseC);
19272         }
19273
19274         // Optimize C ? 8 : 0 -> zext(C) << 3.  Likewise for any pow2/0.
19275         if (FalseC->getAPIntValue() == 0 &&
19276             TrueC->getAPIntValue().isPowerOf2()) {
19277           if (NeedsCondInvert) // Invert the condition if needed.
19278             Cond = DAG.getNode(ISD::XOR, DL, Cond.getValueType(), Cond,
19279                                DAG.getConstant(1, Cond.getValueType()));
19280
19281           // Zero extend the condition if needed.
19282           Cond = DAG.getNode(ISD::ZERO_EXTEND, DL, LHS.getValueType(), Cond);
19283
19284           unsigned ShAmt = TrueC->getAPIntValue().logBase2();
19285           return DAG.getNode(ISD::SHL, DL, LHS.getValueType(), Cond,
19286                              DAG.getConstant(ShAmt, MVT::i8));
19287         }
19288
19289         // Optimize Cond ? cst+1 : cst -> zext(setcc(C)+cst.
19290         if (FalseC->getAPIntValue()+1 == TrueC->getAPIntValue()) {
19291           if (NeedsCondInvert) // Invert the condition if needed.
19292             Cond = DAG.getNode(ISD::XOR, DL, Cond.getValueType(), Cond,
19293                                DAG.getConstant(1, Cond.getValueType()));
19294
19295           // Zero extend the condition if needed.
19296           Cond = DAG.getNode(ISD::ZERO_EXTEND, DL,
19297                              FalseC->getValueType(0), Cond);
19298           return DAG.getNode(ISD::ADD, DL, Cond.getValueType(), Cond,
19299                              SDValue(FalseC, 0));
19300         }
19301
19302         // Optimize cases that will turn into an LEA instruction.  This requires
19303         // an i32 or i64 and an efficient multiplier (1, 2, 3, 4, 5, 8, 9).
19304         if (N->getValueType(0) == MVT::i32 || N->getValueType(0) == MVT::i64) {
19305           uint64_t Diff = TrueC->getZExtValue()-FalseC->getZExtValue();
19306           if (N->getValueType(0) == MVT::i32) Diff = (unsigned)Diff;
19307
19308           bool isFastMultiplier = false;
19309           if (Diff < 10) {
19310             switch ((unsigned char)Diff) {
19311               default: break;
19312               case 1:  // result = add base, cond
19313               case 2:  // result = lea base(    , cond*2)
19314               case 3:  // result = lea base(cond, cond*2)
19315               case 4:  // result = lea base(    , cond*4)
19316               case 5:  // result = lea base(cond, cond*4)
19317               case 8:  // result = lea base(    , cond*8)
19318               case 9:  // result = lea base(cond, cond*8)
19319                 isFastMultiplier = true;
19320                 break;
19321             }
19322           }
19323
19324           if (isFastMultiplier) {
19325             APInt Diff = TrueC->getAPIntValue()-FalseC->getAPIntValue();
19326             if (NeedsCondInvert) // Invert the condition if needed.
19327               Cond = DAG.getNode(ISD::XOR, DL, Cond.getValueType(), Cond,
19328                                  DAG.getConstant(1, Cond.getValueType()));
19329
19330             // Zero extend the condition if needed.
19331             Cond = DAG.getNode(ISD::ZERO_EXTEND, DL, FalseC->getValueType(0),
19332                                Cond);
19333             // Scale the condition by the difference.
19334             if (Diff != 1)
19335               Cond = DAG.getNode(ISD::MUL, DL, Cond.getValueType(), Cond,
19336                                  DAG.getConstant(Diff, Cond.getValueType()));
19337
19338             // Add the base if non-zero.
19339             if (FalseC->getAPIntValue() != 0)
19340               Cond = DAG.getNode(ISD::ADD, DL, Cond.getValueType(), Cond,
19341                                  SDValue(FalseC, 0));
19342             return Cond;
19343           }
19344         }
19345       }
19346   }
19347
19348   // Canonicalize max and min:
19349   // (x > y) ? x : y -> (x >= y) ? x : y
19350   // (x < y) ? x : y -> (x <= y) ? x : y
19351   // This allows use of COND_S / COND_NS (see TranslateX86CC) which eliminates
19352   // the need for an extra compare
19353   // against zero. e.g.
19354   // (x - y) > 0 : (x - y) ? 0 -> (x - y) >= 0 : (x - y) ? 0
19355   // subl   %esi, %edi
19356   // testl  %edi, %edi
19357   // movl   $0, %eax
19358   // cmovgl %edi, %eax
19359   // =>
19360   // xorl   %eax, %eax
19361   // subl   %esi, $edi
19362   // cmovsl %eax, %edi
19363   if (N->getOpcode() == ISD::SELECT && Cond.getOpcode() == ISD::SETCC &&
19364       DAG.isEqualTo(LHS, Cond.getOperand(0)) &&
19365       DAG.isEqualTo(RHS, Cond.getOperand(1))) {
19366     ISD::CondCode CC = cast<CondCodeSDNode>(Cond.getOperand(2))->get();
19367     switch (CC) {
19368     default: break;
19369     case ISD::SETLT:
19370     case ISD::SETGT: {
19371       ISD::CondCode NewCC = (CC == ISD::SETLT) ? ISD::SETLE : ISD::SETGE;
19372       Cond = DAG.getSetCC(SDLoc(Cond), Cond.getValueType(),
19373                           Cond.getOperand(0), Cond.getOperand(1), NewCC);
19374       return DAG.getNode(ISD::SELECT, DL, VT, Cond, LHS, RHS);
19375     }
19376     }
19377   }
19378
19379   // Early exit check
19380   if (!TLI.isTypeLegal(VT))
19381     return SDValue();
19382
19383   // Match VSELECTs into subs with unsigned saturation.
19384   if (N->getOpcode() == ISD::VSELECT && Cond.getOpcode() == ISD::SETCC &&
19385       // psubus is available in SSE2 and AVX2 for i8 and i16 vectors.
19386       ((Subtarget->hasSSE2() && (VT == MVT::v16i8 || VT == MVT::v8i16)) ||
19387        (Subtarget->hasAVX2() && (VT == MVT::v32i8 || VT == MVT::v16i16)))) {
19388     ISD::CondCode CC = cast<CondCodeSDNode>(Cond.getOperand(2))->get();
19389
19390     // Check if one of the arms of the VSELECT is a zero vector. If it's on the
19391     // left side invert the predicate to simplify logic below.
19392     SDValue Other;
19393     if (ISD::isBuildVectorAllZeros(LHS.getNode())) {
19394       Other = RHS;
19395       CC = ISD::getSetCCInverse(CC, true);
19396     } else if (ISD::isBuildVectorAllZeros(RHS.getNode())) {
19397       Other = LHS;
19398     }
19399
19400     if (Other.getNode() && Other->getNumOperands() == 2 &&
19401         DAG.isEqualTo(Other->getOperand(0), Cond.getOperand(0))) {
19402       SDValue OpLHS = Other->getOperand(0), OpRHS = Other->getOperand(1);
19403       SDValue CondRHS = Cond->getOperand(1);
19404
19405       // Look for a general sub with unsigned saturation first.
19406       // x >= y ? x-y : 0 --> subus x, y
19407       // x >  y ? x-y : 0 --> subus x, y
19408       if ((CC == ISD::SETUGE || CC == ISD::SETUGT) &&
19409           Other->getOpcode() == ISD::SUB && DAG.isEqualTo(OpRHS, CondRHS))
19410         return DAG.getNode(X86ISD::SUBUS, DL, VT, OpLHS, OpRHS);
19411
19412       // If the RHS is a constant we have to reverse the const canonicalization.
19413       // x > C-1 ? x+-C : 0 --> subus x, C
19414       if (CC == ISD::SETUGT && Other->getOpcode() == ISD::ADD &&
19415           isSplatVector(CondRHS.getNode()) && isSplatVector(OpRHS.getNode())) {
19416         APInt A = cast<ConstantSDNode>(OpRHS.getOperand(0))->getAPIntValue();
19417         if (CondRHS.getConstantOperandVal(0) == -A-1)
19418           return DAG.getNode(X86ISD::SUBUS, DL, VT, OpLHS,
19419                              DAG.getConstant(-A, VT));
19420       }
19421
19422       // Another special case: If C was a sign bit, the sub has been
19423       // canonicalized into a xor.
19424       // FIXME: Would it be better to use computeKnownBits to determine whether
19425       //        it's safe to decanonicalize the xor?
19426       // x s< 0 ? x^C : 0 --> subus x, C
19427       if (CC == ISD::SETLT && Other->getOpcode() == ISD::XOR &&
19428           ISD::isBuildVectorAllZeros(CondRHS.getNode()) &&
19429           isSplatVector(OpRHS.getNode())) {
19430         APInt A = cast<ConstantSDNode>(OpRHS.getOperand(0))->getAPIntValue();
19431         if (A.isSignBit())
19432           return DAG.getNode(X86ISD::SUBUS, DL, VT, OpLHS, OpRHS);
19433       }
19434     }
19435   }
19436
19437   // Try to match a min/max vector operation.
19438   if (N->getOpcode() == ISD::VSELECT && Cond.getOpcode() == ISD::SETCC) {
19439     std::pair<unsigned, bool> ret = matchIntegerMINMAX(Cond, VT, LHS, RHS, DAG, Subtarget);
19440     unsigned Opc = ret.first;
19441     bool NeedSplit = ret.second;
19442
19443     if (Opc && NeedSplit) {
19444       unsigned NumElems = VT.getVectorNumElements();
19445       // Extract the LHS vectors
19446       SDValue LHS1 = Extract128BitVector(LHS, 0, DAG, DL);
19447       SDValue LHS2 = Extract128BitVector(LHS, NumElems/2, DAG, DL);
19448
19449       // Extract the RHS vectors
19450       SDValue RHS1 = Extract128BitVector(RHS, 0, DAG, DL);
19451       SDValue RHS2 = Extract128BitVector(RHS, NumElems/2, DAG, DL);
19452
19453       // Create min/max for each subvector
19454       LHS = DAG.getNode(Opc, DL, LHS1.getValueType(), LHS1, RHS1);
19455       RHS = DAG.getNode(Opc, DL, LHS2.getValueType(), LHS2, RHS2);
19456
19457       // Merge the result
19458       return DAG.getNode(ISD::CONCAT_VECTORS, DL, VT, LHS, RHS);
19459     } else if (Opc)
19460       return DAG.getNode(Opc, DL, VT, LHS, RHS);
19461   }
19462
19463   // Simplify vector selection if the selector will be produced by CMPP*/PCMP*.
19464   if (N->getOpcode() == ISD::VSELECT && Cond.getOpcode() == ISD::SETCC &&
19465       // Check if SETCC has already been promoted
19466       TLI.getSetCCResultType(*DAG.getContext(), VT) == CondVT &&
19467       // Check that condition value type matches vselect operand type
19468       CondVT == VT) {
19469
19470     assert(Cond.getValueType().isVector() &&
19471            "vector select expects a vector selector!");
19472
19473     bool TValIsAllOnes = ISD::isBuildVectorAllOnes(LHS.getNode());
19474     bool FValIsAllZeros = ISD::isBuildVectorAllZeros(RHS.getNode());
19475
19476     if (!TValIsAllOnes && !FValIsAllZeros) {
19477       // Try invert the condition if true value is not all 1s and false value
19478       // is not all 0s.
19479       bool TValIsAllZeros = ISD::isBuildVectorAllZeros(LHS.getNode());
19480       bool FValIsAllOnes = ISD::isBuildVectorAllOnes(RHS.getNode());
19481
19482       if (TValIsAllZeros || FValIsAllOnes) {
19483         SDValue CC = Cond.getOperand(2);
19484         ISD::CondCode NewCC =
19485           ISD::getSetCCInverse(cast<CondCodeSDNode>(CC)->get(),
19486                                Cond.getOperand(0).getValueType().isInteger());
19487         Cond = DAG.getSetCC(DL, CondVT, Cond.getOperand(0), Cond.getOperand(1), NewCC);
19488         std::swap(LHS, RHS);
19489         TValIsAllOnes = FValIsAllOnes;
19490         FValIsAllZeros = TValIsAllZeros;
19491       }
19492     }
19493
19494     if (TValIsAllOnes || FValIsAllZeros) {
19495       SDValue Ret;
19496
19497       if (TValIsAllOnes && FValIsAllZeros)
19498         Ret = Cond;
19499       else if (TValIsAllOnes)
19500         Ret = DAG.getNode(ISD::OR, DL, CondVT, Cond,
19501                           DAG.getNode(ISD::BITCAST, DL, CondVT, RHS));
19502       else if (FValIsAllZeros)
19503         Ret = DAG.getNode(ISD::AND, DL, CondVT, Cond,
19504                           DAG.getNode(ISD::BITCAST, DL, CondVT, LHS));
19505
19506       return DAG.getNode(ISD::BITCAST, DL, VT, Ret);
19507     }
19508   }
19509
19510   // Try to fold this VSELECT into a MOVSS/MOVSD
19511   if (N->getOpcode() == ISD::VSELECT &&
19512       Cond.getOpcode() == ISD::BUILD_VECTOR && !DCI.isBeforeLegalize()) {
19513     if (VT == MVT::v4i32 || VT == MVT::v4f32 ||
19514         (Subtarget->hasSSE2() && (VT == MVT::v2i64 || VT == MVT::v2f64))) {
19515       bool CanFold = false;
19516       unsigned NumElems = Cond.getNumOperands();
19517       SDValue A = LHS;
19518       SDValue B = RHS;
19519
19520       if (isZero(Cond.getOperand(0))) {
19521         CanFold = true;
19522
19523         // fold (vselect <0,-1,-1,-1>, A, B) -> (movss A, B)
19524         // fold (vselect <0,-1> -> (movsd A, B)
19525         for (unsigned i = 1, e = NumElems; i != e && CanFold; ++i)
19526           CanFold = isAllOnes(Cond.getOperand(i));
19527       } else if (isAllOnes(Cond.getOperand(0))) {
19528         CanFold = true;
19529         std::swap(A, B);
19530
19531         // fold (vselect <-1,0,0,0>, A, B) -> (movss B, A)
19532         // fold (vselect <-1,0> -> (movsd B, A)
19533         for (unsigned i = 1, e = NumElems; i != e && CanFold; ++i)
19534           CanFold = isZero(Cond.getOperand(i));
19535       }
19536
19537       if (CanFold) {
19538         if (VT == MVT::v4i32 || VT == MVT::v4f32)
19539           return getTargetShuffleNode(X86ISD::MOVSS, DL, VT, A, B, DAG);
19540         return getTargetShuffleNode(X86ISD::MOVSD, DL, VT, A, B, DAG);
19541       }
19542
19543       if (Subtarget->hasSSE2() && (VT == MVT::v4i32 || VT == MVT::v4f32)) {
19544         // fold (v4i32: vselect <0,0,-1,-1>, A, B) ->
19545         //      (v4i32 (bitcast (movsd (v2i64 (bitcast A)),
19546         //                             (v2i64 (bitcast B)))))
19547         //
19548         // fold (v4f32: vselect <0,0,-1,-1>, A, B) ->
19549         //      (v4f32 (bitcast (movsd (v2f64 (bitcast A)),
19550         //                             (v2f64 (bitcast B)))))
19551         //
19552         // fold (v4i32: vselect <-1,-1,0,0>, A, B) ->
19553         //      (v4i32 (bitcast (movsd (v2i64 (bitcast B)),
19554         //                             (v2i64 (bitcast A)))))
19555         //
19556         // fold (v4f32: vselect <-1,-1,0,0>, A, B) ->
19557         //      (v4f32 (bitcast (movsd (v2f64 (bitcast B)),
19558         //                             (v2f64 (bitcast A)))))
19559
19560         CanFold = (isZero(Cond.getOperand(0)) &&
19561                    isZero(Cond.getOperand(1)) &&
19562                    isAllOnes(Cond.getOperand(2)) &&
19563                    isAllOnes(Cond.getOperand(3)));
19564
19565         if (!CanFold && isAllOnes(Cond.getOperand(0)) &&
19566             isAllOnes(Cond.getOperand(1)) &&
19567             isZero(Cond.getOperand(2)) &&
19568             isZero(Cond.getOperand(3))) {
19569           CanFold = true;
19570           std::swap(LHS, RHS);
19571         }
19572
19573         if (CanFold) {
19574           EVT NVT = (VT == MVT::v4i32) ? MVT::v2i64 : MVT::v2f64;
19575           SDValue NewA = DAG.getNode(ISD::BITCAST, DL, NVT, LHS);
19576           SDValue NewB = DAG.getNode(ISD::BITCAST, DL, NVT, RHS);
19577           SDValue Select = getTargetShuffleNode(X86ISD::MOVSD, DL, NVT, NewA,
19578                                                 NewB, DAG);
19579           return DAG.getNode(ISD::BITCAST, DL, VT, Select);
19580         }
19581       }
19582     }
19583   }
19584
19585   // If we know that this node is legal then we know that it is going to be
19586   // matched by one of the SSE/AVX BLEND instructions. These instructions only
19587   // depend on the highest bit in each word. Try to use SimplifyDemandedBits
19588   // to simplify previous instructions.
19589   if (N->getOpcode() == ISD::VSELECT && DCI.isBeforeLegalizeOps() &&
19590       !DCI.isBeforeLegalize() &&
19591       // We explicitly check against v8i16 and v16i16 because, although
19592       // they're marked as Custom, they might only be legal when Cond is a
19593       // build_vector of constants. This will be taken care in a later
19594       // condition.
19595       (TLI.isOperationLegalOrCustom(ISD::VSELECT, VT) && VT != MVT::v16i16 &&
19596        VT != MVT::v8i16)) {
19597     unsigned BitWidth = Cond.getValueType().getScalarType().getSizeInBits();
19598
19599     // Don't optimize vector selects that map to mask-registers.
19600     if (BitWidth == 1)
19601       return SDValue();
19602
19603     // Check all uses of that condition operand to check whether it will be
19604     // consumed by non-BLEND instructions, which may depend on all bits are set
19605     // properly.
19606     for (SDNode::use_iterator I = Cond->use_begin(),
19607                               E = Cond->use_end(); I != E; ++I)
19608       if (I->getOpcode() != ISD::VSELECT)
19609         // TODO: Add other opcodes eventually lowered into BLEND.
19610         return SDValue();
19611
19612     assert(BitWidth >= 8 && BitWidth <= 64 && "Invalid mask size");
19613     APInt DemandedMask = APInt::getHighBitsSet(BitWidth, 1);
19614
19615     APInt KnownZero, KnownOne;
19616     TargetLowering::TargetLoweringOpt TLO(DAG, DCI.isBeforeLegalize(),
19617                                           DCI.isBeforeLegalizeOps());
19618     if (TLO.ShrinkDemandedConstant(Cond, DemandedMask) ||
19619         TLI.SimplifyDemandedBits(Cond, DemandedMask, KnownZero, KnownOne, TLO))
19620       DCI.CommitTargetLoweringOpt(TLO);
19621   }
19622
19623   // We should generate an X86ISD::BLENDI from a vselect if its argument
19624   // is a sign_extend_inreg of an any_extend of a BUILD_VECTOR of
19625   // constants. This specific pattern gets generated when we split a
19626   // selector for a 512 bit vector in a machine without AVX512 (but with
19627   // 256-bit vectors), during legalization:
19628   //
19629   // (vselect (sign_extend (any_extend (BUILD_VECTOR)) i1) LHS RHS)
19630   //
19631   // Iff we find this pattern and the build_vectors are built from
19632   // constants, we translate the vselect into a shuffle_vector that we
19633   // know will be matched by LowerVECTOR_SHUFFLEtoBlend.
19634   if (N->getOpcode() == ISD::VSELECT && !DCI.isBeforeLegalize()) {
19635     SDValue Shuffle = TransformVSELECTtoBlendVECTOR_SHUFFLE(N, DAG, Subtarget);
19636     if (Shuffle.getNode())
19637       return Shuffle;
19638   }
19639
19640   return SDValue();
19641 }
19642
19643 // Check whether a boolean test is testing a boolean value generated by
19644 // X86ISD::SETCC. If so, return the operand of that SETCC and proper condition
19645 // code.
19646 //
19647 // Simplify the following patterns:
19648 // (Op (CMP (SETCC Cond EFLAGS) 1) EQ) or
19649 // (Op (CMP (SETCC Cond EFLAGS) 0) NEQ)
19650 // to (Op EFLAGS Cond)
19651 //
19652 // (Op (CMP (SETCC Cond EFLAGS) 0) EQ) or
19653 // (Op (CMP (SETCC Cond EFLAGS) 1) NEQ)
19654 // to (Op EFLAGS !Cond)
19655 //
19656 // where Op could be BRCOND or CMOV.
19657 //
19658 static SDValue checkBoolTestSetCCCombine(SDValue Cmp, X86::CondCode &CC) {
19659   // Quit if not CMP and SUB with its value result used.
19660   if (Cmp.getOpcode() != X86ISD::CMP &&
19661       (Cmp.getOpcode() != X86ISD::SUB || Cmp.getNode()->hasAnyUseOfValue(0)))
19662       return SDValue();
19663
19664   // Quit if not used as a boolean value.
19665   if (CC != X86::COND_E && CC != X86::COND_NE)
19666     return SDValue();
19667
19668   // Check CMP operands. One of them should be 0 or 1 and the other should be
19669   // an SetCC or extended from it.
19670   SDValue Op1 = Cmp.getOperand(0);
19671   SDValue Op2 = Cmp.getOperand(1);
19672
19673   SDValue SetCC;
19674   const ConstantSDNode* C = nullptr;
19675   bool needOppositeCond = (CC == X86::COND_E);
19676   bool checkAgainstTrue = false; // Is it a comparison against 1?
19677
19678   if ((C = dyn_cast<ConstantSDNode>(Op1)))
19679     SetCC = Op2;
19680   else if ((C = dyn_cast<ConstantSDNode>(Op2)))
19681     SetCC = Op1;
19682   else // Quit if all operands are not constants.
19683     return SDValue();
19684
19685   if (C->getZExtValue() == 1) {
19686     needOppositeCond = !needOppositeCond;
19687     checkAgainstTrue = true;
19688   } else if (C->getZExtValue() != 0)
19689     // Quit if the constant is neither 0 or 1.
19690     return SDValue();
19691
19692   bool truncatedToBoolWithAnd = false;
19693   // Skip (zext $x), (trunc $x), or (and $x, 1) node.
19694   while (SetCC.getOpcode() == ISD::ZERO_EXTEND ||
19695          SetCC.getOpcode() == ISD::TRUNCATE ||
19696          SetCC.getOpcode() == ISD::AND) {
19697     if (SetCC.getOpcode() == ISD::AND) {
19698       int OpIdx = -1;
19699       ConstantSDNode *CS;
19700       if ((CS = dyn_cast<ConstantSDNode>(SetCC.getOperand(0))) &&
19701           CS->getZExtValue() == 1)
19702         OpIdx = 1;
19703       if ((CS = dyn_cast<ConstantSDNode>(SetCC.getOperand(1))) &&
19704           CS->getZExtValue() == 1)
19705         OpIdx = 0;
19706       if (OpIdx == -1)
19707         break;
19708       SetCC = SetCC.getOperand(OpIdx);
19709       truncatedToBoolWithAnd = true;
19710     } else
19711       SetCC = SetCC.getOperand(0);
19712   }
19713
19714   switch (SetCC.getOpcode()) {
19715   case X86ISD::SETCC_CARRY:
19716     // Since SETCC_CARRY gives output based on R = CF ? ~0 : 0, it's unsafe to
19717     // simplify it if the result of SETCC_CARRY is not canonicalized to 0 or 1,
19718     // i.e. it's a comparison against true but the result of SETCC_CARRY is not
19719     // truncated to i1 using 'and'.
19720     if (checkAgainstTrue && !truncatedToBoolWithAnd)
19721       break;
19722     assert(X86::CondCode(SetCC.getConstantOperandVal(0)) == X86::COND_B &&
19723            "Invalid use of SETCC_CARRY!");
19724     // FALL THROUGH
19725   case X86ISD::SETCC:
19726     // Set the condition code or opposite one if necessary.
19727     CC = X86::CondCode(SetCC.getConstantOperandVal(0));
19728     if (needOppositeCond)
19729       CC = X86::GetOppositeBranchCondition(CC);
19730     return SetCC.getOperand(1);
19731   case X86ISD::CMOV: {
19732     // Check whether false/true value has canonical one, i.e. 0 or 1.
19733     ConstantSDNode *FVal = dyn_cast<ConstantSDNode>(SetCC.getOperand(0));
19734     ConstantSDNode *TVal = dyn_cast<ConstantSDNode>(SetCC.getOperand(1));
19735     // Quit if true value is not a constant.
19736     if (!TVal)
19737       return SDValue();
19738     // Quit if false value is not a constant.
19739     if (!FVal) {
19740       SDValue Op = SetCC.getOperand(0);
19741       // Skip 'zext' or 'trunc' node.
19742       if (Op.getOpcode() == ISD::ZERO_EXTEND ||
19743           Op.getOpcode() == ISD::TRUNCATE)
19744         Op = Op.getOperand(0);
19745       // A special case for rdrand/rdseed, where 0 is set if false cond is
19746       // found.
19747       if ((Op.getOpcode() != X86ISD::RDRAND &&
19748            Op.getOpcode() != X86ISD::RDSEED) || Op.getResNo() != 0)
19749         return SDValue();
19750     }
19751     // Quit if false value is not the constant 0 or 1.
19752     bool FValIsFalse = true;
19753     if (FVal && FVal->getZExtValue() != 0) {
19754       if (FVal->getZExtValue() != 1)
19755         return SDValue();
19756       // If FVal is 1, opposite cond is needed.
19757       needOppositeCond = !needOppositeCond;
19758       FValIsFalse = false;
19759     }
19760     // Quit if TVal is not the constant opposite of FVal.
19761     if (FValIsFalse && TVal->getZExtValue() != 1)
19762       return SDValue();
19763     if (!FValIsFalse && TVal->getZExtValue() != 0)
19764       return SDValue();
19765     CC = X86::CondCode(SetCC.getConstantOperandVal(2));
19766     if (needOppositeCond)
19767       CC = X86::GetOppositeBranchCondition(CC);
19768     return SetCC.getOperand(3);
19769   }
19770   }
19771
19772   return SDValue();
19773 }
19774
19775 /// Optimize X86ISD::CMOV [LHS, RHS, CONDCODE (e.g. X86::COND_NE), CONDVAL]
19776 static SDValue PerformCMOVCombine(SDNode *N, SelectionDAG &DAG,
19777                                   TargetLowering::DAGCombinerInfo &DCI,
19778                                   const X86Subtarget *Subtarget) {
19779   SDLoc DL(N);
19780
19781   // If the flag operand isn't dead, don't touch this CMOV.
19782   if (N->getNumValues() == 2 && !SDValue(N, 1).use_empty())
19783     return SDValue();
19784
19785   SDValue FalseOp = N->getOperand(0);
19786   SDValue TrueOp = N->getOperand(1);
19787   X86::CondCode CC = (X86::CondCode)N->getConstantOperandVal(2);
19788   SDValue Cond = N->getOperand(3);
19789
19790   if (CC == X86::COND_E || CC == X86::COND_NE) {
19791     switch (Cond.getOpcode()) {
19792     default: break;
19793     case X86ISD::BSR:
19794     case X86ISD::BSF:
19795       // If operand of BSR / BSF are proven never zero, then ZF cannot be set.
19796       if (DAG.isKnownNeverZero(Cond.getOperand(0)))
19797         return (CC == X86::COND_E) ? FalseOp : TrueOp;
19798     }
19799   }
19800
19801   SDValue Flags;
19802
19803   Flags = checkBoolTestSetCCCombine(Cond, CC);
19804   if (Flags.getNode() &&
19805       // Extra check as FCMOV only supports a subset of X86 cond.
19806       (FalseOp.getValueType() != MVT::f80 || hasFPCMov(CC))) {
19807     SDValue Ops[] = { FalseOp, TrueOp,
19808                       DAG.getConstant(CC, MVT::i8), Flags };
19809     return DAG.getNode(X86ISD::CMOV, DL, N->getVTList(), Ops);
19810   }
19811
19812   // If this is a select between two integer constants, try to do some
19813   // optimizations.  Note that the operands are ordered the opposite of SELECT
19814   // operands.
19815   if (ConstantSDNode *TrueC = dyn_cast<ConstantSDNode>(TrueOp)) {
19816     if (ConstantSDNode *FalseC = dyn_cast<ConstantSDNode>(FalseOp)) {
19817       // Canonicalize the TrueC/FalseC values so that TrueC (the true value) is
19818       // larger than FalseC (the false value).
19819       if (TrueC->getAPIntValue().ult(FalseC->getAPIntValue())) {
19820         CC = X86::GetOppositeBranchCondition(CC);
19821         std::swap(TrueC, FalseC);
19822         std::swap(TrueOp, FalseOp);
19823       }
19824
19825       // Optimize C ? 8 : 0 -> zext(setcc(C)) << 3.  Likewise for any pow2/0.
19826       // This is efficient for any integer data type (including i8/i16) and
19827       // shift amount.
19828       if (FalseC->getAPIntValue() == 0 && TrueC->getAPIntValue().isPowerOf2()) {
19829         Cond = DAG.getNode(X86ISD::SETCC, DL, MVT::i8,
19830                            DAG.getConstant(CC, MVT::i8), Cond);
19831
19832         // Zero extend the condition if needed.
19833         Cond = DAG.getNode(ISD::ZERO_EXTEND, DL, TrueC->getValueType(0), Cond);
19834
19835         unsigned ShAmt = TrueC->getAPIntValue().logBase2();
19836         Cond = DAG.getNode(ISD::SHL, DL, Cond.getValueType(), Cond,
19837                            DAG.getConstant(ShAmt, MVT::i8));
19838         if (N->getNumValues() == 2)  // Dead flag value?
19839           return DCI.CombineTo(N, Cond, SDValue());
19840         return Cond;
19841       }
19842
19843       // Optimize Cond ? cst+1 : cst -> zext(setcc(C)+cst.  This is efficient
19844       // for any integer data type, including i8/i16.
19845       if (FalseC->getAPIntValue()+1 == TrueC->getAPIntValue()) {
19846         Cond = DAG.getNode(X86ISD::SETCC, DL, MVT::i8,
19847                            DAG.getConstant(CC, MVT::i8), Cond);
19848
19849         // Zero extend the condition if needed.
19850         Cond = DAG.getNode(ISD::ZERO_EXTEND, DL,
19851                            FalseC->getValueType(0), Cond);
19852         Cond = DAG.getNode(ISD::ADD, DL, Cond.getValueType(), Cond,
19853                            SDValue(FalseC, 0));
19854
19855         if (N->getNumValues() == 2)  // Dead flag value?
19856           return DCI.CombineTo(N, Cond, SDValue());
19857         return Cond;
19858       }
19859
19860       // Optimize cases that will turn into an LEA instruction.  This requires
19861       // an i32 or i64 and an efficient multiplier (1, 2, 3, 4, 5, 8, 9).
19862       if (N->getValueType(0) == MVT::i32 || N->getValueType(0) == MVT::i64) {
19863         uint64_t Diff = TrueC->getZExtValue()-FalseC->getZExtValue();
19864         if (N->getValueType(0) == MVT::i32) Diff = (unsigned)Diff;
19865
19866         bool isFastMultiplier = false;
19867         if (Diff < 10) {
19868           switch ((unsigned char)Diff) {
19869           default: break;
19870           case 1:  // result = add base, cond
19871           case 2:  // result = lea base(    , cond*2)
19872           case 3:  // result = lea base(cond, cond*2)
19873           case 4:  // result = lea base(    , cond*4)
19874           case 5:  // result = lea base(cond, cond*4)
19875           case 8:  // result = lea base(    , cond*8)
19876           case 9:  // result = lea base(cond, cond*8)
19877             isFastMultiplier = true;
19878             break;
19879           }
19880         }
19881
19882         if (isFastMultiplier) {
19883           APInt Diff = TrueC->getAPIntValue()-FalseC->getAPIntValue();
19884           Cond = DAG.getNode(X86ISD::SETCC, DL, MVT::i8,
19885                              DAG.getConstant(CC, MVT::i8), Cond);
19886           // Zero extend the condition if needed.
19887           Cond = DAG.getNode(ISD::ZERO_EXTEND, DL, FalseC->getValueType(0),
19888                              Cond);
19889           // Scale the condition by the difference.
19890           if (Diff != 1)
19891             Cond = DAG.getNode(ISD::MUL, DL, Cond.getValueType(), Cond,
19892                                DAG.getConstant(Diff, Cond.getValueType()));
19893
19894           // Add the base if non-zero.
19895           if (FalseC->getAPIntValue() != 0)
19896             Cond = DAG.getNode(ISD::ADD, DL, Cond.getValueType(), Cond,
19897                                SDValue(FalseC, 0));
19898           if (N->getNumValues() == 2)  // Dead flag value?
19899             return DCI.CombineTo(N, Cond, SDValue());
19900           return Cond;
19901         }
19902       }
19903     }
19904   }
19905
19906   // Handle these cases:
19907   //   (select (x != c), e, c) -> select (x != c), e, x),
19908   //   (select (x == c), c, e) -> select (x == c), x, e)
19909   // where the c is an integer constant, and the "select" is the combination
19910   // of CMOV and CMP.
19911   //
19912   // The rationale for this change is that the conditional-move from a constant
19913   // needs two instructions, however, conditional-move from a register needs
19914   // only one instruction.
19915   //
19916   // CAVEAT: By replacing a constant with a symbolic value, it may obscure
19917   //  some instruction-combining opportunities. This opt needs to be
19918   //  postponed as late as possible.
19919   //
19920   if (!DCI.isBeforeLegalize() && !DCI.isBeforeLegalizeOps()) {
19921     // the DCI.xxxx conditions are provided to postpone the optimization as
19922     // late as possible.
19923
19924     ConstantSDNode *CmpAgainst = nullptr;
19925     if ((Cond.getOpcode() == X86ISD::CMP || Cond.getOpcode() == X86ISD::SUB) &&
19926         (CmpAgainst = dyn_cast<ConstantSDNode>(Cond.getOperand(1))) &&
19927         !isa<ConstantSDNode>(Cond.getOperand(0))) {
19928
19929       if (CC == X86::COND_NE &&
19930           CmpAgainst == dyn_cast<ConstantSDNode>(FalseOp)) {
19931         CC = X86::GetOppositeBranchCondition(CC);
19932         std::swap(TrueOp, FalseOp);
19933       }
19934
19935       if (CC == X86::COND_E &&
19936           CmpAgainst == dyn_cast<ConstantSDNode>(TrueOp)) {
19937         SDValue Ops[] = { FalseOp, Cond.getOperand(0),
19938                           DAG.getConstant(CC, MVT::i8), Cond };
19939         return DAG.getNode(X86ISD::CMOV, DL, N->getVTList (), Ops);
19940       }
19941     }
19942   }
19943
19944   return SDValue();
19945 }
19946
19947 static SDValue PerformINTRINSIC_WO_CHAINCombine(SDNode *N, SelectionDAG &DAG,
19948                                                 const X86Subtarget *Subtarget) {
19949   unsigned IntNo = cast<ConstantSDNode>(N->getOperand(0))->getZExtValue();
19950   switch (IntNo) {
19951   default: return SDValue();
19952   // SSE/AVX/AVX2 blend intrinsics.
19953   case Intrinsic::x86_avx2_pblendvb:
19954   case Intrinsic::x86_avx2_pblendw:
19955   case Intrinsic::x86_avx2_pblendd_128:
19956   case Intrinsic::x86_avx2_pblendd_256:
19957     // Don't try to simplify this intrinsic if we don't have AVX2.
19958     if (!Subtarget->hasAVX2())
19959       return SDValue();
19960     // FALL-THROUGH
19961   case Intrinsic::x86_avx_blend_pd_256:
19962   case Intrinsic::x86_avx_blend_ps_256:
19963   case Intrinsic::x86_avx_blendv_pd_256:
19964   case Intrinsic::x86_avx_blendv_ps_256:
19965     // Don't try to simplify this intrinsic if we don't have AVX.
19966     if (!Subtarget->hasAVX())
19967       return SDValue();
19968     // FALL-THROUGH
19969   case Intrinsic::x86_sse41_pblendw:
19970   case Intrinsic::x86_sse41_blendpd:
19971   case Intrinsic::x86_sse41_blendps:
19972   case Intrinsic::x86_sse41_blendvps:
19973   case Intrinsic::x86_sse41_blendvpd:
19974   case Intrinsic::x86_sse41_pblendvb: {
19975     SDValue Op0 = N->getOperand(1);
19976     SDValue Op1 = N->getOperand(2);
19977     SDValue Mask = N->getOperand(3);
19978
19979     // Don't try to simplify this intrinsic if we don't have SSE4.1.
19980     if (!Subtarget->hasSSE41())
19981       return SDValue();
19982
19983     // fold (blend A, A, Mask) -> A
19984     if (Op0 == Op1)
19985       return Op0;
19986     // fold (blend A, B, allZeros) -> A
19987     if (ISD::isBuildVectorAllZeros(Mask.getNode()))
19988       return Op0;
19989     // fold (blend A, B, allOnes) -> B
19990     if (ISD::isBuildVectorAllOnes(Mask.getNode()))
19991       return Op1;
19992
19993     // Simplify the case where the mask is a constant i32 value.
19994     if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Mask)) {
19995       if (C->isNullValue())
19996         return Op0;
19997       if (C->isAllOnesValue())
19998         return Op1;
19999     }
20000
20001     return SDValue();
20002   }
20003
20004   // Packed SSE2/AVX2 arithmetic shift immediate intrinsics.
20005   case Intrinsic::x86_sse2_psrai_w:
20006   case Intrinsic::x86_sse2_psrai_d:
20007   case Intrinsic::x86_avx2_psrai_w:
20008   case Intrinsic::x86_avx2_psrai_d:
20009   case Intrinsic::x86_sse2_psra_w:
20010   case Intrinsic::x86_sse2_psra_d:
20011   case Intrinsic::x86_avx2_psra_w:
20012   case Intrinsic::x86_avx2_psra_d: {
20013     SDValue Op0 = N->getOperand(1);
20014     SDValue Op1 = N->getOperand(2);
20015     EVT VT = Op0.getValueType();
20016     assert(VT.isVector() && "Expected a vector type!");
20017
20018     if (isa<BuildVectorSDNode>(Op1))
20019       Op1 = Op1.getOperand(0);
20020
20021     if (!isa<ConstantSDNode>(Op1))
20022       return SDValue();
20023
20024     EVT SVT = VT.getVectorElementType();
20025     unsigned SVTBits = SVT.getSizeInBits();
20026
20027     ConstantSDNode *CND = cast<ConstantSDNode>(Op1);
20028     const APInt &C = APInt(SVTBits, CND->getAPIntValue().getZExtValue());
20029     uint64_t ShAmt = C.getZExtValue();
20030
20031     // Don't try to convert this shift into a ISD::SRA if the shift
20032     // count is bigger than or equal to the element size.
20033     if (ShAmt >= SVTBits)
20034       return SDValue();
20035
20036     // Trivial case: if the shift count is zero, then fold this
20037     // into the first operand.
20038     if (ShAmt == 0)
20039       return Op0;
20040
20041     // Replace this packed shift intrinsic with a target independent
20042     // shift dag node.
20043     SDValue Splat = DAG.getConstant(C, VT);
20044     return DAG.getNode(ISD::SRA, SDLoc(N), VT, Op0, Splat);
20045   }
20046   }
20047 }
20048
20049 /// PerformMulCombine - Optimize a single multiply with constant into two
20050 /// in order to implement it with two cheaper instructions, e.g.
20051 /// LEA + SHL, LEA + LEA.
20052 static SDValue PerformMulCombine(SDNode *N, SelectionDAG &DAG,
20053                                  TargetLowering::DAGCombinerInfo &DCI) {
20054   if (DCI.isBeforeLegalize() || DCI.isCalledByLegalizer())
20055     return SDValue();
20056
20057   EVT VT = N->getValueType(0);
20058   if (VT != MVT::i64)
20059     return SDValue();
20060
20061   ConstantSDNode *C = dyn_cast<ConstantSDNode>(N->getOperand(1));
20062   if (!C)
20063     return SDValue();
20064   uint64_t MulAmt = C->getZExtValue();
20065   if (isPowerOf2_64(MulAmt) || MulAmt == 3 || MulAmt == 5 || MulAmt == 9)
20066     return SDValue();
20067
20068   uint64_t MulAmt1 = 0;
20069   uint64_t MulAmt2 = 0;
20070   if ((MulAmt % 9) == 0) {
20071     MulAmt1 = 9;
20072     MulAmt2 = MulAmt / 9;
20073   } else if ((MulAmt % 5) == 0) {
20074     MulAmt1 = 5;
20075     MulAmt2 = MulAmt / 5;
20076   } else if ((MulAmt % 3) == 0) {
20077     MulAmt1 = 3;
20078     MulAmt2 = MulAmt / 3;
20079   }
20080   if (MulAmt2 &&
20081       (isPowerOf2_64(MulAmt2) || MulAmt2 == 3 || MulAmt2 == 5 || MulAmt2 == 9)){
20082     SDLoc DL(N);
20083
20084     if (isPowerOf2_64(MulAmt2) &&
20085         !(N->hasOneUse() && N->use_begin()->getOpcode() == ISD::ADD))
20086       // If second multiplifer is pow2, issue it first. We want the multiply by
20087       // 3, 5, or 9 to be folded into the addressing mode unless the lone use
20088       // is an add.
20089       std::swap(MulAmt1, MulAmt2);
20090
20091     SDValue NewMul;
20092     if (isPowerOf2_64(MulAmt1))
20093       NewMul = DAG.getNode(ISD::SHL, DL, VT, N->getOperand(0),
20094                            DAG.getConstant(Log2_64(MulAmt1), MVT::i8));
20095     else
20096       NewMul = DAG.getNode(X86ISD::MUL_IMM, DL, VT, N->getOperand(0),
20097                            DAG.getConstant(MulAmt1, VT));
20098
20099     if (isPowerOf2_64(MulAmt2))
20100       NewMul = DAG.getNode(ISD::SHL, DL, VT, NewMul,
20101                            DAG.getConstant(Log2_64(MulAmt2), MVT::i8));
20102     else
20103       NewMul = DAG.getNode(X86ISD::MUL_IMM, DL, VT, NewMul,
20104                            DAG.getConstant(MulAmt2, VT));
20105
20106     // Do not add new nodes to DAG combiner worklist.
20107     DCI.CombineTo(N, NewMul, false);
20108   }
20109   return SDValue();
20110 }
20111
20112 static SDValue PerformSHLCombine(SDNode *N, SelectionDAG &DAG) {
20113   SDValue N0 = N->getOperand(0);
20114   SDValue N1 = N->getOperand(1);
20115   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
20116   EVT VT = N0.getValueType();
20117
20118   // fold (shl (and (setcc_c), c1), c2) -> (and setcc_c, (c1 << c2))
20119   // since the result of setcc_c is all zero's or all ones.
20120   if (VT.isInteger() && !VT.isVector() &&
20121       N1C && N0.getOpcode() == ISD::AND &&
20122       N0.getOperand(1).getOpcode() == ISD::Constant) {
20123     SDValue N00 = N0.getOperand(0);
20124     if (N00.getOpcode() == X86ISD::SETCC_CARRY ||
20125         ((N00.getOpcode() == ISD::ANY_EXTEND ||
20126           N00.getOpcode() == ISD::ZERO_EXTEND) &&
20127          N00.getOperand(0).getOpcode() == X86ISD::SETCC_CARRY)) {
20128       APInt Mask = cast<ConstantSDNode>(N0.getOperand(1))->getAPIntValue();
20129       APInt ShAmt = N1C->getAPIntValue();
20130       Mask = Mask.shl(ShAmt);
20131       if (Mask != 0)
20132         return DAG.getNode(ISD::AND, SDLoc(N), VT,
20133                            N00, DAG.getConstant(Mask, VT));
20134     }
20135   }
20136
20137   // Hardware support for vector shifts is sparse which makes us scalarize the
20138   // vector operations in many cases. Also, on sandybridge ADD is faster than
20139   // shl.
20140   // (shl V, 1) -> add V,V
20141   if (isSplatVector(N1.getNode())) {
20142     assert(N0.getValueType().isVector() && "Invalid vector shift type");
20143     ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1->getOperand(0));
20144     // We shift all of the values by one. In many cases we do not have
20145     // hardware support for this operation. This is better expressed as an ADD
20146     // of two values.
20147     if (N1C && (1 == N1C->getZExtValue())) {
20148       return DAG.getNode(ISD::ADD, SDLoc(N), VT, N0, N0);
20149     }
20150   }
20151
20152   return SDValue();
20153 }
20154
20155 /// \brief Returns a vector of 0s if the node in input is a vector logical
20156 /// shift by a constant amount which is known to be bigger than or equal
20157 /// to the vector element size in bits.
20158 static SDValue performShiftToAllZeros(SDNode *N, SelectionDAG &DAG,
20159                                       const X86Subtarget *Subtarget) {
20160   EVT VT = N->getValueType(0);
20161
20162   if (VT != MVT::v2i64 && VT != MVT::v4i32 && VT != MVT::v8i16 &&
20163       (!Subtarget->hasInt256() ||
20164        (VT != MVT::v4i64 && VT != MVT::v8i32 && VT != MVT::v16i16)))
20165     return SDValue();
20166
20167   SDValue Amt = N->getOperand(1);
20168   SDLoc DL(N);
20169   if (isSplatVector(Amt.getNode())) {
20170     SDValue SclrAmt = Amt->getOperand(0);
20171     if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(SclrAmt)) {
20172       APInt ShiftAmt = C->getAPIntValue();
20173       unsigned MaxAmount = VT.getVectorElementType().getSizeInBits();
20174
20175       // SSE2/AVX2 logical shifts always return a vector of 0s
20176       // if the shift amount is bigger than or equal to
20177       // the element size. The constant shift amount will be
20178       // encoded as a 8-bit immediate.
20179       if (ShiftAmt.trunc(8).uge(MaxAmount))
20180         return getZeroVector(VT, Subtarget, DAG, DL);
20181     }
20182   }
20183
20184   return SDValue();
20185 }
20186
20187 /// PerformShiftCombine - Combine shifts.
20188 static SDValue PerformShiftCombine(SDNode* N, SelectionDAG &DAG,
20189                                    TargetLowering::DAGCombinerInfo &DCI,
20190                                    const X86Subtarget *Subtarget) {
20191   if (N->getOpcode() == ISD::SHL) {
20192     SDValue V = PerformSHLCombine(N, DAG);
20193     if (V.getNode()) return V;
20194   }
20195
20196   if (N->getOpcode() != ISD::SRA) {
20197     // Try to fold this logical shift into a zero vector.
20198     SDValue V = performShiftToAllZeros(N, DAG, Subtarget);
20199     if (V.getNode()) return V;
20200   }
20201
20202   return SDValue();
20203 }
20204
20205 // CMPEQCombine - Recognize the distinctive  (AND (setcc ...) (setcc ..))
20206 // where both setccs reference the same FP CMP, and rewrite for CMPEQSS
20207 // and friends.  Likewise for OR -> CMPNEQSS.
20208 static SDValue CMPEQCombine(SDNode *N, SelectionDAG &DAG,
20209                             TargetLowering::DAGCombinerInfo &DCI,
20210                             const X86Subtarget *Subtarget) {
20211   unsigned opcode;
20212
20213   // SSE1 supports CMP{eq|ne}SS, and SSE2 added CMP{eq|ne}SD, but
20214   // we're requiring SSE2 for both.
20215   if (Subtarget->hasSSE2() && isAndOrOfSetCCs(SDValue(N, 0U), opcode)) {
20216     SDValue N0 = N->getOperand(0);
20217     SDValue N1 = N->getOperand(1);
20218     SDValue CMP0 = N0->getOperand(1);
20219     SDValue CMP1 = N1->getOperand(1);
20220     SDLoc DL(N);
20221
20222     // The SETCCs should both refer to the same CMP.
20223     if (CMP0.getOpcode() != X86ISD::CMP || CMP0 != CMP1)
20224       return SDValue();
20225
20226     SDValue CMP00 = CMP0->getOperand(0);
20227     SDValue CMP01 = CMP0->getOperand(1);
20228     EVT     VT    = CMP00.getValueType();
20229
20230     if (VT == MVT::f32 || VT == MVT::f64) {
20231       bool ExpectingFlags = false;
20232       // Check for any users that want flags:
20233       for (SDNode::use_iterator UI = N->use_begin(), UE = N->use_end();
20234            !ExpectingFlags && UI != UE; ++UI)
20235         switch (UI->getOpcode()) {
20236         default:
20237         case ISD::BR_CC:
20238         case ISD::BRCOND:
20239         case ISD::SELECT:
20240           ExpectingFlags = true;
20241           break;
20242         case ISD::CopyToReg:
20243         case ISD::SIGN_EXTEND:
20244         case ISD::ZERO_EXTEND:
20245         case ISD::ANY_EXTEND:
20246           break;
20247         }
20248
20249       if (!ExpectingFlags) {
20250         enum X86::CondCode cc0 = (enum X86::CondCode)N0.getConstantOperandVal(0);
20251         enum X86::CondCode cc1 = (enum X86::CondCode)N1.getConstantOperandVal(0);
20252
20253         if (cc1 == X86::COND_E || cc1 == X86::COND_NE) {
20254           X86::CondCode tmp = cc0;
20255           cc0 = cc1;
20256           cc1 = tmp;
20257         }
20258
20259         if ((cc0 == X86::COND_E  && cc1 == X86::COND_NP) ||
20260             (cc0 == X86::COND_NE && cc1 == X86::COND_P)) {
20261           // FIXME: need symbolic constants for these magic numbers.
20262           // See X86ATTInstPrinter.cpp:printSSECC().
20263           unsigned x86cc = (cc0 == X86::COND_E) ? 0 : 4;
20264           if (Subtarget->hasAVX512()) {
20265             SDValue FSetCC = DAG.getNode(X86ISD::FSETCC, DL, MVT::i1, CMP00,
20266                                          CMP01, DAG.getConstant(x86cc, MVT::i8));
20267             if (N->getValueType(0) != MVT::i1)
20268               return DAG.getNode(ISD::ZERO_EXTEND, DL, N->getValueType(0),
20269                                  FSetCC);
20270             return FSetCC;
20271           }
20272           SDValue OnesOrZeroesF = DAG.getNode(X86ISD::FSETCC, DL,
20273                                               CMP00.getValueType(), CMP00, CMP01,
20274                                               DAG.getConstant(x86cc, MVT::i8));
20275
20276           bool is64BitFP = (CMP00.getValueType() == MVT::f64);
20277           MVT IntVT = is64BitFP ? MVT::i64 : MVT::i32;
20278
20279           if (is64BitFP && !Subtarget->is64Bit()) {
20280             // On a 32-bit target, we cannot bitcast the 64-bit float to a
20281             // 64-bit integer, since that's not a legal type. Since
20282             // OnesOrZeroesF is all ones of all zeroes, we don't need all the
20283             // bits, but can do this little dance to extract the lowest 32 bits
20284             // and work with those going forward.
20285             SDValue Vector64 = DAG.getNode(ISD::SCALAR_TO_VECTOR, DL, MVT::v2f64,
20286                                            OnesOrZeroesF);
20287             SDValue Vector32 = DAG.getNode(ISD::BITCAST, DL, MVT::v4f32,
20288                                            Vector64);
20289             OnesOrZeroesF = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, DL, MVT::f32,
20290                                         Vector32, DAG.getIntPtrConstant(0));
20291             IntVT = MVT::i32;
20292           }
20293
20294           SDValue OnesOrZeroesI = DAG.getNode(ISD::BITCAST, DL, IntVT, OnesOrZeroesF);
20295           SDValue ANDed = DAG.getNode(ISD::AND, DL, IntVT, OnesOrZeroesI,
20296                                       DAG.getConstant(1, IntVT));
20297           SDValue OneBitOfTruth = DAG.getNode(ISD::TRUNCATE, DL, MVT::i8, ANDed);
20298           return OneBitOfTruth;
20299         }
20300       }
20301     }
20302   }
20303   return SDValue();
20304 }
20305
20306 /// CanFoldXORWithAllOnes - Test whether the XOR operand is a AllOnes vector
20307 /// so it can be folded inside ANDNP.
20308 static bool CanFoldXORWithAllOnes(const SDNode *N) {
20309   EVT VT = N->getValueType(0);
20310
20311   // Match direct AllOnes for 128 and 256-bit vectors
20312   if (ISD::isBuildVectorAllOnes(N))
20313     return true;
20314
20315   // Look through a bit convert.
20316   if (N->getOpcode() == ISD::BITCAST)
20317     N = N->getOperand(0).getNode();
20318
20319   // Sometimes the operand may come from a insert_subvector building a 256-bit
20320   // allones vector
20321   if (VT.is256BitVector() &&
20322       N->getOpcode() == ISD::INSERT_SUBVECTOR) {
20323     SDValue V1 = N->getOperand(0);
20324     SDValue V2 = N->getOperand(1);
20325
20326     if (V1.getOpcode() == ISD::INSERT_SUBVECTOR &&
20327         V1.getOperand(0).getOpcode() == ISD::UNDEF &&
20328         ISD::isBuildVectorAllOnes(V1.getOperand(1).getNode()) &&
20329         ISD::isBuildVectorAllOnes(V2.getNode()))
20330       return true;
20331   }
20332
20333   return false;
20334 }
20335
20336 // On AVX/AVX2 the type v8i1 is legalized to v8i16, which is an XMM sized
20337 // register. In most cases we actually compare or select YMM-sized registers
20338 // and mixing the two types creates horrible code. This method optimizes
20339 // some of the transition sequences.
20340 static SDValue WidenMaskArithmetic(SDNode *N, SelectionDAG &DAG,
20341                                  TargetLowering::DAGCombinerInfo &DCI,
20342                                  const X86Subtarget *Subtarget) {
20343   EVT VT = N->getValueType(0);
20344   if (!VT.is256BitVector())
20345     return SDValue();
20346
20347   assert((N->getOpcode() == ISD::ANY_EXTEND ||
20348           N->getOpcode() == ISD::ZERO_EXTEND ||
20349           N->getOpcode() == ISD::SIGN_EXTEND) && "Invalid Node");
20350
20351   SDValue Narrow = N->getOperand(0);
20352   EVT NarrowVT = Narrow->getValueType(0);
20353   if (!NarrowVT.is128BitVector())
20354     return SDValue();
20355
20356   if (Narrow->getOpcode() != ISD::XOR &&
20357       Narrow->getOpcode() != ISD::AND &&
20358       Narrow->getOpcode() != ISD::OR)
20359     return SDValue();
20360
20361   SDValue N0  = Narrow->getOperand(0);
20362   SDValue N1  = Narrow->getOperand(1);
20363   SDLoc DL(Narrow);
20364
20365   // The Left side has to be a trunc.
20366   if (N0.getOpcode() != ISD::TRUNCATE)
20367     return SDValue();
20368
20369   // The type of the truncated inputs.
20370   EVT WideVT = N0->getOperand(0)->getValueType(0);
20371   if (WideVT != VT)
20372     return SDValue();
20373
20374   // The right side has to be a 'trunc' or a constant vector.
20375   bool RHSTrunc = N1.getOpcode() == ISD::TRUNCATE;
20376   bool RHSConst = (isSplatVector(N1.getNode()) &&
20377                    isa<ConstantSDNode>(N1->getOperand(0)));
20378   if (!RHSTrunc && !RHSConst)
20379     return SDValue();
20380
20381   const TargetLowering &TLI = DAG.getTargetLoweringInfo();
20382
20383   if (!TLI.isOperationLegalOrPromote(Narrow->getOpcode(), WideVT))
20384     return SDValue();
20385
20386   // Set N0 and N1 to hold the inputs to the new wide operation.
20387   N0 = N0->getOperand(0);
20388   if (RHSConst) {
20389     N1 = DAG.getNode(ISD::ZERO_EXTEND, DL, WideVT.getScalarType(),
20390                      N1->getOperand(0));
20391     SmallVector<SDValue, 8> C(WideVT.getVectorNumElements(), N1);
20392     N1 = DAG.getNode(ISD::BUILD_VECTOR, DL, WideVT, C);
20393   } else if (RHSTrunc) {
20394     N1 = N1->getOperand(0);
20395   }
20396
20397   // Generate the wide operation.
20398   SDValue Op = DAG.getNode(Narrow->getOpcode(), DL, WideVT, N0, N1);
20399   unsigned Opcode = N->getOpcode();
20400   switch (Opcode) {
20401   case ISD::ANY_EXTEND:
20402     return Op;
20403   case ISD::ZERO_EXTEND: {
20404     unsigned InBits = NarrowVT.getScalarType().getSizeInBits();
20405     APInt Mask = APInt::getAllOnesValue(InBits);
20406     Mask = Mask.zext(VT.getScalarType().getSizeInBits());
20407     return DAG.getNode(ISD::AND, DL, VT,
20408                        Op, DAG.getConstant(Mask, VT));
20409   }
20410   case ISD::SIGN_EXTEND:
20411     return DAG.getNode(ISD::SIGN_EXTEND_INREG, DL, VT,
20412                        Op, DAG.getValueType(NarrowVT));
20413   default:
20414     llvm_unreachable("Unexpected opcode");
20415   }
20416 }
20417
20418 static SDValue PerformAndCombine(SDNode *N, SelectionDAG &DAG,
20419                                  TargetLowering::DAGCombinerInfo &DCI,
20420                                  const X86Subtarget *Subtarget) {
20421   EVT VT = N->getValueType(0);
20422   if (DCI.isBeforeLegalizeOps())
20423     return SDValue();
20424
20425   SDValue R = CMPEQCombine(N, DAG, DCI, Subtarget);
20426   if (R.getNode())
20427     return R;
20428
20429   // Create BEXTR instructions
20430   // BEXTR is ((X >> imm) & (2**size-1))
20431   if (VT == MVT::i32 || VT == MVT::i64) {
20432     SDValue N0 = N->getOperand(0);
20433     SDValue N1 = N->getOperand(1);
20434     SDLoc DL(N);
20435
20436     // Check for BEXTR.
20437     if ((Subtarget->hasBMI() || Subtarget->hasTBM()) &&
20438         (N0.getOpcode() == ISD::SRA || N0.getOpcode() == ISD::SRL)) {
20439       ConstantSDNode *MaskNode = dyn_cast<ConstantSDNode>(N1);
20440       ConstantSDNode *ShiftNode = dyn_cast<ConstantSDNode>(N0.getOperand(1));
20441       if (MaskNode && ShiftNode) {
20442         uint64_t Mask = MaskNode->getZExtValue();
20443         uint64_t Shift = ShiftNode->getZExtValue();
20444         if (isMask_64(Mask)) {
20445           uint64_t MaskSize = CountPopulation_64(Mask);
20446           if (Shift + MaskSize <= VT.getSizeInBits())
20447             return DAG.getNode(X86ISD::BEXTR, DL, VT, N0.getOperand(0),
20448                                DAG.getConstant(Shift | (MaskSize << 8), VT));
20449         }
20450       }
20451     } // BEXTR
20452
20453     return SDValue();
20454   }
20455
20456   // Want to form ANDNP nodes:
20457   // 1) In the hopes of then easily combining them with OR and AND nodes
20458   //    to form PBLEND/PSIGN.
20459   // 2) To match ANDN packed intrinsics
20460   if (VT != MVT::v2i64 && VT != MVT::v4i64)
20461     return SDValue();
20462
20463   SDValue N0 = N->getOperand(0);
20464   SDValue N1 = N->getOperand(1);
20465   SDLoc DL(N);
20466
20467   // Check LHS for vnot
20468   if (N0.getOpcode() == ISD::XOR &&
20469       //ISD::isBuildVectorAllOnes(N0.getOperand(1).getNode()))
20470       CanFoldXORWithAllOnes(N0.getOperand(1).getNode()))
20471     return DAG.getNode(X86ISD::ANDNP, DL, VT, N0.getOperand(0), N1);
20472
20473   // Check RHS for vnot
20474   if (N1.getOpcode() == ISD::XOR &&
20475       //ISD::isBuildVectorAllOnes(N1.getOperand(1).getNode()))
20476       CanFoldXORWithAllOnes(N1.getOperand(1).getNode()))
20477     return DAG.getNode(X86ISD::ANDNP, DL, VT, N1.getOperand(0), N0);
20478
20479   return SDValue();
20480 }
20481
20482 static SDValue PerformOrCombine(SDNode *N, SelectionDAG &DAG,
20483                                 TargetLowering::DAGCombinerInfo &DCI,
20484                                 const X86Subtarget *Subtarget) {
20485   if (DCI.isBeforeLegalizeOps())
20486     return SDValue();
20487
20488   SDValue R = CMPEQCombine(N, DAG, DCI, Subtarget);
20489   if (R.getNode())
20490     return R;
20491
20492   SDValue N0 = N->getOperand(0);
20493   SDValue N1 = N->getOperand(1);
20494   EVT VT = N->getValueType(0);
20495
20496   // look for psign/blend
20497   if (VT == MVT::v2i64 || VT == MVT::v4i64) {
20498     if (!Subtarget->hasSSSE3() ||
20499         (VT == MVT::v4i64 && !Subtarget->hasInt256()))
20500       return SDValue();
20501
20502     // Canonicalize pandn to RHS
20503     if (N0.getOpcode() == X86ISD::ANDNP)
20504       std::swap(N0, N1);
20505     // or (and (m, y), (pandn m, x))
20506     if (N0.getOpcode() == ISD::AND && N1.getOpcode() == X86ISD::ANDNP) {
20507       SDValue Mask = N1.getOperand(0);
20508       SDValue X    = N1.getOperand(1);
20509       SDValue Y;
20510       if (N0.getOperand(0) == Mask)
20511         Y = N0.getOperand(1);
20512       if (N0.getOperand(1) == Mask)
20513         Y = N0.getOperand(0);
20514
20515       // Check to see if the mask appeared in both the AND and ANDNP and
20516       if (!Y.getNode())
20517         return SDValue();
20518
20519       // Validate that X, Y, and Mask are BIT_CONVERTS, and see through them.
20520       // Look through mask bitcast.
20521       if (Mask.getOpcode() == ISD::BITCAST)
20522         Mask = Mask.getOperand(0);
20523       if (X.getOpcode() == ISD::BITCAST)
20524         X = X.getOperand(0);
20525       if (Y.getOpcode() == ISD::BITCAST)
20526         Y = Y.getOperand(0);
20527
20528       EVT MaskVT = Mask.getValueType();
20529
20530       // Validate that the Mask operand is a vector sra node.
20531       // FIXME: what to do for bytes, since there is a psignb/pblendvb, but
20532       // there is no psrai.b
20533       unsigned EltBits = MaskVT.getVectorElementType().getSizeInBits();
20534       unsigned SraAmt = ~0;
20535       if (Mask.getOpcode() == ISD::SRA) {
20536         SDValue Amt = Mask.getOperand(1);
20537         if (isSplatVector(Amt.getNode())) {
20538           SDValue SclrAmt = Amt->getOperand(0);
20539           if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(SclrAmt))
20540             SraAmt = C->getZExtValue();
20541         }
20542       } else if (Mask.getOpcode() == X86ISD::VSRAI) {
20543         SDValue SraC = Mask.getOperand(1);
20544         SraAmt  = cast<ConstantSDNode>(SraC)->getZExtValue();
20545       }
20546       if ((SraAmt + 1) != EltBits)
20547         return SDValue();
20548
20549       SDLoc DL(N);
20550
20551       // Now we know we at least have a plendvb with the mask val.  See if
20552       // we can form a psignb/w/d.
20553       // psign = x.type == y.type == mask.type && y = sub(0, x);
20554       if (Y.getOpcode() == ISD::SUB && Y.getOperand(1) == X &&
20555           ISD::isBuildVectorAllZeros(Y.getOperand(0).getNode()) &&
20556           X.getValueType() == MaskVT && Y.getValueType() == MaskVT) {
20557         assert((EltBits == 8 || EltBits == 16 || EltBits == 32) &&
20558                "Unsupported VT for PSIGN");
20559         Mask = DAG.getNode(X86ISD::PSIGN, DL, MaskVT, X, Mask.getOperand(0));
20560         return DAG.getNode(ISD::BITCAST, DL, VT, Mask);
20561       }
20562       // PBLENDVB only available on SSE 4.1
20563       if (!Subtarget->hasSSE41())
20564         return SDValue();
20565
20566       EVT BlendVT = (VT == MVT::v4i64) ? MVT::v32i8 : MVT::v16i8;
20567
20568       X = DAG.getNode(ISD::BITCAST, DL, BlendVT, X);
20569       Y = DAG.getNode(ISD::BITCAST, DL, BlendVT, Y);
20570       Mask = DAG.getNode(ISD::BITCAST, DL, BlendVT, Mask);
20571       Mask = DAG.getNode(ISD::VSELECT, DL, BlendVT, Mask, Y, X);
20572       return DAG.getNode(ISD::BITCAST, DL, VT, Mask);
20573     }
20574   }
20575
20576   if (VT != MVT::i16 && VT != MVT::i32 && VT != MVT::i64)
20577     return SDValue();
20578
20579   // fold (or (x << c) | (y >> (64 - c))) ==> (shld64 x, y, c)
20580   MachineFunction &MF = DAG.getMachineFunction();
20581   bool OptForSize = MF.getFunction()->getAttributes().
20582     hasAttribute(AttributeSet::FunctionIndex, Attribute::OptimizeForSize);
20583
20584   // SHLD/SHRD instructions have lower register pressure, but on some
20585   // platforms they have higher latency than the equivalent
20586   // series of shifts/or that would otherwise be generated.
20587   // Don't fold (or (x << c) | (y >> (64 - c))) if SHLD/SHRD instructions
20588   // have higher latencies and we are not optimizing for size.
20589   if (!OptForSize && Subtarget->isSHLDSlow())
20590     return SDValue();
20591
20592   if (N0.getOpcode() == ISD::SRL && N1.getOpcode() == ISD::SHL)
20593     std::swap(N0, N1);
20594   if (N0.getOpcode() != ISD::SHL || N1.getOpcode() != ISD::SRL)
20595     return SDValue();
20596   if (!N0.hasOneUse() || !N1.hasOneUse())
20597     return SDValue();
20598
20599   SDValue ShAmt0 = N0.getOperand(1);
20600   if (ShAmt0.getValueType() != MVT::i8)
20601     return SDValue();
20602   SDValue ShAmt1 = N1.getOperand(1);
20603   if (ShAmt1.getValueType() != MVT::i8)
20604     return SDValue();
20605   if (ShAmt0.getOpcode() == ISD::TRUNCATE)
20606     ShAmt0 = ShAmt0.getOperand(0);
20607   if (ShAmt1.getOpcode() == ISD::TRUNCATE)
20608     ShAmt1 = ShAmt1.getOperand(0);
20609
20610   SDLoc DL(N);
20611   unsigned Opc = X86ISD::SHLD;
20612   SDValue Op0 = N0.getOperand(0);
20613   SDValue Op1 = N1.getOperand(0);
20614   if (ShAmt0.getOpcode() == ISD::SUB) {
20615     Opc = X86ISD::SHRD;
20616     std::swap(Op0, Op1);
20617     std::swap(ShAmt0, ShAmt1);
20618   }
20619
20620   unsigned Bits = VT.getSizeInBits();
20621   if (ShAmt1.getOpcode() == ISD::SUB) {
20622     SDValue Sum = ShAmt1.getOperand(0);
20623     if (ConstantSDNode *SumC = dyn_cast<ConstantSDNode>(Sum)) {
20624       SDValue ShAmt1Op1 = ShAmt1.getOperand(1);
20625       if (ShAmt1Op1.getNode()->getOpcode() == ISD::TRUNCATE)
20626         ShAmt1Op1 = ShAmt1Op1.getOperand(0);
20627       if (SumC->getSExtValue() == Bits && ShAmt1Op1 == ShAmt0)
20628         return DAG.getNode(Opc, DL, VT,
20629                            Op0, Op1,
20630                            DAG.getNode(ISD::TRUNCATE, DL,
20631                                        MVT::i8, ShAmt0));
20632     }
20633   } else if (ConstantSDNode *ShAmt1C = dyn_cast<ConstantSDNode>(ShAmt1)) {
20634     ConstantSDNode *ShAmt0C = dyn_cast<ConstantSDNode>(ShAmt0);
20635     if (ShAmt0C &&
20636         ShAmt0C->getSExtValue() + ShAmt1C->getSExtValue() == Bits)
20637       return DAG.getNode(Opc, DL, VT,
20638                          N0.getOperand(0), N1.getOperand(0),
20639                          DAG.getNode(ISD::TRUNCATE, DL,
20640                                        MVT::i8, ShAmt0));
20641   }
20642
20643   return SDValue();
20644 }
20645
20646 // Generate NEG and CMOV for integer abs.
20647 static SDValue performIntegerAbsCombine(SDNode *N, SelectionDAG &DAG) {
20648   EVT VT = N->getValueType(0);
20649
20650   // Since X86 does not have CMOV for 8-bit integer, we don't convert
20651   // 8-bit integer abs to NEG and CMOV.
20652   if (VT.isInteger() && VT.getSizeInBits() == 8)
20653     return SDValue();
20654
20655   SDValue N0 = N->getOperand(0);
20656   SDValue N1 = N->getOperand(1);
20657   SDLoc DL(N);
20658
20659   // Check pattern of XOR(ADD(X,Y), Y) where Y is SRA(X, size(X)-1)
20660   // and change it to SUB and CMOV.
20661   if (VT.isInteger() && N->getOpcode() == ISD::XOR &&
20662       N0.getOpcode() == ISD::ADD &&
20663       N0.getOperand(1) == N1 &&
20664       N1.getOpcode() == ISD::SRA &&
20665       N1.getOperand(0) == N0.getOperand(0))
20666     if (ConstantSDNode *Y1C = dyn_cast<ConstantSDNode>(N1.getOperand(1)))
20667       if (Y1C->getAPIntValue() == VT.getSizeInBits()-1) {
20668         // Generate SUB & CMOV.
20669         SDValue Neg = DAG.getNode(X86ISD::SUB, DL, DAG.getVTList(VT, MVT::i32),
20670                                   DAG.getConstant(0, VT), N0.getOperand(0));
20671
20672         SDValue Ops[] = { N0.getOperand(0), Neg,
20673                           DAG.getConstant(X86::COND_GE, MVT::i8),
20674                           SDValue(Neg.getNode(), 1) };
20675         return DAG.getNode(X86ISD::CMOV, DL, DAG.getVTList(VT, MVT::Glue), Ops);
20676       }
20677   return SDValue();
20678 }
20679
20680 // PerformXorCombine - Attempts to turn XOR nodes into BLSMSK nodes
20681 static SDValue PerformXorCombine(SDNode *N, SelectionDAG &DAG,
20682                                  TargetLowering::DAGCombinerInfo &DCI,
20683                                  const X86Subtarget *Subtarget) {
20684   if (DCI.isBeforeLegalizeOps())
20685     return SDValue();
20686
20687   if (Subtarget->hasCMov()) {
20688     SDValue RV = performIntegerAbsCombine(N, DAG);
20689     if (RV.getNode())
20690       return RV;
20691   }
20692
20693   return SDValue();
20694 }
20695
20696 /// PerformLOADCombine - Do target-specific dag combines on LOAD nodes.
20697 static SDValue PerformLOADCombine(SDNode *N, SelectionDAG &DAG,
20698                                   TargetLowering::DAGCombinerInfo &DCI,
20699                                   const X86Subtarget *Subtarget) {
20700   LoadSDNode *Ld = cast<LoadSDNode>(N);
20701   EVT RegVT = Ld->getValueType(0);
20702   EVT MemVT = Ld->getMemoryVT();
20703   SDLoc dl(Ld);
20704   const TargetLowering &TLI = DAG.getTargetLoweringInfo();
20705   unsigned RegSz = RegVT.getSizeInBits();
20706
20707   // On Sandybridge unaligned 256bit loads are inefficient.
20708   ISD::LoadExtType Ext = Ld->getExtensionType();
20709   unsigned Alignment = Ld->getAlignment();
20710   bool IsAligned = Alignment == 0 || Alignment >= MemVT.getSizeInBits()/8;
20711   if (RegVT.is256BitVector() && !Subtarget->hasInt256() &&
20712       !DCI.isBeforeLegalizeOps() && !IsAligned && Ext == ISD::NON_EXTLOAD) {
20713     unsigned NumElems = RegVT.getVectorNumElements();
20714     if (NumElems < 2)
20715       return SDValue();
20716
20717     SDValue Ptr = Ld->getBasePtr();
20718     SDValue Increment = DAG.getConstant(16, TLI.getPointerTy());
20719
20720     EVT HalfVT = EVT::getVectorVT(*DAG.getContext(), MemVT.getScalarType(),
20721                                   NumElems/2);
20722     SDValue Load1 = DAG.getLoad(HalfVT, dl, Ld->getChain(), Ptr,
20723                                 Ld->getPointerInfo(), Ld->isVolatile(),
20724                                 Ld->isNonTemporal(), Ld->isInvariant(),
20725                                 Alignment);
20726     Ptr = DAG.getNode(ISD::ADD, dl, Ptr.getValueType(), Ptr, Increment);
20727     SDValue Load2 = DAG.getLoad(HalfVT, dl, Ld->getChain(), Ptr,
20728                                 Ld->getPointerInfo(), Ld->isVolatile(),
20729                                 Ld->isNonTemporal(), Ld->isInvariant(),
20730                                 std::min(16U, Alignment));
20731     SDValue TF = DAG.getNode(ISD::TokenFactor, dl, MVT::Other,
20732                              Load1.getValue(1),
20733                              Load2.getValue(1));
20734
20735     SDValue NewVec = DAG.getUNDEF(RegVT);
20736     NewVec = Insert128BitVector(NewVec, Load1, 0, DAG, dl);
20737     NewVec = Insert128BitVector(NewVec, Load2, NumElems/2, DAG, dl);
20738     return DCI.CombineTo(N, NewVec, TF, true);
20739   }
20740
20741   // If this is a vector EXT Load then attempt to optimize it using a
20742   // shuffle. If SSSE3 is not available we may emit an illegal shuffle but the
20743   // expansion is still better than scalar code.
20744   // We generate X86ISD::VSEXT for SEXTLOADs if it's available, otherwise we'll
20745   // emit a shuffle and a arithmetic shift.
20746   // TODO: It is possible to support ZExt by zeroing the undef values
20747   // during the shuffle phase or after the shuffle.
20748   if (RegVT.isVector() && RegVT.isInteger() && Subtarget->hasSSE2() &&
20749       (Ext == ISD::EXTLOAD || Ext == ISD::SEXTLOAD)) {
20750     assert(MemVT != RegVT && "Cannot extend to the same type");
20751     assert(MemVT.isVector() && "Must load a vector from memory");
20752
20753     unsigned NumElems = RegVT.getVectorNumElements();
20754     unsigned MemSz = MemVT.getSizeInBits();
20755     assert(RegSz > MemSz && "Register size must be greater than the mem size");
20756
20757     if (Ext == ISD::SEXTLOAD && RegSz == 256 && !Subtarget->hasInt256())
20758       return SDValue();
20759
20760     // All sizes must be a power of two.
20761     if (!isPowerOf2_32(RegSz * MemSz * NumElems))
20762       return SDValue();
20763
20764     // Attempt to load the original value using scalar loads.
20765     // Find the largest scalar type that divides the total loaded size.
20766     MVT SclrLoadTy = MVT::i8;
20767     for (unsigned tp = MVT::FIRST_INTEGER_VALUETYPE;
20768          tp < MVT::LAST_INTEGER_VALUETYPE; ++tp) {
20769       MVT Tp = (MVT::SimpleValueType)tp;
20770       if (TLI.isTypeLegal(Tp) && ((MemSz % Tp.getSizeInBits()) == 0)) {
20771         SclrLoadTy = Tp;
20772       }
20773     }
20774
20775     // On 32bit systems, we can't save 64bit integers. Try bitcasting to F64.
20776     if (TLI.isTypeLegal(MVT::f64) && SclrLoadTy.getSizeInBits() < 64 &&
20777         (64 <= MemSz))
20778       SclrLoadTy = MVT::f64;
20779
20780     // Calculate the number of scalar loads that we need to perform
20781     // in order to load our vector from memory.
20782     unsigned NumLoads = MemSz / SclrLoadTy.getSizeInBits();
20783     if (Ext == ISD::SEXTLOAD && NumLoads > 1)
20784       return SDValue();
20785
20786     unsigned loadRegZize = RegSz;
20787     if (Ext == ISD::SEXTLOAD && RegSz == 256)
20788       loadRegZize /= 2;
20789
20790     // Represent our vector as a sequence of elements which are the
20791     // largest scalar that we can load.
20792     EVT LoadUnitVecVT = EVT::getVectorVT(*DAG.getContext(), SclrLoadTy,
20793       loadRegZize/SclrLoadTy.getSizeInBits());
20794
20795     // Represent the data using the same element type that is stored in
20796     // memory. In practice, we ''widen'' MemVT.
20797     EVT WideVecVT =
20798           EVT::getVectorVT(*DAG.getContext(), MemVT.getScalarType(),
20799                        loadRegZize/MemVT.getScalarType().getSizeInBits());
20800
20801     assert(WideVecVT.getSizeInBits() == LoadUnitVecVT.getSizeInBits() &&
20802       "Invalid vector type");
20803
20804     // We can't shuffle using an illegal type.
20805     if (!TLI.isTypeLegal(WideVecVT))
20806       return SDValue();
20807
20808     SmallVector<SDValue, 8> Chains;
20809     SDValue Ptr = Ld->getBasePtr();
20810     SDValue Increment = DAG.getConstant(SclrLoadTy.getSizeInBits()/8,
20811                                         TLI.getPointerTy());
20812     SDValue Res = DAG.getUNDEF(LoadUnitVecVT);
20813
20814     for (unsigned i = 0; i < NumLoads; ++i) {
20815       // Perform a single load.
20816       SDValue ScalarLoad = DAG.getLoad(SclrLoadTy, dl, Ld->getChain(),
20817                                        Ptr, Ld->getPointerInfo(),
20818                                        Ld->isVolatile(), Ld->isNonTemporal(),
20819                                        Ld->isInvariant(), Ld->getAlignment());
20820       Chains.push_back(ScalarLoad.getValue(1));
20821       // Create the first element type using SCALAR_TO_VECTOR in order to avoid
20822       // another round of DAGCombining.
20823       if (i == 0)
20824         Res = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, LoadUnitVecVT, ScalarLoad);
20825       else
20826         Res = DAG.getNode(ISD::INSERT_VECTOR_ELT, dl, LoadUnitVecVT, Res,
20827                           ScalarLoad, DAG.getIntPtrConstant(i));
20828
20829       Ptr = DAG.getNode(ISD::ADD, dl, Ptr.getValueType(), Ptr, Increment);
20830     }
20831
20832     SDValue TF = DAG.getNode(ISD::TokenFactor, dl, MVT::Other, Chains);
20833
20834     // Bitcast the loaded value to a vector of the original element type, in
20835     // the size of the target vector type.
20836     SDValue SlicedVec = DAG.getNode(ISD::BITCAST, dl, WideVecVT, Res);
20837     unsigned SizeRatio = RegSz/MemSz;
20838
20839     if (Ext == ISD::SEXTLOAD) {
20840       // If we have SSE4.1 we can directly emit a VSEXT node.
20841       if (Subtarget->hasSSE41()) {
20842         SDValue Sext = DAG.getNode(X86ISD::VSEXT, dl, RegVT, SlicedVec);
20843         return DCI.CombineTo(N, Sext, TF, true);
20844       }
20845
20846       // Otherwise we'll shuffle the small elements in the high bits of the
20847       // larger type and perform an arithmetic shift. If the shift is not legal
20848       // it's better to scalarize.
20849       if (!TLI.isOperationLegalOrCustom(ISD::SRA, RegVT))
20850         return SDValue();
20851
20852       // Redistribute the loaded elements into the different locations.
20853       SmallVector<int, 8> ShuffleVec(NumElems * SizeRatio, -1);
20854       for (unsigned i = 0; i != NumElems; ++i)
20855         ShuffleVec[i*SizeRatio + SizeRatio-1] = i;
20856
20857       SDValue Shuff = DAG.getVectorShuffle(WideVecVT, dl, SlicedVec,
20858                                            DAG.getUNDEF(WideVecVT),
20859                                            &ShuffleVec[0]);
20860
20861       Shuff = DAG.getNode(ISD::BITCAST, dl, RegVT, Shuff);
20862
20863       // Build the arithmetic shift.
20864       unsigned Amt = RegVT.getVectorElementType().getSizeInBits() -
20865                      MemVT.getVectorElementType().getSizeInBits();
20866       Shuff = DAG.getNode(ISD::SRA, dl, RegVT, Shuff,
20867                           DAG.getConstant(Amt, RegVT));
20868
20869       return DCI.CombineTo(N, Shuff, TF, true);
20870     }
20871
20872     // Redistribute the loaded elements into the different locations.
20873     SmallVector<int, 8> ShuffleVec(NumElems * SizeRatio, -1);
20874     for (unsigned i = 0; i != NumElems; ++i)
20875       ShuffleVec[i*SizeRatio] = i;
20876
20877     SDValue Shuff = DAG.getVectorShuffle(WideVecVT, dl, SlicedVec,
20878                                          DAG.getUNDEF(WideVecVT),
20879                                          &ShuffleVec[0]);
20880
20881     // Bitcast to the requested type.
20882     Shuff = DAG.getNode(ISD::BITCAST, dl, RegVT, Shuff);
20883     // Replace the original load with the new sequence
20884     // and return the new chain.
20885     return DCI.CombineTo(N, Shuff, TF, true);
20886   }
20887
20888   return SDValue();
20889 }
20890
20891 /// PerformSTORECombine - Do target-specific dag combines on STORE nodes.
20892 static SDValue PerformSTORECombine(SDNode *N, SelectionDAG &DAG,
20893                                    const X86Subtarget *Subtarget) {
20894   StoreSDNode *St = cast<StoreSDNode>(N);
20895   EVT VT = St->getValue().getValueType();
20896   EVT StVT = St->getMemoryVT();
20897   SDLoc dl(St);
20898   SDValue StoredVal = St->getOperand(1);
20899   const TargetLowering &TLI = DAG.getTargetLoweringInfo();
20900
20901   // If we are saving a concatenation of two XMM registers, perform two stores.
20902   // On Sandy Bridge, 256-bit memory operations are executed by two
20903   // 128-bit ports. However, on Haswell it is better to issue a single 256-bit
20904   // memory  operation.
20905   unsigned Alignment = St->getAlignment();
20906   bool IsAligned = Alignment == 0 || Alignment >= VT.getSizeInBits()/8;
20907   if (VT.is256BitVector() && !Subtarget->hasInt256() &&
20908       StVT == VT && !IsAligned) {
20909     unsigned NumElems = VT.getVectorNumElements();
20910     if (NumElems < 2)
20911       return SDValue();
20912
20913     SDValue Value0 = Extract128BitVector(StoredVal, 0, DAG, dl);
20914     SDValue Value1 = Extract128BitVector(StoredVal, NumElems/2, DAG, dl);
20915
20916     SDValue Stride = DAG.getConstant(16, TLI.getPointerTy());
20917     SDValue Ptr0 = St->getBasePtr();
20918     SDValue Ptr1 = DAG.getNode(ISD::ADD, dl, Ptr0.getValueType(), Ptr0, Stride);
20919
20920     SDValue Ch0 = DAG.getStore(St->getChain(), dl, Value0, Ptr0,
20921                                 St->getPointerInfo(), St->isVolatile(),
20922                                 St->isNonTemporal(), Alignment);
20923     SDValue Ch1 = DAG.getStore(St->getChain(), dl, Value1, Ptr1,
20924                                 St->getPointerInfo(), St->isVolatile(),
20925                                 St->isNonTemporal(),
20926                                 std::min(16U, Alignment));
20927     return DAG.getNode(ISD::TokenFactor, dl, MVT::Other, Ch0, Ch1);
20928   }
20929
20930   // Optimize trunc store (of multiple scalars) to shuffle and store.
20931   // First, pack all of the elements in one place. Next, store to memory
20932   // in fewer chunks.
20933   if (St->isTruncatingStore() && VT.isVector()) {
20934     const TargetLowering &TLI = DAG.getTargetLoweringInfo();
20935     unsigned NumElems = VT.getVectorNumElements();
20936     assert(StVT != VT && "Cannot truncate to the same type");
20937     unsigned FromSz = VT.getVectorElementType().getSizeInBits();
20938     unsigned ToSz = StVT.getVectorElementType().getSizeInBits();
20939
20940     // From, To sizes and ElemCount must be pow of two
20941     if (!isPowerOf2_32(NumElems * FromSz * ToSz)) return SDValue();
20942     // We are going to use the original vector elt for storing.
20943     // Accumulated smaller vector elements must be a multiple of the store size.
20944     if (0 != (NumElems * FromSz) % ToSz) return SDValue();
20945
20946     unsigned SizeRatio  = FromSz / ToSz;
20947
20948     assert(SizeRatio * NumElems * ToSz == VT.getSizeInBits());
20949
20950     // Create a type on which we perform the shuffle
20951     EVT WideVecVT = EVT::getVectorVT(*DAG.getContext(),
20952             StVT.getScalarType(), NumElems*SizeRatio);
20953
20954     assert(WideVecVT.getSizeInBits() == VT.getSizeInBits());
20955
20956     SDValue WideVec = DAG.getNode(ISD::BITCAST, dl, WideVecVT, St->getValue());
20957     SmallVector<int, 8> ShuffleVec(NumElems * SizeRatio, -1);
20958     for (unsigned i = 0; i != NumElems; ++i)
20959       ShuffleVec[i] = i * SizeRatio;
20960
20961     // Can't shuffle using an illegal type.
20962     if (!TLI.isTypeLegal(WideVecVT))
20963       return SDValue();
20964
20965     SDValue Shuff = DAG.getVectorShuffle(WideVecVT, dl, WideVec,
20966                                          DAG.getUNDEF(WideVecVT),
20967                                          &ShuffleVec[0]);
20968     // At this point all of the data is stored at the bottom of the
20969     // register. We now need to save it to mem.
20970
20971     // Find the largest store unit
20972     MVT StoreType = MVT::i8;
20973     for (unsigned tp = MVT::FIRST_INTEGER_VALUETYPE;
20974          tp < MVT::LAST_INTEGER_VALUETYPE; ++tp) {
20975       MVT Tp = (MVT::SimpleValueType)tp;
20976       if (TLI.isTypeLegal(Tp) && Tp.getSizeInBits() <= NumElems * ToSz)
20977         StoreType = Tp;
20978     }
20979
20980     // On 32bit systems, we can't save 64bit integers. Try bitcasting to F64.
20981     if (TLI.isTypeLegal(MVT::f64) && StoreType.getSizeInBits() < 64 &&
20982         (64 <= NumElems * ToSz))
20983       StoreType = MVT::f64;
20984
20985     // Bitcast the original vector into a vector of store-size units
20986     EVT StoreVecVT = EVT::getVectorVT(*DAG.getContext(),
20987             StoreType, VT.getSizeInBits()/StoreType.getSizeInBits());
20988     assert(StoreVecVT.getSizeInBits() == VT.getSizeInBits());
20989     SDValue ShuffWide = DAG.getNode(ISD::BITCAST, dl, StoreVecVT, Shuff);
20990     SmallVector<SDValue, 8> Chains;
20991     SDValue Increment = DAG.getConstant(StoreType.getSizeInBits()/8,
20992                                         TLI.getPointerTy());
20993     SDValue Ptr = St->getBasePtr();
20994
20995     // Perform one or more big stores into memory.
20996     for (unsigned i=0, e=(ToSz*NumElems)/StoreType.getSizeInBits(); i!=e; ++i) {
20997       SDValue SubVec = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl,
20998                                    StoreType, ShuffWide,
20999                                    DAG.getIntPtrConstant(i));
21000       SDValue Ch = DAG.getStore(St->getChain(), dl, SubVec, Ptr,
21001                                 St->getPointerInfo(), St->isVolatile(),
21002                                 St->isNonTemporal(), St->getAlignment());
21003       Ptr = DAG.getNode(ISD::ADD, dl, Ptr.getValueType(), Ptr, Increment);
21004       Chains.push_back(Ch);
21005     }
21006
21007     return DAG.getNode(ISD::TokenFactor, dl, MVT::Other, Chains);
21008   }
21009
21010   // Turn load->store of MMX types into GPR load/stores.  This avoids clobbering
21011   // the FP state in cases where an emms may be missing.
21012   // A preferable solution to the general problem is to figure out the right
21013   // places to insert EMMS.  This qualifies as a quick hack.
21014
21015   // Similarly, turn load->store of i64 into double load/stores in 32-bit mode.
21016   if (VT.getSizeInBits() != 64)
21017     return SDValue();
21018
21019   const Function *F = DAG.getMachineFunction().getFunction();
21020   bool NoImplicitFloatOps = F->getAttributes().
21021     hasAttribute(AttributeSet::FunctionIndex, Attribute::NoImplicitFloat);
21022   bool F64IsLegal = !DAG.getTarget().Options.UseSoftFloat && !NoImplicitFloatOps
21023                      && Subtarget->hasSSE2();
21024   if ((VT.isVector() ||
21025        (VT == MVT::i64 && F64IsLegal && !Subtarget->is64Bit())) &&
21026       isa<LoadSDNode>(St->getValue()) &&
21027       !cast<LoadSDNode>(St->getValue())->isVolatile() &&
21028       St->getChain().hasOneUse() && !St->isVolatile()) {
21029     SDNode* LdVal = St->getValue().getNode();
21030     LoadSDNode *Ld = nullptr;
21031     int TokenFactorIndex = -1;
21032     SmallVector<SDValue, 8> Ops;
21033     SDNode* ChainVal = St->getChain().getNode();
21034     // Must be a store of a load.  We currently handle two cases:  the load
21035     // is a direct child, and it's under an intervening TokenFactor.  It is
21036     // possible to dig deeper under nested TokenFactors.
21037     if (ChainVal == LdVal)
21038       Ld = cast<LoadSDNode>(St->getChain());
21039     else if (St->getValue().hasOneUse() &&
21040              ChainVal->getOpcode() == ISD::TokenFactor) {
21041       for (unsigned i = 0, e = ChainVal->getNumOperands(); i != e; ++i) {
21042         if (ChainVal->getOperand(i).getNode() == LdVal) {
21043           TokenFactorIndex = i;
21044           Ld = cast<LoadSDNode>(St->getValue());
21045         } else
21046           Ops.push_back(ChainVal->getOperand(i));
21047       }
21048     }
21049
21050     if (!Ld || !ISD::isNormalLoad(Ld))
21051       return SDValue();
21052
21053     // If this is not the MMX case, i.e. we are just turning i64 load/store
21054     // into f64 load/store, avoid the transformation if there are multiple
21055     // uses of the loaded value.
21056     if (!VT.isVector() && !Ld->hasNUsesOfValue(1, 0))
21057       return SDValue();
21058
21059     SDLoc LdDL(Ld);
21060     SDLoc StDL(N);
21061     // If we are a 64-bit capable x86, lower to a single movq load/store pair.
21062     // Otherwise, if it's legal to use f64 SSE instructions, use f64 load/store
21063     // pair instead.
21064     if (Subtarget->is64Bit() || F64IsLegal) {
21065       EVT LdVT = Subtarget->is64Bit() ? MVT::i64 : MVT::f64;
21066       SDValue NewLd = DAG.getLoad(LdVT, LdDL, Ld->getChain(), Ld->getBasePtr(),
21067                                   Ld->getPointerInfo(), Ld->isVolatile(),
21068                                   Ld->isNonTemporal(), Ld->isInvariant(),
21069                                   Ld->getAlignment());
21070       SDValue NewChain = NewLd.getValue(1);
21071       if (TokenFactorIndex != -1) {
21072         Ops.push_back(NewChain);
21073         NewChain = DAG.getNode(ISD::TokenFactor, LdDL, MVT::Other, Ops);
21074       }
21075       return DAG.getStore(NewChain, StDL, NewLd, St->getBasePtr(),
21076                           St->getPointerInfo(),
21077                           St->isVolatile(), St->isNonTemporal(),
21078                           St->getAlignment());
21079     }
21080
21081     // Otherwise, lower to two pairs of 32-bit loads / stores.
21082     SDValue LoAddr = Ld->getBasePtr();
21083     SDValue HiAddr = DAG.getNode(ISD::ADD, LdDL, MVT::i32, LoAddr,
21084                                  DAG.getConstant(4, MVT::i32));
21085
21086     SDValue LoLd = DAG.getLoad(MVT::i32, LdDL, Ld->getChain(), LoAddr,
21087                                Ld->getPointerInfo(),
21088                                Ld->isVolatile(), Ld->isNonTemporal(),
21089                                Ld->isInvariant(), Ld->getAlignment());
21090     SDValue HiLd = DAG.getLoad(MVT::i32, LdDL, Ld->getChain(), HiAddr,
21091                                Ld->getPointerInfo().getWithOffset(4),
21092                                Ld->isVolatile(), Ld->isNonTemporal(),
21093                                Ld->isInvariant(),
21094                                MinAlign(Ld->getAlignment(), 4));
21095
21096     SDValue NewChain = LoLd.getValue(1);
21097     if (TokenFactorIndex != -1) {
21098       Ops.push_back(LoLd);
21099       Ops.push_back(HiLd);
21100       NewChain = DAG.getNode(ISD::TokenFactor, LdDL, MVT::Other, Ops);
21101     }
21102
21103     LoAddr = St->getBasePtr();
21104     HiAddr = DAG.getNode(ISD::ADD, StDL, MVT::i32, LoAddr,
21105                          DAG.getConstant(4, MVT::i32));
21106
21107     SDValue LoSt = DAG.getStore(NewChain, StDL, LoLd, LoAddr,
21108                                 St->getPointerInfo(),
21109                                 St->isVolatile(), St->isNonTemporal(),
21110                                 St->getAlignment());
21111     SDValue HiSt = DAG.getStore(NewChain, StDL, HiLd, HiAddr,
21112                                 St->getPointerInfo().getWithOffset(4),
21113                                 St->isVolatile(),
21114                                 St->isNonTemporal(),
21115                                 MinAlign(St->getAlignment(), 4));
21116     return DAG.getNode(ISD::TokenFactor, StDL, MVT::Other, LoSt, HiSt);
21117   }
21118   return SDValue();
21119 }
21120
21121 /// isHorizontalBinOp - Return 'true' if this vector operation is "horizontal"
21122 /// and return the operands for the horizontal operation in LHS and RHS.  A
21123 /// horizontal operation performs the binary operation on successive elements
21124 /// of its first operand, then on successive elements of its second operand,
21125 /// returning the resulting values in a vector.  For example, if
21126 ///   A = < float a0, float a1, float a2, float a3 >
21127 /// and
21128 ///   B = < float b0, float b1, float b2, float b3 >
21129 /// then the result of doing a horizontal operation on A and B is
21130 ///   A horizontal-op B = < a0 op a1, a2 op a3, b0 op b1, b2 op b3 >.
21131 /// In short, LHS and RHS are inspected to see if LHS op RHS is of the form
21132 /// A horizontal-op B, for some already available A and B, and if so then LHS is
21133 /// set to A, RHS to B, and the routine returns 'true'.
21134 /// Note that the binary operation should have the property that if one of the
21135 /// operands is UNDEF then the result is UNDEF.
21136 static bool isHorizontalBinOp(SDValue &LHS, SDValue &RHS, bool IsCommutative) {
21137   // Look for the following pattern: if
21138   //   A = < float a0, float a1, float a2, float a3 >
21139   //   B = < float b0, float b1, float b2, float b3 >
21140   // and
21141   //   LHS = VECTOR_SHUFFLE A, B, <0, 2, 4, 6>
21142   //   RHS = VECTOR_SHUFFLE A, B, <1, 3, 5, 7>
21143   // then LHS op RHS = < a0 op a1, a2 op a3, b0 op b1, b2 op b3 >
21144   // which is A horizontal-op B.
21145
21146   // At least one of the operands should be a vector shuffle.
21147   if (LHS.getOpcode() != ISD::VECTOR_SHUFFLE &&
21148       RHS.getOpcode() != ISD::VECTOR_SHUFFLE)
21149     return false;
21150
21151   MVT VT = LHS.getSimpleValueType();
21152
21153   assert((VT.is128BitVector() || VT.is256BitVector()) &&
21154          "Unsupported vector type for horizontal add/sub");
21155
21156   // Handle 128 and 256-bit vector lengths. AVX defines horizontal add/sub to
21157   // operate independently on 128-bit lanes.
21158   unsigned NumElts = VT.getVectorNumElements();
21159   unsigned NumLanes = VT.getSizeInBits()/128;
21160   unsigned NumLaneElts = NumElts / NumLanes;
21161   assert((NumLaneElts % 2 == 0) &&
21162          "Vector type should have an even number of elements in each lane");
21163   unsigned HalfLaneElts = NumLaneElts/2;
21164
21165   // View LHS in the form
21166   //   LHS = VECTOR_SHUFFLE A, B, LMask
21167   // If LHS is not a shuffle then pretend it is the shuffle
21168   //   LHS = VECTOR_SHUFFLE LHS, undef, <0, 1, ..., N-1>
21169   // NOTE: in what follows a default initialized SDValue represents an UNDEF of
21170   // type VT.
21171   SDValue A, B;
21172   SmallVector<int, 16> LMask(NumElts);
21173   if (LHS.getOpcode() == ISD::VECTOR_SHUFFLE) {
21174     if (LHS.getOperand(0).getOpcode() != ISD::UNDEF)
21175       A = LHS.getOperand(0);
21176     if (LHS.getOperand(1).getOpcode() != ISD::UNDEF)
21177       B = LHS.getOperand(1);
21178     ArrayRef<int> Mask = cast<ShuffleVectorSDNode>(LHS.getNode())->getMask();
21179     std::copy(Mask.begin(), Mask.end(), LMask.begin());
21180   } else {
21181     if (LHS.getOpcode() != ISD::UNDEF)
21182       A = LHS;
21183     for (unsigned i = 0; i != NumElts; ++i)
21184       LMask[i] = i;
21185   }
21186
21187   // Likewise, view RHS in the form
21188   //   RHS = VECTOR_SHUFFLE C, D, RMask
21189   SDValue C, D;
21190   SmallVector<int, 16> RMask(NumElts);
21191   if (RHS.getOpcode() == ISD::VECTOR_SHUFFLE) {
21192     if (RHS.getOperand(0).getOpcode() != ISD::UNDEF)
21193       C = RHS.getOperand(0);
21194     if (RHS.getOperand(1).getOpcode() != ISD::UNDEF)
21195       D = RHS.getOperand(1);
21196     ArrayRef<int> Mask = cast<ShuffleVectorSDNode>(RHS.getNode())->getMask();
21197     std::copy(Mask.begin(), Mask.end(), RMask.begin());
21198   } else {
21199     if (RHS.getOpcode() != ISD::UNDEF)
21200       C = RHS;
21201     for (unsigned i = 0; i != NumElts; ++i)
21202       RMask[i] = i;
21203   }
21204
21205   // Check that the shuffles are both shuffling the same vectors.
21206   if (!(A == C && B == D) && !(A == D && B == C))
21207     return false;
21208
21209   // If everything is UNDEF then bail out: it would be better to fold to UNDEF.
21210   if (!A.getNode() && !B.getNode())
21211     return false;
21212
21213   // If A and B occur in reverse order in RHS, then "swap" them (which means
21214   // rewriting the mask).
21215   if (A != C)
21216     CommuteVectorShuffleMask(RMask, NumElts);
21217
21218   // At this point LHS and RHS are equivalent to
21219   //   LHS = VECTOR_SHUFFLE A, B, LMask
21220   //   RHS = VECTOR_SHUFFLE A, B, RMask
21221   // Check that the masks correspond to performing a horizontal operation.
21222   for (unsigned l = 0; l != NumElts; l += NumLaneElts) {
21223     for (unsigned i = 0; i != NumLaneElts; ++i) {
21224       int LIdx = LMask[i+l], RIdx = RMask[i+l];
21225
21226       // Ignore any UNDEF components.
21227       if (LIdx < 0 || RIdx < 0 ||
21228           (!A.getNode() && (LIdx < (int)NumElts || RIdx < (int)NumElts)) ||
21229           (!B.getNode() && (LIdx >= (int)NumElts || RIdx >= (int)NumElts)))
21230         continue;
21231
21232       // Check that successive elements are being operated on.  If not, this is
21233       // not a horizontal operation.
21234       unsigned Src = (i/HalfLaneElts); // each lane is split between srcs
21235       int Index = 2*(i%HalfLaneElts) + NumElts*Src + l;
21236       if (!(LIdx == Index && RIdx == Index + 1) &&
21237           !(IsCommutative && LIdx == Index + 1 && RIdx == Index))
21238         return false;
21239     }
21240   }
21241
21242   LHS = A.getNode() ? A : B; // If A is 'UNDEF', use B for it.
21243   RHS = B.getNode() ? B : A; // If B is 'UNDEF', use A for it.
21244   return true;
21245 }
21246
21247 /// PerformFADDCombine - Do target-specific dag combines on floating point adds.
21248 static SDValue PerformFADDCombine(SDNode *N, SelectionDAG &DAG,
21249                                   const X86Subtarget *Subtarget) {
21250   EVT VT = N->getValueType(0);
21251   SDValue LHS = N->getOperand(0);
21252   SDValue RHS = N->getOperand(1);
21253
21254   // Try to synthesize horizontal adds from adds of shuffles.
21255   if (((Subtarget->hasSSE3() && (VT == MVT::v4f32 || VT == MVT::v2f64)) ||
21256        (Subtarget->hasFp256() && (VT == MVT::v8f32 || VT == MVT::v4f64))) &&
21257       isHorizontalBinOp(LHS, RHS, true))
21258     return DAG.getNode(X86ISD::FHADD, SDLoc(N), VT, LHS, RHS);
21259   return SDValue();
21260 }
21261
21262 /// PerformFSUBCombine - Do target-specific dag combines on floating point subs.
21263 static SDValue PerformFSUBCombine(SDNode *N, SelectionDAG &DAG,
21264                                   const X86Subtarget *Subtarget) {
21265   EVT VT = N->getValueType(0);
21266   SDValue LHS = N->getOperand(0);
21267   SDValue RHS = N->getOperand(1);
21268
21269   // Try to synthesize horizontal subs from subs of shuffles.
21270   if (((Subtarget->hasSSE3() && (VT == MVT::v4f32 || VT == MVT::v2f64)) ||
21271        (Subtarget->hasFp256() && (VT == MVT::v8f32 || VT == MVT::v4f64))) &&
21272       isHorizontalBinOp(LHS, RHS, false))
21273     return DAG.getNode(X86ISD::FHSUB, SDLoc(N), VT, LHS, RHS);
21274   return SDValue();
21275 }
21276
21277 /// PerformFORCombine - Do target-specific dag combines on X86ISD::FOR and
21278 /// X86ISD::FXOR nodes.
21279 static SDValue PerformFORCombine(SDNode *N, SelectionDAG &DAG) {
21280   assert(N->getOpcode() == X86ISD::FOR || N->getOpcode() == X86ISD::FXOR);
21281   // F[X]OR(0.0, x) -> x
21282   // F[X]OR(x, 0.0) -> x
21283   if (ConstantFPSDNode *C = dyn_cast<ConstantFPSDNode>(N->getOperand(0)))
21284     if (C->getValueAPF().isPosZero())
21285       return N->getOperand(1);
21286   if (ConstantFPSDNode *C = dyn_cast<ConstantFPSDNode>(N->getOperand(1)))
21287     if (C->getValueAPF().isPosZero())
21288       return N->getOperand(0);
21289   return SDValue();
21290 }
21291
21292 /// PerformFMinFMaxCombine - Do target-specific dag combines on X86ISD::FMIN and
21293 /// X86ISD::FMAX nodes.
21294 static SDValue PerformFMinFMaxCombine(SDNode *N, SelectionDAG &DAG) {
21295   assert(N->getOpcode() == X86ISD::FMIN || N->getOpcode() == X86ISD::FMAX);
21296
21297   // Only perform optimizations if UnsafeMath is used.
21298   if (!DAG.getTarget().Options.UnsafeFPMath)
21299     return SDValue();
21300
21301   // If we run in unsafe-math mode, then convert the FMAX and FMIN nodes
21302   // into FMINC and FMAXC, which are Commutative operations.
21303   unsigned NewOp = 0;
21304   switch (N->getOpcode()) {
21305     default: llvm_unreachable("unknown opcode");
21306     case X86ISD::FMIN:  NewOp = X86ISD::FMINC; break;
21307     case X86ISD::FMAX:  NewOp = X86ISD::FMAXC; break;
21308   }
21309
21310   return DAG.getNode(NewOp, SDLoc(N), N->getValueType(0),
21311                      N->getOperand(0), N->getOperand(1));
21312 }
21313
21314 /// PerformFANDCombine - Do target-specific dag combines on X86ISD::FAND nodes.
21315 static SDValue PerformFANDCombine(SDNode *N, SelectionDAG &DAG) {
21316   // FAND(0.0, x) -> 0.0
21317   // FAND(x, 0.0) -> 0.0
21318   if (ConstantFPSDNode *C = dyn_cast<ConstantFPSDNode>(N->getOperand(0)))
21319     if (C->getValueAPF().isPosZero())
21320       return N->getOperand(0);
21321   if (ConstantFPSDNode *C = dyn_cast<ConstantFPSDNode>(N->getOperand(1)))
21322     if (C->getValueAPF().isPosZero())
21323       return N->getOperand(1);
21324   return SDValue();
21325 }
21326
21327 /// PerformFANDNCombine - Do target-specific dag combines on X86ISD::FANDN nodes
21328 static SDValue PerformFANDNCombine(SDNode *N, SelectionDAG &DAG) {
21329   // FANDN(x, 0.0) -> 0.0
21330   // FANDN(0.0, x) -> x
21331   if (ConstantFPSDNode *C = dyn_cast<ConstantFPSDNode>(N->getOperand(0)))
21332     if (C->getValueAPF().isPosZero())
21333       return N->getOperand(1);
21334   if (ConstantFPSDNode *C = dyn_cast<ConstantFPSDNode>(N->getOperand(1)))
21335     if (C->getValueAPF().isPosZero())
21336       return N->getOperand(1);
21337   return SDValue();
21338 }
21339
21340 static SDValue PerformBTCombine(SDNode *N,
21341                                 SelectionDAG &DAG,
21342                                 TargetLowering::DAGCombinerInfo &DCI) {
21343   // BT ignores high bits in the bit index operand.
21344   SDValue Op1 = N->getOperand(1);
21345   if (Op1.hasOneUse()) {
21346     unsigned BitWidth = Op1.getValueSizeInBits();
21347     APInt DemandedMask = APInt::getLowBitsSet(BitWidth, Log2_32(BitWidth));
21348     APInt KnownZero, KnownOne;
21349     TargetLowering::TargetLoweringOpt TLO(DAG, !DCI.isBeforeLegalize(),
21350                                           !DCI.isBeforeLegalizeOps());
21351     const TargetLowering &TLI = DAG.getTargetLoweringInfo();
21352     if (TLO.ShrinkDemandedConstant(Op1, DemandedMask) ||
21353         TLI.SimplifyDemandedBits(Op1, DemandedMask, KnownZero, KnownOne, TLO))
21354       DCI.CommitTargetLoweringOpt(TLO);
21355   }
21356   return SDValue();
21357 }
21358
21359 static SDValue PerformVZEXT_MOVLCombine(SDNode *N, SelectionDAG &DAG) {
21360   SDValue Op = N->getOperand(0);
21361   if (Op.getOpcode() == ISD::BITCAST)
21362     Op = Op.getOperand(0);
21363   EVT VT = N->getValueType(0), OpVT = Op.getValueType();
21364   if (Op.getOpcode() == X86ISD::VZEXT_LOAD &&
21365       VT.getVectorElementType().getSizeInBits() ==
21366       OpVT.getVectorElementType().getSizeInBits()) {
21367     return DAG.getNode(ISD::BITCAST, SDLoc(N), VT, Op);
21368   }
21369   return SDValue();
21370 }
21371
21372 static SDValue PerformSIGN_EXTEND_INREGCombine(SDNode *N, SelectionDAG &DAG,
21373                                                const X86Subtarget *Subtarget) {
21374   EVT VT = N->getValueType(0);
21375   if (!VT.isVector())
21376     return SDValue();
21377
21378   SDValue N0 = N->getOperand(0);
21379   SDValue N1 = N->getOperand(1);
21380   EVT ExtraVT = cast<VTSDNode>(N1)->getVT();
21381   SDLoc dl(N);
21382
21383   // The SIGN_EXTEND_INREG to v4i64 is expensive operation on the
21384   // both SSE and AVX2 since there is no sign-extended shift right
21385   // operation on a vector with 64-bit elements.
21386   //(sext_in_reg (v4i64 anyext (v4i32 x )), ExtraVT) ->
21387   // (v4i64 sext (v4i32 sext_in_reg (v4i32 x , ExtraVT)))
21388   if (VT == MVT::v4i64 && (N0.getOpcode() == ISD::ANY_EXTEND ||
21389       N0.getOpcode() == ISD::SIGN_EXTEND)) {
21390     SDValue N00 = N0.getOperand(0);
21391
21392     // EXTLOAD has a better solution on AVX2,
21393     // it may be replaced with X86ISD::VSEXT node.
21394     if (N00.getOpcode() == ISD::LOAD && Subtarget->hasInt256())
21395       if (!ISD::isNormalLoad(N00.getNode()))
21396         return SDValue();
21397
21398     if (N00.getValueType() == MVT::v4i32 && ExtraVT.getSizeInBits() < 128) {
21399         SDValue Tmp = DAG.getNode(ISD::SIGN_EXTEND_INREG, dl, MVT::v4i32,
21400                                   N00, N1);
21401       return DAG.getNode(ISD::SIGN_EXTEND, dl, MVT::v4i64, Tmp);
21402     }
21403   }
21404   return SDValue();
21405 }
21406
21407 static SDValue PerformSExtCombine(SDNode *N, SelectionDAG &DAG,
21408                                   TargetLowering::DAGCombinerInfo &DCI,
21409                                   const X86Subtarget *Subtarget) {
21410   if (!DCI.isBeforeLegalizeOps())
21411     return SDValue();
21412
21413   if (!Subtarget->hasFp256())
21414     return SDValue();
21415
21416   EVT VT = N->getValueType(0);
21417   if (VT.isVector() && VT.getSizeInBits() == 256) {
21418     SDValue R = WidenMaskArithmetic(N, DAG, DCI, Subtarget);
21419     if (R.getNode())
21420       return R;
21421   }
21422
21423   return SDValue();
21424 }
21425
21426 static SDValue PerformFMACombine(SDNode *N, SelectionDAG &DAG,
21427                                  const X86Subtarget* Subtarget) {
21428   SDLoc dl(N);
21429   EVT VT = N->getValueType(0);
21430
21431   // Let legalize expand this if it isn't a legal type yet.
21432   if (!DAG.getTargetLoweringInfo().isTypeLegal(VT))
21433     return SDValue();
21434
21435   EVT ScalarVT = VT.getScalarType();
21436   if ((ScalarVT != MVT::f32 && ScalarVT != MVT::f64) ||
21437       (!Subtarget->hasFMA() && !Subtarget->hasFMA4()))
21438     return SDValue();
21439
21440   SDValue A = N->getOperand(0);
21441   SDValue B = N->getOperand(1);
21442   SDValue C = N->getOperand(2);
21443
21444   bool NegA = (A.getOpcode() == ISD::FNEG);
21445   bool NegB = (B.getOpcode() == ISD::FNEG);
21446   bool NegC = (C.getOpcode() == ISD::FNEG);
21447
21448   // Negative multiplication when NegA xor NegB
21449   bool NegMul = (NegA != NegB);
21450   if (NegA)
21451     A = A.getOperand(0);
21452   if (NegB)
21453     B = B.getOperand(0);
21454   if (NegC)
21455     C = C.getOperand(0);
21456
21457   unsigned Opcode;
21458   if (!NegMul)
21459     Opcode = (!NegC) ? X86ISD::FMADD : X86ISD::FMSUB;
21460   else
21461     Opcode = (!NegC) ? X86ISD::FNMADD : X86ISD::FNMSUB;
21462
21463   return DAG.getNode(Opcode, dl, VT, A, B, C);
21464 }
21465
21466 static SDValue PerformZExtCombine(SDNode *N, SelectionDAG &DAG,
21467                                   TargetLowering::DAGCombinerInfo &DCI,
21468                                   const X86Subtarget *Subtarget) {
21469   // (i32 zext (and (i8  x86isd::setcc_carry), 1)) ->
21470   //           (and (i32 x86isd::setcc_carry), 1)
21471   // This eliminates the zext. This transformation is necessary because
21472   // ISD::SETCC is always legalized to i8.
21473   SDLoc dl(N);
21474   SDValue N0 = N->getOperand(0);
21475   EVT VT = N->getValueType(0);
21476
21477   if (N0.getOpcode() == ISD::AND &&
21478       N0.hasOneUse() &&
21479       N0.getOperand(0).hasOneUse()) {
21480     SDValue N00 = N0.getOperand(0);
21481     if (N00.getOpcode() == X86ISD::SETCC_CARRY) {
21482       ConstantSDNode *C = dyn_cast<ConstantSDNode>(N0.getOperand(1));
21483       if (!C || C->getZExtValue() != 1)
21484         return SDValue();
21485       return DAG.getNode(ISD::AND, dl, VT,
21486                          DAG.getNode(X86ISD::SETCC_CARRY, dl, VT,
21487                                      N00.getOperand(0), N00.getOperand(1)),
21488                          DAG.getConstant(1, VT));
21489     }
21490   }
21491
21492   if (N0.getOpcode() == ISD::TRUNCATE &&
21493       N0.hasOneUse() &&
21494       N0.getOperand(0).hasOneUse()) {
21495     SDValue N00 = N0.getOperand(0);
21496     if (N00.getOpcode() == X86ISD::SETCC_CARRY) {
21497       return DAG.getNode(ISD::AND, dl, VT,
21498                          DAG.getNode(X86ISD::SETCC_CARRY, dl, VT,
21499                                      N00.getOperand(0), N00.getOperand(1)),
21500                          DAG.getConstant(1, VT));
21501     }
21502   }
21503   if (VT.is256BitVector()) {
21504     SDValue R = WidenMaskArithmetic(N, DAG, DCI, Subtarget);
21505     if (R.getNode())
21506       return R;
21507   }
21508
21509   return SDValue();
21510 }
21511
21512 // Optimize x == -y --> x+y == 0
21513 //          x != -y --> x+y != 0
21514 static SDValue PerformISDSETCCCombine(SDNode *N, SelectionDAG &DAG,
21515                                       const X86Subtarget* Subtarget) {
21516   ISD::CondCode CC = cast<CondCodeSDNode>(N->getOperand(2))->get();
21517   SDValue LHS = N->getOperand(0);
21518   SDValue RHS = N->getOperand(1);
21519   EVT VT = N->getValueType(0);
21520   SDLoc DL(N);
21521
21522   if ((CC == ISD::SETNE || CC == ISD::SETEQ) && LHS.getOpcode() == ISD::SUB)
21523     if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(LHS.getOperand(0)))
21524       if (C->getAPIntValue() == 0 && LHS.hasOneUse()) {
21525         SDValue addV = DAG.getNode(ISD::ADD, SDLoc(N),
21526                                    LHS.getValueType(), RHS, LHS.getOperand(1));
21527         return DAG.getSetCC(SDLoc(N), N->getValueType(0),
21528                             addV, DAG.getConstant(0, addV.getValueType()), CC);
21529       }
21530   if ((CC == ISD::SETNE || CC == ISD::SETEQ) && RHS.getOpcode() == ISD::SUB)
21531     if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(RHS.getOperand(0)))
21532       if (C->getAPIntValue() == 0 && RHS.hasOneUse()) {
21533         SDValue addV = DAG.getNode(ISD::ADD, SDLoc(N),
21534                                    RHS.getValueType(), LHS, RHS.getOperand(1));
21535         return DAG.getSetCC(SDLoc(N), N->getValueType(0),
21536                             addV, DAG.getConstant(0, addV.getValueType()), CC);
21537       }
21538
21539   if (VT.getScalarType() == MVT::i1) {
21540     bool IsSEXT0 = (LHS.getOpcode() == ISD::SIGN_EXTEND) &&
21541       (LHS.getOperand(0).getValueType().getScalarType() ==  MVT::i1);
21542     bool IsVZero0 = ISD::isBuildVectorAllZeros(LHS.getNode());
21543     if (!IsSEXT0 && !IsVZero0)
21544       return SDValue();
21545     bool IsSEXT1 = (RHS.getOpcode() == ISD::SIGN_EXTEND) &&
21546       (RHS.getOperand(0).getValueType().getScalarType() ==  MVT::i1);
21547     bool IsVZero1 = ISD::isBuildVectorAllZeros(RHS.getNode());
21548
21549     if (!IsSEXT1 && !IsVZero1)
21550       return SDValue();
21551
21552     if (IsSEXT0 && IsVZero1) {
21553       assert(VT == LHS.getOperand(0).getValueType() && "Uexpected operand type");
21554       if (CC == ISD::SETEQ)
21555         return DAG.getNOT(DL, LHS.getOperand(0), VT);
21556       return LHS.getOperand(0);
21557     }
21558     if (IsSEXT1 && IsVZero0) {
21559       assert(VT == RHS.getOperand(0).getValueType() && "Uexpected operand type");
21560       if (CC == ISD::SETEQ)
21561         return DAG.getNOT(DL, RHS.getOperand(0), VT);
21562       return RHS.getOperand(0);
21563     }
21564   }
21565
21566   return SDValue();
21567 }
21568
21569 static SDValue PerformINSERTPSCombine(SDNode *N, SelectionDAG &DAG,
21570                                       const X86Subtarget *Subtarget) {
21571   SDLoc dl(N);
21572   MVT VT = N->getOperand(1)->getSimpleValueType(0);
21573   assert((VT == MVT::v4f32 || VT == MVT::v4i32) &&
21574          "X86insertps is only defined for v4x32");
21575
21576   SDValue Ld = N->getOperand(1);
21577   if (MayFoldLoad(Ld)) {
21578     // Extract the countS bits from the immediate so we can get the proper
21579     // address when narrowing the vector load to a specific element.
21580     // When the second source op is a memory address, interps doesn't use
21581     // countS and just gets an f32 from that address.
21582     unsigned DestIndex =
21583         cast<ConstantSDNode>(N->getOperand(2))->getZExtValue() >> 6;
21584     Ld = NarrowVectorLoadToElement(cast<LoadSDNode>(Ld), DestIndex, DAG);
21585   } else
21586     return SDValue();
21587
21588   // Create this as a scalar to vector to match the instruction pattern.
21589   SDValue LoadScalarToVector = DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, VT, Ld);
21590   // countS bits are ignored when loading from memory on insertps, which
21591   // means we don't need to explicitly set them to 0.
21592   return DAG.getNode(X86ISD::INSERTPS, dl, VT, N->getOperand(0),
21593                      LoadScalarToVector, N->getOperand(2));
21594 }
21595
21596 // Helper function of PerformSETCCCombine. It is to materialize "setb reg"
21597 // as "sbb reg,reg", since it can be extended without zext and produces
21598 // an all-ones bit which is more useful than 0/1 in some cases.
21599 static SDValue MaterializeSETB(SDLoc DL, SDValue EFLAGS, SelectionDAG &DAG,
21600                                MVT VT) {
21601   if (VT == MVT::i8)
21602     return DAG.getNode(ISD::AND, DL, VT,
21603                        DAG.getNode(X86ISD::SETCC_CARRY, DL, MVT::i8,
21604                                    DAG.getConstant(X86::COND_B, MVT::i8), EFLAGS),
21605                        DAG.getConstant(1, VT));
21606   assert (VT == MVT::i1 && "Unexpected type for SECCC node");
21607   return DAG.getNode(ISD::TRUNCATE, DL, MVT::i1,
21608                      DAG.getNode(X86ISD::SETCC_CARRY, DL, MVT::i8,
21609                                  DAG.getConstant(X86::COND_B, MVT::i8), EFLAGS));
21610 }
21611
21612 // Optimize  RES = X86ISD::SETCC CONDCODE, EFLAG_INPUT
21613 static SDValue PerformSETCCCombine(SDNode *N, SelectionDAG &DAG,
21614                                    TargetLowering::DAGCombinerInfo &DCI,
21615                                    const X86Subtarget *Subtarget) {
21616   SDLoc DL(N);
21617   X86::CondCode CC = X86::CondCode(N->getConstantOperandVal(0));
21618   SDValue EFLAGS = N->getOperand(1);
21619
21620   if (CC == X86::COND_A) {
21621     // Try to convert COND_A into COND_B in an attempt to facilitate
21622     // materializing "setb reg".
21623     //
21624     // Do not flip "e > c", where "c" is a constant, because Cmp instruction
21625     // cannot take an immediate as its first operand.
21626     //
21627     if (EFLAGS.getOpcode() == X86ISD::SUB && EFLAGS.hasOneUse() &&
21628         EFLAGS.getValueType().isInteger() &&
21629         !isa<ConstantSDNode>(EFLAGS.getOperand(1))) {
21630       SDValue NewSub = DAG.getNode(X86ISD::SUB, SDLoc(EFLAGS),
21631                                    EFLAGS.getNode()->getVTList(),
21632                                    EFLAGS.getOperand(1), EFLAGS.getOperand(0));
21633       SDValue NewEFLAGS = SDValue(NewSub.getNode(), EFLAGS.getResNo());
21634       return MaterializeSETB(DL, NewEFLAGS, DAG, N->getSimpleValueType(0));
21635     }
21636   }
21637
21638   // Materialize "setb reg" as "sbb reg,reg", since it can be extended without
21639   // a zext and produces an all-ones bit which is more useful than 0/1 in some
21640   // cases.
21641   if (CC == X86::COND_B)
21642     return MaterializeSETB(DL, EFLAGS, DAG, N->getSimpleValueType(0));
21643
21644   SDValue Flags;
21645
21646   Flags = checkBoolTestSetCCCombine(EFLAGS, CC);
21647   if (Flags.getNode()) {
21648     SDValue Cond = DAG.getConstant(CC, MVT::i8);
21649     return DAG.getNode(X86ISD::SETCC, DL, N->getVTList(), Cond, Flags);
21650   }
21651
21652   return SDValue();
21653 }
21654
21655 // Optimize branch condition evaluation.
21656 //
21657 static SDValue PerformBrCondCombine(SDNode *N, SelectionDAG &DAG,
21658                                     TargetLowering::DAGCombinerInfo &DCI,
21659                                     const X86Subtarget *Subtarget) {
21660   SDLoc DL(N);
21661   SDValue Chain = N->getOperand(0);
21662   SDValue Dest = N->getOperand(1);
21663   SDValue EFLAGS = N->getOperand(3);
21664   X86::CondCode CC = X86::CondCode(N->getConstantOperandVal(2));
21665
21666   SDValue Flags;
21667
21668   Flags = checkBoolTestSetCCCombine(EFLAGS, CC);
21669   if (Flags.getNode()) {
21670     SDValue Cond = DAG.getConstant(CC, MVT::i8);
21671     return DAG.getNode(X86ISD::BRCOND, DL, N->getVTList(), Chain, Dest, Cond,
21672                        Flags);
21673   }
21674
21675   return SDValue();
21676 }
21677
21678 static SDValue PerformSINT_TO_FPCombine(SDNode *N, SelectionDAG &DAG,
21679                                         const X86TargetLowering *XTLI) {
21680   SDValue Op0 = N->getOperand(0);
21681   EVT InVT = Op0->getValueType(0);
21682
21683   // SINT_TO_FP(v4i8) -> SINT_TO_FP(SEXT(v4i8 to v4i32))
21684   if (InVT == MVT::v8i8 || InVT == MVT::v4i8) {
21685     SDLoc dl(N);
21686     MVT DstVT = InVT == MVT::v4i8 ? MVT::v4i32 : MVT::v8i32;
21687     SDValue P = DAG.getNode(ISD::SIGN_EXTEND, dl, DstVT, Op0);
21688     return DAG.getNode(ISD::SINT_TO_FP, dl, N->getValueType(0), P);
21689   }
21690
21691   // Transform (SINT_TO_FP (i64 ...)) into an x87 operation if we have
21692   // a 32-bit target where SSE doesn't support i64->FP operations.
21693   if (Op0.getOpcode() == ISD::LOAD) {
21694     LoadSDNode *Ld = cast<LoadSDNode>(Op0.getNode());
21695     EVT VT = Ld->getValueType(0);
21696     if (!Ld->isVolatile() && !N->getValueType(0).isVector() &&
21697         ISD::isNON_EXTLoad(Op0.getNode()) && Op0.hasOneUse() &&
21698         !XTLI->getSubtarget()->is64Bit() &&
21699         VT == MVT::i64) {
21700       SDValue FILDChain = XTLI->BuildFILD(SDValue(N, 0), Ld->getValueType(0),
21701                                           Ld->getChain(), Op0, DAG);
21702       DAG.ReplaceAllUsesOfValueWith(Op0.getValue(1), FILDChain.getValue(1));
21703       return FILDChain;
21704     }
21705   }
21706   return SDValue();
21707 }
21708
21709 // Optimize RES, EFLAGS = X86ISD::ADC LHS, RHS, EFLAGS
21710 static SDValue PerformADCCombine(SDNode *N, SelectionDAG &DAG,
21711                                  X86TargetLowering::DAGCombinerInfo &DCI) {
21712   // If the LHS and RHS of the ADC node are zero, then it can't overflow and
21713   // the result is either zero or one (depending on the input carry bit).
21714   // Strength reduce this down to a "set on carry" aka SETCC_CARRY&1.
21715   if (X86::isZeroNode(N->getOperand(0)) &&
21716       X86::isZeroNode(N->getOperand(1)) &&
21717       // We don't have a good way to replace an EFLAGS use, so only do this when
21718       // dead right now.
21719       SDValue(N, 1).use_empty()) {
21720     SDLoc DL(N);
21721     EVT VT = N->getValueType(0);
21722     SDValue CarryOut = DAG.getConstant(0, N->getValueType(1));
21723     SDValue Res1 = DAG.getNode(ISD::AND, DL, VT,
21724                                DAG.getNode(X86ISD::SETCC_CARRY, DL, VT,
21725                                            DAG.getConstant(X86::COND_B,MVT::i8),
21726                                            N->getOperand(2)),
21727                                DAG.getConstant(1, VT));
21728     return DCI.CombineTo(N, Res1, CarryOut);
21729   }
21730
21731   return SDValue();
21732 }
21733
21734 // fold (add Y, (sete  X, 0)) -> adc  0, Y
21735 //      (add Y, (setne X, 0)) -> sbb -1, Y
21736 //      (sub (sete  X, 0), Y) -> sbb  0, Y
21737 //      (sub (setne X, 0), Y) -> adc -1, Y
21738 static SDValue OptimizeConditionalInDecrement(SDNode *N, SelectionDAG &DAG) {
21739   SDLoc DL(N);
21740
21741   // Look through ZExts.
21742   SDValue Ext = N->getOperand(N->getOpcode() == ISD::SUB ? 1 : 0);
21743   if (Ext.getOpcode() != ISD::ZERO_EXTEND || !Ext.hasOneUse())
21744     return SDValue();
21745
21746   SDValue SetCC = Ext.getOperand(0);
21747   if (SetCC.getOpcode() != X86ISD::SETCC || !SetCC.hasOneUse())
21748     return SDValue();
21749
21750   X86::CondCode CC = (X86::CondCode)SetCC.getConstantOperandVal(0);
21751   if (CC != X86::COND_E && CC != X86::COND_NE)
21752     return SDValue();
21753
21754   SDValue Cmp = SetCC.getOperand(1);
21755   if (Cmp.getOpcode() != X86ISD::CMP || !Cmp.hasOneUse() ||
21756       !X86::isZeroNode(Cmp.getOperand(1)) ||
21757       !Cmp.getOperand(0).getValueType().isInteger())
21758     return SDValue();
21759
21760   SDValue CmpOp0 = Cmp.getOperand(0);
21761   SDValue NewCmp = DAG.getNode(X86ISD::CMP, DL, MVT::i32, CmpOp0,
21762                                DAG.getConstant(1, CmpOp0.getValueType()));
21763
21764   SDValue OtherVal = N->getOperand(N->getOpcode() == ISD::SUB ? 0 : 1);
21765   if (CC == X86::COND_NE)
21766     return DAG.getNode(N->getOpcode() == ISD::SUB ? X86ISD::ADC : X86ISD::SBB,
21767                        DL, OtherVal.getValueType(), OtherVal,
21768                        DAG.getConstant(-1ULL, OtherVal.getValueType()), NewCmp);
21769   return DAG.getNode(N->getOpcode() == ISD::SUB ? X86ISD::SBB : X86ISD::ADC,
21770                      DL, OtherVal.getValueType(), OtherVal,
21771                      DAG.getConstant(0, OtherVal.getValueType()), NewCmp);
21772 }
21773
21774 /// PerformADDCombine - Do target-specific dag combines on integer adds.
21775 static SDValue PerformAddCombine(SDNode *N, SelectionDAG &DAG,
21776                                  const X86Subtarget *Subtarget) {
21777   EVT VT = N->getValueType(0);
21778   SDValue Op0 = N->getOperand(0);
21779   SDValue Op1 = N->getOperand(1);
21780
21781   // Try to synthesize horizontal adds from adds of shuffles.
21782   if (((Subtarget->hasSSSE3() && (VT == MVT::v8i16 || VT == MVT::v4i32)) ||
21783        (Subtarget->hasInt256() && (VT == MVT::v16i16 || VT == MVT::v8i32))) &&
21784       isHorizontalBinOp(Op0, Op1, true))
21785     return DAG.getNode(X86ISD::HADD, SDLoc(N), VT, Op0, Op1);
21786
21787   return OptimizeConditionalInDecrement(N, DAG);
21788 }
21789
21790 static SDValue PerformSubCombine(SDNode *N, SelectionDAG &DAG,
21791                                  const X86Subtarget *Subtarget) {
21792   SDValue Op0 = N->getOperand(0);
21793   SDValue Op1 = N->getOperand(1);
21794
21795   // X86 can't encode an immediate LHS of a sub. See if we can push the
21796   // negation into a preceding instruction.
21797   if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Op0)) {
21798     // If the RHS of the sub is a XOR with one use and a constant, invert the
21799     // immediate. Then add one to the LHS of the sub so we can turn
21800     // X-Y -> X+~Y+1, saving one register.
21801     if (Op1->hasOneUse() && Op1.getOpcode() == ISD::XOR &&
21802         isa<ConstantSDNode>(Op1.getOperand(1))) {
21803       APInt XorC = cast<ConstantSDNode>(Op1.getOperand(1))->getAPIntValue();
21804       EVT VT = Op0.getValueType();
21805       SDValue NewXor = DAG.getNode(ISD::XOR, SDLoc(Op1), VT,
21806                                    Op1.getOperand(0),
21807                                    DAG.getConstant(~XorC, VT));
21808       return DAG.getNode(ISD::ADD, SDLoc(N), VT, NewXor,
21809                          DAG.getConstant(C->getAPIntValue()+1, VT));
21810     }
21811   }
21812
21813   // Try to synthesize horizontal adds from adds of shuffles.
21814   EVT VT = N->getValueType(0);
21815   if (((Subtarget->hasSSSE3() && (VT == MVT::v8i16 || VT == MVT::v4i32)) ||
21816        (Subtarget->hasInt256() && (VT == MVT::v16i16 || VT == MVT::v8i32))) &&
21817       isHorizontalBinOp(Op0, Op1, true))
21818     return DAG.getNode(X86ISD::HSUB, SDLoc(N), VT, Op0, Op1);
21819
21820   return OptimizeConditionalInDecrement(N, DAG);
21821 }
21822
21823 /// performVZEXTCombine - Performs build vector combines
21824 static SDValue performVZEXTCombine(SDNode *N, SelectionDAG &DAG,
21825                                         TargetLowering::DAGCombinerInfo &DCI,
21826                                         const X86Subtarget *Subtarget) {
21827   // (vzext (bitcast (vzext (x)) -> (vzext x)
21828   SDValue In = N->getOperand(0);
21829   while (In.getOpcode() == ISD::BITCAST)
21830     In = In.getOperand(0);
21831
21832   if (In.getOpcode() != X86ISD::VZEXT)
21833     return SDValue();
21834
21835   return DAG.getNode(X86ISD::VZEXT, SDLoc(N), N->getValueType(0),
21836                      In.getOperand(0));
21837 }
21838
21839 SDValue X86TargetLowering::PerformDAGCombine(SDNode *N,
21840                                              DAGCombinerInfo &DCI) const {
21841   SelectionDAG &DAG = DCI.DAG;
21842   switch (N->getOpcode()) {
21843   default: break;
21844   case ISD::EXTRACT_VECTOR_ELT:
21845     return PerformEXTRACT_VECTOR_ELTCombine(N, DAG, DCI);
21846   case ISD::VSELECT:
21847   case ISD::SELECT:         return PerformSELECTCombine(N, DAG, DCI, Subtarget);
21848   case X86ISD::CMOV:        return PerformCMOVCombine(N, DAG, DCI, Subtarget);
21849   case ISD::ADD:            return PerformAddCombine(N, DAG, Subtarget);
21850   case ISD::SUB:            return PerformSubCombine(N, DAG, Subtarget);
21851   case X86ISD::ADC:         return PerformADCCombine(N, DAG, DCI);
21852   case ISD::MUL:            return PerformMulCombine(N, DAG, DCI);
21853   case ISD::SHL:
21854   case ISD::SRA:
21855   case ISD::SRL:            return PerformShiftCombine(N, DAG, DCI, Subtarget);
21856   case ISD::AND:            return PerformAndCombine(N, DAG, DCI, Subtarget);
21857   case ISD::OR:             return PerformOrCombine(N, DAG, DCI, Subtarget);
21858   case ISD::XOR:            return PerformXorCombine(N, DAG, DCI, Subtarget);
21859   case ISD::LOAD:           return PerformLOADCombine(N, DAG, DCI, Subtarget);
21860   case ISD::STORE:          return PerformSTORECombine(N, DAG, Subtarget);
21861   case ISD::SINT_TO_FP:     return PerformSINT_TO_FPCombine(N, DAG, this);
21862   case ISD::FADD:           return PerformFADDCombine(N, DAG, Subtarget);
21863   case ISD::FSUB:           return PerformFSUBCombine(N, DAG, Subtarget);
21864   case X86ISD::FXOR:
21865   case X86ISD::FOR:         return PerformFORCombine(N, DAG);
21866   case X86ISD::FMIN:
21867   case X86ISD::FMAX:        return PerformFMinFMaxCombine(N, DAG);
21868   case X86ISD::FAND:        return PerformFANDCombine(N, DAG);
21869   case X86ISD::FANDN:       return PerformFANDNCombine(N, DAG);
21870   case X86ISD::BT:          return PerformBTCombine(N, DAG, DCI);
21871   case X86ISD::VZEXT_MOVL:  return PerformVZEXT_MOVLCombine(N, DAG);
21872   case ISD::ANY_EXTEND:
21873   case ISD::ZERO_EXTEND:    return PerformZExtCombine(N, DAG, DCI, Subtarget);
21874   case ISD::SIGN_EXTEND:    return PerformSExtCombine(N, DAG, DCI, Subtarget);
21875   case ISD::SIGN_EXTEND_INREG:
21876     return PerformSIGN_EXTEND_INREGCombine(N, DAG, Subtarget);
21877   case ISD::TRUNCATE:       return PerformTruncateCombine(N, DAG,DCI,Subtarget);
21878   case ISD::SETCC:          return PerformISDSETCCCombine(N, DAG, Subtarget);
21879   case X86ISD::SETCC:       return PerformSETCCCombine(N, DAG, DCI, Subtarget);
21880   case X86ISD::BRCOND:      return PerformBrCondCombine(N, DAG, DCI, Subtarget);
21881   case X86ISD::VZEXT:       return performVZEXTCombine(N, DAG, DCI, Subtarget);
21882   case X86ISD::SHUFP:       // Handle all target specific shuffles
21883   case X86ISD::PALIGNR:
21884   case X86ISD::UNPCKH:
21885   case X86ISD::UNPCKL:
21886   case X86ISD::MOVHLPS:
21887   case X86ISD::MOVLHPS:
21888   case X86ISD::PSHUFD:
21889   case X86ISD::PSHUFHW:
21890   case X86ISD::PSHUFLW:
21891   case X86ISD::MOVSS:
21892   case X86ISD::MOVSD:
21893   case X86ISD::VPERMILP:
21894   case X86ISD::VPERM2X128:
21895   case ISD::VECTOR_SHUFFLE: return PerformShuffleCombine(N, DAG, DCI,Subtarget);
21896   case ISD::FMA:            return PerformFMACombine(N, DAG, Subtarget);
21897   case ISD::INTRINSIC_WO_CHAIN:
21898     return PerformINTRINSIC_WO_CHAINCombine(N, DAG, Subtarget);
21899   case X86ISD::INSERTPS:
21900     return PerformINSERTPSCombine(N, DAG, Subtarget);
21901   case ISD::BUILD_VECTOR: return PerformBUILD_VECTORCombine(N, DAG, Subtarget);
21902   }
21903
21904   return SDValue();
21905 }
21906
21907 /// isTypeDesirableForOp - Return true if the target has native support for
21908 /// the specified value type and it is 'desirable' to use the type for the
21909 /// given node type. e.g. On x86 i16 is legal, but undesirable since i16
21910 /// instruction encodings are longer and some i16 instructions are slow.
21911 bool X86TargetLowering::isTypeDesirableForOp(unsigned Opc, EVT VT) const {
21912   if (!isTypeLegal(VT))
21913     return false;
21914   if (VT != MVT::i16)
21915     return true;
21916
21917   switch (Opc) {
21918   default:
21919     return true;
21920   case ISD::LOAD:
21921   case ISD::SIGN_EXTEND:
21922   case ISD::ZERO_EXTEND:
21923   case ISD::ANY_EXTEND:
21924   case ISD::SHL:
21925   case ISD::SRL:
21926   case ISD::SUB:
21927   case ISD::ADD:
21928   case ISD::MUL:
21929   case ISD::AND:
21930   case ISD::OR:
21931   case ISD::XOR:
21932     return false;
21933   }
21934 }
21935
21936 /// IsDesirableToPromoteOp - This method query the target whether it is
21937 /// beneficial for dag combiner to promote the specified node. If true, it
21938 /// should return the desired promotion type by reference.
21939 bool X86TargetLowering::IsDesirableToPromoteOp(SDValue Op, EVT &PVT) const {
21940   EVT VT = Op.getValueType();
21941   if (VT != MVT::i16)
21942     return false;
21943
21944   bool Promote = false;
21945   bool Commute = false;
21946   switch (Op.getOpcode()) {
21947   default: break;
21948   case ISD::LOAD: {
21949     LoadSDNode *LD = cast<LoadSDNode>(Op);
21950     // If the non-extending load has a single use and it's not live out, then it
21951     // might be folded.
21952     if (LD->getExtensionType() == ISD::NON_EXTLOAD /*&&
21953                                                      Op.hasOneUse()*/) {
21954       for (SDNode::use_iterator UI = Op.getNode()->use_begin(),
21955              UE = Op.getNode()->use_end(); UI != UE; ++UI) {
21956         // The only case where we'd want to promote LOAD (rather then it being
21957         // promoted as an operand is when it's only use is liveout.
21958         if (UI->getOpcode() != ISD::CopyToReg)
21959           return false;
21960       }
21961     }
21962     Promote = true;
21963     break;
21964   }
21965   case ISD::SIGN_EXTEND:
21966   case ISD::ZERO_EXTEND:
21967   case ISD::ANY_EXTEND:
21968     Promote = true;
21969     break;
21970   case ISD::SHL:
21971   case ISD::SRL: {
21972     SDValue N0 = Op.getOperand(0);
21973     // Look out for (store (shl (load), x)).
21974     if (MayFoldLoad(N0) && MayFoldIntoStore(Op))
21975       return false;
21976     Promote = true;
21977     break;
21978   }
21979   case ISD::ADD:
21980   case ISD::MUL:
21981   case ISD::AND:
21982   case ISD::OR:
21983   case ISD::XOR:
21984     Commute = true;
21985     // fallthrough
21986   case ISD::SUB: {
21987     SDValue N0 = Op.getOperand(0);
21988     SDValue N1 = Op.getOperand(1);
21989     if (!Commute && MayFoldLoad(N1))
21990       return false;
21991     // Avoid disabling potential load folding opportunities.
21992     if (MayFoldLoad(N0) && (!isa<ConstantSDNode>(N1) || MayFoldIntoStore(Op)))
21993       return false;
21994     if (MayFoldLoad(N1) && (!isa<ConstantSDNode>(N0) || MayFoldIntoStore(Op)))
21995       return false;
21996     Promote = true;
21997   }
21998   }
21999
22000   PVT = MVT::i32;
22001   return Promote;
22002 }
22003
22004 //===----------------------------------------------------------------------===//
22005 //                           X86 Inline Assembly Support
22006 //===----------------------------------------------------------------------===//
22007
22008 namespace {
22009   // Helper to match a string separated by whitespace.
22010   bool matchAsmImpl(StringRef s, ArrayRef<const StringRef *> args) {
22011     s = s.substr(s.find_first_not_of(" \t")); // Skip leading whitespace.
22012
22013     for (unsigned i = 0, e = args.size(); i != e; ++i) {
22014       StringRef piece(*args[i]);
22015       if (!s.startswith(piece)) // Check if the piece matches.
22016         return false;
22017
22018       s = s.substr(piece.size());
22019       StringRef::size_type pos = s.find_first_not_of(" \t");
22020       if (pos == 0) // We matched a prefix.
22021         return false;
22022
22023       s = s.substr(pos);
22024     }
22025
22026     return s.empty();
22027   }
22028   const VariadicFunction1<bool, StringRef, StringRef, matchAsmImpl> matchAsm={};
22029 }
22030
22031 static bool clobbersFlagRegisters(const SmallVector<StringRef, 4> &AsmPieces) {
22032
22033   if (AsmPieces.size() == 3 || AsmPieces.size() == 4) {
22034     if (std::count(AsmPieces.begin(), AsmPieces.end(), "~{cc}") &&
22035         std::count(AsmPieces.begin(), AsmPieces.end(), "~{flags}") &&
22036         std::count(AsmPieces.begin(), AsmPieces.end(), "~{fpsr}")) {
22037
22038       if (AsmPieces.size() == 3)
22039         return true;
22040       else if (std::count(AsmPieces.begin(), AsmPieces.end(), "~{dirflag}"))
22041         return true;
22042     }
22043   }
22044   return false;
22045 }
22046
22047 bool X86TargetLowering::ExpandInlineAsm(CallInst *CI) const {
22048   InlineAsm *IA = cast<InlineAsm>(CI->getCalledValue());
22049
22050   std::string AsmStr = IA->getAsmString();
22051
22052   IntegerType *Ty = dyn_cast<IntegerType>(CI->getType());
22053   if (!Ty || Ty->getBitWidth() % 16 != 0)
22054     return false;
22055
22056   // TODO: should remove alternatives from the asmstring: "foo {a|b}" -> "foo a"
22057   SmallVector<StringRef, 4> AsmPieces;
22058   SplitString(AsmStr, AsmPieces, ";\n");
22059
22060   switch (AsmPieces.size()) {
22061   default: return false;
22062   case 1:
22063     // FIXME: this should verify that we are targeting a 486 or better.  If not,
22064     // we will turn this bswap into something that will be lowered to logical
22065     // ops instead of emitting the bswap asm.  For now, we don't support 486 or
22066     // lower so don't worry about this.
22067     // bswap $0
22068     if (matchAsm(AsmPieces[0], "bswap", "$0") ||
22069         matchAsm(AsmPieces[0], "bswapl", "$0") ||
22070         matchAsm(AsmPieces[0], "bswapq", "$0") ||
22071         matchAsm(AsmPieces[0], "bswap", "${0:q}") ||
22072         matchAsm(AsmPieces[0], "bswapl", "${0:q}") ||
22073         matchAsm(AsmPieces[0], "bswapq", "${0:q}")) {
22074       // No need to check constraints, nothing other than the equivalent of
22075       // "=r,0" would be valid here.
22076       return IntrinsicLowering::LowerToByteSwap(CI);
22077     }
22078
22079     // rorw $$8, ${0:w}  -->  llvm.bswap.i16
22080     if (CI->getType()->isIntegerTy(16) &&
22081         IA->getConstraintString().compare(0, 5, "=r,0,") == 0 &&
22082         (matchAsm(AsmPieces[0], "rorw", "$$8,", "${0:w}") ||
22083          matchAsm(AsmPieces[0], "rolw", "$$8,", "${0:w}"))) {
22084       AsmPieces.clear();
22085       const std::string &ConstraintsStr = IA->getConstraintString();
22086       SplitString(StringRef(ConstraintsStr).substr(5), AsmPieces, ",");
22087       array_pod_sort(AsmPieces.begin(), AsmPieces.end());
22088       if (clobbersFlagRegisters(AsmPieces))
22089         return IntrinsicLowering::LowerToByteSwap(CI);
22090     }
22091     break;
22092   case 3:
22093     if (CI->getType()->isIntegerTy(32) &&
22094         IA->getConstraintString().compare(0, 5, "=r,0,") == 0 &&
22095         matchAsm(AsmPieces[0], "rorw", "$$8,", "${0:w}") &&
22096         matchAsm(AsmPieces[1], "rorl", "$$16,", "$0") &&
22097         matchAsm(AsmPieces[2], "rorw", "$$8,", "${0:w}")) {
22098       AsmPieces.clear();
22099       const std::string &ConstraintsStr = IA->getConstraintString();
22100       SplitString(StringRef(ConstraintsStr).substr(5), AsmPieces, ",");
22101       array_pod_sort(AsmPieces.begin(), AsmPieces.end());
22102       if (clobbersFlagRegisters(AsmPieces))
22103         return IntrinsicLowering::LowerToByteSwap(CI);
22104     }
22105
22106     if (CI->getType()->isIntegerTy(64)) {
22107       InlineAsm::ConstraintInfoVector Constraints = IA->ParseConstraints();
22108       if (Constraints.size() >= 2 &&
22109           Constraints[0].Codes.size() == 1 && Constraints[0].Codes[0] == "A" &&
22110           Constraints[1].Codes.size() == 1 && Constraints[1].Codes[0] == "0") {
22111         // bswap %eax / bswap %edx / xchgl %eax, %edx  -> llvm.bswap.i64
22112         if (matchAsm(AsmPieces[0], "bswap", "%eax") &&
22113             matchAsm(AsmPieces[1], "bswap", "%edx") &&
22114             matchAsm(AsmPieces[2], "xchgl", "%eax,", "%edx"))
22115           return IntrinsicLowering::LowerToByteSwap(CI);
22116       }
22117     }
22118     break;
22119   }
22120   return false;
22121 }
22122
22123 /// getConstraintType - Given a constraint letter, return the type of
22124 /// constraint it is for this target.
22125 X86TargetLowering::ConstraintType
22126 X86TargetLowering::getConstraintType(const std::string &Constraint) const {
22127   if (Constraint.size() == 1) {
22128     switch (Constraint[0]) {
22129     case 'R':
22130     case 'q':
22131     case 'Q':
22132     case 'f':
22133     case 't':
22134     case 'u':
22135     case 'y':
22136     case 'x':
22137     case 'Y':
22138     case 'l':
22139       return C_RegisterClass;
22140     case 'a':
22141     case 'b':
22142     case 'c':
22143     case 'd':
22144     case 'S':
22145     case 'D':
22146     case 'A':
22147       return C_Register;
22148     case 'I':
22149     case 'J':
22150     case 'K':
22151     case 'L':
22152     case 'M':
22153     case 'N':
22154     case 'G':
22155     case 'C':
22156     case 'e':
22157     case 'Z':
22158       return C_Other;
22159     default:
22160       break;
22161     }
22162   }
22163   return TargetLowering::getConstraintType(Constraint);
22164 }
22165
22166 /// Examine constraint type and operand type and determine a weight value.
22167 /// This object must already have been set up with the operand type
22168 /// and the current alternative constraint selected.
22169 TargetLowering::ConstraintWeight
22170   X86TargetLowering::getSingleConstraintMatchWeight(
22171     AsmOperandInfo &info, const char *constraint) const {
22172   ConstraintWeight weight = CW_Invalid;
22173   Value *CallOperandVal = info.CallOperandVal;
22174     // If we don't have a value, we can't do a match,
22175     // but allow it at the lowest weight.
22176   if (!CallOperandVal)
22177     return CW_Default;
22178   Type *type = CallOperandVal->getType();
22179   // Look at the constraint type.
22180   switch (*constraint) {
22181   default:
22182     weight = TargetLowering::getSingleConstraintMatchWeight(info, constraint);
22183   case 'R':
22184   case 'q':
22185   case 'Q':
22186   case 'a':
22187   case 'b':
22188   case 'c':
22189   case 'd':
22190   case 'S':
22191   case 'D':
22192   case 'A':
22193     if (CallOperandVal->getType()->isIntegerTy())
22194       weight = CW_SpecificReg;
22195     break;
22196   case 'f':
22197   case 't':
22198   case 'u':
22199     if (type->isFloatingPointTy())
22200       weight = CW_SpecificReg;
22201     break;
22202   case 'y':
22203     if (type->isX86_MMXTy() && Subtarget->hasMMX())
22204       weight = CW_SpecificReg;
22205     break;
22206   case 'x':
22207   case 'Y':
22208     if (((type->getPrimitiveSizeInBits() == 128) && Subtarget->hasSSE1()) ||
22209         ((type->getPrimitiveSizeInBits() == 256) && Subtarget->hasFp256()))
22210       weight = CW_Register;
22211     break;
22212   case 'I':
22213     if (ConstantInt *C = dyn_cast<ConstantInt>(info.CallOperandVal)) {
22214       if (C->getZExtValue() <= 31)
22215         weight = CW_Constant;
22216     }
22217     break;
22218   case 'J':
22219     if (ConstantInt *C = dyn_cast<ConstantInt>(CallOperandVal)) {
22220       if (C->getZExtValue() <= 63)
22221         weight = CW_Constant;
22222     }
22223     break;
22224   case 'K':
22225     if (ConstantInt *C = dyn_cast<ConstantInt>(CallOperandVal)) {
22226       if ((C->getSExtValue() >= -0x80) && (C->getSExtValue() <= 0x7f))
22227         weight = CW_Constant;
22228     }
22229     break;
22230   case 'L':
22231     if (ConstantInt *C = dyn_cast<ConstantInt>(CallOperandVal)) {
22232       if ((C->getZExtValue() == 0xff) || (C->getZExtValue() == 0xffff))
22233         weight = CW_Constant;
22234     }
22235     break;
22236   case 'M':
22237     if (ConstantInt *C = dyn_cast<ConstantInt>(CallOperandVal)) {
22238       if (C->getZExtValue() <= 3)
22239         weight = CW_Constant;
22240     }
22241     break;
22242   case 'N':
22243     if (ConstantInt *C = dyn_cast<ConstantInt>(CallOperandVal)) {
22244       if (C->getZExtValue() <= 0xff)
22245         weight = CW_Constant;
22246     }
22247     break;
22248   case 'G':
22249   case 'C':
22250     if (dyn_cast<ConstantFP>(CallOperandVal)) {
22251       weight = CW_Constant;
22252     }
22253     break;
22254   case 'e':
22255     if (ConstantInt *C = dyn_cast<ConstantInt>(CallOperandVal)) {
22256       if ((C->getSExtValue() >= -0x80000000LL) &&
22257           (C->getSExtValue() <= 0x7fffffffLL))
22258         weight = CW_Constant;
22259     }
22260     break;
22261   case 'Z':
22262     if (ConstantInt *C = dyn_cast<ConstantInt>(CallOperandVal)) {
22263       if (C->getZExtValue() <= 0xffffffff)
22264         weight = CW_Constant;
22265     }
22266     break;
22267   }
22268   return weight;
22269 }
22270
22271 /// LowerXConstraint - try to replace an X constraint, which matches anything,
22272 /// with another that has more specific requirements based on the type of the
22273 /// corresponding operand.
22274 const char *X86TargetLowering::
22275 LowerXConstraint(EVT ConstraintVT) const {
22276   // FP X constraints get lowered to SSE1/2 registers if available, otherwise
22277   // 'f' like normal targets.
22278   if (ConstraintVT.isFloatingPoint()) {
22279     if (Subtarget->hasSSE2())
22280       return "Y";
22281     if (Subtarget->hasSSE1())
22282       return "x";
22283   }
22284
22285   return TargetLowering::LowerXConstraint(ConstraintVT);
22286 }
22287
22288 /// LowerAsmOperandForConstraint - Lower the specified operand into the Ops
22289 /// vector.  If it is invalid, don't add anything to Ops.
22290 void X86TargetLowering::LowerAsmOperandForConstraint(SDValue Op,
22291                                                      std::string &Constraint,
22292                                                      std::vector<SDValue>&Ops,
22293                                                      SelectionDAG &DAG) const {
22294   SDValue Result;
22295
22296   // Only support length 1 constraints for now.
22297   if (Constraint.length() > 1) return;
22298
22299   char ConstraintLetter = Constraint[0];
22300   switch (ConstraintLetter) {
22301   default: break;
22302   case 'I':
22303     if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Op)) {
22304       if (C->getZExtValue() <= 31) {
22305         Result = DAG.getTargetConstant(C->getZExtValue(), Op.getValueType());
22306         break;
22307       }
22308     }
22309     return;
22310   case 'J':
22311     if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Op)) {
22312       if (C->getZExtValue() <= 63) {
22313         Result = DAG.getTargetConstant(C->getZExtValue(), Op.getValueType());
22314         break;
22315       }
22316     }
22317     return;
22318   case 'K':
22319     if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Op)) {
22320       if (isInt<8>(C->getSExtValue())) {
22321         Result = DAG.getTargetConstant(C->getZExtValue(), Op.getValueType());
22322         break;
22323       }
22324     }
22325     return;
22326   case 'N':
22327     if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Op)) {
22328       if (C->getZExtValue() <= 255) {
22329         Result = DAG.getTargetConstant(C->getZExtValue(), Op.getValueType());
22330         break;
22331       }
22332     }
22333     return;
22334   case 'e': {
22335     // 32-bit signed value
22336     if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Op)) {
22337       if (ConstantInt::isValueValidForType(Type::getInt32Ty(*DAG.getContext()),
22338                                            C->getSExtValue())) {
22339         // Widen to 64 bits here to get it sign extended.
22340         Result = DAG.getTargetConstant(C->getSExtValue(), MVT::i64);
22341         break;
22342       }
22343     // FIXME gcc accepts some relocatable values here too, but only in certain
22344     // memory models; it's complicated.
22345     }
22346     return;
22347   }
22348   case 'Z': {
22349     // 32-bit unsigned value
22350     if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Op)) {
22351       if (ConstantInt::isValueValidForType(Type::getInt32Ty(*DAG.getContext()),
22352                                            C->getZExtValue())) {
22353         Result = DAG.getTargetConstant(C->getZExtValue(), Op.getValueType());
22354         break;
22355       }
22356     }
22357     // FIXME gcc accepts some relocatable values here too, but only in certain
22358     // memory models; it's complicated.
22359     return;
22360   }
22361   case 'i': {
22362     // Literal immediates are always ok.
22363     if (ConstantSDNode *CST = dyn_cast<ConstantSDNode>(Op)) {
22364       // Widen to 64 bits here to get it sign extended.
22365       Result = DAG.getTargetConstant(CST->getSExtValue(), MVT::i64);
22366       break;
22367     }
22368
22369     // In any sort of PIC mode addresses need to be computed at runtime by
22370     // adding in a register or some sort of table lookup.  These can't
22371     // be used as immediates.
22372     if (Subtarget->isPICStyleGOT() || Subtarget->isPICStyleStubPIC())
22373       return;
22374
22375     // If we are in non-pic codegen mode, we allow the address of a global (with
22376     // an optional displacement) to be used with 'i'.
22377     GlobalAddressSDNode *GA = nullptr;
22378     int64_t Offset = 0;
22379
22380     // Match either (GA), (GA+C), (GA+C1+C2), etc.
22381     while (1) {
22382       if ((GA = dyn_cast<GlobalAddressSDNode>(Op))) {
22383         Offset += GA->getOffset();
22384         break;
22385       } else if (Op.getOpcode() == ISD::ADD) {
22386         if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Op.getOperand(1))) {
22387           Offset += C->getZExtValue();
22388           Op = Op.getOperand(0);
22389           continue;
22390         }
22391       } else if (Op.getOpcode() == ISD::SUB) {
22392         if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Op.getOperand(1))) {
22393           Offset += -C->getZExtValue();
22394           Op = Op.getOperand(0);
22395           continue;
22396         }
22397       }
22398
22399       // Otherwise, this isn't something we can handle, reject it.
22400       return;
22401     }
22402
22403     const GlobalValue *GV = GA->getGlobal();
22404     // If we require an extra load to get this address, as in PIC mode, we
22405     // can't accept it.
22406     if (isGlobalStubReference(
22407             Subtarget->ClassifyGlobalReference(GV, DAG.getTarget())))
22408       return;
22409
22410     Result = DAG.getTargetGlobalAddress(GV, SDLoc(Op),
22411                                         GA->getValueType(0), Offset);
22412     break;
22413   }
22414   }
22415
22416   if (Result.getNode()) {
22417     Ops.push_back(Result);
22418     return;
22419   }
22420   return TargetLowering::LowerAsmOperandForConstraint(Op, Constraint, Ops, DAG);
22421 }
22422
22423 std::pair<unsigned, const TargetRegisterClass*>
22424 X86TargetLowering::getRegForInlineAsmConstraint(const std::string &Constraint,
22425                                                 MVT VT) const {
22426   // First, see if this is a constraint that directly corresponds to an LLVM
22427   // register class.
22428   if (Constraint.size() == 1) {
22429     // GCC Constraint Letters
22430     switch (Constraint[0]) {
22431     default: break;
22432       // TODO: Slight differences here in allocation order and leaving
22433       // RIP in the class. Do they matter any more here than they do
22434       // in the normal allocation?
22435     case 'q':   // GENERAL_REGS in 64-bit mode, Q_REGS in 32-bit mode.
22436       if (Subtarget->is64Bit()) {
22437         if (VT == MVT::i32 || VT == MVT::f32)
22438           return std::make_pair(0U, &X86::GR32RegClass);
22439         if (VT == MVT::i16)
22440           return std::make_pair(0U, &X86::GR16RegClass);
22441         if (VT == MVT::i8 || VT == MVT::i1)
22442           return std::make_pair(0U, &X86::GR8RegClass);
22443         if (VT == MVT::i64 || VT == MVT::f64)
22444           return std::make_pair(0U, &X86::GR64RegClass);
22445         break;
22446       }
22447       // 32-bit fallthrough
22448     case 'Q':   // Q_REGS
22449       if (VT == MVT::i32 || VT == MVT::f32)
22450         return std::make_pair(0U, &X86::GR32_ABCDRegClass);
22451       if (VT == MVT::i16)
22452         return std::make_pair(0U, &X86::GR16_ABCDRegClass);
22453       if (VT == MVT::i8 || VT == MVT::i1)
22454         return std::make_pair(0U, &X86::GR8_ABCD_LRegClass);
22455       if (VT == MVT::i64)
22456         return std::make_pair(0U, &X86::GR64_ABCDRegClass);
22457       break;
22458     case 'r':   // GENERAL_REGS
22459     case 'l':   // INDEX_REGS
22460       if (VT == MVT::i8 || VT == MVT::i1)
22461         return std::make_pair(0U, &X86::GR8RegClass);
22462       if (VT == MVT::i16)
22463         return std::make_pair(0U, &X86::GR16RegClass);
22464       if (VT == MVT::i32 || VT == MVT::f32 || !Subtarget->is64Bit())
22465         return std::make_pair(0U, &X86::GR32RegClass);
22466       return std::make_pair(0U, &X86::GR64RegClass);
22467     case 'R':   // LEGACY_REGS
22468       if (VT == MVT::i8 || VT == MVT::i1)
22469         return std::make_pair(0U, &X86::GR8_NOREXRegClass);
22470       if (VT == MVT::i16)
22471         return std::make_pair(0U, &X86::GR16_NOREXRegClass);
22472       if (VT == MVT::i32 || !Subtarget->is64Bit())
22473         return std::make_pair(0U, &X86::GR32_NOREXRegClass);
22474       return std::make_pair(0U, &X86::GR64_NOREXRegClass);
22475     case 'f':  // FP Stack registers.
22476       // If SSE is enabled for this VT, use f80 to ensure the isel moves the
22477       // value to the correct fpstack register class.
22478       if (VT == MVT::f32 && !isScalarFPTypeInSSEReg(VT))
22479         return std::make_pair(0U, &X86::RFP32RegClass);
22480       if (VT == MVT::f64 && !isScalarFPTypeInSSEReg(VT))
22481         return std::make_pair(0U, &X86::RFP64RegClass);
22482       return std::make_pair(0U, &X86::RFP80RegClass);
22483     case 'y':   // MMX_REGS if MMX allowed.
22484       if (!Subtarget->hasMMX()) break;
22485       return std::make_pair(0U, &X86::VR64RegClass);
22486     case 'Y':   // SSE_REGS if SSE2 allowed
22487       if (!Subtarget->hasSSE2()) break;
22488       // FALL THROUGH.
22489     case 'x':   // SSE_REGS if SSE1 allowed or AVX_REGS if AVX allowed
22490       if (!Subtarget->hasSSE1()) break;
22491
22492       switch (VT.SimpleTy) {
22493       default: break;
22494       // Scalar SSE types.
22495       case MVT::f32:
22496       case MVT::i32:
22497         return std::make_pair(0U, &X86::FR32RegClass);
22498       case MVT::f64:
22499       case MVT::i64:
22500         return std::make_pair(0U, &X86::FR64RegClass);
22501       // Vector types.
22502       case MVT::v16i8:
22503       case MVT::v8i16:
22504       case MVT::v4i32:
22505       case MVT::v2i64:
22506       case MVT::v4f32:
22507       case MVT::v2f64:
22508         return std::make_pair(0U, &X86::VR128RegClass);
22509       // AVX types.
22510       case MVT::v32i8:
22511       case MVT::v16i16:
22512       case MVT::v8i32:
22513       case MVT::v4i64:
22514       case MVT::v8f32:
22515       case MVT::v4f64:
22516         return std::make_pair(0U, &X86::VR256RegClass);
22517       case MVT::v8f64:
22518       case MVT::v16f32:
22519       case MVT::v16i32:
22520       case MVT::v8i64:
22521         return std::make_pair(0U, &X86::VR512RegClass);
22522       }
22523       break;
22524     }
22525   }
22526
22527   // Use the default implementation in TargetLowering to convert the register
22528   // constraint into a member of a register class.
22529   std::pair<unsigned, const TargetRegisterClass*> Res;
22530   Res = TargetLowering::getRegForInlineAsmConstraint(Constraint, VT);
22531
22532   // Not found as a standard register?
22533   if (!Res.second) {
22534     // Map st(0) -> st(7) -> ST0
22535     if (Constraint.size() == 7 && Constraint[0] == '{' &&
22536         tolower(Constraint[1]) == 's' &&
22537         tolower(Constraint[2]) == 't' &&
22538         Constraint[3] == '(' &&
22539         (Constraint[4] >= '0' && Constraint[4] <= '7') &&
22540         Constraint[5] == ')' &&
22541         Constraint[6] == '}') {
22542
22543       Res.first = X86::ST0+Constraint[4]-'0';
22544       Res.second = &X86::RFP80RegClass;
22545       return Res;
22546     }
22547
22548     // GCC allows "st(0)" to be called just plain "st".
22549     if (StringRef("{st}").equals_lower(Constraint)) {
22550       Res.first = X86::ST0;
22551       Res.second = &X86::RFP80RegClass;
22552       return Res;
22553     }
22554
22555     // flags -> EFLAGS
22556     if (StringRef("{flags}").equals_lower(Constraint)) {
22557       Res.first = X86::EFLAGS;
22558       Res.second = &X86::CCRRegClass;
22559       return Res;
22560     }
22561
22562     // 'A' means EAX + EDX.
22563     if (Constraint == "A") {
22564       Res.first = X86::EAX;
22565       Res.second = &X86::GR32_ADRegClass;
22566       return Res;
22567     }
22568     return Res;
22569   }
22570
22571   // Otherwise, check to see if this is a register class of the wrong value
22572   // type.  For example, we want to map "{ax},i32" -> {eax}, we don't want it to
22573   // turn into {ax},{dx}.
22574   if (Res.second->hasType(VT))
22575     return Res;   // Correct type already, nothing to do.
22576
22577   // All of the single-register GCC register classes map their values onto
22578   // 16-bit register pieces "ax","dx","cx","bx","si","di","bp","sp".  If we
22579   // really want an 8-bit or 32-bit register, map to the appropriate register
22580   // class and return the appropriate register.
22581   if (Res.second == &X86::GR16RegClass) {
22582     if (VT == MVT::i8 || VT == MVT::i1) {
22583       unsigned DestReg = 0;
22584       switch (Res.first) {
22585       default: break;
22586       case X86::AX: DestReg = X86::AL; break;
22587       case X86::DX: DestReg = X86::DL; break;
22588       case X86::CX: DestReg = X86::CL; break;
22589       case X86::BX: DestReg = X86::BL; break;
22590       }
22591       if (DestReg) {
22592         Res.first = DestReg;
22593         Res.second = &X86::GR8RegClass;
22594       }
22595     } else if (VT == MVT::i32 || VT == MVT::f32) {
22596       unsigned DestReg = 0;
22597       switch (Res.first) {
22598       default: break;
22599       case X86::AX: DestReg = X86::EAX; break;
22600       case X86::DX: DestReg = X86::EDX; break;
22601       case X86::CX: DestReg = X86::ECX; break;
22602       case X86::BX: DestReg = X86::EBX; break;
22603       case X86::SI: DestReg = X86::ESI; break;
22604       case X86::DI: DestReg = X86::EDI; break;
22605       case X86::BP: DestReg = X86::EBP; break;
22606       case X86::SP: DestReg = X86::ESP; break;
22607       }
22608       if (DestReg) {
22609         Res.first = DestReg;
22610         Res.second = &X86::GR32RegClass;
22611       }
22612     } else if (VT == MVT::i64 || VT == MVT::f64) {
22613       unsigned DestReg = 0;
22614       switch (Res.first) {
22615       default: break;
22616       case X86::AX: DestReg = X86::RAX; break;
22617       case X86::DX: DestReg = X86::RDX; break;
22618       case X86::CX: DestReg = X86::RCX; break;
22619       case X86::BX: DestReg = X86::RBX; break;
22620       case X86::SI: DestReg = X86::RSI; break;
22621       case X86::DI: DestReg = X86::RDI; break;
22622       case X86::BP: DestReg = X86::RBP; break;
22623       case X86::SP: DestReg = X86::RSP; break;
22624       }
22625       if (DestReg) {
22626         Res.first = DestReg;
22627         Res.second = &X86::GR64RegClass;
22628       }
22629     }
22630   } else if (Res.second == &X86::FR32RegClass ||
22631              Res.second == &X86::FR64RegClass ||
22632              Res.second == &X86::VR128RegClass ||
22633              Res.second == &X86::VR256RegClass ||
22634              Res.second == &X86::FR32XRegClass ||
22635              Res.second == &X86::FR64XRegClass ||
22636              Res.second == &X86::VR128XRegClass ||
22637              Res.second == &X86::VR256XRegClass ||
22638              Res.second == &X86::VR512RegClass) {
22639     // Handle references to XMM physical registers that got mapped into the
22640     // wrong class.  This can happen with constraints like {xmm0} where the
22641     // target independent register mapper will just pick the first match it can
22642     // find, ignoring the required type.
22643
22644     if (VT == MVT::f32 || VT == MVT::i32)
22645       Res.second = &X86::FR32RegClass;
22646     else if (VT == MVT::f64 || VT == MVT::i64)
22647       Res.second = &X86::FR64RegClass;
22648     else if (X86::VR128RegClass.hasType(VT))
22649       Res.second = &X86::VR128RegClass;
22650     else if (X86::VR256RegClass.hasType(VT))
22651       Res.second = &X86::VR256RegClass;
22652     else if (X86::VR512RegClass.hasType(VT))
22653       Res.second = &X86::VR512RegClass;
22654   }
22655
22656   return Res;
22657 }
22658
22659 int X86TargetLowering::getScalingFactorCost(const AddrMode &AM,
22660                                             Type *Ty) const {
22661   // Scaling factors are not free at all.
22662   // An indexed folded instruction, i.e., inst (reg1, reg2, scale),
22663   // will take 2 allocations in the out of order engine instead of 1
22664   // for plain addressing mode, i.e. inst (reg1).
22665   // E.g.,
22666   // vaddps (%rsi,%drx), %ymm0, %ymm1
22667   // Requires two allocations (one for the load, one for the computation)
22668   // whereas:
22669   // vaddps (%rsi), %ymm0, %ymm1
22670   // Requires just 1 allocation, i.e., freeing allocations for other operations
22671   // and having less micro operations to execute.
22672   //
22673   // For some X86 architectures, this is even worse because for instance for
22674   // stores, the complex addressing mode forces the instruction to use the
22675   // "load" ports instead of the dedicated "store" port.
22676   // E.g., on Haswell:
22677   // vmovaps %ymm1, (%r8, %rdi) can use port 2 or 3.
22678   // vmovaps %ymm1, (%r8) can use port 2, 3, or 7.
22679   if (isLegalAddressingMode(AM, Ty))
22680     // Scale represents reg2 * scale, thus account for 1
22681     // as soon as we use a second register.
22682     return AM.Scale != 0;
22683   return -1;
22684 }
22685
22686 bool X86TargetLowering::isTargetFTOL() const {
22687   return Subtarget->isTargetKnownWindowsMSVC() && !Subtarget->is64Bit();
22688 }