lib/Target/X86/X86CodeEmitter.cpp

   1 //===-- X86/X86CodeEmitter.cpp - Convert X86 code to machine code ---------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the pass that transforms the X86 machine instructions into
  11 // relocatable machine code.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #define DEBUG_TYPE "x86-emitter"
  16 #include "X86InstrInfo.h"
  17 #include "X86JITInfo.h"
  18 #include "X86Subtarget.h"
  19 #include "X86TargetMachine.h"
  20 #include "X86Relocations.h"
  21 #include "X86.h"
  22 #include "llvm/PassManager.h"
  23 #include "llvm/CodeGen/MachineCodeEmitter.h"
  24 #include "llvm/CodeGen/JITCodeEmitter.h"
  25 #include "llvm/CodeGen/ObjectCodeEmitter.h"
  26 #include "llvm/CodeGen/MachineFunctionPass.h"
  27 #include "llvm/CodeGen/MachineInstr.h"
  28 #include "llvm/CodeGen/MachineModuleInfo.h"
  29 #include "llvm/CodeGen/Passes.h"
  30 #include "llvm/Function.h"
  31 #include "llvm/ADT/Statistic.h"
  32 #include "llvm/Support/Compiler.h"
  33 #include "llvm/Support/Debug.h"
  34 #include "llvm/Support/ErrorHandling.h"
  35 #include "llvm/Support/raw_ostream.h"
  36 #include "llvm/Target/TargetOptions.h"
  37 using namespace llvm;
  38
  39 STATISTIC(NumEmitted, "Number of machine instructions emitted");
  40
  41 namespace {
  42 template<class CodeEmitter>
  43   class VISIBILITY_HIDDEN Emitter : public MachineFunctionPass {
  44     const X86InstrInfo  *II;
  45     const TargetData    *TD;
  46     X86TargetMachine    &TM;
  47     CodeEmitter         &MCE;
  48     intptr_t PICBaseOffset;
  49     bool Is64BitMode;
  50     bool IsPIC;
  51   public:
  52     static char ID;
  53     explicit Emitter(X86TargetMachine &tm, CodeEmitter &mce)
  54       : MachineFunctionPass(&ID), II(0), TD(0), TM(tm),
  55       MCE(mce), PICBaseOffset(0), Is64BitMode(false),
  56       IsPIC(TM.getRelocationModel() == Reloc::PIC_) {}
  57     Emitter(X86TargetMachine &tm, CodeEmitter &mce,
  58             const X86InstrInfo &ii, const TargetData &td, bool is64)
  59       : MachineFunctionPass(&ID), II(&ii), TD(&td), TM(tm),
  60       MCE(mce), PICBaseOffset(0), Is64BitMode(is64),
  61       IsPIC(TM.getRelocationModel() == Reloc::PIC_) {}
  62
  63     bool runOnMachineFunction(MachineFunction &MF);
  64
  65     virtual const char *getPassName() const {
  66       return "X86 Machine Code Emitter";
  67     }
  68
  69     void emitInstruction(const MachineInstr &MI,
  70                          const TargetInstrDesc *Desc);
  71
  72     void getAnalysisUsage(AnalysisUsage &AU) const {
  73       AU.addRequired<MachineModuleInfo>();
  74       MachineFunctionPass::getAnalysisUsage(AU);
  75     }
  76
  77   private:
  78     void emitPCRelativeBlockAddress(MachineBasicBlock *MBB);
  79     void emitGlobalAddress(GlobalValue *GV, unsigned Reloc,
  80                            intptr_t Disp = 0, intptr_t PCAdj = 0,
  81                            bool NeedStub = false, bool Indirect = false);
  82     void emitExternalSymbolAddress(const char *ES, unsigned Reloc);
  83     void emitConstPoolAddress(unsigned CPI, unsigned Reloc, intptr_t Disp = 0,
  84                               intptr_t PCAdj = 0);
  85     void emitJumpTableAddress(unsigned JTI, unsigned Reloc,
  86                               intptr_t PCAdj = 0);
  87
  88     void emitDisplacementField(const MachineOperand *RelocOp, int DispVal,
  89                                intptr_t PCAdj = 0);
  90
  91     void emitRegModRMByte(unsigned ModRMReg, unsigned RegOpcodeField);
  92     void emitRegModRMByte(unsigned RegOpcodeField);
  93     void emitSIBByte(unsigned SS, unsigned Index, unsigned Base);
  94     void emitConstant(uint64_t Val, unsigned Size);
  95
  96     void emitMemModRMByte(const MachineInstr &MI,
  97                           unsigned Op, unsigned RegOpcodeField,
  98                           intptr_t PCAdj = 0);
  99
 100     unsigned getX86RegNum(unsigned RegNo) const;
 101
 102     bool gvNeedsNonLazyPtr(const GlobalValue *GV);
 103   };
 104
 105 template<class CodeEmitter>
 106   char Emitter<CodeEmitter>::ID = 0;
 107 }
 108
 109 /// createX86CodeEmitterPass - Return a pass that emits the collected X86 code
 110 /// to the specified templated MachineCodeEmitter object.
 111
 112 FunctionPass *llvm::createX86CodeEmitterPass(X86TargetMachine &TM,
 113                                              MachineCodeEmitter &MCE) {
 114   return new Emitter<MachineCodeEmitter>(TM, MCE);
 115 }
 116 FunctionPass *llvm::createX86JITCodeEmitterPass(X86TargetMachine &TM,
 117                                                 JITCodeEmitter &JCE) {
 118   return new Emitter<JITCodeEmitter>(TM, JCE);
 119 }
 120 FunctionPass *llvm::createX86ObjectCodeEmitterPass(X86TargetMachine &TM,
 121                                                    ObjectCodeEmitter &OCE) {
 122   return new Emitter<ObjectCodeEmitter>(TM, OCE);
 123 }
 124
 125 template<class CodeEmitter>
 126 bool Emitter<CodeEmitter>::runOnMachineFunction(MachineFunction &MF) {
 127
 128   MCE.setModuleInfo(&getAnalysis<MachineModuleInfo>());
 129
 130   II = TM.getInstrInfo();
 131   TD = TM.getTargetData();
 132   Is64BitMode = TM.getSubtarget<X86Subtarget>().is64Bit();
 133   IsPIC = TM.getRelocationModel() == Reloc::PIC_;
 134
 135   do {
 136     DOUT << "JITTing function '" << MF.getFunction()->getName() << "'\n";
 137     MCE.startFunction(MF);
 138     for (MachineFunction::iterator MBB = MF.begin(), E = MF.end();
 139          MBB != E; ++MBB) {
 140       MCE.StartMachineBasicBlock(MBB);
 141       for (MachineBasicBlock::const_iterator I = MBB->begin(), E = MBB->end();
 142            I != E; ++I) {
 143         const TargetInstrDesc &Desc = I->getDesc();
 144         emitInstruction(*I, &Desc);
 145         // MOVPC32r is basically a call plus a pop instruction.
 146         if (Desc.getOpcode() == X86::MOVPC32r)
 147           emitInstruction(*I, &II->get(X86::POP32r));
 148         NumEmitted++;  // Keep track of the # of mi's emitted
 149       }
 150     }
 151   } while (MCE.finishFunction(MF));
 152
 153   return false;
 154 }
 155
 156 /// emitPCRelativeBlockAddress - This method keeps track of the information
 157 /// necessary to resolve the address of this block later and emits a dummy
 158 /// value.
 159 ///
 160 template<class CodeEmitter>
 161 void Emitter<CodeEmitter>::emitPCRelativeBlockAddress(MachineBasicBlock *MBB) {
 162   // Remember where this reference was and where it is to so we can
 163   // deal with it later.
 164   MCE.addRelocation(MachineRelocation::getBB(MCE.getCurrentPCOffset(),
 165                                              X86::reloc_pcrel_word, MBB));
 166   MCE.emitWordLE(0);
 167 }
 168
 169 /// emitGlobalAddress - Emit the specified address to the code stream assuming
 170 /// this is part of a "take the address of a global" instruction.
 171 ///
 172 template<class CodeEmitter>
 173 void Emitter<CodeEmitter>::emitGlobalAddress(GlobalValue *GV, unsigned Reloc,
 174                                 intptr_t Disp /* = 0 */,
 175                                 intptr_t PCAdj /* = 0 */,
 176                                 bool NeedStub /* = false */,
 177                                 bool Indirect /* = false */) {
 178   intptr_t RelocCST = 0;
 179   if (Reloc == X86::reloc_picrel_word)
 180     RelocCST = PICBaseOffset;
 181   else if (Reloc == X86::reloc_pcrel_word)
 182     RelocCST = PCAdj;
 183   MachineRelocation MR = Indirect
 184     ? MachineRelocation::getIndirectSymbol(MCE.getCurrentPCOffset(), Reloc,
 185                                            GV, RelocCST, NeedStub)
 186     : MachineRelocation::getGV(MCE.getCurrentPCOffset(), Reloc,
 187                                GV, RelocCST, NeedStub);
 188   MCE.addRelocation(MR);
 189   // The relocated value will be added to the displacement
 190   if (Reloc == X86::reloc_absolute_dword)
 191     MCE.emitDWordLE(Disp);
 192   else
 193     MCE.emitWordLE((int32_t)Disp);
 194 }
 195
 196 /// emitExternalSymbolAddress - Arrange for the address of an external symbol to
 197 /// be emitted to the current location in the function, and allow it to be PC
 198 /// relative.
 199 template<class CodeEmitter>
 200 void Emitter<CodeEmitter>::emitExternalSymbolAddress(const char *ES,
 201                                                      unsigned Reloc) {
 202   intptr_t RelocCST = (Reloc == X86::reloc_picrel_word) ? PICBaseOffset : 0;
 203   MCE.addRelocation(MachineRelocation::getExtSym(MCE.getCurrentPCOffset(),
 204                                                  Reloc, ES, RelocCST));
 205   if (Reloc == X86::reloc_absolute_dword)
 206     MCE.emitDWordLE(0);
 207   else
 208     MCE.emitWordLE(0);
 209 }
 210
 211 /// emitConstPoolAddress - Arrange for the address of an constant pool
 212 /// to be emitted to the current location in the function, and allow it to be PC
 213 /// relative.
 214 template<class CodeEmitter>
 215 void Emitter<CodeEmitter>::emitConstPoolAddress(unsigned CPI, unsigned Reloc,
 216                                    intptr_t Disp /* = 0 */,
 217                                    intptr_t PCAdj /* = 0 */) {
 218   intptr_t RelocCST = 0;
 219   if (Reloc == X86::reloc_picrel_word)
 220     RelocCST = PICBaseOffset;
 221   else if (Reloc == X86::reloc_pcrel_word)
 222     RelocCST = PCAdj;
 223   MCE.addRelocation(MachineRelocation::getConstPool(MCE.getCurrentPCOffset(),
 224                                                     Reloc, CPI, RelocCST));
 225   // The relocated value will be added to the displacement
 226   if (Reloc == X86::reloc_absolute_dword)
 227     MCE.emitDWordLE(Disp);
 228   else
 229     MCE.emitWordLE((int32_t)Disp);
 230 }
 231
 232 /// emitJumpTableAddress - Arrange for the address of a jump table to
 233 /// be emitted to the current location in the function, and allow it to be PC
 234 /// relative.
 235 template<class CodeEmitter>
 236 void Emitter<CodeEmitter>::emitJumpTableAddress(unsigned JTI, unsigned Reloc,
 237                                    intptr_t PCAdj /* = 0 */) {
 238   intptr_t RelocCST = 0;
 239   if (Reloc == X86::reloc_picrel_word)
 240     RelocCST = PICBaseOffset;
 241   else if (Reloc == X86::reloc_pcrel_word)
 242     RelocCST = PCAdj;
 243   MCE.addRelocation(MachineRelocation::getJumpTable(MCE.getCurrentPCOffset(),
 244                                                     Reloc, JTI, RelocCST));
 245   // The relocated value will be added to the displacement
 246   if (Reloc == X86::reloc_absolute_dword)
 247     MCE.emitDWordLE(0);
 248   else
 249     MCE.emitWordLE(0);
 250 }
 251
 252 template<class CodeEmitter>
 253 unsigned Emitter<CodeEmitter>::getX86RegNum(unsigned RegNo) const {
 254   return II->getRegisterInfo().getX86RegNum(RegNo);
 255 }
 256
 257 inline static unsigned char ModRMByte(unsigned Mod, unsigned RegOpcode,
 258                                       unsigned RM) {
 259   assert(Mod < 4 && RegOpcode < 8 && RM < 8 && "ModRM Fields out of range!");
 260   return RM | (RegOpcode << 3) | (Mod << 6);
 261 }
 262
 263 template<class CodeEmitter>
 264 void Emitter<CodeEmitter>::emitRegModRMByte(unsigned ModRMReg,
 265                                             unsigned RegOpcodeFld){
 266   MCE.emitByte(ModRMByte(3, RegOpcodeFld, getX86RegNum(ModRMReg)));
 267 }
 268
 269 template<class CodeEmitter>
 270 void Emitter<CodeEmitter>::emitRegModRMByte(unsigned RegOpcodeFld) {
 271   MCE.emitByte(ModRMByte(3, RegOpcodeFld, 0));
 272 }
 273
 274 template<class CodeEmitter>
 275 void Emitter<CodeEmitter>::emitSIBByte(unsigned SS,
 276                                        unsigned Index,
 277                                        unsigned Base) {
 278   // SIB byte is in the same format as the ModRMByte...
 279   MCE.emitByte(ModRMByte(SS, Index, Base));
 280 }
 281
 282 template<class CodeEmitter>
 283 void Emitter<CodeEmitter>::emitConstant(uint64_t Val, unsigned Size) {
 284   // Output the constant in little endian byte order...
 285   for (unsigned i = 0; i != Size; ++i) {
 286     MCE.emitByte(Val & 255);
 287     Val >>= 8;
 288   }
 289 }
 290
 291 /// isDisp8 - Return true if this signed displacement fits in a 8-bit
 292 /// sign-extended field.
 293 static bool isDisp8(int Value) {
 294   return Value == (signed char)Value;
 295 }
 296
 297 template<class CodeEmitter>
 298 bool Emitter<CodeEmitter>::gvNeedsNonLazyPtr(const GlobalValue *GV) {
 299   // For Darwin, simulate the linktime GOT by using the same non-lazy-pointer
 300   // mechanism as 32-bit mode.
 301   return (!Is64BitMode || TM.getSubtarget<X86Subtarget>().isTargetDarwin()) &&
 302     TM.getSubtarget<X86Subtarget>().GVRequiresExtraLoad(GV, TM, false);
 303 }
 304
 305 template<class CodeEmitter>
 306 void Emitter<CodeEmitter>::emitDisplacementField(const MachineOperand *RelocOp,
 307                                                  int DispVal, intptr_t PCAdj) {
 308   // If this is a simple integer displacement that doesn't require a relocation,
 309   // emit it now.
 310   if (!RelocOp) {
 311     emitConstant(DispVal, 4);
 312     return;
 313   }
 314
 315   // Otherwise, this is something that requires a relocation.  Emit it as such
 316   // now.
 317   if (RelocOp->isGlobal()) {
 318     // In 64-bit static small code model, we could potentially emit absolute.
 319     // But it's probably not beneficial.
 320     //  89 05 00 00 00 00     mov    %eax,0(%rip)  # PC-relative
 321     //  89 04 25 00 00 00 00  mov    %eax,0x0      # Absolute
 322     unsigned rt = Is64BitMode ? X86::reloc_pcrel_word
 323       : (IsPIC ? X86::reloc_picrel_word : X86::reloc_absolute_word);
 324     bool NeedStub = isa<Function>(RelocOp->getGlobal());
 325     bool Indirect = gvNeedsNonLazyPtr(RelocOp->getGlobal());
 326     emitGlobalAddress(RelocOp->getGlobal(), rt, RelocOp->getOffset(),
 327                       PCAdj, NeedStub, Indirect);
 328   } else if (RelocOp->isCPI()) {
 329     unsigned rt = Is64BitMode ? X86::reloc_pcrel_word : X86::reloc_picrel_word;
 330     emitConstPoolAddress(RelocOp->getIndex(), rt,
 331                          RelocOp->getOffset(), PCAdj);
 332   } else if (RelocOp->isJTI()) {
 333     unsigned rt = Is64BitMode ? X86::reloc_pcrel_word : X86::reloc_picrel_word;
 334     emitJumpTableAddress(RelocOp->getIndex(), rt, PCAdj);
 335   } else {
 336     assert(0 && "Unknown value to relocate!");
 337   }
 338 }
 339
 340 template<class CodeEmitter>
 341 void Emitter<CodeEmitter>::emitMemModRMByte(const MachineInstr &MI,
 342                                unsigned Op, unsigned RegOpcodeField,
 343                                intptr_t PCAdj) {
 344   const MachineOperand &Op3 = MI.getOperand(Op+3);
 345   int DispVal = 0;
 346   const MachineOperand *DispForReloc = 0;
 347
 348   // Figure out what sort of displacement we have to handle here.
 349   if (Op3.isGlobal()) {
 350     DispForReloc = &Op3;
 351   } else if (Op3.isCPI()) {
 352     if (Is64BitMode || IsPIC) {
 353       DispForReloc = &Op3;
 354     } else {
 355       DispVal += MCE.getConstantPoolEntryAddress(Op3.getIndex());
 356       DispVal += Op3.getOffset();
 357     }
 358   } else if (Op3.isJTI()) {
 359     if (Is64BitMode || IsPIC) {
 360       DispForReloc = &Op3;
 361     } else {
 362       DispVal += MCE.getJumpTableEntryAddress(Op3.getIndex());
 363     }
 364   } else {
 365     DispVal = Op3.getImm();
 366   }
 367
 368   const MachineOperand &Base     = MI.getOperand(Op);
 369   const MachineOperand &Scale    = MI.getOperand(Op+1);
 370   const MachineOperand &IndexReg = MI.getOperand(Op+2);
 371
 372   unsigned BaseReg = Base.getReg();
 373
 374   // Is a SIB byte needed?
 375   if ((!Is64BitMode || DispForReloc || BaseReg != 0) &&
 376       IndexReg.getReg() == 0 &&
 377       (BaseReg == 0 || BaseReg == X86::RIP ||
 378        getX86RegNum(BaseReg) != N86::ESP)) {
 379     if (BaseReg == 0 ||
 380         BaseReg == X86::RIP) {  // Just a displacement?
 381       // Emit special case [disp32] encoding
 382       MCE.emitByte(ModRMByte(0, RegOpcodeField, 5));
 383
 384       emitDisplacementField(DispForReloc, DispVal, PCAdj);
 385     } else {
 386       unsigned BaseRegNo = getX86RegNum(BaseReg);
 387       if (!DispForReloc && DispVal == 0 && BaseRegNo != N86::EBP) {
 388         // Emit simple indirect register encoding... [EAX] f.e.
 389         MCE.emitByte(ModRMByte(0, RegOpcodeField, BaseRegNo));
 390       } else if (!DispForReloc && isDisp8(DispVal)) {
 391         // Emit the disp8 encoding... [REG+disp8]
 392         MCE.emitByte(ModRMByte(1, RegOpcodeField, BaseRegNo));
 393         emitConstant(DispVal, 1);
 394       } else {
 395         // Emit the most general non-SIB encoding: [REG+disp32]
 396         MCE.emitByte(ModRMByte(2, RegOpcodeField, BaseRegNo));
 397         emitDisplacementField(DispForReloc, DispVal, PCAdj);
 398       }
 399     }
 400
 401   } else {  // We need a SIB byte, so start by outputting the ModR/M byte first
 402     assert(IndexReg.getReg() != X86::ESP &&
 403            IndexReg.getReg() != X86::RSP && "Cannot use ESP as index reg!");
 404
 405     bool ForceDisp32 = false;
 406     bool ForceDisp8  = false;
 407     if (BaseReg == 0) {
 408       // If there is no base register, we emit the special case SIB byte with
 409       // MOD=0, BASE=5, to JUST get the index, scale, and displacement.
 410       MCE.emitByte(ModRMByte(0, RegOpcodeField, 4));
 411       ForceDisp32 = true;
 412     } else if (DispForReloc) {
 413       // Emit the normal disp32 encoding.
 414       MCE.emitByte(ModRMByte(2, RegOpcodeField, 4));
 415       ForceDisp32 = true;
 416     } else if (DispVal == 0 && getX86RegNum(BaseReg) != N86::EBP) {
 417       // Emit no displacement ModR/M byte
 418       MCE.emitByte(ModRMByte(0, RegOpcodeField, 4));
 419     } else if (isDisp8(DispVal)) {
 420       // Emit the disp8 encoding...
 421       MCE.emitByte(ModRMByte(1, RegOpcodeField, 4));
 422       ForceDisp8 = true;           // Make sure to force 8 bit disp if Base=EBP
 423     } else {
 424       // Emit the normal disp32 encoding...
 425       MCE.emitByte(ModRMByte(2, RegOpcodeField, 4));
 426     }
 427
 428     // Calculate what the SS field value should be...
 429     static const unsigned SSTable[] = { ~0, 0, 1, ~0, 2, ~0, ~0, ~0, 3 };
 430     unsigned SS = SSTable[Scale.getImm()];
 431
 432     if (BaseReg == 0) {
 433       // Handle the SIB byte for the case where there is no base.  The
 434       // displacement has already been output.
 435       unsigned IndexRegNo;
 436       if (IndexReg.getReg())
 437         IndexRegNo = getX86RegNum(IndexReg.getReg());
 438       else
 439         IndexRegNo = 4;   // For example [ESP+1*<noreg>+4]
 440       emitSIBByte(SS, IndexRegNo, 5);
 441     } else {
 442       unsigned BaseRegNo = getX86RegNum(BaseReg);
 443       unsigned IndexRegNo;
 444       if (IndexReg.getReg())
 445         IndexRegNo = getX86RegNum(IndexReg.getReg());
 446       else
 447         IndexRegNo = 4;   // For example [ESP+1*<noreg>+4]
 448       emitSIBByte(SS, IndexRegNo, BaseRegNo);
 449     }
 450
 451     // Do we need to output a displacement?
 452     if (ForceDisp8) {
 453       emitConstant(DispVal, 1);
 454     } else if (DispVal != 0 || ForceDisp32) {
 455       emitDisplacementField(DispForReloc, DispVal, PCAdj);
 456     }
 457   }
 458 }
 459
 460 template<class CodeEmitter>
 461 void Emitter<CodeEmitter>::emitInstruction(
 462                               const MachineInstr &MI,
 463                               const TargetInstrDesc *Desc) {
 464   DOUT << MI;
 465
 466   unsigned Opcode = Desc->Opcode;
 467
 468   // Emit the lock opcode prefix as needed.
 469   if (Desc->TSFlags & X86II::LOCK) MCE.emitByte(0xF0);
 470
 471   // Emit segment override opcode prefix as needed.
 472   switch (Desc->TSFlags & X86II::SegOvrMask) {
 473   case X86II::FS:
 474     MCE.emitByte(0x64);
 475     break;
 476   case X86II::GS:
 477     MCE.emitByte(0x65);
 478     break;
 479   default: assert(0 && "Invalid segment!");
 480   case 0: break;  // No segment override!
 481   }
 482
 483   // Emit the repeat opcode prefix as needed.
 484   if ((Desc->TSFlags & X86II::Op0Mask) == X86II::REP) MCE.emitByte(0xF3);
 485
 486   // Emit the operand size opcode prefix as needed.
 487   if (Desc->TSFlags & X86II::OpSize) MCE.emitByte(0x66);
 488
 489   // Emit the address size opcode prefix as needed.
 490   if (Desc->TSFlags & X86II::AdSize) MCE.emitByte(0x67);
 491
 492   bool Need0FPrefix = false;
 493   switch (Desc->TSFlags & X86II::Op0Mask) {
 494   case X86II::TB:  // Two-byte opcode prefix
 495   case X86II::T8:  // 0F 38
 496   case X86II::TA:  // 0F 3A
 497     Need0FPrefix = true;
 498     break;
 499   case X86II::REP: break; // already handled.
 500   case X86II::XS:   // F3 0F
 501     MCE.emitByte(0xF3);
 502     Need0FPrefix = true;
 503     break;
 504   case X86II::XD:   // F2 0F
 505     MCE.emitByte(0xF2);
 506     Need0FPrefix = true;
 507     break;
 508   case X86II::D8: case X86II::D9: case X86II::DA: case X86II::DB:
 509   case X86II::DC: case X86II::DD: case X86II::DE: case X86II::DF:
 510     MCE.emitByte(0xD8+
 511                  (((Desc->TSFlags & X86II::Op0Mask)-X86II::D8)
 512                                    >> X86II::Op0Shift));
 513     break; // Two-byte opcode prefix
 514   default: assert(0 && "Invalid prefix!");
 515   case 0: break;  // No prefix!
 516   }
 517
 518   if (Is64BitMode) {
 519     // REX prefix
 520     unsigned REX = X86InstrInfo::determineREX(MI);
 521     if (REX)
 522       MCE.emitByte(0x40 | REX);
 523   }
 524
 525   // 0x0F escape code must be emitted just before the opcode.
 526   if (Need0FPrefix)
 527     MCE.emitByte(0x0F);
 528
 529   switch (Desc->TSFlags & X86II::Op0Mask) {
 530   case X86II::T8:  // 0F 38
 531     MCE.emitByte(0x38);
 532     break;
 533   case X86II::TA:    // 0F 3A
 534     MCE.emitByte(0x3A);
 535     break;
 536   }
 537
 538   // If this is a two-address instruction, skip one of the register operands.
 539   unsigned NumOps = Desc->getNumOperands();
 540   unsigned CurOp = 0;
 541   if (NumOps > 1 && Desc->getOperandConstraint(1, TOI::TIED_TO) != -1)
 542     ++CurOp;
 543   else if (NumOps > 2 && Desc->getOperandConstraint(NumOps-1, TOI::TIED_TO)== 0)
 544     // Skip the last source operand that is tied_to the dest reg. e.g. LXADD32
 545     --NumOps;
 546
 547   unsigned char BaseOpcode = II->getBaseOpcodeFor(Desc);
 548   switch (Desc->TSFlags & X86II::FormMask) {
 549   default: assert(0 && "Unknown FormMask value in X86 MachineCodeEmitter!");
 550   case X86II::Pseudo:
 551     // Remember the current PC offset, this is the PIC relocation
 552     // base address.
 553     switch (Opcode) {
 554     default:
 555       assert(0 && "psuedo instructions should be removed before code emission");
 556       break;
 557     case TargetInstrInfo::INLINEASM: {
 558       // We allow inline assembler nodes with empty bodies - they can
 559       // implicitly define registers, which is ok for JIT.
 560       if (MI.getOperand(0).getSymbolName()[0]) {
 561         llvm_report_error("JIT does not support inline asm!");
 562       }
 563       break;
 564     }
 565     case TargetInstrInfo::DBG_LABEL:
 566     case TargetInstrInfo::EH_LABEL:
 567       MCE.emitLabel(MI.getOperand(0).getImm());
 568       break;
 569     case TargetInstrInfo::IMPLICIT_DEF:
 570     case TargetInstrInfo::DECLARE:
 571     case X86::DWARF_LOC:
 572     case X86::FP_REG_KILL:
 573       break;
 574     case X86::MOVPC32r: {
 575       // This emits the "call" portion of this pseudo instruction.
 576       MCE.emitByte(BaseOpcode);
 577       emitConstant(0, X86InstrInfo::sizeOfImm(Desc));
 578       // Remember PIC base.
 579       PICBaseOffset = (intptr_t) MCE.getCurrentPCOffset();
 580       X86JITInfo *JTI = TM.getJITInfo();
 581       JTI->setPICBase(MCE.getCurrentPCValue());
 582       break;
 583     }
 584     }
 585     CurOp = NumOps;
 586     break;
 587   case X86II::RawFrm:
 588     MCE.emitByte(BaseOpcode);
 589
 590     if (CurOp != NumOps) {
 591       const MachineOperand &MO = MI.getOperand(CurOp++);
 592
 593       DOUT << "RawFrm CurOp " << CurOp << "\n";
 594       DOUT << "isMBB " << MO.isMBB() << "\n";
 595       DOUT << "isGlobal " << MO.isGlobal() << "\n";
 596       DOUT << "isSymbol " << MO.isSymbol() << "\n";
 597       DOUT << "isImm " << MO.isImm() << "\n";
 598
 599       if (MO.isMBB()) {
 600         emitPCRelativeBlockAddress(MO.getMBB());
 601       } else if (MO.isGlobal()) {
 602         // Assume undefined functions may be outside the Small codespace.
 603         bool NeedStub =
 604           (Is64BitMode &&
 605               (TM.getCodeModel() == CodeModel::Large ||
 606                TM.getSubtarget<X86Subtarget>().isTargetDarwin())) ||
 607           Opcode == X86::TAILJMPd;
 608         emitGlobalAddress(MO.getGlobal(), X86::reloc_pcrel_word,
 609                           MO.getOffset(), 0, NeedStub);
 610       } else if (MO.isSymbol()) {
 611         emitExternalSymbolAddress(MO.getSymbolName(), X86::reloc_pcrel_word);
 612       } else if (MO.isImm()) {
 613         if (Opcode == X86::CALLpcrel32 || Opcode == X86::CALL64pcrel32) {
 614           // Fix up immediate operand for pc relative calls.
 615           intptr_t Imm = (intptr_t)MO.getImm();
 616           Imm = Imm - MCE.getCurrentPCValue() - 4;
 617           emitConstant(Imm, X86InstrInfo::sizeOfImm(Desc));
 618         } else
 619           emitConstant(MO.getImm(), X86InstrInfo::sizeOfImm(Desc));
 620       } else {
 621         assert(0 && "Unknown RawFrm operand!");
 622       }
 623     }
 624     break;
 625
 626   case X86II::AddRegFrm:
 627     MCE.emitByte(BaseOpcode + getX86RegNum(MI.getOperand(CurOp++).getReg()));
 628
 629     if (CurOp != NumOps) {
 630       const MachineOperand &MO1 = MI.getOperand(CurOp++);
 631       unsigned Size = X86InstrInfo::sizeOfImm(Desc);
 632       if (MO1.isImm())
 633         emitConstant(MO1.getImm(), Size);
 634       else {
 635         unsigned rt = Is64BitMode ? X86::reloc_pcrel_word
 636           : (IsPIC ? X86::reloc_picrel_word : X86::reloc_absolute_word);
 637         // This should not occur on Darwin for relocatable objects.
 638         if (Opcode == X86::MOV64ri)
 639           rt = X86::reloc_absolute_dword;  // FIXME: add X86II flag?
 640         if (MO1.isGlobal()) {
 641           bool NeedStub = isa<Function>(MO1.getGlobal());
 642           bool Indirect = gvNeedsNonLazyPtr(MO1.getGlobal());
 643           emitGlobalAddress(MO1.getGlobal(), rt, MO1.getOffset(), 0,
 644                             NeedStub, Indirect);
 645         } else if (MO1.isSymbol())
 646           emitExternalSymbolAddress(MO1.getSymbolName(), rt);
 647         else if (MO1.isCPI())
 648           emitConstPoolAddress(MO1.getIndex(), rt);
 649         else if (MO1.isJTI())
 650           emitJumpTableAddress(MO1.getIndex(), rt);
 651       }
 652     }
 653     break;
 654
 655   case X86II::MRMDestReg: {
 656     MCE.emitByte(BaseOpcode);
 657     emitRegModRMByte(MI.getOperand(CurOp).getReg(),
 658                      getX86RegNum(MI.getOperand(CurOp+1).getReg()));
 659     CurOp += 2;
 660     if (CurOp != NumOps)
 661       emitConstant(MI.getOperand(CurOp++).getImm(), X86InstrInfo::sizeOfImm(Desc));
 662     break;
 663   }
 664   case X86II::MRMDestMem: {
 665     MCE.emitByte(BaseOpcode);
 666     emitMemModRMByte(MI, CurOp,
 667                      getX86RegNum(MI.getOperand(CurOp + X86AddrNumOperands)
 668                                   .getReg()));
 669     CurOp +=  X86AddrNumOperands + 1;
 670     if (CurOp != NumOps)
 671       emitConstant(MI.getOperand(CurOp++).getImm(), X86InstrInfo::sizeOfImm(Desc));
 672     break;
 673   }
 674
 675   case X86II::MRMSrcReg:
 676     MCE.emitByte(BaseOpcode);
 677     emitRegModRMByte(MI.getOperand(CurOp+1).getReg(),
 678                      getX86RegNum(MI.getOperand(CurOp).getReg()));
 679     CurOp += 2;
 680     if (CurOp != NumOps)
 681       emitConstant(MI.getOperand(CurOp++).getImm(),
 682                    X86InstrInfo::sizeOfImm(Desc));
 683     break;
 684
 685   case X86II::MRMSrcMem: {
 686     // FIXME: Maybe lea should have its own form?
 687     int AddrOperands;
 688     if (Opcode == X86::LEA64r || Opcode == X86::LEA64_32r ||
 689         Opcode == X86::LEA16r || Opcode == X86::LEA32r)
 690       AddrOperands = X86AddrNumOperands - 1; // No segment register
 691     else
 692       AddrOperands = X86AddrNumOperands;
 693
 694     intptr_t PCAdj = (CurOp + AddrOperands + 1 != NumOps) ?
 695       X86InstrInfo::sizeOfImm(Desc) : 0;
 696
 697     MCE.emitByte(BaseOpcode);
 698     emitMemModRMByte(MI, CurOp+1, getX86RegNum(MI.getOperand(CurOp).getReg()),
 699                      PCAdj);
 700     CurOp += AddrOperands + 1;
 701     if (CurOp != NumOps)
 702       emitConstant(MI.getOperand(CurOp++).getImm(),
 703                    X86InstrInfo::sizeOfImm(Desc));
 704     break;
 705   }
 706
 707   case X86II::MRM0r: case X86II::MRM1r:
 708   case X86II::MRM2r: case X86II::MRM3r:
 709   case X86II::MRM4r: case X86II::MRM5r:
 710   case X86II::MRM6r: case X86II::MRM7r: {
 711     MCE.emitByte(BaseOpcode);
 712
 713     // Special handling of lfence, mfence, monitor, and mwait.
 714     if (Desc->getOpcode() == X86::LFENCE ||
 715         Desc->getOpcode() == X86::MFENCE ||
 716         Desc->getOpcode() == X86::MONITOR ||
 717         Desc->getOpcode() == X86::MWAIT) {
 718       emitRegModRMByte((Desc->TSFlags & X86II::FormMask)-X86II::MRM0r);
 719
 720       switch (Desc->getOpcode()) {
 721       default: break;
 722       case X86::MONITOR:
 723         MCE.emitByte(0xC8);
 724         break;
 725       case X86::MWAIT:
 726         MCE.emitByte(0xC9);
 727         break;
 728       }
 729     } else {
 730       emitRegModRMByte(MI.getOperand(CurOp++).getReg(),
 731                        (Desc->TSFlags & X86II::FormMask)-X86II::MRM0r);
 732     }
 733
 734     if (CurOp != NumOps) {
 735       const MachineOperand &MO1 = MI.getOperand(CurOp++);
 736       unsigned Size = X86InstrInfo::sizeOfImm(Desc);
 737       if (MO1.isImm())
 738         emitConstant(MO1.getImm(), Size);
 739       else {
 740         unsigned rt = Is64BitMode ? X86::reloc_pcrel_word
 741           : (IsPIC ? X86::reloc_picrel_word : X86::reloc_absolute_word);
 742         if (Opcode == X86::MOV64ri32)
 743           rt = X86::reloc_absolute_word;  // FIXME: add X86II flag?
 744         if (MO1.isGlobal()) {
 745           bool NeedStub = isa<Function>(MO1.getGlobal());
 746           bool Indirect = gvNeedsNonLazyPtr(MO1.getGlobal());
 747           emitGlobalAddress(MO1.getGlobal(), rt, MO1.getOffset(), 0,
 748                             NeedStub, Indirect);
 749         } else if (MO1.isSymbol())
 750           emitExternalSymbolAddress(MO1.getSymbolName(), rt);
 751         else if (MO1.isCPI())
 752           emitConstPoolAddress(MO1.getIndex(), rt);
 753         else if (MO1.isJTI())
 754           emitJumpTableAddress(MO1.getIndex(), rt);
 755       }
 756     }
 757     break;
 758   }
 759
 760   case X86II::MRM0m: case X86II::MRM1m:
 761   case X86II::MRM2m: case X86II::MRM3m:
 762   case X86II::MRM4m: case X86II::MRM5m:
 763   case X86II::MRM6m: case X86II::MRM7m: {
 764     intptr_t PCAdj = (CurOp + X86AddrNumOperands != NumOps) ?
 765       (MI.getOperand(CurOp+X86AddrNumOperands).isImm() ?
 766           X86InstrInfo::sizeOfImm(Desc) : 4) : 0;
 767
 768     MCE.emitByte(BaseOpcode);
 769     emitMemModRMByte(MI, CurOp, (Desc->TSFlags & X86II::FormMask)-X86II::MRM0m,
 770                      PCAdj);
 771     CurOp += X86AddrNumOperands;
 772
 773     if (CurOp != NumOps) {
 774       const MachineOperand &MO = MI.getOperand(CurOp++);
 775       unsigned Size = X86InstrInfo::sizeOfImm(Desc);
 776       if (MO.isImm())
 777         emitConstant(MO.getImm(), Size);
 778       else {
 779         unsigned rt = Is64BitMode ? X86::reloc_pcrel_word
 780           : (IsPIC ? X86::reloc_picrel_word : X86::reloc_absolute_word);
 781         if (Opcode == X86::MOV64mi32)
 782           rt = X86::reloc_absolute_word;  // FIXME: add X86II flag?
 783         if (MO.isGlobal()) {
 784           bool NeedStub = isa<Function>(MO.getGlobal());
 785           bool Indirect = gvNeedsNonLazyPtr(MO.getGlobal());
 786           emitGlobalAddress(MO.getGlobal(), rt, MO.getOffset(), 0,
 787                             NeedStub, Indirect);
 788         } else if (MO.isSymbol())
 789           emitExternalSymbolAddress(MO.getSymbolName(), rt);
 790         else if (MO.isCPI())
 791           emitConstPoolAddress(MO.getIndex(), rt);
 792         else if (MO.isJTI())
 793           emitJumpTableAddress(MO.getIndex(), rt);
 794       }
 795     }
 796     break;
 797   }
 798
 799   case X86II::MRMInitReg:
 800     MCE.emitByte(BaseOpcode);
 801     // Duplicate register, used by things like MOV8r0 (aka xor reg,reg).
 802     emitRegModRMByte(MI.getOperand(CurOp).getReg(),
 803                      getX86RegNum(MI.getOperand(CurOp).getReg()));
 804     ++CurOp;
 805     break;
 806   }
 807
 808   if (!Desc->isVariadic() && CurOp != NumOps) {
 809     std::string msg;
 810     raw_string_ostream Msg(msg);
 811     Msg << "Cannot encode: " << MI;
 812     llvm_report_error(Msg.str());
 813   }
 814 }
 815