lib/Target/X86/InstSelectSimple.cpp

   1 //===-- InstSelectSimple.cpp - A simple instruction selector for x86 ------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by the LLVM research group and is distributed under
   6 // the University of Illinois Open Source License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file defines a simple peephole instruction selector for the x86 target
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #include "X86.h"
  15 #include "X86InstrBuilder.h"
  16 #include "X86InstrInfo.h"
  17 #include "llvm/Constants.h"
  18 #include "llvm/DerivedTypes.h"
  19 #include "llvm/Function.h"
  20 #include "llvm/Instructions.h"
  21 #include "llvm/IntrinsicLowering.h"
  22 #include "llvm/Pass.h"
  23 #include "llvm/CodeGen/MachineConstantPool.h"
  24 #include "llvm/CodeGen/MachineFrameInfo.h"
  25 #include "llvm/CodeGen/MachineFunction.h"
  26 #include "llvm/CodeGen/SSARegMap.h"
  27 #include "llvm/Target/MRegisterInfo.h"
  28 #include "llvm/Target/TargetMachine.h"
  29 #include "llvm/Support/GetElementPtrTypeIterator.h"
  30 #include "llvm/Support/InstVisitor.h"
  31 #include "llvm/Support/CFG.h"
  32 #include "Support/Statistic.h"
  33 using namespace llvm;
  34
  35 namespace {
  36   Statistic<>
  37   NumFPKill("x86-codegen", "Number of FP_REG_KILL instructions added");
  38 }
  39
  40 namespace {
  41   struct ISel : public FunctionPass, InstVisitor<ISel> {
  42     TargetMachine &TM;
  43     MachineFunction *F;                 // The function we are compiling into
  44     MachineBasicBlock *BB;              // The current MBB we are compiling
  45     int VarArgsFrameIndex;              // FrameIndex for start of varargs area
  46     int ReturnAddressIndex;             // FrameIndex for the return address
  47
  48     std::map<Value*, unsigned> RegMap;  // Mapping between Val's and SSA Regs
  49
  50     // MBBMap - Mapping between LLVM BB -> Machine BB
  51     std::map<const BasicBlock*, MachineBasicBlock*> MBBMap;
  52
  53     ISel(TargetMachine &tm) : TM(tm), F(0), BB(0) {}
  54
  55     /// runOnFunction - Top level implementation of instruction selection for
  56     /// the entire function.
  57     ///
  58     bool runOnFunction(Function &Fn) {
  59       // First pass over the function, lower any unknown intrinsic functions
  60       // with the IntrinsicLowering class.
  61       LowerUnknownIntrinsicFunctionCalls(Fn);
  62
  63       F = &MachineFunction::construct(&Fn, TM);
  64
  65       // Create all of the machine basic blocks for the function...
  66       for (Function::iterator I = Fn.begin(), E = Fn.end(); I != E; ++I)
  67         F->getBasicBlockList().push_back(MBBMap[I] = new MachineBasicBlock(I));
  68
  69       BB = &F->front();
  70
  71       // Set up a frame object for the return address.  This is used by the
  72       // llvm.returnaddress & llvm.frameaddress intrinisics.
  73       ReturnAddressIndex = F->getFrameInfo()->CreateFixedObject(4, -4);
  74
  75       // Copy incoming arguments off of the stack...
  76       LoadArgumentsToVirtualRegs(Fn);
  77
  78       // Instruction select everything except PHI nodes
  79       visit(Fn);
  80
  81       // Select the PHI nodes
  82       SelectPHINodes();
  83
  84       // Insert the FP_REG_KILL instructions into blocks that need them.
  85       InsertFPRegKills();
  86
  87       RegMap.clear();
  88       MBBMap.clear();
  89       F = 0;
  90       // We always build a machine code representation for the function
  91       return true;
  92     }
  93
  94     virtual const char *getPassName() const {
  95       return "X86 Simple Instruction Selection";
  96     }
  97
  98     /// visitBasicBlock - This method is called when we are visiting a new basic
  99     /// block.  This simply creates a new MachineBasicBlock to emit code into
 100     /// and adds it to the current MachineFunction.  Subsequent visit* for
 101     /// instructions will be invoked for all instructions in the basic block.
 102     ///
 103     void visitBasicBlock(BasicBlock &LLVM_BB) {
 104       BB = MBBMap[&LLVM_BB];
 105     }
 106
 107     /// LowerUnknownIntrinsicFunctionCalls - This performs a prepass over the
 108     /// function, lowering any calls to unknown intrinsic functions into the
 109     /// equivalent LLVM code.
 110     ///
 111     void LowerUnknownIntrinsicFunctionCalls(Function &F);
 112
 113     /// LoadArgumentsToVirtualRegs - Load all of the arguments to this function
 114     /// from the stack into virtual registers.
 115     ///
 116     void LoadArgumentsToVirtualRegs(Function &F);
 117
 118     /// SelectPHINodes - Insert machine code to generate phis.  This is tricky
 119     /// because we have to generate our sources into the source basic blocks,
 120     /// not the current one.
 121     ///
 122     void SelectPHINodes();
 123
 124     /// InsertFPRegKills - Insert FP_REG_KILL instructions into basic blocks
 125     /// that need them.  This only occurs due to the floating point stackifier
 126     /// not being aggressive enough to handle arbitrary global stackification.
 127     ///
 128     void InsertFPRegKills();
 129
 130     // Visitation methods for various instructions.  These methods simply emit
 131     // fixed X86 code for each instruction.
 132     //
 133
 134     // Control flow operators
 135     void visitReturnInst(ReturnInst &RI);
 136     void visitBranchInst(BranchInst &BI);
 137
 138     struct ValueRecord {
 139       Value *Val;
 140       unsigned Reg;
 141       const Type *Ty;
 142       ValueRecord(unsigned R, const Type *T) : Val(0), Reg(R), Ty(T) {}
 143       ValueRecord(Value *V) : Val(V), Reg(0), Ty(V->getType()) {}
 144     };
 145     void doCall(const ValueRecord &Ret, MachineInstr *CallMI,
 146                 const std::vector<ValueRecord> &Args);
 147     void visitCallInst(CallInst &I);
 148     void visitIntrinsicCall(Intrinsic::ID ID, CallInst &I);
 149
 150     // Arithmetic operators
 151     void visitSimpleBinary(BinaryOperator &B, unsigned OpcodeClass);
 152     void visitAdd(BinaryOperator &B) { visitSimpleBinary(B, 0); }
 153     void visitSub(BinaryOperator &B) { visitSimpleBinary(B, 1); }
 154     void doMultiply(MachineBasicBlock *MBB, MachineBasicBlock::iterator MBBI,
 155                     unsigned DestReg, const Type *DestTy,
 156                     unsigned Op0Reg, unsigned Op1Reg);
 157     void doMultiplyConst(MachineBasicBlock *MBB,
 158                          MachineBasicBlock::iterator MBBI,
 159                          unsigned DestReg, const Type *DestTy,
 160                          unsigned Op0Reg, unsigned Op1Val);
 161     void visitMul(BinaryOperator &B);
 162
 163     void visitDiv(BinaryOperator &B) { visitDivRem(B); }
 164     void visitRem(BinaryOperator &B) { visitDivRem(B); }
 165     void visitDivRem(BinaryOperator &B);
 166
 167     // Bitwise operators
 168     void visitAnd(BinaryOperator &B) { visitSimpleBinary(B, 2); }
 169     void visitOr (BinaryOperator &B) { visitSimpleBinary(B, 3); }
 170     void visitXor(BinaryOperator &B) { visitSimpleBinary(B, 4); }
 171
 172     // Comparison operators...
 173     void visitSetCondInst(SetCondInst &I);
 174     unsigned EmitComparison(unsigned OpNum, Value *Op0, Value *Op1,
 175                             MachineBasicBlock *MBB,
 176                             MachineBasicBlock::iterator MBBI);
 177     void visitSelectInst(SelectInst &SI);
 178
 179
 180     // Memory Instructions
 181     void visitLoadInst(LoadInst &I);
 182     void visitStoreInst(StoreInst &I);
 183     void visitGetElementPtrInst(GetElementPtrInst &I);
 184     void visitAllocaInst(AllocaInst &I);
 185     void visitMallocInst(MallocInst &I);
 186     void visitFreeInst(FreeInst &I);
 187
 188     // Other operators
 189     void visitShiftInst(ShiftInst &I);
 190     void visitPHINode(PHINode &I) {}      // PHI nodes handled by second pass
 191     void visitCastInst(CastInst &I);
 192     void visitVANextInst(VANextInst &I);
 193     void visitVAArgInst(VAArgInst &I);
 194
 195     void visitInstruction(Instruction &I) {
 196       std::cerr << "Cannot instruction select: " << I;
 197       abort();
 198     }
 199
 200     /// promote32 - Make a value 32-bits wide, and put it somewhere.
 201     ///
 202     void promote32(unsigned targetReg, const ValueRecord &VR);
 203
 204     /// getAddressingMode - Get the addressing mode to use to address the
 205     /// specified value.  The returned value should be used with addFullAddress.
 206     void getAddressingMode(Value *Addr, unsigned &BaseReg, unsigned &Scale,
 207                            unsigned &IndexReg, unsigned &Disp);
 208
 209
 210     /// getGEPIndex - This is used to fold GEP instructions into X86 addressing
 211     /// expressions.
 212     void getGEPIndex(MachineBasicBlock *MBB, MachineBasicBlock::iterator IP,
 213                      std::vector<Value*> &GEPOps,
 214                      std::vector<const Type*> &GEPTypes, unsigned &BaseReg,
 215                      unsigned &Scale, unsigned &IndexReg, unsigned &Disp);
 216
 217     /// isGEPFoldable - Return true if the specified GEP can be completely
 218     /// folded into the addressing mode of a load/store or lea instruction.
 219     bool isGEPFoldable(MachineBasicBlock *MBB,
 220                        Value *Src, User::op_iterator IdxBegin,
 221                        User::op_iterator IdxEnd, unsigned &BaseReg,
 222                        unsigned &Scale, unsigned &IndexReg, unsigned &Disp);
 223
 224     /// emitGEPOperation - Common code shared between visitGetElementPtrInst and
 225     /// constant expression GEP support.
 226     ///
 227     void emitGEPOperation(MachineBasicBlock *BB, MachineBasicBlock::iterator IP,
 228                           Value *Src, User::op_iterator IdxBegin,
 229                           User::op_iterator IdxEnd, unsigned TargetReg);
 230
 231     /// emitCastOperation - Common code shared between visitCastInst and
 232     /// constant expression cast support.
 233     ///
 234     void emitCastOperation(MachineBasicBlock *BB,MachineBasicBlock::iterator IP,
 235                            Value *Src, const Type *DestTy, unsigned TargetReg);
 236
 237     /// emitSimpleBinaryOperation - Common code shared between visitSimpleBinary
 238     /// and constant expression support.
 239     ///
 240     void emitSimpleBinaryOperation(MachineBasicBlock *BB,
 241                                    MachineBasicBlock::iterator IP,
 242                                    Value *Op0, Value *Op1,
 243                                    unsigned OperatorClass, unsigned TargetReg);
 244
 245     void emitDivRemOperation(MachineBasicBlock *BB,
 246                              MachineBasicBlock::iterator IP,
 247                              unsigned Op0Reg, unsigned Op1Reg, bool isDiv,
 248                              const Type *Ty, unsigned TargetReg);
 249
 250     /// emitSetCCOperation - Common code shared between visitSetCondInst and
 251     /// constant expression support.
 252     ///
 253     void emitSetCCOperation(MachineBasicBlock *BB,
 254                             MachineBasicBlock::iterator IP,
 255                             Value *Op0, Value *Op1, unsigned Opcode,
 256                             unsigned TargetReg);
 257
 258     /// emitShiftOperation - Common code shared between visitShiftInst and
 259     /// constant expression support.
 260     ///
 261     void emitShiftOperation(MachineBasicBlock *MBB,
 262                             MachineBasicBlock::iterator IP,
 263                             Value *Op, Value *ShiftAmount, bool isLeftShift,
 264                             const Type *ResultTy, unsigned DestReg);
 265
 266     /// emitSelectOperation - Common code shared between visitSelectInst and the
 267     /// constant expression support.
 268     void emitSelectOperation(MachineBasicBlock *MBB,
 269                              MachineBasicBlock::iterator IP,
 270                              Value *Cond, Value *TrueVal, Value *FalseVal,
 271                              unsigned DestReg);
 272
 273     /// copyConstantToRegister - Output the instructions required to put the
 274     /// specified constant into the specified register.
 275     ///
 276     void copyConstantToRegister(MachineBasicBlock *MBB,
 277                                 MachineBasicBlock::iterator MBBI,
 278                                 Constant *C, unsigned Reg);
 279
 280     /// makeAnotherReg - This method returns the next register number we haven't
 281     /// yet used.
 282     ///
 283     /// Long values are handled somewhat specially.  They are always allocated
 284     /// as pairs of 32 bit integer values.  The register number returned is the
 285     /// lower 32 bits of the long value, and the regNum+1 is the upper 32 bits
 286     /// of the long value.
 287     ///
 288     unsigned makeAnotherReg(const Type *Ty) {
 289       assert(dynamic_cast<const X86RegisterInfo*>(TM.getRegisterInfo()) &&
 290              "Current target doesn't have X86 reg info??");
 291       const X86RegisterInfo *MRI =
 292         static_cast<const X86RegisterInfo*>(TM.getRegisterInfo());
 293       if (Ty == Type::LongTy || Ty == Type::ULongTy) {
 294         const TargetRegisterClass *RC = MRI->getRegClassForType(Type::IntTy);
 295         // Create the lower part
 296         F->getSSARegMap()->createVirtualRegister(RC);
 297         // Create the upper part.
 298         return F->getSSARegMap()->createVirtualRegister(RC)-1;
 299       }
 300
 301       // Add the mapping of regnumber => reg class to MachineFunction
 302       const TargetRegisterClass *RC = MRI->getRegClassForType(Ty);
 303       return F->getSSARegMap()->createVirtualRegister(RC);
 304     }
 305
 306     /// getReg - This method turns an LLVM value into a register number.  This
 307     /// is guaranteed to produce the same register number for a particular value
 308     /// every time it is queried.
 309     ///
 310     unsigned getReg(Value &V) { return getReg(&V); }  // Allow references
 311     unsigned getReg(Value *V) {
 312       // Just append to the end of the current bb.
 313       MachineBasicBlock::iterator It = BB->end();
 314       return getReg(V, BB, It);
 315     }
 316     unsigned getReg(Value *V, MachineBasicBlock *MBB,
 317                     MachineBasicBlock::iterator IPt) {
 318       unsigned &Reg = RegMap[V];
 319       if (Reg == 0) {
 320         Reg = makeAnotherReg(V->getType());
 321         RegMap[V] = Reg;
 322       }
 323
 324       // If this operand is a constant, emit the code to copy the constant into
 325       // the register here...
 326       //
 327       if (Constant *C = dyn_cast<Constant>(V)) {
 328         copyConstantToRegister(MBB, IPt, C, Reg);
 329         RegMap.erase(V);  // Assign a new name to this constant if ref'd again
 330       } else if (GlobalValue *GV = dyn_cast<GlobalValue>(V)) {
 331         // Move the address of the global into the register
 332         BuildMI(*MBB, IPt, X86::MOV32ri, 1, Reg).addGlobalAddress(GV);
 333         RegMap.erase(V);  // Assign a new name to this address if ref'd again
 334       }
 335
 336       return Reg;
 337     }
 338   };
 339 }
 340
 341 /// TypeClass - Used by the X86 backend to group LLVM types by their basic X86
 342 /// Representation.
 343 ///
 344 enum TypeClass {
 345   cByte, cShort, cInt, cFP, cLong
 346 };
 347
 348 /// getClass - Turn a primitive type into a "class" number which is based on the
 349 /// size of the type, and whether or not it is floating point.
 350 ///
 351 static inline TypeClass getClass(const Type *Ty) {
 352   switch (Ty->getPrimitiveID()) {
 353   case Type::SByteTyID:
 354   case Type::UByteTyID:   return cByte;      // Byte operands are class #0
 355   case Type::ShortTyID:
 356   case Type::UShortTyID:  return cShort;     // Short operands are class #1
 357   case Type::IntTyID:
 358   case Type::UIntTyID:
 359   case Type::PointerTyID: return cInt;       // Int's and pointers are class #2
 360
 361   case Type::FloatTyID:
 362   case Type::DoubleTyID:  return cFP;        // Floating Point is #3
 363
 364   case Type::LongTyID:
 365   case Type::ULongTyID:   return cLong;      // Longs are class #4
 366   default:
 367     assert(0 && "Invalid type to getClass!");
 368     return cByte;  // not reached
 369   }
 370 }
 371
 372 // getClassB - Just like getClass, but treat boolean values as bytes.
 373 static inline TypeClass getClassB(const Type *Ty) {
 374   if (Ty == Type::BoolTy) return cByte;
 375   return getClass(Ty);
 376 }
 377
 378
 379 /// copyConstantToRegister - Output the instructions required to put the
 380 /// specified constant into the specified register.
 381 ///
 382 void ISel::copyConstantToRegister(MachineBasicBlock *MBB,
 383                                   MachineBasicBlock::iterator IP,
 384                                   Constant *C, unsigned R) {
 385   if (ConstantExpr *CE = dyn_cast<ConstantExpr>(C)) {
 386     unsigned Class = 0;
 387     switch (CE->getOpcode()) {
 388     case Instruction::GetElementPtr:
 389       emitGEPOperation(MBB, IP, CE->getOperand(0),
 390                        CE->op_begin()+1, CE->op_end(), R);
 391       return;
 392     case Instruction::Cast:
 393       emitCastOperation(MBB, IP, CE->getOperand(0), CE->getType(), R);
 394       return;
 395
 396     case Instruction::Xor: ++Class; // FALL THROUGH
 397     case Instruction::Or:  ++Class; // FALL THROUGH
 398     case Instruction::And: ++Class; // FALL THROUGH
 399     case Instruction::Sub: ++Class; // FALL THROUGH
 400     case Instruction::Add:
 401       emitSimpleBinaryOperation(MBB, IP, CE->getOperand(0), CE->getOperand(1),
 402                                 Class, R);
 403       return;
 404
 405     case Instruction::Mul: {
 406       unsigned Op0Reg = getReg(CE->getOperand(0), MBB, IP);
 407       unsigned Op1Reg = getReg(CE->getOperand(1), MBB, IP);
 408       doMultiply(MBB, IP, R, CE->getType(), Op0Reg, Op1Reg);
 409       return;
 410     }
 411     case Instruction::Div:
 412     case Instruction::Rem: {
 413       unsigned Op0Reg = getReg(CE->getOperand(0), MBB, IP);
 414       unsigned Op1Reg = getReg(CE->getOperand(1), MBB, IP);
 415       emitDivRemOperation(MBB, IP, Op0Reg, Op1Reg,
 416                           CE->getOpcode() == Instruction::Div,
 417                           CE->getType(), R);
 418       return;
 419     }
 420
 421     case Instruction::SetNE:
 422     case Instruction::SetEQ:
 423     case Instruction::SetLT:
 424     case Instruction::SetGT:
 425     case Instruction::SetLE:
 426     case Instruction::SetGE:
 427       emitSetCCOperation(MBB, IP, CE->getOperand(0), CE->getOperand(1),
 428                          CE->getOpcode(), R);
 429       return;
 430
 431     case Instruction::Shl:
 432     case Instruction::Shr:
 433       emitShiftOperation(MBB, IP, CE->getOperand(0), CE->getOperand(1),
 434                          CE->getOpcode() == Instruction::Shl, CE->getType(), R);
 435       return;
 436
 437     case Instruction::Select:
 438       emitSelectOperation(MBB, IP, CE->getOperand(0), CE->getOperand(1),
 439                           CE->getOperand(2), R);
 440       return;
 441
 442     default:
 443       std::cerr << "Offending expr: " << C << "\n";
 444       assert(0 && "Constant expression not yet handled!\n");
 445     }
 446   }
 447
 448   if (C->getType()->isIntegral()) {
 449     unsigned Class = getClassB(C->getType());
 450
 451     if (Class == cLong) {
 452       // Copy the value into the register pair.
 453       uint64_t Val = cast<ConstantInt>(C)->getRawValue();
 454       BuildMI(*MBB, IP, X86::MOV32ri, 1, R).addImm(Val & 0xFFFFFFFF);
 455       BuildMI(*MBB, IP, X86::MOV32ri, 1, R+1).addImm(Val >> 32);
 456       return;
 457     }
 458
 459     assert(Class <= cInt && "Type not handled yet!");
 460
 461     static const unsigned IntegralOpcodeTab[] = {
 462       X86::MOV8ri, X86::MOV16ri, X86::MOV32ri
 463     };
 464
 465     if (C->getType() == Type::BoolTy) {
 466       BuildMI(*MBB, IP, X86::MOV8ri, 1, R).addImm(C == ConstantBool::True);
 467     } else {
 468       ConstantInt *CI = cast<ConstantInt>(C);
 469       BuildMI(*MBB, IP, IntegralOpcodeTab[Class],1,R).addImm(CI->getRawValue());
 470     }
 471   } else if (ConstantFP *CFP = dyn_cast<ConstantFP>(C)) {
 472     if (CFP->isExactlyValue(+0.0))
 473       BuildMI(*MBB, IP, X86::FLD0, 0, R);
 474     else if (CFP->isExactlyValue(+1.0))
 475       BuildMI(*MBB, IP, X86::FLD1, 0, R);
 476     else {
 477       // Otherwise we need to spill the constant to memory...
 478       MachineConstantPool *CP = F->getConstantPool();
 479       unsigned CPI = CP->getConstantPoolIndex(CFP);
 480       const Type *Ty = CFP->getType();
 481
 482       assert(Ty == Type::FloatTy || Ty == Type::DoubleTy && "Unknown FP type!");
 483       unsigned LoadOpcode = Ty == Type::FloatTy ? X86::FLD32m : X86::FLD64m;
 484       addConstantPoolReference(BuildMI(*MBB, IP, LoadOpcode, 4, R), CPI);
 485     }
 486
 487   } else if (isa<ConstantPointerNull>(C)) {
 488     // Copy zero (null pointer) to the register.
 489     BuildMI(*MBB, IP, X86::MOV32ri, 1, R).addImm(0);
 490   } else if (ConstantPointerRef *CPR = dyn_cast<ConstantPointerRef>(C)) {
 491     BuildMI(*MBB, IP, X86::MOV32ri, 1, R).addGlobalAddress(CPR->getValue());
 492   } else {
 493     std::cerr << "Offending constant: " << C << "\n";
 494     assert(0 && "Type not handled yet!");
 495   }
 496 }
 497
 498 /// LoadArgumentsToVirtualRegs - Load all of the arguments to this function from
 499 /// the stack into virtual registers.
 500 ///
 501 void ISel::LoadArgumentsToVirtualRegs(Function &Fn) {
 502   // Emit instructions to load the arguments...  On entry to a function on the
 503   // X86, the stack frame looks like this:
 504   //
 505   // [ESP] -- return address
 506   // [ESP + 4] -- first argument (leftmost lexically)
 507   // [ESP + 8] -- second argument, if first argument is four bytes in size
 508   //    ...
 509   //
 510   unsigned ArgOffset = 0;   // Frame mechanisms handle retaddr slot
 511   MachineFrameInfo *MFI = F->getFrameInfo();
 512
 513   for (Function::aiterator I = Fn.abegin(), E = Fn.aend(); I != E; ++I) {
 514     unsigned Reg = getReg(*I);
 515
 516     int FI;          // Frame object index
 517     switch (getClassB(I->getType())) {
 518     case cByte:
 519       FI = MFI->CreateFixedObject(1, ArgOffset);
 520       addFrameReference(BuildMI(BB, X86::MOV8rm, 4, Reg), FI);
 521       break;
 522     case cShort:
 523       FI = MFI->CreateFixedObject(2, ArgOffset);
 524       addFrameReference(BuildMI(BB, X86::MOV16rm, 4, Reg), FI);
 525       break;
 526     case cInt:
 527       FI = MFI->CreateFixedObject(4, ArgOffset);
 528       addFrameReference(BuildMI(BB, X86::MOV32rm, 4, Reg), FI);
 529       break;
 530     case cLong:
 531       FI = MFI->CreateFixedObject(8, ArgOffset);
 532       addFrameReference(BuildMI(BB, X86::MOV32rm, 4, Reg), FI);
 533       addFrameReference(BuildMI(BB, X86::MOV32rm, 4, Reg+1), FI, 4);
 534       ArgOffset += 4;   // longs require 4 additional bytes
 535       break;
 536     case cFP:
 537       unsigned Opcode;
 538       if (I->getType() == Type::FloatTy) {
 539         Opcode = X86::FLD32m;
 540         FI = MFI->CreateFixedObject(4, ArgOffset);
 541       } else {
 542         Opcode = X86::FLD64m;
 543         FI = MFI->CreateFixedObject(8, ArgOffset);
 544         ArgOffset += 4;   // doubles require 4 additional bytes
 545       }
 546       addFrameReference(BuildMI(BB, Opcode, 4, Reg), FI);
 547       break;
 548     default:
 549       assert(0 && "Unhandled argument type!");
 550     }
 551     ArgOffset += 4;  // Each argument takes at least 4 bytes on the stack...
 552   }
 553
 554   // If the function takes variable number of arguments, add a frame offset for
 555   // the start of the first vararg value... this is used to expand
 556   // llvm.va_start.
 557   if (Fn.getFunctionType()->isVarArg())
 558     VarArgsFrameIndex = MFI->CreateFixedObject(1, ArgOffset);
 559 }
 560
 561
 562 /// SelectPHINodes - Insert machine code to generate phis.  This is tricky
 563 /// because we have to generate our sources into the source basic blocks, not
 564 /// the current one.
 565 ///
 566 void ISel::SelectPHINodes() {
 567   const TargetInstrInfo &TII = TM.getInstrInfo();
 568   const Function &LF = *F->getFunction();  // The LLVM function...
 569   for (Function::const_iterator I = LF.begin(), E = LF.end(); I != E; ++I) {
 570     const BasicBlock *BB = I;
 571     MachineBasicBlock &MBB = *MBBMap[I];
 572
 573     // Loop over all of the PHI nodes in the LLVM basic block...
 574     MachineBasicBlock::iterator PHIInsertPoint = MBB.begin();
 575     for (BasicBlock::const_iterator I = BB->begin();
 576          PHINode *PN = const_cast<PHINode*>(dyn_cast<PHINode>(I)); ++I) {
 577
 578       // Create a new machine instr PHI node, and insert it.
 579       unsigned PHIReg = getReg(*PN);
 580       MachineInstr *PhiMI = BuildMI(MBB, PHIInsertPoint,
 581                                     X86::PHI, PN->getNumOperands(), PHIReg);
 582
 583       MachineInstr *LongPhiMI = 0;
 584       if (PN->getType() == Type::LongTy || PN->getType() == Type::ULongTy)
 585         LongPhiMI = BuildMI(MBB, PHIInsertPoint,
 586                             X86::PHI, PN->getNumOperands(), PHIReg+1);
 587
 588       // PHIValues - Map of blocks to incoming virtual registers.  We use this
 589       // so that we only initialize one incoming value for a particular block,
 590       // even if the block has multiple entries in the PHI node.
 591       //
 592       std::map<MachineBasicBlock*, unsigned> PHIValues;
 593
 594       for (unsigned i = 0, e = PN->getNumIncomingValues(); i != e; ++i) {
 595         MachineBasicBlock *PredMBB = MBBMap[PN->getIncomingBlock(i)];
 596         unsigned ValReg;
 597         std::map<MachineBasicBlock*, unsigned>::iterator EntryIt =
 598           PHIValues.lower_bound(PredMBB);
 599
 600         if (EntryIt != PHIValues.end() && EntryIt->first == PredMBB) {
 601           // We already inserted an initialization of the register for this
 602           // predecessor.  Recycle it.
 603           ValReg = EntryIt->second;
 604
 605         } else {
 606           // Get the incoming value into a virtual register.
 607           //
 608           Value *Val = PN->getIncomingValue(i);
 609
 610           // If this is a constant or GlobalValue, we may have to insert code
 611           // into the basic block to compute it into a virtual register.
 612           if (isa<Constant>(Val) || isa<GlobalValue>(Val)) {
 613             if (isa<ConstantExpr>(Val)) {
 614               // Because we don't want to clobber any values which might be in
 615               // physical registers with the computation of this constant (which
 616               // might be arbitrarily complex if it is a constant expression),
 617               // just insert the computation at the top of the basic block.
 618               MachineBasicBlock::iterator PI = PredMBB->begin();
 619
 620               // Skip over any PHI nodes though!
 621               while (PI != PredMBB->end() && PI->getOpcode() == X86::PHI)
 622                 ++PI;
 623
 624               ValReg = getReg(Val, PredMBB, PI);
 625             } else {
 626               // Simple constants get emitted at the end of the basic block,
 627               // before any terminator instructions.  We "know" that the code to
 628               // move a constant into a register will never clobber any flags.
 629               ValReg = getReg(Val, PredMBB, PredMBB->getFirstTerminator());
 630             }
 631           } else {
 632             ValReg = getReg(Val);
 633           }
 634
 635           // Remember that we inserted a value for this PHI for this predecessor
 636           PHIValues.insert(EntryIt, std::make_pair(PredMBB, ValReg));
 637         }
 638
 639         PhiMI->addRegOperand(ValReg);
 640         PhiMI->addMachineBasicBlockOperand(PredMBB);
 641         if (LongPhiMI) {
 642           LongPhiMI->addRegOperand(ValReg+1);
 643           LongPhiMI->addMachineBasicBlockOperand(PredMBB);
 644         }
 645       }
 646
 647       // Now that we emitted all of the incoming values for the PHI node, make
 648       // sure to reposition the InsertPoint after the PHI that we just added.
 649       // This is needed because we might have inserted a constant into this
 650       // block, right after the PHI's which is before the old insert point!
 651       PHIInsertPoint = LongPhiMI ? LongPhiMI : PhiMI;
 652       ++PHIInsertPoint;
 653     }
 654   }
 655 }
 656
 657 /// RequiresFPRegKill - The floating point stackifier pass cannot insert
 658 /// compensation code on critical edges.  As such, it requires that we kill all
 659 /// FP registers on the exit from any blocks that either ARE critical edges, or
 660 /// branch to a block that has incoming critical edges.
 661 ///
 662 /// Note that this kill instruction will eventually be eliminated when
 663 /// restrictions in the stackifier are relaxed.
 664 ///
 665 static bool RequiresFPRegKill(const BasicBlock *BB) {
 666 #if 0
 667   for (succ_const_iterator SI = succ_begin(BB), E = succ_end(BB); SI!=E; ++SI) {
 668     const BasicBlock *Succ = *SI;
 669     pred_const_iterator PI = pred_begin(Succ), PE = pred_end(Succ);
 670     ++PI;  // Block have at least one predecessory
 671     if (PI != PE) {             // If it has exactly one, this isn't crit edge
 672       // If this block has more than one predecessor, check all of the
 673       // predecessors to see if they have multiple successors.  If so, then the
 674       // block we are analyzing needs an FPRegKill.
 675       for (PI = pred_begin(Succ); PI != PE; ++PI) {
 676         const BasicBlock *Pred = *PI;
 677         succ_const_iterator SI2 = succ_begin(Pred);
 678         ++SI2;  // There must be at least one successor of this block.
 679         if (SI2 != succ_end(Pred))
 680           return true;   // Yes, we must insert the kill on this edge.
 681       }
 682     }
 683   }
 684   // If we got this far, there is no need to insert the kill instruction.
 685   return false;
 686 #else
 687   return true;
 688 #endif
 689 }
 690
 691 // InsertFPRegKills - Insert FP_REG_KILL instructions into basic blocks that
 692 // need them.  This only occurs due to the floating point stackifier not being
 693 // aggressive enough to handle arbitrary global stackification.
 694 //
 695 // Currently we insert an FP_REG_KILL instruction into each block that uses or
 696 // defines a floating point virtual register.
 697 //
 698 // When the global register allocators (like linear scan) finally update live
 699 // variable analysis, we can keep floating point values in registers across
 700 // portions of the CFG that do not involve critical edges.  This will be a big
 701 // win, but we are waiting on the global allocators before we can do this.
 702 //
 703 // With a bit of work, the floating point stackifier pass can be enhanced to
 704 // break critical edges as needed (to make a place to put compensation code),
 705 // but this will require some infrastructure improvements as well.
 706 //
 707 void ISel::InsertFPRegKills() {
 708   SSARegMap &RegMap = *F->getSSARegMap();
 709
 710   for (MachineFunction::iterator BB = F->begin(), E = F->end(); BB != E; ++BB) {
 711     for (MachineBasicBlock::iterator I = BB->begin(), E = BB->end(); I!=E; ++I)
 712       for (unsigned i = 0, e = I->getNumOperands(); i != e; ++i) {
 713       MachineOperand& MO = I->getOperand(i);
 714         if (MO.isRegister() && MO.getReg()) {
 715           unsigned Reg = MO.getReg();
 716           if (MRegisterInfo::isVirtualRegister(Reg))
 717             if (RegMap.getRegClass(Reg)->getSize() == 10)
 718               goto UsesFPReg;
 719         }
 720       }
 721     // If we haven't found an FP register use or def in this basic block, check
 722     // to see if any of our successors has an FP PHI node, which will cause a
 723     // copy to be inserted into this block.
 724     for (succ_const_iterator SI = succ_begin(BB->getBasicBlock()),
 725            E = succ_end(BB->getBasicBlock()); SI != E; ++SI) {
 726       MachineBasicBlock *SBB = MBBMap[*SI];
 727       for (MachineBasicBlock::iterator I = SBB->begin();
 728            I != SBB->end() && I->getOpcode() == X86::PHI; ++I) {
 729         if (RegMap.getRegClass(I->getOperand(0).getReg())->getSize() == 10)
 730           goto UsesFPReg;
 731       }
 732     }
 733     continue;
 734   UsesFPReg:
 735     // Okay, this block uses an FP register.  If the block has successors (ie,
 736     // it's not an unwind/return), insert the FP_REG_KILL instruction.
 737     if (BB->getBasicBlock()->getTerminator()->getNumSuccessors() &&
 738         RequiresFPRegKill(BB->getBasicBlock())) {
 739       BuildMI(*BB, BB->getFirstTerminator(), X86::FP_REG_KILL, 0);
 740       ++NumFPKill;
 741     }
 742   }
 743 }
 744
 745
 746 // canFoldSetCCIntoBranchOrSelect - Return the setcc instruction if we can fold
 747 // it into the conditional branch or select instruction which is the only user
 748 // of the cc instruction.  This is the case if the conditional branch is the
 749 // only user of the setcc, and if the setcc is in the same basic block as the
 750 // conditional branch.  We also don't handle long arguments below, so we reject
 751 // them here as well.
 752 //
 753 static SetCondInst *canFoldSetCCIntoBranchOrSelect(Value *V) {
 754   if (SetCondInst *SCI = dyn_cast<SetCondInst>(V))
 755     if (SCI->hasOneUse()) {
 756       Instruction *User = cast<Instruction>(SCI->use_back());
 757       if ((isa<BranchInst>(User) || isa<SelectInst>(User)) &&
 758           SCI->getParent() == User->getParent() &&
 759           getClassB(SCI->getOperand(0)->getType()) != cLong)
 760         return SCI;
 761     }
 762   return 0;
 763 }
 764
 765 // Return a fixed numbering for setcc instructions which does not depend on the
 766 // order of the opcodes.
 767 //
 768 static unsigned getSetCCNumber(unsigned Opcode) {
 769   switch(Opcode) {
 770   default: assert(0 && "Unknown setcc instruction!");
 771   case Instruction::SetEQ: return 0;
 772   case Instruction::SetNE: return 1;
 773   case Instruction::SetLT: return 2;
 774   case Instruction::SetGE: return 3;
 775   case Instruction::SetGT: return 4;
 776   case Instruction::SetLE: return 5;
 777   }
 778 }
 779
 780 // LLVM  -> X86 signed  X86 unsigned
 781 // -----    ----------  ------------
 782 // seteq -> sete        sete
 783 // setne -> setne       setne
 784 // setlt -> setl        setb
 785 // setge -> setge       setae
 786 // setgt -> setg        seta
 787 // setle -> setle       setbe
 788 // ----
 789 //          sets                       // Used by comparison with 0 optimization
 790 //          setns
 791 static const unsigned SetCCOpcodeTab[2][8] = {
 792   { X86::SETEr, X86::SETNEr, X86::SETBr, X86::SETAEr, X86::SETAr, X86::SETBEr,
 793     0, 0 },
 794   { X86::SETEr, X86::SETNEr, X86::SETLr, X86::SETGEr, X86::SETGr, X86::SETLEr,
 795     X86::SETSr, X86::SETNSr },
 796 };
 797
 798 // EmitComparison - This function emits a comparison of the two operands,
 799 // returning the extended setcc code to use.
 800 unsigned ISel::EmitComparison(unsigned OpNum, Value *Op0, Value *Op1,
 801                               MachineBasicBlock *MBB,
 802                               MachineBasicBlock::iterator IP) {
 803   // The arguments are already supposed to be of the same type.
 804   const Type *CompTy = Op0->getType();
 805   unsigned Class = getClassB(CompTy);
 806   unsigned Op0r = getReg(Op0, MBB, IP);
 807
 808   // Special case handling of: cmp R, i
 809   if (Class == cByte || Class == cShort || Class == cInt)
 810     if (ConstantInt *CI = dyn_cast<ConstantInt>(Op1)) {
 811       uint64_t Op1v = cast<ConstantInt>(CI)->getRawValue();
 812
 813       // Mask off any upper bits of the constant, if there are any...
 814       Op1v &= (1ULL << (8 << Class)) - 1;
 815
 816       // If this is a comparison against zero, emit more efficient code.  We
 817       // can't handle unsigned comparisons against zero unless they are == or
 818       // !=.  These should have been strength reduced already anyway.
 819       if (Op1v == 0 && (CompTy->isSigned() || OpNum < 2)) {
 820         static const unsigned TESTTab[] = {
 821           X86::TEST8rr, X86::TEST16rr, X86::TEST32rr
 822         };
 823         BuildMI(*MBB, IP, TESTTab[Class], 2).addReg(Op0r).addReg(Op0r);
 824
 825         if (OpNum == 2) return 6;   // Map jl -> js
 826         if (OpNum == 3) return 7;   // Map jg -> jns
 827         return OpNum;
 828       }
 829
 830       static const unsigned CMPTab[] = {
 831         X86::CMP8ri, X86::CMP16ri, X86::CMP32ri
 832       };
 833
 834       BuildMI(*MBB, IP, CMPTab[Class], 2).addReg(Op0r).addImm(Op1v);
 835       return OpNum;
 836     }
 837
 838   // Special case handling of comparison against +/- 0.0
 839   if (ConstantFP *CFP = dyn_cast<ConstantFP>(Op1))
 840     if (CFP->isExactlyValue(+0.0) || CFP->isExactlyValue(-0.0)) {
 841       BuildMI(*MBB, IP, X86::FTST, 1).addReg(Op0r);
 842       BuildMI(*MBB, IP, X86::FNSTSW8r, 0);
 843       BuildMI(*MBB, IP, X86::SAHF, 1);
 844       return OpNum;
 845     }
 846
 847   unsigned Op1r = getReg(Op1, MBB, IP);
 848   switch (Class) {
 849   default: assert(0 && "Unknown type class!");
 850     // Emit: cmp <var1>, <var2> (do the comparison).  We can
 851     // compare 8-bit with 8-bit, 16-bit with 16-bit, 32-bit with
 852     // 32-bit.
 853   case cByte:
 854     BuildMI(*MBB, IP, X86::CMP8rr, 2).addReg(Op0r).addReg(Op1r);
 855     break;
 856   case cShort:
 857     BuildMI(*MBB, IP, X86::CMP16rr, 2).addReg(Op0r).addReg(Op1r);
 858     break;
 859   case cInt:
 860     BuildMI(*MBB, IP, X86::CMP32rr, 2).addReg(Op0r).addReg(Op1r);
 861     break;
 862   case cFP:
 863     BuildMI(*MBB, IP, X86::FpUCOM, 2).addReg(Op0r).addReg(Op1r);
 864     BuildMI(*MBB, IP, X86::FNSTSW8r, 0);
 865     BuildMI(*MBB, IP, X86::SAHF, 1);
 866     break;
 867
 868   case cLong:
 869     if (OpNum < 2) {    // seteq, setne
 870       unsigned LoTmp = makeAnotherReg(Type::IntTy);
 871       unsigned HiTmp = makeAnotherReg(Type::IntTy);
 872       unsigned FinalTmp = makeAnotherReg(Type::IntTy);
 873       BuildMI(*MBB, IP, X86::XOR32rr, 2, LoTmp).addReg(Op0r).addReg(Op1r);
 874       BuildMI(*MBB, IP, X86::XOR32rr, 2, HiTmp).addReg(Op0r+1).addReg(Op1r+1);
 875       BuildMI(*MBB, IP, X86::OR32rr,  2, FinalTmp).addReg(LoTmp).addReg(HiTmp);
 876       break;  // Allow the sete or setne to be generated from flags set by OR
 877     } else {
 878       // Emit a sequence of code which compares the high and low parts once
 879       // each, then uses a conditional move to handle the overflow case.  For
 880       // example, a setlt for long would generate code like this:
 881       //
 882       // AL = lo(op1) < lo(op2)   // Signedness depends on operands
 883       // BL = hi(op1) < hi(op2)   // Always unsigned comparison
 884       // dest = hi(op1) == hi(op2) ? AL : BL;
 885       //
 886
 887       // FIXME: This would be much better if we had hierarchical register
 888       // classes!  Until then, hardcode registers so that we can deal with their
 889       // aliases (because we don't have conditional byte moves).
 890       //
 891       BuildMI(*MBB, IP, X86::CMP32rr, 2).addReg(Op0r).addReg(Op1r);
 892       BuildMI(*MBB, IP, SetCCOpcodeTab[0][OpNum], 0, X86::AL);
 893       BuildMI(*MBB, IP, X86::CMP32rr, 2).addReg(Op0r+1).addReg(Op1r+1);
 894       BuildMI(*MBB, IP, SetCCOpcodeTab[CompTy->isSigned()][OpNum], 0, X86::BL);
 895       BuildMI(*MBB, IP, X86::IMPLICIT_DEF, 0, X86::BH);
 896       BuildMI(*MBB, IP, X86::IMPLICIT_DEF, 0, X86::AH);
 897       BuildMI(*MBB, IP, X86::CMOVE16rr, 2, X86::BX).addReg(X86::BX)
 898                                                    .addReg(X86::AX);
 899       // NOTE: visitSetCondInst knows that the value is dumped into the BL
 900       // register at this point for long values...
 901       return OpNum;
 902     }
 903   }
 904   return OpNum;
 905 }
 906
 907 /// SetCC instructions - Here we just emit boilerplate code to set a byte-sized
 908 /// register, then move it to wherever the result should be.
 909 ///
 910 void ISel::visitSetCondInst(SetCondInst &I) {
 911   if (canFoldSetCCIntoBranchOrSelect(&I))
 912     return;  // Fold this into a branch or select.
 913
 914   unsigned DestReg = getReg(I);
 915   MachineBasicBlock::iterator MII = BB->end();
 916   emitSetCCOperation(BB, MII, I.getOperand(0), I.getOperand(1), I.getOpcode(),
 917                      DestReg);
 918 }
 919
 920 /// emitSetCCOperation - Common code shared between visitSetCondInst and
 921 /// constant expression support.
 922 ///
 923 void ISel::emitSetCCOperation(MachineBasicBlock *MBB,
 924                               MachineBasicBlock::iterator IP,
 925                               Value *Op0, Value *Op1, unsigned Opcode,
 926                               unsigned TargetReg) {
 927   unsigned OpNum = getSetCCNumber(Opcode);
 928   OpNum = EmitComparison(OpNum, Op0, Op1, MBB, IP);
 929
 930   const Type *CompTy = Op0->getType();
 931   unsigned CompClass = getClassB(CompTy);
 932   bool isSigned = CompTy->isSigned() && CompClass != cFP;
 933
 934   if (CompClass != cLong || OpNum < 2) {
 935     // Handle normal comparisons with a setcc instruction...
 936     BuildMI(*MBB, IP, SetCCOpcodeTab[isSigned][OpNum], 0, TargetReg);
 937   } else {
 938     // Handle long comparisons by copying the value which is already in BL into
 939     // the register we want...
 940     BuildMI(*MBB, IP, X86::MOV8rr, 1, TargetReg).addReg(X86::BL);
 941   }
 942 }
 943
 944 void ISel::visitSelectInst(SelectInst &SI) {
 945   unsigned DestReg = getReg(SI);
 946   MachineBasicBlock::iterator MII = BB->end();
 947   emitSelectOperation(BB, MII, SI.getCondition(), SI.getTrueValue(),
 948                       SI.getFalseValue(), DestReg);
 949 }
 950
 951 /// emitSelect - Common code shared between visitSelectInst and the constant
 952 /// expression support.
 953 void ISel::emitSelectOperation(MachineBasicBlock *MBB,
 954                                MachineBasicBlock::iterator IP,
 955                                Value *Cond, Value *TrueVal, Value *FalseVal,
 956                                unsigned DestReg) {
 957   unsigned SelectClass = getClassB(TrueVal->getType());
 958
 959   // We don't support 8-bit conditional moves.  If we have incoming constants,
 960   // transform them into 16-bit constants to avoid having a run-time conversion.
 961   if (SelectClass == cByte) {
 962     if (Constant *T = dyn_cast<Constant>(TrueVal))
 963       TrueVal = ConstantExpr::getCast(T, Type::ShortTy);
 964     if (Constant *F = dyn_cast<Constant>(FalseVal))
 965       FalseVal = ConstantExpr::getCast(F, Type::ShortTy);
 966   }
 967
 968
 969   unsigned Opcode;
 970   if (SetCondInst *SCI = canFoldSetCCIntoBranchOrSelect(Cond)) {
 971     // We successfully folded the setcc into the select instruction.
 972
 973     unsigned OpNum = getSetCCNumber(SCI->getOpcode());
 974     OpNum = EmitComparison(OpNum, SCI->getOperand(0), SCI->getOperand(1), MBB,
 975                            IP);
 976
 977     const Type *CompTy = SCI->getOperand(0)->getType();
 978     bool isSigned = CompTy->isSigned() && getClassB(CompTy) != cFP;
 979
 980     // LLVM  -> X86 signed  X86 unsigned
 981     // -----    ----------  ------------
 982     // seteq -> cmovNE      cmovNE
 983     // setne -> cmovE       cmovE
 984     // setlt -> cmovGE      cmovAE
 985     // setge -> cmovL       cmovB
 986     // setgt -> cmovLE      cmovBE
 987     // setle -> cmovG       cmovA
 988     // ----
 989     //          cmovNS              // Used by comparison with 0 optimization
 990     //          cmovS
 991
 992     switch (SelectClass) {
 993     default: assert(0 && "Unknown value class!");
 994     case cFP: {
 995       // Annoyingly, we don't have a full set of floating point conditional
 996       // moves.  :(
 997       static const unsigned OpcodeTab[2][8] = {
 998         { X86::FCMOVNE, X86::FCMOVE, X86::FCMOVAE, X86::FCMOVB,
 999           X86::FCMOVBE, X86::FCMOVA, 0, 0 },
1000         { X86::FCMOVNE, X86::FCMOVE, 0, 0, 0, 0, 0, 0 },
1001       };
1002       Opcode = OpcodeTab[isSigned][OpNum];
1003
1004       // If opcode == 0, we hit a case that we don't support.  Output a setcc
1005       // and compare the result against zero.
1006       if (Opcode == 0) {
1007         unsigned CompClass = getClassB(CompTy);
1008         unsigned CondReg;
1009         if (CompClass != cLong || OpNum < 2) {
1010           CondReg = makeAnotherReg(Type::BoolTy);
1011           // Handle normal comparisons with a setcc instruction...
1012           BuildMI(*MBB, IP, SetCCOpcodeTab[isSigned][OpNum], 0, CondReg);
1013         } else {
1014           // Long comparisons end up in the BL register.
1015           CondReg = X86::BL;
1016         }
1017
1018         BuildMI(*MBB, IP, X86::TEST8rr, 2).addReg(CondReg).addReg(CondReg);
1019         Opcode = X86::FCMOVE;
1020       }
1021       break;
1022     }
1023     case cByte:
1024     case cShort: {
1025       static const unsigned OpcodeTab[2][8] = {
1026         { X86::CMOVNE16rr, X86::CMOVE16rr, X86::CMOVAE16rr, X86::CMOVB16rr,
1027           X86::CMOVBE16rr, X86::CMOVA16rr, 0, 0 },
1028         { X86::CMOVNE16rr, X86::CMOVE16rr, X86::CMOVGE16rr, X86::CMOVL16rr,
1029           X86::CMOVLE16rr, X86::CMOVG16rr, X86::CMOVNS16rr, X86::CMOVS16rr },
1030       };
1031       Opcode = OpcodeTab[isSigned][OpNum];
1032       break;
1033     }
1034     case cInt:
1035     case cLong: {
1036       static const unsigned OpcodeTab[2][8] = {
1037         { X86::CMOVNE32rr, X86::CMOVE32rr, X86::CMOVAE32rr, X86::CMOVB32rr,
1038           X86::CMOVBE32rr, X86::CMOVA32rr, 0, 0 },
1039         { X86::CMOVNE32rr, X86::CMOVE32rr, X86::CMOVGE32rr, X86::CMOVL32rr,
1040           X86::CMOVLE32rr, X86::CMOVG32rr, X86::CMOVNS32rr, X86::CMOVS32rr },
1041       };
1042       Opcode = OpcodeTab[isSigned][OpNum];
1043       break;
1044     }
1045     }
1046   } else {
1047     // Get the value being branched on, and use it to set the condition codes.
1048     unsigned CondReg = getReg(Cond, MBB, IP);
1049     BuildMI(*MBB, IP, X86::TEST8rr, 2).addReg(CondReg).addReg(CondReg);
1050     switch (SelectClass) {
1051     default: assert(0 && "Unknown value class!");
1052     case cFP:    Opcode = X86::FCMOVE; break;
1053     case cByte:
1054     case cShort: Opcode = X86::CMOVE16rr; break;
1055     case cInt:
1056     case cLong:  Opcode = X86::CMOVE32rr; break;
1057     }
1058   }
1059
1060   unsigned TrueReg  = getReg(TrueVal, MBB, IP);
1061   unsigned FalseReg = getReg(FalseVal, MBB, IP);
1062   unsigned RealDestReg = DestReg;
1063
1064
1065   // Annoyingly enough, X86 doesn't HAVE 8-bit conditional moves.  Because of
1066   // this, we have to promote the incoming values to 16 bits, perform a 16-bit
1067   // cmove, then truncate the result.
1068   if (SelectClass == cByte) {
1069     DestReg = makeAnotherReg(Type::ShortTy);
1070     if (getClassB(TrueVal->getType()) == cByte) {
1071       // Promote the true value, by storing it into AL, and reading from AX.
1072       BuildMI(*MBB, IP, X86::MOV8rr, 1, X86::AL).addReg(TrueReg);
1073       BuildMI(*MBB, IP, X86::MOV8ri, 1, X86::AH).addImm(0);
1074       TrueReg = makeAnotherReg(Type::ShortTy);
1075       BuildMI(*MBB, IP, X86::MOV16rr, 1, TrueReg).addReg(X86::AX);
1076     }
1077     if (getClassB(FalseVal->getType()) == cByte) {
1078       // Promote the true value, by storing it into CL, and reading from CX.
1079       BuildMI(*MBB, IP, X86::MOV8rr, 1, X86::CL).addReg(FalseReg);
1080       BuildMI(*MBB, IP, X86::MOV8ri, 1, X86::CH).addImm(0);
1081       FalseReg = makeAnotherReg(Type::ShortTy);
1082       BuildMI(*MBB, IP, X86::MOV16rr, 1, FalseReg).addReg(X86::CX);
1083     }
1084   }
1085
1086   BuildMI(*MBB, IP, Opcode, 2, DestReg).addReg(TrueReg).addReg(FalseReg);
1087
1088   switch (SelectClass) {
1089   case cByte:
1090     // We did the computation with 16-bit registers.  Truncate back to our
1091     // result by copying into AX then copying out AL.
1092     BuildMI(*MBB, IP, X86::MOV16rr, 1, X86::AX).addReg(DestReg);
1093     BuildMI(*MBB, IP, X86::MOV8rr, 1, RealDestReg).addReg(X86::AL);
1094     break;
1095   case cLong:
1096     // Move the upper half of the value as well.
1097     BuildMI(*MBB, IP, Opcode, 2,DestReg+1).addReg(TrueReg+1).addReg(FalseReg+1);
1098     break;
1099   }
1100 }
1101
1102
1103
1104 /// promote32 - Emit instructions to turn a narrow operand into a 32-bit-wide
1105 /// operand, in the specified target register.
1106 ///
1107 void ISel::promote32(unsigned targetReg, const ValueRecord &VR) {
1108   bool isUnsigned = VR.Ty->isUnsigned();
1109
1110   // Make sure we have the register number for this value...
1111   unsigned Reg = VR.Val ? getReg(VR.Val) : VR.Reg;
1112
1113   switch (getClassB(VR.Ty)) {
1114   case cByte:
1115     // Extend value into target register (8->32)
1116     if (isUnsigned)
1117       BuildMI(BB, X86::MOVZX32rr8, 1, targetReg).addReg(Reg);
1118     else
1119       BuildMI(BB, X86::MOVSX32rr8, 1, targetReg).addReg(Reg);
1120     break;
1121   case cShort:
1122     // Extend value into target register (16->32)
1123     if (isUnsigned)
1124       BuildMI(BB, X86::MOVZX32rr16, 1, targetReg).addReg(Reg);
1125     else
1126       BuildMI(BB, X86::MOVSX32rr16, 1, targetReg).addReg(Reg);
1127     break;
1128   case cInt:
1129     // Move value into target register (32->32)
1130     BuildMI(BB, X86::MOV32rr, 1, targetReg).addReg(Reg);
1131     break;
1132   default:
1133     assert(0 && "Unpromotable operand class in promote32");
1134   }
1135 }
1136
1137 /// 'ret' instruction - Here we are interested in meeting the x86 ABI.  As such,
1138 /// we have the following possibilities:
1139 ///
1140 ///   ret void: No return value, simply emit a 'ret' instruction
1141 ///   ret sbyte, ubyte : Extend value into EAX and return
1142 ///   ret short, ushort: Extend value into EAX and return
1143 ///   ret int, uint    : Move value into EAX and return
1144 ///   ret pointer      : Move value into EAX and return
1145 ///   ret long, ulong  : Move value into EAX/EDX and return
1146 ///   ret float/double : Top of FP stack
1147 ///
1148 void ISel::visitReturnInst(ReturnInst &I) {
1149   if (I.getNumOperands() == 0) {
1150     BuildMI(BB, X86::RET, 0); // Just emit a 'ret' instruction
1151     return;
1152   }
1153
1154   Value *RetVal = I.getOperand(0);
1155   unsigned RetReg = getReg(RetVal);
1156   switch (getClassB(RetVal->getType())) {
1157   case cByte:   // integral return values: extend or move into EAX and return
1158   case cShort:
1159   case cInt:
1160     promote32(X86::EAX, ValueRecord(RetReg, RetVal->getType()));
1161     // Declare that EAX is live on exit
1162     BuildMI(BB, X86::IMPLICIT_USE, 2).addReg(X86::EAX).addReg(X86::ESP);
1163     break;
1164   case cFP:                   // Floats & Doubles: Return in ST(0)
1165     BuildMI(BB, X86::FpSETRESULT, 1).addReg(RetReg);
1166     // Declare that top-of-stack is live on exit
1167     BuildMI(BB, X86::IMPLICIT_USE, 2).addReg(X86::ST0).addReg(X86::ESP);
1168     break;
1169   case cLong:
1170     BuildMI(BB, X86::MOV32rr, 1, X86::EAX).addReg(RetReg);
1171     BuildMI(BB, X86::MOV32rr, 1, X86::EDX).addReg(RetReg+1);
1172     // Declare that EAX & EDX are live on exit
1173     BuildMI(BB, X86::IMPLICIT_USE, 3).addReg(X86::EAX).addReg(X86::EDX)
1174       .addReg(X86::ESP);
1175     break;
1176   default:
1177     visitInstruction(I);
1178   }
1179   // Emit a 'ret' instruction
1180   BuildMI(BB, X86::RET, 0);
1181 }
1182
1183 // getBlockAfter - Return the basic block which occurs lexically after the
1184 // specified one.
1185 static inline BasicBlock *getBlockAfter(BasicBlock *BB) {
1186   Function::iterator I = BB; ++I;  // Get iterator to next block
1187   return I != BB->getParent()->end() ? &*I : 0;
1188 }
1189
1190 /// visitBranchInst - Handle conditional and unconditional branches here.  Note
1191 /// that since code layout is frozen at this point, that if we are trying to
1192 /// jump to a block that is the immediate successor of the current block, we can
1193 /// just make a fall-through (but we don't currently).
1194 ///
1195 void ISel::visitBranchInst(BranchInst &BI) {
1196   BasicBlock *NextBB = getBlockAfter(BI.getParent());  // BB after current one
1197
1198   if (!BI.isConditional()) {  // Unconditional branch?
1199     if (BI.getSuccessor(0) != NextBB)
1200       BuildMI(BB, X86::JMP, 1).addPCDisp(BI.getSuccessor(0));
1201     return;
1202   }
1203
1204   // See if we can fold the setcc into the branch itself...
1205   SetCondInst *SCI = canFoldSetCCIntoBranchOrSelect(BI.getCondition());
1206   if (SCI == 0) {
1207     // Nope, cannot fold setcc into this branch.  Emit a branch on a condition
1208     // computed some other way...
1209     unsigned condReg = getReg(BI.getCondition());
1210     BuildMI(BB, X86::TEST8rr, 2).addReg(condReg).addReg(condReg);
1211     if (BI.getSuccessor(1) == NextBB) {
1212       if (BI.getSuccessor(0) != NextBB)
1213         BuildMI(BB, X86::JNE, 1).addPCDisp(BI.getSuccessor(0));
1214     } else {
1215       BuildMI(BB, X86::JE, 1).addPCDisp(BI.getSuccessor(1));
1216
1217       if (BI.getSuccessor(0) != NextBB)
1218         BuildMI(BB, X86::JMP, 1).addPCDisp(BI.getSuccessor(0));
1219     }
1220     return;
1221   }
1222
1223   unsigned OpNum = getSetCCNumber(SCI->getOpcode());
1224   MachineBasicBlock::iterator MII = BB->end();
1225   OpNum = EmitComparison(OpNum, SCI->getOperand(0), SCI->getOperand(1), BB,MII);
1226
1227   const Type *CompTy = SCI->getOperand(0)->getType();
1228   bool isSigned = CompTy->isSigned() && getClassB(CompTy) != cFP;
1229
1230
1231   // LLVM  -> X86 signed  X86 unsigned
1232   // -----    ----------  ------------
1233   // seteq -> je          je
1234   // setne -> jne         jne
1235   // setlt -> jl          jb
1236   // setge -> jge         jae
1237   // setgt -> jg          ja
1238   // setle -> jle         jbe
1239   // ----
1240   //          js                  // Used by comparison with 0 optimization
1241   //          jns
1242
1243   static const unsigned OpcodeTab[2][8] = {
1244     { X86::JE, X86::JNE, X86::JB, X86::JAE, X86::JA, X86::JBE, 0, 0 },
1245     { X86::JE, X86::JNE, X86::JL, X86::JGE, X86::JG, X86::JLE,
1246       X86::JS, X86::JNS },
1247   };
1248
1249   if (BI.getSuccessor(0) != NextBB) {
1250     BuildMI(BB, OpcodeTab[isSigned][OpNum], 1).addPCDisp(BI.getSuccessor(0));
1251     if (BI.getSuccessor(1) != NextBB)
1252       BuildMI(BB, X86::JMP, 1).addPCDisp(BI.getSuccessor(1));
1253   } else {
1254     // Change to the inverse condition...
1255     if (BI.getSuccessor(1) != NextBB) {
1256       OpNum ^= 1;
1257       BuildMI(BB, OpcodeTab[isSigned][OpNum], 1).addPCDisp(BI.getSuccessor(1));
1258     }
1259   }
1260 }
1261
1262
1263 /// doCall - This emits an abstract call instruction, setting up the arguments
1264 /// and the return value as appropriate.  For the actual function call itself,
1265 /// it inserts the specified CallMI instruction into the stream.
1266 ///
1267 void ISel::doCall(const ValueRecord &Ret, MachineInstr *CallMI,
1268                   const std::vector<ValueRecord> &Args) {
1269
1270   // Count how many bytes are to be pushed on the stack...
1271   unsigned NumBytes = 0;
1272
1273   if (!Args.empty()) {
1274     for (unsigned i = 0, e = Args.size(); i != e; ++i)
1275       switch (getClassB(Args[i].Ty)) {
1276       case cByte: case cShort: case cInt:
1277         NumBytes += 4; break;
1278       case cLong:
1279         NumBytes += 8; break;
1280       case cFP:
1281         NumBytes += Args[i].Ty == Type::FloatTy ? 4 : 8;
1282         break;
1283       default: assert(0 && "Unknown class!");
1284       }
1285
1286     // Adjust the stack pointer for the new arguments...
1287     BuildMI(BB, X86::ADJCALLSTACKDOWN, 1).addImm(NumBytes);
1288
1289     // Arguments go on the stack in reverse order, as specified by the ABI.
1290     unsigned ArgOffset = 0;
1291     for (unsigned i = 0, e = Args.size(); i != e; ++i) {
1292       unsigned ArgReg;
1293       switch (getClassB(Args[i].Ty)) {
1294       case cByte:
1295       case cShort:
1296         if (Args[i].Val && isa<ConstantInt>(Args[i].Val)) {
1297           // Zero/Sign extend constant, then stuff into memory.
1298           ConstantInt *Val = cast<ConstantInt>(Args[i].Val);
1299           Val = cast<ConstantInt>(ConstantExpr::getCast(Val, Type::IntTy));
1300           addRegOffset(BuildMI(BB, X86::MOV32mi, 5), X86::ESP, ArgOffset)
1301             .addImm(Val->getRawValue() & 0xFFFFFFFF);
1302         } else {
1303           // Promote arg to 32 bits wide into a temporary register...
1304           ArgReg = makeAnotherReg(Type::UIntTy);
1305           promote32(ArgReg, Args[i]);
1306           addRegOffset(BuildMI(BB, X86::MOV32mr, 5),
1307                        X86::ESP, ArgOffset).addReg(ArgReg);
1308         }
1309         break;
1310       case cInt:
1311         if (Args[i].Val && isa<ConstantInt>(Args[i].Val)) {
1312           unsigned Val = cast<ConstantInt>(Args[i].Val)->getRawValue();
1313           addRegOffset(BuildMI(BB, X86::MOV32mi, 5),
1314                        X86::ESP, ArgOffset).addImm(Val);
1315         } else {
1316           ArgReg = Args[i].Val ? getReg(Args[i].Val) : Args[i].Reg;
1317           addRegOffset(BuildMI(BB, X86::MOV32mr, 5),
1318                        X86::ESP, ArgOffset).addReg(ArgReg);
1319         }
1320         break;
1321       case cLong:
1322         ArgReg = Args[i].Val ? getReg(Args[i].Val) : Args[i].Reg;
1323         addRegOffset(BuildMI(BB, X86::MOV32mr, 5),
1324                      X86::ESP, ArgOffset).addReg(ArgReg);
1325         addRegOffset(BuildMI(BB, X86::MOV32mr, 5),
1326                      X86::ESP, ArgOffset+4).addReg(ArgReg+1);
1327         ArgOffset += 4;        // 8 byte entry, not 4.
1328         break;
1329
1330       case cFP:
1331         ArgReg = Args[i].Val ? getReg(Args[i].Val) : Args[i].Reg;
1332         if (Args[i].Ty == Type::FloatTy) {
1333           addRegOffset(BuildMI(BB, X86::FST32m, 5),
1334                        X86::ESP, ArgOffset).addReg(ArgReg);
1335         } else {
1336           assert(Args[i].Ty == Type::DoubleTy && "Unknown FP type!");
1337           addRegOffset(BuildMI(BB, X86::FST64m, 5),
1338                        X86::ESP, ArgOffset).addReg(ArgReg);
1339           ArgOffset += 4;       // 8 byte entry, not 4.
1340         }
1341         break;
1342
1343       default: assert(0 && "Unknown class!");
1344       }
1345       ArgOffset += 4;
1346     }
1347   } else {
1348     BuildMI(BB, X86::ADJCALLSTACKDOWN, 1).addImm(0);
1349   }
1350
1351   BB->push_back(CallMI);
1352
1353   BuildMI(BB, X86::ADJCALLSTACKUP, 1).addImm(NumBytes);
1354
1355   // If there is a return value, scavenge the result from the location the call
1356   // leaves it in...
1357   //
1358   if (Ret.Ty != Type::VoidTy) {
1359     unsigned DestClass = getClassB(Ret.Ty);
1360     switch (DestClass) {
1361     case cByte:
1362     case cShort:
1363     case cInt: {
1364       // Integral results are in %eax, or the appropriate portion
1365       // thereof.
1366       static const unsigned regRegMove[] = {
1367         X86::MOV8rr, X86::MOV16rr, X86::MOV32rr
1368       };
1369       static const unsigned AReg[] = { X86::AL, X86::AX, X86::EAX };
1370       BuildMI(BB, regRegMove[DestClass], 1, Ret.Reg).addReg(AReg[DestClass]);
1371       break;
1372     }
1373     case cFP:     // Floating-point return values live in %ST(0)
1374       BuildMI(BB, X86::FpGETRESULT, 1, Ret.Reg);
1375       break;
1376     case cLong:   // Long values are left in EDX:EAX
1377       BuildMI(BB, X86::MOV32rr, 1, Ret.Reg).addReg(X86::EAX);
1378       BuildMI(BB, X86::MOV32rr, 1, Ret.Reg+1).addReg(X86::EDX);
1379       break;
1380     default: assert(0 && "Unknown class!");
1381     }
1382   }
1383 }
1384
1385
1386 /// visitCallInst - Push args on stack and do a procedure call instruction.
1387 void ISel::visitCallInst(CallInst &CI) {
1388   MachineInstr *TheCall;
1389   if (Function *F = CI.getCalledFunction()) {
1390     // Is it an intrinsic function call?
1391     if (Intrinsic::ID ID = (Intrinsic::ID)F->getIntrinsicID()) {
1392       visitIntrinsicCall(ID, CI);   // Special intrinsics are not handled here
1393       return;
1394     }
1395
1396     // Emit a CALL instruction with PC-relative displacement.
1397     TheCall = BuildMI(X86::CALLpcrel32, 1).addGlobalAddress(F, true);
1398   } else {  // Emit an indirect call...
1399     unsigned Reg = getReg(CI.getCalledValue());
1400     TheCall = BuildMI(X86::CALL32r, 1).addReg(Reg);
1401   }
1402
1403   std::vector<ValueRecord> Args;
1404   for (unsigned i = 1, e = CI.getNumOperands(); i != e; ++i)
1405     Args.push_back(ValueRecord(CI.getOperand(i)));
1406
1407   unsigned DestReg = CI.getType() != Type::VoidTy ? getReg(CI) : 0;
1408   doCall(ValueRecord(DestReg, CI.getType()), TheCall, Args);
1409 }
1410
1411
1412 /// LowerUnknownIntrinsicFunctionCalls - This performs a prepass over the
1413 /// function, lowering any calls to unknown intrinsic functions into the
1414 /// equivalent LLVM code.
1415 ///
1416 void ISel::LowerUnknownIntrinsicFunctionCalls(Function &F) {
1417   for (Function::iterator BB = F.begin(), E = F.end(); BB != E; ++BB)
1418     for (BasicBlock::iterator I = BB->begin(), E = BB->end(); I != E; )
1419       if (CallInst *CI = dyn_cast<CallInst>(I++))
1420         if (Function *F = CI->getCalledFunction())
1421           switch (F->getIntrinsicID()) {
1422           case Intrinsic::not_intrinsic:
1423           case Intrinsic::vastart:
1424           case Intrinsic::vacopy:
1425           case Intrinsic::vaend:
1426           case Intrinsic::returnaddress:
1427           case Intrinsic::frameaddress:
1428           case Intrinsic::memcpy:
1429           case Intrinsic::memset:
1430             // We directly implement these intrinsics
1431             break;
1432           default:
1433             // All other intrinsic calls we must lower.
1434             Instruction *Before = CI->getPrev();
1435             TM.getIntrinsicLowering().LowerIntrinsicCall(CI);
1436             if (Before) {        // Move iterator to instruction after call
1437               I = Before;  ++I;
1438             } else {
1439               I = BB->begin();
1440             }
1441           }
1442
1443 }
1444
1445 void ISel::visitIntrinsicCall(Intrinsic::ID ID, CallInst &CI) {
1446   unsigned TmpReg1, TmpReg2;
1447   switch (ID) {
1448   case Intrinsic::vastart:
1449     // Get the address of the first vararg value...
1450     TmpReg1 = getReg(CI);
1451     addFrameReference(BuildMI(BB, X86::LEA32r, 5, TmpReg1), VarArgsFrameIndex);
1452     return;
1453
1454   case Intrinsic::vacopy:
1455     TmpReg1 = getReg(CI);
1456     TmpReg2 = getReg(CI.getOperand(1));
1457     BuildMI(BB, X86::MOV32rr, 1, TmpReg1).addReg(TmpReg2);
1458     return;
1459   case Intrinsic::vaend: return;   // Noop on X86
1460
1461   case Intrinsic::returnaddress:
1462   case Intrinsic::frameaddress:
1463     TmpReg1 = getReg(CI);
1464     if (cast<Constant>(CI.getOperand(1))->isNullValue()) {
1465       if (ID == Intrinsic::returnaddress) {
1466         // Just load the return address
1467         addFrameReference(BuildMI(BB, X86::MOV32rm, 4, TmpReg1),
1468                           ReturnAddressIndex);
1469       } else {
1470         addFrameReference(BuildMI(BB, X86::LEA32r, 4, TmpReg1),
1471                           ReturnAddressIndex, -4);
1472       }
1473     } else {
1474       // Values other than zero are not implemented yet.
1475       BuildMI(BB, X86::MOV32ri, 1, TmpReg1).addImm(0);
1476     }
1477     return;
1478
1479   case Intrinsic::memcpy: {
1480     assert(CI.getNumOperands() == 5 && "Illegal llvm.memcpy call!");
1481     unsigned Align = 1;
1482     if (ConstantInt *AlignC = dyn_cast<ConstantInt>(CI.getOperand(4))) {
1483       Align = AlignC->getRawValue();
1484       if (Align == 0) Align = 1;
1485     }
1486
1487     // Turn the byte code into # iterations
1488     unsigned CountReg;
1489     unsigned Opcode;
1490     switch (Align & 3) {
1491     case 2:   // WORD aligned
1492       if (ConstantInt *I = dyn_cast<ConstantInt>(CI.getOperand(3))) {
1493         CountReg = getReg(ConstantUInt::get(Type::UIntTy, I->getRawValue()/2));
1494       } else {
1495         CountReg = makeAnotherReg(Type::IntTy);
1496         unsigned ByteReg = getReg(CI.getOperand(3));
1497         BuildMI(BB, X86::SHR32ri, 2, CountReg).addReg(ByteReg).addImm(1);
1498       }
1499       Opcode = X86::REP_MOVSW;
1500       break;
1501     case 0:   // DWORD aligned
1502       if (ConstantInt *I = dyn_cast<ConstantInt>(CI.getOperand(3))) {
1503         CountReg = getReg(ConstantUInt::get(Type::UIntTy, I->getRawValue()/4));
1504       } else {
1505         CountReg = makeAnotherReg(Type::IntTy);
1506         unsigned ByteReg = getReg(CI.getOperand(3));
1507         BuildMI(BB, X86::SHR32ri, 2, CountReg).addReg(ByteReg).addImm(2);
1508       }
1509       Opcode = X86::REP_MOVSD;
1510       break;
1511     default:  // BYTE aligned
1512       CountReg = getReg(CI.getOperand(3));
1513       Opcode = X86::REP_MOVSB;
1514       break;
1515     }
1516
1517     // No matter what the alignment is, we put the source in ESI, the
1518     // destination in EDI, and the count in ECX.
1519     TmpReg1 = getReg(CI.getOperand(1));
1520     TmpReg2 = getReg(CI.getOperand(2));
1521     BuildMI(BB, X86::MOV32rr, 1, X86::ECX).addReg(CountReg);
1522     BuildMI(BB, X86::MOV32rr, 1, X86::EDI).addReg(TmpReg1);
1523     BuildMI(BB, X86::MOV32rr, 1, X86::ESI).addReg(TmpReg2);
1524     BuildMI(BB, Opcode, 0);
1525     return;
1526   }
1527   case Intrinsic::memset: {
1528     assert(CI.getNumOperands() == 5 && "Illegal llvm.memset call!");
1529     unsigned Align = 1;
1530     if (ConstantInt *AlignC = dyn_cast<ConstantInt>(CI.getOperand(4))) {
1531       Align = AlignC->getRawValue();
1532       if (Align == 0) Align = 1;
1533     }
1534
1535     // Turn the byte code into # iterations
1536     unsigned CountReg;
1537     unsigned Opcode;
1538     if (ConstantInt *ValC = dyn_cast<ConstantInt>(CI.getOperand(2))) {
1539       unsigned Val = ValC->getRawValue() & 255;
1540
1541       // If the value is a constant, then we can potentially use larger copies.
1542       switch (Align & 3) {
1543       case 2:   // WORD aligned
1544         if (ConstantInt *I = dyn_cast<ConstantInt>(CI.getOperand(3))) {
1545           CountReg =getReg(ConstantUInt::get(Type::UIntTy, I->getRawValue()/2));
1546         } else {
1547           CountReg = makeAnotherReg(Type::IntTy);
1548           unsigned ByteReg = getReg(CI.getOperand(3));
1549           BuildMI(BB, X86::SHR32ri, 2, CountReg).addReg(ByteReg).addImm(1);
1550         }
1551         BuildMI(BB, X86::MOV16ri, 1, X86::AX).addImm((Val << 8) | Val);
1552         Opcode = X86::REP_STOSW;
1553         break;
1554       case 0:   // DWORD aligned
1555         if (ConstantInt *I = dyn_cast<ConstantInt>(CI.getOperand(3))) {
1556           CountReg =getReg(ConstantUInt::get(Type::UIntTy, I->getRawValue()/4));
1557         } else {
1558           CountReg = makeAnotherReg(Type::IntTy);
1559           unsigned ByteReg = getReg(CI.getOperand(3));
1560           BuildMI(BB, X86::SHR32ri, 2, CountReg).addReg(ByteReg).addImm(2);
1561         }
1562         Val = (Val << 8) | Val;
1563         BuildMI(BB, X86::MOV32ri, 1, X86::EAX).addImm((Val << 16) | Val);
1564         Opcode = X86::REP_STOSD;
1565         break;
1566       default:  // BYTE aligned
1567         CountReg = getReg(CI.getOperand(3));
1568         BuildMI(BB, X86::MOV8ri, 1, X86::AL).addImm(Val);
1569         Opcode = X86::REP_STOSB;
1570         break;
1571       }
1572     } else {
1573       // If it's not a constant value we are storing, just fall back.  We could
1574       // try to be clever to form 16 bit and 32 bit values, but we don't yet.
1575       unsigned ValReg = getReg(CI.getOperand(2));
1576       BuildMI(BB, X86::MOV8rr, 1, X86::AL).addReg(ValReg);
1577       CountReg = getReg(CI.getOperand(3));
1578       Opcode = X86::REP_STOSB;
1579     }
1580
1581     // No matter what the alignment is, we put the source in ESI, the
1582     // destination in EDI, and the count in ECX.
1583     TmpReg1 = getReg(CI.getOperand(1));
1584     //TmpReg2 = getReg(CI.getOperand(2));
1585     BuildMI(BB, X86::MOV32rr, 1, X86::ECX).addReg(CountReg);
1586     BuildMI(BB, X86::MOV32rr, 1, X86::EDI).addReg(TmpReg1);
1587     BuildMI(BB, Opcode, 0);
1588     return;
1589   }
1590
1591   default: assert(0 && "Error: unknown intrinsics should have been lowered!");
1592   }
1593 }
1594
1595 static bool isSafeToFoldLoadIntoInstruction(LoadInst &LI, Instruction &User) {
1596   if (LI.getParent() != User.getParent())
1597     return false;
1598   BasicBlock::iterator It = &LI;
1599   // Check all of the instructions between the load and the user.  We should
1600   // really use alias analysis here, but for now we just do something simple.
1601   for (++It; It != BasicBlock::iterator(&User); ++It) {
1602     switch (It->getOpcode()) {
1603     case Instruction::Free:
1604     case Instruction::Store:
1605     case Instruction::Call:
1606     case Instruction::Invoke:
1607       return false;
1608     }
1609   }
1610   return true;
1611 }
1612
1613
1614 /// visitSimpleBinary - Implement simple binary operators for integral types...
1615 /// OperatorClass is one of: 0 for Add, 1 for Sub, 2 for And, 3 for Or, 4 for
1616 /// Xor.
1617 ///
1618 void ISel::visitSimpleBinary(BinaryOperator &B, unsigned OperatorClass) {
1619   unsigned DestReg = getReg(B);
1620   MachineBasicBlock::iterator MI = BB->end();
1621   Value *Op0 = B.getOperand(0), *Op1 = B.getOperand(1);
1622
1623   // Special case: op Reg, load [mem]
1624   if (isa<LoadInst>(Op0) && !isa<LoadInst>(Op1))
1625     if (!B.swapOperands())
1626       std::swap(Op0, Op1);  // Make sure any loads are in the RHS.
1627
1628   unsigned Class = getClassB(B.getType());
1629   if (isa<LoadInst>(Op1) && Class < cFP &&
1630       isSafeToFoldLoadIntoInstruction(*cast<LoadInst>(Op1), B)) {
1631
1632     static const unsigned OpcodeTab[][3] = {
1633       // Arithmetic operators
1634       { X86::ADD8rm, X86::ADD16rm, X86::ADD32rm },  // ADD
1635       { X86::SUB8rm, X86::SUB16rm, X86::SUB32rm },  // SUB
1636
1637       // Bitwise operators
1638       { X86::AND8rm, X86::AND16rm, X86::AND32rm },  // AND
1639       { X86:: OR8rm, X86:: OR16rm, X86:: OR32rm },  // OR
1640       { X86::XOR8rm, X86::XOR16rm, X86::XOR32rm },  // XOR
1641     };
1642
1643     assert(Class < cFP && "General code handles 64-bit integer types!");
1644     unsigned Opcode = OpcodeTab[OperatorClass][Class];
1645
1646     unsigned BaseReg, Scale, IndexReg, Disp;
1647     getAddressingMode(cast<LoadInst>(Op1)->getOperand(0), BaseReg,
1648                       Scale, IndexReg, Disp);
1649
1650     unsigned Op0r = getReg(Op0);
1651     addFullAddress(BuildMI(BB, Opcode, 2, DestReg).addReg(Op0r),
1652                    BaseReg, Scale, IndexReg, Disp);
1653     return;
1654   }
1655
1656   emitSimpleBinaryOperation(BB, MI, Op0, Op1, OperatorClass, DestReg);
1657 }
1658
1659 /// emitSimpleBinaryOperation - Implement simple binary operators for integral
1660 /// types...  OperatorClass is one of: 0 for Add, 1 for Sub, 2 for And, 3 for
1661 /// Or, 4 for Xor.
1662 ///
1663 /// emitSimpleBinaryOperation - Common code shared between visitSimpleBinary
1664 /// and constant expression support.
1665 ///
1666 void ISel::emitSimpleBinaryOperation(MachineBasicBlock *MBB,
1667                                      MachineBasicBlock::iterator IP,
1668                                      Value *Op0, Value *Op1,
1669                                      unsigned OperatorClass, unsigned DestReg) {
1670   unsigned Class = getClassB(Op0->getType());
1671
1672   // sub 0, X -> neg X
1673   if (OperatorClass == 1 && Class != cLong)
1674     if (ConstantInt *CI = dyn_cast<ConstantInt>(Op0)) {
1675       if (CI->isNullValue()) {
1676         unsigned op1Reg = getReg(Op1, MBB, IP);
1677         static unsigned const NEGTab[] = {
1678           X86::NEG8r, X86::NEG16r, X86::NEG32r
1679         };
1680         BuildMI(*MBB, IP, NEGTab[Class], 1, DestReg).addReg(op1Reg);
1681         return;
1682       }
1683     } else if (ConstantFP *CFP = dyn_cast<ConstantFP>(Op0))
1684       if (CFP->isExactlyValue(-0.0)) {
1685         // -0.0 - X === -X
1686         unsigned op1Reg = getReg(Op1, MBB, IP);
1687         BuildMI(*MBB, IP, X86::FCHS, 1, DestReg).addReg(op1Reg);
1688         return;
1689       }
1690
1691   // Special case: op Reg, <const>
1692   if (Class != cLong && isa<ConstantInt>(Op1)) {
1693     ConstantInt *Op1C = cast<ConstantInt>(Op1);
1694     unsigned Op0r = getReg(Op0, MBB, IP);
1695
1696     // xor X, -1 -> not X
1697     if (OperatorClass == 4 && Op1C->isAllOnesValue()) {
1698       static unsigned const NOTTab[] = { X86::NOT8r, X86::NOT16r, X86::NOT32r };
1699       BuildMI(*MBB, IP, NOTTab[Class], 1, DestReg).addReg(Op0r);
1700       return;
1701     }
1702
1703     // add X, -1 -> dec X
1704     if (OperatorClass == 0 && Op1C->isAllOnesValue()) {
1705       static unsigned const DECTab[] = { X86::DEC8r, X86::DEC16r, X86::DEC32r };
1706       BuildMI(*MBB, IP, DECTab[Class], 1, DestReg).addReg(Op0r);
1707       return;
1708     }
1709
1710     // add X, 1 -> inc X
1711     if (OperatorClass == 0 && Op1C->equalsInt(1)) {
1712       static unsigned const INCTab[] = { X86::INC8r, X86::INC16r, X86::INC32r };
1713       BuildMI(*MBB, IP, INCTab[Class], 1, DestReg).addReg(Op0r);
1714       return;
1715     }
1716
1717     static const unsigned OpcodeTab[][3] = {
1718       // Arithmetic operators
1719       { X86::ADD8ri, X86::ADD16ri, X86::ADD32ri },  // ADD
1720       { X86::SUB8ri, X86::SUB16ri, X86::SUB32ri },  // SUB
1721
1722       // Bitwise operators
1723       { X86::AND8ri, X86::AND16ri, X86::AND32ri },  // AND
1724       { X86:: OR8ri, X86:: OR16ri, X86:: OR32ri },  // OR
1725       { X86::XOR8ri, X86::XOR16ri, X86::XOR32ri },  // XOR
1726     };
1727
1728     assert(Class < cFP && "General code handles 64-bit integer types!");
1729     unsigned Opcode = OpcodeTab[OperatorClass][Class];
1730
1731
1732     uint64_t Op1v = cast<ConstantInt>(Op1C)->getRawValue();
1733     BuildMI(*MBB, IP, Opcode, 2, DestReg).addReg(Op0r).addImm(Op1v);
1734     return;
1735   }
1736
1737   // Finally, handle the general case now.
1738   static const unsigned OpcodeTab[][4] = {
1739     // Arithmetic operators
1740     { X86::ADD8rr, X86::ADD16rr, X86::ADD32rr, X86::FpADD },  // ADD
1741     { X86::SUB8rr, X86::SUB16rr, X86::SUB32rr, X86::FpSUB },  // SUB
1742
1743     // Bitwise operators
1744     { X86::AND8rr, X86::AND16rr, X86::AND32rr, 0 },  // AND
1745     { X86:: OR8rr, X86:: OR16rr, X86:: OR32rr, 0 },  // OR
1746     { X86::XOR8rr, X86::XOR16rr, X86::XOR32rr, 0 },  // XOR
1747   };
1748
1749   bool isLong = false;
1750   if (Class == cLong) {
1751     isLong = true;
1752     Class = cInt;          // Bottom 32 bits are handled just like ints
1753   }
1754
1755   unsigned Opcode = OpcodeTab[OperatorClass][Class];
1756   assert(Opcode && "Floating point arguments to logical inst?");
1757   unsigned Op0r = getReg(Op0, MBB, IP);
1758   unsigned Op1r = getReg(Op1, MBB, IP);
1759   BuildMI(*MBB, IP, Opcode, 2, DestReg).addReg(Op0r).addReg(Op1r);
1760
1761   if (isLong) {        // Handle the upper 32 bits of long values...
1762     static const unsigned TopTab[] = {
1763       X86::ADC32rr, X86::SBB32rr, X86::AND32rr, X86::OR32rr, X86::XOR32rr
1764     };
1765     BuildMI(*MBB, IP, TopTab[OperatorClass], 2,
1766             DestReg+1).addReg(Op0r+1).addReg(Op1r+1);
1767   }
1768 }
1769
1770 /// doMultiply - Emit appropriate instructions to multiply together the
1771 /// registers op0Reg and op1Reg, and put the result in DestReg.  The type of the
1772 /// result should be given as DestTy.
1773 ///
1774 void ISel::doMultiply(MachineBasicBlock *MBB, MachineBasicBlock::iterator MBBI,
1775                       unsigned DestReg, const Type *DestTy,
1776                       unsigned op0Reg, unsigned op1Reg) {
1777   unsigned Class = getClass(DestTy);
1778   switch (Class) {
1779   case cFP:              // Floating point multiply
1780     BuildMI(*MBB, MBBI, X86::FpMUL, 2, DestReg).addReg(op0Reg).addReg(op1Reg);
1781     return;
1782   case cInt:
1783   case cShort:
1784     BuildMI(*MBB, MBBI, Class == cInt ? X86::IMUL32rr:X86::IMUL16rr, 2, DestReg)
1785       .addReg(op0Reg).addReg(op1Reg);
1786     return;
1787   case cByte:
1788     // Must use the MUL instruction, which forces use of AL...
1789     BuildMI(*MBB, MBBI, X86::MOV8rr, 1, X86::AL).addReg(op0Reg);
1790     BuildMI(*MBB, MBBI, X86::MUL8r, 1).addReg(op1Reg);
1791     BuildMI(*MBB, MBBI, X86::MOV8rr, 1, DestReg).addReg(X86::AL);
1792     return;
1793   default:
1794   case cLong: assert(0 && "doMultiply cannot operate on LONG values!");
1795   }
1796 }
1797
1798 // ExactLog2 - This function solves for (Val == 1 << (N-1)) and returns N.  It
1799 // returns zero when the input is not exactly a power of two.
1800 static unsigned ExactLog2(unsigned Val) {
1801   if (Val == 0) return 0;
1802   unsigned Count = 0;
1803   while (Val != 1) {
1804     if (Val & 1) return 0;
1805     Val >>= 1;
1806     ++Count;
1807   }
1808   return Count+1;
1809 }
1810
1811 void ISel::doMultiplyConst(MachineBasicBlock *MBB,
1812                            MachineBasicBlock::iterator IP,
1813                            unsigned DestReg, const Type *DestTy,
1814                            unsigned op0Reg, unsigned ConstRHS) {
1815   unsigned Class = getClass(DestTy);
1816
1817   // If the element size is exactly a power of 2, use a shift to get it.
1818   if (unsigned Shift = ExactLog2(ConstRHS)) {
1819     switch (Class) {
1820     default: assert(0 && "Unknown class for this function!");
1821     case cByte:
1822       BuildMI(*MBB, IP, X86::SHL32ri,2, DestReg).addReg(op0Reg).addImm(Shift-1);
1823       return;
1824     case cShort:
1825       BuildMI(*MBB, IP, X86::SHL32ri,2, DestReg).addReg(op0Reg).addImm(Shift-1);
1826       return;
1827     case cInt:
1828       BuildMI(*MBB, IP, X86::SHL32ri,2, DestReg).addReg(op0Reg).addImm(Shift-1);
1829       return;
1830     }
1831   }
1832
1833   if (Class == cShort) {
1834     BuildMI(*MBB, IP, X86::IMUL16rri,2,DestReg).addReg(op0Reg).addImm(ConstRHS);
1835     return;
1836   } else if (Class == cInt) {
1837     BuildMI(*MBB, IP, X86::IMUL32rri,2,DestReg).addReg(op0Reg).addImm(ConstRHS);
1838     return;
1839   }
1840
1841   // Most general case, emit a normal multiply...
1842   static const unsigned MOVriTab[] = {
1843     X86::MOV8ri, X86::MOV16ri, X86::MOV32ri
1844   };
1845
1846   unsigned TmpReg = makeAnotherReg(DestTy);
1847   BuildMI(*MBB, IP, MOVriTab[Class], 1, TmpReg).addImm(ConstRHS);
1848
1849   // Emit a MUL to multiply the register holding the index by
1850   // elementSize, putting the result in OffsetReg.
1851   doMultiply(MBB, IP, DestReg, DestTy, op0Reg, TmpReg);
1852 }
1853
1854 /// visitMul - Multiplies are not simple binary operators because they must deal
1855 /// with the EAX register explicitly.
1856 ///
1857 void ISel::visitMul(BinaryOperator &I) {
1858   unsigned Op0Reg  = getReg(I.getOperand(0));
1859   unsigned DestReg = getReg(I);
1860
1861   // Simple scalar multiply?
1862   if (I.getType() != Type::LongTy && I.getType() != Type::ULongTy) {
1863     if (ConstantInt *CI = dyn_cast<ConstantInt>(I.getOperand(1))) {
1864       unsigned Val = (unsigned)CI->getRawValue(); // Cannot be 64-bit constant
1865       MachineBasicBlock::iterator MBBI = BB->end();
1866       doMultiplyConst(BB, MBBI, DestReg, I.getType(), Op0Reg, Val);
1867     } else {
1868       unsigned Op1Reg  = getReg(I.getOperand(1));
1869       MachineBasicBlock::iterator MBBI = BB->end();
1870       doMultiply(BB, MBBI, DestReg, I.getType(), Op0Reg, Op1Reg);
1871     }
1872   } else {
1873     unsigned Op1Reg  = getReg(I.getOperand(1));
1874
1875     // Long value.  We have to do things the hard way...
1876     // Multiply the two low parts... capturing carry into EDX
1877     BuildMI(BB, X86::MOV32rr, 1, X86::EAX).addReg(Op0Reg);
1878     BuildMI(BB, X86::MUL32r, 1).addReg(Op1Reg);  // AL*BL
1879
1880     unsigned OverflowReg = makeAnotherReg(Type::UIntTy);
1881     BuildMI(BB, X86::MOV32rr, 1, DestReg).addReg(X86::EAX);     // AL*BL
1882     BuildMI(BB, X86::MOV32rr, 1, OverflowReg).addReg(X86::EDX); // AL*BL >> 32
1883
1884     MachineBasicBlock::iterator MBBI = BB->end();
1885     unsigned AHBLReg = makeAnotherReg(Type::UIntTy);   // AH*BL
1886     BuildMI(*BB, MBBI, X86::IMUL32rr,2,AHBLReg).addReg(Op0Reg+1).addReg(Op1Reg);
1887
1888     unsigned AHBLplusOverflowReg = makeAnotherReg(Type::UIntTy);
1889     BuildMI(*BB, MBBI, X86::ADD32rr, 2,                  // AH*BL+(AL*BL >> 32)
1890             AHBLplusOverflowReg).addReg(AHBLReg).addReg(OverflowReg);
1891
1892     MBBI = BB->end();
1893     unsigned ALBHReg = makeAnotherReg(Type::UIntTy); // AL*BH
1894     BuildMI(*BB, MBBI, X86::IMUL32rr,2,ALBHReg).addReg(Op0Reg).addReg(Op1Reg+1);
1895
1896     BuildMI(*BB, MBBI, X86::ADD32rr, 2,         // AL*BH + AH*BL + (AL*BL >> 32)
1897             DestReg+1).addReg(AHBLplusOverflowReg).addReg(ALBHReg);
1898   }
1899 }
1900
1901
1902 /// visitDivRem - Handle division and remainder instructions... these
1903 /// instruction both require the same instructions to be generated, they just
1904 /// select the result from a different register.  Note that both of these
1905 /// instructions work differently for signed and unsigned operands.
1906 ///
1907 void ISel::visitDivRem(BinaryOperator &I) {
1908   unsigned Op0Reg = getReg(I.getOperand(0));
1909   unsigned Op1Reg = getReg(I.getOperand(1));
1910   unsigned ResultReg = getReg(I);
1911
1912   MachineBasicBlock::iterator IP = BB->end();
1913   emitDivRemOperation(BB, IP, Op0Reg, Op1Reg, I.getOpcode() == Instruction::Div,
1914                       I.getType(), ResultReg);
1915 }
1916
1917 void ISel::emitDivRemOperation(MachineBasicBlock *BB,
1918                                MachineBasicBlock::iterator IP,
1919                                unsigned Op0Reg, unsigned Op1Reg, bool isDiv,
1920                                const Type *Ty, unsigned ResultReg) {
1921   unsigned Class = getClass(Ty);
1922   switch (Class) {
1923   case cFP:              // Floating point divide
1924     if (isDiv) {
1925       BuildMI(*BB, IP, X86::FpDIV, 2, ResultReg).addReg(Op0Reg).addReg(Op1Reg);
1926     } else {               // Floating point remainder...
1927       MachineInstr *TheCall =
1928         BuildMI(X86::CALLpcrel32, 1).addExternalSymbol("fmod", true);
1929       std::vector<ValueRecord> Args;
1930       Args.push_back(ValueRecord(Op0Reg, Type::DoubleTy));
1931       Args.push_back(ValueRecord(Op1Reg, Type::DoubleTy));
1932       doCall(ValueRecord(ResultReg, Type::DoubleTy), TheCall, Args);
1933     }
1934     return;
1935   case cLong: {
1936     static const char *FnName[] =
1937       { "__moddi3", "__divdi3", "__umoddi3", "__udivdi3" };
1938
1939     unsigned NameIdx = Ty->isUnsigned()*2 + isDiv;
1940     MachineInstr *TheCall =
1941       BuildMI(X86::CALLpcrel32, 1).addExternalSymbol(FnName[NameIdx], true);
1942
1943     std::vector<ValueRecord> Args;
1944     Args.push_back(ValueRecord(Op0Reg, Type::LongTy));
1945     Args.push_back(ValueRecord(Op1Reg, Type::LongTy));
1946     doCall(ValueRecord(ResultReg, Type::LongTy), TheCall, Args);
1947     return;
1948   }
1949   case cByte: case cShort: case cInt:
1950     break;          // Small integrals, handled below...
1951   default: assert(0 && "Unknown class!");
1952   }
1953
1954   static const unsigned Regs[]     ={ X86::AL    , X86::AX     , X86::EAX     };
1955   static const unsigned MovOpcode[]={ X86::MOV8rr, X86::MOV16rr, X86::MOV32rr };
1956   static const unsigned SarOpcode[]={ X86::SAR8ri, X86::SAR16ri, X86::SAR32ri };
1957   static const unsigned ClrOpcode[]={ X86::MOV8ri, X86::MOV16ri, X86::MOV32ri };
1958   static const unsigned ExtRegs[]  ={ X86::AH    , X86::DX     , X86::EDX     };
1959
1960   static const unsigned DivOpcode[][4] = {
1961     { X86::DIV8r , X86::DIV16r , X86::DIV32r , 0 },  // Unsigned division
1962     { X86::IDIV8r, X86::IDIV16r, X86::IDIV32r, 0 },  // Signed division
1963   };
1964
1965   bool isSigned   = Ty->isSigned();
1966   unsigned Reg    = Regs[Class];
1967   unsigned ExtReg = ExtRegs[Class];
1968
1969   // Put the first operand into one of the A registers...
1970   BuildMI(*BB, IP, MovOpcode[Class], 1, Reg).addReg(Op0Reg);
1971
1972   if (isSigned) {
1973     // Emit a sign extension instruction...
1974     unsigned ShiftResult = makeAnotherReg(Ty);
1975     BuildMI(*BB, IP, SarOpcode[Class], 2,ShiftResult).addReg(Op0Reg).addImm(31);
1976     BuildMI(*BB, IP, MovOpcode[Class], 1, ExtReg).addReg(ShiftResult);
1977   } else {
1978     // If unsigned, emit a zeroing instruction... (reg = 0)
1979     BuildMI(*BB, IP, ClrOpcode[Class], 2, ExtReg).addImm(0);
1980   }
1981
1982   // Emit the appropriate divide or remainder instruction...
1983   BuildMI(*BB, IP, DivOpcode[isSigned][Class], 1).addReg(Op1Reg);
1984
1985   // Figure out which register we want to pick the result out of...
1986   unsigned DestReg = isDiv ? Reg : ExtReg;
1987
1988   // Put the result into the destination register...
1989   BuildMI(*BB, IP, MovOpcode[Class], 1, ResultReg).addReg(DestReg);
1990 }
1991
1992
1993 /// Shift instructions: 'shl', 'sar', 'shr' - Some special cases here
1994 /// for constant immediate shift values, and for constant immediate
1995 /// shift values equal to 1. Even the general case is sort of special,
1996 /// because the shift amount has to be in CL, not just any old register.
1997 ///
1998 void ISel::visitShiftInst(ShiftInst &I) {
1999   MachineBasicBlock::iterator IP = BB->end ();
2000   emitShiftOperation (BB, IP, I.getOperand (0), I.getOperand (1),
2001                       I.getOpcode () == Instruction::Shl, I.getType (),
2002                       getReg (I));
2003 }
2004
2005 /// emitShiftOperation - Common code shared between visitShiftInst and
2006 /// constant expression support.
2007 void ISel::emitShiftOperation(MachineBasicBlock *MBB,
2008                               MachineBasicBlock::iterator IP,
2009                               Value *Op, Value *ShiftAmount, bool isLeftShift,
2010                               const Type *ResultTy, unsigned DestReg) {
2011   unsigned SrcReg = getReg (Op, MBB, IP);
2012   bool isSigned = ResultTy->isSigned ();
2013   unsigned Class = getClass (ResultTy);
2014
2015   static const unsigned ConstantOperand[][4] = {
2016     { X86::SHR8ri, X86::SHR16ri, X86::SHR32ri, X86::SHRD32rri8 },  // SHR
2017     { X86::SAR8ri, X86::SAR16ri, X86::SAR32ri, X86::SHRD32rri8 },  // SAR
2018     { X86::SHL8ri, X86::SHL16ri, X86::SHL32ri, X86::SHLD32rri8 },  // SHL
2019     { X86::SHL8ri, X86::SHL16ri, X86::SHL32ri, X86::SHLD32rri8 },  // SAL = SHL
2020   };
2021
2022   static const unsigned NonConstantOperand[][4] = {
2023     { X86::SHR8rCL, X86::SHR16rCL, X86::SHR32rCL },  // SHR
2024     { X86::SAR8rCL, X86::SAR16rCL, X86::SAR32rCL },  // SAR
2025     { X86::SHL8rCL, X86::SHL16rCL, X86::SHL32rCL },  // SHL
2026     { X86::SHL8rCL, X86::SHL16rCL, X86::SHL32rCL },  // SAL = SHL
2027   };
2028
2029   // Longs, as usual, are handled specially...
2030   if (Class == cLong) {
2031     // If we have a constant shift, we can generate much more efficient code
2032     // than otherwise...
2033     //
2034     if (ConstantUInt *CUI = dyn_cast<ConstantUInt>(ShiftAmount)) {
2035       unsigned Amount = CUI->getValue();
2036       if (Amount < 32) {
2037         const unsigned *Opc = ConstantOperand[isLeftShift*2+isSigned];
2038         if (isLeftShift) {
2039           BuildMI(*MBB, IP, Opc[3], 3,
2040               DestReg+1).addReg(SrcReg+1).addReg(SrcReg).addImm(Amount);
2041           BuildMI(*MBB, IP, Opc[2], 2, DestReg).addReg(SrcReg).addImm(Amount);
2042         } else {
2043           BuildMI(*MBB, IP, Opc[3], 3,
2044               DestReg).addReg(SrcReg  ).addReg(SrcReg+1).addImm(Amount);
2045           BuildMI(*MBB, IP, Opc[2],2,DestReg+1).addReg(SrcReg+1).addImm(Amount);
2046         }
2047       } else {                 // Shifting more than 32 bits
2048         Amount -= 32;
2049         if (isLeftShift) {
2050           BuildMI(*MBB, IP, X86::SHL32ri, 2,
2051               DestReg + 1).addReg(SrcReg).addImm(Amount);
2052           BuildMI(*MBB, IP, X86::MOV32ri, 1,
2053               DestReg).addImm(0);
2054         } else {
2055           unsigned Opcode = isSigned ? X86::SAR32ri : X86::SHR32ri;
2056           BuildMI(*MBB, IP, Opcode, 2, DestReg).addReg(SrcReg+1).addImm(Amount);
2057           BuildMI(*MBB, IP, X86::MOV32ri, 1, DestReg+1).addImm(0);
2058         }
2059       }
2060     } else {
2061       unsigned TmpReg = makeAnotherReg(Type::IntTy);
2062
2063       if (!isLeftShift && isSigned) {
2064         // If this is a SHR of a Long, then we need to do funny sign extension
2065         // stuff.  TmpReg gets the value to use as the high-part if we are
2066         // shifting more than 32 bits.
2067         BuildMI(*MBB, IP, X86::SAR32ri, 2, TmpReg).addReg(SrcReg).addImm(31);
2068       } else {
2069         // Other shifts use a fixed zero value if the shift is more than 32
2070         // bits.
2071         BuildMI(*MBB, IP, X86::MOV32ri, 1, TmpReg).addImm(0);
2072       }
2073
2074       // Initialize CL with the shift amount...
2075       unsigned ShiftAmountReg = getReg(ShiftAmount, MBB, IP);
2076       BuildMI(*MBB, IP, X86::MOV8rr, 1, X86::CL).addReg(ShiftAmountReg);
2077
2078       unsigned TmpReg2 = makeAnotherReg(Type::IntTy);
2079       unsigned TmpReg3 = makeAnotherReg(Type::IntTy);
2080       if (isLeftShift) {
2081         // TmpReg2 = shld inHi, inLo
2082         BuildMI(*MBB, IP, X86::SHLD32rrCL,2,TmpReg2).addReg(SrcReg+1)
2083                                                     .addReg(SrcReg);
2084         // TmpReg3 = shl  inLo, CL
2085         BuildMI(*MBB, IP, X86::SHL32rCL, 1, TmpReg3).addReg(SrcReg);
2086
2087         // Set the flags to indicate whether the shift was by more than 32 bits.
2088         BuildMI(*MBB, IP, X86::TEST8ri, 2).addReg(X86::CL).addImm(32);
2089
2090         // DestHi = (>32) ? TmpReg3 : TmpReg2;
2091         BuildMI(*MBB, IP, X86::CMOVNE32rr, 2,
2092                 DestReg+1).addReg(TmpReg2).addReg(TmpReg3);
2093         // DestLo = (>32) ? TmpReg : TmpReg3;
2094         BuildMI(*MBB, IP, X86::CMOVNE32rr, 2,
2095             DestReg).addReg(TmpReg3).addReg(TmpReg);
2096       } else {
2097         // TmpReg2 = shrd inLo, inHi
2098         BuildMI(*MBB, IP, X86::SHRD32rrCL,2,TmpReg2).addReg(SrcReg)
2099                                                     .addReg(SrcReg+1);
2100         // TmpReg3 = s[ah]r  inHi, CL
2101         BuildMI(*MBB, IP, isSigned ? X86::SAR32rCL : X86::SHR32rCL, 1, TmpReg3)
2102                        .addReg(SrcReg+1);
2103
2104         // Set the flags to indicate whether the shift was by more than 32 bits.
2105         BuildMI(*MBB, IP, X86::TEST8ri, 2).addReg(X86::CL).addImm(32);
2106
2107         // DestLo = (>32) ? TmpReg3 : TmpReg2;
2108         BuildMI(*MBB, IP, X86::CMOVNE32rr, 2,
2109                 DestReg).addReg(TmpReg2).addReg(TmpReg3);
2110
2111         // DestHi = (>32) ? TmpReg : TmpReg3;
2112         BuildMI(*MBB, IP, X86::CMOVNE32rr, 2,
2113                 DestReg+1).addReg(TmpReg3).addReg(TmpReg);
2114       }
2115     }
2116     return;
2117   }
2118
2119   if (ConstantUInt *CUI = dyn_cast<ConstantUInt>(ShiftAmount)) {
2120     // The shift amount is constant, guaranteed to be a ubyte. Get its value.
2121     assert(CUI->getType() == Type::UByteTy && "Shift amount not a ubyte?");
2122
2123     const unsigned *Opc = ConstantOperand[isLeftShift*2+isSigned];
2124     BuildMI(*MBB, IP, Opc[Class], 2,
2125         DestReg).addReg(SrcReg).addImm(CUI->getValue());
2126   } else {                  // The shift amount is non-constant.
2127     unsigned ShiftAmountReg = getReg (ShiftAmount, MBB, IP);
2128     BuildMI(*MBB, IP, X86::MOV8rr, 1, X86::CL).addReg(ShiftAmountReg);
2129
2130     const unsigned *Opc = NonConstantOperand[isLeftShift*2+isSigned];
2131     BuildMI(*MBB, IP, Opc[Class], 1, DestReg).addReg(SrcReg);
2132   }
2133 }
2134
2135
2136 void ISel::getAddressingMode(Value *Addr, unsigned &BaseReg, unsigned &Scale,
2137                              unsigned &IndexReg, unsigned &Disp) {
2138   BaseReg = 0; Scale = 1; IndexReg = 0; Disp = 0;
2139   if (GetElementPtrInst *GEP = dyn_cast<GetElementPtrInst>(Addr)) {
2140     if (isGEPFoldable(BB, GEP->getOperand(0), GEP->op_begin()+1, GEP->op_end(),
2141                        BaseReg, Scale, IndexReg, Disp))
2142       return;
2143   } else if (ConstantExpr *CE = dyn_cast<ConstantExpr>(Addr)) {
2144     if (CE->getOpcode() == Instruction::GetElementPtr)
2145       if (isGEPFoldable(BB, CE->getOperand(0), CE->op_begin()+1, CE->op_end(),
2146                         BaseReg, Scale, IndexReg, Disp))
2147         return;
2148   }
2149
2150   // If it's not foldable, reset addr mode.
2151   BaseReg = getReg(Addr);
2152   Scale = 1; IndexReg = 0; Disp = 0;
2153 }
2154
2155
2156 /// visitLoadInst - Implement LLVM load instructions in terms of the x86 'mov'
2157 /// instruction.  The load and store instructions are the only place where we
2158 /// need to worry about the memory layout of the target machine.
2159 ///
2160 void ISel::visitLoadInst(LoadInst &I) {
2161   // Check to see if this load instruction is going to be folded into a binary
2162   // instruction, like add.  If so, we don't want to emit it.  Wouldn't a real
2163   // pattern matching instruction selector be nice?
2164   if (I.hasOneUse() && getClassB(I.getType()) < cFP) {
2165     Instruction *User = cast<Instruction>(I.use_back());
2166     switch (User->getOpcode()) {
2167     default: User = 0; break;
2168     case Instruction::Add:
2169     case Instruction::Sub:
2170     case Instruction::And:
2171     case Instruction::Or:
2172     case Instruction::Xor:
2173       break;
2174     }
2175
2176     if (User) {
2177       // Okay, we found a user.  If the load is the first operand and there is
2178       // no second operand load, reverse the operand ordering.  Note that this
2179       // can fail for a subtract (ie, no change will be made).
2180       if (!isa<LoadInst>(User->getOperand(1)))
2181         cast<BinaryOperator>(User)->swapOperands();
2182
2183       // Okay, now that everything is set up, if this load is used by the second
2184       // operand, and if there are no instructions that invalidate the load
2185       // before the binary operator, eliminate the load.
2186       if (User->getOperand(1) == &I &&
2187           isSafeToFoldLoadIntoInstruction(I, *User))
2188         return;   // Eliminate the load!
2189     }
2190   }
2191
2192   unsigned DestReg = getReg(I);
2193   unsigned BaseReg = 0, Scale = 1, IndexReg = 0, Disp = 0;
2194   getAddressingMode(I.getOperand(0), BaseReg, Scale, IndexReg, Disp);
2195
2196   unsigned Class = getClassB(I.getType());
2197   if (Class == cLong) {
2198     addFullAddress(BuildMI(BB, X86::MOV32rm, 4, DestReg),
2199                    BaseReg, Scale, IndexReg, Disp);
2200     addFullAddress(BuildMI(BB, X86::MOV32rm, 4, DestReg+1),
2201                    BaseReg, Scale, IndexReg, Disp+4);
2202     return;
2203   }
2204
2205   static const unsigned Opcodes[] = {
2206     X86::MOV8rm, X86::MOV16rm, X86::MOV32rm, X86::FLD32m
2207   };
2208   unsigned Opcode = Opcodes[Class];
2209   if (I.getType() == Type::DoubleTy) Opcode = X86::FLD64m;
2210   addFullAddress(BuildMI(BB, Opcode, 4, DestReg),
2211                  BaseReg, Scale, IndexReg, Disp);
2212 }
2213
2214 /// visitStoreInst - Implement LLVM store instructions in terms of the x86 'mov'
2215 /// instruction.
2216 ///
2217 void ISel::visitStoreInst(StoreInst &I) {
2218   unsigned BaseReg, Scale, IndexReg, Disp;
2219   getAddressingMode(I.getOperand(1), BaseReg, Scale, IndexReg, Disp);
2220
2221   const Type *ValTy = I.getOperand(0)->getType();
2222   unsigned Class = getClassB(ValTy);
2223
2224   if (ConstantInt *CI = dyn_cast<ConstantInt>(I.getOperand(0))) {
2225     uint64_t Val = CI->getRawValue();
2226     if (Class == cLong) {
2227       addFullAddress(BuildMI(BB, X86::MOV32mi, 5),
2228                      BaseReg, Scale, IndexReg, Disp).addImm(Val & ~0U);
2229       addFullAddress(BuildMI(BB, X86::MOV32mi, 5),
2230                      BaseReg, Scale, IndexReg, Disp+4).addImm(Val>>32);
2231     } else {
2232       static const unsigned Opcodes[] = {
2233         X86::MOV8mi, X86::MOV16mi, X86::MOV32mi
2234       };
2235       unsigned Opcode = Opcodes[Class];
2236       addFullAddress(BuildMI(BB, Opcode, 5),
2237                      BaseReg, Scale, IndexReg, Disp).addImm(Val);
2238     }
2239   } else if (ConstantBool *CB = dyn_cast<ConstantBool>(I.getOperand(0))) {
2240     addFullAddress(BuildMI(BB, X86::MOV8mi, 5),
2241                    BaseReg, Scale, IndexReg, Disp).addImm(CB->getValue());
2242   } else {
2243     if (Class == cLong) {
2244       unsigned ValReg = getReg(I.getOperand(0));
2245       addFullAddress(BuildMI(BB, X86::MOV32mr, 5),
2246                      BaseReg, Scale, IndexReg, Disp).addReg(ValReg);
2247       addFullAddress(BuildMI(BB, X86::MOV32mr, 5),
2248                      BaseReg, Scale, IndexReg, Disp+4).addReg(ValReg+1);
2249     } else {
2250       unsigned ValReg = getReg(I.getOperand(0));
2251       static const unsigned Opcodes[] = {
2252         X86::MOV8mr, X86::MOV16mr, X86::MOV32mr, X86::FST32m
2253       };
2254       unsigned Opcode = Opcodes[Class];
2255       if (ValTy == Type::DoubleTy) Opcode = X86::FST64m;
2256       addFullAddress(BuildMI(BB, Opcode, 1+4),
2257                      BaseReg, Scale, IndexReg, Disp).addReg(ValReg);
2258     }
2259   }
2260 }
2261
2262
2263 /// visitCastInst - Here we have various kinds of copying with or without sign
2264 /// extension going on.
2265 ///
2266 void ISel::visitCastInst(CastInst &CI) {
2267   Value *Op = CI.getOperand(0);
2268   // If this is a cast from a 32-bit integer to a Long type, and the only uses
2269   // of the case are GEP instructions, then the cast does not need to be
2270   // generated explicitly, it will be folded into the GEP.
2271   if (CI.getType() == Type::LongTy &&
2272       (Op->getType() == Type::IntTy || Op->getType() == Type::UIntTy)) {
2273     bool AllUsesAreGEPs = true;
2274     for (Value::use_iterator I = CI.use_begin(), E = CI.use_end(); I != E; ++I)
2275       if (!isa<GetElementPtrInst>(*I)) {
2276         AllUsesAreGEPs = false;
2277         break;
2278       }
2279
2280     // No need to codegen this cast if all users are getelementptr instrs...
2281     if (AllUsesAreGEPs) return;
2282   }
2283
2284   unsigned DestReg = getReg(CI);
2285   MachineBasicBlock::iterator MI = BB->end();
2286   emitCastOperation(BB, MI, Op, CI.getType(), DestReg);
2287 }
2288
2289 /// emitCastOperation - Common code shared between visitCastInst and constant
2290 /// expression cast support.
2291 ///
2292 void ISel::emitCastOperation(MachineBasicBlock *BB,
2293                              MachineBasicBlock::iterator IP,
2294                              Value *Src, const Type *DestTy,
2295                              unsigned DestReg) {
2296   unsigned SrcReg = getReg(Src, BB, IP);
2297   const Type *SrcTy = Src->getType();
2298   unsigned SrcClass = getClassB(SrcTy);
2299   unsigned DestClass = getClassB(DestTy);
2300
2301   // Implement casts to bool by using compare on the operand followed by set if
2302   // not zero on the result.
2303   if (DestTy == Type::BoolTy) {
2304     switch (SrcClass) {
2305     case cByte:
2306       BuildMI(*BB, IP, X86::TEST8rr, 2).addReg(SrcReg).addReg(SrcReg);
2307       break;
2308     case cShort:
2309       BuildMI(*BB, IP, X86::TEST16rr, 2).addReg(SrcReg).addReg(SrcReg);
2310       break;
2311     case cInt:
2312       BuildMI(*BB, IP, X86::TEST32rr, 2).addReg(SrcReg).addReg(SrcReg);
2313       break;
2314     case cLong: {
2315       unsigned TmpReg = makeAnotherReg(Type::IntTy);
2316       BuildMI(*BB, IP, X86::OR32rr, 2, TmpReg).addReg(SrcReg).addReg(SrcReg+1);
2317       break;
2318     }
2319     case cFP:
2320       BuildMI(*BB, IP, X86::FTST, 1).addReg(SrcReg);
2321       BuildMI(*BB, IP, X86::FNSTSW8r, 0);
2322       BuildMI(*BB, IP, X86::SAHF, 1);
2323       break;
2324     }
2325
2326     // If the zero flag is not set, then the value is true, set the byte to
2327     // true.
2328     BuildMI(*BB, IP, X86::SETNEr, 1, DestReg);
2329     return;
2330   }
2331
2332   static const unsigned RegRegMove[] = {
2333     X86::MOV8rr, X86::MOV16rr, X86::MOV32rr, X86::FpMOV, X86::MOV32rr
2334   };
2335
2336   // Implement casts between values of the same type class (as determined by
2337   // getClass) by using a register-to-register move.
2338   if (SrcClass == DestClass) {
2339     if (SrcClass <= cInt || (SrcClass == cFP && SrcTy == DestTy)) {
2340       BuildMI(*BB, IP, RegRegMove[SrcClass], 1, DestReg).addReg(SrcReg);
2341     } else if (SrcClass == cFP) {
2342       if (SrcTy == Type::FloatTy) {  // double -> float
2343         assert(DestTy == Type::DoubleTy && "Unknown cFP member!");
2344         BuildMI(*BB, IP, X86::FpMOV, 1, DestReg).addReg(SrcReg);
2345       } else {                       // float -> double
2346         assert(SrcTy == Type::DoubleTy && DestTy == Type::FloatTy &&
2347                "Unknown cFP member!");
2348         // Truncate from double to float by storing to memory as short, then
2349         // reading it back.
2350         unsigned FltAlign = TM.getTargetData().getFloatAlignment();
2351         int FrameIdx = F->getFrameInfo()->CreateStackObject(4, FltAlign);
2352         addFrameReference(BuildMI(*BB, IP, X86::FST32m, 5), FrameIdx).addReg(SrcReg);
2353         addFrameReference(BuildMI(*BB, IP, X86::FLD32m, 5, DestReg), FrameIdx);
2354       }
2355     } else if (SrcClass == cLong) {
2356       BuildMI(*BB, IP, X86::MOV32rr, 1, DestReg).addReg(SrcReg);
2357       BuildMI(*BB, IP, X86::MOV32rr, 1, DestReg+1).addReg(SrcReg+1);
2358     } else {
2359       assert(0 && "Cannot handle this type of cast instruction!");
2360       abort();
2361     }
2362     return;
2363   }
2364
2365   // Handle cast of SMALLER int to LARGER int using a move with sign extension
2366   // or zero extension, depending on whether the source type was signed.
2367   if (SrcClass <= cInt && (DestClass <= cInt || DestClass == cLong) &&
2368       SrcClass < DestClass) {
2369     bool isLong = DestClass == cLong;
2370     if (isLong) DestClass = cInt;
2371
2372     static const unsigned Opc[][4] = {
2373       { X86::MOVSX16rr8, X86::MOVSX32rr8, X86::MOVSX32rr16, X86::MOV32rr }, // s
2374       { X86::MOVZX16rr8, X86::MOVZX32rr8, X86::MOVZX32rr16, X86::MOV32rr }  // u
2375     };
2376
2377     bool isUnsigned = SrcTy->isUnsigned();
2378     BuildMI(*BB, IP, Opc[isUnsigned][SrcClass + DestClass - 1], 1,
2379         DestReg).addReg(SrcReg);
2380
2381     if (isLong) {  // Handle upper 32 bits as appropriate...
2382       if (isUnsigned)     // Zero out top bits...
2383         BuildMI(*BB, IP, X86::MOV32ri, 1, DestReg+1).addImm(0);
2384       else                // Sign extend bottom half...
2385         BuildMI(*BB, IP, X86::SAR32ri, 2, DestReg+1).addReg(DestReg).addImm(31);
2386     }
2387     return;
2388   }
2389
2390   // Special case long -> int ...
2391   if (SrcClass == cLong && DestClass == cInt) {
2392     BuildMI(*BB, IP, X86::MOV32rr, 1, DestReg).addReg(SrcReg);
2393     return;
2394   }
2395
2396   // Handle cast of LARGER int to SMALLER int using a move to EAX followed by a
2397   // move out of AX or AL.
2398   if ((SrcClass <= cInt || SrcClass == cLong) && DestClass <= cInt
2399       && SrcClass > DestClass) {
2400     static const unsigned AReg[] = { X86::AL, X86::AX, X86::EAX, 0, X86::EAX };
2401     BuildMI(*BB, IP, RegRegMove[SrcClass], 1, AReg[SrcClass]).addReg(SrcReg);
2402     BuildMI(*BB, IP, RegRegMove[DestClass], 1, DestReg).addReg(AReg[DestClass]);
2403     return;
2404   }
2405
2406   // Handle casts from integer to floating point now...
2407   if (DestClass == cFP) {
2408     // Promote the integer to a type supported by FLD.  We do this because there
2409     // are no unsigned FLD instructions, so we must promote an unsigned value to
2410     // a larger signed value, then use FLD on the larger value.
2411     //
2412     const Type *PromoteType = 0;
2413     unsigned PromoteOpcode;
2414     unsigned RealDestReg = DestReg;
2415     switch (SrcTy->getPrimitiveID()) {
2416     case Type::BoolTyID:
2417     case Type::SByteTyID:
2418       // We don't have the facilities for directly loading byte sized data from
2419       // memory (even signed).  Promote it to 16 bits.
2420       PromoteType = Type::ShortTy;
2421       PromoteOpcode = X86::MOVSX16rr8;
2422       break;
2423     case Type::UByteTyID:
2424       PromoteType = Type::ShortTy;
2425       PromoteOpcode = X86::MOVZX16rr8;
2426       break;
2427     case Type::UShortTyID:
2428       PromoteType = Type::IntTy;
2429       PromoteOpcode = X86::MOVZX32rr16;
2430       break;
2431     case Type::UIntTyID: {
2432       // Make a 64 bit temporary... and zero out the top of it...
2433       unsigned TmpReg = makeAnotherReg(Type::LongTy);
2434       BuildMI(*BB, IP, X86::MOV32rr, 1, TmpReg).addReg(SrcReg);
2435       BuildMI(*BB, IP, X86::MOV32ri, 1, TmpReg+1).addImm(0);
2436       SrcTy = Type::LongTy;
2437       SrcClass = cLong;
2438       SrcReg = TmpReg;
2439       break;
2440     }
2441     case Type::ULongTyID:
2442       // Don't fild into the read destination.
2443       DestReg = makeAnotherReg(Type::DoubleTy);
2444       break;
2445     default:  // No promotion needed...
2446       break;
2447     }
2448
2449     if (PromoteType) {
2450       unsigned TmpReg = makeAnotherReg(PromoteType);
2451       unsigned Opc = SrcTy->isSigned() ? X86::MOVSX16rr8 : X86::MOVZX16rr8;
2452       BuildMI(*BB, IP, Opc, 1, TmpReg).addReg(SrcReg);
2453       SrcTy = PromoteType;
2454       SrcClass = getClass(PromoteType);
2455       SrcReg = TmpReg;
2456     }
2457
2458     // Spill the integer to memory and reload it from there...
2459     int FrameIdx =
2460       F->getFrameInfo()->CreateStackObject(SrcTy, TM.getTargetData());
2461
2462     if (SrcClass == cLong) {
2463       addFrameReference(BuildMI(*BB, IP, X86::MOV32mr, 5),
2464                         FrameIdx).addReg(SrcReg);
2465       addFrameReference(BuildMI(*BB, IP, X86::MOV32mr, 5),
2466                         FrameIdx, 4).addReg(SrcReg+1);
2467     } else {
2468       static const unsigned Op1[] = { X86::MOV8mr, X86::MOV16mr, X86::MOV32mr };
2469       addFrameReference(BuildMI(*BB, IP, Op1[SrcClass], 5),
2470                         FrameIdx).addReg(SrcReg);
2471     }
2472
2473     static const unsigned Op2[] =
2474       { 0/*byte*/, X86::FILD16m, X86::FILD32m, 0/*FP*/, X86::FILD64m };
2475     addFrameReference(BuildMI(*BB, IP, Op2[SrcClass], 5, DestReg), FrameIdx);
2476
2477     // We need special handling for unsigned 64-bit integer sources.  If the
2478     // input number has the "sign bit" set, then we loaded it incorrectly as a
2479     // negative 64-bit number.  In this case, add an offset value.
2480     if (SrcTy == Type::ULongTy) {
2481       // Emit a test instruction to see if the dynamic input value was signed.
2482       BuildMI(*BB, IP, X86::TEST32rr, 2).addReg(SrcReg+1).addReg(SrcReg+1);
2483
2484       // If the sign bit is set, get a pointer to an offset, otherwise get a
2485       // pointer to a zero.
2486       MachineConstantPool *CP = F->getConstantPool();
2487       unsigned Zero = makeAnotherReg(Type::IntTy);
2488       Constant *Null = Constant::getNullValue(Type::UIntTy);
2489       addConstantPoolReference(BuildMI(*BB, IP, X86::LEA32r, 5, Zero),
2490                                CP->getConstantPoolIndex(Null));
2491       unsigned Offset = makeAnotherReg(Type::IntTy);
2492       Constant *OffsetCst = ConstantUInt::get(Type::UIntTy, 0x5f800000);
2493
2494       addConstantPoolReference(BuildMI(*BB, IP, X86::LEA32r, 5, Offset),
2495                                CP->getConstantPoolIndex(OffsetCst));
2496       unsigned Addr = makeAnotherReg(Type::IntTy);
2497       BuildMI(*BB, IP, X86::CMOVS32rr, 2, Addr).addReg(Zero).addReg(Offset);
2498
2499       // Load the constant for an add.  FIXME: this could make an 'fadd' that
2500       // reads directly from memory, but we don't support these yet.
2501       unsigned ConstReg = makeAnotherReg(Type::DoubleTy);
2502       addDirectMem(BuildMI(*BB, IP, X86::FLD32m, 4, ConstReg), Addr);
2503
2504       BuildMI(*BB, IP, X86::FpADD, 2, RealDestReg)
2505                 .addReg(ConstReg).addReg(DestReg);
2506     }
2507
2508     return;
2509   }
2510
2511   // Handle casts from floating point to integer now...
2512   if (SrcClass == cFP) {
2513     // Change the floating point control register to use "round towards zero"
2514     // mode when truncating to an integer value.
2515     //
2516     int CWFrameIdx = F->getFrameInfo()->CreateStackObject(2, 2);
2517     addFrameReference(BuildMI(*BB, IP, X86::FNSTCW16m, 4), CWFrameIdx);
2518
2519     // Load the old value of the high byte of the control word...
2520     unsigned HighPartOfCW = makeAnotherReg(Type::UByteTy);
2521     addFrameReference(BuildMI(*BB, IP, X86::MOV8rm, 4, HighPartOfCW),
2522                       CWFrameIdx, 1);
2523
2524     // Set the high part to be round to zero...
2525     addFrameReference(BuildMI(*BB, IP, X86::MOV8mi, 5),
2526                       CWFrameIdx, 1).addImm(12);
2527
2528     // Reload the modified control word now...
2529     addFrameReference(BuildMI(*BB, IP, X86::FLDCW16m, 4), CWFrameIdx);
2530
2531     // Restore the memory image of control word to original value
2532     addFrameReference(BuildMI(*BB, IP, X86::MOV8mr, 5),
2533                       CWFrameIdx, 1).addReg(HighPartOfCW);
2534
2535     // We don't have the facilities for directly storing byte sized data to
2536     // memory.  Promote it to 16 bits.  We also must promote unsigned values to
2537     // larger classes because we only have signed FP stores.
2538     unsigned StoreClass  = DestClass;
2539     const Type *StoreTy  = DestTy;
2540     if (StoreClass == cByte || DestTy->isUnsigned())
2541       switch (StoreClass) {
2542       case cByte:  StoreTy = Type::ShortTy; StoreClass = cShort; break;
2543       case cShort: StoreTy = Type::IntTy;   StoreClass = cInt;   break;
2544       case cInt:   StoreTy = Type::LongTy;  StoreClass = cLong;  break;
2545       // The following treatment of cLong may not be perfectly right,
2546       // but it survives chains of casts of the form
2547       // double->ulong->double.
2548       case cLong:  StoreTy = Type::LongTy;  StoreClass = cLong;  break;
2549       default: assert(0 && "Unknown store class!");
2550       }
2551
2552     // Spill the integer to memory and reload it from there...
2553     int FrameIdx =
2554       F->getFrameInfo()->CreateStackObject(StoreTy, TM.getTargetData());
2555
2556     static const unsigned Op1[] =
2557       { 0, X86::FIST16m, X86::FIST32m, 0, X86::FISTP64m };
2558     addFrameReference(BuildMI(*BB, IP, Op1[StoreClass], 5),
2559                       FrameIdx).addReg(SrcReg);
2560
2561     if (DestClass == cLong) {
2562       addFrameReference(BuildMI(*BB, IP, X86::MOV32rm, 4, DestReg), FrameIdx);
2563       addFrameReference(BuildMI(*BB, IP, X86::MOV32rm, 4, DestReg+1),
2564                         FrameIdx, 4);
2565     } else {
2566       static const unsigned Op2[] = { X86::MOV8rm, X86::MOV16rm, X86::MOV32rm };
2567       addFrameReference(BuildMI(*BB, IP, Op2[DestClass], 4, DestReg), FrameIdx);
2568     }
2569
2570     // Reload the original control word now...
2571     addFrameReference(BuildMI(*BB, IP, X86::FLDCW16m, 4), CWFrameIdx);
2572     return;
2573   }
2574
2575   // Anything we haven't handled already, we can't (yet) handle at all.
2576   assert(0 && "Unhandled cast instruction!");
2577   abort();
2578 }
2579
2580 /// visitVANextInst - Implement the va_next instruction...
2581 ///
2582 void ISel::visitVANextInst(VANextInst &I) {
2583   unsigned VAList = getReg(I.getOperand(0));
2584   unsigned DestReg = getReg(I);
2585
2586   unsigned Size;
2587   switch (I.getArgType()->getPrimitiveID()) {
2588   default:
2589     std::cerr << I;
2590     assert(0 && "Error: bad type for va_next instruction!");
2591     return;
2592   case Type::PointerTyID:
2593   case Type::UIntTyID:
2594   case Type::IntTyID:
2595     Size = 4;
2596     break;
2597   case Type::ULongTyID:
2598   case Type::LongTyID:
2599   case Type::DoubleTyID:
2600     Size = 8;
2601     break;
2602   }
2603
2604   // Increment the VAList pointer...
2605   BuildMI(BB, X86::ADD32ri, 2, DestReg).addReg(VAList).addImm(Size);
2606 }
2607
2608 void ISel::visitVAArgInst(VAArgInst &I) {
2609   unsigned VAList = getReg(I.getOperand(0));
2610   unsigned DestReg = getReg(I);
2611
2612   switch (I.getType()->getPrimitiveID()) {
2613   default:
2614     std::cerr << I;
2615     assert(0 && "Error: bad type for va_next instruction!");
2616     return;
2617   case Type::PointerTyID:
2618   case Type::UIntTyID:
2619   case Type::IntTyID:
2620     addDirectMem(BuildMI(BB, X86::MOV32rm, 4, DestReg), VAList);
2621     break;
2622   case Type::ULongTyID:
2623   case Type::LongTyID:
2624     addDirectMem(BuildMI(BB, X86::MOV32rm, 4, DestReg), VAList);
2625     addRegOffset(BuildMI(BB, X86::MOV32rm, 4, DestReg+1), VAList, 4);
2626     break;
2627   case Type::DoubleTyID:
2628     addDirectMem(BuildMI(BB, X86::FLD64m, 4, DestReg), VAList);
2629     break;
2630   }
2631 }
2632
2633 /// visitGetElementPtrInst - instruction-select GEP instructions
2634 ///
2635 void ISel::visitGetElementPtrInst(GetElementPtrInst &I) {
2636   // If this GEP instruction will be folded into all of its users, we don't need
2637   // to explicitly calculate it!
2638   unsigned A, B, C, D;
2639   if (isGEPFoldable(0, I.getOperand(0), I.op_begin()+1, I.op_end(), A,B,C,D)) {
2640     // Check all of the users of the instruction to see if they are loads and
2641     // stores.
2642     bool AllWillFold = true;
2643     for (Value::use_iterator UI = I.use_begin(), E = I.use_end(); UI != E; ++UI)
2644       if (cast<Instruction>(*UI)->getOpcode() != Instruction::Load)
2645         if (cast<Instruction>(*UI)->getOpcode() != Instruction::Store ||
2646             cast<Instruction>(*UI)->getOperand(0) == &I) {
2647           AllWillFold = false;
2648           break;
2649         }
2650
2651     // If the instruction is foldable, and will be folded into all users, don't
2652     // emit it!
2653     if (AllWillFold) return;
2654   }
2655
2656   unsigned outputReg = getReg(I);
2657   emitGEPOperation(BB, BB->end(), I.getOperand(0),
2658                    I.op_begin()+1, I.op_end(), outputReg);
2659 }
2660
2661 /// getGEPIndex - Inspect the getelementptr operands specified with GEPOps and
2662 /// GEPTypes (the derived types being stepped through at each level).  On return
2663 /// from this function, if some indexes of the instruction are representable as
2664 /// an X86 lea instruction, the machine operands are put into the Ops
2665 /// instruction and the consumed indexes are poped from the GEPOps/GEPTypes
2666 /// lists.  Otherwise, GEPOps.size() is returned.  If this returns a an
2667 /// addressing mode that only partially consumes the input, the BaseReg input of
2668 /// the addressing mode must be left free.
2669 ///
2670 /// Note that there is one fewer entry in GEPTypes than there is in GEPOps.
2671 ///
2672 void ISel::getGEPIndex(MachineBasicBlock *MBB, MachineBasicBlock::iterator IP,
2673                        std::vector<Value*> &GEPOps,
2674                        std::vector<const Type*> &GEPTypes, unsigned &BaseReg,
2675                        unsigned &Scale, unsigned &IndexReg, unsigned &Disp) {
2676   const TargetData &TD = TM.getTargetData();
2677
2678   // Clear out the state we are working with...
2679   BaseReg = 0;    // No base register
2680   Scale = 1;      // Unit scale
2681   IndexReg = 0;   // No index register
2682   Disp = 0;       // No displacement
2683
2684   // While there are GEP indexes that can be folded into the current address,
2685   // keep processing them.
2686   while (!GEPTypes.empty()) {
2687     if (const StructType *StTy = dyn_cast<StructType>(GEPTypes.back())) {
2688       // It's a struct access.  CUI is the index into the structure,
2689       // which names the field. This index must have unsigned type.
2690       const ConstantUInt *CUI = cast<ConstantUInt>(GEPOps.back());
2691
2692       // Use the TargetData structure to pick out what the layout of the
2693       // structure is in memory.  Since the structure index must be constant, we
2694       // can get its value and use it to find the right byte offset from the
2695       // StructLayout class's list of structure member offsets.
2696       Disp += TD.getStructLayout(StTy)->MemberOffsets[CUI->getValue()];
2697       GEPOps.pop_back();        // Consume a GEP operand
2698       GEPTypes.pop_back();
2699     } else {
2700       // It's an array or pointer access: [ArraySize x ElementType].
2701       const SequentialType *SqTy = cast<SequentialType>(GEPTypes.back());
2702       Value *idx = GEPOps.back();
2703
2704       // idx is the index into the array.  Unlike with structure
2705       // indices, we may not know its actual value at code-generation
2706       // time.
2707       assert(idx->getType() == Type::LongTy && "Bad GEP array index!");
2708
2709       // If idx is a constant, fold it into the offset.
2710       unsigned TypeSize = TD.getTypeSize(SqTy->getElementType());
2711       if (ConstantSInt *CSI = dyn_cast<ConstantSInt>(idx)) {
2712         Disp += TypeSize*CSI->getValue();
2713       } else {
2714         // If the index reg is already taken, we can't handle this index.
2715         if (IndexReg) return;
2716
2717         // If this is a size that we can handle, then add the index as
2718         switch (TypeSize) {
2719         case 1: case 2: case 4: case 8:
2720           // These are all acceptable scales on X86.
2721           Scale = TypeSize;
2722           break;
2723         default:
2724           // Otherwise, we can't handle this scale
2725           return;
2726         }
2727
2728         if (CastInst *CI = dyn_cast<CastInst>(idx))
2729           if (CI->getOperand(0)->getType() == Type::IntTy ||
2730               CI->getOperand(0)->getType() == Type::UIntTy)
2731             idx = CI->getOperand(0);
2732
2733         IndexReg = MBB ? getReg(idx, MBB, IP) : 1;
2734       }
2735
2736       GEPOps.pop_back();        // Consume a GEP operand
2737       GEPTypes.pop_back();
2738     }
2739   }
2740
2741   // GEPTypes is empty, which means we have a single operand left.  See if we
2742   // can set it as the base register.
2743   //
2744   // FIXME: When addressing modes are more powerful/correct, we could load
2745   // global addresses directly as 32-bit immediates.
2746   assert(BaseReg == 0);
2747   BaseReg = MBB ? getReg(GEPOps[0], MBB, IP) : 1;
2748   GEPOps.pop_back();        // Consume the last GEP operand
2749 }
2750
2751
2752 /// isGEPFoldable - Return true if the specified GEP can be completely
2753 /// folded into the addressing mode of a load/store or lea instruction.
2754 bool ISel::isGEPFoldable(MachineBasicBlock *MBB,
2755                          Value *Src, User::op_iterator IdxBegin,
2756                          User::op_iterator IdxEnd, unsigned &BaseReg,
2757                          unsigned &Scale, unsigned &IndexReg, unsigned &Disp) {
2758   if (ConstantPointerRef *CPR = dyn_cast<ConstantPointerRef>(Src))
2759     Src = CPR->getValue();
2760
2761   std::vector<Value*> GEPOps;
2762   GEPOps.resize(IdxEnd-IdxBegin+1);
2763   GEPOps[0] = Src;
2764   std::copy(IdxBegin, IdxEnd, GEPOps.begin()+1);
2765
2766   std::vector<const Type*> GEPTypes;
2767   GEPTypes.assign(gep_type_begin(Src->getType(), IdxBegin, IdxEnd),
2768                   gep_type_end(Src->getType(), IdxBegin, IdxEnd));
2769
2770   MachineBasicBlock::iterator IP;
2771   if (MBB) IP = MBB->end();
2772   getGEPIndex(MBB, IP, GEPOps, GEPTypes, BaseReg, Scale, IndexReg, Disp);
2773
2774   // We can fold it away iff the getGEPIndex call eliminated all operands.
2775   return GEPOps.empty();
2776 }
2777
2778 void ISel::emitGEPOperation(MachineBasicBlock *MBB,
2779                             MachineBasicBlock::iterator IP,
2780                             Value *Src, User::op_iterator IdxBegin,
2781                             User::op_iterator IdxEnd, unsigned TargetReg) {
2782   const TargetData &TD = TM.getTargetData();
2783   if (ConstantPointerRef *CPR = dyn_cast<ConstantPointerRef>(Src))
2784     Src = CPR->getValue();
2785
2786   std::vector<Value*> GEPOps;
2787   GEPOps.resize(IdxEnd-IdxBegin+1);
2788   GEPOps[0] = Src;
2789   std::copy(IdxBegin, IdxEnd, GEPOps.begin()+1);
2790
2791   std::vector<const Type*> GEPTypes;
2792   GEPTypes.assign(gep_type_begin(Src->getType(), IdxBegin, IdxEnd),
2793                   gep_type_end(Src->getType(), IdxBegin, IdxEnd));
2794
2795   // Keep emitting instructions until we consume the entire GEP instruction.
2796   while (!GEPOps.empty()) {
2797     unsigned OldSize = GEPOps.size();
2798     unsigned BaseReg, Scale, IndexReg, Disp;
2799     getGEPIndex(MBB, IP, GEPOps, GEPTypes, BaseReg, Scale, IndexReg, Disp);
2800
2801     if (GEPOps.size() != OldSize) {
2802       // getGEPIndex consumed some of the input.  Build an LEA instruction here.
2803       unsigned NextTarget = 0;
2804       if (!GEPOps.empty()) {
2805         assert(BaseReg == 0 &&
2806            "getGEPIndex should have left the base register open for chaining!");
2807         NextTarget = BaseReg = makeAnotherReg(Type::UIntTy);
2808       }
2809
2810       if (IndexReg == 0 && Disp == 0)
2811         BuildMI(*MBB, IP, X86::MOV32rr, 1, TargetReg).addReg(BaseReg);
2812       else
2813         addFullAddress(BuildMI(*MBB, IP, X86::LEA32r, 5, TargetReg),
2814                        BaseReg, Scale, IndexReg, Disp);
2815       --IP;
2816       TargetReg = NextTarget;
2817     } else if (GEPTypes.empty()) {
2818       // The getGEPIndex operation didn't want to build an LEA.  Check to see if
2819       // all operands are consumed but the base pointer.  If so, just load it
2820       // into the register.
2821       if (GlobalValue *GV = dyn_cast<GlobalValue>(GEPOps[0])) {
2822         BuildMI(*MBB, IP, X86::MOV32ri, 1, TargetReg).addGlobalAddress(GV);
2823       } else {
2824         unsigned BaseReg = getReg(GEPOps[0], MBB, IP);
2825         BuildMI(*MBB, IP, X86::MOV32rr, 1, TargetReg).addReg(BaseReg);
2826       }
2827       break;                // we are now done
2828
2829     } else {
2830       // It's an array or pointer access: [ArraySize x ElementType].
2831       const SequentialType *SqTy = cast<SequentialType>(GEPTypes.back());
2832       Value *idx = GEPOps.back();
2833       GEPOps.pop_back();        // Consume a GEP operand
2834       GEPTypes.pop_back();
2835
2836       // idx is the index into the array.  Unlike with structure
2837       // indices, we may not know its actual value at code-generation
2838       // time.
2839       assert(idx->getType() == Type::LongTy && "Bad GEP array index!");
2840
2841       // Most GEP instructions use a [cast (int/uint) to LongTy] as their
2842       // operand on X86.  Handle this case directly now...
2843       if (CastInst *CI = dyn_cast<CastInst>(idx))
2844         if (CI->getOperand(0)->getType() == Type::IntTy ||
2845             CI->getOperand(0)->getType() == Type::UIntTy)
2846           idx = CI->getOperand(0);
2847
2848       // We want to add BaseReg to(idxReg * sizeof ElementType). First, we
2849       // must find the size of the pointed-to type (Not coincidentally, the next
2850       // type is the type of the elements in the array).
2851       const Type *ElTy = SqTy->getElementType();
2852       unsigned elementSize = TD.getTypeSize(ElTy);
2853
2854       // If idxReg is a constant, we don't need to perform the multiply!
2855       if (ConstantSInt *CSI = dyn_cast<ConstantSInt>(idx)) {
2856         if (!CSI->isNullValue()) {
2857           unsigned Offset = elementSize*CSI->getValue();
2858           unsigned Reg = makeAnotherReg(Type::UIntTy);
2859           BuildMI(*MBB, IP, X86::ADD32ri, 2, TargetReg)
2860                                 .addReg(Reg).addImm(Offset);
2861           --IP;            // Insert the next instruction before this one.
2862           TargetReg = Reg; // Codegen the rest of the GEP into this
2863         }
2864       } else if (elementSize == 1) {
2865         // If the element size is 1, we don't have to multiply, just add
2866         unsigned idxReg = getReg(idx, MBB, IP);
2867         unsigned Reg = makeAnotherReg(Type::UIntTy);
2868         BuildMI(*MBB, IP, X86::ADD32rr, 2,TargetReg).addReg(Reg).addReg(idxReg);
2869         --IP;            // Insert the next instruction before this one.
2870         TargetReg = Reg; // Codegen the rest of the GEP into this
2871       } else {
2872         unsigned idxReg = getReg(idx, MBB, IP);
2873         unsigned OffsetReg = makeAnotherReg(Type::UIntTy);
2874
2875         // Make sure we can back the iterator up to point to the first
2876         // instruction emitted.
2877         MachineBasicBlock::iterator BeforeIt = IP;
2878         if (IP == MBB->begin())
2879           BeforeIt = MBB->end();
2880         else
2881           --BeforeIt;
2882         doMultiplyConst(MBB, IP, OffsetReg, Type::IntTy, idxReg, elementSize);
2883
2884         // Emit an ADD to add OffsetReg to the basePtr.
2885         unsigned Reg = makeAnotherReg(Type::UIntTy);
2886         BuildMI(*MBB, IP, X86::ADD32rr, 2, TargetReg)
2887                           .addReg(Reg).addReg(OffsetReg);
2888
2889         // Step to the first instruction of the multiply.
2890         if (BeforeIt == MBB->end())
2891           IP = MBB->begin();
2892         else
2893           IP = ++BeforeIt;
2894
2895         TargetReg = Reg; // Codegen the rest of the GEP into this
2896       }
2897     }
2898   }
2899 }
2900
2901
2902 /// visitAllocaInst - If this is a fixed size alloca, allocate space from the
2903 /// frame manager, otherwise do it the hard way.
2904 ///
2905 void ISel::visitAllocaInst(AllocaInst &I) {
2906   // Find the data size of the alloca inst's getAllocatedType.
2907   const Type *Ty = I.getAllocatedType();
2908   unsigned TySize = TM.getTargetData().getTypeSize(Ty);
2909
2910   // If this is a fixed size alloca in the entry block for the function,
2911   // statically stack allocate the space.
2912   //
2913   if (ConstantUInt *CUI = dyn_cast<ConstantUInt>(I.getArraySize())) {
2914     if (I.getParent() == I.getParent()->getParent()->begin()) {
2915       TySize *= CUI->getValue();   // Get total allocated size...
2916       unsigned Alignment = TM.getTargetData().getTypeAlignment(Ty);
2917
2918       // Create a new stack object using the frame manager...
2919       int FrameIdx = F->getFrameInfo()->CreateStackObject(TySize, Alignment);
2920       addFrameReference(BuildMI(BB, X86::LEA32r, 5, getReg(I)), FrameIdx);
2921       return;
2922     }
2923   }
2924
2925   // Create a register to hold the temporary result of multiplying the type size
2926   // constant by the variable amount.
2927   unsigned TotalSizeReg = makeAnotherReg(Type::UIntTy);
2928   unsigned SrcReg1 = getReg(I.getArraySize());
2929
2930   // TotalSizeReg = mul <numelements>, <TypeSize>
2931   MachineBasicBlock::iterator MBBI = BB->end();
2932   doMultiplyConst(BB, MBBI, TotalSizeReg, Type::UIntTy, SrcReg1, TySize);
2933
2934   // AddedSize = add <TotalSizeReg>, 15
2935   unsigned AddedSizeReg = makeAnotherReg(Type::UIntTy);
2936   BuildMI(BB, X86::ADD32ri, 2, AddedSizeReg).addReg(TotalSizeReg).addImm(15);
2937
2938   // AlignedSize = and <AddedSize>, ~15
2939   unsigned AlignedSize = makeAnotherReg(Type::UIntTy);
2940   BuildMI(BB, X86::AND32ri, 2, AlignedSize).addReg(AddedSizeReg).addImm(~15);
2941
2942   // Subtract size from stack pointer, thereby allocating some space.
2943   BuildMI(BB, X86::SUB32rr, 2, X86::ESP).addReg(X86::ESP).addReg(AlignedSize);
2944
2945   // Put a pointer to the space into the result register, by copying
2946   // the stack pointer.
2947   BuildMI(BB, X86::MOV32rr, 1, getReg(I)).addReg(X86::ESP);
2948
2949   // Inform the Frame Information that we have just allocated a variable-sized
2950   // object.
2951   F->getFrameInfo()->CreateVariableSizedObject();
2952 }
2953
2954 /// visitMallocInst - Malloc instructions are code generated into direct calls
2955 /// to the library malloc.
2956 ///
2957 void ISel::visitMallocInst(MallocInst &I) {
2958   unsigned AllocSize = TM.getTargetData().getTypeSize(I.getAllocatedType());
2959   unsigned Arg;
2960
2961   if (ConstantUInt *C = dyn_cast<ConstantUInt>(I.getOperand(0))) {
2962     Arg = getReg(ConstantUInt::get(Type::UIntTy, C->getValue() * AllocSize));
2963   } else {
2964     Arg = makeAnotherReg(Type::UIntTy);
2965     unsigned Op0Reg = getReg(I.getOperand(0));
2966     MachineBasicBlock::iterator MBBI = BB->end();
2967     doMultiplyConst(BB, MBBI, Arg, Type::UIntTy, Op0Reg, AllocSize);
2968   }
2969
2970   std::vector<ValueRecord> Args;
2971   Args.push_back(ValueRecord(Arg, Type::UIntTy));
2972   MachineInstr *TheCall = BuildMI(X86::CALLpcrel32,
2973                                   1).addExternalSymbol("malloc", true);
2974   doCall(ValueRecord(getReg(I), I.getType()), TheCall, Args);
2975 }
2976
2977
2978 /// visitFreeInst - Free instructions are code gen'd to call the free libc
2979 /// function.
2980 ///
2981 void ISel::visitFreeInst(FreeInst &I) {
2982   std::vector<ValueRecord> Args;
2983   Args.push_back(ValueRecord(I.getOperand(0)));
2984   MachineInstr *TheCall = BuildMI(X86::CALLpcrel32,
2985                                   1).addExternalSymbol("free", true);
2986   doCall(ValueRecord(0, Type::VoidTy), TheCall, Args);
2987 }
2988
2989 /// createX86SimpleInstructionSelector - This pass converts an LLVM function
2990 /// into a machine code representation is a very simple peep-hole fashion.  The
2991 /// generated code sucks but the implementation is nice and simple.
2992 ///
2993 FunctionPass *llvm::createX86SimpleInstructionSelector(TargetMachine &TM) {
2994   return new ISel(TM);
2995 }