lib/Target/X86/InstPrinter/X86IntelInstPrinter.cpp

   1 //===-- X86IntelInstPrinter.cpp - AT&T assembly instruction printing ------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file includes code for rendering MCInst instances as AT&T-style
  11 // assembly.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #define DEBUG_TYPE "asm-printer"
  16 #include "X86IntelInstPrinter.h"
  17 #include "X86InstComments.h"
  18 #include "MCTargetDesc/X86MCTargetDesc.h"
  19 #include "llvm/MC/MCInst.h"
  20 #include "llvm/MC/MCAsmInfo.h"
  21 #include "llvm/MC/MCExpr.h"
  22 #include "llvm/Support/ErrorHandling.h"
  23 #include "llvm/Support/FormattedStream.h"
  24 #include <cctype>
  25 using namespace llvm;
  26
  27 // Include the auto-generated portion of the assembly writer.
  28 #define GET_INSTRUCTION_NAME
  29 #include "X86GenAsmWriter1.inc"
  30
  31 void X86IntelInstPrinter::printRegName(raw_ostream &OS, unsigned RegNo) const {
  32   OS << getRegisterName(RegNo);
  33 }
  34
  35 void X86IntelInstPrinter::printInst(const MCInst *MI, raw_ostream &OS,
  36                                     StringRef Annot) {
  37   printInstruction(MI, OS);
  38
  39   // If verbose assembly is enabled, we can print some informative comments.
  40   if (CommentStream) {
  41     printAnnotation(OS, Annot);
  42     EmitAnyX86InstComments(MI, *CommentStream, getRegisterName);
  43   }
  44 }
  45 StringRef X86IntelInstPrinter::getOpcodeName(unsigned Opcode) const {
  46   return getInstructionName(Opcode);
  47 }
  48
  49 void X86IntelInstPrinter::printSSECC(const MCInst *MI, unsigned Op,
  50                                      raw_ostream &O) {
  51   switch (MI->getOperand(Op).getImm()) {
  52   default: llvm_unreachable("Invalid ssecc argument!");
  53   case    0: O << "eq"; break;
  54   case    1: O << "lt"; break;
  55   case    2: O << "le"; break;
  56   case    3: O << "unord"; break;
  57   case    4: O << "neq"; break;
  58   case    5: O << "nlt"; break;
  59   case    6: O << "nle"; break;
  60   case    7: O << "ord"; break;
  61   case    8: O << "eq_uq"; break;
  62   case    9: O << "nge"; break;
  63   case  0xa: O << "ngt"; break;
  64   case  0xb: O << "false"; break;
  65   case  0xc: O << "neq_oq"; break;
  66   case  0xd: O << "ge"; break;
  67   case  0xe: O << "gt"; break;
  68   case  0xf: O << "true"; break;
  69   case 0x10: O << "eq_os"; break;
  70   case 0x11: O << "lt_oq"; break;
  71   case 0x12: O << "le_oq"; break;
  72   case 0x13: O << "unord_s"; break;
  73   case 0x14: O << "neq_us"; break;
  74   case 0x15: O << "nlt_uq"; break;
  75   case 0x16: O << "nle_uq"; break;
  76   case 0x17: O << "ord_s"; break;
  77   case 0x18: O << "eq_us"; break;
  78   case 0x19: O << "nge_uq"; break;
  79   case 0x1a: O << "ngt_uq"; break;
  80   case 0x1b: O << "false_os"; break;
  81   case 0x1c: O << "neq_os"; break;
  82   case 0x1d: O << "ge_oq"; break;
  83   case 0x1e: O << "gt_oq"; break;
  84   case 0x1f: O << "true_us"; break;
  85
  86   }
  87 }
  88
  89 /// print_pcrel_imm - This is used to print an immediate value that ends up
  90 /// being encoded as a pc-relative value.
  91 void X86IntelInstPrinter::print_pcrel_imm(const MCInst *MI, unsigned OpNo,
  92                                           raw_ostream &O) {
  93   const MCOperand &Op = MI->getOperand(OpNo);
  94   if (Op.isImm())
  95     O << Op.getImm();
  96   else {
  97     assert(Op.isExpr() && "unknown pcrel immediate operand");
  98     O << *Op.getExpr();
  99   }
 100 }
 101
 102 static void PrintRegName(raw_ostream &O, StringRef RegName) {
 103   for (unsigned i = 0, e = RegName.size(); i != e; ++i)
 104     O << (char)toupper(RegName[i]);
 105 }
 106
 107 void X86IntelInstPrinter::printOperand(const MCInst *MI, unsigned OpNo,
 108                                        raw_ostream &O) {
 109   const MCOperand &Op = MI->getOperand(OpNo);
 110   if (Op.isReg()) {
 111     PrintRegName(O, getRegisterName(Op.getReg()));
 112   } else if (Op.isImm()) {
 113     O << Op.getImm();
 114   } else {
 115     assert(Op.isExpr() && "unknown operand kind in printOperand");
 116     O << *Op.getExpr();
 117   }
 118 }
 119
 120 void X86IntelInstPrinter::printMemReference(const MCInst *MI, unsigned Op,
 121                                             raw_ostream &O) {
 122   const MCOperand &BaseReg  = MI->getOperand(Op);
 123   unsigned ScaleVal         = MI->getOperand(Op+1).getImm();
 124   const MCOperand &IndexReg = MI->getOperand(Op+2);
 125   const MCOperand &DispSpec = MI->getOperand(Op+3);
 126   const MCOperand &SegReg   = MI->getOperand(Op+4);
 127
 128   // If this has a segment register, print it.
 129   if (SegReg.getReg()) {
 130     printOperand(MI, Op+4, O);
 131     O << ':';
 132   }
 133
 134   O << '[';
 135
 136   bool NeedPlus = false;
 137   if (BaseReg.getReg()) {
 138     printOperand(MI, Op, O);
 139     NeedPlus = true;
 140   }
 141
 142   if (IndexReg.getReg()) {
 143     if (NeedPlus) O << " + ";
 144     if (ScaleVal != 1)
 145       O << ScaleVal << '*';
 146     printOperand(MI, Op+2, O);
 147     NeedPlus = true;
 148   }
 149
 150
 151   if (!DispSpec.isImm()) {
 152     if (NeedPlus) O << " + ";
 153     assert(DispSpec.isExpr() && "non-immediate displacement for LEA?");
 154     O << *DispSpec.getExpr();
 155   } else {
 156     int64_t DispVal = DispSpec.getImm();
 157     if (DispVal || (!IndexReg.getReg() && !BaseReg.getReg())) {
 158       if (NeedPlus) {
 159         if (DispVal > 0)
 160           O << " + ";
 161         else {
 162           O << " - ";
 163           DispVal = -DispVal;
 164         }
 165       }
 166       O << DispVal;
 167     }
 168   }
 169
 170   O << ']';
 171 }