[WebAssembly] Reverse the order of operands for br_if
[oota-llvm.git] / lib / Target / WebAssembly / WebAssemblyMachineFunctionInfo.h
1 // WebAssemblyMachineFunctionInfo.h-WebAssembly machine function info-*- C++ -*-
2 //
3 //                     The LLVM Compiler Infrastructure
4 //
5 // This file is distributed under the University of Illinois Open Source
6 // License. See LICENSE.TXT for details.
7 //
8 //===----------------------------------------------------------------------===//
9 ///
10 /// \file
11 /// \brief This file declares WebAssembly-specific per-machine-function
12 /// information.
13 ///
14 //===----------------------------------------------------------------------===//
15
16 #ifndef LLVM_LIB_TARGET_WEBASSEMBLY_WEBASSEMBLYMACHINEFUNCTIONINFO_H
17 #define LLVM_LIB_TARGET_WEBASSEMBLY_WEBASSEMBLYMACHINEFUNCTIONINFO_H
18
19 #include "WebAssemblyRegisterInfo.h"
20 #include "llvm/CodeGen/MachineFunction.h"
21 #include "llvm/CodeGen/MachineRegisterInfo.h"
22
23 namespace llvm {
24
25 /// This class is derived from MachineFunctionInfo and contains private
26 /// WebAssembly-specific information for each MachineFunction.
27 class WebAssemblyFunctionInfo final : public MachineFunctionInfo {
28   MachineFunction &MF;
29
30   std::vector<MVT> Params;
31   std::vector<MVT> Results;
32
33   /// A mapping from CodeGen vreg index to WebAssembly register number.
34   std::vector<unsigned> WARegs;
35
36   /// A mapping from CodeGen vreg index to a boolean value indicating whether
37   /// the given register is considered to be "stackified", meaning it has been
38   /// determined or made to meet the stack requirements:
39   ///   - single use (per path)
40   ///   - single def (per path)
41   ///   - defined and used in FIFO order with other stack registers
42   BitVector VRegStackified;
43
44 public:
45   explicit WebAssemblyFunctionInfo(MachineFunction &MF) : MF(MF) {}
46   ~WebAssemblyFunctionInfo() override;
47
48   void addParam(MVT VT) { Params.push_back(VT); }
49   const std::vector<MVT> &getParams() const { return Params; }
50
51   void addResult(MVT VT) { Results.push_back(VT); }
52   const std::vector<MVT> &getResults() const { return Results; }
53
54   static const unsigned UnusedReg = -1u;
55
56   void stackifyVReg(unsigned VReg) {
57     if (TargetRegisterInfo::virtReg2Index(VReg) >= VRegStackified.size())
58       VRegStackified.resize(TargetRegisterInfo::virtReg2Index(VReg) + 1);
59     VRegStackified.set(TargetRegisterInfo::virtReg2Index(VReg));
60   }
61   bool isVRegStackified(unsigned VReg) const {
62     if (TargetRegisterInfo::virtReg2Index(VReg) >= VRegStackified.size())
63       return false;
64     return VRegStackified.test(TargetRegisterInfo::virtReg2Index(VReg));
65   }
66
67   void initWARegs();
68   void setWAReg(unsigned VReg, unsigned WAReg) {
69     assert(WAReg != UnusedReg);
70     WARegs[TargetRegisterInfo::virtReg2Index(VReg)] = WAReg;
71   }
72   unsigned getWAReg(unsigned VReg) const {
73     return WARegs[TargetRegisterInfo::virtReg2Index(VReg)];
74   }
75 };
76
77 } // end namespace llvm
78
79 #endif