lib/Target/WebAssembly/WebAssemblyISelLowering.cpp

   1 //=- WebAssemblyISelLowering.cpp - WebAssembly DAG Lowering Implementation -==//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 ///
  10 /// \file
  11 /// \brief This file implements the WebAssemblyTargetLowering class.
  12 ///
  13 //===----------------------------------------------------------------------===//
  14
  15 #include "WebAssemblyISelLowering.h"
  16 #include "MCTargetDesc/WebAssemblyMCTargetDesc.h"
  17 #include "WebAssemblyMachineFunctionInfo.h"
  18 #include "WebAssemblySubtarget.h"
  19 #include "WebAssemblyTargetMachine.h"
  20 #include "WebAssemblyTargetObjectFile.h"
  21 #include "llvm/CodeGen/Analysis.h"
  22 #include "llvm/CodeGen/CallingConvLower.h"
  23 #include "llvm/CodeGen/MachineJumpTableInfo.h"
  24 #include "llvm/CodeGen/MachineRegisterInfo.h"
  25 #include "llvm/CodeGen/SelectionDAG.h"
  26 #include "llvm/IR/DiagnosticInfo.h"
  27 #include "llvm/IR/DiagnosticPrinter.h"
  28 #include "llvm/IR/Function.h"
  29 #include "llvm/IR/Intrinsics.h"
  30 #include "llvm/Support/CommandLine.h"
  31 #include "llvm/Support/Debug.h"
  32 #include "llvm/Support/ErrorHandling.h"
  33 #include "llvm/Support/raw_ostream.h"
  34 #include "llvm/Target/TargetOptions.h"
  35 using namespace llvm;
  36
  37 #define DEBUG_TYPE "wasm-lower"
  38
  39 namespace {
  40 // Diagnostic information for unimplemented or unsupported feature reporting.
  41 // TODO: This code is copied from BPF and AMDGPU; consider factoring it out
  42 // and sharing code.
  43 class DiagnosticInfoUnsupported final : public DiagnosticInfo {
  44 private:
  45   // Debug location where this diagnostic is triggered.
  46   DebugLoc DLoc;
  47   const Twine &Description;
  48   const Function &Fn;
  49   SDValue Value;
  50
  51   static int KindID;
  52
  53   static int getKindID() {
  54     if (KindID == 0)
  55       KindID = llvm::getNextAvailablePluginDiagnosticKind();
  56     return KindID;
  57   }
  58
  59 public:
  60   DiagnosticInfoUnsupported(SDLoc DLoc, const Function &Fn, const Twine &Desc,
  61                             SDValue Value)
  62       : DiagnosticInfo(getKindID(), DS_Error), DLoc(DLoc.getDebugLoc()),
  63         Description(Desc), Fn(Fn), Value(Value) {}
  64
  65   void print(DiagnosticPrinter &DP) const override {
  66     std::string Str;
  67     raw_string_ostream OS(Str);
  68
  69     if (DLoc) {
  70       auto DIL = DLoc.get();
  71       StringRef Filename = DIL->getFilename();
  72       unsigned Line = DIL->getLine();
  73       unsigned Column = DIL->getColumn();
  74       OS << Filename << ':' << Line << ':' << Column << ' ';
  75     }
  76
  77     OS << "in function " << Fn.getName() << ' ' << *Fn.getFunctionType() << '\n'
  78        << Description;
  79     if (Value)
  80       Value->print(OS);
  81     OS << '\n';
  82     OS.flush();
  83     DP << Str;
  84   }
  85
  86   static bool classof(const DiagnosticInfo *DI) {
  87     return DI->getKind() == getKindID();
  88   }
  89 };
  90
  91 int DiagnosticInfoUnsupported::KindID = 0;
  92 } // end anonymous namespace
  93
  94 WebAssemblyTargetLowering::WebAssemblyTargetLowering(
  95     const TargetMachine &TM, const WebAssemblySubtarget &STI)
  96     : TargetLowering(TM), Subtarget(&STI) {
  97   auto MVTPtr = Subtarget->hasAddr64() ? MVT::i64 : MVT::i32;
  98
  99   // Booleans always contain 0 or 1.
 100   setBooleanContents(ZeroOrOneBooleanContent);
 101   // WebAssembly does not produce floating-point exceptions on normal floating
 102   // point operations.
 103   setHasFloatingPointExceptions(false);
 104   // We don't know the microarchitecture here, so just reduce register pressure.
 105   setSchedulingPreference(Sched::RegPressure);
 106   // Tell ISel that we have a stack pointer.
 107   setStackPointerRegisterToSaveRestore(
 108       Subtarget->hasAddr64() ? WebAssembly::SP64 : WebAssembly::SP32);
 109   // Set up the register classes.
 110   addRegisterClass(MVT::i32, &WebAssembly::I32RegClass);
 111   addRegisterClass(MVT::i64, &WebAssembly::I64RegClass);
 112   addRegisterClass(MVT::f32, &WebAssembly::F32RegClass);
 113   addRegisterClass(MVT::f64, &WebAssembly::F64RegClass);
 114   // Compute derived properties from the register classes.
 115   computeRegisterProperties(Subtarget->getRegisterInfo());
 116
 117   setOperationAction(ISD::GlobalAddress, MVTPtr, Custom);
 118   setOperationAction(ISD::ExternalSymbol, MVTPtr, Custom);
 119   setOperationAction(ISD::JumpTable, MVTPtr, Custom);
 120
 121   // Take the default expansion for va_arg, va_copy, and va_end. There is no
 122   // default action for va_start, so we do that custom.
 123   setOperationAction(ISD::VASTART, MVT::Other, Custom);
 124   setOperationAction(ISD::VAARG, MVT::Other, Expand);
 125   setOperationAction(ISD::VACOPY, MVT::Other, Expand);
 126   setOperationAction(ISD::VAEND, MVT::Other, Expand);
 127
 128   for (auto T : {MVT::f32, MVT::f64}) {
 129     // Don't expand the floating-point types to constant pools.
 130     setOperationAction(ISD::ConstantFP, T, Legal);
 131     // Expand floating-point comparisons.
 132     for (auto CC : {ISD::SETO, ISD::SETUO, ISD::SETUEQ, ISD::SETONE,
 133                     ISD::SETULT, ISD::SETULE, ISD::SETUGT, ISD::SETUGE})
 134       setCondCodeAction(CC, T, Expand);
 135     // Expand floating-point library function operators.
 136     for (auto Op : {ISD::FSIN, ISD::FCOS, ISD::FSINCOS, ISD::FPOWI, ISD::FPOW,
 137                     ISD::FREM, ISD::FMA})
 138       setOperationAction(Op, T, Expand);
 139     // Note supported floating-point library function operators that otherwise
 140     // default to expand.
 141     for (auto Op :
 142          {ISD::FCEIL, ISD::FFLOOR, ISD::FTRUNC, ISD::FNEARBYINT, ISD::FRINT})
 143       setOperationAction(Op, T, Legal);
 144     // Support minnan and maxnan, which otherwise default to expand.
 145     setOperationAction(ISD::FMINNAN, T, Legal);
 146     setOperationAction(ISD::FMAXNAN, T, Legal);
 147   }
 148
 149   for (auto T : {MVT::i32, MVT::i64}) {
 150     // Expand unavailable integer operations.
 151     for (auto Op :
 152          {ISD::BSWAP, ISD::ROTL, ISD::ROTR, ISD::SMUL_LOHI, ISD::UMUL_LOHI,
 153           ISD::MULHS, ISD::MULHU, ISD::SDIVREM, ISD::UDIVREM, ISD::SHL_PARTS,
 154           ISD::SRA_PARTS, ISD::SRL_PARTS, ISD::ADDC, ISD::ADDE, ISD::SUBC,
 155           ISD::SUBE}) {
 156       setOperationAction(Op, T, Expand);
 157     }
 158   }
 159
 160   // As a special case, these operators use the type to mean the type to
 161   // sign-extend from.
 162   for (auto T : {MVT::i1, MVT::i8, MVT::i16, MVT::i32})
 163     setOperationAction(ISD::SIGN_EXTEND_INREG, T, Expand);
 164
 165   // Dynamic stack allocation: use the default expansion.
 166   setOperationAction(ISD::STACKSAVE, MVT::Other, Expand);
 167   setOperationAction(ISD::STACKRESTORE, MVT::Other, Expand);
 168   setOperationAction(ISD::DYNAMIC_STACKALLOC, MVTPtr, Expand);
 169
 170   setOperationAction(ISD::FrameIndex, MVT::i32, Custom);
 171
 172   // Expand these forms; we pattern-match the forms that we can handle in isel.
 173   for (auto T : {MVT::i32, MVT::i64, MVT::f32, MVT::f64})
 174     for (auto Op : {ISD::BR_CC, ISD::SELECT_CC})
 175       setOperationAction(Op, T, Expand);
 176
 177   // We have custom switch handling.
 178   setOperationAction(ISD::BR_JT, MVT::Other, Custom);
 179
 180   // WebAssembly doesn't have:
 181   //  - Floating-point extending loads.
 182   //  - Floating-point truncating stores.
 183   //  - i1 extending loads.
 184   setLoadExtAction(ISD::EXTLOAD, MVT::f64, MVT::f32, Expand);
 185   setTruncStoreAction(MVT::f64, MVT::f32, Expand);
 186   for (auto T : MVT::integer_valuetypes())
 187     for (auto Ext : {ISD::EXTLOAD, ISD::ZEXTLOAD, ISD::SEXTLOAD})
 188       setLoadExtAction(Ext, T, MVT::i1, Promote);
 189
 190   // Trap lowers to wasm unreachable
 191   setOperationAction(ISD::TRAP, MVT::Other, Legal);
 192 }
 193
 194 FastISel *WebAssemblyTargetLowering::createFastISel(
 195     FunctionLoweringInfo &FuncInfo, const TargetLibraryInfo *LibInfo) const {
 196   return WebAssembly::createFastISel(FuncInfo, LibInfo);
 197 }
 198
 199 bool WebAssemblyTargetLowering::isOffsetFoldingLegal(
 200     const GlobalAddressSDNode * /*GA*/) const {
 201   // All offsets can be folded.
 202   return true;
 203 }
 204
 205 MVT WebAssemblyTargetLowering::getScalarShiftAmountTy(const DataLayout & /*DL*/,
 206                                                       EVT VT) const {
 207   unsigned BitWidth = NextPowerOf2(VT.getSizeInBits() - 1);
 208   if (BitWidth > 1 && BitWidth < 8)
 209     BitWidth = 8;
 210
 211   if (BitWidth > 64) {
 212     BitWidth = 64;
 213     assert(BitWidth >= Log2_32_Ceil(VT.getSizeInBits()) &&
 214            "64-bit shift counts ought to be enough for anyone");
 215   }
 216
 217   MVT Result = MVT::getIntegerVT(BitWidth);
 218   assert(Result != MVT::INVALID_SIMPLE_VALUE_TYPE &&
 219          "Unable to represent scalar shift amount type");
 220   return Result;
 221 }
 222
 223 const char *
 224 WebAssemblyTargetLowering::getTargetNodeName(unsigned Opcode) const {
 225   switch (static_cast<WebAssemblyISD::NodeType>(Opcode)) {
 226   case WebAssemblyISD::FIRST_NUMBER:
 227     break;
 228 #define HANDLE_NODETYPE(NODE)                                                  \
 229   case WebAssemblyISD::NODE:                                                   \
 230     return "WebAssemblyISD::" #NODE;
 231 #include "WebAssemblyISD.def"
 232 #undef HANDLE_NODETYPE
 233   }
 234   return nullptr;
 235 }
 236
 237 std::pair<unsigned, const TargetRegisterClass *>
 238 WebAssemblyTargetLowering::getRegForInlineAsmConstraint(
 239     const TargetRegisterInfo *TRI, StringRef Constraint, MVT VT) const {
 240   // First, see if this is a constraint that directly corresponds to a
 241   // WebAssembly register class.
 242   if (Constraint.size() == 1) {
 243     switch (Constraint[0]) {
 244     case 'r':
 245       assert(VT != MVT::iPTR && "Pointer MVT not expected here");
 246       if (VT.isInteger() && !VT.isVector()) {
 247         if (VT.getSizeInBits() <= 32)
 248           return std::make_pair(0U, &WebAssembly::I32RegClass);
 249         if (VT.getSizeInBits() <= 64)
 250           return std::make_pair(0U, &WebAssembly::I64RegClass);
 251       }
 252       break;
 253     default:
 254       break;
 255     }
 256   }
 257
 258   return TargetLowering::getRegForInlineAsmConstraint(TRI, Constraint, VT);
 259 }
 260
 261 bool WebAssemblyTargetLowering::isCheapToSpeculateCttz() const {
 262   // Assume ctz is a relatively cheap operation.
 263   return true;
 264 }
 265
 266 bool WebAssemblyTargetLowering::isCheapToSpeculateCtlz() const {
 267   // Assume clz is a relatively cheap operation.
 268   return true;
 269 }
 270
 271 bool WebAssemblyTargetLowering::isLegalAddressingMode(const DataLayout &DL,
 272                                                       const AddrMode &AM,
 273                                                       Type *Ty,
 274                                                       unsigned AS) const {
 275   // WebAssembly offsets are added as unsigned without wrapping. The
 276   // isLegalAddressingMode gives us no way to determine if wrapping could be
 277   // happening, so we approximate this by accepting only non-negative offsets.
 278   if (AM.BaseOffs < 0)
 279     return false;
 280
 281   // WebAssembly has no scale register operands.
 282   if (AM.Scale != 0)
 283     return false;
 284
 285   // Everything else is legal.
 286   return true;
 287 }
 288
 289 //===----------------------------------------------------------------------===//
 290 // WebAssembly Lowering private implementation.
 291 //===----------------------------------------------------------------------===//
 292
 293 //===----------------------------------------------------------------------===//
 294 // Lowering Code
 295 //===----------------------------------------------------------------------===//
 296
 297 static void fail(SDLoc DL, SelectionDAG &DAG, const char *msg) {
 298   MachineFunction &MF = DAG.getMachineFunction();
 299   DAG.getContext()->diagnose(
 300       DiagnosticInfoUnsupported(DL, *MF.getFunction(), msg, SDValue()));
 301 }
 302
 303 // Test whether the given calling convention is supported.
 304 static bool CallingConvSupported(CallingConv::ID CallConv) {
 305   // We currently support the language-independent target-independent
 306   // conventions. We don't yet have a way to annotate calls with properties like
 307   // "cold", and we don't have any call-clobbered registers, so these are mostly
 308   // all handled the same.
 309   return CallConv == CallingConv::C || CallConv == CallingConv::Fast ||
 310          CallConv == CallingConv::Cold ||
 311          CallConv == CallingConv::PreserveMost ||
 312          CallConv == CallingConv::PreserveAll ||
 313          CallConv == CallingConv::CXX_FAST_TLS;
 314 }
 315
 316 SDValue
 317 WebAssemblyTargetLowering::LowerCall(CallLoweringInfo &CLI,
 318                                      SmallVectorImpl<SDValue> &InVals) const {
 319   SelectionDAG &DAG = CLI.DAG;
 320   SDLoc DL = CLI.DL;
 321   SDValue Chain = CLI.Chain;
 322   SDValue Callee = CLI.Callee;
 323   MachineFunction &MF = DAG.getMachineFunction();
 324
 325   CallingConv::ID CallConv = CLI.CallConv;
 326   if (!CallingConvSupported(CallConv))
 327     fail(DL, DAG,
 328          "WebAssembly doesn't support language-specific or target-specific "
 329          "calling conventions yet");
 330   if (CLI.IsPatchPoint)
 331     fail(DL, DAG, "WebAssembly doesn't support patch point yet");
 332
 333   // WebAssembly doesn't currently support explicit tail calls. If they are
 334   // required, fail. Otherwise, just disable them.
 335   if ((CallConv == CallingConv::Fast && CLI.IsTailCall &&
 336        MF.getTarget().Options.GuaranteedTailCallOpt) ||
 337       (CLI.CS && CLI.CS->isMustTailCall()))
 338     fail(DL, DAG, "WebAssembly doesn't support tail call yet");
 339   CLI.IsTailCall = false;
 340
 341   SmallVectorImpl<SDValue> &OutVals = CLI.OutVals;
 342
 343   SmallVectorImpl<ISD::InputArg> &Ins = CLI.Ins;
 344   if (Ins.size() > 1)
 345     fail(DL, DAG, "WebAssembly doesn't support more than 1 returned value yet");
 346
 347   SmallVectorImpl<ISD::OutputArg> &Outs = CLI.Outs;
 348   for (const ISD::OutputArg &Out : Outs) {
 349     if (Out.Flags.isByVal())
 350       fail(DL, DAG, "WebAssembly hasn't implemented byval arguments");
 351     if (Out.Flags.isNest())
 352       fail(DL, DAG, "WebAssembly hasn't implemented nest arguments");
 353     if (Out.Flags.isInAlloca())
 354       fail(DL, DAG, "WebAssembly hasn't implemented inalloca arguments");
 355     if (Out.Flags.isInConsecutiveRegs())
 356       fail(DL, DAG, "WebAssembly hasn't implemented cons regs arguments");
 357     if (Out.Flags.isInConsecutiveRegsLast())
 358       fail(DL, DAG, "WebAssembly hasn't implemented cons regs last arguments");
 359   }
 360
 361   bool IsVarArg = CLI.IsVarArg;
 362   unsigned NumFixedArgs = CLI.NumFixedArgs;
 363   auto PtrVT = getPointerTy(MF.getDataLayout());
 364
 365   // Analyze operands of the call, assigning locations to each operand.
 366   SmallVector<CCValAssign, 16> ArgLocs;
 367   CCState CCInfo(CallConv, IsVarArg, MF, ArgLocs, *DAG.getContext());
 368
 369   if (IsVarArg) {
 370     // Outgoing non-fixed arguments are placed at the top of the stack. First
 371     // compute their offsets and the total amount of argument stack space
 372     // needed.
 373     for (SDValue Arg :
 374          make_range(OutVals.begin() + NumFixedArgs, OutVals.end())) {
 375       EVT VT = Arg.getValueType();
 376       assert(VT != MVT::iPTR && "Legalized args should be concrete");
 377       Type *Ty = VT.getTypeForEVT(*DAG.getContext());
 378       unsigned Offset =
 379           CCInfo.AllocateStack(MF.getDataLayout().getTypeAllocSize(Ty),
 380                                MF.getDataLayout().getABITypeAlignment(Ty));
 381       CCInfo.addLoc(CCValAssign::getMem(ArgLocs.size(), VT.getSimpleVT(),
 382                                         Offset, VT.getSimpleVT(),
 383                                         CCValAssign::Full));
 384     }
 385   }
 386
 387   unsigned NumBytes = CCInfo.getAlignedCallFrameSize();
 388
 389   SDValue NB;
 390   if (NumBytes) {
 391     NB = DAG.getConstant(NumBytes, DL, PtrVT, true);
 392     Chain = DAG.getCALLSEQ_START(Chain, NB, DL);
 393   }
 394
 395   if (IsVarArg) {
 396     // For non-fixed arguments, next emit stores to store the argument values
 397     // to the stack at the offsets computed above.
 398     SDValue SP = DAG.getCopyFromReg(
 399         Chain, DL, getStackPointerRegisterToSaveRestore(), PtrVT);
 400     unsigned ValNo = 0;
 401     SmallVector<SDValue, 8> Chains;
 402     for (SDValue Arg :
 403          make_range(OutVals.begin() + NumFixedArgs, OutVals.end())) {
 404       assert(ArgLocs[ValNo].getValNo() == ValNo &&
 405              "ArgLocs should remain in order and only hold varargs args");
 406       unsigned Offset = ArgLocs[ValNo++].getLocMemOffset();
 407       SDValue Add = DAG.getNode(ISD::ADD, DL, PtrVT, SP,
 408                                 DAG.getConstant(Offset, DL, PtrVT));
 409       Chains.push_back(DAG.getStore(Chain, DL, Arg, Add,
 410                                     MachinePointerInfo::getStack(MF, Offset),
 411                                     false, false, 0));
 412     }
 413     if (!Chains.empty())
 414       Chain = DAG.getNode(ISD::TokenFactor, DL, MVT::Other, Chains);
 415   }
 416
 417   // Compute the operands for the CALLn node.
 418   SmallVector<SDValue, 16> Ops;
 419   Ops.push_back(Chain);
 420   Ops.push_back(Callee);
 421
 422   // Add all fixed arguments. Note that for non-varargs calls, NumFixedArgs
 423   // isn't reliable.
 424   Ops.append(OutVals.begin(),
 425              IsVarArg ? OutVals.begin() + NumFixedArgs : OutVals.end());
 426
 427   SmallVector<EVT, 8> Tys;
 428   for (const auto &In : Ins) {
 429     assert(!In.Flags.isByVal() && "byval is not valid for return values");
 430     assert(!In.Flags.isNest() && "nest is not valid for return values");
 431     if (In.Flags.isInAlloca())
 432       fail(DL, DAG, "WebAssembly hasn't implemented inalloca return values");
 433     if (In.Flags.isInConsecutiveRegs())
 434       fail(DL, DAG, "WebAssembly hasn't implemented cons regs return values");
 435     if (In.Flags.isInConsecutiveRegsLast())
 436       fail(DL, DAG,
 437            "WebAssembly hasn't implemented cons regs last return values");
 438     // Ignore In.getOrigAlign() because all our arguments are passed in
 439     // registers.
 440     Tys.push_back(In.VT);
 441   }
 442   Tys.push_back(MVT::Other);
 443   SDVTList TyList = DAG.getVTList(Tys);
 444   SDValue Res =
 445       DAG.getNode(Ins.empty() ? WebAssemblyISD::CALL0 : WebAssemblyISD::CALL1,
 446                   DL, TyList, Ops);
 447   if (Ins.empty()) {
 448     Chain = Res;
 449   } else {
 450     InVals.push_back(Res);
 451     Chain = Res.getValue(1);
 452   }
 453
 454   if (NumBytes) {
 455     SDValue Unused = DAG.getTargetConstant(0, DL, PtrVT);
 456     Chain = DAG.getCALLSEQ_END(Chain, NB, Unused, SDValue(), DL);
 457   }
 458
 459   return Chain;
 460 }
 461
 462 bool WebAssemblyTargetLowering::CanLowerReturn(
 463     CallingConv::ID /*CallConv*/, MachineFunction & /*MF*/, bool /*IsVarArg*/,
 464     const SmallVectorImpl<ISD::OutputArg> &Outs,
 465     LLVMContext & /*Context*/) const {
 466   // WebAssembly can't currently handle returning tuples.
 467   return Outs.size() <= 1;
 468 }
 469
 470 SDValue WebAssemblyTargetLowering::LowerReturn(
 471     SDValue Chain, CallingConv::ID CallConv, bool /*IsVarArg*/,
 472     const SmallVectorImpl<ISD::OutputArg> &Outs,
 473     const SmallVectorImpl<SDValue> &OutVals, SDLoc DL,
 474     SelectionDAG &DAG) const {
 475   assert(Outs.size() <= 1 && "WebAssembly can only return up to one value");
 476   if (!CallingConvSupported(CallConv))
 477     fail(DL, DAG, "WebAssembly doesn't support non-C calling conventions");
 478
 479   SmallVector<SDValue, 4> RetOps(1, Chain);
 480   RetOps.append(OutVals.begin(), OutVals.end());
 481   Chain = DAG.getNode(WebAssemblyISD::RETURN, DL, MVT::Other, RetOps);
 482
 483   // Record the number and types of the return values.
 484   for (const ISD::OutputArg &Out : Outs) {
 485     assert(!Out.Flags.isByVal() && "byval is not valid for return values");
 486     assert(!Out.Flags.isNest() && "nest is not valid for return values");
 487     assert(Out.IsFixed && "non-fixed return value is not valid");
 488     if (Out.Flags.isInAlloca())
 489       fail(DL, DAG, "WebAssembly hasn't implemented inalloca results");
 490     if (Out.Flags.isInConsecutiveRegs())
 491       fail(DL, DAG, "WebAssembly hasn't implemented cons regs results");
 492     if (Out.Flags.isInConsecutiveRegsLast())
 493       fail(DL, DAG, "WebAssembly hasn't implemented cons regs last results");
 494   }
 495
 496   return Chain;
 497 }
 498
 499 SDValue WebAssemblyTargetLowering::LowerFormalArguments(
 500     SDValue Chain, CallingConv::ID CallConv, bool /*IsVarArg*/,
 501     const SmallVectorImpl<ISD::InputArg> &Ins, SDLoc DL, SelectionDAG &DAG,
 502     SmallVectorImpl<SDValue> &InVals) const {
 503   MachineFunction &MF = DAG.getMachineFunction();
 504
 505   if (!CallingConvSupported(CallConv))
 506     fail(DL, DAG, "WebAssembly doesn't support non-C calling conventions");
 507
 508   // Set up the incoming ARGUMENTS value, which serves to represent the liveness
 509   // of the incoming values before they're represented by virtual registers.
 510   MF.getRegInfo().addLiveIn(WebAssembly::ARGUMENTS);
 511
 512   for (const ISD::InputArg &In : Ins) {
 513     if (In.Flags.isByVal())
 514       fail(DL, DAG, "WebAssembly hasn't implemented byval arguments");
 515     if (In.Flags.isInAlloca())
 516       fail(DL, DAG, "WebAssembly hasn't implemented inalloca arguments");
 517     if (In.Flags.isNest())
 518       fail(DL, DAG, "WebAssembly hasn't implemented nest arguments");
 519     if (In.Flags.isInConsecutiveRegs())
 520       fail(DL, DAG, "WebAssembly hasn't implemented cons regs arguments");
 521     if (In.Flags.isInConsecutiveRegsLast())
 522       fail(DL, DAG, "WebAssembly hasn't implemented cons regs last arguments");
 523     // Ignore In.getOrigAlign() because all our arguments are passed in
 524     // registers.
 525     InVals.push_back(
 526         In.Used
 527             ? DAG.getNode(WebAssemblyISD::ARGUMENT, DL, In.VT,
 528                           DAG.getTargetConstant(InVals.size(), DL, MVT::i32))
 529             : DAG.getUNDEF(In.VT));
 530
 531     // Record the number and types of arguments.
 532     MF.getInfo<WebAssemblyFunctionInfo>()->addParam(In.VT);
 533   }
 534
 535   // Incoming varargs arguments are on the stack and will be accessed through
 536   // va_arg, so we don't need to do anything for them here.
 537
 538   return Chain;
 539 }
 540
 541 //===----------------------------------------------------------------------===//
 542 //  Custom lowering hooks.
 543 //===----------------------------------------------------------------------===//
 544
 545 SDValue WebAssemblyTargetLowering::LowerOperation(SDValue Op,
 546                                                   SelectionDAG &DAG) const {
 547   switch (Op.getOpcode()) {
 548   default:
 549     llvm_unreachable("unimplemented operation lowering");
 550     return SDValue();
 551   case ISD::FrameIndex:
 552     return LowerFrameIndex(Op, DAG);
 553   case ISD::GlobalAddress:
 554     return LowerGlobalAddress(Op, DAG);
 555   case ISD::ExternalSymbol:
 556     return LowerExternalSymbol(Op, DAG);
 557   case ISD::JumpTable:
 558     return LowerJumpTable(Op, DAG);
 559   case ISD::BR_JT:
 560     return LowerBR_JT(Op, DAG);
 561   case ISD::VASTART:
 562     return LowerVASTART(Op, DAG);
 563   }
 564 }
 565
 566 SDValue WebAssemblyTargetLowering::LowerFrameIndex(SDValue Op,
 567                                                    SelectionDAG &DAG) const {
 568   int FI = cast<FrameIndexSDNode>(Op)->getIndex();
 569   return DAG.getTargetFrameIndex(FI, Op.getValueType());
 570 }
 571
 572 SDValue WebAssemblyTargetLowering::LowerGlobalAddress(SDValue Op,
 573                                                       SelectionDAG &DAG) const {
 574   SDLoc DL(Op);
 575   const auto *GA = cast<GlobalAddressSDNode>(Op);
 576   EVT VT = Op.getValueType();
 577   assert(GA->getTargetFlags() == 0 && "WebAssembly doesn't set target flags");
 578   if (GA->getAddressSpace() != 0)
 579     fail(DL, DAG, "WebAssembly only expects the 0 address space");
 580   return DAG.getNode(
 581       WebAssemblyISD::Wrapper, DL, VT,
 582       DAG.getTargetGlobalAddress(GA->getGlobal(), DL, VT, GA->getOffset()));
 583 }
 584
 585 SDValue
 586 WebAssemblyTargetLowering::LowerExternalSymbol(SDValue Op,
 587                                                SelectionDAG &DAG) const {
 588   SDLoc DL(Op);
 589   const auto *ES = cast<ExternalSymbolSDNode>(Op);
 590   EVT VT = Op.getValueType();
 591   assert(ES->getTargetFlags() == 0 && "WebAssembly doesn't set target flags");
 592   return DAG.getNode(WebAssemblyISD::Wrapper, DL, VT,
 593                      DAG.getTargetExternalSymbol(ES->getSymbol(), VT));
 594 }
 595
 596 SDValue WebAssemblyTargetLowering::LowerJumpTable(SDValue Op,
 597                                                   SelectionDAG &DAG) const {
 598   // There's no need for a Wrapper node because we always incorporate a jump
 599   // table operand into a TABLESWITCH instruction, rather than ever
 600   // materializing it in a register.
 601   const JumpTableSDNode *JT = cast<JumpTableSDNode>(Op);
 602   return DAG.getTargetJumpTable(JT->getIndex(), Op.getValueType(),
 603                                 JT->getTargetFlags());
 604 }
 605
 606 SDValue WebAssemblyTargetLowering::LowerBR_JT(SDValue Op,
 607                                               SelectionDAG &DAG) const {
 608   SDLoc DL(Op);
 609   SDValue Chain = Op.getOperand(0);
 610   const auto *JT = cast<JumpTableSDNode>(Op.getOperand(1));
 611   SDValue Index = Op.getOperand(2);
 612   assert(JT->getTargetFlags() == 0 && "WebAssembly doesn't set target flags");
 613
 614   SmallVector<SDValue, 8> Ops;
 615   Ops.push_back(Chain);
 616   Ops.push_back(Index);
 617
 618   MachineJumpTableInfo *MJTI = DAG.getMachineFunction().getJumpTableInfo();
 619   const auto &MBBs = MJTI->getJumpTables()[JT->getIndex()].MBBs;
 620
 621   // TODO: For now, we just pick something arbitrary for a default case for now.
 622   // We really want to sniff out the guard and put in the real default case (and
 623   // delete the guard).
 624   Ops.push_back(DAG.getBasicBlock(MBBs[0]));
 625
 626   // Add an operand for each case.
 627   for (auto MBB : MBBs)
 628     Ops.push_back(DAG.getBasicBlock(MBB));
 629
 630   return DAG.getNode(WebAssemblyISD::TABLESWITCH, DL, MVT::Other, Ops);
 631 }
 632
 633 SDValue WebAssemblyTargetLowering::LowerVASTART(SDValue Op,
 634                                                 SelectionDAG &DAG) const {
 635   SDLoc DL(Op);
 636   EVT PtrVT = getPointerTy(DAG.getMachineFunction().getDataLayout());
 637
 638   // The incoming non-fixed arguments are placed on the top of the stack, with
 639   // natural alignment, at the point of the call, so the base pointer is just
 640   // the current frame pointer.
 641   DAG.getMachineFunction().getFrameInfo()->setFrameAddressIsTaken(true);
 642   unsigned FP =
 643       Subtarget->getRegisterInfo()->getFrameRegister(DAG.getMachineFunction());
 644   SDValue FrameAddr = DAG.getCopyFromReg(DAG.getEntryNode(), DL, FP, PtrVT);
 645   const Value *SV = cast<SrcValueSDNode>(Op.getOperand(2))->getValue();
 646   return DAG.getStore(Op.getOperand(0), DL, FrameAddr, Op.getOperand(1),
 647                       MachinePointerInfo(SV), false, false, 0);
 648 }
 649
 650 //===----------------------------------------------------------------------===//
 651 //                          WebAssembly Optimization Hooks
 652 //===----------------------------------------------------------------------===//
 653
 654 MCSection *WebAssemblyTargetObjectFile::SelectSectionForGlobal(
 655     const GlobalValue *GV, SectionKind /*Kind*/, Mangler & /*Mang*/,
 656     const TargetMachine & /*TM*/) const {
 657   // TODO: Be more sophisticated than this.
 658   return isa<Function>(GV) ? getTextSection() : getDataSection();
 659 }