lib/Target/WebAssembly/WebAssemblyISelLowering.cpp

   1 //=- WebAssemblyISelLowering.cpp - WebAssembly DAG Lowering Implementation -==//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 ///
  10 /// \file
  11 /// \brief This file implements the WebAssemblyTargetLowering class.
  12 ///
  13 //===----------------------------------------------------------------------===//
  14
  15 #include "WebAssemblyISelLowering.h"
  16 #include "MCTargetDesc/WebAssemblyMCTargetDesc.h"
  17 #include "WebAssemblyMachineFunctionInfo.h"
  18 #include "WebAssemblySubtarget.h"
  19 #include "WebAssemblyTargetMachine.h"
  20 #include "WebAssemblyTargetObjectFile.h"
  21 #include "llvm/CodeGen/Analysis.h"
  22 #include "llvm/CodeGen/CallingConvLower.h"
  23 #include "llvm/CodeGen/MachineJumpTableInfo.h"
  24 #include "llvm/CodeGen/MachineRegisterInfo.h"
  25 #include "llvm/CodeGen/SelectionDAG.h"
  26 #include "llvm/IR/DiagnosticInfo.h"
  27 #include "llvm/IR/DiagnosticPrinter.h"
  28 #include "llvm/IR/Function.h"
  29 #include "llvm/IR/Intrinsics.h"
  30 #include "llvm/Support/CommandLine.h"
  31 #include "llvm/Support/Debug.h"
  32 #include "llvm/Support/ErrorHandling.h"
  33 #include "llvm/Support/raw_ostream.h"
  34 #include "llvm/Target/TargetOptions.h"
  35 using namespace llvm;
  36
  37 #define DEBUG_TYPE "wasm-lower"
  38
  39 namespace {
  40 // Diagnostic information for unimplemented or unsupported feature reporting.
  41 // TODO: This code is copied from BPF and AMDGPU; consider factoring it out
  42 // and sharing code.
  43 class DiagnosticInfoUnsupported final : public DiagnosticInfo {
  44 private:
  45   // Debug location where this diagnostic is triggered.
  46   DebugLoc DLoc;
  47   const Twine &Description;
  48   const Function &Fn;
  49   SDValue Value;
  50
  51   static int KindID;
  52
  53   static int getKindID() {
  54     if (KindID == 0)
  55       KindID = llvm::getNextAvailablePluginDiagnosticKind();
  56     return KindID;
  57   }
  58
  59 public:
  60   DiagnosticInfoUnsupported(SDLoc DLoc, const Function &Fn, const Twine &Desc,
  61                             SDValue Value)
  62       : DiagnosticInfo(getKindID(), DS_Error), DLoc(DLoc.getDebugLoc()),
  63         Description(Desc), Fn(Fn), Value(Value) {}
  64
  65   void print(DiagnosticPrinter &DP) const override {
  66     std::string Str;
  67     raw_string_ostream OS(Str);
  68
  69     if (DLoc) {
  70       auto DIL = DLoc.get();
  71       StringRef Filename = DIL->getFilename();
  72       unsigned Line = DIL->getLine();
  73       unsigned Column = DIL->getColumn();
  74       OS << Filename << ':' << Line << ':' << Column << ' ';
  75     }
  76
  77     OS << "in function " << Fn.getName() << ' ' << *Fn.getFunctionType() << '\n'
  78        << Description;
  79     if (Value)
  80       Value->print(OS);
  81     OS << '\n';
  82     OS.flush();
  83     DP << Str;
  84   }
  85
  86   static bool classof(const DiagnosticInfo *DI) {
  87     return DI->getKind() == getKindID();
  88   }
  89 };
  90
  91 int DiagnosticInfoUnsupported::KindID = 0;
  92 } // end anonymous namespace
  93
  94 WebAssemblyTargetLowering::WebAssemblyTargetLowering(
  95     const TargetMachine &TM, const WebAssemblySubtarget &STI)
  96     : TargetLowering(TM), Subtarget(&STI) {
  97   auto MVTPtr = Subtarget->hasAddr64() ? MVT::i64 : MVT::i32;
  98
  99   // Booleans always contain 0 or 1.
 100   setBooleanContents(ZeroOrOneBooleanContent);
 101   // WebAssembly does not produce floating-point exceptions on normal floating
 102   // point operations.
 103   setHasFloatingPointExceptions(false);
 104   // We don't know the microarchitecture here, so just reduce register pressure.
 105   setSchedulingPreference(Sched::RegPressure);
 106   // Tell ISel that we have a stack pointer.
 107   setStackPointerRegisterToSaveRestore(
 108       Subtarget->hasAddr64() ? WebAssembly::SP64 : WebAssembly::SP32);
 109   // Set up the register classes.
 110   addRegisterClass(MVT::i32, &WebAssembly::I32RegClass);
 111   addRegisterClass(MVT::i64, &WebAssembly::I64RegClass);
 112   addRegisterClass(MVT::f32, &WebAssembly::F32RegClass);
 113   addRegisterClass(MVT::f64, &WebAssembly::F64RegClass);
 114   // Compute derived properties from the register classes.
 115   computeRegisterProperties(Subtarget->getRegisterInfo());
 116
 117   setOperationAction(ISD::GlobalAddress, MVTPtr, Custom);
 118   setOperationAction(ISD::ExternalSymbol, MVTPtr, Custom);
 119   setOperationAction(ISD::JumpTable, MVTPtr, Custom);
 120
 121   for (auto T : {MVT::f32, MVT::f64}) {
 122     // Don't expand the floating-point types to constant pools.
 123     setOperationAction(ISD::ConstantFP, T, Legal);
 124     // Expand floating-point comparisons.
 125     for (auto CC : {ISD::SETO, ISD::SETUO, ISD::SETUEQ, ISD::SETONE,
 126                     ISD::SETULT, ISD::SETULE, ISD::SETUGT, ISD::SETUGE})
 127       setCondCodeAction(CC, T, Expand);
 128     // Expand floating-point library function operators.
 129     for (auto Op : {ISD::FSIN, ISD::FCOS, ISD::FSINCOS, ISD::FPOWI, ISD::FPOW})
 130       setOperationAction(Op, T, Expand);
 131     // Note supported floating-point library function operators that otherwise
 132     // default to expand.
 133     for (auto Op :
 134          {ISD::FCEIL, ISD::FFLOOR, ISD::FTRUNC, ISD::FNEARBYINT, ISD::FRINT})
 135       setOperationAction(Op, T, Legal);
 136     // Support minnan and maxnan, which otherwise default to expand.
 137     setOperationAction(ISD::FMINNAN, T, Legal);
 138     setOperationAction(ISD::FMAXNAN, T, Legal);
 139   }
 140
 141   for (auto T : {MVT::i32, MVT::i64}) {
 142     // Expand unavailable integer operations.
 143     for (auto Op :
 144          {ISD::BSWAP, ISD::ROTL, ISD::ROTR, ISD::SMUL_LOHI, ISD::UMUL_LOHI,
 145           ISD::MULHS, ISD::MULHU, ISD::SDIVREM, ISD::UDIVREM, ISD::SHL_PARTS,
 146           ISD::SRA_PARTS, ISD::SRL_PARTS, ISD::ADDC, ISD::ADDE, ISD::SUBC,
 147           ISD::SUBE}) {
 148       setOperationAction(Op, T, Expand);
 149     }
 150   }
 151
 152   // As a special case, these operators use the type to mean the type to
 153   // sign-extend from.
 154   for (auto T : {MVT::i1, MVT::i8, MVT::i16})
 155     setOperationAction(ISD::SIGN_EXTEND_INREG, T, Expand);
 156
 157   // Dynamic stack allocation: use the default expansion.
 158   setOperationAction(ISD::STACKSAVE, MVT::Other, Expand);
 159   setOperationAction(ISD::STACKRESTORE, MVT::Other, Expand);
 160   setOperationAction(ISD::DYNAMIC_STACKALLOC, MVTPtr, Expand);
 161
 162   // Expand these forms; we pattern-match the forms that we can handle in isel.
 163   for (auto T : {MVT::i32, MVT::i64, MVT::f32, MVT::f64})
 164     for (auto Op : {ISD::BR_CC, ISD::SELECT_CC})
 165       setOperationAction(Op, T, Expand);
 166
 167   // We have custom switch handling.
 168   setOperationAction(ISD::BR_JT, MVT::Other, Custom);
 169
 170   // WebAssembly doesn't have:
 171   //  - Floating-point extending loads.
 172   //  - Floating-point truncating stores.
 173   //  - i1 extending loads.
 174   setLoadExtAction(ISD::EXTLOAD, MVT::f32, MVT::f64, Expand);
 175   setTruncStoreAction(MVT::f64, MVT::f32, Expand);
 176   for (auto T : MVT::integer_valuetypes())
 177     for (auto Ext : {ISD::EXTLOAD, ISD::ZEXTLOAD, ISD::SEXTLOAD})
 178       setLoadExtAction(Ext, T, MVT::i1, Promote);
 179
 180   // Trap lowers to wasm unreachable
 181   setOperationAction(ISD::TRAP, MVT::Other, Legal);
 182 }
 183
 184 FastISel *WebAssemblyTargetLowering::createFastISel(
 185     FunctionLoweringInfo &FuncInfo, const TargetLibraryInfo *LibInfo) const {
 186   return WebAssembly::createFastISel(FuncInfo, LibInfo);
 187 }
 188
 189 bool WebAssemblyTargetLowering::isOffsetFoldingLegal(
 190     const GlobalAddressSDNode * /*GA*/) const {
 191   // The WebAssembly target doesn't support folding offsets into global
 192   // addresses.
 193   return false;
 194 }
 195
 196 MVT WebAssemblyTargetLowering::getScalarShiftAmountTy(const DataLayout & /*DL*/,
 197                                                       EVT VT) const {
 198   return VT.getSimpleVT();
 199 }
 200
 201 const char *
 202 WebAssemblyTargetLowering::getTargetNodeName(unsigned Opcode) const {
 203   switch (static_cast<WebAssemblyISD::NodeType>(Opcode)) {
 204   case WebAssemblyISD::FIRST_NUMBER:
 205     break;
 206 #define HANDLE_NODETYPE(NODE)                                                  \
 207   case WebAssemblyISD::NODE:                                                   \
 208     return "WebAssemblyISD::" #NODE;
 209 #include "WebAssemblyISD.def"
 210 #undef HANDLE_NODETYPE
 211   }
 212   return nullptr;
 213 }
 214
 215 std::pair<unsigned, const TargetRegisterClass *>
 216 WebAssemblyTargetLowering::getRegForInlineAsmConstraint(
 217     const TargetRegisterInfo *TRI, StringRef Constraint, MVT VT) const {
 218   // First, see if this is a constraint that directly corresponds to a
 219   // WebAssembly register class.
 220   if (Constraint.size() == 1) {
 221     switch (Constraint[0]) {
 222     case 'r':
 223       if (VT == MVT::i32)
 224         return std::make_pair(0U, &WebAssembly::I32RegClass);
 225       if (VT == MVT::i64)
 226         return std::make_pair(0U, &WebAssembly::I64RegClass);
 227       break;
 228     default:
 229       break;
 230     }
 231   }
 232
 233   return TargetLowering::getRegForInlineAsmConstraint(TRI, Constraint, VT);
 234 }
 235
 236 bool WebAssemblyTargetLowering::isCheapToSpeculateCttz() const {
 237   // Assume ctz is a relatively cheap operation.
 238   return true;
 239 }
 240
 241 bool WebAssemblyTargetLowering::isCheapToSpeculateCtlz() const {
 242   // Assume clz is a relatively cheap operation.
 243   return true;
 244 }
 245
 246 //===----------------------------------------------------------------------===//
 247 // WebAssembly Lowering private implementation.
 248 //===----------------------------------------------------------------------===//
 249
 250 //===----------------------------------------------------------------------===//
 251 // Lowering Code
 252 //===----------------------------------------------------------------------===//
 253
 254 static void fail(SDLoc DL, SelectionDAG &DAG, const char *msg) {
 255   MachineFunction &MF = DAG.getMachineFunction();
 256   DAG.getContext()->diagnose(
 257       DiagnosticInfoUnsupported(DL, *MF.getFunction(), msg, SDValue()));
 258 }
 259
 260 // Test whether the given calling convention is supported.
 261 static bool CallingConvSupported(CallingConv::ID CallConv) {
 262   // We currently support the language-independent target-independent
 263   // conventions. We don't yet have a way to annotate calls with properties like
 264   // "cold", and we don't have any call-clobbered registers, so these are mostly
 265   // all handled the same.
 266   return CallConv == CallingConv::C || CallConv == CallingConv::Fast ||
 267          CallConv == CallingConv::Cold ||
 268          CallConv == CallingConv::PreserveMost ||
 269          CallConv == CallingConv::PreserveAll ||
 270          CallConv == CallingConv::CXX_FAST_TLS;
 271 }
 272
 273 SDValue
 274 WebAssemblyTargetLowering::LowerCall(CallLoweringInfo &CLI,
 275                                      SmallVectorImpl<SDValue> &InVals) const {
 276   SelectionDAG &DAG = CLI.DAG;
 277   SDLoc DL = CLI.DL;
 278   SDValue Chain = CLI.Chain;
 279   SDValue Callee = CLI.Callee;
 280   MachineFunction &MF = DAG.getMachineFunction();
 281
 282   CallingConv::ID CallConv = CLI.CallConv;
 283   if (!CallingConvSupported(CallConv))
 284     fail(DL, DAG,
 285          "WebAssembly doesn't support language-specific or target-specific "
 286          "calling conventions yet");
 287   if (CLI.IsPatchPoint)
 288     fail(DL, DAG, "WebAssembly doesn't support patch point yet");
 289
 290   // WebAssembly doesn't currently support explicit tail calls. If they are
 291   // required, fail. Otherwise, just disable them.
 292   if ((CallConv == CallingConv::Fast && CLI.IsTailCall &&
 293        MF.getTarget().Options.GuaranteedTailCallOpt) ||
 294       (CLI.CS && CLI.CS->isMustTailCall()))
 295     fail(DL, DAG, "WebAssembly doesn't support tail call yet");
 296   CLI.IsTailCall = false;
 297
 298   SmallVectorImpl<SDValue> &OutVals = CLI.OutVals;
 299
 300   SmallVectorImpl<ISD::InputArg> &Ins = CLI.Ins;
 301   if (Ins.size() > 1)
 302     fail(DL, DAG, "WebAssembly doesn't support more than 1 returned value yet");
 303
 304   SmallVectorImpl<ISD::OutputArg> &Outs = CLI.Outs;
 305   for (const ISD::OutputArg &Out : Outs) {
 306     assert(!Out.Flags.isByVal() && "byval is not valid for return values");
 307     assert(!Out.Flags.isNest() && "nest is not valid for return values");
 308     if (Out.Flags.isInAlloca())
 309       fail(DL, DAG, "WebAssembly hasn't implemented inalloca results");
 310     if (Out.Flags.isInConsecutiveRegs())
 311       fail(DL, DAG, "WebAssembly hasn't implemented cons regs results");
 312     if (Out.Flags.isInConsecutiveRegsLast())
 313       fail(DL, DAG, "WebAssembly hasn't implemented cons regs last results");
 314   }
 315
 316   bool IsVarArg = CLI.IsVarArg;
 317   if (IsVarArg)
 318     fail(DL, DAG, "WebAssembly doesn't support varargs yet");
 319
 320   // Analyze operands of the call, assigning locations to each operand.
 321   SmallVector<CCValAssign, 16> ArgLocs;
 322   CCState CCInfo(CallConv, IsVarArg, MF, ArgLocs, *DAG.getContext());
 323   unsigned NumBytes = CCInfo.getNextStackOffset();
 324
 325   auto PtrVT = getPointerTy(MF.getDataLayout());
 326   auto Zero = DAG.getConstant(0, DL, PtrVT, true);
 327   auto NB = DAG.getConstant(NumBytes, DL, PtrVT, true);
 328   Chain = DAG.getCALLSEQ_START(Chain, NB, DL);
 329
 330   SmallVector<SDValue, 16> Ops;
 331   Ops.push_back(Chain);
 332   Ops.push_back(Callee);
 333   Ops.append(OutVals.begin(), OutVals.end());
 334
 335   SmallVector<EVT, 8> Tys;
 336   for (const auto &In : Ins) {
 337     if (In.Flags.isByVal())
 338       fail(DL, DAG, "WebAssembly hasn't implemented byval arguments");
 339     if (In.Flags.isInAlloca())
 340       fail(DL, DAG, "WebAssembly hasn't implemented inalloca arguments");
 341     if (In.Flags.isNest())
 342       fail(DL, DAG, "WebAssembly hasn't implemented nest arguments");
 343     if (In.Flags.isInConsecutiveRegs())
 344       fail(DL, DAG, "WebAssembly hasn't implemented cons regs arguments");
 345     if (In.Flags.isInConsecutiveRegsLast())
 346       fail(DL, DAG, "WebAssembly hasn't implemented cons regs last arguments");
 347     // Ignore In.getOrigAlign() because all our arguments are passed in
 348     // registers.
 349     Tys.push_back(In.VT);
 350   }
 351   Tys.push_back(MVT::Other);
 352   SDVTList TyList = DAG.getVTList(Tys);
 353   SDValue Res =
 354       DAG.getNode(Ins.empty() ? WebAssemblyISD::CALL0 : WebAssemblyISD::CALL1,
 355                   DL, TyList, Ops);
 356   if (Ins.empty()) {
 357     Chain = Res;
 358   } else {
 359     InVals.push_back(Res);
 360     Chain = Res.getValue(1);
 361   }
 362
 363   Chain = DAG.getCALLSEQ_END(Chain, NB, Zero, SDValue(), DL);
 364
 365   return Chain;
 366 }
 367
 368 bool WebAssemblyTargetLowering::CanLowerReturn(
 369     CallingConv::ID /*CallConv*/, MachineFunction & /*MF*/, bool /*IsVarArg*/,
 370     const SmallVectorImpl<ISD::OutputArg> &Outs,
 371     LLVMContext & /*Context*/) const {
 372   // WebAssembly can't currently handle returning tuples.
 373   return Outs.size() <= 1;
 374 }
 375
 376 SDValue WebAssemblyTargetLowering::LowerReturn(
 377     SDValue Chain, CallingConv::ID CallConv, bool IsVarArg,
 378     const SmallVectorImpl<ISD::OutputArg> &Outs,
 379     const SmallVectorImpl<SDValue> &OutVals, SDLoc DL,
 380     SelectionDAG &DAG) const {
 381   assert(Outs.size() <= 1 && "WebAssembly can only return up to one value");
 382   if (!CallingConvSupported(CallConv))
 383     fail(DL, DAG, "WebAssembly doesn't support non-C calling conventions");
 384   if (IsVarArg)
 385     fail(DL, DAG, "WebAssembly doesn't support varargs yet");
 386
 387   SmallVector<SDValue, 4> RetOps(1, Chain);
 388   RetOps.append(OutVals.begin(), OutVals.end());
 389   Chain = DAG.getNode(WebAssemblyISD::RETURN, DL, MVT::Other, RetOps);
 390
 391   // Record the number and types of the return values.
 392   for (const ISD::OutputArg &Out : Outs) {
 393     assert(!Out.Flags.isByVal() && "byval is not valid for return values");
 394     assert(!Out.Flags.isNest() && "nest is not valid for return values");
 395     if (Out.Flags.isInAlloca())
 396       fail(DL, DAG, "WebAssembly hasn't implemented inalloca results");
 397     if (Out.Flags.isInConsecutiveRegs())
 398       fail(DL, DAG, "WebAssembly hasn't implemented cons regs results");
 399     if (Out.Flags.isInConsecutiveRegsLast())
 400       fail(DL, DAG, "WebAssembly hasn't implemented cons regs last results");
 401     if (!Out.IsFixed)
 402       fail(DL, DAG, "WebAssembly doesn't support non-fixed results yet");
 403   }
 404
 405   return Chain;
 406 }
 407
 408 SDValue WebAssemblyTargetLowering::LowerFormalArguments(
 409     SDValue Chain, CallingConv::ID CallConv, bool IsVarArg,
 410     const SmallVectorImpl<ISD::InputArg> &Ins, SDLoc DL, SelectionDAG &DAG,
 411     SmallVectorImpl<SDValue> &InVals) const {
 412   MachineFunction &MF = DAG.getMachineFunction();
 413
 414   if (!CallingConvSupported(CallConv))
 415     fail(DL, DAG, "WebAssembly doesn't support non-C calling conventions");
 416   if (IsVarArg)
 417     fail(DL, DAG, "WebAssembly doesn't support varargs yet");
 418
 419   // Set up the incoming ARGUMENTS value, which serves to represent the liveness
 420   // of the incoming values before they're represented by virtual registers.
 421   MF.getRegInfo().addLiveIn(WebAssembly::ARGUMENTS);
 422
 423   for (const ISD::InputArg &In : Ins) {
 424     if (In.Flags.isByVal())
 425       fail(DL, DAG, "WebAssembly hasn't implemented byval arguments");
 426     if (In.Flags.isInAlloca())
 427       fail(DL, DAG, "WebAssembly hasn't implemented inalloca arguments");
 428     if (In.Flags.isNest())
 429       fail(DL, DAG, "WebAssembly hasn't implemented nest arguments");
 430     if (In.Flags.isInConsecutiveRegs())
 431       fail(DL, DAG, "WebAssembly hasn't implemented cons regs arguments");
 432     if (In.Flags.isInConsecutiveRegsLast())
 433       fail(DL, DAG, "WebAssembly hasn't implemented cons regs last arguments");
 434     // Ignore In.getOrigAlign() because all our arguments are passed in
 435     // registers.
 436     InVals.push_back(
 437         In.Used
 438             ? DAG.getNode(WebAssemblyISD::ARGUMENT, DL, In.VT,
 439                           DAG.getTargetConstant(InVals.size(), DL, MVT::i32))
 440             : DAG.getUNDEF(In.VT));
 441
 442     // Record the number and types of arguments.
 443     MF.getInfo<WebAssemblyFunctionInfo>()->addParam(In.VT);
 444   }
 445
 446   return Chain;
 447 }
 448
 449 //===----------------------------------------------------------------------===//
 450 //  Custom lowering hooks.
 451 //===----------------------------------------------------------------------===//
 452
 453 SDValue WebAssemblyTargetLowering::LowerOperation(SDValue Op,
 454                                                   SelectionDAG &DAG) const {
 455   switch (Op.getOpcode()) {
 456   default:
 457     llvm_unreachable("unimplemented operation lowering");
 458     return SDValue();
 459   case ISD::GlobalAddress:
 460     return LowerGlobalAddress(Op, DAG);
 461   case ISD::ExternalSymbol:
 462     return LowerExternalSymbol(Op, DAG);
 463   case ISD::JumpTable:
 464     return LowerJumpTable(Op, DAG);
 465   case ISD::BR_JT:
 466     return LowerBR_JT(Op, DAG);
 467   }
 468 }
 469
 470 SDValue WebAssemblyTargetLowering::LowerGlobalAddress(SDValue Op,
 471                                                       SelectionDAG &DAG) const {
 472   SDLoc DL(Op);
 473   const auto *GA = cast<GlobalAddressSDNode>(Op);
 474   EVT VT = Op.getValueType();
 475   assert(GA->getOffset() == 0 &&
 476          "offsets on global addresses are forbidden by isOffsetFoldingLegal");
 477   assert(GA->getTargetFlags() == 0 && "WebAssembly doesn't set target flags");
 478   if (GA->getAddressSpace() != 0)
 479     fail(DL, DAG, "WebAssembly only expects the 0 address space");
 480   return DAG.getNode(WebAssemblyISD::Wrapper, DL, VT,
 481                      DAG.getTargetGlobalAddress(GA->getGlobal(), DL, VT));
 482 }
 483
 484 SDValue
 485 WebAssemblyTargetLowering::LowerExternalSymbol(SDValue Op,
 486                                                SelectionDAG &DAG) const {
 487   SDLoc DL(Op);
 488   const auto *ES = cast<ExternalSymbolSDNode>(Op);
 489   EVT VT = Op.getValueType();
 490   assert(ES->getTargetFlags() == 0 && "WebAssembly doesn't set target flags");
 491   return DAG.getNode(WebAssemblyISD::Wrapper, DL, VT,
 492                      DAG.getTargetExternalSymbol(ES->getSymbol(), VT));
 493 }
 494
 495 SDValue WebAssemblyTargetLowering::LowerJumpTable(SDValue Op,
 496                                                   SelectionDAG &DAG) const {
 497   // There's no need for a Wrapper node because we always incorporate a jump
 498   // table operand into a TABLESWITCH instruction, rather than ever
 499   // materializing it in a register.
 500   const JumpTableSDNode *JT = cast<JumpTableSDNode>(Op);
 501   return DAG.getTargetJumpTable(JT->getIndex(), Op.getValueType(),
 502                                 JT->getTargetFlags());
 503 }
 504
 505 SDValue WebAssemblyTargetLowering::LowerBR_JT(SDValue Op,
 506                                               SelectionDAG &DAG) const {
 507   SDLoc DL(Op);
 508   SDValue Chain = Op.getOperand(0);
 509   const auto *JT = cast<JumpTableSDNode>(Op.getOperand(1));
 510   SDValue Index = Op.getOperand(2);
 511   assert(JT->getTargetFlags() == 0 && "WebAssembly doesn't set target flags");
 512
 513   SmallVector<SDValue, 8> Ops;
 514   Ops.push_back(Chain);
 515   Ops.push_back(Index);
 516
 517   MachineJumpTableInfo *MJTI = DAG.getMachineFunction().getJumpTableInfo();
 518   const auto &MBBs = MJTI->getJumpTables()[JT->getIndex()].MBBs;
 519
 520   // TODO: For now, we just pick something arbitrary for a default case for now.
 521   // We really want to sniff out the guard and put in the real default case (and
 522   // delete the guard).
 523   Ops.push_back(DAG.getBasicBlock(MBBs[0]));
 524
 525   // Add an operand for each case.
 526   for (auto MBB : MBBs)
 527     Ops.push_back(DAG.getBasicBlock(MBB));
 528
 529   return DAG.getNode(WebAssemblyISD::TABLESWITCH, DL, MVT::Other, Ops);
 530 }
 531
 532 //===----------------------------------------------------------------------===//
 533 //                          WebAssembly Optimization Hooks
 534 //===----------------------------------------------------------------------===//
 535
 536 MCSection *WebAssemblyTargetObjectFile::SelectSectionForGlobal(
 537     const GlobalValue *GV, SectionKind /*Kind*/, Mangler & /*Mang*/,
 538     const TargetMachine & /*TM*/) const {
 539   // TODO: Be more sophisticated than this.
 540   return isa<Function>(GV) ? getTextSection() : getDataSection();
 541 }