lib/Target/WebAssembly/WebAssemblyISelLowering.cpp

   1 //=- WebAssemblyISelLowering.cpp - WebAssembly DAG Lowering Implementation -==//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 ///
  10 /// \file
  11 /// \brief This file implements the WebAssemblyTargetLowering class.
  12 ///
  13 //===----------------------------------------------------------------------===//
  14
  15 #include "WebAssemblyISelLowering.h"
  16 #include "MCTargetDesc/WebAssemblyMCTargetDesc.h"
  17 #include "WebAssemblyMachineFunctionInfo.h"
  18 #include "WebAssemblySubtarget.h"
  19 #include "WebAssemblyTargetMachine.h"
  20 #include "WebAssemblyTargetObjectFile.h"
  21 #include "llvm/CodeGen/Analysis.h"
  22 #include "llvm/CodeGen/CallingConvLower.h"
  23 #include "llvm/CodeGen/MachineJumpTableInfo.h"
  24 #include "llvm/CodeGen/MachineRegisterInfo.h"
  25 #include "llvm/CodeGen/SelectionDAG.h"
  26 #include "llvm/IR/DiagnosticInfo.h"
  27 #include "llvm/IR/DiagnosticPrinter.h"
  28 #include "llvm/IR/Function.h"
  29 #include "llvm/IR/Intrinsics.h"
  30 #include "llvm/Support/CommandLine.h"
  31 #include "llvm/Support/Debug.h"
  32 #include "llvm/Support/ErrorHandling.h"
  33 #include "llvm/Support/raw_ostream.h"
  34 #include "llvm/Target/TargetOptions.h"
  35 using namespace llvm;
  36
  37 #define DEBUG_TYPE "wasm-lower"
  38
  39 namespace {
  40 // Diagnostic information for unimplemented or unsupported feature reporting.
  41 // TODO: This code is copied from BPF and AMDGPU; consider factoring it out
  42 // and sharing code.
  43 class DiagnosticInfoUnsupported final : public DiagnosticInfo {
  44 private:
  45   // Debug location where this diagnostic is triggered.
  46   DebugLoc DLoc;
  47   const Twine &Description;
  48   const Function &Fn;
  49   SDValue Value;
  50
  51   static int KindID;
  52
  53   static int getKindID() {
  54     if (KindID == 0)
  55       KindID = llvm::getNextAvailablePluginDiagnosticKind();
  56     return KindID;
  57   }
  58
  59 public:
  60   DiagnosticInfoUnsupported(SDLoc DLoc, const Function &Fn, const Twine &Desc,
  61                             SDValue Value)
  62       : DiagnosticInfo(getKindID(), DS_Error), DLoc(DLoc.getDebugLoc()),
  63         Description(Desc), Fn(Fn), Value(Value) {}
  64
  65   void print(DiagnosticPrinter &DP) const override {
  66     std::string Str;
  67     raw_string_ostream OS(Str);
  68
  69     if (DLoc) {
  70       auto DIL = DLoc.get();
  71       StringRef Filename = DIL->getFilename();
  72       unsigned Line = DIL->getLine();
  73       unsigned Column = DIL->getColumn();
  74       OS << Filename << ':' << Line << ':' << Column << ' ';
  75     }
  76
  77     OS << "in function " << Fn.getName() << ' ' << *Fn.getFunctionType() << '\n'
  78        << Description;
  79     if (Value)
  80       Value->print(OS);
  81     OS << '\n';
  82     OS.flush();
  83     DP << Str;
  84   }
  85
  86   static bool classof(const DiagnosticInfo *DI) {
  87     return DI->getKind() == getKindID();
  88   }
  89 };
  90
  91 int DiagnosticInfoUnsupported::KindID = 0;
  92 } // end anonymous namespace
  93
  94 WebAssemblyTargetLowering::WebAssemblyTargetLowering(
  95     const TargetMachine &TM, const WebAssemblySubtarget &STI)
  96     : TargetLowering(TM), Subtarget(&STI) {
  97   auto MVTPtr = Subtarget->hasAddr64() ? MVT::i64 : MVT::i32;
  98
  99   // Booleans always contain 0 or 1.
 100   setBooleanContents(ZeroOrOneBooleanContent);
 101   // WebAssembly does not produce floating-point exceptions on normal floating
 102   // point operations.
 103   setHasFloatingPointExceptions(false);
 104   // We don't know the microarchitecture here, so just reduce register pressure.
 105   setSchedulingPreference(Sched::RegPressure);
 106   // Tell ISel that we have a stack pointer.
 107   setStackPointerRegisterToSaveRestore(
 108       Subtarget->hasAddr64() ? WebAssembly::SP64 : WebAssembly::SP32);
 109   // Set up the register classes.
 110   addRegisterClass(MVT::i32, &WebAssembly::I32RegClass);
 111   addRegisterClass(MVT::i64, &WebAssembly::I64RegClass);
 112   addRegisterClass(MVT::f32, &WebAssembly::F32RegClass);
 113   addRegisterClass(MVT::f64, &WebAssembly::F64RegClass);
 114   // Compute derived properties from the register classes.
 115   computeRegisterProperties(Subtarget->getRegisterInfo());
 116
 117   setOperationAction(ISD::GlobalAddress, MVTPtr, Custom);
 118   setOperationAction(ISD::ExternalSymbol, MVTPtr, Custom);
 119   setOperationAction(ISD::JumpTable, MVTPtr, Custom);
 120
 121   // Take the default expansion for va_arg, va_copy, and va_end. There is no
 122   // default action for va_start, so we do that custom.
 123   setOperationAction(ISD::VASTART, MVT::Other, Custom);
 124   setOperationAction(ISD::VAARG, MVT::Other, Expand);
 125   setOperationAction(ISD::VACOPY, MVT::Other, Expand);
 126   setOperationAction(ISD::VAEND, MVT::Other, Expand);
 127
 128   for (auto T : {MVT::f32, MVT::f64}) {
 129     // Don't expand the floating-point types to constant pools.
 130     setOperationAction(ISD::ConstantFP, T, Legal);
 131     // Expand floating-point comparisons.
 132     for (auto CC : {ISD::SETO, ISD::SETUO, ISD::SETUEQ, ISD::SETONE,
 133                     ISD::SETULT, ISD::SETULE, ISD::SETUGT, ISD::SETUGE})
 134       setCondCodeAction(CC, T, Expand);
 135     // Expand floating-point library function operators.
 136     for (auto Op : {ISD::FSIN, ISD::FCOS, ISD::FSINCOS, ISD::FPOWI, ISD::FPOW,
 137                     ISD::FREM})
 138       setOperationAction(Op, T, Expand);
 139     // Note supported floating-point library function operators that otherwise
 140     // default to expand.
 141     for (auto Op :
 142          {ISD::FCEIL, ISD::FFLOOR, ISD::FTRUNC, ISD::FNEARBYINT, ISD::FRINT})
 143       setOperationAction(Op, T, Legal);
 144     // Support minnan and maxnan, which otherwise default to expand.
 145     setOperationAction(ISD::FMINNAN, T, Legal);
 146     setOperationAction(ISD::FMAXNAN, T, Legal);
 147   }
 148
 149   for (auto T : {MVT::i32, MVT::i64}) {
 150     // Expand unavailable integer operations.
 151     for (auto Op :
 152          {ISD::BSWAP, ISD::ROTL, ISD::ROTR, ISD::SMUL_LOHI, ISD::UMUL_LOHI,
 153           ISD::MULHS, ISD::MULHU, ISD::SDIVREM, ISD::UDIVREM, ISD::SHL_PARTS,
 154           ISD::SRA_PARTS, ISD::SRL_PARTS, ISD::ADDC, ISD::ADDE, ISD::SUBC,
 155           ISD::SUBE}) {
 156       setOperationAction(Op, T, Expand);
 157     }
 158   }
 159
 160   // As a special case, these operators use the type to mean the type to
 161   // sign-extend from.
 162   for (auto T : {MVT::i1, MVT::i8, MVT::i16})
 163     setOperationAction(ISD::SIGN_EXTEND_INREG, T, Expand);
 164
 165   // Dynamic stack allocation: use the default expansion.
 166   setOperationAction(ISD::STACKSAVE, MVT::Other, Expand);
 167   setOperationAction(ISD::STACKRESTORE, MVT::Other, Expand);
 168   setOperationAction(ISD::DYNAMIC_STACKALLOC, MVTPtr, Expand);
 169
 170   // Expand these forms; we pattern-match the forms that we can handle in isel.
 171   for (auto T : {MVT::i32, MVT::i64, MVT::f32, MVT::f64})
 172     for (auto Op : {ISD::BR_CC, ISD::SELECT_CC})
 173       setOperationAction(Op, T, Expand);
 174
 175   // We have custom switch handling.
 176   setOperationAction(ISD::BR_JT, MVT::Other, Custom);
 177
 178   // WebAssembly doesn't have:
 179   //  - Floating-point extending loads.
 180   //  - Floating-point truncating stores.
 181   //  - i1 extending loads.
 182   setLoadExtAction(ISD::EXTLOAD, MVT::f32, MVT::f64, Expand);
 183   setTruncStoreAction(MVT::f64, MVT::f32, Expand);
 184   for (auto T : MVT::integer_valuetypes())
 185     for (auto Ext : {ISD::EXTLOAD, ISD::ZEXTLOAD, ISD::SEXTLOAD})
 186       setLoadExtAction(Ext, T, MVT::i1, Promote);
 187
 188   // Trap lowers to wasm unreachable
 189   setOperationAction(ISD::TRAP, MVT::Other, Legal);
 190 }
 191
 192 FastISel *WebAssemblyTargetLowering::createFastISel(
 193     FunctionLoweringInfo &FuncInfo, const TargetLibraryInfo *LibInfo) const {
 194   return WebAssembly::createFastISel(FuncInfo, LibInfo);
 195 }
 196
 197 bool WebAssemblyTargetLowering::isOffsetFoldingLegal(
 198     const GlobalAddressSDNode * /*GA*/) const {
 199   // The WebAssembly target doesn't support folding offsets into global
 200   // addresses.
 201   return false;
 202 }
 203
 204 MVT WebAssemblyTargetLowering::getScalarShiftAmountTy(const DataLayout & /*DL*/,
 205                                                       EVT VT) const {
 206   return VT.getSimpleVT();
 207 }
 208
 209 const char *
 210 WebAssemblyTargetLowering::getTargetNodeName(unsigned Opcode) const {
 211   switch (static_cast<WebAssemblyISD::NodeType>(Opcode)) {
 212   case WebAssemblyISD::FIRST_NUMBER:
 213     break;
 214 #define HANDLE_NODETYPE(NODE)                                                  \
 215   case WebAssemblyISD::NODE:                                                   \
 216     return "WebAssemblyISD::" #NODE;
 217 #include "WebAssemblyISD.def"
 218 #undef HANDLE_NODETYPE
 219   }
 220   return nullptr;
 221 }
 222
 223 std::pair<unsigned, const TargetRegisterClass *>
 224 WebAssemblyTargetLowering::getRegForInlineAsmConstraint(
 225     const TargetRegisterInfo *TRI, StringRef Constraint, MVT VT) const {
 226   // First, see if this is a constraint that directly corresponds to a
 227   // WebAssembly register class.
 228   if (Constraint.size() == 1) {
 229     switch (Constraint[0]) {
 230     case 'r':
 231       assert(VT != MVT::iPTR && "Pointer MVT not expected here");
 232       if (VT.isInteger() && !VT.isVector()) {
 233         if (VT.getSizeInBits() <= 32)
 234           return std::make_pair(0U, &WebAssembly::I32RegClass);
 235         if (VT.getSizeInBits() <= 64)
 236           return std::make_pair(0U, &WebAssembly::I64RegClass);
 237       }
 238       break;
 239     default:
 240       break;
 241     }
 242   }
 243
 244   return TargetLowering::getRegForInlineAsmConstraint(TRI, Constraint, VT);
 245 }
 246
 247 bool WebAssemblyTargetLowering::isCheapToSpeculateCttz() const {
 248   // Assume ctz is a relatively cheap operation.
 249   return true;
 250 }
 251
 252 bool WebAssemblyTargetLowering::isCheapToSpeculateCtlz() const {
 253   // Assume clz is a relatively cheap operation.
 254   return true;
 255 }
 256
 257 //===----------------------------------------------------------------------===//
 258 // WebAssembly Lowering private implementation.
 259 //===----------------------------------------------------------------------===//
 260
 261 //===----------------------------------------------------------------------===//
 262 // Lowering Code
 263 //===----------------------------------------------------------------------===//
 264
 265 static void fail(SDLoc DL, SelectionDAG &DAG, const char *msg) {
 266   MachineFunction &MF = DAG.getMachineFunction();
 267   DAG.getContext()->diagnose(
 268       DiagnosticInfoUnsupported(DL, *MF.getFunction(), msg, SDValue()));
 269 }
 270
 271 // Test whether the given calling convention is supported.
 272 static bool CallingConvSupported(CallingConv::ID CallConv) {
 273   // We currently support the language-independent target-independent
 274   // conventions. We don't yet have a way to annotate calls with properties like
 275   // "cold", and we don't have any call-clobbered registers, so these are mostly
 276   // all handled the same.
 277   return CallConv == CallingConv::C || CallConv == CallingConv::Fast ||
 278          CallConv == CallingConv::Cold ||
 279          CallConv == CallingConv::PreserveMost ||
 280          CallConv == CallingConv::PreserveAll ||
 281          CallConv == CallingConv::CXX_FAST_TLS;
 282 }
 283
 284 SDValue
 285 WebAssemblyTargetLowering::LowerCall(CallLoweringInfo &CLI,
 286                                      SmallVectorImpl<SDValue> &InVals) const {
 287   SelectionDAG &DAG = CLI.DAG;
 288   SDLoc DL = CLI.DL;
 289   SDValue Chain = CLI.Chain;
 290   SDValue Callee = CLI.Callee;
 291   MachineFunction &MF = DAG.getMachineFunction();
 292
 293   CallingConv::ID CallConv = CLI.CallConv;
 294   if (!CallingConvSupported(CallConv))
 295     fail(DL, DAG,
 296          "WebAssembly doesn't support language-specific or target-specific "
 297          "calling conventions yet");
 298   if (CLI.IsPatchPoint)
 299     fail(DL, DAG, "WebAssembly doesn't support patch point yet");
 300
 301   // WebAssembly doesn't currently support explicit tail calls. If they are
 302   // required, fail. Otherwise, just disable them.
 303   if ((CallConv == CallingConv::Fast && CLI.IsTailCall &&
 304        MF.getTarget().Options.GuaranteedTailCallOpt) ||
 305       (CLI.CS && CLI.CS->isMustTailCall()))
 306     fail(DL, DAG, "WebAssembly doesn't support tail call yet");
 307   CLI.IsTailCall = false;
 308
 309   SmallVectorImpl<SDValue> &OutVals = CLI.OutVals;
 310
 311   SmallVectorImpl<ISD::InputArg> &Ins = CLI.Ins;
 312   if (Ins.size() > 1)
 313     fail(DL, DAG, "WebAssembly doesn't support more than 1 returned value yet");
 314
 315   SmallVectorImpl<ISD::OutputArg> &Outs = CLI.Outs;
 316   for (const ISD::OutputArg &Out : Outs) {
 317     assert(!Out.Flags.isByVal() && "byval is not valid for return values");
 318     assert(!Out.Flags.isNest() && "nest is not valid for return values");
 319     if (Out.Flags.isInAlloca())
 320       fail(DL, DAG, "WebAssembly hasn't implemented inalloca results");
 321     if (Out.Flags.isInConsecutiveRegs())
 322       fail(DL, DAG, "WebAssembly hasn't implemented cons regs results");
 323     if (Out.Flags.isInConsecutiveRegsLast())
 324       fail(DL, DAG, "WebAssembly hasn't implemented cons regs last results");
 325   }
 326
 327   bool IsVarArg = CLI.IsVarArg;
 328   unsigned NumFixedArgs = CLI.NumFixedArgs;
 329   auto PtrVT = getPointerTy(MF.getDataLayout());
 330
 331   // Analyze operands of the call, assigning locations to each operand.
 332   SmallVector<CCValAssign, 16> ArgLocs;
 333   CCState CCInfo(CallConv, IsVarArg, MF, ArgLocs, *DAG.getContext());
 334
 335   if (IsVarArg) {
 336     // Outgoing non-fixed arguments are placed at the top of the stack. First
 337     // compute their offsets and the total amount of argument stack space
 338     // needed.
 339     for (SDValue Arg :
 340          make_range(OutVals.begin() + NumFixedArgs, OutVals.end())) {
 341       EVT VT = Arg.getValueType();
 342       assert(VT != MVT::iPTR && "Legalized args should be concrete");
 343       Type *Ty = VT.getTypeForEVT(*DAG.getContext());
 344       unsigned Offset =
 345           CCInfo.AllocateStack(MF.getDataLayout().getTypeAllocSize(Ty),
 346                                MF.getDataLayout().getABITypeAlignment(Ty));
 347       CCInfo.addLoc(CCValAssign::getMem(ArgLocs.size(), VT.getSimpleVT(),
 348                                         Offset, VT.getSimpleVT(),
 349                                         CCValAssign::Full));
 350     }
 351   }
 352
 353   unsigned NumBytes = CCInfo.getAlignedCallFrameSize();
 354
 355   auto NB = DAG.getConstant(NumBytes, DL, PtrVT, true);
 356   Chain = DAG.getCALLSEQ_START(Chain, NB, DL);
 357
 358   if (IsVarArg) {
 359     // For non-fixed arguments, next emit stores to store the argument values
 360     // to the stack at the offsets computed above.
 361     SDValue SP = DAG.getCopyFromReg(
 362         Chain, DL, getStackPointerRegisterToSaveRestore(), PtrVT);
 363     unsigned ValNo = 0;
 364     SmallVector<SDValue, 8> Chains;
 365     for (SDValue Arg :
 366          make_range(OutVals.begin() + NumFixedArgs, OutVals.end())) {
 367       assert(ArgLocs[ValNo].getValNo() == ValNo &&
 368              "ArgLocs should remain in order and only hold varargs args");
 369       unsigned Offset = ArgLocs[ValNo++].getLocMemOffset();
 370       SDValue Add = DAG.getNode(ISD::ADD, DL, PtrVT, SP,
 371                                 DAG.getConstant(Offset, DL, PtrVT));
 372       Chains.push_back(DAG.getStore(Chain, DL, Arg, Add,
 373                                     MachinePointerInfo::getStack(MF, Offset),
 374                                     false, false, 0));
 375     }
 376     if (!Chains.empty())
 377       Chain = DAG.getNode(ISD::TokenFactor, DL, MVT::Other, Chains);
 378   }
 379
 380   // Compute the operands for the CALLn node.
 381   SmallVector<SDValue, 16> Ops;
 382   Ops.push_back(Chain);
 383   Ops.push_back(Callee);
 384
 385   // Add all fixed arguments. Note that for non-varargs calls, NumFixedArgs
 386   // isn't reliable.
 387   Ops.append(OutVals.begin(),
 388              IsVarArg ? OutVals.begin() + NumFixedArgs : OutVals.end());
 389
 390   SmallVector<EVT, 8> Tys;
 391   for (const auto &In : Ins) {
 392     if (In.Flags.isByVal())
 393       fail(DL, DAG, "WebAssembly hasn't implemented byval arguments");
 394     if (In.Flags.isInAlloca())
 395       fail(DL, DAG, "WebAssembly hasn't implemented inalloca arguments");
 396     if (In.Flags.isNest())
 397       fail(DL, DAG, "WebAssembly hasn't implemented nest arguments");
 398     if (In.Flags.isInConsecutiveRegs())
 399       fail(DL, DAG, "WebAssembly hasn't implemented cons regs arguments");
 400     if (In.Flags.isInConsecutiveRegsLast())
 401       fail(DL, DAG, "WebAssembly hasn't implemented cons regs last arguments");
 402     // Ignore In.getOrigAlign() because all our arguments are passed in
 403     // registers.
 404     Tys.push_back(In.VT);
 405   }
 406   Tys.push_back(MVT::Other);
 407   SDVTList TyList = DAG.getVTList(Tys);
 408   SDValue Res =
 409       DAG.getNode(Ins.empty() ? WebAssemblyISD::CALL0 : WebAssemblyISD::CALL1,
 410                   DL, TyList, Ops);
 411   if (Ins.empty()) {
 412     Chain = Res;
 413   } else {
 414     InVals.push_back(Res);
 415     Chain = Res.getValue(1);
 416   }
 417
 418   SDValue Unused = DAG.getUNDEF(PtrVT);
 419   Chain = DAG.getCALLSEQ_END(Chain, NB, Unused, SDValue(), DL);
 420
 421   return Chain;
 422 }
 423
 424 bool WebAssemblyTargetLowering::CanLowerReturn(
 425     CallingConv::ID /*CallConv*/, MachineFunction & /*MF*/, bool /*IsVarArg*/,
 426     const SmallVectorImpl<ISD::OutputArg> &Outs,
 427     LLVMContext & /*Context*/) const {
 428   // WebAssembly can't currently handle returning tuples.
 429   return Outs.size() <= 1;
 430 }
 431
 432 SDValue WebAssemblyTargetLowering::LowerReturn(
 433     SDValue Chain, CallingConv::ID CallConv, bool /*IsVarArg*/,
 434     const SmallVectorImpl<ISD::OutputArg> &Outs,
 435     const SmallVectorImpl<SDValue> &OutVals, SDLoc DL,
 436     SelectionDAG &DAG) const {
 437   assert(Outs.size() <= 1 && "WebAssembly can only return up to one value");
 438   if (!CallingConvSupported(CallConv))
 439     fail(DL, DAG, "WebAssembly doesn't support non-C calling conventions");
 440
 441   SmallVector<SDValue, 4> RetOps(1, Chain);
 442   RetOps.append(OutVals.begin(), OutVals.end());
 443   Chain = DAG.getNode(WebAssemblyISD::RETURN, DL, MVT::Other, RetOps);
 444
 445   // Record the number and types of the return values.
 446   for (const ISD::OutputArg &Out : Outs) {
 447     assert(!Out.Flags.isByVal() && "byval is not valid for return values");
 448     assert(!Out.Flags.isNest() && "nest is not valid for return values");
 449     assert(Out.IsFixed && "non-fixed return value is not valid");
 450     if (Out.Flags.isInAlloca())
 451       fail(DL, DAG, "WebAssembly hasn't implemented inalloca results");
 452     if (Out.Flags.isInConsecutiveRegs())
 453       fail(DL, DAG, "WebAssembly hasn't implemented cons regs results");
 454     if (Out.Flags.isInConsecutiveRegsLast())
 455       fail(DL, DAG, "WebAssembly hasn't implemented cons regs last results");
 456   }
 457
 458   return Chain;
 459 }
 460
 461 SDValue WebAssemblyTargetLowering::LowerFormalArguments(
 462     SDValue Chain, CallingConv::ID CallConv, bool /*IsVarArg*/,
 463     const SmallVectorImpl<ISD::InputArg> &Ins, SDLoc DL, SelectionDAG &DAG,
 464     SmallVectorImpl<SDValue> &InVals) const {
 465   MachineFunction &MF = DAG.getMachineFunction();
 466
 467   if (!CallingConvSupported(CallConv))
 468     fail(DL, DAG, "WebAssembly doesn't support non-C calling conventions");
 469
 470   // Set up the incoming ARGUMENTS value, which serves to represent the liveness
 471   // of the incoming values before they're represented by virtual registers.
 472   MF.getRegInfo().addLiveIn(WebAssembly::ARGUMENTS);
 473
 474   for (const ISD::InputArg &In : Ins) {
 475     if (In.Flags.isByVal())
 476       fail(DL, DAG, "WebAssembly hasn't implemented byval arguments");
 477     if (In.Flags.isInAlloca())
 478       fail(DL, DAG, "WebAssembly hasn't implemented inalloca arguments");
 479     if (In.Flags.isNest())
 480       fail(DL, DAG, "WebAssembly hasn't implemented nest arguments");
 481     if (In.Flags.isInConsecutiveRegs())
 482       fail(DL, DAG, "WebAssembly hasn't implemented cons regs arguments");
 483     if (In.Flags.isInConsecutiveRegsLast())
 484       fail(DL, DAG, "WebAssembly hasn't implemented cons regs last arguments");
 485     // Ignore In.getOrigAlign() because all our arguments are passed in
 486     // registers.
 487     InVals.push_back(
 488         In.Used
 489             ? DAG.getNode(WebAssemblyISD::ARGUMENT, DL, In.VT,
 490                           DAG.getTargetConstant(InVals.size(), DL, MVT::i32))
 491             : DAG.getUNDEF(In.VT));
 492
 493     // Record the number and types of arguments.
 494     MF.getInfo<WebAssemblyFunctionInfo>()->addParam(In.VT);
 495   }
 496
 497   // Incoming varargs arguments are on the stack and will be accessed through
 498   // va_arg, so we don't need to do anything for them here.
 499
 500   return Chain;
 501 }
 502
 503 //===----------------------------------------------------------------------===//
 504 //  Custom lowering hooks.
 505 //===----------------------------------------------------------------------===//
 506
 507 SDValue WebAssemblyTargetLowering::LowerOperation(SDValue Op,
 508                                                   SelectionDAG &DAG) const {
 509   switch (Op.getOpcode()) {
 510   default:
 511     llvm_unreachable("unimplemented operation lowering");
 512     return SDValue();
 513   case ISD::GlobalAddress:
 514     return LowerGlobalAddress(Op, DAG);
 515   case ISD::ExternalSymbol:
 516     return LowerExternalSymbol(Op, DAG);
 517   case ISD::JumpTable:
 518     return LowerJumpTable(Op, DAG);
 519   case ISD::BR_JT:
 520     return LowerBR_JT(Op, DAG);
 521   case ISD::VASTART:
 522     return LowerVASTART(Op, DAG);
 523   }
 524 }
 525
 526 SDValue WebAssemblyTargetLowering::LowerGlobalAddress(SDValue Op,
 527                                                       SelectionDAG &DAG) const {
 528   SDLoc DL(Op);
 529   const auto *GA = cast<GlobalAddressSDNode>(Op);
 530   EVT VT = Op.getValueType();
 531   assert(GA->getOffset() == 0 &&
 532          "offsets on global addresses are forbidden by isOffsetFoldingLegal");
 533   assert(GA->getTargetFlags() == 0 && "WebAssembly doesn't set target flags");
 534   if (GA->getAddressSpace() != 0)
 535     fail(DL, DAG, "WebAssembly only expects the 0 address space");
 536   return DAG.getNode(WebAssemblyISD::Wrapper, DL, VT,
 537                      DAG.getTargetGlobalAddress(GA->getGlobal(), DL, VT));
 538 }
 539
 540 SDValue
 541 WebAssemblyTargetLowering::LowerExternalSymbol(SDValue Op,
 542                                                SelectionDAG &DAG) const {
 543   SDLoc DL(Op);
 544   const auto *ES = cast<ExternalSymbolSDNode>(Op);
 545   EVT VT = Op.getValueType();
 546   assert(ES->getTargetFlags() == 0 && "WebAssembly doesn't set target flags");
 547   return DAG.getNode(WebAssemblyISD::Wrapper, DL, VT,
 548                      DAG.getTargetExternalSymbol(ES->getSymbol(), VT));
 549 }
 550
 551 SDValue WebAssemblyTargetLowering::LowerJumpTable(SDValue Op,
 552                                                   SelectionDAG &DAG) const {
 553   // There's no need for a Wrapper node because we always incorporate a jump
 554   // table operand into a TABLESWITCH instruction, rather than ever
 555   // materializing it in a register.
 556   const JumpTableSDNode *JT = cast<JumpTableSDNode>(Op);
 557   return DAG.getTargetJumpTable(JT->getIndex(), Op.getValueType(),
 558                                 JT->getTargetFlags());
 559 }
 560
 561 SDValue WebAssemblyTargetLowering::LowerBR_JT(SDValue Op,
 562                                               SelectionDAG &DAG) const {
 563   SDLoc DL(Op);
 564   SDValue Chain = Op.getOperand(0);
 565   const auto *JT = cast<JumpTableSDNode>(Op.getOperand(1));
 566   SDValue Index = Op.getOperand(2);
 567   assert(JT->getTargetFlags() == 0 && "WebAssembly doesn't set target flags");
 568
 569   SmallVector<SDValue, 8> Ops;
 570   Ops.push_back(Chain);
 571   Ops.push_back(Index);
 572
 573   MachineJumpTableInfo *MJTI = DAG.getMachineFunction().getJumpTableInfo();
 574   const auto &MBBs = MJTI->getJumpTables()[JT->getIndex()].MBBs;
 575
 576   // TODO: For now, we just pick something arbitrary for a default case for now.
 577   // We really want to sniff out the guard and put in the real default case (and
 578   // delete the guard).
 579   Ops.push_back(DAG.getBasicBlock(MBBs[0]));
 580
 581   // Add an operand for each case.
 582   for (auto MBB : MBBs)
 583     Ops.push_back(DAG.getBasicBlock(MBB));
 584
 585   return DAG.getNode(WebAssemblyISD::TABLESWITCH, DL, MVT::Other, Ops);
 586 }
 587
 588 SDValue WebAssemblyTargetLowering::LowerVASTART(SDValue Op,
 589                                                 SelectionDAG &DAG) const {
 590   SDLoc DL(Op);
 591   EVT PtrVT = getPointerTy(DAG.getMachineFunction().getDataLayout());
 592
 593   // The incoming non-fixed arguments are placed on the top of the stack, with
 594   // natural alignment, at the point of the call, so the base pointer is just
 595   // the current frame pointer.
 596   DAG.getMachineFunction().getFrameInfo()->setFrameAddressIsTaken(true);
 597   unsigned FP =
 598       static_cast<const WebAssemblyRegisterInfo *>(Subtarget->getRegisterInfo())
 599           ->getFrameRegister(DAG.getMachineFunction());
 600   SDValue FrameAddr = DAG.getCopyFromReg(DAG.getEntryNode(), DL, FP, PtrVT);
 601   const Value *SV = cast<SrcValueSDNode>(Op.getOperand(2))->getValue();
 602   return DAG.getStore(Op.getOperand(0), DL, FrameAddr, Op.getOperand(1),
 603                       MachinePointerInfo(SV), false, false, 0);
 604 }
 605
 606 //===----------------------------------------------------------------------===//
 607 //                          WebAssembly Optimization Hooks
 608 //===----------------------------------------------------------------------===//
 609
 610 MCSection *WebAssemblyTargetObjectFile::SelectSectionForGlobal(
 611     const GlobalValue *GV, SectionKind /*Kind*/, Mangler & /*Mang*/,
 612     const TargetMachine & /*TM*/) const {
 613   // TODO: Be more sophisticated than this.
 614   return isa<Function>(GV) ? getTextSection() : getDataSection();
 615 }