lib/Target/Sparc/SparcRegisterInfo.cpp

   1 //===- SparcRegisterInfo.cpp - SPARC Register Information -------*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by the LLVM research group and is distributed under
   6 // the University of Illinois Open Source License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the SPARC implementation of the MRegisterInfo class.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #include "Sparc.h"
  15 #include "SparcRegisterInfo.h"
  16 #include "SparcSubtarget.h"
  17 #include "llvm/CodeGen/MachineInstrBuilder.h"
  18 #include "llvm/CodeGen/MachineFunction.h"
  19 #include "llvm/CodeGen/MachineFrameInfo.h"
  20 #include "llvm/CodeGen/MachineLocation.h"
  21 #include "llvm/Target/TargetInstrInfo.h"
  22 #include "llvm/Type.h"
  23 #include "llvm/ADT/STLExtras.h"
  24 using namespace llvm;
  25
  26 SparcRegisterInfo::SparcRegisterInfo(SparcSubtarget &st,
  27                                      const TargetInstrInfo &tii)
  28   : SparcGenRegisterInfo(SP::ADJCALLSTACKDOWN, SP::ADJCALLSTACKUP),
  29     Subtarget(st), TII(tii) {
  30 }
  31
  32 void SparcRegisterInfo::
  33 storeRegToStackSlot(MachineBasicBlock &MBB, MachineBasicBlock::iterator I,
  34                     unsigned SrcReg, int FI,
  35                     const TargetRegisterClass *RC) const {
  36   // On the order of operands here: think "[FrameIdx + 0] = SrcReg".
  37   if (RC == SP::IntRegsRegisterClass)
  38     BuildMI(MBB, I, TII.get(SP::STri)).addFrameIndex(FI).addImm(0)
  39       .addReg(SrcReg);
  40   else if (RC == SP::FPRegsRegisterClass)
  41     BuildMI(MBB, I, TII.get(SP::STFri)).addFrameIndex(FI).addImm(0)
  42       .addReg(SrcReg);
  43   else if (RC == SP::DFPRegsRegisterClass)
  44     BuildMI(MBB, I, TII.get(SP::STDFri)).addFrameIndex(FI).addImm(0)
  45       .addReg(SrcReg);
  46   else
  47     assert(0 && "Can't store this register to stack slot");
  48 }
  49
  50 void SparcRegisterInfo::
  51 loadRegFromStackSlot(MachineBasicBlock &MBB, MachineBasicBlock::iterator I,
  52                      unsigned DestReg, int FI,
  53                      const TargetRegisterClass *RC) const {
  54   if (RC == SP::IntRegsRegisterClass)
  55     BuildMI(MBB, I, TII.get(SP::LDri), DestReg).addFrameIndex(FI).addImm(0);
  56   else if (RC == SP::FPRegsRegisterClass)
  57     BuildMI(MBB, I, TII.get(SP::LDFri), DestReg).addFrameIndex(FI).addImm(0);
  58   else if (RC == SP::DFPRegsRegisterClass)
  59     BuildMI(MBB, I, TII.get(SP::LDDFri), DestReg).addFrameIndex(FI).addImm(0);
  60   else
  61     assert(0 && "Can't load this register from stack slot");
  62 }
  63
  64 void SparcRegisterInfo::copyRegToReg(MachineBasicBlock &MBB,
  65                                      MachineBasicBlock::iterator I,
  66                                      unsigned DestReg, unsigned SrcReg,
  67                                      const TargetRegisterClass *RC) const {
  68   if (RC == SP::IntRegsRegisterClass)
  69     BuildMI(MBB, I, TII.get(SP::ORrr), DestReg).addReg(SP::G0).addReg(SrcReg);
  70   else if (RC == SP::FPRegsRegisterClass)
  71     BuildMI(MBB, I, TII.get(SP::FMOVS), DestReg).addReg(SrcReg);
  72   else if (RC == SP::DFPRegsRegisterClass)
  73     BuildMI(MBB, I, TII.get(Subtarget.isV9() ? SP::FMOVD : SP::FpMOVD),DestReg)
  74       .addReg(SrcReg);
  75   else
  76     assert (0 && "Can't copy this register");
  77 }
  78
  79 MachineInstr *SparcRegisterInfo::foldMemoryOperand(MachineInstr* MI,
  80                                                    unsigned OpNum,
  81                                                    int FI) const {
  82   bool isFloat = false;
  83   MachineInstr *NewMI = NULL;
  84   switch (MI->getOpcode()) {
  85   case SP::ORrr:
  86     if (MI->getOperand(1).isRegister() && MI->getOperand(1).getReg() == SP::G0&&
  87         MI->getOperand(0).isRegister() && MI->getOperand(2).isRegister()) {
  88       if (OpNum == 0)    // COPY -> STORE
  89         NewMI = BuildMI(TII.get(SP::STri)).addFrameIndex(FI).addImm(0)
  90                                    .addReg(MI->getOperand(2).getReg());
  91       else               // COPY -> LOAD
  92         NewMI = BuildMI(TII.get(SP::LDri), MI->getOperand(0).getReg())
  93                       .addFrameIndex(FI).addImm(0);
  94     }
  95     break;
  96   case SP::FMOVS:
  97     isFloat = true;
  98     // FALLTHROUGH
  99   case SP::FMOVD:
 100     if (OpNum == 0)  // COPY -> STORE
 101       NewMI = BuildMI(TII.get(isFloat ? SP::STFri : SP::STDFri))
 102                .addFrameIndex(FI).addImm(0).addReg(MI->getOperand(1).getReg());
 103     else             // COPY -> LOAD
 104       NewMI = BuildMI(TII.get(isFloat ? SP::LDFri : SP::LDDFri),
 105                      MI->getOperand(0).getReg()).addFrameIndex(FI).addImm(0);
 106     break;
 107   }
 108
 109   if (NewMI)
 110     NewMI->copyKillDeadInfo(MI);
 111   return NewMI;
 112 }
 113
 114 const unsigned* SparcRegisterInfo::getCalleeSaveRegs() const {
 115   static const unsigned CalleeSaveRegs[] = { 0 };
 116   return CalleeSaveRegs;
 117 }
 118
 119 const TargetRegisterClass* const*
 120 SparcRegisterInfo::getCalleeSaveRegClasses() const {
 121   static const TargetRegisterClass * const CalleeSaveRegClasses[] = { 0 };
 122   return CalleeSaveRegClasses;
 123 }
 124
 125
 126 void SparcRegisterInfo::
 127 eliminateCallFramePseudoInstr(MachineFunction &MF, MachineBasicBlock &MBB,
 128                               MachineBasicBlock::iterator I) const {
 129   MachineInstr &MI = *I;
 130   int Size = MI.getOperand(0).getImmedValue();
 131   if (MI.getOpcode() == SP::ADJCALLSTACKDOWN)
 132     Size = -Size;
 133   if (Size)
 134     BuildMI(MBB, I, TII.get(SP::ADDri), SP::O6).addReg(SP::O6).addImm(Size);
 135   MBB.erase(I);
 136 }
 137
 138 void
 139 SparcRegisterInfo::eliminateFrameIndex(MachineBasicBlock::iterator II) const {
 140   unsigned i = 0;
 141   MachineInstr &MI = *II;
 142   while (!MI.getOperand(i).isFrameIndex()) {
 143     ++i;
 144     assert(i < MI.getNumOperands() && "Instr doesn't have FrameIndex operand!");
 145   }
 146
 147   int FrameIndex = MI.getOperand(i).getFrameIndex();
 148
 149   // Addressable stack objects are accessed using neg. offsets from %fp
 150   MachineFunction &MF = *MI.getParent()->getParent();
 151   int Offset = MF.getFrameInfo()->getObjectOffset(FrameIndex) +
 152                MI.getOperand(i+1).getImmedValue();
 153
 154   // Replace frame index with a frame pointer reference.
 155   if (Offset >= -4096 && Offset <= 4095) {
 156     // If the offset is small enough to fit in the immediate field, directly
 157     // encode it.
 158     MI.getOperand(i).ChangeToRegister(SP::I6, false);
 159     MI.getOperand(i+1).ChangeToImmediate(Offset);
 160   } else {
 161     // Otherwise, emit a G1 = SETHI %hi(offset).  FIXME: it would be better to
 162     // scavenge a register here instead of reserving G1 all of the time.
 163     unsigned OffHi = (unsigned)Offset >> 10U;
 164     BuildMI(*MI.getParent(), II, TII.get(SP::SETHIi), SP::G1).addImm(OffHi);
 165     // Emit G1 = G1 + I6
 166     BuildMI(*MI.getParent(), II, TII.get(SP::ADDrr), SP::G1).addReg(SP::G1)
 167       .addReg(SP::I6);
 168     // Insert: G1+%lo(offset) into the user.
 169     MI.getOperand(i).ChangeToRegister(SP::G1, false);
 170     MI.getOperand(i+1).ChangeToImmediate(Offset & ((1 << 10)-1));
 171   }
 172 }
 173
 174 void SparcRegisterInfo::
 175 processFunctionBeforeFrameFinalized(MachineFunction &MF) const {}
 176
 177 void SparcRegisterInfo::emitPrologue(MachineFunction &MF) const {
 178   MachineBasicBlock &MBB = MF.front();
 179   MachineFrameInfo *MFI = MF.getFrameInfo();
 180
 181   // Get the number of bytes to allocate from the FrameInfo
 182   int NumBytes = (int) MFI->getStackSize();
 183
 184   // Emit the correct save instruction based on the number of bytes in
 185   // the frame. Minimum stack frame size according to V8 ABI is:
 186   //   16 words for register window spill
 187   //    1 word for address of returned aggregate-value
 188   // +  6 words for passing parameters on the stack
 189   // ----------
 190   //   23 words * 4 bytes per word = 92 bytes
 191   NumBytes += 92;
 192   // Round up to next doubleword boundary -- a double-word boundary
 193   // is required by the ABI.
 194   NumBytes = (NumBytes + 7) & ~7;
 195   NumBytes = -NumBytes;
 196
 197   if (NumBytes >= -4096) {
 198     BuildMI(MBB, MBB.begin(), TII.get(SP::SAVEri),
 199             SP::O6).addImm(NumBytes).addReg(SP::O6);
 200   } else {
 201     MachineBasicBlock::iterator InsertPt = MBB.begin();
 202     // Emit this the hard way.  This clobbers G1 which we always know is
 203     // available here.
 204     unsigned OffHi = (unsigned)NumBytes >> 10U;
 205     BuildMI(MBB, InsertPt, TII.get(SP::SETHIi), SP::G1).addImm(OffHi);
 206     // Emit G1 = G1 + I6
 207     BuildMI(MBB, InsertPt, TII.get(SP::ORri), SP::G1)
 208       .addReg(SP::G1).addImm(NumBytes & ((1 << 10)-1));
 209     BuildMI(MBB, InsertPt, TII.get(SP::SAVErr), SP::O6)
 210       .addReg(SP::O6).addReg(SP::G1);
 211   }
 212 }
 213
 214 void SparcRegisterInfo::emitEpilogue(MachineFunction &MF,
 215                                      MachineBasicBlock &MBB) const {
 216   MachineBasicBlock::iterator MBBI = prior(MBB.end());
 217   assert(MBBI->getOpcode() == SP::RETL &&
 218          "Can only put epilog before 'retl' instruction!");
 219   BuildMI(MBB, MBBI, TII.get(SP::RESTORErr), SP::G0).addReg(SP::G0)
 220     .addReg(SP::G0);
 221 }
 222
 223 unsigned SparcRegisterInfo::getRARegister() const {
 224   assert(0 && "What is the return address register");
 225   return 0;
 226 }
 227
 228 unsigned SparcRegisterInfo::getFrameRegister(MachineFunction &MF) const {
 229   assert(0 && "What is the frame register");
 230   return SP::G1;
 231 }
 232
 233 #include "SparcGenRegisterInfo.inc"
 234