lib/Target/Sparc/SparcRegisterInfo.cpp

   1 //===- SparcRegisterInfo.cpp - SPARC Register Information -------*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by the LLVM research group and is distributed under
   6 // the University of Illinois Open Source License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the SPARC implementation of the MRegisterInfo class.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #include "Sparc.h"
  15 #include "SparcRegisterInfo.h"
  16 #include "SparcSubtarget.h"
  17 #include "llvm/CodeGen/MachineInstrBuilder.h"
  18 #include "llvm/CodeGen/MachineFunction.h"
  19 #include "llvm/CodeGen/MachineFrameInfo.h"
  20 #include "llvm/CodeGen/MachineLocation.h"
  21 #include "llvm/Target/TargetInstrInfo.h"
  22 #include "llvm/Type.h"
  23 #include "llvm/ADT/BitVector.h"
  24 #include "llvm/ADT/STLExtras.h"
  25 using namespace llvm;
  26
  27 SparcRegisterInfo::SparcRegisterInfo(SparcSubtarget &st,
  28                                      const TargetInstrInfo &tii)
  29   : SparcGenRegisterInfo(SP::ADJCALLSTACKDOWN, SP::ADJCALLSTACKUP),
  30     Subtarget(st), TII(tii) {
  31 }
  32
  33 void SparcRegisterInfo::
  34 storeRegToStackSlot(MachineBasicBlock &MBB, MachineBasicBlock::iterator I,
  35                     unsigned SrcReg, int FI,
  36                     const TargetRegisterClass *RC) const {
  37   // On the order of operands here: think "[FrameIdx + 0] = SrcReg".
  38   if (RC == SP::IntRegsRegisterClass)
  39     BuildMI(MBB, I, TII.get(SP::STri)).addFrameIndex(FI).addImm(0)
  40       .addReg(SrcReg, false, false, true);
  41   else if (RC == SP::FPRegsRegisterClass)
  42     BuildMI(MBB, I, TII.get(SP::STFri)).addFrameIndex(FI).addImm(0)
  43       .addReg(SrcReg, false, false, true);
  44   else if (RC == SP::DFPRegsRegisterClass)
  45     BuildMI(MBB, I, TII.get(SP::STDFri)).addFrameIndex(FI).addImm(0)
  46       .addReg(SrcReg, false, false, true);
  47   else
  48     assert(0 && "Can't store this register to stack slot");
  49 }
  50
  51 void SparcRegisterInfo::storeRegToAddr(MachineFunction &MF, unsigned SrcReg,
  52                                        SmallVectorImpl<MachineOperand> &Addr,
  53                                        const TargetRegisterClass *RC,
  54                                  SmallVectorImpl<MachineInstr*> &NewMIs) const {
  55   unsigned Opc = 0;
  56   if (RC == SP::IntRegsRegisterClass)
  57     Opc = SP::STri;
  58   else if (RC == SP::FPRegsRegisterClass)
  59     Opc = SP::STFri;
  60   else if (RC == SP::DFPRegsRegisterClass)
  61     Opc = SP::STDFri;
  62   else
  63     assert(0 && "Can't load this register");
  64   MachineInstrBuilder MIB = BuildMI(TII.get(Opc));
  65   for (unsigned i = 0, e = Addr.size(); i != e; ++i) {
  66     MachineOperand &MO = Addr[i];
  67     if (MO.isRegister())
  68       MIB.addReg(MO.getReg());
  69     else if (MO.isImmediate())
  70       MIB.addImm(MO.getImmedValue());
  71     else
  72       MIB.addFrameIndex(MO.getFrameIndex());
  73   }
  74   MIB.addReg(SrcReg, false, false, true);
  75   NewMIs.push_back(MIB);
  76   return;
  77 }
  78
  79 void SparcRegisterInfo::
  80 loadRegFromStackSlot(MachineBasicBlock &MBB, MachineBasicBlock::iterator I,
  81                      unsigned DestReg, int FI,
  82                      const TargetRegisterClass *RC) const {
  83   if (RC == SP::IntRegsRegisterClass)
  84     BuildMI(MBB, I, TII.get(SP::LDri), DestReg).addFrameIndex(FI).addImm(0);
  85   else if (RC == SP::FPRegsRegisterClass)
  86     BuildMI(MBB, I, TII.get(SP::LDFri), DestReg).addFrameIndex(FI).addImm(0);
  87   else if (RC == SP::DFPRegsRegisterClass)
  88     BuildMI(MBB, I, TII.get(SP::LDDFri), DestReg).addFrameIndex(FI).addImm(0);
  89   else
  90     assert(0 && "Can't load this register from stack slot");
  91 }
  92
  93 void SparcRegisterInfo::loadRegFromAddr(MachineFunction &MF, unsigned DestReg,
  94                                         SmallVectorImpl<MachineOperand> &Addr,
  95                                         const TargetRegisterClass *RC,
  96                                  SmallVectorImpl<MachineInstr*> &NewMIs) const {
  97   unsigned Opc = 0;
  98   if (RC == SP::IntRegsRegisterClass)
  99     Opc = SP::LDri;
 100   else if (RC == SP::FPRegsRegisterClass)
 101     Opc = SP::LDFri;
 102   else if (RC == SP::DFPRegsRegisterClass)
 103     Opc = SP::LDDFri;
 104   else
 105     assert(0 && "Can't load this register");
 106   MachineInstrBuilder MIB = BuildMI(TII.get(Opc), DestReg);
 107   for (unsigned i = 0, e = Addr.size(); i != e; ++i) {
 108     MachineOperand &MO = Addr[i];
 109     if (MO.isRegister())
 110       MIB.addReg(MO.getReg());
 111     else if (MO.isImmediate())
 112       MIB.addImm(MO.getImmedValue());
 113     else
 114       MIB.addFrameIndex(MO.getFrameIndex());
 115   }
 116   NewMIs.push_back(MIB);
 117   return;
 118 }
 119
 120 void SparcRegisterInfo::copyRegToReg(MachineBasicBlock &MBB,
 121                                      MachineBasicBlock::iterator I,
 122                                      unsigned DestReg, unsigned SrcReg,
 123                                      const TargetRegisterClass *DestRC,
 124                                      const TargetRegisterClass *SrcRC) const {
 125   if (DestRC != SrcRC) {
 126     cerr << "Not yet supported!";
 127     abort();
 128   }
 129
 130   if (DestRC == SP::IntRegsRegisterClass)
 131     BuildMI(MBB, I, TII.get(SP::ORrr), DestReg).addReg(SP::G0).addReg(SrcReg);
 132   else if (DestRC == SP::FPRegsRegisterClass)
 133     BuildMI(MBB, I, TII.get(SP::FMOVS), DestReg).addReg(SrcReg);
 134   else if (DestRC == SP::DFPRegsRegisterClass)
 135     BuildMI(MBB, I, TII.get(Subtarget.isV9() ? SP::FMOVD : SP::FpMOVD),DestReg)
 136       .addReg(SrcReg);
 137   else
 138     assert (0 && "Can't copy this register");
 139 }
 140
 141 void SparcRegisterInfo::reMaterialize(MachineBasicBlock &MBB,
 142                                       MachineBasicBlock::iterator I,
 143                                       unsigned DestReg,
 144                                       const MachineInstr *Orig) const {
 145   MachineInstr *MI = Orig->clone();
 146   MI->getOperand(0).setReg(DestReg);
 147   MBB.insert(I, MI);
 148 }
 149
 150 MachineInstr *SparcRegisterInfo::foldMemoryOperand(MachineInstr* MI,
 151                                                  SmallVectorImpl<unsigned> &Ops,
 152                                                  int FI) const {
 153   if (Ops.size() != 1) return NULL;
 154
 155   unsigned OpNum = Ops[0];
 156   bool isFloat = false;
 157   MachineInstr *NewMI = NULL;
 158   switch (MI->getOpcode()) {
 159   case SP::ORrr:
 160     if (MI->getOperand(1).isRegister() && MI->getOperand(1).getReg() == SP::G0&&
 161         MI->getOperand(0).isRegister() && MI->getOperand(2).isRegister()) {
 162       if (OpNum == 0)    // COPY -> STORE
 163         NewMI = BuildMI(TII.get(SP::STri)).addFrameIndex(FI).addImm(0)
 164                                    .addReg(MI->getOperand(2).getReg());
 165       else               // COPY -> LOAD
 166         NewMI = BuildMI(TII.get(SP::LDri), MI->getOperand(0).getReg())
 167                       .addFrameIndex(FI).addImm(0);
 168     }
 169     break;
 170   case SP::FMOVS:
 171     isFloat = true;
 172     // FALLTHROUGH
 173   case SP::FMOVD:
 174     if (OpNum == 0)  // COPY -> STORE
 175       NewMI = BuildMI(TII.get(isFloat ? SP::STFri : SP::STDFri))
 176                .addFrameIndex(FI).addImm(0).addReg(MI->getOperand(1).getReg());
 177     else             // COPY -> LOAD
 178       NewMI = BuildMI(TII.get(isFloat ? SP::LDFri : SP::LDDFri),
 179                      MI->getOperand(0).getReg()).addFrameIndex(FI).addImm(0);
 180     break;
 181   }
 182
 183   if (NewMI)
 184     NewMI->copyKillDeadInfo(MI);
 185   return NewMI;
 186 }
 187
 188 const unsigned* SparcRegisterInfo::getCalleeSavedRegs(const MachineFunction *MF)
 189                                                                          const {
 190   static const unsigned CalleeSavedRegs[] = { 0 };
 191   return CalleeSavedRegs;
 192 }
 193
 194 BitVector SparcRegisterInfo::getReservedRegs(const MachineFunction &MF) const {
 195   BitVector Reserved(getNumRegs());
 196   Reserved.set(SP::G2);
 197   Reserved.set(SP::G3);
 198   Reserved.set(SP::G4);
 199   Reserved.set(SP::O6);
 200   Reserved.set(SP::I6);
 201   Reserved.set(SP::I7);
 202   Reserved.set(SP::G0);
 203   Reserved.set(SP::G5);
 204   Reserved.set(SP::G6);
 205   Reserved.set(SP::G7);
 206   return Reserved;
 207 }
 208
 209
 210 const TargetRegisterClass* const*
 211 SparcRegisterInfo::getCalleeSavedRegClasses(const MachineFunction *MF) const {
 212   static const TargetRegisterClass * const CalleeSavedRegClasses[] = { 0 };
 213   return CalleeSavedRegClasses;
 214 }
 215
 216 bool SparcRegisterInfo::hasFP(const MachineFunction &MF) const {
 217   return false;
 218 }
 219
 220 void SparcRegisterInfo::
 221 eliminateCallFramePseudoInstr(MachineFunction &MF, MachineBasicBlock &MBB,
 222                               MachineBasicBlock::iterator I) const {
 223   MachineInstr &MI = *I;
 224   int Size = MI.getOperand(0).getImmedValue();
 225   if (MI.getOpcode() == SP::ADJCALLSTACKDOWN)
 226     Size = -Size;
 227   if (Size)
 228     BuildMI(MBB, I, TII.get(SP::ADDri), SP::O6).addReg(SP::O6).addImm(Size);
 229   MBB.erase(I);
 230 }
 231
 232 void SparcRegisterInfo::eliminateFrameIndex(MachineBasicBlock::iterator II,
 233                                             int SPAdj, RegScavenger *RS) const {
 234   assert(SPAdj == 0 && "Unexpected");
 235
 236   unsigned i = 0;
 237   MachineInstr &MI = *II;
 238   while (!MI.getOperand(i).isFrameIndex()) {
 239     ++i;
 240     assert(i < MI.getNumOperands() && "Instr doesn't have FrameIndex operand!");
 241   }
 242
 243   int FrameIndex = MI.getOperand(i).getFrameIndex();
 244
 245   // Addressable stack objects are accessed using neg. offsets from %fp
 246   MachineFunction &MF = *MI.getParent()->getParent();
 247   int Offset = MF.getFrameInfo()->getObjectOffset(FrameIndex) +
 248                MI.getOperand(i+1).getImmedValue();
 249
 250   // Replace frame index with a frame pointer reference.
 251   if (Offset >= -4096 && Offset <= 4095) {
 252     // If the offset is small enough to fit in the immediate field, directly
 253     // encode it.
 254     MI.getOperand(i).ChangeToRegister(SP::I6, false);
 255     MI.getOperand(i+1).ChangeToImmediate(Offset);
 256   } else {
 257     // Otherwise, emit a G1 = SETHI %hi(offset).  FIXME: it would be better to
 258     // scavenge a register here instead of reserving G1 all of the time.
 259     unsigned OffHi = (unsigned)Offset >> 10U;
 260     BuildMI(*MI.getParent(), II, TII.get(SP::SETHIi), SP::G1).addImm(OffHi);
 261     // Emit G1 = G1 + I6
 262     BuildMI(*MI.getParent(), II, TII.get(SP::ADDrr), SP::G1).addReg(SP::G1)
 263       .addReg(SP::I6);
 264     // Insert: G1+%lo(offset) into the user.
 265     MI.getOperand(i).ChangeToRegister(SP::G1, false);
 266     MI.getOperand(i+1).ChangeToImmediate(Offset & ((1 << 10)-1));
 267   }
 268 }
 269
 270 void SparcRegisterInfo::
 271 processFunctionBeforeFrameFinalized(MachineFunction &MF) const {}
 272
 273 void SparcRegisterInfo::emitPrologue(MachineFunction &MF) const {
 274   MachineBasicBlock &MBB = MF.front();
 275   MachineFrameInfo *MFI = MF.getFrameInfo();
 276
 277   // Get the number of bytes to allocate from the FrameInfo
 278   int NumBytes = (int) MFI->getStackSize();
 279
 280   // Emit the correct save instruction based on the number of bytes in
 281   // the frame. Minimum stack frame size according to V8 ABI is:
 282   //   16 words for register window spill
 283   //    1 word for address of returned aggregate-value
 284   // +  6 words for passing parameters on the stack
 285   // ----------
 286   //   23 words * 4 bytes per word = 92 bytes
 287   NumBytes += 92;
 288   // Round up to next doubleword boundary -- a double-word boundary
 289   // is required by the ABI.
 290   NumBytes = (NumBytes + 7) & ~7;
 291   NumBytes = -NumBytes;
 292
 293   if (NumBytes >= -4096) {
 294     BuildMI(MBB, MBB.begin(), TII.get(SP::SAVEri),
 295             SP::O6).addImm(NumBytes).addReg(SP::O6);
 296   } else {
 297     MachineBasicBlock::iterator InsertPt = MBB.begin();
 298     // Emit this the hard way.  This clobbers G1 which we always know is
 299     // available here.
 300     unsigned OffHi = (unsigned)NumBytes >> 10U;
 301     BuildMI(MBB, InsertPt, TII.get(SP::SETHIi), SP::G1).addImm(OffHi);
 302     // Emit G1 = G1 + I6
 303     BuildMI(MBB, InsertPt, TII.get(SP::ORri), SP::G1)
 304       .addReg(SP::G1).addImm(NumBytes & ((1 << 10)-1));
 305     BuildMI(MBB, InsertPt, TII.get(SP::SAVErr), SP::O6)
 306       .addReg(SP::O6).addReg(SP::G1);
 307   }
 308 }
 309
 310 void SparcRegisterInfo::emitEpilogue(MachineFunction &MF,
 311                                      MachineBasicBlock &MBB) const {
 312   MachineBasicBlock::iterator MBBI = prior(MBB.end());
 313   assert(MBBI->getOpcode() == SP::RETL &&
 314          "Can only put epilog before 'retl' instruction!");
 315   BuildMI(MBB, MBBI, TII.get(SP::RESTORErr), SP::G0).addReg(SP::G0)
 316     .addReg(SP::G0);
 317 }
 318
 319 unsigned SparcRegisterInfo::getRARegister() const {
 320   assert(0 && "What is the return address register");
 321   return 0;
 322 }
 323
 324 unsigned SparcRegisterInfo::getFrameRegister(MachineFunction &MF) const {
 325   assert(0 && "What is the frame register");
 326   return SP::G1;
 327 }
 328
 329 unsigned SparcRegisterInfo::getEHExceptionRegister() const {
 330   assert(0 && "What is the exception register");
 331   return 0;
 332 }
 333
 334 unsigned SparcRegisterInfo::getEHHandlerRegister() const {
 335   assert(0 && "What is the exception handler register");
 336   return 0;
 337 }
 338
 339 int SparcRegisterInfo::getDwarfRegNum(unsigned RegNum, bool isEH) const {
 340   assert(0 && "What is the dwarf register number");
 341   return -1;
 342 }
 343
 344 #include "SparcGenRegisterInfo.inc"
 345