lib/Target/R600/AMDGPU.h

   1 //===-- AMDGPU.h - MachineFunction passes hw codegen --------------*- C++ -*-=//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 /// \file
   9 //===----------------------------------------------------------------------===//
  10
  11 #ifndef LLVM_LIB_TARGET_R600_AMDGPU_H
  12 #define LLVM_LIB_TARGET_R600_AMDGPU_H
  13
  14 #include "llvm/Support/TargetRegistry.h"
  15 #include "llvm/Target/TargetMachine.h"
  16
  17 namespace llvm {
  18
  19 class AMDGPUInstrPrinter;
  20 class AMDGPUSubtarget;
  21 class AMDGPUTargetMachine;
  22 class FunctionPass;
  23 class MCAsmInfo;
  24 class raw_ostream;
  25 class Target;
  26 class TargetMachine;
  27
  28 // R600 Passes
  29 FunctionPass *createR600VectorRegMerger(TargetMachine &tm);
  30 FunctionPass *createR600TextureIntrinsicsReplacer();
  31 FunctionPass *createR600ExpandSpecialInstrsPass(TargetMachine &tm);
  32 FunctionPass *createR600EmitClauseMarkers();
  33 FunctionPass *createR600ClauseMergePass(TargetMachine &tm);
  34 FunctionPass *createR600Packetizer(TargetMachine &tm);
  35 FunctionPass *createR600ControlFlowFinalizer(TargetMachine &tm);
  36 FunctionPass *createAMDGPUCFGStructurizerPass();
  37
  38 // SI Passes
  39 FunctionPass *createSITypeRewriter();
  40 FunctionPass *createSIAnnotateControlFlowPass();
  41 FunctionPass *createSIFoldOperandsPass();
  42 FunctionPass *createSILowerI1CopiesPass();
  43 FunctionPass *createSIShrinkInstructionsPass();
  44 FunctionPass *createSILoadStoreOptimizerPass(TargetMachine &tm);
  45 FunctionPass *createSILowerControlFlowPass(TargetMachine &tm);
  46 FunctionPass *createSIFixSGPRCopiesPass(TargetMachine &tm);
  47 FunctionPass *createSIFixSGPRLiveRangesPass();
  48 FunctionPass *createSICodeEmitterPass(formatted_raw_ostream &OS);
  49 FunctionPass *createSIInsertWaits(TargetMachine &tm);
  50 FunctionPass *createSIPrepareScratchRegs();
  51
  52 void initializeSIFoldOperandsPass(PassRegistry &);
  53 extern char &SIFoldOperandsID;
  54
  55 void initializeSILowerI1CopiesPass(PassRegistry &);
  56 extern char &SILowerI1CopiesID;
  57
  58 void initializeSILoadStoreOptimizerPass(PassRegistry &);
  59 extern char &SILoadStoreOptimizerID;
  60
  61 // Passes common to R600 and SI
  62 FunctionPass *createAMDGPUPromoteAlloca(const AMDGPUSubtarget &ST);
  63 Pass *createAMDGPUStructurizeCFGPass();
  64 FunctionPass *createAMDGPUISelDag(TargetMachine &tm);
  65 ModulePass *createAMDGPUAlwaysInlinePass();
  66
  67 void initializeSIFixSGPRLiveRangesPass(PassRegistry&);
  68 extern char &SIFixSGPRLiveRangesID;
  69
  70
  71 extern Target TheAMDGPUTarget;
  72 extern Target TheGCNTarget;
  73
  74 namespace AMDGPU {
  75 enum TargetIndex {
  76   TI_CONSTDATA_START,
  77   TI_SCRATCH_RSRC_DWORD0,
  78   TI_SCRATCH_RSRC_DWORD1,
  79   TI_SCRATCH_RSRC_DWORD2,
  80   TI_SCRATCH_RSRC_DWORD3
  81 };
  82 }
  83
  84 #define END_OF_TEXT_LABEL_NAME "EndOfTextLabel"
  85
  86 } // End namespace llvm
  87
  88 namespace ShaderType {
  89   enum Type {
  90     PIXEL = 0,
  91     VERTEX = 1,
  92     GEOMETRY = 2,
  93     COMPUTE = 3
  94   };
  95 }
  96
  97 /// OpenCL uses address spaces to differentiate between
  98 /// various memory regions on the hardware. On the CPU
  99 /// all of the address spaces point to the same memory,
 100 /// however on the GPU, each address space points to
 101 /// a separate piece of memory that is unique from other
 102 /// memory locations.
 103 namespace AMDGPUAS {
 104 enum AddressSpaces {
 105   PRIVATE_ADDRESS  = 0, ///< Address space for private memory.
 106   GLOBAL_ADDRESS   = 1, ///< Address space for global memory (RAT0, VTX0).
 107   CONSTANT_ADDRESS = 2, ///< Address space for constant memory
 108   LOCAL_ADDRESS    = 3, ///< Address space for local memory.
 109   FLAT_ADDRESS     = 4, ///< Address space for flat memory.
 110   REGION_ADDRESS   = 5, ///< Address space for region memory.
 111   PARAM_D_ADDRESS  = 6, ///< Address space for direct addressible parameter memory (CONST0)
 112   PARAM_I_ADDRESS  = 7, ///< Address space for indirect addressible parameter memory (VTX1)
 113
 114   // Do not re-order the CONSTANT_BUFFER_* enums.  Several places depend on this
 115   // order to be able to dynamically index a constant buffer, for example:
 116   //
 117   // ConstantBufferAS = CONSTANT_BUFFER_0 + CBIdx
 118
 119   CONSTANT_BUFFER_0 = 8,
 120   CONSTANT_BUFFER_1 = 9,
 121   CONSTANT_BUFFER_2 = 10,
 122   CONSTANT_BUFFER_3 = 11,
 123   CONSTANT_BUFFER_4 = 12,
 124   CONSTANT_BUFFER_5 = 13,
 125   CONSTANT_BUFFER_6 = 14,
 126   CONSTANT_BUFFER_7 = 15,
 127   CONSTANT_BUFFER_8 = 16,
 128   CONSTANT_BUFFER_9 = 17,
 129   CONSTANT_BUFFER_10 = 18,
 130   CONSTANT_BUFFER_11 = 19,
 131   CONSTANT_BUFFER_12 = 20,
 132   CONSTANT_BUFFER_13 = 21,
 133   CONSTANT_BUFFER_14 = 22,
 134   CONSTANT_BUFFER_15 = 23,
 135   ADDRESS_NONE = 24, ///< Address space for unknown memory.
 136   LAST_ADDRESS = ADDRESS_NONE
 137 };
 138
 139 } // namespace AMDGPUAS
 140
 141 #endif