lib/Target/PowerPC/README_ALTIVEC.txt

   1 //===- README_ALTIVEC.txt - Notes for improving Altivec code gen ----------===//
   2
   3 Implement PPCInstrInfo::isLoadFromStackSlot/isStoreToStackSlot for vector
   4 registers, to generate better spill code.
   5
   6 //===----------------------------------------------------------------------===//
   7
   8 The first should be a single lvx from the constant pool, the second should be
   9 a xor/stvx:
  10
  11 void foo(void) {
  12   int x[8] __attribute__((aligned(128))) = { 1, 1, 1, 17, 1, 1, 1, 1 };
  13   bar (x);
  14 }
  15
  16 #include <string.h>
  17 void foo(void) {
  18   int x[8] __attribute__((aligned(128)));
  19   memset (x, 0, sizeof (x));
  20   bar (x);
  21 }
  22
  23 //===----------------------------------------------------------------------===//
  24
  25 Altivec: Codegen'ing MUL with vector FMADD should add -0.0, not 0.0:
  26 http://gcc.gnu.org/bugzilla/show_bug.cgi?id=8763
  27
  28 When -ffast-math is on, we can use 0.0.
  29
  30 //===----------------------------------------------------------------------===//
  31
  32   Consider this:
  33   v4f32 Vector;
  34   v4f32 Vector2 = { Vector.X, Vector.X, Vector.X, Vector.X };
  35
  36 Since we know that "Vector" is 16-byte aligned and we know the element offset
  37 of ".X", we should change the load into a lve*x instruction, instead of doing
  38 a load/store/lve*x sequence.
  39
  40 //===----------------------------------------------------------------------===//
  41
  42 For functions that use altivec AND have calls, we are VRSAVE'ing all call
  43 clobbered regs.
  44
  45 //===----------------------------------------------------------------------===//
  46
  47 Implement passing vectors by value into calls and receiving them as arguments.
  48
  49 //===----------------------------------------------------------------------===//
  50
  51 GCC apparently tries to codegen { C1, C2, Variable, C3 } as a constant pool load
  52 of C1/C2/C3, then a load and vperm of Variable.
  53
  54 //===----------------------------------------------------------------------===//
  55
  56 We need a way to teach tblgen that some operands of an intrinsic are required to
  57 be constants.  The verifier should enforce this constraint.
  58
  59 //===----------------------------------------------------------------------===//
  60
  61 We currently codegen SCALAR_TO_VECTOR as a store of the scalar to a 16-byte
  62 aligned stack slot, followed by a load/vperm.  We should probably just store it
  63 to a scalar stack slot, then use lvsl/vperm to load it.  If the value is already
  64 in memory this is a big win.
  65
  66 //===----------------------------------------------------------------------===//
  67
  68 extract_vector_elt of an arbitrary constant vector can be done with the
  69 following instructions:
  70
  71 vTemp = vec_splat(v0,2);    // 2 is the element the src is in.
  72 vec_ste(&destloc,0,vTemp);
  73
  74 We can do an arbitrary non-constant value by using lvsr/perm/ste.
  75
  76 //===----------------------------------------------------------------------===//
  77
  78 If we want to tie instruction selection into the scheduler, we can do some
  79 constant formation with different instructions.  For example, we can generate
  80 "vsplti -1" with "vcmpequw R,R" and 1,1,1,1 with "vsubcuw R,R", and 0,0,0,0 with
  81 "vsplti 0" or "vxor", each of which use different execution units, thus could
  82 help scheduling.
  83
  84 This is probably only reasonable for a post-pass scheduler.
  85
  86 //===----------------------------------------------------------------------===//
  87
  88 For this function:
  89
  90 void test(vector float *A, vector float *B) {
  91   vector float C = (vector float)vec_cmpeq(*A, *B);
  92   if (!vec_any_eq(*A, *B))
  93     *B = (vector float){0,0,0,0};
  94   *A = C;
  95 }
  96
  97 we get the following basic block:
  98
  99         ...
 100         lvx v2, 0, r4
 101         lvx v3, 0, r3
 102         vcmpeqfp v4, v3, v2
 103         vcmpeqfp. v2, v3, v2
 104         bne cr6, LBB1_2 ; cond_next
 105
 106 The vcmpeqfp/vcmpeqfp. instructions currently cannot be merged when the
 107 vcmpeqfp. result is used by a branch.  This can be improved.
 108
 109 //===----------------------------------------------------------------------===//
 110