lib/Target/PowerPC/PPCSubtarget.cpp

   1 //===-- PowerPCSubtarget.cpp - PPC Subtarget Information ------------------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file implements the PPC specific subclass of TargetSubtargetInfo.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #include "PPCSubtarget.h"
  15 #include "PPC.h"
  16 #include "PPCRegisterInfo.h"
  17 #include "llvm/CodeGen/MachineFunction.h"
  18 #include "llvm/CodeGen/MachineScheduler.h"
  19 #include "llvm/IR/Attributes.h"
  20 #include "llvm/IR/Function.h"
  21 #include "llvm/IR/GlobalValue.h"
  22 #include "llvm/Support/Host.h"
  23 #include "llvm/Support/TargetRegistry.h"
  24 #include "llvm/Target/TargetMachine.h"
  25 #include <cstdlib>
  26
  27 using namespace llvm;
  28
  29 #define DEBUG_TYPE "ppc-subtarget"
  30
  31 #define GET_SUBTARGETINFO_TARGET_DESC
  32 #define GET_SUBTARGETINFO_CTOR
  33 #include "PPCGenSubtargetInfo.inc"
  34
  35 /// Return the datalayout string of a subtarget.
  36 static std::string getDataLayoutString(const PPCSubtarget &ST) {
  37   const Triple &T = ST.getTargetTriple();
  38
  39   std::string Ret;
  40
  41   // Most PPC* platforms are big endian, PPC64LE is little endian.
  42   if (ST.isLittleEndian())
  43     Ret = "e";
  44   else
  45     Ret = "E";
  46
  47   Ret += DataLayout::getManglingComponent(T);
  48
  49   // PPC32 has 32 bit pointers. The PS3 (OS Lv2) is a PPC64 machine with 32 bit
  50   // pointers.
  51   if (!ST.isPPC64() || T.getOS() == Triple::Lv2)
  52     Ret += "-p:32:32";
  53
  54   // Note, the alignment values for f64 and i64 on ppc64 in Darwin
  55   // documentation are wrong; these are correct (i.e. "what gcc does").
  56   if (ST.isPPC64() || ST.isSVR4ABI())
  57     Ret += "-i64:64";
  58   else
  59     Ret += "-f64:32:64";
  60
  61   // PPC64 has 32 and 64 bit registers, PPC32 has only 32 bit ones.
  62   if (ST.isPPC64())
  63     Ret += "-n32:64";
  64   else
  65     Ret += "-n32";
  66
  67   return Ret;
  68 }
  69
  70 PPCSubtarget &PPCSubtarget::initializeSubtargetDependencies(StringRef CPU,
  71                                                             StringRef FS) {
  72   initializeEnvironment();
  73   resetSubtargetFeatures(CPU, FS);
  74   return *this;
  75 }
  76
  77 PPCSubtarget::PPCSubtarget(const std::string &TT, const std::string &CPU,
  78                            const std::string &FS, PPCTargetMachine &TM,
  79                            bool is64Bit, CodeGenOpt::Level OptLevel)
  80     : PPCGenSubtargetInfo(TT, CPU, FS), IsPPC64(is64Bit), TargetTriple(TT),
  81       OptLevel(OptLevel), TargetABI(PPC_ABI_UNKNOWN),
  82       FrameLowering(initializeSubtargetDependencies(CPU, FS)),
  83       DL(getDataLayoutString(*this)), InstrInfo(*this), JITInfo(*this),
  84       TLInfo(TM), TSInfo(&DL) {}
  85
  86 /// SetJITMode - This is called to inform the subtarget info that we are
  87 /// producing code for the JIT.
  88 void PPCSubtarget::SetJITMode() {
  89   // JIT mode doesn't want lazy resolver stubs, it knows exactly where
  90   // everything is.  This matters for PPC64, which codegens in PIC mode without
  91   // stubs.
  92   HasLazyResolverStubs = false;
  93
  94   // Calls to external functions need to use indirect calls
  95   IsJITCodeModel = true;
  96 }
  97
  98 void PPCSubtarget::resetSubtargetFeatures(const MachineFunction *MF) {
  99   AttributeSet FnAttrs = MF->getFunction()->getAttributes();
 100   Attribute CPUAttr = FnAttrs.getAttribute(AttributeSet::FunctionIndex,
 101                                            "target-cpu");
 102   Attribute FSAttr = FnAttrs.getAttribute(AttributeSet::FunctionIndex,
 103                                           "target-features");
 104   std::string CPU =
 105     !CPUAttr.hasAttribute(Attribute::None) ? CPUAttr.getValueAsString() : "";
 106   std::string FS =
 107     !FSAttr.hasAttribute(Attribute::None) ? FSAttr.getValueAsString() : "";
 108   if (!FS.empty()) {
 109     initializeEnvironment();
 110     resetSubtargetFeatures(CPU, FS);
 111   }
 112 }
 113
 114 void PPCSubtarget::initializeEnvironment() {
 115   StackAlignment = 16;
 116   DarwinDirective = PPC::DIR_NONE;
 117   HasMFOCRF = false;
 118   Has64BitSupport = false;
 119   Use64BitRegs = false;
 120   UseCRBits = false;
 121   HasAltivec = false;
 122   HasQPX = false;
 123   HasVSX = false;
 124   HasFCPSGN = false;
 125   HasFSQRT = false;
 126   HasFRE = false;
 127   HasFRES = false;
 128   HasFRSQRTE = false;
 129   HasFRSQRTES = false;
 130   HasRecipPrec = false;
 131   HasSTFIWX = false;
 132   HasLFIWAX = false;
 133   HasFPRND = false;
 134   HasFPCVT = false;
 135   HasISEL = false;
 136   HasPOPCNTD = false;
 137   HasLDBRX = false;
 138   IsBookE = false;
 139   IsPPC4xx = false;
 140   IsPPC6xx = false;
 141   IsE500 = false;
 142   DeprecatedMFTB = false;
 143   DeprecatedDST = false;
 144   HasLazyResolverStubs = false;
 145   IsJITCodeModel = false;
 146 }
 147
 148 void PPCSubtarget::resetSubtargetFeatures(StringRef CPU, StringRef FS) {
 149   // Determine default and user specified characteristics
 150   std::string CPUName = CPU;
 151   if (CPUName.empty())
 152     CPUName = "generic";
 153 #if (defined(__APPLE__) || defined(__linux__)) && \
 154     (defined(__ppc__) || defined(__powerpc__))
 155   if (CPUName == "generic")
 156     CPUName = sys::getHostCPUName();
 157 #endif
 158
 159   // Initialize scheduling itinerary for the specified CPU.
 160   InstrItins = getInstrItineraryForCPU(CPUName);
 161
 162   // Make sure 64-bit features are available when CPUname is generic
 163   std::string FullFS = FS;
 164
 165   // If we are generating code for ppc64, verify that options make sense.
 166   if (IsPPC64) {
 167     Has64BitSupport = true;
 168     // Silently force 64-bit register use on ppc64.
 169     Use64BitRegs = true;
 170     if (!FullFS.empty())
 171       FullFS = "+64bit," + FullFS;
 172     else
 173       FullFS = "+64bit";
 174   }
 175
 176   // At -O2 and above, track CR bits as individual registers.
 177   if (OptLevel >= CodeGenOpt::Default) {
 178     if (!FullFS.empty())
 179       FullFS = "+crbits," + FullFS;
 180     else
 181       FullFS = "+crbits";
 182   }
 183
 184   // Parse features string.
 185   ParseSubtargetFeatures(CPUName, FullFS);
 186
 187   // If the user requested use of 64-bit regs, but the cpu selected doesn't
 188   // support it, ignore.
 189   if (use64BitRegs() && !has64BitSupport())
 190     Use64BitRegs = false;
 191
 192   // Set up darwin-specific properties.
 193   if (isDarwin())
 194     HasLazyResolverStubs = true;
 195
 196   // QPX requires a 32-byte aligned stack. Note that we need to do this if
 197   // we're compiling for a BG/Q system regardless of whether or not QPX
 198   // is enabled because external functions will assume this alignment.
 199   if (hasQPX() || isBGQ())
 200     StackAlignment = 32;
 201
 202   // Determine endianness.
 203   IsLittleEndian = (TargetTriple.getArch() == Triple::ppc64le);
 204
 205   // FIXME: For now, we disable VSX in little-endian mode until endian
 206   // issues in those instructions can be addressed.
 207   if (IsLittleEndian)
 208     HasVSX = false;
 209
 210   // Determine default ABI.
 211   if (TargetABI == PPC_ABI_UNKNOWN) {
 212     if (!isDarwin() && IsPPC64) {
 213       if (IsLittleEndian)
 214         TargetABI = PPC_ABI_ELFv2;
 215       else
 216         TargetABI = PPC_ABI_ELFv1;
 217     }
 218   }
 219 }
 220
 221 /// hasLazyResolverStub - Return true if accesses to the specified global have
 222 /// to go through a dyld lazy resolution stub.  This means that an extra load
 223 /// is required to get the address of the global.
 224 bool PPCSubtarget::hasLazyResolverStub(const GlobalValue *GV,
 225                                        const TargetMachine &TM) const {
 226   // We never have stubs if HasLazyResolverStubs=false or if in static mode.
 227   if (!HasLazyResolverStubs || TM.getRelocationModel() == Reloc::Static)
 228     return false;
 229   // If symbol visibility is hidden, the extra load is not needed if
 230   // the symbol is definitely defined in the current translation unit.
 231   bool isDecl = GV->isDeclaration() && !GV->isMaterializable();
 232   if (GV->hasHiddenVisibility() && !isDecl && !GV->hasCommonLinkage())
 233     return false;
 234   return GV->hasWeakLinkage() || GV->hasLinkOnceLinkage() ||
 235          GV->hasCommonLinkage() || isDecl;
 236 }
 237
 238 // Embedded cores need aggressive scheduling (and some others also benefit).
 239 static bool needsAggressiveScheduling(unsigned Directive) {
 240   switch (Directive) {
 241   default: return false;
 242   case PPC::DIR_440:
 243   case PPC::DIR_A2:
 244   case PPC::DIR_E500mc:
 245   case PPC::DIR_E5500:
 246   case PPC::DIR_PWR7:
 247   case PPC::DIR_PWR8:
 248     return true;
 249   }
 250 }
 251
 252 bool PPCSubtarget::enableMachineScheduler() const {
 253   // Enable MI scheduling for the embedded cores.
 254   // FIXME: Enable this for all cores (some additional modeling
 255   // may be necessary).
 256   return needsAggressiveScheduling(DarwinDirective);
 257 }
 258
 259 // This overrides the PostRAScheduler bit in the SchedModel for each CPU.
 260 bool PPCSubtarget::enablePostMachineScheduler() const { return true; }
 261
 262 PPCGenSubtargetInfo::AntiDepBreakMode PPCSubtarget::getAntiDepBreakMode() const {
 263   return TargetSubtargetInfo::ANTIDEP_ALL;
 264 }
 265
 266 void PPCSubtarget::getCriticalPathRCs(RegClassVector &CriticalPathRCs) const {
 267   CriticalPathRCs.clear();
 268   CriticalPathRCs.push_back(isPPC64() ?
 269                             &PPC::G8RCRegClass : &PPC::GPRCRegClass);
 270 }
 271
 272 void PPCSubtarget::overrideSchedPolicy(MachineSchedPolicy &Policy,
 273                                        MachineInstr *begin,
 274                                        MachineInstr *end,
 275                                        unsigned NumRegionInstrs) const {
 276   if (needsAggressiveScheduling(DarwinDirective)) {
 277     Policy.OnlyTopDown = false;
 278     Policy.OnlyBottomUp = false;
 279   }
 280
 281   // Spilling is generally expensive on all PPC cores, so always enable
 282   // register-pressure tracking.
 283   Policy.ShouldTrackPressure = true;
 284 }
 285
 286 bool PPCSubtarget::useAA() const {
 287   // Use AA during code generation for the embedded cores.
 288   return needsAggressiveScheduling(DarwinDirective);
 289 }
 290