lib/Target/PowerPC/PPCRegisterInfo.h

   1 //===- PPCRegisterInfo.h - PowerPC Register Information Impl -----*- C++ -*-==//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by the LLVM research group and is distributed under
   6 // the University of Illinois Open Source License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the PowerPC implementation of the MRegisterInfo class.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #ifndef POWERPC32_REGISTERINFO_H
  15 #define POWERPC32_REGISTERINFO_H
  16
  17 #include "PPC.h"
  18 #include "PPCGenRegisterInfo.h.inc"
  19 #include <map>
  20
  21 namespace llvm {
  22 class PPCSubtarget;
  23 class TargetInstrInfo;
  24 class Type;
  25
  26 class PPCRegisterInfo : public PPCGenRegisterInfo {
  27   std::map<unsigned, unsigned> ImmToIdxMap;
  28   const PPCSubtarget &Subtarget;
  29   const TargetInstrInfo &TII;
  30 public:
  31   PPCRegisterInfo(const PPCSubtarget &SubTarget, const TargetInstrInfo &tii);
  32
  33   /// getRegisterNumbering - Given the enum value for some register, e.g.
  34   /// PPC::F14, return the number that it corresponds to (e.g. 14).
  35   static unsigned getRegisterNumbering(unsigned RegEnum);
  36
  37   /// Code Generation virtual methods...
  38   void storeRegToStackSlot(MachineBasicBlock &MBB,
  39                            MachineBasicBlock::iterator MBBI,
  40                            unsigned SrcReg, int FrameIndex,
  41                            const TargetRegisterClass *RC) const;
  42
  43   void storeRegToAddr(MachineFunction &MF, unsigned SrcReg,
  44                       SmallVectorImpl<MachineOperand> &Addr,
  45                       const TargetRegisterClass *RC,
  46                       SmallVectorImpl<MachineInstr*> &NewMIs) const;
  47
  48   void loadRegFromStackSlot(MachineBasicBlock &MBB,
  49                             MachineBasicBlock::iterator MBBI,
  50                             unsigned DestReg, int FrameIndex,
  51                             const TargetRegisterClass *RC) const;
  52
  53   void loadRegFromAddr(MachineFunction &MF, unsigned DestReg,
  54                        SmallVectorImpl<MachineOperand> &Addr,
  55                        const TargetRegisterClass *RC,
  56                        SmallVectorImpl<MachineInstr*> &NewMIs) const;
  57
  58   void copyRegToReg(MachineBasicBlock &MBB, MachineBasicBlock::iterator MBBI,
  59                     unsigned DestReg, unsigned SrcReg,
  60                     const TargetRegisterClass *DestRC,
  61                     const TargetRegisterClass *SrcRC) const;
  62
  63   void reMaterialize(MachineBasicBlock &MBB, MachineBasicBlock::iterator MI,
  64                      unsigned DestReg, const MachineInstr *Orig) const;
  65
  66   /// foldMemoryOperand - PowerPC (like most RISC's) can only fold spills into
  67   /// copy instructions, turning them into load/store instructions.
  68   virtual MachineInstr* foldMemoryOperand(MachineInstr* MI, unsigned OpNum,
  69                                           int FrameIndex) const;
  70
  71   virtual MachineInstr* foldMemoryOperand(MachineInstr* MI,
  72                                           SmallVectorImpl<unsigned> &UseOps,
  73                                           int FrameIndex) const {
  74     return 0;
  75   }
  76
  77   virtual MachineInstr* foldMemoryOperand(MachineInstr* MI, unsigned OpNum,
  78                                           MachineInstr* LoadMI) const {
  79     return 0;
  80   }
  81
  82   virtual MachineInstr* foldMemoryOperand(MachineInstr* MI,
  83                                           SmallVectorImpl<unsigned> &UseOps,
  84                                           MachineInstr* LoadMI) const {
  85     return 0;
  86   }
  87
  88   const unsigned *getCalleeSavedRegs(const MachineFunction* MF = 0) const;
  89
  90   const TargetRegisterClass* const*
  91   getCalleeSavedRegClasses(const MachineFunction *MF = 0) const;
  92
  93   BitVector getReservedRegs(const MachineFunction &MF) const;
  94
  95   /// targetHandlesStackFrameRounding - Returns true if the target is
  96   /// responsible for rounding up the stack frame (probably at emitPrologue
  97   /// time).
  98   bool targetHandlesStackFrameRounding() const { return true; }
  99
 100   bool hasFP(const MachineFunction &MF) const;
 101
 102   void eliminateCallFramePseudoInstr(MachineFunction &MF,
 103                                      MachineBasicBlock &MBB,
 104                                      MachineBasicBlock::iterator I) const;
 105
 106   /// usesLR - Returns if the link registers (LR) has been used in the function.
 107   ///
 108   bool usesLR(MachineFunction &MF) const;
 109
 110   void lowerDynamicAlloc(MachineBasicBlock::iterator II) const;
 111   void eliminateFrameIndex(MachineBasicBlock::iterator II,
 112                            int SPAdj, RegScavenger *RS = NULL) const;
 113
 114   /// determineFrameLayout - Determine the size of the frame and maximum call
 115   /// frame size.
 116   void determineFrameLayout(MachineFunction &MF) const;
 117
 118   void processFunctionBeforeCalleeSavedScan(MachineFunction &MF,
 119                                             RegScavenger *RS = NULL) const;
 120   void emitPrologue(MachineFunction &MF) const;
 121   void emitEpilogue(MachineFunction &MF, MachineBasicBlock &MBB) const;
 122
 123   // Debug information queries.
 124   unsigned getRARegister() const;
 125   unsigned getFrameRegister(MachineFunction &MF) const;
 126   void getInitialFrameState(std::vector<MachineMove> &Moves) const;
 127
 128   // Exception handling queries.
 129   unsigned getEHExceptionRegister() const;
 130   unsigned getEHHandlerRegister() const;
 131
 132   int getDwarfRegNum(unsigned RegNum, bool isEH) const;
 133 };
 134
 135 } // end namespace llvm
 136
 137 #endif