lib/Target/PowerPC/PPCRegisterInfo.h

   1 //===-- PPCRegisterInfo.h - PowerPC Register Information Impl ---*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the PowerPC implementation of the TargetRegisterInfo
  11 // class.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #ifndef POWERPC32_REGISTERINFO_H
  16 #define POWERPC32_REGISTERINFO_H
  17
  18 #include "PPC.h"
  19 #include <map>
  20
  21 #define GET_REGINFO_HEADER
  22 #include "PPCGenRegisterInfo.inc"
  23
  24 namespace llvm {
  25 class PPCSubtarget;
  26 class TargetInstrInfo;
  27 class Type;
  28
  29 class PPCRegisterInfo : public PPCGenRegisterInfo {
  30   std::map<unsigned, unsigned> ImmToIdxMap;
  31   const PPCSubtarget &Subtarget;
  32   const TargetInstrInfo &TII;
  33 public:
  34   PPCRegisterInfo(const PPCSubtarget &SubTarget, const TargetInstrInfo &tii);
  35
  36   /// getPointerRegClass - Return the register class to use to hold pointers.
  37   /// This is used for addressing modes.
  38   virtual const TargetRegisterClass *
  39   getPointerRegClass(const MachineFunction &MF, unsigned Kind=0) const;
  40
  41   unsigned getRegPressureLimit(const TargetRegisterClass *RC,
  42                                MachineFunction &MF) const;
  43
  44   /// Code Generation virtual methods...
  45   const uint16_t *getCalleeSavedRegs(const MachineFunction* MF = 0) const;
  46   const uint32_t *getCallPreservedMask(CallingConv::ID CC) const;
  47   const uint32_t *getNoPreservedMask() const;
  48
  49   BitVector getReservedRegs(const MachineFunction &MF) const;
  50
  51   /// We require the register scavenger.
  52   bool requiresRegisterScavenging(const MachineFunction &MF) const {
  53     return true;
  54   }
  55
  56   bool requiresFrameIndexScavenging(const MachineFunction &MF) const {
  57     return true;
  58   }
  59
  60   bool trackLivenessAfterRegAlloc(const MachineFunction &MF) const {
  61     return true;
  62   }
  63
  64   void lowerDynamicAlloc(MachineBasicBlock::iterator II,
  65                          int SPAdj, RegScavenger *RS) const;
  66   void lowerCRSpilling(MachineBasicBlock::iterator II, unsigned FrameIndex,
  67                        int SPAdj, RegScavenger *RS) const;
  68   void lowerCRRestore(MachineBasicBlock::iterator II, unsigned FrameIndex,
  69                        int SPAdj, RegScavenger *RS) const;
  70   void lowerVRSAVESpilling(MachineBasicBlock::iterator II, unsigned FrameIndex,
  71                        int SPAdj, RegScavenger *RS) const;
  72   void lowerVRSAVERestore(MachineBasicBlock::iterator II, unsigned FrameIndex,
  73                        int SPAdj, RegScavenger *RS) const;
  74
  75   bool hasReservedSpillSlot(const MachineFunction &MF, unsigned Reg,
  76                             int &FrameIdx) const;
  77   void eliminateFrameIndex(MachineBasicBlock::iterator II,
  78                            int SPAdj, unsigned FIOperandNum,
  79                            RegScavenger *RS = NULL) const;
  80
  81   // Debug information queries.
  82   unsigned getFrameRegister(const MachineFunction &MF) const;
  83
  84   // Exception handling queries.
  85   unsigned getEHExceptionRegister() const;
  86   unsigned getEHHandlerRegister() const;
  87 };
  88
  89 } // end namespace llvm
  90
  91 #endif