lib/Target/PowerPC/PPCInstrInfo.h

   1 //===- PPCInstrInfo.h - PowerPC Instruction Information ---------*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by the LLVM research group and is distributed under
   6 // the University of Illinois Open Source License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the PowerPC implementation of the TargetInstrInfo class.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #ifndef POWERPC32_INSTRUCTIONINFO_H
  15 #define POWERPC32_INSTRUCTIONINFO_H
  16
  17 #include "PPC.h"
  18 #include "llvm/Target/TargetInstrInfo.h"
  19 #include "PPCRegisterInfo.h"
  20
  21 namespace llvm {
  22
  23 /// PPCII - This namespace holds all of the PowerPC target-specific
  24 /// per-instruction flags.  These must match the corresponding definitions in
  25 /// PPC.td and PPCInstrFormats.td.
  26 namespace PPCII {
  27 enum {
  28   // PPC970 Instruction Flags.  These flags describe the characteristics of the
  29   // PowerPC 970 (aka G5) dispatch groups and how they are formed out of
  30   // raw machine instructions.
  31
  32   /// PPC970_First - This instruction starts a new dispatch group, so it will
  33   /// always be the first one in the group.
  34   PPC970_First = 0x1,
  35
  36   /// PPC970_Single - This instruction starts a new dispatch group and
  37   /// terminates it, so it will be the sole instruction in the group.
  38   PPC970_Single = 0x2,
  39
  40   /// PPC970_Mask/Shift - This is a bitmask that selects the pipeline type that
  41   /// an instruction is issued to.
  42   PPC970_Shift = 2,
  43   PPC970_Mask = 0x07 << PPC970_Shift,
  44 };
  45 enum PPC970_Unit {
  46   /// These are the various PPC970 execution unit pipelines.  Each instruction
  47   /// is one of these.
  48   PPC970_Pseudo = 0 << PPC970_Shift,   // Pseudo instruction
  49   PPC970_FXU    = 1 << PPC970_Shift,   // Fixed Point (aka Integer/ALU) Unit
  50   PPC970_LSU    = 2 << PPC970_Shift,   // Load Store Unit
  51   PPC970_FPU    = 3 << PPC970_Shift,   // Floating Point Unit
  52   PPC970_CRU    = 4 << PPC970_Shift,   // Control Register Unit
  53   PPC970_VALU   = 5 << PPC970_Shift,   // Vector ALU
  54   PPC970_VPERM  = 6 << PPC970_Shift,   // Vector Permute Unit
  55   PPC970_BRU    = 7 << PPC970_Shift,   // Branch Unit
  56 };
  57 }
  58
  59
  60 class PPCInstrInfo : public TargetInstrInfo {
  61   const PPCRegisterInfo RI;
  62 public:
  63   PPCInstrInfo();
  64
  65   /// getRegisterInfo - TargetInstrInfo is a superset of MRegister info.  As
  66   /// such, whenever a client has an instance of instruction info, it should
  67   /// always be able to get register info as well (through this method).
  68   ///
  69   virtual const MRegisterInfo &getRegisterInfo() const { return RI; }
  70
  71   //
  72   // Return true if the instruction is a register to register move and
  73   // leave the source and dest operands in the passed parameters.
  74   //
  75   virtual bool isMoveInstr(const MachineInstr& MI,
  76                            unsigned& sourceReg,
  77                            unsigned& destReg) const;
  78
  79   unsigned isLoadFromStackSlot(MachineInstr *MI, int &FrameIndex) const;
  80   unsigned isStoreToStackSlot(MachineInstr *MI, int &FrameIndex) const;
  81
  82   // commuteInstruction - We can commute rlwimi instructions, but only if the
  83   // rotate amt is zero.  We also have to munge the immediates a bit.
  84   virtual MachineInstr *commuteInstruction(MachineInstr *MI) const;
  85
  86   virtual void insertNoop(MachineBasicBlock &MBB,
  87                           MachineBasicBlock::iterator MI) const;
  88
  89   static unsigned invertPPCBranchOpcode(unsigned Opcode) {
  90     switch (Opcode) {
  91     default: assert(0 && "Unknown PPC branch opcode!");
  92     case PPC::BEQ: return PPC::BNE;
  93     case PPC::BNE: return PPC::BEQ;
  94     case PPC::BLT: return PPC::BGE;
  95     case PPC::BGE: return PPC::BLT;
  96     case PPC::BGT: return PPC::BLE;
  97     case PPC::BLE: return PPC::BGT;
  98     case PPC::BNU: return PPC::BUN;
  99     case PPC::BUN: return PPC::BNU;
 100     }
 101   }
 102 };
 103
 104 }
 105
 106 #endif