lib/Target/PowerPC/PPCInstrAltivec.td

   1 //===- PPCInstrAltivec.td - The PowerPC Altivec Extension --*- tablegen -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by Chris Lattner and is distributed under
   6 // the University of Illinois Open Source License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file describes the Altivec extension to the PowerPC instruction set.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 //===----------------------------------------------------------------------===//
  15 // Altivec transformation functions and pattern fragments.
  16 //
  17
  18 // VSPLT_get_imm xform function: convert vector_shuffle mask to VSPLT* imm.
  19 def VSPLT_get_imm : SDNodeXForm<build_vector, [{
  20   return getI32Imm(PPC::getVSPLTImmediate(N));
  21 }]>;
  22
  23 def VSPLT_shuffle_mask : PatLeaf<(build_vector), [{
  24   return PPC::isSplatShuffleMask(N);
  25 }], VSPLT_get_imm>;
  26
  27
  28 // VSPLTISB_get_imm xform function: convert build_vector to VSPLTISB imm.
  29 def VSPLTISB_get_imm : SDNodeXForm<build_vector, [{
  30   char Val;
  31   PPC::isVecSplatImm(N, 1, &Val);
  32   return getI32Imm(Val);
  33 }]>;
  34 def vecspltisb : PatLeaf<(build_vector), [{
  35   return PPC::isVecSplatImm(N, 1);
  36 }], VSPLTISB_get_imm>;
  37
  38 // VSPLTISH_get_imm xform function: convert build_vector to VSPLTISH imm.
  39 def VSPLTISH_get_imm : SDNodeXForm<build_vector, [{
  40   char Val;
  41   PPC::isVecSplatImm(N, 2, &Val);
  42   return getI32Imm(Val);
  43 }]>;
  44 def vecspltish : PatLeaf<(build_vector), [{
  45   return PPC::isVecSplatImm(N, 2);
  46 }], VSPLTISH_get_imm>;
  47
  48 // VSPLTISW_get_imm xform function: convert build_vector to VSPLTISW imm.
  49 def VSPLTISW_get_imm : SDNodeXForm<build_vector, [{
  50   char Val;
  51   PPC::isVecSplatImm(N, 4, &Val);
  52   return getI32Imm(Val);
  53 }]>;
  54 def vecspltisw : PatLeaf<(build_vector), [{
  55   return PPC::isVecSplatImm(N, 4);
  56 }], VSPLTISW_get_imm>;
  57
  58 class isVDOT {   // vector dot instruction.
  59   list<Register> Defs = [CR6];
  60   bit RC = 1;
  61 }
  62
  63 //===----------------------------------------------------------------------===//
  64 // Helpers for defining instructions that directly correspond to intrinsics.
  65
  66 // VA1a_Int - A VAForm_1a intrinsic definition.
  67 class VA1a_Int<bits<6> xo, string opc, Intrinsic IntID>
  68   : VAForm_1a<xo, (ops VRRC:$vD, VRRC:$vA, VRRC:$vB, VRRC:$vC),
  69               !strconcat(opc, " $vD, $vA, $vB, $vC"), VecFP,
  70                        [(set VRRC:$vD, (IntID VRRC:$vA, VRRC:$vB, VRRC:$vC))]>;
  71
  72 // VX1_Int - A VXForm_1 intrinsic definition.
  73 class VX1_Int<bits<11> xo, string opc, Intrinsic IntID>
  74   : VXForm_1<xo, (ops VRRC:$vD, VRRC:$vA, VRRC:$vB),
  75              !strconcat(opc, " $vD, $vA, $vB"), VecFP,
  76              [(set VRRC:$vD, (IntID VRRC:$vA, VRRC:$vB))]>;
  77
  78 // VX2_Int - A VXForm_2 intrinsic definition.
  79 class VX2_Int<bits<11> xo, string opc, Intrinsic IntID>
  80   : VXForm_2<xo, (ops VRRC:$vD, VRRC:$vB),
  81              !strconcat(opc, " $vD, $vB"), VecFP,
  82              [(set VRRC:$vD, (IntID VRRC:$vB))]>;
  83
  84 //===----------------------------------------------------------------------===//
  85 // Instruction Definitions.
  86
  87 def IMPLICIT_DEF_VRRC : Pseudo<(ops VRRC:$rD), "; $rD = IMPLICIT_DEF_VRRC",
  88                                [(set VRRC:$rD, (v4f32 (undef)))]>;
  89
  90 let isLoad = 1, PPC970_Unit = 2 in {  // Loads.
  91 def LVEBX: XForm_1<31,   7, (ops VRRC:$vD, memrr:$src),
  92                    "lvebx $vD, $src", LdStGeneral,
  93                    [(set VRRC:$vD, (int_ppc_altivec_lvebx xoaddr:$src))]>;
  94 def LVEHX: XForm_1<31,  39, (ops VRRC:$vD, memrr:$src),
  95                    "lvehx $vD, $src", LdStGeneral,
  96                    [(set VRRC:$vD, (int_ppc_altivec_lvehx xoaddr:$src))]>;
  97 def LVEWX: XForm_1<31,  71, (ops VRRC:$vD, memrr:$src),
  98                    "lvewx $vD, $src", LdStGeneral,
  99                    [(set VRRC:$vD, (int_ppc_altivec_lvewx xoaddr:$src))]>;
 100 def LVX  : XForm_1<31, 103, (ops VRRC:$vD, memrr:$src),
 101                    "lvx $vD, $src", LdStGeneral,
 102                    [(set VRRC:$vD, (int_ppc_altivec_lvx xoaddr:$src))]>;
 103 def LVXL : XForm_1<31, 359, (ops VRRC:$vD, memrr:$src),
 104                    "lvxl $vD, $src", LdStGeneral,
 105                    [(set VRRC:$vD, (int_ppc_altivec_lvxl xoaddr:$src))]>;
 106 }
 107
 108 def LVSL : XForm_1<31,   6, (ops VRRC:$vD, memrr:$src),
 109                    "lvsl $vD, $src", LdStGeneral,
 110                    [(set VRRC:$vD, (int_ppc_altivec_lvsl xoaddr:$src))]>,
 111                    PPC970_Unit_LSU;
 112 def LVSR : XForm_1<31,  38, (ops VRRC:$vD, memrr:$src),
 113                    "lvsl $vD, $src", LdStGeneral,
 114                    [(set VRRC:$vD, (int_ppc_altivec_lvsr xoaddr:$src))]>,
 115                    PPC970_Unit_LSU;
 116
 117 let isStore = 1, noResults = 1, PPC970_Unit = 2 in {   // Stores.
 118 def STVEBX: XForm_8<31, 135, (ops VRRC:$rS, memrr:$dst),
 119                    "stvebx $rS, $dst", LdStGeneral,
 120                    [(int_ppc_altivec_stvebx VRRC:$rS, xoaddr:$dst)]>;
 121 def STVEHX: XForm_8<31, 167, (ops VRRC:$rS, memrr:$dst),
 122                    "stvehx $rS, $dst", LdStGeneral,
 123                    [(int_ppc_altivec_stvehx VRRC:$rS, xoaddr:$dst)]>;
 124 def STVEWX: XForm_8<31, 199, (ops VRRC:$rS, memrr:$dst),
 125                    "stvewx $rS, $dst", LdStGeneral,
 126                    [(int_ppc_altivec_stvewx VRRC:$rS, xoaddr:$dst)]>;
 127 def STVX  : XForm_8<31, 231, (ops VRRC:$rS, memrr:$dst),
 128                    "stvx $rS, $dst", LdStGeneral,
 129                    [(int_ppc_altivec_stvx VRRC:$rS, xoaddr:$dst)]>;
 130 def STVXL : XForm_8<31, 487, (ops VRRC:$rS, memrr:$dst),
 131                    "stvxl $rS, $dst", LdStGeneral,
 132                    [(int_ppc_altivec_stvxl VRRC:$rS, xoaddr:$dst)]>;
 133 }
 134
 135 let PPC970_Unit = 5 in {  // VALU Operations.
 136 // VA-Form instructions.  3-input AltiVec ops.
 137 def VMADDFP : VAForm_1<46, (ops VRRC:$vD, VRRC:$vA, VRRC:$vC, VRRC:$vB),
 138                        "vmaddfp $vD, $vA, $vC, $vB", VecFP,
 139                        [(set VRRC:$vD, (fadd (fmul VRRC:$vA, VRRC:$vC),
 140                                              VRRC:$vB))]>,
 141                        Requires<[FPContractions]>;
 142 def VNMSUBFP: VAForm_1<47, (ops VRRC:$vD, VRRC:$vA, VRRC:$vC, VRRC:$vB),
 143                        "vnmsubfp $vD, $vA, $vC, $vB", VecFP,
 144                        [(set VRRC:$vD, (fneg (fsub (fmul VRRC:$vA, VRRC:$vC),
 145                                                    VRRC:$vB)))]>,
 146                        Requires<[FPContractions]>;
 147 def VMHADDSHS  : VA1a_Int<32, "vmhaddshs",  int_ppc_altivec_vmhaddshs>;
 148 def VMHRADDSHS : VA1a_Int<33, "vmhraddshs", int_ppc_altivec_vmhraddshs>;
 149 def VPERM      : VA1a_Int<43, "vperm",      int_ppc_altivec_vperm>;
 150 def VSEL       : VA1a_Int<42, "vsel",       int_ppc_altivec_vsel>;
 151
 152 def VSLDOI  : VAForm_2<44, (ops VRRC:$vD, VRRC:$vA, VRRC:$vB, u5imm:$SH),
 153                        "vsldoi $vD, $vA, $vB, $SH", VecFP,
 154                        [(set VRRC:$vD,
 155                              (int_ppc_altivec_vsldoi VRRC:$vA, VRRC:$vB,
 156                                                      imm:$SH))]>;
 157
 158 // VX-Form instructions.  AltiVec arithmetic ops.
 159 def VADDFP : VXForm_1<10, (ops VRRC:$vD, VRRC:$vA, VRRC:$vB),
 160                       "vaddfp $vD, $vA, $vB", VecFP,
 161                       [(set VRRC:$vD, (fadd VRRC:$vA, VRRC:$vB))]>;
 162
 163 def VADDUBM : VXForm_1<0, (ops VRRC:$vD, VRRC:$vA, VRRC:$vB),
 164                       "vaddubm $vD, $vA, $vB", VecGeneral,
 165                       [(set VRRC:$vD, (add (v16i8 VRRC:$vA), VRRC:$vB))]>;
 166 def VADDUHM : VXForm_1<64, (ops VRRC:$vD, VRRC:$vA, VRRC:$vB),
 167                       "vadduhm $vD, $vA, $vB", VecGeneral,
 168                       [(set VRRC:$vD, (add (v8i16 VRRC:$vA), VRRC:$vB))]>;
 169 def VADDUWM : VXForm_1<128, (ops VRRC:$vD, VRRC:$vA, VRRC:$vB),
 170                       "vadduwm $vD, $vA, $vB", VecGeneral,
 171                       [(set VRRC:$vD, (add (v4i32 VRRC:$vA), VRRC:$vB))]>;
 172
 173 def VADDCUW : VX1_Int<384, "vaddcuw", int_ppc_altivec_vaddcuw>;
 174 def VADDSBS : VX1_Int<768, "vaddsbs", int_ppc_altivec_vaddsbs>;
 175 def VADDSHS : VX1_Int<832, "vaddshs", int_ppc_altivec_vaddshs>;
 176 def VADDSWS : VX1_Int<896, "vaddsws", int_ppc_altivec_vaddsws>;
 177 def VADDUBS : VX1_Int<512, "vaddubs", int_ppc_altivec_vaddubs>;
 178 def VADDUHS : VX1_Int<576, "vadduhs", int_ppc_altivec_vadduhs>;
 179 def VADDUWS : VX1_Int<640, "vadduws", int_ppc_altivec_vadduws>;
 180
 181
 182 def VAND : VXForm_1<1028, (ops VRRC:$vD, VRRC:$vA, VRRC:$vB),
 183                     "vand $vD, $vA, $vB", VecFP,
 184                     [(set VRRC:$vD, (and (v4i32 VRRC:$vA), VRRC:$vB))]>;
 185 def VANDC : VXForm_1<1092, (ops VRRC:$vD, VRRC:$vA, VRRC:$vB),
 186                      "vandc $vD, $vA, $vB", VecFP,
 187                      [(set VRRC:$vD, (and (v4i32 VRRC:$vA), (vnot VRRC:$vB)))]>;
 188
 189 def VCFSX  : VXForm_1<842, (ops VRRC:$vD, u5imm:$UIMM, VRRC:$vB),
 190                       "vcfsx $vD, $vB, $UIMM", VecFP,
 191                       [(set VRRC:$vD,
 192                              (int_ppc_altivec_vcfsx VRRC:$vB, imm:$UIMM))]>;
 193 def VCFUX  : VXForm_1<778, (ops VRRC:$vD, u5imm:$UIMM, VRRC:$vB),
 194                       "vcfux $vD, $vB, $UIMM", VecFP,
 195                       [(set VRRC:$vD,
 196                              (int_ppc_altivec_vcfux VRRC:$vB, imm:$UIMM))]>;
 197 def VCTSXS : VXForm_1<970, (ops VRRC:$vD, u5imm:$UIMM, VRRC:$vB),
 198                       "vctsxs $vD, $vB, $UIMM", VecFP,
 199                       []>;
 200 def VCTUXS : VXForm_1<906, (ops VRRC:$vD, u5imm:$UIMM, VRRC:$vB),
 201                       "vctuxs $vD, $vB, $UIMM", VecFP,
 202                       []>;
 203 def VEXPTEFP : VX2_Int<394, "vexptefp", int_ppc_altivec_vexptefp>;
 204 def VLOGEFP  : VX2_Int<458, "vlogefp",  int_ppc_altivec_vlogefp>;
 205
 206 def VMAXFP : VXForm_1<1034, (ops VRRC:$vD, VRRC:$vA, VRRC:$vB),
 207                       "vmaxfp $vD, $vA, $vB", VecFP,
 208                       []>;
 209 def VMINFP : VXForm_1<1098, (ops VRRC:$vD, VRRC:$vA, VRRC:$vB),
 210                       "vminfp $vD, $vA, $vB", VecFP,
 211                       []>;
 212
 213 def VMRGHH : VX1_Int<76 , "vmrghh", int_ppc_altivec_vmrghh>;
 214 def VMRGHW : VX1_Int<140, "vmrghw", int_ppc_altivec_vmrghw>;
 215 def VMRGLH : VX1_Int<332, "vmrglh", int_ppc_altivec_vmrglh>;
 216 def VMRGLW : VX1_Int<396, "vmrglw", int_ppc_altivec_vmrglw>;
 217
 218 def VMSUMMBM : VA1a_Int<37, "vmsummbm", int_ppc_altivec_vmsummbm>;
 219 def VMSUMSHM : VA1a_Int<40, "vmsumshm", int_ppc_altivec_vmsumshm>;
 220 def VMSUMSHS : VA1a_Int<41, "vmsumshs", int_ppc_altivec_vmsumshs>;
 221 def VMSUMUBM : VA1a_Int<36, "vmsumubm", int_ppc_altivec_vmsumubm>;
 222 def VMSUMUHM : VA1a_Int<38, "vmsumuhm", int_ppc_altivec_vmsumuhm>;
 223 def VMSUMUHS : VA1a_Int<39, "vmsumuhs", int_ppc_altivec_vmsumuhs>;
 224
 225 def VMULESB : VX1_Int<776, "vmulesb", int_ppc_altivec_vmulesb>;
 226 def VMULESH : VX1_Int<840, "vmulesh", int_ppc_altivec_vmulesh>;
 227 def VMULEUB : VX1_Int<520, "vmuleub", int_ppc_altivec_vmuleub>;
 228 def VMULEUH : VX1_Int<584, "vmuleuh", int_ppc_altivec_vmuleuh>;
 229 def VMULOSB : VX1_Int<264, "vmulosb", int_ppc_altivec_vmulosb>;
 230 def VMULOSH : VX1_Int<328, "vmulosh", int_ppc_altivec_vmulosh>;
 231 def VMULOUB : VX1_Int<  8, "vmuloub", int_ppc_altivec_vmuloub>;
 232 def VMULOUH : VX1_Int< 72, "vmulouh", int_ppc_altivec_vmulouh>;
 233
 234 def VREFP     : VX2_Int<266, "vrefp",     int_ppc_altivec_vrefp>;
 235 def VRFIM     : VX2_Int<714, "vrfim",     int_ppc_altivec_vrfim>;
 236 def VRFIN     : VX2_Int<522, "vrfin",     int_ppc_altivec_vrfin>;
 237 def VRFIP     : VX2_Int<650, "vrfip",     int_ppc_altivec_vrfip>;
 238 def VRFIZ     : VX2_Int<586, "vrfiz",     int_ppc_altivec_vrfiz>;
 239 def VRSQRTEFP : VX2_Int<330, "vrsqrtefp", int_ppc_altivec_vrsqrtefp>;
 240
 241 def VSUBCUW : VX1_Int<74, "vsubcuw", int_ppc_altivec_vsubcuw>;
 242
 243 def VSUBFP  : VXForm_1<74, (ops VRRC:$vD, VRRC:$vA, VRRC:$vB),
 244                       "vsubfp $vD, $vA, $vB", VecGeneral,
 245                       [(set VRRC:$vD, (fsub VRRC:$vA, VRRC:$vB))]>;
 246 def VSUBUBM : VXForm_1<1024, (ops VRRC:$vD, VRRC:$vA, VRRC:$vB),
 247                       "vsububm $vD, $vA, $vB", VecGeneral,
 248                       [(set VRRC:$vD, (sub (v16i8 VRRC:$vA), VRRC:$vB))]>;
 249 def VSUBUHM : VXForm_1<1088, (ops VRRC:$vD, VRRC:$vA, VRRC:$vB),
 250                       "vsubuhm $vD, $vA, $vB", VecGeneral,
 251                       [(set VRRC:$vD, (sub (v8i16 VRRC:$vA), VRRC:$vB))]>;
 252 def VSUBUWM : VXForm_1<1152, (ops VRRC:$vD, VRRC:$vA, VRRC:$vB),
 253                       "vsubuwm $vD, $vA, $vB", VecGeneral,
 254                       [(set VRRC:$vD, (sub (v4i32 VRRC:$vA), VRRC:$vB))]>;
 255
 256 def VSUBSBS : VX1_Int<1792, "vsubsbs" , int_ppc_altivec_vsubsbs>;
 257 def VSUBSHS : VX1_Int<1856, "vsubshs" , int_ppc_altivec_vsubshs>;
 258 def VSUBSWS : VX1_Int<1920, "vsubsws" , int_ppc_altivec_vsubsws>;
 259 def VSUBUBS : VX1_Int<1536, "vsububs" , int_ppc_altivec_vsububs>;
 260 def VSUBUHS : VX1_Int<1600, "vsubuhs" , int_ppc_altivec_vsubuhs>;
 261 def VSUBUWS : VX1_Int<1664, "vsubuws" , int_ppc_altivec_vsubuws>;
 262 def VSUMSWS : VX1_Int<1928, "vsumsws" , int_ppc_altivec_vsumsws>;
 263 def VSUM2SWS: VX1_Int<1672, "vsum2sws", int_ppc_altivec_vsum2sws>;
 264 def VSUM4SBS: VX1_Int<1672, "vsum4sbs", int_ppc_altivec_vsum4sbs>;
 265 def VSUM4SHS: VX1_Int<1608, "vsum4shs", int_ppc_altivec_vsum4shs>;
 266 def VSUM4UBS: VX1_Int<1544, "vsum4ubs", int_ppc_altivec_vsum4ubs>;
 267
 268 def VNOR : VXForm_1<1284, (ops VRRC:$vD, VRRC:$vA, VRRC:$vB),
 269                     "vnor $vD, $vA, $vB", VecFP,
 270                     [(set VRRC:$vD, (vnot (or (v4i32 VRRC:$vA), VRRC:$vB)))]>;
 271 def VOR : VXForm_1<1156, (ops VRRC:$vD, VRRC:$vA, VRRC:$vB),
 272                       "vor $vD, $vA, $vB", VecFP,
 273                       [(set VRRC:$vD, (or (v4i32 VRRC:$vA), VRRC:$vB))]>;
 274 def VXOR : VXForm_1<1220, (ops VRRC:$vD, VRRC:$vA, VRRC:$vB),
 275                       "vxor $vD, $vA, $vB", VecFP,
 276                       [(set VRRC:$vD, (xor (v4i32 VRRC:$vA), VRRC:$vB))]>;
 277
 278 def VRLB   : VX1_Int<   4, "vrlb", int_ppc_altivec_vrlb>;
 279 def VRLH   : VX1_Int<  68, "vrlh", int_ppc_altivec_vrlh>;
 280 def VRLW   : VX1_Int< 132, "vrlw", int_ppc_altivec_vrlw>;
 281 def VSLO   : VX1_Int<1036, "vslo", int_ppc_altivec_vslo>;
 282 def VSLB   : VX1_Int< 260, "vslb", int_ppc_altivec_vslb>;
 283 def VSLH   : VX1_Int< 324, "vslh", int_ppc_altivec_vslh>;
 284 def VSLW   : VX1_Int< 388, "vslw", int_ppc_altivec_vslw>;
 285
 286 def VSPLTB : VXForm_1<524, (ops VRRC:$vD, u5imm:$UIMM, VRRC:$vB),
 287                       "vspltb $vD, $vB, $UIMM", VecPerm,
 288                       []>;
 289 def VSPLTH : VXForm_1<588, (ops VRRC:$vD, u5imm:$UIMM, VRRC:$vB),
 290                       "vsplth $vD, $vB, $UIMM", VecPerm,
 291                       []>;
 292 def VSPLTW : VXForm_1<652, (ops VRRC:$vD, u5imm:$UIMM, VRRC:$vB),
 293                       "vspltw $vD, $vB, $UIMM", VecPerm,
 294                       [(set VRRC:$vD, (vector_shuffle (v4f32 VRRC:$vB), (undef),
 295                                       VSPLT_shuffle_mask:$UIMM))]>;
 296
 297 def VSR    : VX1_Int< 708, "vsr"  , int_ppc_altivec_vsr>;
 298 def VSRO   : VX1_Int<1100, "vsro" , int_ppc_altivec_vsro>;
 299 def VSRAB  : VX1_Int< 772, "vsrab", int_ppc_altivec_vsrab>;
 300 def VSRAH  : VX1_Int< 836, "vsrah", int_ppc_altivec_vsrah>;
 301 def VSRAW  : VX1_Int< 900, "vsraw", int_ppc_altivec_vsraw>;
 302 def VSRB   : VX1_Int< 516, "vsrb" , int_ppc_altivec_vsrb>;
 303 def VSRH   : VX1_Int< 580, "vsrh" , int_ppc_altivec_vsrh>;
 304 def VSRW   : VX1_Int< 644, "vsrw" , int_ppc_altivec_vsrw>;
 305
 306
 307 def VSPLTISB : VXForm_3<780, (ops VRRC:$vD, s5imm:$SIMM),
 308                        "vspltisb $vD, $SIMM", VecPerm,
 309                        [(set VRRC:$vD, (v4f32 vecspltisb:$SIMM))]>;
 310 def VSPLTISH : VXForm_3<844, (ops VRRC:$vD, s5imm:$SIMM),
 311                        "vspltish $vD, $SIMM", VecPerm,
 312                        [(set VRRC:$vD, (v4f32 vecspltish:$SIMM))]>;
 313 def VSPLTISW : VXForm_3<908, (ops VRRC:$vD, s5imm:$SIMM),
 314                        "vspltisw $vD, $SIMM", VecPerm,
 315                        [(set VRRC:$vD, (v4f32 vecspltisw:$SIMM))]>;
 316
 317 // Vector Pack.
 318 def VPKPX   : VX1_Int<782, "vpkpx", int_ppc_altivec_vpkpx>;
 319 def VPKSHSS : VX1_Int<398, "vpkshss", int_ppc_altivec_vpkshss>;
 320 def VPKSHUS : VX1_Int<270, "vpkshus", int_ppc_altivec_vpkshus>;
 321 def VPKSWSS : VX1_Int<462, "vpkswss", int_ppc_altivec_vpkswss>;
 322 def VPKSWUS : VX1_Int<334, "vpkswus", int_ppc_altivec_vpkswus>;
 323 def VPKUHUM : VXForm_1<14, (ops VRRC:$vD, VRRC:$vA, VRRC:$vB),
 324                        "vpkuhum $vD, $vA, $vB", VecFP,
 325                        [/*TODO*/]>;
 326 def VPKUHUS : VX1_Int<142, "vpkuhus", int_ppc_altivec_vpkuhus>;
 327 def VPKUWUM : VXForm_1<78, (ops VRRC:$vD, VRRC:$vA, VRRC:$vB),
 328                        "vpkuwum $vD, $vA, $vB", VecFP,
 329                        [/*TODO*/]>;
 330 def VPKUWUS : VX1_Int<206, "vpkuwus", int_ppc_altivec_vpkuwus>;
 331
 332 // Vector Unpack.
 333 def VUPKHPX : VX2_Int<846, "vupkhpx", int_ppc_altivec_vupkhpx>;
 334 def VUPKHSB : VX2_Int<526, "vupkhsb", int_ppc_altivec_vupkhsb>;
 335 def VUPKHSH : VX2_Int<590, "vupkhsh", int_ppc_altivec_vupkhsh>;
 336 def VUPKLPX : VX2_Int<974, "vupklpx", int_ppc_altivec_vupklpx>;
 337 def VUPKLSB : VX2_Int<654, "vupklsb", int_ppc_altivec_vupklsb>;
 338 def VUPKLSH : VX2_Int<718, "vupklsh", int_ppc_altivec_vupklsh>;
 339
 340
 341 // Altivec Comparisons.
 342
 343 class VCMP<bits<10> xo, string asmstr, ValueType Ty>
 344   : VXRForm_1<xo, (ops VRRC:$vD, VRRC:$vA, VRRC:$vB), asmstr, VecFPCompare,
 345               [(set VRRC:$vD, (Ty (PPCvcmp VRRC:$vA, VRRC:$vB, xo)))]>;
 346 class VCMPo<bits<10> xo, string asmstr, ValueType Ty>
 347   : VXRForm_1<xo, (ops VRRC:$vD, VRRC:$vA, VRRC:$vB), asmstr, VecFPCompare,
 348               [(set VRRC:$vD, (Ty (PPCvcmp_o VRRC:$vA, VRRC:$vB, xo)))]>,isVDOT;
 349
 350 // f32 element comparisons.0
 351 def VCMPBFP   : VCMP <966, "vcmpbfp $vD, $vA, $vB"  , v4f32>;
 352 def VCMPBFPo  : VCMPo<966, "vcmpbfp. $vD, $vA, $vB" , v4f32>;
 353 def VCMPEQFP  : VCMP <198, "vcmpeqfp $vD, $vA, $vB" , v4f32>;
 354 def VCMPEQFPo : VCMPo<198, "vcmpeqfp. $vD, $vA, $vB", v4f32>;
 355 def VCMPGEFP  : VCMP <454, "vcmpgefp $vD, $vA, $vB" , v4f32>;
 356 def VCMPGEFPo : VCMPo<454, "vcmpgefp. $vD, $vA, $vB", v4f32>;
 357 def VCMPGTFP  : VCMP <710, "vcmpgtfp $vD, $vA, $vB" , v4f32>;
 358 def VCMPGTFPo : VCMPo<710, "vcmpgtfp. $vD, $vA, $vB", v4f32>;
 359
 360 // i8 element comparisons.
 361 def VCMPEQUB  : VCMP <  6, "vcmpequb $vD, $vA, $vB" , v16i8>;
 362 def VCMPEQUBo : VCMPo<  6, "vcmpequb. $vD, $vA, $vB", v16i8>;
 363 def VCMPGTSB  : VCMP <774, "vcmpgtsb $vD, $vA, $vB" , v16i8>;
 364 def VCMPGTSBo : VCMPo<774, "vcmpgtsb. $vD, $vA, $vB", v16i8>;
 365 def VCMPGTUB  : VCMP <518, "vcmpgtub $vD, $vA, $vB" , v16i8>;
 366 def VCMPGTUBo : VCMPo<518, "vcmpgtub. $vD, $vA, $vB", v16i8>;
 367
 368 // i16 element comparisons.
 369 def VCMPEQUH  : VCMP < 70, "vcmpequh $vD, $vA, $vB" , v8i16>;
 370 def VCMPEQUHo : VCMPo< 70, "vcmpequh. $vD, $vA, $vB", v8i16>;
 371 def VCMPGTSH  : VCMP <838, "vcmpgtsh $vD, $vA, $vB" , v8i16>;
 372 def VCMPGTSHo : VCMPo<838, "vcmpgtsh. $vD, $vA, $vB", v8i16>;
 373 def VCMPGTUH  : VCMP <582, "vcmpgtuh $vD, $vA, $vB" , v8i16>;
 374 def VCMPGTUHo : VCMPo<582, "vcmpgtuh. $vD, $vA, $vB", v8i16>;
 375
 376 // i32 element comparisons.
 377 def VCMPEQUW  : VCMP <134, "vcmpequw $vD, $vA, $vB" , v4i32>;
 378 def VCMPEQUWo : VCMPo<134, "vcmpequw. $vD, $vA, $vB", v4i32>;
 379 def VCMPGTSW  : VCMP <902, "vcmpgtsw $vD, $vA, $vB" , v4i32>;
 380 def VCMPGTSWo : VCMPo<902, "vcmpgtsw. $vD, $vA, $vB", v4i32>;
 381 def VCMPGTUW  : VCMP <646, "vcmpgtuw $vD, $vA, $vB" , v4i32>;
 382 def VCMPGTUWo : VCMPo<646, "vcmpgtuw. $vD, $vA, $vB", v4i32>;
 383
 384 def V_SET0 : VXForm_setzero<1220, (ops VRRC:$vD),
 385                       "vxor $vD, $vD, $vD", VecFP,
 386                       [(set VRRC:$vD, (v4f32 immAllZerosV))]>;
 387 }
 388
 389 //===----------------------------------------------------------------------===//
 390 // Additional Altivec Patterns
 391 //
 392
 393 // Undef/Zero.
 394 def : Pat<(v16i8 (undef)), (v16i8 (IMPLICIT_DEF_VRRC))>;
 395 def : Pat<(v8i16 (undef)), (v8i16 (IMPLICIT_DEF_VRRC))>;
 396 def : Pat<(v4i32 (undef)), (v4i32 (IMPLICIT_DEF_VRRC))>;
 397 def : Pat<(v16i8 immAllZerosV), (v16i8 (V_SET0))>;
 398 def : Pat<(v8i16 immAllZerosV), (v8i16 (V_SET0))>;
 399 def : Pat<(v4i32 immAllZerosV), (v4i32 (V_SET0))>;
 400
 401 // Loads.
 402 def : Pat<(v16i8 (load xoaddr:$src)), (v16i8 (LVX xoaddr:$src))>;
 403 def : Pat<(v8i16 (load xoaddr:$src)), (v8i16 (LVX xoaddr:$src))>;
 404 def : Pat<(v4i32 (load xoaddr:$src)), (v4i32 (LVX xoaddr:$src))>;
 405 def : Pat<(v4f32 (load xoaddr:$src)), (v4f32 (LVX xoaddr:$src))>;
 406
 407 // Stores.
 408 def : Pat<(store (v16i8 VRRC:$rS), xoaddr:$dst),
 409           (STVX (v16i8 VRRC:$rS), xoaddr:$dst)>;
 410 def : Pat<(store (v8i16 VRRC:$rS), xoaddr:$dst),
 411           (STVX (v8i16 VRRC:$rS), xoaddr:$dst)>;
 412 def : Pat<(store (v4i32 VRRC:$rS), xoaddr:$dst),
 413           (STVX (v4i32 VRRC:$rS), xoaddr:$dst)>;
 414 def : Pat<(store (v4f32 VRRC:$rS), xoaddr:$dst),
 415           (STVX (v4f32 VRRC:$rS), xoaddr:$dst)>;
 416
 417 // Bit conversions.
 418 def : Pat<(v16i8 (bitconvert (v8i16 VRRC:$src))), (v16i8 VRRC:$src)>;
 419 def : Pat<(v16i8 (bitconvert (v4i32 VRRC:$src))), (v16i8 VRRC:$src)>;
 420 def : Pat<(v16i8 (bitconvert (v4f32 VRRC:$src))), (v16i8 VRRC:$src)>;
 421
 422 def : Pat<(v8i16 (bitconvert (v16i8 VRRC:$src))), (v8i16 VRRC:$src)>;
 423 def : Pat<(v8i16 (bitconvert (v4i32 VRRC:$src))), (v8i16 VRRC:$src)>;
 424 def : Pat<(v8i16 (bitconvert (v4f32 VRRC:$src))), (v8i16 VRRC:$src)>;
 425
 426 def : Pat<(v4i32 (bitconvert (v16i8 VRRC:$src))), (v4i32 VRRC:$src)>;
 427 def : Pat<(v4i32 (bitconvert (v8i16 VRRC:$src))), (v4i32 VRRC:$src)>;
 428 def : Pat<(v4i32 (bitconvert (v4f32 VRRC:$src))), (v4i32 VRRC:$src)>;
 429
 430 def : Pat<(v4f32 (bitconvert (v16i8 VRRC:$src))), (v4f32 VRRC:$src)>;
 431 def : Pat<(v4f32 (bitconvert (v8i16 VRRC:$src))), (v4f32 VRRC:$src)>;
 432 def : Pat<(v4f32 (bitconvert (v4i32 VRRC:$src))), (v4f32 VRRC:$src)>;
 433
 434 // Immediate vector formation with vsplti*.
 435 def : Pat<(v16i8 vecspltisb:$invec), (v16i8 (VSPLTISB vecspltisb:$invec))>;
 436 def : Pat<(v16i8 vecspltish:$invec), (v16i8 (VSPLTISH vecspltish:$invec))>;
 437 def : Pat<(v16i8 vecspltisw:$invec), (v16i8 (VSPLTISW vecspltisw:$invec))>;
 438
 439 def : Pat<(v8i16 vecspltisb:$invec), (v8i16 (VSPLTISB vecspltisb:$invec))>;
 440 def : Pat<(v8i16 vecspltish:$invec), (v8i16 (VSPLTISH vecspltish:$invec))>;
 441 def : Pat<(v8i16 vecspltisw:$invec), (v8i16 (VSPLTISW vecspltisw:$invec))>;
 442
 443 def : Pat<(v4i32 vecspltisb:$invec), (v4i32 (VSPLTISB vecspltisb:$invec))>;
 444 def : Pat<(v4i32 vecspltish:$invec), (v4i32 (VSPLTISH vecspltish:$invec))>;
 445 def : Pat<(v4i32 vecspltisw:$invec), (v4i32 (VSPLTISW vecspltisw:$invec))>;
 446
 447 // Logical Operations
 448 def : Pat<(v16i8 (and VRRC:$A, VRRC:$B)), (v16i8 (VAND VRRC:$A, VRRC:$B))>;
 449 def : Pat<(v8i16 (and VRRC:$A, VRRC:$B)), (v8i16 (VAND VRRC:$A, VRRC:$B))>;
 450 def : Pat<(v16i8 (or  VRRC:$A, VRRC:$B)), (v16i8 (VOR  VRRC:$A, VRRC:$B))>;
 451 def : Pat<(v8i16 (or  VRRC:$A, VRRC:$B)), (v8i16 (VOR  VRRC:$A, VRRC:$B))>;
 452 def : Pat<(v16i8 (xor VRRC:$A, VRRC:$B)), (v16i8 (VXOR VRRC:$A, VRRC:$B))>;
 453 def : Pat<(v8i16 (xor VRRC:$A, VRRC:$B)), (v8i16 (VXOR VRRC:$A, VRRC:$B))>;
 454 def : Pat<(v16i8 (vnot (or VRRC:$A, VRRC:$B))),(v16i8 (VNOR VRRC:$A, VRRC:$B))>;
 455 def : Pat<(v8i16 (vnot (or VRRC:$A, VRRC:$B))),(v8i16 (VNOR VRRC:$A, VRRC:$B))>;
 456 def : Pat<(v16i8 (and VRRC:$A, (vnot VRRC:$B))),
 457           (v16i8 (VANDC VRRC:$A, VRRC:$B))>;
 458 def : Pat<(v8i16 (and VRRC:$A, (vnot VRRC:$B))),
 459           (v8i16 (VANDC VRRC:$A, VRRC:$B))>;
 460
 461 def : Pat<(fmul VRRC:$vA, VRRC:$vB),
 462           (VMADDFP VRRC:$vA, VRRC:$vB, (V_SET0))>;
 463
 464 // Fused multiply add and multiply sub for packed float.  These are represented
 465 // separately from the real instructions above, for operations that must have
 466 // the additional precision, such as Newton-Rhapson (used by divide, sqrt)
 467 def : Pat<(PPCvmaddfp VRRC:$A, VRRC:$B, VRRC:$C),
 468           (VMADDFP VRRC:$A, VRRC:$B, VRRC:$C)>;
 469 def : Pat<(PPCvnmsubfp VRRC:$A, VRRC:$B, VRRC:$C),
 470           (VNMSUBFP VRRC:$A, VRRC:$B, VRRC:$C)>;
 471
 472 def : Pat<(int_ppc_altivec_vmaddfp VRRC:$A, VRRC:$B, VRRC:$C),
 473           (VMADDFP VRRC:$A, VRRC:$B, VRRC:$C)>;
 474 def : Pat<(int_ppc_altivec_vnmsubfp VRRC:$A, VRRC:$B, VRRC:$C),
 475           (VNMSUBFP VRRC:$A, VRRC:$B, VRRC:$C)>;
 476 def : Pat<(vector_shuffle (v4i32 VRRC:$vB), (undef), VSPLT_shuffle_mask:$UIMM),
 477           (v4i32 (VSPLTW VSPLT_shuffle_mask:$UIMM, VRRC:$vB))>;
 478
 479 def : Pat<(PPCvperm (v4i32 VRRC:$vA), VRRC:$vB, VRRC:$vC),
 480           (v4i32 (VPERM VRRC:$vA, VRRC:$vB, VRRC:$vC))>;
 481 def : Pat<(PPCvperm (v4f32 VRRC:$vA), VRRC:$vB, VRRC:$vC),
 482           (v4f32 (VPERM VRRC:$vA, VRRC:$vB, VRRC:$vC))>;
 483 def : Pat<(PPCvperm (v8i16 VRRC:$vA), VRRC:$vB, VRRC:$vC),
 484           (v8i16 (VPERM VRRC:$vA, VRRC:$vB, VRRC:$vC))>;
 485 def : Pat<(PPCvperm (v16i8 VRRC:$vA), VRRC:$vB, VRRC:$vC),
 486           (v16i8 (VPERM VRRC:$vA, VRRC:$vB, VRRC:$vC))>;