lib/Target/PowerPC/AsmParser/PPCAsmParser.cpp

   1 //===-- PPCAsmParser.cpp - Parse PowerPC asm to MCInst instructions ---------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9
  10 #include "MCTargetDesc/PPCMCTargetDesc.h"
  11 #include "MCTargetDesc/PPCMCExpr.h"
  12 #include "llvm/MC/MCTargetAsmParser.h"
  13 #include "llvm/MC/MCStreamer.h"
  14 #include "llvm/MC/MCExpr.h"
  15 #include "llvm/MC/MCInst.h"
  16 #include "llvm/MC/MCRegisterInfo.h"
  17 #include "llvm/MC/MCSubtargetInfo.h"
  18 #include "llvm/MC/MCParser/MCAsmLexer.h"
  19 #include "llvm/MC/MCParser/MCAsmParser.h"
  20 #include "llvm/MC/MCParser/MCParsedAsmOperand.h"
  21 #include "llvm/ADT/SmallString.h"
  22 #include "llvm/ADT/SmallVector.h"
  23 #include "llvm/ADT/StringSwitch.h"
  24 #include "llvm/ADT/Twine.h"
  25 #include "llvm/Support/SourceMgr.h"
  26 #include "llvm/Support/TargetRegistry.h"
  27 #include "llvm/Support/raw_ostream.h"
  28
  29 using namespace llvm;
  30
  31 namespace {
  32
  33 static unsigned RRegs[32] = {
  34   PPC::R0,  PPC::R1,  PPC::R2,  PPC::R3,
  35   PPC::R4,  PPC::R5,  PPC::R6,  PPC::R7,
  36   PPC::R8,  PPC::R9,  PPC::R10, PPC::R11,
  37   PPC::R12, PPC::R13, PPC::R14, PPC::R15,
  38   PPC::R16, PPC::R17, PPC::R18, PPC::R19,
  39   PPC::R20, PPC::R21, PPC::R22, PPC::R23,
  40   PPC::R24, PPC::R25, PPC::R26, PPC::R27,
  41   PPC::R28, PPC::R29, PPC::R30, PPC::R31
  42 };
  43 static unsigned RRegsNoR0[32] = {
  44   PPC::ZERO,
  45             PPC::R1,  PPC::R2,  PPC::R3,
  46   PPC::R4,  PPC::R5,  PPC::R6,  PPC::R7,
  47   PPC::R8,  PPC::R9,  PPC::R10, PPC::R11,
  48   PPC::R12, PPC::R13, PPC::R14, PPC::R15,
  49   PPC::R16, PPC::R17, PPC::R18, PPC::R19,
  50   PPC::R20, PPC::R21, PPC::R22, PPC::R23,
  51   PPC::R24, PPC::R25, PPC::R26, PPC::R27,
  52   PPC::R28, PPC::R29, PPC::R30, PPC::R31
  53 };
  54 static unsigned XRegs[32] = {
  55   PPC::X0,  PPC::X1,  PPC::X2,  PPC::X3,
  56   PPC::X4,  PPC::X5,  PPC::X6,  PPC::X7,
  57   PPC::X8,  PPC::X9,  PPC::X10, PPC::X11,
  58   PPC::X12, PPC::X13, PPC::X14, PPC::X15,
  59   PPC::X16, PPC::X17, PPC::X18, PPC::X19,
  60   PPC::X20, PPC::X21, PPC::X22, PPC::X23,
  61   PPC::X24, PPC::X25, PPC::X26, PPC::X27,
  62   PPC::X28, PPC::X29, PPC::X30, PPC::X31
  63 };
  64 static unsigned XRegsNoX0[32] = {
  65   PPC::ZERO8,
  66             PPC::X1,  PPC::X2,  PPC::X3,
  67   PPC::X4,  PPC::X5,  PPC::X6,  PPC::X7,
  68   PPC::X8,  PPC::X9,  PPC::X10, PPC::X11,
  69   PPC::X12, PPC::X13, PPC::X14, PPC::X15,
  70   PPC::X16, PPC::X17, PPC::X18, PPC::X19,
  71   PPC::X20, PPC::X21, PPC::X22, PPC::X23,
  72   PPC::X24, PPC::X25, PPC::X26, PPC::X27,
  73   PPC::X28, PPC::X29, PPC::X30, PPC::X31
  74 };
  75 static unsigned FRegs[32] = {
  76   PPC::F0,  PPC::F1,  PPC::F2,  PPC::F3,
  77   PPC::F4,  PPC::F5,  PPC::F6,  PPC::F7,
  78   PPC::F8,  PPC::F9,  PPC::F10, PPC::F11,
  79   PPC::F12, PPC::F13, PPC::F14, PPC::F15,
  80   PPC::F16, PPC::F17, PPC::F18, PPC::F19,
  81   PPC::F20, PPC::F21, PPC::F22, PPC::F23,
  82   PPC::F24, PPC::F25, PPC::F26, PPC::F27,
  83   PPC::F28, PPC::F29, PPC::F30, PPC::F31
  84 };
  85 static unsigned VRegs[32] = {
  86   PPC::V0,  PPC::V1,  PPC::V2,  PPC::V3,
  87   PPC::V4,  PPC::V5,  PPC::V6,  PPC::V7,
  88   PPC::V8,  PPC::V9,  PPC::V10, PPC::V11,
  89   PPC::V12, PPC::V13, PPC::V14, PPC::V15,
  90   PPC::V16, PPC::V17, PPC::V18, PPC::V19,
  91   PPC::V20, PPC::V21, PPC::V22, PPC::V23,
  92   PPC::V24, PPC::V25, PPC::V26, PPC::V27,
  93   PPC::V28, PPC::V29, PPC::V30, PPC::V31
  94 };
  95 static unsigned CRBITRegs[32] = {
  96   PPC::CR0LT, PPC::CR0GT, PPC::CR0EQ, PPC::CR0UN,
  97   PPC::CR1LT, PPC::CR1GT, PPC::CR1EQ, PPC::CR1UN,
  98   PPC::CR2LT, PPC::CR2GT, PPC::CR2EQ, PPC::CR2UN,
  99   PPC::CR3LT, PPC::CR3GT, PPC::CR3EQ, PPC::CR3UN,
 100   PPC::CR4LT, PPC::CR4GT, PPC::CR4EQ, PPC::CR4UN,
 101   PPC::CR5LT, PPC::CR5GT, PPC::CR5EQ, PPC::CR5UN,
 102   PPC::CR6LT, PPC::CR6GT, PPC::CR6EQ, PPC::CR6UN,
 103   PPC::CR7LT, PPC::CR7GT, PPC::CR7EQ, PPC::CR7UN
 104 };
 105 static unsigned CRRegs[8] = {
 106   PPC::CR0, PPC::CR1, PPC::CR2, PPC::CR3,
 107   PPC::CR4, PPC::CR5, PPC::CR6, PPC::CR7
 108 };
 109
 110 struct PPCOperand;
 111
 112 class PPCAsmParser : public MCTargetAsmParser {
 113   MCSubtargetInfo &STI;
 114   MCAsmParser &Parser;
 115   bool IsPPC64;
 116
 117   MCAsmParser &getParser() const { return Parser; }
 118   MCAsmLexer &getLexer() const { return Parser.getLexer(); }
 119
 120   void Warning(SMLoc L, const Twine &Msg) { Parser.Warning(L, Msg); }
 121   bool Error(SMLoc L, const Twine &Msg) { return Parser.Error(L, Msg); }
 122
 123   bool isPPC64() const { return IsPPC64; }
 124
 125   bool MatchRegisterName(const AsmToken &Tok,
 126                          unsigned &RegNo, int64_t &IntVal);
 127
 128   virtual bool ParseRegister(unsigned &RegNo, SMLoc &StartLoc, SMLoc &EndLoc);
 129
 130   const MCExpr *ExtractModifierFromExpr(const MCExpr *E,
 131                                         PPCMCExpr::VariantKind &Variant);
 132   bool ParseExpression(const MCExpr *&EVal);
 133
 134   bool ParseOperand(SmallVectorImpl<MCParsedAsmOperand*> &Operands);
 135
 136   bool ParseDirectiveWord(unsigned Size, SMLoc L);
 137   bool ParseDirectiveTC(unsigned Size, SMLoc L);
 138
 139   bool MatchAndEmitInstruction(SMLoc IDLoc, unsigned &Opcode,
 140                                SmallVectorImpl<MCParsedAsmOperand*> &Operands,
 141                                MCStreamer &Out, unsigned &ErrorInfo,
 142                                bool MatchingInlineAsm);
 143
 144   void ProcessInstruction(MCInst &Inst,
 145                           const SmallVectorImpl<MCParsedAsmOperand*> &Ops);
 146
 147   /// @name Auto-generated Match Functions
 148   /// {
 149
 150 #define GET_ASSEMBLER_HEADER
 151 #include "PPCGenAsmMatcher.inc"
 152
 153   /// }
 154
 155
 156 public:
 157   PPCAsmParser(MCSubtargetInfo &_STI, MCAsmParser &_Parser)
 158     : MCTargetAsmParser(), STI(_STI), Parser(_Parser) {
 159     // Check for 64-bit vs. 32-bit pointer mode.
 160     Triple TheTriple(STI.getTargetTriple());
 161     IsPPC64 = TheTriple.getArch() == Triple::ppc64;
 162     // Initialize the set of available features.
 163     setAvailableFeatures(ComputeAvailableFeatures(STI.getFeatureBits()));
 164   }
 165
 166   virtual bool ParseInstruction(ParseInstructionInfo &Info,
 167                                 StringRef Name, SMLoc NameLoc,
 168                                 SmallVectorImpl<MCParsedAsmOperand*> &Operands);
 169
 170   virtual bool ParseDirective(AsmToken DirectiveID);
 171 };
 172
 173 /// PPCOperand - Instances of this class represent a parsed PowerPC machine
 174 /// instruction.
 175 struct PPCOperand : public MCParsedAsmOperand {
 176   enum KindTy {
 177     Token,
 178     Immediate,
 179     Expression
 180   } Kind;
 181
 182   SMLoc StartLoc, EndLoc;
 183   bool IsPPC64;
 184
 185   struct TokOp {
 186     const char *Data;
 187     unsigned Length;
 188   };
 189
 190   struct ImmOp {
 191     int64_t Val;
 192   };
 193
 194   struct ExprOp {
 195     const MCExpr *Val;
 196   };
 197
 198   union {
 199     struct TokOp Tok;
 200     struct ImmOp Imm;
 201     struct ExprOp Expr;
 202   };
 203
 204   PPCOperand(KindTy K) : MCParsedAsmOperand(), Kind(K) {}
 205 public:
 206   PPCOperand(const PPCOperand &o) : MCParsedAsmOperand() {
 207     Kind = o.Kind;
 208     StartLoc = o.StartLoc;
 209     EndLoc = o.EndLoc;
 210     IsPPC64 = o.IsPPC64;
 211     switch (Kind) {
 212     case Token:
 213       Tok = o.Tok;
 214       break;
 215     case Immediate:
 216       Imm = o.Imm;
 217       break;
 218     case Expression:
 219       Expr = o.Expr;
 220       break;
 221     }
 222   }
 223
 224   /// getStartLoc - Get the location of the first token of this operand.
 225   SMLoc getStartLoc() const { return StartLoc; }
 226
 227   /// getEndLoc - Get the location of the last token of this operand.
 228   SMLoc getEndLoc() const { return EndLoc; }
 229
 230   /// isPPC64 - True if this operand is for an instruction in 64-bit mode.
 231   bool isPPC64() const { return IsPPC64; }
 232
 233   int64_t getImm() const {
 234     assert(Kind == Immediate && "Invalid access!");
 235     return Imm.Val;
 236   }
 237
 238   const MCExpr *getExpr() const {
 239     assert(Kind == Expression && "Invalid access!");
 240     return Expr.Val;
 241   }
 242
 243   unsigned getReg() const {
 244     assert(isRegNumber() && "Invalid access!");
 245     return (unsigned) Imm.Val;
 246   }
 247
 248   unsigned getCCReg() const {
 249     assert(isCCRegNumber() && "Invalid access!");
 250     return (unsigned) Imm.Val;
 251   }
 252
 253   unsigned getCRBitMask() const {
 254     assert(isCRBitMask() && "Invalid access!");
 255     return 7 - countTrailingZeros<uint64_t>(Imm.Val);
 256   }
 257
 258   bool isToken() const { return Kind == Token; }
 259   bool isImm() const { return Kind == Immediate || Kind == Expression; }
 260   bool isU5Imm() const { return Kind == Immediate && isUInt<5>(getImm()); }
 261   bool isS5Imm() const { return Kind == Immediate && isInt<5>(getImm()); }
 262   bool isU6Imm() const { return Kind == Immediate && isUInt<6>(getImm()); }
 263   bool isU16Imm() const { return Kind == Expression ||
 264                                  (Kind == Immediate && isUInt<16>(getImm())); }
 265   bool isS16Imm() const { return Kind == Expression ||
 266                                  (Kind == Immediate && isInt<16>(getImm())); }
 267   bool isS16ImmX4() const { return Kind == Expression ||
 268                                    (Kind == Immediate && isInt<16>(getImm()) &&
 269                                     (getImm() & 3) == 0); }
 270   bool isDirectBr() const { return Kind == Expression ||
 271                                    (Kind == Immediate && isInt<26>(getImm()) &&
 272                                     (getImm() & 3) == 0); }
 273   bool isCondBr() const { return Kind == Expression ||
 274                                  (Kind == Immediate && isInt<16>(getImm()) &&
 275                                   (getImm() & 3) == 0); }
 276   bool isRegNumber() const { return Kind == Immediate && isUInt<5>(getImm()); }
 277   bool isCCRegNumber() const { return Kind == Immediate &&
 278                                       isUInt<3>(getImm()); }
 279   bool isCRBitMask() const { return Kind == Immediate && isUInt<8>(getImm()) &&
 280                                     isPowerOf2_32(getImm()); }
 281   bool isMem() const { return false; }
 282   bool isReg() const { return false; }
 283
 284   void addRegOperands(MCInst &Inst, unsigned N) const {
 285     llvm_unreachable("addRegOperands");
 286   }
 287
 288   void addRegGPRCOperands(MCInst &Inst, unsigned N) const {
 289     assert(N == 1 && "Invalid number of operands!");
 290     Inst.addOperand(MCOperand::CreateReg(RRegs[getReg()]));
 291   }
 292
 293   void addRegGPRCNoR0Operands(MCInst &Inst, unsigned N) const {
 294     assert(N == 1 && "Invalid number of operands!");
 295     Inst.addOperand(MCOperand::CreateReg(RRegsNoR0[getReg()]));
 296   }
 297
 298   void addRegG8RCOperands(MCInst &Inst, unsigned N) const {
 299     assert(N == 1 && "Invalid number of operands!");
 300     Inst.addOperand(MCOperand::CreateReg(XRegs[getReg()]));
 301   }
 302
 303   void addRegG8RCNoX0Operands(MCInst &Inst, unsigned N) const {
 304     assert(N == 1 && "Invalid number of operands!");
 305     Inst.addOperand(MCOperand::CreateReg(XRegsNoX0[getReg()]));
 306   }
 307
 308   void addRegGxRCOperands(MCInst &Inst, unsigned N) const {
 309     if (isPPC64())
 310       addRegG8RCOperands(Inst, N);
 311     else
 312       addRegGPRCOperands(Inst, N);
 313   }
 314
 315   void addRegGxRCNoR0Operands(MCInst &Inst, unsigned N) const {
 316     if (isPPC64())
 317       addRegG8RCNoX0Operands(Inst, N);
 318     else
 319       addRegGPRCNoR0Operands(Inst, N);
 320   }
 321
 322   void addRegF4RCOperands(MCInst &Inst, unsigned N) const {
 323     assert(N == 1 && "Invalid number of operands!");
 324     Inst.addOperand(MCOperand::CreateReg(FRegs[getReg()]));
 325   }
 326
 327   void addRegF8RCOperands(MCInst &Inst, unsigned N) const {
 328     assert(N == 1 && "Invalid number of operands!");
 329     Inst.addOperand(MCOperand::CreateReg(FRegs[getReg()]));
 330   }
 331
 332   void addRegVRRCOperands(MCInst &Inst, unsigned N) const {
 333     assert(N == 1 && "Invalid number of operands!");
 334     Inst.addOperand(MCOperand::CreateReg(VRegs[getReg()]));
 335   }
 336
 337   void addRegCRBITRCOperands(MCInst &Inst, unsigned N) const {
 338     assert(N == 1 && "Invalid number of operands!");
 339     Inst.addOperand(MCOperand::CreateReg(CRBITRegs[getReg()]));
 340   }
 341
 342   void addRegCRRCOperands(MCInst &Inst, unsigned N) const {
 343     assert(N == 1 && "Invalid number of operands!");
 344     Inst.addOperand(MCOperand::CreateReg(CRRegs[getCCReg()]));
 345   }
 346
 347   void addCRBitMaskOperands(MCInst &Inst, unsigned N) const {
 348     assert(N == 1 && "Invalid number of operands!");
 349     Inst.addOperand(MCOperand::CreateReg(CRRegs[getCRBitMask()]));
 350   }
 351
 352   void addImmOperands(MCInst &Inst, unsigned N) const {
 353     assert(N == 1 && "Invalid number of operands!");
 354     if (Kind == Immediate)
 355       Inst.addOperand(MCOperand::CreateImm(getImm()));
 356     else
 357       Inst.addOperand(MCOperand::CreateExpr(getExpr()));
 358   }
 359
 360   void addBranchTargetOperands(MCInst &Inst, unsigned N) const {
 361     assert(N == 1 && "Invalid number of operands!");
 362     if (Kind == Immediate)
 363       Inst.addOperand(MCOperand::CreateImm(getImm() / 4));
 364     else
 365       Inst.addOperand(MCOperand::CreateExpr(getExpr()));
 366   }
 367
 368   StringRef getToken() const {
 369     assert(Kind == Token && "Invalid access!");
 370     return StringRef(Tok.Data, Tok.Length);
 371   }
 372
 373   virtual void print(raw_ostream &OS) const;
 374
 375   static PPCOperand *CreateToken(StringRef Str, SMLoc S, bool IsPPC64) {
 376     PPCOperand *Op = new PPCOperand(Token);
 377     Op->Tok.Data = Str.data();
 378     Op->Tok.Length = Str.size();
 379     Op->StartLoc = S;
 380     Op->EndLoc = S;
 381     Op->IsPPC64 = IsPPC64;
 382     return Op;
 383   }
 384
 385   static PPCOperand *CreateImm(int64_t Val, SMLoc S, SMLoc E, bool IsPPC64) {
 386     PPCOperand *Op = new PPCOperand(Immediate);
 387     Op->Imm.Val = Val;
 388     Op->StartLoc = S;
 389     Op->EndLoc = E;
 390     Op->IsPPC64 = IsPPC64;
 391     return Op;
 392   }
 393
 394   static PPCOperand *CreateExpr(const MCExpr *Val,
 395                                 SMLoc S, SMLoc E, bool IsPPC64) {
 396     PPCOperand *Op = new PPCOperand(Expression);
 397     Op->Expr.Val = Val;
 398     Op->StartLoc = S;
 399     Op->EndLoc = E;
 400     Op->IsPPC64 = IsPPC64;
 401     return Op;
 402   }
 403 };
 404
 405 } // end anonymous namespace.
 406
 407 void PPCOperand::print(raw_ostream &OS) const {
 408   switch (Kind) {
 409   case Token:
 410     OS << "'" << getToken() << "'";
 411     break;
 412   case Immediate:
 413     OS << getImm();
 414     break;
 415   case Expression:
 416     getExpr()->print(OS);
 417     break;
 418   }
 419 }
 420
 421
 422 void PPCAsmParser::
 423 ProcessInstruction(MCInst &Inst,
 424                    const SmallVectorImpl<MCParsedAsmOperand*> &Operands) {
 425   switch (Inst.getOpcode()) {
 426   case PPC::LAx: {
 427     MCInst TmpInst;
 428     TmpInst.setOpcode(PPC::LA);
 429     TmpInst.addOperand(Inst.getOperand(0));
 430     TmpInst.addOperand(Inst.getOperand(2));
 431     TmpInst.addOperand(Inst.getOperand(1));
 432     Inst = TmpInst;
 433     break;
 434   }
 435   case PPC::SUBI: {
 436     MCInst TmpInst;
 437     int64_t N = Inst.getOperand(2).getImm();
 438     TmpInst.setOpcode(PPC::ADDI);
 439     TmpInst.addOperand(Inst.getOperand(0));
 440     TmpInst.addOperand(Inst.getOperand(1));
 441     TmpInst.addOperand(MCOperand::CreateImm(-N));
 442     Inst = TmpInst;
 443     break;
 444   }
 445   case PPC::SUBIS: {
 446     MCInst TmpInst;
 447     int64_t N = Inst.getOperand(2).getImm();
 448     TmpInst.setOpcode(PPC::ADDIS);
 449     TmpInst.addOperand(Inst.getOperand(0));
 450     TmpInst.addOperand(Inst.getOperand(1));
 451     TmpInst.addOperand(MCOperand::CreateImm(-N));
 452     Inst = TmpInst;
 453     break;
 454   }
 455   case PPC::SUBIC: {
 456     MCInst TmpInst;
 457     int64_t N = Inst.getOperand(2).getImm();
 458     TmpInst.setOpcode(PPC::ADDIC);
 459     TmpInst.addOperand(Inst.getOperand(0));
 460     TmpInst.addOperand(Inst.getOperand(1));
 461     TmpInst.addOperand(MCOperand::CreateImm(-N));
 462     Inst = TmpInst;
 463     break;
 464   }
 465   case PPC::SUBICo: {
 466     MCInst TmpInst;
 467     int64_t N = Inst.getOperand(2).getImm();
 468     TmpInst.setOpcode(PPC::ADDICo);
 469     TmpInst.addOperand(Inst.getOperand(0));
 470     TmpInst.addOperand(Inst.getOperand(1));
 471     TmpInst.addOperand(MCOperand::CreateImm(-N));
 472     Inst = TmpInst;
 473     break;
 474   }
 475   case PPC::SLWI: {
 476     MCInst TmpInst;
 477     int64_t N = Inst.getOperand(2).getImm();
 478     TmpInst.setOpcode(PPC::RLWINM);
 479     TmpInst.addOperand(Inst.getOperand(0));
 480     TmpInst.addOperand(Inst.getOperand(1));
 481     TmpInst.addOperand(MCOperand::CreateImm(N));
 482     TmpInst.addOperand(MCOperand::CreateImm(0));
 483     TmpInst.addOperand(MCOperand::CreateImm(31 - N));
 484     Inst = TmpInst;
 485     break;
 486   }
 487   case PPC::SRWI: {
 488     MCInst TmpInst;
 489     int64_t N = Inst.getOperand(2).getImm();
 490     TmpInst.setOpcode(PPC::RLWINM);
 491     TmpInst.addOperand(Inst.getOperand(0));
 492     TmpInst.addOperand(Inst.getOperand(1));
 493     TmpInst.addOperand(MCOperand::CreateImm(32 - N));
 494     TmpInst.addOperand(MCOperand::CreateImm(N));
 495     TmpInst.addOperand(MCOperand::CreateImm(31));
 496     Inst = TmpInst;
 497     break;
 498   }
 499   case PPC::SLDI: {
 500     MCInst TmpInst;
 501     int64_t N = Inst.getOperand(2).getImm();
 502     TmpInst.setOpcode(PPC::RLDICR);
 503     TmpInst.addOperand(Inst.getOperand(0));
 504     TmpInst.addOperand(Inst.getOperand(1));
 505     TmpInst.addOperand(MCOperand::CreateImm(N));
 506     TmpInst.addOperand(MCOperand::CreateImm(63 - N));
 507     Inst = TmpInst;
 508     break;
 509   }
 510   case PPC::SRDI: {
 511     MCInst TmpInst;
 512     int64_t N = Inst.getOperand(2).getImm();
 513     TmpInst.setOpcode(PPC::RLDICL);
 514     TmpInst.addOperand(Inst.getOperand(0));
 515     TmpInst.addOperand(Inst.getOperand(1));
 516     TmpInst.addOperand(MCOperand::CreateImm(64 - N));
 517     TmpInst.addOperand(MCOperand::CreateImm(N));
 518     Inst = TmpInst;
 519     break;
 520   }
 521   }
 522 }
 523
 524 bool PPCAsmParser::
 525 MatchAndEmitInstruction(SMLoc IDLoc, unsigned &Opcode,
 526                         SmallVectorImpl<MCParsedAsmOperand*> &Operands,
 527                         MCStreamer &Out, unsigned &ErrorInfo,
 528                         bool MatchingInlineAsm) {
 529   MCInst Inst;
 530
 531   switch (MatchInstructionImpl(Operands, Inst, ErrorInfo, MatchingInlineAsm)) {
 532   default: break;
 533   case Match_Success:
 534     // Post-process instructions (typically extended mnemonics)
 535     ProcessInstruction(Inst, Operands);
 536     Inst.setLoc(IDLoc);
 537     Out.EmitInstruction(Inst);
 538     return false;
 539   case Match_MissingFeature:
 540     return Error(IDLoc, "instruction use requires an option to be enabled");
 541   case Match_MnemonicFail:
 542       return Error(IDLoc, "unrecognized instruction mnemonic");
 543   case Match_InvalidOperand: {
 544     SMLoc ErrorLoc = IDLoc;
 545     if (ErrorInfo != ~0U) {
 546       if (ErrorInfo >= Operands.size())
 547         return Error(IDLoc, "too few operands for instruction");
 548
 549       ErrorLoc = ((PPCOperand*)Operands[ErrorInfo])->getStartLoc();
 550       if (ErrorLoc == SMLoc()) ErrorLoc = IDLoc;
 551     }
 552
 553     return Error(ErrorLoc, "invalid operand for instruction");
 554   }
 555   }
 556
 557   llvm_unreachable("Implement any new match types added!");
 558 }
 559
 560 bool PPCAsmParser::
 561 MatchRegisterName(const AsmToken &Tok, unsigned &RegNo, int64_t &IntVal) {
 562   if (Tok.is(AsmToken::Identifier)) {
 563     StringRef Name = Tok.getString();
 564
 565     if (Name.equals_lower("lr")) {
 566       RegNo = isPPC64()? PPC::LR8 : PPC::LR;
 567       IntVal = 8;
 568       return false;
 569     } else if (Name.equals_lower("ctr")) {
 570       RegNo = isPPC64()? PPC::CTR8 : PPC::CTR;
 571       IntVal = 9;
 572       return false;
 573     } else if (Name.substr(0, 1).equals_lower("r") &&
 574                !Name.substr(1).getAsInteger(10, IntVal) && IntVal < 32) {
 575       RegNo = isPPC64()? XRegs[IntVal] : RRegs[IntVal];
 576       return false;
 577     } else if (Name.substr(0, 1).equals_lower("f") &&
 578                !Name.substr(1).getAsInteger(10, IntVal) && IntVal < 32) {
 579       RegNo = FRegs[IntVal];
 580       return false;
 581     } else if (Name.substr(0, 1).equals_lower("v") &&
 582                !Name.substr(1).getAsInteger(10, IntVal) && IntVal < 32) {
 583       RegNo = VRegs[IntVal];
 584       return false;
 585     } else if (Name.substr(0, 2).equals_lower("cr") &&
 586                !Name.substr(2).getAsInteger(10, IntVal) && IntVal < 8) {
 587       RegNo = CRRegs[IntVal];
 588       return false;
 589     }
 590   }
 591
 592   return true;
 593 }
 594
 595 bool PPCAsmParser::
 596 ParseRegister(unsigned &RegNo, SMLoc &StartLoc, SMLoc &EndLoc) {
 597   const AsmToken &Tok = Parser.getTok();
 598   StartLoc = Tok.getLoc();
 599   EndLoc = Tok.getEndLoc();
 600   RegNo = 0;
 601   int64_t IntVal;
 602
 603   if (!MatchRegisterName(Tok, RegNo, IntVal)) {
 604     Parser.Lex(); // Eat identifier token.
 605     return false;
 606   }
 607
 608   return Error(StartLoc, "invalid register name");
 609 }
 610
 611 /// Extract \code @l/@ha \endcode modifier from expression.  Recursively scan
 612 /// the expression and check for VK_PPC_LO/HI/HA
 613 /// symbol variants.  If all symbols with modifier use the same
 614 /// variant, return the corresponding PPCMCExpr::VariantKind,
 615 /// and a modified expression using the default symbol variant.
 616 /// Otherwise, return NULL.
 617 const MCExpr *PPCAsmParser::
 618 ExtractModifierFromExpr(const MCExpr *E,
 619                         PPCMCExpr::VariantKind &Variant) {
 620   MCContext &Context = getParser().getContext();
 621   Variant = PPCMCExpr::VK_PPC_None;
 622
 623   switch (E->getKind()) {
 624   case MCExpr::Target:
 625   case MCExpr::Constant:
 626     return 0;
 627
 628   case MCExpr::SymbolRef: {
 629     const MCSymbolRefExpr *SRE = cast<MCSymbolRefExpr>(E);
 630
 631     switch (SRE->getKind()) {
 632     case MCSymbolRefExpr::VK_PPC_LO:
 633       Variant = PPCMCExpr::VK_PPC_LO;
 634       break;
 635     case MCSymbolRefExpr::VK_PPC_HI:
 636       Variant = PPCMCExpr::VK_PPC_HI;
 637       break;
 638     case MCSymbolRefExpr::VK_PPC_HA:
 639       Variant = PPCMCExpr::VK_PPC_HA;
 640       break;
 641     case MCSymbolRefExpr::VK_PPC_HIGHER:
 642       Variant = PPCMCExpr::VK_PPC_HIGHER;
 643       break;
 644     case MCSymbolRefExpr::VK_PPC_HIGHERA:
 645       Variant = PPCMCExpr::VK_PPC_HIGHERA;
 646       break;
 647     case MCSymbolRefExpr::VK_PPC_HIGHEST:
 648       Variant = PPCMCExpr::VK_PPC_HIGHEST;
 649       break;
 650     case MCSymbolRefExpr::VK_PPC_HIGHESTA:
 651       Variant = PPCMCExpr::VK_PPC_HIGHESTA;
 652       break;
 653     default:
 654       return 0;
 655     }
 656
 657     return MCSymbolRefExpr::Create(&SRE->getSymbol(), Context);
 658   }
 659
 660   case MCExpr::Unary: {
 661     const MCUnaryExpr *UE = cast<MCUnaryExpr>(E);
 662     const MCExpr *Sub = ExtractModifierFromExpr(UE->getSubExpr(), Variant);
 663     if (!Sub)
 664       return 0;
 665     return MCUnaryExpr::Create(UE->getOpcode(), Sub, Context);
 666   }
 667
 668   case MCExpr::Binary: {
 669     const MCBinaryExpr *BE = cast<MCBinaryExpr>(E);
 670     PPCMCExpr::VariantKind LHSVariant, RHSVariant;
 671     const MCExpr *LHS = ExtractModifierFromExpr(BE->getLHS(), LHSVariant);
 672     const MCExpr *RHS = ExtractModifierFromExpr(BE->getRHS(), RHSVariant);
 673
 674     if (!LHS && !RHS)
 675       return 0;
 676
 677     if (!LHS) LHS = BE->getLHS();
 678     if (!RHS) RHS = BE->getRHS();
 679
 680     if (LHSVariant == PPCMCExpr::VK_PPC_None)
 681       Variant = RHSVariant;
 682     else if (RHSVariant == PPCMCExpr::VK_PPC_None)
 683       Variant = LHSVariant;
 684     else if (LHSVariant == RHSVariant)
 685       Variant = LHSVariant;
 686     else
 687       return 0;
 688
 689     return MCBinaryExpr::Create(BE->getOpcode(), LHS, RHS, Context);
 690   }
 691   }
 692
 693   llvm_unreachable("Invalid expression kind!");
 694 }
 695
 696 /// Parse an expression.  This differs from the default "parseExpression"
 697 /// in that it handles complex \code @l/@ha \endcode modifiers.
 698 bool PPCAsmParser::
 699 ParseExpression(const MCExpr *&EVal) {
 700   if (getParser().parseExpression(EVal))
 701     return true;
 702
 703   PPCMCExpr::VariantKind Variant;
 704   const MCExpr *E = ExtractModifierFromExpr(EVal, Variant);
 705   if (E)
 706     EVal = PPCMCExpr::Create(Variant, E, getParser().getContext());
 707
 708   return false;
 709 }
 710
 711 bool PPCAsmParser::
 712 ParseOperand(SmallVectorImpl<MCParsedAsmOperand*> &Operands) {
 713   SMLoc S = Parser.getTok().getLoc();
 714   SMLoc E = SMLoc::getFromPointer(Parser.getTok().getLoc().getPointer() - 1);
 715   const MCExpr *EVal;
 716   PPCOperand *Op;
 717
 718   // Attempt to parse the next token as an immediate
 719   switch (getLexer().getKind()) {
 720   // Special handling for register names.  These are interpreted
 721   // as immediates corresponding to the register number.
 722   case AsmToken::Percent:
 723     Parser.Lex(); // Eat the '%'.
 724     unsigned RegNo;
 725     int64_t IntVal;
 726     if (!MatchRegisterName(Parser.getTok(), RegNo, IntVal)) {
 727       Parser.Lex(); // Eat the identifier token.
 728       Op = PPCOperand::CreateImm(IntVal, S, E, isPPC64());
 729       Operands.push_back(Op);
 730       return false;
 731     }
 732     return Error(S, "invalid register name");
 733
 734   // All other expressions
 735   case AsmToken::LParen:
 736   case AsmToken::Plus:
 737   case AsmToken::Minus:
 738   case AsmToken::Integer:
 739   case AsmToken::Identifier:
 740   case AsmToken::Dot:
 741   case AsmToken::Dollar:
 742     if (!ParseExpression(EVal))
 743       break;
 744     /* fall through */
 745   default:
 746     return Error(S, "unknown operand");
 747   }
 748
 749   if (const MCConstantExpr *CE = dyn_cast<MCConstantExpr>(EVal))
 750     Op = PPCOperand::CreateImm(CE->getValue(), S, E, isPPC64());
 751   else
 752     Op = PPCOperand::CreateExpr(EVal, S, E, isPPC64());
 753
 754   // Push the parsed operand into the list of operands
 755   Operands.push_back(Op);
 756
 757   // Check for D-form memory operands
 758   if (getLexer().is(AsmToken::LParen)) {
 759     Parser.Lex(); // Eat the '('.
 760     S = Parser.getTok().getLoc();
 761
 762     int64_t IntVal;
 763     switch (getLexer().getKind()) {
 764     case AsmToken::Percent:
 765       Parser.Lex(); // Eat the '%'.
 766       unsigned RegNo;
 767       if (MatchRegisterName(Parser.getTok(), RegNo, IntVal))
 768         return Error(S, "invalid register name");
 769       Parser.Lex(); // Eat the identifier token.
 770       break;
 771
 772     case AsmToken::Integer:
 773       if (getParser().parseAbsoluteExpression(IntVal) ||
 774           IntVal < 0 || IntVal > 31)
 775         return Error(S, "invalid register number");
 776       break;
 777
 778     default:
 779       return Error(S, "invalid memory operand");
 780     }
 781
 782     if (getLexer().isNot(AsmToken::RParen))
 783       return Error(Parser.getTok().getLoc(), "missing ')'");
 784     E = Parser.getTok().getLoc();
 785     Parser.Lex(); // Eat the ')'.
 786
 787     Op = PPCOperand::CreateImm(IntVal, S, E, isPPC64());
 788     Operands.push_back(Op);
 789   }
 790
 791   return false;
 792 }
 793
 794 /// Parse an instruction mnemonic followed by its operands.
 795 bool PPCAsmParser::
 796 ParseInstruction(ParseInstructionInfo &Info, StringRef Name, SMLoc NameLoc,
 797                  SmallVectorImpl<MCParsedAsmOperand*> &Operands) {
 798   // The first operand is the token for the instruction name.
 799   // If the next character is a '+' or '-', we need to add it to the
 800   // instruction name, to match what TableGen is doing.
 801   if (getLexer().is(AsmToken::Plus)) {
 802     getLexer().Lex();
 803     char *NewOpcode = new char[Name.size() + 1];
 804     memcpy(NewOpcode, Name.data(), Name.size());
 805     NewOpcode[Name.size()] = '+';
 806     Name = StringRef(NewOpcode, Name.size() + 1);
 807   }
 808   if (getLexer().is(AsmToken::Minus)) {
 809     getLexer().Lex();
 810     char *NewOpcode = new char[Name.size() + 1];
 811     memcpy(NewOpcode, Name.data(), Name.size());
 812     NewOpcode[Name.size()] = '-';
 813     Name = StringRef(NewOpcode, Name.size() + 1);
 814   }
 815   // If the instruction ends in a '.', we need to create a separate
 816   // token for it, to match what TableGen is doing.
 817   size_t Dot = Name.find('.');
 818   StringRef Mnemonic = Name.slice(0, Dot);
 819   Operands.push_back(PPCOperand::CreateToken(Mnemonic, NameLoc, isPPC64()));
 820   if (Dot != StringRef::npos) {
 821     SMLoc DotLoc = SMLoc::getFromPointer(NameLoc.getPointer() + Dot);
 822     StringRef DotStr = Name.slice(Dot, StringRef::npos);
 823     Operands.push_back(PPCOperand::CreateToken(DotStr, DotLoc, isPPC64()));
 824   }
 825
 826   // If there are no more operands then finish
 827   if (getLexer().is(AsmToken::EndOfStatement))
 828     return false;
 829
 830   // Parse the first operand
 831   if (ParseOperand(Operands))
 832     return true;
 833
 834   while (getLexer().isNot(AsmToken::EndOfStatement) &&
 835          getLexer().is(AsmToken::Comma)) {
 836     // Consume the comma token
 837     getLexer().Lex();
 838
 839     // Parse the next operand
 840     if (ParseOperand(Operands))
 841       return true;
 842   }
 843
 844   return false;
 845 }
 846
 847 /// ParseDirective parses the PPC specific directives
 848 bool PPCAsmParser::ParseDirective(AsmToken DirectiveID) {
 849   StringRef IDVal = DirectiveID.getIdentifier();
 850   if (IDVal == ".word")
 851     return ParseDirectiveWord(4, DirectiveID.getLoc());
 852   if (IDVal == ".tc")
 853     return ParseDirectiveTC(isPPC64()? 8 : 4, DirectiveID.getLoc());
 854   return true;
 855 }
 856
 857 /// ParseDirectiveWord
 858 ///  ::= .word [ expression (, expression)* ]
 859 bool PPCAsmParser::ParseDirectiveWord(unsigned Size, SMLoc L) {
 860   if (getLexer().isNot(AsmToken::EndOfStatement)) {
 861     for (;;) {
 862       const MCExpr *Value;
 863       if (getParser().parseExpression(Value))
 864         return true;
 865
 866       getParser().getStreamer().EmitValue(Value, Size);
 867
 868       if (getLexer().is(AsmToken::EndOfStatement))
 869         break;
 870
 871       if (getLexer().isNot(AsmToken::Comma))
 872         return Error(L, "unexpected token in directive");
 873       Parser.Lex();
 874     }
 875   }
 876
 877   Parser.Lex();
 878   return false;
 879 }
 880
 881 /// ParseDirectiveTC
 882 ///  ::= .tc [ symbol (, expression)* ]
 883 bool PPCAsmParser::ParseDirectiveTC(unsigned Size, SMLoc L) {
 884   // Skip TC symbol, which is only used with XCOFF.
 885   while (getLexer().isNot(AsmToken::EndOfStatement)
 886          && getLexer().isNot(AsmToken::Comma))
 887     Parser.Lex();
 888   if (getLexer().isNot(AsmToken::Comma))
 889     return Error(L, "unexpected token in directive");
 890   Parser.Lex();
 891
 892   // Align to word size.
 893   getParser().getStreamer().EmitValueToAlignment(Size);
 894
 895   // Emit expressions.
 896   return ParseDirectiveWord(Size, L);
 897 }
 898
 899 /// Force static initialization.
 900 extern "C" void LLVMInitializePowerPCAsmParser() {
 901   RegisterMCAsmParser<PPCAsmParser> A(ThePPC32Target);
 902   RegisterMCAsmParser<PPCAsmParser> B(ThePPC64Target);
 903 }
 904
 905 #define GET_REGISTER_MATCHER
 906 #define GET_MATCHER_IMPLEMENTATION
 907 #include "PPCGenAsmMatcher.inc"