lib/Target/PowerPC/AsmParser/PPCAsmParser.cpp

   1 //===-- PPCAsmParser.cpp - Parse PowerPC asm to MCInst instructions ---------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9
  10 #include "MCTargetDesc/PPCMCTargetDesc.h"
  11 #include "MCTargetDesc/PPCMCExpr.h"
  12 #include "PPCTargetStreamer.h"
  13 #include "llvm/ADT/STLExtras.h"
  14 #include "llvm/ADT/SmallString.h"
  15 #include "llvm/ADT/SmallVector.h"
  16 #include "llvm/ADT/StringSwitch.h"
  17 #include "llvm/ADT/Twine.h"
  18 #include "llvm/MC/MCContext.h"
  19 #include "llvm/MC/MCExpr.h"
  20 #include "llvm/MC/MCInst.h"
  21 #include "llvm/MC/MCInstrInfo.h"
  22 #include "llvm/MC/MCParser/MCAsmLexer.h"
  23 #include "llvm/MC/MCParser/MCAsmParser.h"
  24 #include "llvm/MC/MCParser/MCParsedAsmOperand.h"
  25 #include "llvm/MC/MCRegisterInfo.h"
  26 #include "llvm/MC/MCStreamer.h"
  27 #include "llvm/MC/MCSubtargetInfo.h"
  28 #include "llvm/MC/MCTargetAsmParser.h"
  29 #include "llvm/Support/SourceMgr.h"
  30 #include "llvm/Support/TargetRegistry.h"
  31 #include "llvm/Support/raw_ostream.h"
  32
  33 using namespace llvm;
  34
  35 namespace {
  36
  37 static unsigned RRegs[32] = {
  38   PPC::R0,  PPC::R1,  PPC::R2,  PPC::R3,
  39   PPC::R4,  PPC::R5,  PPC::R6,  PPC::R7,
  40   PPC::R8,  PPC::R9,  PPC::R10, PPC::R11,
  41   PPC::R12, PPC::R13, PPC::R14, PPC::R15,
  42   PPC::R16, PPC::R17, PPC::R18, PPC::R19,
  43   PPC::R20, PPC::R21, PPC::R22, PPC::R23,
  44   PPC::R24, PPC::R25, PPC::R26, PPC::R27,
  45   PPC::R28, PPC::R29, PPC::R30, PPC::R31
  46 };
  47 static unsigned RRegsNoR0[32] = {
  48   PPC::ZERO,
  49             PPC::R1,  PPC::R2,  PPC::R3,
  50   PPC::R4,  PPC::R5,  PPC::R6,  PPC::R7,
  51   PPC::R8,  PPC::R9,  PPC::R10, PPC::R11,
  52   PPC::R12, PPC::R13, PPC::R14, PPC::R15,
  53   PPC::R16, PPC::R17, PPC::R18, PPC::R19,
  54   PPC::R20, PPC::R21, PPC::R22, PPC::R23,
  55   PPC::R24, PPC::R25, PPC::R26, PPC::R27,
  56   PPC::R28, PPC::R29, PPC::R30, PPC::R31
  57 };
  58 static unsigned XRegs[32] = {
  59   PPC::X0,  PPC::X1,  PPC::X2,  PPC::X3,
  60   PPC::X4,  PPC::X5,  PPC::X6,  PPC::X7,
  61   PPC::X8,  PPC::X9,  PPC::X10, PPC::X11,
  62   PPC::X12, PPC::X13, PPC::X14, PPC::X15,
  63   PPC::X16, PPC::X17, PPC::X18, PPC::X19,
  64   PPC::X20, PPC::X21, PPC::X22, PPC::X23,
  65   PPC::X24, PPC::X25, PPC::X26, PPC::X27,
  66   PPC::X28, PPC::X29, PPC::X30, PPC::X31
  67 };
  68 static unsigned XRegsNoX0[32] = {
  69   PPC::ZERO8,
  70             PPC::X1,  PPC::X2,  PPC::X3,
  71   PPC::X4,  PPC::X5,  PPC::X6,  PPC::X7,
  72   PPC::X8,  PPC::X9,  PPC::X10, PPC::X11,
  73   PPC::X12, PPC::X13, PPC::X14, PPC::X15,
  74   PPC::X16, PPC::X17, PPC::X18, PPC::X19,
  75   PPC::X20, PPC::X21, PPC::X22, PPC::X23,
  76   PPC::X24, PPC::X25, PPC::X26, PPC::X27,
  77   PPC::X28, PPC::X29, PPC::X30, PPC::X31
  78 };
  79 static unsigned FRegs[32] = {
  80   PPC::F0,  PPC::F1,  PPC::F2,  PPC::F3,
  81   PPC::F4,  PPC::F5,  PPC::F6,  PPC::F7,
  82   PPC::F8,  PPC::F9,  PPC::F10, PPC::F11,
  83   PPC::F12, PPC::F13, PPC::F14, PPC::F15,
  84   PPC::F16, PPC::F17, PPC::F18, PPC::F19,
  85   PPC::F20, PPC::F21, PPC::F22, PPC::F23,
  86   PPC::F24, PPC::F25, PPC::F26, PPC::F27,
  87   PPC::F28, PPC::F29, PPC::F30, PPC::F31
  88 };
  89 static unsigned VRegs[32] = {
  90   PPC::V0,  PPC::V1,  PPC::V2,  PPC::V3,
  91   PPC::V4,  PPC::V5,  PPC::V6,  PPC::V7,
  92   PPC::V8,  PPC::V9,  PPC::V10, PPC::V11,
  93   PPC::V12, PPC::V13, PPC::V14, PPC::V15,
  94   PPC::V16, PPC::V17, PPC::V18, PPC::V19,
  95   PPC::V20, PPC::V21, PPC::V22, PPC::V23,
  96   PPC::V24, PPC::V25, PPC::V26, PPC::V27,
  97   PPC::V28, PPC::V29, PPC::V30, PPC::V31
  98 };
  99 static unsigned VSRegs[64] = {
 100   PPC::VSL0,  PPC::VSL1,  PPC::VSL2,  PPC::VSL3,
 101   PPC::VSL4,  PPC::VSL5,  PPC::VSL6,  PPC::VSL7,
 102   PPC::VSL8,  PPC::VSL9,  PPC::VSL10, PPC::VSL11,
 103   PPC::VSL12, PPC::VSL13, PPC::VSL14, PPC::VSL15,
 104   PPC::VSL16, PPC::VSL17, PPC::VSL18, PPC::VSL19,
 105   PPC::VSL20, PPC::VSL21, PPC::VSL22, PPC::VSL23,
 106   PPC::VSL24, PPC::VSL25, PPC::VSL26, PPC::VSL27,
 107   PPC::VSL28, PPC::VSL29, PPC::VSL30, PPC::VSL31,
 108
 109   PPC::VSH0,  PPC::VSH1,  PPC::VSH2,  PPC::VSH3,
 110   PPC::VSH4,  PPC::VSH5,  PPC::VSH6,  PPC::VSH7,
 111   PPC::VSH8,  PPC::VSH9,  PPC::VSH10, PPC::VSH11,
 112   PPC::VSH12, PPC::VSH13, PPC::VSH14, PPC::VSH15,
 113   PPC::VSH16, PPC::VSH17, PPC::VSH18, PPC::VSH19,
 114   PPC::VSH20, PPC::VSH21, PPC::VSH22, PPC::VSH23,
 115   PPC::VSH24, PPC::VSH25, PPC::VSH26, PPC::VSH27,
 116   PPC::VSH28, PPC::VSH29, PPC::VSH30, PPC::VSH31
 117 };
 118 static unsigned VSFRegs[64] = {
 119   PPC::F0,  PPC::F1,  PPC::F2,  PPC::F3,
 120   PPC::F4,  PPC::F5,  PPC::F6,  PPC::F7,
 121   PPC::F8,  PPC::F9,  PPC::F10, PPC::F11,
 122   PPC::F12, PPC::F13, PPC::F14, PPC::F15,
 123   PPC::F16, PPC::F17, PPC::F18, PPC::F19,
 124   PPC::F20, PPC::F21, PPC::F22, PPC::F23,
 125   PPC::F24, PPC::F25, PPC::F26, PPC::F27,
 126   PPC::F28, PPC::F29, PPC::F30, PPC::F31,
 127
 128   PPC::VF0,  PPC::VF1,  PPC::VF2,  PPC::VF3,
 129   PPC::VF4,  PPC::VF5,  PPC::VF6,  PPC::VF7,
 130   PPC::VF8,  PPC::VF9,  PPC::VF10, PPC::VF11,
 131   PPC::VF12, PPC::VF13, PPC::VF14, PPC::VF15,
 132   PPC::VF16, PPC::VF17, PPC::VF18, PPC::VF19,
 133   PPC::VF20, PPC::VF21, PPC::VF22, PPC::VF23,
 134   PPC::VF24, PPC::VF25, PPC::VF26, PPC::VF27,
 135   PPC::VF28, PPC::VF29, PPC::VF30, PPC::VF31
 136 };
 137 static unsigned CRBITRegs[32] = {
 138   PPC::CR0LT, PPC::CR0GT, PPC::CR0EQ, PPC::CR0UN,
 139   PPC::CR1LT, PPC::CR1GT, PPC::CR1EQ, PPC::CR1UN,
 140   PPC::CR2LT, PPC::CR2GT, PPC::CR2EQ, PPC::CR2UN,
 141   PPC::CR3LT, PPC::CR3GT, PPC::CR3EQ, PPC::CR3UN,
 142   PPC::CR4LT, PPC::CR4GT, PPC::CR4EQ, PPC::CR4UN,
 143   PPC::CR5LT, PPC::CR5GT, PPC::CR5EQ, PPC::CR5UN,
 144   PPC::CR6LT, PPC::CR6GT, PPC::CR6EQ, PPC::CR6UN,
 145   PPC::CR7LT, PPC::CR7GT, PPC::CR7EQ, PPC::CR7UN
 146 };
 147 static unsigned CRRegs[8] = {
 148   PPC::CR0, PPC::CR1, PPC::CR2, PPC::CR3,
 149   PPC::CR4, PPC::CR5, PPC::CR6, PPC::CR7
 150 };
 151
 152 // Evaluate an expression containing condition register
 153 // or condition register field symbols.  Returns positive
 154 // value on success, or -1 on error.
 155 static int64_t
 156 EvaluateCRExpr(const MCExpr *E) {
 157   switch (E->getKind()) {
 158   case MCExpr::Target:
 159     return -1;
 160
 161   case MCExpr::Constant: {
 162     int64_t Res = cast<MCConstantExpr>(E)->getValue();
 163     return Res < 0 ? -1 : Res;
 164   }
 165
 166   case MCExpr::SymbolRef: {
 167     const MCSymbolRefExpr *SRE = cast<MCSymbolRefExpr>(E);
 168     StringRef Name = SRE->getSymbol().getName();
 169
 170     if (Name == "lt") return 0;
 171     if (Name == "gt") return 1;
 172     if (Name == "eq") return 2;
 173     if (Name == "so") return 3;
 174     if (Name == "un") return 3;
 175
 176     if (Name == "cr0") return 0;
 177     if (Name == "cr1") return 1;
 178     if (Name == "cr2") return 2;
 179     if (Name == "cr3") return 3;
 180     if (Name == "cr4") return 4;
 181     if (Name == "cr5") return 5;
 182     if (Name == "cr6") return 6;
 183     if (Name == "cr7") return 7;
 184
 185     return -1;
 186   }
 187
 188   case MCExpr::Unary:
 189     return -1;
 190
 191   case MCExpr::Binary: {
 192     const MCBinaryExpr *BE = cast<MCBinaryExpr>(E);
 193     int64_t LHSVal = EvaluateCRExpr(BE->getLHS());
 194     int64_t RHSVal = EvaluateCRExpr(BE->getRHS());
 195     int64_t Res;
 196
 197     if (LHSVal < 0 || RHSVal < 0)
 198       return -1;
 199
 200     switch (BE->getOpcode()) {
 201     default: return -1;
 202     case MCBinaryExpr::Add: Res = LHSVal + RHSVal; break;
 203     case MCBinaryExpr::Mul: Res = LHSVal * RHSVal; break;
 204     }
 205
 206     return Res < 0 ? -1 : Res;
 207   }
 208   }
 209
 210   llvm_unreachable("Invalid expression kind!");
 211 }
 212
 213 struct PPCOperand;
 214
 215 class PPCAsmParser : public MCTargetAsmParser {
 216   MCSubtargetInfo &STI;
 217   const MCInstrInfo &MII;
 218   bool IsPPC64;
 219   bool IsDarwin;
 220
 221   void Warning(SMLoc L, const Twine &Msg) { getParser().Warning(L, Msg); }
 222   bool Error(SMLoc L, const Twine &Msg) { return getParser().Error(L, Msg); }
 223
 224   bool isPPC64() const { return IsPPC64; }
 225   bool isDarwin() const { return IsDarwin; }
 226
 227   bool MatchRegisterName(const AsmToken &Tok,
 228                          unsigned &RegNo, int64_t &IntVal);
 229
 230   bool ParseRegister(unsigned &RegNo, SMLoc &StartLoc, SMLoc &EndLoc) override;
 231
 232   const MCExpr *ExtractModifierFromExpr(const MCExpr *E,
 233                                         PPCMCExpr::VariantKind &Variant);
 234   const MCExpr *FixupVariantKind(const MCExpr *E);
 235   bool ParseExpression(const MCExpr *&EVal);
 236   bool ParseDarwinExpression(const MCExpr *&EVal);
 237
 238   bool ParseOperand(OperandVector &Operands);
 239
 240   bool ParseDirectiveWord(unsigned Size, SMLoc L);
 241   bool ParseDirectiveTC(unsigned Size, SMLoc L);
 242   bool ParseDirectiveMachine(SMLoc L);
 243   bool ParseDarwinDirectiveMachine(SMLoc L);
 244   bool ParseDirectiveAbiVersion(SMLoc L);
 245   bool ParseDirectiveLocalEntry(SMLoc L);
 246
 247   bool MatchAndEmitInstruction(SMLoc IDLoc, unsigned &Opcode,
 248                                OperandVector &Operands, MCStreamer &Out,
 249                                uint64_t &ErrorInfo,
 250                                bool MatchingInlineAsm) override;
 251
 252   void ProcessInstruction(MCInst &Inst, const OperandVector &Ops);
 253
 254   /// @name Auto-generated Match Functions
 255   /// {
 256
 257 #define GET_ASSEMBLER_HEADER
 258 #include "PPCGenAsmMatcher.inc"
 259
 260   /// }
 261
 262
 263 public:
 264   PPCAsmParser(MCSubtargetInfo &_STI, MCAsmParser &_Parser,
 265                const MCInstrInfo &_MII, const MCTargetOptions &Options)
 266       : MCTargetAsmParser(), STI(_STI), MII(_MII) {
 267     // Check for 64-bit vs. 32-bit pointer mode.
 268     Triple TheTriple(STI.getTargetTriple());
 269     IsPPC64 = (TheTriple.getArch() == Triple::ppc64 ||
 270                TheTriple.getArch() == Triple::ppc64le);
 271     IsDarwin = TheTriple.isMacOSX();
 272     // Initialize the set of available features.
 273     setAvailableFeatures(ComputeAvailableFeatures(STI.getFeatureBits()));
 274   }
 275
 276   bool ParseInstruction(ParseInstructionInfo &Info, StringRef Name,
 277                         SMLoc NameLoc, OperandVector &Operands) override;
 278
 279   bool ParseDirective(AsmToken DirectiveID) override;
 280
 281   unsigned validateTargetOperandClass(MCParsedAsmOperand &Op,
 282                                       unsigned Kind) override;
 283
 284   const MCExpr *applyModifierToExpr(const MCExpr *E,
 285                                     MCSymbolRefExpr::VariantKind,
 286                                     MCContext &Ctx) override;
 287 };
 288
 289 /// PPCOperand - Instances of this class represent a parsed PowerPC machine
 290 /// instruction.
 291 struct PPCOperand : public MCParsedAsmOperand {
 292   enum KindTy {
 293     Token,
 294     Immediate,
 295     ContextImmediate,
 296     Expression,
 297     TLSRegister
 298   } Kind;
 299
 300   SMLoc StartLoc, EndLoc;
 301   bool IsPPC64;
 302
 303   struct TokOp {
 304     const char *Data;
 305     unsigned Length;
 306   };
 307
 308   struct ImmOp {
 309     int64_t Val;
 310   };
 311
 312   struct ExprOp {
 313     const MCExpr *Val;
 314     int64_t CRVal;     // Cached result of EvaluateCRExpr(Val)
 315   };
 316
 317   struct TLSRegOp {
 318     const MCSymbolRefExpr *Sym;
 319   };
 320
 321   union {
 322     struct TokOp Tok;
 323     struct ImmOp Imm;
 324     struct ExprOp Expr;
 325     struct TLSRegOp TLSReg;
 326   };
 327
 328   PPCOperand(KindTy K) : MCParsedAsmOperand(), Kind(K) {}
 329 public:
 330   PPCOperand(const PPCOperand &o) : MCParsedAsmOperand() {
 331     Kind = o.Kind;
 332     StartLoc = o.StartLoc;
 333     EndLoc = o.EndLoc;
 334     IsPPC64 = o.IsPPC64;
 335     switch (Kind) {
 336     case Token:
 337       Tok = o.Tok;
 338       break;
 339     case Immediate:
 340     case ContextImmediate:
 341       Imm = o.Imm;
 342       break;
 343     case Expression:
 344       Expr = o.Expr;
 345       break;
 346     case TLSRegister:
 347       TLSReg = o.TLSReg;
 348       break;
 349     }
 350   }
 351
 352   /// getStartLoc - Get the location of the first token of this operand.
 353   SMLoc getStartLoc() const override { return StartLoc; }
 354
 355   /// getEndLoc - Get the location of the last token of this operand.
 356   SMLoc getEndLoc() const override { return EndLoc; }
 357
 358   /// isPPC64 - True if this operand is for an instruction in 64-bit mode.
 359   bool isPPC64() const { return IsPPC64; }
 360
 361   int64_t getImm() const {
 362     assert(Kind == Immediate && "Invalid access!");
 363     return Imm.Val;
 364   }
 365   int64_t getImmS16Context() const {
 366     assert((Kind == Immediate || Kind == ContextImmediate) && "Invalid access!");
 367     if (Kind == Immediate)
 368       return Imm.Val;
 369     return static_cast<int16_t>(Imm.Val);
 370   }
 371   int64_t getImmU16Context() const {
 372     assert((Kind == Immediate || Kind == ContextImmediate) && "Invalid access!");
 373     return Imm.Val;
 374   }
 375
 376   const MCExpr *getExpr() const {
 377     assert(Kind == Expression && "Invalid access!");
 378     return Expr.Val;
 379   }
 380
 381   int64_t getExprCRVal() const {
 382     assert(Kind == Expression && "Invalid access!");
 383     return Expr.CRVal;
 384   }
 385
 386   const MCExpr *getTLSReg() const {
 387     assert(Kind == TLSRegister && "Invalid access!");
 388     return TLSReg.Sym;
 389   }
 390
 391   unsigned getReg() const override {
 392     assert(isRegNumber() && "Invalid access!");
 393     return (unsigned) Imm.Val;
 394   }
 395
 396   unsigned getVSReg() const {
 397     assert(isVSRegNumber() && "Invalid access!");
 398     return (unsigned) Imm.Val;
 399   }
 400
 401   unsigned getCCReg() const {
 402     assert(isCCRegNumber() && "Invalid access!");
 403     return (unsigned) (Kind == Immediate ? Imm.Val : Expr.CRVal);
 404   }
 405
 406   unsigned getCRBit() const {
 407     assert(isCRBitNumber() && "Invalid access!");
 408     return (unsigned) (Kind == Immediate ? Imm.Val : Expr.CRVal);
 409   }
 410
 411   unsigned getCRBitMask() const {
 412     assert(isCRBitMask() && "Invalid access!");
 413     return 7 - countTrailingZeros<uint64_t>(Imm.Val);
 414   }
 415
 416   bool isToken() const override { return Kind == Token; }
 417   bool isImm() const override { return Kind == Immediate || Kind == Expression; }
 418   bool isU2Imm() const { return Kind == Immediate && isUInt<2>(getImm()); }
 419   bool isU4Imm() const { return Kind == Immediate && isUInt<4>(getImm()); }
 420   bool isU5Imm() const { return Kind == Immediate && isUInt<5>(getImm()); }
 421   bool isS5Imm() const { return Kind == Immediate && isInt<5>(getImm()); }
 422   bool isU6Imm() const { return Kind == Immediate && isUInt<6>(getImm()); }
 423   bool isU6ImmX2() const { return Kind == Immediate &&
 424                                   isUInt<6>(getImm()) &&
 425                                   (getImm() & 1) == 0; }
 426   bool isU7ImmX4() const { return Kind == Immediate &&
 427                                   isUInt<7>(getImm()) &&
 428                                   (getImm() & 3) == 0; }
 429   bool isU8ImmX8() const { return Kind == Immediate &&
 430                                   isUInt<8>(getImm()) &&
 431                                   (getImm() & 7) == 0; }
 432   bool isU16Imm() const {
 433     switch (Kind) {
 434       case Expression:
 435         return true;
 436       case Immediate:
 437       case ContextImmediate:
 438         return isUInt<16>(getImmU16Context());
 439       default:
 440         return false;
 441     }
 442   }
 443   bool isS16Imm() const {
 444     switch (Kind) {
 445       case Expression:
 446         return true;
 447       case Immediate:
 448       case ContextImmediate:
 449         return isInt<16>(getImmS16Context());
 450       default:
 451         return false;
 452     }
 453   }
 454   bool isS16ImmX4() const { return Kind == Expression ||
 455                                    (Kind == Immediate && isInt<16>(getImm()) &&
 456                                     (getImm() & 3) == 0); }
 457   bool isS17Imm() const {
 458     switch (Kind) {
 459       case Expression:
 460         return true;
 461       case Immediate:
 462       case ContextImmediate:
 463         return isInt<17>(getImmS16Context());
 464       default:
 465         return false;
 466     }
 467   }
 468   bool isTLSReg() const { return Kind == TLSRegister; }
 469   bool isDirectBr() const {
 470     if (Kind == Expression)
 471       return true;
 472     if (Kind != Immediate)
 473       return false;
 474     // Operand must be 64-bit aligned, signed 27-bit immediate.
 475     if ((getImm() & 3) != 0)
 476       return false;
 477     if (isInt<26>(getImm()))
 478       return true;
 479     if (!IsPPC64) {
 480       // In 32-bit mode, large 32-bit quantities wrap around.
 481       if (isUInt<32>(getImm()) && isInt<26>(static_cast<int32_t>(getImm())))
 482         return true;
 483     }
 484     return false;
 485   }
 486   bool isCondBr() const { return Kind == Expression ||
 487                                  (Kind == Immediate && isInt<16>(getImm()) &&
 488                                   (getImm() & 3) == 0); }
 489   bool isRegNumber() const { return Kind == Immediate && isUInt<5>(getImm()); }
 490   bool isVSRegNumber() const { return Kind == Immediate && isUInt<6>(getImm()); }
 491   bool isCCRegNumber() const { return (Kind == Expression
 492                                        && isUInt<3>(getExprCRVal())) ||
 493                                       (Kind == Immediate
 494                                        && isUInt<3>(getImm())); }
 495   bool isCRBitNumber() const { return (Kind == Expression
 496                                        && isUInt<5>(getExprCRVal())) ||
 497                                       (Kind == Immediate
 498                                        && isUInt<5>(getImm())); }
 499   bool isCRBitMask() const { return Kind == Immediate && isUInt<8>(getImm()) &&
 500                                     isPowerOf2_32(getImm()); }
 501   bool isMem() const override { return false; }
 502   bool isReg() const override { return false; }
 503
 504   void addRegOperands(MCInst &Inst, unsigned N) const {
 505     llvm_unreachable("addRegOperands");
 506   }
 507
 508   void addRegGPRCOperands(MCInst &Inst, unsigned N) const {
 509     assert(N == 1 && "Invalid number of operands!");
 510     Inst.addOperand(MCOperand::CreateReg(RRegs[getReg()]));
 511   }
 512
 513   void addRegGPRCNoR0Operands(MCInst &Inst, unsigned N) const {
 514     assert(N == 1 && "Invalid number of operands!");
 515     Inst.addOperand(MCOperand::CreateReg(RRegsNoR0[getReg()]));
 516   }
 517
 518   void addRegG8RCOperands(MCInst &Inst, unsigned N) const {
 519     assert(N == 1 && "Invalid number of operands!");
 520     Inst.addOperand(MCOperand::CreateReg(XRegs[getReg()]));
 521   }
 522
 523   void addRegG8RCNoX0Operands(MCInst &Inst, unsigned N) const {
 524     assert(N == 1 && "Invalid number of operands!");
 525     Inst.addOperand(MCOperand::CreateReg(XRegsNoX0[getReg()]));
 526   }
 527
 528   void addRegGxRCOperands(MCInst &Inst, unsigned N) const {
 529     if (isPPC64())
 530       addRegG8RCOperands(Inst, N);
 531     else
 532       addRegGPRCOperands(Inst, N);
 533   }
 534
 535   void addRegGxRCNoR0Operands(MCInst &Inst, unsigned N) const {
 536     if (isPPC64())
 537       addRegG8RCNoX0Operands(Inst, N);
 538     else
 539       addRegGPRCNoR0Operands(Inst, N);
 540   }
 541
 542   void addRegF4RCOperands(MCInst &Inst, unsigned N) const {
 543     assert(N == 1 && "Invalid number of operands!");
 544     Inst.addOperand(MCOperand::CreateReg(FRegs[getReg()]));
 545   }
 546
 547   void addRegF8RCOperands(MCInst &Inst, unsigned N) const {
 548     assert(N == 1 && "Invalid number of operands!");
 549     Inst.addOperand(MCOperand::CreateReg(FRegs[getReg()]));
 550   }
 551
 552   void addRegVRRCOperands(MCInst &Inst, unsigned N) const {
 553     assert(N == 1 && "Invalid number of operands!");
 554     Inst.addOperand(MCOperand::CreateReg(VRegs[getReg()]));
 555   }
 556
 557   void addRegVSRCOperands(MCInst &Inst, unsigned N) const {
 558     assert(N == 1 && "Invalid number of operands!");
 559     Inst.addOperand(MCOperand::CreateReg(VSRegs[getVSReg()]));
 560   }
 561
 562   void addRegVSFRCOperands(MCInst &Inst, unsigned N) const {
 563     assert(N == 1 && "Invalid number of operands!");
 564     Inst.addOperand(MCOperand::CreateReg(VSFRegs[getVSReg()]));
 565   }
 566
 567   void addRegCRBITRCOperands(MCInst &Inst, unsigned N) const {
 568     assert(N == 1 && "Invalid number of operands!");
 569     Inst.addOperand(MCOperand::CreateReg(CRBITRegs[getCRBit()]));
 570   }
 571
 572   void addRegCRRCOperands(MCInst &Inst, unsigned N) const {
 573     assert(N == 1 && "Invalid number of operands!");
 574     Inst.addOperand(MCOperand::CreateReg(CRRegs[getCCReg()]));
 575   }
 576
 577   void addCRBitMaskOperands(MCInst &Inst, unsigned N) const {
 578     assert(N == 1 && "Invalid number of operands!");
 579     Inst.addOperand(MCOperand::CreateReg(CRRegs[getCRBitMask()]));
 580   }
 581
 582   void addImmOperands(MCInst &Inst, unsigned N) const {
 583     assert(N == 1 && "Invalid number of operands!");
 584     if (Kind == Immediate)
 585       Inst.addOperand(MCOperand::CreateImm(getImm()));
 586     else
 587       Inst.addOperand(MCOperand::CreateExpr(getExpr()));
 588   }
 589
 590   void addS16ImmOperands(MCInst &Inst, unsigned N) const {
 591     assert(N == 1 && "Invalid number of operands!");
 592     switch (Kind) {
 593       case Immediate:
 594         Inst.addOperand(MCOperand::CreateImm(getImm()));
 595         break;
 596       case ContextImmediate:
 597         Inst.addOperand(MCOperand::CreateImm(getImmS16Context()));
 598         break;
 599       default:
 600         Inst.addOperand(MCOperand::CreateExpr(getExpr()));
 601         break;
 602     }
 603   }
 604
 605   void addU16ImmOperands(MCInst &Inst, unsigned N) const {
 606     assert(N == 1 && "Invalid number of operands!");
 607     switch (Kind) {
 608       case Immediate:
 609         Inst.addOperand(MCOperand::CreateImm(getImm()));
 610         break;
 611       case ContextImmediate:
 612         Inst.addOperand(MCOperand::CreateImm(getImmU16Context()));
 613         break;
 614       default:
 615         Inst.addOperand(MCOperand::CreateExpr(getExpr()));
 616         break;
 617     }
 618   }
 619
 620   void addBranchTargetOperands(MCInst &Inst, unsigned N) const {
 621     assert(N == 1 && "Invalid number of operands!");
 622     if (Kind == Immediate)
 623       Inst.addOperand(MCOperand::CreateImm(getImm() / 4));
 624     else
 625       Inst.addOperand(MCOperand::CreateExpr(getExpr()));
 626   }
 627
 628   void addTLSRegOperands(MCInst &Inst, unsigned N) const {
 629     assert(N == 1 && "Invalid number of operands!");
 630     Inst.addOperand(MCOperand::CreateExpr(getTLSReg()));
 631   }
 632
 633   StringRef getToken() const {
 634     assert(Kind == Token && "Invalid access!");
 635     return StringRef(Tok.Data, Tok.Length);
 636   }
 637
 638   void print(raw_ostream &OS) const override;
 639
 640   static std::unique_ptr<PPCOperand> CreateToken(StringRef Str, SMLoc S,
 641                                                  bool IsPPC64) {
 642     auto Op = make_unique<PPCOperand>(Token);
 643     Op->Tok.Data = Str.data();
 644     Op->Tok.Length = Str.size();
 645     Op->StartLoc = S;
 646     Op->EndLoc = S;
 647     Op->IsPPC64 = IsPPC64;
 648     return Op;
 649   }
 650
 651   static std::unique_ptr<PPCOperand>
 652   CreateTokenWithStringCopy(StringRef Str, SMLoc S, bool IsPPC64) {
 653     // Allocate extra memory for the string and copy it.
 654     // FIXME: This is incorrect, Operands are owned by unique_ptr with a default
 655     // deleter which will destroy them by simply using "delete", not correctly
 656     // calling operator delete on this extra memory after calling the dtor
 657     // explicitly.
 658     void *Mem = ::operator new(sizeof(PPCOperand) + Str.size());
 659     std::unique_ptr<PPCOperand> Op(new (Mem) PPCOperand(Token));
 660     Op->Tok.Data = reinterpret_cast<const char *>(Op.get() + 1);
 661     Op->Tok.Length = Str.size();
 662     std::memcpy(const_cast<char *>(Op->Tok.Data), Str.data(), Str.size());
 663     Op->StartLoc = S;
 664     Op->EndLoc = S;
 665     Op->IsPPC64 = IsPPC64;
 666     return Op;
 667   }
 668
 669   static std::unique_ptr<PPCOperand> CreateImm(int64_t Val, SMLoc S, SMLoc E,
 670                                                bool IsPPC64) {
 671     auto Op = make_unique<PPCOperand>(Immediate);
 672     Op->Imm.Val = Val;
 673     Op->StartLoc = S;
 674     Op->EndLoc = E;
 675     Op->IsPPC64 = IsPPC64;
 676     return Op;
 677   }
 678
 679   static std::unique_ptr<PPCOperand> CreateExpr(const MCExpr *Val, SMLoc S,
 680                                                 SMLoc E, bool IsPPC64) {
 681     auto Op = make_unique<PPCOperand>(Expression);
 682     Op->Expr.Val = Val;
 683     Op->Expr.CRVal = EvaluateCRExpr(Val);
 684     Op->StartLoc = S;
 685     Op->EndLoc = E;
 686     Op->IsPPC64 = IsPPC64;
 687     return Op;
 688   }
 689
 690   static std::unique_ptr<PPCOperand>
 691   CreateTLSReg(const MCSymbolRefExpr *Sym, SMLoc S, SMLoc E, bool IsPPC64) {
 692     auto Op = make_unique<PPCOperand>(TLSRegister);
 693     Op->TLSReg.Sym = Sym;
 694     Op->StartLoc = S;
 695     Op->EndLoc = E;
 696     Op->IsPPC64 = IsPPC64;
 697     return Op;
 698   }
 699
 700   static std::unique_ptr<PPCOperand>
 701   CreateContextImm(int64_t Val, SMLoc S, SMLoc E, bool IsPPC64) {
 702     auto Op = make_unique<PPCOperand>(ContextImmediate);
 703     Op->Imm.Val = Val;
 704     Op->StartLoc = S;
 705     Op->EndLoc = E;
 706     Op->IsPPC64 = IsPPC64;
 707     return Op;
 708   }
 709
 710   static std::unique_ptr<PPCOperand>
 711   CreateFromMCExpr(const MCExpr *Val, SMLoc S, SMLoc E, bool IsPPC64) {
 712     if (const MCConstantExpr *CE = dyn_cast<MCConstantExpr>(Val))
 713       return CreateImm(CE->getValue(), S, E, IsPPC64);
 714
 715     if (const MCSymbolRefExpr *SRE = dyn_cast<MCSymbolRefExpr>(Val))
 716       if (SRE->getKind() == MCSymbolRefExpr::VK_PPC_TLS)
 717         return CreateTLSReg(SRE, S, E, IsPPC64);
 718
 719     if (const PPCMCExpr *TE = dyn_cast<PPCMCExpr>(Val)) {
 720       int64_t Res;
 721       if (TE->EvaluateAsConstant(Res))
 722         return CreateContextImm(Res, S, E, IsPPC64);
 723     }
 724
 725     return CreateExpr(Val, S, E, IsPPC64);
 726   }
 727 };
 728
 729 } // end anonymous namespace.
 730
 731 void PPCOperand::print(raw_ostream &OS) const {
 732   switch (Kind) {
 733   case Token:
 734     OS << "'" << getToken() << "'";
 735     break;
 736   case Immediate:
 737   case ContextImmediate:
 738     OS << getImm();
 739     break;
 740   case Expression:
 741     getExpr()->print(OS);
 742     break;
 743   case TLSRegister:
 744     getTLSReg()->print(OS);
 745     break;
 746   }
 747 }
 748
 749 static void
 750 addNegOperand(MCInst &Inst, MCOperand &Op, MCContext &Ctx) {
 751   if (Op.isImm()) {
 752     Inst.addOperand(MCOperand::CreateImm(-Op.getImm()));
 753     return;
 754   }
 755   const MCExpr *Expr = Op.getExpr();
 756   if (const MCUnaryExpr *UnExpr = dyn_cast<MCUnaryExpr>(Expr)) {
 757     if (UnExpr->getOpcode() == MCUnaryExpr::Minus) {
 758       Inst.addOperand(MCOperand::CreateExpr(UnExpr->getSubExpr()));
 759       return;
 760     }
 761   } else if (const MCBinaryExpr *BinExpr = dyn_cast<MCBinaryExpr>(Expr)) {
 762     if (BinExpr->getOpcode() == MCBinaryExpr::Sub) {
 763       const MCExpr *NE = MCBinaryExpr::CreateSub(BinExpr->getRHS(),
 764                                                  BinExpr->getLHS(), Ctx);
 765       Inst.addOperand(MCOperand::CreateExpr(NE));
 766       return;
 767     }
 768   }
 769   Inst.addOperand(MCOperand::CreateExpr(MCUnaryExpr::CreateMinus(Expr, Ctx)));
 770 }
 771
 772 void PPCAsmParser::ProcessInstruction(MCInst &Inst,
 773                                       const OperandVector &Operands) {
 774   int Opcode = Inst.getOpcode();
 775   switch (Opcode) {
 776   case PPC::LAx: {
 777     MCInst TmpInst;
 778     TmpInst.setOpcode(PPC::LA);
 779     TmpInst.addOperand(Inst.getOperand(0));
 780     TmpInst.addOperand(Inst.getOperand(2));
 781     TmpInst.addOperand(Inst.getOperand(1));
 782     Inst = TmpInst;
 783     break;
 784   }
 785   case PPC::SUBI: {
 786     MCInst TmpInst;
 787     TmpInst.setOpcode(PPC::ADDI);
 788     TmpInst.addOperand(Inst.getOperand(0));
 789     TmpInst.addOperand(Inst.getOperand(1));
 790     addNegOperand(TmpInst, Inst.getOperand(2), getContext());
 791     Inst = TmpInst;
 792     break;
 793   }
 794   case PPC::SUBIS: {
 795     MCInst TmpInst;
 796     TmpInst.setOpcode(PPC::ADDIS);
 797     TmpInst.addOperand(Inst.getOperand(0));
 798     TmpInst.addOperand(Inst.getOperand(1));
 799     addNegOperand(TmpInst, Inst.getOperand(2), getContext());
 800     Inst = TmpInst;
 801     break;
 802   }
 803   case PPC::SUBIC: {
 804     MCInst TmpInst;
 805     TmpInst.setOpcode(PPC::ADDIC);
 806     TmpInst.addOperand(Inst.getOperand(0));
 807     TmpInst.addOperand(Inst.getOperand(1));
 808     addNegOperand(TmpInst, Inst.getOperand(2), getContext());
 809     Inst = TmpInst;
 810     break;
 811   }
 812   case PPC::SUBICo: {
 813     MCInst TmpInst;
 814     TmpInst.setOpcode(PPC::ADDICo);
 815     TmpInst.addOperand(Inst.getOperand(0));
 816     TmpInst.addOperand(Inst.getOperand(1));
 817     addNegOperand(TmpInst, Inst.getOperand(2), getContext());
 818     Inst = TmpInst;
 819     break;
 820   }
 821   case PPC::EXTLWI:
 822   case PPC::EXTLWIo: {
 823     MCInst TmpInst;
 824     int64_t N = Inst.getOperand(2).getImm();
 825     int64_t B = Inst.getOperand(3).getImm();
 826     TmpInst.setOpcode(Opcode == PPC::EXTLWI? PPC::RLWINM : PPC::RLWINMo);
 827     TmpInst.addOperand(Inst.getOperand(0));
 828     TmpInst.addOperand(Inst.getOperand(1));
 829     TmpInst.addOperand(MCOperand::CreateImm(B));
 830     TmpInst.addOperand(MCOperand::CreateImm(0));
 831     TmpInst.addOperand(MCOperand::CreateImm(N - 1));
 832     Inst = TmpInst;
 833     break;
 834   }
 835   case PPC::EXTRWI:
 836   case PPC::EXTRWIo: {
 837     MCInst TmpInst;
 838     int64_t N = Inst.getOperand(2).getImm();
 839     int64_t B = Inst.getOperand(3).getImm();
 840     TmpInst.setOpcode(Opcode == PPC::EXTRWI? PPC::RLWINM : PPC::RLWINMo);
 841     TmpInst.addOperand(Inst.getOperand(0));
 842     TmpInst.addOperand(Inst.getOperand(1));
 843     TmpInst.addOperand(MCOperand::CreateImm(B + N));
 844     TmpInst.addOperand(MCOperand::CreateImm(32 - N));
 845     TmpInst.addOperand(MCOperand::CreateImm(31));
 846     Inst = TmpInst;
 847     break;
 848   }
 849   case PPC::INSLWI:
 850   case PPC::INSLWIo: {
 851     MCInst TmpInst;
 852     int64_t N = Inst.getOperand(2).getImm();
 853     int64_t B = Inst.getOperand(3).getImm();
 854     TmpInst.setOpcode(Opcode == PPC::INSLWI? PPC::RLWIMI : PPC::RLWIMIo);
 855     TmpInst.addOperand(Inst.getOperand(0));
 856     TmpInst.addOperand(Inst.getOperand(0));
 857     TmpInst.addOperand(Inst.getOperand(1));
 858     TmpInst.addOperand(MCOperand::CreateImm(32 - B));
 859     TmpInst.addOperand(MCOperand::CreateImm(B));
 860     TmpInst.addOperand(MCOperand::CreateImm((B + N) - 1));
 861     Inst = TmpInst;
 862     break;
 863   }
 864   case PPC::INSRWI:
 865   case PPC::INSRWIo: {
 866     MCInst TmpInst;
 867     int64_t N = Inst.getOperand(2).getImm();
 868     int64_t B = Inst.getOperand(3).getImm();
 869     TmpInst.setOpcode(Opcode == PPC::INSRWI? PPC::RLWIMI : PPC::RLWIMIo);
 870     TmpInst.addOperand(Inst.getOperand(0));
 871     TmpInst.addOperand(Inst.getOperand(0));
 872     TmpInst.addOperand(Inst.getOperand(1));
 873     TmpInst.addOperand(MCOperand::CreateImm(32 - (B + N)));
 874     TmpInst.addOperand(MCOperand::CreateImm(B));
 875     TmpInst.addOperand(MCOperand::CreateImm((B + N) - 1));
 876     Inst = TmpInst;
 877     break;
 878   }
 879   case PPC::ROTRWI:
 880   case PPC::ROTRWIo: {
 881     MCInst TmpInst;
 882     int64_t N = Inst.getOperand(2).getImm();
 883     TmpInst.setOpcode(Opcode == PPC::ROTRWI? PPC::RLWINM : PPC::RLWINMo);
 884     TmpInst.addOperand(Inst.getOperand(0));
 885     TmpInst.addOperand(Inst.getOperand(1));
 886     TmpInst.addOperand(MCOperand::CreateImm(32 - N));
 887     TmpInst.addOperand(MCOperand::CreateImm(0));
 888     TmpInst.addOperand(MCOperand::CreateImm(31));
 889     Inst = TmpInst;
 890     break;
 891   }
 892   case PPC::SLWI:
 893   case PPC::SLWIo: {
 894     MCInst TmpInst;
 895     int64_t N = Inst.getOperand(2).getImm();
 896     TmpInst.setOpcode(Opcode == PPC::SLWI? PPC::RLWINM : PPC::RLWINMo);
 897     TmpInst.addOperand(Inst.getOperand(0));
 898     TmpInst.addOperand(Inst.getOperand(1));
 899     TmpInst.addOperand(MCOperand::CreateImm(N));
 900     TmpInst.addOperand(MCOperand::CreateImm(0));
 901     TmpInst.addOperand(MCOperand::CreateImm(31 - N));
 902     Inst = TmpInst;
 903     break;
 904   }
 905   case PPC::SRWI:
 906   case PPC::SRWIo: {
 907     MCInst TmpInst;
 908     int64_t N = Inst.getOperand(2).getImm();
 909     TmpInst.setOpcode(Opcode == PPC::SRWI? PPC::RLWINM : PPC::RLWINMo);
 910     TmpInst.addOperand(Inst.getOperand(0));
 911     TmpInst.addOperand(Inst.getOperand(1));
 912     TmpInst.addOperand(MCOperand::CreateImm(32 - N));
 913     TmpInst.addOperand(MCOperand::CreateImm(N));
 914     TmpInst.addOperand(MCOperand::CreateImm(31));
 915     Inst = TmpInst;
 916     break;
 917   }
 918   case PPC::CLRRWI:
 919   case PPC::CLRRWIo: {
 920     MCInst TmpInst;
 921     int64_t N = Inst.getOperand(2).getImm();
 922     TmpInst.setOpcode(Opcode == PPC::CLRRWI? PPC::RLWINM : PPC::RLWINMo);
 923     TmpInst.addOperand(Inst.getOperand(0));
 924     TmpInst.addOperand(Inst.getOperand(1));
 925     TmpInst.addOperand(MCOperand::CreateImm(0));
 926     TmpInst.addOperand(MCOperand::CreateImm(0));
 927     TmpInst.addOperand(MCOperand::CreateImm(31 - N));
 928     Inst = TmpInst;
 929     break;
 930   }
 931   case PPC::CLRLSLWI:
 932   case PPC::CLRLSLWIo: {
 933     MCInst TmpInst;
 934     int64_t B = Inst.getOperand(2).getImm();
 935     int64_t N = Inst.getOperand(3).getImm();
 936     TmpInst.setOpcode(Opcode == PPC::CLRLSLWI? PPC::RLWINM : PPC::RLWINMo);
 937     TmpInst.addOperand(Inst.getOperand(0));
 938     TmpInst.addOperand(Inst.getOperand(1));
 939     TmpInst.addOperand(MCOperand::CreateImm(N));
 940     TmpInst.addOperand(MCOperand::CreateImm(B - N));
 941     TmpInst.addOperand(MCOperand::CreateImm(31 - N));
 942     Inst = TmpInst;
 943     break;
 944   }
 945   case PPC::EXTLDI:
 946   case PPC::EXTLDIo: {
 947     MCInst TmpInst;
 948     int64_t N = Inst.getOperand(2).getImm();
 949     int64_t B = Inst.getOperand(3).getImm();
 950     TmpInst.setOpcode(Opcode == PPC::EXTLDI? PPC::RLDICR : PPC::RLDICRo);
 951     TmpInst.addOperand(Inst.getOperand(0));
 952     TmpInst.addOperand(Inst.getOperand(1));
 953     TmpInst.addOperand(MCOperand::CreateImm(B));
 954     TmpInst.addOperand(MCOperand::CreateImm(N - 1));
 955     Inst = TmpInst;
 956     break;
 957   }
 958   case PPC::EXTRDI:
 959   case PPC::EXTRDIo: {
 960     MCInst TmpInst;
 961     int64_t N = Inst.getOperand(2).getImm();
 962     int64_t B = Inst.getOperand(3).getImm();
 963     TmpInst.setOpcode(Opcode == PPC::EXTRDI? PPC::RLDICL : PPC::RLDICLo);
 964     TmpInst.addOperand(Inst.getOperand(0));
 965     TmpInst.addOperand(Inst.getOperand(1));
 966     TmpInst.addOperand(MCOperand::CreateImm(B + N));
 967     TmpInst.addOperand(MCOperand::CreateImm(64 - N));
 968     Inst = TmpInst;
 969     break;
 970   }
 971   case PPC::INSRDI:
 972   case PPC::INSRDIo: {
 973     MCInst TmpInst;
 974     int64_t N = Inst.getOperand(2).getImm();
 975     int64_t B = Inst.getOperand(3).getImm();
 976     TmpInst.setOpcode(Opcode == PPC::INSRDI? PPC::RLDIMI : PPC::RLDIMIo);
 977     TmpInst.addOperand(Inst.getOperand(0));
 978     TmpInst.addOperand(Inst.getOperand(0));
 979     TmpInst.addOperand(Inst.getOperand(1));
 980     TmpInst.addOperand(MCOperand::CreateImm(64 - (B + N)));
 981     TmpInst.addOperand(MCOperand::CreateImm(B));
 982     Inst = TmpInst;
 983     break;
 984   }
 985   case PPC::ROTRDI:
 986   case PPC::ROTRDIo: {
 987     MCInst TmpInst;
 988     int64_t N = Inst.getOperand(2).getImm();
 989     TmpInst.setOpcode(Opcode == PPC::ROTRDI? PPC::RLDICL : PPC::RLDICLo);
 990     TmpInst.addOperand(Inst.getOperand(0));
 991     TmpInst.addOperand(Inst.getOperand(1));
 992     TmpInst.addOperand(MCOperand::CreateImm(64 - N));
 993     TmpInst.addOperand(MCOperand::CreateImm(0));
 994     Inst = TmpInst;
 995     break;
 996   }
 997   case PPC::SLDI:
 998   case PPC::SLDIo: {
 999     MCInst TmpInst;
1000     int64_t N = Inst.getOperand(2).getImm();
1001     TmpInst.setOpcode(Opcode == PPC::SLDI? PPC::RLDICR : PPC::RLDICRo);
1002     TmpInst.addOperand(Inst.getOperand(0));
1003     TmpInst.addOperand(Inst.getOperand(1));
1004     TmpInst.addOperand(MCOperand::CreateImm(N));
1005     TmpInst.addOperand(MCOperand::CreateImm(63 - N));
1006     Inst = TmpInst;
1007     break;
1008   }
1009   case PPC::SRDI:
1010   case PPC::SRDIo: {
1011     MCInst TmpInst;
1012     int64_t N = Inst.getOperand(2).getImm();
1013     TmpInst.setOpcode(Opcode == PPC::SRDI? PPC::RLDICL : PPC::RLDICLo);
1014     TmpInst.addOperand(Inst.getOperand(0));
1015     TmpInst.addOperand(Inst.getOperand(1));
1016     TmpInst.addOperand(MCOperand::CreateImm(64 - N));
1017     TmpInst.addOperand(MCOperand::CreateImm(N));
1018     Inst = TmpInst;
1019     break;
1020   }
1021   case PPC::CLRRDI:
1022   case PPC::CLRRDIo: {
1023     MCInst TmpInst;
1024     int64_t N = Inst.getOperand(2).getImm();
1025     TmpInst.setOpcode(Opcode == PPC::CLRRDI? PPC::RLDICR : PPC::RLDICRo);
1026     TmpInst.addOperand(Inst.getOperand(0));
1027     TmpInst.addOperand(Inst.getOperand(1));
1028     TmpInst.addOperand(MCOperand::CreateImm(0));
1029     TmpInst.addOperand(MCOperand::CreateImm(63 - N));
1030     Inst = TmpInst;
1031     break;
1032   }
1033   case PPC::CLRLSLDI:
1034   case PPC::CLRLSLDIo: {
1035     MCInst TmpInst;
1036     int64_t B = Inst.getOperand(2).getImm();
1037     int64_t N = Inst.getOperand(3).getImm();
1038     TmpInst.setOpcode(Opcode == PPC::CLRLSLDI? PPC::RLDIC : PPC::RLDICo);
1039     TmpInst.addOperand(Inst.getOperand(0));
1040     TmpInst.addOperand(Inst.getOperand(1));
1041     TmpInst.addOperand(MCOperand::CreateImm(N));
1042     TmpInst.addOperand(MCOperand::CreateImm(B - N));
1043     Inst = TmpInst;
1044     break;
1045   }
1046   }
1047 }
1048
1049 bool PPCAsmParser::MatchAndEmitInstruction(SMLoc IDLoc, unsigned &Opcode,
1050                                            OperandVector &Operands,
1051                                            MCStreamer &Out, uint64_t &ErrorInfo,
1052                                            bool MatchingInlineAsm) {
1053   MCInst Inst;
1054
1055   switch (MatchInstructionImpl(Operands, Inst, ErrorInfo, MatchingInlineAsm)) {
1056   default: break;
1057   case Match_Success:
1058     // Post-process instructions (typically extended mnemonics)
1059     ProcessInstruction(Inst, Operands);
1060     Inst.setLoc(IDLoc);
1061     Out.EmitInstruction(Inst, STI);
1062     return false;
1063   case Match_MissingFeature:
1064     return Error(IDLoc, "instruction use requires an option to be enabled");
1065   case Match_MnemonicFail:
1066       return Error(IDLoc, "unrecognized instruction mnemonic");
1067   case Match_InvalidOperand: {
1068     SMLoc ErrorLoc = IDLoc;
1069     if (ErrorInfo != ~0ULL) {
1070       if (ErrorInfo >= Operands.size())
1071         return Error(IDLoc, "too few operands for instruction");
1072
1073       ErrorLoc = ((PPCOperand &)*Operands[ErrorInfo]).getStartLoc();
1074       if (ErrorLoc == SMLoc()) ErrorLoc = IDLoc;
1075     }
1076
1077     return Error(ErrorLoc, "invalid operand for instruction");
1078   }
1079   }
1080
1081   llvm_unreachable("Implement any new match types added!");
1082 }
1083
1084 bool PPCAsmParser::
1085 MatchRegisterName(const AsmToken &Tok, unsigned &RegNo, int64_t &IntVal) {
1086   if (Tok.is(AsmToken::Identifier)) {
1087     StringRef Name = Tok.getString();
1088
1089     if (Name.equals_lower("lr")) {
1090       RegNo = isPPC64()? PPC::LR8 : PPC::LR;
1091       IntVal = 8;
1092       return false;
1093     } else if (Name.equals_lower("ctr")) {
1094       RegNo = isPPC64()? PPC::CTR8 : PPC::CTR;
1095       IntVal = 9;
1096       return false;
1097     } else if (Name.equals_lower("vrsave")) {
1098       RegNo = PPC::VRSAVE;
1099       IntVal = 256;
1100       return false;
1101     } else if (Name.startswith_lower("r") &&
1102                !Name.substr(1).getAsInteger(10, IntVal) && IntVal < 32) {
1103       RegNo = isPPC64()? XRegs[IntVal] : RRegs[IntVal];
1104       return false;
1105     } else if (Name.startswith_lower("f") &&
1106                !Name.substr(1).getAsInteger(10, IntVal) && IntVal < 32) {
1107       RegNo = FRegs[IntVal];
1108       return false;
1109     } else if (Name.startswith_lower("v") &&
1110                !Name.substr(1).getAsInteger(10, IntVal) && IntVal < 32) {
1111       RegNo = VRegs[IntVal];
1112       return false;
1113     } else if (Name.startswith_lower("cr") &&
1114                !Name.substr(2).getAsInteger(10, IntVal) && IntVal < 8) {
1115       RegNo = CRRegs[IntVal];
1116       return false;
1117     }
1118   }
1119
1120   return true;
1121 }
1122
1123 bool PPCAsmParser::
1124 ParseRegister(unsigned &RegNo, SMLoc &StartLoc, SMLoc &EndLoc) {
1125   MCAsmParser &Parser = getParser();
1126   const AsmToken &Tok = Parser.getTok();
1127   StartLoc = Tok.getLoc();
1128   EndLoc = Tok.getEndLoc();
1129   RegNo = 0;
1130   int64_t IntVal;
1131
1132   if (!MatchRegisterName(Tok, RegNo, IntVal)) {
1133     Parser.Lex(); // Eat identifier token.
1134     return false;
1135   }
1136
1137   return Error(StartLoc, "invalid register name");
1138 }
1139
1140 /// Extract \code @l/@ha \endcode modifier from expression.  Recursively scan
1141 /// the expression and check for VK_PPC_LO/HI/HA
1142 /// symbol variants.  If all symbols with modifier use the same
1143 /// variant, return the corresponding PPCMCExpr::VariantKind,
1144 /// and a modified expression using the default symbol variant.
1145 /// Otherwise, return NULL.
1146 const MCExpr *PPCAsmParser::
1147 ExtractModifierFromExpr(const MCExpr *E,
1148                         PPCMCExpr::VariantKind &Variant) {
1149   MCContext &Context = getParser().getContext();
1150   Variant = PPCMCExpr::VK_PPC_None;
1151
1152   switch (E->getKind()) {
1153   case MCExpr::Target:
1154   case MCExpr::Constant:
1155     return nullptr;
1156
1157   case MCExpr::SymbolRef: {
1158     const MCSymbolRefExpr *SRE = cast<MCSymbolRefExpr>(E);
1159
1160     switch (SRE->getKind()) {
1161     case MCSymbolRefExpr::VK_PPC_LO:
1162       Variant = PPCMCExpr::VK_PPC_LO;
1163       break;
1164     case MCSymbolRefExpr::VK_PPC_HI:
1165       Variant = PPCMCExpr::VK_PPC_HI;
1166       break;
1167     case MCSymbolRefExpr::VK_PPC_HA:
1168       Variant = PPCMCExpr::VK_PPC_HA;
1169       break;
1170     case MCSymbolRefExpr::VK_PPC_HIGHER:
1171       Variant = PPCMCExpr::VK_PPC_HIGHER;
1172       break;
1173     case MCSymbolRefExpr::VK_PPC_HIGHERA:
1174       Variant = PPCMCExpr::VK_PPC_HIGHERA;
1175       break;
1176     case MCSymbolRefExpr::VK_PPC_HIGHEST:
1177       Variant = PPCMCExpr::VK_PPC_HIGHEST;
1178       break;
1179     case MCSymbolRefExpr::VK_PPC_HIGHESTA:
1180       Variant = PPCMCExpr::VK_PPC_HIGHESTA;
1181       break;
1182     default:
1183       return nullptr;
1184     }
1185
1186     return MCSymbolRefExpr::Create(&SRE->getSymbol(), Context);
1187   }
1188
1189   case MCExpr::Unary: {
1190     const MCUnaryExpr *UE = cast<MCUnaryExpr>(E);
1191     const MCExpr *Sub = ExtractModifierFromExpr(UE->getSubExpr(), Variant);
1192     if (!Sub)
1193       return nullptr;
1194     return MCUnaryExpr::Create(UE->getOpcode(), Sub, Context);
1195   }
1196
1197   case MCExpr::Binary: {
1198     const MCBinaryExpr *BE = cast<MCBinaryExpr>(E);
1199     PPCMCExpr::VariantKind LHSVariant, RHSVariant;
1200     const MCExpr *LHS = ExtractModifierFromExpr(BE->getLHS(), LHSVariant);
1201     const MCExpr *RHS = ExtractModifierFromExpr(BE->getRHS(), RHSVariant);
1202
1203     if (!LHS && !RHS)
1204       return nullptr;
1205
1206     if (!LHS) LHS = BE->getLHS();
1207     if (!RHS) RHS = BE->getRHS();
1208
1209     if (LHSVariant == PPCMCExpr::VK_PPC_None)
1210       Variant = RHSVariant;
1211     else if (RHSVariant == PPCMCExpr::VK_PPC_None)
1212       Variant = LHSVariant;
1213     else if (LHSVariant == RHSVariant)
1214       Variant = LHSVariant;
1215     else
1216       return nullptr;
1217
1218     return MCBinaryExpr::Create(BE->getOpcode(), LHS, RHS, Context);
1219   }
1220   }
1221
1222   llvm_unreachable("Invalid expression kind!");
1223 }
1224
1225 /// Find all VK_TLSGD/VK_TLSLD symbol references in expression and replace
1226 /// them by VK_PPC_TLSGD/VK_PPC_TLSLD.  This is necessary to avoid having
1227 /// _GLOBAL_OFFSET_TABLE_ created via ELFObjectWriter::RelocNeedsGOT.
1228 /// FIXME: This is a hack.
1229 const MCExpr *PPCAsmParser::
1230 FixupVariantKind(const MCExpr *E) {
1231   MCContext &Context = getParser().getContext();
1232
1233   switch (E->getKind()) {
1234   case MCExpr::Target:
1235   case MCExpr::Constant:
1236     return E;
1237
1238   case MCExpr::SymbolRef: {
1239     const MCSymbolRefExpr *SRE = cast<MCSymbolRefExpr>(E);
1240     MCSymbolRefExpr::VariantKind Variant = MCSymbolRefExpr::VK_None;
1241
1242     switch (SRE->getKind()) {
1243     case MCSymbolRefExpr::VK_TLSGD:
1244       Variant = MCSymbolRefExpr::VK_PPC_TLSGD;
1245       break;
1246     case MCSymbolRefExpr::VK_TLSLD:
1247       Variant = MCSymbolRefExpr::VK_PPC_TLSLD;
1248       break;
1249     default:
1250       return E;
1251     }
1252     return MCSymbolRefExpr::Create(&SRE->getSymbol(), Variant, Context);
1253   }
1254
1255   case MCExpr::Unary: {
1256     const MCUnaryExpr *UE = cast<MCUnaryExpr>(E);
1257     const MCExpr *Sub = FixupVariantKind(UE->getSubExpr());
1258     if (Sub == UE->getSubExpr())
1259       return E;
1260     return MCUnaryExpr::Create(UE->getOpcode(), Sub, Context);
1261   }
1262
1263   case MCExpr::Binary: {
1264     const MCBinaryExpr *BE = cast<MCBinaryExpr>(E);
1265     const MCExpr *LHS = FixupVariantKind(BE->getLHS());
1266     const MCExpr *RHS = FixupVariantKind(BE->getRHS());
1267     if (LHS == BE->getLHS() && RHS == BE->getRHS())
1268       return E;
1269     return MCBinaryExpr::Create(BE->getOpcode(), LHS, RHS, Context);
1270   }
1271   }
1272
1273   llvm_unreachable("Invalid expression kind!");
1274 }
1275
1276 /// ParseExpression.  This differs from the default "parseExpression" in that
1277 /// it handles modifiers.
1278 bool PPCAsmParser::
1279 ParseExpression(const MCExpr *&EVal) {
1280
1281   if (isDarwin())
1282     return ParseDarwinExpression(EVal);
1283
1284   // (ELF Platforms)
1285   // Handle \code @l/@ha \endcode
1286   if (getParser().parseExpression(EVal))
1287     return true;
1288
1289   EVal = FixupVariantKind(EVal);
1290
1291   PPCMCExpr::VariantKind Variant;
1292   const MCExpr *E = ExtractModifierFromExpr(EVal, Variant);
1293   if (E)
1294     EVal = PPCMCExpr::Create(Variant, E, false, getParser().getContext());
1295
1296   return false;
1297 }
1298
1299 /// ParseDarwinExpression.  (MachO Platforms)
1300 /// This differs from the default "parseExpression" in that it handles detection
1301 /// of the \code hi16(), ha16() and lo16() \endcode modifiers.  At present,
1302 /// parseExpression() doesn't recognise the modifiers when in the Darwin/MachO
1303 /// syntax form so it is done here.  TODO: Determine if there is merit in arranging
1304 /// for this to be done at a higher level.
1305 bool PPCAsmParser::
1306 ParseDarwinExpression(const MCExpr *&EVal) {
1307   MCAsmParser &Parser = getParser();
1308   PPCMCExpr::VariantKind Variant = PPCMCExpr::VK_PPC_None;
1309   switch (getLexer().getKind()) {
1310   default:
1311     break;
1312   case AsmToken::Identifier:
1313     // Compiler-generated Darwin identifiers begin with L,l,_ or "; thus
1314     // something starting with any other char should be part of the
1315     // asm syntax.  If handwritten asm includes an identifier like lo16,
1316     // then all bets are off - but no-one would do that, right?
1317     StringRef poss = Parser.getTok().getString();
1318     if (poss.equals_lower("lo16")) {
1319       Variant = PPCMCExpr::VK_PPC_LO;
1320     } else if (poss.equals_lower("hi16")) {
1321       Variant = PPCMCExpr::VK_PPC_HI;
1322     } else if (poss.equals_lower("ha16")) {
1323       Variant = PPCMCExpr::VK_PPC_HA;
1324     }
1325     if (Variant != PPCMCExpr::VK_PPC_None) {
1326       Parser.Lex(); // Eat the xx16
1327       if (getLexer().isNot(AsmToken::LParen))
1328         return Error(Parser.getTok().getLoc(), "expected '('");
1329       Parser.Lex(); // Eat the '('
1330     }
1331     break;
1332   }
1333
1334   if (getParser().parseExpression(EVal))
1335     return true;
1336
1337   if (Variant != PPCMCExpr::VK_PPC_None) {
1338     if (getLexer().isNot(AsmToken::RParen))
1339       return Error(Parser.getTok().getLoc(), "expected ')'");
1340     Parser.Lex(); // Eat the ')'
1341     EVal = PPCMCExpr::Create(Variant, EVal, false, getParser().getContext());
1342   }
1343   return false;
1344 }
1345
1346 /// ParseOperand
1347 /// This handles registers in the form 'NN', '%rNN' for ELF platforms and
1348 /// rNN for MachO.
1349 bool PPCAsmParser::ParseOperand(OperandVector &Operands) {
1350   MCAsmParser &Parser = getParser();
1351   SMLoc S = Parser.getTok().getLoc();
1352   SMLoc E = SMLoc::getFromPointer(Parser.getTok().getLoc().getPointer() - 1);
1353   const MCExpr *EVal;
1354
1355   // Attempt to parse the next token as an immediate
1356   switch (getLexer().getKind()) {
1357   // Special handling for register names.  These are interpreted
1358   // as immediates corresponding to the register number.
1359   case AsmToken::Percent:
1360     Parser.Lex(); // Eat the '%'.
1361     unsigned RegNo;
1362     int64_t IntVal;
1363     if (!MatchRegisterName(Parser.getTok(), RegNo, IntVal)) {
1364       Parser.Lex(); // Eat the identifier token.
1365       Operands.push_back(PPCOperand::CreateImm(IntVal, S, E, isPPC64()));
1366       return false;
1367     }
1368     return Error(S, "invalid register name");
1369
1370   case AsmToken::Identifier:
1371     // Note that non-register-name identifiers from the compiler will begin
1372     // with '_', 'L'/'l' or '"'.  Of course, handwritten asm could include
1373     // identifiers like r31foo - so we fall through in the event that parsing
1374     // a register name fails.
1375     if (isDarwin()) {
1376       unsigned RegNo;
1377       int64_t IntVal;
1378       if (!MatchRegisterName(Parser.getTok(), RegNo, IntVal)) {
1379         Parser.Lex(); // Eat the identifier token.
1380         Operands.push_back(PPCOperand::CreateImm(IntVal, S, E, isPPC64()));
1381         return false;
1382       }
1383     }
1384   // Fall-through to process non-register-name identifiers as expression.
1385   // All other expressions
1386   case AsmToken::LParen:
1387   case AsmToken::Plus:
1388   case AsmToken::Minus:
1389   case AsmToken::Integer:
1390   case AsmToken::Dot:
1391   case AsmToken::Dollar:
1392   case AsmToken::Exclaim:
1393   case AsmToken::Tilde:
1394     if (!ParseExpression(EVal))
1395       break;
1396     /* fall through */
1397   default:
1398     return Error(S, "unknown operand");
1399   }
1400
1401   // Push the parsed operand into the list of operands
1402   Operands.push_back(PPCOperand::CreateFromMCExpr(EVal, S, E, isPPC64()));
1403
1404   // Check whether this is a TLS call expression
1405   bool TLSCall = false;
1406   if (const MCSymbolRefExpr *Ref = dyn_cast<MCSymbolRefExpr>(EVal))
1407     TLSCall = Ref->getSymbol().getName() == "__tls_get_addr";
1408
1409   if (TLSCall && getLexer().is(AsmToken::LParen)) {
1410     const MCExpr *TLSSym;
1411
1412     Parser.Lex(); // Eat the '('.
1413     S = Parser.getTok().getLoc();
1414     if (ParseExpression(TLSSym))
1415       return Error(S, "invalid TLS call expression");
1416     if (getLexer().isNot(AsmToken::RParen))
1417       return Error(Parser.getTok().getLoc(), "missing ')'");
1418     E = Parser.getTok().getLoc();
1419     Parser.Lex(); // Eat the ')'.
1420
1421     Operands.push_back(PPCOperand::CreateFromMCExpr(TLSSym, S, E, isPPC64()));
1422   }
1423
1424   // Otherwise, check for D-form memory operands
1425   if (!TLSCall && getLexer().is(AsmToken::LParen)) {
1426     Parser.Lex(); // Eat the '('.
1427     S = Parser.getTok().getLoc();
1428
1429     int64_t IntVal;
1430     switch (getLexer().getKind()) {
1431     case AsmToken::Percent:
1432       Parser.Lex(); // Eat the '%'.
1433       unsigned RegNo;
1434       if (MatchRegisterName(Parser.getTok(), RegNo, IntVal))
1435         return Error(S, "invalid register name");
1436       Parser.Lex(); // Eat the identifier token.
1437       break;
1438
1439     case AsmToken::Integer:
1440       if (!isDarwin()) {
1441         if (getParser().parseAbsoluteExpression(IntVal) ||
1442           IntVal < 0 || IntVal > 31)
1443         return Error(S, "invalid register number");
1444       } else {
1445         return Error(S, "unexpected integer value");
1446       }
1447       break;
1448
1449    case AsmToken::Identifier:
1450     if (isDarwin()) {
1451       unsigned RegNo;
1452       if (!MatchRegisterName(Parser.getTok(), RegNo, IntVal)) {
1453         Parser.Lex(); // Eat the identifier token.
1454         break;
1455       }
1456     }
1457     // Fall-through..
1458
1459     default:
1460       return Error(S, "invalid memory operand");
1461     }
1462
1463     if (getLexer().isNot(AsmToken::RParen))
1464       return Error(Parser.getTok().getLoc(), "missing ')'");
1465     E = Parser.getTok().getLoc();
1466     Parser.Lex(); // Eat the ')'.
1467
1468     Operands.push_back(PPCOperand::CreateImm(IntVal, S, E, isPPC64()));
1469   }
1470
1471   return false;
1472 }
1473
1474 /// Parse an instruction mnemonic followed by its operands.
1475 bool PPCAsmParser::ParseInstruction(ParseInstructionInfo &Info, StringRef Name,
1476                                     SMLoc NameLoc, OperandVector &Operands) {
1477   // The first operand is the token for the instruction name.
1478   // If the next character is a '+' or '-', we need to add it to the
1479   // instruction name, to match what TableGen is doing.
1480   std::string NewOpcode;
1481   if (getLexer().is(AsmToken::Plus)) {
1482     getLexer().Lex();
1483     NewOpcode = Name;
1484     NewOpcode += '+';
1485     Name = NewOpcode;
1486   }
1487   if (getLexer().is(AsmToken::Minus)) {
1488     getLexer().Lex();
1489     NewOpcode = Name;
1490     NewOpcode += '-';
1491     Name = NewOpcode;
1492   }
1493   // If the instruction ends in a '.', we need to create a separate
1494   // token for it, to match what TableGen is doing.
1495   size_t Dot = Name.find('.');
1496   StringRef Mnemonic = Name.slice(0, Dot);
1497   if (!NewOpcode.empty()) // Underlying memory for Name is volatile.
1498     Operands.push_back(
1499         PPCOperand::CreateTokenWithStringCopy(Mnemonic, NameLoc, isPPC64()));
1500   else
1501     Operands.push_back(PPCOperand::CreateToken(Mnemonic, NameLoc, isPPC64()));
1502   if (Dot != StringRef::npos) {
1503     SMLoc DotLoc = SMLoc::getFromPointer(NameLoc.getPointer() + Dot);
1504     StringRef DotStr = Name.slice(Dot, StringRef::npos);
1505     if (!NewOpcode.empty()) // Underlying memory for Name is volatile.
1506       Operands.push_back(
1507           PPCOperand::CreateTokenWithStringCopy(DotStr, DotLoc, isPPC64()));
1508     else
1509       Operands.push_back(PPCOperand::CreateToken(DotStr, DotLoc, isPPC64()));
1510   }
1511
1512   // If there are no more operands then finish
1513   if (getLexer().is(AsmToken::EndOfStatement))
1514     return false;
1515
1516   // Parse the first operand
1517   if (ParseOperand(Operands))
1518     return true;
1519
1520   while (getLexer().isNot(AsmToken::EndOfStatement) &&
1521          getLexer().is(AsmToken::Comma)) {
1522     // Consume the comma token
1523     getLexer().Lex();
1524
1525     // Parse the next operand
1526     if (ParseOperand(Operands))
1527       return true;
1528   }
1529
1530   return false;
1531 }
1532
1533 /// ParseDirective parses the PPC specific directives
1534 bool PPCAsmParser::ParseDirective(AsmToken DirectiveID) {
1535   StringRef IDVal = DirectiveID.getIdentifier();
1536   if (!isDarwin()) {
1537     if (IDVal == ".word")
1538       return ParseDirectiveWord(2, DirectiveID.getLoc());
1539     if (IDVal == ".llong")
1540       return ParseDirectiveWord(8, DirectiveID.getLoc());
1541     if (IDVal == ".tc")
1542       return ParseDirectiveTC(isPPC64()? 8 : 4, DirectiveID.getLoc());
1543     if (IDVal == ".machine")
1544       return ParseDirectiveMachine(DirectiveID.getLoc());
1545     if (IDVal == ".abiversion")
1546       return ParseDirectiveAbiVersion(DirectiveID.getLoc());
1547     if (IDVal == ".localentry")
1548       return ParseDirectiveLocalEntry(DirectiveID.getLoc());
1549   } else {
1550     if (IDVal == ".machine")
1551       return ParseDarwinDirectiveMachine(DirectiveID.getLoc());
1552   }
1553   return true;
1554 }
1555
1556 /// ParseDirectiveWord
1557 ///  ::= .word [ expression (, expression)* ]
1558 bool PPCAsmParser::ParseDirectiveWord(unsigned Size, SMLoc L) {
1559   MCAsmParser &Parser = getParser();
1560   if (getLexer().isNot(AsmToken::EndOfStatement)) {
1561     for (;;) {
1562       const MCExpr *Value;
1563       if (getParser().parseExpression(Value))
1564         return false;
1565
1566       getParser().getStreamer().EmitValue(Value, Size);
1567
1568       if (getLexer().is(AsmToken::EndOfStatement))
1569         break;
1570
1571       if (getLexer().isNot(AsmToken::Comma))
1572         return Error(L, "unexpected token in directive");
1573       Parser.Lex();
1574     }
1575   }
1576
1577   Parser.Lex();
1578   return false;
1579 }
1580
1581 /// ParseDirectiveTC
1582 ///  ::= .tc [ symbol (, expression)* ]
1583 bool PPCAsmParser::ParseDirectiveTC(unsigned Size, SMLoc L) {
1584   MCAsmParser &Parser = getParser();
1585   // Skip TC symbol, which is only used with XCOFF.
1586   while (getLexer().isNot(AsmToken::EndOfStatement)
1587          && getLexer().isNot(AsmToken::Comma))
1588     Parser.Lex();
1589   if (getLexer().isNot(AsmToken::Comma)) {
1590     Error(L, "unexpected token in directive");
1591     return false;
1592   }
1593   Parser.Lex();
1594
1595   // Align to word size.
1596   getParser().getStreamer().EmitValueToAlignment(Size);
1597
1598   // Emit expressions.
1599   return ParseDirectiveWord(Size, L);
1600 }
1601
1602 /// ParseDirectiveMachine (ELF platforms)
1603 ///  ::= .machine [ cpu | "push" | "pop" ]
1604 bool PPCAsmParser::ParseDirectiveMachine(SMLoc L) {
1605   MCAsmParser &Parser = getParser();
1606   if (getLexer().isNot(AsmToken::Identifier) &&
1607       getLexer().isNot(AsmToken::String)) {
1608     Error(L, "unexpected token in directive");
1609     return false;
1610   }
1611
1612   StringRef CPU = Parser.getTok().getIdentifier();
1613   Parser.Lex();
1614
1615   // FIXME: Right now, the parser always allows any available
1616   // instruction, so the .machine directive is not useful.
1617   // Implement ".machine any" (by doing nothing) for the benefit
1618   // of existing assembler code.  Likewise, we can then implement
1619   // ".machine push" and ".machine pop" as no-op.
1620   if (CPU != "any" && CPU != "push" && CPU != "pop") {
1621     Error(L, "unrecognized machine type");
1622     return false;
1623   }
1624
1625   if (getLexer().isNot(AsmToken::EndOfStatement)) {
1626     Error(L, "unexpected token in directive");
1627     return false;
1628   }
1629   PPCTargetStreamer &TStreamer =
1630       *static_cast<PPCTargetStreamer *>(
1631            getParser().getStreamer().getTargetStreamer());
1632   TStreamer.emitMachine(CPU);
1633
1634   return false;
1635 }
1636
1637 /// ParseDarwinDirectiveMachine (Mach-o platforms)
1638 ///  ::= .machine cpu-identifier
1639 bool PPCAsmParser::ParseDarwinDirectiveMachine(SMLoc L) {
1640   MCAsmParser &Parser = getParser();
1641   if (getLexer().isNot(AsmToken::Identifier) &&
1642       getLexer().isNot(AsmToken::String)) {
1643     Error(L, "unexpected token in directive");
1644     return false;
1645   }
1646
1647   StringRef CPU = Parser.getTok().getIdentifier();
1648   Parser.Lex();
1649
1650   // FIXME: this is only the 'default' set of cpu variants.
1651   // However we don't act on this information at present, this is simply
1652   // allowing parsing to proceed with minimal sanity checking.
1653   if (CPU != "ppc7400" && CPU != "ppc" && CPU != "ppc64") {
1654     Error(L, "unrecognized cpu type");
1655     return false;
1656   }
1657
1658   if (isPPC64() && (CPU == "ppc7400" || CPU == "ppc")) {
1659     Error(L, "wrong cpu type specified for 64bit");
1660     return false;
1661   }
1662   if (!isPPC64() && CPU == "ppc64") {
1663     Error(L, "wrong cpu type specified for 32bit");
1664     return false;
1665   }
1666
1667   if (getLexer().isNot(AsmToken::EndOfStatement)) {
1668     Error(L, "unexpected token in directive");
1669     return false;
1670   }
1671
1672   return false;
1673 }
1674
1675 /// ParseDirectiveAbiVersion
1676 ///  ::= .abiversion constant-expression
1677 bool PPCAsmParser::ParseDirectiveAbiVersion(SMLoc L) {
1678   int64_t AbiVersion;
1679   if (getParser().parseAbsoluteExpression(AbiVersion)){
1680     Error(L, "expected constant expression");
1681     return false;
1682   }
1683   if (getLexer().isNot(AsmToken::EndOfStatement)) {
1684     Error(L, "unexpected token in directive");
1685     return false;
1686   }
1687
1688   PPCTargetStreamer &TStreamer =
1689       *static_cast<PPCTargetStreamer *>(
1690            getParser().getStreamer().getTargetStreamer());
1691   TStreamer.emitAbiVersion(AbiVersion);
1692
1693   return false;
1694 }
1695
1696 /// ParseDirectiveLocalEntry
1697 ///  ::= .localentry symbol, expression
1698 bool PPCAsmParser::ParseDirectiveLocalEntry(SMLoc L) {
1699   StringRef Name;
1700   if (getParser().parseIdentifier(Name)) {
1701     Error(L, "expected identifier in directive");
1702     return false;
1703   }
1704   MCSymbol *Sym = getContext().GetOrCreateSymbol(Name);
1705
1706   if (getLexer().isNot(AsmToken::Comma)) {
1707     Error(L, "unexpected token in directive");
1708     return false;
1709   }
1710   Lex();
1711
1712   const MCExpr *Expr;
1713   if (getParser().parseExpression(Expr)) {
1714     Error(L, "expected expression");
1715     return false;
1716   }
1717
1718   if (getLexer().isNot(AsmToken::EndOfStatement)) {
1719     Error(L, "unexpected token in directive");
1720     return false;
1721   }
1722
1723   PPCTargetStreamer &TStreamer =
1724       *static_cast<PPCTargetStreamer *>(
1725            getParser().getStreamer().getTargetStreamer());
1726   TStreamer.emitLocalEntry(Sym, Expr);
1727
1728   return false;
1729 }
1730
1731
1732
1733 /// Force static initialization.
1734 extern "C" void LLVMInitializePowerPCAsmParser() {
1735   RegisterMCAsmParser<PPCAsmParser> A(ThePPC32Target);
1736   RegisterMCAsmParser<PPCAsmParser> B(ThePPC64Target);
1737   RegisterMCAsmParser<PPCAsmParser> C(ThePPC64LETarget);
1738 }
1739
1740 #define GET_REGISTER_MATCHER
1741 #define GET_MATCHER_IMPLEMENTATION
1742 #include "PPCGenAsmMatcher.inc"
1743
1744 // Define this matcher function after the auto-generated include so we
1745 // have the match class enum definitions.
1746 unsigned PPCAsmParser::validateTargetOperandClass(MCParsedAsmOperand &AsmOp,
1747                                                   unsigned Kind) {
1748   // If the kind is a token for a literal immediate, check if our asm
1749   // operand matches. This is for InstAliases which have a fixed-value
1750   // immediate in the syntax.
1751   int64_t ImmVal;
1752   switch (Kind) {
1753     case MCK_0: ImmVal = 0; break;
1754     case MCK_1: ImmVal = 1; break;
1755     case MCK_2: ImmVal = 2; break;
1756     case MCK_3: ImmVal = 3; break;
1757     case MCK_4: ImmVal = 4; break;
1758     case MCK_5: ImmVal = 5; break;
1759     case MCK_6: ImmVal = 6; break;
1760     case MCK_7: ImmVal = 7; break;
1761     default: return Match_InvalidOperand;
1762   }
1763
1764   PPCOperand &Op = static_cast<PPCOperand &>(AsmOp);
1765   if (Op.isImm() && Op.getImm() == ImmVal)
1766     return Match_Success;
1767
1768   return Match_InvalidOperand;
1769 }
1770
1771 const MCExpr *
1772 PPCAsmParser::applyModifierToExpr(const MCExpr *E,
1773                                   MCSymbolRefExpr::VariantKind Variant,
1774                                   MCContext &Ctx) {
1775   switch (Variant) {
1776   case MCSymbolRefExpr::VK_PPC_LO:
1777     return PPCMCExpr::Create(PPCMCExpr::VK_PPC_LO, E, false, Ctx);
1778   case MCSymbolRefExpr::VK_PPC_HI:
1779     return PPCMCExpr::Create(PPCMCExpr::VK_PPC_HI, E, false, Ctx);
1780   case MCSymbolRefExpr::VK_PPC_HA:
1781     return PPCMCExpr::Create(PPCMCExpr::VK_PPC_HA, E, false, Ctx);
1782   case MCSymbolRefExpr::VK_PPC_HIGHER:
1783     return PPCMCExpr::Create(PPCMCExpr::VK_PPC_HIGHER, E, false, Ctx);
1784   case MCSymbolRefExpr::VK_PPC_HIGHERA:
1785     return PPCMCExpr::Create(PPCMCExpr::VK_PPC_HIGHERA, E, false, Ctx);
1786   case MCSymbolRefExpr::VK_PPC_HIGHEST:
1787     return PPCMCExpr::Create(PPCMCExpr::VK_PPC_HIGHEST, E, false, Ctx);
1788   case MCSymbolRefExpr::VK_PPC_HIGHESTA:
1789     return PPCMCExpr::Create(PPCMCExpr::VK_PPC_HIGHESTA, E, false, Ctx);
1790   default:
1791     return nullptr;
1792   }
1793 }