lib/Target/Mips/MipsTargetMachine.cpp

   1 //===-- MipsTargetMachine.cpp - Define TargetMachine for Mips -------------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // Implements the info about Mips target spec.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #include "MipsTargetMachine.h"
  15 #include "Mips.h"
  16 #include "Mips16FrameLowering.h"
  17 #include "Mips16ISelDAGToDAG.h"
  18 #include "Mips16ISelLowering.h"
  19 #include "Mips16InstrInfo.h"
  20 #include "MipsFrameLowering.h"
  21 #include "MipsInstrInfo.h"
  22 #include "MipsSEFrameLowering.h"
  23 #include "MipsSEISelDAGToDAG.h"
  24 #include "MipsSEISelLowering.h"
  25 #include "MipsSEInstrInfo.h"
  26 #include "MipsTargetObjectFile.h"
  27 #include "llvm/Analysis/TargetTransformInfo.h"
  28 #include "llvm/CodeGen/Passes.h"
  29 #include "llvm/IR/LegacyPassManager.h"
  30 #include "llvm/Support/Debug.h"
  31 #include "llvm/Support/TargetRegistry.h"
  32 #include "llvm/Support/raw_ostream.h"
  33 #include "llvm/Transforms/Scalar.h"
  34
  35 using namespace llvm;
  36
  37 #define DEBUG_TYPE "mips"
  38
  39 extern "C" void LLVMInitializeMipsTarget() {
  40   // Register the target.
  41   RegisterTargetMachine<MipsebTargetMachine> X(TheMipsTarget);
  42   RegisterTargetMachine<MipselTargetMachine> Y(TheMipselTarget);
  43   RegisterTargetMachine<MipsebTargetMachine> A(TheMips64Target);
  44   RegisterTargetMachine<MipselTargetMachine> B(TheMips64elTarget);
  45 }
  46
  47 static std::string computeDataLayout(StringRef TT, StringRef CPU,
  48                                      const TargetOptions &Options,
  49                                      bool isLittle) {
  50   std::string Ret = "";
  51   MipsABIInfo ABI =
  52       MipsABIInfo::computeTargetABI(Triple(TT), CPU, Options.MCOptions);
  53
  54   // There are both little and big endian mips.
  55   if (isLittle)
  56     Ret += "e";
  57   else
  58     Ret += "E";
  59
  60   Ret += "-m:m";
  61
  62   // Pointers are 32 bit on some ABIs.
  63   if (!ABI.IsN64())
  64     Ret += "-p:32:32";
  65
  66   // 8 and 16 bit integers only need no have natural alignment, but try to
  67   // align them to 32 bits. 64 bit integers have natural alignment.
  68   Ret += "-i8:8:32-i16:16:32-i64:64";
  69
  70   // 32 bit registers are always available and the stack is at least 64 bit
  71   // aligned. On N64 64 bit registers are also available and the stack is
  72   // 128 bit aligned.
  73   if (ABI.IsN64() || ABI.IsN32())
  74     Ret += "-n32:64-S128";
  75   else
  76     Ret += "-n32-S64";
  77
  78   return Ret;
  79 }
  80
  81 // On function prologue, the stack is created by decrementing
  82 // its pointer. Once decremented, all references are done with positive
  83 // offset from the stack/frame pointer, using StackGrowsUp enables
  84 // an easier handling.
  85 // Using CodeModel::Large enables different CALL behavior.
  86 MipsTargetMachine::MipsTargetMachine(const Target &T, StringRef TT,
  87                                      StringRef CPU, StringRef FS,
  88                                      const TargetOptions &Options,
  89                                      Reloc::Model RM, CodeModel::Model CM,
  90                                      CodeGenOpt::Level OL, bool isLittle)
  91     : LLVMTargetMachine(T, computeDataLayout(TT, CPU, Options, isLittle), TT,
  92                         CPU, FS, Options, RM, CM, OL),
  93       isLittle(isLittle), TLOF(make_unique<MipsTargetObjectFile>()),
  94       ABI(MipsABIInfo::computeTargetABI(Triple(TT), CPU, Options.MCOptions)),
  95       Subtarget(nullptr),
  96       DefaultSubtarget(Triple(TT), CPU, FS, isLittle, *this),
  97       NoMips16Subtarget(Triple(TT), CPU,
  98                         FS.empty() ? "-mips16" : FS.str() + ",-mips16",
  99                         isLittle, *this),
 100       Mips16Subtarget(Triple(TT), CPU,
 101                       FS.empty() ? "+mips16" : FS.str() + ",+mips16", isLittle,
 102                       *this) {
 103   Subtarget = &DefaultSubtarget;
 104   initAsmInfo();
 105 }
 106
 107 MipsTargetMachine::~MipsTargetMachine() {}
 108
 109 void MipsebTargetMachine::anchor() { }
 110
 111 MipsebTargetMachine::
 112 MipsebTargetMachine(const Target &T, StringRef TT,
 113                     StringRef CPU, StringRef FS, const TargetOptions &Options,
 114                     Reloc::Model RM, CodeModel::Model CM,
 115                     CodeGenOpt::Level OL)
 116   : MipsTargetMachine(T, TT, CPU, FS, Options, RM, CM, OL, false) {}
 117
 118 void MipselTargetMachine::anchor() { }
 119
 120 MipselTargetMachine::
 121 MipselTargetMachine(const Target &T, StringRef TT,
 122                     StringRef CPU, StringRef FS, const TargetOptions &Options,
 123                     Reloc::Model RM, CodeModel::Model CM,
 124                     CodeGenOpt::Level OL)
 125   : MipsTargetMachine(T, TT, CPU, FS, Options, RM, CM, OL, true) {}
 126
 127 const MipsSubtarget *
 128 MipsTargetMachine::getSubtargetImpl(const Function &F) const {
 129   Attribute CPUAttr = F.getFnAttribute("target-cpu");
 130   Attribute FSAttr = F.getFnAttribute("target-features");
 131
 132   std::string CPU = !CPUAttr.hasAttribute(Attribute::None)
 133                         ? CPUAttr.getValueAsString().str()
 134                         : TargetCPU;
 135   std::string FS = !FSAttr.hasAttribute(Attribute::None)
 136                        ? FSAttr.getValueAsString().str()
 137                        : TargetFS;
 138   bool hasMips16Attr =
 139       !F.getFnAttribute("mips16").hasAttribute(Attribute::None);
 140   bool hasNoMips16Attr =
 141       !F.getFnAttribute("nomips16").hasAttribute(Attribute::None);
 142
 143   // FIXME: This is related to the code below to reset the target options,
 144   // we need to know whether or not the soft float flag is set on the
 145   // function, so we can enable it as a subtarget feature.
 146   bool softFloat =
 147       F.hasFnAttribute("use-soft-float") &&
 148       F.getFnAttribute("use-soft-float").getValueAsString() == "true";
 149
 150   if (hasMips16Attr)
 151     FS += FS.empty() ? "+mips16" : ",+mips16";
 152   else if (hasNoMips16Attr)
 153     FS += FS.empty() ? "-mips16" : ",-mips16";
 154   if (softFloat)
 155     FS += FS.empty() ? "+soft-float" : ",+soft-float";
 156
 157   auto &I = SubtargetMap[CPU + FS];
 158   if (!I) {
 159     // This needs to be done before we create a new subtarget since any
 160     // creation will depend on the TM and the code generation flags on the
 161     // function that reside in TargetOptions.
 162     resetTargetOptions(F);
 163     I = llvm::make_unique<MipsSubtarget>(Triple(TargetTriple), CPU, FS,
 164                                          isLittle, *this);
 165   }
 166   return I.get();
 167 }
 168
 169 void MipsTargetMachine::resetSubtarget(MachineFunction *MF) {
 170   DEBUG(dbgs() << "resetSubtarget\n");
 171
 172   Subtarget = const_cast<MipsSubtarget *>(getSubtargetImpl(*MF->getFunction()));
 173   MF->setSubtarget(Subtarget);
 174   return;
 175 }
 176
 177 namespace {
 178 /// Mips Code Generator Pass Configuration Options.
 179 class MipsPassConfig : public TargetPassConfig {
 180 public:
 181   MipsPassConfig(MipsTargetMachine *TM, PassManagerBase &PM)
 182     : TargetPassConfig(TM, PM) {
 183     // The current implementation of long branch pass requires a scratch
 184     // register ($at) to be available before branch instructions. Tail merging
 185     // can break this requirement, so disable it when long branch pass is
 186     // enabled.
 187     EnableTailMerge = !getMipsSubtarget().enableLongBranchPass();
 188   }
 189
 190   MipsTargetMachine &getMipsTargetMachine() const {
 191     return getTM<MipsTargetMachine>();
 192   }
 193
 194   const MipsSubtarget &getMipsSubtarget() const {
 195     return *getMipsTargetMachine().getSubtargetImpl();
 196   }
 197
 198   void addIRPasses() override;
 199   bool addInstSelector() override;
 200   void addMachineSSAOptimization() override;
 201   void addPreEmitPass() override;
 202
 203   void addPreRegAlloc() override;
 204
 205 };
 206 } // namespace
 207
 208 TargetPassConfig *MipsTargetMachine::createPassConfig(PassManagerBase &PM) {
 209   return new MipsPassConfig(this, PM);
 210 }
 211
 212 void MipsPassConfig::addIRPasses() {
 213   TargetPassConfig::addIRPasses();
 214   addPass(createAtomicExpandPass(&getMipsTargetMachine()));
 215   if (getMipsSubtarget().os16())
 216     addPass(createMipsOs16Pass(getMipsTargetMachine()));
 217   if (getMipsSubtarget().inMips16HardFloat())
 218     addPass(createMips16HardFloatPass(getMipsTargetMachine()));
 219 }
 220 // Install an instruction selector pass using
 221 // the ISelDag to gen Mips code.
 222 bool MipsPassConfig::addInstSelector() {
 223   addPass(createMipsModuleISelDagPass(getMipsTargetMachine()));
 224   addPass(createMips16ISelDag(getMipsTargetMachine()));
 225   addPass(createMipsSEISelDag(getMipsTargetMachine()));
 226   return false;
 227 }
 228
 229 void MipsPassConfig::addMachineSSAOptimization() {
 230   addPass(createMipsOptimizePICCallPass(getMipsTargetMachine()));
 231   TargetPassConfig::addMachineSSAOptimization();
 232 }
 233
 234 void MipsPassConfig::addPreRegAlloc() {
 235   if (getOptLevel() == CodeGenOpt::None)
 236     addPass(createMipsOptimizePICCallPass(getMipsTargetMachine()));
 237 }
 238
 239 TargetIRAnalysis MipsTargetMachine::getTargetIRAnalysis() {
 240   return TargetIRAnalysis([this](Function &F) {
 241     if (Subtarget->allowMixed16_32()) {
 242       DEBUG(errs() << "No Target Transform Info Pass Added\n");
 243       // FIXME: This is no longer necessary as the TTI returned is per-function.
 244       return TargetTransformInfo(getDataLayout());
 245     }
 246
 247     DEBUG(errs() << "Target Transform Info Pass Added\n");
 248     return TargetTransformInfo(BasicTTIImpl(this, F));
 249   });
 250 }
 251
 252 // Implemented by targets that want to run passes immediately before
 253 // machine code is emitted. return true if -print-machineinstrs should
 254 // print out the code after the passes.
 255 void MipsPassConfig::addPreEmitPass() {
 256   MipsTargetMachine &TM = getMipsTargetMachine();
 257   addPass(createMipsDelaySlotFillerPass(TM));
 258   addPass(createMipsLongBranchPass(TM));
 259   addPass(createMipsConstantIslandPass(TM));
 260 }