lib/Target/Mips/MipsSubtarget.h

   1 //===-- MipsSubtarget.h - Define Subtarget for the Mips ---------*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file declares the Mips specific subclass of TargetSubtargetInfo.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #ifndef LLVM_LIB_TARGET_MIPS_MIPSSUBTARGET_H
  15 #define LLVM_LIB_TARGET_MIPS_MIPSSUBTARGET_H
  16
  17 #include "MipsFrameLowering.h"
  18 #include "MipsISelLowering.h"
  19 #include "MipsInstrInfo.h"
  20 #include "MipsSelectionDAGInfo.h"
  21 #include "llvm/IR/DataLayout.h"
  22 #include "llvm/MC/MCInstrItineraries.h"
  23 #include "llvm/Support/ErrorHandling.h"
  24 #include "llvm/Target/TargetSubtargetInfo.h"
  25 #include "MipsABIInfo.h"
  26 #include <string>
  27
  28 #define GET_SUBTARGETINFO_HEADER
  29 #include "MipsGenSubtargetInfo.inc"
  30
  31 namespace llvm {
  32 class StringRef;
  33
  34 class MipsTargetMachine;
  35
  36 class MipsSubtarget : public MipsGenSubtargetInfo {
  37   virtual void anchor();
  38
  39   enum MipsArchEnum {
  40     Mips1, Mips2, Mips32, Mips32r2, Mips32r6, Mips3, Mips4, Mips5, Mips64,
  41     Mips64r2, Mips64r6
  42   };
  43
  44   // Mips architecture version
  45   MipsArchEnum MipsArchVersion;
  46
  47   // Selected ABI
  48   MipsABIInfo ABI;
  49
  50   // IsLittle - The target is Little Endian
  51   bool IsLittle;
  52
  53   // IsSingleFloat - The target only supports single precision float
  54   // point operations. This enable the target to use all 32 32-bit
  55   // floating point registers instead of only using even ones.
  56   bool IsSingleFloat;
  57
  58   // IsFPXX - MIPS O32 modeless ABI.
  59   bool IsFPXX;
  60
  61   // NoABICalls - Disable SVR4-style position-independent code.
  62   bool NoABICalls;
  63
  64   // IsFP64bit - The target processor has 64-bit floating point registers.
  65   bool IsFP64bit;
  66
  67   /// Are odd single-precision registers permitted?
  68   /// This corresponds to -modd-spreg and -mno-odd-spreg
  69   bool UseOddSPReg;
  70
  71   // IsNan2008 - IEEE 754-2008 NaN encoding.
  72   bool IsNaN2008bit;
  73
  74   // IsFP64bit - General-purpose registers are 64 bits wide
  75   bool IsGP64bit;
  76
  77   // HasVFPU - Processor has a vector floating point unit.
  78   bool HasVFPU;
  79
  80   // CPU supports cnMIPS (Cavium Networks Octeon CPU).
  81   bool HasCnMips;
  82
  83   // isLinux - Target system is Linux. Is false we consider ELFOS for now.
  84   bool IsLinux;
  85
  86   // UseSmallSection - Small section is used.
  87   bool UseSmallSection;
  88
  89   /// Features related to the presence of specific instructions.
  90
  91   // HasMips3_32 - The subset of MIPS-III instructions added to MIPS32
  92   bool HasMips3_32;
  93
  94   // HasMips3_32r2 - The subset of MIPS-III instructions added to MIPS32r2
  95   bool HasMips3_32r2;
  96
  97   // HasMips4_32 - Has the subset of MIPS-IV present in MIPS32
  98   bool HasMips4_32;
  99
 100   // HasMips4_32r2 - Has the subset of MIPS-IV present in MIPS32r2
 101   bool HasMips4_32r2;
 102
 103   // HasMips5_32r2 - Has the subset of MIPS-V present in MIPS32r2
 104   bool HasMips5_32r2;
 105
 106   // InMips16 -- can process Mips16 instructions
 107   bool InMips16Mode;
 108
 109   // Mips16 hard float
 110   bool InMips16HardFloat;
 111
 112   // PreviousInMips16 -- the function we just processed was in Mips 16 Mode
 113   bool PreviousInMips16Mode;
 114
 115   // InMicroMips -- can process MicroMips instructions
 116   bool InMicroMipsMode;
 117
 118   // HasDSP, HasDSPR2 -- supports DSP ASE.
 119   bool HasDSP, HasDSPR2;
 120
 121   // Allow mixed Mips16 and Mips32 in one source file
 122   bool AllowMixed16_32;
 123
 124   // Optimize for space by compiling all functions as Mips 16 unless
 125   // it needs floating point. Functions needing floating point are
 126   // compiled as Mips32
 127   bool Os16;
 128
 129   // HasMSA -- supports MSA ASE.
 130   bool HasMSA;
 131
 132   InstrItineraryData InstrItins;
 133
 134   // We can override the determination of whether we are in mips16 mode
 135   // as from the command line
 136   enum {NoOverride, Mips16Override, NoMips16Override} OverrideMode;
 137
 138   const MipsTargetMachine *TM;
 139
 140   Triple TargetTriple;
 141
 142   const DataLayout DL; // Calculates type size & alignment
 143   const MipsSelectionDAGInfo TSInfo;
 144   std::unique_ptr<const MipsInstrInfo> InstrInfo;
 145   std::unique_ptr<const MipsFrameLowering> FrameLowering;
 146   std::unique_ptr<const MipsTargetLowering> TLInfo;
 147
 148 public:
 149   /// This overrides the PostRAScheduler bit in the SchedModel for each CPU.
 150   bool enablePostMachineScheduler() const override;
 151   void getCriticalPathRCs(RegClassVector &CriticalPathRCs) const override;
 152   CodeGenOpt::Level getOptLevelToEnablePostRAScheduler() const override;
 153
 154   /// Only O32 and EABI supported right now.
 155   bool isABI_EABI() const { return ABI.IsEABI(); }
 156   bool isABI_N64() const { return ABI.IsN64(); }
 157   bool isABI_N32() const { return ABI.IsN32(); }
 158   bool isABI_O32() const { return ABI.IsO32(); }
 159   bool isABI_FPXX() const { return isABI_O32() && IsFPXX; }
 160   const MipsABIInfo &getABI() const { return ABI; }
 161
 162   /// This constructor initializes the data members to match that
 163   /// of the specified triple.
 164   MipsSubtarget(const std::string &TT, const std::string &CPU,
 165                 const std::string &FS, bool little,
 166                 const MipsTargetMachine *TM);
 167
 168   /// ParseSubtargetFeatures - Parses features string setting specified
 169   /// subtarget options.  Definition of function is auto generated by tblgen.
 170   void ParseSubtargetFeatures(StringRef CPU, StringRef FS);
 171
 172   bool hasMips1() const { return MipsArchVersion >= Mips1; }
 173   bool hasMips2() const { return MipsArchVersion >= Mips2; }
 174   bool hasMips3() const { return MipsArchVersion >= Mips3; }
 175   bool hasMips4() const { return MipsArchVersion >= Mips4; }
 176   bool hasMips5() const { return MipsArchVersion >= Mips5; }
 177   bool hasMips4_32() const { return HasMips4_32; }
 178   bool hasMips4_32r2() const { return HasMips4_32r2; }
 179   bool hasMips32() const {
 180     return MipsArchVersion >= Mips32 && MipsArchVersion != Mips3 &&
 181            MipsArchVersion != Mips4 && MipsArchVersion != Mips5;
 182   }
 183   bool hasMips32r2() const {
 184     return MipsArchVersion == Mips32r2 || MipsArchVersion == Mips32r6 ||
 185            MipsArchVersion == Mips64r2 || MipsArchVersion == Mips64r6;
 186   }
 187   bool hasMips32r6() const {
 188     return MipsArchVersion == Mips32r6 || MipsArchVersion == Mips64r6;
 189   }
 190   bool hasMips64() const { return MipsArchVersion >= Mips64; }
 191   bool hasMips64r2() const {
 192     return MipsArchVersion == Mips64r2 || MipsArchVersion == Mips64r6;
 193   }
 194   bool hasMips64r6() const { return MipsArchVersion == Mips64r6; }
 195
 196   bool hasCnMips() const { return HasCnMips; }
 197
 198   bool isLittle() const { return IsLittle; }
 199   bool isABICalls() const { return !NoABICalls; }
 200   bool isFPXX() const { return IsFPXX; }
 201   bool isFP64bit() const { return IsFP64bit; }
 202   bool useOddSPReg() const { return UseOddSPReg; }
 203   bool noOddSPReg() const { return !UseOddSPReg; }
 204   bool isNaN2008() const { return IsNaN2008bit; }
 205   bool isGP64bit() const { return IsGP64bit; }
 206   bool isGP32bit() const { return !IsGP64bit; }
 207   unsigned getGPRSizeInBytes() const { return isGP64bit() ? 8 : 4; }
 208   bool isSingleFloat() const { return IsSingleFloat; }
 209   bool hasVFPU() const { return HasVFPU; }
 210   bool inMips16Mode() const { return InMips16Mode; }
 211   bool inMips16ModeDefault() const {
 212     return InMips16Mode;
 213   }
 214   // Hard float for mips16 means essentially to compile as soft float
 215   // but to use a runtime library for soft float that is written with
 216   // native mips32 floating point instructions (those runtime routines
 217   // run in mips32 hard float mode).
 218   bool inMips16HardFloat() const {
 219     return inMips16Mode() && InMips16HardFloat;
 220   }
 221   bool inMicroMipsMode() const { return InMicroMipsMode; }
 222   bool hasDSP() const { return HasDSP; }
 223   bool hasDSPR2() const { return HasDSPR2; }
 224   bool hasMSA() const { return HasMSA; }
 225   bool isLinux() const { return IsLinux; }
 226   bool useSmallSection() const { return UseSmallSection; }
 227
 228   bool hasStandardEncoding() const { return !inMips16Mode(); }
 229
 230   bool abiUsesSoftFloat() const;
 231
 232   bool enableLongBranchPass() const {
 233     return hasStandardEncoding() || allowMixed16_32();
 234   }
 235
 236   /// Features related to the presence of specific instructions.
 237   bool hasExtractInsert() const { return !inMips16Mode() && hasMips32r2(); }
 238   bool hasMTHC1() const { return hasMips32r2(); }
 239
 240   bool allowMixed16_32() const { return inMips16ModeDefault() |
 241                                         AllowMixed16_32;}
 242
 243   bool os16() const { return Os16;};
 244
 245   bool isTargetNaCl() const { return TargetTriple.isOSNaCl(); }
 246
 247   // for now constant islands are on for the whole compilation unit but we only
 248   // really use them if in addition we are in mips16 mode
 249   static bool useConstantIslands();
 250
 251   unsigned stackAlignment() const { return hasMips64() ? 16 : 8; }
 252
 253   // Grab relocation model
 254   Reloc::Model getRelocationModel() const;
 255
 256   MipsSubtarget &initializeSubtargetDependencies(StringRef CPU, StringRef FS,
 257                                                  const TargetMachine *TM);
 258
 259   /// Does the system support unaligned memory access.
 260   ///
 261   /// MIPS32r6/MIPS64r6 require full unaligned access support but does not
 262   /// specify which component of the system provides it. Hardware, software, and
 263   /// hybrid implementations are all valid.
 264   bool systemSupportsUnalignedAccess() const { return hasMips32r6(); }
 265
 266   // Set helper classes
 267   void setHelperClassesMips16();
 268   void setHelperClassesMipsSE();
 269
 270   const MipsSelectionDAGInfo *getSelectionDAGInfo() const override {
 271     return &TSInfo;
 272   }
 273   const DataLayout *getDataLayout() const override { return &DL; }
 274   const MipsInstrInfo *getInstrInfo() const override { return InstrInfo.get(); }
 275   const TargetFrameLowering *getFrameLowering() const override {
 276     return FrameLowering.get();
 277   }
 278   const MipsRegisterInfo *getRegisterInfo() const override {
 279     return &InstrInfo->getRegisterInfo();
 280   }
 281   const MipsTargetLowering *getTargetLowering() const override {
 282     return TLInfo.get();
 283   }
 284   const InstrItineraryData *getInstrItineraryData() const override {
 285     return &InstrItins;
 286   }
 287 };
 288 } // End llvm namespace
 289
 290 #endif