lib/Target/Mips/MipsSubtarget.cpp

   1 //===-- MipsSubtarget.cpp - Mips Subtarget Information --------------------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file implements the Mips specific subclass of TargetSubtargetInfo.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #include "MipsMachineFunction.h"
  15 #include "Mips.h"
  16 #include "MipsRegisterInfo.h"
  17 #include "MipsSubtarget.h"
  18 #include "MipsTargetMachine.h"
  19 #include "llvm/IR/Attributes.h"
  20 #include "llvm/IR/Function.h"
  21 #include "llvm/Support/CommandLine.h"
  22 #include "llvm/Support/Debug.h"
  23 #include "llvm/Support/TargetRegistry.h"
  24 #include "llvm/Support/raw_ostream.h"
  25
  26 using namespace llvm;
  27
  28 #define DEBUG_TYPE "mips-subtarget"
  29
  30 #define GET_SUBTARGETINFO_TARGET_DESC
  31 #define GET_SUBTARGETINFO_CTOR
  32 #include "MipsGenSubtargetInfo.inc"
  33
  34 // FIXME: Maybe this should be on by default when Mips16 is specified
  35 //
  36 static cl::opt<bool> Mixed16_32(
  37   "mips-mixed-16-32",
  38   cl::init(false),
  39   cl::desc("Allow for a mixture of Mips16 "
  40            "and Mips32 code in a single source file"),
  41   cl::Hidden);
  42
  43 static cl::opt<bool> Mips_Os16(
  44   "mips-os16",
  45   cl::init(false),
  46   cl::desc("Compile all functions that don' use "
  47            "floating point as Mips 16"),
  48   cl::Hidden);
  49
  50 static cl::opt<bool>
  51 Mips16HardFloat("mips16-hard-float", cl::NotHidden,
  52                 cl::desc("MIPS: mips16 hard float enable."),
  53                 cl::init(false));
  54
  55 static cl::opt<bool>
  56 Mips16ConstantIslands(
  57   "mips16-constant-islands", cl::NotHidden,
  58   cl::desc("MIPS: mips16 constant islands enable."),
  59   cl::init(true));
  60
  61 static cl::opt<bool>
  62 GPOpt("mgpopt", cl::Hidden,
  63       cl::desc("MIPS: Enable gp-relative addressing of small data items"));
  64
  65 /// Select the Mips CPU for the given triple and cpu name.
  66 /// FIXME: Merge with the copy in MipsMCTargetDesc.cpp
  67 static StringRef selectMipsCPU(Triple TT, StringRef CPU) {
  68   if (CPU.empty() || CPU == "generic") {
  69     if (TT.getArch() == Triple::mips || TT.getArch() == Triple::mipsel)
  70       CPU = "mips32";
  71     else
  72       CPU = "mips64";
  73   }
  74   return CPU;
  75 }
  76
  77 void MipsSubtarget::anchor() { }
  78
  79 static std::string computeDataLayout(const MipsSubtarget &ST) {
  80   std::string Ret = "";
  81
  82   // There are both little and big endian mips.
  83   if (ST.isLittle())
  84     Ret += "e";
  85   else
  86     Ret += "E";
  87
  88   Ret += "-m:m";
  89
  90   // Pointers are 32 bit on some ABIs.
  91   if (!ST.isABI_N64())
  92     Ret += "-p:32:32";
  93
  94   // 8 and 16 bit integers only need no have natural alignment, but try to
  95   // align them to 32 bits. 64 bit integers have natural alignment.
  96   Ret += "-i8:8:32-i16:16:32-i64:64";
  97
  98   // 32 bit registers are always available and the stack is at least 64 bit
  99   // aligned. On N64 64 bit registers are also available and the stack is
 100   // 128 bit aligned.
 101   if (ST.isABI_N64() || ST.isABI_N32())
 102     Ret += "-n32:64-S128";
 103   else
 104     Ret += "-n32-S64";
 105
 106   return Ret;
 107 }
 108
 109 MipsSubtarget::MipsSubtarget(const std::string &TT, const std::string &CPU,
 110                              const std::string &FS, bool little,
 111                              const MipsTargetMachine *_TM)
 112     : MipsGenSubtargetInfo(TT, CPU, FS), MipsArchVersion(Mips32),
 113       ABI(MipsABIInfo::Unknown()), IsLittle(little), IsSingleFloat(false),
 114       IsFPXX(false), NoABICalls(false), IsFP64bit(false), UseOddSPReg(true),
 115       IsNaN2008bit(false), IsGP64bit(false), HasVFPU(false), HasCnMips(false),
 116       IsLinux(true), HasMips3_32(false), HasMips3_32r2(false),
 117       HasMips4_32(false), HasMips4_32r2(false), HasMips5_32r2(false),
 118       InMips16Mode(false), InMips16HardFloat(Mips16HardFloat),
 119       InMicroMipsMode(false), HasDSP(false), HasDSPR2(false),
 120       AllowMixed16_32(Mixed16_32 | Mips_Os16), Os16(Mips_Os16),
 121       HasMSA(false), TM(_TM), TargetTriple(TT),
 122       DL(computeDataLayout(initializeSubtargetDependencies(CPU, FS, TM))),
 123       TSInfo(DL), InstrInfo(MipsInstrInfo::create(*this)),
 124       FrameLowering(MipsFrameLowering::create(*this)),
 125       TLInfo(MipsTargetLowering::create(*TM, *this)) {
 126
 127   PreviousInMips16Mode = InMips16Mode;
 128
 129   // Don't even attempt to generate code for MIPS-I, MIPS-II, MIPS-III, and
 130   // MIPS-V. They have not been tested and currently exist for the integrated
 131   // assembler only.
 132   if (MipsArchVersion == Mips1)
 133     report_fatal_error("Code generation for MIPS-I is not implemented", false);
 134   if (MipsArchVersion == Mips2)
 135     report_fatal_error("Code generation for MIPS-II is not implemented", false);
 136   if (MipsArchVersion == Mips3)
 137     report_fatal_error("Code generation for MIPS-III is not implemented",
 138                        false);
 139   if (MipsArchVersion == Mips5)
 140     report_fatal_error("Code generation for MIPS-V is not implemented", false);
 141
 142   // Assert exactly one ABI was chosen.
 143   assert(ABI.IsKnown());
 144   assert((((getFeatureBits() & Mips::FeatureO32) != 0) +
 145           ((getFeatureBits() & Mips::FeatureEABI) != 0) +
 146           ((getFeatureBits() & Mips::FeatureN32) != 0) +
 147           ((getFeatureBits() & Mips::FeatureN64) != 0)) == 1);
 148
 149   // Check if Architecture and ABI are compatible.
 150   assert(((!isGP64bit() && (isABI_O32() || isABI_EABI())) ||
 151           (isGP64bit() && (isABI_N32() || isABI_N64()))) &&
 152          "Invalid  Arch & ABI pair.");
 153
 154   if (hasMSA() && !isFP64bit())
 155     report_fatal_error("MSA requires a 64-bit FPU register file (FR=1 mode). "
 156                        "See -mattr=+fp64.",
 157                        false);
 158
 159   if (!isABI_O32() && !useOddSPReg())
 160     report_fatal_error("-mattr=+nooddspreg requires the O32 ABI.", false);
 161
 162   if (IsFPXX && (isABI_N32() || isABI_N64()))
 163     report_fatal_error("FPXX is not permitted for the N32/N64 ABI's.", false);
 164
 165   if (hasMips32r6()) {
 166     StringRef ISA = hasMips64r6() ? "MIPS64r6" : "MIPS32r6";
 167
 168     assert(isFP64bit());
 169     assert(isNaN2008());
 170     if (hasDSP())
 171       report_fatal_error(ISA + " is not compatible with the DSP ASE", false);
 172   }
 173
 174   // Is the target system Linux ?
 175   if (TT.find("linux") == std::string::npos)
 176     IsLinux = false;
 177
 178   if (NoABICalls && TM->getRelocationModel() == Reloc::PIC_)
 179     report_fatal_error("position-independent code requires '-mabicalls'");
 180
 181   // Set UseSmallSection.
 182   UseSmallSection = GPOpt;
 183   if (!NoABICalls && GPOpt) {
 184     errs() << "warning: cannot use small-data accesses for '-mabicalls'"
 185            << "\n";
 186     UseSmallSection = false;
 187   }
 188 }
 189
 190 /// This overrides the PostRAScheduler bit in the SchedModel for any CPU.
 191 bool MipsSubtarget::enablePostMachineScheduler() const { return true; }
 192
 193 void MipsSubtarget::getCriticalPathRCs(RegClassVector &CriticalPathRCs) const {
 194   CriticalPathRCs.clear();
 195   CriticalPathRCs.push_back(isGP64bit() ?
 196                             &Mips::GPR64RegClass : &Mips::GPR32RegClass);
 197 }
 198
 199 CodeGenOpt::Level MipsSubtarget::getOptLevelToEnablePostRAScheduler() const {
 200   return CodeGenOpt::Aggressive;
 201 }
 202
 203 MipsSubtarget &
 204 MipsSubtarget::initializeSubtargetDependencies(StringRef CPU, StringRef FS,
 205                                                const TargetMachine *TM) {
 206   std::string CPUName = selectMipsCPU(TargetTriple, CPU);
 207
 208   // Parse features string.
 209   ParseSubtargetFeatures(CPUName, FS);
 210   // Initialize scheduling itinerary for the specified CPU.
 211   InstrItins = getInstrItineraryForCPU(CPUName);
 212
 213   if (InMips16Mode && !TM->Options.UseSoftFloat)
 214     InMips16HardFloat = true;
 215
 216   return *this;
 217 }
 218
 219 bool MipsSubtarget::abiUsesSoftFloat() const {
 220   return TM->Options.UseSoftFloat && !InMips16HardFloat;
 221 }
 222
 223 bool MipsSubtarget::useConstantIslands() {
 224   DEBUG(dbgs() << "use constant islands " << Mips16ConstantIslands << "\n");
 225   return Mips16ConstantIslands;
 226 }
 227
 228 Reloc::Model MipsSubtarget::getRelocationModel() const {
 229   return TM->getRelocationModel();
 230 }