lib/Target/Mips/MipsISelLowering.h

   1 //===-- MipsISelLowering.h - Mips DAG Lowering Interface --------*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file defines the interfaces that Mips uses to lower LLVM code into a
  11 // selection DAG.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #ifndef LLVM_LIB_TARGET_MIPS_MIPSISELLOWERING_H
  16 #define LLVM_LIB_TARGET_MIPS_MIPSISELLOWERING_H
  17
  18 #include "MCTargetDesc/MipsABIInfo.h"
  19 #include "MCTargetDesc/MipsBaseInfo.h"
  20 #include "Mips.h"
  21 #include "llvm/CodeGen/CallingConvLower.h"
  22 #include "llvm/CodeGen/SelectionDAG.h"
  23 #include "llvm/IR/Function.h"
  24 #include "llvm/Target/TargetLowering.h"
  25 #include <deque>
  26 #include <string>
  27
  28 namespace llvm {
  29   namespace MipsISD {
  30     enum NodeType : unsigned {
  31       // Start the numbering from where ISD NodeType finishes.
  32       FIRST_NUMBER = ISD::BUILTIN_OP_END,
  33
  34       // Jump and link (call)
  35       JmpLink,
  36
  37       // Tail call
  38       TailCall,
  39
  40       // Get the Higher 16 bits from a 32-bit immediate
  41       // No relation with Mips Hi register
  42       Hi,
  43
  44       // Get the Lower 16 bits from a 32-bit immediate
  45       // No relation with Mips Lo register
  46       Lo,
  47
  48       // Handle gp_rel (small data/bss sections) relocation.
  49       GPRel,
  50
  51       // Thread Pointer
  52       ThreadPointer,
  53
  54       // Floating Point Branch Conditional
  55       FPBrcond,
  56
  57       // Floating Point Compare
  58       FPCmp,
  59
  60       // Floating Point Conditional Moves
  61       CMovFP_T,
  62       CMovFP_F,
  63
  64       // FP-to-int truncation node.
  65       TruncIntFP,
  66
  67       // Return
  68       Ret,
  69
  70       EH_RETURN,
  71
  72       // Node used to extract integer from accumulator.
  73       MFHI,
  74       MFLO,
  75
  76       // Node used to insert integers to accumulator.
  77       MTLOHI,
  78
  79       // Mult nodes.
  80       Mult,
  81       Multu,
  82
  83       // MAdd/Sub nodes
  84       MAdd,
  85       MAddu,
  86       MSub,
  87       MSubu,
  88
  89       // DivRem(u)
  90       DivRem,
  91       DivRemU,
  92       DivRem16,
  93       DivRemU16,
  94
  95       BuildPairF64,
  96       ExtractElementF64,
  97
  98       Wrapper,
  99
 100       DynAlloc,
 101
 102       Sync,
 103
 104       Ext,
 105       Ins,
 106
 107       // EXTR.W instrinsic nodes.
 108       EXTP,
 109       EXTPDP,
 110       EXTR_S_H,
 111       EXTR_W,
 112       EXTR_R_W,
 113       EXTR_RS_W,
 114       SHILO,
 115       MTHLIP,
 116
 117       // DPA.W intrinsic nodes.
 118       MULSAQ_S_W_PH,
 119       MAQ_S_W_PHL,
 120       MAQ_S_W_PHR,
 121       MAQ_SA_W_PHL,
 122       MAQ_SA_W_PHR,
 123       DPAU_H_QBL,
 124       DPAU_H_QBR,
 125       DPSU_H_QBL,
 126       DPSU_H_QBR,
 127       DPAQ_S_W_PH,
 128       DPSQ_S_W_PH,
 129       DPAQ_SA_L_W,
 130       DPSQ_SA_L_W,
 131       DPA_W_PH,
 132       DPS_W_PH,
 133       DPAQX_S_W_PH,
 134       DPAQX_SA_W_PH,
 135       DPAX_W_PH,
 136       DPSX_W_PH,
 137       DPSQX_S_W_PH,
 138       DPSQX_SA_W_PH,
 139       MULSA_W_PH,
 140
 141       MULT,
 142       MULTU,
 143       MADD_DSP,
 144       MADDU_DSP,
 145       MSUB_DSP,
 146       MSUBU_DSP,
 147
 148       // DSP shift nodes.
 149       SHLL_DSP,
 150       SHRA_DSP,
 151       SHRL_DSP,
 152
 153       // DSP setcc and select_cc nodes.
 154       SETCC_DSP,
 155       SELECT_CC_DSP,
 156
 157       // Vector comparisons.
 158       // These take a vector and return a boolean.
 159       VALL_ZERO,
 160       VANY_ZERO,
 161       VALL_NONZERO,
 162       VANY_NONZERO,
 163
 164       // These take a vector and return a vector bitmask.
 165       VCEQ,
 166       VCLE_S,
 167       VCLE_U,
 168       VCLT_S,
 169       VCLT_U,
 170
 171       // Element-wise vector max/min.
 172       VSMAX,
 173       VSMIN,
 174       VUMAX,
 175       VUMIN,
 176
 177       // Vector Shuffle with mask as an operand
 178       VSHF,  // Generic shuffle
 179       SHF,   // 4-element set shuffle.
 180       ILVEV, // Interleave even elements
 181       ILVOD, // Interleave odd elements
 182       ILVL,  // Interleave left elements
 183       ILVR,  // Interleave right elements
 184       PCKEV, // Pack even elements
 185       PCKOD, // Pack odd elements
 186
 187       // Vector Lane Copy
 188       INSVE, // Copy element from one vector to another
 189
 190       // Combined (XOR (OR $a, $b), -1)
 191       VNOR,
 192
 193       // Extended vector element extraction
 194       VEXTRACT_SEXT_ELT,
 195       VEXTRACT_ZEXT_ELT,
 196
 197       // Load/Store Left/Right nodes.
 198       LWL = ISD::FIRST_TARGET_MEMORY_OPCODE,
 199       LWR,
 200       SWL,
 201       SWR,
 202       LDL,
 203       LDR,
 204       SDL,
 205       SDR
 206     };
 207   }
 208
 209   //===--------------------------------------------------------------------===//
 210   // TargetLowering Implementation
 211   //===--------------------------------------------------------------------===//
 212   class MipsFunctionInfo;
 213   class MipsSubtarget;
 214   class MipsCCState;
 215
 216   class MipsTargetLowering : public TargetLowering  {
 217     bool isMicroMips;
 218   public:
 219     explicit MipsTargetLowering(const MipsTargetMachine &TM,
 220                                 const MipsSubtarget &STI);
 221
 222     static const MipsTargetLowering *create(const MipsTargetMachine &TM,
 223                                             const MipsSubtarget &STI);
 224
 225     /// createFastISel - This method returns a target specific FastISel object,
 226     /// or null if the target does not support "fast" ISel.
 227     FastISel *createFastISel(FunctionLoweringInfo &funcInfo,
 228                              const TargetLibraryInfo *libInfo) const override;
 229
 230     MVT getScalarShiftAmountTy(const DataLayout &, EVT) const override {
 231       return MVT::i32;
 232     }
 233
 234     void LowerOperationWrapper(SDNode *N,
 235                                SmallVectorImpl<SDValue> &Results,
 236                                SelectionDAG &DAG) const override;
 237
 238     /// LowerOperation - Provide custom lowering hooks for some operations.
 239     SDValue LowerOperation(SDValue Op, SelectionDAG &DAG) const override;
 240
 241     /// ReplaceNodeResults - Replace the results of node with an illegal result
 242     /// type with new values built out of custom code.
 243     ///
 244     void ReplaceNodeResults(SDNode *N, SmallVectorImpl<SDValue>&Results,
 245                             SelectionDAG &DAG) const override;
 246
 247     /// getTargetNodeName - This method returns the name of a target specific
 248     //  DAG node.
 249     const char *getTargetNodeName(unsigned Opcode) const override;
 250
 251     /// getSetCCResultType - get the ISD::SETCC result ValueType
 252     EVT getSetCCResultType(const DataLayout &DL, LLVMContext &Context,
 253                            EVT VT) const override;
 254
 255     SDValue PerformDAGCombine(SDNode *N, DAGCombinerInfo &DCI) const override;
 256
 257     MachineBasicBlock *
 258     EmitInstrWithCustomInserter(MachineInstr *MI,
 259                                 MachineBasicBlock *MBB) const override;
 260
 261     struct LTStr {
 262       bool operator()(const char *S1, const char *S2) const {
 263         return strcmp(S1, S2) < 0;
 264       }
 265     };
 266
 267     void HandleByVal(CCState *, unsigned &, unsigned) const override;
 268
 269     unsigned getRegisterByName(const char* RegName, EVT VT,
 270                                SelectionDAG &DAG) const override;
 271
 272   protected:
 273     SDValue getGlobalReg(SelectionDAG &DAG, EVT Ty) const;
 274
 275     // This method creates the following nodes, which are necessary for
 276     // computing a local symbol's address:
 277     //
 278     // (add (load (wrapper $gp, %got(sym)), %lo(sym))
 279     template <class NodeTy>
 280     SDValue getAddrLocal(NodeTy *N, SDLoc DL, EVT Ty, SelectionDAG &DAG,
 281                          bool IsN32OrN64) const {
 282       unsigned GOTFlag = IsN32OrN64 ? MipsII::MO_GOT_PAGE : MipsII::MO_GOT;
 283       SDValue GOT = DAG.getNode(MipsISD::Wrapper, DL, Ty, getGlobalReg(DAG, Ty),
 284                                 getTargetNode(N, Ty, DAG, GOTFlag));
 285       SDValue Load = DAG.getLoad(Ty, DL, DAG.getEntryNode(), GOT,
 286                                  MachinePointerInfo::getGOT(), false, false,
 287                                  false, 0);
 288       unsigned LoFlag = IsN32OrN64 ? MipsII::MO_GOT_OFST : MipsII::MO_ABS_LO;
 289       SDValue Lo = DAG.getNode(MipsISD::Lo, DL, Ty,
 290                                getTargetNode(N, Ty, DAG, LoFlag));
 291       return DAG.getNode(ISD::ADD, DL, Ty, Load, Lo);
 292     }
 293
 294     // This method creates the following nodes, which are necessary for
 295     // computing a global symbol's address:
 296     //
 297     // (load (wrapper $gp, %got(sym)))
 298     template <class NodeTy>
 299     SDValue getAddrGlobal(NodeTy *N, SDLoc DL, EVT Ty, SelectionDAG &DAG,
 300                           unsigned Flag, SDValue Chain,
 301                           const MachinePointerInfo &PtrInfo) const {
 302       SDValue Tgt = DAG.getNode(MipsISD::Wrapper, DL, Ty, getGlobalReg(DAG, Ty),
 303                                 getTargetNode(N, Ty, DAG, Flag));
 304       return DAG.getLoad(Ty, DL, Chain, Tgt, PtrInfo, false, false, false, 0);
 305     }
 306
 307     // This method creates the following nodes, which are necessary for
 308     // computing a global symbol's address in large-GOT mode:
 309     //
 310     // (load (wrapper (add %hi(sym), $gp), %lo(sym)))
 311     template <class NodeTy>
 312     SDValue getAddrGlobalLargeGOT(NodeTy *N, SDLoc DL, EVT Ty,
 313                                   SelectionDAG &DAG, unsigned HiFlag,
 314                                   unsigned LoFlag, SDValue Chain,
 315                                   const MachinePointerInfo &PtrInfo) const {
 316       SDValue Hi =
 317           DAG.getNode(MipsISD::Hi, DL, Ty, getTargetNode(N, Ty, DAG, HiFlag));
 318       Hi = DAG.getNode(ISD::ADD, DL, Ty, Hi, getGlobalReg(DAG, Ty));
 319       SDValue Wrapper = DAG.getNode(MipsISD::Wrapper, DL, Ty, Hi,
 320                                     getTargetNode(N, Ty, DAG, LoFlag));
 321       return DAG.getLoad(Ty, DL, Chain, Wrapper, PtrInfo, false, false, false,
 322                          0);
 323     }
 324
 325     // This method creates the following nodes, which are necessary for
 326     // computing a symbol's address in non-PIC mode:
 327     //
 328     // (add %hi(sym), %lo(sym))
 329     template <class NodeTy>
 330     SDValue getAddrNonPIC(NodeTy *N, SDLoc DL, EVT Ty,
 331                           SelectionDAG &DAG) const {
 332       SDValue Hi = getTargetNode(N, Ty, DAG, MipsII::MO_ABS_HI);
 333       SDValue Lo = getTargetNode(N, Ty, DAG, MipsII::MO_ABS_LO);
 334       return DAG.getNode(ISD::ADD, DL, Ty,
 335                          DAG.getNode(MipsISD::Hi, DL, Ty, Hi),
 336                          DAG.getNode(MipsISD::Lo, DL, Ty, Lo));
 337     }
 338
 339     // This method creates the following nodes, which are necessary for
 340     // computing a symbol's address using gp-relative addressing:
 341     //
 342     // (add $gp, %gp_rel(sym))
 343     template <class NodeTy>
 344     SDValue getAddrGPRel(NodeTy *N, SDLoc DL, EVT Ty, SelectionDAG &DAG) const {
 345       assert(Ty == MVT::i32);
 346       SDValue GPRel = getTargetNode(N, Ty, DAG, MipsII::MO_GPREL);
 347       return DAG.getNode(ISD::ADD, DL, Ty,
 348                          DAG.getRegister(Mips::GP, Ty),
 349                          DAG.getNode(MipsISD::GPRel, DL, DAG.getVTList(Ty),
 350                                      GPRel));
 351     }
 352
 353     /// This function fills Ops, which is the list of operands that will later
 354     /// be used when a function call node is created. It also generates
 355     /// copyToReg nodes to set up argument registers.
 356     virtual void
 357     getOpndList(SmallVectorImpl<SDValue> &Ops,
 358                 std::deque< std::pair<unsigned, SDValue> > &RegsToPass,
 359                 bool IsPICCall, bool GlobalOrExternal, bool InternalLinkage,
 360                 bool IsCallReloc, CallLoweringInfo &CLI, SDValue Callee,
 361                 SDValue Chain) const;
 362
 363   protected:
 364     SDValue lowerLOAD(SDValue Op, SelectionDAG &DAG) const;
 365     SDValue lowerSTORE(SDValue Op, SelectionDAG &DAG) const;
 366
 367     // Subtarget Info
 368     const MipsSubtarget &Subtarget;
 369     // Cache the ABI from the TargetMachine, we use it everywhere.
 370     const MipsABIInfo &ABI;
 371
 372   private:
 373     // Create a TargetGlobalAddress node.
 374     SDValue getTargetNode(GlobalAddressSDNode *N, EVT Ty, SelectionDAG &DAG,
 375                           unsigned Flag) const;
 376
 377     // Create a TargetExternalSymbol node.
 378     SDValue getTargetNode(ExternalSymbolSDNode *N, EVT Ty, SelectionDAG &DAG,
 379                           unsigned Flag) const;
 380
 381     // Create a TargetBlockAddress node.
 382     SDValue getTargetNode(BlockAddressSDNode *N, EVT Ty, SelectionDAG &DAG,
 383                           unsigned Flag) const;
 384
 385     // Create a TargetJumpTable node.
 386     SDValue getTargetNode(JumpTableSDNode *N, EVT Ty, SelectionDAG &DAG,
 387                           unsigned Flag) const;
 388
 389     // Create a TargetConstantPool node.
 390     SDValue getTargetNode(ConstantPoolSDNode *N, EVT Ty, SelectionDAG &DAG,
 391                           unsigned Flag) const;
 392
 393     // Lower Operand helpers
 394     SDValue LowerCallResult(SDValue Chain, SDValue InFlag,
 395                             CallingConv::ID CallConv, bool isVarArg,
 396                             const SmallVectorImpl<ISD::InputArg> &Ins, SDLoc dl,
 397                             SelectionDAG &DAG, SmallVectorImpl<SDValue> &InVals,
 398                             TargetLowering::CallLoweringInfo &CLI) const;
 399
 400     // Lower Operand specifics
 401     SDValue lowerBR_JT(SDValue Op, SelectionDAG &DAG) const;
 402     SDValue lowerBRCOND(SDValue Op, SelectionDAG &DAG) const;
 403     SDValue lowerConstantPool(SDValue Op, SelectionDAG &DAG) const;
 404     SDValue lowerGlobalAddress(SDValue Op, SelectionDAG &DAG) const;
 405     SDValue lowerBlockAddress(SDValue Op, SelectionDAG &DAG) const;
 406     SDValue lowerGlobalTLSAddress(SDValue Op, SelectionDAG &DAG) const;
 407     SDValue lowerJumpTable(SDValue Op, SelectionDAG &DAG) const;
 408     SDValue lowerSELECT(SDValue Op, SelectionDAG &DAG) const;
 409     SDValue lowerSELECT_CC(SDValue Op, SelectionDAG &DAG) const;
 410     SDValue lowerSETCC(SDValue Op, SelectionDAG &DAG) const;
 411     SDValue lowerVASTART(SDValue Op, SelectionDAG &DAG) const;
 412     SDValue lowerVAARG(SDValue Op, SelectionDAG &DAG) const;
 413     SDValue lowerFCOPYSIGN(SDValue Op, SelectionDAG &DAG) const;
 414     SDValue lowerFABS(SDValue Op, SelectionDAG &DAG) const;
 415     SDValue lowerFRAMEADDR(SDValue Op, SelectionDAG &DAG) const;
 416     SDValue lowerRETURNADDR(SDValue Op, SelectionDAG &DAG) const;
 417     SDValue lowerEH_RETURN(SDValue Op, SelectionDAG &DAG) const;
 418     SDValue lowerATOMIC_FENCE(SDValue Op, SelectionDAG& DAG) const;
 419     SDValue lowerShiftLeftParts(SDValue Op, SelectionDAG& DAG) const;
 420     SDValue lowerShiftRightParts(SDValue Op, SelectionDAG& DAG,
 421                                  bool IsSRA) const;
 422     SDValue lowerADD(SDValue Op, SelectionDAG &DAG) const;
 423     SDValue lowerFP_TO_SINT(SDValue Op, SelectionDAG &DAG) const;
 424
 425     /// isEligibleForTailCallOptimization - Check whether the call is eligible
 426     /// for tail call optimization.
 427     virtual bool
 428     isEligibleForTailCallOptimization(const CCState &CCInfo,
 429                                       unsigned NextStackOffset,
 430                                       const MipsFunctionInfo &FI) const = 0;
 431
 432     /// copyByValArg - Copy argument registers which were used to pass a byval
 433     /// argument to the stack. Create a stack frame object for the byval
 434     /// argument.
 435     void copyByValRegs(SDValue Chain, SDLoc DL, std::vector<SDValue> &OutChains,
 436                        SelectionDAG &DAG, const ISD::ArgFlagsTy &Flags,
 437                        SmallVectorImpl<SDValue> &InVals,
 438                        const Argument *FuncArg, unsigned FirstReg,
 439                        unsigned LastReg, const CCValAssign &VA,
 440                        MipsCCState &State) const;
 441
 442     /// passByValArg - Pass a byval argument in registers or on stack.
 443     void passByValArg(SDValue Chain, SDLoc DL,
 444                       std::deque<std::pair<unsigned, SDValue>> &RegsToPass,
 445                       SmallVectorImpl<SDValue> &MemOpChains, SDValue StackPtr,
 446                       MachineFrameInfo *MFI, SelectionDAG &DAG, SDValue Arg,
 447                       unsigned FirstReg, unsigned LastReg,
 448                       const ISD::ArgFlagsTy &Flags, bool isLittle,
 449                       const CCValAssign &VA) const;
 450
 451     /// writeVarArgRegs - Write variable function arguments passed in registers
 452     /// to the stack. Also create a stack frame object for the first variable
 453     /// argument.
 454     void writeVarArgRegs(std::vector<SDValue> &OutChains, SDValue Chain,
 455                          SDLoc DL, SelectionDAG &DAG, CCState &State) const;
 456
 457     SDValue
 458       LowerFormalArguments(SDValue Chain,
 459                            CallingConv::ID CallConv, bool isVarArg,
 460                            const SmallVectorImpl<ISD::InputArg> &Ins,
 461                            SDLoc dl, SelectionDAG &DAG,
 462                            SmallVectorImpl<SDValue> &InVals) const override;
 463
 464     SDValue passArgOnStack(SDValue StackPtr, unsigned Offset, SDValue Chain,
 465                            SDValue Arg, SDLoc DL, bool IsTailCall,
 466                            SelectionDAG &DAG) const;
 467
 468     SDValue LowerCall(TargetLowering::CallLoweringInfo &CLI,
 469                       SmallVectorImpl<SDValue> &InVals) const override;
 470
 471     bool CanLowerReturn(CallingConv::ID CallConv, MachineFunction &MF,
 472                         bool isVarArg,
 473                         const SmallVectorImpl<ISD::OutputArg> &Outs,
 474                         LLVMContext &Context) const override;
 475
 476     SDValue LowerReturn(SDValue Chain,
 477                         CallingConv::ID CallConv, bool isVarArg,
 478                         const SmallVectorImpl<ISD::OutputArg> &Outs,
 479                         const SmallVectorImpl<SDValue> &OutVals,
 480                         SDLoc dl, SelectionDAG &DAG) const override;
 481
 482     bool shouldSignExtendTypeInLibCall(EVT Type, bool IsSigned) const override;
 483
 484     // Inline asm support
 485     ConstraintType getConstraintType(StringRef Constraint) const override;
 486
 487     /// Examine constraint string and operand type and determine a weight value.
 488     /// The operand object must already have been set up with the operand type.
 489     ConstraintWeight getSingleConstraintMatchWeight(
 490       AsmOperandInfo &info, const char *constraint) const override;
 491
 492     /// This function parses registers that appear in inline-asm constraints.
 493     /// It returns pair (0, 0) on failure.
 494     std::pair<unsigned, const TargetRegisterClass *>
 495     parseRegForInlineAsmConstraint(StringRef C, MVT VT) const;
 496
 497     std::pair<unsigned, const TargetRegisterClass *>
 498     getRegForInlineAsmConstraint(const TargetRegisterInfo *TRI,
 499                                  StringRef Constraint, MVT VT) const override;
 500
 501     /// LowerAsmOperandForConstraint - Lower the specified operand into the Ops
 502     /// vector.  If it is invalid, don't add anything to Ops. If hasMemory is
 503     /// true it means one of the asm constraint of the inline asm instruction
 504     /// being processed is 'm'.
 505     void LowerAsmOperandForConstraint(SDValue Op,
 506                                       std::string &Constraint,
 507                                       std::vector<SDValue> &Ops,
 508                                       SelectionDAG &DAG) const override;
 509
 510     unsigned
 511     getInlineAsmMemConstraint(StringRef ConstraintCode) const override {
 512       if (ConstraintCode == "R")
 513         return InlineAsm::Constraint_R;
 514       else if (ConstraintCode == "ZC")
 515         return InlineAsm::Constraint_ZC;
 516       return TargetLowering::getInlineAsmMemConstraint(ConstraintCode);
 517     }
 518
 519     bool isLegalAddressingMode(const DataLayout &DL, const AddrMode &AM,
 520                                Type *Ty, unsigned AS) const override;
 521
 522     bool isOffsetFoldingLegal(const GlobalAddressSDNode *GA) const override;
 523
 524     EVT getOptimalMemOpType(uint64_t Size, unsigned DstAlign,
 525                             unsigned SrcAlign,
 526                             bool IsMemset, bool ZeroMemset,
 527                             bool MemcpyStrSrc,
 528                             MachineFunction &MF) const override;
 529
 530     /// isFPImmLegal - Returns true if the target can instruction select the
 531     /// specified FP immediate natively. If false, the legalizer will
 532     /// materialize the FP immediate as a load from a constant pool.
 533     bool isFPImmLegal(const APFloat &Imm, EVT VT) const override;
 534
 535     unsigned getJumpTableEncoding() const override;
 536     bool useSoftFloat() const override;
 537
 538     /// Emit a sign-extension using sll/sra, seb, or seh appropriately.
 539     MachineBasicBlock *emitSignExtendToI32InReg(MachineInstr *MI,
 540                                                 MachineBasicBlock *BB,
 541                                                 unsigned Size, unsigned DstReg,
 542                                                 unsigned SrcRec) const;
 543
 544     MachineBasicBlock *emitAtomicBinary(MachineInstr *MI, MachineBasicBlock *BB,
 545                     unsigned Size, unsigned BinOpcode, bool Nand = false) const;
 546     MachineBasicBlock *emitAtomicBinaryPartword(MachineInstr *MI,
 547                     MachineBasicBlock *BB, unsigned Size, unsigned BinOpcode,
 548                     bool Nand = false) const;
 549     MachineBasicBlock *emitAtomicCmpSwap(MachineInstr *MI,
 550                                   MachineBasicBlock *BB, unsigned Size) const;
 551     MachineBasicBlock *emitAtomicCmpSwapPartword(MachineInstr *MI,
 552                                   MachineBasicBlock *BB, unsigned Size) const;
 553     MachineBasicBlock *emitSEL_D(MachineInstr *MI, MachineBasicBlock *BB) const;
 554     MachineBasicBlock *emitPseudoSELECT(MachineInstr *MI,
 555                                         MachineBasicBlock *BB, bool isFPCmp,
 556                                         unsigned Opc) const;
 557   };
 558
 559   /// Create MipsTargetLowering objects.
 560   const MipsTargetLowering *
 561   createMips16TargetLowering(const MipsTargetMachine &TM,
 562                              const MipsSubtarget &STI);
 563   const MipsTargetLowering *
 564   createMipsSETargetLowering(const MipsTargetMachine &TM,
 565                              const MipsSubtarget &STI);
 566
 567   namespace Mips {
 568     FastISel *createFastISel(FunctionLoweringInfo &funcInfo,
 569                              const TargetLibraryInfo *libInfo);
 570   }
 571 }
 572
 573 #endif