lib/Target/Mips/MipsISelLowering.cpp

   1 //===-- MipsISelLowering.cpp - Mips DAG Lowering Implementation -----------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file defines the interfaces that Mips uses to lower LLVM code into a
  11 // selection DAG.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #define DEBUG_TYPE "mips-lower"
  16 #include "MipsISelLowering.h"
  17 #include "MipsMachineFunction.h"
  18 #include "MipsTargetMachine.h"
  19 #include "MipsTargetObjectFile.h"
  20 #include "MipsSubtarget.h"
  21 #include "llvm/DerivedTypes.h"
  22 #include "llvm/Function.h"
  23 #include "llvm/GlobalVariable.h"
  24 #include "llvm/Intrinsics.h"
  25 #include "llvm/CallingConv.h"
  26 #include "llvm/CodeGen/CallingConvLower.h"
  27 #include "llvm/CodeGen/MachineFrameInfo.h"
  28 #include "llvm/CodeGen/MachineFunction.h"
  29 #include "llvm/CodeGen/MachineInstrBuilder.h"
  30 #include "llvm/CodeGen/MachineRegisterInfo.h"
  31 #include "llvm/CodeGen/SelectionDAGISel.h"
  32 #include "llvm/CodeGen/ValueTypes.h"
  33 #include "llvm/Support/Debug.h"
  34 #include "llvm/Support/ErrorHandling.h"
  35 using namespace llvm;
  36
  37 const char *MipsTargetLowering::getTargetNodeName(unsigned Opcode) const {
  38   switch (Opcode) {
  39     case MipsISD::JmpLink    : return "MipsISD::JmpLink";
  40     case MipsISD::Hi         : return "MipsISD::Hi";
  41     case MipsISD::Lo         : return "MipsISD::Lo";
  42     case MipsISD::GPRel      : return "MipsISD::GPRel";
  43     case MipsISD::Ret        : return "MipsISD::Ret";
  44     case MipsISD::CMov       : return "MipsISD::CMov";
  45     case MipsISD::SelectCC   : return "MipsISD::SelectCC";
  46     case MipsISD::FPSelectCC : return "MipsISD::FPSelectCC";
  47     case MipsISD::FPBrcond   : return "MipsISD::FPBrcond";
  48     case MipsISD::FPCmp      : return "MipsISD::FPCmp";
  49     case MipsISD::FPRound    : return "MipsISD::FPRound";
  50     default                  : return NULL;
  51   }
  52 }
  53
  54 MipsTargetLowering::
  55 MipsTargetLowering(MipsTargetMachine &TM)
  56   : TargetLowering(TM, new MipsTargetObjectFile()) {
  57   Subtarget = &TM.getSubtarget<MipsSubtarget>();
  58
  59   // Mips does not have i1 type, so use i32 for
  60   // setcc operations results (slt, sgt, ...).
  61   setBooleanContents(ZeroOrOneBooleanContent);
  62
  63   // JumpTable targets must use GOT when using PIC_
  64   setUsesGlobalOffsetTable(true);
  65
  66   // Set up the register classes
  67   addRegisterClass(MVT::i32, Mips::CPURegsRegisterClass);
  68   addRegisterClass(MVT::f32, Mips::FGR32RegisterClass);
  69
  70   // When dealing with single precision only, use libcalls
  71   if (!Subtarget->isSingleFloat())
  72     if (!Subtarget->isFP64bit())
  73       addRegisterClass(MVT::f64, Mips::AFGR64RegisterClass);
  74
  75   // Legal fp constants
  76   addLegalFPImmediate(APFloat(+0.0f));
  77
  78   // Load extented operations for i1 types must be promoted
  79   setLoadExtAction(ISD::EXTLOAD,  MVT::i1,  Promote);
  80   setLoadExtAction(ISD::ZEXTLOAD, MVT::i1,  Promote);
  81   setLoadExtAction(ISD::SEXTLOAD, MVT::i1,  Promote);
  82
  83   // MIPS doesn't have extending float->double load/store
  84   setLoadExtAction(ISD::EXTLOAD, MVT::f32, Expand);
  85   setTruncStoreAction(MVT::f64, MVT::f32, Expand);
  86
  87   // Used by legalize types to correctly generate the setcc result.
  88   // Without this, every float setcc comes with a AND/OR with the result,
  89   // we don't want this, since the fpcmp result goes to a flag register,
  90   // which is used implicitly by brcond and select operations.
  91   AddPromotedToType(ISD::SETCC, MVT::i1, MVT::i32);
  92
  93   // Mips Custom Operations
  94   setOperationAction(ISD::GlobalAddress,      MVT::i32,   Custom);
  95   setOperationAction(ISD::GlobalTLSAddress,   MVT::i32,   Custom);
  96   setOperationAction(ISD::JumpTable,          MVT::i32,   Custom);
  97   setOperationAction(ISD::ConstantPool,       MVT::i32,   Custom);
  98   setOperationAction(ISD::SELECT,             MVT::f32,   Custom);
  99   setOperationAction(ISD::SELECT,             MVT::f64,   Custom);
 100   setOperationAction(ISD::SELECT,             MVT::i32,   Custom);
 101   setOperationAction(ISD::SETCC,              MVT::f32,   Custom);
 102   setOperationAction(ISD::SETCC,              MVT::f64,   Custom);
 103   setOperationAction(ISD::BRCOND,             MVT::Other, Custom);
 104   setOperationAction(ISD::DYNAMIC_STACKALLOC, MVT::i32,   Custom);
 105   setOperationAction(ISD::FP_TO_SINT,         MVT::i32,   Custom);
 106
 107   // We custom lower AND/OR to handle the case where the DAG contain 'ands/ors'
 108   // with operands comming from setcc fp comparions. This is necessary since
 109   // the result from these setcc are in a flag registers (FCR31).
 110   setOperationAction(ISD::AND,              MVT::i32,   Custom);
 111   setOperationAction(ISD::OR,               MVT::i32,   Custom);
 112
 113   // Operations not directly supported by Mips.
 114   setOperationAction(ISD::BR_JT,             MVT::Other, Expand);
 115   setOperationAction(ISD::BR_CC,             MVT::Other, Expand);
 116   setOperationAction(ISD::SELECT_CC,         MVT::Other, Expand);
 117   setOperationAction(ISD::UINT_TO_FP,        MVT::i32,   Expand);
 118   setOperationAction(ISD::FP_TO_UINT,        MVT::i32,   Expand);
 119   setOperationAction(ISD::SIGN_EXTEND_INREG, MVT::i1,    Expand);
 120   setOperationAction(ISD::CTPOP,             MVT::i32,   Expand);
 121   setOperationAction(ISD::CTTZ,              MVT::i32,   Expand);
 122   setOperationAction(ISD::ROTL,              MVT::i32,   Expand);
 123   setOperationAction(ISD::ROTR,              MVT::i32,   Expand);
 124   setOperationAction(ISD::SHL_PARTS,         MVT::i32,   Expand);
 125   setOperationAction(ISD::SRA_PARTS,         MVT::i32,   Expand);
 126   setOperationAction(ISD::SRL_PARTS,         MVT::i32,   Expand);
 127   setOperationAction(ISD::FCOPYSIGN,         MVT::f32,   Expand);
 128   setOperationAction(ISD::FCOPYSIGN,         MVT::f64,   Expand);
 129   setOperationAction(ISD::FSIN,              MVT::f32,   Expand);
 130   setOperationAction(ISD::FCOS,              MVT::f32,   Expand);
 131   setOperationAction(ISD::FPOWI,             MVT::f32,   Expand);
 132   setOperationAction(ISD::FPOW,              MVT::f32,   Expand);
 133   setOperationAction(ISD::FLOG,              MVT::f32,   Expand);
 134   setOperationAction(ISD::FLOG2,             MVT::f32,   Expand);
 135   setOperationAction(ISD::FLOG10,            MVT::f32,   Expand);
 136   setOperationAction(ISD::FEXP,              MVT::f32,   Expand);
 137
 138   // We don't have line number support yet.
 139   setOperationAction(ISD::DBG_STOPPOINT,     MVT::Other, Expand);
 140   setOperationAction(ISD::DEBUG_LOC,         MVT::Other, Expand);
 141   setOperationAction(ISD::DBG_LABEL,         MVT::Other, Expand);
 142   setOperationAction(ISD::EH_LABEL,          MVT::Other, Expand);
 143
 144   // Use the default for now
 145   setOperationAction(ISD::STACKSAVE,         MVT::Other, Expand);
 146   setOperationAction(ISD::STACKRESTORE,      MVT::Other, Expand);
 147   setOperationAction(ISD::MEMBARRIER,        MVT::Other, Expand);
 148
 149   if (Subtarget->isSingleFloat())
 150     setOperationAction(ISD::SELECT_CC, MVT::f64, Expand);
 151
 152   if (!Subtarget->hasSEInReg()) {
 153     setOperationAction(ISD::SIGN_EXTEND_INREG, MVT::i8,  Expand);
 154     setOperationAction(ISD::SIGN_EXTEND_INREG, MVT::i16, Expand);
 155   }
 156
 157   if (!Subtarget->hasBitCount())
 158     setOperationAction(ISD::CTLZ, MVT::i32, Expand);
 159
 160   if (!Subtarget->hasSwap())
 161     setOperationAction(ISD::BSWAP, MVT::i32, Expand);
 162
 163   setStackPointerRegisterToSaveRestore(Mips::SP);
 164   computeRegisterProperties();
 165 }
 166
 167 MVT::SimpleValueType MipsTargetLowering::getSetCCResultType(EVT VT) const {
 168   return MVT::i32;
 169 }
 170
 171 /// getFunctionAlignment - Return the Log2 alignment of this function.
 172 unsigned MipsTargetLowering::getFunctionAlignment(const Function *) const {
 173   return 2;
 174 }
 175
 176 SDValue MipsTargetLowering::
 177 LowerOperation(SDValue Op, SelectionDAG &DAG)
 178 {
 179   switch (Op.getOpcode())
 180   {
 181     case ISD::AND:                return LowerANDOR(Op, DAG);
 182     case ISD::BRCOND:             return LowerBRCOND(Op, DAG);
 183     case ISD::ConstantPool:       return LowerConstantPool(Op, DAG);
 184     case ISD::DYNAMIC_STACKALLOC: return LowerDYNAMIC_STACKALLOC(Op, DAG);
 185     case ISD::FP_TO_SINT:         return LowerFP_TO_SINT(Op, DAG);
 186     case ISD::GlobalAddress:      return LowerGlobalAddress(Op, DAG);
 187     case ISD::GlobalTLSAddress:   return LowerGlobalTLSAddress(Op, DAG);
 188     case ISD::JumpTable:          return LowerJumpTable(Op, DAG);
 189     case ISD::OR:                 return LowerANDOR(Op, DAG);
 190     case ISD::SELECT:             return LowerSELECT(Op, DAG);
 191     case ISD::SETCC:              return LowerSETCC(Op, DAG);
 192   }
 193   return SDValue();
 194 }
 195
 196 //===----------------------------------------------------------------------===//
 197 //  Lower helper functions
 198 //===----------------------------------------------------------------------===//
 199
 200 // AddLiveIn - This helper function adds the specified physical register to the
 201 // MachineFunction as a live in value.  It also creates a corresponding
 202 // virtual register for it.
 203 static unsigned
 204 AddLiveIn(MachineFunction &MF, unsigned PReg, TargetRegisterClass *RC)
 205 {
 206   assert(RC->contains(PReg) && "Not the correct regclass!");
 207   unsigned VReg = MF.getRegInfo().createVirtualRegister(RC);
 208   MF.getRegInfo().addLiveIn(PReg, VReg);
 209   return VReg;
 210 }
 211
 212 // Get fp branch code (not opcode) from condition code.
 213 static Mips::FPBranchCode GetFPBranchCodeFromCond(Mips::CondCode CC) {
 214   if (CC >= Mips::FCOND_F && CC <= Mips::FCOND_NGT)
 215     return Mips::BRANCH_T;
 216
 217   if (CC >= Mips::FCOND_T && CC <= Mips::FCOND_GT)
 218     return Mips::BRANCH_F;
 219
 220   return Mips::BRANCH_INVALID;
 221 }
 222
 223 static unsigned FPBranchCodeToOpc(Mips::FPBranchCode BC) {
 224   switch(BC) {
 225     default:
 226       llvm_unreachable("Unknown branch code");
 227     case Mips::BRANCH_T  : return Mips::BC1T;
 228     case Mips::BRANCH_F  : return Mips::BC1F;
 229     case Mips::BRANCH_TL : return Mips::BC1TL;
 230     case Mips::BRANCH_FL : return Mips::BC1FL;
 231   }
 232 }
 233
 234 static Mips::CondCode FPCondCCodeToFCC(ISD::CondCode CC) {
 235   switch (CC) {
 236   default: llvm_unreachable("Unknown fp condition code!");
 237   case ISD::SETEQ:
 238   case ISD::SETOEQ: return Mips::FCOND_EQ;
 239   case ISD::SETUNE: return Mips::FCOND_OGL;
 240   case ISD::SETLT:
 241   case ISD::SETOLT: return Mips::FCOND_OLT;
 242   case ISD::SETGT:
 243   case ISD::SETOGT: return Mips::FCOND_OGT;
 244   case ISD::SETLE:
 245   case ISD::SETOLE: return Mips::FCOND_OLE;
 246   case ISD::SETGE:
 247   case ISD::SETOGE: return Mips::FCOND_OGE;
 248   case ISD::SETULT: return Mips::FCOND_ULT;
 249   case ISD::SETULE: return Mips::FCOND_ULE;
 250   case ISD::SETUGT: return Mips::FCOND_UGT;
 251   case ISD::SETUGE: return Mips::FCOND_UGE;
 252   case ISD::SETUO:  return Mips::FCOND_UN;
 253   case ISD::SETO:   return Mips::FCOND_OR;
 254   case ISD::SETNE:
 255   case ISD::SETONE: return Mips::FCOND_NEQ;
 256   case ISD::SETUEQ: return Mips::FCOND_UEQ;
 257   }
 258 }
 259
 260 MachineBasicBlock *
 261 MipsTargetLowering::EmitInstrWithCustomInserter(MachineInstr *MI,
 262                                                 MachineBasicBlock *BB) const {
 263   const TargetInstrInfo *TII = getTargetMachine().getInstrInfo();
 264   bool isFPCmp = false;
 265   DebugLoc dl = MI->getDebugLoc();
 266
 267   switch (MI->getOpcode()) {
 268   default: assert(false && "Unexpected instr type to insert");
 269   case Mips::Select_FCC:
 270   case Mips::Select_FCC_S32:
 271   case Mips::Select_FCC_D32:
 272     isFPCmp = true; // FALL THROUGH
 273   case Mips::Select_CC:
 274   case Mips::Select_CC_S32:
 275   case Mips::Select_CC_D32: {
 276     // To "insert" a SELECT_CC instruction, we actually have to insert the
 277     // diamond control-flow pattern.  The incoming instruction knows the
 278     // destination vreg to set, the condition code register to branch on, the
 279     // true/false values to select between, and a branch opcode to use.
 280     const BasicBlock *LLVM_BB = BB->getBasicBlock();
 281     MachineFunction::iterator It = BB;
 282     ++It;
 283
 284     //  thisMBB:
 285     //  ...
 286     //   TrueVal = ...
 287     //   setcc r1, r2, r3
 288     //   bNE   r1, r0, copy1MBB
 289     //   fallthrough --> copy0MBB
 290     MachineBasicBlock *thisMBB  = BB;
 291     MachineFunction *F = BB->getParent();
 292     MachineBasicBlock *copy0MBB = F->CreateMachineBasicBlock(LLVM_BB);
 293     MachineBasicBlock *sinkMBB  = F->CreateMachineBasicBlock(LLVM_BB);
 294
 295     // Emit the right instruction according to the type of the operands compared
 296     if (isFPCmp) {
 297       // Find the condiction code present in the setcc operation.
 298       Mips::CondCode CC = (Mips::CondCode)MI->getOperand(4).getImm();
 299       // Get the branch opcode from the branch code.
 300       unsigned Opc = FPBranchCodeToOpc(GetFPBranchCodeFromCond(CC));
 301       BuildMI(BB, dl, TII->get(Opc)).addMBB(sinkMBB);
 302     } else
 303       BuildMI(BB, dl, TII->get(Mips::BNE)).addReg(MI->getOperand(1).getReg())
 304         .addReg(Mips::ZERO).addMBB(sinkMBB);
 305
 306     F->insert(It, copy0MBB);
 307     F->insert(It, sinkMBB);
 308     // Update machine-CFG edges by first adding all successors of the current
 309     // block to the new block which will contain the Phi node for the select.
 310     for(MachineBasicBlock::succ_iterator i = BB->succ_begin(),
 311         e = BB->succ_end(); i != e; ++i)
 312       sinkMBB->addSuccessor(*i);
 313     // Next, remove all successors of the current block, and add the true
 314     // and fallthrough blocks as its successors.
 315     while(!BB->succ_empty())
 316       BB->removeSuccessor(BB->succ_begin());
 317     BB->addSuccessor(copy0MBB);
 318     BB->addSuccessor(sinkMBB);
 319
 320     //  copy0MBB:
 321     //   %FalseValue = ...
 322     //   # fallthrough to sinkMBB
 323     BB = copy0MBB;
 324
 325     // Update machine-CFG edges
 326     BB->addSuccessor(sinkMBB);
 327
 328     //  sinkMBB:
 329     //   %Result = phi [ %FalseValue, copy0MBB ], [ %TrueValue, thisMBB ]
 330     //  ...
 331     BB = sinkMBB;
 332     BuildMI(BB, dl, TII->get(Mips::PHI), MI->getOperand(0).getReg())
 333       .addReg(MI->getOperand(2).getReg()).addMBB(copy0MBB)
 334       .addReg(MI->getOperand(3).getReg()).addMBB(thisMBB);
 335
 336     F->DeleteMachineInstr(MI);   // The pseudo instruction is gone now.
 337     return BB;
 338   }
 339   }
 340 }
 341
 342 //===----------------------------------------------------------------------===//
 343 //  Misc Lower Operation implementation
 344 //===----------------------------------------------------------------------===//
 345
 346 SDValue MipsTargetLowering::
 347 LowerFP_TO_SINT(SDValue Op, SelectionDAG &DAG)
 348 {
 349   if (!Subtarget->isMips1())
 350     return Op;
 351
 352   MachineFunction &MF = DAG.getMachineFunction();
 353   unsigned CCReg = AddLiveIn(MF, Mips::FCR31, Mips::CCRRegisterClass);
 354
 355   SDValue Chain = DAG.getEntryNode();
 356   DebugLoc dl = Op.getDebugLoc();
 357   SDValue Src = Op.getOperand(0);
 358
 359   // Set the condition register
 360   SDValue CondReg = DAG.getCopyFromReg(Chain, dl, CCReg, MVT::i32);
 361   CondReg = DAG.getCopyToReg(Chain, dl, Mips::AT, CondReg);
 362   CondReg = DAG.getCopyFromReg(CondReg, dl, Mips::AT, MVT::i32);
 363
 364   SDValue Cst = DAG.getConstant(3, MVT::i32);
 365   SDValue Or = DAG.getNode(ISD::OR, dl, MVT::i32, CondReg, Cst);
 366   Cst = DAG.getConstant(2, MVT::i32);
 367   SDValue Xor = DAG.getNode(ISD::XOR, dl, MVT::i32, Or, Cst);
 368
 369   SDValue InFlag(0, 0);
 370   CondReg = DAG.getCopyToReg(Chain, dl, Mips::FCR31, Xor, InFlag);
 371
 372   // Emit the round instruction and bit convert to integer
 373   SDValue Trunc = DAG.getNode(MipsISD::FPRound, dl, MVT::f32,
 374                               Src, CondReg.getValue(1));
 375   SDValue BitCvt = DAG.getNode(ISD::BIT_CONVERT, dl, MVT::i32, Trunc);
 376   return BitCvt;
 377 }
 378
 379 SDValue MipsTargetLowering::
 380 LowerDYNAMIC_STACKALLOC(SDValue Op, SelectionDAG &DAG)
 381 {
 382   SDValue Chain = Op.getOperand(0);
 383   SDValue Size = Op.getOperand(1);
 384   DebugLoc dl = Op.getDebugLoc();
 385
 386   // Get a reference from Mips stack pointer
 387   SDValue StackPointer = DAG.getCopyFromReg(Chain, dl, Mips::SP, MVT::i32);
 388
 389   // Subtract the dynamic size from the actual stack size to
 390   // obtain the new stack size.
 391   SDValue Sub = DAG.getNode(ISD::SUB, dl, MVT::i32, StackPointer, Size);
 392
 393   // The Sub result contains the new stack start address, so it
 394   // must be placed in the stack pointer register.
 395   Chain = DAG.getCopyToReg(StackPointer.getValue(1), dl, Mips::SP, Sub);
 396
 397   // This node always has two return values: a new stack pointer
 398   // value and a chain
 399   SDValue Ops[2] = { Sub, Chain };
 400   return DAG.getMergeValues(Ops, 2, dl);
 401 }
 402
 403 SDValue MipsTargetLowering::
 404 LowerANDOR(SDValue Op, SelectionDAG &DAG)
 405 {
 406   SDValue LHS   = Op.getOperand(0);
 407   SDValue RHS   = Op.getOperand(1);
 408   DebugLoc dl   = Op.getDebugLoc();
 409
 410   if (LHS.getOpcode() != MipsISD::FPCmp || RHS.getOpcode() != MipsISD::FPCmp)
 411     return Op;
 412
 413   SDValue True  = DAG.getConstant(1, MVT::i32);
 414   SDValue False = DAG.getConstant(0, MVT::i32);
 415
 416   SDValue LSEL = DAG.getNode(MipsISD::FPSelectCC, dl, True.getValueType(),
 417                              LHS, True, False, LHS.getOperand(2));
 418   SDValue RSEL = DAG.getNode(MipsISD::FPSelectCC, dl, True.getValueType(),
 419                              RHS, True, False, RHS.getOperand(2));
 420
 421   return DAG.getNode(Op.getOpcode(), dl, MVT::i32, LSEL, RSEL);
 422 }
 423
 424 SDValue MipsTargetLowering::
 425 LowerBRCOND(SDValue Op, SelectionDAG &DAG)
 426 {
 427   // The first operand is the chain, the second is the condition, the third is
 428   // the block to branch to if the condition is true.
 429   SDValue Chain = Op.getOperand(0);
 430   SDValue Dest = Op.getOperand(2);
 431   DebugLoc dl = Op.getDebugLoc();
 432
 433   if (Op.getOperand(1).getOpcode() != MipsISD::FPCmp)
 434     return Op;
 435
 436   SDValue CondRes = Op.getOperand(1);
 437   SDValue CCNode  = CondRes.getOperand(2);
 438   Mips::CondCode CC =
 439     (Mips::CondCode)cast<ConstantSDNode>(CCNode)->getZExtValue();
 440   SDValue BrCode = DAG.getConstant(GetFPBranchCodeFromCond(CC), MVT::i32);
 441
 442   return DAG.getNode(MipsISD::FPBrcond, dl, Op.getValueType(), Chain, BrCode,
 443              Dest, CondRes);
 444 }
 445
 446 SDValue MipsTargetLowering::
 447 LowerSETCC(SDValue Op, SelectionDAG &DAG)
 448 {
 449   // The operands to this are the left and right operands to compare (ops #0,
 450   // and #1) and the condition code to compare them with (op #2) as a
 451   // CondCodeSDNode.
 452   SDValue LHS = Op.getOperand(0);
 453   SDValue RHS = Op.getOperand(1);
 454   DebugLoc dl = Op.getDebugLoc();
 455
 456   ISD::CondCode CC = cast<CondCodeSDNode>(Op.getOperand(2))->get();
 457
 458   return DAG.getNode(MipsISD::FPCmp, dl, Op.getValueType(), LHS, RHS,
 459                  DAG.getConstant(FPCondCCodeToFCC(CC), MVT::i32));
 460 }
 461
 462 SDValue MipsTargetLowering::
 463 LowerSELECT(SDValue Op, SelectionDAG &DAG)
 464 {
 465   SDValue Cond  = Op.getOperand(0);
 466   SDValue True  = Op.getOperand(1);
 467   SDValue False = Op.getOperand(2);
 468   DebugLoc dl = Op.getDebugLoc();
 469
 470   // if the incomming condition comes from a integer compare, the select
 471   // operation must be SelectCC or a conditional move if the subtarget
 472   // supports it.
 473   if (Cond.getOpcode() != MipsISD::FPCmp) {
 474     if (Subtarget->hasCondMov() && !True.getValueType().isFloatingPoint())
 475       return Op;
 476     return DAG.getNode(MipsISD::SelectCC, dl, True.getValueType(),
 477                        Cond, True, False);
 478   }
 479
 480   // if the incomming condition comes from fpcmp, the select
 481   // operation must use FPSelectCC.
 482   SDValue CCNode = Cond.getOperand(2);
 483   return DAG.getNode(MipsISD::FPSelectCC, dl, True.getValueType(),
 484                      Cond, True, False, CCNode);
 485 }
 486
 487 SDValue MipsTargetLowering::LowerGlobalAddress(SDValue Op, SelectionDAG &DAG) {
 488   // FIXME there isn't actually debug info here
 489   DebugLoc dl = Op.getDebugLoc();
 490   GlobalValue *GV = cast<GlobalAddressSDNode>(Op)->getGlobal();
 491
 492   if (getTargetMachine().getRelocationModel() != Reloc::PIC_) {
 493     SDVTList VTs = DAG.getVTList(MVT::i32);
 494
 495     MipsTargetObjectFile &TLOF = (MipsTargetObjectFile&)getObjFileLowering();
 496
 497     // %gp_rel relocation
 498     if (TLOF.IsGlobalInSmallSection(GV, getTargetMachine())) {
 499       SDValue GA = DAG.getTargetGlobalAddress(GV, MVT::i32, MipsII::MO_GPREL);
 500       SDValue GPRelNode = DAG.getNode(MipsISD::GPRel, dl, VTs, &GA, 1);
 501       SDValue GOT = DAG.getGLOBAL_OFFSET_TABLE(MVT::i32);
 502       return DAG.getNode(ISD::ADD, dl, MVT::i32, GOT, GPRelNode);
 503     }
 504     // %hi/%lo relocation
 505     SDValue GA = DAG.getTargetGlobalAddress(GV, MVT::i32, MipsII::MO_ABS_HILO);
 506     SDValue HiPart = DAG.getNode(MipsISD::Hi, dl, VTs, &GA, 1);
 507
 508     SDValue Lo = DAG.getNode(MipsISD::Lo, dl, MVT::i32, GA);
 509     return DAG.getNode(ISD::ADD, dl, MVT::i32, HiPart, Lo);
 510
 511   } else {
 512     SDValue GA = DAG.getTargetGlobalAddress(GV, MVT::i32, MipsII::MO_GOT);
 513     SDValue ResNode = DAG.getLoad(MVT::i32, dl,
 514                                   DAG.getEntryNode(), GA, NULL, 0);
 515     // On functions and global targets not internal linked only
 516     // a load from got/GP is necessary for PIC to work.
 517     if (!GV->hasLocalLinkage() || isa<Function>(GV))
 518       return ResNode;
 519     SDValue Lo = DAG.getNode(MipsISD::Lo, dl, MVT::i32, GA);
 520     return DAG.getNode(ISD::ADD, dl, MVT::i32, ResNode, Lo);
 521   }
 522
 523   llvm_unreachable("Dont know how to handle GlobalAddress");
 524   return SDValue(0,0);
 525 }
 526
 527 SDValue MipsTargetLowering::
 528 LowerGlobalTLSAddress(SDValue Op, SelectionDAG &DAG)
 529 {
 530   llvm_unreachable("TLS not implemented for MIPS.");
 531   return SDValue(); // Not reached
 532 }
 533
 534 SDValue MipsTargetLowering::
 535 LowerJumpTable(SDValue Op, SelectionDAG &DAG)
 536 {
 537   SDValue ResNode;
 538   SDValue HiPart;
 539   // FIXME there isn't actually debug info here
 540   DebugLoc dl = Op.getDebugLoc();
 541
 542   EVT PtrVT = Op.getValueType();
 543   JumpTableSDNode *JT  = cast<JumpTableSDNode>(Op);
 544   SDValue JTI = DAG.getTargetJumpTable(JT->getIndex(), PtrVT);
 545
 546   if (getTargetMachine().getRelocationModel() != Reloc::PIC_) {
 547     SDVTList VTs = DAG.getVTList(MVT::i32);
 548     SDValue Ops[] = { JTI };
 549     HiPart = DAG.getNode(MipsISD::Hi, dl, VTs, Ops, 1);
 550   } else // Emit Load from Global Pointer
 551     HiPart = DAG.getLoad(MVT::i32, dl, DAG.getEntryNode(), JTI, NULL, 0);
 552
 553   SDValue Lo = DAG.getNode(MipsISD::Lo, dl, MVT::i32, JTI);
 554   ResNode = DAG.getNode(ISD::ADD, dl, MVT::i32, HiPart, Lo);
 555
 556   return ResNode;
 557 }
 558
 559 SDValue MipsTargetLowering::
 560 LowerConstantPool(SDValue Op, SelectionDAG &DAG)
 561 {
 562   SDValue ResNode;
 563   ConstantPoolSDNode *N = cast<ConstantPoolSDNode>(Op);
 564   Constant *C = N->getConstVal();
 565   SDValue CP = DAG.getTargetConstantPool(C, MVT::i32, N->getAlignment());
 566   // FIXME there isn't actually debug info here
 567   DebugLoc dl = Op.getDebugLoc();
 568
 569   // gp_rel relocation
 570   // FIXME: we should reference the constant pool using small data sections,
 571   // but the asm printer currently doens't support this feature without
 572   // hacking it. This feature should come soon so we can uncomment the
 573   // stuff below.
 574   //if (IsInSmallSection(C->getType())) {
 575   //  SDValue GPRelNode = DAG.getNode(MipsISD::GPRel, MVT::i32, CP);
 576   //  SDValue GOT = DAG.getGLOBAL_OFFSET_TABLE(MVT::i32);
 577   //  ResNode = DAG.getNode(ISD::ADD, MVT::i32, GOT, GPRelNode);
 578   //} else { // %hi/%lo relocation
 579     SDValue HiPart = DAG.getNode(MipsISD::Hi, dl, MVT::i32, CP);
 580     SDValue Lo = DAG.getNode(MipsISD::Lo, dl, MVT::i32, CP);
 581     ResNode = DAG.getNode(ISD::ADD, dl, MVT::i32, HiPart, Lo);
 582   //}
 583
 584   return ResNode;
 585 }
 586
 587 //===----------------------------------------------------------------------===//
 588 //                      Calling Convention Implementation
 589 //===----------------------------------------------------------------------===//
 590
 591 #include "MipsGenCallingConv.inc"
 592
 593 //===----------------------------------------------------------------------===//
 594 // TODO: Implement a generic logic using tblgen that can support this.
 595 // Mips O32 ABI rules:
 596 // ---
 597 // i32 - Passed in A0, A1, A2, A3 and stack
 598 // f32 - Only passed in f32 registers if no int reg has been used yet to hold
 599 //       an argument. Otherwise, passed in A1, A2, A3 and stack.
 600 // f64 - Only passed in two aliased f32 registers if no int reg has been used
 601 //       yet to hold an argument. Otherwise, use A2, A3 and stack. If A1 is
 602 //       not used, it must be shadowed. If only A3 is avaiable, shadow it and
 603 //       go to stack.
 604 //===----------------------------------------------------------------------===//
 605
 606 static bool CC_MipsO32(unsigned ValNo, EVT ValVT,
 607                        EVT LocVT, CCValAssign::LocInfo LocInfo,
 608                        ISD::ArgFlagsTy ArgFlags, CCState &State) {
 609
 610   static const unsigned IntRegsSize=4, FloatRegsSize=2;
 611
 612   static const unsigned IntRegs[] = {
 613       Mips::A0, Mips::A1, Mips::A2, Mips::A3
 614   };
 615   static const unsigned F32Regs[] = {
 616       Mips::F12, Mips::F14
 617   };
 618   static const unsigned F64Regs[] = {
 619       Mips::D6, Mips::D7
 620   };
 621
 622   unsigned Reg=0;
 623   unsigned UnallocIntReg = State.getFirstUnallocated(IntRegs, IntRegsSize);
 624   bool IntRegUsed = (IntRegs[UnallocIntReg] != (unsigned (Mips::A0)));
 625
 626   // Promote i8 and i16
 627   if (LocVT == MVT::i8 || LocVT == MVT::i16) {
 628     LocVT = MVT::i32;
 629     if (ArgFlags.isSExt())
 630       LocInfo = CCValAssign::SExt;
 631     else if (ArgFlags.isZExt())
 632       LocInfo = CCValAssign::ZExt;
 633     else
 634       LocInfo = CCValAssign::AExt;
 635   }
 636
 637   if (ValVT == MVT::i32 || (ValVT == MVT::f32 && IntRegUsed)) {
 638     Reg = State.AllocateReg(IntRegs, IntRegsSize);
 639     IntRegUsed = true;
 640     LocVT = MVT::i32;
 641   }
 642
 643   if (ValVT.isFloatingPoint() && !IntRegUsed) {
 644     if (ValVT == MVT::f32)
 645       Reg = State.AllocateReg(F32Regs, FloatRegsSize);
 646     else
 647       Reg = State.AllocateReg(F64Regs, FloatRegsSize);
 648   }
 649
 650   if (ValVT == MVT::f64 && IntRegUsed) {
 651     if (UnallocIntReg != IntRegsSize) {
 652       // If we hit register A3 as the first not allocated, we must
 653       // mark it as allocated (shadow) and use the stack instead.
 654       if (IntRegs[UnallocIntReg] != (unsigned (Mips::A3)))
 655         Reg = Mips::A2;
 656       for (;UnallocIntReg < IntRegsSize; ++UnallocIntReg)
 657         State.AllocateReg(UnallocIntReg);
 658     }
 659     LocVT = MVT::i32;
 660   }
 661
 662   if (!Reg) {
 663     unsigned SizeInBytes = ValVT.getSizeInBits() >> 3;
 664     unsigned Offset = State.AllocateStack(SizeInBytes, SizeInBytes);
 665     State.addLoc(CCValAssign::getMem(ValNo, ValVT, Offset, LocVT, LocInfo));
 666   } else
 667     State.addLoc(CCValAssign::getReg(ValNo, ValVT, Reg, LocVT, LocInfo));
 668
 669   return false; // CC must always match
 670 }
 671
 672 //===----------------------------------------------------------------------===//
 673 //                  Call Calling Convention Implementation
 674 //===----------------------------------------------------------------------===//
 675
 676 /// LowerCall - functions arguments are copied from virtual regs to
 677 /// (physical regs)/(stack frame), CALLSEQ_START and CALLSEQ_END are emitted.
 678 /// TODO: isVarArg, isTailCall.
 679 SDValue
 680 MipsTargetLowering::LowerCall(SDValue Chain, SDValue Callee,
 681                               unsigned CallConv, bool isVarArg,
 682                               bool isTailCall,
 683                               const SmallVectorImpl<ISD::OutputArg> &Outs,
 684                               const SmallVectorImpl<ISD::InputArg> &Ins,
 685                               DebugLoc dl, SelectionDAG &DAG,
 686                               SmallVectorImpl<SDValue> &InVals) {
 687
 688   MachineFunction &MF = DAG.getMachineFunction();
 689   MachineFrameInfo *MFI = MF.getFrameInfo();
 690   bool IsPIC = getTargetMachine().getRelocationModel() == Reloc::PIC_;
 691
 692   // Analyze operands of the call, assigning locations to each operand.
 693   SmallVector<CCValAssign, 16> ArgLocs;
 694   CCState CCInfo(CallConv, isVarArg, getTargetMachine(), ArgLocs,
 695                  *DAG.getContext());
 696
 697   // To meet O32 ABI, Mips must always allocate 16 bytes on
 698   // the stack (even if less than 4 are used as arguments)
 699   if (Subtarget->isABI_O32()) {
 700     int VTsize = EVT(MVT::i32).getSizeInBits()/8;
 701     MFI->CreateFixedObject(VTsize, (VTsize*3));
 702     CCInfo.AnalyzeCallOperands(Outs, CC_MipsO32);
 703   } else
 704     CCInfo.AnalyzeCallOperands(Outs, CC_Mips);
 705
 706   // Get a count of how many bytes are to be pushed on the stack.
 707   unsigned NumBytes = CCInfo.getNextStackOffset();
 708   Chain = DAG.getCALLSEQ_START(Chain, DAG.getIntPtrConstant(NumBytes, true));
 709
 710   // With EABI is it possible to have 16 args on registers.
 711   SmallVector<std::pair<unsigned, SDValue>, 16> RegsToPass;
 712   SmallVector<SDValue, 8> MemOpChains;
 713
 714   // First/LastArgStackLoc contains the first/last
 715   // "at stack" argument location.
 716   int LastArgStackLoc = 0;
 717   unsigned FirstStackArgLoc = (Subtarget->isABI_EABI() ? 0 : 16);
 718
 719   // Walk the register/memloc assignments, inserting copies/loads.
 720   for (unsigned i = 0, e = ArgLocs.size(); i != e; ++i) {
 721     SDValue Arg = Outs[i].Val;
 722     CCValAssign &VA = ArgLocs[i];
 723
 724     // Promote the value if needed.
 725     switch (VA.getLocInfo()) {
 726     default: llvm_unreachable("Unknown loc info!");
 727     case CCValAssign::Full:
 728       if (Subtarget->isABI_O32() && VA.isRegLoc()) {
 729         if (VA.getValVT() == MVT::f32 && VA.getLocVT() == MVT::i32)
 730           Arg = DAG.getNode(ISD::BIT_CONVERT, dl, MVT::i32, Arg);
 731         if (VA.getValVT() == MVT::f64 && VA.getLocVT() == MVT::i32) {
 732           Arg = DAG.getNode(ISD::BIT_CONVERT, dl, MVT::i64, Arg);
 733           SDValue Lo = DAG.getNode(ISD::EXTRACT_ELEMENT, dl, MVT::i32, Arg,
 734                                    DAG.getConstant(0, getPointerTy()));
 735           SDValue Hi = DAG.getNode(ISD::EXTRACT_ELEMENT, dl, MVT::i32, Arg,
 736                                    DAG.getConstant(1, getPointerTy()));
 737           RegsToPass.push_back(std::make_pair(VA.getLocReg(), Lo));
 738           RegsToPass.push_back(std::make_pair(VA.getLocReg()+1, Hi));
 739           continue;
 740         }
 741       }
 742       break;
 743     case CCValAssign::SExt:
 744       Arg = DAG.getNode(ISD::SIGN_EXTEND, dl, VA.getLocVT(), Arg);
 745       break;
 746     case CCValAssign::ZExt:
 747       Arg = DAG.getNode(ISD::ZERO_EXTEND, dl, VA.getLocVT(), Arg);
 748       break;
 749     case CCValAssign::AExt:
 750       Arg = DAG.getNode(ISD::ANY_EXTEND, dl, VA.getLocVT(), Arg);
 751       break;
 752     }
 753
 754     // Arguments that can be passed on register must be kept at
 755     // RegsToPass vector
 756     if (VA.isRegLoc()) {
 757       RegsToPass.push_back(std::make_pair(VA.getLocReg(), Arg));
 758       continue;
 759     }
 760
 761     // Register can't get to this point...
 762     assert(VA.isMemLoc());
 763
 764     // Create the frame index object for this incoming parameter
 765     // This guarantees that when allocating Local Area the firsts
 766     // 16 bytes which are alwayes reserved won't be overwritten
 767     // if O32 ABI is used. For EABI the first address is zero.
 768     LastArgStackLoc = (FirstStackArgLoc + VA.getLocMemOffset());
 769     int FI = MFI->CreateFixedObject(VA.getValVT().getSizeInBits()/8,
 770                                     LastArgStackLoc);
 771
 772     SDValue PtrOff = DAG.getFrameIndex(FI,getPointerTy());
 773
 774     // emit ISD::STORE whichs stores the
 775     // parameter value to a stack Location
 776     MemOpChains.push_back(DAG.getStore(Chain, dl, Arg, PtrOff, NULL, 0));
 777   }
 778
 779   // Transform all store nodes into one single node because all store
 780   // nodes are independent of each other.
 781   if (!MemOpChains.empty())
 782     Chain = DAG.getNode(ISD::TokenFactor, dl, MVT::Other,
 783                         &MemOpChains[0], MemOpChains.size());
 784
 785   // Build a sequence of copy-to-reg nodes chained together with token
 786   // chain and flag operands which copy the outgoing args into registers.
 787   // The InFlag in necessary since all emited instructions must be
 788   // stuck together.
 789   SDValue InFlag;
 790   for (unsigned i = 0, e = RegsToPass.size(); i != e; ++i) {
 791     Chain = DAG.getCopyToReg(Chain, dl, RegsToPass[i].first,
 792                              RegsToPass[i].second, InFlag);
 793     InFlag = Chain.getValue(1);
 794   }
 795
 796   // If the callee is a GlobalAddress/ExternalSymbol node (quite common, every
 797   // direct call is) turn it into a TargetGlobalAddress/TargetExternalSymbol
 798   // node so that legalize doesn't hack it.
 799   unsigned char OpFlag = IsPIC ? MipsII::MO_GOT_CALL : MipsII::MO_NO_FLAG;
 800   if (GlobalAddressSDNode *G = dyn_cast<GlobalAddressSDNode>(Callee))
 801     Callee = DAG.getTargetGlobalAddress(G->getGlobal(), getPointerTy(), OpFlag);
 802   else if (ExternalSymbolSDNode *S = dyn_cast<ExternalSymbolSDNode>(Callee))
 803     Callee = DAG.getTargetExternalSymbol(S->getSymbol(),getPointerTy(), OpFlag);
 804
 805   // MipsJmpLink = #chain, #target_address, #opt_in_flags...
 806   //             = Chain, Callee, Reg#1, Reg#2, ...
 807   //
 808   // Returns a chain & a flag for retval copy to use.
 809   SDVTList NodeTys = DAG.getVTList(MVT::Other, MVT::Flag);
 810   SmallVector<SDValue, 8> Ops;
 811   Ops.push_back(Chain);
 812   Ops.push_back(Callee);
 813
 814   // Add argument registers to the end of the list so that they are
 815   // known live into the call.
 816   for (unsigned i = 0, e = RegsToPass.size(); i != e; ++i)
 817     Ops.push_back(DAG.getRegister(RegsToPass[i].first,
 818                                   RegsToPass[i].second.getValueType()));
 819
 820   if (InFlag.getNode())
 821     Ops.push_back(InFlag);
 822
 823   Chain  = DAG.getNode(MipsISD::JmpLink, dl, NodeTys, &Ops[0], Ops.size());
 824   InFlag = Chain.getValue(1);
 825
 826   // Create the CALLSEQ_END node.
 827   Chain = DAG.getCALLSEQ_END(Chain, DAG.getIntPtrConstant(NumBytes, true),
 828                              DAG.getIntPtrConstant(0, true), InFlag);
 829   InFlag = Chain.getValue(1);
 830
 831   // Create a stack location to hold GP when PIC is used. This stack
 832   // location is used on function prologue to save GP and also after all
 833   // emited CALL's to restore GP.
 834   if (IsPIC) {
 835       // Function can have an arbitrary number of calls, so
 836       // hold the LastArgStackLoc with the biggest offset.
 837       int FI;
 838       MipsFunctionInfo *MipsFI = MF.getInfo<MipsFunctionInfo>();
 839       if (LastArgStackLoc >= MipsFI->getGPStackOffset()) {
 840         LastArgStackLoc = (!LastArgStackLoc) ? (16) : (LastArgStackLoc+4);
 841         // Create the frame index only once. SPOffset here can be anything
 842         // (this will be fixed on processFunctionBeforeFrameFinalized)
 843         if (MipsFI->getGPStackOffset() == -1) {
 844           FI = MFI->CreateFixedObject(4, 0);
 845           MipsFI->setGPFI(FI);
 846         }
 847         MipsFI->setGPStackOffset(LastArgStackLoc);
 848       }
 849
 850       // Reload GP value.
 851       FI = MipsFI->getGPFI();
 852       SDValue FIN = DAG.getFrameIndex(FI,getPointerTy());
 853       SDValue GPLoad = DAG.getLoad(MVT::i32, dl, Chain, FIN, NULL, 0);
 854       Chain = GPLoad.getValue(1);
 855       Chain = DAG.getCopyToReg(Chain, dl, DAG.getRegister(Mips::GP, MVT::i32),
 856                                GPLoad, SDValue(0,0));
 857       InFlag = Chain.getValue(1);
 858   }
 859
 860   // Handle result values, copying them out of physregs into vregs that we
 861   // return.
 862   return LowerCallResult(Chain, InFlag, CallConv, isVarArg,
 863                          Ins, dl, DAG, InVals);
 864 }
 865
 866 /// LowerCallResult - Lower the result values of a call into the
 867 /// appropriate copies out of appropriate physical registers.
 868 SDValue
 869 MipsTargetLowering::LowerCallResult(SDValue Chain, SDValue InFlag,
 870                                     unsigned CallConv, bool isVarArg,
 871                                     const SmallVectorImpl<ISD::InputArg> &Ins,
 872                                     DebugLoc dl, SelectionDAG &DAG,
 873                                     SmallVectorImpl<SDValue> &InVals) {
 874
 875   // Assign locations to each value returned by this call.
 876   SmallVector<CCValAssign, 16> RVLocs;
 877   CCState CCInfo(CallConv, isVarArg, getTargetMachine(),
 878                  RVLocs, *DAG.getContext());
 879
 880   CCInfo.AnalyzeCallResult(Ins, RetCC_Mips);
 881
 882   // Copy all of the result registers out of their specified physreg.
 883   for (unsigned i = 0; i != RVLocs.size(); ++i) {
 884     Chain = DAG.getCopyFromReg(Chain, dl, RVLocs[i].getLocReg(),
 885                                RVLocs[i].getValVT(), InFlag).getValue(1);
 886     InFlag = Chain.getValue(2);
 887     InVals.push_back(Chain.getValue(0));
 888   }
 889
 890   return Chain;
 891 }
 892
 893 //===----------------------------------------------------------------------===//
 894 //             Formal Arguments Calling Convention Implementation
 895 //===----------------------------------------------------------------------===//
 896
 897 /// LowerFormalArguments - transform physical registers into
 898 /// virtual registers and generate load operations for
 899 /// arguments places on the stack.
 900 /// TODO: isVarArg
 901 SDValue
 902 MipsTargetLowering::LowerFormalArguments(SDValue Chain,
 903                                          unsigned CallConv, bool isVarArg,
 904                                          const SmallVectorImpl<ISD::InputArg>
 905                                            &Ins,
 906                                          DebugLoc dl, SelectionDAG &DAG,
 907                                          SmallVectorImpl<SDValue> &InVals) {
 908
 909   MachineFunction &MF = DAG.getMachineFunction();
 910   MachineFrameInfo *MFI = MF.getFrameInfo();
 911   MipsFunctionInfo *MipsFI = MF.getInfo<MipsFunctionInfo>();
 912
 913   unsigned StackReg = MF.getTarget().getRegisterInfo()->getFrameRegister(MF);
 914
 915   // Assign locations to all of the incoming arguments.
 916   SmallVector<CCValAssign, 16> ArgLocs;
 917   CCState CCInfo(CallConv, isVarArg, getTargetMachine(),
 918                  ArgLocs, *DAG.getContext());
 919
 920   if (Subtarget->isABI_O32())
 921     CCInfo.AnalyzeFormalArguments(Ins, CC_MipsO32);
 922   else
 923     CCInfo.AnalyzeFormalArguments(Ins, CC_Mips);
 924
 925   SDValue StackPtr;
 926
 927   unsigned FirstStackArgLoc = (Subtarget->isABI_EABI() ? 0 : 16);
 928
 929   for (unsigned i = 0, e = ArgLocs.size(); i != e; ++i) {
 930     CCValAssign &VA = ArgLocs[i];
 931
 932     // Arguments stored on registers
 933     if (VA.isRegLoc()) {
 934       EVT RegVT = VA.getLocVT();
 935       TargetRegisterClass *RC = 0;
 936
 937       if (RegVT == MVT::i32)
 938         RC = Mips::CPURegsRegisterClass;
 939       else if (RegVT == MVT::f32)
 940         RC = Mips::FGR32RegisterClass;
 941       else if (RegVT == MVT::f64) {
 942         if (!Subtarget->isSingleFloat())
 943           RC = Mips::AFGR64RegisterClass;
 944       } else
 945         llvm_unreachable("RegVT not supported by LowerFormalArguments Lowering");
 946
 947       // Transform the arguments stored on
 948       // physical registers into virtual ones
 949       unsigned Reg = AddLiveIn(DAG.getMachineFunction(), VA.getLocReg(), RC);
 950       SDValue ArgValue = DAG.getCopyFromReg(Chain, dl, Reg, RegVT);
 951
 952       // If this is an 8 or 16-bit value, it has been passed promoted
 953       // to 32 bits.  Insert an assert[sz]ext to capture this, then
 954       // truncate to the right size.
 955       if (VA.getLocInfo() != CCValAssign::Full) {
 956         unsigned Opcode = 0;
 957         if (VA.getLocInfo() == CCValAssign::SExt)
 958           Opcode = ISD::AssertSext;
 959         else if (VA.getLocInfo() == CCValAssign::ZExt)
 960           Opcode = ISD::AssertZext;
 961         if (Opcode)
 962           ArgValue = DAG.getNode(Opcode, dl, RegVT, ArgValue,
 963                                  DAG.getValueType(VA.getValVT()));
 964         ArgValue = DAG.getNode(ISD::TRUNCATE, dl, VA.getValVT(), ArgValue);
 965       }
 966
 967       // Handle O32 ABI cases: i32->f32 and (i32,i32)->f64
 968       if (Subtarget->isABI_O32()) {
 969         if (RegVT == MVT::i32 && VA.getValVT() == MVT::f32)
 970           ArgValue = DAG.getNode(ISD::BIT_CONVERT, dl, MVT::f32, ArgValue);
 971         if (RegVT == MVT::i32 && VA.getValVT() == MVT::f64) {
 972           unsigned Reg2 = AddLiveIn(DAG.getMachineFunction(),
 973                                     VA.getLocReg()+1, RC);
 974           SDValue ArgValue2 = DAG.getCopyFromReg(Chain, dl, Reg2, RegVT);
 975           SDValue Hi = DAG.getNode(ISD::BIT_CONVERT, dl, MVT::f32, ArgValue);
 976           SDValue Lo = DAG.getNode(ISD::BIT_CONVERT, dl, MVT::f32, ArgValue2);
 977           ArgValue = DAG.getNode(ISD::BUILD_PAIR, dl, MVT::f64, Lo, Hi);
 978         }
 979       }
 980
 981       InVals.push_back(ArgValue);
 982
 983       // To meet ABI, when VARARGS are passed on registers, the registers
 984       // must have their values written to the caller stack frame.
 985       if ((isVarArg) && (Subtarget->isABI_O32())) {
 986         if (StackPtr.getNode() == 0)
 987           StackPtr = DAG.getRegister(StackReg, getPointerTy());
 988
 989         // The stack pointer offset is relative to the caller stack frame.
 990         // Since the real stack size is unknown here, a negative SPOffset
 991         // is used so there's a way to adjust these offsets when the stack
 992         // size get known (on EliminateFrameIndex). A dummy SPOffset is
 993         // used instead of a direct negative address (which is recorded to
 994         // be used on emitPrologue) to avoid mis-calc of the first stack
 995         // offset on PEI::calculateFrameObjectOffsets.
 996         // Arguments are always 32-bit.
 997         int FI = MFI->CreateFixedObject(4, 0);
 998         MipsFI->recordStoreVarArgsFI(FI, -(4+(i*4)));
 999         SDValue PtrOff = DAG.getFrameIndex(FI, getPointerTy());
1000
1001         // emit ISD::STORE whichs stores the
1002         // parameter value to a stack Location
1003         InVals.push_back(DAG.getStore(Chain, dl, ArgValue, PtrOff, NULL, 0));
1004       }
1005
1006     } else { // VA.isRegLoc()
1007
1008       // sanity check
1009       assert(VA.isMemLoc());
1010
1011       // The stack pointer offset is relative to the caller stack frame.
1012       // Since the real stack size is unknown here, a negative SPOffset
1013       // is used so there's a way to adjust these offsets when the stack
1014       // size get known (on EliminateFrameIndex). A dummy SPOffset is
1015       // used instead of a direct negative address (which is recorded to
1016       // be used on emitPrologue) to avoid mis-calc of the first stack
1017       // offset on PEI::calculateFrameObjectOffsets.
1018       // Arguments are always 32-bit.
1019       unsigned ArgSize = VA.getLocVT().getSizeInBits()/8;
1020       int FI = MFI->CreateFixedObject(ArgSize, 0);
1021       MipsFI->recordLoadArgsFI(FI, -(ArgSize+
1022         (FirstStackArgLoc + VA.getLocMemOffset())));
1023
1024       // Create load nodes to retrieve arguments from the stack
1025       SDValue FIN = DAG.getFrameIndex(FI, getPointerTy());
1026       InVals.push_back(DAG.getLoad(VA.getValVT(), dl, Chain, FIN, NULL, 0));
1027     }
1028   }
1029
1030   // The mips ABIs for returning structs by value requires that we copy
1031   // the sret argument into $v0 for the return. Save the argument into
1032   // a virtual register so that we can access it from the return points.
1033   if (DAG.getMachineFunction().getFunction()->hasStructRetAttr()) {
1034     unsigned Reg = MipsFI->getSRetReturnReg();
1035     if (!Reg) {
1036       Reg = MF.getRegInfo().createVirtualRegister(getRegClassFor(MVT::i32));
1037       MipsFI->setSRetReturnReg(Reg);
1038     }
1039     SDValue Copy = DAG.getCopyToReg(DAG.getEntryNode(), dl, Reg, InVals[0]);
1040     Chain = DAG.getNode(ISD::TokenFactor, dl, MVT::Other, Copy, Chain);
1041   }
1042
1043   return Chain;
1044 }
1045
1046 //===----------------------------------------------------------------------===//
1047 //               Return Value Calling Convention Implementation
1048 //===----------------------------------------------------------------------===//
1049
1050 SDValue
1051 MipsTargetLowering::LowerReturn(SDValue Chain,
1052                                 unsigned CallConv, bool isVarArg,
1053                                 const SmallVectorImpl<ISD::OutputArg> &Outs,
1054                                 DebugLoc dl, SelectionDAG &DAG) {
1055
1056   // CCValAssign - represent the assignment of
1057   // the return value to a location
1058   SmallVector<CCValAssign, 16> RVLocs;
1059
1060   // CCState - Info about the registers and stack slot.
1061   CCState CCInfo(CallConv, isVarArg, getTargetMachine(),
1062                  RVLocs, *DAG.getContext());
1063
1064   // Analize return values.
1065   CCInfo.AnalyzeReturn(Outs, RetCC_Mips);
1066
1067   // If this is the first return lowered for this function, add
1068   // the regs to the liveout set for the function.
1069   if (DAG.getMachineFunction().getRegInfo().liveout_empty()) {
1070     for (unsigned i = 0; i != RVLocs.size(); ++i)
1071       if (RVLocs[i].isRegLoc())
1072         DAG.getMachineFunction().getRegInfo().addLiveOut(RVLocs[i].getLocReg());
1073   }
1074
1075   SDValue Flag;
1076
1077   // Copy the result values into the output registers.
1078   for (unsigned i = 0; i != RVLocs.size(); ++i) {
1079     CCValAssign &VA = RVLocs[i];
1080     assert(VA.isRegLoc() && "Can only return in registers!");
1081
1082     Chain = DAG.getCopyToReg(Chain, dl, VA.getLocReg(),
1083                              Outs[i].Val, Flag);
1084
1085     // guarantee that all emitted copies are
1086     // stuck together, avoiding something bad
1087     Flag = Chain.getValue(1);
1088   }
1089
1090   // The mips ABIs for returning structs by value requires that we copy
1091   // the sret argument into $v0 for the return. We saved the argument into
1092   // a virtual register in the entry block, so now we copy the value out
1093   // and into $v0.
1094   if (DAG.getMachineFunction().getFunction()->hasStructRetAttr()) {
1095     MachineFunction &MF      = DAG.getMachineFunction();
1096     MipsFunctionInfo *MipsFI = MF.getInfo<MipsFunctionInfo>();
1097     unsigned Reg = MipsFI->getSRetReturnReg();
1098
1099     if (!Reg)
1100       llvm_unreachable("sret virtual register not created in the entry block");
1101     SDValue Val = DAG.getCopyFromReg(Chain, dl, Reg, getPointerTy());
1102
1103     Chain = DAG.getCopyToReg(Chain, dl, Mips::V0, Val, Flag);
1104     Flag = Chain.getValue(1);
1105   }
1106
1107   // Return on Mips is always a "jr $ra"
1108   if (Flag.getNode())
1109     return DAG.getNode(MipsISD::Ret, dl, MVT::Other,
1110                        Chain, DAG.getRegister(Mips::RA, MVT::i32), Flag);
1111   else // Return Void
1112     return DAG.getNode(MipsISD::Ret, dl, MVT::Other,
1113                        Chain, DAG.getRegister(Mips::RA, MVT::i32));
1114 }
1115
1116 //===----------------------------------------------------------------------===//
1117 //                           Mips Inline Assembly Support
1118 //===----------------------------------------------------------------------===//
1119
1120 /// getConstraintType - Given a constraint letter, return the type of
1121 /// constraint it is for this target.
1122 MipsTargetLowering::ConstraintType MipsTargetLowering::
1123 getConstraintType(const std::string &Constraint) const
1124 {
1125   // Mips specific constrainy
1126   // GCC config/mips/constraints.md
1127   //
1128   // 'd' : An address register. Equivalent to r
1129   //       unless generating MIPS16 code.
1130   // 'y' : Equivalent to r; retained for
1131   //       backwards compatibility.
1132   // 'f' : Floating Point registers.
1133   if (Constraint.size() == 1) {
1134     switch (Constraint[0]) {
1135       default : break;
1136       case 'd':
1137       case 'y':
1138       case 'f':
1139         return C_RegisterClass;
1140         break;
1141     }
1142   }
1143   return TargetLowering::getConstraintType(Constraint);
1144 }
1145
1146 /// getRegClassForInlineAsmConstraint - Given a constraint letter (e.g. "r"),
1147 /// return a list of registers that can be used to satisfy the constraint.
1148 /// This should only be used for C_RegisterClass constraints.
1149 std::pair<unsigned, const TargetRegisterClass*> MipsTargetLowering::
1150 getRegForInlineAsmConstraint(const std::string &Constraint, EVT VT) const
1151 {
1152   if (Constraint.size() == 1) {
1153     switch (Constraint[0]) {
1154     case 'r':
1155       return std::make_pair(0U, Mips::CPURegsRegisterClass);
1156     case 'f':
1157       if (VT == MVT::f32)
1158         return std::make_pair(0U, Mips::FGR32RegisterClass);
1159       if (VT == MVT::f64)
1160         if ((!Subtarget->isSingleFloat()) && (!Subtarget->isFP64bit()))
1161           return std::make_pair(0U, Mips::AFGR64RegisterClass);
1162     }
1163   }
1164   return TargetLowering::getRegForInlineAsmConstraint(Constraint, VT);
1165 }
1166
1167 /// Given a register class constraint, like 'r', if this corresponds directly
1168 /// to an LLVM register class, return a register of 0 and the register class
1169 /// pointer.
1170 std::vector<unsigned> MipsTargetLowering::
1171 getRegClassForInlineAsmConstraint(const std::string &Constraint,
1172                                   EVT VT) const
1173 {
1174   if (Constraint.size() != 1)
1175     return std::vector<unsigned>();
1176
1177   switch (Constraint[0]) {
1178     default : break;
1179     case 'r':
1180     // GCC Mips Constraint Letters
1181     case 'd':
1182     case 'y':
1183       return make_vector<unsigned>(Mips::T0, Mips::T1, Mips::T2, Mips::T3,
1184              Mips::T4, Mips::T5, Mips::T6, Mips::T7, Mips::S0, Mips::S1,
1185              Mips::S2, Mips::S3, Mips::S4, Mips::S5, Mips::S6, Mips::S7,
1186              Mips::T8, 0);
1187
1188     case 'f':
1189       if (VT == MVT::f32) {
1190         if (Subtarget->isSingleFloat())
1191           return make_vector<unsigned>(Mips::F2, Mips::F3, Mips::F4, Mips::F5,
1192                  Mips::F6, Mips::F7, Mips::F8, Mips::F9, Mips::F10, Mips::F11,
1193                  Mips::F20, Mips::F21, Mips::F22, Mips::F23, Mips::F24,
1194                  Mips::F25, Mips::F26, Mips::F27, Mips::F28, Mips::F29,
1195                  Mips::F30, Mips::F31, 0);
1196         else
1197           return make_vector<unsigned>(Mips::F2, Mips::F4, Mips::F6, Mips::F8,
1198                  Mips::F10, Mips::F20, Mips::F22, Mips::F24, Mips::F26,
1199                  Mips::F28, Mips::F30, 0);
1200       }
1201
1202       if (VT == MVT::f64)
1203         if ((!Subtarget->isSingleFloat()) && (!Subtarget->isFP64bit()))
1204           return make_vector<unsigned>(Mips::D1, Mips::D2, Mips::D3, Mips::D4,
1205                  Mips::D5, Mips::D10, Mips::D11, Mips::D12, Mips::D13,
1206                  Mips::D14, Mips::D15, 0);
1207   }
1208   return std::vector<unsigned>();
1209 }
1210
1211 bool
1212 MipsTargetLowering::isOffsetFoldingLegal(const GlobalAddressSDNode *GA) const {
1213   // The Mips target isn't yet aware of offsets.
1214   return false;
1215 }