lib/Target/Mips/MipsISelLowering.cpp

   1 //===-- MipsISelLowering.cpp - Mips DAG Lowering Implementation -----------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file defines the interfaces that Mips uses to lower LLVM code into a
  11 // selection DAG.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #define DEBUG_TYPE "mips-lower"
  16 #include "MipsISelLowering.h"
  17 #include "MipsMachineFunction.h"
  18 #include "MipsTargetMachine.h"
  19 #include "MipsTargetObjectFile.h"
  20 #include "MipsSubtarget.h"
  21 #include "llvm/DerivedTypes.h"
  22 #include "llvm/Function.h"
  23 #include "llvm/GlobalVariable.h"
  24 #include "llvm/Intrinsics.h"
  25 #include "llvm/CallingConv.h"
  26 #include "llvm/CodeGen/CallingConvLower.h"
  27 #include "llvm/CodeGen/MachineFrameInfo.h"
  28 #include "llvm/CodeGen/MachineFunction.h"
  29 #include "llvm/CodeGen/MachineInstrBuilder.h"
  30 #include "llvm/CodeGen/MachineRegisterInfo.h"
  31 #include "llvm/CodeGen/SelectionDAGISel.h"
  32 #include "llvm/CodeGen/ValueTypes.h"
  33 #include "llvm/Support/Debug.h"
  34 #include "llvm/Support/ErrorHandling.h"
  35 using namespace llvm;
  36
  37 const char *MipsTargetLowering::getTargetNodeName(unsigned Opcode) const {
  38   switch (Opcode) {
  39     case MipsISD::JmpLink    : return "MipsISD::JmpLink";
  40     case MipsISD::Hi         : return "MipsISD::Hi";
  41     case MipsISD::Lo         : return "MipsISD::Lo";
  42     case MipsISD::GPRel      : return "MipsISD::GPRel";
  43     case MipsISD::Ret        : return "MipsISD::Ret";
  44     case MipsISD::CMov       : return "MipsISD::CMov";
  45     case MipsISD::SelectCC   : return "MipsISD::SelectCC";
  46     case MipsISD::FPSelectCC : return "MipsISD::FPSelectCC";
  47     case MipsISD::FPBrcond   : return "MipsISD::FPBrcond";
  48     case MipsISD::FPCmp      : return "MipsISD::FPCmp";
  49     case MipsISD::FPRound    : return "MipsISD::FPRound";
  50     default                  : return NULL;
  51   }
  52 }
  53
  54 MipsTargetLowering::
  55 MipsTargetLowering(MipsTargetMachine &TM)
  56   : TargetLowering(TM, new MipsTargetObjectFile()) {
  57   Subtarget = &TM.getSubtarget<MipsSubtarget>();
  58
  59   // Mips does not have i1 type, so use i32 for
  60   // setcc operations results (slt, sgt, ...).
  61   setBooleanContents(ZeroOrOneBooleanContent);
  62
  63   // JumpTable targets must use GOT when using PIC_
  64   setUsesGlobalOffsetTable(true);
  65
  66   // Set up the register classes
  67   addRegisterClass(MVT::i32, Mips::CPURegsRegisterClass);
  68   addRegisterClass(MVT::f32, Mips::FGR32RegisterClass);
  69
  70   // When dealing with single precision only, use libcalls
  71   if (!Subtarget->isSingleFloat())
  72     if (!Subtarget->isFP64bit())
  73       addRegisterClass(MVT::f64, Mips::AFGR64RegisterClass);
  74
  75   // Load extented operations for i1 types must be promoted
  76   setLoadExtAction(ISD::EXTLOAD,  MVT::i1,  Promote);
  77   setLoadExtAction(ISD::ZEXTLOAD, MVT::i1,  Promote);
  78   setLoadExtAction(ISD::SEXTLOAD, MVT::i1,  Promote);
  79
  80   // MIPS doesn't have extending float->double load/store
  81   setLoadExtAction(ISD::EXTLOAD, MVT::f32, Expand);
  82   setTruncStoreAction(MVT::f64, MVT::f32, Expand);
  83
  84   // Used by legalize types to correctly generate the setcc result.
  85   // Without this, every float setcc comes with a AND/OR with the result,
  86   // we don't want this, since the fpcmp result goes to a flag register,
  87   // which is used implicitly by brcond and select operations.
  88   AddPromotedToType(ISD::SETCC, MVT::i1, MVT::i32);
  89
  90   // Mips Custom Operations
  91   setOperationAction(ISD::GlobalAddress,      MVT::i32,   Custom);
  92   setOperationAction(ISD::GlobalTLSAddress,   MVT::i32,   Custom);
  93   setOperationAction(ISD::JumpTable,          MVT::i32,   Custom);
  94   setOperationAction(ISD::ConstantPool,       MVT::i32,   Custom);
  95   setOperationAction(ISD::SELECT,             MVT::f32,   Custom);
  96   setOperationAction(ISD::SELECT,             MVT::f64,   Custom);
  97   setOperationAction(ISD::SELECT,             MVT::i32,   Custom);
  98   setOperationAction(ISD::SETCC,              MVT::f32,   Custom);
  99   setOperationAction(ISD::SETCC,              MVT::f64,   Custom);
 100   setOperationAction(ISD::BRCOND,             MVT::Other, Custom);
 101   setOperationAction(ISD::DYNAMIC_STACKALLOC, MVT::i32,   Custom);
 102   setOperationAction(ISD::FP_TO_SINT,         MVT::i32,   Custom);
 103
 104   // We custom lower AND/OR to handle the case where the DAG contain 'ands/ors'
 105   // with operands comming from setcc fp comparions. This is necessary since
 106   // the result from these setcc are in a flag registers (FCR31).
 107   setOperationAction(ISD::AND,              MVT::i32,   Custom);
 108   setOperationAction(ISD::OR,               MVT::i32,   Custom);
 109
 110   // Operations not directly supported by Mips.
 111   setOperationAction(ISD::BR_JT,             MVT::Other, Expand);
 112   setOperationAction(ISD::BR_CC,             MVT::Other, Expand);
 113   setOperationAction(ISD::SELECT_CC,         MVT::Other, Expand);
 114   setOperationAction(ISD::UINT_TO_FP,        MVT::i32,   Expand);
 115   setOperationAction(ISD::FP_TO_UINT,        MVT::i32,   Expand);
 116   setOperationAction(ISD::SIGN_EXTEND_INREG, MVT::i1,    Expand);
 117   setOperationAction(ISD::CTPOP,             MVT::i32,   Expand);
 118   setOperationAction(ISD::CTTZ,              MVT::i32,   Expand);
 119   setOperationAction(ISD::ROTL,              MVT::i32,   Expand);
 120   setOperationAction(ISD::ROTR,              MVT::i32,   Expand);
 121   setOperationAction(ISD::SHL_PARTS,         MVT::i32,   Expand);
 122   setOperationAction(ISD::SRA_PARTS,         MVT::i32,   Expand);
 123   setOperationAction(ISD::SRL_PARTS,         MVT::i32,   Expand);
 124   setOperationAction(ISD::FCOPYSIGN,         MVT::f32,   Expand);
 125   setOperationAction(ISD::FCOPYSIGN,         MVT::f64,   Expand);
 126   setOperationAction(ISD::FSIN,              MVT::f32,   Expand);
 127   setOperationAction(ISD::FCOS,              MVT::f32,   Expand);
 128   setOperationAction(ISD::FPOWI,             MVT::f32,   Expand);
 129   setOperationAction(ISD::FPOW,              MVT::f32,   Expand);
 130   setOperationAction(ISD::FLOG,              MVT::f32,   Expand);
 131   setOperationAction(ISD::FLOG2,             MVT::f32,   Expand);
 132   setOperationAction(ISD::FLOG10,            MVT::f32,   Expand);
 133   setOperationAction(ISD::FEXP,              MVT::f32,   Expand);
 134
 135   setOperationAction(ISD::EH_LABEL,          MVT::Other, Expand);
 136
 137   // Use the default for now
 138   setOperationAction(ISD::STACKSAVE,         MVT::Other, Expand);
 139   setOperationAction(ISD::STACKRESTORE,      MVT::Other, Expand);
 140   setOperationAction(ISD::MEMBARRIER,        MVT::Other, Expand);
 141
 142   if (Subtarget->isSingleFloat())
 143     setOperationAction(ISD::SELECT_CC, MVT::f64, Expand);
 144
 145   if (!Subtarget->hasSEInReg()) {
 146     setOperationAction(ISD::SIGN_EXTEND_INREG, MVT::i8,  Expand);
 147     setOperationAction(ISD::SIGN_EXTEND_INREG, MVT::i16, Expand);
 148   }
 149
 150   if (!Subtarget->hasBitCount())
 151     setOperationAction(ISD::CTLZ, MVT::i32, Expand);
 152
 153   if (!Subtarget->hasSwap())
 154     setOperationAction(ISD::BSWAP, MVT::i32, Expand);
 155
 156   setStackPointerRegisterToSaveRestore(Mips::SP);
 157   computeRegisterProperties();
 158 }
 159
 160 MVT::SimpleValueType MipsTargetLowering::getSetCCResultType(EVT VT) const {
 161   return MVT::i32;
 162 }
 163
 164 /// getFunctionAlignment - Return the Log2 alignment of this function.
 165 unsigned MipsTargetLowering::getFunctionAlignment(const Function *) const {
 166   return 2;
 167 }
 168
 169 SDValue MipsTargetLowering::
 170 LowerOperation(SDValue Op, SelectionDAG &DAG)
 171 {
 172   switch (Op.getOpcode())
 173   {
 174     case ISD::AND:                return LowerANDOR(Op, DAG);
 175     case ISD::BRCOND:             return LowerBRCOND(Op, DAG);
 176     case ISD::ConstantPool:       return LowerConstantPool(Op, DAG);
 177     case ISD::DYNAMIC_STACKALLOC: return LowerDYNAMIC_STACKALLOC(Op, DAG);
 178     case ISD::FP_TO_SINT:         return LowerFP_TO_SINT(Op, DAG);
 179     case ISD::GlobalAddress:      return LowerGlobalAddress(Op, DAG);
 180     case ISD::GlobalTLSAddress:   return LowerGlobalTLSAddress(Op, DAG);
 181     case ISD::JumpTable:          return LowerJumpTable(Op, DAG);
 182     case ISD::OR:                 return LowerANDOR(Op, DAG);
 183     case ISD::SELECT:             return LowerSELECT(Op, DAG);
 184     case ISD::SETCC:              return LowerSETCC(Op, DAG);
 185   }
 186   return SDValue();
 187 }
 188
 189 //===----------------------------------------------------------------------===//
 190 //  Lower helper functions
 191 //===----------------------------------------------------------------------===//
 192
 193 // AddLiveIn - This helper function adds the specified physical register to the
 194 // MachineFunction as a live in value.  It also creates a corresponding
 195 // virtual register for it.
 196 static unsigned
 197 AddLiveIn(MachineFunction &MF, unsigned PReg, TargetRegisterClass *RC)
 198 {
 199   assert(RC->contains(PReg) && "Not the correct regclass!");
 200   unsigned VReg = MF.getRegInfo().createVirtualRegister(RC);
 201   MF.getRegInfo().addLiveIn(PReg, VReg);
 202   return VReg;
 203 }
 204
 205 // Get fp branch code (not opcode) from condition code.
 206 static Mips::FPBranchCode GetFPBranchCodeFromCond(Mips::CondCode CC) {
 207   if (CC >= Mips::FCOND_F && CC <= Mips::FCOND_NGT)
 208     return Mips::BRANCH_T;
 209
 210   if (CC >= Mips::FCOND_T && CC <= Mips::FCOND_GT)
 211     return Mips::BRANCH_F;
 212
 213   return Mips::BRANCH_INVALID;
 214 }
 215
 216 static unsigned FPBranchCodeToOpc(Mips::FPBranchCode BC) {
 217   switch(BC) {
 218     default:
 219       llvm_unreachable("Unknown branch code");
 220     case Mips::BRANCH_T  : return Mips::BC1T;
 221     case Mips::BRANCH_F  : return Mips::BC1F;
 222     case Mips::BRANCH_TL : return Mips::BC1TL;
 223     case Mips::BRANCH_FL : return Mips::BC1FL;
 224   }
 225 }
 226
 227 static Mips::CondCode FPCondCCodeToFCC(ISD::CondCode CC) {
 228   switch (CC) {
 229   default: llvm_unreachable("Unknown fp condition code!");
 230   case ISD::SETEQ:
 231   case ISD::SETOEQ: return Mips::FCOND_EQ;
 232   case ISD::SETUNE: return Mips::FCOND_OGL;
 233   case ISD::SETLT:
 234   case ISD::SETOLT: return Mips::FCOND_OLT;
 235   case ISD::SETGT:
 236   case ISD::SETOGT: return Mips::FCOND_OGT;
 237   case ISD::SETLE:
 238   case ISD::SETOLE: return Mips::FCOND_OLE;
 239   case ISD::SETGE:
 240   case ISD::SETOGE: return Mips::FCOND_OGE;
 241   case ISD::SETULT: return Mips::FCOND_ULT;
 242   case ISD::SETULE: return Mips::FCOND_ULE;
 243   case ISD::SETUGT: return Mips::FCOND_UGT;
 244   case ISD::SETUGE: return Mips::FCOND_UGE;
 245   case ISD::SETUO:  return Mips::FCOND_UN;
 246   case ISD::SETO:   return Mips::FCOND_OR;
 247   case ISD::SETNE:
 248   case ISD::SETONE: return Mips::FCOND_NEQ;
 249   case ISD::SETUEQ: return Mips::FCOND_UEQ;
 250   }
 251 }
 252
 253 MachineBasicBlock *
 254 MipsTargetLowering::EmitInstrWithCustomInserter(MachineInstr *MI,
 255                                                 MachineBasicBlock *BB,
 256                    DenseMap<MachineBasicBlock*, MachineBasicBlock*> *EM) const {
 257   const TargetInstrInfo *TII = getTargetMachine().getInstrInfo();
 258   bool isFPCmp = false;
 259   DebugLoc dl = MI->getDebugLoc();
 260
 261   switch (MI->getOpcode()) {
 262   default: assert(false && "Unexpected instr type to insert");
 263   case Mips::Select_FCC:
 264   case Mips::Select_FCC_S32:
 265   case Mips::Select_FCC_D32:
 266     isFPCmp = true; // FALL THROUGH
 267   case Mips::Select_CC:
 268   case Mips::Select_CC_S32:
 269   case Mips::Select_CC_D32: {
 270     // To "insert" a SELECT_CC instruction, we actually have to insert the
 271     // diamond control-flow pattern.  The incoming instruction knows the
 272     // destination vreg to set, the condition code register to branch on, the
 273     // true/false values to select between, and a branch opcode to use.
 274     const BasicBlock *LLVM_BB = BB->getBasicBlock();
 275     MachineFunction::iterator It = BB;
 276     ++It;
 277
 278     //  thisMBB:
 279     //  ...
 280     //   TrueVal = ...
 281     //   setcc r1, r2, r3
 282     //   bNE   r1, r0, copy1MBB
 283     //   fallthrough --> copy0MBB
 284     MachineBasicBlock *thisMBB  = BB;
 285     MachineFunction *F = BB->getParent();
 286     MachineBasicBlock *copy0MBB = F->CreateMachineBasicBlock(LLVM_BB);
 287     MachineBasicBlock *sinkMBB  = F->CreateMachineBasicBlock(LLVM_BB);
 288
 289     // Emit the right instruction according to the type of the operands compared
 290     if (isFPCmp) {
 291       // Find the condiction code present in the setcc operation.
 292       Mips::CondCode CC = (Mips::CondCode)MI->getOperand(4).getImm();
 293       // Get the branch opcode from the branch code.
 294       unsigned Opc = FPBranchCodeToOpc(GetFPBranchCodeFromCond(CC));
 295       BuildMI(BB, dl, TII->get(Opc)).addMBB(sinkMBB);
 296     } else
 297       BuildMI(BB, dl, TII->get(Mips::BNE)).addReg(MI->getOperand(1).getReg())
 298         .addReg(Mips::ZERO).addMBB(sinkMBB);
 299
 300     F->insert(It, copy0MBB);
 301     F->insert(It, sinkMBB);
 302     // Update machine-CFG edges by first adding all successors of the current
 303     // block to the new block which will contain the Phi node for the select.
 304     // Also inform sdisel of the edge changes.
 305     for(MachineBasicBlock::succ_iterator i = BB->succ_begin(),
 306           e = BB->succ_end(); i != e; ++i) {
 307       EM->insert(std::make_pair(*i, sinkMBB));
 308       sinkMBB->addSuccessor(*i);
 309     }
 310     // Next, remove all successors of the current block, and add the true
 311     // and fallthrough blocks as its successors.
 312     while(!BB->succ_empty())
 313       BB->removeSuccessor(BB->succ_begin());
 314     BB->addSuccessor(copy0MBB);
 315     BB->addSuccessor(sinkMBB);
 316
 317     //  copy0MBB:
 318     //   %FalseValue = ...
 319     //   # fallthrough to sinkMBB
 320     BB = copy0MBB;
 321
 322     // Update machine-CFG edges
 323     BB->addSuccessor(sinkMBB);
 324
 325     //  sinkMBB:
 326     //   %Result = phi [ %FalseValue, copy0MBB ], [ %TrueValue, thisMBB ]
 327     //  ...
 328     BB = sinkMBB;
 329     BuildMI(BB, dl, TII->get(Mips::PHI), MI->getOperand(0).getReg())
 330       .addReg(MI->getOperand(2).getReg()).addMBB(copy0MBB)
 331       .addReg(MI->getOperand(3).getReg()).addMBB(thisMBB);
 332
 333     F->DeleteMachineInstr(MI);   // The pseudo instruction is gone now.
 334     return BB;
 335   }
 336   }
 337 }
 338
 339 //===----------------------------------------------------------------------===//
 340 //  Misc Lower Operation implementation
 341 //===----------------------------------------------------------------------===//
 342
 343 SDValue MipsTargetLowering::
 344 LowerFP_TO_SINT(SDValue Op, SelectionDAG &DAG)
 345 {
 346   if (!Subtarget->isMips1())
 347     return Op;
 348
 349   MachineFunction &MF = DAG.getMachineFunction();
 350   unsigned CCReg = AddLiveIn(MF, Mips::FCR31, Mips::CCRRegisterClass);
 351
 352   SDValue Chain = DAG.getEntryNode();
 353   DebugLoc dl = Op.getDebugLoc();
 354   SDValue Src = Op.getOperand(0);
 355
 356   // Set the condition register
 357   SDValue CondReg = DAG.getCopyFromReg(Chain, dl, CCReg, MVT::i32);
 358   CondReg = DAG.getCopyToReg(Chain, dl, Mips::AT, CondReg);
 359   CondReg = DAG.getCopyFromReg(CondReg, dl, Mips::AT, MVT::i32);
 360
 361   SDValue Cst = DAG.getConstant(3, MVT::i32);
 362   SDValue Or = DAG.getNode(ISD::OR, dl, MVT::i32, CondReg, Cst);
 363   Cst = DAG.getConstant(2, MVT::i32);
 364   SDValue Xor = DAG.getNode(ISD::XOR, dl, MVT::i32, Or, Cst);
 365
 366   SDValue InFlag(0, 0);
 367   CondReg = DAG.getCopyToReg(Chain, dl, Mips::FCR31, Xor, InFlag);
 368
 369   // Emit the round instruction and bit convert to integer
 370   SDValue Trunc = DAG.getNode(MipsISD::FPRound, dl, MVT::f32,
 371                               Src, CondReg.getValue(1));
 372   SDValue BitCvt = DAG.getNode(ISD::BIT_CONVERT, dl, MVT::i32, Trunc);
 373   return BitCvt;
 374 }
 375
 376 SDValue MipsTargetLowering::
 377 LowerDYNAMIC_STACKALLOC(SDValue Op, SelectionDAG &DAG)
 378 {
 379   SDValue Chain = Op.getOperand(0);
 380   SDValue Size = Op.getOperand(1);
 381   DebugLoc dl = Op.getDebugLoc();
 382
 383   // Get a reference from Mips stack pointer
 384   SDValue StackPointer = DAG.getCopyFromReg(Chain, dl, Mips::SP, MVT::i32);
 385
 386   // Subtract the dynamic size from the actual stack size to
 387   // obtain the new stack size.
 388   SDValue Sub = DAG.getNode(ISD::SUB, dl, MVT::i32, StackPointer, Size);
 389
 390   // The Sub result contains the new stack start address, so it
 391   // must be placed in the stack pointer register.
 392   Chain = DAG.getCopyToReg(StackPointer.getValue(1), dl, Mips::SP, Sub);
 393
 394   // This node always has two return values: a new stack pointer
 395   // value and a chain
 396   SDValue Ops[2] = { Sub, Chain };
 397   return DAG.getMergeValues(Ops, 2, dl);
 398 }
 399
 400 SDValue MipsTargetLowering::
 401 LowerANDOR(SDValue Op, SelectionDAG &DAG)
 402 {
 403   SDValue LHS   = Op.getOperand(0);
 404   SDValue RHS   = Op.getOperand(1);
 405   DebugLoc dl   = Op.getDebugLoc();
 406
 407   if (LHS.getOpcode() != MipsISD::FPCmp || RHS.getOpcode() != MipsISD::FPCmp)
 408     return Op;
 409
 410   SDValue True  = DAG.getConstant(1, MVT::i32);
 411   SDValue False = DAG.getConstant(0, MVT::i32);
 412
 413   SDValue LSEL = DAG.getNode(MipsISD::FPSelectCC, dl, True.getValueType(),
 414                              LHS, True, False, LHS.getOperand(2));
 415   SDValue RSEL = DAG.getNode(MipsISD::FPSelectCC, dl, True.getValueType(),
 416                              RHS, True, False, RHS.getOperand(2));
 417
 418   return DAG.getNode(Op.getOpcode(), dl, MVT::i32, LSEL, RSEL);
 419 }
 420
 421 SDValue MipsTargetLowering::
 422 LowerBRCOND(SDValue Op, SelectionDAG &DAG)
 423 {
 424   // The first operand is the chain, the second is the condition, the third is
 425   // the block to branch to if the condition is true.
 426   SDValue Chain = Op.getOperand(0);
 427   SDValue Dest = Op.getOperand(2);
 428   DebugLoc dl = Op.getDebugLoc();
 429
 430   if (Op.getOperand(1).getOpcode() != MipsISD::FPCmp)
 431     return Op;
 432
 433   SDValue CondRes = Op.getOperand(1);
 434   SDValue CCNode  = CondRes.getOperand(2);
 435   Mips::CondCode CC =
 436     (Mips::CondCode)cast<ConstantSDNode>(CCNode)->getZExtValue();
 437   SDValue BrCode = DAG.getConstant(GetFPBranchCodeFromCond(CC), MVT::i32);
 438
 439   return DAG.getNode(MipsISD::FPBrcond, dl, Op.getValueType(), Chain, BrCode,
 440              Dest, CondRes);
 441 }
 442
 443 SDValue MipsTargetLowering::
 444 LowerSETCC(SDValue Op, SelectionDAG &DAG)
 445 {
 446   // The operands to this are the left and right operands to compare (ops #0,
 447   // and #1) and the condition code to compare them with (op #2) as a
 448   // CondCodeSDNode.
 449   SDValue LHS = Op.getOperand(0);
 450   SDValue RHS = Op.getOperand(1);
 451   DebugLoc dl = Op.getDebugLoc();
 452
 453   ISD::CondCode CC = cast<CondCodeSDNode>(Op.getOperand(2))->get();
 454
 455   return DAG.getNode(MipsISD::FPCmp, dl, Op.getValueType(), LHS, RHS,
 456                  DAG.getConstant(FPCondCCodeToFCC(CC), MVT::i32));
 457 }
 458
 459 SDValue MipsTargetLowering::
 460 LowerSELECT(SDValue Op, SelectionDAG &DAG)
 461 {
 462   SDValue Cond  = Op.getOperand(0);
 463   SDValue True  = Op.getOperand(1);
 464   SDValue False = Op.getOperand(2);
 465   DebugLoc dl = Op.getDebugLoc();
 466
 467   // if the incomming condition comes from a integer compare, the select
 468   // operation must be SelectCC or a conditional move if the subtarget
 469   // supports it.
 470   if (Cond.getOpcode() != MipsISD::FPCmp) {
 471     if (Subtarget->hasCondMov() && !True.getValueType().isFloatingPoint())
 472       return Op;
 473     return DAG.getNode(MipsISD::SelectCC, dl, True.getValueType(),
 474                        Cond, True, False);
 475   }
 476
 477   // if the incomming condition comes from fpcmp, the select
 478   // operation must use FPSelectCC.
 479   SDValue CCNode = Cond.getOperand(2);
 480   return DAG.getNode(MipsISD::FPSelectCC, dl, True.getValueType(),
 481                      Cond, True, False, CCNode);
 482 }
 483
 484 SDValue MipsTargetLowering::LowerGlobalAddress(SDValue Op, SelectionDAG &DAG) {
 485   // FIXME there isn't actually debug info here
 486   DebugLoc dl = Op.getDebugLoc();
 487   GlobalValue *GV = cast<GlobalAddressSDNode>(Op)->getGlobal();
 488
 489   if (getTargetMachine().getRelocationModel() != Reloc::PIC_) {
 490     SDVTList VTs = DAG.getVTList(MVT::i32);
 491
 492     MipsTargetObjectFile &TLOF = (MipsTargetObjectFile&)getObjFileLowering();
 493
 494     // %gp_rel relocation
 495     if (TLOF.IsGlobalInSmallSection(GV, getTargetMachine())) {
 496       SDValue GA = DAG.getTargetGlobalAddress(GV, MVT::i32, 0,
 497                                               MipsII::MO_GPREL);
 498       SDValue GPRelNode = DAG.getNode(MipsISD::GPRel, dl, VTs, &GA, 1);
 499       SDValue GOT = DAG.getGLOBAL_OFFSET_TABLE(MVT::i32);
 500       return DAG.getNode(ISD::ADD, dl, MVT::i32, GOT, GPRelNode);
 501     }
 502     // %hi/%lo relocation
 503     SDValue GA = DAG.getTargetGlobalAddress(GV, MVT::i32, 0,
 504                                             MipsII::MO_ABS_HILO);
 505     SDValue HiPart = DAG.getNode(MipsISD::Hi, dl, VTs, &GA, 1);
 506     SDValue Lo = DAG.getNode(MipsISD::Lo, dl, MVT::i32, GA);
 507     return DAG.getNode(ISD::ADD, dl, MVT::i32, HiPart, Lo);
 508
 509   } else {
 510     SDValue GA = DAG.getTargetGlobalAddress(GV, MVT::i32, 0,
 511                                             MipsII::MO_GOT);
 512     SDValue ResNode = DAG.getLoad(MVT::i32, dl,
 513                                   DAG.getEntryNode(), GA, NULL, 0);
 514     // On functions and global targets not internal linked only
 515     // a load from got/GP is necessary for PIC to work.
 516     if (!GV->hasLocalLinkage() || isa<Function>(GV))
 517       return ResNode;
 518     SDValue Lo = DAG.getNode(MipsISD::Lo, dl, MVT::i32, GA);
 519     return DAG.getNode(ISD::ADD, dl, MVT::i32, ResNode, Lo);
 520   }
 521
 522   llvm_unreachable("Dont know how to handle GlobalAddress");
 523   return SDValue(0,0);
 524 }
 525
 526 SDValue MipsTargetLowering::
 527 LowerGlobalTLSAddress(SDValue Op, SelectionDAG &DAG)
 528 {
 529   llvm_unreachable("TLS not implemented for MIPS.");
 530   return SDValue(); // Not reached
 531 }
 532
 533 SDValue MipsTargetLowering::
 534 LowerJumpTable(SDValue Op, SelectionDAG &DAG)
 535 {
 536   SDValue ResNode;
 537   SDValue HiPart;
 538   // FIXME there isn't actually debug info here
 539   DebugLoc dl = Op.getDebugLoc();
 540   bool IsPIC = getTargetMachine().getRelocationModel() == Reloc::PIC_;
 541   unsigned char OpFlag = IsPIC ? MipsII::MO_GOT : MipsII::MO_ABS_HILO;
 542
 543   EVT PtrVT = Op.getValueType();
 544   JumpTableSDNode *JT  = cast<JumpTableSDNode>(Op);
 545
 546   SDValue JTI = DAG.getTargetJumpTable(JT->getIndex(), PtrVT, OpFlag);
 547
 548   if (IsPIC) {
 549     SDValue Ops[] = { JTI };
 550     HiPart = DAG.getNode(MipsISD::Hi, dl, DAG.getVTList(MVT::i32), Ops, 1);
 551   } else // Emit Load from Global Pointer
 552     HiPart = DAG.getLoad(MVT::i32, dl, DAG.getEntryNode(), JTI, NULL, 0);
 553
 554   SDValue Lo = DAG.getNode(MipsISD::Lo, dl, MVT::i32, JTI);
 555   ResNode = DAG.getNode(ISD::ADD, dl, MVT::i32, HiPart, Lo);
 556
 557   return ResNode;
 558 }
 559
 560 SDValue MipsTargetLowering::
 561 LowerConstantPool(SDValue Op, SelectionDAG &DAG)
 562 {
 563   SDValue ResNode;
 564   ConstantPoolSDNode *N = cast<ConstantPoolSDNode>(Op);
 565   Constant *C = N->getConstVal();
 566   // FIXME there isn't actually debug info here
 567   DebugLoc dl = Op.getDebugLoc();
 568
 569   // gp_rel relocation
 570   // FIXME: we should reference the constant pool using small data sections,
 571   // but the asm printer currently doens't support this feature without
 572   // hacking it. This feature should come soon so we can uncomment the
 573   // stuff below.
 574   //if (IsInSmallSection(C->getType())) {
 575   //  SDValue GPRelNode = DAG.getNode(MipsISD::GPRel, MVT::i32, CP);
 576   //  SDValue GOT = DAG.getGLOBAL_OFFSET_TABLE(MVT::i32);
 577   //  ResNode = DAG.getNode(ISD::ADD, MVT::i32, GOT, GPRelNode);
 578
 579   if (getTargetMachine().getRelocationModel() != Reloc::PIC_) {
 580     SDValue CP = DAG.getTargetConstantPool(C, MVT::i32, N->getAlignment(),
 581                                       N->getOffset(), MipsII::MO_ABS_HILO);
 582     SDValue HiPart = DAG.getNode(MipsISD::Hi, dl, MVT::i32, CP);
 583     SDValue Lo = DAG.getNode(MipsISD::Lo, dl, MVT::i32, CP);
 584     ResNode = DAG.getNode(ISD::ADD, dl, MVT::i32, HiPart, Lo);
 585   } else {
 586     SDValue CP = DAG.getTargetConstantPool(C, MVT::i32, N->getAlignment(),
 587                                       N->getOffset(), MipsII::MO_GOT);
 588     SDValue Load = DAG.getLoad(MVT::i32, dl, DAG.getEntryNode(),
 589                                  CP, NULL, 0);
 590     SDValue Lo = DAG.getNode(MipsISD::Lo, dl, MVT::i32, CP);
 591     ResNode = DAG.getNode(ISD::ADD, dl, MVT::i32, Load, Lo);
 592   }
 593
 594   return ResNode;
 595 }
 596
 597 //===----------------------------------------------------------------------===//
 598 //                      Calling Convention Implementation
 599 //===----------------------------------------------------------------------===//
 600
 601 #include "MipsGenCallingConv.inc"
 602
 603 //===----------------------------------------------------------------------===//
 604 // TODO: Implement a generic logic using tblgen that can support this.
 605 // Mips O32 ABI rules:
 606 // ---
 607 // i32 - Passed in A0, A1, A2, A3 and stack
 608 // f32 - Only passed in f32 registers if no int reg has been used yet to hold
 609 //       an argument. Otherwise, passed in A1, A2, A3 and stack.
 610 // f64 - Only passed in two aliased f32 registers if no int reg has been used
 611 //       yet to hold an argument. Otherwise, use A2, A3 and stack. If A1 is
 612 //       not used, it must be shadowed. If only A3 is avaiable, shadow it and
 613 //       go to stack.
 614 //===----------------------------------------------------------------------===//
 615
 616 static bool CC_MipsO32(unsigned ValNo, EVT ValVT,
 617                        EVT LocVT, CCValAssign::LocInfo LocInfo,
 618                        ISD::ArgFlagsTy ArgFlags, CCState &State) {
 619
 620   static const unsigned IntRegsSize=4, FloatRegsSize=2;
 621
 622   static const unsigned IntRegs[] = {
 623       Mips::A0, Mips::A1, Mips::A2, Mips::A3
 624   };
 625   static const unsigned F32Regs[] = {
 626       Mips::F12, Mips::F14
 627   };
 628   static const unsigned F64Regs[] = {
 629       Mips::D6, Mips::D7
 630   };
 631
 632   unsigned Reg=0;
 633   unsigned UnallocIntReg = State.getFirstUnallocated(IntRegs, IntRegsSize);
 634   bool IntRegUsed = (IntRegs[UnallocIntReg] != (unsigned (Mips::A0)));
 635
 636   // Promote i8 and i16
 637   if (LocVT == MVT::i8 || LocVT == MVT::i16) {
 638     LocVT = MVT::i32;
 639     if (ArgFlags.isSExt())
 640       LocInfo = CCValAssign::SExt;
 641     else if (ArgFlags.isZExt())
 642       LocInfo = CCValAssign::ZExt;
 643     else
 644       LocInfo = CCValAssign::AExt;
 645   }
 646
 647   if (ValVT == MVT::i32 || (ValVT == MVT::f32 && IntRegUsed)) {
 648     Reg = State.AllocateReg(IntRegs, IntRegsSize);
 649     IntRegUsed = true;
 650     LocVT = MVT::i32;
 651   }
 652
 653   if (ValVT.isFloatingPoint() && !IntRegUsed) {
 654     if (ValVT == MVT::f32)
 655       Reg = State.AllocateReg(F32Regs, FloatRegsSize);
 656     else
 657       Reg = State.AllocateReg(F64Regs, FloatRegsSize);
 658   }
 659
 660   if (ValVT == MVT::f64 && IntRegUsed) {
 661     if (UnallocIntReg != IntRegsSize) {
 662       // If we hit register A3 as the first not allocated, we must
 663       // mark it as allocated (shadow) and use the stack instead.
 664       if (IntRegs[UnallocIntReg] != (unsigned (Mips::A3)))
 665         Reg = Mips::A2;
 666       for (;UnallocIntReg < IntRegsSize; ++UnallocIntReg)
 667         State.AllocateReg(UnallocIntReg);
 668     }
 669     LocVT = MVT::i32;
 670   }
 671
 672   if (!Reg) {
 673     unsigned SizeInBytes = ValVT.getSizeInBits() >> 3;
 674     unsigned Offset = State.AllocateStack(SizeInBytes, SizeInBytes);
 675     State.addLoc(CCValAssign::getMem(ValNo, ValVT, Offset, LocVT, LocInfo));
 676   } else
 677     State.addLoc(CCValAssign::getReg(ValNo, ValVT, Reg, LocVT, LocInfo));
 678
 679   return false; // CC must always match
 680 }
 681
 682 //===----------------------------------------------------------------------===//
 683 //                  Call Calling Convention Implementation
 684 //===----------------------------------------------------------------------===//
 685
 686 /// LowerCall - functions arguments are copied from virtual regs to
 687 /// (physical regs)/(stack frame), CALLSEQ_START and CALLSEQ_END are emitted.
 688 /// TODO: isVarArg, isTailCall.
 689 SDValue
 690 MipsTargetLowering::LowerCall(SDValue Chain, SDValue Callee,
 691                               CallingConv::ID CallConv, bool isVarArg,
 692                               bool isTailCall,
 693                               const SmallVectorImpl<ISD::OutputArg> &Outs,
 694                               const SmallVectorImpl<ISD::InputArg> &Ins,
 695                               DebugLoc dl, SelectionDAG &DAG,
 696                               SmallVectorImpl<SDValue> &InVals) {
 697
 698   MachineFunction &MF = DAG.getMachineFunction();
 699   MachineFrameInfo *MFI = MF.getFrameInfo();
 700   bool IsPIC = getTargetMachine().getRelocationModel() == Reloc::PIC_;
 701
 702   // Analyze operands of the call, assigning locations to each operand.
 703   SmallVector<CCValAssign, 16> ArgLocs;
 704   CCState CCInfo(CallConv, isVarArg, getTargetMachine(), ArgLocs,
 705                  *DAG.getContext());
 706
 707   // To meet O32 ABI, Mips must always allocate 16 bytes on
 708   // the stack (even if less than 4 are used as arguments)
 709   if (Subtarget->isABI_O32()) {
 710     int VTsize = EVT(MVT::i32).getSizeInBits()/8;
 711     MFI->CreateFixedObject(VTsize, (VTsize*3), true, false);
 712     CCInfo.AnalyzeCallOperands(Outs, CC_MipsO32);
 713   } else
 714     CCInfo.AnalyzeCallOperands(Outs, CC_Mips);
 715
 716   // Get a count of how many bytes are to be pushed on the stack.
 717   unsigned NumBytes = CCInfo.getNextStackOffset();
 718   Chain = DAG.getCALLSEQ_START(Chain, DAG.getIntPtrConstant(NumBytes, true));
 719
 720   // With EABI is it possible to have 16 args on registers.
 721   SmallVector<std::pair<unsigned, SDValue>, 16> RegsToPass;
 722   SmallVector<SDValue, 8> MemOpChains;
 723
 724   // First/LastArgStackLoc contains the first/last
 725   // "at stack" argument location.
 726   int LastArgStackLoc = 0;
 727   unsigned FirstStackArgLoc = (Subtarget->isABI_EABI() ? 0 : 16);
 728
 729   // Walk the register/memloc assignments, inserting copies/loads.
 730   for (unsigned i = 0, e = ArgLocs.size(); i != e; ++i) {
 731     SDValue Arg = Outs[i].Val;
 732     CCValAssign &VA = ArgLocs[i];
 733
 734     // Promote the value if needed.
 735     switch (VA.getLocInfo()) {
 736     default: llvm_unreachable("Unknown loc info!");
 737     case CCValAssign::Full:
 738       if (Subtarget->isABI_O32() && VA.isRegLoc()) {
 739         if (VA.getValVT() == MVT::f32 && VA.getLocVT() == MVT::i32)
 740           Arg = DAG.getNode(ISD::BIT_CONVERT, dl, MVT::i32, Arg);
 741         if (VA.getValVT() == MVT::f64 && VA.getLocVT() == MVT::i32) {
 742           Arg = DAG.getNode(ISD::BIT_CONVERT, dl, MVT::i64, Arg);
 743           SDValue Lo = DAG.getNode(ISD::EXTRACT_ELEMENT, dl, MVT::i32, Arg,
 744                                    DAG.getConstant(0, getPointerTy()));
 745           SDValue Hi = DAG.getNode(ISD::EXTRACT_ELEMENT, dl, MVT::i32, Arg,
 746                                    DAG.getConstant(1, getPointerTy()));
 747           RegsToPass.push_back(std::make_pair(VA.getLocReg(), Lo));
 748           RegsToPass.push_back(std::make_pair(VA.getLocReg()+1, Hi));
 749           continue;
 750         }
 751       }
 752       break;
 753     case CCValAssign::SExt:
 754       Arg = DAG.getNode(ISD::SIGN_EXTEND, dl, VA.getLocVT(), Arg);
 755       break;
 756     case CCValAssign::ZExt:
 757       Arg = DAG.getNode(ISD::ZERO_EXTEND, dl, VA.getLocVT(), Arg);
 758       break;
 759     case CCValAssign::AExt:
 760       Arg = DAG.getNode(ISD::ANY_EXTEND, dl, VA.getLocVT(), Arg);
 761       break;
 762     }
 763
 764     // Arguments that can be passed on register must be kept at
 765     // RegsToPass vector
 766     if (VA.isRegLoc()) {
 767       RegsToPass.push_back(std::make_pair(VA.getLocReg(), Arg));
 768       continue;
 769     }
 770
 771     // Register can't get to this point...
 772     assert(VA.isMemLoc());
 773
 774     // Create the frame index object for this incoming parameter
 775     // This guarantees that when allocating Local Area the firsts
 776     // 16 bytes which are alwayes reserved won't be overwritten
 777     // if O32 ABI is used. For EABI the first address is zero.
 778     LastArgStackLoc = (FirstStackArgLoc + VA.getLocMemOffset());
 779     int FI = MFI->CreateFixedObject(VA.getValVT().getSizeInBits()/8,
 780                                     LastArgStackLoc, true, false);
 781
 782     SDValue PtrOff = DAG.getFrameIndex(FI,getPointerTy());
 783
 784     // emit ISD::STORE whichs stores the
 785     // parameter value to a stack Location
 786     MemOpChains.push_back(DAG.getStore(Chain, dl, Arg, PtrOff, NULL, 0));
 787   }
 788
 789   // Transform all store nodes into one single node because all store
 790   // nodes are independent of each other.
 791   if (!MemOpChains.empty())
 792     Chain = DAG.getNode(ISD::TokenFactor, dl, MVT::Other,
 793                         &MemOpChains[0], MemOpChains.size());
 794
 795   // Build a sequence of copy-to-reg nodes chained together with token
 796   // chain and flag operands which copy the outgoing args into registers.
 797   // The InFlag in necessary since all emited instructions must be
 798   // stuck together.
 799   SDValue InFlag;
 800   for (unsigned i = 0, e = RegsToPass.size(); i != e; ++i) {
 801     Chain = DAG.getCopyToReg(Chain, dl, RegsToPass[i].first,
 802                              RegsToPass[i].second, InFlag);
 803     InFlag = Chain.getValue(1);
 804   }
 805
 806   // If the callee is a GlobalAddress/ExternalSymbol node (quite common, every
 807   // direct call is) turn it into a TargetGlobalAddress/TargetExternalSymbol
 808   // node so that legalize doesn't hack it.
 809   unsigned char OpFlag = IsPIC ? MipsII::MO_GOT_CALL : MipsII::MO_NO_FLAG;
 810   if (GlobalAddressSDNode *G = dyn_cast<GlobalAddressSDNode>(Callee))
 811     Callee = DAG.getTargetGlobalAddress(G->getGlobal(),
 812                                 getPointerTy(), 0, OpFlag);
 813   else if (ExternalSymbolSDNode *S = dyn_cast<ExternalSymbolSDNode>(Callee))
 814     Callee = DAG.getTargetExternalSymbol(S->getSymbol(),
 815                                 getPointerTy(), OpFlag);
 816
 817   // MipsJmpLink = #chain, #target_address, #opt_in_flags...
 818   //             = Chain, Callee, Reg#1, Reg#2, ...
 819   //
 820   // Returns a chain & a flag for retval copy to use.
 821   SDVTList NodeTys = DAG.getVTList(MVT::Other, MVT::Flag);
 822   SmallVector<SDValue, 8> Ops;
 823   Ops.push_back(Chain);
 824   Ops.push_back(Callee);
 825
 826   // Add argument registers to the end of the list so that they are
 827   // known live into the call.
 828   for (unsigned i = 0, e = RegsToPass.size(); i != e; ++i)
 829     Ops.push_back(DAG.getRegister(RegsToPass[i].first,
 830                                   RegsToPass[i].second.getValueType()));
 831
 832   if (InFlag.getNode())
 833     Ops.push_back(InFlag);
 834
 835   Chain  = DAG.getNode(MipsISD::JmpLink, dl, NodeTys, &Ops[0], Ops.size());
 836   InFlag = Chain.getValue(1);
 837
 838   // Create the CALLSEQ_END node.
 839   Chain = DAG.getCALLSEQ_END(Chain, DAG.getIntPtrConstant(NumBytes, true),
 840                              DAG.getIntPtrConstant(0, true), InFlag);
 841   InFlag = Chain.getValue(1);
 842
 843   // Create a stack location to hold GP when PIC is used. This stack
 844   // location is used on function prologue to save GP and also after all
 845   // emited CALL's to restore GP.
 846   if (IsPIC) {
 847       // Function can have an arbitrary number of calls, so
 848       // hold the LastArgStackLoc with the biggest offset.
 849       int FI;
 850       MipsFunctionInfo *MipsFI = MF.getInfo<MipsFunctionInfo>();
 851       if (LastArgStackLoc >= MipsFI->getGPStackOffset()) {
 852         LastArgStackLoc = (!LastArgStackLoc) ? (16) : (LastArgStackLoc+4);
 853         // Create the frame index only once. SPOffset here can be anything
 854         // (this will be fixed on processFunctionBeforeFrameFinalized)
 855         if (MipsFI->getGPStackOffset() == -1) {
 856           FI = MFI->CreateFixedObject(4, 0, true, false);
 857           MipsFI->setGPFI(FI);
 858         }
 859         MipsFI->setGPStackOffset(LastArgStackLoc);
 860       }
 861
 862       // Reload GP value.
 863       FI = MipsFI->getGPFI();
 864       SDValue FIN = DAG.getFrameIndex(FI,getPointerTy());
 865       SDValue GPLoad = DAG.getLoad(MVT::i32, dl, Chain, FIN, NULL, 0);
 866       Chain = GPLoad.getValue(1);
 867       Chain = DAG.getCopyToReg(Chain, dl, DAG.getRegister(Mips::GP, MVT::i32),
 868                                GPLoad, SDValue(0,0));
 869       InFlag = Chain.getValue(1);
 870   }
 871
 872   // Handle result values, copying them out of physregs into vregs that we
 873   // return.
 874   return LowerCallResult(Chain, InFlag, CallConv, isVarArg,
 875                          Ins, dl, DAG, InVals);
 876 }
 877
 878 /// LowerCallResult - Lower the result values of a call into the
 879 /// appropriate copies out of appropriate physical registers.
 880 SDValue
 881 MipsTargetLowering::LowerCallResult(SDValue Chain, SDValue InFlag,
 882                                     CallingConv::ID CallConv, bool isVarArg,
 883                                     const SmallVectorImpl<ISD::InputArg> &Ins,
 884                                     DebugLoc dl, SelectionDAG &DAG,
 885                                     SmallVectorImpl<SDValue> &InVals) {
 886
 887   // Assign locations to each value returned by this call.
 888   SmallVector<CCValAssign, 16> RVLocs;
 889   CCState CCInfo(CallConv, isVarArg, getTargetMachine(),
 890                  RVLocs, *DAG.getContext());
 891
 892   CCInfo.AnalyzeCallResult(Ins, RetCC_Mips);
 893
 894   // Copy all of the result registers out of their specified physreg.
 895   for (unsigned i = 0; i != RVLocs.size(); ++i) {
 896     Chain = DAG.getCopyFromReg(Chain, dl, RVLocs[i].getLocReg(),
 897                                RVLocs[i].getValVT(), InFlag).getValue(1);
 898     InFlag = Chain.getValue(2);
 899     InVals.push_back(Chain.getValue(0));
 900   }
 901
 902   return Chain;
 903 }
 904
 905 //===----------------------------------------------------------------------===//
 906 //             Formal Arguments Calling Convention Implementation
 907 //===----------------------------------------------------------------------===//
 908
 909 /// LowerFormalArguments - transform physical registers into
 910 /// virtual registers and generate load operations for
 911 /// arguments places on the stack.
 912 /// TODO: isVarArg
 913 SDValue
 914 MipsTargetLowering::LowerFormalArguments(SDValue Chain,
 915                                          CallingConv::ID CallConv, bool isVarArg,
 916                                          const SmallVectorImpl<ISD::InputArg>
 917                                            &Ins,
 918                                          DebugLoc dl, SelectionDAG &DAG,
 919                                          SmallVectorImpl<SDValue> &InVals) {
 920
 921   MachineFunction &MF = DAG.getMachineFunction();
 922   MachineFrameInfo *MFI = MF.getFrameInfo();
 923   MipsFunctionInfo *MipsFI = MF.getInfo<MipsFunctionInfo>();
 924
 925   unsigned StackReg = MF.getTarget().getRegisterInfo()->getFrameRegister(MF);
 926
 927   // Assign locations to all of the incoming arguments.
 928   SmallVector<CCValAssign, 16> ArgLocs;
 929   CCState CCInfo(CallConv, isVarArg, getTargetMachine(),
 930                  ArgLocs, *DAG.getContext());
 931
 932   if (Subtarget->isABI_O32())
 933     CCInfo.AnalyzeFormalArguments(Ins, CC_MipsO32);
 934   else
 935     CCInfo.AnalyzeFormalArguments(Ins, CC_Mips);
 936
 937   SDValue StackPtr;
 938
 939   unsigned FirstStackArgLoc = (Subtarget->isABI_EABI() ? 0 : 16);
 940
 941   for (unsigned i = 0, e = ArgLocs.size(); i != e; ++i) {
 942     CCValAssign &VA = ArgLocs[i];
 943
 944     // Arguments stored on registers
 945     if (VA.isRegLoc()) {
 946       EVT RegVT = VA.getLocVT();
 947       TargetRegisterClass *RC = 0;
 948
 949       if (RegVT == MVT::i32)
 950         RC = Mips::CPURegsRegisterClass;
 951       else if (RegVT == MVT::f32)
 952         RC = Mips::FGR32RegisterClass;
 953       else if (RegVT == MVT::f64) {
 954         if (!Subtarget->isSingleFloat())
 955           RC = Mips::AFGR64RegisterClass;
 956       } else
 957         llvm_unreachable("RegVT not supported by LowerFormalArguments Lowering");
 958
 959       // Transform the arguments stored on
 960       // physical registers into virtual ones
 961       unsigned Reg = AddLiveIn(DAG.getMachineFunction(), VA.getLocReg(), RC);
 962       SDValue ArgValue = DAG.getCopyFromReg(Chain, dl, Reg, RegVT);
 963
 964       // If this is an 8 or 16-bit value, it has been passed promoted
 965       // to 32 bits.  Insert an assert[sz]ext to capture this, then
 966       // truncate to the right size.
 967       if (VA.getLocInfo() != CCValAssign::Full) {
 968         unsigned Opcode = 0;
 969         if (VA.getLocInfo() == CCValAssign::SExt)
 970           Opcode = ISD::AssertSext;
 971         else if (VA.getLocInfo() == CCValAssign::ZExt)
 972           Opcode = ISD::AssertZext;
 973         if (Opcode)
 974           ArgValue = DAG.getNode(Opcode, dl, RegVT, ArgValue,
 975                                  DAG.getValueType(VA.getValVT()));
 976         ArgValue = DAG.getNode(ISD::TRUNCATE, dl, VA.getValVT(), ArgValue);
 977       }
 978
 979       // Handle O32 ABI cases: i32->f32 and (i32,i32)->f64
 980       if (Subtarget->isABI_O32()) {
 981         if (RegVT == MVT::i32 && VA.getValVT() == MVT::f32)
 982           ArgValue = DAG.getNode(ISD::BIT_CONVERT, dl, MVT::f32, ArgValue);
 983         if (RegVT == MVT::i32 && VA.getValVT() == MVT::f64) {
 984           unsigned Reg2 = AddLiveIn(DAG.getMachineFunction(),
 985                                     VA.getLocReg()+1, RC);
 986           SDValue ArgValue2 = DAG.getCopyFromReg(Chain, dl, Reg2, RegVT);
 987           SDValue Hi = DAG.getNode(ISD::BIT_CONVERT, dl, MVT::f32, ArgValue);
 988           SDValue Lo = DAG.getNode(ISD::BIT_CONVERT, dl, MVT::f32, ArgValue2);
 989           ArgValue = DAG.getNode(ISD::BUILD_PAIR, dl, MVT::f64, Lo, Hi);
 990         }
 991       }
 992
 993       InVals.push_back(ArgValue);
 994
 995       // To meet ABI, when VARARGS are passed on registers, the registers
 996       // must have their values written to the caller stack frame.
 997       if ((isVarArg) && (Subtarget->isABI_O32())) {
 998         if (StackPtr.getNode() == 0)
 999           StackPtr = DAG.getRegister(StackReg, getPointerTy());
1000
1001         // The stack pointer offset is relative to the caller stack frame.
1002         // Since the real stack size is unknown here, a negative SPOffset
1003         // is used so there's a way to adjust these offsets when the stack
1004         // size get known (on EliminateFrameIndex). A dummy SPOffset is
1005         // used instead of a direct negative address (which is recorded to
1006         // be used on emitPrologue) to avoid mis-calc of the first stack
1007         // offset on PEI::calculateFrameObjectOffsets.
1008         // Arguments are always 32-bit.
1009         int FI = MFI->CreateFixedObject(4, 0, true, false);
1010         MipsFI->recordStoreVarArgsFI(FI, -(4+(i*4)));
1011         SDValue PtrOff = DAG.getFrameIndex(FI, getPointerTy());
1012
1013         // emit ISD::STORE whichs stores the
1014         // parameter value to a stack Location
1015         InVals.push_back(DAG.getStore(Chain, dl, ArgValue, PtrOff, NULL, 0));
1016       }
1017
1018     } else { // VA.isRegLoc()
1019
1020       // sanity check
1021       assert(VA.isMemLoc());
1022
1023       // The stack pointer offset is relative to the caller stack frame.
1024       // Since the real stack size is unknown here, a negative SPOffset
1025       // is used so there's a way to adjust these offsets when the stack
1026       // size get known (on EliminateFrameIndex). A dummy SPOffset is
1027       // used instead of a direct negative address (which is recorded to
1028       // be used on emitPrologue) to avoid mis-calc of the first stack
1029       // offset on PEI::calculateFrameObjectOffsets.
1030       // Arguments are always 32-bit.
1031       unsigned ArgSize = VA.getLocVT().getSizeInBits()/8;
1032       int FI = MFI->CreateFixedObject(ArgSize, 0, true, false);
1033       MipsFI->recordLoadArgsFI(FI, -(ArgSize+
1034         (FirstStackArgLoc + VA.getLocMemOffset())));
1035
1036       // Create load nodes to retrieve arguments from the stack
1037       SDValue FIN = DAG.getFrameIndex(FI, getPointerTy());
1038       InVals.push_back(DAG.getLoad(VA.getValVT(), dl, Chain, FIN, NULL, 0));
1039     }
1040   }
1041
1042   // The mips ABIs for returning structs by value requires that we copy
1043   // the sret argument into $v0 for the return. Save the argument into
1044   // a virtual register so that we can access it from the return points.
1045   if (DAG.getMachineFunction().getFunction()->hasStructRetAttr()) {
1046     unsigned Reg = MipsFI->getSRetReturnReg();
1047     if (!Reg) {
1048       Reg = MF.getRegInfo().createVirtualRegister(getRegClassFor(MVT::i32));
1049       MipsFI->setSRetReturnReg(Reg);
1050     }
1051     SDValue Copy = DAG.getCopyToReg(DAG.getEntryNode(), dl, Reg, InVals[0]);
1052     Chain = DAG.getNode(ISD::TokenFactor, dl, MVT::Other, Copy, Chain);
1053   }
1054
1055   return Chain;
1056 }
1057
1058 //===----------------------------------------------------------------------===//
1059 //               Return Value Calling Convention Implementation
1060 //===----------------------------------------------------------------------===//
1061
1062 SDValue
1063 MipsTargetLowering::LowerReturn(SDValue Chain,
1064                                 CallingConv::ID CallConv, bool isVarArg,
1065                                 const SmallVectorImpl<ISD::OutputArg> &Outs,
1066                                 DebugLoc dl, SelectionDAG &DAG) {
1067
1068   // CCValAssign - represent the assignment of
1069   // the return value to a location
1070   SmallVector<CCValAssign, 16> RVLocs;
1071
1072   // CCState - Info about the registers and stack slot.
1073   CCState CCInfo(CallConv, isVarArg, getTargetMachine(),
1074                  RVLocs, *DAG.getContext());
1075
1076   // Analize return values.
1077   CCInfo.AnalyzeReturn(Outs, RetCC_Mips);
1078
1079   // If this is the first return lowered for this function, add
1080   // the regs to the liveout set for the function.
1081   if (DAG.getMachineFunction().getRegInfo().liveout_empty()) {
1082     for (unsigned i = 0; i != RVLocs.size(); ++i)
1083       if (RVLocs[i].isRegLoc())
1084         DAG.getMachineFunction().getRegInfo().addLiveOut(RVLocs[i].getLocReg());
1085   }
1086
1087   SDValue Flag;
1088
1089   // Copy the result values into the output registers.
1090   for (unsigned i = 0; i != RVLocs.size(); ++i) {
1091     CCValAssign &VA = RVLocs[i];
1092     assert(VA.isRegLoc() && "Can only return in registers!");
1093
1094     Chain = DAG.getCopyToReg(Chain, dl, VA.getLocReg(),
1095                              Outs[i].Val, Flag);
1096
1097     // guarantee that all emitted copies are
1098     // stuck together, avoiding something bad
1099     Flag = Chain.getValue(1);
1100   }
1101
1102   // The mips ABIs for returning structs by value requires that we copy
1103   // the sret argument into $v0 for the return. We saved the argument into
1104   // a virtual register in the entry block, so now we copy the value out
1105   // and into $v0.
1106   if (DAG.getMachineFunction().getFunction()->hasStructRetAttr()) {
1107     MachineFunction &MF      = DAG.getMachineFunction();
1108     MipsFunctionInfo *MipsFI = MF.getInfo<MipsFunctionInfo>();
1109     unsigned Reg = MipsFI->getSRetReturnReg();
1110
1111     if (!Reg)
1112       llvm_unreachable("sret virtual register not created in the entry block");
1113     SDValue Val = DAG.getCopyFromReg(Chain, dl, Reg, getPointerTy());
1114
1115     Chain = DAG.getCopyToReg(Chain, dl, Mips::V0, Val, Flag);
1116     Flag = Chain.getValue(1);
1117   }
1118
1119   // Return on Mips is always a "jr $ra"
1120   if (Flag.getNode())
1121     return DAG.getNode(MipsISD::Ret, dl, MVT::Other,
1122                        Chain, DAG.getRegister(Mips::RA, MVT::i32), Flag);
1123   else // Return Void
1124     return DAG.getNode(MipsISD::Ret, dl, MVT::Other,
1125                        Chain, DAG.getRegister(Mips::RA, MVT::i32));
1126 }
1127
1128 //===----------------------------------------------------------------------===//
1129 //                           Mips Inline Assembly Support
1130 //===----------------------------------------------------------------------===//
1131
1132 /// getConstraintType - Given a constraint letter, return the type of
1133 /// constraint it is for this target.
1134 MipsTargetLowering::ConstraintType MipsTargetLowering::
1135 getConstraintType(const std::string &Constraint) const
1136 {
1137   // Mips specific constrainy
1138   // GCC config/mips/constraints.md
1139   //
1140   // 'd' : An address register. Equivalent to r
1141   //       unless generating MIPS16 code.
1142   // 'y' : Equivalent to r; retained for
1143   //       backwards compatibility.
1144   // 'f' : Floating Point registers.
1145   if (Constraint.size() == 1) {
1146     switch (Constraint[0]) {
1147       default : break;
1148       case 'd':
1149       case 'y':
1150       case 'f':
1151         return C_RegisterClass;
1152         break;
1153     }
1154   }
1155   return TargetLowering::getConstraintType(Constraint);
1156 }
1157
1158 /// getRegClassForInlineAsmConstraint - Given a constraint letter (e.g. "r"),
1159 /// return a list of registers that can be used to satisfy the constraint.
1160 /// This should only be used for C_RegisterClass constraints.
1161 std::pair<unsigned, const TargetRegisterClass*> MipsTargetLowering::
1162 getRegForInlineAsmConstraint(const std::string &Constraint, EVT VT) const
1163 {
1164   if (Constraint.size() == 1) {
1165     switch (Constraint[0]) {
1166     case 'r':
1167       return std::make_pair(0U, Mips::CPURegsRegisterClass);
1168     case 'f':
1169       if (VT == MVT::f32)
1170         return std::make_pair(0U, Mips::FGR32RegisterClass);
1171       if (VT == MVT::f64)
1172         if ((!Subtarget->isSingleFloat()) && (!Subtarget->isFP64bit()))
1173           return std::make_pair(0U, Mips::AFGR64RegisterClass);
1174     }
1175   }
1176   return TargetLowering::getRegForInlineAsmConstraint(Constraint, VT);
1177 }
1178
1179 /// Given a register class constraint, like 'r', if this corresponds directly
1180 /// to an LLVM register class, return a register of 0 and the register class
1181 /// pointer.
1182 std::vector<unsigned> MipsTargetLowering::
1183 getRegClassForInlineAsmConstraint(const std::string &Constraint,
1184                                   EVT VT) const
1185 {
1186   if (Constraint.size() != 1)
1187     return std::vector<unsigned>();
1188
1189   switch (Constraint[0]) {
1190     default : break;
1191     case 'r':
1192     // GCC Mips Constraint Letters
1193     case 'd':
1194     case 'y':
1195       return make_vector<unsigned>(Mips::T0, Mips::T1, Mips::T2, Mips::T3,
1196              Mips::T4, Mips::T5, Mips::T6, Mips::T7, Mips::S0, Mips::S1,
1197              Mips::S2, Mips::S3, Mips::S4, Mips::S5, Mips::S6, Mips::S7,
1198              Mips::T8, 0);
1199
1200     case 'f':
1201       if (VT == MVT::f32) {
1202         if (Subtarget->isSingleFloat())
1203           return make_vector<unsigned>(Mips::F2, Mips::F3, Mips::F4, Mips::F5,
1204                  Mips::F6, Mips::F7, Mips::F8, Mips::F9, Mips::F10, Mips::F11,
1205                  Mips::F20, Mips::F21, Mips::F22, Mips::F23, Mips::F24,
1206                  Mips::F25, Mips::F26, Mips::F27, Mips::F28, Mips::F29,
1207                  Mips::F30, Mips::F31, 0);
1208         else
1209           return make_vector<unsigned>(Mips::F2, Mips::F4, Mips::F6, Mips::F8,
1210                  Mips::F10, Mips::F20, Mips::F22, Mips::F24, Mips::F26,
1211                  Mips::F28, Mips::F30, 0);
1212       }
1213
1214       if (VT == MVT::f64)
1215         if ((!Subtarget->isSingleFloat()) && (!Subtarget->isFP64bit()))
1216           return make_vector<unsigned>(Mips::D1, Mips::D2, Mips::D3, Mips::D4,
1217                  Mips::D5, Mips::D10, Mips::D11, Mips::D12, Mips::D13,
1218                  Mips::D14, Mips::D15, 0);
1219   }
1220   return std::vector<unsigned>();
1221 }
1222
1223 bool
1224 MipsTargetLowering::isOffsetFoldingLegal(const GlobalAddressSDNode *GA) const {
1225   // The Mips target isn't yet aware of offsets.
1226   return false;
1227 }
1228
1229 bool MipsTargetLowering::isFPImmLegal(const APFloat &Imm, EVT VT) const {
1230   if (VT != MVT::f32 && VT != MVT::f64)
1231     return false;
1232   return Imm.isZero();
1233 }