lib/Target/Mips/MipsISelLowering.cpp

   1 //===-- MipsISelLowering.cpp - Mips DAG Lowering Implementation -----------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file defines the interfaces that Mips uses to lower LLVM code into a
  11 // selection DAG.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #define DEBUG_TYPE "mips-lower"
  16 #include "MipsISelLowering.h"
  17 #include "MipsMachineFunction.h"
  18 #include "MipsTargetMachine.h"
  19 #include "MipsTargetObjectFile.h"
  20 #include "MipsSubtarget.h"
  21 #include "llvm/DerivedTypes.h"
  22 #include "llvm/Function.h"
  23 #include "llvm/GlobalVariable.h"
  24 #include "llvm/Intrinsics.h"
  25 #include "llvm/CallingConv.h"
  26 #include "llvm/CodeGen/CallingConvLower.h"
  27 #include "llvm/CodeGen/MachineFrameInfo.h"
  28 #include "llvm/CodeGen/MachineFunction.h"
  29 #include "llvm/CodeGen/MachineInstrBuilder.h"
  30 #include "llvm/CodeGen/MachineRegisterInfo.h"
  31 #include "llvm/CodeGen/SelectionDAGISel.h"
  32 #include "llvm/CodeGen/ValueTypes.h"
  33 #include "llvm/Support/Debug.h"
  34 #include "llvm/Support/ErrorHandling.h"
  35 using namespace llvm;
  36
  37 const char *MipsTargetLowering::getTargetNodeName(unsigned Opcode) const {
  38   switch (Opcode) {
  39     case MipsISD::JmpLink    : return "MipsISD::JmpLink";
  40     case MipsISD::Hi         : return "MipsISD::Hi";
  41     case MipsISD::Lo         : return "MipsISD::Lo";
  42     case MipsISD::GPRel      : return "MipsISD::GPRel";
  43     case MipsISD::Ret        : return "MipsISD::Ret";
  44     case MipsISD::CMov       : return "MipsISD::CMov";
  45     case MipsISD::SelectCC   : return "MipsISD::SelectCC";
  46     case MipsISD::FPSelectCC : return "MipsISD::FPSelectCC";
  47     case MipsISD::FPBrcond   : return "MipsISD::FPBrcond";
  48     case MipsISD::FPCmp      : return "MipsISD::FPCmp";
  49     case MipsISD::FPRound    : return "MipsISD::FPRound";
  50     default                  : return NULL;
  51   }
  52 }
  53
  54 MipsTargetLowering::
  55 MipsTargetLowering(MipsTargetMachine &TM)
  56   : TargetLowering(TM, new MipsTargetObjectFile()) {
  57   Subtarget = &TM.getSubtarget<MipsSubtarget>();
  58
  59   // Mips does not have i1 type, so use i32 for
  60   // setcc operations results (slt, sgt, ...).
  61   setBooleanContents(ZeroOrOneBooleanContent);
  62
  63   // JumpTable targets must use GOT when using PIC_
  64   setUsesGlobalOffsetTable(true);
  65
  66   // Set up the register classes
  67   addRegisterClass(MVT::i32, Mips::CPURegsRegisterClass);
  68   addRegisterClass(MVT::f32, Mips::FGR32RegisterClass);
  69
  70   // When dealing with single precision only, use libcalls
  71   if (!Subtarget->isSingleFloat())
  72     if (!Subtarget->isFP64bit())
  73       addRegisterClass(MVT::f64, Mips::AFGR64RegisterClass);
  74
  75   // Legal fp constants
  76   addLegalFPImmediate(APFloat(+0.0f));
  77
  78   // Load extented operations for i1 types must be promoted
  79   setLoadExtAction(ISD::EXTLOAD,  MVT::i1,  Promote);
  80   setLoadExtAction(ISD::ZEXTLOAD, MVT::i1,  Promote);
  81   setLoadExtAction(ISD::SEXTLOAD, MVT::i1,  Promote);
  82
  83   // MIPS doesn't have extending float->double load/store
  84   setLoadExtAction(ISD::EXTLOAD, MVT::f32, Expand);
  85   setTruncStoreAction(MVT::f64, MVT::f32, Expand);
  86
  87   // Used by legalize types to correctly generate the setcc result.
  88   // Without this, every float setcc comes with a AND/OR with the result,
  89   // we don't want this, since the fpcmp result goes to a flag register,
  90   // which is used implicitly by brcond and select operations.
  91   AddPromotedToType(ISD::SETCC, MVT::i1, MVT::i32);
  92
  93   // Mips Custom Operations
  94   setOperationAction(ISD::GlobalAddress,      MVT::i32,   Custom);
  95   setOperationAction(ISD::GlobalTLSAddress,   MVT::i32,   Custom);
  96   setOperationAction(ISD::JumpTable,          MVT::i32,   Custom);
  97   setOperationAction(ISD::ConstantPool,       MVT::i32,   Custom);
  98   setOperationAction(ISD::SELECT,             MVT::f32,   Custom);
  99   setOperationAction(ISD::SELECT,             MVT::f64,   Custom);
 100   setOperationAction(ISD::SELECT,             MVT::i32,   Custom);
 101   setOperationAction(ISD::SETCC,              MVT::f32,   Custom);
 102   setOperationAction(ISD::SETCC,              MVT::f64,   Custom);
 103   setOperationAction(ISD::BRCOND,             MVT::Other, Custom);
 104   setOperationAction(ISD::DYNAMIC_STACKALLOC, MVT::i32,   Custom);
 105   setOperationAction(ISD::FP_TO_SINT,         MVT::i32,   Custom);
 106
 107   // We custom lower AND/OR to handle the case where the DAG contain 'ands/ors'
 108   // with operands comming from setcc fp comparions. This is necessary since
 109   // the result from these setcc are in a flag registers (FCR31).
 110   setOperationAction(ISD::AND,              MVT::i32,   Custom);
 111   setOperationAction(ISD::OR,               MVT::i32,   Custom);
 112
 113   // Operations not directly supported by Mips.
 114   setOperationAction(ISD::BR_JT,             MVT::Other, Expand);
 115   setOperationAction(ISD::BR_CC,             MVT::Other, Expand);
 116   setOperationAction(ISD::SELECT_CC,         MVT::Other, Expand);
 117   setOperationAction(ISD::UINT_TO_FP,        MVT::i32,   Expand);
 118   setOperationAction(ISD::FP_TO_UINT,        MVT::i32,   Expand);
 119   setOperationAction(ISD::SIGN_EXTEND_INREG, MVT::i1,    Expand);
 120   setOperationAction(ISD::CTPOP,             MVT::i32,   Expand);
 121   setOperationAction(ISD::CTTZ,              MVT::i32,   Expand);
 122   setOperationAction(ISD::ROTL,              MVT::i32,   Expand);
 123   setOperationAction(ISD::ROTR,              MVT::i32,   Expand);
 124   setOperationAction(ISD::SHL_PARTS,         MVT::i32,   Expand);
 125   setOperationAction(ISD::SRA_PARTS,         MVT::i32,   Expand);
 126   setOperationAction(ISD::SRL_PARTS,         MVT::i32,   Expand);
 127   setOperationAction(ISD::FCOPYSIGN,         MVT::f32,   Expand);
 128   setOperationAction(ISD::FCOPYSIGN,         MVT::f64,   Expand);
 129   setOperationAction(ISD::FSIN,              MVT::f32,   Expand);
 130   setOperationAction(ISD::FCOS,              MVT::f32,   Expand);
 131   setOperationAction(ISD::FPOWI,             MVT::f32,   Expand);
 132   setOperationAction(ISD::FPOW,              MVT::f32,   Expand);
 133   setOperationAction(ISD::FLOG,              MVT::f32,   Expand);
 134   setOperationAction(ISD::FLOG2,             MVT::f32,   Expand);
 135   setOperationAction(ISD::FLOG10,            MVT::f32,   Expand);
 136   setOperationAction(ISD::FEXP,              MVT::f32,   Expand);
 137
 138   // We don't have line number support yet.
 139   setOperationAction(ISD::DBG_STOPPOINT,     MVT::Other, Expand);
 140   setOperationAction(ISD::DEBUG_LOC,         MVT::Other, Expand);
 141   setOperationAction(ISD::DBG_LABEL,         MVT::Other, Expand);
 142   setOperationAction(ISD::EH_LABEL,          MVT::Other, Expand);
 143
 144   // Use the default for now
 145   setOperationAction(ISD::STACKSAVE,         MVT::Other, Expand);
 146   setOperationAction(ISD::STACKRESTORE,      MVT::Other, Expand);
 147   setOperationAction(ISD::MEMBARRIER,        MVT::Other, Expand);
 148
 149   if (Subtarget->isSingleFloat())
 150     setOperationAction(ISD::SELECT_CC, MVT::f64, Expand);
 151
 152   if (!Subtarget->hasSEInReg()) {
 153     setOperationAction(ISD::SIGN_EXTEND_INREG, MVT::i8,  Expand);
 154     setOperationAction(ISD::SIGN_EXTEND_INREG, MVT::i16, Expand);
 155   }
 156
 157   if (!Subtarget->hasBitCount())
 158     setOperationAction(ISD::CTLZ, MVT::i32, Expand);
 159
 160   if (!Subtarget->hasSwap())
 161     setOperationAction(ISD::BSWAP, MVT::i32, Expand);
 162
 163   setStackPointerRegisterToSaveRestore(Mips::SP);
 164   computeRegisterProperties();
 165 }
 166
 167 MVT::SimpleValueType MipsTargetLowering::getSetCCResultType(EVT VT) const {
 168   return MVT::i32;
 169 }
 170
 171 /// getFunctionAlignment - Return the Log2 alignment of this function.
 172 unsigned MipsTargetLowering::getFunctionAlignment(const Function *) const {
 173   return 2;
 174 }
 175
 176 SDValue MipsTargetLowering::
 177 LowerOperation(SDValue Op, SelectionDAG &DAG)
 178 {
 179   switch (Op.getOpcode())
 180   {
 181     case ISD::AND:                return LowerANDOR(Op, DAG);
 182     case ISD::BRCOND:             return LowerBRCOND(Op, DAG);
 183     case ISD::ConstantPool:       return LowerConstantPool(Op, DAG);
 184     case ISD::DYNAMIC_STACKALLOC: return LowerDYNAMIC_STACKALLOC(Op, DAG);
 185     case ISD::FP_TO_SINT:         return LowerFP_TO_SINT(Op, DAG);
 186     case ISD::GlobalAddress:      return LowerGlobalAddress(Op, DAG);
 187     case ISD::GlobalTLSAddress:   return LowerGlobalTLSAddress(Op, DAG);
 188     case ISD::JumpTable:          return LowerJumpTable(Op, DAG);
 189     case ISD::OR:                 return LowerANDOR(Op, DAG);
 190     case ISD::SELECT:             return LowerSELECT(Op, DAG);
 191     case ISD::SETCC:              return LowerSETCC(Op, DAG);
 192   }
 193   return SDValue();
 194 }
 195
 196 //===----------------------------------------------------------------------===//
 197 //  Lower helper functions
 198 //===----------------------------------------------------------------------===//
 199
 200 // AddLiveIn - This helper function adds the specified physical register to the
 201 // MachineFunction as a live in value.  It also creates a corresponding
 202 // virtual register for it.
 203 static unsigned
 204 AddLiveIn(MachineFunction &MF, unsigned PReg, TargetRegisterClass *RC)
 205 {
 206   assert(RC->contains(PReg) && "Not the correct regclass!");
 207   unsigned VReg = MF.getRegInfo().createVirtualRegister(RC);
 208   MF.getRegInfo().addLiveIn(PReg, VReg);
 209   return VReg;
 210 }
 211
 212 // Get fp branch code (not opcode) from condition code.
 213 static Mips::FPBranchCode GetFPBranchCodeFromCond(Mips::CondCode CC) {
 214   if (CC >= Mips::FCOND_F && CC <= Mips::FCOND_NGT)
 215     return Mips::BRANCH_T;
 216
 217   if (CC >= Mips::FCOND_T && CC <= Mips::FCOND_GT)
 218     return Mips::BRANCH_F;
 219
 220   return Mips::BRANCH_INVALID;
 221 }
 222
 223 static unsigned FPBranchCodeToOpc(Mips::FPBranchCode BC) {
 224   switch(BC) {
 225     default:
 226       llvm_unreachable("Unknown branch code");
 227     case Mips::BRANCH_T  : return Mips::BC1T;
 228     case Mips::BRANCH_F  : return Mips::BC1F;
 229     case Mips::BRANCH_TL : return Mips::BC1TL;
 230     case Mips::BRANCH_FL : return Mips::BC1FL;
 231   }
 232 }
 233
 234 static Mips::CondCode FPCondCCodeToFCC(ISD::CondCode CC) {
 235   switch (CC) {
 236   default: llvm_unreachable("Unknown fp condition code!");
 237   case ISD::SETEQ:
 238   case ISD::SETOEQ: return Mips::FCOND_EQ;
 239   case ISD::SETUNE: return Mips::FCOND_OGL;
 240   case ISD::SETLT:
 241   case ISD::SETOLT: return Mips::FCOND_OLT;
 242   case ISD::SETGT:
 243   case ISD::SETOGT: return Mips::FCOND_OGT;
 244   case ISD::SETLE:
 245   case ISD::SETOLE: return Mips::FCOND_OLE;
 246   case ISD::SETGE:
 247   case ISD::SETOGE: return Mips::FCOND_OGE;
 248   case ISD::SETULT: return Mips::FCOND_ULT;
 249   case ISD::SETULE: return Mips::FCOND_ULE;
 250   case ISD::SETUGT: return Mips::FCOND_UGT;
 251   case ISD::SETUGE: return Mips::FCOND_UGE;
 252   case ISD::SETUO:  return Mips::FCOND_UN;
 253   case ISD::SETO:   return Mips::FCOND_OR;
 254   case ISD::SETNE:
 255   case ISD::SETONE: return Mips::FCOND_NEQ;
 256   case ISD::SETUEQ: return Mips::FCOND_UEQ;
 257   }
 258 }
 259
 260 MachineBasicBlock *
 261 MipsTargetLowering::EmitInstrWithCustomInserter(MachineInstr *MI,
 262                                                 MachineBasicBlock *BB) const {
 263   const TargetInstrInfo *TII = getTargetMachine().getInstrInfo();
 264   bool isFPCmp = false;
 265   DebugLoc dl = MI->getDebugLoc();
 266
 267   switch (MI->getOpcode()) {
 268   default: assert(false && "Unexpected instr type to insert");
 269   case Mips::Select_FCC:
 270   case Mips::Select_FCC_S32:
 271   case Mips::Select_FCC_D32:
 272     isFPCmp = true; // FALL THROUGH
 273   case Mips::Select_CC:
 274   case Mips::Select_CC_S32:
 275   case Mips::Select_CC_D32: {
 276     // To "insert" a SELECT_CC instruction, we actually have to insert the
 277     // diamond control-flow pattern.  The incoming instruction knows the
 278     // destination vreg to set, the condition code register to branch on, the
 279     // true/false values to select between, and a branch opcode to use.
 280     const BasicBlock *LLVM_BB = BB->getBasicBlock();
 281     MachineFunction::iterator It = BB;
 282     ++It;
 283
 284     //  thisMBB:
 285     //  ...
 286     //   TrueVal = ...
 287     //   setcc r1, r2, r3
 288     //   bNE   r1, r0, copy1MBB
 289     //   fallthrough --> copy0MBB
 290     MachineBasicBlock *thisMBB  = BB;
 291     MachineFunction *F = BB->getParent();
 292     MachineBasicBlock *copy0MBB = F->CreateMachineBasicBlock(LLVM_BB);
 293     MachineBasicBlock *sinkMBB  = F->CreateMachineBasicBlock(LLVM_BB);
 294
 295     // Emit the right instruction according to the type of the operands compared
 296     if (isFPCmp) {
 297       // Find the condiction code present in the setcc operation.
 298       Mips::CondCode CC = (Mips::CondCode)MI->getOperand(4).getImm();
 299       // Get the branch opcode from the branch code.
 300       unsigned Opc = FPBranchCodeToOpc(GetFPBranchCodeFromCond(CC));
 301       BuildMI(BB, dl, TII->get(Opc)).addMBB(sinkMBB);
 302     } else
 303       BuildMI(BB, dl, TII->get(Mips::BNE)).addReg(MI->getOperand(1).getReg())
 304         .addReg(Mips::ZERO).addMBB(sinkMBB);
 305
 306     F->insert(It, copy0MBB);
 307     F->insert(It, sinkMBB);
 308     // Update machine-CFG edges by first adding all successors of the current
 309     // block to the new block which will contain the Phi node for the select.
 310     for(MachineBasicBlock::succ_iterator i = BB->succ_begin(),
 311         e = BB->succ_end(); i != e; ++i)
 312       sinkMBB->addSuccessor(*i);
 313     // Next, remove all successors of the current block, and add the true
 314     // and fallthrough blocks as its successors.
 315     while(!BB->succ_empty())
 316       BB->removeSuccessor(BB->succ_begin());
 317     BB->addSuccessor(copy0MBB);
 318     BB->addSuccessor(sinkMBB);
 319
 320     //  copy0MBB:
 321     //   %FalseValue = ...
 322     //   # fallthrough to sinkMBB
 323     BB = copy0MBB;
 324
 325     // Update machine-CFG edges
 326     BB->addSuccessor(sinkMBB);
 327
 328     //  sinkMBB:
 329     //   %Result = phi [ %FalseValue, copy0MBB ], [ %TrueValue, thisMBB ]
 330     //  ...
 331     BB = sinkMBB;
 332     BuildMI(BB, dl, TII->get(Mips::PHI), MI->getOperand(0).getReg())
 333       .addReg(MI->getOperand(2).getReg()).addMBB(copy0MBB)
 334       .addReg(MI->getOperand(3).getReg()).addMBB(thisMBB);
 335
 336     F->DeleteMachineInstr(MI);   // The pseudo instruction is gone now.
 337     return BB;
 338   }
 339   }
 340 }
 341
 342 //===----------------------------------------------------------------------===//
 343 //  Misc Lower Operation implementation
 344 //===----------------------------------------------------------------------===//
 345
 346 SDValue MipsTargetLowering::
 347 LowerFP_TO_SINT(SDValue Op, SelectionDAG &DAG)
 348 {
 349   if (!Subtarget->isMips1())
 350     return Op;
 351
 352   MachineFunction &MF = DAG.getMachineFunction();
 353   unsigned CCReg = AddLiveIn(MF, Mips::FCR31, Mips::CCRRegisterClass);
 354
 355   SDValue Chain = DAG.getEntryNode();
 356   DebugLoc dl = Op.getDebugLoc();
 357   SDValue Src = Op.getOperand(0);
 358
 359   // Set the condition register
 360   SDValue CondReg = DAG.getCopyFromReg(Chain, dl, CCReg, MVT::i32);
 361   CondReg = DAG.getCopyToReg(Chain, dl, Mips::AT, CondReg);
 362   CondReg = DAG.getCopyFromReg(CondReg, dl, Mips::AT, MVT::i32);
 363
 364   SDValue Cst = DAG.getConstant(3, MVT::i32);
 365   SDValue Or = DAG.getNode(ISD::OR, dl, MVT::i32, CondReg, Cst);
 366   Cst = DAG.getConstant(2, MVT::i32);
 367   SDValue Xor = DAG.getNode(ISD::XOR, dl, MVT::i32, Or, Cst);
 368
 369   SDValue InFlag(0, 0);
 370   CondReg = DAG.getCopyToReg(Chain, dl, Mips::FCR31, Xor, InFlag);
 371
 372   // Emit the round instruction and bit convert to integer
 373   SDValue Trunc = DAG.getNode(MipsISD::FPRound, dl, MVT::f32,
 374                               Src, CondReg.getValue(1));
 375   SDValue BitCvt = DAG.getNode(ISD::BIT_CONVERT, dl, MVT::i32, Trunc);
 376   return BitCvt;
 377 }
 378
 379 SDValue MipsTargetLowering::
 380 LowerDYNAMIC_STACKALLOC(SDValue Op, SelectionDAG &DAG)
 381 {
 382   SDValue Chain = Op.getOperand(0);
 383   SDValue Size = Op.getOperand(1);
 384   DebugLoc dl = Op.getDebugLoc();
 385
 386   // Get a reference from Mips stack pointer
 387   SDValue StackPointer = DAG.getCopyFromReg(Chain, dl, Mips::SP, MVT::i32);
 388
 389   // Subtract the dynamic size from the actual stack size to
 390   // obtain the new stack size.
 391   SDValue Sub = DAG.getNode(ISD::SUB, dl, MVT::i32, StackPointer, Size);
 392
 393   // The Sub result contains the new stack start address, so it
 394   // must be placed in the stack pointer register.
 395   Chain = DAG.getCopyToReg(StackPointer.getValue(1), dl, Mips::SP, Sub);
 396
 397   // This node always has two return values: a new stack pointer
 398   // value and a chain
 399   SDValue Ops[2] = { Sub, Chain };
 400   return DAG.getMergeValues(Ops, 2, dl);
 401 }
 402
 403 SDValue MipsTargetLowering::
 404 LowerANDOR(SDValue Op, SelectionDAG &DAG)
 405 {
 406   SDValue LHS   = Op.getOperand(0);
 407   SDValue RHS   = Op.getOperand(1);
 408   DebugLoc dl   = Op.getDebugLoc();
 409
 410   if (LHS.getOpcode() != MipsISD::FPCmp || RHS.getOpcode() != MipsISD::FPCmp)
 411     return Op;
 412
 413   SDValue True  = DAG.getConstant(1, MVT::i32);
 414   SDValue False = DAG.getConstant(0, MVT::i32);
 415
 416   SDValue LSEL = DAG.getNode(MipsISD::FPSelectCC, dl, True.getValueType(),
 417                              LHS, True, False, LHS.getOperand(2));
 418   SDValue RSEL = DAG.getNode(MipsISD::FPSelectCC, dl, True.getValueType(),
 419                              RHS, True, False, RHS.getOperand(2));
 420
 421   return DAG.getNode(Op.getOpcode(), dl, MVT::i32, LSEL, RSEL);
 422 }
 423
 424 SDValue MipsTargetLowering::
 425 LowerBRCOND(SDValue Op, SelectionDAG &DAG)
 426 {
 427   // The first operand is the chain, the second is the condition, the third is
 428   // the block to branch to if the condition is true.
 429   SDValue Chain = Op.getOperand(0);
 430   SDValue Dest = Op.getOperand(2);
 431   DebugLoc dl = Op.getDebugLoc();
 432
 433   if (Op.getOperand(1).getOpcode() != MipsISD::FPCmp)
 434     return Op;
 435
 436   SDValue CondRes = Op.getOperand(1);
 437   SDValue CCNode  = CondRes.getOperand(2);
 438   Mips::CondCode CC =
 439     (Mips::CondCode)cast<ConstantSDNode>(CCNode)->getZExtValue();
 440   SDValue BrCode = DAG.getConstant(GetFPBranchCodeFromCond(CC), MVT::i32);
 441
 442   return DAG.getNode(MipsISD::FPBrcond, dl, Op.getValueType(), Chain, BrCode,
 443              Dest, CondRes);
 444 }
 445
 446 SDValue MipsTargetLowering::
 447 LowerSETCC(SDValue Op, SelectionDAG &DAG)
 448 {
 449   // The operands to this are the left and right operands to compare (ops #0,
 450   // and #1) and the condition code to compare them with (op #2) as a
 451   // CondCodeSDNode.
 452   SDValue LHS = Op.getOperand(0);
 453   SDValue RHS = Op.getOperand(1);
 454   DebugLoc dl = Op.getDebugLoc();
 455
 456   ISD::CondCode CC = cast<CondCodeSDNode>(Op.getOperand(2))->get();
 457
 458   return DAG.getNode(MipsISD::FPCmp, dl, Op.getValueType(), LHS, RHS,
 459                  DAG.getConstant(FPCondCCodeToFCC(CC), MVT::i32));
 460 }
 461
 462 SDValue MipsTargetLowering::
 463 LowerSELECT(SDValue Op, SelectionDAG &DAG)
 464 {
 465   SDValue Cond  = Op.getOperand(0);
 466   SDValue True  = Op.getOperand(1);
 467   SDValue False = Op.getOperand(2);
 468   DebugLoc dl = Op.getDebugLoc();
 469
 470   // if the incomming condition comes from a integer compare, the select
 471   // operation must be SelectCC or a conditional move if the subtarget
 472   // supports it.
 473   if (Cond.getOpcode() != MipsISD::FPCmp) {
 474     if (Subtarget->hasCondMov() && !True.getValueType().isFloatingPoint())
 475       return Op;
 476     return DAG.getNode(MipsISD::SelectCC, dl, True.getValueType(),
 477                        Cond, True, False);
 478   }
 479
 480   // if the incomming condition comes from fpcmp, the select
 481   // operation must use FPSelectCC.
 482   SDValue CCNode = Cond.getOperand(2);
 483   return DAG.getNode(MipsISD::FPSelectCC, dl, True.getValueType(),
 484                      Cond, True, False, CCNode);
 485 }
 486
 487 SDValue MipsTargetLowering::LowerGlobalAddress(SDValue Op, SelectionDAG &DAG) {
 488   // FIXME there isn't actually debug info here
 489   DebugLoc dl = Op.getDebugLoc();
 490   GlobalValue *GV = cast<GlobalAddressSDNode>(Op)->getGlobal();
 491
 492   if (getTargetMachine().getRelocationModel() != Reloc::PIC_) {
 493     SDVTList VTs = DAG.getVTList(MVT::i32);
 494
 495     MipsTargetObjectFile &TLOF = (MipsTargetObjectFile&)getObjFileLowering();
 496
 497     // %gp_rel relocation
 498     if (TLOF.IsGlobalInSmallSection(GV, getTargetMachine())) {
 499       SDValue GA = DAG.getTargetGlobalAddress(GV, MVT::i32, 0,
 500                                               MipsII::MO_GPREL);
 501       SDValue GPRelNode = DAG.getNode(MipsISD::GPRel, dl, VTs, &GA, 1);
 502       SDValue GOT = DAG.getGLOBAL_OFFSET_TABLE(MVT::i32);
 503       return DAG.getNode(ISD::ADD, dl, MVT::i32, GOT, GPRelNode);
 504     }
 505     // %hi/%lo relocation
 506     SDValue GA = DAG.getTargetGlobalAddress(GV, MVT::i32, 0,
 507                                             MipsII::MO_ABS_HILO);
 508     SDValue HiPart = DAG.getNode(MipsISD::Hi, dl, VTs, &GA, 1);
 509     SDValue Lo = DAG.getNode(MipsISD::Lo, dl, MVT::i32, GA);
 510     return DAG.getNode(ISD::ADD, dl, MVT::i32, HiPart, Lo);
 511
 512   } else {
 513     SDValue GA = DAG.getTargetGlobalAddress(GV, MVT::i32, 0,
 514                                             MipsII::MO_GOT);
 515     SDValue ResNode = DAG.getLoad(MVT::i32, dl,
 516                                   DAG.getEntryNode(), GA, NULL, 0);
 517     // On functions and global targets not internal linked only
 518     // a load from got/GP is necessary for PIC to work.
 519     if (!GV->hasLocalLinkage() || isa<Function>(GV))
 520       return ResNode;
 521     SDValue Lo = DAG.getNode(MipsISD::Lo, dl, MVT::i32, GA);
 522     return DAG.getNode(ISD::ADD, dl, MVT::i32, ResNode, Lo);
 523   }
 524
 525   llvm_unreachable("Dont know how to handle GlobalAddress");
 526   return SDValue(0,0);
 527 }
 528
 529 SDValue MipsTargetLowering::
 530 LowerGlobalTLSAddress(SDValue Op, SelectionDAG &DAG)
 531 {
 532   llvm_unreachable("TLS not implemented for MIPS.");
 533   return SDValue(); // Not reached
 534 }
 535
 536 SDValue MipsTargetLowering::
 537 LowerJumpTable(SDValue Op, SelectionDAG &DAG)
 538 {
 539   SDValue ResNode;
 540   SDValue HiPart;
 541   // FIXME there isn't actually debug info here
 542   DebugLoc dl = Op.getDebugLoc();
 543   bool IsPIC = getTargetMachine().getRelocationModel() == Reloc::PIC_;
 544   unsigned char OpFlag = IsPIC ? MipsII::MO_GOT : MipsII::MO_ABS_HILO;
 545
 546   EVT PtrVT = Op.getValueType();
 547   JumpTableSDNode *JT  = cast<JumpTableSDNode>(Op);
 548
 549   SDValue JTI = DAG.getTargetJumpTable(JT->getIndex(), PtrVT, OpFlag);
 550
 551   if (IsPIC) {
 552     SDValue Ops[] = { JTI };
 553     HiPart = DAG.getNode(MipsISD::Hi, dl, DAG.getVTList(MVT::i32), Ops, 1);
 554   } else // Emit Load from Global Pointer
 555     HiPart = DAG.getLoad(MVT::i32, dl, DAG.getEntryNode(), JTI, NULL, 0);
 556
 557   SDValue Lo = DAG.getNode(MipsISD::Lo, dl, MVT::i32, JTI);
 558   ResNode = DAG.getNode(ISD::ADD, dl, MVT::i32, HiPart, Lo);
 559
 560   return ResNode;
 561 }
 562
 563 SDValue MipsTargetLowering::
 564 LowerConstantPool(SDValue Op, SelectionDAG &DAG)
 565 {
 566   SDValue ResNode;
 567   ConstantPoolSDNode *N = cast<ConstantPoolSDNode>(Op);
 568   Constant *C = N->getConstVal();
 569   SDValue CP = DAG.getTargetConstantPool(C, MVT::i32, N->getAlignment(),
 570                                          MipsII::MO_ABS_HILO);
 571   // FIXME there isn't actually debug info here
 572   DebugLoc dl = Op.getDebugLoc();
 573
 574   // gp_rel relocation
 575   // FIXME: we should reference the constant pool using small data sections,
 576   // but the asm printer currently doens't support this feature without
 577   // hacking it. This feature should come soon so we can uncomment the
 578   // stuff below.
 579   //if (IsInSmallSection(C->getType())) {
 580   //  SDValue GPRelNode = DAG.getNode(MipsISD::GPRel, MVT::i32, CP);
 581   //  SDValue GOT = DAG.getGLOBAL_OFFSET_TABLE(MVT::i32);
 582   //  ResNode = DAG.getNode(ISD::ADD, MVT::i32, GOT, GPRelNode);
 583   //} else { // %hi/%lo relocation
 584     SDValue HiPart = DAG.getNode(MipsISD::Hi, dl, MVT::i32, CP);
 585     SDValue Lo = DAG.getNode(MipsISD::Lo, dl, MVT::i32, CP);
 586     ResNode = DAG.getNode(ISD::ADD, dl, MVT::i32, HiPart, Lo);
 587   //}
 588
 589   return ResNode;
 590 }
 591
 592 //===----------------------------------------------------------------------===//
 593 //                      Calling Convention Implementation
 594 //===----------------------------------------------------------------------===//
 595
 596 #include "MipsGenCallingConv.inc"
 597
 598 //===----------------------------------------------------------------------===//
 599 // TODO: Implement a generic logic using tblgen that can support this.
 600 // Mips O32 ABI rules:
 601 // ---
 602 // i32 - Passed in A0, A1, A2, A3 and stack
 603 // f32 - Only passed in f32 registers if no int reg has been used yet to hold
 604 //       an argument. Otherwise, passed in A1, A2, A3 and stack.
 605 // f64 - Only passed in two aliased f32 registers if no int reg has been used
 606 //       yet to hold an argument. Otherwise, use A2, A3 and stack. If A1 is
 607 //       not used, it must be shadowed. If only A3 is avaiable, shadow it and
 608 //       go to stack.
 609 //===----------------------------------------------------------------------===//
 610
 611 static bool CC_MipsO32(unsigned ValNo, EVT ValVT,
 612                        EVT LocVT, CCValAssign::LocInfo LocInfo,
 613                        ISD::ArgFlagsTy ArgFlags, CCState &State) {
 614
 615   static const unsigned IntRegsSize=4, FloatRegsSize=2;
 616
 617   static const unsigned IntRegs[] = {
 618       Mips::A0, Mips::A1, Mips::A2, Mips::A3
 619   };
 620   static const unsigned F32Regs[] = {
 621       Mips::F12, Mips::F14
 622   };
 623   static const unsigned F64Regs[] = {
 624       Mips::D6, Mips::D7
 625   };
 626
 627   unsigned Reg=0;
 628   unsigned UnallocIntReg = State.getFirstUnallocated(IntRegs, IntRegsSize);
 629   bool IntRegUsed = (IntRegs[UnallocIntReg] != (unsigned (Mips::A0)));
 630
 631   // Promote i8 and i16
 632   if (LocVT == MVT::i8 || LocVT == MVT::i16) {
 633     LocVT = MVT::i32;
 634     if (ArgFlags.isSExt())
 635       LocInfo = CCValAssign::SExt;
 636     else if (ArgFlags.isZExt())
 637       LocInfo = CCValAssign::ZExt;
 638     else
 639       LocInfo = CCValAssign::AExt;
 640   }
 641
 642   if (ValVT == MVT::i32 || (ValVT == MVT::f32 && IntRegUsed)) {
 643     Reg = State.AllocateReg(IntRegs, IntRegsSize);
 644     IntRegUsed = true;
 645     LocVT = MVT::i32;
 646   }
 647
 648   if (ValVT.isFloatingPoint() && !IntRegUsed) {
 649     if (ValVT == MVT::f32)
 650       Reg = State.AllocateReg(F32Regs, FloatRegsSize);
 651     else
 652       Reg = State.AllocateReg(F64Regs, FloatRegsSize);
 653   }
 654
 655   if (ValVT == MVT::f64 && IntRegUsed) {
 656     if (UnallocIntReg != IntRegsSize) {
 657       // If we hit register A3 as the first not allocated, we must
 658       // mark it as allocated (shadow) and use the stack instead.
 659       if (IntRegs[UnallocIntReg] != (unsigned (Mips::A3)))
 660         Reg = Mips::A2;
 661       for (;UnallocIntReg < IntRegsSize; ++UnallocIntReg)
 662         State.AllocateReg(UnallocIntReg);
 663     }
 664     LocVT = MVT::i32;
 665   }
 666
 667   if (!Reg) {
 668     unsigned SizeInBytes = ValVT.getSizeInBits() >> 3;
 669     unsigned Offset = State.AllocateStack(SizeInBytes, SizeInBytes);
 670     State.addLoc(CCValAssign::getMem(ValNo, ValVT, Offset, LocVT, LocInfo));
 671   } else
 672     State.addLoc(CCValAssign::getReg(ValNo, ValVT, Reg, LocVT, LocInfo));
 673
 674   return false; // CC must always match
 675 }
 676
 677 //===----------------------------------------------------------------------===//
 678 //                  Call Calling Convention Implementation
 679 //===----------------------------------------------------------------------===//
 680
 681 /// LowerCall - functions arguments are copied from virtual regs to
 682 /// (physical regs)/(stack frame), CALLSEQ_START and CALLSEQ_END are emitted.
 683 /// TODO: isVarArg, isTailCall.
 684 SDValue
 685 MipsTargetLowering::LowerCall(SDValue Chain, SDValue Callee,
 686                               unsigned CallConv, bool isVarArg,
 687                               bool isTailCall,
 688                               const SmallVectorImpl<ISD::OutputArg> &Outs,
 689                               const SmallVectorImpl<ISD::InputArg> &Ins,
 690                               DebugLoc dl, SelectionDAG &DAG,
 691                               SmallVectorImpl<SDValue> &InVals) {
 692
 693   MachineFunction &MF = DAG.getMachineFunction();
 694   MachineFrameInfo *MFI = MF.getFrameInfo();
 695   bool IsPIC = getTargetMachine().getRelocationModel() == Reloc::PIC_;
 696
 697   // Analyze operands of the call, assigning locations to each operand.
 698   SmallVector<CCValAssign, 16> ArgLocs;
 699   CCState CCInfo(CallConv, isVarArg, getTargetMachine(), ArgLocs,
 700                  *DAG.getContext());
 701
 702   // To meet O32 ABI, Mips must always allocate 16 bytes on
 703   // the stack (even if less than 4 are used as arguments)
 704   if (Subtarget->isABI_O32()) {
 705     int VTsize = EVT(MVT::i32).getSizeInBits()/8;
 706     MFI->CreateFixedObject(VTsize, (VTsize*3));
 707     CCInfo.AnalyzeCallOperands(Outs, CC_MipsO32);
 708   } else
 709     CCInfo.AnalyzeCallOperands(Outs, CC_Mips);
 710
 711   // Get a count of how many bytes are to be pushed on the stack.
 712   unsigned NumBytes = CCInfo.getNextStackOffset();
 713   Chain = DAG.getCALLSEQ_START(Chain, DAG.getIntPtrConstant(NumBytes, true));
 714
 715   // With EABI is it possible to have 16 args on registers.
 716   SmallVector<std::pair<unsigned, SDValue>, 16> RegsToPass;
 717   SmallVector<SDValue, 8> MemOpChains;
 718
 719   // First/LastArgStackLoc contains the first/last
 720   // "at stack" argument location.
 721   int LastArgStackLoc = 0;
 722   unsigned FirstStackArgLoc = (Subtarget->isABI_EABI() ? 0 : 16);
 723
 724   // Walk the register/memloc assignments, inserting copies/loads.
 725   for (unsigned i = 0, e = ArgLocs.size(); i != e; ++i) {
 726     SDValue Arg = Outs[i].Val;
 727     CCValAssign &VA = ArgLocs[i];
 728
 729     // Promote the value if needed.
 730     switch (VA.getLocInfo()) {
 731     default: llvm_unreachable("Unknown loc info!");
 732     case CCValAssign::Full:
 733       if (Subtarget->isABI_O32() && VA.isRegLoc()) {
 734         if (VA.getValVT() == MVT::f32 && VA.getLocVT() == MVT::i32)
 735           Arg = DAG.getNode(ISD::BIT_CONVERT, dl, MVT::i32, Arg);
 736         if (VA.getValVT() == MVT::f64 && VA.getLocVT() == MVT::i32) {
 737           Arg = DAG.getNode(ISD::BIT_CONVERT, dl, MVT::i64, Arg);
 738           SDValue Lo = DAG.getNode(ISD::EXTRACT_ELEMENT, dl, MVT::i32, Arg,
 739                                    DAG.getConstant(0, getPointerTy()));
 740           SDValue Hi = DAG.getNode(ISD::EXTRACT_ELEMENT, dl, MVT::i32, Arg,
 741                                    DAG.getConstant(1, getPointerTy()));
 742           RegsToPass.push_back(std::make_pair(VA.getLocReg(), Lo));
 743           RegsToPass.push_back(std::make_pair(VA.getLocReg()+1, Hi));
 744           continue;
 745         }
 746       }
 747       break;
 748     case CCValAssign::SExt:
 749       Arg = DAG.getNode(ISD::SIGN_EXTEND, dl, VA.getLocVT(), Arg);
 750       break;
 751     case CCValAssign::ZExt:
 752       Arg = DAG.getNode(ISD::ZERO_EXTEND, dl, VA.getLocVT(), Arg);
 753       break;
 754     case CCValAssign::AExt:
 755       Arg = DAG.getNode(ISD::ANY_EXTEND, dl, VA.getLocVT(), Arg);
 756       break;
 757     }
 758
 759     // Arguments that can be passed on register must be kept at
 760     // RegsToPass vector
 761     if (VA.isRegLoc()) {
 762       RegsToPass.push_back(std::make_pair(VA.getLocReg(), Arg));
 763       continue;
 764     }
 765
 766     // Register can't get to this point...
 767     assert(VA.isMemLoc());
 768
 769     // Create the frame index object for this incoming parameter
 770     // This guarantees that when allocating Local Area the firsts
 771     // 16 bytes which are alwayes reserved won't be overwritten
 772     // if O32 ABI is used. For EABI the first address is zero.
 773     LastArgStackLoc = (FirstStackArgLoc + VA.getLocMemOffset());
 774     int FI = MFI->CreateFixedObject(VA.getValVT().getSizeInBits()/8,
 775                                     LastArgStackLoc);
 776
 777     SDValue PtrOff = DAG.getFrameIndex(FI,getPointerTy());
 778
 779     // emit ISD::STORE whichs stores the
 780     // parameter value to a stack Location
 781     MemOpChains.push_back(DAG.getStore(Chain, dl, Arg, PtrOff, NULL, 0));
 782   }
 783
 784   // Transform all store nodes into one single node because all store
 785   // nodes are independent of each other.
 786   if (!MemOpChains.empty())
 787     Chain = DAG.getNode(ISD::TokenFactor, dl, MVT::Other,
 788                         &MemOpChains[0], MemOpChains.size());
 789
 790   // Build a sequence of copy-to-reg nodes chained together with token
 791   // chain and flag operands which copy the outgoing args into registers.
 792   // The InFlag in necessary since all emited instructions must be
 793   // stuck together.
 794   SDValue InFlag;
 795   for (unsigned i = 0, e = RegsToPass.size(); i != e; ++i) {
 796     Chain = DAG.getCopyToReg(Chain, dl, RegsToPass[i].first,
 797                              RegsToPass[i].second, InFlag);
 798     InFlag = Chain.getValue(1);
 799   }
 800
 801   // If the callee is a GlobalAddress/ExternalSymbol node (quite common, every
 802   // direct call is) turn it into a TargetGlobalAddress/TargetExternalSymbol
 803   // node so that legalize doesn't hack it.
 804   unsigned char OpFlag = IsPIC ? MipsII::MO_GOT_CALL : MipsII::MO_NO_FLAG;
 805   if (GlobalAddressSDNode *G = dyn_cast<GlobalAddressSDNode>(Callee))
 806     Callee = DAG.getTargetGlobalAddress(G->getGlobal(),
 807                                 getPointerTy(), 0, OpFlag);
 808   else if (ExternalSymbolSDNode *S = dyn_cast<ExternalSymbolSDNode>(Callee))
 809     Callee = DAG.getTargetExternalSymbol(S->getSymbol(),
 810                                 getPointerTy(), OpFlag);
 811
 812   // MipsJmpLink = #chain, #target_address, #opt_in_flags...
 813   //             = Chain, Callee, Reg#1, Reg#2, ...
 814   //
 815   // Returns a chain & a flag for retval copy to use.
 816   SDVTList NodeTys = DAG.getVTList(MVT::Other, MVT::Flag);
 817   SmallVector<SDValue, 8> Ops;
 818   Ops.push_back(Chain);
 819   Ops.push_back(Callee);
 820
 821   // Add argument registers to the end of the list so that they are
 822   // known live into the call.
 823   for (unsigned i = 0, e = RegsToPass.size(); i != e; ++i)
 824     Ops.push_back(DAG.getRegister(RegsToPass[i].first,
 825                                   RegsToPass[i].second.getValueType()));
 826
 827   if (InFlag.getNode())
 828     Ops.push_back(InFlag);
 829
 830   Chain  = DAG.getNode(MipsISD::JmpLink, dl, NodeTys, &Ops[0], Ops.size());
 831   InFlag = Chain.getValue(1);
 832
 833   // Create the CALLSEQ_END node.
 834   Chain = DAG.getCALLSEQ_END(Chain, DAG.getIntPtrConstant(NumBytes, true),
 835                              DAG.getIntPtrConstant(0, true), InFlag);
 836   InFlag = Chain.getValue(1);
 837
 838   // Create a stack location to hold GP when PIC is used. This stack
 839   // location is used on function prologue to save GP and also after all
 840   // emited CALL's to restore GP.
 841   if (IsPIC) {
 842       // Function can have an arbitrary number of calls, so
 843       // hold the LastArgStackLoc with the biggest offset.
 844       int FI;
 845       MipsFunctionInfo *MipsFI = MF.getInfo<MipsFunctionInfo>();
 846       if (LastArgStackLoc >= MipsFI->getGPStackOffset()) {
 847         LastArgStackLoc = (!LastArgStackLoc) ? (16) : (LastArgStackLoc+4);
 848         // Create the frame index only once. SPOffset here can be anything
 849         // (this will be fixed on processFunctionBeforeFrameFinalized)
 850         if (MipsFI->getGPStackOffset() == -1) {
 851           FI = MFI->CreateFixedObject(4, 0);
 852           MipsFI->setGPFI(FI);
 853         }
 854         MipsFI->setGPStackOffset(LastArgStackLoc);
 855       }
 856
 857       // Reload GP value.
 858       FI = MipsFI->getGPFI();
 859       SDValue FIN = DAG.getFrameIndex(FI,getPointerTy());
 860       SDValue GPLoad = DAG.getLoad(MVT::i32, dl, Chain, FIN, NULL, 0);
 861       Chain = GPLoad.getValue(1);
 862       Chain = DAG.getCopyToReg(Chain, dl, DAG.getRegister(Mips::GP, MVT::i32),
 863                                GPLoad, SDValue(0,0));
 864       InFlag = Chain.getValue(1);
 865   }
 866
 867   // Handle result values, copying them out of physregs into vregs that we
 868   // return.
 869   return LowerCallResult(Chain, InFlag, CallConv, isVarArg,
 870                          Ins, dl, DAG, InVals);
 871 }
 872
 873 /// LowerCallResult - Lower the result values of a call into the
 874 /// appropriate copies out of appropriate physical registers.
 875 SDValue
 876 MipsTargetLowering::LowerCallResult(SDValue Chain, SDValue InFlag,
 877                                     unsigned CallConv, bool isVarArg,
 878                                     const SmallVectorImpl<ISD::InputArg> &Ins,
 879                                     DebugLoc dl, SelectionDAG &DAG,
 880                                     SmallVectorImpl<SDValue> &InVals) {
 881
 882   // Assign locations to each value returned by this call.
 883   SmallVector<CCValAssign, 16> RVLocs;
 884   CCState CCInfo(CallConv, isVarArg, getTargetMachine(),
 885                  RVLocs, *DAG.getContext());
 886
 887   CCInfo.AnalyzeCallResult(Ins, RetCC_Mips);
 888
 889   // Copy all of the result registers out of their specified physreg.
 890   for (unsigned i = 0; i != RVLocs.size(); ++i) {
 891     Chain = DAG.getCopyFromReg(Chain, dl, RVLocs[i].getLocReg(),
 892                                RVLocs[i].getValVT(), InFlag).getValue(1);
 893     InFlag = Chain.getValue(2);
 894     InVals.push_back(Chain.getValue(0));
 895   }
 896
 897   return Chain;
 898 }
 899
 900 //===----------------------------------------------------------------------===//
 901 //             Formal Arguments Calling Convention Implementation
 902 //===----------------------------------------------------------------------===//
 903
 904 /// LowerFormalArguments - transform physical registers into
 905 /// virtual registers and generate load operations for
 906 /// arguments places on the stack.
 907 /// TODO: isVarArg
 908 SDValue
 909 MipsTargetLowering::LowerFormalArguments(SDValue Chain,
 910                                          unsigned CallConv, bool isVarArg,
 911                                          const SmallVectorImpl<ISD::InputArg>
 912                                            &Ins,
 913                                          DebugLoc dl, SelectionDAG &DAG,
 914                                          SmallVectorImpl<SDValue> &InVals) {
 915
 916   MachineFunction &MF = DAG.getMachineFunction();
 917   MachineFrameInfo *MFI = MF.getFrameInfo();
 918   MipsFunctionInfo *MipsFI = MF.getInfo<MipsFunctionInfo>();
 919
 920   unsigned StackReg = MF.getTarget().getRegisterInfo()->getFrameRegister(MF);
 921
 922   // Assign locations to all of the incoming arguments.
 923   SmallVector<CCValAssign, 16> ArgLocs;
 924   CCState CCInfo(CallConv, isVarArg, getTargetMachine(),
 925                  ArgLocs, *DAG.getContext());
 926
 927   if (Subtarget->isABI_O32())
 928     CCInfo.AnalyzeFormalArguments(Ins, CC_MipsO32);
 929   else
 930     CCInfo.AnalyzeFormalArguments(Ins, CC_Mips);
 931
 932   SDValue StackPtr;
 933
 934   unsigned FirstStackArgLoc = (Subtarget->isABI_EABI() ? 0 : 16);
 935
 936   for (unsigned i = 0, e = ArgLocs.size(); i != e; ++i) {
 937     CCValAssign &VA = ArgLocs[i];
 938
 939     // Arguments stored on registers
 940     if (VA.isRegLoc()) {
 941       EVT RegVT = VA.getLocVT();
 942       TargetRegisterClass *RC = 0;
 943
 944       if (RegVT == MVT::i32)
 945         RC = Mips::CPURegsRegisterClass;
 946       else if (RegVT == MVT::f32)
 947         RC = Mips::FGR32RegisterClass;
 948       else if (RegVT == MVT::f64) {
 949         if (!Subtarget->isSingleFloat())
 950           RC = Mips::AFGR64RegisterClass;
 951       } else
 952         llvm_unreachable("RegVT not supported by LowerFormalArguments Lowering");
 953
 954       // Transform the arguments stored on
 955       // physical registers into virtual ones
 956       unsigned Reg = AddLiveIn(DAG.getMachineFunction(), VA.getLocReg(), RC);
 957       SDValue ArgValue = DAG.getCopyFromReg(Chain, dl, Reg, RegVT);
 958
 959       // If this is an 8 or 16-bit value, it has been passed promoted
 960       // to 32 bits.  Insert an assert[sz]ext to capture this, then
 961       // truncate to the right size.
 962       if (VA.getLocInfo() != CCValAssign::Full) {
 963         unsigned Opcode = 0;
 964         if (VA.getLocInfo() == CCValAssign::SExt)
 965           Opcode = ISD::AssertSext;
 966         else if (VA.getLocInfo() == CCValAssign::ZExt)
 967           Opcode = ISD::AssertZext;
 968         if (Opcode)
 969           ArgValue = DAG.getNode(Opcode, dl, RegVT, ArgValue,
 970                                  DAG.getValueType(VA.getValVT()));
 971         ArgValue = DAG.getNode(ISD::TRUNCATE, dl, VA.getValVT(), ArgValue);
 972       }
 973
 974       // Handle O32 ABI cases: i32->f32 and (i32,i32)->f64
 975       if (Subtarget->isABI_O32()) {
 976         if (RegVT == MVT::i32 && VA.getValVT() == MVT::f32)
 977           ArgValue = DAG.getNode(ISD::BIT_CONVERT, dl, MVT::f32, ArgValue);
 978         if (RegVT == MVT::i32 && VA.getValVT() == MVT::f64) {
 979           unsigned Reg2 = AddLiveIn(DAG.getMachineFunction(),
 980                                     VA.getLocReg()+1, RC);
 981           SDValue ArgValue2 = DAG.getCopyFromReg(Chain, dl, Reg2, RegVT);
 982           SDValue Hi = DAG.getNode(ISD::BIT_CONVERT, dl, MVT::f32, ArgValue);
 983           SDValue Lo = DAG.getNode(ISD::BIT_CONVERT, dl, MVT::f32, ArgValue2);
 984           ArgValue = DAG.getNode(ISD::BUILD_PAIR, dl, MVT::f64, Lo, Hi);
 985         }
 986       }
 987
 988       InVals.push_back(ArgValue);
 989
 990       // To meet ABI, when VARARGS are passed on registers, the registers
 991       // must have their values written to the caller stack frame.
 992       if ((isVarArg) && (Subtarget->isABI_O32())) {
 993         if (StackPtr.getNode() == 0)
 994           StackPtr = DAG.getRegister(StackReg, getPointerTy());
 995
 996         // The stack pointer offset is relative to the caller stack frame.
 997         // Since the real stack size is unknown here, a negative SPOffset
 998         // is used so there's a way to adjust these offsets when the stack
 999         // size get known (on EliminateFrameIndex). A dummy SPOffset is
1000         // used instead of a direct negative address (which is recorded to
1001         // be used on emitPrologue) to avoid mis-calc of the first stack
1002         // offset on PEI::calculateFrameObjectOffsets.
1003         // Arguments are always 32-bit.
1004         int FI = MFI->CreateFixedObject(4, 0);
1005         MipsFI->recordStoreVarArgsFI(FI, -(4+(i*4)));
1006         SDValue PtrOff = DAG.getFrameIndex(FI, getPointerTy());
1007
1008         // emit ISD::STORE whichs stores the
1009         // parameter value to a stack Location
1010         InVals.push_back(DAG.getStore(Chain, dl, ArgValue, PtrOff, NULL, 0));
1011       }
1012
1013     } else { // VA.isRegLoc()
1014
1015       // sanity check
1016       assert(VA.isMemLoc());
1017
1018       // The stack pointer offset is relative to the caller stack frame.
1019       // Since the real stack size is unknown here, a negative SPOffset
1020       // is used so there's a way to adjust these offsets when the stack
1021       // size get known (on EliminateFrameIndex). A dummy SPOffset is
1022       // used instead of a direct negative address (which is recorded to
1023       // be used on emitPrologue) to avoid mis-calc of the first stack
1024       // offset on PEI::calculateFrameObjectOffsets.
1025       // Arguments are always 32-bit.
1026       unsigned ArgSize = VA.getLocVT().getSizeInBits()/8;
1027       int FI = MFI->CreateFixedObject(ArgSize, 0);
1028       MipsFI->recordLoadArgsFI(FI, -(ArgSize+
1029         (FirstStackArgLoc + VA.getLocMemOffset())));
1030
1031       // Create load nodes to retrieve arguments from the stack
1032       SDValue FIN = DAG.getFrameIndex(FI, getPointerTy());
1033       InVals.push_back(DAG.getLoad(VA.getValVT(), dl, Chain, FIN, NULL, 0));
1034     }
1035   }
1036
1037   // The mips ABIs for returning structs by value requires that we copy
1038   // the sret argument into $v0 for the return. Save the argument into
1039   // a virtual register so that we can access it from the return points.
1040   if (DAG.getMachineFunction().getFunction()->hasStructRetAttr()) {
1041     unsigned Reg = MipsFI->getSRetReturnReg();
1042     if (!Reg) {
1043       Reg = MF.getRegInfo().createVirtualRegister(getRegClassFor(MVT::i32));
1044       MipsFI->setSRetReturnReg(Reg);
1045     }
1046     SDValue Copy = DAG.getCopyToReg(DAG.getEntryNode(), dl, Reg, InVals[0]);
1047     Chain = DAG.getNode(ISD::TokenFactor, dl, MVT::Other, Copy, Chain);
1048   }
1049
1050   return Chain;
1051 }
1052
1053 //===----------------------------------------------------------------------===//
1054 //               Return Value Calling Convention Implementation
1055 //===----------------------------------------------------------------------===//
1056
1057 SDValue
1058 MipsTargetLowering::LowerReturn(SDValue Chain,
1059                                 unsigned CallConv, bool isVarArg,
1060                                 const SmallVectorImpl<ISD::OutputArg> &Outs,
1061                                 DebugLoc dl, SelectionDAG &DAG) {
1062
1063   // CCValAssign - represent the assignment of
1064   // the return value to a location
1065   SmallVector<CCValAssign, 16> RVLocs;
1066
1067   // CCState - Info about the registers and stack slot.
1068   CCState CCInfo(CallConv, isVarArg, getTargetMachine(),
1069                  RVLocs, *DAG.getContext());
1070
1071   // Analize return values.
1072   CCInfo.AnalyzeReturn(Outs, RetCC_Mips);
1073
1074   // If this is the first return lowered for this function, add
1075   // the regs to the liveout set for the function.
1076   if (DAG.getMachineFunction().getRegInfo().liveout_empty()) {
1077     for (unsigned i = 0; i != RVLocs.size(); ++i)
1078       if (RVLocs[i].isRegLoc())
1079         DAG.getMachineFunction().getRegInfo().addLiveOut(RVLocs[i].getLocReg());
1080   }
1081
1082   SDValue Flag;
1083
1084   // Copy the result values into the output registers.
1085   for (unsigned i = 0; i != RVLocs.size(); ++i) {
1086     CCValAssign &VA = RVLocs[i];
1087     assert(VA.isRegLoc() && "Can only return in registers!");
1088
1089     Chain = DAG.getCopyToReg(Chain, dl, VA.getLocReg(),
1090                              Outs[i].Val, Flag);
1091
1092     // guarantee that all emitted copies are
1093     // stuck together, avoiding something bad
1094     Flag = Chain.getValue(1);
1095   }
1096
1097   // The mips ABIs for returning structs by value requires that we copy
1098   // the sret argument into $v0 for the return. We saved the argument into
1099   // a virtual register in the entry block, so now we copy the value out
1100   // and into $v0.
1101   if (DAG.getMachineFunction().getFunction()->hasStructRetAttr()) {
1102     MachineFunction &MF      = DAG.getMachineFunction();
1103     MipsFunctionInfo *MipsFI = MF.getInfo<MipsFunctionInfo>();
1104     unsigned Reg = MipsFI->getSRetReturnReg();
1105
1106     if (!Reg)
1107       llvm_unreachable("sret virtual register not created in the entry block");
1108     SDValue Val = DAG.getCopyFromReg(Chain, dl, Reg, getPointerTy());
1109
1110     Chain = DAG.getCopyToReg(Chain, dl, Mips::V0, Val, Flag);
1111     Flag = Chain.getValue(1);
1112   }
1113
1114   // Return on Mips is always a "jr $ra"
1115   if (Flag.getNode())
1116     return DAG.getNode(MipsISD::Ret, dl, MVT::Other,
1117                        Chain, DAG.getRegister(Mips::RA, MVT::i32), Flag);
1118   else // Return Void
1119     return DAG.getNode(MipsISD::Ret, dl, MVT::Other,
1120                        Chain, DAG.getRegister(Mips::RA, MVT::i32));
1121 }
1122
1123 //===----------------------------------------------------------------------===//
1124 //                           Mips Inline Assembly Support
1125 //===----------------------------------------------------------------------===//
1126
1127 /// getConstraintType - Given a constraint letter, return the type of
1128 /// constraint it is for this target.
1129 MipsTargetLowering::ConstraintType MipsTargetLowering::
1130 getConstraintType(const std::string &Constraint) const
1131 {
1132   // Mips specific constrainy
1133   // GCC config/mips/constraints.md
1134   //
1135   // 'd' : An address register. Equivalent to r
1136   //       unless generating MIPS16 code.
1137   // 'y' : Equivalent to r; retained for
1138   //       backwards compatibility.
1139   // 'f' : Floating Point registers.
1140   if (Constraint.size() == 1) {
1141     switch (Constraint[0]) {
1142       default : break;
1143       case 'd':
1144       case 'y':
1145       case 'f':
1146         return C_RegisterClass;
1147         break;
1148     }
1149   }
1150   return TargetLowering::getConstraintType(Constraint);
1151 }
1152
1153 /// getRegClassForInlineAsmConstraint - Given a constraint letter (e.g. "r"),
1154 /// return a list of registers that can be used to satisfy the constraint.
1155 /// This should only be used for C_RegisterClass constraints.
1156 std::pair<unsigned, const TargetRegisterClass*> MipsTargetLowering::
1157 getRegForInlineAsmConstraint(const std::string &Constraint, EVT VT) const
1158 {
1159   if (Constraint.size() == 1) {
1160     switch (Constraint[0]) {
1161     case 'r':
1162       return std::make_pair(0U, Mips::CPURegsRegisterClass);
1163     case 'f':
1164       if (VT == MVT::f32)
1165         return std::make_pair(0U, Mips::FGR32RegisterClass);
1166       if (VT == MVT::f64)
1167         if ((!Subtarget->isSingleFloat()) && (!Subtarget->isFP64bit()))
1168           return std::make_pair(0U, Mips::AFGR64RegisterClass);
1169     }
1170   }
1171   return TargetLowering::getRegForInlineAsmConstraint(Constraint, VT);
1172 }
1173
1174 /// Given a register class constraint, like 'r', if this corresponds directly
1175 /// to an LLVM register class, return a register of 0 and the register class
1176 /// pointer.
1177 std::vector<unsigned> MipsTargetLowering::
1178 getRegClassForInlineAsmConstraint(const std::string &Constraint,
1179                                   EVT VT) const
1180 {
1181   if (Constraint.size() != 1)
1182     return std::vector<unsigned>();
1183
1184   switch (Constraint[0]) {
1185     default : break;
1186     case 'r':
1187     // GCC Mips Constraint Letters
1188     case 'd':
1189     case 'y':
1190       return make_vector<unsigned>(Mips::T0, Mips::T1, Mips::T2, Mips::T3,
1191              Mips::T4, Mips::T5, Mips::T6, Mips::T7, Mips::S0, Mips::S1,
1192              Mips::S2, Mips::S3, Mips::S4, Mips::S5, Mips::S6, Mips::S7,
1193              Mips::T8, 0);
1194
1195     case 'f':
1196       if (VT == MVT::f32) {
1197         if (Subtarget->isSingleFloat())
1198           return make_vector<unsigned>(Mips::F2, Mips::F3, Mips::F4, Mips::F5,
1199                  Mips::F6, Mips::F7, Mips::F8, Mips::F9, Mips::F10, Mips::F11,
1200                  Mips::F20, Mips::F21, Mips::F22, Mips::F23, Mips::F24,
1201                  Mips::F25, Mips::F26, Mips::F27, Mips::F28, Mips::F29,
1202                  Mips::F30, Mips::F31, 0);
1203         else
1204           return make_vector<unsigned>(Mips::F2, Mips::F4, Mips::F6, Mips::F8,
1205                  Mips::F10, Mips::F20, Mips::F22, Mips::F24, Mips::F26,
1206                  Mips::F28, Mips::F30, 0);
1207       }
1208
1209       if (VT == MVT::f64)
1210         if ((!Subtarget->isSingleFloat()) && (!Subtarget->isFP64bit()))
1211           return make_vector<unsigned>(Mips::D1, Mips::D2, Mips::D3, Mips::D4,
1212                  Mips::D5, Mips::D10, Mips::D11, Mips::D12, Mips::D13,
1213                  Mips::D14, Mips::D15, 0);
1214   }
1215   return std::vector<unsigned>();
1216 }
1217
1218 bool
1219 MipsTargetLowering::isOffsetFoldingLegal(const GlobalAddressSDNode *GA) const {
1220   // The Mips target isn't yet aware of offsets.
1221   return false;
1222 }