lib/Target/Mips/MipsISelLowering.cpp

   1 //===-- MipsISelLowering.cpp - Mips DAG Lowering Implementation -----------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file defines the interfaces that Mips uses to lower LLVM code into a
  11 // selection DAG.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #define DEBUG_TYPE "mips-lower"
  16
  17 #include "MipsISelLowering.h"
  18 #include "MipsMachineFunction.h"
  19 #include "MipsTargetMachine.h"
  20 #include "MipsSubtarget.h"
  21 #include "llvm/DerivedTypes.h"
  22 #include "llvm/Function.h"
  23 #include "llvm/GlobalVariable.h"
  24 #include "llvm/Intrinsics.h"
  25 #include "llvm/CallingConv.h"
  26 #include "llvm/CodeGen/CallingConvLower.h"
  27 #include "llvm/CodeGen/MachineFrameInfo.h"
  28 #include "llvm/CodeGen/MachineFunction.h"
  29 #include "llvm/CodeGen/MachineInstrBuilder.h"
  30 #include "llvm/CodeGen/MachineRegisterInfo.h"
  31 #include "llvm/CodeGen/SelectionDAGISel.h"
  32 #include "llvm/CodeGen/ValueTypes.h"
  33 #include "llvm/Support/Debug.h"
  34 using namespace llvm;
  35
  36 const char *MipsTargetLowering::
  37 getTargetNodeName(unsigned Opcode) const
  38 {
  39   switch (Opcode)
  40   {
  41     case MipsISD::JmpLink    : return "MipsISD::JmpLink";
  42     case MipsISD::Hi         : return "MipsISD::Hi";
  43     case MipsISD::Lo         : return "MipsISD::Lo";
  44     case MipsISD::GPRel      : return "MipsISD::GPRel";
  45     case MipsISD::Ret        : return "MipsISD::Ret";
  46     case MipsISD::CMov       : return "MipsISD::CMov";
  47     case MipsISD::SelectCC   : return "MipsISD::SelectCC";
  48     case MipsISD::FPSelectCC : return "MipsISD::FPSelectCC";
  49     case MipsISD::FPBrcond   : return "MipsISD::FPBrcond";
  50     case MipsISD::FPCmp      : return "MipsISD::FPCmp";
  51     default                  : return NULL;
  52   }
  53 }
  54
  55 MipsTargetLowering::
  56 MipsTargetLowering(MipsTargetMachine &TM): TargetLowering(TM)
  57 {
  58   Subtarget = &TM.getSubtarget<MipsSubtarget>();
  59
  60   // Mips does not have i1 type, so use i32 for
  61   // setcc operations results (slt, sgt, ...).
  62   setBooleanContents(ZeroOrOneBooleanContent);
  63
  64   // JumpTable targets must use GOT when using PIC_
  65   setUsesGlobalOffsetTable(true);
  66
  67   // Set up the register classes
  68   addRegisterClass(MVT::i32, Mips::CPURegsRegisterClass);
  69
  70   // When dealing with single precision only, use libcalls
  71   if (!Subtarget->isSingleFloat()) {
  72     addRegisterClass(MVT::f32, Mips::AFGR32RegisterClass);
  73     if (!Subtarget->isFP64bit())
  74       addRegisterClass(MVT::f64, Mips::AFGR64RegisterClass);
  75   } else
  76     addRegisterClass(MVT::f32, Mips::FGR32RegisterClass);
  77
  78   // Legal fp constants
  79   addLegalFPImmediate(APFloat(+0.0f));
  80
  81   // Load extented operations for i1 types must be promoted
  82   setLoadExtAction(ISD::EXTLOAD,  MVT::i1,  Promote);
  83   setLoadExtAction(ISD::ZEXTLOAD, MVT::i1,  Promote);
  84   setLoadExtAction(ISD::SEXTLOAD, MVT::i1,  Promote);
  85
  86   // Used by legalize types to correctly generate the setcc result.
  87   // Without this, every float setcc comes with a AND/OR with the result,
  88   // we don't want this, since the fpcmp result goes to a flag register,
  89   // which is used implicitly by brcond and select operations.
  90   AddPromotedToType(ISD::SETCC, MVT::i1, MVT::i32);
  91
  92   // Mips Custom Operations
  93   setOperationAction(ISD::GlobalAddress,      MVT::i32,   Custom);
  94   setOperationAction(ISD::GlobalTLSAddress,   MVT::i32,   Custom);
  95   setOperationAction(ISD::RET,                MVT::Other, Custom);
  96   setOperationAction(ISD::JumpTable,          MVT::i32,   Custom);
  97   setOperationAction(ISD::ConstantPool,       MVT::i32,   Custom);
  98   setOperationAction(ISD::SELECT,             MVT::f32,   Custom);
  99   setOperationAction(ISD::SELECT,             MVT::i32,   Custom);
 100   setOperationAction(ISD::SETCC,              MVT::f32,   Custom);
 101   setOperationAction(ISD::BRCOND,             MVT::Other, Custom);
 102   setOperationAction(ISD::DYNAMIC_STACKALLOC, MVT::i32,   Custom);
 103
 104   // We custom lower AND/OR to handle the case where the DAG contain 'ands/ors'
 105   // with operands comming from setcc fp comparions. This is necessary since
 106   // the result from these setcc are in a flag registers (FCR31).
 107   setOperationAction(ISD::AND,              MVT::i32,   Custom);
 108   setOperationAction(ISD::OR,               MVT::i32,   Custom);
 109
 110   // Operations not directly supported by Mips.
 111   setOperationAction(ISD::BR_JT,             MVT::Other, Expand);
 112   setOperationAction(ISD::BR_CC,             MVT::Other, Expand);
 113   setOperationAction(ISD::SELECT_CC,         MVT::Other, Expand);
 114   setOperationAction(ISD::UINT_TO_FP,        MVT::i32,   Expand);
 115   setOperationAction(ISD::FP_TO_UINT,        MVT::i32,   Expand);
 116   setOperationAction(ISD::SIGN_EXTEND_INREG, MVT::i1,    Expand);
 117   setOperationAction(ISD::CTPOP,             MVT::i32,   Expand);
 118   setOperationAction(ISD::CTTZ,              MVT::i32,   Expand);
 119   setOperationAction(ISD::ROTL,              MVT::i32,   Expand);
 120   setOperationAction(ISD::SHL_PARTS,         MVT::i32,   Expand);
 121   setOperationAction(ISD::SRA_PARTS,         MVT::i32,   Expand);
 122   setOperationAction(ISD::SRL_PARTS,         MVT::i32,   Expand);
 123   setOperationAction(ISD::FCOPYSIGN,         MVT::f32,   Expand);
 124
 125   // We don't have line number support yet.
 126   setOperationAction(ISD::DBG_STOPPOINT,     MVT::Other, Expand);
 127   setOperationAction(ISD::DEBUG_LOC,         MVT::Other, Expand);
 128   setOperationAction(ISD::DBG_LABEL,         MVT::Other, Expand);
 129   setOperationAction(ISD::EH_LABEL,          MVT::Other, Expand);
 130
 131   // Use the default for now
 132   setOperationAction(ISD::STACKSAVE,         MVT::Other, Expand);
 133   setOperationAction(ISD::STACKRESTORE,      MVT::Other, Expand);
 134   setOperationAction(ISD::MEMBARRIER,        MVT::Other, Expand);
 135
 136   if (Subtarget->isSingleFloat())
 137     setOperationAction(ISD::SELECT_CC, MVT::f64, Expand);
 138
 139   if (!Subtarget->hasSEInReg()) {
 140     setOperationAction(ISD::SIGN_EXTEND_INREG, MVT::i8,  Expand);
 141     setOperationAction(ISD::SIGN_EXTEND_INREG, MVT::i16, Expand);
 142   }
 143
 144   if (!Subtarget->hasBitCount())
 145     setOperationAction(ISD::CTLZ, MVT::i32, Expand);
 146
 147   if (!Subtarget->hasSwap())
 148     setOperationAction(ISD::BSWAP, MVT::i32, Expand);
 149
 150   setStackPointerRegisterToSaveRestore(Mips::SP);
 151   computeRegisterProperties();
 152 }
 153
 154
 155 MVT MipsTargetLowering::getSetCCResultType(MVT VT) const {
 156   return MVT::i32;
 157 }
 158
 159
 160 SDValue MipsTargetLowering::
 161 LowerOperation(SDValue Op, SelectionDAG &DAG)
 162 {
 163   switch (Op.getOpcode())
 164   {
 165     case ISD::AND:                return LowerANDOR(Op, DAG);
 166     case ISD::BRCOND:             return LowerBRCOND(Op, DAG);
 167     case ISD::CALL:               return LowerCALL(Op, DAG);
 168     case ISD::ConstantPool:       return LowerConstantPool(Op, DAG);
 169     case ISD::DYNAMIC_STACKALLOC: return LowerDYNAMIC_STACKALLOC(Op, DAG);
 170     case ISD::FORMAL_ARGUMENTS:   return LowerFORMAL_ARGUMENTS(Op, DAG);
 171     case ISD::GlobalAddress:      return LowerGlobalAddress(Op, DAG);
 172     case ISD::GlobalTLSAddress:   return LowerGlobalTLSAddress(Op, DAG);
 173     case ISD::JumpTable:          return LowerJumpTable(Op, DAG);
 174     case ISD::OR:                 return LowerANDOR(Op, DAG);
 175     case ISD::RET:                return LowerRET(Op, DAG);
 176     case ISD::SELECT:             return LowerSELECT(Op, DAG);
 177     case ISD::SETCC:              return LowerSETCC(Op, DAG);
 178   }
 179   return SDValue();
 180 }
 181
 182 //===----------------------------------------------------------------------===//
 183 //  Lower helper functions
 184 //===----------------------------------------------------------------------===//
 185
 186 // AddLiveIn - This helper function adds the specified physical register to the
 187 // MachineFunction as a live in value.  It also creates a corresponding
 188 // virtual register for it.
 189 static unsigned
 190 AddLiveIn(MachineFunction &MF, unsigned PReg, TargetRegisterClass *RC)
 191 {
 192   assert(RC->contains(PReg) && "Not the correct regclass!");
 193   unsigned VReg = MF.getRegInfo().createVirtualRegister(RC);
 194   MF.getRegInfo().addLiveIn(PReg, VReg);
 195   return VReg;
 196 }
 197
 198 // A address must be loaded from a small section if its size is less than the
 199 // small section size threshold. Data in this section must be addressed using
 200 // gp_rel operator.
 201 bool MipsTargetLowering::IsInSmallSection(unsigned Size) {
 202   return (Size > 0 && (Size <= Subtarget->getSSectionThreshold()));
 203 }
 204
 205 // Discover if this global address can be placed into small data/bss section.
 206 bool MipsTargetLowering::IsGlobalInSmallSection(GlobalValue *GV)
 207 {
 208   const TargetData *TD = getTargetData();
 209   const GlobalVariable *GVA = dyn_cast<GlobalVariable>(GV);
 210
 211   if (!GVA)
 212     return false;
 213
 214   const Type *Ty = GV->getType()->getElementType();
 215   unsigned Size = TD->getTypePaddedSize(Ty);
 216
 217   // if this is a internal constant string, there is a special
 218   // section for it, but not in small data/bss.
 219   if (GVA->hasInitializer() && GV->hasLocalLinkage()) {
 220     Constant *C = GVA->getInitializer();
 221     const ConstantArray *CVA = dyn_cast<ConstantArray>(C);
 222     if (CVA && CVA->isCString())
 223       return false;
 224   }
 225
 226   return IsInSmallSection(Size);
 227 }
 228
 229 // Get fp branch code (not opcode) from condition code.
 230 static Mips::FPBranchCode GetFPBranchCodeFromCond(Mips::CondCode CC) {
 231   if (CC >= Mips::FCOND_F && CC <= Mips::FCOND_NGT)
 232     return Mips::BRANCH_T;
 233
 234   if (CC >= Mips::FCOND_T && CC <= Mips::FCOND_GT)
 235     return Mips::BRANCH_F;
 236
 237   return Mips::BRANCH_INVALID;
 238 }
 239
 240 static unsigned FPBranchCodeToOpc(Mips::FPBranchCode BC) {
 241   switch(BC) {
 242     default:
 243       assert(0 && "Unknown branch code");
 244     case Mips::BRANCH_T  : return Mips::BC1T;
 245     case Mips::BRANCH_F  : return Mips::BC1F;
 246     case Mips::BRANCH_TL : return Mips::BC1TL;
 247     case Mips::BRANCH_FL : return Mips::BC1FL;
 248   }
 249 }
 250
 251 static Mips::CondCode FPCondCCodeToFCC(ISD::CondCode CC) {
 252   switch (CC) {
 253   default: assert(0 && "Unknown fp condition code!");
 254   case ISD::SETEQ:
 255   case ISD::SETOEQ: return Mips::FCOND_EQ;
 256   case ISD::SETUNE: return Mips::FCOND_OGL;
 257   case ISD::SETLT:
 258   case ISD::SETOLT: return Mips::FCOND_OLT;
 259   case ISD::SETGT:
 260   case ISD::SETOGT: return Mips::FCOND_OGT;
 261   case ISD::SETLE:
 262   case ISD::SETOLE: return Mips::FCOND_OLE;
 263   case ISD::SETGE:
 264   case ISD::SETOGE: return Mips::FCOND_OGE;
 265   case ISD::SETULT: return Mips::FCOND_ULT;
 266   case ISD::SETULE: return Mips::FCOND_ULE;
 267   case ISD::SETUGT: return Mips::FCOND_UGT;
 268   case ISD::SETUGE: return Mips::FCOND_UGE;
 269   case ISD::SETUO:  return Mips::FCOND_UN;
 270   case ISD::SETO:   return Mips::FCOND_OR;
 271   case ISD::SETNE:
 272   case ISD::SETONE: return Mips::FCOND_NEQ;
 273   case ISD::SETUEQ: return Mips::FCOND_UEQ;
 274   }
 275 }
 276
 277 MachineBasicBlock *
 278 MipsTargetLowering::EmitInstrWithCustomInserter(MachineInstr *MI,
 279                                                 MachineBasicBlock *BB) const {
 280   const TargetInstrInfo *TII = getTargetMachine().getInstrInfo();
 281   bool isFPCmp = false;
 282   DebugLoc dl = MI->getDebugLoc();
 283
 284   switch (MI->getOpcode()) {
 285   default: assert(false && "Unexpected instr type to insert");
 286   case Mips::Select_FCC:
 287   case Mips::Select_FCC_SO32:
 288   case Mips::Select_FCC_AS32:
 289   case Mips::Select_FCC_D32:
 290     isFPCmp = true; // FALL THROUGH
 291   case Mips::Select_CC:
 292   case Mips::Select_CC_SO32:
 293   case Mips::Select_CC_AS32:
 294   case Mips::Select_CC_D32: {
 295     // To "insert" a SELECT_CC instruction, we actually have to insert the
 296     // diamond control-flow pattern.  The incoming instruction knows the
 297     // destination vreg to set, the condition code register to branch on, the
 298     // true/false values to select between, and a branch opcode to use.
 299     const BasicBlock *LLVM_BB = BB->getBasicBlock();
 300     MachineFunction::iterator It = BB;
 301     ++It;
 302
 303     //  thisMBB:
 304     //  ...
 305     //   TrueVal = ...
 306     //   setcc r1, r2, r3
 307     //   bNE   r1, r0, copy1MBB
 308     //   fallthrough --> copy0MBB
 309     MachineBasicBlock *thisMBB  = BB;
 310     MachineFunction *F = BB->getParent();
 311     MachineBasicBlock *copy0MBB = F->CreateMachineBasicBlock(LLVM_BB);
 312     MachineBasicBlock *sinkMBB  = F->CreateMachineBasicBlock(LLVM_BB);
 313
 314     // Emit the right instruction according to the type of the operands compared
 315     if (isFPCmp) {
 316       // Find the condiction code present in the setcc operation.
 317       Mips::CondCode CC = (Mips::CondCode)MI->getOperand(4).getImm();
 318       // Get the branch opcode from the branch code.
 319       unsigned Opc = FPBranchCodeToOpc(GetFPBranchCodeFromCond(CC));
 320       BuildMI(BB, dl, TII->get(Opc)).addMBB(sinkMBB);
 321     } else
 322       BuildMI(BB, dl, TII->get(Mips::BNE)).addReg(MI->getOperand(1).getReg())
 323         .addReg(Mips::ZERO).addMBB(sinkMBB);
 324
 325     F->insert(It, copy0MBB);
 326     F->insert(It, sinkMBB);
 327     // Update machine-CFG edges by first adding all successors of the current
 328     // block to the new block which will contain the Phi node for the select.
 329     for(MachineBasicBlock::succ_iterator i = BB->succ_begin(),
 330         e = BB->succ_end(); i != e; ++i)
 331       sinkMBB->addSuccessor(*i);
 332     // Next, remove all successors of the current block, and add the true
 333     // and fallthrough blocks as its successors.
 334     while(!BB->succ_empty())
 335       BB->removeSuccessor(BB->succ_begin());
 336     BB->addSuccessor(copy0MBB);
 337     BB->addSuccessor(sinkMBB);
 338
 339     //  copy0MBB:
 340     //   %FalseValue = ...
 341     //   # fallthrough to sinkMBB
 342     BB = copy0MBB;
 343
 344     // Update machine-CFG edges
 345     BB->addSuccessor(sinkMBB);
 346
 347     //  sinkMBB:
 348     //   %Result = phi [ %FalseValue, copy0MBB ], [ %TrueValue, thisMBB ]
 349     //  ...
 350     BB = sinkMBB;
 351     BuildMI(BB, dl, TII->get(Mips::PHI), MI->getOperand(0).getReg())
 352       .addReg(MI->getOperand(2).getReg()).addMBB(copy0MBB)
 353       .addReg(MI->getOperand(3).getReg()).addMBB(thisMBB);
 354
 355     F->DeleteMachineInstr(MI);   // The pseudo instruction is gone now.
 356     return BB;
 357   }
 358   }
 359 }
 360
 361 //===----------------------------------------------------------------------===//
 362 //  Misc Lower Operation implementation
 363 //===----------------------------------------------------------------------===//
 364
 365 SDValue MipsTargetLowering::
 366 LowerDYNAMIC_STACKALLOC(SDValue Op, SelectionDAG &DAG)
 367 {
 368   SDValue Chain = Op.getOperand(0);
 369   SDValue Size = Op.getOperand(1);
 370   DebugLoc dl = Op.getDebugLoc();
 371
 372   // Get a reference from Mips stack pointer
 373   SDValue StackPointer = DAG.getCopyFromReg(Chain, dl, Mips::SP, MVT::i32);
 374
 375   // Subtract the dynamic size from the actual stack size to
 376   // obtain the new stack size.
 377   SDValue Sub = DAG.getNode(ISD::SUB, dl, MVT::i32, StackPointer, Size);
 378
 379   // The Sub result contains the new stack start address, so it
 380   // must be placed in the stack pointer register.
 381   Chain = DAG.getCopyToReg(StackPointer.getValue(1), dl, Mips::SP, Sub);
 382
 383   // This node always has two return values: a new stack pointer
 384   // value and a chain
 385   SDValue Ops[2] = { Sub, Chain };
 386   return DAG.getMergeValues(Ops, 2, dl);
 387 }
 388
 389 SDValue MipsTargetLowering::
 390 LowerANDOR(SDValue Op, SelectionDAG &DAG)
 391 {
 392   SDValue LHS   = Op.getOperand(0);
 393   SDValue RHS   = Op.getOperand(1);
 394   DebugLoc dl   = Op.getDebugLoc();
 395
 396   if (LHS.getOpcode() != MipsISD::FPCmp || RHS.getOpcode() != MipsISD::FPCmp)
 397     return Op;
 398
 399   SDValue True  = DAG.getConstant(1, MVT::i32);
 400   SDValue False = DAG.getConstant(0, MVT::i32);
 401
 402   SDValue LSEL = DAG.getNode(MipsISD::FPSelectCC, dl, True.getValueType(),
 403                              LHS, True, False, LHS.getOperand(2));
 404   SDValue RSEL = DAG.getNode(MipsISD::FPSelectCC, dl, True.getValueType(),
 405                              RHS, True, False, RHS.getOperand(2));
 406
 407   return DAG.getNode(Op.getOpcode(), dl, MVT::i32, LSEL, RSEL);
 408 }
 409
 410 SDValue MipsTargetLowering::
 411 LowerBRCOND(SDValue Op, SelectionDAG &DAG)
 412 {
 413   // The first operand is the chain, the second is the condition, the third is
 414   // the block to branch to if the condition is true.
 415   SDValue Chain = Op.getOperand(0);
 416   SDValue Dest = Op.getOperand(2);
 417   DebugLoc dl = Op.getDebugLoc();
 418
 419   if (Op.getOperand(1).getOpcode() != MipsISD::FPCmp)
 420     return Op;
 421
 422   SDValue CondRes = Op.getOperand(1);
 423   SDValue CCNode  = CondRes.getOperand(2);
 424   Mips::CondCode CC =
 425     (Mips::CondCode)cast<ConstantSDNode>(CCNode)->getZExtValue();
 426   SDValue BrCode = DAG.getConstant(GetFPBranchCodeFromCond(CC), MVT::i32);
 427
 428   return DAG.getNode(MipsISD::FPBrcond, dl, Op.getValueType(), Chain, BrCode,
 429              Dest, CondRes);
 430 }
 431
 432 SDValue MipsTargetLowering::
 433 LowerSETCC(SDValue Op, SelectionDAG &DAG)
 434 {
 435   // The operands to this are the left and right operands to compare (ops #0,
 436   // and #1) and the condition code to compare them with (op #2) as a
 437   // CondCodeSDNode.
 438   SDValue LHS = Op.getOperand(0);
 439   SDValue RHS = Op.getOperand(1);
 440   DebugLoc dl = Op.getDebugLoc();
 441
 442   ISD::CondCode CC = cast<CondCodeSDNode>(Op.getOperand(2))->get();
 443
 444   return DAG.getNode(MipsISD::FPCmp, dl, Op.getValueType(), LHS, RHS,
 445                  DAG.getConstant(FPCondCCodeToFCC(CC), MVT::i32));
 446 }
 447
 448 SDValue MipsTargetLowering::
 449 LowerSELECT(SDValue Op, SelectionDAG &DAG)
 450 {
 451   SDValue Cond  = Op.getOperand(0);
 452   SDValue True  = Op.getOperand(1);
 453   SDValue False = Op.getOperand(2);
 454   DebugLoc dl = Op.getDebugLoc();
 455
 456   // if the incomming condition comes from a integer compare, the select
 457   // operation must be SelectCC or a conditional move if the subtarget
 458   // supports it.
 459   if (Cond.getOpcode() != MipsISD::FPCmp) {
 460     if (Subtarget->hasCondMov() && !True.getValueType().isFloatingPoint())
 461       return Op;
 462     return DAG.getNode(MipsISD::SelectCC, dl, True.getValueType(),
 463                        Cond, True, False);
 464   }
 465
 466   // if the incomming condition comes from fpcmp, the select
 467   // operation must use FPSelectCC.
 468   SDValue CCNode = Cond.getOperand(2);
 469   return DAG.getNode(MipsISD::FPSelectCC, dl, True.getValueType(),
 470                      Cond, True, False, CCNode);
 471 }
 472
 473 SDValue MipsTargetLowering::
 474 LowerGlobalAddress(SDValue Op, SelectionDAG &DAG)
 475 {
 476   // FIXME there isn't actually debug info here
 477   DebugLoc dl = Op.getDebugLoc();
 478   GlobalValue *GV = cast<GlobalAddressSDNode>(Op)->getGlobal();
 479   SDValue GA = DAG.getTargetGlobalAddress(GV, MVT::i32);
 480
 481   if (!Subtarget->hasABICall()) {
 482     const MVT *VTs = DAG.getNodeValueTypes(MVT::i32);
 483     SDValue Ops[] = { GA };
 484     // %gp_rel relocation
 485     if (!isa<Function>(GV) && IsGlobalInSmallSection(GV)) {
 486       SDValue GPRelNode = DAG.getNode(MipsISD::GPRel, dl, VTs, 1, Ops, 1);
 487       SDValue GOT = DAG.getGLOBAL_OFFSET_TABLE(MVT::i32);
 488       return DAG.getNode(ISD::ADD, dl, MVT::i32, GOT, GPRelNode);
 489     }
 490     // %hi/%lo relocation
 491     SDValue HiPart = DAG.getNode(MipsISD::Hi, dl, VTs, 1, Ops, 1);
 492     SDValue Lo = DAG.getNode(MipsISD::Lo, dl, MVT::i32, GA);
 493     return DAG.getNode(ISD::ADD, dl, MVT::i32, HiPart, Lo);
 494
 495   } else { // Abicall relocations, TODO: make this cleaner.
 496     SDValue ResNode = DAG.getLoad(MVT::i32, dl,
 497                                   DAG.getEntryNode(), GA, NULL, 0);
 498     // On functions and global targets not internal linked only
 499     // a load from got/GP is necessary for PIC to work.
 500     if (!GV->hasLocalLinkage() || isa<Function>(GV))
 501       return ResNode;
 502     SDValue Lo = DAG.getNode(MipsISD::Lo, dl, MVT::i32, GA);
 503     return DAG.getNode(ISD::ADD, dl, MVT::i32, ResNode, Lo);
 504   }
 505
 506   assert(0 && "Dont know how to handle GlobalAddress");
 507   return SDValue(0,0);
 508 }
 509
 510 SDValue MipsTargetLowering::
 511 LowerGlobalTLSAddress(SDValue Op, SelectionDAG &DAG)
 512 {
 513   assert(0 && "TLS not implemented for MIPS.");
 514   return SDValue(); // Not reached
 515 }
 516
 517 SDValue MipsTargetLowering::
 518 LowerJumpTable(SDValue Op, SelectionDAG &DAG)
 519 {
 520   SDValue ResNode;
 521   SDValue HiPart;
 522   // FIXME there isn't actually debug info here
 523   DebugLoc dl = Op.getDebugLoc();
 524
 525   MVT PtrVT = Op.getValueType();
 526   JumpTableSDNode *JT  = cast<JumpTableSDNode>(Op);
 527   SDValue JTI = DAG.getTargetJumpTable(JT->getIndex(), PtrVT);
 528
 529   if (getTargetMachine().getRelocationModel() != Reloc::PIC_) {
 530     const MVT *VTs = DAG.getNodeValueTypes(MVT::i32);
 531     SDValue Ops[] = { JTI };
 532     HiPart = DAG.getNode(MipsISD::Hi, dl, VTs, 1, Ops, 1);
 533   } else // Emit Load from Global Pointer
 534     HiPart = DAG.getLoad(MVT::i32, dl, DAG.getEntryNode(), JTI, NULL, 0);
 535
 536   SDValue Lo = DAG.getNode(MipsISD::Lo, dl, MVT::i32, JTI);
 537   ResNode = DAG.getNode(ISD::ADD, dl, MVT::i32, HiPart, Lo);
 538
 539   return ResNode;
 540 }
 541
 542 SDValue MipsTargetLowering::
 543 LowerConstantPool(SDValue Op, SelectionDAG &DAG)
 544 {
 545   SDValue ResNode;
 546   ConstantPoolSDNode *N = cast<ConstantPoolSDNode>(Op);
 547   Constant *C = N->getConstVal();
 548   SDValue CP = DAG.getTargetConstantPool(C, MVT::i32, N->getAlignment());
 549   // FIXME there isn't actually debug info here
 550   DebugLoc dl = Op.getDebugLoc();
 551
 552   // gp_rel relocation
 553   // FIXME: we should reference the constant pool using small data sections,
 554   // but the asm printer currently doens't support this feature without
 555   // hacking it. This feature should come soon so we can uncomment the
 556   // stuff below.
 557   //if (!Subtarget->hasABICall() &&
 558   //    IsInSmallSection(getTargetData()->getTypePaddedSize(C->getType()))) {
 559   //  SDValue GPRelNode = DAG.getNode(MipsISD::GPRel, MVT::i32, CP);
 560   //  SDValue GOT = DAG.getGLOBAL_OFFSET_TABLE(MVT::i32);
 561   //  ResNode = DAG.getNode(ISD::ADD, MVT::i32, GOT, GPRelNode);
 562   //} else { // %hi/%lo relocation
 563     SDValue HiPart = DAG.getNode(MipsISD::Hi, dl, MVT::i32, CP);
 564     SDValue Lo = DAG.getNode(MipsISD::Lo, dl, MVT::i32, CP);
 565     ResNode = DAG.getNode(ISD::ADD, dl, MVT::i32, HiPart, Lo);
 566   //}
 567
 568   return ResNode;
 569 }
 570
 571 //===----------------------------------------------------------------------===//
 572 //                      Calling Convention Implementation
 573 //
 574 //  The lower operations present on calling convention works on this order:
 575 //      LowerCALL (virt regs --> phys regs, virt regs --> stack)
 576 //      LowerFORMAL_ARGUMENTS (phys --> virt regs, stack --> virt regs)
 577 //      LowerRET (virt regs --> phys regs)
 578 //      LowerCALL (phys regs --> virt regs)
 579 //
 580 //===----------------------------------------------------------------------===//
 581
 582 #include "MipsGenCallingConv.inc"
 583
 584 //===----------------------------------------------------------------------===//
 585 //                  CALL Calling Convention Implementation
 586 //===----------------------------------------------------------------------===//
 587
 588 /// LowerCALL - functions arguments are copied from virtual regs to
 589 /// (physical regs)/(stack frame), CALLSEQ_START and CALLSEQ_END are emitted.
 590 /// TODO: isVarArg, isTailCall.
 591 SDValue MipsTargetLowering::
 592 LowerCALL(SDValue Op, SelectionDAG &DAG)
 593 {
 594   MachineFunction &MF = DAG.getMachineFunction();
 595
 596   CallSDNode *TheCall = cast<CallSDNode>(Op.getNode());
 597   SDValue Chain = TheCall->getChain();
 598   SDValue Callee = TheCall->getCallee();
 599   bool isVarArg = TheCall->isVarArg();
 600   unsigned CC = TheCall->getCallingConv();
 601   DebugLoc dl = TheCall->getDebugLoc();
 602
 603   MachineFrameInfo *MFI = MF.getFrameInfo();
 604
 605   // Analyze operands of the call, assigning locations to each operand.
 606   SmallVector<CCValAssign, 16> ArgLocs;
 607   CCState CCInfo(CC, isVarArg, getTargetMachine(), ArgLocs);
 608
 609   // To meet O32 ABI, Mips must always allocate 16 bytes on
 610   // the stack (even if less than 4 are used as arguments)
 611   if (Subtarget->isABI_O32()) {
 612     int VTsize = MVT(MVT::i32).getSizeInBits()/8;
 613     MFI->CreateFixedObject(VTsize, (VTsize*3));
 614   }
 615
 616   CCInfo.AnalyzeCallOperands(TheCall, CC_Mips);
 617
 618   // Get a count of how many bytes are to be pushed on the stack.
 619   unsigned NumBytes = CCInfo.getNextStackOffset();
 620   Chain = DAG.getCALLSEQ_START(Chain, DAG.getIntPtrConstant(NumBytes, true));
 621
 622   // With EABI is it possible to have 16 args on registers.
 623   SmallVector<std::pair<unsigned, SDValue>, 16> RegsToPass;
 624   SmallVector<SDValue, 8> MemOpChains;
 625
 626   // First/LastArgStackLoc contains the first/last
 627   // "at stack" argument location.
 628   int LastArgStackLoc = 0;
 629   unsigned FirstStackArgLoc = (Subtarget->isABI_EABI() ? 0 : 16);
 630
 631   // Walk the register/memloc assignments, inserting copies/loads.
 632   for (unsigned i = 0, e = ArgLocs.size(); i != e; ++i) {
 633     CCValAssign &VA = ArgLocs[i];
 634
 635     // Arguments start after the 5 first operands of ISD::CALL
 636     SDValue Arg = TheCall->getArg(i);
 637
 638     // Promote the value if needed.
 639     switch (VA.getLocInfo()) {
 640     default: assert(0 && "Unknown loc info!");
 641     case CCValAssign::Full: break;
 642     case CCValAssign::SExt:
 643       Arg = DAG.getNode(ISD::SIGN_EXTEND, dl, VA.getLocVT(), Arg);
 644       break;
 645     case CCValAssign::ZExt:
 646       Arg = DAG.getNode(ISD::ZERO_EXTEND, dl, VA.getLocVT(), Arg);
 647       break;
 648     case CCValAssign::AExt:
 649       Arg = DAG.getNode(ISD::ANY_EXTEND, dl, VA.getLocVT(), Arg);
 650       break;
 651     }
 652
 653     // Arguments that can be passed on register must be kept at
 654     // RegsToPass vector
 655     if (VA.isRegLoc()) {
 656       RegsToPass.push_back(std::make_pair(VA.getLocReg(), Arg));
 657       continue;
 658     }
 659
 660     // Register cant get to this point...
 661     assert(VA.isMemLoc());
 662
 663     // Create the frame index object for this incoming parameter
 664     // This guarantees that when allocating Local Area the firsts
 665     // 16 bytes which are alwayes reserved won't be overwritten
 666     // if O32 ABI is used. For EABI the first address is zero.
 667     LastArgStackLoc = (FirstStackArgLoc + VA.getLocMemOffset());
 668     int FI = MFI->CreateFixedObject(VA.getValVT().getSizeInBits()/8,
 669                                     LastArgStackLoc);
 670
 671     SDValue PtrOff = DAG.getFrameIndex(FI,getPointerTy());
 672
 673     // emit ISD::STORE whichs stores the
 674     // parameter value to a stack Location
 675     MemOpChains.push_back(DAG.getStore(Chain, dl, Arg, PtrOff, NULL, 0));
 676   }
 677
 678   // Transform all store nodes into one single node because all store
 679   // nodes are independent of each other.
 680   if (!MemOpChains.empty())
 681     Chain = DAG.getNode(ISD::TokenFactor, dl, MVT::Other,
 682                         &MemOpChains[0], MemOpChains.size());
 683
 684   // Build a sequence of copy-to-reg nodes chained together with token
 685   // chain and flag operands which copy the outgoing args into registers.
 686   // The InFlag in necessary since all emited instructions must be
 687   // stuck together.
 688   SDValue InFlag;
 689   for (unsigned i = 0, e = RegsToPass.size(); i != e; ++i) {
 690     Chain = DAG.getCopyToReg(Chain, dl, RegsToPass[i].first,
 691                              RegsToPass[i].second, InFlag);
 692     InFlag = Chain.getValue(1);
 693   }
 694
 695   // If the callee is a GlobalAddress/ExternalSymbol node (quite common, every
 696   // direct call is) turn it into a TargetGlobalAddress/TargetExternalSymbol
 697   // node so that legalize doesn't hack it.
 698   if (GlobalAddressSDNode *G = dyn_cast<GlobalAddressSDNode>(Callee))
 699     Callee = DAG.getTargetGlobalAddress(G->getGlobal(), getPointerTy());
 700   else if (ExternalSymbolSDNode *S = dyn_cast<ExternalSymbolSDNode>(Callee))
 701     Callee = DAG.getTargetExternalSymbol(S->getSymbol(), getPointerTy());
 702
 703
 704   // MipsJmpLink = #chain, #target_address, #opt_in_flags...
 705   //             = Chain, Callee, Reg#1, Reg#2, ...
 706   //
 707   // Returns a chain & a flag for retval copy to use.
 708   SDVTList NodeTys = DAG.getVTList(MVT::Other, MVT::Flag);
 709   SmallVector<SDValue, 8> Ops;
 710   Ops.push_back(Chain);
 711   Ops.push_back(Callee);
 712
 713   // Add argument registers to the end of the list so that they are
 714   // known live into the call.
 715   for (unsigned i = 0, e = RegsToPass.size(); i != e; ++i)
 716     Ops.push_back(DAG.getRegister(RegsToPass[i].first,
 717                                   RegsToPass[i].second.getValueType()));
 718
 719   if (InFlag.getNode())
 720     Ops.push_back(InFlag);
 721
 722   Chain  = DAG.getNode(MipsISD::JmpLink, dl, NodeTys, &Ops[0], Ops.size());
 723   InFlag = Chain.getValue(1);
 724
 725   // Create the CALLSEQ_END node.
 726   Chain = DAG.getCALLSEQ_END(Chain, DAG.getIntPtrConstant(NumBytes, true),
 727                              DAG.getIntPtrConstant(0, true), InFlag);
 728   InFlag = Chain.getValue(1);
 729
 730   // Create a stack location to hold GP when PIC is used. This stack
 731   // location is used on function prologue to save GP and also after all
 732   // emited CALL's to restore GP.
 733   if (getTargetMachine().getRelocationModel() == Reloc::PIC_) {
 734       // Function can have an arbitrary number of calls, so
 735       // hold the LastArgStackLoc with the biggest offset.
 736       int FI;
 737       MipsFunctionInfo *MipsFI = MF.getInfo<MipsFunctionInfo>();
 738       if (LastArgStackLoc >= MipsFI->getGPStackOffset()) {
 739         LastArgStackLoc = (!LastArgStackLoc) ? (16) : (LastArgStackLoc+4);
 740         // Create the frame index only once. SPOffset here can be anything
 741         // (this will be fixed on processFunctionBeforeFrameFinalized)
 742         if (MipsFI->getGPStackOffset() == -1) {
 743           FI = MFI->CreateFixedObject(4, 0);
 744           MipsFI->setGPFI(FI);
 745         }
 746         MipsFI->setGPStackOffset(LastArgStackLoc);
 747       }
 748
 749       // Reload GP value.
 750       FI = MipsFI->getGPFI();
 751       SDValue FIN = DAG.getFrameIndex(FI,getPointerTy());
 752       SDValue GPLoad = DAG.getLoad(MVT::i32, dl, Chain, FIN, NULL, 0);
 753       Chain = GPLoad.getValue(1);
 754       Chain = DAG.getCopyToReg(Chain, dl, DAG.getRegister(Mips::GP, MVT::i32),
 755                                GPLoad, SDValue(0,0));
 756       InFlag = Chain.getValue(1);
 757   }
 758
 759   // Handle result values, copying them out of physregs into vregs that we
 760   // return.
 761   return SDValue(LowerCallResult(Chain, InFlag, TheCall, CC, DAG), Op.getResNo());
 762 }
 763
 764 /// LowerCallResult - Lower the result values of an ISD::CALL into the
 765 /// appropriate copies out of appropriate physical registers.  This assumes that
 766 /// Chain/InFlag are the input chain/flag to use, and that TheCall is the call
 767 /// being lowered. Returns a SDNode with the same number of values as the
 768 /// ISD::CALL.
 769 SDNode *MipsTargetLowering::
 770 LowerCallResult(SDValue Chain, SDValue InFlag, CallSDNode *TheCall,
 771         unsigned CallingConv, SelectionDAG &DAG) {
 772
 773   bool isVarArg = TheCall->isVarArg();
 774   DebugLoc dl = TheCall->getDebugLoc();
 775
 776   // Assign locations to each value returned by this call.
 777   SmallVector<CCValAssign, 16> RVLocs;
 778   CCState CCInfo(CallingConv, isVarArg, getTargetMachine(), RVLocs);
 779
 780   CCInfo.AnalyzeCallResult(TheCall, RetCC_Mips);
 781   SmallVector<SDValue, 8> ResultVals;
 782
 783   // Copy all of the result registers out of their specified physreg.
 784   for (unsigned i = 0; i != RVLocs.size(); ++i) {
 785     Chain = DAG.getCopyFromReg(Chain, dl, RVLocs[i].getLocReg(),
 786                                  RVLocs[i].getValVT(), InFlag).getValue(1);
 787     InFlag = Chain.getValue(2);
 788     ResultVals.push_back(Chain.getValue(0));
 789   }
 790
 791   ResultVals.push_back(Chain);
 792
 793   // Merge everything together with a MERGE_VALUES node.
 794   return DAG.getNode(ISD::MERGE_VALUES, dl, TheCall->getVTList(),
 795                      &ResultVals[0], ResultVals.size()).getNode();
 796 }
 797
 798 //===----------------------------------------------------------------------===//
 799 //             FORMAL_ARGUMENTS Calling Convention Implementation
 800 //===----------------------------------------------------------------------===//
 801
 802 /// LowerFORMAL_ARGUMENTS - transform physical registers into
 803 /// virtual registers and generate load operations for
 804 /// arguments places on the stack.
 805 /// TODO: isVarArg
 806 SDValue MipsTargetLowering::
 807 LowerFORMAL_ARGUMENTS(SDValue Op, SelectionDAG &DAG)
 808 {
 809   SDValue Root = Op.getOperand(0);
 810   MachineFunction &MF = DAG.getMachineFunction();
 811   MachineFrameInfo *MFI = MF.getFrameInfo();
 812   MipsFunctionInfo *MipsFI = MF.getInfo<MipsFunctionInfo>();
 813   DebugLoc dl = Op.getDebugLoc();
 814
 815   bool isVarArg = cast<ConstantSDNode>(Op.getOperand(2))->getZExtValue() != 0;
 816   unsigned CC = DAG.getMachineFunction().getFunction()->getCallingConv();
 817
 818   unsigned StackReg = MF.getTarget().getRegisterInfo()->getFrameRegister(MF);
 819
 820   // GP must be live into PIC and non-PIC call target.
 821   AddLiveIn(MF, Mips::GP, Mips::CPURegsRegisterClass);
 822
 823   // Assign locations to all of the incoming arguments.
 824   SmallVector<CCValAssign, 16> ArgLocs;
 825   CCState CCInfo(CC, isVarArg, getTargetMachine(), ArgLocs);
 826
 827   CCInfo.AnalyzeFormalArguments(Op.getNode(), CC_Mips);
 828   SmallVector<SDValue, 16> ArgValues;
 829   SDValue StackPtr;
 830
 831   unsigned FirstStackArgLoc = (Subtarget->isABI_EABI() ? 0 : 16);
 832
 833   for (unsigned i = 0, e = ArgLocs.size(); i != e; ++i) {
 834
 835     CCValAssign &VA = ArgLocs[i];
 836
 837     // Arguments stored on registers
 838     if (VA.isRegLoc()) {
 839       MVT RegVT = VA.getLocVT();
 840       TargetRegisterClass *RC = 0;
 841
 842       if (RegVT == MVT::i32)
 843         RC = Mips::CPURegsRegisterClass;
 844       else if (RegVT == MVT::f32) {
 845         if (Subtarget->isSingleFloat())
 846           RC = Mips::FGR32RegisterClass;
 847         else
 848           RC = Mips::AFGR32RegisterClass;
 849       } else if (RegVT == MVT::f64) {
 850         if (!Subtarget->isSingleFloat())
 851           RC = Mips::AFGR64RegisterClass;
 852       } else
 853         assert(0 && "RegVT not supported by FORMAL_ARGUMENTS Lowering");
 854
 855       // Transform the arguments stored on
 856       // physical registers into virtual ones
 857       unsigned Reg = AddLiveIn(DAG.getMachineFunction(), VA.getLocReg(), RC);
 858       SDValue ArgValue = DAG.getCopyFromReg(Root, dl, Reg, RegVT);
 859
 860       // If this is an 8 or 16-bit value, it is really passed promoted
 861       // to 32 bits.  Insert an assert[sz]ext to capture this, then
 862       // truncate to the right size.
 863       if (VA.getLocInfo() == CCValAssign::SExt)
 864         ArgValue = DAG.getNode(ISD::AssertSext, dl, RegVT, ArgValue,
 865                                DAG.getValueType(VA.getValVT()));
 866       else if (VA.getLocInfo() == CCValAssign::ZExt)
 867         ArgValue = DAG.getNode(ISD::AssertZext, dl, RegVT, ArgValue,
 868                                DAG.getValueType(VA.getValVT()));
 869
 870       if (VA.getLocInfo() != CCValAssign::Full)
 871         ArgValue = DAG.getNode(ISD::TRUNCATE, dl, VA.getValVT(), ArgValue);
 872
 873       ArgValues.push_back(ArgValue);
 874
 875       // To meet ABI, when VARARGS are passed on registers, the registers
 876       // must have their values written to the caller stack frame.
 877       if ((isVarArg) && (Subtarget->isABI_O32())) {
 878         if (StackPtr.getNode() == 0)
 879           StackPtr = DAG.getRegister(StackReg, getPointerTy());
 880
 881         // The stack pointer offset is relative to the caller stack frame.
 882         // Since the real stack size is unknown here, a negative SPOffset
 883         // is used so there's a way to adjust these offsets when the stack
 884         // size get known (on EliminateFrameIndex). A dummy SPOffset is
 885         // used instead of a direct negative address (which is recorded to
 886         // be used on emitPrologue) to avoid mis-calc of the first stack
 887         // offset on PEI::calculateFrameObjectOffsets.
 888         // Arguments are always 32-bit.
 889         int FI = MFI->CreateFixedObject(4, 0);
 890         MipsFI->recordStoreVarArgsFI(FI, -(4+(i*4)));
 891         SDValue PtrOff = DAG.getFrameIndex(FI, getPointerTy());
 892
 893         // emit ISD::STORE whichs stores the
 894         // parameter value to a stack Location
 895         ArgValues.push_back(DAG.getStore(Root, dl, ArgValue, PtrOff, NULL, 0));
 896       }
 897
 898     } else { // VA.isRegLoc()
 899
 900       // sanity check
 901       assert(VA.isMemLoc());
 902
 903       // The stack pointer offset is relative to the caller stack frame.
 904       // Since the real stack size is unknown here, a negative SPOffset
 905       // is used so there's a way to adjust these offsets when the stack
 906       // size get known (on EliminateFrameIndex). A dummy SPOffset is
 907       // used instead of a direct negative address (which is recorded to
 908       // be used on emitPrologue) to avoid mis-calc of the first stack
 909       // offset on PEI::calculateFrameObjectOffsets.
 910       // Arguments are always 32-bit.
 911       unsigned ArgSize = VA.getLocVT().getSizeInBits()/8;
 912       int FI = MFI->CreateFixedObject(ArgSize, 0);
 913       MipsFI->recordLoadArgsFI(FI, -(ArgSize+
 914         (FirstStackArgLoc + VA.getLocMemOffset())));
 915
 916       // Create load nodes to retrieve arguments from the stack
 917       SDValue FIN = DAG.getFrameIndex(FI, getPointerTy());
 918       ArgValues.push_back(DAG.getLoad(VA.getValVT(), dl, Root, FIN, NULL, 0));
 919     }
 920   }
 921
 922   // The mips ABIs for returning structs by value requires that we copy
 923   // the sret argument into $v0 for the return. Save the argument into
 924   // a virtual register so that we can access it from the return points.
 925   if (DAG.getMachineFunction().getFunction()->hasStructRetAttr()) {
 926     unsigned Reg = MipsFI->getSRetReturnReg();
 927     if (!Reg) {
 928       Reg = MF.getRegInfo().createVirtualRegister(getRegClassFor(MVT::i32));
 929       MipsFI->setSRetReturnReg(Reg);
 930     }
 931     SDValue Copy = DAG.getCopyToReg(DAG.getEntryNode(), dl, Reg, ArgValues[0]);
 932     Root = DAG.getNode(ISD::TokenFactor, dl, MVT::Other, Copy, Root);
 933   }
 934
 935   ArgValues.push_back(Root);
 936
 937   // Return the new list of results.
 938   return DAG.getNode(ISD::MERGE_VALUES, dl, Op.getNode()->getVTList(),
 939                      &ArgValues[0], ArgValues.size()).getValue(Op.getResNo());
 940 }
 941
 942 //===----------------------------------------------------------------------===//
 943 //               Return Value Calling Convention Implementation
 944 //===----------------------------------------------------------------------===//
 945
 946 SDValue MipsTargetLowering::
 947 LowerRET(SDValue Op, SelectionDAG &DAG)
 948 {
 949   // CCValAssign - represent the assignment of
 950   // the return value to a location
 951   SmallVector<CCValAssign, 16> RVLocs;
 952   unsigned CC   = DAG.getMachineFunction().getFunction()->getCallingConv();
 953   bool isVarArg = DAG.getMachineFunction().getFunction()->isVarArg();
 954   DebugLoc dl = Op.getDebugLoc();
 955
 956   // CCState - Info about the registers and stack slot.
 957   CCState CCInfo(CC, isVarArg, getTargetMachine(), RVLocs);
 958
 959   // Analize return values of ISD::RET
 960   CCInfo.AnalyzeReturn(Op.getNode(), RetCC_Mips);
 961
 962   // If this is the first return lowered for this function, add
 963   // the regs to the liveout set for the function.
 964   if (DAG.getMachineFunction().getRegInfo().liveout_empty()) {
 965     for (unsigned i = 0; i != RVLocs.size(); ++i)
 966       if (RVLocs[i].isRegLoc())
 967         DAG.getMachineFunction().getRegInfo().addLiveOut(RVLocs[i].getLocReg());
 968   }
 969
 970   // The chain is always operand #0
 971   SDValue Chain = Op.getOperand(0);
 972   SDValue Flag;
 973
 974   // Copy the result values into the output registers.
 975   for (unsigned i = 0; i != RVLocs.size(); ++i) {
 976     CCValAssign &VA = RVLocs[i];
 977     assert(VA.isRegLoc() && "Can only return in registers!");
 978
 979     // ISD::RET => ret chain, (regnum1,val1), ...
 980     // So i*2+1 index only the regnums
 981     Chain = DAG.getCopyToReg(Chain, dl, VA.getLocReg(),
 982                              Op.getOperand(i*2+1), Flag);
 983
 984     // guarantee that all emitted copies are
 985     // stuck together, avoiding something bad
 986     Flag = Chain.getValue(1);
 987   }
 988
 989   // The mips ABIs for returning structs by value requires that we copy
 990   // the sret argument into $v0 for the return. We saved the argument into
 991   // a virtual register in the entry block, so now we copy the value out
 992   // and into $v0.
 993   if (DAG.getMachineFunction().getFunction()->hasStructRetAttr()) {
 994     MachineFunction &MF      = DAG.getMachineFunction();
 995     MipsFunctionInfo *MipsFI = MF.getInfo<MipsFunctionInfo>();
 996     unsigned Reg = MipsFI->getSRetReturnReg();
 997
 998     if (!Reg)
 999       assert(0 && "sret virtual register not created in the entry block");
1000     SDValue Val = DAG.getCopyFromReg(Chain, dl, Reg, getPointerTy());
1001
1002     Chain = DAG.getCopyToReg(Chain, dl, Mips::V0, Val, Flag);
1003     Flag = Chain.getValue(1);
1004   }
1005
1006   // Return on Mips is always a "jr $ra"
1007   if (Flag.getNode())
1008     return DAG.getNode(MipsISD::Ret, dl, MVT::Other,
1009                        Chain, DAG.getRegister(Mips::RA, MVT::i32), Flag);
1010   else // Return Void
1011     return DAG.getNode(MipsISD::Ret, dl, MVT::Other,
1012                        Chain, DAG.getRegister(Mips::RA, MVT::i32));
1013 }
1014
1015 //===----------------------------------------------------------------------===//
1016 //                           Mips Inline Assembly Support
1017 //===----------------------------------------------------------------------===//
1018
1019 /// getConstraintType - Given a constraint letter, return the type of
1020 /// constraint it is for this target.
1021 MipsTargetLowering::ConstraintType MipsTargetLowering::
1022 getConstraintType(const std::string &Constraint) const
1023 {
1024   // Mips specific constrainy
1025   // GCC config/mips/constraints.md
1026   //
1027   // 'd' : An address register. Equivalent to r
1028   //       unless generating MIPS16 code.
1029   // 'y' : Equivalent to r; retained for
1030   //       backwards compatibility.
1031   // 'f' : Floating Point registers.
1032   if (Constraint.size() == 1) {
1033     switch (Constraint[0]) {
1034       default : break;
1035       case 'd':
1036       case 'y':
1037       case 'f':
1038         return C_RegisterClass;
1039         break;
1040     }
1041   }
1042   return TargetLowering::getConstraintType(Constraint);
1043 }
1044
1045 /// getRegClassForInlineAsmConstraint - Given a constraint letter (e.g. "r"),
1046 /// return a list of registers that can be used to satisfy the constraint.
1047 /// This should only be used for C_RegisterClass constraints.
1048 std::pair<unsigned, const TargetRegisterClass*> MipsTargetLowering::
1049 getRegForInlineAsmConstraint(const std::string &Constraint, MVT VT) const
1050 {
1051   if (Constraint.size() == 1) {
1052     switch (Constraint[0]) {
1053     case 'r':
1054       return std::make_pair(0U, Mips::CPURegsRegisterClass);
1055     case 'f':
1056       if (VT == MVT::f32) {
1057         if (Subtarget->isSingleFloat())
1058           return std::make_pair(0U, Mips::FGR32RegisterClass);
1059         else
1060           return std::make_pair(0U, Mips::AFGR32RegisterClass);
1061       }
1062       if (VT == MVT::f64)
1063         if ((!Subtarget->isSingleFloat()) && (!Subtarget->isFP64bit()))
1064           return std::make_pair(0U, Mips::AFGR64RegisterClass);
1065     }
1066   }
1067   return TargetLowering::getRegForInlineAsmConstraint(Constraint, VT);
1068 }
1069
1070 /// Given a register class constraint, like 'r', if this corresponds directly
1071 /// to an LLVM register class, return a register of 0 and the register class
1072 /// pointer.
1073 std::vector<unsigned> MipsTargetLowering::
1074 getRegClassForInlineAsmConstraint(const std::string &Constraint,
1075                                   MVT VT) const
1076 {
1077   if (Constraint.size() != 1)
1078     return std::vector<unsigned>();
1079
1080   switch (Constraint[0]) {
1081     default : break;
1082     case 'r':
1083     // GCC Mips Constraint Letters
1084     case 'd':
1085     case 'y':
1086       return make_vector<unsigned>(Mips::T0, Mips::T1, Mips::T2, Mips::T3,
1087              Mips::T4, Mips::T5, Mips::T6, Mips::T7, Mips::S0, Mips::S1,
1088              Mips::S2, Mips::S3, Mips::S4, Mips::S5, Mips::S6, Mips::S7,
1089              Mips::T8, 0);
1090
1091     case 'f':
1092       if (VT == MVT::f32) {
1093         if (Subtarget->isSingleFloat())
1094           return make_vector<unsigned>(Mips::F2, Mips::F3, Mips::F4, Mips::F5,
1095                  Mips::F6, Mips::F7, Mips::F8, Mips::F9, Mips::F10, Mips::F11,
1096                  Mips::F20, Mips::F21, Mips::F22, Mips::F23, Mips::F24,
1097                  Mips::F25, Mips::F26, Mips::F27, Mips::F28, Mips::F29,
1098                  Mips::F30, Mips::F31, 0);
1099         else
1100           return make_vector<unsigned>(Mips::F2, Mips::F4, Mips::F6, Mips::F8,
1101                  Mips::F10, Mips::F20, Mips::F22, Mips::F24, Mips::F26,
1102                  Mips::F28, Mips::F30, 0);
1103       }
1104
1105       if (VT == MVT::f64)
1106         if ((!Subtarget->isSingleFloat()) && (!Subtarget->isFP64bit()))
1107           return make_vector<unsigned>(Mips::D1, Mips::D2, Mips::D3, Mips::D4,
1108                  Mips::D5, Mips::D10, Mips::D11, Mips::D12, Mips::D13,
1109                  Mips::D14, Mips::D15, 0);
1110   }
1111   return std::vector<unsigned>();
1112 }
1113
1114 bool
1115 MipsTargetLowering::isOffsetFoldingLegal(const GlobalAddressSDNode *GA) const {
1116   // The Mips target isn't yet aware of offsets.
1117   return false;
1118 }