lib/Target/Mips/MipsISelLowering.cpp

   1 //===-- MipsISelLowering.cpp - Mips DAG Lowering Implementation -----------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by Bruno Cardoso Lopes and is distributed under the
   6 // University of Illinois Open Source License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file defines the interfaces that Mips uses to lower LLVM code into a
  11 // selection DAG.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #define DEBUG_TYPE "mips-lower"
  16
  17 #include "MipsISelLowering.h"
  18 #include "MipsTargetMachine.h"
  19 #include "llvm/DerivedTypes.h"
  20 #include "llvm/Function.h"
  21 #include "llvm/Intrinsics.h"
  22 #include "llvm/CallingConv.h"
  23 #include "llvm/CodeGen/CallingConvLower.h"
  24 #include "llvm/CodeGen/MachineFrameInfo.h"
  25 #include "llvm/CodeGen/MachineFunction.h"
  26 #include "llvm/CodeGen/MachineInstrBuilder.h"
  27 #include "llvm/CodeGen/SelectionDAGISel.h"
  28 #include "llvm/CodeGen/SSARegMap.h"
  29 #include "llvm/CodeGen/ValueTypes.h"
  30 #include "llvm/Support/Debug.h"
  31 #include <queue>
  32 #include <set>
  33
  34 using namespace llvm;
  35
  36 const char *MipsTargetLowering::
  37 getTargetNodeName(unsigned Opcode) const
  38 {
  39   switch (Opcode)
  40   {
  41     case MipsISD::JmpLink   : return "MipsISD::JmpLink";
  42     case MipsISD::Hi        : return "MipsISD::Hi";
  43     case MipsISD::Lo        : return "MipsISD::Lo";
  44     case MipsISD::Ret       : return "MipsISD::Ret";
  45     case MipsISD::Add       : return "MipsISD::Add";
  46     default                 : return NULL;
  47   }
  48 }
  49
  50 MipsTargetLowering::
  51 MipsTargetLowering(MipsTargetMachine &TM): TargetLowering(TM)
  52 {
  53   // Mips does not have i1 type, so use i32 for
  54   // setcc operations results (slt, sgt, ...).
  55   setSetCCResultType(MVT::i32);
  56   setSetCCResultContents(ZeroOrOneSetCCResult);
  57
  58   // Set up the register classes
  59   addRegisterClass(MVT::i32, Mips::CPURegsRegisterClass);
  60
  61   // Custom
  62   setOperationAction(ISD::GlobalAddress, MVT::i32, Custom);
  63   setOperationAction(ISD::GlobalTLSAddress, MVT::i32, Custom);
  64   setOperationAction(ISD::RET, MVT::Other, Custom);
  65
  66   // Load extented operations for i1 types must be promoted
  67   setLoadXAction(ISD::EXTLOAD,  MVT::i1,  Promote);
  68   setLoadXAction(ISD::ZEXTLOAD, MVT::i1,  Promote);
  69   setLoadXAction(ISD::SEXTLOAD, MVT::i1,  Promote);
  70
  71   // Store operations for i1 types must be promoted
  72   setStoreXAction(MVT::i1, Promote);
  73
  74   // Mips does not have these NodeTypes below.
  75   setOperationAction(ISD::BR_JT,     MVT::Other, Expand);
  76   setOperationAction(ISD::BR_CC,     MVT::Other, Expand);
  77   setOperationAction(ISD::SELECT_CC, MVT::Other, Expand);
  78   setOperationAction(ISD::SIGN_EXTEND_INREG, MVT::i1, Expand);
  79   setOperationAction(ISD::SELECT, MVT::i32, Expand);
  80
  81   // Mips not supported intrinsics.
  82   setOperationAction(ISD::MEMMOVE, MVT::Other, Expand);
  83   setOperationAction(ISD::MEMSET, MVT::Other, Expand);
  84   setOperationAction(ISD::MEMCPY, MVT::Other, Expand);
  85
  86   setOperationAction(ISD::CTPOP, MVT::i32, Expand);
  87   setOperationAction(ISD::CTTZ , MVT::i32, Expand);
  88   setOperationAction(ISD::CTLZ , MVT::i32, Expand);
  89   setOperationAction(ISD::ROTL , MVT::i32, Expand);
  90   setOperationAction(ISD::ROTR , MVT::i32, Expand);
  91   setOperationAction(ISD::BSWAP, MVT::i32, Expand);
  92
  93   setOperationAction(ISD::SHL_PARTS, MVT::i32, Expand);
  94   setOperationAction(ISD::SRA_PARTS, MVT::i32, Expand);
  95   setOperationAction(ISD::SRL_PARTS, MVT::i32, Expand);
  96
  97   // We don't have line number support yet.
  98   setOperationAction(ISD::LOCATION, MVT::Other, Expand);
  99   setOperationAction(ISD::DEBUG_LOC, MVT::Other, Expand);
 100   setOperationAction(ISD::LABEL, MVT::Other, Expand);
 101
 102   // Use the default for now
 103   setOperationAction(ISD::STACKSAVE, MVT::Other, Expand);
 104   setOperationAction(ISD::STACKRESTORE, MVT::Other, Expand);
 105
 106   setOperationAction(ISD::ADJUST_TRAMP, MVT::i32, Expand);
 107
 108   setStackPointerRegisterToSaveRestore(Mips::SP);
 109   computeRegisterProperties();
 110 }
 111
 112
 113 SDOperand MipsTargetLowering::
 114 LowerOperation(SDOperand Op, SelectionDAG &DAG)
 115 {
 116   switch (Op.getOpcode())
 117   {
 118     case ISD::CALL:             return LowerCALL(Op, DAG);
 119     case ISD::FORMAL_ARGUMENTS: return LowerFORMAL_ARGUMENTS(Op, DAG);
 120     case ISD::RET:              return LowerRET(Op, DAG);
 121     case ISD::GlobalAddress:    return LowerGlobalAddress(Op, DAG);
 122     case ISD::GlobalTLSAddress: return LowerGlobalTLSAddress(Op, DAG);
 123   }
 124   return SDOperand();
 125 }
 126
 127 //===----------------------------------------------------------------------===//
 128 //  Lower helper functions
 129 //===----------------------------------------------------------------------===//
 130
 131 // AddLiveIn - This helper function adds the specified physical register to the
 132 // MachineFunction as a live in value.  It also creates a corresponding
 133 // virtual register for it.
 134 static unsigned
 135 AddLiveIn(MachineFunction &MF, unsigned PReg, TargetRegisterClass *RC)
 136 {
 137   assert(RC->contains(PReg) && "Not the correct regclass!");
 138   unsigned VReg = MF.getSSARegMap()->createVirtualRegister(RC);
 139   MF.addLiveIn(PReg, VReg);
 140   return VReg;
 141 }
 142
 143 //===----------------------------------------------------------------------===//
 144 //  Misc Lower Operation implementation
 145 //===----------------------------------------------------------------------===//
 146 SDOperand MipsTargetLowering::
 147 LowerGlobalAddress(SDOperand Op, SelectionDAG &DAG)
 148 {
 149   GlobalValue *GV = cast<GlobalAddressSDNode>(Op)->getGlobal();
 150
 151   SDOperand GA = DAG.getTargetGlobalAddress(GV, MVT::i32);
 152
 153   const MVT::ValueType *VTs = DAG.getNodeValueTypes(MVT::i32, MVT::Flag);
 154   SDOperand Ops[] = { GA };
 155
 156   SDOperand Hi = DAG.getNode(MipsISD::Hi, VTs, 2, Ops, 1);
 157   SDOperand Lo = DAG.getNode(MipsISD::Lo, MVT::i32, GA);
 158
 159   SDOperand InFlag = Hi.getValue(1);
 160   return DAG.getNode(MipsISD::Add, MVT::i32, Lo, Hi, InFlag);
 161 }
 162
 163 SDOperand MipsTargetLowering::
 164 LowerGlobalTLSAddress(SDOperand Op, SelectionDAG &DAG)
 165 {
 166   assert(0 && "TLS not implemented for MIPS.");
 167 }
 168
 169 //===----------------------------------------------------------------------===//
 170 //                      Calling Convention Implementation
 171 //
 172 //  The lower operations present on calling convention works on this order:
 173 //      LowerCALL (virt regs --> phys regs, virt regs --> stack)
 174 //      LowerFORMAL_ARGUMENTS (phys --> virt regs, stack --> virt regs)
 175 //      LowerRET (virt regs --> phys regs)
 176 //      LowerCALL (phys regs --> virt regs)
 177 //
 178 //===----------------------------------------------------------------------===//
 179
 180 #include "MipsGenCallingConv.inc"
 181
 182 //===----------------------------------------------------------------------===//
 183 //                  CALL Calling Convention Implementation
 184 //===----------------------------------------------------------------------===//
 185
 186 /// Mips custom CALL implementation
 187 SDOperand MipsTargetLowering::
 188 LowerCALL(SDOperand Op, SelectionDAG &DAG)
 189 {
 190   unsigned CallingConv= cast<ConstantSDNode>(Op.getOperand(1))->getValue();
 191
 192   // By now, only CallingConv::C implemented
 193   switch (CallingConv)
 194   {
 195     default:
 196       assert(0 && "Unsupported calling convention");
 197     case CallingConv::Fast:
 198     case CallingConv::C:
 199       return LowerCCCCallTo(Op, DAG, CallingConv);
 200   }
 201 }
 202
 203 /// LowerCCCCallTo - functions arguments are copied from virtual
 204 /// regs to (physical regs)/(stack frame), CALLSEQ_START and
 205 /// CALLSEQ_END are emitted.
 206 /// TODO: isVarArg, isTailCall, sret, GOT, linkage types.
 207 SDOperand MipsTargetLowering::
 208 LowerCCCCallTo(SDOperand Op, SelectionDAG &DAG, unsigned CC)
 209 {
 210   MachineFunction &MF = DAG.getMachineFunction();
 211   unsigned StackReg   = MF.getTarget().getRegisterInfo()->getFrameRegister(MF);
 212
 213   SDOperand Chain  = Op.getOperand(0);
 214   SDOperand Callee = Op.getOperand(4);
 215   bool isVarArg    = cast<ConstantSDNode>(Op.getOperand(2))->getValue() != 0;
 216
 217   MachineFrameInfo *MFI = MF.getFrameInfo();
 218
 219   // Analyze operands of the call, assigning locations to each operand.
 220   SmallVector<CCValAssign, 16> ArgLocs;
 221   CCState CCInfo(CC, isVarArg, getTargetMachine(), ArgLocs);
 222
 223   // To meet ABI, Mips must always allocate 16 bytes on
 224   // the stack (even if less than 4 are used as arguments)
 225   int VTsize = MVT::getSizeInBits(MVT::i32)/8;
 226   MFI->CreateFixedObject(VTsize, -(VTsize*3));
 227
 228   CCInfo.AnalyzeCallOperands(Op.Val, CC_Mips);
 229
 230   // Get a count of how many bytes are to be pushed on the stack.
 231   unsigned NumBytes = CCInfo.getNextStackOffset();
 232   Chain = DAG.getCALLSEQ_START(Chain,DAG.getConstant(NumBytes,
 233                                  getPointerTy()));
 234
 235   SmallVector<std::pair<unsigned, SDOperand>, 8> RegsToPass;
 236   SmallVector<SDOperand, 8> MemOpChains;
 237
 238   SDOperand StackPtr;
 239
 240   // Walk the register/memloc assignments, inserting copies/loads.
 241   for (unsigned i = 0, e = ArgLocs.size(); i != e; ++i) {
 242     CCValAssign &VA = ArgLocs[i];
 243
 244     // Arguments start after the 5 first operands of ISD::CALL
 245     SDOperand Arg = Op.getOperand(5+2*VA.getValNo());
 246
 247     // Promote the value if needed.
 248     switch (VA.getLocInfo()) {
 249       default: assert(0 && "Unknown loc info!");
 250       case CCValAssign::Full: break;
 251       case CCValAssign::SExt:
 252         Arg = DAG.getNode(ISD::SIGN_EXTEND, VA.getLocVT(), Arg);
 253         break;
 254       case CCValAssign::ZExt:
 255         Arg = DAG.getNode(ISD::ZERO_EXTEND, VA.getLocVT(), Arg);
 256         break;
 257       case CCValAssign::AExt:
 258         Arg = DAG.getNode(ISD::ANY_EXTEND, VA.getLocVT(), Arg);
 259         break;
 260     }
 261
 262     // Arguments that can be passed on register,
 263     // must be kept at RegsToPass vector
 264     if (VA.isRegLoc()) {
 265       RegsToPass.push_back(std::make_pair(VA.getLocReg(), Arg));
 266     } else {
 267
 268       assert(VA.isMemLoc());
 269
 270       if (StackPtr.Val == 0)
 271         StackPtr = DAG.getRegister(StackReg, getPointerTy());
 272
 273       // Create the frame index object for this incoming parameter
 274       // This guarantees that when allocating Local Area our room
 275       // will not be overwritten.
 276       int FI = MFI->CreateFixedObject(MVT::getSizeInBits(VA.getValVT())/8,
 277                                       -(16 + VA.getLocMemOffset()) );
 278
 279       SDOperand PtrOff = DAG.getFrameIndex(FI,getPointerTy());
 280
 281       // emit ISD::STORE whichs stores the
 282       // parameter value to a stack Location
 283       MemOpChains.push_back(DAG.getStore(Chain, Arg, PtrOff, NULL, 0));
 284     }
 285   }
 286
 287   // Transform all store nodes into one single node because
 288   // all store nodes are independent of each other.
 289   if (!MemOpChains.empty())
 290     Chain = DAG.getNode(ISD::TokenFactor, MVT::Other,
 291                         &MemOpChains[0], MemOpChains.size());
 292
 293   // Build a sequence of copy-to-reg nodes chained together with token
 294   // chain and flag operands which copy the outgoing args into registers.
 295   // The InFlag in necessary since all emited instructions must be
 296   // stuck together.
 297   SDOperand InFlag;
 298   for (unsigned i = 0, e = RegsToPass.size(); i != e; ++i) {
 299     Chain = DAG.getCopyToReg(Chain, RegsToPass[i].first,
 300                              RegsToPass[i].second, InFlag);
 301     InFlag = Chain.getValue(1);
 302   }
 303
 304   // If the callee is a GlobalAddress node (quite common, every direct
 305   // call is) turn it into a TargetGlobalAddress node so that legalize
 306   // doesn't hack it.
 307   if (GlobalAddressSDNode *G = dyn_cast<GlobalAddressSDNode>(Callee)) {
 308     Callee = DAG.getTargetGlobalAddress(G->getGlobal(), getPointerTy());
 309   } else
 310   if (ExternalSymbolSDNode *S = dyn_cast<ExternalSymbolSDNode>(Callee))
 311     Callee = DAG.getTargetExternalSymbol(S->getSymbol(), getPointerTy());
 312
 313   // MipsJmpLink = #chain, #target_address, #opt_in_flags...
 314   //             = Chain, Callee, Reg#1, Reg#2, ...
 315   //
 316   // Returns a chain & a flag for retval copy to use.
 317   SDVTList NodeTys = DAG.getVTList(MVT::Other, MVT::Flag);
 318   SmallVector<SDOperand, 8> Ops;
 319   Ops.push_back(Chain);
 320   Ops.push_back(Callee);
 321
 322   // Add argument registers to the end of the list so that they are
 323   // known live into the call.
 324   for (unsigned i = 0, e = RegsToPass.size(); i != e; ++i)
 325     Ops.push_back(DAG.getRegister(RegsToPass[i].first,
 326                                   RegsToPass[i].second.getValueType()));
 327
 328   if (InFlag.Val)
 329     Ops.push_back(InFlag);
 330
 331   Chain  = DAG.getNode(MipsISD::JmpLink, NodeTys, &Ops[0], Ops.size());
 332   InFlag = Chain.getValue(1);
 333
 334   // Create the CALLSEQ_END node.
 335   NodeTys = DAG.getVTList(MVT::Other, MVT::Flag);
 336   Ops.clear();
 337   Ops.push_back(Chain);
 338   Ops.push_back(DAG.getConstant(NumBytes, getPointerTy()));
 339   Ops.push_back(InFlag);
 340   Chain  = DAG.getNode(ISD::CALLSEQ_END, NodeTys, &Ops[0], Ops.size());
 341   InFlag = Chain.getValue(1);
 342
 343   // Handle result values, copying them out of physregs into vregs that we
 344   // return.
 345   return SDOperand(LowerCallResult(Chain, InFlag, Op.Val, CC, DAG), Op.ResNo);
 346 }
 347
 348 /// LowerCallResult - Lower the result values of an ISD::CALL into the
 349 /// appropriate copies out of appropriate physical registers.  This assumes that
 350 /// Chain/InFlag are the input chain/flag to use, and that TheCall is the call
 351 /// being lowered. Returns a SDNode with the same number of values as the
 352 /// ISD::CALL.
 353 SDNode *MipsTargetLowering::
 354 LowerCallResult(SDOperand Chain, SDOperand InFlag, SDNode *TheCall,
 355         unsigned CallingConv, SelectionDAG &DAG) {
 356
 357   bool isVarArg = cast<ConstantSDNode>(TheCall->getOperand(2))->getValue() != 0;
 358
 359   // Assign locations to each value returned by this call.
 360   SmallVector<CCValAssign, 16> RVLocs;
 361   CCState CCInfo(CallingConv, isVarArg, getTargetMachine(), RVLocs);
 362
 363   CCInfo.AnalyzeCallResult(TheCall, RetCC_Mips);
 364   SmallVector<SDOperand, 8> ResultVals;
 365
 366   // Returns void
 367   //if (!RVLocs.size())
 368   //  return Chain.Val;
 369
 370   // Copy all of the result registers out of their specified physreg.
 371   for (unsigned i = 0; i != RVLocs.size(); ++i) {
 372     Chain = DAG.getCopyFromReg(Chain, RVLocs[i].getLocReg(),
 373                                  RVLocs[i].getValVT(), InFlag).getValue(1);
 374     InFlag = Chain.getValue(2);
 375     ResultVals.push_back(Chain.getValue(0));
 376   }
 377
 378   // Merge everything together with a MERGE_VALUES node.
 379   ResultVals.push_back(Chain);
 380   return DAG.getNode(ISD::MERGE_VALUES, TheCall->getVTList(),
 381                        &ResultVals[0], ResultVals.size()).Val;
 382 }
 383
 384 //===----------------------------------------------------------------------===//
 385 //             FORMAL_ARGUMENTS Calling Convention Implementation
 386 //===----------------------------------------------------------------------===//
 387
 388 /// Mips custom FORMAL_ARGUMENTS implementation
 389 SDOperand MipsTargetLowering::
 390 LowerFORMAL_ARGUMENTS(SDOperand Op, SelectionDAG &DAG)
 391 {
 392   unsigned CC = cast<ConstantSDNode>(Op.getOperand(1))->getValue();
 393   switch(CC)
 394   {
 395     default:
 396       assert(0 && "Unsupported calling convention");
 397     case CallingConv::C:
 398       return LowerCCCArguments(Op, DAG);
 399   }
 400 }
 401
 402 /// LowerCCCArguments - transform physical registers into
 403 /// virtual registers and generate load operations for
 404 /// arguments places on the stack.
 405 /// TODO: isVarArg, sret
 406 SDOperand MipsTargetLowering::
 407 LowerCCCArguments(SDOperand Op, SelectionDAG &DAG)
 408 {
 409   SDOperand Root        = Op.getOperand(0);
 410   MachineFunction &MF   = DAG.getMachineFunction();
 411   MachineFrameInfo *MFI = MF.getFrameInfo();
 412
 413   bool isVarArg = cast<ConstantSDNode>(Op.getOperand(2))->getValue() != 0;
 414   unsigned CC   = DAG.getMachineFunction().getFunction()->getCallingConv();
 415
 416   unsigned StackReg = MF.getTarget().getRegisterInfo()->getFrameRegister(MF);
 417
 418   // Assign locations to all of the incoming arguments.
 419   SmallVector<CCValAssign, 16> ArgLocs;
 420   CCState CCInfo(CC, isVarArg, getTargetMachine(), ArgLocs);
 421
 422   CCInfo.AnalyzeFormalArguments(Op.Val, CC_Mips);
 423   SmallVector<SDOperand, 8> ArgValues;
 424   SDOperand StackPtr;
 425
 426   for (unsigned i = 0, e = ArgLocs.size(); i != e; ++i) {
 427
 428     CCValAssign &VA = ArgLocs[i];
 429
 430     // Arguments stored on registers
 431     if (VA.isRegLoc()) {
 432       MVT::ValueType RegVT = VA.getLocVT();
 433       TargetRegisterClass *RC;
 434
 435       if (RegVT == MVT::i32)
 436         RC = Mips::CPURegsRegisterClass;
 437       else
 438         assert(0 && "support only Mips::CPURegsRegisterClass");
 439
 440
 441       // Transform the arguments stored on
 442       // physical registers into virtual ones
 443       unsigned Reg = AddLiveIn(DAG.getMachineFunction(), VA.getLocReg(), RC);
 444       SDOperand ArgValue = DAG.getCopyFromReg(Root, Reg, RegVT);
 445
 446       // If this is an 8 or 16-bit value, it is really passed promoted
 447       // to 32 bits.  Insert an assert[sz]ext to capture this, then
 448       // truncate to the right size.
 449       if (VA.getLocInfo() == CCValAssign::SExt)
 450         ArgValue = DAG.getNode(ISD::AssertSext, RegVT, ArgValue,
 451                                DAG.getValueType(VA.getValVT()));
 452       else if (VA.getLocInfo() == CCValAssign::ZExt)
 453         ArgValue = DAG.getNode(ISD::AssertZext, RegVT, ArgValue,
 454                                DAG.getValueType(VA.getValVT()));
 455
 456       if (VA.getLocInfo() != CCValAssign::Full)
 457         ArgValue = DAG.getNode(ISD::TRUNCATE, VA.getValVT(), ArgValue);
 458
 459       ArgValues.push_back(ArgValue);
 460
 461       // To meet ABI, when VARARGS are passed on registers, the registers
 462       // containt must be written to the their always reserved home location
 463       // on the stack.
 464       if (isVarArg) {
 465
 466         if (StackPtr.Val == 0)
 467           StackPtr = DAG.getRegister(StackReg, getPointerTy());
 468
 469         // Create the frame index object for this incoming parameter
 470         // The first 16 bytes are reserved.
 471         int FI = MFI->CreateFixedObject(MVT::getSizeInBits(VA.getValVT())/8,
 472                                         i*4);
 473         SDOperand PtrOff = DAG.getFrameIndex(FI, getPointerTy());
 474
 475         // emit ISD::STORE whichs stores the
 476         // parameter value to a stack Location
 477         ArgValues.push_back(DAG.getStore(Root, ArgValue, PtrOff, NULL, 0));
 478       }
 479
 480     } else {
 481       // sanity check
 482       assert(VA.isMemLoc());
 483
 484       // Create the frame index object for this incoming parameter...
 485       int FI = MFI->CreateFixedObject(MVT::getSizeInBits(VA.getValVT())/8,
 486                                       (16 + VA.getLocMemOffset()));
 487
 488       // Create load nodes to retrieve arguments from the stack
 489       SDOperand FIN = DAG.getFrameIndex(FI, getPointerTy());
 490       ArgValues.push_back(DAG.getLoad(VA.getValVT(), Root, FIN, NULL, 0));
 491     }
 492   }
 493   ArgValues.push_back(Root);
 494
 495   // Return the new list of results.
 496   return DAG.getNode(ISD::MERGE_VALUES, Op.Val->getVTList(),
 497                      &ArgValues[0], ArgValues.size()).getValue(Op.ResNo);
 498 }
 499
 500 //===----------------------------------------------------------------------===//
 501 //               Return Value Calling Convention Implementation
 502 //===----------------------------------------------------------------------===//
 503
 504 SDOperand MipsTargetLowering::
 505 LowerRET(SDOperand Op, SelectionDAG &DAG)
 506 {
 507   // CCValAssign - represent the assignment of
 508   // the return value to a location
 509   SmallVector<CCValAssign, 16> RVLocs;
 510   unsigned CC   = DAG.getMachineFunction().getFunction()->getCallingConv();
 511   bool isVarArg = DAG.getMachineFunction().getFunction()->isVarArg();
 512
 513   // CCState - Info about the registers and stack slot.
 514   CCState CCInfo(CC, isVarArg, getTargetMachine(), RVLocs);
 515
 516   // Analize return values of ISD::RET
 517   CCInfo.AnalyzeReturn(Op.Val, RetCC_Mips);
 518
 519   // If this is the first return lowered for this function, add
 520   // the regs to the liveout set for the function.
 521   if (DAG.getMachineFunction().liveout_empty()) {
 522     for (unsigned i = 0; i != RVLocs.size(); ++i)
 523       if (RVLocs[i].isRegLoc())
 524         DAG.getMachineFunction().addLiveOut(RVLocs[i].getLocReg());
 525   }
 526
 527   // The chain is always operand #0
 528   SDOperand Chain = Op.getOperand(0);
 529   SDOperand Flag;
 530
 531   // Copy the result values into the output registers.
 532   for (unsigned i = 0; i != RVLocs.size(); ++i) {
 533     CCValAssign &VA = RVLocs[i];
 534     assert(VA.isRegLoc() && "Can only return in registers!");
 535
 536     // ISD::RET => ret chain, (regnum1,val1), ...
 537     // So i*2+1 index only the regnums
 538     Chain = DAG.getCopyToReg(Chain, VA.getLocReg(),
 539                                  Op.getOperand(i*2+1), Flag);
 540
 541     // guarantee that all emitted copies are
 542     // stuck together, avoiding something bad
 543     Flag = Chain.getValue(1);
 544   }
 545
 546   // Return on Mips is always a "jr $ra"
 547   if (Flag.Val)
 548     return DAG.getNode(MipsISD::Ret, MVT::Other,
 549                            Chain, DAG.getRegister(Mips::RA, MVT::i32), Flag);
 550   else // Return Void
 551     return DAG.getNode(MipsISD::Ret, MVT::Other,
 552                            Chain, DAG.getRegister(Mips::RA, MVT::i32));
 553 }