lib/Target/Mips/MipsISelLowering.cpp

   1 //===-- MipsISelLowering.cpp - Mips DAG Lowering Implementation -----------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file defines the interfaces that Mips uses to lower LLVM code into a
  11 // selection DAG.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #define DEBUG_TYPE "mips-lower"
  16
  17 #include "MipsISelLowering.h"
  18 #include "MipsMachineFunction.h"
  19 #include "MipsTargetMachine.h"
  20 #include "MipsSubtarget.h"
  21 #include "llvm/DerivedTypes.h"
  22 #include "llvm/Function.h"
  23 #include "llvm/GlobalVariable.h"
  24 #include "llvm/Intrinsics.h"
  25 #include "llvm/CallingConv.h"
  26 #include "llvm/CodeGen/CallingConvLower.h"
  27 #include "llvm/CodeGen/MachineFrameInfo.h"
  28 #include "llvm/CodeGen/MachineFunction.h"
  29 #include "llvm/CodeGen/MachineInstrBuilder.h"
  30 #include "llvm/CodeGen/MachineRegisterInfo.h"
  31 #include "llvm/CodeGen/SelectionDAGISel.h"
  32 #include "llvm/CodeGen/ValueTypes.h"
  33 #include "llvm/Support/Debug.h"
  34 #include <queue>
  35 #include <set>
  36
  37 using namespace llvm;
  38
  39 const char *MipsTargetLowering::
  40 getTargetNodeName(unsigned Opcode) const
  41 {
  42   switch (Opcode)
  43   {
  44     case MipsISD::JmpLink    : return "MipsISD::JmpLink";
  45     case MipsISD::Hi         : return "MipsISD::Hi";
  46     case MipsISD::Lo         : return "MipsISD::Lo";
  47     case MipsISD::GPRel      : return "MipsISD::GPRel";
  48     case MipsISD::Ret        : return "MipsISD::Ret";
  49     case MipsISD::SelectCC   : return "MipsISD::SelectCC";
  50     case MipsISD::FPSelectCC : return "MipsISD::FPSelectCC";
  51     case MipsISD::FPBrcond   : return "MipsISD::FPBrcond";
  52     case MipsISD::FPCmp      : return "MipsISD::FPCmp";
  53     default                  : return NULL;
  54   }
  55 }
  56
  57 MipsTargetLowering::
  58 MipsTargetLowering(MipsTargetMachine &TM): TargetLowering(TM)
  59 {
  60   Subtarget = &TM.getSubtarget<MipsSubtarget>();
  61
  62   // Mips does not have i1 type, so use i32 for
  63   // setcc operations results (slt, sgt, ...).
  64   setSetCCResultContents(ZeroOrOneSetCCResult);
  65
  66   // JumpTable targets must use GOT when using PIC_
  67   setUsesGlobalOffsetTable(true);
  68
  69   // Set up the register classes
  70   addRegisterClass(MVT::i32, Mips::CPURegsRegisterClass);
  71
  72   // When dealing with single precision only, use libcalls
  73   if (!Subtarget->isSingleFloat()) {
  74     addRegisterClass(MVT::f32, Mips::AFGR32RegisterClass);
  75     if (!Subtarget->isFP64bit())
  76       addRegisterClass(MVT::f64, Mips::AFGR64RegisterClass);
  77   } else
  78     addRegisterClass(MVT::f32, Mips::FGR32RegisterClass);
  79
  80   // Legal fp constants
  81   addLegalFPImmediate(APFloat(+0.0f));
  82
  83   // Load extented operations for i1 types must be promoted
  84   setLoadXAction(ISD::EXTLOAD,  MVT::i1,  Promote);
  85   setLoadXAction(ISD::ZEXTLOAD, MVT::i1,  Promote);
  86   setLoadXAction(ISD::SEXTLOAD, MVT::i1,  Promote);
  87
  88   // Used by legalize types to correctly generate the setcc result.
  89   // Without this, every float setcc comes with a AND with the result,
  90   // we don't want this, since the fpcmp result goes to a flag register,
  91   // which is used implicitly by brcond and select operations.
  92   AddPromotedToType(ISD::SETCC, MVT::i1, MVT::i32);
  93
  94   // Mips Custom Operations
  95   setOperationAction(ISD::GlobalAddress,    MVT::i32,   Custom);
  96   setOperationAction(ISD::GlobalTLSAddress, MVT::i32,   Custom);
  97   setOperationAction(ISD::RET,              MVT::Other, Custom);
  98   setOperationAction(ISD::JumpTable,        MVT::i32,   Custom);
  99   setOperationAction(ISD::ConstantPool,     MVT::i32,   Custom);
 100   setOperationAction(ISD::SELECT,           MVT::f32,   Custom);
 101   setOperationAction(ISD::SELECT,           MVT::i32,   Custom);
 102   setOperationAction(ISD::SELECT_CC,        MVT::i32,   Custom);
 103   setOperationAction(ISD::SETCC,            MVT::f32,   Custom);
 104   setOperationAction(ISD::BRCOND,           MVT::Other, Custom);
 105
 106   // We custom lower AND to handle the case where the DAG contain 'ands'
 107   // setcc results with fp operands. This is necessary since the result
 108   // from these are in a flag register (FCR31).
 109   setOperationAction(ISD::AND,              MVT::i32,   Custom);
 110
 111   // Operations not directly supported by Mips.
 112   setOperationAction(ISD::BR_JT,             MVT::Other, Expand);
 113   setOperationAction(ISD::BR_CC,             MVT::Other, Expand);
 114   setOperationAction(ISD::SELECT_CC,         MVT::Other, Expand);
 115   setOperationAction(ISD::UINT_TO_FP,        MVT::i32,   Expand);
 116   setOperationAction(ISD::FP_TO_UINT,        MVT::i32,   Expand);
 117   setOperationAction(ISD::SIGN_EXTEND_INREG, MVT::i1,    Expand);
 118   setOperationAction(ISD::CTPOP,             MVT::i32,   Expand);
 119   setOperationAction(ISD::CTTZ,              MVT::i32,   Expand);
 120   setOperationAction(ISD::CTLZ,              MVT::i32,   Expand);
 121   setOperationAction(ISD::ROTL,              MVT::i32,   Expand);
 122   setOperationAction(ISD::ROTR,              MVT::i32,   Expand);
 123   setOperationAction(ISD::BSWAP,             MVT::i32,   Expand);
 124   setOperationAction(ISD::SHL_PARTS,         MVT::i32,   Expand);
 125   setOperationAction(ISD::SRA_PARTS,         MVT::i32,   Expand);
 126   setOperationAction(ISD::SRL_PARTS,         MVT::i32,   Expand);
 127   setOperationAction(ISD::FCOPYSIGN,         MVT::f32,   Expand);
 128
 129   // We don't have line number support yet.
 130   setOperationAction(ISD::DBG_STOPPOINT,     MVT::Other, Expand);
 131   setOperationAction(ISD::DEBUG_LOC,         MVT::Other, Expand);
 132   setOperationAction(ISD::DBG_LABEL,         MVT::Other, Expand);
 133   setOperationAction(ISD::EH_LABEL,          MVT::Other, Expand);
 134
 135   // Use the default for now
 136   setOperationAction(ISD::STACKSAVE,         MVT::Other, Expand);
 137   setOperationAction(ISD::STACKRESTORE,      MVT::Other, Expand);
 138   setOperationAction(ISD::MEMBARRIER,        MVT::Other, Expand);
 139
 140   if (Subtarget->isSingleFloat())
 141     setOperationAction(ISD::SELECT_CC, MVT::f64, Expand);
 142
 143   if (!Subtarget->hasSEInReg()) {
 144     setOperationAction(ISD::SIGN_EXTEND_INREG, MVT::i8,  Expand);
 145     setOperationAction(ISD::SIGN_EXTEND_INREG, MVT::i16, Expand);
 146   }
 147
 148   setStackPointerRegisterToSaveRestore(Mips::SP);
 149   computeRegisterProperties();
 150 }
 151
 152
 153 MVT MipsTargetLowering::getSetCCResultType(const SDValue &) const {
 154   return MVT::i32;
 155 }
 156
 157
 158 SDValue MipsTargetLowering::
 159 LowerOperation(SDValue Op, SelectionDAG &DAG)
 160 {
 161   switch (Op.getOpcode())
 162   {
 163     case ISD::AND:              return LowerAND(Op, DAG);
 164     case ISD::BRCOND:           return LowerBRCOND(Op, DAG);
 165     case ISD::CALL:             return LowerCALL(Op, DAG);
 166     case ISD::ConstantPool:     return LowerConstantPool(Op, DAG);
 167     case ISD::FORMAL_ARGUMENTS: return LowerFORMAL_ARGUMENTS(Op, DAG);
 168     case ISD::GlobalAddress:    return LowerGlobalAddress(Op, DAG);
 169     case ISD::GlobalTLSAddress: return LowerGlobalTLSAddress(Op, DAG);
 170     case ISD::JumpTable:        return LowerJumpTable(Op, DAG);
 171     case ISD::RET:              return LowerRET(Op, DAG);
 172     case ISD::SELECT:           return LowerSELECT(Op, DAG);
 173     case ISD::SELECT_CC:        return LowerSELECT_CC(Op, DAG);
 174     case ISD::SETCC:            return LowerSETCC(Op, DAG);
 175   }
 176   return SDValue();
 177 }
 178
 179 //===----------------------------------------------------------------------===//
 180 //  Lower helper functions
 181 //===----------------------------------------------------------------------===//
 182
 183 // AddLiveIn - This helper function adds the specified physical register to the
 184 // MachineFunction as a live in value.  It also creates a corresponding
 185 // virtual register for it.
 186 static unsigned
 187 AddLiveIn(MachineFunction &MF, unsigned PReg, TargetRegisterClass *RC)
 188 {
 189   assert(RC->contains(PReg) && "Not the correct regclass!");
 190   unsigned VReg = MF.getRegInfo().createVirtualRegister(RC);
 191   MF.getRegInfo().addLiveIn(PReg, VReg);
 192   return VReg;
 193 }
 194
 195 // A address must be loaded from a small section if its size is less than the
 196 // small section size threshold. Data in this section must be addressed using
 197 // gp_rel operator.
 198 bool MipsTargetLowering::IsInSmallSection(unsigned Size) {
 199   return (Size > 0 && (Size <= Subtarget->getSSectionThreshold()));
 200 }
 201
 202 // Discover if this global address can be placed into small data/bss section.
 203 bool MipsTargetLowering::IsGlobalInSmallSection(GlobalValue *GV)
 204 {
 205   const TargetData *TD = getTargetData();
 206   const GlobalVariable *GVA = dyn_cast<GlobalVariable>(GV);
 207
 208   if (!GVA)
 209     return false;
 210
 211   const Type *Ty = GV->getType()->getElementType();
 212   unsigned Size = TD->getABITypeSize(Ty);
 213
 214   // if this is a internal constant string, there is a special
 215   // section for it, but not in small data/bss.
 216   if (GVA->hasInitializer() && GV->hasInternalLinkage()) {
 217     Constant *C = GVA->getInitializer();
 218     const ConstantArray *CVA = dyn_cast<ConstantArray>(C);
 219     if (CVA && CVA->isCString())
 220       return false;
 221   }
 222
 223   return IsInSmallSection(Size);
 224 }
 225
 226 // Get fp branch code (not opcode) from condition code.
 227 static Mips::FPBranchCode GetFPBranchCodeFromCond(Mips::CondCode CC) {
 228   if (CC >= Mips::FCOND_F && CC <= Mips::FCOND_NGT)
 229     return Mips::BRANCH_T;
 230
 231   if (CC >= Mips::FCOND_T && CC <= Mips::FCOND_GT)
 232     return Mips::BRANCH_F;
 233
 234   return Mips::BRANCH_INVALID;
 235 }
 236
 237 static unsigned FPBranchCodeToOpc(Mips::FPBranchCode BC) {
 238   switch(BC) {
 239     default:
 240       assert(0 && "Unknown branch code");
 241     case Mips::BRANCH_T  : return Mips::BC1T;
 242     case Mips::BRANCH_F  : return Mips::BC1F;
 243     case Mips::BRANCH_TL : return Mips::BC1TL;
 244     case Mips::BRANCH_FL : return Mips::BC1FL;
 245   }
 246 }
 247
 248 static Mips::CondCode FPCondCCodeToFCC(ISD::CondCode CC) {
 249   switch (CC) {
 250   default: assert(0 && "Unknown fp condition code!");
 251   case ISD::SETEQ:
 252   case ISD::SETOEQ: return Mips::FCOND_EQ;
 253   case ISD::SETUNE: return Mips::FCOND_OGL;
 254   case ISD::SETLT:
 255   case ISD::SETOLT: return Mips::FCOND_OLT;
 256   case ISD::SETGT:
 257   case ISD::SETOGT: return Mips::FCOND_OGT;
 258   case ISD::SETLE:
 259   case ISD::SETOLE: return Mips::FCOND_OLE;
 260   case ISD::SETGE:
 261   case ISD::SETOGE: return Mips::FCOND_OGE;
 262   case ISD::SETULT: return Mips::FCOND_ULT;
 263   case ISD::SETULE: return Mips::FCOND_ULE;
 264   case ISD::SETUGT: return Mips::FCOND_UGT;
 265   case ISD::SETUGE: return Mips::FCOND_UGE;
 266   case ISD::SETUO:  return Mips::FCOND_UN;
 267   case ISD::SETO:   return Mips::FCOND_OR;
 268   case ISD::SETNE:
 269   case ISD::SETONE: return Mips::FCOND_NEQ;
 270   case ISD::SETUEQ: return Mips::FCOND_UEQ;
 271   }
 272 }
 273
 274 MachineBasicBlock *
 275 MipsTargetLowering::EmitInstrWithCustomInserter(MachineInstr *MI,
 276                                                 MachineBasicBlock *BB)
 277 {
 278   const TargetInstrInfo *TII = getTargetMachine().getInstrInfo();
 279   bool isFPCmp = false;
 280
 281   switch (MI->getOpcode()) {
 282   default: assert(false && "Unexpected instr type to insert");
 283   case Mips::Select_FCC:
 284   case Mips::Select_FCC_SO32:
 285   case Mips::Select_FCC_AS32:
 286   case Mips::Select_FCC_D32:
 287     isFPCmp = true; // FALL THROUGH
 288   case Mips::Select_CC:
 289   case Mips::Select_CC_SO32:
 290   case Mips::Select_CC_AS32:
 291   case Mips::Select_CC_D32: {
 292     // To "insert" a SELECT_CC instruction, we actually have to insert the
 293     // diamond control-flow pattern.  The incoming instruction knows the
 294     // destination vreg to set, the condition code register to branch on, the
 295     // true/false values to select between, and a branch opcode to use.
 296     const BasicBlock *LLVM_BB = BB->getBasicBlock();
 297     MachineFunction::iterator It = BB;
 298     ++It;
 299
 300     //  thisMBB:
 301     //  ...
 302     //   TrueVal = ...
 303     //   setcc r1, r2, r3
 304     //   bNE   r1, r0, copy1MBB
 305     //   fallthrough --> copy0MBB
 306     MachineBasicBlock *thisMBB  = BB;
 307     MachineFunction *F = BB->getParent();
 308     MachineBasicBlock *copy0MBB = F->CreateMachineBasicBlock(LLVM_BB);
 309     MachineBasicBlock *sinkMBB  = F->CreateMachineBasicBlock(LLVM_BB);
 310
 311     // Emit the right instruction according to the type of the operands compared
 312     if (isFPCmp) {
 313       // Find the condiction code present in the setcc operation.
 314       Mips::CondCode CC = (Mips::CondCode)MI->getOperand(4).getImm();
 315       // Get the branch opcode from the branch code.
 316       unsigned Opc = FPBranchCodeToOpc(GetFPBranchCodeFromCond(CC));
 317       BuildMI(BB, TII->get(Opc)).addMBB(sinkMBB);
 318     } else
 319       BuildMI(BB, TII->get(Mips::BNE)).addReg(MI->getOperand(1).getReg())
 320         .addReg(Mips::ZERO).addMBB(sinkMBB);
 321
 322     F->insert(It, copy0MBB);
 323     F->insert(It, sinkMBB);
 324     // Update machine-CFG edges by first adding all successors of the current
 325     // block to the new block which will contain the Phi node for the select.
 326     for(MachineBasicBlock::succ_iterator i = BB->succ_begin(),
 327         e = BB->succ_end(); i != e; ++i)
 328       sinkMBB->addSuccessor(*i);
 329     // Next, remove all successors of the current block, and add the true
 330     // and fallthrough blocks as its successors.
 331     while(!BB->succ_empty())
 332       BB->removeSuccessor(BB->succ_begin());
 333     BB->addSuccessor(copy0MBB);
 334     BB->addSuccessor(sinkMBB);
 335
 336     //  copy0MBB:
 337     //   %FalseValue = ...
 338     //   # fallthrough to sinkMBB
 339     BB = copy0MBB;
 340
 341     // Update machine-CFG edges
 342     BB->addSuccessor(sinkMBB);
 343
 344     //  sinkMBB:
 345     //   %Result = phi [ %FalseValue, copy0MBB ], [ %TrueValue, thisMBB ]
 346     //  ...
 347     BB = sinkMBB;
 348     BuildMI(BB, TII->get(Mips::PHI), MI->getOperand(0).getReg())
 349       .addReg(MI->getOperand(2).getReg()).addMBB(copy0MBB)
 350       .addReg(MI->getOperand(3).getReg()).addMBB(thisMBB);
 351
 352     F->DeleteMachineInstr(MI);   // The pseudo instruction is gone now.
 353     return BB;
 354   }
 355   }
 356 }
 357
 358 //===----------------------------------------------------------------------===//
 359 //  Misc Lower Operation implementation
 360 //===----------------------------------------------------------------------===//
 361
 362 SDValue MipsTargetLowering::
 363 LowerAND(SDValue Op, SelectionDAG &DAG)
 364 {
 365   SDValue LHS   = Op.getOperand(0);
 366   SDValue RHS   = Op.getOperand(1);
 367
 368   if (LHS.getOpcode() != MipsISD::FPCmp || RHS.getOpcode() != MipsISD::FPCmp)
 369     return Op;
 370
 371   SDValue True  = DAG.getConstant(1, MVT::i32);
 372   SDValue False = DAG.getConstant(0, MVT::i32);
 373
 374   SDValue LSEL = DAG.getNode(MipsISD::FPSelectCC, True.getValueType(),
 375                              LHS, True, False, LHS.getOperand(2));
 376   SDValue RSEL = DAG.getNode(MipsISD::FPSelectCC, True.getValueType(),
 377                              RHS, True, False, RHS.getOperand(2));
 378
 379   return DAG.getNode(ISD::AND, MVT::i32, LSEL, RSEL);
 380 }
 381
 382 SDValue MipsTargetLowering::
 383 LowerBRCOND(SDValue Op, SelectionDAG &DAG)
 384 {
 385   // The first operand is the chain, the second is the condition, the third is
 386   // the block to branch to if the condition is true.
 387   SDValue Chain = Op.getOperand(0);
 388   SDValue Dest = Op.getOperand(2);
 389
 390   if (Op.getOperand(1).getOpcode() != MipsISD::FPCmp)
 391     return Op;
 392
 393   SDValue CondRes = Op.getOperand(1);
 394   SDValue CCNode  = CondRes.getOperand(2);
 395   Mips::CondCode CC = (Mips::CondCode)cast<ConstantSDNode>(CCNode)->getValue();
 396   SDValue BrCode = DAG.getConstant(GetFPBranchCodeFromCond(CC), MVT::i32);
 397
 398   return DAG.getNode(MipsISD::FPBrcond, Op.getValueType(), Chain, BrCode,
 399              Dest, CondRes);
 400 }
 401
 402 SDValue MipsTargetLowering::
 403 LowerSETCC(SDValue Op, SelectionDAG &DAG)
 404 {
 405   // The operands to this are the left and right operands to compare (ops #0,
 406   // and #1) and the condition code to compare them with (op #2) as a
 407   // CondCodeSDNode.
 408   SDValue LHS = Op.getOperand(0);
 409   SDValue RHS = Op.getOperand(1);
 410
 411   ISD::CondCode CC = cast<CondCodeSDNode>(Op.getOperand(2))->get();
 412
 413   return DAG.getNode(MipsISD::FPCmp, Op.getValueType(), LHS, RHS,
 414                  DAG.getConstant(FPCondCCodeToFCC(CC), MVT::i32));
 415 }
 416
 417 SDValue MipsTargetLowering::
 418 LowerSELECT(SDValue Op, SelectionDAG &DAG)
 419 {
 420   SDValue Cond  = Op.getOperand(0);
 421   SDValue True  = Op.getOperand(1);
 422   SDValue False = Op.getOperand(2);
 423
 424   // if the incomming condition comes from fpcmp, the select
 425   // operation must use FPSelectCC, otherwise SelectCC.
 426   if (Cond.getOpcode() != MipsISD::FPCmp)
 427     return DAG.getNode(MipsISD::SelectCC, True.getValueType(),
 428                        Cond, True, False);
 429
 430   SDValue CCNode = Cond.getOperand(2);
 431   return DAG.getNode(MipsISD::FPSelectCC, True.getValueType(),
 432                      Cond, True, False, CCNode);
 433 }
 434
 435 SDValue MipsTargetLowering::
 436 LowerSELECT_CC(SDValue Op, SelectionDAG &DAG)
 437 {
 438   SDValue LHS   = Op.getOperand(0);
 439   SDValue RHS   = Op.getOperand(1);
 440   SDValue True  = Op.getOperand(2);
 441   SDValue False = Op.getOperand(3);
 442   SDValue CC    = Op.getOperand(4);
 443
 444   SDValue SetCCRes = DAG.getNode(ISD::SETCC, LHS.getValueType(), LHS, RHS, CC);
 445   return DAG.getNode(MipsISD::SelectCC, True.getValueType(),
 446                      SetCCRes, True, False);
 447 }
 448
 449 SDValue MipsTargetLowering::
 450 LowerGlobalAddress(SDValue Op, SelectionDAG &DAG)
 451 {
 452   GlobalValue *GV = cast<GlobalAddressSDNode>(Op)->getGlobal();
 453   SDValue GA = DAG.getTargetGlobalAddress(GV, MVT::i32);
 454
 455   if (!Subtarget->hasABICall()) {
 456     const MVT *VTs = DAG.getNodeValueTypes(MVT::i32);
 457     SDValue Ops[] = { GA };
 458     // %gp_rel relocation
 459     if (!isa<Function>(GV) && IsGlobalInSmallSection(GV)) {
 460       SDValue GPRelNode = DAG.getNode(MipsISD::GPRel, VTs, 1, Ops, 1);
 461       SDValue GOT = DAG.getNode(ISD::GLOBAL_OFFSET_TABLE, MVT::i32);
 462       return DAG.getNode(ISD::ADD, MVT::i32, GOT, GPRelNode);
 463     }
 464     // %hi/%lo relocation
 465     SDValue HiPart = DAG.getNode(MipsISD::Hi, VTs, 1, Ops, 1);
 466     SDValue Lo = DAG.getNode(MipsISD::Lo, MVT::i32, GA);
 467     return DAG.getNode(ISD::ADD, MVT::i32, HiPart, Lo);
 468
 469   } else { // Abicall relocations, TODO: make this cleaner.
 470     SDValue ResNode = DAG.getLoad(MVT::i32, DAG.getEntryNode(), GA, NULL, 0);
 471     // On functions and global targets not internal linked only
 472     // a load from got/GP is necessary for PIC to work.
 473     if (!GV->hasInternalLinkage() || isa<Function>(GV))
 474       return ResNode;
 475     SDValue Lo = DAG.getNode(MipsISD::Lo, MVT::i32, GA);
 476     return DAG.getNode(ISD::ADD, MVT::i32, ResNode, Lo);
 477   }
 478
 479   assert(0 && "Dont know how to handle GlobalAddress");
 480   return SDValue(0,0);
 481 }
 482
 483 SDValue MipsTargetLowering::
 484 LowerGlobalTLSAddress(SDValue Op, SelectionDAG &DAG)
 485 {
 486   assert(0 && "TLS not implemented for MIPS.");
 487   return SDValue(); // Not reached
 488 }
 489
 490 SDValue MipsTargetLowering::
 491 LowerJumpTable(SDValue Op, SelectionDAG &DAG)
 492 {
 493   SDValue ResNode;
 494   SDValue HiPart;
 495
 496   MVT PtrVT = Op.getValueType();
 497   JumpTableSDNode *JT  = cast<JumpTableSDNode>(Op);
 498   SDValue JTI = DAG.getTargetJumpTable(JT->getIndex(), PtrVT);
 499
 500   if (getTargetMachine().getRelocationModel() != Reloc::PIC_) {
 501     const MVT *VTs = DAG.getNodeValueTypes(MVT::i32);
 502     SDValue Ops[] = { JTI };
 503     HiPart = DAG.getNode(MipsISD::Hi, VTs, 1, Ops, 1);
 504   } else // Emit Load from Global Pointer
 505     HiPart = DAG.getLoad(MVT::i32, DAG.getEntryNode(), JTI, NULL, 0);
 506
 507   SDValue Lo = DAG.getNode(MipsISD::Lo, MVT::i32, JTI);
 508   ResNode = DAG.getNode(ISD::ADD, MVT::i32, HiPart, Lo);
 509
 510   return ResNode;
 511 }
 512
 513 SDValue MipsTargetLowering::
 514 LowerConstantPool(SDValue Op, SelectionDAG &DAG)
 515 {
 516   SDValue ResNode;
 517   ConstantPoolSDNode *N = cast<ConstantPoolSDNode>(Op);
 518   Constant *C = N->getConstVal();
 519   SDValue CP = DAG.getTargetConstantPool(C, MVT::i32, N->getAlignment());
 520
 521   // gp_rel relocation
 522   // FIXME: we should reference the constant pool using small data sections,
 523   // but the asm printer currently doens't support this feature without
 524   // hacking it. This feature should come soon so we can uncomment the
 525   // stuff below.
 526   //if (!Subtarget->hasABICall() &&
 527   //    IsInSmallSection(getTargetData()->getABITypeSize(C->getType()))) {
 528   //  SDValue GPRelNode = DAG.getNode(MipsISD::GPRel, MVT::i32, CP);
 529   //  SDValue GOT = DAG.getNode(ISD::GLOBAL_OFFSET_TABLE, MVT::i32);
 530   //  ResNode = DAG.getNode(ISD::ADD, MVT::i32, GOT, GPRelNode);
 531   //} else { // %hi/%lo relocation
 532     SDValue HiPart = DAG.getNode(MipsISD::Hi, MVT::i32, CP);
 533     SDValue Lo = DAG.getNode(MipsISD::Lo, MVT::i32, CP);
 534     ResNode = DAG.getNode(ISD::ADD, MVT::i32, HiPart, Lo);
 535   //}
 536
 537   return ResNode;
 538 }
 539
 540 //===----------------------------------------------------------------------===//
 541 //                      Calling Convention Implementation
 542 //
 543 //  The lower operations present on calling convention works on this order:
 544 //      LowerCALL (virt regs --> phys regs, virt regs --> stack)
 545 //      LowerFORMAL_ARGUMENTS (phys --> virt regs, stack --> virt regs)
 546 //      LowerRET (virt regs --> phys regs)
 547 //      LowerCALL (phys regs --> virt regs)
 548 //
 549 //===----------------------------------------------------------------------===//
 550
 551 #include "MipsGenCallingConv.inc"
 552
 553 //===----------------------------------------------------------------------===//
 554 //                  CALL Calling Convention Implementation
 555 //===----------------------------------------------------------------------===//
 556
 557 /// Mips custom CALL implementation
 558 SDValue MipsTargetLowering::
 559 LowerCALL(SDValue Op, SelectionDAG &DAG)
 560 {
 561   unsigned CallingConv = cast<ConstantSDNode>(Op.getOperand(1))->getValue();
 562
 563   // By now, only CallingConv::C implemented
 564   switch (CallingConv) {
 565     default:
 566       assert(0 && "Unsupported calling convention");
 567     case CallingConv::Fast:
 568     case CallingConv::C:
 569       return LowerCCCCallTo(Op, DAG, CallingConv);
 570   }
 571 }
 572
 573 /// LowerCCCCallTo - functions arguments are copied from virtual
 574 /// regs to (physical regs)/(stack frame), CALLSEQ_START and
 575 /// CALLSEQ_END are emitted.
 576 /// TODO: isVarArg, isTailCall.
 577 SDValue MipsTargetLowering::
 578 LowerCCCCallTo(SDValue Op, SelectionDAG &DAG, unsigned CC)
 579 {
 580   MachineFunction &MF = DAG.getMachineFunction();
 581
 582   SDValue Chain  = Op.getOperand(0);
 583   SDValue Callee = Op.getOperand(4);
 584   bool isVarArg    = cast<ConstantSDNode>(Op.getOperand(2))->getValue() != 0;
 585
 586   MachineFrameInfo *MFI = MF.getFrameInfo();
 587
 588   // Analyze operands of the call, assigning locations to each operand.
 589   SmallVector<CCValAssign, 16> ArgLocs;
 590   CCState CCInfo(CC, isVarArg, getTargetMachine(), ArgLocs);
 591
 592   // To meet O32 ABI, Mips must always allocate 16 bytes on
 593   // the stack (even if less than 4 are used as arguments)
 594   if (Subtarget->isABI_O32()) {
 595     int VTsize = MVT(MVT::i32).getSizeInBits()/8;
 596     MFI->CreateFixedObject(VTsize, (VTsize*3));
 597   }
 598
 599   CCInfo.AnalyzeCallOperands(Op.Val, CC_Mips);
 600
 601   // Get a count of how many bytes are to be pushed on the stack.
 602   unsigned NumBytes = CCInfo.getNextStackOffset();
 603   Chain = DAG.getCALLSEQ_START(Chain,DAG.getConstant(NumBytes,
 604                                  getPointerTy()));
 605
 606   // With EABI is it possible to have 16 args on registers.
 607   SmallVector<std::pair<unsigned, SDValue>, 16> RegsToPass;
 608   SmallVector<SDValue, 8> MemOpChains;
 609
 610   // First/LastArgStackLoc contains the first/last
 611   // "at stack" argument location.
 612   int LastArgStackLoc = 0;
 613   unsigned FirstStackArgLoc = (Subtarget->isABI_EABI() ? 0 : 16);
 614
 615   // Walk the register/memloc assignments, inserting copies/loads.
 616   for (unsigned i = 0, e = ArgLocs.size(); i != e; ++i) {
 617     CCValAssign &VA = ArgLocs[i];
 618
 619     // Arguments start after the 5 first operands of ISD::CALL
 620     SDValue Arg = Op.getOperand(5+2*VA.getValNo());
 621
 622     // Promote the value if needed.
 623     switch (VA.getLocInfo()) {
 624     default: assert(0 && "Unknown loc info!");
 625     case CCValAssign::Full: break;
 626     case CCValAssign::SExt:
 627       Arg = DAG.getNode(ISD::SIGN_EXTEND, VA.getLocVT(), Arg);
 628       break;
 629     case CCValAssign::ZExt:
 630       Arg = DAG.getNode(ISD::ZERO_EXTEND, VA.getLocVT(), Arg);
 631       break;
 632     case CCValAssign::AExt:
 633       Arg = DAG.getNode(ISD::ANY_EXTEND, VA.getLocVT(), Arg);
 634       break;
 635     }
 636
 637     // Arguments that can be passed on register must be kept at
 638     // RegsToPass vector
 639     if (VA.isRegLoc()) {
 640       RegsToPass.push_back(std::make_pair(VA.getLocReg(), Arg));
 641       continue;
 642     }
 643
 644     // Register cant get to this point...
 645     assert(VA.isMemLoc());
 646
 647     // Create the frame index object for this incoming parameter
 648     // This guarantees that when allocating Local Area the firsts
 649     // 16 bytes which are alwayes reserved won't be overwritten
 650     // if O32 ABI is used. For EABI the first address is zero.
 651     LastArgStackLoc = (FirstStackArgLoc + VA.getLocMemOffset());
 652     int FI = MFI->CreateFixedObject(VA.getValVT().getSizeInBits()/8,
 653                                     LastArgStackLoc);
 654
 655     SDValue PtrOff = DAG.getFrameIndex(FI,getPointerTy());
 656
 657     // emit ISD::STORE whichs stores the
 658     // parameter value to a stack Location
 659     MemOpChains.push_back(DAG.getStore(Chain, Arg, PtrOff, NULL, 0));
 660   }
 661
 662   // Transform all store nodes into one single node because all store
 663   // nodes are independent of each other.
 664   if (!MemOpChains.empty())
 665     Chain = DAG.getNode(ISD::TokenFactor, MVT::Other,
 666                         &MemOpChains[0], MemOpChains.size());
 667
 668   // Build a sequence of copy-to-reg nodes chained together with token
 669   // chain and flag operands which copy the outgoing args into registers.
 670   // The InFlag in necessary since all emited instructions must be
 671   // stuck together.
 672   SDValue InFlag;
 673   for (unsigned i = 0, e = RegsToPass.size(); i != e; ++i) {
 674     Chain = DAG.getCopyToReg(Chain, RegsToPass[i].first,
 675                              RegsToPass[i].second, InFlag);
 676     InFlag = Chain.getValue(1);
 677   }
 678
 679   // If the callee is a GlobalAddress/ExternalSymbol node (quite common, every
 680   // direct call is) turn it into a TargetGlobalAddress/TargetExternalSymbol
 681   // node so that legalize doesn't hack it.
 682   if (GlobalAddressSDNode *G = dyn_cast<GlobalAddressSDNode>(Callee))
 683     Callee = DAG.getTargetGlobalAddress(G->getGlobal(), getPointerTy());
 684   else if (ExternalSymbolSDNode *S = dyn_cast<ExternalSymbolSDNode>(Callee))
 685     Callee = DAG.getTargetExternalSymbol(S->getSymbol(), getPointerTy());
 686
 687
 688   // MipsJmpLink = #chain, #target_address, #opt_in_flags...
 689   //             = Chain, Callee, Reg#1, Reg#2, ...
 690   //
 691   // Returns a chain & a flag for retval copy to use.
 692   SDVTList NodeTys = DAG.getVTList(MVT::Other, MVT::Flag);
 693   SmallVector<SDValue, 8> Ops;
 694   Ops.push_back(Chain);
 695   Ops.push_back(Callee);
 696
 697   // Add argument registers to the end of the list so that they are
 698   // known live into the call.
 699   for (unsigned i = 0, e = RegsToPass.size(); i != e; ++i)
 700     Ops.push_back(DAG.getRegister(RegsToPass[i].first,
 701                                   RegsToPass[i].second.getValueType()));
 702
 703   if (InFlag.Val)
 704     Ops.push_back(InFlag);
 705
 706   Chain  = DAG.getNode(MipsISD::JmpLink, NodeTys, &Ops[0], Ops.size());
 707   InFlag = Chain.getValue(1);
 708
 709   // Create the CALLSEQ_END node.
 710   Chain = DAG.getCALLSEQ_END(Chain,
 711                              DAG.getConstant(NumBytes, getPointerTy()),
 712                              DAG.getConstant(0, getPointerTy()),
 713                              InFlag);
 714   InFlag = Chain.getValue(1);
 715
 716   // Create a stack location to hold GP when PIC is used. This stack
 717   // location is used on function prologue to save GP and also after all
 718   // emited CALL's to restore GP.
 719   if (getTargetMachine().getRelocationModel() == Reloc::PIC_) {
 720       // Function can have an arbitrary number of calls, so
 721       // hold the LastArgStackLoc with the biggest offset.
 722       int FI;
 723       MipsFunctionInfo *MipsFI = MF.getInfo<MipsFunctionInfo>();
 724       if (LastArgStackLoc >= MipsFI->getGPStackOffset()) {
 725         LastArgStackLoc = (!LastArgStackLoc) ? (16) : (LastArgStackLoc+4);
 726         // Create the frame index only once. SPOffset here can be anything
 727         // (this will be fixed on processFunctionBeforeFrameFinalized)
 728         if (MipsFI->getGPStackOffset() == -1) {
 729           FI = MFI->CreateFixedObject(4, 0);
 730           MipsFI->setGPFI(FI);
 731         }
 732         MipsFI->setGPStackOffset(LastArgStackLoc);
 733       }
 734
 735       // Reload GP value.
 736       FI = MipsFI->getGPFI();
 737       SDValue FIN = DAG.getFrameIndex(FI,getPointerTy());
 738       SDValue GPLoad = DAG.getLoad(MVT::i32, Chain, FIN, NULL, 0);
 739       Chain = GPLoad.getValue(1);
 740       Chain = DAG.getCopyToReg(Chain, DAG.getRegister(Mips::GP, MVT::i32),
 741                                GPLoad, SDValue(0,0));
 742       InFlag = Chain.getValue(1);
 743   }
 744
 745   // Handle result values, copying them out of physregs into vregs that we
 746   // return.
 747   return SDValue(LowerCallResult(Chain, InFlag, Op.Val, CC, DAG), Op.ResNo);
 748 }
 749
 750 /// LowerCallResult - Lower the result values of an ISD::CALL into the
 751 /// appropriate copies out of appropriate physical registers.  This assumes that
 752 /// Chain/InFlag are the input chain/flag to use, and that TheCall is the call
 753 /// being lowered. Returns a SDNode with the same number of values as the
 754 /// ISD::CALL.
 755 SDNode *MipsTargetLowering::
 756 LowerCallResult(SDValue Chain, SDValue InFlag, SDNode *TheCall,
 757         unsigned CallingConv, SelectionDAG &DAG) {
 758
 759   bool isVarArg = cast<ConstantSDNode>(TheCall->getOperand(2))->getValue() != 0;
 760
 761   // Assign locations to each value returned by this call.
 762   SmallVector<CCValAssign, 16> RVLocs;
 763   CCState CCInfo(CallingConv, isVarArg, getTargetMachine(), RVLocs);
 764
 765   CCInfo.AnalyzeCallResult(TheCall, RetCC_Mips);
 766   SmallVector<SDValue, 8> ResultVals;
 767
 768   // Copy all of the result registers out of their specified physreg.
 769   for (unsigned i = 0; i != RVLocs.size(); ++i) {
 770     Chain = DAG.getCopyFromReg(Chain, RVLocs[i].getLocReg(),
 771                                  RVLocs[i].getValVT(), InFlag).getValue(1);
 772     InFlag = Chain.getValue(2);
 773     ResultVals.push_back(Chain.getValue(0));
 774   }
 775
 776   ResultVals.push_back(Chain);
 777
 778   // Merge everything together with a MERGE_VALUES node.
 779   return DAG.getMergeValues(TheCall->getVTList(), &ResultVals[0],
 780                             ResultVals.size()).Val;
 781 }
 782
 783 //===----------------------------------------------------------------------===//
 784 //             FORMAL_ARGUMENTS Calling Convention Implementation
 785 //===----------------------------------------------------------------------===//
 786
 787 /// Mips custom FORMAL_ARGUMENTS implementation
 788 SDValue MipsTargetLowering::
 789 LowerFORMAL_ARGUMENTS(SDValue Op, SelectionDAG &DAG)
 790 {
 791   unsigned CC = cast<ConstantSDNode>(Op.getOperand(1))->getValue();
 792   switch(CC)
 793   {
 794     default:
 795       assert(0 && "Unsupported calling convention");
 796     case CallingConv::C:
 797       return LowerCCCArguments(Op, DAG);
 798   }
 799 }
 800
 801 /// LowerCCCArguments - transform physical registers into
 802 /// virtual registers and generate load operations for
 803 /// arguments places on the stack.
 804 /// TODO: isVarArg
 805 SDValue MipsTargetLowering::
 806 LowerCCCArguments(SDValue Op, SelectionDAG &DAG)
 807 {
 808   SDValue Root        = Op.getOperand(0);
 809   MachineFunction &MF   = DAG.getMachineFunction();
 810   MachineFrameInfo *MFI = MF.getFrameInfo();
 811   MipsFunctionInfo *MipsFI = MF.getInfo<MipsFunctionInfo>();
 812
 813   bool isVarArg = cast<ConstantSDNode>(Op.getOperand(2))->getValue() != 0;
 814   unsigned CC   = DAG.getMachineFunction().getFunction()->getCallingConv();
 815
 816   unsigned StackReg = MF.getTarget().getRegisterInfo()->getFrameRegister(MF);
 817
 818   // GP must be live into PIC and non-PIC call target.
 819   AddLiveIn(MF, Mips::GP, Mips::CPURegsRegisterClass);
 820
 821   // Assign locations to all of the incoming arguments.
 822   SmallVector<CCValAssign, 16> ArgLocs;
 823   CCState CCInfo(CC, isVarArg, getTargetMachine(), ArgLocs);
 824
 825   CCInfo.AnalyzeFormalArguments(Op.Val, CC_Mips);
 826   SmallVector<SDValue, 16> ArgValues;
 827   SDValue StackPtr;
 828
 829   unsigned FirstStackArgLoc = (Subtarget->isABI_EABI() ? 0 : 16);
 830
 831   for (unsigned i = 0, e = ArgLocs.size(); i != e; ++i) {
 832
 833     CCValAssign &VA = ArgLocs[i];
 834
 835     // Arguments stored on registers
 836     if (VA.isRegLoc()) {
 837       MVT RegVT = VA.getLocVT();
 838       TargetRegisterClass *RC = 0;
 839
 840       if (RegVT == MVT::i32)
 841         RC = Mips::CPURegsRegisterClass;
 842       else if (RegVT == MVT::f32) {
 843         if (Subtarget->isSingleFloat())
 844           RC = Mips::FGR32RegisterClass;
 845         else
 846           RC = Mips::AFGR32RegisterClass;
 847       } else if (RegVT == MVT::f64) {
 848         if (!Subtarget->isSingleFloat())
 849           RC = Mips::AFGR64RegisterClass;
 850       } else
 851         assert(0 && "RegVT not supported by FORMAL_ARGUMENTS Lowering");
 852
 853       // Transform the arguments stored on
 854       // physical registers into virtual ones
 855       unsigned Reg = AddLiveIn(DAG.getMachineFunction(), VA.getLocReg(), RC);
 856       SDValue ArgValue = DAG.getCopyFromReg(Root, Reg, RegVT);
 857
 858       // If this is an 8 or 16-bit value, it is really passed promoted
 859       // to 32 bits.  Insert an assert[sz]ext to capture this, then
 860       // truncate to the right size.
 861       if (VA.getLocInfo() == CCValAssign::SExt)
 862         ArgValue = DAG.getNode(ISD::AssertSext, RegVT, ArgValue,
 863                                DAG.getValueType(VA.getValVT()));
 864       else if (VA.getLocInfo() == CCValAssign::ZExt)
 865         ArgValue = DAG.getNode(ISD::AssertZext, RegVT, ArgValue,
 866                                DAG.getValueType(VA.getValVT()));
 867
 868       if (VA.getLocInfo() != CCValAssign::Full)
 869         ArgValue = DAG.getNode(ISD::TRUNCATE, VA.getValVT(), ArgValue);
 870
 871       ArgValues.push_back(ArgValue);
 872
 873       // To meet ABI, when VARARGS are passed on registers, the registers
 874       // must have their values written to the caller stack frame.
 875       if ((isVarArg) && (Subtarget->isABI_O32())) {
 876         if (StackPtr.Val == 0)
 877           StackPtr = DAG.getRegister(StackReg, getPointerTy());
 878
 879         // The stack pointer offset is relative to the caller stack frame.
 880         // Since the real stack size is unknown here, a negative SPOffset
 881         // is used so there's a way to adjust these offsets when the stack
 882         // size get known (on EliminateFrameIndex). A dummy SPOffset is
 883         // used instead of a direct negative address (which is recorded to
 884         // be used on emitPrologue) to avoid mis-calc of the first stack
 885         // offset on PEI::calculateFrameObjectOffsets.
 886         // Arguments are always 32-bit.
 887         int FI = MFI->CreateFixedObject(4, 0);
 888         MipsFI->recordStoreVarArgsFI(FI, -(4+(i*4)));
 889         SDValue PtrOff = DAG.getFrameIndex(FI, getPointerTy());
 890
 891         // emit ISD::STORE whichs stores the
 892         // parameter value to a stack Location
 893         ArgValues.push_back(DAG.getStore(Root, ArgValue, PtrOff, NULL, 0));
 894       }
 895
 896     } else { // VA.isRegLoc()
 897
 898       // sanity check
 899       assert(VA.isMemLoc());
 900
 901       // The stack pointer offset is relative to the caller stack frame.
 902       // Since the real stack size is unknown here, a negative SPOffset
 903       // is used so there's a way to adjust these offsets when the stack
 904       // size get known (on EliminateFrameIndex). A dummy SPOffset is
 905       // used instead of a direct negative address (which is recorded to
 906       // be used on emitPrologue) to avoid mis-calc of the first stack
 907       // offset on PEI::calculateFrameObjectOffsets.
 908       // Arguments are always 32-bit.
 909       unsigned ArgSize = VA.getLocVT().getSizeInBits()/8;
 910       int FI = MFI->CreateFixedObject(ArgSize, 0);
 911       MipsFI->recordLoadArgsFI(FI, -(ArgSize+
 912         (FirstStackArgLoc + VA.getLocMemOffset())));
 913
 914       // Create load nodes to retrieve arguments from the stack
 915       SDValue FIN = DAG.getFrameIndex(FI, getPointerTy());
 916       ArgValues.push_back(DAG.getLoad(VA.getValVT(), Root, FIN, NULL, 0));
 917     }
 918   }
 919
 920   // The mips ABIs for returning structs by value requires that we copy
 921   // the sret argument into $v0 for the return. Save the argument into
 922   // a virtual register so that we can access it from the return points.
 923   if (DAG.getMachineFunction().getFunction()->hasStructRetAttr()) {
 924     unsigned Reg = MipsFI->getSRetReturnReg();
 925     if (!Reg) {
 926       Reg = MF.getRegInfo().createVirtualRegister(getRegClassFor(MVT::i32));
 927       MipsFI->setSRetReturnReg(Reg);
 928     }
 929     SDValue Copy = DAG.getCopyToReg(DAG.getEntryNode(), Reg, ArgValues[0]);
 930     Root = DAG.getNode(ISD::TokenFactor, MVT::Other, Copy, Root);
 931   }
 932
 933   ArgValues.push_back(Root);
 934
 935   // Return the new list of results.
 936   return DAG.getMergeValues(Op.Val->getVTList(), &ArgValues[0],
 937                             ArgValues.size()).getValue(Op.ResNo);
 938 }
 939
 940 //===----------------------------------------------------------------------===//
 941 //               Return Value Calling Convention Implementation
 942 //===----------------------------------------------------------------------===//
 943
 944 SDValue MipsTargetLowering::
 945 LowerRET(SDValue Op, SelectionDAG &DAG)
 946 {
 947   // CCValAssign - represent the assignment of
 948   // the return value to a location
 949   SmallVector<CCValAssign, 16> RVLocs;
 950   unsigned CC   = DAG.getMachineFunction().getFunction()->getCallingConv();
 951   bool isVarArg = DAG.getMachineFunction().getFunction()->isVarArg();
 952
 953   // CCState - Info about the registers and stack slot.
 954   CCState CCInfo(CC, isVarArg, getTargetMachine(), RVLocs);
 955
 956   // Analize return values of ISD::RET
 957   CCInfo.AnalyzeReturn(Op.Val, RetCC_Mips);
 958
 959   // If this is the first return lowered for this function, add
 960   // the regs to the liveout set for the function.
 961   if (DAG.getMachineFunction().getRegInfo().liveout_empty()) {
 962     for (unsigned i = 0; i != RVLocs.size(); ++i)
 963       if (RVLocs[i].isRegLoc())
 964         DAG.getMachineFunction().getRegInfo().addLiveOut(RVLocs[i].getLocReg());
 965   }
 966
 967   // The chain is always operand #0
 968   SDValue Chain = Op.getOperand(0);
 969   SDValue Flag;
 970
 971   // Copy the result values into the output registers.
 972   for (unsigned i = 0; i != RVLocs.size(); ++i) {
 973     CCValAssign &VA = RVLocs[i];
 974     assert(VA.isRegLoc() && "Can only return in registers!");
 975
 976     // ISD::RET => ret chain, (regnum1,val1), ...
 977     // So i*2+1 index only the regnums
 978     Chain = DAG.getCopyToReg(Chain, VA.getLocReg(), Op.getOperand(i*2+1), Flag);
 979
 980     // guarantee that all emitted copies are
 981     // stuck together, avoiding something bad
 982     Flag = Chain.getValue(1);
 983   }
 984
 985   // The mips ABIs for returning structs by value requires that we copy
 986   // the sret argument into $v0 for the return. We saved the argument into
 987   // a virtual register in the entry block, so now we copy the value out
 988   // and into $v0.
 989   if (DAG.getMachineFunction().getFunction()->hasStructRetAttr()) {
 990     MachineFunction &MF      = DAG.getMachineFunction();
 991     MipsFunctionInfo *MipsFI = MF.getInfo<MipsFunctionInfo>();
 992     unsigned Reg = MipsFI->getSRetReturnReg();
 993
 994     if (!Reg)
 995       assert(0 && "sret virtual register not created in the entry block");
 996     SDValue Val = DAG.getCopyFromReg(Chain, Reg, getPointerTy());
 997
 998     Chain = DAG.getCopyToReg(Chain, Mips::V0, Val, Flag);
 999     Flag = Chain.getValue(1);
1000   }
1001
1002   // Return on Mips is always a "jr $ra"
1003   if (Flag.Val)
1004     return DAG.getNode(MipsISD::Ret, MVT::Other,
1005                        Chain, DAG.getRegister(Mips::RA, MVT::i32), Flag);
1006   else // Return Void
1007     return DAG.getNode(MipsISD::Ret, MVT::Other,
1008                        Chain, DAG.getRegister(Mips::RA, MVT::i32));
1009 }
1010
1011 //===----------------------------------------------------------------------===//
1012 //                           Mips Inline Assembly Support
1013 //===----------------------------------------------------------------------===//
1014
1015 /// getConstraintType - Given a constraint letter, return the type of
1016 /// constraint it is for this target.
1017 MipsTargetLowering::ConstraintType MipsTargetLowering::
1018 getConstraintType(const std::string &Constraint) const
1019 {
1020   // Mips specific constrainy
1021   // GCC config/mips/constraints.md
1022   //
1023   // 'd' : An address register. Equivalent to r
1024   //       unless generating MIPS16 code.
1025   // 'y' : Equivalent to r; retained for
1026   //       backwards compatibility.
1027   // 'f' : Floating Point registers.
1028   if (Constraint.size() == 1) {
1029     switch (Constraint[0]) {
1030       default : break;
1031       case 'd':
1032       case 'y':
1033       case 'f':
1034         return C_RegisterClass;
1035         break;
1036     }
1037   }
1038   return TargetLowering::getConstraintType(Constraint);
1039 }
1040
1041 /// getRegClassForInlineAsmConstraint - Given a constraint letter (e.g. "r"),
1042 /// return a list of registers that can be used to satisfy the constraint.
1043 /// This should only be used for C_RegisterClass constraints.
1044 std::pair<unsigned, const TargetRegisterClass*> MipsTargetLowering::
1045 getRegForInlineAsmConstraint(const std::string &Constraint, MVT VT) const
1046 {
1047   if (Constraint.size() == 1) {
1048     switch (Constraint[0]) {
1049     case 'r':
1050       return std::make_pair(0U, Mips::CPURegsRegisterClass);
1051     case 'f':
1052       if (VT == MVT::f32) {
1053         if (Subtarget->isSingleFloat())
1054           return std::make_pair(0U, Mips::FGR32RegisterClass);
1055         else
1056           return std::make_pair(0U, Mips::AFGR32RegisterClass);
1057       }
1058       if (VT == MVT::f64)
1059         if ((!Subtarget->isSingleFloat()) && (!Subtarget->isFP64bit()))
1060           return std::make_pair(0U, Mips::AFGR64RegisterClass);
1061     }
1062   }
1063   return TargetLowering::getRegForInlineAsmConstraint(Constraint, VT);
1064 }
1065
1066 /// Given a register class constraint, like 'r', if this corresponds directly
1067 /// to an LLVM register class, return a register of 0 and the register class
1068 /// pointer.
1069 std::vector<unsigned> MipsTargetLowering::
1070 getRegClassForInlineAsmConstraint(const std::string &Constraint,
1071                                   MVT VT) const
1072 {
1073   if (Constraint.size() != 1)
1074     return std::vector<unsigned>();
1075
1076   switch (Constraint[0]) {
1077     default : break;
1078     case 'r':
1079     // GCC Mips Constraint Letters
1080     case 'd':
1081     case 'y':
1082       return make_vector<unsigned>(Mips::T0, Mips::T1, Mips::T2, Mips::T3,
1083              Mips::T4, Mips::T5, Mips::T6, Mips::T7, Mips::S0, Mips::S1,
1084              Mips::S2, Mips::S3, Mips::S4, Mips::S5, Mips::S6, Mips::S7,
1085              Mips::T8, 0);
1086
1087     case 'f':
1088       if (VT == MVT::f32) {
1089         if (Subtarget->isSingleFloat())
1090           return make_vector<unsigned>(Mips::F2, Mips::F3, Mips::F4, Mips::F5,
1091                  Mips::F6, Mips::F7, Mips::F8, Mips::F9, Mips::F10, Mips::F11,
1092                  Mips::F20, Mips::F21, Mips::F22, Mips::F23, Mips::F24,
1093                  Mips::F25, Mips::F26, Mips::F27, Mips::F28, Mips::F29,
1094                  Mips::F30, Mips::F31, 0);
1095         else
1096           return make_vector<unsigned>(Mips::F2, Mips::F4, Mips::F6, Mips::F8,
1097                  Mips::F10, Mips::F20, Mips::F22, Mips::F24, Mips::F26,
1098                  Mips::F28, Mips::F30, 0);
1099       }
1100
1101       if (VT == MVT::f64)
1102         if ((!Subtarget->isSingleFloat()) && (!Subtarget->isFP64bit()))
1103           return make_vector<unsigned>(Mips::D1, Mips::D2, Mips::D3, Mips::D4,
1104                  Mips::D5, Mips::D10, Mips::D11, Mips::D12, Mips::D13,
1105                  Mips::D14, Mips::D15, 0);
1106   }
1107   return std::vector<unsigned>();
1108 }